WO2016190346A1 - 受光素子および光集積回路 - Google Patents

受光素子および光集積回路 Download PDF

Info

Publication number
WO2016190346A1
WO2016190346A1 PCT/JP2016/065428 JP2016065428W WO2016190346A1 WO 2016190346 A1 WO2016190346 A1 WO 2016190346A1 JP 2016065428 W JP2016065428 W JP 2016065428W WO 2016190346 A1 WO2016190346 A1 WO 2016190346A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
receiving element
light receiving
region
light absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/065428
Other languages
English (en)
French (fr)
Inventor
允洋 名田
栗島　賢二
松尾　慎治
松崎　秀昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017520735A priority Critical patent/JP6480577B2/ja
Priority to EP16800050.3A priority patent/EP3306679B1/en
Priority to CA2985057A priority patent/CA2985057C/en
Priority to US15/576,669 priority patent/US10199525B2/en
Priority to CN201680031131.3A priority patent/CN107615495B/zh
Publication of WO2016190346A1 publication Critical patent/WO2016190346A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H10F30/2255—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers form heterostructures, e.g. SAM structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs

Definitions

  • the present invention relates to a light receiving element that converts an optical signal into an electric signal and an optical integrated circuit including the light receiving element, and relates to, for example, a light receiving element that exhibits a function as an avalanche photodiode.
  • a general light receiver in optical communication is usually composed of a light receiving element and a transimpedance amplifier (hereinafter also referred to as "TIA") for amplifying a photocurrent generated by the light receiving element.
  • TIA transimpedance amplifier
  • a light receiving element used for an optical receiver there are a photodiode (hereinafter, also referred to as “PD”) and an avalanche photodiode (hereinafter, also referred to as "APD”).
  • PD photodiode
  • APD avalanche photodiode
  • PD has a function of converting incident light into current, and its photoelectric conversion efficiency has an upper limit of 100% as quantum efficiency.
  • III-V group compound semiconductors such as InGaAs
  • UTC-PD single traveling carrier photodiodes
  • PD for example, see Non-Patent Document 1 .
  • APD is a light receiving element having a function of causing carriers to be amplified by causing photoelectrons generated in the element to collide with a lattice by accelerating under a high electric field and causing ionization.
  • APD can obtain sensitivity higher than 100% as quantum conversion efficiency because a plurality of carriers are output for one photon. For these reasons, APDs are widely used in high sensitivity light receivers (see, for example, Non-Patent Document 2).
  • CMOS complementary metal oxide semiconductor
  • a “vertical incident type” APD having a structure in which a light absorption layer is laminated on a Si or SOI substrate and voltage application and light injection are performed in parallel with the lamination direction
  • An “incident type” APD is known.
  • waveguide type APDs using silicon photonics are also known.
  • the waveguide type APD is characterized in that the optical waveguide and the light receiving portion can be integrated, and it is not necessary to use a space optical system at the time of mounting.
  • a waveguide type APD for example, as described in Non-Patent Document 4, a waveguide is formed on a Si substrate and a defect is injected into the waveguide to promote light absorption, and an electric field is provided in the waveguide to multiply as it is
  • An APD is disclosed in which the integration degree of the device is improved by making the material to be made of only Si.
  • Non-Patent Document 5 a contact layer is provided on each of the Ge light absorbing layer and the waveguide having a function as a Si multiplication layer, and conduction using evanescent coupling for optical coupling between the Ge light absorbing layer and the waveguide is provided.
  • a waveguide-type APD is disclosed.
  • the above-described conventional APD has the following problems.
  • a vertical incident APD although it is matched with the CMOS process, the layer structure becomes complicated, requiring a large amount of man-hours to be added, and the manufacturing process becomes complicated.
  • the waveguide type APD high gain performance and band performance can be achieved due to the decrease in sensitivity due to the problem of light coupling efficiency and light absorption coefficient of the light absorption layer, and nonuniformity of how electric field is applied to the Si multiplication layer. And there is a limit to speeding up the operation.
  • the present invention has been made in view of the above problems, and an object of the present invention is to easily realize a light receiving element having performance as an APD by a monolithic manufacturing process.
  • a light receiving element includes a semiconductor layer having a p-type semiconductor region, an n-type semiconductor region, and a multiplication region, and a p-type light absorption layer formed on the multiplication region.
  • the semiconductor region and the n-type semiconductor region are formed to sandwich the multiplication region in the planar direction of the semiconductor layer.
  • a light receiving element having performance as an APD can be easily realized by a monolithic manufacturing process.
  • FIG. 1 is a view schematically showing a cross section of the light receiving element according to the first embodiment.
  • FIG. 2 is a diagram for explaining the operation principle of the light receiving element according to the first embodiment.
  • FIG. 3 is a view schematically showing a cross section of the light receiving element according to the second embodiment.
  • FIG. 4 is a band diagram showing the change of the band gap energy in the stacking direction of each layer of the light receiving element according to the second embodiment.
  • FIG. 5 is a view schematically showing a cross section of the light receiving element according to the third embodiment.
  • FIG. 6 is a band diagram showing the change of the band gap energy in the stacking direction of each layer of the light receiving element according to the third embodiment.
  • FIG. 7 is a view schematically showing a cross section of the light receiving element according to the fourth embodiment.
  • FIG. 8 is a band diagram showing a change in band gap energy in the stacking direction of each layer of the light receiving element according to the fourth embodiment.
  • FIG. 9 is a view schematically showing a plane of an optical integrated circuit including a light receiving element and an optical waveguide according to the present invention.
  • FIG. 10 is a view schematically showing an A-A 'cross section of the optical integrated circuit shown in FIG.
  • FIG. 11 is a view schematically showing a cross section B-B 'of the optical integrated circuit shown in FIG.
  • FIG. 7 is a diagram showing a configuration of a vibration detection device according to a third embodiment.
  • FIG. 12 is a view schematically showing a cross section of a light receiving element according to the sixth embodiment.
  • a light receiving element (10 to 14) comprises a semiconductor layer (100) having a p-type semiconductor region (101), an n-type semiconductor region (102), and a multiplication region (103) P-type light absorption layer (104, 114, 124, 134) formed on the region, and the p-type semiconductor region and the n-type semiconductor region sandwich the multiplication region in the plane direction of the semiconductor layer It is characterized in that it is formed of
  • the band gap of the light absorption layer (114) may be smaller toward the multiplication region.
  • the light receiving element (12) may further include a barrier layer (107) which is formed on the light absorption layer and whose energy at the conduction band end is higher than the energy at the conduction band end of the light absorption layer .
  • the light absorbing layer (124) may have a p-type impurity concentration which decreases toward the multiplication region.
  • the multiplication region is made of Si
  • the light absorption layer is made of Ge x Si 1-x
  • the light absorption layer is increased in the composition ratio x of Ge x Si 1-x. It may be larger toward the doubled area.
  • the multiplication region is made of Si
  • the light absorption layer (114) is made of Ge x Sn 1-x
  • the light absorption layer is made of Ge x Sn 1-x
  • the composition ratio x may decrease toward the multiplication region.
  • the multiplication region is composed of a group III-V compound semiconductor
  • the light absorption layer (124) is composed of a group III-V compound semiconductor
  • a light absorption layer is formed.
  • the composition ratio of the group V compound semiconductor may decrease toward the multiplication region.
  • the multiplication region may be made of Si, and the light absorption layer (134) may be made of a III-V compound semiconductor (InGaAs).
  • the optical integrated circuit (20) according to the present invention is formed on the light receiving element (10 to 14), a core (140) formed on the semiconductor layer and optically coupled to the light absorption layer, and the core And a clad layer (141).
  • FIG. 1 is a view schematically showing a cross section of the light receiving element according to the first embodiment.
  • the light receiving element 10 shown in the figure has a structure in which the light absorption layer 101 is stacked on the multiplication region 103 formed between the p-type semiconductor region 101 and the n-type semiconductor region 102 in the semiconductor layer 100. ing.
  • the light receiving element 10 has a high electric field based on a reverse bias in which the photoelectrons generated by the light absorption in the light absorption layer 104 and diffused in the multiplication region 103 are applied between the p-type semiconductor region 101 and the n-type semiconductor region 102. Functions as an APD for amplifying carriers by collision with the lattice in the multiplication region 103 and ionization.
  • the light receiving element 10 will be described in detail.
  • the light receiving element 10 includes a semiconductor layer 100, a light absorption layer 104, an electrode layer 106, and an insulating layer 105.
  • the semiconductor layer 100 includes a p-type semiconductor region 101, an n-type semiconductor region 102, and a multiplication region 103.
  • a silicon (Si) substrate or an SOI (Silicon On Insulator) substrate can be exemplified.
  • the p-type semiconductor region 101 and the n-type semiconductor region 102 are formed in the semiconductor layer 100, respectively.
  • the p-type semiconductor region 101 is formed by ion-implanting boron (B), for example, in the surface Si layer of the Si substrate or the SOI substrate as the semiconductor layer 100, and the n-type semiconductor region 102 is formed as the semiconductor layer 100.
  • the surface Si layer of the Si substrate or the SOI substrate is formed, for example, by ion implantation of arsenic (As).
  • the p-type semiconductor region 101 and the n-type semiconductor region 102 are formed to sandwich the multiplication region 103 in the planar direction of the semiconductor layer 100 (for example, the direction X in FIG. 1). .
  • the multiplication region 103 is a region for amplifying carriers by accelerating photoelectrons moved from the light absorption layer 104 by a high electric field. Specifically, the multiplication region 103 is a region in the semiconductor layer 100 in which an impurity for forming the p-type semiconductor region 101 and the n-type semiconductor region 102 is not introduced. For example, when the semiconductor layer 100 is formed of a Si substrate or an SOI substrate, the multiplication region 103 is a region of Si.
  • the length in the X direction (the distance between the p-type semiconductor region 101 and the n-type semiconductor region 102 in the X direction) of the multiplication layer 103 can be appropriately set, for example, between 20 nm and 200 nm in the CMOS process. .
  • the light absorption layer 104 is a layer for generating electron-hole pairs by light irradiation, and is formed in contact with the multiplication region 103 of the semiconductor layer 100.
  • the light absorption layer 104 is made of a p-type semiconductor material.
  • Ge can be exemplified as the p-type semiconductor material.
  • B can be exemplified as the impurity introduced into the light absorption layer 104.
  • the electrode layer 106 constitutes an electrode for applying a voltage to the p-type semiconductor region 101 and the n-type semiconductor region 102 respectively, and is formed on the p-type semiconductor region 101 and the n-type semiconductor region 102 in the semiconductor layer 100. Each is formed.
  • the electrode layer 106 is made of, for example, a metal material containing tungsten (W) or copper (Cu) as a main component.
  • the insulating layer 105 is for insulating the light absorption layer 104 and the electrode layer 106.
  • the insulating layer 105 is made of, for example, silicon oxide (for example, SiO 2 ).
  • the p-type semiconductor region 101 and the n-type semiconductor region 102 are formed in the surface Si layer of the Si substrate or the SOI substrate as the semiconductor layer 100. Specifically, by introducing B into the surface Si layer of the Si substrate or the SOI substrate, the p-type semiconductor region 101 is formed, and a predetermined distance from the p-type semiconductor region 101 is opened in the planar direction of the semiconductor layer 100. By introducing As, the n-type semiconductor region 102 is formed. The introduction of the impurity may be performed, for example, by a well-known ion implantation method or the like. Thus, the p-type semiconductor region 101 and the n-type semiconductor region 102 are formed, and a region not doped with impurities between the p-type semiconductor region 101 and the n-type semiconductor region 102 is formed as the multiplication region 103.
  • the distance between the p-type semiconductor region 101 and the n-type semiconductor region 102 in plan view is a distance sufficient for the region between the p-type semiconductor region 101 and the n-type semiconductor region 102 to function as the multiplication region 103. You just need to secure
  • an insulating film is formed over the semiconductor layer 100.
  • a silicon oxide layer SiO 2
  • plasma CVD plasma CVD
  • an opening is formed in the region above the multiplication region 103 in the silicon oxide layer.
  • the region above the multiplication region 103 in the silicon oxide layer is selectively removed by well-known photolithography technology and dry etching technology.
  • the light absorption layer 104 is formed by selectively growing Ge on the multiplication region 103 in the semiconductor layer 100 using the silicon oxide layer in which the opening is formed as a selective growth mask.
  • selectively growing Ge on the multiplication region 103 in the semiconductor layer 100 by depositing Ge at a substrate temperature condition of 600 ° C., for example, by CVD (chemical vapor deposition) method using GeH 4 as a source gas.
  • CVD chemical vapor deposition
  • Ge x Si 1 -x may be grown between the Si layer and the Ge light absorbing layer in order to alleviate the large lattice mismatch between the Si layer and the Ge light absorbing layer. In this selective growth, Ge is not deposited on the selective growth mask.
  • the p-type expression of the light absorption layer 104 may be realized by adding a compound of boron (for example, B 2 H 6 ) together with the above source gas, or after ion selective growth of Ge, for example, ion implantation It may be realized by introducing B as an impurity.
  • a compound of boron for example, B 2 H 6
  • the electrode layer 106 is formed.
  • the silicon oxide layer (insulating film) deposited on the p-type semiconductor region 101 and the n-type semiconductor region 102 in the semiconductor layer 100 is selectively removed by, for example, a well-known photolithography technique and dry etching technique. Do.
  • an electrode layer 106 made of a metal material containing, for example, tungsten (W) or copper (Cu) is formed on the p-type semiconductor region 101 and the n-type semiconductor region 102 by, for example, a well-known lift-off method.
  • the resist pattern used when selectively removing the silicon oxide layer is left, and a metal material containing W or Cu is deposited on the semiconductor layer 100 and the resist pattern, and then the resist is removed.
  • the electrode layer 106 is formed on the p-type semiconductor region 101 and the n-type semiconductor region 102.
  • a well-known vapor deposition method may be used for the deposition of W, and for example, a well-known plating method may be used for the deposition of Cu.
  • a silicon oxide layer (insulating film) between the electrode layer 106 and the light absorption layer 104 is the insulating layer 105.
  • the light receiving element 10 according to the first embodiment can be manufactured through the above steps.
  • FIG. 2 is a diagram for explaining the operation principle of the light receiving element according to the first embodiment.
  • a reverse bias voltage is applied between the p-type semiconductor region 101 and the n-type semiconductor region 102, and the electric field strength of the multiplication region 103 between the p-type semiconductor region 101 and the n-type semiconductor region 102 is sufficient for avalanche multiplication.
  • the intensity reaches a certain level, the multiplication region 103 develops a multiplication function.
  • the light absorption layer 104 when light is injected into the light absorption layer 104, electron-hole pairs are generated in the light absorption layer 104 as shown in FIG.
  • the light absorption layer 104 is electrically neutral because it is p-type doped, and no electric field is generated. Therefore, the generated electron-hole pairs move in the light absorption layer 104 by diffusion, respectively. That is, electrons in the light absorption layer 104 move to the multiplication region 103 through the diffusion process, and holes in the light absorption layer 104 move to the multiplication region 103 through the dielectric relaxation time.
  • the film thickness of the light absorption layer 104 (the length of the light absorption layer 104 in the direction perpendicular to the plane of the semiconductor layer 100) is large, the electrons and holes generated in the light absorption layer 104 are constant carriers. Since the recombination occurs after the lifetime, the multiplication region 103 can not be reached.
  • the film thickness of the light absorption layer 104 is reduced so as to be used for a waveguide type light receiving element, electrons generated in the light absorption layer 104 are diffused and moved to the multiplication region 103 and holes are Can be moved to the multiplication region 103 through the dielectric relaxation time.
  • the film thickness of the light absorption layer 104 is set to such a size that electrons and holes generated in the light absorption layer 104 can diffuse and move to the multiplication region 103.
  • the film thickness of the light absorption layer 104 is about several hundred nm.
  • electrons and holes generated in the light absorption layer 104 can be moved to the multiplication region 103. That is, in the light receiving element 10 according to the present embodiment, electron-hole pairs in the light absorption layer 104 exhibit the same behavior as a single traveling carrier photodiode (UTC-PD), and the carriers of the light absorption layer 104 Transport time is dominated by electrons.
  • UTC-PD traveling carrier photodiode
  • the electrons and holes injected into the multiplication region 103 repeat avalanche multiplication due to the high electric field in the multiplication region 103.
  • holes move to the p-type semiconductor region 101 and electrons move to the n-type semiconductor region 102, and the light receiving element 10 functions as an APD.
  • the light absorption layer 104 is stacked on the multiplication region 103 formed between the p-type semiconductor region 101 and the n-type semiconductor region 102 in the semiconductor layer 100. Due to the structure, the electric field control layer is not required, and the layer structure becomes simpler than that of the conventional vertical incident type APD or the like.
  • an electric field control layer is required to selectively apply a high electric field strength only to the multiplication layer.
  • the electric field applied to the light absorption layer needs to be suppressed to such an extent that the light absorption layer itself does not cause an avalanche breakdown or a Zener breakdown while the carrier reaches a saturation velocity, the light absorption layer and the multiplication Precise doping control depending on the material and thickness of each layer is required.
  • the light receiving element 10 does not have a structure in which the light absorption layer 104 is sandwiched between the electrodes (between the p-type semiconductor region 101 and the n-type semiconductor region 102) as in the conventional APD. Therefore, the electric field control layer is not required, and the manufacturing process is simplified as compared with the conventional vertical incident type APD or the like.
  • the well-known Si / Ge CMOS process can be applied to the manufacturing process of the light receiving element 10 according to the first embodiment. Therefore, the light receiving element 10 according to the first embodiment can be manufactured by a simple process as compared with the conventional vertical incident type APD, and can be integrated with a CMOS-IC at high density.
  • the direction in which the pin junction including the p-type semiconductor region 101, the multiplication region 103, and the n-type semiconductor region 102 is formed in the semiconductor layer 100 (direction X in FIG. 1).
  • the voltage is applied between the p-type semiconductor region 101 and the n-type semiconductor region 102 because the light-absorbing layer 104 is stacked in the stacking direction (direction Y in FIG. 1) with respect to the multiplication region 103.
  • the light absorption layer 104 is doped with p-type, so that light is emitted for some electric fields. Absorbing layer 104 maintains electrical neutrality. Therefore, in the light receiving element 10 according to the first embodiment, in principle, almost no electric field is generated in the light absorption layer 104, so that depletion of the light absorption layer 104 can be suppressed, and the operation speed of APD is reduced. It can be suppressed.
  • the manner in which the electric field is applied to the multiplication region 103 does not become nonuniform as in the conventional waveguide type APD, and depletion of the light absorption layer 104 occurs. Therefore, it is possible to secure high sensitivity performance and high speed performance as an APD.
  • the p-type semiconductor region 101 and the n-type semiconductor region 102 are formed such that the distance in the planar direction between the p-type semiconductor region 101 and the n-type semiconductor region 102 (the width of the multiplication region 103) is about 100 to 500 nm.
  • a high gain bandwidth product (GBP) of 300 GHz or more can be realized.
  • a light receiving element having performance as an APD can be easily realized by a monolithic manufacturing process.
  • the light receiving element 10 since the light absorption layer 104 is p-type doped, an electric field to the light absorption layer 104 hardly occurs. Thereby, as compared with the conventional APD using an undoped Ge light absorption layer, dark current due to a defect caused by lattice mismatch with Si can be reduced, which contributes to improvement of long-term reliability.
  • FIG. 3 is a view schematically showing a cross section of the light receiving element according to the second embodiment.
  • the light receiving element 11 shown in the figure is different from the light receiving element 10 according to the first embodiment in that the band gap of the light absorption layer is reduced toward the multiplication region, but the other configuration is the light receiving element. Similar to 10.
  • the components common to those of the light receiving element 10 according to the first embodiment are denoted by the same reference numerals, and the detailed description thereof is omitted.
  • the light absorption layer 114 in the light receiving element 11 is made of, for example, p-type GeSn, and is configured such that the band gap becomes smaller toward the multiplication region 103.
  • the band gap of the light absorption layer 104 decreases in the direction perpendicular to the plane of the semiconductor layer 100 (direction Y in FIG. 3).
  • FIG. 4 is a band diagram showing the change of the band gap energy in the stacking direction of each layer of the light receiving element according to the second embodiment.
  • the band gap of the light absorption layer 114 in the light receiving element 11 decreases continuously or stepwise toward the interface with the semiconductor layer constituting the multiplication region 103.
  • the light absorption layer 114 is made of Ge x Sn 1-x , and its Ge composition ratio x is perpendicular to the plane of the semiconductor layer 100 (see FIG. It may be reduced toward the multiplication region 103 in the direction Y).
  • B can be exemplified as an impurity to be doped to the light absorption layer 114.
  • the well-known Si / Ge CMOS process may be applied as in the light receiving element 10 according to the first embodiment.
  • the light receiving element 11 according to the second embodiment can operate at a higher speed as an APD as described below.
  • carrier transport in the light absorption layer 104 is limited by the diffusion rate of electrons. Therefore, as in the light receiving element 11 according to the second embodiment, the conduction band edge is multiplied by decreasing the band gap of the light absorption layer 114 continuously (or stepwise) toward the multiplication region 103. Since the band structure shifts toward the low energy side toward the direction of the region 103, electrons in the light absorption layer 114 virtually sense an electric field, and not only diffusion but also a constant drift effect can be obtained. As a result, the carrier traveling time in the light absorption layer 114 can be further shortened, so that further high speed operation can be expected as the APD.
  • FIG. 5 is a view schematically showing a cross section of the light receiving element according to the third embodiment.
  • the light receiving element 12 shown in the figure is different from the light receiving element 11 according to the second embodiment in that it has a barrier layer on the light absorption layer, but the other configuration is the same as the light receiving element 11.
  • the components common to those of the light receiving element 11 according to the second embodiment are denoted by the same reference numerals, and the detailed description thereof is omitted.
  • the light receiving element 12 is further formed on the light absorption layer 114, and further has a barrier layer 107 in which the energy of the conduction band edge is higher than the energy of the conduction band edge of the light absorption layer.
  • the barrier layer 107 has a conduction band edge on the higher energy side than the semiconductor layer forming the light absorption layer 114, and is formed of a p-type doped semiconductor layer.
  • FIG. 6 is a band diagram showing a change in band gap energy in the stacking direction of each layer of the light receiving element 12 according to the third embodiment.
  • a p-type doped semiconductor layer is formed on the surface of the light absorption layer 114 as the barrier layer 107, with the conduction band edge on the higher energy side than the semiconductor layer constituting the light absorption layer 114.
  • the light absorption layer 114 is made of, for example, SixGe1-x, similarly to the light receiving element 11 according to the second embodiment.
  • the barrier layer 107 is made of, for example, Si. Further, B can be exemplified as an impurity to be doped to the barrier layer 107.
  • the well-known Si / Ge CMOS process can be applied as in the first and second embodiments.
  • the light receiving element 12 can further enhance the sensitivity as an APD as described below.
  • the band gap of the light absorption layer 114 is reduced continuously or stepwise toward the interface with the semiconductor layer forming the multiplication region 103, so that light absorption is achieved.
  • Carrier transport in layer 114 is limited by the diffusion and drift rates of electrons. At this time, it is ideal that all of the electrons generated by the light injection to the light absorption layer 114 move to the multiplication region 103, but the electrons are opposite to the multiplication region 103 (direction Y in FIG. May spread in the opposite direction).
  • the light absorption layer 114 is p-type doped, band bending occurs in which electrons leak to the surface side (the direction opposite to the direction Y) of the light absorption layer 114 unless special passivation is performed. There is a possibility that the photoelectric conversion efficiency may be lowered.
  • the surface of the light absorption layer 114 is a semiconductor layer which has the conduction band edge on the higher energy side than the light absorption layer 114 and is p-doped.
  • the electron diffusion to the surface side (the direction opposite to the direction Y) of the light absorption layer 114 can be suppressed.
  • the quantum efficiency of the light absorption layer 114 can be improved, and the sensitivity as an APD can be improved.
  • the offset of the conduction band edge between the light absorption layer 114 and the barrier layer 107 is preferably 30 meV or more. According to this, when it is assumed that the light receiving element 12 operates at room temperature, for example, it is suppressed that electrons overcome the offset of the conduction band edge between the light absorption layer 114 and the barrier layer 107 by thermal energy. Can contribute to higher sensitivity.
  • FIG. 7 is a view schematically showing a cross section of the light receiving element according to the fourth embodiment.
  • the impurity concentration of the p-type light absorbing layer decreases toward the multiplication region 103, and the semiconductor layer (substrate) of the light receiving element is made of a group III-V compound semiconductor.
  • the light receiving element 12 is different from the light receiving element 12 according to the third embodiment in the above points, the other configuration is the same as the light receiving element 12.
  • the components common to those of the light receiving element 12 according to the third embodiment are denoted by the same reference numerals, and the detailed description thereof is omitted.
  • the semiconductor layer 100 is made of a group III-V compound semiconductor.
  • the semiconductor layer 100 is an InP substrate
  • the multiplication region 103 is a region in the InP substrate not doped with impurities.
  • the p-type semiconductor region 101 is formed by ion-implanting zinc (Zn) as an impurity into the semiconductor layer 100 made of, for example, an InP substrate
  • the n-type semiconductor region 102 is formed of an impurity in the semiconductor layer 100 made of, for example, an InP substrate.
  • the length in the X direction (the distance in the X direction between the p-type semiconductor region 101 and the n-type semiconductor region 102) of the multiplication layer 103 is, for example, 100 nm to 200 nm when the semiconductor layer 100 is an InP substrate. It can be set appropriately between the two.
  • the electrode layer 106 is made of, for example, a metal material containing titanium (Ti) or gold (Au) as a main component.
  • the barrier layer 107 is made of, for example, InAlAs.
  • the light absorption layer 124 is made of a group III-V compound semiconductor. In addition, the light absorption layer 124 is formed such that the band gap thereof decreases continuously or stepwise toward the multiplication region 103 and the p-type impurity concentration decreases toward the multiplication region 103. It is formed.
  • the light absorption layer 124 will be described in detail below with reference to FIG.
  • FIG. 8 is a band diagram showing a change in band gap energy in the stacking direction of each layer of the light receiving element according to the fourth embodiment.
  • the light absorption layer 124 is made of InAlGaAs, and the composition ratio of “Al” of InAlGaAs is reduced in the direction (direction Y) perpendicular to the plane of the semiconductor layer 100.
  • the band gap of the light absorption layer 124 is continuously or stepwise decreased toward the multiplication region 103. Can.
  • the doping concentration of the impurity to the light absorption layer 124 is decreased toward the multiplication region 103. Specifically, the doping concentration of the impurity is reduced, for example, in the range of 10 20 to 10 18 cm -3 in the vicinity of the interface with the multiplication region 103 in the light absorption layer 124. According to this, as shown in FIG. 8, band bending effectively occurs in the vicinity of the interface between the light absorption layer 124 and the multiplication region 103, so the electrons in the light absorption layer 124 move to the multiplication region 103. It is accelerated, and faster operation can be expected as APD. Beryllium (Be) and zinc (Zn) can be exemplified as the impurity to be doped to the light absorption layer 104.
  • Be Beryllium
  • Zn zinc
  • the doping concentration of the impurity of the light absorption layer 124 is If the value of V is reduced, partial depletion may occur in the light absorption layer 124, and injection of holes into the multiplication region 103 due to dielectric relaxation may be suppressed. In order to prevent this, it is desirable for the light absorption layer 124 to secure a doping concentration of impurities to such an extent that partial depletion of the light absorption layer 124 does not occur when operating as an APD.
  • FIG. 9 is a view schematically showing a plane of an optical integrated circuit including a light receiving element and an optical waveguide according to the present invention.
  • FIG. 10 is a view schematically showing an AA ′ cross section of the optical integrated circuit shown in FIG.
  • FIG. 11 is a view schematically showing a cross section BB ′ of the optical integrated circuit shown in FIG.
  • the optical integrated circuit 20 shown in FIGS. 9 to 11 is obtained by forming the light receiving element according to the present invention and the optical waveguide on the same semiconductor layer (substrate) 100 by a monolithic manufacturing process.
  • the optical integrated circuit 20 includes the light receiving element 12, the core 140 optically coupled to the light absorption layer 114 of the light receiving element 12, and the cladding layer 141 formed on the core 140.
  • the light receiving element 12 according to the third embodiment is illustrated as an example of the light receiving element constituting the optical integrated circuit 20 shown in FIGS. 9 to 11, the present invention is not limited to this. 4 may be any of the light receiving elements 10, 11, 13. Further, in the following description, components common to those of the light receiving element 12 according to the third embodiment are denoted by the same reference numerals, and the detailed description thereof is omitted.
  • the light receiving element 12 is formed on the semiconductor layer 100.
  • the semiconductor layer 100 having the multiplication region 103 is a Si substrate or an SOI substrate
  • the p-type semiconductor region 101 is formed by ion implanting B into the semiconductor layer 100
  • the n-type semiconductor region 102 is
  • the semiconductor layer 100 is formed by ion implantation of As.
  • the light absorbing layer 114 is made of p-type Si x Ge 1 -x
  • the electrode layer 106 is made of a metal material mainly composed of W and Cu.
  • core 140 is formed on semiconductor layer 100.
  • the core 140 is made of, for example, SiN.
  • the cladding layer 141 is formed on the semiconductor layer 100 so as to cover the core 140.
  • the cladding layer 141 is made of, for example, SiO 2 .
  • the core 140 and the cladding layer 141 form an optical waveguide. As shown in FIG. 9, the optical waveguide composed of the core 140 and the cladding layer 141 is formed to be optically coupled to the light absorption layer 114 of the light receiving element 12.
  • the p-type semiconductor region 101, the n-type semiconductor region 102, and the multiplication region 103 for the light receiving element 12 are formed in the semiconductor layer 100, and then the core 140 forming the optical waveguide is formed on the semiconductor layer 100.
  • the core layer 140 is formed by patterning the SiN layer.
  • the cladding layer 141 is formed on the core 140.
  • a silicon oxide layer (for example, SiO 2 ) is formed over the semiconductor layer 100 so as to cover the semiconductor layer 100 and the cladding layer 141.
  • a silicon oxide layer may be formed by plasma CVD.
  • an opening is formed in the region above the multiplication region 103 in the silicon oxide layer.
  • the region above the multiplication region 103 in the silicon oxide layer is selectively removed by well-known photolithography technology and dry etching technology.
  • the light absorption layer 114 is formed by selectively growing, for example, Si x Ge 1 -x on the multiplication region 103 in the semiconductor layer 100 using the silicon oxide layer in which the opening is formed as a selective growth mask.
  • Si x Ge 1 -x is selectively grown on the multiplication region 103 in the semiconductor layer 100 by the well-known CVD method or the like.
  • the electrode layer 106 is formed.
  • the silicon oxide layer (cladding layer 141) deposited on the p-type semiconductor region 101 and the n-type semiconductor region 102 in the semiconductor layer 100 is selectively removed by, for example, well-known photolithography technology and dry etching technology. Do.
  • an electrode layer 106 made of a metal material containing, for example, W or Cu is formed on the p-type semiconductor region 101 and the n-type semiconductor region 102 by, for example, a well-known lift-off method.
  • the resist pattern used when selectively removing the silicon oxide layer is left, and a metal material containing W or Cu is deposited on the semiconductor layer 100 and the resist pattern, and then the resist is removed.
  • the electrode layer 106 is formed on the p-type semiconductor region 101 and the n-type semiconductor region 102.
  • a well-known vapor deposition method may be used for the deposition of W, and for example, a well-known plating method may be used for the deposition of Cu.
  • the optical integrated circuit 20 can be manufactured by the above steps.
  • the optical integrated circuit 20 According to the optical integrated circuit 20 according to the present embodiment, high quality optical coupling between the optical waveguide and the light absorbing layer of the light receiving element can be realized without deviating from the normal CMOS process. For example, in many conventional waveguide-type APDs, since the light absorption layer of the APD and the optical waveguide are optically coupled by evanescent coupling, the light coupling efficiency is not sufficient and the light reception sensitivity of the APD is low.
  • the optical waveguide is formed as part of the process of forming the light receiving element as the APD (for example, the process of forming the insulating layer). It is possible to optically couple with the absorption layer by a butt joint. Thereby, the light coupling efficiency between the light absorption layer of the light receiving element and the optical waveguide in the optical integrated circuit 20 can be enhanced, and the light receiving sensitivity as an APD of the light receiving element can be improved.
  • FIG. 12 is a view schematically showing a cross section of a light receiving element according to the sixth embodiment.
  • the light receiving element 14 shown in the figure is different from the light receiving element 10 according to the first embodiment in that the light absorption layer is formed of a p-type III-V group compound semiconductor, but the other configuration is the light receiving element 10. Is the same as In the following description, the components common to those of the light receiving element 10 according to the first embodiment are denoted by the same reference numerals, and the detailed description thereof is omitted.
  • the semiconductor layer 100 is a Si substrate or an SIO substrate
  • the multiplication region 103 is a region of the Si substrate or the SIO substrate on which no impurity is doped in the surface Si layer.
  • the p-type semiconductor region 101 is formed by ion-implanting B as an impurity into the surface Si layer of the semiconductor layer 100 made of Si substrate or SIO substrate
  • the n-type semiconductor region 103 is formed of Si substrate or SIO substrate
  • the surface Si layer of the semiconductor layer 100 is formed by ion implantation of As as an impurity.
  • the light absorption layer 134 is made of, for example, a III-V compound semiconductor.
  • the light absorption layer 134 is formed on a Si substrate or an SOI substrate by a so-called "III-V on Si technique" in which a III-V compound semiconductor is bonded at wafer level or chip level.
  • III-V on Si technique in which a III-V compound semiconductor is bonded at wafer level or chip level.
  • p-type InGaAs is epitaxially grown on a crystal substrate such as Inp
  • the InGaAs and the semiconductor layer 100 Si substrate or SIO substrate
  • a well-known surface activation method may be used as the wafer bonding.
  • the wafer bonding is performed in the initial stage of the light receiving element manufacturing process. For example, after the p-type semiconductor region 101 and the n-type semiconductor region 102 are formed in a Si substrate or an SOI substrate as the semiconductor layer 100, InGaAs which is crystal-grown is bonded to the semiconductor layer 100. After bonding, as in the case of the light receiving element 10 according to the first embodiment, the formation of each layer constituting the light receiving element is performed by the well-known photolithography technology and dry etching technology etc. which are used in a normal CMOS process. It is good. Thus, the ease of the manufacturing process is not impaired even in the light receiving element according to the sixth embodiment.
  • the light receiving element it is possible to realize an APD with higher speed and higher sensitivity.
  • Si when Si is used in the multiplication region of APD, it is advantageous in terms of high density integration and high gain band product (GBP).
  • GBP high density integration and high gain band product
  • APD using Ge or GeSn in the light absorbing layer is disadvantageous in terms of electron mobility and light absorption coefficient as compared with APD using a group III-V compound semiconductor (InGaAs).
  • Si is used as the multiplication region 103 of the light receiving element 14 by wafer bonding of different materials
  • III-V compound semiconductor for example, InGaAs
  • the barrier layer 107 is formed on the surface of the light absorption layer 114 configured to have a band gap smaller toward the multiplication region 103 is illustrated.
  • a barrier layer can be provided on the surface of the light absorption layer.
  • the light absorption layer 114 is formed of p-type Ge x Sn 1 -x , and the Ge composition ratio x is made smaller toward the multiplication region 103 in the direction perpendicular to the plane of the semiconductor layer 100.
  • the light absorption layer 114 may be made of p-type Ge x Si 1 -x , and the Ge composition ratio x may be increased toward the multiplication region 103 in the direction perpendicular to the plane of the semiconductor layer 100. According to this, similarly to the light receiving element 12 according to the second embodiment, since the carrier traveling time in the light absorbing layer can be further shortened, further high speed operation can be expected as the APD.
  • Si / SiGe, InP / InAlGaAs, and Si / InGaAs are exemplified as a combination of material systems of the multiplication region and the light absorption layer as the APD, but the combination is not limited thereto. Other material systems may be combined.
  • SiN and SiO 2 are exemplified as a combination of the core 140 and the cladding layer 141 constituting the optical waveguide, but the present invention is not limited to this, and other material systems are combined to form an optical waveguide. It may be configured.
  • a reflection film or an anti-reflection film may be formed on the end of the light absorption layers 104 to 124 in the light receiving elements 10 to 13. Further, in the optical integrated circuit 20, a reflection film or an anti-reflection film may be formed on the joint portion between the light absorption layer 134 and the optical waveguide (core 140 and cladding layer 141) or the incident portion to the optical waveguide. Further, from the viewpoint of reduction of ohmic resistance and band alignment, etc., between the p-type semiconductor region 101 and the n-type semiconductor region 102 and the electrode layer 106 or between the multiplication region 103 and the light absorption layers 104 to 124. An intermediate layer may be formed. These additional elements can be realized by applying a well-known semiconductor manufacturing process.
  • the method of forming the light absorption layer by selective growth on the multiplication region 103 is exemplified.
  • the light absorption layer can be formed on the multiplication region 103, It is not limited to the method of
  • the light absorption layer may be formed on the multiplication region 103 by wafer bonding or chip bonding.
  • the light receiving element and the optical integrated circuit according to the present invention can be widely used, for example, in an optical receiver in optical communication.
  • Optical integrated circuit 100 ... Semiconductor layer, 101 ... p-type semiconductor area

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)

Abstract

本発明に係る受光素子（１０）は、ｐ型半導体領域（１０１）、ｎ型半導体領域（１０２）、および増倍領域（１０３）を有する半導体層（１００）と、増倍領域の上に形成されたｐ型の光吸収層（１０４）とを有し、ｐ型半導体領域とｎ型半導体領域とは、半導体層の平面方向に増倍領域を挟んで形成されていることを特徴とする。これによれば、アバランシェフォトダイオードとしての性能を有する受光素子をモノリシックの作製プロセスによって容易に実現することが可能となる。

Description

受光素子および光集積回路
　本発明は、光信号を電気信号に変換する受光素子および当該受光素子を含む光集積回路に関し、例えば、アバランシェフォトダイオードとしての機能を発揮する受光素子に関する。
　光通信における一般的な光レシーバは、通常、受光素子と、受光素子により生じる光電流を増幅するトランスインピーダンスアンプ（Ｔｒａｎｓｉｍｐｅｄａｎｃｅ　Ａｍｐｌｉｆｉｅｒ，以下「ＴＩＡ」とも称する。）とにより構成されている。
　光レシーバに用いられる受光素子としては、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ，以下「ＰＤ」とも称する。）やアバランシェフォトダイオード（ａｖａｌａｎｃｈｅ　ｐｈｏｔｏｄｉｏｄｅ、以下「ＡＰＤ」とも称する。）がある。
　ＰＤは、入射した光を電流に変換する機能を有しており、その光電変換効率は量子効率として１００％が上限となる。ＰＤとしては、ＩｎＧａＡｓ等のＩＩＩ－Ｖ族化合物半導体を用いた一般的な素子の他に、単一走行キャリアフォトダイオード（ＵＴＣ－ＰＤ）などが知られている（例えば、非特許文献１参照）。
　一方、ＡＰＤは、素子内において生じた光電子を高電界下で加速することにより格子と衝突させ、イオン化させることによりキャリアを増幅させる機能をもつ受光素子である。ＡＰＤは、１つの光子に対して複数のキャリアが出力されるため、量子変換効率として１００％を上回る感度を得ることが可能である。このような理由から、ＡＰＤは高感度の光レシーバに広く利用されている（例えば、非特許文献２参照）。
　近年、光レシーバの小型化や低コスト化を目的として、光合波器や光分波器を含む光導波路、受光素子、およびＴＩＡ等を１つのＩＣチップに集積するモノリシック集積の研究開発が注目されている。特に、シリコン（Ｓｉ）系のＩＣと作製プロセスを共有化し、受光素子等の光能動素子を作製する「シリコンフォトニクス」の研究開発が盛んに行われている（例えば、非特許文献３参照）。
　シリコンフォトニクスの技術を光レシーバに適用することにより、シリコン（Ｓｉ）またはＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）上に、受光素子とＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路とを一体集積して形成できるようになるので、光レシーバの量産性、作製プロセスの安定性、パッケージング、および検査の観点から低コスト化が可能となる。
　また、近年のシリコンフォトニクスによる光レシーバの研究開発においては、１．３μｍ帯に感度を有し、かつシリコンとの格子定数差が比較的小さいゲルマニウム（Ｇｅ）をシリコン基板上へ結晶成長する手法や、光吸収層として機能するＩｎＧａＡｓをＩｎＰ基板上へ成長したのち、当該ＩｎＧａＡｓをＳｉ基板上へ貼り合わせ等により転写する手法等が用いられている。また、受光素子の高感度化を目的として、シリコン（Ｓｉ）を増倍層としたＡＰＤの研究開発も行われている。
　ところで、シリコンフォトニクスによるＡＰＤとしては、ＳｉまたはＳＯＩ基板上に光吸収層を積層し、電圧印加および光注入を積層方向に対して平行に行う構造を有する「垂直入射型」のＡＰＤや、「ｎｏｒｍａｌ　ｉｎｃｉｄｅｎｔ型」のＡＰＤが知られている。
　また、上記ＡＰＤの他に、シリコンフォトニクスによる導波路型のＡＰＤも知られている。導波路型のＡＰＤは、光導波路と受光部とを集積化することができ、実装の際に空間光学系を用いる必要がないことが特徴である。導波路型のＡＰＤとしては、例えば非特許文献４に、Ｓｉ基板に導波路形成するとともに上記導波路内に欠陥を注入することにより光吸収を促し、導波路内に電界を与えてそのまま増倍をさせる材料をＳｉのみで構成することにより、デバイスの集積度を向上させたＡＰＤが開示されている。
　また、非特許文献５には、Ｇｅ光吸収層とＳｉ増倍層としての機能を有する導波路の夫々にコンタクト層を設け、Ｇｅ光吸収層と導波路の光結合にエバネッセント結合を用いた導波路型のＡＰＤが開示されている。
T. Ishibashi et al., "Uni-Traveling-Carrier Photodiodes" in proceedings of Ultrafast Electronics and Optoelectronics, Vol.13, Optical Society of America, 1997. J. C. Campbell, "Recent Advances in Telecommunications Avalanche Photodiodes" IEEE JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL.25, NO.1, January 2007. B. Jalali et al.,"Silicon Photonics" IEEE JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL.24, NO.12, December 2006. J. J. Ackert et al., "10 Gbps silicon waveguide-integrated infrared avalanche photodiode", OPTICS EXPRESS, Vol.21, 19530, August, 2013. N. Duan et al., "High Speed Waveguide-Integrated Ge/Si Avalanche Photodetector" in proceedings of OFC/NFOEC Technical Digest, OSA, 2013.
　しかしながら、上述した従来のＡＰＤには以下に示す課題がある。
　例えば、垂直入射型のＡＰＤでは、ＣＭＯＳプロセスと整合はするものの、層構成が複雑になるため多大な工数の追加が必要となり、作製プロセスが複雑になる。また、導波路型のＡＰＤでは、光結合効率や光吸収層の光吸収係数の問題により感度が低くなることや、Ｓｉ増倍層に対する電界のかかり方の不均一性により高利得性能と帯域性能の両立ができず、動作の高速化に限界がある。
　すなわち、ＡＰＤとして垂直入射構造を適用した場合には、高感度化および高速化が可能である一方、ＡＰＤの作製プロセスが非常に複雑になるという課題があり、ＡＰＤとして導波路構造を適用した場合には、ＡＰＤをＣＭＯＳ－ＩＣの製造プロセスに適合させて作製することによりＣＭＯＳ－ＩＣとの高密度の集積化が比較的容易に実現できる一方、ＡＰＤとしての機能、すなわち高感度性能および高速性能が、不十分となるという課題がある。
　本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、ＡＰＤとしての性能を有する受光素子をモノリシックの作製プロセスによって容易に実現することにある。
　本発明に係る受光素子は、ｐ型半導体領域、ｎ型半導体領域、および増倍領域を有する半導体層と、増倍領域の上に形成されたｐ型の光吸収層とを有し、ｐ型半導体領域とｎ型半導体領域とは、半導体層の平面方向に増倍領域を挟んで形成されていることを特徴とする。
　本発明によれば、ＡＰＤとしての性能を有する受光素子をモノリシックの作製プロセスによって容易に実現することができる。
図１は、実施の形態１に係る受光素子の断面を模式的に示す図である。 図２は、実施の形態１に係る受光素子の動作原理を説明するための図である。 図３は、実施の形態２に係る受光素子の断面を模式的に示す図である。 図４は、実施の形態２に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。 図５は、実施の形態３に係る受光素子の断面を模式的に示す図である。 図６は、実施の形態３に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。 図７は、実施の形態４に係る受光素子の断面を模式的に示す図である。 図８は、実施の形態４に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。 図９は、本発明に係る受光素子と光導波路とを含む光集積回路の平面を模式的に示す図である。 図１０は、図９に示す光集積回路のＡ－Ａ’断面を模式的に示す図である。 図１１は、図９に示す光集積回路のＢ－Ｂ’断面を模式的に示す図である。実施の形態３に係る振動検出装置の構成を示す図である。 図１２は、実施の形態６に係る受光素子の断面を模式的に示す図である。
　１．本発明に係る受光素子および光集積回路の概要
　（１）本発明に係る受光素子（１０～１４）は、ｐ型半導体領域（１０１）、ｎ型半導体領域（１０２）、および増倍領域（１０３）を有する半導体層（１００）と、増倍領域の上に形成されたｐ型の光吸収層（１０４，１１４，１２４，１３４）とを有し、ｐ型半導体領域とｎ型半導体領域とは、半導体層の平面方向に増倍領域を挟んで形成されていることを特徴とする。
　（２）上記受光素子（１１）において、光吸収層（１１４）は、バンドギャップが増倍領域に向かって小さくなっていてもよい。
　（３）上記受光素子（１２）において、光吸収層上に形成され、伝導帯端のエネルギーが光吸収層の伝導帯端のエネルギーよりも高いバリア層（１０７）を更に有していてもよい。
　（４）上記受光素子（１３）において、光吸収層（１２４）は、ｐ型の不純物濃度が増倍領域に向かって小さくなっていてもよい。
　（５）上記受光素子において、増倍領域は、Ｓｉから構成され、光吸収層は、ＧｅxＳi1-xから構成され、光吸収層は、ＧｅxＳi1-xの組成比ｘが増倍領域に向かって大きくなっていてもよい。
　（６）上記受光素子（１１）において、増倍領域はＳｉから構成され、光吸収層（１１４）は、ＧｅxＳｎ1-xから構成され、光吸収層は、ＧｅxＳｎ1-xの組成比ｘが増倍領域に向かって小さくなっていてもよい。
　（７）上記受光素子（１３）において、増倍領域はＩＩＩ－Ｖ族化合物半導体から構成され、光吸収層（１２４）はＩＩＩ－Ｖ族化合物半導体から構成され、光吸収層を構成するＩＩＩ－Ｖ族化合物半導体の組成比は、増倍領域に向かって小さくなっていてもよい。
　（８）上記受光素子（１４）において、増倍領域はＳｉから構成され、光吸収層（１３４）はＩＩＩ－Ｖ族化合物半導体（ＩｎＧａＡｓ）から構成されていてもよい。
　（９）本発明に係る光集積回路（２０）は、上記受光素子（１０～１４）と、半導体層上に形成され、光吸収層と光結合されるコア（１４０）と、コア上に形成されたクラッド層（１４１）とを備えることを特徴とする。
　なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号によって表している。
　２．実施の形態
　以下、本発明に係る受光素子および光集積回路の実施の形態について図を参照して説明する。
　≪実施の形態１≫
　図１は、実施の形態１に係る受光素子の断面を模式的に示す図である。
　同図に示される受光素子１０は、半導体層１００におけるｐ型半導体領域１０１とｎ型半導体領域１０２との間に形成された増倍領域１０３上に光吸収層１０１が積層された構造を有している。
　受光素子１０は、光の照射によって光吸収層１０４で生成され、増倍領域１０３に拡散した光電子を、ｐ型半導体領域１０１とｎ型半導体領域１０２との間に印加した逆バイアスに基づく高電界によって加速させることにより、増倍領域１０３内の格子と衝突させ、イオン化させることにより、キャリアを増幅させるＡＰＤとして機能する。以下、受光素子１０について詳細に説明する。
　図１に示されるように、受光素子１０は、半導体層１００、光吸収層１０４、電極層１０６、および絶縁層１０５を有している。
　半導体層１００は、ｐ型半導体領域１０１、ｎ型半導体領域１０２、および増倍領域１０３を有している。半導体層１００としては、例えば、シリコン（Ｓｉ）基板やＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板を例示することができる。
　ｐ型半導体領域１０１およびｎ型半導体領域１０２は、半導体層１００に夫々形成されている。ｐ型半導体領域１０１は、半導体層１００としてのＳｉ基板またはＳＯＩ基板の表面Ｓｉ層に、例えばホウ素（Ｂ）をイオン注入すること等により形成され、ｎ型半導体領域１０２は、半導体層１００としてのＳｉ基板またはＳＯＩ基板の表面Ｓｉ層に、例えばヒ素（Ａｓ）をイオン注入すること等により形成される。
　また、図１に示されるように、ｐ型半導体領域１０１とｎ型半導体領域１０２とは、半導体層１００の平面方向（例えば図１の方向Ｘ）に増倍領域１０３を挟んで形成されている。
　増倍領域１０３は、光吸収層１０４から移動してきた光電子を高電界によって加速させることによりキャリアを増幅させるための領域である。具体的に、増倍領域１０３は、半導体層１００において、ｐ型半導体領域１０１やｎ型半導体領域１０２を形成するための不純物が導入されていない領域である。例えば、半導体層１００がＳｉ基板またはＳＯＩ基板から構成されている場合には、増倍領域１０３は、Ｓｉから成る領域である。
　増倍層１０３のＸ方向の長さ（ｐ型半導体領域１０１とｎ型半導体領域１０２との間のＸ方向の距離）は、ＣＭＯＳプロセスの場合、例えば２０ｎｍ～２００ｎｍの間で適宜設定可能である。
　光吸収層１０４は、光の照射により電子正孔対を発生させるための層であり、半導体層１００の増倍領域１０３に接して形成されている。光吸収層１０４は、ｐ型の半導体材料から構成されている。上記ｐ型の半導体材料としては、Ｇｅを例示することができる。また、光吸収層１０４に導入する不純物としては、Ｂを例示することができる。
　電極層１０６は、ｐ型半導体領域１０１とｎ型半導体領域１０２に夫々電圧を印加するための電極を構成するものであり、半導体層１００におけるｐ型半導体領域１０１上およびｎ型半導体領域１０２上に夫々形成されている。電極層１０６は、例えばタングステン（Ｗ）または銅（Ｃｕ）を主成分とする金属材料によって構成されている。
　絶縁層１０５は、光吸収層１０４と電極層１０６とを絶縁するためのものである。絶縁層１０５は、例えば酸化シリコン（例えばＳｉＯ2）から構成されている。
　ここで、本実施の形態に係る受光素子１０の製造方法について簡単に説明する。
　先ず、半導体層１００としてのＳｉ基板またはＳＯＩ基板の表面Ｓｉ層に、ｐ型半導体領域１０１およびｎ型半導体領域１０２を形成する。具体的には、Ｓｉ基板またはＳＯＩ基板の表面Ｓｉ層にＢを導入することにより、ｐ型半導体領域１０１を形成するとともに、半導体層１００の平面方向にｐ型半導体領域１０１と所定の間隔をあけてＡｓを導入することにより、ｎ型半導体領域１０２を形成する。上記不純物の導入は、例えば、よく知られたイオン注入法等により行えばよい。
　これにより、ｐ型半導体領域１０１およびｎ型半導体領域１０２が形成され、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の不純物がドーピングされていない領域が増倍領域１０３として形成される。
　なお、平面視におけるｐ型半導体領域１０１とｎ型半導体領域１０２との間隔は、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の領域が増倍領域１０３として機能するのに十分な距離を確保していればよい。
　次に、半導体層１００上に絶縁膜を形成する。例えば、プラズマＣＶＤ法により、半導体層１００上に酸化シリコン層（ＳｉＯ2）を形成する。次に、上記酸化シリコン層における増倍領域１０３の上部の領域に開口部を形成する。例えば、よく知られたフォトリソグラフィー技術とドライエッチング技術によって、酸化シリコン層における増倍領域１０３の上部の領域を選択的に除去する。
　次に、上記開口部が形成された酸化シリコン層を選択成長マスクとして、半導体層１００における増倍領域１０３上にＧｅを選択的に成長させることにより、光吸収層１０４を形成する。例えば、ＧｅＨ4をソースガスとしたＣＶＤ（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法により、例えば基板温度条件６００℃でＧｅを堆積することにより、半導体層１００における増倍領域１０３上にＧｅを選択的に成長させることができる。また、Ｓｉ層とＧｅ光吸収層との間の大きな格子不整合を緩和するため、ＧｅxＳｉ1-xをＳｉ層とＧｅ光吸収層間に成長してもよい。この選択成長では、上記選択成長マスクの上には、Ｇｅが堆積しない。
　なお、光吸収層１０４のｐ型の発現は、上記ソースガスとともにホウ素の化合物（例えばＢ2Ｈ6）を添加することによって実現してもよいし、Ｇｅを選択成長させた後に、例えばイオン注入により不純物としてＢを導入することによって実現してもよい。
　次に、電極層１０６を形成する。先ず、例えばよく知られたフォトリソグラフィー技術とドライエッチング技術によって、半導体層１００におけるｐ型半導体領域１０１およびｎ型半導体領域１０２の上に堆積している酸化シリコン層（絶縁膜）を選択的に除去する。次に、例えばよく知られたリフトオフ法により、ｐ型半導体領域１０１およびｎ型半導体領域１０２上に、例えばタングステン（Ｗ）や銅（Ｃｕ）を含む金属材料から成る電極層１０６を形成する。具体的には、上記酸化シリコン層を選択的に除去する際に利用したレジストパターンを残しておき、ＷやＣｕを含む金属材料を半導体層１００およびレジストパターンの上に堆積させた後、上記レジストパターンを除去する。これにより、ｐ型半導体領域１０１およびｎ型半導体領域１０２の上に電極層１０６が形成される。ここで、Ｗの堆積には、例えばよく知られた蒸着法を用い、Ｃｕの堆積には、例えばよく知られためっき法を用いればよい。
　また、電極層１０６と光吸収層１０４との間の酸化シリコン層（絶縁膜）は、絶縁層１０５となる。
　以上の工程を経ることにより、実施の形態１に係る受光素子１０を作製することができる。
　次に、実施の形態１に係る受光素子１００がＡＰＤとして動作する原理について説明する。
　図２は、実施の形態１に係る受光素子の動作原理を説明するための図である。
　ｐ型半導体領域１０１とｎ型半導体領域１０２との間に逆バイアス電圧を印加し、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の増倍領域１０３の電界強度がアバランシェ増倍に十分な強度に達すると、増倍領域１０３は増倍機能を発現する。
　一方、光吸収層１０４に光が注入されると、図２に示されるように、光吸収層１０４内に電子正孔対が生成される。光吸収層１０４はｐ型にドーピングされていることから電気的に中性であり、電界は生じていない。そのため、生成された電子正孔対は、拡散によって光吸収層１０４内を夫々移動する。すなわち、光吸収層１０４内の電子は、増倍領域１０３へ拡散過程を経て移動し、光吸収層１０４内の正孔は、誘電緩和時間を経て増倍領域１０３へと移動する。
　ここで、光吸収層１０４の膜厚（半導体層１００の平面に垂直な方向における光吸収層１０４の長さ）が大きい場合、光吸収層１０４内で生成された電子および正孔は一定のキャリアライフタイムを経て再結合するため、増倍領域１０３には到達できない。一方、導波路型の受光素子に用いられるように、光吸収層１０４の膜厚を小さくした場合、光吸収層１０４内で生成された電子を増倍領域１０３へ拡散移動させ、また、正孔を誘電緩和時間を経て増倍領域１０３に移動させることが可能となる。そこで、本実施の形態に係る受光素子１００では、光吸収層１０４の膜厚を光吸収層１０４内で生成された電子および正孔が増倍領域１０３へ拡散移動できる大きさにする。具体的には、光吸収層１０４の膜厚を数百ｎｍ程度にする。これにより、光吸収層１０４内で生成された電子および正孔を増倍領域１０３に移動させることができる。すなわち、本実施の形態に係る受光素子１０において、光吸収層１０４内での電子正孔対は、単一走行キャリアフォトダイオード（ＵＴＣ－ＰＤ）と同様の振る舞いを示し、光吸収層１０４のキャリア輸送時間は電子が支配的となる。
　増倍領域１０３に注入された電子および正孔は、増倍領域１０３内の高電界によりアバランシェ増倍を繰り返す。これにより、正孔はｐ型半導体領域１０１へ、電子はｎ型半導体領域１０２へ夫々移動し、受光素子１０はＡＰＤとして機能することになる。
　以上、実施の形態１に係る受光素子１０によれば、半導体層１００におけるｐ型半導体領域１０１とｎ型半導体領域１０２との間に形成した増倍領域１０３上に光吸収層１０４が積層された構造を有していることから、電界制御層が不要となり、従来の垂直入射型のＡＰＤ等に比べて層構成が単純となる。
　例えば、光吸収層と増倍層とを電極によって挟む構造を有する従来の垂直入射型のＡＰＤでは、増倍層にのみ選択的に高い電界強度を与えるため電界制御層が必要となる。また、光吸収層に与える電界は、キャリアが飽和速度に達しながらも光吸収層自身がアバランシェ降伏またはツェナー降伏しない程度に抑える必要があることから、電界制御層には、光吸収層および増倍層の夫々の材料および膜厚に応じた精密なドーピングコントロールが必要になる。これに対し、実施の形態１に係る受光素子１０は、従来のＡＰＤのように光吸収層１０４が電極間（ｐ型半導体領域１０１とｎ型半導体領域１０２との間）に挟まれる構造ではないため、電界制御層が不要となり、従来の垂直入射型のＡＰＤ等に比べて作製プロセスが単純になる。
　また、上述したように、実施の形態１に係る受光素子１０の作製プロセスは、よく知られたＳｉ／ＧｅのＣＭＯＳプロセスを適用することができる。
　したがって、実施の形態１に係る受光素子１０によれば、従来の垂直入射型のＡＰＤに比べて簡易なプロセスで作製することができ、且つＣＭＯＳ－ＩＣと高密度で集積化することができる。
　また、実施の形態１に係る受光素子１０は、半導体層１００においてｐ型半導体領域１０１、増倍領域１０３、およびｎ型半導体領域１０２からなるｐｉｎ接合が形成される方向（図１の方向Ｘ）と、増倍領域１０３に対する光吸収層１０４の積層方向（図１の方向Ｙ）とが相違する構造を有するため、ｐ型半導体領域１０１とｎ型半導体領域１０２との間に電圧を印加したときの電界は、ほぼ増倍領域１０３にのみ作用する。これにより、増倍領域１０３に対して均一に電界をかけることができる。
　また、半導体層１００上の材料の誘電率次第では上記電界の一部が光吸収層１０４にも及ぶが、光吸収層１０４はｐ型にドーピングされているため、若干の電界に対しては光吸収層１０４は電気的中性を維持する。したがって、実施の形態１に係る受光素子１０では、原理的に光吸収層１０４への電界がほとんど生じないので、光吸収層１０４の空乏化を抑制することができ、ＡＰＤの動作速度の低下を抑えることができる。
　したがって、実施の形態１に係る受光素子１０によれば、従来の導波路型ＡＰＤのように、増倍領域１０３に対する電界のかかり方が不均一とならず、また、光吸収層１０４の空乏化を抑制することができるので、ＡＰＤとしての高感度性能および高速性能を確保することが可能となる。例えば、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の平面方向の距離（増倍領域１０３の幅）が１００～５００ｎｍ程度となるようにｐ型半導体領域１０１およびｎ型半導体領域１０２を形成することにより、３００ＧＨｚ以上の高い利得帯域幅積（ＧＢＰ）を実現することができる。
　以上のことから、実施の形態１に係る受光素子１０によれば、ＡＰＤとしての性能を有する受光素子をモノリシックの作製プロセスによって容易に実現することができる。
　また、実施の形態１に係る受光素子１０によれば、上述したように光吸収層１０４がｐ型にドーピングされているため、光吸収層１０４への電界がほとんど生じない。これにより、アンドープのＧｅ光吸収層を用いた従来のＡＰＤと比較して、Ｓｉとの格子不整合に伴う欠陥に起因した暗電流を低減でき、長期信頼性の向上に資する。
　≪実施の形態２≫
　図３は、実施の形態２に係る受光素子の断面を模式的に示す図である。
　同図に示される受光素子１１は、光吸収層のバンドギャップが増倍領域に向かって小さくなっている点において、実施の形態１に係る受光素子１０と相違する一方、その他の構成は受光素子１０と同様である。以下の説明においては、実施の形態１に係る受光素子１０と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
　受光素子１１における光吸収層１１４は、例えばｐ型のＧｅＳｎから構成されており、バンドギャップが増倍領域１０３に向かって小さくなるように構成されている。例えば、光吸収層１０４のバンドギャップが、半導体層１００の平面と垂直な方向（図３の方向Ｙ）に向かって小さくなっている。
　図４は、実施の形態２に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
　図４に示されるように、受光素子１１における光吸収層１１４のバンドギャップは、増倍領域１０３を構成する半導体層との界面に向かって連続的または段階的に小さくなっている。このような光吸収層１１４を実現するためには、例えば、光吸収層１１４をＧｅxＳｎ1-xによって構成し、そのＧｅ組成比ｘを半導体層１００の平面と垂直な方向（図３の方向Ｙ）に増倍領域１０３に向かって小さくすればよい。また、光吸収層１１４にドープする不純物としては、Ｂを例示することができる。
　なお、実施の形態２に係る受光素子１１を作製する際のプロセスとしては、実施の形態１に係る受光素子１０と同様に、よく知られたＳｉ／ＧｅのＣＭＯＳプロセスを適用すればよい。
　これによれば、実施の形態２に係る受光素子１１は、以下に示すように、ＡＰＤとしてより高速に動作することができる。
　上述したように、光吸収層１０４内のキャリア輸送は電子の拡散速度により律速される。そこで、実施の形態２に係る受光素子１１のように、光吸収層１１４のバンドギャップを、増倍領域１０３に向かって連続的（または段階的）に小さくすることにより、伝導帯端が増倍領域１０３の方向に向かって低エネルギー側にシフトするバンド構造となるので、光吸収層１１４内の電子は疑似的に電界を感じることになり、拡散のみならず一定のドリフト効果が得られる。これにより、光吸収層１１４中のキャリア走行時間を更に短縮することができるので、ＡＰＤとして更なる高速動作が期待できる。
　≪実施の形態３≫
　図５は、実施の形態３に係る受光素子の断面を模式的に示す図である。
　同図に示される受光素子１２は、光吸収層上にバリア層を有する点において、実施の形態２に係る受光素子１１と相違する一方、その他の構成は受光素子１１と同様である。以下の説明においては、実施の形態２に係る受光素子１１と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
　図５に示すように、受光素子１２は、光吸収層１１４上に形成され、伝導帯端のエネルギーが光吸収層の伝導帯端のエネルギーよりも高いバリア層１０７を更に有する。具体的に、バリア層１０７は、伝導帯端が光吸収層１１４を構成する半導体層よりも高エネルギー側にあり、ｐ型にドーピングされた半導体層から構成されている。
　図６は、実施の形態３に係る受光素子１２の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
　図６に示すように、伝導帯端が光吸収層１１４を構成する半導体層よりも高エネルギー側にあり、ｐ型にドーピングされた半導体層をバリア層１０７として光吸収層１１４の表面に形成する。光吸収層１１４は、例えば実施の形態２に係る受光素子１１と同様に、ＳｉｘＧｅ１－ｘによって構成されている。バリア層１０７は、例えばＳｉによって構成されている。また、バリア層１０７にドープする不純物としては、Ｂを例示することができる。
　なお、実施の形態３に係る受光素子１２を作製する際のプロセスとしては、実施例１および２と同様に、よく知られたＳｉ／ＧｅのＣＭＯＳプロセスを適用することができる。
　これによれば、実施の形態３に係る受光素子１２は、以下に示すように、ＡＰＤとしての感度を更に高めることができる。
　上述の実施の形態２で述べたように、光吸収層１１４のバンドギャップは、増倍領域１０３を構成する半導体層との界面に向かって連続的または段階的に小さくなっているため、光吸収層１１４中のキャリア輸送は、電子の拡散速度およびドリフト速度により律速される。このとき、光吸収層１１４に対する光注入により生じた電子の全てが増倍領域１０３へと移動することが理想的であるが、上記電子が増倍領域１０３と反対方向（図５における方向Ｙと反対の方向）に拡散する可能性がある。特に、光吸収層１１４はｐ型にドーピングされているため、特別なパッシベーションを施さない限り、電子が光吸収層１１４の表面側（方向Ｙと反対の方向）に漏れるようなバンドベンディングが起こり、光電変換効率の低下を招くおそれがある。
　そこで、実施の形態３に係る受光素子１２のように、伝導帯端が光吸収層１１４よりも高エネルギー側にあり、ｐ型にドーピングされた半導体層をバリア層１０７として光吸収層１１４の表面に形成することにより、光吸収層１１４の表面側（方向Ｙと反対の方向）への電子拡散を抑制することができる。これにより、光吸収層１１４における量子効率を向上させることができるので、ＡＰＤとしての感度を向上させることができる。
　また、光吸収層１１４とバリア層１０７との間の伝導帯端のオフセットは、３０ｍｅＶ以上であることが望ましい。これによれば、例えば受光素子１２が室温で動作することを仮定した場合に、熱エネルギーにより、電子が光吸収層１１４とバリア層１０７との間の伝導帯端のオフセットを乗り越えることを抑制することができ、更なる高感度化に資する。
　≪実施の形態４≫
　図７は、実施の形態４に係る受光素子の断面を模式的に示す図である。
　同図に示される受光素子１３は、ｐ型の光吸収層の不純物濃度が増倍領域１０３に向かって小さくなっている点、および受光素子の半導体層（基板）がＩＩＩ－Ｖ族化合物半導体から成る点において、実施の形態３に係る受光素子１２と相違する一方、その他の構成は受光素子１２と同様である。以下の説明においては、実施の形態３に係る受光素子１２と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
　受光素子１３において、半導体層１００は、ＩＩＩ－Ｖ族化合物半導体から構成されている。例えば、半導体層１００はＩｎＰ基板であり、増倍領域１０３は、ＩｎＰ基板における不純物がドープされていない領域である。また、ｐ型半導体領域１０１は、例えばＩｎＰ基板からなる半導体層１００に不純物として亜鉛（Ｚｎ）をイオン注入することにより形成され、ｎ型半導体領域１０２は、例えばＩｎＰ基板からなる半導体層１００に不純物としてＳｉをイオン注入することにより形成されている。
　ここで、増倍層１０３のＸ方向の長さ（ｐ型半導体領域１０１とｎ型半導体領域１０２との間のＸ方向の距離）は、半導体層１００がＩｎＰ基板の場合、例えば１００ｎｍ～２００ｎｍの間で適宜設定可能である。
　電極層１０６は、例えばチタン（Ｔｉ）または金（Ａｕ）を主成分とする金属材料から構成されている。また、バリア層１０７は、例えばＩｎＡｌＡｓから構成されている。
　光吸収層１２４は、ＩＩＩ－Ｖ族化合物半導体から構成されている。また、光吸収層１２４は、そのバンドギャップが増倍領域１０３に向かって連続的または段階的に小さくなるように形成され、且つｐ型の不純物濃度が増倍領域１０３に向かって小さくなるように形成されている。以下、光吸収層１２４について図８を用いて詳細に説明する。
　図８は、実施の形態４に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
　例えば、光吸収層１２４をＩｎＡｌＧａＡｓによって構成し、ＩｎＡｌＧａＡｓの“Ａｌ”の組成比を半導体層１００の平面と垂直な方向（方向Ｙ）に向かって小さくする。これによれば、実施の形態２に係る受光素子１１等と同様に、図８に示すように、光吸収層１２４のバンドギャップを増倍領域１０３に向かって連続的または段階的に小さくすることができる。
　また、光吸収層１２４に対する不純物のドーピング濃度を、増倍領域１０３に向かって小さくする。具体的には、光吸収層１２４における増倍領域１０３との界面近傍において、例えば１０20～１０18ｃｍ-3の範囲で不純物のドーピング濃度を小さくする。これによれば、図８に示すように、光吸収層１２４と増倍領域１０３との界面近傍において、実効的にバンドベンディングが生じるので、光吸収層１２４中の電子が増倍領域１０３へと加速され、ＡＰＤとしてより高速な動作が期待できる。
　光吸収層１０４にドープする不純物としては、ベリリウム（Ｂｅ）や亜鉛（Ｚｎ）を例示することができる。
　なお、図７に示されるように、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の電界の一部が光吸収層１２４にもわずかに及ぶため、光吸収層１２４の不純物のドーピング濃度を小さくした場合、光吸収層１２４内に部分的な空乏化が生じ、正孔の誘電緩和による増倍領域１０３への注入が抑制されるおそれがある。これを防止するために、光吸収層１２４は、ＡＰＤとして動作しているときに光吸収層１２４の部分的な空乏化が起こらない程度の不純物のドーピング濃度を確保しておくことが望ましい。
　≪実施の形態５≫
　図９は、本発明に係る受光素子と光導波路とを含む光集積回路の平面を模式的に示す図である。
　図１０は、図９に示す光集積回路のＡ－Ａ’断面を模式的に示す図である。また、図１１は、図９に示す光集積回路のＢ－Ｂ’断面を模式的に示す図である。
　図９乃至１１に示される光集積回路２０は、モノリシックの作製プロセスによって、本発明に係る受光素子と光導波路とを同一の半導体層（基板）１００上に形成したものである。
　具体的に、光集積回路２０は、受光素子１２と、受光素子１２の光吸収層１１４と光結合されるコア１４０と、コア１４０上に形成されたクラッド層１４１とを含む。
　なお、図９乃至１１に示される光集積回路２０を構成する受光素子の一例として、実施の形態３に係る受光素子１２を図示しているが、これに限られず、実施の形態１、２、４に係る受光素子１０、１１、１３の何れであってもよい。また、以下の説明においては、実施の形態３に係る受光素子１２と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
　図９および図１０に示されるように、受光素子１２は、半導体層１００上に形成されている。ここでは、一例として、増倍領域１０３を有する半導体層１００がＳｉ基板またはＳＯＩ基板であり、ｐ型半導体領域１０１が半導体層１００にＢをイオン注入することによって形成され、ｎ型半導体領域１０２が半導体層１００にＡｓをイオン注入することによって形成されているものとする。また、光吸収層１１４はｐ型のＳｉxＧｅ1-xから構成され、電極層１０６はＷやＣｕを主成分とする金属材料から構成されているものとする。
　図９および図１１に示されるように、コア１４０は、半導体層１００上に形成されている。コア１４０は、例えばＳｉＮから構成されている。また、クラッド層１４１は、コア１４０を覆って、半導体層１００上に形成されている。クラッド層１４１は、例えばＳｉＯ2から構成されている。コア１４０とクラッド層１４１とは、光導波路を形成している。図９に示されるように、コア１４０とクラッド層１４１とから成る光導波路は、受光素子１２の光吸収層１１４と光結合するように形成されている。
　ここで、光集積回路２０の製造方法について簡単に説明する。
　先ず、半導体層１００に、受光素子１２のためのｐ型半導体領域１０１、ｎ型半導体領域１０２、および増倍領域１０３を形成した上で、半導体層１００上に光導波路を構成するコア１４０を形成する。例えば、半導体層１００上にＳｉＮ層を堆積させた後に、そのＳｉＮ層をパターニングすることにより、コア１４０を形成する。
　次に、コア１４０上に、クラッド層１４１を形成する。例えば、半導体層１００およびクラッド層１４１を覆って半導体層１００上に酸化シリコン層（例えばＳｉＯ2）を形成する。例えば、プラズマＣＶＤ法により、酸化シリコン層を形成すればよい。次に、上記酸化シリコン層における増倍領域１０３の上部の領域に開口部を形成する。例えば、よく知られたフォトリソグラフィー技術とドライエッチング技術によって、酸化シリコン層における増倍領域１０３の上部の領域を選択的に除去する。
　次に、上記開口部が形成された酸化シリコン層を選択成長マスクとして、半導体層１００における増倍領域１０３上に例えばＳｉxＧｅ1-xを選択的に成長させることにより、光吸収層１１４を形成する。例えば、実施の形態１に係る受光素子の製造プロセスと同様に、よく知られたＣＶＤ法等によって半導体層１００における増倍領域１０３上にＳｉxＧｅ1-xを選択的に成長させる。
　次に、電極層１０６を形成する。先ず、例えばよく知られたフォトリソグラフィー技術とドライエッチング技術によって半導体層１００におけるｐ型半導体領域１０１およびｎ型半導体領域１０２の上に堆積している酸化シリコン層（クラッド層１４１）を選択的に除去する。次に、例えば、よく知られたリフトオフ法により、例えばＷやＣｕを含む金属材料から成る電極層１０６をｐ型半導体領域１０１およびｎ型半導体領域１０２の上に形成する。具体的には、上記酸化シリコン層を選択的に除去する際に利用したレジストパターンを残しておき、ＷやＣｕを含む金属材料を半導体層１００およびレジストパターンの上に堆積させた後、上記レジストパターンを除去する。これにより、ｐ型半導体領域１０１およびｎ型半導体領域１０２の上に電極層１０６が形成される。ここで、Ｗの堆積には、例えばよく知られた蒸着法を用い、Ｃｕの堆積には、例えばよく知られためっき法を用いればよい。
　以上の工程により、光集積回路２０を作製することができる。
　本実施の形態に係る光集積回路２０によれば、通常のＣＭＯＳプロセスから逸脱することなく、光導波路と受光素子の光吸収層との間の高品質な光結合を実現することができる。例えば、従来の導波路型のＡＰＤの多くは、ＡＰＤの光吸収層と光導波路とがエバネッセント結合により光結合されているため、光結合効率が十分ではなく、ＡＰＤの受光感度が低い。これに対し、本実施の形態に係る光集積回路２０によれば、ＡＰＤとしての受光素子を形成する工程（例えば絶縁層を形成する工程）の一環として光導波路を形成するので、光導波路と光吸収層とをバットジョイントにより光結合させることができる。これにより、光集積回路２０における受光素子の光吸収層と光導波路との間の光結合効率を高めることができ、受光素子のＡＰＤとしての受光感度を向上させることができる。
　≪実施の形態６≫
　図１２は、実施の形態６に係る受光素子の断面を模式的に示す図である。
　同図に示される受光素子１４は、光吸収層をｐ型のＩＩＩ－Ｖ族化合物半導体によって構成する点において、実施の形態１に係る受光素子１０と相違する一方、その他の構成は受光素子１０と同様である。以下の説明においては、実施の形態１に係る受光素子１０と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
　受光素子１４において、例えば、半導体層１００はＳｉ基板またはＳＩＯ基板であり、増倍領域１０３は、Ｓｉ基板またはＳＩＯ基板における表面Ｓｉ層の不純物がドープされていない領域である。また、ｐ型半導体領域１０１は、Ｓｉ基板またはＳＩＯ基板から成る半導体層１００の表面Ｓｉ層に不純物としてＢをイオン注入することにより形成され、ｎ型半導体領域１０３は、Ｓｉ基板またはＳＩＯ基板から成る半導体層１００の表面Ｓｉ層に不純物としてＡｓをイオン注入することにより形成されている。
　光吸収層１３４は、例えばＩＩＩ－Ｖ族化合物半導体から構成されている。光吸収層１３４は、Ｓｉ基板またはＳＯＩ基板上に、ＩＩＩ－Ｖ族化合物半導体をウエハレベルまたはチップレベルで接合させる所謂“ＩＩＩ－Ｖ　ｏｎ　Ｓｉ技術”によって形成される。具体的には、例えばＩｎｐ等の結晶基板上にｐ型のＩｎＧａＡｓをエピタキシャル成長させ、そのＩｎＧａＡｓと半導体層１００（Ｓｉ基板またはＳＩＯ基板）とを、増倍領域１０３の接合面４００においてウエハ接合させる。上記ウエハ接合としては、よく知られた表面活性化法を用いればよい。
　上記ウエハ接合は、受光素子の製造プロセスの初期段階で行われる。例えば、半導体層１００としてのＳｉ基板またはＳＯＩ基板にｐ型半導体領域１０１とｎ型半導体領域１０２を形成した後に、結晶成長させたＩｎＧａＡｓを半導体層１００に接合させる。接合後は、実施の形態１に係る受光素子１０の場合と同様に、通常のＣＭＯＳプロセスで用いられる、よく知られたフォトリソグラフィー技術とドライエッチング技術等によって受光素子を構成する各層の形成を行えばよい。これにより、実施の形態６に係る受光素子においても製造プロセスの容易性は損なわれない。
　以上、実施の形態６に係る受光素子によれば、より高速且つ高感度なＡＰＤを実現することができる。例えば、ＳｉをＡＰＤの増倍領域に用いた場合、高密度集積および高利得帯域積（ＧＢＰ）の観点から有利である。この場合には、増倍領域を構成するＳｉと格子定数が比較的近いＧｅまたはＧｅＳｎ等を、光吸収層に用いることが一般的である。しかしながら、光吸収層にＧｅまたはＧｅＳｎを用いたＡＰＤは、ＩＩＩ－Ｖ族化合物半導体（ＩｎＧａＡｓ）を用いたＡＰＤと比較して、電子移動度および光吸収係数の点で不利である。
　これに対し、実施の形態６に係る受光素子によれば、異種材料のウエハ接合により、受光素子１４の増倍領域１０３としてＳｉを用い、光吸収層１３４としてＩＩＩ－Ｖ族化合物半導体（例えばＩｎＧａＡｓ）を用いるので、ＡＰＤとしての更なる高速化および高感度化を図ることができる。
　以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
　例えば、実施の形態３に係る受光素子１２において、バンドギャップが増倍領域１０３に向かって小さくなるように構成された光吸収層１１４の表面にバリア層１０７を形成する場合を例示したが、その他の実施の形態に係る受光素子においても同様に、光吸収層の表面にバリア層を設けることができる。
　また、実施の形態２において、光吸収層１１４をｐ型のＧｅxＳｎ1-xによって構成し、そのＧｅ組成比ｘを半導体層１００の平面と垂直な方向に増倍領域１０３に向かって小さくする場合を例示したが、これに限られない。例えば、光吸収層１１４をｐ型のＧｅxＳｉ1-xによって構成し、そのＧｅ組成比ｘを半導体層１００の平面と垂直な方向に増倍領域１０３に向かって大きくしてもよい。これによれば、実施の形態２に係る受光素子１２と同様に、光吸収層中のキャリア走行時間を更に短縮することができるので、ＡＰＤとして更なる高速動作が期待できる。
　また、上記実施の形態において、ＡＰＤとしての増倍領域と光吸収層の材料系の組み合わせとして、Ｓｉ／ＳｉＧｅ、ＩｎＰ／ＩｎＡｌＧａＡｓ、Ｓｉ／ＩｎＧａＡｓを例示したが、これらに限定されるものではなく、その他の材料系を組み合わせてもよい。
　また、実施の形態５において、光導波路を構成するコア１４０およびクラッド層１４１の組み合わせとしてＳｉＮおよびＳｉＯ2を例示したが、これに限定されるものではなく、その他の材料系を組み合わせて光導波路を構成してもよい。
　また、上記実施の形態において、受光素子１０～１３における光吸収層１０４～１２４の端部に反射膜や反射防止膜を形成してもよい。また、光集積回路２０において、光吸収層１３４と光導波路（コア１４０およびクラッド層１４１）との接合部分や上記光導波路への入射部に反射膜や反射防止膜を形成してもよい。また、オーミック抵抗の低減やバンドアライメントの観点等から、ｐ型半導体領域１０１およびｎ型半導体領域１０２と電極層１０６との間や増倍領域１０３と光吸収層１０４～１２４との間に、適宜中間層を形成してもよい。なお、これらの追加の要素は、よく知られた半導体製造プロセスを適用することによって実現することができる。
　また、実施の形態１乃至５において、光吸収層を増倍領域１０３上に選択成長させることによって形成する方法を例示したが、増倍領域１０３上に光吸収層を形成することができれば、上記の方法に限定されるものではない。例えば、ウエハ接合やチップボンディング等により増倍領域１０３上に光吸収層を形成してもよい。
　本発明に係る受光素子および光集積回路は、例えば、光通信における光レシーバ等に広く用いることができる。
　１０，１１，１２，１３…受光素子、２０…光集積回路、１００…半導体層、１０１…ｐ型半導体領域、１０２…ｎ型半導体領域、１０３…増倍領域、１０４，１１４，１２４，１３４…光吸収層、１０５…絶縁層、１０６…電極層、１０７…バリア層、１４０…コア、１４１…クラッド層、４００…接合面。

Claims (9)

  1. 　ｐ型半導体領域、ｎ型半導体領域、および増倍領域を有する半導体層と、
    　前記増倍領域の上に形成されたｐ型の光吸収層とを有し、
    　前記ｐ型半導体領域と前記ｎ型半導体領域とは、前記半導体層の平面方向に前記増倍領域を挟んで形成されている
    　ことを特徴とする受光素子。
  2. 　請求項１に記載の受光素子において、
    　前記光吸収層は、バンドギャップが前記増倍領域に向かって小さくなっている
    　ことを特徴とする受光素子。
  3. 　請求項１または２に記載の受光素子において、
    　前記光吸収層上に形成され、伝導帯端のエネルギーが前記光吸収層の伝導帯端のエネルギーよりも高いバリア層を更に有する
    　ことを特徴とする受光素子。
  4. 　請求項１乃至３の何れか一項に記載の受光素子において、
    　前記光吸収層は、ｐ型の不純物濃度が前記増倍領域に向かって小さくなっている
    　ことを特徴とする受光素子。
  5. 　請求項２に記載の受光素子において、
    　前記増倍領域は、Ｓｉから構成され、
    　前記光吸収層は、ＧｅxＳi1-xから構成され、
    　前記光吸収層は、ＧｅxＳi1-xの組成比ｘが前記増倍領域に向かって大きくなっていることを特徴とする受光素子。
  6. 　請求項２に記載の受光素子において、
    　前記増倍領域は、Ｓｉから構成され、
    　前記光吸収層は、ＧｅxＳｎ1-xから構成され、
    　前記光吸収層は、ＧｅxＳｎ1-xの組成比ｘが前記増倍領域に向かって小さくなっている
    　ことを特徴とする受光素子。
  7. 　請求項４に記載の受光素子において、
    　前記増倍領域は、ＩＩＩ－Ｖ族化合物半導体から構成され、
    　前記光吸収層は、ＩＩＩ－Ｖ族化合物半導体から構成され、
    　前記光吸収層を構成するＩＩＩ－Ｖ族化合物半導体の組成比は、前記増倍領域に向かって小さくなっている
    　ことを特徴とする受光素子。
  8. 　請求項１に記載の受光素子において、
    　前記増倍領域は、Ｓｉから構成され、
    　前記光吸収層は、ＩＩＩ－Ｖ族化合物半導体から構成されている
    　ことを特徴とする受光素子。
  9. 　請求項１乃至８の何れか一項に記載の受光素子と、
    　前記半導体層上に形成され、前記光吸収層と光結合されるコアと、
    　前記コア上に形成されたクラッド層とを備える
    　ことを特徴とする光集積回路。
PCT/JP2016/065428 2015-05-28 2016-05-25 受光素子および光集積回路 Ceased WO2016190346A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017520735A JP6480577B2 (ja) 2015-05-28 2016-05-25 受光素子および光集積回路
EP16800050.3A EP3306679B1 (en) 2015-05-28 2016-05-25 Light-receiving element and optical integrated circuit
CA2985057A CA2985057C (en) 2015-05-28 2016-05-25 Light-receiving element and optical integrated circuit
US15/576,669 US10199525B2 (en) 2015-05-28 2016-05-25 Light-receiving element and optical integrated circuit
CN201680031131.3A CN107615495B (zh) 2015-05-28 2016-05-25 光接收元件和光学集成电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-108575 2015-05-28
JP2015108575 2015-05-28

Publications (1)

Publication Number Publication Date
WO2016190346A1 true WO2016190346A1 (ja) 2016-12-01

Family

ID=57393456

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/065428 Ceased WO2016190346A1 (ja) 2015-05-28 2016-05-25 受光素子および光集積回路

Country Status (6)

Country Link
US (1) US10199525B2 (ja)
EP (1) EP3306679B1 (ja)
JP (1) JP6480577B2 (ja)
CN (1) CN107615495B (ja)
CA (1) CA2985057C (ja)
WO (1) WO2016190346A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152489A (ja) * 2017-03-14 2018-09-27 日本電信電話株式会社 アバランシェフォトダイオード
JP2019009427A (ja) * 2017-06-23 2019-01-17 パナソニックＩｐマネジメント株式会社 光検出素子
WO2020044952A1 (ja) * 2018-08-28 2020-03-05 日本電信電話株式会社 半導体受光器
JP2023098820A (ja) * 2021-12-29 2023-07-11 台湾積體電路製造股▲ふん▼有限公司 半導体基板内にゲルマニウム領域を配置した半導体装置
US11837676B2 (en) 2019-04-05 2023-12-05 Fujitsu Optical Components Limited Optical semiconductor device and optical transmission apparatus

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148209A (ja) * 2017-03-03 2018-09-20 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP7059771B2 (ja) * 2018-04-19 2022-04-26 日本電信電話株式会社 受光素子
KR102601212B1 (ko) * 2018-10-10 2023-11-10 삼성전자주식회사 광전 소자를 포함하는 집적 회로 소자
US10854768B2 (en) * 2018-12-20 2020-12-01 Hewlett Packard Enterprise Development Lp Optoelectronic component with current deflected to high-gain paths comprising an avalanche photodiode having an absorbing region on a p-doped lateral boundary, an n-doped lateral boundary and an amplifying region
US11309450B2 (en) 2018-12-20 2022-04-19 Analog Devices, Inc. Hybrid semiconductor photodetector assembly
US11302835B2 (en) 2019-01-08 2022-04-12 Analog Devices, Inc. Semiconductor photodetector assembly
US11199672B1 (en) * 2020-06-15 2021-12-14 Globalfoundries U.S. Inc. Multiple waveguide coupling to one or more photodetectors
JP7435786B2 (ja) * 2020-07-22 2024-02-21 日本電信電話株式会社 受光器
US20240347561A1 (en) * 2022-11-10 2024-10-17 The Board Of Trustees Of The University Of Arkansas Visible to longwave infrared photodetector on silicon

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880879A (ja) * 1981-11-09 1983-05-16 Canon Inc 半導体素子
JPS6071920A (ja) * 1983-09-29 1985-04-23 Junichi Nishizawa 光検出器
JPS6490570A (en) * 1987-09-30 1989-04-07 Shimadzu Corp Photodiode
JPH03244164A (ja) * 1990-02-22 1991-10-30 Nec Corp 半導体受光素子
JP2001168372A (ja) * 1999-12-09 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> 半導体光検出器
US7521737B2 (en) * 2002-09-19 2009-04-21 Quantum Semiconductor Llc Light-sensing device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228320B (en) * 2003-09-09 2005-02-21 Ind Tech Res Inst An avalanche photo-detector(APD) with high saturation power, high gain-bandwidth product
US7397101B1 (en) * 2004-07-08 2008-07-08 Luxtera, Inc. Germanium silicon heterostructure photodetectors
CN100573925C (zh) * 2005-05-18 2009-12-23 三菱电机株式会社 雪崩光电二极管
WO2007027615A1 (en) * 2005-09-01 2007-03-08 Applied Materials, Inc. Ridge technique for fabricating an optical detector and an optical waveguide
JP2010135360A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp アバランシェフォトダイオード
JP2010232454A (ja) * 2009-03-27 2010-10-14 Fujifilm Corp 基板とその位置決め方法、光電変換素子とその製造方法及び製造装置、及び太陽電池
JP5631668B2 (ja) * 2010-09-02 2014-11-26 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
WO2012068451A2 (en) * 2010-11-19 2012-05-24 Arizona Board of Regents, a body corporate of the state of Arizona, acting for and on behalf of Dilute sn-doped ge alloys
US8461624B2 (en) * 2010-11-22 2013-06-11 Intel Corporation Monolithic three terminal photodetector
US8975618B2 (en) * 2011-03-30 2015-03-10 Sharp Kabushiki Kaisha Energy conversion device with selective contacts
US8368159B2 (en) * 2011-07-08 2013-02-05 Excelitas Canada, Inc. Photon counting UV-APD
US9780248B2 (en) * 2012-05-05 2017-10-03 Sifotonics Technologies Co., Ltd. High performance GeSi avalanche photodiode operating beyond Ge bandgap limits
JP2013236012A (ja) * 2012-05-10 2013-11-21 Mitsubishi Electric Corp アバランシェフォトダイオード及びその製造方法
WO2013180690A1 (en) * 2012-05-29 2013-12-05 Hewlett-Packard Development Company, L.P. Devices including independently controllable absorption region and multiplication region electric fields
JP6036197B2 (ja) * 2012-11-13 2016-11-30 三菱電機株式会社 アバランシェフォトダイオードの製造方法
JP6879617B2 (ja) * 2017-03-01 2021-06-02 住友電工デバイス・イノベーション株式会社 受光素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880879A (ja) * 1981-11-09 1983-05-16 Canon Inc 半導体素子
JPS6071920A (ja) * 1983-09-29 1985-04-23 Junichi Nishizawa 光検出器
JPS6490570A (en) * 1987-09-30 1989-04-07 Shimadzu Corp Photodiode
JPH03244164A (ja) * 1990-02-22 1991-10-30 Nec Corp 半導体受光素子
JP2001168372A (ja) * 1999-12-09 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> 半導体光検出器
US7521737B2 (en) * 2002-09-19 2009-04-21 Quantum Semiconductor Llc Light-sensing device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152489A (ja) * 2017-03-14 2018-09-27 日本電信電話株式会社 アバランシェフォトダイオード
JP2019009427A (ja) * 2017-06-23 2019-01-17 パナソニックＩｐマネジメント株式会社 光検出素子
WO2020044952A1 (ja) * 2018-08-28 2020-03-05 日本電信電話株式会社 半導体受光器
JP2020035805A (ja) * 2018-08-28 2020-03-05 日本電信電話株式会社 半導体受光器
JP7010173B2 (ja) 2018-08-28 2022-01-26 日本電信電話株式会社 半導体受光器
US11417783B2 (en) 2018-08-28 2022-08-16 Nippon Telegraph And Telephone Corporation Semiconductor light receiver
US11837676B2 (en) 2019-04-05 2023-12-05 Fujitsu Optical Components Limited Optical semiconductor device and optical transmission apparatus
JP2023098820A (ja) * 2021-12-29 2023-07-11 台湾積體電路製造股▲ふん▼有限公司 半導体基板内にゲルマニウム領域を配置した半導体装置
JP7665577B2 (ja) 2021-12-29 2025-04-21 台湾積體電路製造股▲ふん▼有限公司 半導体基板内にゲルマニウム領域を配置した半導体装置

Also Published As

Publication number Publication date
CN107615495B (zh) 2019-05-03
EP3306679A1 (en) 2018-04-11
US10199525B2 (en) 2019-02-05
EP3306679A4 (en) 2018-12-19
JP6480577B2 (ja) 2019-03-13
CA2985057A1 (en) 2016-12-01
US20180138350A1 (en) 2018-05-17
JPWO2016190346A1 (ja) 2017-11-16
EP3306679B1 (en) 2019-11-20
CA2985057C (en) 2019-10-22
CN107615495A (zh) 2018-01-19

Similar Documents

Publication Publication Date Title
JP6480577B2 (ja) 受光素子および光集積回路
JP6793786B1 (ja) 半導体受光素子、光電融合モジュール及びアバランシェフォトダイオードの製造方法
US6963089B2 (en) Avalanche photo-detector with high saturation power and high gain-bandwidth product
CA2969509C (en) Avalanche photodiode
US10374107B2 (en) Optical waveguide integrated light receiving element and method of manufacturing the same
WO2011083657A1 (ja) アバランシェフォトダイオード及びそれを用いた受信機
US20190019903A1 (en) SILICON WAVEGUIDE INTEGRATED WITH SILICON-GERMANIUM (Si-Ge) AVALANCHE PHOTODIODE DETECTOR
JP2017076651A (ja) 半導体受光装置
US9406832B2 (en) Waveguide-coupled MSM-type photodiode
TWI686961B (zh) 突崩式光二極體及其製造方法
JP3675223B2 (ja) アバランシェフォトダイオードとその製造方法
JP2016092048A (ja) 受光素子
JP7248146B2 (ja) 受光デバイスおよびその製造方法
JP2723069B2 (ja) 半導体受光素子
Scavennec et al. Optical Photodetectors
Trommer Photodetectors for optical fiber communication in the 1–1.6 Μm wavelength range

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16800050

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017520735

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2985057

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 15576669

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016800050

Country of ref document: EP