WO2017033642A1 - 半導体装置、半導体集積回路、及び負荷駆動装置 - Google Patents

半導体装置、半導体集積回路、及び負荷駆動装置 Download PDF

Info

Publication number
WO2017033642A1
WO2017033642A1 PCT/JP2016/071658 JP2016071658W WO2017033642A1 WO 2017033642 A1 WO2017033642 A1 WO 2017033642A1 JP 2016071658 W JP2016071658 W JP 2016071658W WO 2017033642 A1 WO2017033642 A1 WO 2017033642A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring layer
semiconductor device
metal wiring
layer
interlayer connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/071658
Other languages
English (en)
French (fr)
Inventor
克己 池ヶ谷
大島　隆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to EP16838989.8A priority Critical patent/EP3340284B1/en
Priority to JP2017536693A priority patent/JP6546995B2/ja
Priority to US15/752,818 priority patent/US10170415B2/en
Priority to CN201680045783.2A priority patent/CN107851583B/zh
Publication of WO2017033642A1 publication Critical patent/WO2017033642A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/498—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/06—Electromagnets; Actuators including electromagnets
    • H01F7/064—Circuit arrangements for actuating electromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions

Definitions

  • the present invention relates to a semiconductor device, a semiconductor integrated circuit, and a load driving device.
  • a load driving device that drives a load is widely used.
  • This load driving device controls ON / OFF of a switching element, and a large current flows through a transistor used as the switching element.
  • the transistors are integrated circuits, and a large number of transistors are closely arranged, the drains of the individual transistors are commonly connected to the drain pads, and the sources of the individual transistors are commonly connected to the source pads. ing.
  • Patent Document 1 for the purpose of making the current density uniform.
  • the semiconductor device described in Patent Document 1 has a drain through hole that connects the drain terminal of each transistor and the first conductor layer. Furthermore, a source through-hole connecting the source terminal of each transistor and the second conductor layer is provided. The arrangement distribution of the source through holes and the drain through holes is changed according to the distance from the source pad and the drain pad.
  • the current density increases in a region near the boundary where the first conductor layer and the second conductor layer face each other, and the entire region of the transistor arranged in two dimensions is arranged.
  • the current density cannot be made uniform.
  • a semiconductor device includes a transistor layer in which a plurality of transistors each having an input unit, an output unit, and a control unit are arranged two-dimensionally, and is connected to an input terminal and an output terminal.
  • a plurality of wiring layers for electrically connecting to the input terminal and electrically connecting the output section to the output terminal, and a plurality of interlayer connection conductor groups for connecting the plurality of wiring layers and the transistor layers, respectively.
  • the plurality of wiring layers includes a first wiring in which at least one input-side wiring layer connected to the input terminal and at least one output-side wiring layer connected to the output terminal are arranged along a predetermined arrangement direction.
  • the resistance values of the plurality of interlayer connection conductor groups having layers differ from each other depending on the position in the arrangement direction.
  • the current density of the transistors arranged in two dimensions can be made uniform.
  • FIG. 2 is a cross-sectional view taken along the line A-A ′ of the semiconductor device of FIG. 1.
  • FIG. 2 is a cross-sectional view taken along the line B-B ′ of the semiconductor device of FIG. 1. It is an equivalent circuit of a metal wiring layer and a through hole.
  • FIG. 6 is a cross-sectional view taken along line E-E ′ of the semiconductor device of FIG. 5.
  • FIG. 6 is a cross-sectional view taken along the line F-F ′ of the semiconductor device of FIG. 5. It is a top view of the semiconductor device in a 2nd embodiment.
  • the plurality of metal wiring layers 10 are connected to the drain electrodes D of the plurality of transistors of the transistor layer 1 through the through hole group 2 which is an interlayer connection conductor constituted by the plurality of through holes.
  • the plurality of metal wiring layers 11 are connected to the source electrodes S of the plurality of transistors of the transistor layer 1 through the through-hole group 3 which is an interlayer connection conductor constituted by the plurality of through-holes.
  • each through hole constituting each of the through hole groups 2 and 3 is indicated by a square.
  • a metal wiring layer 20 and a metal wiring layer 21 which are second wiring layers are provided on the metal wiring layer 10 and the metal wiring layer 11.
  • the metal wiring layer 20 is connected to the first metal wiring layer 10 through a plurality of through holes 4 which are interlayer connection conductors.
  • the metal wiring layer 21 is connected to the first metal wiring layer 11 through a plurality of through holes 5 which are interlayer connection conductors.
  • the through holes 4 and 5 are indicated by ⁇ symbols.
  • the metal wiring layer 20 is provided with an input terminal pad 7 for injecting a drain current, and is connected to the input terminal of the semiconductor device through the input terminal pad 7.
  • the metal wiring layer 21 is provided with an output terminal pad 8 for extracting a source current, and is connected to the output terminal of the semiconductor device via the output terminal pad 8. As described above, the second wiring layer is divided into two parts, the drain metal wiring layer 20 and the source metal wiring layer 21.
  • the metal wiring layers 20 and 21 extend in the Y direction shown in FIG. 1, and the metal wiring layers 10 and 11 extend in the X direction. These wiring layers are arranged so as to cover the entire transistor layer 1 in which the transistors are arranged two-dimensionally.
  • the metal wiring layer 20 and the metal wiring layer 21 are arranged along this arrangement direction with the X direction as the arrangement direction.
  • a current path Id flowing from the input terminal pad 7 (see FIG. 1) to the transistor layer 1 passes through the metal wiring layer 20, passes through the plurality of through holes 4, and flows into the first metal wiring layer 10. Further, it flows from the metal wiring layer 10 to each drain electrode of the transistor layer 1 through the plurality of through-hole groups 201 to 206.
  • the plurality of through-hole groups 201 to 206 are arranged in the metal wiring layer 10 at equal intervals.
  • the transistor below the through hole 4 among the plurality of transistors arranged in the transistor layer 1 has a short current path through the metal wiring layer 10.
  • a transistor far from the through hole 4 has a long current path through the metal wiring layer 10. Since the voltage drop due to the wiring resistance when a current flows through the metal wiring layer 10 is larger as the path through the metal wiring layer 10 is longer, the potential of the upper surfaces of the through-hole groups 201 to 203 is the lowest in the through-hole group 201. , 203 in order.
  • the through-hole groups 204, 205, and 206 are all directly below the through-hole 4 that connects the metal wiring layer 20 and the metal wiring layer 10, the potentials on the upper surfaces of these through-hole groups 204, 205, and 206 are approximately the same. It is.
  • a current path Is flowing from the transistor layer 1 to the output terminal pad 8 flows from each source electrode of the transistor layer 1 to the metal wiring layer 11 through the plurality of through-hole groups 311 to 316. . Furthermore, it flows from the metal wiring layer 11 through the plurality of through holes 5 to the output terminal pad 8 (see FIG. 1) through the metal wiring layer 21.
  • the plurality of through-hole groups 3311 to 316 are arranged in the metal wiring layer 11 at equal intervals.
  • the potential difference between the upper surfaces of the through-hole groups 201 to 206 connected to the drain electrode D and the upper surfaces of the through-hole groups 311 to 316 connected to the source electrode S on the opposite side across the gate electrode is compared. Specifically, the potential difference between the through-hole group 201 shown in FIGS. 1 and 2 and the through-hole group 316 shown in FIGS. 1 and 3 is compared. Similarly, the potential difference between the through hole group 202 shown in FIGS. 1 and 2 and the through hole group 315 shown in FIGS. 1 and 3 is compared. The potential difference between the through-hole group 203 shown in FIGS. 1 and 2 and the through-hole group 314 shown in FIGS. 1 and 3 is compared.
  • the potential difference between the through hole group 204 shown in FIGS. 1 and 2 and the through hole group 313 shown in FIGS. 1 and 3 will be compared.
  • the potential difference between the through-hole group 205 shown in FIGS. 1 and 2 and the through-hole group 312 shown in FIGS. 1 and 3 will be compared.
  • the potential difference between the through-hole group 206 shown in FIGS. 1 and 2 and the through-hole group 311 shown in FIGS. 1 and 3 will be compared.
  • the potential difference between the through hole group 201 located farthest from the leftmost through hole 4A shown in FIG. 2 and the corresponding through hole group 316 is the smallest.
  • the potential difference between the through hole group 311 located farthest from the rightmost through hole 5A shown in FIG. 3 and the corresponding through hole group 206 is the smallest.
  • the potential difference between the through hole group 203 located closest to the through hole 4A shown in FIG. 2 and the corresponding through hole group 314 is the largest.
  • the potential difference between the through hole group 313 located closest to the through hole 5A shown in FIG. 3 and the corresponding through hole group 204 is the largest.
  • the potential difference between the upper surfaces of the other through-hole groups is an intermediate value thereof.
  • the distribution density of through-holes in these through-hole groups is increased so that is lower than other through-hole groups.
  • the other through-hole groups 202 to 205 and 312 to 315 have low through-hole distribution density in these through-hole groups so as to increase the resistance value.
  • the potential difference between the drain electrode D and the source electrode S adjacent to each other is different from the potential difference between the bottom surface of the through hole group 201 and the bottom surface of the through hole group 316, and the through hole.
  • This is equivalent to the potential difference between the bottom surface of the group 206 and the bottom surface of the through-hole group 311. That is, in the present embodiment, the metal wiring layers 10 and 11 and the metal wiring layers 20 and 21 are connected so that the potential difference between the drain electrode D and the source electrode S sandwiching the gate electrode G is equal in each transistor.
  • the resistance values of the through hole groups 201 to 206 and 311 to 316 are changed.
  • the wiring resistance of the metal wiring layers 20 and 21 is lower than that of the metal wiring layers 10 and 11.
  • the right half wiring resistance 101 of the metal wiring layer 10 and the left half wiring resistance 111 of the metal wiring layer 11 are connected to the metal wiring layers 20 and 21 through the through holes 4 and 5.
  • the voltage drop due to these wiring resistances is small.
  • the voltage drop due to the wiring resistance 102 in the left half of the metal wiring layer 10 and the wiring resistance 112 in the right half of the metal wiring layer 11 is the surface of the drain-source voltage of each transistor disposed in the large-area transistor layer 1. Generate internal distribution. Therefore, when the voltage drop due to these wiring resistances is not uniform, it causes nonuniform distribution of the current density in the transistor layer 1.
  • FIG. 5 is a plan view of the semiconductor device when the resistance values of the through-hole groups 2 and 3 are made uniform on the transistor layer 1 without changing the resistance values.
  • the same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
  • 6 is a cross-sectional view taken along the line E-E ′ of FIG. 5, and is a cross-sectional view taken along one of the plurality of metal wiring layers 10. 5 and 6, the through-hole groups 2 that are commonly shown in these drawings are shown as through-hole groups 621 to 626.
  • a current path Is ′ flowing from the transistor layer 1 to the output terminal pad 8 passes from each source electrode of the transistor layer 1 to the metal wiring layer 11 through a plurality of through-hole groups 631 to 636. Flowing. Further, it flows from the metal wiring layer 11 through the plurality of through holes 5 to the output terminal pad 8 (see FIG. 5) through the metal wiring layer 21. Similarly to the current path Id ', the current flowing through the current path Is' increases as the wiring length of the metal wiring layer 11 between the through hole 5A increases and the voltage drop due to the wiring resistance increases, resulting in a low current.
  • FIG. 8 is a plan view of the semiconductor device according to the second embodiment.
  • the second wiring layer is divided into three metal wiring layers 20, 21, and 22 and arranged in parallel.
  • the metal wiring layers 20 and 22 are provided with input terminal pads 7, respectively. Yes.
  • the metal wiring layer 21 is provided with output terminal pads 8.
  • the metal wiring layer 21 on the source side is sandwiched between the metal wiring layers 20 and 22 on the drain side from both sides. Further, the first metal wiring layer 10 and the metal wiring layer 11 are disposed so as to intersect with the second metal wiring layers 20, 21, and 22.
  • FIG. 9 is a cross-sectional view taken along the line J-J ′ of the semiconductor device of FIG. 8, and FIG. 10 is a cross-sectional view taken along the line K-K ′ of the semiconductor device of FIG.
  • the metal wiring layer 10 includes a plurality of drain electrodes that are input portions of a plurality of transistors in the transistor layer 1 through a through hole group 2 that is an interlayer connection conductor constituted by a plurality of through holes. Connected to D.
  • the metal wiring layer 11 includes a plurality of source electrodes that are output portions of a plurality of transistors in the transistor layer 1 through a through hole group 3 that is an interlayer connection conductor constituted by a plurality of through holes. S is connected.
  • the second wiring layer in the upper layer is divided into more metal wiring layers 20, 21, and 22 as compared with the first embodiment.
  • These wiring layers connected to different types of electrodes are alternately arranged along the arrangement direction (vertical direction in FIG. 8).
  • the wiring length between the through hole group 2 and the through hole group 3 is shortened, so that the wiring resistance of the first metal wiring layers 10 and 11 is reduced.
  • the voltage drop due to can be reduced.
  • the wiring between each through-hole group 2 and the through-hole group 3 is connected between these through the through-hole groups 2 and 3. The current of each transistor in the transistor layer 1 flows.
  • the current density of the metal wiring layers 10 and 11 near the through holes 4 and 5 is increased.
  • the wiring length of the metal wiring layers 10 and 11 between the through hole 4 and the through hole 5 is short, the current density can be reduced.
  • the current Id flowing from the drain side metal wiring layers 20 and 22 to the transistor layer 1 flows through the through hole 4, flows through the metal wiring layer 10, and flows from the through hole group 2 to the transistor layer 1.
  • the potential on the upper surface of the through-hole group 2 becomes lower as the distance from the through-hole 4A on the drain side is closer to the central portion of the metal wiring layer 10 due to a voltage drop due to the wiring resistance of the metal wiring layer 10. Therefore, in the metal wiring layer 21 on the source side, the distribution density of the through-hole group 2 is increased as it is closer to the center line C orthogonal to the arrangement direction of the metal wiring layers 20, 21, 22 (vertical direction in FIG. 8). The closer to the through holes 4A connected to the drain side metal wiring layers 20 and 22, the lower the distribution density of the through hole group 2, and the resistance value is adjusted.
  • the through hole is formed in the same manner.
  • the current density of the transistor layer 1 can be made uniform.
  • the density is decreased, and the distribution density of the through holes constituting the through hole groups 2 and 3 is increased as the distance from the position is increased.
  • the distribution density of the through holes constituting the through hole groups 4 and 5 is lowered.
  • the distribution density of the through holes constituting the groups 4 and 5 is increased.
  • the example in which the metal wiring layer has two layers or three layers has been described. However, even if the metal wiring layer has four or more layers, the same can be implemented. Further, the number and shape of the through holes arranged in each metal wiring layer are schematically shown for easy understanding of the embodiment, and are not limited to the above-described embodiment.
  • the input terminal of the switching element 92 is connected to the power source VB.
  • a load 94 is connected to the output terminal of the switching element 92.
  • a gate drive circuit 93 is connected to the control terminal of the switching element 92.
  • the output current of the switching element 92 is controlled on and off, and the current to the load 94 is controlled.
  • the metal wiring layer has a locally high current density. Therefore, the area of the semiconductor device can be reduced accordingly.
  • a transistor that flows a large current such as a switching element 92 that drives a load such as an in-vehicle electromagnetic actuator, requires a size of several hundred micrometers or more, and occupies a large area in a semiconductor device.
  • the semiconductor device described in the first to third embodiments as a switching element, the area of the semiconductor device can be reduced and the chip cost of the semiconductor device can be reduced.
  • a semiconductor device inputs a transistor layer 1 in which a plurality of transistors each having a drain electrode D, a source electrode S, and a gate electrode G are two-dimensionally arranged, and a drain electrode D of the plurality of transistors in the transistor layer 1
  • the plurality of wiring layers are a second wiring layer, a metal wiring layer 20 that is an input side wiring layer connected to the input terminal via the input terminal pad 7, and an output terminal via the output terminal pad 8.
  • the metal wiring layer 21 that is the output-side wiring layer connected to the wiring layer has a wiring layer arranged along a predetermined arrangement direction.
  • the resistance values of the plurality of interlayer connection conductors differ from each other depending on the positions of the metal wiring layers 20 and 21 in the arrangement direction.
  • the plurality of wiring layers are provided on the transistor layer 1 side with respect to the second wiring layer including the metal wiring layers 20 and 21 and have a plurality of metal wiring layers 10 and 11. And a first wiring layer.
  • the plurality of interlayer connection conductors have a plurality of through-hole groups 2 and 3 that connect the metal wiring layers 10 and 11 and the drain electrodes D and source electrodes S of the plurality of transistors in the transistor layer 1.
  • the resistance values of the plurality of through-hole groups 2 and 3 are different from each other depending on the positions of the metal wiring layers 20 and 21 in the arrangement direction. As a result, the current density of the transistors arranged in two dimensions can be made uniform.
  • the resistance values of the plurality of through-hole groups 2 and 3 change based on at least the wiring length of the metal wiring layers 10 and 11. Thereby, the wiring resistance according to the wiring length can be adjusted by the resistance values of the through-hole groups 2 and 3.
  • the plurality of interlayer connection conductors have a plurality of through-hole groups 2 and 3 and through-holes 4 and 5 that connect the metal wiring layers 20 and 21 and the metal wiring layers 10 and 11.
  • the wiring lengths of the metal wiring layers 10 and 11 start from the positions of the through holes 4 and 5. Thereby, each resistance value of the through-hole groups 2 and 3 can be adjusted based on the positions of the through-holes 4 and 5.
  • the resistance values of the through-hole groups 2 and 3 are higher as they are closer to the boundary between the metal wiring layer 20 that is the input-side wiring layer and the metal wiring layer 21 that is the output-side wiring layer. Thereby, the potential difference between the upper surfaces of the through-hole groups 2 and 3 can be made uniform regardless of the position on the transistor.
  • the first wiring layer includes two metal wiring layers 20 and 22 that are input-side wiring layers and one metal wiring layer 21 that is an output-side wiring layer. 8 are arranged alternately along the arrangement direction shown in the vertical direction.
  • the resistance value of the through-hole groups 2 and 3 is lower as it is closer to the center line C orthogonal to the arrangement direction in one metal wiring layer 21 disposed between the two metal wiring layers 20 and 22.
  • a load driving device that uses a semiconductor device as a switching element and applies a voltage to the gate of the switching element to drive a load connected to the switching element.
  • the semiconductor device as a switching element, the area of the semiconductor device can be reduced and the chip cost of the semiconductor device can be reduced.

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

２次元に拡がって配置されたトランジスタの全域で電流密度を均一にできない欠点がある。 ドレインとソースとゲートとを有するトランジスタ１が多数並列に配置されたトランジスタ層の上に、各トランジスタ１のドレインが接続される入力側配線層であるメタル配線層１０と各トランジスタのソースが接続される出力側配線層であるメタル配線層１１とが並設されている。更に、入力側配線層であるメタル配線層１０と各トランジスタのドレインとを接続し、出力側配線層であるメタル配線層１１と各トランジスタのソースとを接続する複数のスルーホール２、３を備える。そして、複数のスルーホール２、３の抵抗値を、入力側配線層及び出力側配線層の並び方向に沿って変える。これにより、２次元に拡がって配置されたトランジスタの電流密度を均一にすることができる。

Description

半導体装置、半導体集積回路、及び負荷駆動装置
　本発明は、半導体装置、半導体集積回路、及び負荷駆動装置に関する。
　車両の電子制御において、負荷を駆動する負荷駆動装置が広く使用されている。この負荷駆動装置は、スイッチング素子をＯＮ/ＯＦＦ制御するもので、スイッチング素子として使用されるトランジスタには大電流が流れる。そして、トランジスタは集積回路化されており、多数のトランジスタが密に並び、個々のトランジスタのドレインがドレイン用パッドに共通に接続され、且つ、個々のトランジスタのソースがソース用パッドに共通に接続されている。
　一方、負荷駆動装置のコストの低減のためには、トランジスタのサイズを縮小することが求められる。しかし、トランジスタの縮小により、個々のトランジスタを接続するメタル配線層の電流密度が高くなり、メタル配線層の電流密度が高い個所がエレクトロマイグレーションにより劣化することが懸念される。したがって、トランジスタ上の電流密度を均一にする必要がある。このような電流密度の均一化を目的とした、特許文献１に記載された技術がある。特許文献１に記載の半導体装置は、各トランジスタのドレイン端子と第１の導電体層とを接続するドレイン用スルーホールを有する。更に、各トランジスタのソース端子と第２の導電体層とを接続するソース用スルーホールを有する。そして、このソース用スルーホール及びドレイン用スルーホールの配置分布を、ソース用パッド及びドレイン用パッドからの距離に応じて変えている。
特開２００６－２７８６７７号公報
　上述した、特許文献１に記載の方法では、第１の導電体層と第２の導電体層が対向する境界付近の領域で電流密度が高くなり、２次元に拡がって配置されたトランジスタの全域で電流密度を均一にできない欠点がある。
　本発明による半導体装置は、入力部と出力部と制御部とをそれぞれ有する複数のトランジスタが２次元状に配置されたトランジスタ層と、入力端子および出力端子に接続され、複数のトランジスタの入力部を入力端子に電気的に接続し、出力部を出力端子に電気的に接続するための複数の配線層と、複数の配線層およびトランジスタ層の間をそれぞれ接続する複数の層間接続導体群と、を備え、複数の配線層は、入力端子に接続された少なくとも１つの入力側配線層と出力端子に接続された少なくとも１つの出力側配線層とが所定の配列方向に沿って配列された第１配線層を有し、複数の層間接続導体群の抵抗値は、配列方向の位置に応じて互いに異なる。
　本発明による半導体集積回路は、半導体装置を少なくとも一つ、同一の半導体チップに実装したものである。
　本発明による負荷駆動装置は、半導体装置をスイッチング素子として、スイッチング素子の制御部に電圧を印加して、スイッチング素子に接続された負荷を駆動する。
　本発明によれば、２次元に拡がって配置されたトランジスタの電流密度を均一にすることができる。
半導体装置の平面図である。 図１の半導体装置のＡ－Ａ’の断面図である。 図１の半導体装置のＢ－Ｂ’の断面図である。 メタル配線層とスルーホールの等価回路である。 実施形態と比較するための半導体装置の平面図である。 図５の半導体装置のＥ－Ｅ’の断面図である。 図５の半導体装置のＦ－Ｆ’の断面図である。 第２の実施形態における半導体装置の平面図である。 図８の半導体装置のＪ－Ｊ’の断面図である。 図８の半導体装置のＫ－Ｋ’の断面図である。 第３の実施形態における半導体装置の平面図である。 負荷駆動装置の回路構成を示す図である。
（第１の実施形態）
　本発明の第１の実施形態について、図１乃至図４を参照して説明する。
　図１は第１の実施形態における半導体装置の平面図である。図１の半導体装置では、トランジスタ層１の上に複数の配線層が重ねられている。トランジスタ層１は、多数のＭＯＳトランジスタを２次元状に配置して形成されている。トランジスタ層１の各トランジスタは、制御部である複数のゲート電極Ｇと、入力部である複数のドレイン電極Ｄと、出力部である複数のソース電極Ｓとを有している。トランジスタ層１の上には、１層目の配線層であるメタル配線層１０及びメタル配線層１１が複数ずつ交互に並設されている。複数のメタル配線層１０は、複数のスルーホールによって構成される層間接続導体であるスルーホール群２を介して、トランジスタ層１の複数のトランジスタのドレイン電極Ｄと接続されている。複数のメタル配線層１１も同様に、複数のスルーホールによって構成される層間接続導体であるスルーホール群３を介して、トランジスタ層１の複数のトランジスタのソース電極Ｓと接続されている。なお図１では、スルーホール群２、３をそれぞれ構成する各スルーホールを正方形でそれぞれ示している。
　メタル配線層１０及びメタル配線層１１の上には、２層目の配線層であるメタル配線層２０及びメタル配線層２１が設けられている。メタル配線層２０は、層間接続導体である複数のスルーホール４を介して１層目のメタル配線層１０に接続されている。メタル配線層２１も同様に、層間接続導体である複数のスルーホール５を介して１層目のメタル配線層１１に接続されている。なお図１では、各スルーホール４、５を枡記号でそれぞれ示している。また、メタル配線層２０は、ドレイン電流を注入する入力端子用パッド７が設けられており、この入力端子用パッド７を介して半導体装置の入力端子に接続される。メタル配線層２１は、ソース電流を取り出す出力端子用パッド８が設けられており、この出力端子用パッド８を介して半導体装置の出力端子に接続される。このように、２層目の配線層は、ドレイン用のメタル配線層２０とソース用のメタル配線層２１に２分割されている。
　図1において、メタル配線層２０と２１は図１に示すＹ方向に延伸し、メタル配線層１０及び１１はＸ方向に延伸している。２次元的に広がってトランジスタを配置したトランジスタ層１の全体を覆うように、これらの配線層を配置する。なお、メタル配線層２０とメタル配線層２１とは、Ｘ方向を配列方向として、この配列方向に沿って配列される。
　図２は、図１の半導体装置のＡ－Ａ’断面図であり、ドレイン電極Ｄに接続されている複数のメタル配線層１０のうちの１つに沿った断面図である。なお、図１及び図２では、前述のスルーホール群２のうちこれらの図面で共通に示されたものを、スルーホール群２０１～２０６として示している。図３は、図１の半導体装置のＢ－Ｂ’断面図であり、ソース電極Ｓに接続されている複数のメタル配線層１１のうちの１つに沿った断面図である。なお、図１及び図３では、前述のスルーホール群３のうちこれらの図面で共通に示されたものを、スルーホール群３１１～３１６として示している。
　図２において、入力端子用パッド７（図１参照）からトランジスタ層１へ流れる電流経路Ｉｄは、メタル配線層２０を通り、複数のスルーホール４を通り１層目のメタル配線層１０に流れる。更に、メタル配線層１０から複数のスルーホール群２０１～２０６を介してトランジスタ層１の各ドレイン電極に流れる。ここで、複数のスルーホール群２０１～２０６は、メタル配線層１０に等間隔に配置されている。
　図２に示すように、トランジスタ層１に配置された複数のトランジスタのうちスルーホール４の下方にあるトランジスタは、メタル配線層１０を通る電流経路が短い。反対に、スルーホール４から遠い位置にあるトランジスタは、メタル配線層１０を通る電流経路が長い。メタル配線層１０に電流が流れる際の配線抵抗による電圧降下はメタル配線層１０を通る経路が長いほど大きいため、スルーホール群２０１～２０３の上面の電位は、スルーホール群２０１が最も低く、２０２、２０３の順で高くなる。スルーホール群２０４、２０５、２０６は、いずれもメタル配線層２０とメタル配線層１０を接続するスルーホール４の直下にあるため、これらのスルーホール群２０４、２０５、２０６の上面の電位は同程度である。
　図３において、トランジスタ層１から出力端子用パッド８（図１参照）へ流れる電流経路Ｉｓは、トランジスタ層１の各ソース電極から複数のスルーホール群３１１～３１６を介してメタル配線層１１に流れる。更に、メタル配線層１１から複数のスルーホール５を通りメタル配線層２１を介して出力端子用パッド８（図１参照）へ流れる。ここで、複数のスルーホール群３３１１～３１６はメタル配線層１１に等間隔に配置されている。
　図３に示すように、トランジスタ層１に配置された複数のトランジスタのうちスルーホール５の下方にあるトランジスタは、メタル配線層１１を通る電流経路が短い。反対に、スルーホール５から遠い位置にあるトランジスタは、メタル配線層１１を通る電流経路が長い。メタル配線層１１に電流が流れる際の配線抵抗による電圧降下はメタル配線層１１を通る経路が長いほど大きいため、図３における複数のスルーホール群３１１～３１３の上面の電位は、スルーホール群３１１が最も高く、３１２、３１３の順で低くなる。スルーホール群３１４、３１５、３１６は、いずれもメタル配線層２１とメタル配線層１１を接続するスルーホール５の直下にあるため、これらのスルーホール群３１４、３１５、３１６の上面の電位は同程度である。
　次に、ドレイン電極Ｄに接続するスルーホール群２０１～２０６の上面とこれにゲート電極を挟んで反対側のソース電極Ｓに接続するスルーホール群３１１～３１６の上面との電位差を比較する。具体的には、図１及び図２に示すスルーホール群２０１と、図１及び図３に示すスルーホール群３１６との電位差を比較する。以下同様に、図１及び図２に示すスルーホール群２０２と、図１及び図３に示すスルーホール群３１５との電位差を比較する。図１及び図２に示すスルーホール群２０３と、図１及び図３に示すスルーホール群３１４との電位差を比較する。図１及び図２に示すスルーホール群２０４と、図１及び図３に示すスルーホール群３１３との電位差を比較する。図１及び図２に示すスルーホール群２０５と、図１及び図３に示すスルーホール群３１２との電位差を比較する。図１及び図２に示すスルーホール群２０６と、図１及び図３に示すスルーホール群３１１との電位差を比較する。
　この比較の結果、図２に示す左端のスルーホール４Ａから最も遠い位置にあるスルーホール群２０１と、これに対応するスルーホール群３１６との間の電位差が最も小さい。同様に、図３に示す右端のスルーホール５Ａから最も遠い位置にあるスルーホール群３１１と、これに対応するスルーホール群２０６との間の電位差が最も小さい。一方、図２に示すスルーホール４Ａから最も近い位置にあるスルーホール群２０３と、これに対応するスルーホール群３１４との間の電位差が最も大きい。同様に、図３に示すスルーホール５Ａから最も近い位置にあるスルーホール群３１３と、これに対応するスルーホール群２０４との間の電位差が最も大きい。その他のスルーホール群の上面の間の電位差は、これらの中間値となる。
　このように、スルーホール群２０１～２０６と、スルーホール群３１１～３１６との上面の電位差は、トランジスタ層１上でのこれらの位置により異なる。したがって、トランジスタ層１の各トランジスタに流れる電流値を均一化するには、各ドレイン電極Ｄとこれにゲート電極Ｇを挟んで反対側にあるソース電極Ｓとの電位差をトランジスタ層１上の位置で均一にする必要がある。
　本実施形態では、電位差をトランジスタ層１上の位置で均一にするために、図２に示す左右両端のスルーホール群２０１、２０６と図３に示す左右両端のスルーホール群３１６、３１１の抵抗値が他のスルーホール群よりも低くなるように、これらのスルーホール群におけるスルーホールの分布密度を高密度にする。その他のスルーホール群２０２～２０５、３１２～３１５は、抵抗値が高くなるように、これらのスルーホール群におけるスルーホールの分布密度を低密度にする。これにより、スルーホール群２０２～２０５、３１２～３１５は、それぞれ隣接するドレイン電極Ｄとソース電極Ｓの電位差が、スルーホール群２０１の底面とスルーホール群３１６の底面の間の電位差、及びスルーホール群２０６の底面とスルーホール群３１１の底面の間の電位差と同等になる。すなわち、本実施形態では、ゲート電極Ｇを挟むドレイン電極Ｄとソース電極Ｓの間の電位差が各トランジスタで同等になるように、メタル配線層１０、１１とメタル配線層２０、２１とを接続するスルーホール４Ａ及び５Ａからの距離により、スルーホール群２０１～２０６、３１１～３１６の抵抗値を変える。換言すると、メタル配線層２０とメタル配線層２１との境界に近いほど、スルーホール群２０１～２０６、３１１～３１６の抵抗値が高くなるように、これらのスルーホール群を構成するスルーホールの分布密度を変化させる。なお、図２及び図３で示したスルーホール群２０１～２０６、３１１～３１６以外のスルーホール群２、３についても同様である。
　図４は、半導体装置におけるスルーホール群２、３と、メタル配線層１０、１１の配線抵抗を示す等価回路である。但し、図４には図１のメタル配線層１０、１１とメタル配線層２０、２１とを接続するスルーホール４、５に対応する抵抗は省略している。また、ゲート電極Ｇの接続も省略している。
　図４において、抵抗２０１１～２０５１は、スルーホール群２０１～２０６の抵抗であり、抵抗３１６１～３１１１は、スルーホール群３１６～３１１の抵抗である。また、配線抵抗１０１は、スルーホール４によりメタル配線層２０と接続されている部分に対応するメタル配線層１０の配線抵抗であり、図２の右半分に相当する。配線抵抗１０２は、メタル配線層１０の左半分の配線抵抗であり、図２の左半分に相当する。また、配線抵抗１１１は、スルーホール５によりメタル配線層２１と接続されている部分に対応するメタル配線層１１の配線抵抗であり、図３の左半分に相当する。配線抵抗１１２は、メタル配線層１１の右半分の配線抵抗であり、図３の右半分に相当する。
　メタル配線層２０、２１の配線抵抗は、メタル配線層１０、１１の配線抵抗と比較し低抵抗である。この場合は、メタル配線層１０の右半分の配線抵抗１０１とメタル配線層１１の左半分の配線抵抗１１１の部分はスルーホール４、５を介してメタル配線層２０、２１に接続しているため、これらの配線抵抗による電圧降下は小さい。一方、メタル配線層１０の左半分の配線抵抗１０２とメタル配線層１１の右半分の配線抵抗１１２による電圧降下は、大面積のトランジスタ層１に配置された各トランジスタのドレイン、ソース間電圧の面内分布を発生させる。したがって、これらの配線抵抗による電圧降下が均一でない場合には、トランジスタ層１における電流密度の面内分布を不均一にする原因になる。
　本実施形態では、前述のようにスルーホール４、５からの距離、すなわちメタル配線層２０、２１の配列方向である図１のＸ方向の位置に応じて、スルーホール群２、３を構成するスルーホールの分布密度を変えている。これにより、メタル配線層１０の左半分の配線抵抗１０２と、メタル配線層１１の右半分の配線抵抗１１２とによる電圧降下を相殺し、トランジスタ層１の面内電流密度が均一化するように、ドレイン側のスルーホール群２に対応する抵抗２０１１～２０６４と、ソース側のスルーホール群３に対応する抵抗３１１１～３１６４との抵抗値をそれぞれ調整している。
　次に、図５、６、７を参照して、スルーホール群２、３の抵抗値を変えずにトランジスタ層１上で均一にした場合について、本実施形態と比較するために説明する。図５はスルーホール群２、３の抵抗値を変えずにトランジスタ層１上で均一にした場合の半導体装置の平面図である。図１と同一箇所には同一の符号を附してその説明は省略する。また、図６は、図５のＥ－Ｅ’断面図であり、複数のメタル配線層１０のうちの１つに沿った断面図である。なお、図５及び図６では、スルーホール群２のうちこれらの図面で共通に示されたものを、スルーホール群６２１～６２６として示している。図７は、図５のＦ－Ｆ’断面図であり、複数のメタル配線層１１のうちの１つに沿った断面図である。なお、図５及び図７では、スルーホール群３のうちこれらの図面で共通に示されたものを、スルーホール群６３１～６３６として示している。
　図６において、入力端子用パッド７（図５参照）からトランジスタ層１へ流れる電流経路Ｉｄ’は、メタル配線層２０を通り、複数のスルーホール４を通りメタル配線層１０に流れる。更に、メタル配線層１０から複数のスルーホール群６２１～６２６を介してトランジスタ層１の各ドレイン電極に流れる。スルーホール４Ａとの間にあるメタル配線層１０の配線長が長いほど配線抵抗による電圧降下が大きく、電流経路Ｉｄ’を流れる電流は低電流となる。
　図７において、トランジスタ層１から出力端子用パッド８（図５参照）へ流れる電流経路Ｉｓ’は、トランジスタ層１の各ソース電極から複数のスルーホール群６３１～６３６を介してメタル配線層１１に流れる。更に、メタル配線層１１から複数のスルーホール５を通りメタル配線層２１を介して出力端子用パッド８（図５参照）へ流れる。この電流経路Ｉｓ’を流れる電流も電流経路Ｉｄ’と同様に、スルーホール５Ａとの間にあるメタル配線層１１の配線長が長いほど配線抵抗による電圧降下が大きく、低電流となる。
　図５、６、７に示すように、スルーホール群６２１～６２６、及びスルーホール群６３１～６３６の抵抗値を変えていないので、この場合にトランジスタ層１の各ドレイン、ソースに流れる電流値は均一ではない。
（第２の実施形態）
　次に、第２の実施形態について、図８、図９、図１０を参照して説明する。
　図８は、第２の実施形態における半導体装置の平面図である。この例では、２層目の配線層が３つのメタル配線層２０、２１、２２に分割されて並設された構成であり、メタル配線層２０、２２にはそれぞれ入力端子用パッド７を設けている。また、メタル配線層２１には出力端子用パッド８を設けている。ソース側のメタル配線層２１は、ドレイン側のメタル配線層２０、２２に両側から挟まれた構成である。また、１層目のメタル配線層１０及びメタル配線層１１は、２層目のメタル配線層２０、２１、２２と交差するように配置されている。
　図９は、図８の半導体装置のＪ－Ｊ’の断面図であり、図１０は、図８の半導体装置のＫ－Ｋ’の断面図である。図９に示すように、メタル配線層１０は、複数のスルーホールによって構成される層間接続導体であるスルーホール群２を介して、トランジスタ層１の複数のトランジスタの入力部である複数のドレイン電極Ｄと接続される。図１０に示すように、メタル配線層１１は、複数のスルーホールによって構成される層間接続導体であるスルーホール群３を介して、トランジスタ層１の複数のトランジスタの出力部である複数のソース電極Ｓと接続される。
　このように、本実施形態では、上層にある２層目の配線層を、第１の実施形態と比べてより多くのメタル配線層２０、２１、２２に分割している。そして、異なる種類の電極に接続されたこれらの配線層を、配列方向（図８の上下方向）に沿って交互に配置する。これにより、下層にある１層目のメタル配線層１０、１１において、スルーホール群２とスルーホール群３の間の配線長が短くなるため、１層目のメタル配線層１０、１１の配線抵抗による電圧降下分を低減することができる。また、１層目のメタル配線層１０、１１において、各々のスルーホール群２とスルーホール群３との間の配線には、各スルーホール群２、３を介して、これらの間に接続されたトランジスタ層１の各トランジスタの電流が流れる。このため、メタル配線層１０、１１の配線長が長い場合には、多くのトランジスタの電流がこの配線を流れることになる。これらの電流を合計した電流がスルーホール４、５を介してメタル配線層２０、２１、２２に流れる。このため、スルーホール４、５付近のメタル配線層１０、１１の電流密度が高くなる。しかし、スルーホール４とスルーホール５の間のメタル配線層１０、１１の配線長が短いので、電流密度を低減することができる。
　図９に示すように、ドレイン側のメタル配線層２０、２２からトランジスタ層１に流れる電流Ｉｄはスルーホール４を通り、メタル配線層１０を通りスルーホール群２からトランジスタ層１へ流れる。スルーホール群２の上面の電位は、メタル配線層１０の配線抵抗による電圧降下により、ドレイン側のスルーホール４Ａからの距離が長いメタル配線層１０の中央部分に近いほど、低くなる。よって、ソース側のメタル配線層２１において、メタル配線層２０、２１、２２の配列方向（図８の上下方向）に直交する中心線Ｃに近いほどスルーホール群２の分布密度を高密度にし、両側のドレイン側のメタル配線層２０、２２に接続するスルーホール４Ａに近いほどスルーホール群２の分布密度を低くして、抵抗値を調整する。
　図１０に示すように、トランジスタ層１からスルーホール群３を通り、メタル配線層１１に流れる電流Ｉｓは、スルーホール５を通り、ドレイン側のメタル配線層２１へ流れる。ドレイン側のメタル配線層２１の下のメタル配線層１１は、メタル配線層２１に接続するスルーホール５Ｂに近いほどスルーホール群３の分布密度を低くし、遠いほどスルーホール群３の分布密度を高くする。このようなスルーホール群３の分布密度の調整により、トランジスタ層１の電流密度を均一化できる。なお、上述の第２の実施形態では、入力端子用パッド７が設けられた２つのメタル配線層２０、２２の間に、出力端子用パッド８が設けられた１つのメタル配線層２１を配置した場合の例を説明した。しかし、これとは反対に、出力端子用パッドが設けられた２つのメタル配線層の間に、入力端子用パッドが設けられた１つのメタル配線層を配置した場合でも、同様の方法でスルーホール群の分布密度を調整することにより、トランジスタ層１の電流密度を均一化できる。
（第３の実施形態）
　次に、第３の実施形態について、図１１を参照して説明する。
　図１１は、メタル配線層を３層で構成した第３の実施形態における半導体装置の平面図である。３層目のドレイン側メタル配線層３０と３層目のソース側メタル配線層３１が向き合う方向に、ドレイン側の２層目のメタル配線層２０及びソース側の２層目のメタル配線層２１が延伸している。２層目のメタル配線層２０、２１と交差するように１層目のメタル配線層１０、１１が並設されている。
　トランジスタ層１の入力部である複数のドレイン電極Ｄは、複数のスルーホールによって構成される層間接続導体であるスルーホール群２、メタル配線層１０、複数のスルーホールによって構成される層間接続導体であるスルーホール群４、メタル配線層２０、スルーホール３５、メタル配線層３０を介して入力端子用パッド７に接続している。トランジスタ層１の出力部である複数のソース電極Ｓは、複数のスルーホールによって構成される層間接続導体であるスルーホール群３、メタル配線層１１、複数のスルーホールによって構成される層間接続導体であるスルーホール群５、メタル配線層２１、スルーホール３６、メタル配線層３１を介して出力端子用パッド８に接続する。
　そして、トランジスタ層１における各トランジスタの電流密度が均一となるように、メタル配線層３０、３１が対向する位置のメタル配線層１０、１１において、スルーホール群２、３を構成するスルーホールの分布密度を低くし、この位置から遠いほど、スルーホール群２、３を構成するスルーホールの分布密度を高くする。更に、メタル配線層３０、３１が対向する位置のメタル配線層２０、２１においても同様に、スルーホール群４、５を構成するスルーホールの分布密度を低くし、この位置から遠いほど、スルーホール群４、５を構成するスルーホールの分布密度を高くする。本実施形態では、スルーホール群２、３及びスルーホール群４、５により抵抗値の調整を行うので、第１、第２の実施形態と比べて、スルーホール群による抵抗値の調整可能範囲を大きくすることができる。このため、メタル配線層１０、１１及びメタル配線層２０、２１の抵抗による電圧降下が大きい場合にもスルーホール群により抵抗値を調整することができる。
　上述の第１～第３の実施形態において、メタル配線層が２層または３層の場合の例で説明したが、メタル配線層は４層以上であっても同様に実施することができる。また、各メタル配線層に配置したスルーホールの数や形状は実施形態を解り易くするため模式的に示したものであり、上述の実施形態に限定されるものではない。
　上述の第１～第３の実施形態では、ＭＯＳトランジスタを例に説明した。しかし、ＭＯＳトランジスタに限定されるものではなく、バイポーラトランジスタでも良く、複数のトランジスタは絶縁体により分離されていても良い。
　上述の第１～第３の実施形態では、同一の半導体チップに一つの半導体装置を実装した例について説明した。しかし、同一の半導体チップに二つ以上の上述した半導体装置を実装した半導体集積回路であっても同様に実施することができる。
　上述の第１～第３の実施形態では、以下の効果を有する。
(１)トランジスタ層上の電流密度を均一化することにより、トランジスタ層の入力部または出力部に接続されるメタル配線層に対し、局所的な電流密度上昇を抑えることができ、エレクトロマイグレーションによる劣化を抑制できる。一般に、トランジスタ層の電流密度が均一でない場合、トランジスタ層において電流密度が高い領域に配置されたトランジスタに接続しているメタル配線層は電流密度が高くなるため、このメタル配線層はエレクトロマイグレーションにより寿命が低下する。一方、本実施形態では、トランジスタ層の電流密度を均一化することにより、メタル配線層のエレクトロマイグレーションに起因する寿命を長くすることができ、半導体装置としての信頼性を向上することができる。
(２)半導体装置において、エレクトロマイグレーションによる配線寿命の低下を抑え、チップ面積を縮小化できるので、半導体装置のコストを低減できる。一般に、エレクトロマイグレーションに起因する寿命を確保するためには、メタル配線層の電流密度は許容値以下にする必要がある。しかし、トランジスタのコストを低減するため、チップサイズの縮小化が求められ、チップサイズの縮小化により電流密度が増加する。このため、許容電流密度の制限により、チップサイズの縮小化には限界があったが、本実施形態では、トランジスタ層上の電流密度を均一化できるため、トランジスタ層上のメタル配線層における最大電流密度を許容電流密度以下に抑え、トランジスタ層全体の平均電流密度を高くすることができ、チップ面積を縮小することが可能になる。
（３）トランジスタ層の電流密度を均一化することにより、ドレイン端子とソース端子間のメタル配線層とトランジスタを含んだ抵抗値を低減できる。ここで、ドレイン端子は図１の入力端子用パッド７に相当し、ソース端子は図１の出力端子用パッド８に相当する。トランジスタ層の電流密度が不均一の場合、電流値が高いメタル配線層の領域では電圧降下が大きく、トランジスタにかかる電圧が低下する。また、電流密度が不均一のため、有効に使用されないトランジスタがある。トランジスタ層の電流密度を均一化することにより、ドレイン端子とソース端間の抵抗値を低減できる。
（４)スルーホール群の抵抗値が低くなるように、スルーホールの分布密度を高密度にする、あるいはスルーホール群の抵抗値が高くなるように、スルーホールの分布密度を低密度にすることにより電流密度の調整が可能である。このため、スルーホールの分布密度の変更を行うのみで、半導体製造工程における変更は不要であり、既存の半導体製造工程に容易に適用可能である。
（第４の実施形態）
　次に、第１～第３の実施形態で示した半導体装置を負荷駆動装置に適用した例を説明する。図１２は、負荷駆動装置９１の回路構成を示す図である。同図において、第１～第３の実施形態で示した半導体装置はスイッチング素子９２に相当する。
　図１２に示すように、スイッチング素子９２の入力端子には電源ＶＢに接続されている。また、スイッチング素子９２の出力端子には負荷９４が接続されている。更に、スイッチング素子９２の制御端子にはゲート駆動回路９３が接続されている。
　ゲート駆動回路９３よりスイッチング素子９２の制御端子にゲート制御用の電圧を印加することにより、スイッチング素子９２の出力電流をオン、オフ制御し、負荷９４への電流を制御する。
　スイッチング素子９２により、車載電磁アクチュエータなどの負荷を駆動する場合、スイッチング素子９２は、半導体接合温度１７５℃の高温環境下で、約１Ａの電流制御を行う。一般に、このような、高温、高電流で使用するスイッチング素子９２では、メタル配線層のエレクトロマイグレーションによる信頼性故障が懸念される。しかし、第１～第３の実施形態で示した半導体装置をスイッチング素子９２として用いることにより、エレクトロマイグレーションに起因する故障を防ぐことができ、メタル配線層の電流密度を許容電流以下に抑えることが可能である。
　また、トランジスタの面積を縮小すると平均電流密度が高くなるが、しかし、第１～第３の実施形態で示した半導体装置をスイッチング素子９２として用いることにより、メタル配線層が局所的に高い電流密度になることを抑えることができ、その分、半導体装置の面積を縮小することができる。
　車載電磁アクチュエータなどの負荷を駆動するスイッチング素子９２のように大電流を流すトランジスタは、数１００マイクロメートル以上の大きさを必要とし、半導体装置において大きな面積を占める。しかし、第１～第３の実施形態で示した半導体装置をスイッチング素子として用いることにより、半導体装置の面積を縮小し、半導体装置のチップコストを低減することができる。
　以上説明した実施形態によれば、次の作用効果が得られる。
（１）半導体装置は、ドレイン電極Ｄとソース電極Ｓとゲート電極Ｇとを有する複数のトランジスタが２次元状に配置されたトランジスタ層１と、トランジスタ層１の複数のトランジスタのドレイン電極Ｄを入力端子に電気的に接続し、ソース電極Ｓを出力端子に電気的に接続するための複数の配線層と、複数の配線層およびトランジスタ層１の間をそれぞれ接続する複数の層間接続導体と、を備える。複数の配線層は、２層目の配線層として、入力端子用パッド７を介して入力端子に接続される入力側配線層であるメタル配線層２０と、出力端子用パッド８を介して出力端子に接続される出力側配線層であるメタル配線層２１とが、所定の配列方向に沿って配列されている配線層を有する。そして、複数の層間接続導体の抵抗値は、メタル配線層２０、２１の配列方向の位置に応じて互いに異なる。具体的には、複数の配線層は、メタル配線層２０、２１を含む２層目の配線層と、この配線層よりもトランジスタ層１側に設けられ、複数のメタル配線層１０、１１を有する１層目の配線層とを有する。複数の層間接続導体は、メタル配線層１０、ｌ１とトランジスタ層１の複数のトランジスタのドレイン電極Ｄおよびソース電極Ｓとを接続する複数のスルーホール群２、３を有する。この複数のスルーホール群２、３の抵抗値は、メタル配線層２０、２１の配列方向の位置に応じて互いに異なる。これにより、２次元に拡がって配置されたトランジスタの電流密度を均一にすることができる。
（２）複数のスルーホール群２、３の抵抗値は、少なくともメタル配線層１０、１１の配線長に基づいて変化する。これにより、配線長による配線抵抗をスルーホール群２、３の各抵抗値により調整することができる。
（３）複数の層間接続導体は、複数のスルーホール群２、３と、メタル配線層２０、２１とメタル配線層１０、ｌ１とを接続するスルーホール４、５とを有する。メタル配線層１０、１１の配線長は、スルーホール４、５の位置を始点とする。これにより、スルーホール群２、３の各抵抗値の調整をスルーホール４、５の位置を基準に行うことができる。
（４）スルーホール群２、３の抵抗値は、入力側配線層であるメタル配線層２０と出力側配線層であるメタル配線層２１との境界に近いほど高い。これにより、スルーホール群２、３の上面の電位差をトランジスタ上の位置によらず均一にすることができる。
（５）第２の実施形態では、１層目の配線層は、入力側配線層である２つのメタル配線層２０、２２と、出力側配線層である１つのメタル配線層２１とが、図８の上下方向に示す配列方向に沿って交互に配列されている。スルーホール群２、３の抵抗値は、２つのメタル配線層２０、２２の間に配置された一つのメタル配線層２１において配列方向に直交する中心線Ｃに近いほど低い。これにより、１層目のメタル配線層が３つに分割された場合でも、スルーホール群２、３の上面の電位差を均一にすることができる。
（６）複数のスルーホール群２、３は複数のスルーホールによってそれぞれ構成され、複数のスルーホール群２、３の抵抗値は、各スルーホール群２、３を構成するスルーホールの分布密度によって変化する。これにより、スルーホール群の抵抗値を調整することができる。
（７）メタル配線層２０、２１の配線抵抗はメタル配線層１０、１１の配線抵抗よりも低い。これにより、メタル配線層１０、１１の配線抵抗のみを考慮してスルーホールの抵抗値を調整することができる。
（８）半導体装置を少なくとも一つ、同一の半導体チップに実装した半導体集積回路。これにより、２つ以上の半導体装置を同一の半導体チップに実装した半導体集積回路が得られる。
（９）半導体装置をスイッチング素子として、スイッチング素子のゲートに電圧を印加して、スイッチング素子に接続された負荷を駆動する負荷駆動装置。半導体装置をスイッチング素子として用いることにより、半導体装置の面積を縮小し、半導体装置のチップコストを低減することができる。
　本発明は、上記の実施形態に限定されるものではなく、本発明の特徴を損なわない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。また、上述の実施形態と複数の変形例を組み合わせた構成としてもよい。
１　トランジスタ層
２、３　スルーホール群
７　入力端子用パッド
８　出力端子用パッド
１０、１１　１層目のメタル配線層
２０、２１　２層目のメタル配線層
３０、３１　３層目のメタル配線層
Ｉｄ、Ｉｓ　電流、
Ｄ　ドレイン電極、
Ｓ　ソース電極、
Ｇ　ゲート電極
９１　負荷駆動装置
９２　スイッチング素子
９３　ゲート駆動回路
９４　負荷

Claims (10)

  1. 　入力部と出力部と制御部とを有する複数のトランジスタが２次元状に配置されたトランジスタ層と、
    　前記複数のトランジスタの前記入力部を入力端子に電気的に接続し、前記複数のトランジスタの前記出力部を出力端子に電気的に接続するための複数の配線層と、
    　前記複数の配線層および前記トランジスタ層の間をそれぞれ接続する複数の層間接続導体と、を備え、
    　前記複数の配線層は、前記入力端子に接続される少なくとも１つの入力側配線層と前記出力端子に接続される少なくとも１つの出力側配線層とが所定の配列方向に沿って配列された第１配線層を有し、
    　前記複数の層間接続導体の抵抗値は、前記配列方向の位置に応じて互いに異なる半導体装置。
  2. 　請求項１に記載の半導体装置において、
    　前記複数の配線層は、前記第１配線層と、前記第１配線層よりも前記トランジスタ層側に設けられた第２配線層とを有し、
    　前記複数の層間接続導体は、前記第２配線層と前記複数のトランジスタの前記入力部および前記出力部とを接続する複数の第１層間接続導体を有し、
    　前記複数の第１層間接続導体の抵抗値は、前記配列方向の位置に応じて互いに異なる半導体装置。
  3. 　請求項２に記載の半導体装置において、
    　前記複数の第１層間接続導体の抵抗値は、少なくとも前記第２配線層の配線長に基づいて変化する半導体装置。
  4. 　請求項３に記載の半導体装置において、
    　前記複数の層間接続導体は、前記複数の第１層間接続導体と、前記第１配線層と前記第２配線層とを接続する第２層間接続導体とを有し、
    　前記第２配線層の配線長は、前記第２層間接続導体の位置を始点とする半導体装置。
  5. 　請求項２に記載の半導体装置において、
    　前記第１層間接続導体の抵抗値は、前記入力側配線層と前記出力側配線層との境界に近いほど高い半導体装置。
  6. 　請求項２に記載の半導体装置において、
    　前記第１配線層は、２つの前記入力側配線層と１つの前記出力側配線層とが、または１つの前記入力側配線層と２つの前記出力側配線層とが、前記配列方向に沿って交互に配列されており、
    　前記第１層間接続導体の抵抗値は、２つの前記入力側配線層の間に配置された１つの前記出力側配線層において前記配列方向に直交する中心線、または２つの前記出力側配線層の間に配置された１つの前記入力側配線層において前記配列方向に直交する中心線に近いほど低い半導体装置。
  7. 　請求項２～６のいずれか１項に記載の半導体装置において、
    　前記複数の第１層間接続導体は、複数の接続導体によってそれぞれ構成され、
    　前記複数の第１層間接続導体の抵抗値は、各第１層間接続導体を構成する前記接続導体の分布密度によって変化する半導体装置。
  8. 　請求項２～７のいずれか１項に記載の半導体装置において、
    　前記第１配線層の配線抵抗は前記第２配線層の配線抵抗よりも低い半導体装置。
  9. 　請求項１～８のいずれか１項に記載の半導体装置を少なくとも一つ、同一の半導体チップに実装した半導体集積回路。
  10. 　請求項１～８のいずれか１項に記載の半導体装置をスイッチング素子として、前記スイッチング素子の制御部に電圧を印加して、前記スイッチング素子に接続された負荷を駆動する負荷駆動装置。
PCT/JP2016/071658 2015-08-21 2016-07-25 半導体装置、半導体集積回路、及び負荷駆動装置 Ceased WO2017033642A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP16838989.8A EP3340284B1 (en) 2015-08-21 2016-07-25 Semiconductor device, semiconductor integrated circuit, and load driving device
JP2017536693A JP6546995B2 (ja) 2015-08-21 2016-07-25 半導体装置、半導体集積回路、及び負荷駆動装置
US15/752,818 US10170415B2 (en) 2015-08-21 2016-07-25 Semiconductor device, semiconductor integrated circuit, and load driving device
CN201680045783.2A CN107851583B (zh) 2015-08-21 2016-07-25 半导体装置、半导体集成电路以及负载驱动装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015163319 2015-08-21
JP2015-163319 2015-08-21

Publications (1)

Publication Number Publication Date
WO2017033642A1 true WO2017033642A1 (ja) 2017-03-02

Family

ID=58099903

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/071658 Ceased WO2017033642A1 (ja) 2015-08-21 2016-07-25 半導体装置、半導体集積回路、及び負荷駆動装置

Country Status (5)

Country Link
US (1) US10170415B2 (ja)
EP (1) EP3340284B1 (ja)
JP (1) JP6546995B2 (ja)
CN (1) CN107851583B (ja)
WO (1) WO2017033642A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043302A (ja) * 2018-09-13 2020-03-19 株式会社東芝 半導体装置
WO2022244700A1 (ja) * 2021-05-17 2022-11-24 株式会社村田製作所 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
CN108879634B (zh) * 2018-06-30 2022-03-04 唯捷创芯(天津)电子技术股份有限公司 一种浪涌保护器件及其组成的芯片、通信终端
US12087759B2 (en) * 2021-06-30 2024-09-10 Alpha And Omega Semiconductor International Lp Low capacitance two channel and multi-channel TVS with effective inter-connection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
JP2006515956A (ja) * 2002-10-08 2006-06-08 グレイト・ウォール・セミコンダクター・コーポレイション パワーｍｏｓｆｅｔ
JP2006278677A (ja) * 2005-03-29 2006-10-12 Mitsumi Electric Co Ltd 半導体装置
JP2009246076A (ja) * 2008-03-31 2009-10-22 Sanyo Electric Co Ltd パワー半導体装置
JP2010219504A (ja) * 2009-02-23 2010-09-30 Seiko Instruments Inc 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203900B1 (ko) * 1996-06-24 1999-06-15 김영환 정전기 보호회로를 구비한 반도체장치
US6468889B1 (en) * 2000-08-08 2002-10-22 Advanced Micro Devices, Inc. Backside contact for integrated circuit and method of forming same
JP2007173731A (ja) * 2005-12-26 2007-07-05 Mitsumi Electric Co Ltd 半導体装置
JP2008227227A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 半導体装置及びその製造方法
DE102007020258B4 (de) * 2007-04-30 2018-06-28 Globalfoundries Inc. Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
JP2009044085A (ja) * 2007-08-10 2009-02-26 Mitsumi Electric Co Ltd Ｍｏｓトランジスタ及びこれを用いた半導体集積回路装置
JP5165967B2 (ja) * 2007-08-22 2013-03-21 セイコーインスツル株式会社 半導体装置
JP5438947B2 (ja) * 2007-11-27 2014-03-12 株式会社東芝 半導体装置
US8138557B2 (en) * 2009-11-11 2012-03-20 Green Solution Technology Co., Ltd. Layout structure of MOSFET and layout method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
JP2006515956A (ja) * 2002-10-08 2006-06-08 グレイト・ウォール・セミコンダクター・コーポレイション パワーｍｏｓｆｅｔ
JP2006278677A (ja) * 2005-03-29 2006-10-12 Mitsumi Electric Co Ltd 半導体装置
JP2009246076A (ja) * 2008-03-31 2009-10-22 Sanyo Electric Co Ltd パワー半導体装置
JP2010219504A (ja) * 2009-02-23 2010-09-30 Seiko Instruments Inc 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3340284A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043302A (ja) * 2018-09-13 2020-03-19 株式会社東芝 半導体装置
US11908897B2 (en) 2018-09-13 2024-02-20 Kabushiki Kaisha Toshiba Semiconductor device having two-dimensional MOSFET
WO2022244700A1 (ja) * 2021-05-17 2022-11-24 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US10170415B2 (en) 2019-01-01
JP6546995B2 (ja) 2019-07-17
JPWO2017033642A1 (ja) 2018-03-01
CN107851583A (zh) 2018-03-27
EP3340284B1 (en) 2025-04-09
EP3340284A4 (en) 2019-03-20
CN107851583B (zh) 2021-04-02
EP3340284A1 (en) 2018-06-27
US20180247892A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
JP6546995B2 (ja) 半導体装置、半導体集積回路、及び負荷駆動装置
JP6115050B2 (ja) 半導体装置
US10157922B2 (en) Interconnect metal layout for integrated circuit
US20170179112A1 (en) Semiconductor device
KR20100096027A (ko) 반도체 장치
US7687912B2 (en) Semiconductor component comprising interconnected cell strips
US20160071798A1 (en) Semiconductor Device
US9450089B2 (en) Semiconductor device
US10559528B2 (en) Semiconductor device including external terminal groups
JP2016035966A (ja) 半導体集積回路装置
US8878203B2 (en) Switching circuit
US11145646B2 (en) Semiconductor device
JP2006269835A (ja) 半導体装置
US20100059795A1 (en) Vertical current transport in a power converter circuit
KR102082644B1 (ko) 반도체 장치
CN105097756B (zh) 半导体模块
CN114843251B (zh) 半导体器件结构及其制备方法
US12114423B2 (en) Circuit board and probe card
US12300606B2 (en) Mirror circuit devices with wide wirings
US20240429915A1 (en) Asymmetric power module
CN114678338B (zh) 集成电路组件及其封装组件
WO2025062688A1 (ja) 半導体装置
JP6838240B2 (ja) 電子装置
DE102022213627A1 (de) Leistungsmodul
EP2916356B1 (en) Amplifier structure

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16838989

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017536693

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15752818

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWG Wipo information: grant in national office

Ref document number: 2016838989

Country of ref document: EP