WO2017150096A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2017150096A1
WO2017150096A1 PCT/JP2017/004376 JP2017004376W WO2017150096A1 WO 2017150096 A1 WO2017150096 A1 WO 2017150096A1 JP 2017004376 W JP2017004376 W JP 2017004376W WO 2017150096 A1 WO2017150096 A1 WO 2017150096A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor element
circuit layer
glass
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/004376
Other languages
English (en)
French (fr)
Inventor
修司 西元
長友　義幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to KR1020187025919A priority Critical patent/KR20180121527A/ko
Priority to US16/070,893 priority patent/US10504749B2/en
Priority to EP17759567.5A priority patent/EP3425660A4/en
Priority to CN201780021547.1A priority patent/CN109075081B/zh
Publication of WO2017150096A1 publication Critical patent/WO2017150096A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/098—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01321—Manufacture or treatment of die-attach connectors using local deposition
    • H10W72/01323—Manufacture or treatment of die-attach connectors using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H10W72/01336—Manufacture or treatment of die-attach connectors using blanket deposition in solid form, e.g. by using a powder or by laminating a foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01351—Changing the shapes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01361—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01938—Manufacture or treatment of bond pads using blanket deposition in gaseous form, e.g. by CVD or PVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01961—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07332—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/322—Multilayered die-attach connectors, e.g. a coating on a top surface of a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/953—Materials of bond pads not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/331—Bonding techniques, e.g. hybrid bonding characterised by the application of energy for connecting
    • H10W80/333—Compression bonding
    • H10W80/334—Thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/794—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a semiconductor device including a circuit layer made of a conductive material and a semiconductor element mounted on the circuit layer.
  • Semiconductor devices such as LEDs and power modules have a structure in which a semiconductor element is bonded on a circuit layer made of a conductive material.
  • the amount of heat generated is large, and for example, AlN (aluminum nitride), Al A ceramic circuit board (power module) comprising: an insulating layer made of a ceramic substrate such as 2 O 3 (alumina); and a circuit layer formed by disposing a metal having excellent conductivity on one surface of the insulating layer
  • a substrate for use has been widely used.
  • a power module substrate ceramic circuit substrate
  • a circuit layer made of a metal such as Al or Cu is formed on one surface of a ceramic substrate, and this circuit And a semiconductor element bonded on the layer.
  • a heat radiating plate is joined to the other side of the power module substrate, and heat generated in the semiconductor element is transmitted to the power module substrate side and dissipated to the outside through the heat radiating plate.
  • solder material When bonding an electronic component such as a semiconductor element on a circuit layer, a method using a solder material is widely used as shown in Patent Document 1, for example. Recently, lead-free solders such as Sn—Ag, Sn—In, or Sn—Ag—Cu are becoming mainstream from the viewpoint of environmental protection.
  • Patent Document 2 proposes a technique for joining semiconductor elements using Ag nanopaste.
  • Patent Documents 3 and 4 propose a technique for joining semiconductor elements using an oxide paste containing metal oxide particles and an organic reducing agent.
  • Patent Documents 5 to 7 after an Ag underlayer is formed on a circuit layer made of aluminum or copper using a glass-containing Ag paste, the circuit layer and the semiconductor element are bonded via solder or Ag paste.
  • Techniques to do this have been proposed.
  • a glass-containing Ag paste is applied to the surface of a circuit layer made of aluminum or copper and baked, thereby removing the oxide film formed on the surface of the circuit layer by reacting with glass to remove the Ag layer.
  • a ground layer is formed, and a semiconductor element is bonded to the circuit layer on which the Ag underlayer is formed via an Ag bonding layer made of a fired body of solder or Ag paste.
  • the Ag underlayer includes a glass layer formed by reacting glass with an oxide film of a circuit layer, and an Ag layer formed on the glass layer. Conductive particles are dispersed in the glass layer, and the conductivity of the glass layer is secured by the conductive particles.
  • a semiconductor is formed through a bonding layer made of a fired product of the metal paste and the metal oxide paste using the metal paste and the metal oxide paste as a bonding material.
  • metal sintering proceeds in the bonding layer, and Ag Crystal (metal crystal) grows, locally sparse and dense portions are formed, voids are generated in the bonding layer, and the bonding property may be lowered.
  • the present invention has been made in view of the circumstances described above, and is excellent in the reliability of bonding between a circuit layer and a semiconductor element even when used in a relatively high temperature environment, and can be used stably.
  • An object of the present invention is to provide a simple semiconductor device.
  • a semiconductor device includes a circuit layer made of a conductive material and a semiconductor element mounted on one surface of the circuit layer. And a ceramic substrate disposed on the other surface of the circuit layer, wherein one surface of the circuit layer has a glass layer and an Ag layer laminated on the glass layer; An Ag underlayer having the above-described structure is formed, and the Ag layer of the Ag underlayer and the semiconductor element are directly bonded to each other.
  • an Ag underlayer having a glass layer and an Ag layer laminated on the glass layer is formed on one surface of the circuit layer.
  • the semiconductor element includes an Au film made of Au or an Au alloy and an Ag film made of Ag or an Ag alloy on a surface bonded to the Ag layer. Either one is preferably formed.
  • the Ag underlayer (Ag layer) and the semiconductor element (Ag film) are bonded to each other, and the circuit layer and the semiconductor element Can be bonded satisfactorily.
  • the semiconductor element (Au film) and the Ag base layer (Ag layer) may be subjected to solid phase diffusion bonding at a relatively low temperature. it can.
  • the semiconductor element may be a power semiconductor element.
  • the semiconductor device having this configuration heat can be efficiently transferred to the circuit layer even when a power semiconductor element that generates a large amount of heat is used.
  • the power semiconductor include an IGBT (Insulated Gate Bipolar Transistor) and a MOSFET.
  • the present invention it is possible to provide a semiconductor device that is excellent in bonding reliability between a circuit layer and a semiconductor element and can be used stably even when used in a relatively high temperature environment.
  • FIG. 2 is an enlarged explanatory view of a bonding interface between a circuit layer and a semiconductor element of the semiconductor device (power module) shown in FIG. 1. It is a principal part expanded sectional view which shows the junction part of Ag base layer and a circuit layer. It is a flowchart which shows the manufacturing method of the semiconductor device (power module) shown in FIG. It is a schematic explanatory drawing of the manufacturing method of the semiconductor device (power module) shown in FIG. It is a schematic explanatory drawing of the semiconductor device (LED device) which is other embodiment of this invention.
  • the semiconductor device is a power module on which a power semiconductor element for high power control used for controlling an electric vehicle such as wind power generation or an electric vehicle is mounted.
  • FIG. 1 shows a power module (semiconductor device) according to an embodiment of the present invention.
  • the power module 1 includes a power module substrate (ceramic circuit substrate) 10 on which a circuit layer 12 is disposed, a semiconductor element 3 bonded to one surface (upper surface in FIG. 1) of the circuit layer 12, and a power module. And a cooler 50 disposed on the other side of the substrate 10.
  • the power module substrate 10 includes a ceramic substrate 11 constituting an insulating layer, a circuit layer 12 disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11, and a ceramic substrate. 11 and a metal layer 13 disposed on the other surface (the lower surface in FIG. 1).
  • the ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and has high insulating properties such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), and Al 2 O 3. (Alumina) or the like. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. Further, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.
  • the circuit layer 12 is formed by bonding one surface of the ceramic substrate 11 to a conductive aluminum or aluminum alloy, copper or copper alloy metal plate.
  • the circuit layer 12 is formed by joining rolled sheets of aluminum (so-called 4N aluminum) having a purity of 99.99 mass% or more.
  • the thickness of the circuit layer 12 is set in a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.6 mm in the present embodiment.
  • a circuit pattern is formed on the circuit layer 12, and one surface (the upper surface in FIG. 1) is a bonding surface to which the semiconductor element 3 is bonded.
  • the metal layer 13 is formed by bonding a metal plate such as aluminum or aluminum alloy, copper or copper alloy to the other surface of the ceramic substrate 11.
  • the metal plate (metal layer 13) is a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99 mass% or more.
  • the thickness of the metal layer 13 is set within a range of 0.2 mm to 3.0 mm, and is set to 1.6 mm in the present embodiment.
  • the cooler 50 is for cooling the power module substrate 10 described above, and is provided with a flow path 51 for circulating a cooling medium (for example, cooling water) in this embodiment.
  • the cooler 50 is preferably made of a material having good thermal conductivity.
  • the cooler 50 is made of A6063 (aluminum alloy).
  • the semiconductor element 3 is made of a semiconductor material such as Si, SiC, or GaN.
  • an Au film made of Au or an Au alloy and a Ag or Ag alloy are used as the surface treatment film 3a.
  • An Ag film made of an alloy is formed.
  • the surface treatment film 3a is an Ag film.
  • the surface treatment film 3a is formed with a thickness of 20 nm to 300 nm by sputtering or the like. The thickness of the surface treatment film 3a is preferably 50 nm to 200 nm, but is not limited thereto.
  • an Ag underlayer 30 is formed on the surface of the circuit layer 12 as shown in FIG. 2.
  • the Ag base layer 30 is not formed on the entire surface of the circuit layer 12, but only on the portion where the semiconductor element 3 is disposed, that is, only on the joint surface with the semiconductor element 3. Selectively formed.
  • the Ag underlayer 30 is a fired body of a glass-containing Ag paste containing a glass component, as will be described later.
  • the Ag underlayer 30 has a glass layer 31 formed on the circuit layer 12 side and an Ag layer 32 formed on the glass layer 31 before the semiconductor element 3 is bonded.
  • fine conductive particles 33 having a particle diameter of about several nanometers are dispersed.
  • the conductive particles 33 are crystalline particles containing at least one of Ag and Al.
  • the conductive particles 33 in the glass layer 31 are observed by using, for example, a transmission electron microscope (TEM).
  • TEM transmission electron microscope
  • fine glass particles (not shown) having a particle size of about several nanometers are dispersed inside the Ag layer 32.
  • the circuit layer 12 is made of aluminum having a purity of 99.99 mass% or more, an aluminum oxide film 12A that is naturally generated in the atmosphere is formed on the surface of the circuit layer 12. .
  • the aluminum oxide film 12A is removed, and the Ag underlayer 30 is directly formed on the circuit layer 12. That is, as shown in FIG. 3, the aluminum constituting the circuit layer 12 and the glass layer 31 are directly bonded.
  • the thickness to of the aluminum oxide film 12A that naturally occurs on the circuit layer 12 is in the range of 4 nm ⁇ to ⁇ 6 nm. Further, the thickness tg of the glass layer 31 is in the range of 0.01 ⁇ m ⁇ tg ⁇ 5 ⁇ m, and the thickness ta of the Ag layer 32 is in the range of 1 ⁇ m ⁇ ta ⁇ 100 ⁇ m.
  • the electrical resistance value P in the thickness direction of the Ag base layer 30 is set to 0.5 ⁇ or less.
  • the electric resistance value P in the thickness direction of the Ag underlayer 30 is an electric resistance value between the upper surface of the Ag underlayer 30 and the upper surface of the circuit layer 12. This is because the electrical resistance of aluminum (4N aluminum) constituting the circuit layer 12 is very small compared to the electrical resistance in the thickness direction of the Ag underlayer 30.
  • the Ag base layer 30 is equal to the center point of the upper surface of the Ag base layer 30 and the distance from the center point of the upper surface of the Ag base layer 30 to the edge of the Ag base layer 30. The electrical resistance between the points on the circuit layer 12 away from the end is measured.
  • This glass-containing Ag paste contains Ag powder, glass powder, resin, solvent, and dispersant, and the content of the powder component composed of Ag powder and glass powder is the glass-containing Ag paste.
  • the total content is 60% by mass or more and 90% by mass or less, and the remainder is a resin, a solvent, and a dispersant.
  • content of the powder component which consists of Ag powder and glass powder is 85 mass% of the whole glass containing Ag paste.
  • the viscosity of the glass-containing Ag paste is adjusted to 10 Pa ⁇ s or more and 500 Pa ⁇ s or less, more preferably 50 Pa ⁇ s or more and 300 Pa ⁇ s or less.
  • the Ag powder has a particle size of 0.05 ⁇ m or more and 1.0 ⁇ m or less.
  • an Ag powder having an average particle size of 0.8 ⁇ m was used.
  • the glass powder contains, for example, any one or more of lead oxide, zinc oxide, silicon oxide, boron oxide, phosphorus oxide and bismuth oxide, and its glass transition temperature is 300 ° C. or higher and 450 ° C. or lower, The softening temperature is 600 ° C. or lower and the crystallization temperature is 450 ° C. or higher.
  • glass powder composed of lead oxide, zinc oxide and boron oxide as the main components and having an average particle size of 0.5 ⁇ m was used.
  • a solvent having a boiling point of 200 ° C. or higher is suitable.
  • diethylene glycol dibutyl ether is used.
  • the resin is used to adjust the viscosity of the glass-containing Ag paste, and a resin that is decomposed at 400 ° C. or higher is suitable.
  • ethyl cellulose is used.
  • a dicarboxylic acid-based dispersant is added.
  • you may comprise a glass containing Ag paste, without adding a dispersing agent.
  • This glass-containing Ag paste is prepared by premixing a mixed powder obtained by mixing Ag powder and glass powder and an organic mixture obtained by mixing a solvent and a resin together with a dispersing agent using a mixer, and then using the roll mill machine. After mixing while kneading, the resulting kneaded product is produced by filtering with a paste filter.
  • a power module substrate 10 having a circuit layer 12 formed on one surface of the ceramic substrate 11 and a metal layer 13 formed on the other surface of the ceramic substrate 11 is prepared, and the circuit layer of the power module substrate 10 is prepared.
  • the glass containing Ag paste 40 is apply
  • various means such as a screen printing method, an offset printing method, and a photosensitive process can be employed.
  • the glass-containing Ag paste 40 is formed in a pattern by a screen printing method.
  • the glass-containing Ag paste 40 is baked by charging the glass-containing Ag paste 40 in a heating furnace 61 (first heat treatment step S02). .
  • first heat treatment step S02 the Ag underlayer 30 including the glass layer 31 and the Ag layer 32 is formed.
  • the glass layer 31 melts and removes the aluminum oxide film 12A that has been naturally generated on the surface of the circuit layer 12, so that the circuit layer 12
  • the glass layer 31 is directly formed on the substrate.
  • fine conductive particles 33 having a particle size of about several nanometers are dispersed inside the glass layer 31.
  • the conductive particles 33 are crystalline particles containing at least one of Ag or Al, and are presumed to have precipitated in the glass layer 31 during firing.
  • glass particles having a particle size of about several micrometers are dispersed inside the Ag layer 32. The glass particles are presumed to be agglomerated residual glass components in the course of the sintering of the Ag particles.
  • the heating temperature in the first heat treatment step S02 is set in the range of 350 ° C. or more and 645 ° C. or less, and the holding time at the heating temperature is set in the range of 1 minute or more and 60 minutes or less. Then, by performing the heat treatment under such conditions, the average crystal grain size of the Ag layer 32 in the Ag underlayer 30 formed after the first heat treatment step S02 is in the range of 0.5 ⁇ m to 3.0 ⁇ m. Adjusted.
  • the heating temperature in the first heat treatment step S02 is less than 350 ° C. and the holding time at the heating temperature is less than 1 minute, the firing becomes insufficient, and the Ag underlayer 30 cannot be sufficiently formed. There is a fear.
  • the heating temperature in the first heat treatment step S02 exceeds 645 ° C. and when the holding time at the heating temperature exceeds 60 minutes, the baking proceeds too much and is formed after the first heat treatment step S02.
  • the heating temperature in the first heat treatment step S02 is set in the range of 350 ° C. or more and 645 ° C. or less, and the holding time at the heating temperature is set in the range of 1 minute or more and 60 minutes or less. Yes.
  • the lower limit of the heating temperature in the first heat treatment step S02 is preferably 400 ° C. or higher, and is preferably 450 ° C. or higher. Further, the lower limit of the holding time at the heating temperature is preferably 5 minutes or more, and more preferably 10 minutes or more.
  • the upper limit of the heating temperature in the first heat treatment step S02 is preferably 600 ° C. or less, more preferably 575 ° C. or less. preferable. Further, the upper limit of the holding time at the heating temperature is preferably 45 minutes or less, and more preferably 30 minutes or less. Then, by performing the heat treatment under such conditions, the average crystal grain size of the Ag layer 32 in the Ag underlayer 30 after the first heat treatment step S02 is adjusted within a range of 0.5 ⁇ m to 3.0 ⁇ m.
  • the semiconductor element 3 is laminated on the Ag layer 32 of the Ag underlayer 30 (semiconductor element lamination step S03). At this time, it arrange
  • the laminated semiconductor element 3 and the power module substrate 10 are placed in a heating furnace 62 in a state of being pressurized in the lamination direction, and heat treatment is performed. 10 is joined (second heat treatment step S04). At this time, firing in the Ag layer 32 of the Ag underlayer 30 further proceeds, and the semiconductor element 3 is bonded. That is, in the present embodiment, the Ag layer 32 of the Ag underlayer 30 is baked by performing two-step heat treatment of the first heat treatment step S02 and the second heat treatment step S04.
  • the pressure in the stacking direction is in the range of 5 MPa to 40 MPa
  • the heating temperature is in the range of 200 ° C. to 400 ° C.
  • the holding time at the heating temperature is 1 minute to 60 It is set within the range of minutes.
  • the average crystal grain size of the Ag layer 32 does not change after the second heat treatment step S04. This is because the heating temperature in the second heat treatment step S04 is lower than that in the first heat treatment step S02.
  • the pressurizing pressure in the stacking direction in the second heat treatment configuration S04 is set in the range of 5 MPa to 40 MPa.
  • the lower limit of the pressurizing pressure in the stacking direction in the second heat treatment configuration S04 is 10 MPa or more.
  • the upper limit of the pressurization pressure of the lamination direction in 2nd heat processing structure S04 into 35 Mpa or less.
  • the heating temperature in the second heat treatment step S04 is less than 200 ° C. and the holding time at the heating temperature is less than 1 minute, the bonding strength between the semiconductor element 3 and the circuit layer 12 may be insufficient. .
  • the heating temperature in the second heat treatment step S04 exceeds 400 ° C. and when the holding time at the heating temperature exceeds 60 minutes, the characteristics of the semiconductor element 3 may be deteriorated by heat. From the above, in this embodiment, the heating temperature in the second heat treatment step S04 is set in the range of 200 ° C. or more and 400 ° C. or less, and the holding time at the heating temperature is set in the range of 1 minute or more and 60 minutes or less. Yes.
  • the heating temperature in the second heat treatment step S04 is preferably set in the range of 250 ° C. to 350 ° C., and the holding time at the heating temperature is preferably set in the range of 2 minutes to 10 minutes, but is limited thereto. It will never be done.
  • the power module 1 according to the present embodiment in which the Ag layer 32 of the Ag base layer 30 formed on the circuit layer 12 and the semiconductor element 3 are directly bonded is produced.
  • the glass layer 31 and the Ag layer 32 laminated on the glass layer 31 are formed on one surface of the circuit layer 12. Since the Ag base layer 30 having Ag is formed and the Ag layer 32 of the Ag base layer 30 and the semiconductor element 3 are directly bonded, the circuit layer 12 and the semiconductor are used even in a high temperature environment. Excellent bonding reliability with the element 3. Therefore, the power module 1 according to the present embodiment can be used stably even in a high temperature environment.
  • the surface treatment film 3 a made of an Ag film is formed on the bonding surface of the semiconductor element 3 with the Ag foundation layer 30, the Ag foundation layer 30 (Ag layer 32) and the semiconductor element 3 are formed. (Surface treatment film 3a) becomes a bond between the same kind of metals, and the circuit layer 12 and the semiconductor element 3 can be bonded well.
  • the Ag layer 32 of the Ag base layer 30 is baked by performing two-step heat treatment of the first heat treatment step S02 and the second heat treatment step S04, and the second heat treatment step. Since the semiconductor element 3 is stacked and pressed in the stacking direction in S04, the Ag layer 32 of the Ag underlayer 30 and the semiconductor element 3 can be bonded satisfactorily.
  • the metal plate constituting the circuit layer and the metal layer has been described as a rolled plate of pure aluminum (4N aluminum) having a purity of 99.99 mass%, but the present invention is not limited to this. You may be comprised with the other aluminum or aluminum alloy.
  • the metal plate which comprises a circuit layer and a metal layer is good also as what was comprised with copper or copper alloy. Furthermore, it is good also as a thing of the structure which solid-phase diffusion-bonded the copper plate and the aluminum plate.
  • a ceramic substrate made of AlN as an insulating layer, is not limited thereto, it may be used a ceramic substrate made of Si 3 N 4 or Al 2 O 3, or the like, insulating The insulating layer may be made of resin.
  • the heat sink is not limited to the one exemplified in this embodiment, and the structure of the heat sink is not particularly limited.
  • a buffer layer may be provided between the heat sink and the metal layer.
  • a plate made of aluminum, an aluminum alloy, or a composite material containing aluminum (for example, AlSiC) can be used.
  • the power module on which the power semiconductor element is mounted is described as an example of the semiconductor device.
  • the semiconductor element is formed on the circuit layer made of a conductive material. It may be a mounted semiconductor device.
  • a thermoelectric conversion module using a thermoelectric conversion element as a semiconductor element may be used.
  • an LED device (semiconductor device) on which an LED element (semiconductor element) is mounted may be used.
  • the LED device 101 shown in FIG. 6 includes an LED element 103 and a circuit layer 112 made of a conductive material. Note that the LED element 103 is electrically connected to the circuit layer 112 by a bonding wire 107 and has a structure in which the LED element 103 and the bonding wire 107 are sealed with a sealing material 108. On one surface of the circuit layer 112, an Ag underlayer 130 made of a sintered body of glass-containing Ag paste is provided. On the back surface of the LED element 103, a conductive reflective film 116 and a protective film 115 are provided. Yes. The LED element 103 is directly bonded onto the Ag base layer 130.
  • an Ag underlayer 130 is formed on one surface of the circuit layer 112, and the Ag underlayer 130 and the LED element 103 are directly bonded to each other, so that the LED device 101 is used in a high temperature environment. Even in this case, the bonding reliability between the circuit layer 112 and the LED element 103 is excellent.
  • a metal plate was joined to one surface of the ceramic substrate to form a circuit layer.
  • the ceramic substrate was AlN, and the size was 27 mm ⁇ 17 mm ⁇ 0.6 mm.
  • the metal plate used as the circuit layer was made of the material shown in Table 1, and the size was 25 mm ⁇ 15 mm ⁇ 0.3 mm.
  • an Al—Si brazing material was used as the bonding material.
  • an active metal brazing material (Ag—Cu—Ti brazing material) was used as the bonding material.
  • the glass-containing Ag paste described in the embodiment was applied to the surface of the circuit layer, and heat treatment was performed under the conditions shown in Table 1 to form an Ag underlayer (first heat treatment step).
  • the glass powder of the glass-containing Ag paste a Bi 2 O 3 90.6 wt%, the ZnO 2.6 wt%, the B 2 O 3 6.8 wt%, with lead-free glass powder containing.
  • ethyl cellulose was used as the resin
  • diethylene glycol dibutyl ether was used as the solvent.
  • a dicarboxylic acid-based dispersant was added.
  • the weight ratio A / G between the weight A of the Ag powder and the weight G of the glass powder in the glass-containing Ag paste and the coating amount were adjusted, and the thicknesses of the glass layer and the Ag layer were adjusted as shown in Table 1. It was adjusted.
  • the semiconductor element was laminated
  • the size of the semiconductor element was 5 mm ⁇ 5 mm ⁇ 0.2 mm.
  • a surface treatment film made of the material shown in Table 1 is formed by sputtering to have a thickness of 100 nm on the bonding surface with the circuit layer of the semiconductor element. did.
  • Comparative Example 1 an Ag underlayer was not formed, an Ag plating layer having a thickness of 2 ⁇ m was formed on the circuit layer, and a semiconductor element was bonded thereon.
  • the silver oxide paste was applied on the Ag base layer, the semiconductor elements were stacked, the silver oxide paste was baked to form a bonding layer, and the semiconductor elements were bonded.
  • a silver oxide paste commercially available silver oxide powder (manufactured by Wako Pure Chemical Industries, Ltd.), myristyl alcohol as a reducing agent, and 2,2,4-trimethyl-1,3-pentanediol mono (2-methylproparate) as a solvent Noate), and silver oxide powder; 80% by mass, reducing agent (myristyl alcohol); 10% by mass, solvent (2,2,4-trimethyl-1,3-pentanediol mono (2-methylpropaline) Nooate)); the silver oxide paste mixed in the ratio of the remainder.
  • the coating thickness of the silver oxide paste was 50 ⁇ m, the firing temperature was 300 ° C., and the firing time was 10 minutes. Furthermore, the pressure applied in the stacking direction of the semiconductor elements was 30 MPa.
  • the average crystal grain size of the Ag layer after semiconductor element bonding was measured by EBSD.
  • the EBSD measurement is performed using an EBSD measuring device (Quanta FEG 450 manufactured by FEI, OIM Data Collection manufactured by EDAX / TSL) and an analysis software (OIM Data Analysis ver. 5.3 manufactured by EDAX / TSL) using an acceleration voltage of an electron beam. : 20 kV, measurement step: 0.05 ⁇ m
  • the joining rate of a semiconductor element and a circuit layer was calculated
  • the initial bonding area is an area to be bonded before bonding, that is, a semiconductor element area.
  • peeling is indicated by a white portion in the joint, and thus the area of the white portion was taken as the peeling area.
  • Comparative Example 1 in which the semiconductor element was bonded on the Ag plating layer and Comparative Example 2 in which the semiconductor element was bonded on the Ag base layer using the silver oxide paste, the bonding rate after the thermal cycle was greatly reduced.
  • Comparative Example 2 when a cooling cycle reaching a high temperature of 200 ° C. was applied, Ag crystal grain growth progressed in the joining layer made of the sintered body of the silver oxide paste, and vertical cracks were formed in the Ag joining layer. It is presumed that it was peeled off due to the generation of voids.
  • the bonding rate did not change greatly even after the cooling and heating cycle. This is presumably because the growth of Ag crystal grains did not progress due to the heat cycle load.
  • the circuit layer and the semiconductor element have excellent bonding reliability and can be used stably.
  • Power module semiconductor device
  • Semiconductor Element 3
  • Surface Treatment Film 10
  • Power Module Substrate 11
  • Ceramic Substrate 12 Circuit Layer 30
  • Ag Underlayer 31
  • Glass Layer 32 Ag Layer

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

本発明の半導体装置は、導電性材料からなる回路層と、回路層の一方の面に搭載された半導体素子と、回路層の他方の面に配設されたセラミックス基板とを備え、回路層の一方の面には、ガラス層とこのガラス層上に積層されたＡｇ層とを有するＡｇ下地層が形成されており、このＡｇ下地層のＡｇ層と半導体素子とが直接接合されていることを特徴とする。

Description

半導体装置
　この発明は、導電性材料からなる回路層と、この回路層上に搭載される半導体素子とを備えた半導体装置に関する。
　本願は、２０１６年２月２９日に、日本に出願された特願２０１６－０３７０８５号に基づき優先権を主張し、その内容をここに援用する。
　ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造を備えている。
　風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えばＡｌＮ（窒化アルミニウム）、Ａｌ２Ｏ３（アルミナ）などのセラミックス基板からなる絶縁層と、この絶縁層の一方の面に導電性の優れた金属を配設して形成した回路層と、を備えたセラミックス回路基板（パワーモジュール用基板）が、従来から広く用いられている。
　例えば、特許文献１に示すパワーモジュール（半導体装置）においては、セラミックス基板の一方の面にＡｌ又はＣｕなどの金属からなる回路層が形成されたパワーモジュール用基板（セラミックス回路基板）と、この回路層上に接合される半導体素子と、を備えた構造を備えている。そして、パワーモジュール用基板の他方側に放熱板が接合されており、半導体素子で発生した熱を、パワーモジュール用基板側に伝達し、放熱板を介して外部へ放散する構成を備えている。
　半導体素子等の電子部品を回路層上に接合する際には、例えば特許文献１に示すように、はんだ材を用いた方法が広く使用されている。最近では、環境保護の観点から、例えばＳｎ－Ａｇ系、Ｓｎ－Ｉｎ系、若しくはＳｎ－Ａｇ－Ｃｕ系等の鉛フリーはんだが主流となっている。
　ここで、アルミニウム又はアルミニウム合金からなる回路層においては、表面にアルミニウムの自然酸化膜が形成されるため、はんだ材による半導体素子との接合を良好に行うことが困難であった。
　また、銅又は銅合金からなる回路層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層の特性が劣化するおそれがあった。
　このため、従来は、特許文献１に示すように、回路層の表面にＮｉめっき膜を形成した上で、はんだ材によって半導体素子を実施していた。
　一方、はんだ材を使用しない接合方法として、例えば、特許文献２には、Ａｇナノペーストを用いて半導体素子を接合する技術が提案されている。
　また、例えば、特許文献３、４には、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて半導体素子を接合する技術が提案されている。
　また、例えば、特許文献５～７には、ガラス含有Ａｇペーストを用いてアルミニウム又は銅からなる回路層上にＡｇ下地層を形成した後に、はんだ又はＡｇペーストを介して回路層と半導体素子を接合する技術が提案されている。この技術では、アルミニウム又は銅からなる回路層の表面に、ガラス含有Ａｇペーストを塗布して焼成することによって、回路層の表面に形成されている酸化被膜をガラスに反応させて除去してＡｇ下地層を形成し、このＡｇ下地層が形成された回路層上に、はんだ又はＡｇペーストの焼成体からなるＡｇ接合層を介して半導体素子を接合している。
　ここで、Ａｇ下地層は、ガラスが回路層の酸化被膜と反応することにより形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備えている。このガラス層には導電性粒子が分散しており、この導電性粒子によってガラス層の導電性が確保されている。
特開２００４－１７２３７８号公報 特開２００６－２０２９３８号公報 特開２００８－２０８４４２号公報 特開２００９－２６７３７４号公報 特開２０１０－２８７８６９号公報 特開２０１２－１０９３１５号公報 特開２０１３－０１２７０６号公報
　ところで、特許文献１及び特許文献５，６に記載されたように、はんだ材を用いて半導体素子と回路層とを接合した場合には、高温環境下で使用した際にはんだの一部が溶融し、半導体素子と回路層と接合信頼性が低下するおそれがあった。
　特に、最近では、シリコン半導体からＳｉＣ又はＧａＮなど化合物半導体素子の実用化が期待されており、半導体素子自体の耐熱性の向上が見込まれるため、半導体装置の使用温度が高くなる傾向にあり、従来のようにはんだ材で接合した構造では対応が困難となってきている。
　また、特許文献２－４及び特許文献７に記載されたように、金属ペースト及び金属酸化物ペーストを接合材として用いて、金属ペースト及び金属酸化物ペーストの焼成体からなる接合層を介して半導体素子を接合した場合には、例えば２００℃以上の高温保持された際や、例えば２００℃以上の高温に達する冷熱サイクルが負荷された際に、接合層において金属の焼結が進行して、Ａｇの結晶（金属結晶）が粒成長し、局所的に疎な部分と密な部分が形成され、接合層にボイドが生成し、接合性が低下するおそれがあった。
　この発明は、前述した事情に鑑みてなされたものであって、比較的高温環境下で使用された場合でも、回路層と半導体素子との接合信頼性に優れ、安定して使用することが可能な半導体装置を提供することを目的とする。
　このような課題を解決して、前記目的を達成するために、本発明の一態様である半導体装置は、導電性材料からなる回路層と、前記回路層の一方の面に搭載された半導体素子と、前記回路層の他方の面に配設されたセラミックス基板とを備えた半導体装置であって、前記回路層の一方の面には、ガラス層とこのガラス層上に積層されたＡｇ層とを有するＡｇ下地層が形成されており、このＡｇ下地層の前記Ａｇ層と前記半導体素子とが直接接合されていることを特徴としている。
　この構成の半導体装置によれば、回路層の一方の面に、ガラス層とこのガラス層上に積層されたＡｇ層とを有するＡｇ下地層が形成されており、このＡｇ下地層と半導体素子とが直接接合されているので、はんだ材や金属ペーストからなる接合材は介在しておらず、高温環境下で使用した場合であっても、回路層と半導体素子との間で溶融が生じたり、焼結の進行によってボイドが生じたりすることがなく、回路層と半導体素子とが確実に接合される。よって、本発明の一態様である半導体装置は、高温環境下でも安定して使用することが可能となる。
　ここで、本発明の一態様である半導体装置においては、前記半導体素子は、前記Ａｇ層と接合される面に、Ａｕ又はＡｕ合金からなるＡｕ膜、及び、Ａｇ又はＡｇ合金からなるＡｇ膜のいずれかが形成されていることが好ましい。
　前記半導体素子の前記Ａｇ層と接合される面にＡｇ膜を形成した場合には、Ａｇ下地層（Ａｇ層）と半導体素子（Ａｇ膜）とが同種金属同士の接合となり、回路層と半導体素子とを良好に接合することができる。前記半導体素子の前記Ａｇ層と接合される面にＡｕ膜を用いた場合には、半導体素子（Ａｕ膜）とＡｇ下地層（Ａｇ層）とを比較的低温で固相拡散接合を行うことができる。
　また、本発明の一態様である半導体装置においては、前記半導体素子は、パワー半導体素子とされている構成としてもよい。
　この構成の半導体装置によれば、発熱量の多いパワー半導体素子を用いた場合でも、効率的に熱を回路層へ伝達することができる。なお、パワー半導体としてはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ等があげられる。
　本発明によれば、比較的高温環境下で使用された場合でも、回路層と半導体素子との接合信頼性に優れ、安定して使用することが可能な半導体装置を提供することができる。
本発明の一実施形態である半導体装置（パワーモジュール）の概略説明図である。 図１に示す半導体装置（パワーモジュール）の回路層と半導体素子との接合界面の拡大説明図である。 Ａｇ下地層と回路層の接合部分を示す要部拡大断面図である。 図１に示す半導体装置（パワーモジュール）の製造方法を示すフロー図である。 図１に示す半導体装置（パワーモジュール）の製造方法の概略説明図である。 本発明の他の実施形態である半導体装置（ＬＥＤ装置）の概略説明図である。
　以下に、本発明の実施形態について添付した図面を参照して説明する。なお、本実施形態である半導体装置は、風力発電、電気自動車等の電気車両などを制御するために用いられる大電力制御用のパワー半導体素子が搭載されたパワーモジュールである。図１に本発明の実施形態であるパワーモジュール（半導体装置）を示す。
　このパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板（セラミックス回路基板）１０と、回路層１２の一方の面（図１において上面）に接合された半導体素子３と、パワーモジュール用基板１０の他方側に配設された冷却器５０とを備えている。
　パワーモジュール用基板１０は、図１に示すように、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３とを備えている。
　セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等で構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミニウム）で構成されている。また、セラミックス基板１１の厚さは、０．２～１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
　回路層１２は、セラミックス基板１１の一方の面に、導電性を有するアルミニウム又はアルミニウム合金、銅又は銅合金の金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板を接合することで形成されている。なお、回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。また、この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が接合される接合面とされている。
　金属層１３は、セラミックス基板１１の他方の面に、アルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、この金属板（金属層１３）は、純度が９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板とされている。ここで、金属層１３の厚さは、０．２ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では、１．６ｍｍに設定されている。
　冷却器５０は、前述のパワーモジュール用基板１０を冷却するためのものであり、本実施形態では、冷却媒体（例えば冷却水）を流通するための流路５１を備えている。この冷却器５０は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。
　半導体素子３は、Ｓｉ，ＳｉＣ、ＧａＮ等の半導体材料で構成されており、回路層１２との接合面には、表面処理膜３ａとして、Ａｕ又はＡｕ合金からなるＡｕ膜、及び、Ａｇ又はＡｇ合金からなるＡｇ膜が形成されている。本実施形態では、表面処理膜３ａはＡｇ膜とされている。
　ここで、本実施形態では、表面処理膜３ａは、スパッタ法等によって２０ｎｍ～３００ｎｍの厚さで成膜されている。表面処理膜３ａの厚さは、５０ｎｍ～２００ｎｍとすることが好ましいが、これに限定されることはない。
　そして、図１に示すパワーモジュール１においては、図２に示すように、回路層１２の表面にＡｇ下地層３０が形成されている。なお、Ａｇ下地層３０は、図１に示すように、回路層１２の表面全体には形成されておらず、半導体素子３が配設される部分、すなわち、半導体素子３との接合面にのみ選択的に形成されている。
　ここで、Ａｇ下地層３０は、後述するように、ガラス成分を含むガラス含有Ａｇペーストの焼成体とされている。このＡｇ下地層３０は、半導体素子３を接合する前の状態において、図３に示すように、回路層１２側に形成されたガラス層３１と、このガラス層３１上に形成されたＡｇ層３２と、を備えている。
　ガラス層３１内部には、粒径が数ナノメートル程度の微細な導電性粒子３３が分散されている。この導電性粒子３３は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされている。なお、ガラス層３１内の導電性粒子３３は、例えば透過型電子顕微鏡（ＴＥＭ）を用いることで観察される。
　また、Ａｇ層３２の内部には、粒径が数ナノメートル程度の微細なガラス粒子（図示なし）が分散されている。
　また、本実施形態では、回路層１２が純度９９．９９ｍａｓｓ％以上のアルミニウムで構成されていることから、回路層１２の表面には、大気中で自然発生したアルミニウム酸化被膜１２Ａが形成されている。ここで、前述のＡｇ下地層３０が形成された部分においては、このアルミニウム酸化被膜１２Ａが除去されており、回路層１２上に直接Ａｇ下地層３０が形成されている。つまり、図３に示すように、回路層１２を構成するアルミニウムとガラス層３１とが直接接合されている。
　本実施形態においては、図３に示すように、回路層１２上に自然発生するアルミニウム酸化被膜１２Ａの厚さｔｏが、４ｎｍ≦ｔｏ≦６ｎｍの範囲内とされている。また、ガラス層３１の厚さｔｇが０．０１μｍ≦ｔｇ≦５μｍの範囲内、Ａｇ層３２の厚さｔａが１μｍ≦ｔａ≦１００μｍの範囲内となるように構成されている。
　なお、このＡｇ下地層３０の厚さ方向の電気抵抗値Ｐが０．５Ω以下とされている。ここで、本実施形態においては、Ａｇ下地層３０の厚さ方向における電気抵抗値Ｐは、Ａｇ下地層３０の上面と回路層１２の上面との間の電気抵抗値としている。これは、回路層１２を構成するアルミニウム（４Ｎアルミニウム）の電気抵抗がＡｇ下地層３０の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、Ａｇ下地層３０の上面中央点と、Ａｇ下地層３０の前記上面中央点からＡｇ下地層３０端部までの距離と同距離分だけＡｇ下地層３０端部から離れた回路層１２上の点と、の間の電気抵抗を測定することとしている。
　次に、Ａｇ下地層３０を形成するガラス含有Ａｇペーストについて説明する。
　このガラス含有Ａｇペーストは、Ａｇ粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量が、ガラス含有Ａｇペースト全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。
　なお、本実施形態では、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量は、ガラス含有Ａｇペースト全体の８５質量％とされている。
　また、このガラス含有Ａｇペーストは、その粘度が１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。
　Ａｇ粉末は、その粒径が０．０５μｍ以上１．０μｍ以下とされており、本実施形態では、平均粒径０．８μｍのものを使用した。
　ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リン及び酸化ビスマスのいずれか１種又は２種以上を含有しており、そのガラス転移温度が３００℃以上４５０℃以下、軟化温度が６００℃以下、結晶化温度が４５０℃以上とされている。
　本実施形態では、主成分として酸化鉛と酸化亜鉛と酸化ホウ素とからなり、平均粒径が０．５μｍのガラス粉末を使用した。
　また、Ａｇ粉末の重量Ａとガラス粉末の重量Ｇとの重量比Ａ／Ｇは、８０／２０から９９／１の範囲内に調整されており、本実施形態では、Ａ／Ｇ＝８０／５とした。
　溶剤は、沸点が２００℃以上のものが適しており、本実施形態では、ジエチレンクリコールジブチルエーテルを用いている。
　樹脂は、ガラス含有Ａｇペーストの粘度を調整するものであり、４００℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
　また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくガラス含有Ａｇペーストを構成してもよい。
　このガラス含有Ａｇペーストは、Ａｇ粉末とガラス粉末とを混合した混合粉末と、溶剤と樹脂とを混合した有機混合物とを、分散剤とともにミキサーによって予備混合し、得られた予備混合物をロールミル機によって練り込みながら混合した後、得られた混錬物をペーストろ過機によってろ過することによって製出される。
　次に、本実施形態であるパワーモジュール１の製造方法について、図４及び図５を参照して説明する。
　まず、セラミックス基板１１の一方の面に回路層１２が形成され、セラミックス基板１１の他方の面に金属層１３が形成されたパワーモジュール用基板１０を準備し、このパワーモジュール用基板１０の回路層１２上にガラス含有Ａｇペースト４０を塗布する（ガラス含有Ａｇペースト塗布工程Ｓ０１）。ここで、ガラス含有Ａｇペースト４０を塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Ａｇペースト４０をパターン状に形成した。
　回路層１２の一方の面にガラス含有Ａｇペースト４０を塗布した状態で、加熱炉６１内に装入して加熱処理を行い、ガラス含有Ａｇペースト４０の焼成を行う（第１加熱処理工程Ｓ０２）。この第１加熱処理工程Ｓ０２により、ガラス層３１とＡｇ層３２とを備えたＡｇ下地層３０が形成される。
　この第１加熱処理工程Ｓ０２においては、ガラス含有Ａｇペースト４０が焼成される際に、ガラス層３１によって、回路層１２の表面に自然発生していたアルミニウム酸化被膜１２Ａが溶融除去され、回路層１２に直接ガラス層３１が形成される。また、ガラス層３１の内部に、粒径が数ナノメートル程度の微細な導電性粒子３３が分散される。この導電性粒子３３は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層３１内部に析出したものと推測される。
　さらに、Ａｇ層３２の内部に、粒径が数マイクロメートル程度のガラス粒子が分散される。このガラス粒子は、Ａｇ粒子の焼結が進行していく過程で、残存したガラス成分が凝集したものと推測される。
　本実施形態では、第１加熱処理工程Ｓ０２における加熱温度が３５０℃以上６４５℃以下の範囲内、加熱温度での保持時間が１分以上６０分以下の範囲内に設定されている。そして、このような条件で加熱処理を行うことにより、第１加熱処理工程Ｓ０２後に形成されるＡｇ下地層３０におけるＡｇ層３２の平均結晶粒径が０．５μｍ以上３．０μｍ以下の範囲内に調整される。
　ここで、第１加熱処理工程Ｓ０２における加熱温度が３５０℃未満及び加熱温度での保持時間が１分未満の場合には、焼成が不十分となり、Ａｇ下地層３０を十分に形成することができないおそれがある。一方、第１加熱処理工程Ｓ０２における加熱温度が６４５℃を超える場合及び加熱温度での保持時間が６０分を超える場合には、焼成が進行しすぎて、第１加熱処理工程Ｓ０２後に形成されるＡｇ下地層３０におけるＡｇ層３２の平均結晶粒径が０．５μｍ以上３．０μｍ以下の範囲内とならないおそれがある。
　以上のことから、本実施形態では、第１加熱処理工程Ｓ０２における加熱温度が３５０℃以上６４５℃以下の範囲内、加熱温度での保持時間が１分以上６０分以下の範囲内に設定されている。
　なお、Ａｇ下地層３０を確実に形成するためには、第１加熱処理工程Ｓ０２における加熱温度の下限を４００℃以上とすることが好ましく、４５０℃以上とすることが好ましい。また、加熱温度での保持時間の下限を５分以上とすることが好ましく、１０分以上とすることが好ましい。
　一方、第１加熱処理工程Ｓ０２における焼成の進行を確実に抑制するためには、第１加熱処理工程Ｓ０２における加熱温度の上限を６００℃以下とすることが好ましく、５７５℃以下とすることがより好ましい。また、加熱温度での保持時間の上限を４５分以下とすることが好ましく、３０分以下とすることがより好ましい。そして、このような条件で加熱処理を行うことで、第１加熱処理工程Ｓ０２後のＡｇ下地層３０におけるＡｇ層３２の平均結晶粒径が０．５μｍ以上３．０μｍ以下の範囲内に調整される。
　次に、図５に示すように、Ａｇ下地層３０のＡｇ層３２の上に半導体素子３を積層する（半導体素子積層工程Ｓ０３）。このとき、半導体素子３の表面処理膜３ａがＡｇ下地層３０側を向くように配置する。
　そして、図５に示すように、積層した半導体素子３とパワーモジュール用基板１０を積層方向に加圧した状態で加熱炉６２内に配置して加熱処理を行い、半導体素子３とパワーモジュール用基板１０とを接合する（第２加熱処理工程Ｓ０４）。このとき、Ａｇ下地層３０のＡｇ層３２における焼成がさらに進行するとともに、半導体素子３が接合される。すなわち、本実施形態においては、第１加熱処理工程Ｓ０２と第２加熱処理工程Ｓ０４の２段階の加熱処理を行うことでＡｇ下地層３０のＡｇ層３２の焼成を行っているのである。
　ここで、第２加熱処理工程Ｓ０４においては、積層方向の加圧圧力が５ＭＰａ以上４０ＭＰａ以下の範囲内、加熱温度が２００℃以上４００℃以下の範囲内、加熱温度における保持時間が１分以上６０分以下の範囲内に設定されている。
　なお、第２加熱処理工程Ｓ０４後において、Ａｇ層３２の平均結晶粒径は変化しない。
　これは、第２加熱処理工程Ｓ０４における加熱温度が、第１加熱処理工程Ｓ０２よりも低いためである。
　ここで、第２加熱処理構成Ｓ０４における積層方向の加圧圧力が５ＭＰａ未満の場合には、半導体素子３と回路層１２との接合強度が不十分となるおそれがある。一方、第２加熱処理構成Ｓ０４における積層方向の加圧圧力が４０ＭＰａを超える場合には、セラミックス基板１１に割れが発生するおそれがある。
　以上のことから、本実施形態では、第２加熱処理構成Ｓ０４における積層方向の加圧圧力を５ＭＰａ以上４０ＭＰａ以下の範囲内に設定している。
　なお、半導体素子３と回路層１２との接合強度をさらに向上させるためには、第２加熱処理構成Ｓ０４における積層方向の加圧圧力の下限を１０ＭＰａ以上とすることが好ましい。また、セラミックス基板１１の割れの発生を確実に抑制するためには、第２加熱処理構成Ｓ０４における積層方向の加圧圧力の上限を３５ＭＰａ以下とすることが好ましい。
　また、第２加熱処理工程Ｓ０４における加熱温度が２００℃未満及び加熱温度での保持時間が１分未満の場合には、半導体素子３と回路層１２との接合強度が不十分となるおそれがある。一方、第２加熱処理工程Ｓ０４における加熱温度が４００℃を超える場合及び加熱温度での保持時間が６０分を超える場合には、半導体素子３の特性が熱によって劣化してしまうおそれがある。
　以上のことから、本実施形態では、第２加熱処理工程Ｓ０４における加熱温度が２００℃以上４００℃以下の範囲内、加熱温度での保持時間が１分以上６０分以下の範囲内に設定されている。第２加熱処理工程Ｓ０４における加熱温度は、２５０℃以上３５０℃以下の範囲内、加熱温度での保持時間は、２分以上１０分以下の範囲内に設定されていることが好ましいがこれに限定されることはない。
　上述した製造方法により、回路層１２上に形成されたＡｇ下地層３０のＡｇ層３２と半導体素子３とが直接接合された本実施形態であるパワーモジュール１が製出される。
　以上のような構成とされた本実施形態に係るパワーモジュール（半導体装置）１によれば、回路層１２の一方の面に、ガラス層３１とこのガラス層３１上に積層されたＡｇ層３２とを有するＡｇ下地層３０が形成されており、このＡｇ下地層３０のＡｇ層３２と半導体素子３とが直接接合されているので、高温環境下で使用した場合であっても回路層１２と半導体素子３との接合信頼性に優れている。よって、本実施形態に係るパワーモジュール１は、高温環境下でも安定して使用することが可能となる。
　また、本実施形態では、半導体素子３のうちＡｇ下地層３０との接合面に、Ａｇ膜からなる表面処理膜３ａが形成されているので、Ａｇ下地層３０（Ａｇ層３２）と半導体素子３（表面処理膜３ａ）とが同種金属同士の接合となり、回路層１２と半導体素子３とを良好に接合することができる。
　さらに、本実施形態では、第１加熱処理工程Ｓ０２と第２加熱処理工程Ｓ０４の２段階の加熱処理を行うことでＡｇ下地層３０のＡｇ層３２の焼成を行っており、第２加熱処理工程Ｓ０４において半導体素子３を積層して積層方向に加圧しているので、Ａｇ下地層３０のＡｇ層３２と半導体素子３とを良好に接合することが可能となる。
　以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
　例えば、本実施形態では、回路層及び金属層を構成する金属板を純度９９．９９ｍａｓｓ％の純アルミニウム（４Ｎアルミニウム）の圧延板としたものとして説明したが、これに限定されることはなく、他のアルミニウム又はアルミニウム合金で構成されていてもよい。また、回路層及び金属層を構成する金属板を、銅または銅合金で構成されたものとしてもよい。さらには、銅板とアルミニウム板とを固相拡散接合した構造のものとしてもよい。
　また、絶縁層としてＡｌＮからなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、Ｓｉ３Ｎ４やＡｌ２Ｏ３等からなるセラミックス基板を用いてもよいし、絶縁樹脂によって絶縁層を構成してもよい。
　また、ヒートシンクは、本実施形態で例示してものに限定されることはなく、ヒートシンクの構造に特に限定はない。
　さらに、ヒートシンクと金属層との間に、緩衝層を設けても良い。緩衝層としては、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材（例えばＡｌＳｉＣ等）からなる板材を用いることができる。
　また、本実施形態では、半導体装置として、パワー半導体素子が搭載されたパワーモジュールを例に挙げて説明したが、これに限定されることはなく、導電性材料からなる回路層上に半導体素子が搭載された半導体装置で有ればよい。
　例えば、半導体素子として熱電変換素子を用いた熱電変換モジュールであってもよい。
　また、例えば、図６に示すように、ＬＥＤ素子（半導体素子）を搭載したＬＥＤ装置（半導体装置）であってもよい。
　図６に示すＬＥＤ装置１０１は、ＬＥＤ素子１０３と、導電性材料からなる回路層１１２と、を備えている。なお、ＬＥＤ素子１０３は、ボンディングワイヤ１０７によって回路層１１２と電気的に接続されており、ＬＥＤ素子１０３及びボンディングワイヤ１０７が封止材１０８によって封止された構造を備えている。回路層１１２の一方の面には、ガラス含有Ａｇペーストの焼成体からなるＡｇ下地層１３０が設けられており、ＬＥＤ素子１０３の裏面には、導電性反射膜１１６及び保護膜１１５が設けられている。そして、ＬＥＤ素子１０３がＡｇ下地層１３０上に直接接合された構造とされている。
　このようなＬＥＤ装置１０１においても、回路層１１２の一方の面にＡｇ下地層１３０が形成されており、このＡｇ下地層１３０とＬＥＤ素子１０３とが直接接合されているので、高温環境下で使用した場合であっても回路層１１２とＬＥＤ素子１０３との接合信頼性に優れている。
　本発明の有効性を確認するために行った確認実験について説明する。
　セラミックス基板の一方の面に金属板を接合して回路層を形成した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層となる金属板は、表１に示す材質のものとし、サイズは２５ｍｍ×１５ｍｍ×０．３ｍｍとした。
　なお、金属板がアルミニウム板の場合には、接合材としてＡｌ－Ｓｉ系ろう材を用いた。また、金属板が銅板の場合には、接合材として活性金属ろう材（Ａｇ－Ｃｕ－Ｔｉろう材）を用いた。
　回路層の表面に、実施形態で説明したガラス含有Ａｇペーストを塗布して、表１に示す条件で加熱処理することにより、Ａｇ下地層を形成した（第１加熱処理工程）。
　なお、ガラス含有Ａｇペーストのガラス粉末として、Ｂｉ２Ｏ３を９０．６質量％、ＺｎＯを２．６質量％、Ｂ２Ｏ３を６．８質量％、を含む無鉛ガラス粉末を用いた。また、樹脂としてエチルセルロースを、溶剤としてジエチレンクリコールジブチルエーテルを用いた。さらに、ジカルボン酸系の分散剤を添加した。
　ここで、ガラス含有ＡｇペーストにおけるＡｇ粉末の重量Ａとガラス粉末の重量Ｇとの重量比Ａ／Ｇ、及び、塗布量を調整し、表１に示すようにガラス層とＡｇ層の厚さを調整した。
　そして、本発明例では、Ａｇ下地層の上に半導体素子を積層し、表１に示す条件で加熱処理を行い、半導体素子を回路層に接合した（第２加熱処理工程）。半導体素子のサイズは５ｍｍ×５ｍｍ×０．２ｍｍとした。
　ここで、本発明例１～２３及び比較例１～２においては、半導体素子の回路層との接合面に、表１に示す材質からなる表面処理膜をスパッタ法で厚さ１００ｎｍとなるよう形成した。
　なお、比較例１では、Ａｇ下地層を形成せず、回路層に厚さ２μｍのＡｇメッキ層を形成し、その上に半導体素子を接合した。
　比較例２では、Ａｇ下地層の上に酸化銀ペーストを塗布して半導体素子を積層し、酸化銀ペーストを焼成することで接合層を形成して半導体素子を接合した。
　酸化銀ペーストとして、市販の酸化銀粉末（和光純薬工業株式会社製）と、還元剤としてミリスチルアルコールと、溶剤として２，２，４－トリメチル－１，３－ペンタンジオールモノ（２－メチルプロパノエート）と、を用いて、酸化銀粉末；８０質量％、還元剤（ミリスチルアルコール）；１０質量％、溶剤（２，２，４－トリメチル－１，３－ペンタンジオールモノ（２－メチルプロパノエート））；残部、の割合で混合した酸化銀ペーストを用いた。
　また、酸化銀ペーストの塗布厚さを５０μｍとし、焼成温度を３００℃、焼成時間を１０分とした。さらに、半導体素子の積層方向への加圧圧力を３０ＭＰａとした。
（素子下の平均Ａｇ結晶粒径）
　上述の本発明例及び比較例の半導体装置について、半導体素子接合後のＡｇ層の平均結晶粒径をＥＢＳＤで測定した。
　ＥＢＳＤ測定は、ＥＢＳＤ測定装置（ＦＥＩ社製Ｑｕａｎｔａ　ＦＥＧ　４５０，ＥＤＡＸ／ＴＳＬ社製ＯＩＭ　Ｄａｔａ　Ｃｏｌｌｅｃｔｉｏｎ）と、解析ソフト（ＥＤＡＸ／ＴＳＬ社製ＯＩＭ　Ｄａｔａ　Ａｎａｌｙｓｉｓ　ｖｅｒ．５．３）によって、電子線の加速電圧：２０ｋＶ、測定ステップ：０．０５μｍで実施した。
（冷熱サイクル前後の接合率）
　上述の本発明例及び比較例の半導体装置について、超音波探傷装置を用いて、以下の式から半導体素子と回路層との接合率を求めた。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
　　（接合率）＝｛（初期接合面積）－（剥離面積）｝／（初期接合面積）×１００
　なお、半導体装置に冷熱サイクル試験を行い、初期の接合率と冷熱サイクル試験後の接合率とを比較した。冷熱サイクルは、－４０℃で５分と２００℃で１５分を１サイクルとして、３０００サイクル実施した。評価結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　Ａｇメッキ層の上に半導体素子を接合した比較例１、及び、Ａｇ下地層の上に酸化銀ペーストを用いて半導体素子を接合した比較例２においては、冷熱サイクル後の接合率が大きく低下した。比較例２においては、２００℃といった高温に達する冷熱サイクルを負荷した際に、酸化銀ペーストの焼成体からなる接合層においてＡｇの結晶粒成長が進行し、Ａｇ接合層内に縦状のクラックが発生し、ボイドが生成したため剥離したと推測される。
　これに対して、Ａｇ下地層の上に直接半導体素子を接合した本発明例においては、冷熱サイクル後においても接合率が大きく変化しなかった。これは、冷熱サイクルの負荷によってＡｇの結晶粒成長が進展しなかったためだと考えられる。
　以上のことから、本発明例によれば、比較的高温環境下で使用された場合でも、回路層と半導体素子とが確実に接合され、安定して使用することが可能な半導体装置を提供することが可能である。
　本発明の半導体装置によれば、比較的高温環境下で使用された場合でも、回路層と半導体素子との接合信頼性に優れ、安定して使用することが可能である。
　１　パワーモジュール（半導体装置）
　３　半導体素子
　３ａ　表面処理膜
　１０　パワーモジュール用基板
　１１　セラミックス基板
　１２　回路層
　３０　Ａｇ下地層
　３１　ガラス層
　３２　Ａｇ層

Claims (3)

  1. 　導電性材料からなる回路層と、前記回路層の一方の面に搭載された半導体素子と、前記回路層の他方の面に配設されたセラミックス基板とを備えた半導体装置であって、
    　前記回路層の一方の面には、ガラス層とこのガラス層上に積層されたＡｇ層とを有するＡｇ下地層が形成されており、
    　このＡｇ下地層の前記Ａｇ層と前記半導体素子とが直接接合されていることを特徴とする半導体装置。
  2. 　前記半導体素子は、前記Ａｇ層と接合される面に、Ａｕ又はＡｕ合金からなるＡｕ膜、及び、Ａｇ又はＡｇ合金からなるＡｇ膜のいずれかが形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 　前記半導体素子は、パワー半導体素子とされていることを特徴とする請求項１又は請求項２に記載の半導体装置。
PCT/JP2017/004376 2016-02-29 2017-02-07 半導体装置 Ceased WO2017150096A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020187025919A KR20180121527A (ko) 2016-02-29 2017-02-07 반도체 장치
US16/070,893 US10504749B2 (en) 2016-02-29 2017-02-07 Semiconductor device
EP17759567.5A EP3425660A4 (en) 2016-02-29 2017-02-07 Semiconductor device
CN201780021547.1A CN109075081B (zh) 2016-02-29 2017-02-07 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016037085A JP6677886B2 (ja) 2016-02-29 2016-02-29 半導体装置
JP2016-037085 2016-02-29

Publications (1)

Publication Number Publication Date
WO2017150096A1 true WO2017150096A1 (ja) 2017-09-08

Family

ID=59742772

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/004376 Ceased WO2017150096A1 (ja) 2016-02-29 2017-02-07 半導体装置

Country Status (7)

Country Link
US (1) US10504749B2 (ja)
EP (1) EP3425660A4 (ja)
JP (1) JP6677886B2 (ja)
KR (1) KR20180121527A (ja)
CN (1) CN109075081B (ja)
TW (1) TWI711141B (ja)
WO (1) WO2017150096A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102808A (ja) * 2017-12-06 2019-06-24 三菱マテリアル株式会社 絶縁伝熱基板、熱電変換モジュール、及び、絶縁伝熱基板の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019111997A1 (ja) * 2017-12-06 2019-06-13 三菱マテリアル株式会社 絶縁伝熱基板、熱電変換モジュール、及び、絶縁伝熱基板の製造方法
US12094850B2 (en) 2019-05-29 2024-09-17 Osaka University Bonding structure production method and bonding structure
JP7492256B2 (ja) * 2020-10-01 2024-05-29 国立大学法人大阪大学 接合構造体及びその製造方法
US20230235978A1 (en) * 2021-03-17 2023-07-27 Amulaire Thermal Technology, Inc. Heat-dissipating substrate with coating structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172378A (ja) 2002-11-20 2004-06-17 Mitsubishi Materials Corp パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2008208442A (ja) 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
JP2009267374A (ja) 2008-03-31 2009-11-12 Hitachi Ltd 半導体装置及び接合材料
JP2010287869A (ja) 2009-05-15 2010-12-24 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2012109315A (ja) 2010-11-15 2012-06-07 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP2013012706A (ja) 2011-05-31 2013-01-17 Mitsubishi Materials Corp パワーモジュール、及び、パワーモジュールの製造方法
JP2014187251A (ja) * 2013-03-25 2014-10-02 Hitachi Ltd 接合材、接合構造体
JP2015109434A (ja) * 2013-10-23 2015-06-11 日立化成株式会社 ダイボンド層付き半導体素子搭載用支持部材、ダイボンド層付き半導体素子及びダイボンド層付き接合板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1297046A (ja) * 1969-08-25 1972-11-22
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
CN102810524B (zh) * 2011-05-31 2016-12-14 三菱综合材料株式会社 功率模块及功率模块的制造方法
JP5982954B2 (ja) * 2012-03-30 2016-08-31 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
US8716864B2 (en) 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate
JP5664625B2 (ja) * 2012-10-09 2015-02-04 三菱マテリアル株式会社 半導体装置、セラミックス回路基板及び半導体装置の製造方法
WO2015060346A1 (ja) * 2013-10-23 2015-04-30 日立化成株式会社 ダイボンドシート及び半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172378A (ja) 2002-11-20 2004-06-17 Mitsubishi Materials Corp パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2008208442A (ja) 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
JP2009267374A (ja) 2008-03-31 2009-11-12 Hitachi Ltd 半導体装置及び接合材料
JP2010287869A (ja) 2009-05-15 2010-12-24 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2012109315A (ja) 2010-11-15 2012-06-07 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP2013012706A (ja) 2011-05-31 2013-01-17 Mitsubishi Materials Corp パワーモジュール、及び、パワーモジュールの製造方法
JP2014187251A (ja) * 2013-03-25 2014-10-02 Hitachi Ltd 接合材、接合構造体
JP2015109434A (ja) * 2013-10-23 2015-06-11 日立化成株式会社 ダイボンド層付き半導体素子搭載用支持部材、ダイボンド層付き半導体素子及びダイボンド層付き接合板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102808A (ja) * 2017-12-06 2019-06-24 三菱マテリアル株式会社 絶縁伝熱基板、熱電変換モジュール、及び、絶縁伝熱基板の製造方法
JP7200616B2 (ja) 2017-12-06 2023-01-10 三菱マテリアル株式会社 絶縁伝熱基板、熱電変換モジュール、及び、絶縁伝熱基板の製造方法

Also Published As

Publication number Publication date
JP2017157599A (ja) 2017-09-07
US10504749B2 (en) 2019-12-10
CN109075081A (zh) 2018-12-21
TW201742215A (zh) 2017-12-01
JP6677886B2 (ja) 2020-04-08
KR20180121527A (ko) 2018-11-07
US20190027380A1 (en) 2019-01-24
CN109075081B (zh) 2022-03-25
TWI711141B (zh) 2020-11-21
EP3425660A4 (en) 2019-07-31
EP3425660A1 (en) 2019-01-09

Similar Documents

Publication Publication Date Title
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
CN109417056B (zh) 铜-陶瓷接合体及绝缘电路基板
JP5757359B2 (ja) Ｃｕ／セラミックス接合体、Ｃｕ／セラミックス接合体の製造方法、及び、パワーモジュール用基板
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
CN109075081B (zh) 半导体装置
JP6613929B2 (ja) Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP5915233B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法
CN106132909B (zh) 陶瓷-铝接合体的制造方法、功率模块用基板的制造方法以及陶瓷-铝接合体、功率模块用基板
JP6565527B2 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP2011201760A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
WO2016052392A1 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP6443178B2 (ja) Ａｇ下地層付パワーモジュール用基板の製造方法、Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
CN117897366A (zh) 铜-陶瓷接合体及绝缘电路基板

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187025919

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2017759567

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017759567

Country of ref document: EP

Effective date: 20181001

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17759567

Country of ref document: EP

Kind code of ref document: A1