WO2017150146A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2017150146A1
WO2017150146A1 PCT/JP2017/004961 JP2017004961W WO2017150146A1 WO 2017150146 A1 WO2017150146 A1 WO 2017150146A1 JP 2017004961 W JP2017004961 W JP 2017004961W WO 2017150146 A1 WO2017150146 A1 WO 2017150146A1
Authority
WO
WIPO (PCT)
Prior art keywords
interlayer film
pad
metal wiring
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/004961
Other languages
English (en)
French (fr)
Inventor
由佳 井上
満徳 福羅
高橋　信義
小田　真弘
矢野　尚
伊藤　豊
森永　泰規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TowerJazz Panasonic Semiconductor Co Ltd
Original Assignee
TowerJazz Panasonic Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TowerJazz Panasonic Semiconductor Co Ltd filed Critical TowerJazz Panasonic Semiconductor Co Ltd
Priority to JP2018503002A priority Critical patent/JP6568994B2/ja
Priority to EP17759617.8A priority patent/EP3407376B1/en
Priority to KR1020187025368A priority patent/KR102116060B1/ko
Priority to CN201780010885.5A priority patent/CN108701614A/zh
Publication of WO2017150146A1 publication Critical patent/WO2017150146A1/ja
Priority to US16/114,303 priority patent/US10483125B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0238—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes through pads or through electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/089—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts using processes for implementing desired shapes or dispositions of the openings, e.g. double patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers

Definitions

  • the present invention relates to a semiconductor device having a landing pad for through-silicon-via (TSV) and a method for manufacturing the same.
  • TSV through-silicon-via
  • Patent Document 1 describes a technique for forming a thick TSV landing pad by laminating two or more metal films.
  • a connection failure may occur between the landing pad and the TSV.
  • the first metal film is easily damaged by the etching process for forming the second and subsequent metal films. Therefore, the damaged part of the first metal film may be washed away by the cleaning process after the etching process, and a cavity may be generated when the second metal film is formed. As described above, when a cavity is formed between the first metal film and the second metal film, the electrical characteristics at the connection portion of the TSV landing pad with the TSV may be deteriorated and reliability may be lowered. There is.
  • An object of the present invention is to provide a semiconductor device that can prevent a landing pad from penetrating during formation of a TSV and can ensure a good electrical connection between the TSV and the landing pad.
  • the semiconductor device disclosed in this specification includes a substrate in which a first region and a second region are formed, a first interlayer film formed on an upper surface of the substrate, and the first region.
  • the first metal wiring buried in the upper portion of the first interlayer film, the second interlayer film formed on the first interlayer film and on the first metal wiring, and the first In this region, the second metal wiring buried above the second interlayer film, and the second metal wiring penetrating the second interlayer film are electrically connected to each other.
  • the position of the lower surface of the landing pad is different from the position of the lower surface of the first metal wiring.
  • the semiconductor device and the manufacturing method thereof disclosed in this specification it is possible to prevent the landing pad from penetrating during the formation of the TSV, and to realize a good electrical connection between the TSV and the landing pad.
  • FIG. 1A is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 1B is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 1C is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2A is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2B is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2C is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3A is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3B is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3C is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 4A is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 4B is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 4C is a cross-sectional view for explaining the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 4D is a cross-sectional view for explaining the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 5A is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a reference example.
  • FIG. 5A is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a reference example.
  • FIG. 5B is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the reference example.
  • FIG. 5C is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the reference example.
  • FIG. 6A is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a reference example.
  • FIG. 6B is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the reference example.
  • FIG. 6C is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the reference example.
  • FIG. 7A is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a reference example.
  • FIG. 7B is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the reference example.
  • FIG. 7C is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the reference example.
  • FIG. 8A is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a reference example.
  • FIG. 8B is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the reference example.
  • FIG. 8C is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the reference example.
  • FIG. 8D is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the reference example.
  • FIG. 9A is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 9A is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 9B is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment.
  • FIG. 9C is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 10A is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment.
  • FIG. 10B is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 10C is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment.
  • FIG. 11A is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 11B is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 11A is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 11B is a cross-sectional view for explaining the method for manufacturing a
  • FIG. 11C is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 12A is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 12B is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 12C is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 13A is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 13B is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 13C is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 14A is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to another embodiment.
  • FIG. 14B is a cross-sectional view for explaining the method for manufacturing a
  • (First embodiment) -Semiconductor device manufacturing method- 1A to 1C, 2A to 2C, 3A to 3C, and 4A to 4D are cross-sectional views for explaining the method for manufacturing the semiconductor device according to the first embodiment.
  • the left side is an element formation region 20 (first region)
  • the right side is a pad formation region 30 (second region).
  • a method for manufacturing a semiconductor device will be described.
  • an insulator such as silicon oxide (SiO 2 ) is formed on the upper surface of the substrate 1 on which the element forming region 20 and the pad forming region 30 are formed by a chemical vapor deposition (CVD) method or the like.
  • a first interlayer film 2 is formed.
  • a wiring trench is formed on the second interlayer film 2 by known lithography and etching.
  • CMP chemical mechanical polishing
  • a first liner film 4 made of, for example, silicon carbide (SiC) having a thickness of 60 nm is formed on the first metal wiring 3 and the first interlayer film 2 by a known method.
  • a second interlayer film 5 made of silicon oxide and having a thickness of 300 nm is formed on the first interlayer film 2 and the first metal wiring 3 with the first liner film 4 interposed therebetween. Form.
  • a via hole 6 penetrating the second interlayer film 5 is formed above the first metal wiring 3 in the element formation region 20 by lithography and etching.
  • a pad hole 6 ⁇ / b> A that penetrates the second interlayer film 5 is formed in the pad formation region 30.
  • the via hole 6 has a diameter of about 100 nm, and the pad hole 6A has a diameter of about 70 ⁇ m.
  • the via hole 6 and the pad hole 6A can be formed by etching using the same mask (not shown). This etching is stopped at the first liner film 4.
  • a resist 7 having a thickness of about 300 nm is formed on the substrate. Since the opening area of the via hole 6 in the element formation region 20 is small, the resist 7 is completely embedded in the via hole 6 and is formed to a thickness of approximately 600 nm including the resist in the via hole 6. On the other hand, since the planar area of the pad hole 6A formed in the pad forming region 30 is larger than that of the via hole 6, the thickness of the resist 7 is about 300 nm on the pad hole 6A, and the thickness of the resist 7 on the via hole 6 is increased. It is thinner than that.
  • the resist 7 is etched back to remove portions of the resist 7 formed on the second interlayer film 5 and in the pad hole 6A. In this step, the resist 7 remains in the via hole 6, but the resist 7 hardly remains in the pad hole 6A.
  • a resist 8 is formed by lithography so that the wiring formation region is opened in the element formation region 20 and the pad formation region 30 is opened above the pad hole 6A.
  • the opening provided above the pad hole 6A may have a larger planar area than the pad hole 6A.
  • the second interlayer film 5 is etched using the resist 8 to form a wiring groove 9 in the element formation region 20.
  • the depth of the wiring groove 9 is about 180 nm. Since the resist 7 remains in the via hole 6, the first liner film 4 is not etched in the region where the via hole 6 is formed.
  • the upper portions of the first liner film 4 and the first interlayer film 2 are removed to form pad recesses 9A.
  • the etching amount in the pad recess 9A is about 120 to 150 nm.
  • the resists 7 and 8 are removed by washing.
  • a portion of the first liner film 4 exposed in the via hole 6 is removed by etching.
  • a part of the first interlayer film 2 is removed in the pad formation region 30, thereby forming a pad recess 9 ⁇ / b> B.
  • the depth of the pad recess 9B is about 70 nm.
  • etching reaction products are removed by washing.
  • the shape of the semiconductor device is not changed by the cleaning in this step.
  • the height of the first via 10 is about 110 nm, and the height of the second metal wiring 11 is about 120 nm.
  • the height (thickness) of the landing pad 12 is about 360 nm to 390 nm.
  • a second liner film 13 made of silicon carbide having a thickness of 60 nm is formed on the second interlayer film 5, the second metal wiring 11, and the landing pad 12.
  • a passivation film 14 made of silicon nitride and having a thickness of 1000 nm is formed on the second liner film 13 by a known CVD method or the like.
  • the processing on the upper surface side of the substrate 1 is once completed.
  • the substrate 1 is shaved from the back surface side so that the thickness of the substrate 1 is about 300 to 400 ⁇ m.
  • an insulating film 15 made of, for example, a silicon oxide film is formed on the back surface of the substrate 1 so as to cover the element forming region 20.
  • the insulating film 15 and the substrate 1 are etched from the back side by lithography and etching.
  • a part of the landing pad 12 is etched to form a via hole 16.
  • the excess copper is removed by CMP, whereby a TSV (second via) 25 that penetrates the substrate 1 and is connected to the landing pad 12 is formed.
  • the metal formed in the via hole 16 may be tungsten (W), aluminum (Al), or the like, or the via hole 16 may not be completely filled with metal.
  • FIGS. 5A to 5C, FIGS. 6A to 6C, FIGS. 7A to C, and FIGS. 8A to 8D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to a reference example.
  • the first interlayer film 2 made of an insulator such as silicon oxide is formed on the upper surface of the substrate 1 on which the element forming region 20 and the pad forming region 30 are formed.
  • a wiring trench is formed on the first interlayer film 2 by known lithography and etching.
  • a recess having the same depth as the wiring groove in the element formation region 20 is also formed in the pad formation region 30.
  • a second interlayer film 5 made of silicon oxide and having a thickness of 300 nm is formed on the first interlayer film 2 and the first metal wiring 3 with the first liner film 4 interposed therebetween.
  • via holes 6 penetrating the second interlayer film 5 are formed in the element forming region 20, and pad holes 6 ⁇ / b> A are formed above the metal film 17 in the pad forming region 30. .
  • a resist 7 having a thickness of about 300 nm is formed on the substrate.
  • the resist 7 is embedded in the via hole 6 and the pad hole 6A.
  • the resist 7 is etched back to remove portions of the resist 7 formed on the second interlayer film 5 and in the pad hole 6A.
  • a resist 8 for wiring formation is formed by lithography.
  • a wiring trench 9 is formed in the element formation region 20.
  • the first liner film 4 exposed in the pad hole 6A is removed, and the upper portion of the metal film 17 is also removed to form the pad recess 9D. Since the etching rate of copper constituting the metal film 17 is slower than the etching rate of the second interlayer film 5, the depth of the pad recess 9D is set to the pad recess 9A in the semiconductor device of this embodiment (see FIG. 3A). It becomes shallower than In this step, the metal film 17 is greatly damaged by etching.
  • the first liner film 4 exposed in the via hole 6 in the element formation region 20 is removed. Also in this step, the metal film 17 is damaged. Subsequently, as shown in FIG. 8A, the reaction product by etching is removed by washing. At this time, a defect 42 is generated in the metal film 17 due to the damage that the metal film 17 receives by etching.
  • the pad hole 6A in the pad formation region 30, and the pad recess 9D by plating After the copper is embedded in the via hole 6 and the wiring groove 9 in the element formation region 20, the pad hole 6A in the pad formation region 30, and the pad recess 9D by plating. Then, excess copper is removed by CMP method. As a result, the first via 10 is formed in the via hole 6, and the second metal wiring 11 is formed in the wiring groove 9. In this step, copper is embedded in the pad hole 6A and the pad recess 9D, whereby the landing pad 12B including these copper and the metal film 17 is formed. Therefore, the lower surface position of the landing pad 12B manufactured by the method according to the reference example is equal to the lower surface position of the first metal wiring 3.
  • the defects 40 and 42 generated in the metal film 17 during the manufacturing process remain as cavities without being embedded.
  • a second liner film 13 made of silicon carbide having a thickness of 60 nm is formed on the second interlayer film 5, the second metal wiring 11, and the landing pad 12B.
  • a passivation film 14 made of silicon nitride and having a thickness of 1000 nm is formed on the second liner film 13 by a known CVD method or the like.
  • the substrate 1 is shaved from the back surface side so that the thickness of the substrate 1 is about 300 to 400 ⁇ m.
  • an insulating film 15 is formed on the back surface of the substrate 1.
  • the insulating film 15 and the substrate 1 are etched from the back side by lithography and an etching method.
  • a part of the landing pad 12B is etched to form the via hole 16.
  • excess copper is removed by CMP to penetrate the substrate 1 and connect a TSV (second via) 25 connected to the landing pad 12B.
  • the defects 40 and 42 are generated in the landing pad 12B. Therefore, a connection failure may occur between the landing pad 12B and the TSV 25.
  • the position of the lower surface of the landing pad 12 can be set lower than the first metal wiring 3, so that the landing pad 12 can be made thicker than the semiconductor device according to the reference example. It is possible to prevent the landing pad 12 from penetrating when the via hole 16 is formed.
  • the formation of the recess for forming the landing pad 12 can be performed simultaneously with the step of forming the wiring groove 9 and the via hole 6, and the formation of the copper film for the landing pad 12 is the second. Since the metal wiring 11 and the first via 10 can be formed at the same time, the landing pad 12 can be formed without increasing the number of steps.
  • an element formation region (first region) 20 and a pad formation region (second region) 30 are formed.
  • the first interlayer film 2 passes through the second interlayer film 5 and electrically connects the first metal wiring 3 and the second metal wiring 11.
  • the semiconductor device of this embodiment is also formed on the second liner film 13 formed on the second interlayer film 5, the second metal wiring 11 and the landing pad 12, and the second liner film 13.
  • the passivation film 14 is provided.
  • the lower surface position of the landing pad 12 is different from the lower surface position of the first metal wiring 3 and is lower than the lower surface position of the first metal wiring 3.
  • the substrate 1 may be made of a semiconductor such as silicon, but is not limited thereto.
  • the first interlayer film 2 and the second interlayer film 5 are made of an insulating film such as silicon oxide.
  • the first interlayer film 2 and the second interlayer film 5 may be made of an insulator other than silicon oxide, and may be a known low-k film.
  • the landing pad 12, the first metal wiring 3 and the second metal wiring 11 may be made of copper or an alloy containing copper as a main component, or may be made of a conductive material other than copper. Good.
  • the landing pad 12 may be made of the same material as the second metal wiring 11 and the first via 10.
  • the first metal wiring 3, the second metal wiring 11 and the first via, the landing pad 12 and the TSV 25 may each be composed only of copper or the like, but are formed thinly along the inner surface of the wiring groove or recess.
  • the barrier metal layer may be composed of two layers of a metal layer made of copper or the like, or may have a structure other than this.
  • the thickness of the landing pad 12 is thicker than the total value of the height of the first metal wiring 3, the height of the first via 10, and the height of the second metal wiring 11. ing.
  • the landing pad 12 only needs to be provided by using a process of forming two layers of metal wiring adjacent in the vertical direction, and is higher than the total height of at least one layer of metal wiring and vias connected thereto. What is necessary is just to form thickly.
  • the thickness of the first interlayer film 2 may be about 400 nm, for example. Further, the landing pad 12 may have a diameter of about 70 ⁇ m and a thickness of about 360 nm to 390 nm.
  • FIG. 9A to 9C and 10A to 10C are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment.
  • the method of the present embodiment is the same as the method of the first embodiment up to the step shown in FIG. 2B. Therefore, the process after the process shown in FIG. 2B will be described below.
  • a wiring formation region is opened, and in the pad formation region 30, a resist 8 covering the pad hole 6A is formed.
  • the second interlayer film 5 is etched using the resist 8 to form a wiring groove 9 in the element formation region 20.
  • the first liner film 4 is not etched in the pad formation region 30.
  • the resists 7 and 8 are removed by washing.
  • the portion of the first liner film 4 exposed in the via hole 6 is removed by etching. Simultaneously with the removal of the first liner film 4, a part of the first liner film 4 and a part of the first interlayer film 2 are removed in the pad formation region 30, thereby forming a pad recess 9 ⁇ / b> C.
  • the via hole 6 and the wiring groove 9 in the element forming region 20, the pad hole 6 A in the pad forming region 30, and the pad recess 9 C are plated by plating.
  • excess copper is removed by CMP method.
  • the first via 10 is formed in the via hole 6, and the second metal wiring 11 is formed in the wiring groove 9.
  • the landing pad 12 is formed in the pad recess 9C and the pad hole 6A. At this time, the lower surface position of the landing pad 12 is shallower than the lower surface position of the first metal wiring 3.
  • the thickness of the landing pad 12 is about 240 nm.
  • a second liner film 13 made of silicon carbide having a thickness of 60 nm is formed on the second interlayer film 5, the second metal wiring 11, and the landing pad 12.
  • a passivation film 14 made of silicon nitride and having a thickness of 1000 nm is formed on the second liner film 13 by a known CVD method or the like.
  • the substrate 1 is shaved from the back side so that the thickness of the substrate 1 is about 300 to 400 ⁇ m.
  • an insulating film 15 is formed on the back surface of the substrate 1.
  • the insulating film 15 and the substrate 1 are etched from the back side by lithography and etching.
  • a part of the landing pad 12 is etched to form a via hole 16.
  • the excess copper is removed by CMP, whereby a TSV (second via) 25 that penetrates the substrate 1 and is connected to the landing pad 12 is formed.
  • the landing pad 12 is formed of a metal film formed at a time, the metal film is not damaged by etching. For this reason, since no defect occurs in the landing pad 12, a connection failure is less likely to occur between the TSV 25 and the landing pad 12.
  • the thickness of the landing pad 12 can be made larger than the total value of the height of the first via 10 and the height of the second metal wiring 11, so that when the TSV 25 is formed. It is difficult for the landing pad 12 to penetrate.
  • 11A to 11C, 12A to 12C, 13A to 13C, 14A, and 14B are cross-sectional views illustrating a method for manufacturing a semiconductor device according to another embodiment of the present invention.
  • a metal film 17 is provided in the pad forming region 30 at the same depth position as the first metal wiring 3.
  • a first liner film 4 is formed on the first metal wiring 3, the metal film 17, and the first interlayer film 2.
  • the via hole 6 is formed in the element forming region 20, and the via hole 6 ⁇ / b> B is formed in the pad forming region 30.
  • the diameters of the via hole 6 and the via hole 6B are the same.
  • a resist 7 is formed on the substrate.
  • a resist 7 is embedded in the via holes 6 and 6B.
  • the resist 7 is etched back to partially leave the resist 7 in the via holes 6 and 6B.
  • a resist 8 for forming a wiring groove is formed on the second interlayer film 5. At this time, an opening is formed in the resist 8 in a region where the via hole 6B is formed.
  • the second interlayer film 5 is etched using the resist 8 as a mask to form a wiring groove 9. Since the resist 7 remains in the via hole 6B, the metal film 17 is not exposed in this step. By this step, the pad hole 9E is formed in the pad forming region 30.
  • the resists 7 and 8 are removed by cleaning.
  • the exposed portions of the first liner film 4 are removed by etching in the element formation region 20 and the pad formation region 30.
  • the substrate is cleaned.
  • the metal film 17 is not easily damaged by etching. For this reason, in the process shown in FIG. 13B, defects are less likely to occur in the metal film 17.
  • the excess copper is removed by the CMP method, whereby the first via 10 and the second metal wiring 11, the third via 10A and the metal film 11A are formed.
  • the metal film 17, the third via 10A, and the metal film 11A constitute a landing pad 12C.
  • a second liner film 13 made of silicon carbide having a thickness of 60 nm is formed on the second interlayer film 5, the second metal wiring 11, and the landing pad 12.
  • a passivation film 14 made of silicon nitride and having a thickness of 1000 nm is formed on the second liner film 13 by a known CVD method or the like.
  • the substrate 1 is shaved from the back surface side so that the thickness of the substrate 1 is about 300 to 400 ⁇ m.
  • an insulating film 15 is formed on the back surface of the substrate 1.
  • the insulating film 15 and the substrate 1 are etched from the back side by lithography and etching.
  • a part of the first liner film 4 and the second interlayer film 5 is removed, and a part of the landing pad 12C is etched to form a via hole 16.
  • excess copper is removed by CMP to penetrate the substrate 1 and connect the TSV (second via) 25 to the landing pad 12C.
  • the first liner film 4 and the second interlayer film 5 exist between the via holes 6B in the pad formation region 30, when forming the via holes 16, It is difficult to reliably stop etching on the landing pad 12C.
  • the semiconductor device and the manufacturing method thereof described above are examples of the embodiment, and the configuration of the semiconductor device, the thickness, size, material, and the like of each layer can be changed as appropriate.
  • the size of the opening of the resist 8 in the pad formation region 30 may be larger than the pad hole 6A, but may be the same size as the pad hole 6A or smaller than the pad hole 6A.
  • the semiconductor device and the manufacturing method thereof according to the present invention can be applied to various semiconductor devices provided with a TSV structure.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体装置は、基板１の上面上に形成された第１の層間膜２と、第１の金属配線３と、第２の層間膜５と、第２の金属配線１１と、第１の金属配線３と第２の金属配線１１とを電気的に接続する第１のビア１０と、第１の層間膜２の上部に埋め込まれるとともに、第２の層間膜５を貫通するランディングパッド１２と、基板１の裏面側から基板１及び第１の層間膜２を貫通し、ランディングパッド１２に接続する第２のビア２５とを備え、ランディングパッド１２の下面位置は、第１の金属配線３の下面位置と異なっている。

Description

半導体装置及びその製造方法
　本発明は、through-silicon-via（TSV）用のランディングパッドを備えた半導体装置及びその製造方法に関するものである。
　近年、デバイスの微細化及び高集積化に伴い、チップを縦方向に積層する三次元実装技術の開発が進み、基板を貫通して垂直方向に電気的接続を形成するTSV技術が重要になってきている。
　このようなTSV構造において、TSVと接続するTSV用ランディングパッドの厚さを厚くすることにより、TSVを形成する際のパッドの突き抜けを防ぐ要求がある。この要求に対して、特許文献１には、２層もしくはそれ以上の金属膜を積層することによって厚いTSV用ランディングパッドを形成する技術が記載されている。
特開２０１５－７９９６１号公報
　しかしながら、TSV構造において、２層もしくはそれ以上の金属層を積層することによってTSV用ランディングパッドを形成する従来の技術では、ランディングパッドとTSVとの間で接続不良が生じる場合がある。
　具体的に、従来の技術では、１層目の金属膜を形成後、２層目以降の金属膜を形成するためのエッチング工程によって１層目の金属膜がダメージを受けやすくなっている。そのため、エッチング工程後の洗浄工程によって１層目の金属膜のうちダメージを受けた部分が流失し、２層目の金属膜を形成する際に空洞が生じる可能性がある。このように、１層目の金属膜と２層目の金属膜との間に空洞が生じると、TSV用ランディングパッドのTSVとの接続部において電気特性が悪くなり、信頼性が低下する可能性がある。
　本発明の目的は、TSVの形成時にランディングパッドの突き抜けが防がれるとともに、TSVとランディングパッドとの良好な電気的接続を確保できる半導体装置を提供することにある。
　本明細書に開示された半導体装置は、第１の領域と、第２の領域とが形成された基板と、前記基板の上面上に形成された第１の層間膜と、前記第１の領域において、前記第１の層間膜の上部に埋め込まれた第１の金属配線と、前記第１の層間膜上及び前記第１の金属配線上に形成された第２の層間膜と、前記第１の領域において、前記第２の層間膜の上部に埋め込まれた第２の金属配線と、前記第２の層間膜を貫通し、前記第１の金属配線と前記第２の金属配線とを電気的に接続する第１のビアと、前記第２の領域において、前記第１の層間膜の上部に埋め込まれるとともに、前記第２の層間膜を貫通するランディングパッドと、前記第２の領域において、前記基板の裏面側から前記基板及び前記第１の層間膜を貫通し、前記ランディングパッドに接続する第２のビアとを備えている。前記ランディングパッドの下面位置は、前記第１の金属配線の下面位置と異なっている。
　本明細書に開示された半導体装置及びその製造方法によれば、TSVの形成時にランディングパッドの突き抜けが防がれるとともに、TSVとランディングパッドとの良好な電気的接続を実現しうる。
図１Ａは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図１Ｂは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図１Ｃは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図２Ａは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図２Ｂは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図２Ｃは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図３Ａは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図３Ｂは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図３Ｃは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図４Ａは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図４Ｂは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図４Ｃは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図４Ｄは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図５Ａは、参考例に係る半導体装置の製造方法を説明する断面図である。 図５Ｂは、参考例に係る半導体装置の製造方法を説明する断面図である。 図５Ｃは、参考例に係る半導体装置の製造方法を説明する断面図である。 図６Ａは、参考例に係る半導体装置の製造方法を説明する断面図である。 図６Ｂは、参考例に係る半導体装置の製造方法を説明する断面図である。 図６Ｃは、参考例に係る半導体装置の製造方法を説明する断面図である。 図７Ａは、参考例に係る半導体装置の製造方法を説明する断面図である。 図７Ｂは、参考例に係る半導体装置の製造方法を説明する断面図である。 図７Ｃは、参考例に係る半導体装置の製造方法を説明する断面図である。 図８Ａは、参考例に係る半導体装置の製造方法を説明する断面図である。 図８Ｂは、参考例に係る半導体装置の製造方法を説明する断面図である。 図８Ｃは、参考例に係る半導体装置の製造方法を説明する断面図である。 図８Ｄは、参考例に係る半導体装置の製造方法を説明する断面図である。 図９Ａは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 図９Ｂは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 図９Ｃは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１０Ａは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１０Ｂは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１０Ｃは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１１Ａは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１１Ｂは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１１Ｃは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１２Ａは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１２Ｂは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１２Ｃは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１３Ａは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１３Ｂは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１３Ｃは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１４Ａは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。 図１４Ｂは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。
　（第１の実施形態）
　－半導体装置の製造方法－
　図１Ａ～Ｃ、図２Ａ～Ｃ、図３Ａ～Ｃ及び図４Ａ～Ｄは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。これらの図では、左側が素子形成領域２０（第１の領域）、右側がパッド形成領域３０（第２の領域）となっている。以下、半導体装置の製造方法を説明する。
　まず、図１Ａに示すように、素子形成領域２０とパッド形成領域３０とが形成された基板１の上面上にchemical vapor deposition(CVD)法等により酸化ケイ素(SiO2)等の絶縁体からなる第１の層間膜２を形成する。次いで、第２の層間膜２の上部に公知のリソグラフィ及びエッチングによって配線溝を形成する。次に、めっき法により当該配線溝内に銅等の金属を埋め込んだ後、chemical mechanical polishing(CMP)法等により余剰の金属を除去することにより、配線溝内に埋め込まれた厚さ約１２０ｎｍ程度の第１の金属配線３を形成する。この際の第１の層間膜２の厚さは、例えば４００ｎｍである。
　一方、パッド形成領域３０では、第１の金属配線３に相当する金属層を形成しない。
　続いて、第１の金属配線３の上及び第１の層間膜２の上に、公知の方法により、例えば炭化ケイ素(SiC)からなる厚さ６０ｎｍの第１のライナー膜４を形成する。
　次に、図１Ｂに示すように、第１の層間膜２上及び第１の金属配線３上に第１のライナー膜４を挟んで酸化ケイ素からなる厚さ３００ｎｍの第２の層間膜５を形成する。
　次いで、図１Ｃに示すように、リソグラフィ及びエッチングによって、素子形成領域２０における第１の金属配線３の上方に、第２の層間膜５を貫通するビアホール６を形成する。ビアホール６の形成と同時に、パッド形成領域３０において第２の層間膜５を貫通するパッド用孔６Ａを形成する。ビアホール６の直径は約１００ｎｍであり、パッド用孔６Ａの直径は約７０μｍである。ビアホール６とパッド用孔６Ａとは、同一のマスク（図示せず）を用いたエッチングにより形成できる。このエッチングは、第１のライナー膜４で止める。
　次に、図２Ａに示すように、基板上に厚さ約３００ｎｍのレジスト７を形成する。素子形成領域２０におけるビアホール６の開口面積は小さいため、レジスト７はビアホール６内に完全に埋め込まれ、ビアホール６内のレジストも含めほぼ６００ｎｍの厚さに形成される。一方、パッド形成領域３０に形成されたパッド用孔６Ａの平面面積はビアホール６よりも広いので、パッド用孔６Ａ上ではレジスト７の厚さは約３００ｎｍとなり、ビアホール６上でのレジスト７の厚さに比べて薄くなっている。
　次に、図２Ｂに示すように、レジスト7をエッチバックすることにより、レジスト７のうち第２の層間膜５上及びパッド用孔６Ａ内に形成された部分を除去する。この工程では、ビアホール６内にレジスト７が残るが、パッド用孔６Ａ内にはほとんどレジスト７が残らない。
　次に、図２Ｃに示すように、リソグラフィにより素子形成領域２０では配線形成領域が開口し、パッド形成領域３０ではパッド用孔６Ａの上方を開口するレジスト８を形成する。パッド用孔６Ａの上方に設けられた開口は、パッド用孔６Ａよりも大きい平面面積を有していてもよい。
　次いで、図３Ａに示すように、レジスト８を用いて第２の層間膜５をエッチングすることにより、素子形成領域２０に配線溝９を形成する。配線溝９の深さは約１８０ｎｍである。ビアホール６内にはレジスト７が残っているため、ビアホール６が形成された領域では第１のライナー膜４はエッチングされない。
　また、配線溝９と同時にパッド形成領域３０では第１のライナー膜４及び第１の層間膜２の上部が除去されてパッド用凹部９Ａが形成される。パッド用凹部９Ａでのエッチング量は約１２０～１５０ｎｍである。
　次に、図３Ｂに示すように、洗浄によりレジスト７、８を除去する。
　続いて、図３Ｃに示すように、エッチングにより第１のライナー膜４のうちビアホール６内に露出する部分を除去する。また、第１のライナー膜４の除去と同時にパッド形成領域３０において第１の層間膜２の一部が除去され、パッド用凹部９Ｂが形成される。パッド用凹部９Ｂの深さは約７０ｎｍである。
　次に、図４Ａに示すように、エッチングによる反応生成物を洗浄により除去する。本工程の洗浄により、半導体装置の形状は変わらない。
　次に、図４Ｂに示すように、めっき法により、素子形成領域２０におけるビアホール６内及び配線溝９内、パッド形成領域３０におけるパッド用孔６Ａ内、パッド用凹部９Ａ、９Ｂ内に銅を埋め込んだ後、CMP法により余剰の銅を除去する。これにより、ビアホール６内に第１のビア１０を形成し、配線溝９内に第２の金属配線１１を形成する。また、パッド用凹部９Ａ、９Ｂ内及びパッド用孔６Ａ内にランディングパッド１２を形成する。この際に、ランディングパッド１２の下面位置は、第１の金属配線３の下面位置よりも深くなっている。
　第１のビア１０の高さは約１１０ｎｍであり、第２の金属配線１１の高さは約１２０ｎｍである。また、ランディングパッド１２の高さ（厚さ）は約３６０ｎｍ～３９０ｎｍである。その後、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２上に厚さ６０ｎｍの炭化ケイ素からなる第２のライナー膜１３を形成する。
　次に、図４Ｃに示すように、第２のライナー膜１３上に、公知のCVD法等により窒化ケイ素からなる厚さ１０００ｎｍのパッシベーション膜１４を形成する。以上で、基板１の上面側の加工は一旦完了する。
　次に、図４Ｄに示すように、基板１を裏面側から削って基板１の厚さを約３００～４００μｍにする。次いで、基板１の裏面上に、素子形成領域２０を覆い、例えば、酸化ケイ素膜等からなる絶縁膜１５を形成する。その後、リソグラフィとエッチング法とにより、絶縁膜１５と基板１とを裏面側からエッチングする。この際には、ランディングパッド１２の一部までエッチングを行い、ビアホール１６を形成する。次いで、公知のめっき法等によりビアホール１６内に銅を埋め込んだ後、CMPにより余剰の銅を除去することにより、基板１を貫通し、ランディングパッド１２に接続するTSV（第２のビア）２５を形成する。ビアホール１６内に形成する金属は、タングステン（W）やアルミニウム（Al）等であってもよいし、ビアホール１６内が完全に金属で埋め込まれていなくてもよい。以上の工程により、本実施形態の半導体装置を作製することができる。
　次に、上述の方法によってランディングパッド１２を形成した理由を、参考例に係る製造方法と比較しながら説明する。
　図５Ａ～Ｃ、図６Ａ～Ｃ、図７Ａ～Ｃ及び図８Ａ～Ｄは、参考例に係る半導体装置の製造方法を説明する断面図である。
　本参考例では、図５Ａに示すように、素子形成領域２０とパッド形成領域３０とが形成された基板１の上面上に酸化ケイ素等の絶縁体からなる第１の層間膜２を形成する。次いで、第１の層間膜２の上部に公知のリソグラフィ及びエッチングによって配線溝を形成する。この際に、パッド形成領域３０においても素子形成領域２０内の配線溝と同じ深さの凹部を形成する。
　続いて、めっき法により基板上に銅を堆積し、その後CMP法により余剰の銅を除去することにより、素子形成領域２０に第１の金属配線３を形成するとともに、パッド形成領域３０に金属膜１７を形成する。
　次に、図５Ｂに示すように、第１の層間膜２上及び第１の金属配線３上に第１のライナー膜４を挟んで酸化ケイ素からなる厚さ３００ｎｍの第２の層間膜５を形成する。次いで、図５Ｃに示すように、素子形成領域２０においては第２の層間膜５を貫通するビアホール６を形成するとともに、パッド形成領域３０においては金属膜１７の上方にパッド用孔６Ａを形成する。
　次に、図６Ａに示すように、基板上に厚さ約３００ｎｍのレジスト７を形成する。レジスト７はビアホール６内及びパッド用孔６Ａ内に埋め込まれる。次に、図６Ｂに示すように、レジスト7をエッチバックすることにより、レジスト７のうち第２の層間膜５上及びパッド用孔６Ａ内に形成された部分を除去する。
　次に、図６Ｃに示すように、リソグラフィにより配線形成用のレジスト８を形成する。次いで、図７Ａに示すように、素子形成領域２０に配線溝９を形成する。この際に、パッド形成領域３０では、パッド用孔６Ａ内に露出する第１のライナー膜４が除去されるとともに、金属膜１７の上部も除去されてパッド用凹部９Ｄが形成される。金属膜１７を構成する銅のエッチングレートは第２の層間膜５のエッチングレートよりも遅いため、パッド用凹部９Ｄの深さは、本実施形態の半導体装置におけるパッド用凹部９Ａ（図３Ａ参照）に比べて浅くなる。なお、本工程では、金属膜１７がエッチングにより大きなダメージを受ける。
　次に、図７Ｂに示すように、洗浄によりレジスト７を除去する際に、エッチングによるダメージを受けた金属膜１７の一部から銅が流出し、欠陥４０が形成される。
　次に、図７Ｃに示すように、素子形成領域２０においてビアホール６内に露出する第１のライナー膜４を除去する。本工程においても、金属膜１７はダメージを受ける。続いて、図８Ａに示すように、エッチングによる反応生成物を洗浄により除去する。この際に、金属膜１７がエッチングによって受けたダメージにより、金属膜１７に欠陥４２が生じる。
　次に、図８Ｂに示すように、めっき法により、素子形成領域２０におけるビアホール６内及び配線溝９内、パッド形成領域３０におけるパッド用孔６Ａ内、パッド用凹部９Ｄ内に銅を埋め込んだ後、CMP法により余剰の銅を除去する。これにより、ビアホール６内に第１のビア１０を形成し、配線溝９内に第２の金属配線１１を形成する。本工程では、パッド用孔６Ａ内及びパッド用凹部９Ｄ内に銅が埋め込まれることにより、これらの銅及び金属膜１７を含むランディングパッド１２Ｂが形成される。従って、参考例に係る方法で作製されたランディングパッド１２Ｂの下面位置は、第１の金属配線３の下面位置と等しくなっている。
　参考例に係る方法では、製造工程中に金属膜１７に生じた欠陥４０、４２が埋め込まれずに空洞として残る。
　次いで、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２Ｂ上に厚さ６０ｎｍの炭化ケイ素からなる第２のライナー膜１３を形成する。
　この後、図８Ｃに示すように、第２のライナー膜１３上に、公知のCVD法等により窒化ケイ素からなる厚さ１０００ｎｍのパッシベーション膜１４を形成する。次に、図８Ｄに示すように、基板１を裏面側から削って基板１の厚さを約３００～４００μｍにする。次いで、基板１の裏面上に、絶縁膜１５を形成する。続いて、リソグラフィとエッチング法とにより、絶縁膜１５と基板１とを裏面側からエッチングする。この際には、ランディングパッド１２Ｂの一部までエッチングを行い、ビアホール１６を形成する。次いで、公知のめっき法等によりビアホール１６内に銅を埋め込んだ後、CMPにより余剰の銅を除去することにより、基板１を貫通し、ランディングパッド１２Ｂに接続するTSV（第２のビア）２５を形成する。
　参考例に係る半導体装置では、ランディングパッド１２Ｂ内に欠陥４０、４２が生じるので、ランディングパッド１２ＢとTSV２５との間で接続不良を起こす場合がある。
　一方、本実施形態の半導体装置では、ランディングパッド１２内にエッチングによるダメージが入らないので、ランディングパッド１２とTSV２５との間に接続不良は起こらない。また、本実施形態の半導体装置では、ランディングパッド１２の下面位置を第１の金属配線３よりも低い位置にすることができるので、参考例に係る半導体装置よりもランディングパッド１２を厚くすることができ、ビアホール１６を形成する際にランディングパッド１２の突き抜けが生じにくくなっている。
　また、本実施形態の方法では、ランディングパッド１２を形成するための凹部の形成は配線溝９やビアホール６を形成する工程と同時に行うことができ、ランディングパッド１２用の銅膜の形成は第２の金属配線１１及び第１のビア１０の形成と同時に行うことができるので、工程を増やすことなくランディングパッド１２を形成することができる。
　－半導体装置の構成－
　以上の方法によって作製される本実施形態実施形態の半導体装置は、図４Ｄに示すように、素子形成領域（第１の領域）２０と、パッド形成領域（第２の領域）３０とが形成された基板１と、基板１の上面上に形成された第１の層間膜２と、素子形成領域２０において、第１の層間膜２の上部に埋め込まれた第１の金属配線３と、第１の層間膜２上及び第１の金属配線３上に形成された第２の層間膜５と、素子形成領域２０において、第２の層間膜５の上部に埋め込まれた第２の金属配線１１と、第２の層間膜５を貫通し、第１の金属配線３と第２の金属配線１１とを電気的に接続する第１のビア１０と、パッド形成領域３０において、第１の層間膜２の上部に埋め込まれるとともに、第２の層間膜５を貫通するランディングパッド１２と、パッド形成領域３０において、基板１の裏面側から基板１及び第１の層間膜２を貫通し、ランディングパッド１２に接続するTSV（第２のビア）２５とを備えている。本実施形態の半導体装置はまた、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２上に形成された第２のライナー膜１３と、第２のライナー膜１３上に形成されたパッシベーション膜１４とを備えている。
　ランディングパッド１２の下面位置は、第１の金属配線３の下面位置と異なっており、第１の金属配線３の下面位置よりも低い位置にある。
　基板１は、シリコン等の半導体で構成されていてもよいが、これに限定されない。第１の層間膜２及び第２の層間膜５は、例えば酸化ケイ素等の絶縁膜で構成されている。第１の層間膜２及び第２の層間膜５は酸化ケイ素以外の絶縁体で構成されていてもよく、公知のLow-ｋ膜であってもよい。
　ランディングパッド１２、第１の金属配線３及び第２の金属配線１１は、銅又は銅を主成分とする合金等で構成されていてもよいし、銅以外の導電性物質で構成されていてもよい。ランディングパッド１２は、第２の金属配線１１及び第１のビア１０と同じ材料で構成されていてもよい。
　第１の金属配線３、第２の金属配線１１及び第１のビア、ランディングパッド１２及びTSV２５は、それぞれ銅等のみで構成されていてもよいが、配線溝又は凹部の内面に沿って薄く形成されたバリアメタル層と、銅等からなる金属層との二層で構成されていてもよく、これ以外の構成を有していてもよい。
　本実施形態の半導体装置では、ランディングパッド１２の厚みは、第１の金属配線３の高さと、第１のビア１０の高さと、第２の金属配線１１の高さの合計値よりも厚くなっている。
　また、本実施形態の半導体装置では、二層の金属配線層が設けられた例を示しているが、さらに多層の金属配線が設けられていてもよい。この場合、ランディングパッド１２は、上下で隣り合う２層の金属配線を形成する工程を利用して設けられていればよく、少なくとも１層の金属配線とこれに接続されたビアの合計高さよりも厚く形成されていればよい。
　第１の層間膜２の厚さは例えば４００ｎｍ程度であってもよい。また、ランディングパッド１２の直径は約７０μｍ程度であってもよく、厚さは約３６０ｎｍ～３９０ｎｍ程度であってもよい。
　（第２の実施形態）
　本発明の第２の実施形態に係る半導体装置の製造方法を説明する。
　図９Ａ～Ｃ、図１０Ａ～Ｃは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。本実施形態の方法は、図２Ｂに示す工程まで第１の実施形態の方法と同じである。従って、図２Ｂに示す工程の後の工程について、以下に説明する。
　図９Ａに示すように、素子形成領域２０では配線形成領域が開口し、パッド形成領域３０ではパッド用孔６Ａを覆うレジスト８を形成する。
　次に、図９Ｂに示すように、レジスト８を用いて第２の層間膜５をエッチングすることにより、素子形成領域２０に配線溝９を形成する。この際に、パッド形成領域３０では第１のライナー膜４はエッチングされない。
　次に、図９Ｃに示すように、洗浄によりレジスト７、８を除去する。
　次に、図１０Ａに示すように、エッチングにより第１のライナー膜４のうちビアホール６内に露出する部分を除去する。また、第１のライナー膜４の除去と同時にパッド形成領域３０において第１のライナー膜４の一部及び第１の層間膜２の一部が除去され、パッド用凹部９Ｃが形成される。
　続いて、図１０Ｂに示すように、基板を洗浄後、めっき法により、素子形成領域２０内のビアホール６内及び配線溝９内、パッド形成領域３０内のパッド用孔６Ａ内及びパッド用凹部９Ｃ内に銅を埋め込んだ後、CMP法により余剰の銅を除去する。これにより、ビアホール６内に第１のビア１０を形成し、配線溝９内に第２の金属配線１１を形成する。また、パッド用凹部９Ｃ内及びパッド用孔６Ａ内にランディングパッド１２を形成する。この際に、ランディングパッド１２の下面位置は、第１の金属配線３の下面位置よりも浅くなっている。ランディングパッド１２の厚さは、約２４０ｎｍである。
　その後、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２上に厚さ６０ｎｍの炭化ケイ素からなる第２のライナー膜１３を形成する。
　次に、図１０Ｃに示すように、第２のライナー膜１３上に、公知のCVD法等により窒化ケイ素からなる厚さ１０００ｎｍのパッシベーション膜１４を形成する。次いで、基板１を裏面側から削って基板１の厚さを約３００～４００μｍにする。続いて、基板１の裏面上に、絶縁膜１５を形成する。その後、リソグラフィとエッチング法とにより絶縁膜１５と基板１とを裏面側からエッチングする。この際には、ランディングパッド１２の一部までエッチングを行い、ビアホール１６を形成する。次いで、公知のめっき法等によりビアホール１６内に銅を埋め込んだ後、CMPにより余剰の銅を除去することにより、基板１を貫通し、ランディングパッド１２に接続するTSV（第２のビア）２５を形成する。
　以上の方法によっても、ランディングパッド１２は一度に形成した金属膜で形成されるので、当該金属膜がエッチングによるダメージを受けることがない。このため、ランディングパッド１２内に欠陥が生じることがないので、TSV２５とランディングパッド１２との間に接続不良が生じにくくなっている。
　また、本実施形態の方法によれば、ランディングパッド１２の厚みを第１のビア１０の高さと第２の金属配線１１の高さとの合計値よりも厚くすることができるので、TSV２５の形成時にランディングパッド１２の突き抜けが生じにくくなっている。
　（その他の実施形態）
　図１１Ａ～Ｃ、図１２Ａ～Ｃ、図１３Ａ～Ｃ、図１４Ａ、Ｂは、本発明の他の実施形態に係る半導体装置の製造方法を説明する断面図である。
　ここでは、パッド形成領域３０内に素子形成領域２０内と同じサイズのビアホール６Ｂを形成する場合の半導体装置について説明する。
　図１１Ａに示すように、パッド形成領域３０内には、第１の金属配線３と同じ深さ位置に金属膜１７が設けられている。第１の金属配線３上、金属膜１７上及び第１の層間膜２上に第１のライナー膜４を形成する。次いで、第１のライナー膜４上に第２の層間膜５を形成した後、素子形成領域２０にはビアホール６を形成し、パッド形成領域３０にはビアホール６Ｂを形成する。ここで、ビアホール６とビアホール６Ｂの径は同じである。
　次に、図１１Ｂに示すように、基板上にレジスト７を形成する。本工程では、ビアホール６、６Ｂ内にレジスト７が埋め込まれる。次いで、図１１Ｃに示すように、レジスト７をエッチバックすることにより、ビアホール６、６Ｂ内にレジスト７を部分的に残す。
　次いで、図１２Ａに示すように、配線溝を形成するためのレジスト８を第２の層間膜５上に形成する。この際に、レジスト８には、ビアホール６Ｂが形成された領域に開口が形成される。
　次に、図１２Ｂに示すように、レジスト８をマスクとして第２の層間膜５をエッチングし、配線溝９を形成する。ビアホール６Ｂ内にはレジスト７が残っているので、本工程において金属膜１７が露出することはない。本工程により、パッド形成領域３０では、パッド用孔９Ｅが形成される。
　次いで、図１２Ｃに示すように、洗浄によりレジスト７、８を除去する。続いて、図１３Ａに示すように、素子形成領域２０内及びパッド形成領域３０内で、第１のライナー膜４のうち露出している部分をエッチングにより除去する。次いで、図１３Ｂに示すように、基板を洗浄する。図１３Ａに示す工程では、素子形成領域２０とパッド形成領域３０とで同じ厚さの第１のライナー膜４を除去するので、金属膜１７がエッチングによりダメージを受けにくくなっている。このため、図１３Ｂに示す工程では、金属膜１７に欠陥が発生しにくくなっている。
　次に、図１３Ｃに示すように、めっき法によってビアホール６、６Ｂ、配線溝９、パッド用孔９Ｅ内に銅を埋め込んだ後、CMP法によって余剰の銅を除去することにより、第１のビア１０及び第２の金属配線１１、第３のビア１０Ａ及び金属膜１１Ａを形成する。ここで、金属膜１７、第３のビア１０Ａ及び金属膜１１Ａはランディングパッド１２Ｃを構成する。その後、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２上に厚さ６０ｎｍの炭化ケイ素からなる第２のライナー膜１３を形成する。
　次に、図１４Ａに示すように、第２のライナー膜１３上に、公知のCVD法等により窒化ケイ素からなる厚さ１０００ｎｍのパッシベーション膜１４を形成する。次いで、図１４Ｂに示すように、基板１を裏面側から削って基板１の厚さを約３００～４００μｍにする。続いて、基板１の裏面上に絶縁膜１５を形成する。その後、リソグラフィとエッチング法とにより絶縁膜１５と基板１とを裏面側からエッチングする。この際には、第１のライナー膜４及び第２の層間膜５の一部を除去するとともに、ランディングパッド１２Ｃの一部までエッチングを行い、ビアホール１６を形成する。次いで、公知のめっき法等によりビアホール１６内に銅を埋め込んだ後、CMPにより余剰の銅を除去することにより、基板１を貫通し、ランディングパッド１２Ｃに接続するTSV（第２のビア）２５を形成する。
　本実施形態の方法によっても、ランディングパッド１２Ｃの内部に欠陥が生じないので、ランディングパッド１２ＣとTSV２５との間の接続不良を抑えることができる。
　ただし、本実施形態の方法によれば、パッド形成領域３０において、ビアホール６Ｂ間には第１のライナー膜４及び第２の層間膜５が存在しているので、ビアホール１６を形成する際に、ランディングパッド１２Ｃ上で確実にエッチングを停止しにくくなっている。
　このため、パッド形成領域３０に小さい径のビアを形成するのは好ましくない。従って、パッド形成領域３０内では、素子形成領域２０内の第１のビア１０よりも径の大きいビアを形成することが好ましい。
　なお、以上で説明した半導体装置及びその製造方法は、実施形態の一例であって、半導体装置の構成、各層の膜厚やサイズ、材質等は適宜変更可能である。例えば、パッド形成領域３０におけるレジスト８の開口のサイズはパッド用孔６Ａよりも大きくてもよいが、パッド用孔６Ａと同じ又はパッド用孔６Ａ以下のサイズであってもよい。
　本発明に係る半導体装置及びその製造方法は、TSV構造を設けた様々な半導体装置に適用できる。
１　基板
２　第１の層間膜
３　第１の金属配線
４　第１のライナー膜
５　第２の層間膜
６、６Ｂ　ビアホール
６Ａ　パッド用孔
７、８　レジスト
９　配線溝
９Ａ、９Ｂ、９Ｃ、９Ｄ　パッド用凹部
９Ｅ　パッド用孔
１０　第１のビア
１０Ａ　第３のビア
１１　第２の金属配線
１１Ａ　金属膜
１２、１２Ｂ、１２Ｃ　ランディングパッド
１３　第２のライナー膜
１４　パッシベーション膜
１５　絶縁膜
１６　ビアホール
１７　金属膜
２０　素子形成領域
２５　TSV
３０　パッド形成領域
４０、４２　欠陥

Claims (8)

  1. 　第１の領域と、第２の領域とが形成された基板と、
    　前記基板の上面上に形成された第１の層間膜と、
    　前記第１の領域において、前記第１の層間膜の上部に埋め込まれた第１の金属配線と、
    　前記第１の層間膜上及び前記第１の金属配線上に形成された第２の層間膜と、
    　前記第１の領域において、前記第２の層間膜の上部に埋め込まれた第２の金属配線と、
    　前記第２の層間膜を貫通し、前記第１の金属配線と前記第２の金属配線とを電気的に接続する第１のビアと、
    　前記第２の領域において、前記第１の層間膜の上部に埋め込まれるとともに、前記第２の層間膜を貫通するランディングパッドと、
    　前記第２の領域において、前記基板の裏面側から前記基板及び前記第１の層間膜を貫通し、前記ランディングパッドに接続する第２のビアとを備え、
    　前記ランディングパッドの下面位置は、前記第１の金属配線の下面位置と異なっている半導体装置。
  2. 　請求項１において、
    　前記第１のビアと前記第２の金属配線とは同一の材料で構成されており、
    　前記ランディングパッドは、前記第１の層間膜の上部から前記第２の層間膜内に亘って設けられ、且つ前記第１のビア及び前記第２の金属配線と同一の材料で構成されている金属膜を有していることを特徴とする半導体装置。
  3. 　請求項１又は２において、
    　前記ランディングパッドの下面位置は、前記第１の金属配線の下面位置よりも低く、前記ランディングパッドの厚みは、前記第１の金属配線の高さと、前記第１のビアの高さと、前記第２の金属配線の高さとの和よりも厚いことを特徴とする半導体装置。
  4. 　第１の領域と第２の領域とが形成された基板の上面上に第１の層間膜と、前記第１の層間膜の上部に埋め込まれた第１の金属配線とを形成する工程と、
    　前記第１の層間膜上及び前記第１の金属配線上に、第２の層間膜を形成する工程と、
    　前記第１の領域において、前記第２の層間膜内の配線溝と、前記第１の金属配線の上方で前記第２の層間膜を貫通する第１のビアホールとをそれぞれ形成する工程と、
    　前記配線溝及び前記第１のビアホールを形成する際に、前記第２の領域において、前記第１の層間膜の上部にパッド用凹部を形成するとともに、前記第２の層間膜を貫通するパッド用孔を形成する工程と、
    　前記第１のビアホール、前記配線溝、前記パッド用凹部及び前記パッド用孔内に金属を埋め込むことによって前記第１のビアホール内に第１のビアを形成するとともに、前記配線溝内に第２の金属配線を形成し、且つ前記パッド用凹部及び前記パッド用孔内にランディングパッドを形成する工程と、
    　前記第２の領域において、前記基板の裏面側から前記基板及び前記第１の層間膜を貫通し、前記ランディングパッドに接続する第２のビアを形成する工程とを備えている半導体装置の製造方法。
  5. 　請求項４において、
    　前記第１のビアホールを形成するのと同時に、前記パッド用孔を形成し、
    　前記配線溝を形成するのと同時に、前記パッド用凹部の少なくとも一部を形成することを特徴とする半導体装置の製造方法。
  6. 　請求項４において、
    　前記第１の金属配線を形成する工程の後、前記第２の層間膜を形成する工程の前に、前記第１の金属配線上及び前記第１の層間膜上に絶縁体からなるライナー膜を形成する工程をさらに備えており、
    　前記第１のビアホールを形成するのと同時に、前記パッド用孔を形成し、
    　前記ライナー膜のうち前記第１のビアホールによって露出された部分を除去するのと同時に、前記第２の領域において前記パッド用凹部を形成することを特徴とする半導体装置の製造方法。
  7. 　請求項４～６のうちいずれか１つにおいて、
    　前記第１の金属配線の下面高さと前記ランディングパッドの下面高さとは互いに異なっていることを特徴とする半導体装置の製造方法。
  8. 　請求項４～７のうちいずれか１つにおいて、
    　前記第１のビアホールを形成する工程では、前記第２の領域内の前記第２の層間膜に、前記第１のビアよりも大きい直径を有する第３のビアを形成することを特徴とする半導体装置の製造方法。
PCT/JP2017/004961 2016-02-29 2017-02-10 半導体装置及びその製造方法 Ceased WO2017150146A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018503002A JP6568994B2 (ja) 2016-02-29 2017-02-10 半導体装置及びその製造方法
EP17759617.8A EP3407376B1 (en) 2016-02-29 2017-02-10 Semiconductor device and method for manufacturing same
KR1020187025368A KR102116060B1 (ko) 2016-02-29 2017-02-10 반도체 장치 및 그 제조방법
CN201780010885.5A CN108701614A (zh) 2016-02-29 2017-02-10 半导体装置及其制造方法
US16/114,303 US10483125B2 (en) 2016-02-29 2018-08-28 Semiconductor device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-036622 2016-02-29
JP2016036622 2016-02-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/114,303 Continuation US10483125B2 (en) 2016-02-29 2018-08-28 Semiconductor device and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2017150146A1 true WO2017150146A1 (ja) 2017-09-08

Family

ID=59742781

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/004961 Ceased WO2017150146A1 (ja) 2016-02-29 2017-02-10 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US10483125B2 (ja)
EP (1) EP3407376B1 (ja)
JP (1) JP6568994B2 (ja)
KR (1) KR102116060B1 (ja)
CN (1) CN108701614A (ja)
WO (1) WO2017150146A1 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158038B1 (en) 2018-05-17 2018-12-18 Hi Llc Fast-gated photodetector architectures comprising dual voltage sources with a switch configuration
US10340408B1 (en) 2018-05-17 2019-07-02 Hi Llc Non-invasive wearable brain interface systems including a headgear and a plurality of self-contained photodetector units configured to removably attach to the headgear
US10515993B2 (en) 2018-05-17 2019-12-24 Hi Llc Stacked photodetector assemblies
US10868207B1 (en) 2019-06-06 2020-12-15 Hi Llc Photodetector systems with low-power time-to-digital converter architectures to determine an arrival time of photon at a photodetector based on event detection time window
US11006876B2 (en) 2018-12-21 2021-05-18 Hi Llc Biofeedback for awareness and modulation of mental state using a non-invasive brain interface system and method
US11081611B2 (en) 2019-05-21 2021-08-03 Hi Llc Photodetector architectures for efficient fast-gating comprising a control system controlling a current drawn by an array of photodetectors with a single photon avalanche diode
US11096620B1 (en) 2020-02-21 2021-08-24 Hi Llc Wearable module assemblies for an optical measurement system
US11187575B2 (en) 2020-03-20 2021-11-30 Hi Llc High density optical measurement systems with minimal number of light sources
US11245404B2 (en) 2020-03-20 2022-02-08 Hi Llc Phase lock loop circuit based signal generation in an optical measurement system
US11515014B2 (en) 2020-02-21 2022-11-29 Hi Llc Methods and systems for initiating and conducting a customized computer-enabled brain research study
US11607132B2 (en) 2020-03-20 2023-03-21 Hi Llc Temporal resolution control for temporal point spread function generation in an optical measurement system
US11630310B2 (en) 2020-02-21 2023-04-18 Hi Llc Wearable devices and wearable assemblies with adjustable positioning for use in an optical measurement system
US11645483B2 (en) 2020-03-20 2023-05-09 Hi Llc Phase lock loop circuit based adjustment of a measurement time window in an optical measurement system
US11771362B2 (en) 2020-02-21 2023-10-03 Hi Llc Integrated detector assemblies for a wearable module of an optical measurement system
US11813041B2 (en) 2019-05-06 2023-11-14 Hi Llc Photodetector architectures for time-correlated single photon counting
US11819311B2 (en) 2020-03-20 2023-11-21 Hi Llc Maintaining consistent photodetector sensitivity in an optical measurement system
US11857348B2 (en) 2020-03-20 2024-01-02 Hi Llc Techniques for determining a timing uncertainty of a component of an optical measurement system
US11864867B2 (en) 2020-03-20 2024-01-09 Hi Llc Control circuit for a light source in an optical measurement system by applying voltage with a first polarity to start an emission of a light pulse and applying voltage with a second polarity to stop the emission of the light pulse
US11877825B2 (en) 2020-03-20 2024-01-23 Hi Llc Device enumeration in an optical measurement system
US11883181B2 (en) 2020-02-21 2024-01-30 Hi Llc Multimodal wearable measurement systems and methods
US11903676B2 (en) 2020-03-20 2024-02-20 Hi Llc Photodetector calibration of an optical measurement system
US11950879B2 (en) 2020-02-21 2024-04-09 Hi Llc Estimation of source-detector separation in an optical measurement system
US11969259B2 (en) 2020-02-21 2024-04-30 Hi Llc Detector assemblies for a wearable module of an optical measurement system and including spring-loaded light-receiving members
US12029558B2 (en) 2020-02-21 2024-07-09 Hi Llc Time domain-based optical measurement systems and methods configured to measure absolute properties of tissue
US12059262B2 (en) 2020-03-20 2024-08-13 Hi Llc Maintaining consistent photodetector sensitivity in an optical measurement system
US12059270B2 (en) 2020-04-24 2024-08-13 Hi Llc Systems and methods for noise removal in an optical measurement system
US12085789B2 (en) 2020-03-20 2024-09-10 Hi Llc Bias voltage generation in an optical measurement system
US12138068B2 (en) 2020-03-20 2024-11-12 Hi Llc Techniques for characterizing a nonlinearity of a time-to-digital converter in an optical measurement system
US12144653B2 (en) 2020-02-21 2024-11-19 Hi Llc Systems, circuits, and methods for reducing common-mode noise in biopotential recordings
WO2026084990A1 (en) * 2024-10-15 2026-04-23 Lam Research Corporation Etching through silicon vias having different sizes with minimum depth loading

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163758B1 (en) * 2017-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US10420498B1 (en) 2018-06-20 2019-09-24 Hi Llc Spatial and temporal-based diffusive correlation spectroscopy systems and methods
US11213206B2 (en) 2018-07-17 2022-01-04 Hi Llc Non-invasive measurement systems with single-photon counting camera
KR102793910B1 (ko) 2020-03-26 2025-04-08 삼성전자주식회사 관통 실리콘 비아를 포함하는 집적 회로 반도체 소자
US12322679B2 (en) * 2021-03-18 2025-06-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor die including through substrate via barrier structure and methods for forming the same
US12506050B1 (en) 2024-11-06 2025-12-23 Globalfoundries Singapore Pte. Ltd. Face bonded semiconductor device with through oxide via and metal plug

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009107742A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 半導体装置
JP2012028696A (ja) * 2010-07-27 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013077711A (ja) * 2011-09-30 2013-04-25 Sony Corp 半導体装置および半導体装置の製造方法
JP2014072296A (ja) * 2012-09-28 2014-04-21 Canon Inc 半導体装置
JP2015079961A (ja) 2013-10-15 2015-04-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｔｓｖ構造を具備した集積回路素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582095B (en) 2003-04-10 2004-04-01 Nanya Technology Corp Bit line contact and method for forming the same
JP5034740B2 (ja) * 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
US8860147B2 (en) * 2007-11-26 2014-10-14 Texas Instruments Incorporated Semiconductor interconnect
US8749028B2 (en) * 2009-07-01 2014-06-10 Hitachi, Ltd. Semiconductor device with silicon through electrode and moisture barrier
US9293366B2 (en) * 2010-04-28 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias with improved connections
US9219032B2 (en) * 2012-07-09 2015-12-22 Qualcomm Incorporated Integrating through substrate vias from wafer backside layers of integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009107742A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 半導体装置
JP2012028696A (ja) * 2010-07-27 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013077711A (ja) * 2011-09-30 2013-04-25 Sony Corp 半導体装置および半導体装置の製造方法
JP2014072296A (ja) * 2012-09-28 2014-04-21 Canon Inc 半導体装置
JP2015079961A (ja) 2013-10-15 2015-04-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｔｓｖ構造を具備した集積回路素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3407376A4

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437538B2 (en) 2018-05-17 2022-09-06 Hi Llc Wearable brain interface systems including a headgear and a plurality of photodetector units each housing a photodetector configured to be controlled by a master control unit
US10340408B1 (en) 2018-05-17 2019-07-02 Hi Llc Non-invasive wearable brain interface systems including a headgear and a plurality of self-contained photodetector units configured to removably attach to the headgear
US10424683B1 (en) 2018-05-17 2019-09-24 Hi Llc Photodetector comprising a single photon avalanche diode and a capacitor
US10515993B2 (en) 2018-05-17 2019-12-24 Hi Llc Stacked photodetector assemblies
US10672935B2 (en) 2018-05-17 2020-06-02 Hi Llc Non-invasive wearable brain interface systems including a headgear and a plurality of self-contained photodetector units
US10672936B2 (en) 2018-05-17 2020-06-02 Hi Llc Wearable systems with fast-gated photodetector architectures having a single photon avalanche diode and capacitor
US10847563B2 (en) 2018-05-17 2020-11-24 Hi Llc Wearable systems with stacked photodetector assemblies
US10158038B1 (en) 2018-05-17 2018-12-18 Hi Llc Fast-gated photodetector architectures comprising dual voltage sources with a switch configuration
US11004998B2 (en) 2018-05-17 2021-05-11 Hi Llc Wearable brain interface systems including a headgear and a plurality of photodetector units
US11903713B2 (en) 2018-12-21 2024-02-20 Hi Llc Biofeedback for awareness and modulation of mental state using a non-invasive brain interface system and method
US11006876B2 (en) 2018-12-21 2021-05-18 Hi Llc Biofeedback for awareness and modulation of mental state using a non-invasive brain interface system and method
US11813041B2 (en) 2019-05-06 2023-11-14 Hi Llc Photodetector architectures for time-correlated single photon counting
US11081611B2 (en) 2019-05-21 2021-08-03 Hi Llc Photodetector architectures for efficient fast-gating comprising a control system controlling a current drawn by an array of photodetectors with a single photon avalanche diode
US10868207B1 (en) 2019-06-06 2020-12-15 Hi Llc Photodetector systems with low-power time-to-digital converter architectures to determine an arrival time of photon at a photodetector based on event detection time window
US11398578B2 (en) 2019-06-06 2022-07-26 Hi Llc Photodetector systems with low-power time-to-digital converter architectures to determine an arrival time of photon at a photodetector based on event detection time window
US11515014B2 (en) 2020-02-21 2022-11-29 Hi Llc Methods and systems for initiating and conducting a customized computer-enabled brain research study
US11883181B2 (en) 2020-02-21 2024-01-30 Hi Llc Multimodal wearable measurement systems and methods
US12029558B2 (en) 2020-02-21 2024-07-09 Hi Llc Time domain-based optical measurement systems and methods configured to measure absolute properties of tissue
US11630310B2 (en) 2020-02-21 2023-04-18 Hi Llc Wearable devices and wearable assemblies with adjustable positioning for use in an optical measurement system
US11969259B2 (en) 2020-02-21 2024-04-30 Hi Llc Detector assemblies for a wearable module of an optical measurement system and including spring-loaded light-receiving members
US11771362B2 (en) 2020-02-21 2023-10-03 Hi Llc Integrated detector assemblies for a wearable module of an optical measurement system
US12144653B2 (en) 2020-02-21 2024-11-19 Hi Llc Systems, circuits, and methods for reducing common-mode noise in biopotential recordings
US11950879B2 (en) 2020-02-21 2024-04-09 Hi Llc Estimation of source-detector separation in an optical measurement system
US11096620B1 (en) 2020-02-21 2021-08-24 Hi Llc Wearable module assemblies for an optical measurement system
US11607132B2 (en) 2020-03-20 2023-03-21 Hi Llc Temporal resolution control for temporal point spread function generation in an optical measurement system
US11245404B2 (en) 2020-03-20 2022-02-08 Hi Llc Phase lock loop circuit based signal generation in an optical measurement system
US11864867B2 (en) 2020-03-20 2024-01-09 Hi Llc Control circuit for a light source in an optical measurement system by applying voltage with a first polarity to start an emission of a light pulse and applying voltage with a second polarity to stop the emission of the light pulse
US11857348B2 (en) 2020-03-20 2024-01-02 Hi Llc Techniques for determining a timing uncertainty of a component of an optical measurement system
US11903676B2 (en) 2020-03-20 2024-02-20 Hi Llc Photodetector calibration of an optical measurement system
US11819311B2 (en) 2020-03-20 2023-11-21 Hi Llc Maintaining consistent photodetector sensitivity in an optical measurement system
US11645483B2 (en) 2020-03-20 2023-05-09 Hi Llc Phase lock loop circuit based adjustment of a measurement time window in an optical measurement system
US11877825B2 (en) 2020-03-20 2024-01-23 Hi Llc Device enumeration in an optical measurement system
US12059262B2 (en) 2020-03-20 2024-08-13 Hi Llc Maintaining consistent photodetector sensitivity in an optical measurement system
US11187575B2 (en) 2020-03-20 2021-11-30 Hi Llc High density optical measurement systems with minimal number of light sources
US12085789B2 (en) 2020-03-20 2024-09-10 Hi Llc Bias voltage generation in an optical measurement system
US12138068B2 (en) 2020-03-20 2024-11-12 Hi Llc Techniques for characterizing a nonlinearity of a time-to-digital converter in an optical measurement system
US12059270B2 (en) 2020-04-24 2024-08-13 Hi Llc Systems and methods for noise removal in an optical measurement system
WO2026084990A1 (en) * 2024-10-15 2026-04-23 Lam Research Corporation Etching through silicon vias having different sizes with minimum depth loading

Also Published As

Publication number Publication date
KR20180110011A (ko) 2018-10-08
JPWO2017150146A1 (ja) 2018-12-20
KR102116060B1 (ko) 2020-05-27
US20180366342A1 (en) 2018-12-20
CN108701614A (zh) 2018-10-23
EP3407376A1 (en) 2018-11-28
EP3407376B1 (en) 2020-04-01
JP6568994B2 (ja) 2019-08-28
US10483125B2 (en) 2019-11-19
EP3407376A4 (en) 2019-03-27

Similar Documents

Publication Publication Date Title
JP6568994B2 (ja) 半導体装置及びその製造方法
JP4102246B2 (ja) 半導体装置及びその製造方法
JP5096278B2 (ja) 半導体装置及び半導体装置の製造方法
CN105575828B (zh) 一种半导体器件的制作方法
WO2010035481A1 (ja) 半導体装置および半導体装置の製造方法
CN110120372A (zh) 具有衬底通孔结构的器件及其形成方法
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
JP2015167153A (ja) 集積回路装置及びその製造方法
JP4338614B2 (ja) 半導体装置およびその製造方法
CN107564850A (zh) 互连结构及其制造方法
JP5377657B2 (ja) 半導体装置の製造方法
JP4231055B2 (ja) 半導体装置及びその製造方法
JP5078823B2 (ja) 半導体装置
JP4646591B2 (ja) 半導体装置及びその製造方法
JP2005116788A (ja) 半導体装置
JP4110829B2 (ja) 半導体装置の製造方法
JP2006093402A (ja) 半導体装置の製造方法
JP5424551B2 (ja) 半導体装置
CN101501837B (zh) 一种用于铜工艺无边导通孔的自对准氮化硅覆层方法
KR100781422B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100789612B1 (ko) 금속 배선 형성 방법
JP2009038080A (ja) 半導体装置及びその製造方法
JP2008124070A (ja) 半導体装置
JP2008021865A (ja) 配線構造、半導体装置、配線の製造方法および半導体装置の製造方法
JP2002134609A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018503002

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2017759617

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187025368

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017759617

Country of ref document: EP

Effective date: 20180824