WO2017154973A1 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
WO2017154973A1
WO2017154973A1 PCT/JP2017/009212 JP2017009212W WO2017154973A1 WO 2017154973 A1 WO2017154973 A1 WO 2017154973A1 JP 2017009212 W JP2017009212 W JP 2017009212W WO 2017154973 A1 WO2017154973 A1 WO 2017154973A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
semiconductor layer
protrusion
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/009212
Other languages
English (en)
French (fr)
Inventor
豪 小池
弘 勝野
広持 加賀
正和 澤野
郁雄 任
宮部　主之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to EP17763313.8A priority Critical patent/EP3428977A4/en
Priority to CN201780016088.8A priority patent/CN109075225B/zh
Priority to JP2018504553A priority patent/JP6916777B2/ja
Priority to US16/082,911 priority patent/US10559716B2/en
Publication of WO2017154973A1 publication Critical patent/WO2017154973A1/ja
Anticipated expiration legal-status Critical
Priority to US16/720,083 priority patent/US11145790B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/872—Periodic patterns for optical field-shaping, e.g. photonic bandgap structures

Definitions

  • Embodiments of the present invention relate to a semiconductor light emitting device and a method of manufacturing the same.
  • the semiconductor light emitting device has a p-type semiconductor layer, a light emitting layer, and an n-type semiconductor layer. A voltage is applied to the semiconductor light emitting element, and carriers are injected into the light emitting layer, whereby light is emitted from the light emitting layer. It is desirable that the light emitted from the light emitting layer be efficiently extracted to the outside of the semiconductor light emitting device.
  • the problem to be solved by the present invention is to provide a semiconductor light emitting device capable of improving the light extraction efficiency and a method of manufacturing the same.
  • the semiconductor light emitting device has a laminate.
  • the stacked body includes a first semiconductor layer of a first conductivity type, a light emitting layer provided on the first semiconductor layer, and a second semiconductor layer of a second conductivity type provided on the light emitting layer. And.
  • the stacked body has a first protrusion on an upper surface that protrudes in a first direction from the first semiconductor layer toward the light emitting layer. The length in the second direction perpendicular to the first direction of the first protrusion decreases in the first direction.
  • the first protrusion has a first portion and a second portion. The first portion has a first side inclined with respect to the first direction. The second portion is provided below the first portion and has a second side inclined with respect to the first direction. The second side surface is curved so as to be convex downward.
  • FIG. 7 is a process cross-sectional view illustrating a manufacturing process of the semiconductor light emitting device according to the first embodiment.
  • FIG. 7 is a process cross-sectional view illustrating a manufacturing process of the semiconductor light emitting device according to the first embodiment.
  • FIG. 7 is a process cross-sectional view illustrating a manufacturing process of the semiconductor light emitting device according to the first embodiment.
  • FIG. 7 is an enlarged cross-sectional view showing a manufacturing process of the semiconductor light emitting device according to the first embodiment.
  • FIG. 23 is a cross-sectional view taken along the line A-A 'of FIG.
  • FIG. 1 is a cross-sectional view showing the semiconductor light emitting device 1 according to the first embodiment.
  • the semiconductor light emitting element 1 is, for example, a vertical conduction type light emitting diode.
  • the semiconductor light emitting device 1 includes the substrate 101, the p-side electrode 103, the metal layer 105, the contact layer 107, the stacked body LB, the n-side electrode 115, and the insulating layer 117.
  • the stacked body LB includes the p-type semiconductor layer 109, the light emitting layer 111, and the n-type semiconductor layer 113.
  • the substrate 101 is, for example, a silicon substrate.
  • the substrate 101 has an upper surface US and a lower surface BS facing each other.
  • the p-side electrode 103 is provided on the lower surface BS of the substrate 101.
  • the p-side electrode 103 contains, for example, a metal such as gold, nickel, titanium, or aluminum.
  • the metal layer 105 is provided on the upper surface US of the substrate 101.
  • the metal layer 105 contains, for example, tin.
  • the contact layer 107 is provided on the metal layer 105.
  • the contact layer 107 is further surrounded by the metal layer 105 along the XY plane.
  • the contact layer 107 has, for example, a structure in which a nickel layer and a silver layer are stacked.
  • the p-type semiconductor layer 109 is provided on the metal layer 105 and the contact layer 107.
  • the p-type semiconductor layer 109 is in ohmic contact with the contact layer 107.
  • the p-type semiconductor layer 109 is, for example, a gallium nitride layer containing a p-type impurity. Magnesium can be used as the p-type impurity.
  • the light emitting layer 111 is provided on the p-type semiconductor layer 109.
  • the light emitting layer 111 is, for example, an undoped gallium nitride layer.
  • undoped means that an impurity is not intentionally added.
  • the n-type semiconductor layer 113 is provided on the light emitting layer 111.
  • the n-type semiconductor layer 113 is, for example, a gallium nitride layer containing an n-type impurity. Silicon can be used as the n-type impurity.
  • the upper surface (the upper surface of the n-type semiconductor layer 113) of the stacked body LB is roughened to form a concavo-convex structure.
  • the n-side electrode 115 is provided on part of the n-type semiconductor layer 113.
  • the n-side electrode 115 is in ohmic contact with the n-type semiconductor layer 113.
  • the n-side electrode 115 contains, for example, a metal such as platinum, gold, nickel, titanium, or aluminum.
  • the insulating layer 117 is provided along the XY plane around the stacked body LB and covers the top surface of the metal layer 105.
  • the roughened upper surface of the stacked body LB and the n-side electrode 115 are exposed without being covered by the insulating layer 117.
  • holes are injected from the p-type semiconductor layer 109 to the light emitting layer 111, and electrons are injected from the n-type semiconductor layer 113 to the light emitting layer 111. Recombination of holes and electrons in the light emitting layer 111 causes light to be emitted from the light emitting layer 111. The light emitted from the light emitting layer 111 is extracted to the outside through the upper surface of the stacked body LB.
  • FIG. 2 is an enlarged plan view showing a part of the top surface of the semiconductor light emitting device 1 according to the first embodiment.
  • FIG. 3 is a cross-sectional view taken along line AA ′ of FIG.
  • a plurality of protrusions 119 are provided on the top surface of the stacked body LB.
  • six protrusions 119 are arranged around one protrusion 119.
  • the arrangement of the plurality of protrusions 119 is arbitrary.
  • the protrusion 119 has a first portion 119a and a second portion 119b.
  • the first portion 119 a is located above the protrusion 119.
  • the second portion 119 b is provided below the first portion 119 a and located below the protrusion 119.
  • the upper surface of the protrusion 119 is, for example, perpendicular to the Z direction.
  • the width (the length in the X direction and the Y direction) of the protrusion 119 is narrower toward the Z direction. Therefore, the side surface S1 of the first portion 119a and the side surface S2 of the second portion 119b are inclined with respect to the Z direction. Further, the side surface S2 is curved so as to be convex downward. The inclination of at least a part of the side surface S2 with respect to the Z direction is smaller than the inclination of the side surface S1 with respect to the Z direction.
  • the side surface S1 is parallel to the direction inclined with respect to the Z direction, but the side surface S1 may be curved so as to be convex upward.
  • the first portion 119a and the second portion 119b are provided, for example, such that the length L2 of the second portion 119b in the Z direction is longer than the length L1 of the first portion 119a in the Z direction.
  • FIGS. 4 to 7 are process cross-sectional views showing manufacturing processes of the semiconductor light emitting device 1 according to the first embodiment.
  • FIG. 7 is an enlarged process sectional view showing a manufacturing process of the semiconductor light emitting device 1 according to the first embodiment.
  • a substrate 131 on which a nitride semiconductor layer is to be grown is prepared.
  • the substrate 131 is, for example, a silicon substrate, a sapphire substrate, a gallium nitride substrate, or the like.
  • the n-type semiconductor layer 113, the light emitting layer 111, and the p-type semiconductor layer 109 are sequentially epitaxially grown on the substrate 131 (FIG. 4A).
  • the contact layer 107 is formed on part of the p-type semiconductor layer 109.
  • a metal layer 105a is formed on the p-type semiconductor layer 109 so as to cover the contact layer 107 (FIG. 4B).
  • the n-type semiconductor layer 113, the light emitting layer 111, the p-type semiconductor layer 109, and the metal layer 105a are patterned, and a part of each outer periphery is removed (FIG. 4C).
  • a substrate 101 different from the substrate 131 is prepared, and the metal layer 105 b is formed on the substrate 101.
  • the metal layer 105a provided on the substrate 131 and the metal layer 105b provided on the substrate 101 are bonded (FIG. 5A). By bonding the metal layers 105a and 105b, the metal layer 105 shown in FIG. 1 is formed.
  • UV light is irradiated from the side of the substrate 131 to peel off the substrate 131 (FIG. 5 (b)).
  • the p-type semiconductor layer 109, the light emitting layer 111, and the n-type semiconductor layer 113 are patterned. Thereby, a stacked body including the p-type semiconductor layer 109, the light emitting layer 111, and the n-type semiconductor layer 113 is formed on the respective contact layers 107 (FIG. 5C).
  • an insulating layer 117 covering the p-type semiconductor layer 109, the light emitting layer 111, and the n-type semiconductor layer 113 is formed (FIG. 6A). Subsequently, part of the insulating layer 117 is removed so that part of the top surface of each n-type semiconductor layer 113 is exposed. The n-side electrode 115 is formed on part of the upper surface of the exposed n-type semiconductor layer 113 (FIG. 6B).
  • FIG. 7 a state of a part of the upper surface of the n-type semiconductor layer 113 is enlarged and shown.
  • a resist film is applied on the n-type semiconductor layer 113.
  • the resist film M is patterned by photolithography to form a resist mask M (FIG. 7A).
  • the n-type semiconductor layer 113 is etched by RIE (Reactive Ion Etching). At this time, the n-type semiconductor layer 113 is etched, and the resist mask M is also etched. Since the etching rate for the corner of the resist mask M is higher than the etching rate for the upper surface and the side surface of the resist mask M, the width of the upper portion of the resist mask M is gradually narrowed (FIG. 7 (b)). If etching is further continued in this state, the width of the lower portion of the resist mask M also narrows, and a part of the n-type semiconductor layer 113 which was initially covered with the resist mask M is exposed. Then, a part of the newly exposed n-type semiconductor layer 113 is etched (FIG. 7C).
  • RIE Reactive Ion Etching
  • the surface to be etched is curved downward, and the etching progresses.
  • the etching progresses in a part of the newly exposed n-type semiconductor layer 113 such that the surface to be etched is parallel to the direction inclined with respect to the Z direction.
  • the etching proceeds such that the surface to be etched protrudes upward.
  • the etching process from FIG. 7A to FIG. 7B is performed by, for example, the RIE method in which the acceleration voltage is set low.
  • the RIE method when a part of the n-type semiconductor layer 113 is removed to form a recess, re-deposition of the etched material occurs from the corner of the bottom of the recess to the lower end of the resist mask M. The redeposited material suppresses the etching of the n-type semiconductor layer 113 immediately below the resist mask M.
  • the acceleration voltage low
  • the anisotropy of etching is reduced, and re-etching of the redeposited material is suppressed, and the inner wall of the recess is curved to be convex downward. Be done.
  • the etching proceeds with the curved inner wall, so that the side surface S2 shown in FIG. 2 and FIG. 3 is formed.
  • the width of the resist mask M is reduced, so that the other part of the n-type semiconductor layer 113 is exposed and etched. At this time, the n-type semiconductor layer 113 is gradually exposed from the outer peripheral side of the resist mask M.
  • the amount of etching of the n-type semiconductor layer 113 increases from the center side of the resist mask M toward the outer periphery, and the surface to be etched inclines downward from the center side of the resist mask M toward the outer periphery, Side surface S1 shown in FIGS. 2 and 3 is formed.
  • the protrusion 119 having the first portion 119a and the second portion 119b is formed.
  • the p-side electrode 103 is formed on the lower surface of the substrate 101, whereby the semiconductor light emitting device 1 shown in FIGS. 1 to 3 is obtained.
  • the protrusion 119 includes the first portion 119a and the second portion 119b which is curved so that the side surface is downwardly convex. According to such a configuration, it is possible to increase the surface area of the upper surface of the laminated body LB as compared with the case where the side surface of the protruding portion 119 is uniformly inclined.
  • the light emitted from the light emitting layer 111 repeats irregular reflection in each semiconductor layer to generate light traveling in various directions in the semiconductor light emitting element.
  • the amount of light incident on the interface between the top surface of the multilayer body LB and the outside from inside the multilayer body LB does not largely depend on the inclination with respect to the Z direction in each portion of the interface.
  • the light extraction amount per unit area at the interface does not largely depend on the inclination of the interface. Therefore, by increasing the surface area of the top surface of the laminated body LB, the amount of light extracted to the outside from the laminated body LB can be increased, and the light extraction efficiency from the semiconductor light emitting element can be improved.
  • the side surface S2 of the second portion 119b is curved downward so that it passes through the side surface S2 as compared to the case where the side surface S2 is curved so as to be convex upward.
  • the side surface S2 of the second portion 119b is curved downward so that it passes through the side surface S2 as compared to the case where the side surface S2 is curved so as to be convex upward.
  • the side surface of the first portion 119a is curved as compared with the case where the side surface is curved.
  • the side surface area can be increased.
  • FIG. 8 is an enlarged plan view showing a part of the top surface of the semiconductor light emitting device 1a according to the first modification of the first embodiment.
  • FIG. 9 is a cross-sectional view taken along line AA ′ of FIG.
  • a plurality of protrusions 119 and a plurality of protrusions 121 are provided on the top surface of the stacked body LB.
  • the plurality of protrusions 119 and the plurality of protrusions 121 are arranged such that at least one protrusion 119 is adjacent to one protrusion 121.
  • the protrusion 119 includes a first portion 119 a and a second portion 119 b as in the semiconductor light emitting device 1.
  • the protrusion 121 has a third portion 121c and a fourth portion 121d.
  • the third portion 121 c is located above the protrusion 121.
  • the fourth portion 121 d is provided below the third portion 121 c and located below the protrusion 121.
  • the upper surface of the protrusion 121 is, for example, perpendicular to the Z direction.
  • the width (the length in the X direction and the Y direction) of the protrusion 121 is narrower toward the Z direction. Therefore, the side surface S3 of the third portion 121c and the side surface S4 of the fourth portion 121d are inclined with respect to the Z direction. Further, the side surface S4 is curved so as to be convex downward. Furthermore, the side surface S3 may be curved so as to be convex upward.
  • the inclination of at least a part of the side surface S4 with respect to the Z direction is smaller than the inclination of the side surface S3 with respect to the Z direction.
  • the height of the protrusion 121 is smaller than the height of the protrusion 119. More specifically, the length L4 of the fourth portion 121d in the Z direction is approximately equal to the length L2 of the second portion 119b in the Z direction. On the other hand, the length L3 of the third portion 121c in the Z direction is shorter than the length L1 of the first portion 119a in the Z direction.
  • the protrusion 121 having a height lower than that of the protrusion 119, the possibility of light extracted from the protrusion 119 being incident on the side surface of the protrusion 121 is reduced, and the light extraction efficiency of the semiconductor light emitting device is improved. It can be done. At this time, as shown in FIG. 9, by reducing the height of the protrusion 121 so that the length L4 is longer than the length L3, it is possible to suppress the reduction of the surface area on the side surface of the protrusion 121.
  • FIG. 10 is an enlarged plan view showing a part of the top surface of a semiconductor light emitting device 1b according to a second modification of the first embodiment.
  • FIG. 11 is a cross-sectional view taken along the line AA 'of FIG.
  • a plurality of protruding portions 119 and a plurality of protruding portions 121 are provided on the top surface of the stacked body LB, similarly to the semiconductor light emitting element 1a.
  • the plurality of protrusions 119 and the plurality of protrusions 121 are arranged such that at least one protrusion 119 is adjacent to one protrusion 121. Further, the distance between the protrusion 119 and the protrusion 121 is wider than the distance between the protrusions 119.
  • the protrusion 119 has a first portion 119 a and a second portion 119 b as in the semiconductor light emitting device 1.
  • the protrusion 121 has a third portion 121c and a fourth portion 121d.
  • the third portion 121 c is located above the protrusion 121.
  • the fourth portion 121 d is provided below the third portion 121 c and located below the protrusion 121.
  • the side surface S3 of the third portion 121c and the side surface S4 of the fourth portion 121d are inclined with respect to the Z direction, similarly to the semiconductor light emitting element 1a. Further, the side surface S4 is curved so as to be convex downward.
  • the width of the protrusion 121 is narrower than the width of the protrusion 119. Therefore, for example, the width W1 of the lower end of the third portion 121c (the upper end of the fourth portion 121d) is narrower than the width W2 of the lower end of the first portion 119a (the upper end of the second portion 119b).
  • the protrusion 121 narrower than the protrusion 119, the possibility that light extracted from the protrusion 119 is incident on the side surface of the protrusion 121 is reduced as compared with the semiconductor light emitting element 1, and semiconductor light emission is achieved.
  • the light extraction efficiency of the device can be improved.
  • FIG. 12 is an enlarged plan view showing a part of the top surface of a semiconductor light emitting device 1c according to a third modification of the first embodiment.
  • FIG. 13 is a cross-sectional view taken along the line AA 'of FIG.
  • a plurality of protrusions 119 and a plurality of protrusions 121 are provided on the top surface of the stacked body LB.
  • the width of the protrusion 121 is narrower than the width of the protrusion 119. Further, in the XY plane, the distance between the protrusion 119 and the protrusion 121 is wider than the distance between the protrusions 119.
  • the height of the protrusion 121 is smaller than the height of the protrusion 119. More specifically, the length L4 of the fourth portion 121d in the Z direction is shorter than the length L2 of the second portion 119b in the Z direction, and the length L3 of the third portion 121c in the Z direction is the first portion It is shorter than the length L1 in the Z direction of 119a.
  • the protrusion 121 By providing the protrusion 121 having a height smaller than that of the protrusion 119 and a width smaller than that of the protrusion 119 adjacent to the protrusion 119, the protrusion can be compared with the first modification and the second modification. It is possible to further reduce the possibility that the light extracted from 119 enters the stack LB from the protrusion 121.
  • FIG. 14 is an enlarged cross-sectional view showing a part of the top surface of a semiconductor light emitting device 1 d according to a third modification of the first embodiment.
  • the stacked body LB further includes a plurality of undoped semiconductor layers 123.
  • the plurality of semiconductor layers 123 are provided on the n-type semiconductor layer 113 so as to be separated from each other. A part of the top surface of the n-type semiconductor layer 113 is exposed through the gap between the semiconductor layers 123.
  • the semiconductor layer 123 is, for example, an undoped gallium nitride layer.
  • the n-type semiconductor layer 113 is connected to the n-side electrode 115 through the gap between the semiconductor layers 123.
  • the first portion 119 a of the protrusion 119 is configured by a part of the semiconductor layer 123.
  • a part of the second portion 119 b is configured of another part of the semiconductor device 123 and a part of the n-type semiconductor layer 113.
  • the light absorption coefficient in the undoped semiconductor layer is smaller than the light absorption coefficient in the impurity-doped semiconductor layer. For this reason, as in the semiconductor light emitting device 1 d, by configuring at least a part of the protrusion 119 with the semiconductor layer 123, it is possible to improve the light extraction efficiency compared to the semiconductor light emitting device 1.
  • FIG. 15 is an enlarged plan view showing a part of the top surface of a semiconductor light emitting device 1 e according to a fifth modification of the first embodiment.
  • FIG. 16 is a cross-sectional view taken along the line AA 'of FIG.
  • a plurality of recesses R are formed on the upper surface of the n-type semiconductor layer 113. As shown in FIG. 15, a plurality of recesses R are provided on the upper surface of the n-type semiconductor layer 113 along the XY plane. As one example, six recesses R are disposed around one recess R.
  • the recess R narrows in width toward the lower side.
  • the recess R has a side surface S5 and a side surface S6 inclined with respect to the Z direction.
  • the side surface S5 is curved so as to be convex upward.
  • the side surface S6 is located below the side surface S5.
  • the length L5 in the Z direction of the portion in which the side surface S5 is formed is longer than the length L6 in the Z direction of the portion in which the side surface S6 is formed.
  • the side surface S6 is uniformly inclined downward, but the side surface S6 may be curved so as to be convex downward.
  • the light emitted from the light emitting layer 111 is extracted from the top surface of the stacked body LB to the outside.
  • the side surface S5 of the recess R By curving the side surface S5 of the recess R to be convex upward, the surface area of the upper surface of the laminated body LB can be increased as compared with the case where the side surface of the recess R is uniformly inclined. it can. That is, according to this modification, as in the semiconductor light emitting devices 1 to 1 d, it is possible to improve the light extraction efficiency from the semiconductor light emitting device. At this time, by making the length L5 longer than the length L6, it is possible to further improve the light extraction efficiency from the semiconductor light emitting element.
  • the undoped semiconductor layer 123 is provided on the n-type semiconductor layer 113, and the recess R is formed in the semiconductor layer 123 and the n-type semiconductor layer 113. It is also good. According to such a configuration, the light extraction efficiency from the semiconductor light emitting element can be further improved.
  • FIG. 17 is a cross-sectional view of the semiconductor light emitting device 2 according to the second embodiment.
  • the semiconductor light emitting element 2 is, for example, a lateral conduction type light emitting diode.
  • the semiconductor light emitting device 2 includes the substrate 201, the n-side electrode 203, the metal layer 205, the barrier layer 207, the n-side contact layer 209, the insulating layer 211, and the barrier layer 213.
  • a p-side contact layer 215, a p-type semiconductor layer 217, a light emitting layer 218, a spacer 221, an n-type semiconductor layer 219, a p-side electrode 225, and a protective layer 227 are provided.
  • the substrate 201 is, for example, a silicon substrate.
  • the substrate 201 has an upper surface US and a lower surface BS facing each other.
  • the n-side electrode 203 is provided on the lower surface BS of the substrate 201.
  • the n-side electrode 203 contains, for example, a metal such as gold, nickel, titanium, or aluminum.
  • the metal layer 205 is provided on the upper surface US of the substrate 201.
  • the central portion of the top surface of the metal layer 205 protrudes in the Z direction.
  • the metal layer 205 contains, for example, tin.
  • the barrier layer 207 is provided on the metal layer 205 along the upper surface of the metal layer 205.
  • the central portion of the upper surface of the barrier layer 207 protrudes in the Z direction, similarly to the metal layer 205.
  • the barrier layer 207 has, for example, a structure in which a titanium layer and a platinum layer are stacked.
  • the n-side contact layer 209 is provided on part of the barrier layer 207. Similar to the barrier layer 207, the protrusion 209c on the upper surface of the n-side contact layer 209 protrudes in the Z direction.
  • the n-side contact layer 209 is, for example, an aluminum layer.
  • the insulating layer 211 is provided on part of the barrier layer 207 and part of the n-side contact layer 209. Further, the protruding portion 209 c of the n-side contact layer 209 is surrounded by the insulating layer 211 along the XY plane. However, the top surface of the protrusion 209 c is not covered by the insulating layer 211.
  • the insulating layer 211 includes, for example, an insulating material such as silicon oxide or silicon nitride.
  • the barrier layer 213 is provided on the insulating layer 211.
  • the barrier layer 213 is annular and is provided along the XY plane around the protrusion 209c.
  • the barrier layer 213 has, for example, a structure in which a titanium layer and a gold layer are stacked.
  • the p-side contact layer 215 is provided on the barrier layer 213.
  • the p-side contact layer 215 is, for example, a silver layer.
  • the p-type semiconductor layer 217 is provided on the barrier layer 213 and the p-side contact layer 215.
  • the p-type semiconductor layer 217 is in ohmic contact with the p-side contact layer 215.
  • the p-type semiconductor layer 217 is, for example, gallium nitride containing a p-type impurity.
  • the light emitting layer 218 is provided on the p-type semiconductor layer 217.
  • the light emitting layer 218 is, for example, an undoped gallium nitride layer. Similar to the barrier layer 213, the p-side contact layer 215, the p-type semiconductor layer 217, and the light emitting layer 218 are annularly provided around the protrusion 209c.
  • the spacer 221 is provided on part of the protrusion 209 c.
  • the spacer 221 includes, for example, silicon oxide or silicon nitride.
  • the n-type semiconductor layer 219 is provided over the light emitting layer 218, the protrusion 209c, and the spacer 221.
  • the n-type semiconductor layer 219 is in ohmic contact with the n-side contact layer 209.
  • the n-type semiconductor layer 219 is, for example, a gallium nitride layer containing an n-type impurity.
  • the side surfaces of the p-type semiconductor layer 217, the light emitting layer 218, and the n-type semiconductor layer 219 are covered with a protective layer 227.
  • the protective layer 227 includes, for example, silicon nitride.
  • the p-side electrode 225 is provided on the barrier layer 213 at a distance from the p-type semiconductor layer 217.
  • the p-side electrode 225 is electrically connected to the p-side contact layer 215 via the barrier layer 213.
  • the p-side electrode 225 contains, for example, a metal such as gold, nickel, titanium, or aluminum.
  • FIG. 18 is an enlarged cross-sectional view showing a part of the top surface of the semiconductor light emitting device 2 according to the second embodiment. More specifically, FIG. 18 shows the structure of the upper surface of the n-type semiconductor layer 219 which is not covered by the protective layer 227 and from which light is extracted to the outside.
  • a plurality of protruding portions 119 are provided on the top surface of the n-type semiconductor layer 219 as in the semiconductor light emitting device 1.
  • the protrusion 119 has a first portion 119a and a second portion 119b.
  • the side surface S1 and the side surface S2 are inclined with respect to the Z direction, and the side surface S2 is curved so as to be convex downward.
  • the surface area of the upper surface of the laminated body LB can be increased by providing the plurality of projecting portions 119 on the upper surface of the laminated body LB. Therefore, the light extraction efficiency from the semiconductor light emitting element can be improved. Moreover, you may provide several protrusion part 119 and several protrusion part 121 in the upper surface of laminated body LB similarly to each modification of 1st Embodiment.
  • the semiconductor light emitting element in which the n-side electrode is provided on the lower surface of the substrate 201 and the p-side electrode 225 is provided on the side of the laminated body LB has been described as an example, but the positional relationship between the n-side electrode and the p-side electrode
  • the invention according to the present embodiment can also be applied to a semiconductor light emitting device obtained by inverting the above.
  • FIG. 19 is a cross-sectional view of a semiconductor light emitting device 2a according to a first modification of the second embodiment.
  • FIG. 20 is an enlarged sectional view showing a part of the top surface of the semiconductor light emitting device 2a according to the first modification of the second embodiment.
  • the undoped semiconductor layer 220 is provided on the n-type semiconductor layer 219.
  • the semiconductor layer 220 is, for example, an undoped gallium nitride layer.
  • the stacked body LB includes a p-type semiconductor layer 217, a light emitting layer 218, an n-type semiconductor layer 219, and a semiconductor layer 220.
  • a plurality of protruding portions 119 are provided on the top surface of the semiconductor layer 220 as in the semiconductor light emitting device 2.
  • the light absorption coefficient in the undoped semiconductor layer is smaller than the light absorption coefficient in the impurity-doped semiconductor layer.
  • the undoped semiconductor layer 220 is provided on the n-type semiconductor layer 219, and light is extracted from the upper surface of the semiconductor layer 220 to the outside. Therefore, according to the present modification, it is possible to improve the light extraction efficiency to the outside as compared with the semiconductor light emitting device 2.
  • FIG. 21 is a cross-sectional view of a semiconductor light emitting device 2 b according to a second modification of the second embodiment.
  • FIG. 22 is a partial enlarged plan view of a stacked body LB of a semiconductor light emitting device 2b according to a second modification of the second embodiment.
  • FIG. 23 is a cross-sectional view taken along the line AA 'of FIG. In FIG. 22, the protective layer 227 is omitted.
  • a plurality of recesses R are formed on the top surface of the stacked body LB having the p-type semiconductor layer 217, the light emitting layer 218, and the n-type semiconductor layer 219.
  • the recess R is preferably formed in a region other than on the protrusion 209 c as shown in FIG. 21 in order to prevent the protrusion 209 c of the n-side contact layer 209 from being etched.
  • a part of the p-type semiconductor layer 217 and a part of the light emitting layer 218 are exposed to the outside of the stacked body LB through the recess R.
  • a protective layer 227 is provided along the top surface of the stacked body LB in order to prevent the light emitting layer 218 from being exposed to the outside.
  • a part of the protective layer 227 is provided inside the recess R on the top surface of the laminate LB.
  • a plurality of concave portions R are provided on the upper surface of the laminated body LB along the XY plane. As one example, six recesses R are disposed around one recess R.
  • the recess R narrows in width as it goes downward.
  • the recess R has a side surface S5 and a side surface S6 inclined with respect to the Z direction.
  • the side surface S5 is curved so as to be convex upward.
  • the side surface S6 is located below the side surface S5.
  • the side surface of the light emitting layer 118 is included in the side surface S5 in the example shown in FIG. 23, the side surface of the light emitting layer 118 may be included in the side surface S6.
  • the light emitted from the light emitting layer 118 enters the protective layer 227 from the stacked body LB and is extracted from the top surface of the protective layer 227 to the outside.
  • the side surface S5 of the recess R By curving the side surface S5 of the recess R to be convex upward, the surface area of the upper surface of the laminated body LB can be increased as compared with the case where the side surface of the recess R is uniformly inclined. it can. That is, according to this modification, the light extraction efficiency from the stacked body LB to the protective layer 227 can be improved, and as a result, the light extraction efficiency from the semiconductor light emitting element can be improved.
  • the side surface of the recess R is curved as compared to the case where the side surface S6 is curved by curving the side surface S5 located further upward. It is possible to reduce the possibility of the light entering the protective layer 227 from entering the laminated body LB through the side surface of the recess R.
  • the n-type is formed as compared with the case where the protrusion is formed on the upper surface of the laminated body LB.
  • the thick region of the semiconductor layer 119 can be made larger. Therefore, the electric resistance in the n-type semiconductor layer 119 can be reduced, and the power consumption of the semiconductor light emitting element can be reduced.
  • the thickness of the n-type semiconductor layer 119 can be reduced by the reduction of the electrical resistance in the n-type semiconductor layer 119, and the semiconductor light emitting device can be miniaturized.

Landscapes

  • Led Devices (AREA)

Abstract

実施形態に係る半導体発光素子は、積層体を有する。前記積層体は、第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する。前記積層体は、上面に前記第１半導体層から前記発光層に向かう第１方向に向かって突出する第１突出部を有する。前記第１突出部の前記第１方向に対して垂直な第２方向における長さは、前記第１方向に向かって、減少している。前記第１突出部は、第１部分と第２部分とを有する。前記第１部分は、前記第１方向に対して傾斜した第１側面を有する。前記第２部分は、前記第１部分の下に設けられ、前記第１方向に対して傾斜した第２側面を有する。前記第２側面は下方に向けて凸となるように湾曲している。

Description

半導体発光素子およびその製造方法
　本発明の実施形態は、半導体発光素子およびその製造方法に関する。
　半導体発光素子は、ｐ形半導体層、発光層、およびｎ形半導体層を有する。半導体発光素子に電圧が印加され、発光層にキャリアが注入されることで、発光層から光が放射される。発光層から放射された光は、効率的に半導体発光素子の外部に取り出されることが望ましい。
特開２００８－６０３３１号公報
　本発明が解決しようとする課題は、光取り出し効率を向上できる半導体発光素子およびその製造方法を提供することである。
　実施形態に係る半導体発光素子は、積層体を有する。前記積層体は、第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する。前記積層体は、上面に前記第１半導体層から前記発光層に向かう第１方向に向かって突出する第１突出部を有する。前記第１突出部の前記第１方向に対して垂直な第２方向における長さは、前記第１方向に向かって減少している。前記第１突出部は、第１部分と第２部分とを有する。前記第１部分は、前記第１方向に対して傾斜した第１側面を有する。前記第２部分は、前記第１部分の下に設けられ、前記第１方向に対して傾斜した第２側面を有する。前記第２側面は下方に向けて凸となるように湾曲している。
第１実施形態に係る半導体発光素子を表す断面図である。 第１実施形態に係る半導体発光素子の上面の一部を表す拡大平面図である。 図２のＡ－Ａ’断面図である。 第１実施形態に係る半導体発光素子の製造工程を表す工程断面図である。 第１実施形態に係る半導体発光素子の製造工程を表す工程断面図である。 第１実施形態に係る半導体発光素子の製造工程を表す工程断面図である。 第１実施形態に係る半導体発光素子の製造工程を表す拡大工程断面図である。 第１実施形態の第１変形例に係る半導体発光素子の上面の一部を表す拡大平面図である。 図８のＡ－Ａ’断面図である。 第１実施形態の第２変形例に係る半導体発光素子の上面の一部を表す拡大平面図である。 図１０のＡ－Ａ’断面図である。 第１実施形態の第３変形例に係る半導体発光素子の上面の一部を表す拡大平面図である。 図１２のＡ－Ａ’断面図である。 第１実施形態の第４変形例に係る半導体発光素子の上面の一部を表す拡大断面図である。 第１実施形態の第５変形例に係る半導体発光素子の上面の一部を表す拡大平面図である。 図１５のＡ－Ａ’断面図である。 第２実施形態に係る半導体発光素子の断面図である。 第２実施形態に係る半導体発光素子の上面の一部を表す拡大断面図である。 第２実施形態の第１変形例に係る半導体発光素子の断面図である。 第２実施形態の第１変形例に係る半導体発光素子の上面の一部を表す拡大断面図である。 第２実施形態の第２変形例に係る半導体発光素子の断面図である。 第２実施形態の第２変形例に係る半導体発光素子が有する積層体の部分拡大平面図である。 図２２のＡ－Ａ’断面図である。
　以下に、本発明の各実施形態について図面を参照しつつ説明する。
　なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
　また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
　各実施形態の説明には、ＸＹＺ直交座標系を用いる。ｐ形半導体層１０９から発光層１１１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直な方向であって相互に直交する方向をＸ方向（第２方向）およびＹ方向とする。
（第１実施形態）
　図１は、第１実施形態に係る半導体発光素子１を表す断面図である。
　半導体発光素子１は、例えば、縦導通型の発光ダイオードである。
　図１に表すように、半導体発光素子１は、基板１０１と、ｐ側電極１０３と、金属層１０５と、コンタクト層１０７と、積層体ＬＢと、ｎ側電極１１５と、絶縁層１１７と、を有する。積層体ＬＢは、ｐ形半導体層１０９と、発光層１１１と、ｎ形半導体層１１３と、を有する。
　基板１０１は、例えば、シリコン基板である。基板１０１は、互いに対向する上面ＵＳと下面ＢＳとを有する。
　ｐ側電極１０３は、基板１０１の下面ＢＳ上に設けられる。ｐ側電極１０３は、例えば、金やニッケル、チタン、アルミニウムなどの金属を含む。
　金属層１０５は、基板１０１の上面ＵＳ上に設けられる。金属層１０５は、例えば、スズを含む。
　コンタクト層１０７は、金属層１０５上に設けられる。コンタクト層１０７は、さらに、Ｘ－Ｙ面に沿って金属層１０５に囲まれている。コンタクト層１０７は、例えば、ニッケル層と銀層とが積層された構造を有する。
　ｐ形半導体層１０９は、金属層１０５およびコンタクト層１０７の上に設けられる。ｐ形半導体層１０９は、コンタクト層１０７とオーミック接触している。ｐ形半導体層１０９は、例えば、ｐ形不純物を含んだ窒化ガリウム層である。ｐ形不純物としては、マグネシウムを用いることができる。
　発光層１１１は、ｐ形半導体層１０９の上に設けられる。発光層１１１は、例えば、アンドープの窒化ガリウム層である。なお、ここでは、アンドープとは、不純物が意図的に添加されていないことを意味する。
　ｎ形半導体層１１３は、発光層１１１の上に設けられる。ｎ形半導体層１１３は、例えば、ｎ形不純物を含んだ窒化ガリウム層である。ｎ形不純物としては、シリコンを用いることができる。積層体ＬＢの上面（ｎ形半導体層１１３の上面）は粗面化され、凹凸構造が形成されている。
　ｎ側電極１１５は、ｎ形半導体層１１３の一部の上に設けられる。ｎ側電極１１５は、ｎ形半導体層１１３とオーミック接触している。ｎ側電極１１５は、例えば、白金や金、ニッケル、チタン、アルミニウムなどの金属を含む。
　絶縁層１１７は、Ｘ－Ｙ面に沿って積層体ＬＢの周りに設けられるとともに、金属層１０５の上面を覆っている。積層体ＬＢの粗面化された上面およびｎ側電極１１５は、絶縁層１１７に覆われずに露出している。
　半導体発光素子１の動作時に、ｐ形半導体層１０９から発光層１１１へ正孔が注入され、ｎ形半導体層１１３から発光層１１１へ電子が注入される。発光層１１１において正孔と電子が再結合することで、発光層１１１から光が放射される。発光層１１１から放射された光は、積層体ＬＢの上面を通して外部に取り出される。
　図２は、第１実施形態に係る半導体発光素子１の上面の一部を表す拡大平面図である。
　図３は、図２のＡ－Ａ’断面図である。
　図２に表すように、積層体ＬＢの上面には、複数の突出部１１９が設けられている。図２に表す例では、１つの突出部１１９の周りに６つの突出部１１９が並べられている。ただし、複数の突出部１１９の配列は、任意である。
　図３に表すように、突出部１１９は、第１部分１１９ａおよび第２部分１１９ｂを有する。第１部分１１９ａは、突出部１１９の上部に位置している。第２部分１１９ｂは、第１部分１１９ａの下に設けられ、突出部１１９の下部に位置している。
　突出部１１９の上面は、例えばＺ方向に対して垂直である。突出部１１９の幅（Ｘ方向およびＹ方向における長さ）は、Ｚ方向に向かうほど狭くなっている。このため、第１部分１１９ａの側面Ｓ１および第２部分１１９ｂの側面Ｓ２は、Ｚ方向に対して傾斜している。また、側面Ｓ２は、下方に向けて凸となるように湾曲している。側面Ｓ２の少なくとも一部のＺ方向に対する傾斜は、側面Ｓ１のＺ方向に対する傾斜よりも小さい。
　なお、図３に表す断面図では、側面Ｓ１はＺ方向に対して傾斜した方向に平行であるが、側面Ｓ１は上方に向けて凸となるように湾曲していてもよい。
　第１部分１１９ａおよび第２部分１１９ｂは、例えば、第２部分１１９ｂのＺ方向における長さＬ２が、第１部分１１９ａのＺ方向における長さＬ１よりも長くなるように、設けられる。
　次に、図４～図７を参照して、第１実施形態に係る半導体発光素子１の製造方法の一例を説明する。
　図４～図６は、第１実施形態に係る半導体発光素子１の製造工程を表す工程断面図である。
　図７は、第１実施形態に係る半導体発光素子１の製造工程を表す拡大工程断面図である。
　まず、窒化物半導体層を成長させる基板１３１を用意する。基板１３１は、例えば、シリコン基板やサファイア基板、窒化ガリウム基板などである。この基板１３１の上に、ｎ形半導体層１１３、発光層１１１、およびｐ形半導体層１０９を、順次エピタキシャル成長させる（図４（ａ））。
　次に、ｐ形半導体層１０９の一部の上にコンタクト層１０７を形成する。続いて、コンタクト層１０７を覆うように、ｐ形半導体層１０９の上に金属層１０５ａを形成する（図４（ｂ））。続いて、ｎ形半導体層１１３、発光層１１１、ｐ形半導体層１０９、および金属層１０５ａをパターニングし、それぞれの外周の一部を除去する（図４（ｃ））。
　次に、基板１３１とは別の基板１０１を用意し、金属層１０５ｂを基板１０１の上に形成する。続いて、基板１３１の上に設けられた金属層１０５ａと、基板１０１の上に設けられた金属層１０５ｂと、を接合する（図５（ａ））。金属層１０５ａと１０５ｂとが接合されることで、図１に表す金属層１０５が形成される。
　次に、基板１３１側からＵＶ光を照射し、基板１３１を剥離する（図５（ｂ））。続いて、ｐ形半導体層１０９、発光層１１１、およびｎ形半導体層１１３をパターニングする。これにより、ｐ形半導体層１０９、発光層１１１、およびｎ形半導体層１１３を含む積層体が、それぞれのコンタクト層１０７の上に形成される（図５（ｃ））。
　次に、ｐ形半導体層１０９、発光層１１１、およびｎ形半導体層１１３を覆う絶縁層１１７を形成する（図６（ａ））。続いて、それぞれのｎ形半導体層１１３の上面の一部が露出するように、絶縁層１１７の一部を除去する。露出したｎ形半導体層１１３の上面の一部にｎ側電極１１５を形成する（図６（ｂ））。
　以降では、ｎ形半導体層１１３の上面の一部の様子を図７を用いて説明する。
　図７では、ｎ形半導体層１１３の上面の一部の様子が拡大して表されている。
　ｎ側電極１１５を形成した後に、ｎ形半導体層１１３の上にレジスト膜を塗布する。このレジスト膜をフォトリソグラフィによりパターニングすることで、レジストマスクＭを形成する（図７（ａ））。
　次に、レジストマスクＭを用いて、ＲＩＥ(Reactive Ion Etching)法により、ｎ形半導体層１１３をエッチングする。このとき、ｎ形半導体層１１３がエッチングされるとともに、レジストマスクＭもエッチングされる。レジストマスクＭの角部に対するエッチングレートは、レジストマスクＭの上面や側面に対するエッチングレートよりも高いため、レジストマスクＭの上部の幅が徐々に狭くなっていく（図７（ｂ））。この状態でさらにエッチングを継続すると、レジストマスクＭの下部の幅も狭くなり、最初はレジストマスクＭで覆われていたｎ形半導体層１１３の一部が、露出される。そして、新たに露出したｎ形半導体層１１３の一部がエッチングされる（図７（ｃ））。
　このとき、ｎ形半導体層１１３のうち、レジストマスクＭを形成した際に露出していた部分は、被エッチング面が下方に向けて湾曲して、エッチングが進行する。一方で、新たに露出したｎ形半導体層１１３の一部は、被エッチング面がＺ方向に対して傾斜した方向に平行となるように、エッチングが進行する。または、被エッチング面が、上方に向けて突出するように、エッチングが進行する。
　このようなエッチングは、以下の理由により生じるものと考えられる。
　図７（ａ）から図７（ｂ）に至るエッチング工程は、例えば、加速電圧が低く設定されたＲＩＥ法によって行われる。ＲＩＥ法では、ｎ形半導体層１１３の一部が除去されて窪みが形成された際に、当該窪みの底部の角からレジストマスクＭの下端にかけて、エッチングされた材料の再堆積が生じる。この再堆積した材料により、レジストマスクＭ直下のｎ形半導体層１１３のエッチングが抑制される。また、加速電圧を低く設定することで、エッチングの異方性が低下するとともに、再堆積した材料の再エッチングが抑制され、窪みの内壁が、下方に向けて凸となるように湾曲して形成される。
　この窪みの内壁は、図７（ｂ）から図７（ｃ）に至る工程においても、湾曲した形状のままエッチングが進行することで、図２および図３に表す側面Ｓ２が形成される。
　また、図７（ｂ）から図７（ｃ）に至る工程では、レジストマスクＭの幅が減少することで、ｎ形半導体層１１３の他の一部が露出し、エッチングされる。このとき、レジストマスクＭの外周側から徐々にｎ形半導体層１１３が露出する。このため、レジストマスクＭの中心側から外周に向けてｎ形半導体層１１３に対するエッチング量が大きくなり、被エッチング面がレジストマスクＭの中心側から外周に向けて下方に傾斜していくことで、図２および図３に表す側面Ｓ１が形成される。
　以上により、第１部分１１９ａおよび第２部分１１９ｂを有する突出部１１９が形成される。
　その後、基板１０１の下面にｐ側電極１０３を形成することで、図１～図３に表す半導体発光素子１が得られる。
　ここで、本実施形態による作用および効果について説明する。
　本実施形態によれば、突出部１１９が、第１部分１１９ａと、側面が下方に向けて凸となるように湾曲した第２部分１１９ｂと、を有する。このような構成によれば、突出部１１９の側面が一様に傾斜している場合に比べて、積層体ＬＢ上面の表面積を大きくすることができる。
　発光層１１１から放射された光は、各半導体層内で乱反射を繰り返し、半導体発光素子内において様々な方向に進む光が生成される。このため、積層体ＬＢの内部から積層体ＬＢ上面と外部との界面に入射する光の量は、界面の各部分におけるＺ方向に対する傾きに大きくは依存しない。また、当該界面における単位面積当たりの外部への光取り出し量は、当該界面の傾きに大きくは依存しない。このため、積層体ＬＢ上面の表面積を大きくすることで、積層体ＬＢから外部に取り出される光の量を増やすことができ、半導体発光素子からの光の取り出し効率を向上させることができる。
　このとき、第２部分１１９ｂの側面Ｓ２を下方に向けて凸となるように湾曲させることで、側面Ｓ２が上方に向けて凸となるように湾曲している場合に比べて、側面Ｓ２を通ってｎ形半導体層１１３から外部に取り出された光が、隣り合う突出部１１９の側面に入射する可能性を低減することができる。取り出された光が、隣り合う突出部１１９の側面に入射する可能性を低減することで、半導体発光素子からの光の取り出し効率を向上させることができる。
　また、第１部分１１９ａの下（突出部１１９の下部）に設けられた第２部分１１９ｂの側面を湾曲させることで、第１部分１１９ａの側面を湾曲させた場合に比べて、突出部１１９の側面の表面積をより大きくすることができる。
　さらに、第２部分１１９ｂのＺ方向における長さＬ２を、第１部分１１９ａのＺ方向における長さＬ１よりも長くすることで、突出部１１９の側面の表面積をさらに大きくすることが可能となる。
（第１変形例）
　図８は、第１実施形態の第１変形例に係る半導体発光素子１ａの上面の一部を表す拡大平面図である。
　図９は、図８のＡ－Ａ’断面図である。
　図８に表すように、半導体発光素子１ａでは、積層体ＬＢの上面に、複数の突出部１１９と、複数の突出部１２１と、が設けられている。複数の突出部１１９および複数の突出部１２１は、１つの突出部１２１に対して少なくとも１つの突出部１１９が隣り合うように配列される。
　図９に表すように、突出部１１９は、半導体発光素子１と同様に、第１部分１１９ａおよび第２部分１１９ｂを有する。突出部１２１は、第３部分１２１ｃおよび第４部分１２１ｄを有する。第３部分１２１ｃは、突出部１２１の上部に位置している。第４部分１２１ｄは、第３部分１２１ｃの下に設けられ、突出部１２１の下部に位置している。
　突出部１２１の上面は、例えばＺ方向に対して垂直である。突出部１２１の幅（Ｘ方向およびＹ方向における長さ）は、Ｚ方向に向かうほど狭くなっている。このため、第３部分１２１ｃの側面Ｓ３および第４部分１２１ｄの側面Ｓ４は、Ｚ方向に対して傾斜している。また、側面Ｓ４は、下方に向けて凸となるように湾曲している。さらに、側面Ｓ３が上方に向けて凸となるように湾曲していてもよい。側面Ｓ４の少なくとも一部のＺ方向に対する傾斜は、側面Ｓ３のＺ方向に対する傾斜よりも小さい。
　突出部１２１の高さは、突出部１１９の高さよりも低い。より具体的には、第４部分１２１ｄのＺ方向における長さＬ４は、第２部分１１９ｂのＺ方向における長さＬ２とほぼ等しい。これに対して、第３部分１２１ｃのＺ方向における長さＬ３は、第１部分１１９ａのＺ方向における長さＬ１よりも短い。
　突出部１１９よりも高さの低い突出部１２１を設けることで、突出部１１９から取り出された光が、突出部１２１の側面に入射する可能性を低減し、半導体発光素子の光取り出し効率を向上させることができる。
　このとき、図９に表すように、長さＬ４が長さＬ３よりも長くなるように、突出部１２１の高さを低くすることで、突出部１２１の側面における表面積の減少を抑制できる。
（第２変形例）
　図１０は、第１実施形態の第２変形例に係る半導体発光素子１ｂの上面の一部を表す拡大平面図である。
　図１１は、図１０のＡ－Ａ’断面図である。
　半導体発光素子１ｂでは、積層体ＬＢの上面に、半導体発光素子１ａと同様に、複数の突出部１１９と、複数の突出部１２１と、が設けられている。複数の突出部１１９および複数の突出部１２１は、１つの突出部１２１に対して少なくとも１つの突出部１１９が隣り合うように配列される。また、突出部１１９と突出部１２１との間隔は、突出部１１９同士の間隔よりも広い。
　図１１に表すように、突出部１１９は、半導体発光素子１と同様に、第１部分１１９ａおよび第２部分１１９ｂを有する。また、突出部１２１は、第３部分１２１ｃおよび第４部分１２１ｄを有する。第３部分１２１ｃは、突出部１２１の上部に位置している。第４部分１２１ｄは、第３部分１２１ｃの下に設けられ、突出部１２１の下部に位置している。
　突出部１２１について、第３部分１２１ｃの側面Ｓ３および第４部分１２１ｄの側面Ｓ４は、半導体発光素子１ａと同様に、Ｚ方向に対して傾斜している。また、側面Ｓ４は、下方に向けて凸となるように湾曲している。
　Ｚ方向の同じ位置において第１突出部１１９と突出部１２１を比較した場合、突出部１２１の幅は、突出部１１９の幅よりも狭い。このため、例えば、第３部分１２１ｃの下端（第４部分１２１ｄの上端）における幅Ｗ１は、第１部分１１９ａの下端（第２部分１１９ｂの上端）における幅Ｗ２よりも狭い。
　突出部１１９よりも幅が狭い突出部１２１を設けることで、半導体発光素子１に比べて、突出部１１９から取り出された光が、突出部１２１の側面に入射する可能性を低減し、半導体発光素子の光取り出し効率を向上させることができる。
（第３変形例）
　図１２は、第１実施形態の第３変形例に係る半導体発光素子１ｃの上面の一部を表す拡大平面図である。
　図１３は、図１２のＡ－Ａ’断面図である。
　図１２に表すように、積層体ＬＢの上面には、複数の突出部１１９および複数の突出部１２１が設けられている。突出部１２１の幅は、突出部１１９の幅よりも狭い。また、Ｘ－Ｙ面内において、突出部１１９と突出部１２１との間隔は、突出部１１９同士の間隔よりも広い。
　図１３に表すように、突出部１２１の高さは、突出部１１９の高さよりも低い。より具体的には、第４部分１２１ｄのＺ方向における長さＬ４は、第２部分１１９ｂのＺ方向における長さＬ２よりも短く、第３部分１２１ｃのＺ方向における長さＬ３は、第１部分１１９ａのＺ方向における長さＬ１よりも短い。
　突出部１１９よりも高さが低く、かつ突出部１１９よりも幅が狭い突出部１２１を、突出部１１９に隣接して設けることで、第１変形例および第２変形例に比べて、突出部１１９から取り出された光が、突出部１２１から積層体ＬＢ中に入る可能性をより一層低減することが可能となる。
（第４変形例）
　図１４は、第１実施形態の第３変形例に係る半導体発光素子１ｄの上面の一部を表す拡大断面図である。
　半導体発光素子１ｄにおいて、積層体ＬＢは、さらに、アンドープの複数の半導体層１２３を有する。複数の半導体層１２３は、ｎ形半導体層１１３の上に互いに離間して設けられている。半導体層１２３同士の間隙を通してｎ形半導体層１１３の上面の一部が露出している。半導体層１２３は、例えば、アンドープの窒化ガリウム層である。ｎ形半導体層１１３は、半導体層１２３同士の間隙を通してｎ側電極１１５と接続される。
　図１４に表すように、例えば、突出部１１９の第１部分１１９ａは、半導体層１２３の一部によって構成されている。また、第２部分１１９ｂの一部は、半導体装置１２３の他の一部と、ｎ形半導体層１１３の一部と、によって構成されている。
　アンドープの半導体層における光吸収係数は、不純物がドープされた半導体層における光吸収係数よりも小さい。このため、半導体発光素子１ｄのように、突出部１１９の少なくとも一部を半導体層１２３によって構成することで、半導体発光素子１に比べて、光取り出し効率を向上させることが可能となる。
（第５変形例）
　図１５は、第１実施形態の第５変形例に係る半導体発光素子１ｅの上面の一部を表す拡大平面図である。
　図１６は、図１５のＡ－Ａ’断面図である。
　半導体発光素子１ｅでは、ｎ形半導体層１１３の上面に複数の凹部Ｒが形成されている。
　図１５に表すように、凹部Ｒは、Ｘ－Ｙ面に沿ってｎ形半導体層１１３の上面に複数設けられている。一例として、１つの凹部Ｒの周りには、６つの凹部Ｒが配されている。
　図１６に表すように、凹部Ｒは、下方に向かうほど幅が狭くなっている。また、凹部Ｒは、Ｚ方向に対して傾斜した側面Ｓ５および側面Ｓ６を有する。側面Ｓ５は、上方に向けて凸となるように湾曲している。側面Ｓ６は、側面Ｓ５の下方に位置している。
　また、凹部Ｒのうち、側面Ｓ５が形成された部分のＺ方向における長さＬ５は、側面Ｓ６が形成された部分のＺ方向における長さＬ６よりも長い。
　なお、図１６に表す例では、側面Ｓ６は下方に向かって一様に傾いているが、側面Ｓ６が下方に向けて凸となるように湾曲していてもよい。
　発光層１１１から放射された光は、積層体ＬＢの上面から外部に取り出される。凹部Ｒの側面Ｓ５が上方に向けて凸となるように湾曲していることで、凹部Ｒの側面が一様に傾斜している場合に比べて、積層体ＬＢ上面の表面積を大きくすることができる。すなわち、本変形例によれば、半導体発光素子１～１ｄと同様に、半導体発光素子からの光の取り出し効率を向上させることが可能となる。
　このとき、長さＬ５を、長さＬ６よりも長くすることで、半導体発光素子からの光の取り出し効率をより一層向上させることが可能である。
　なお、本変形例においても、半導体発光素子１ｄと同様に、ｎ形半導体層１１３の上にアンドープの半導体層１２３が設けられ、半導体層１２３およびｎ形半導体層１１３に凹部Ｒが形成されていてもよい。
　このような構成によれば、半導体発光素子からの光の取り出し効率をより一層向上させることが可能となる。
（第２実施形態）
　図１７は、第２実施形態に係る半導体発光素子２の断面図である。
　半導体発光素子２は、例えば、横導通型の発光ダイオードである。
　図１７に表すように、半導体発光素子２は、基板２０１と、ｎ側電極２０３と、金属層２０５と、バリア層２０７と、ｎ側コンタクト層２０９と、絶縁層２１１と、バリア層２１３と、ｐ側コンタクト層２１５と、ｐ形半導体層２１７と、発光層２１８と、スペーサ２２１と、ｎ形半導体層２１９と、ｐ側電極２２５と、保護層２２７と、を有する。
　基板２０１は、例えば、シリコン基板である。基板２０１は、互いに対向する上面ＵＳと下面ＢＳとを有する。
　ｎ側電極２０３は、基板２０１の下面ＢＳ上に設けられる。ｎ側電極２０３は、例えば、金やニッケル、チタン、アルミニウムなどの金属を含む。
　金属層２０５は、基板２０１の上面ＵＳ上に設けられる。金属層２０５の上面の中央部は、Ｚ方向に向けて突出している。金属層２０５は、例えば、スズを含む。
　バリア層２０７は、金属層２０５の上に、金属層２０５の上面に沿って設けられる。バリア層２０７の上面の中央部は、金属層２０５と同様に、Ｚ方向に向けて突出している。バリア層２０７は、例えば、チタン層と白金層とが積層された構造を有する。
　ｎ側コンタクト層２０９は、バリア層２０７の一部の上に設けられる。ｎ側コンタクト層２０９の上面の突出部２０９ｃは、バリア層２０７と同様に、Ｚ方向に向けて突出している。ｎ側コンタクト層２０９は、例えば、アルミニウム層である。
　絶縁層２１１は、バリア層２０７の一部およびｎ側コンタクト層２０９の一部の上に設けられる。また、ｎ側コンタクト層２０９の突出部２０９ｃは、Ｘ－Ｙ面に沿って絶縁層２１１に囲まれている。ただし、突出部２０９ｃの上面は、絶縁層２１１に覆われていない。絶縁層２１１は、例えば、酸化シリコンまたは窒化シリコンなどの絶縁材料を含む。
　バリア層２１３は、絶縁層２１１の上に設けられる。バリア層２１３は、環状であり、Ｘ－Ｙ面に沿って突出部２０９ｃの周りに設けられる。バリア層２１３は、例えば、チタン層と金層とが積層された構造を有する。
　ｐ側コンタクト層２１５は、バリア層２１３の上に設けられる。ｐ側コンタクト層２１５は、例えば、銀層である。
　ｐ形半導体層２１７は、バリア層２１３およびｐ側コンタクト層２１５の上に設けられる。ｐ形半導体層２１７は、ｐ側コンタクト層２１５とオーミック接触している。ｐ形半導体層２１７は、例えば、ｐ形不純物を含む窒化ガリウムである。
　発光層２１８は、ｐ形半導体層２１７の上に設けられる。発光層２１８は、例えば、アンドープの窒化ガリウム層である。ｐ側コンタクト層２１５、ｐ形半導体層２１７および発光層２１８は、バリア層２１３と同様に、突出部２０９ｃの周りに環状に設けられる。
　スペーサ２２１は、突出部２０９ｃの一部の上に設けられる。スペーサ２２１は、例えば、酸化シリコンまたは窒化シリコンなどを含む。
　ｎ形半導体層２１９は、発光層２１８、突出部２０９ｃ、およびスペーサ２２１の上に設けられる。ｎ形半導体層２１９は、ｎ側コンタクト層２０９とオーミック接触している。ｎ形半導体層２１９は、例えば、ｎ形不純物を含む窒化ガリウム層である。
　ｐ形半導体層２１７、発光層２１８、およびｎ形半導体層２１９のそれぞれの側面は、保護層２２７によって覆われる。保護層２２７は、例えば、窒化シリコンを含む。
　ｐ側電極２２５は、バリア層２１３の上に、ｐ形半導体層２１７と離間して設けられる。ｐ側電極２２５は、バリア層２１３を介してｐ側コンタクト層２１５と電気的に接続される。ｐ側電極２２５は、例えば、金やニッケル、チタン、アルミニウムなどの金属を含む。
　図１８は、第２実施形態に係る半導体発光素子２の上面の一部を表す拡大断面図である。
　より具体的には、図１８は、ｎ形半導体層２１９の上面のうち、保護層２２７に覆われておらず、外部に光が取り出される面の構造を表している。
　図１８に表すように、ｎ形半導体層２１９の上面には、半導体発光素子１と同様に、複数の突出部１１９が設けられている。突出部１１９は、第１部分１１９ａおよび第２部分１１９ｂを有する。側面Ｓ１および側面Ｓ２は、Ｚ方向に対して傾斜し、側面Ｓ２は、下方に向けて凸となるように湾曲している。
　本実施形態においても、第１実施形態と同様に、積層体ＬＢの上面に複数の突出部１１９を設けることで、積層体ＬＢ上面の表面積を増大させることができる。このため、半導体発光素子からの光の取り出し効率を向上させることができる。
　また、第１実施形態の各変形例と同様に、積層体ＬＢの上面に、複数の突出部１１９および複数の突出部１２１を設けてもよい。
　ここでは、基板２０１の下面にｎ側電極が設けられ、積層体ＬＢの側方にｐ側電極２２５が設けられた半導体発光素子を例に説明したが、ｎ側電極とｐ側電極の位置関係を反転させた半導体発光素子に対して本実施形態に係る発明を適用することも可能である。
（第１変形例）
　図１９は、第２実施形態の第１変形例に係る半導体発光素子２ａの断面図である。
　図２０は、第２実施形態の第１変形例に係る半導体発光素子２ａの上面の一部を表す拡大断面図である。
　図１９に表すように、半導体発光素子２ａでは、ｎ形半導体層２１９の上に、アンドープの半導体層２２０が設けられている。半導体層２２０は、例えば、アンドープの窒化ガリウム層である。積層体ＬＢは、ｐ形半導体層２１７、発光層２１８、ｎ形半導体層２１９、および半導体層２２０を有する。
　図２０に表すように、半導体層２２０の上面には、半導体発光素子２と同様に、複数の突出部１１９が設けられている。
　アンドープの半導体層における光吸収係数は、不純物がドープされた半導体層における光吸収係数よりも小さい。本変形例に係る半導体発光素子では、アンドープの半導体層２２０がｎ形半導体層２１９の上に設けられ、半導体層２２０の上面から外部へ光が取り出される。このため、本変形例によれば、半導体発光素子２に比べて、外部への光取り出し効率を向上させることが可能となる。
（第２変形例）
　図２１は、第２実施形態の第２変形例に係る半導体発光素子２ｂの断面図である。
　図２２は、第２実施形態の第２変形例に係る半導体発光素子２ｂが有する積層体ＬＢの部分拡大平面図である。
　図２３は、図２２のＡ－Ａ’断面図である。
　なお、図２２では、保護層２２７が省略されている。
　半導体発光素子２ｂでは、ｐ形半導体層２１７、発光層２１８、およびｎ形半導体層２１９を有する積層体ＬＢの上面に複数の凹部Ｒが形成されている。凹部Ｒは、ｎ側コンタクト層２０９の突出部２０９ｃがエッチングされることを防ぐために、図２１に表すように、突出部２０９ｃ上以外の領域に形成されていることが望ましい。また、ｐ形半導体層２１７の一部および発光層２１８の一部は、凹部Ｒを通して積層体ＬＢの外部に露出している。発光層２１８の外部への露出を防ぐため、積層体ＬＢの上面に沿って、保護層２２７が設けられている。保護層２２７の一部は、積層体ＬＢ上面の凹部Ｒの内側に設けられている。
　図２２に表すように、凹部Ｒは、Ｘ－Ｙ面に沿って積層体ＬＢの上面に複数設けられている。一例として、１つの凹部Ｒの周りには、６つの凹部Ｒが配されている。
　図２３に表すように、凹部Ｒは、下方に向かうほど幅が狭くなっている。また、凹部Ｒは、Ｚ方向に対して傾斜した側面Ｓ５および側面Ｓ６を有する。側面Ｓ５は、上方に向けて凸となるように湾曲している。側面Ｓ６は、側面Ｓ５の下方に位置している。
　なお、図２３に表す例では、発光層１１８の側面が、側面Ｓ５に含まれているが、発光層１１８の側面が、側面Ｓ６に含まれていてもよい。
　発光層１１８から放射された光は、積層体ＬＢから保護層２２７に入り、保護層２２７の上面から外部に取り出される。凹部Ｒの側面Ｓ５が上方に向けて凸となるように湾曲していることで、凹部Ｒの側面が一様に傾斜している場合に比べて、積層体ＬＢ上面の表面積を大きくすることができる。すなわち、本変形例によれば、積層体ＬＢから保護層２２７への光の取り出し効率を向上させることができ、この結果、半導体発光素子からの光の取り出し効率を向上させることが可能となる。
　また、凹部Ｒの側面の一部を上方に向けて凸となるように湾曲させる場合、より上方に位置する側面Ｓ５を湾曲させることで、側面Ｓ６を湾曲させる場合に比べて、凹部Ｒの側面から保護層２２７に入った光が、凹部Ｒの側面を通して積層体ＬＢの中に入射してしまう可能性を低減することができる。
　また、積層体ＬＢの上面に、側面Ｓ５を有する凹部Ｒを設けることで、積層体ＬＢ上面の表面積を増加させた場合、積層体ＬＢの上面に突出部を形成する場合に比べて、ｎ形半導体層１１９の膜厚が厚い領域を、より大きくすることができる。このため、ｎ形半導体層１１９における電気抵抗を低減し、半導体発光素子の消費電力を低減することが可能となる。あるいは、ｎ形半導体層１１９における電気抵抗が低減した分、ｎ形半導体層１１９の膜厚を薄くし、半導体発光素子を小型化することが可能となる。
　以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
　１、１ａ～１ｅ、２、２ａ、２ｂ…半導体発光素子、　１０９ ｐ形半導体層、　１１１ 発光層、　１１３ ｎ形半導体層、　１１９、１２１ 突出部、　１２３ 半導体層、　２１７ ｐ形半導体層、　２１８ 発光層、　２１９ ｎ形半導体層、　２２０ 半導体層、　ＬＢ 積層体、　Ｒ 凹部

Claims (13)

  1. 　第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する積層体であって、前記積層体の上面に前記第１半導体層から前記発光層に向かう第１方向に向かって突出する第１突出部を有し、前記第１突出部は前記第１方向に向かって前記第１方向に対して垂直な第２方向における長さが減少し、前記第１突出部は、
    　　前記第１方向に対して傾斜した第１側面を有する第１部分と、
    　　前記第１部分の下に設けられ、前記第１方向に対して傾斜した第２側面を有し、前記第２側面は下方に向けて凸となるように湾曲した第２部分と、
    　を有する積層体を備えた半導体発光素子。
  2. 　前記第２部分の前記第１方向における長さは、前記第１部分の前記第１方向における長さよりも長い請求項１記載の半導体発光素子。
  3. 前記第２側面の少なくとも一部の前記第１方向に対する傾きは、前記第１側面の前記第１方向に対する傾きよりも小さい請求項１または２に記載の半導体発光素子。
  4. 　前記第２半導体層は、前記上面に第２突出部をさらに有し、
    　前記第２突出部は、
    　　前記第１方向に対して傾斜した第３側面を有する第３部分と、
    　　前記第３部分の下に設けられ、前記第１方向に対して傾斜した第４側面を有し、前記第４側面は下方に向けて凸となるように湾曲した第４部分と、
    　を有し、
    　前記第１突出部の前記第１方向における長さは、前記第２突出部の前記第１方向における長さよりも長い請求項１～３のいずれか１つに記載の半導体発光素子。
  5. 　前記第１部分の前記第１方向における長さは、前記第３部分の前記第１方向における長さよりも長い請求項４記載の半導体発光素子。
  6. 　前記第２半導体層は、前記上面に第２突出部をさらに有し、
    　前記第２突出部は、
    　　前記第１方向に対して傾斜した第３側面を有する第３部分と、
    　　前記第３部分の下に設けられ、前記第１方向に対して傾斜した第４側面を有し、前記第４側面の少なくとも一部の前記第１方向に対する傾きは、前記第３側面の前記第１方向に対する傾きよりも小さく、前記第４側面は下方に向けて凸となるように湾曲した第４部分と、
    　を有し、
    　前記第１方向の第１位置における前記第１突出部の、前記第１方向に対して垂直な第２方向における長さは、前記第１位置における前記第２突出部の前記第２方向における長さよりも長い請求項１または２に記載の半導体発光素子。
  7. 　前記第１部分の前記第１方向における長さは、前記第３部分の前記第１方向における長さよりも長い請求項６記載の半導体発光素子。
  8. 　前記積層体は、前記第２半導体層の上に設けられたアンドープの第３半導体層をさらに有し、
    　前記第１突出部は、前記第３半導体層の上面に形成された請求項１～７のいずれか１つに記載の半導体発光素子。
  9. 　前記積層体は、前記第２半導体層の上に設けられたアンドープの第３半導体層をさらに有し、
    　前記第１部分の少なくとも一部は、前記第３半導体層の少なくとも一部である請求項１～７のいずれか１つに記載の半導体発光素子。
  10. 　前記第２部分の少なくとも一部は、前記第１半導体層の一部である請求項１～９のいずれか１つに記載の半導体発光素子。
  11. 　前記第１側面は、上方に向けて凸となるように湾曲している請求項１～１０のいずれか１つに記載の半導体発光素子。
  12. 　第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する積層体であって、前記積層体の上面に第１凹部が設けられ、前記第１凹部は、前記発光層から前記第１半導体層に向かう第３方向に向かって、前記第３方向に対して垂直な第２方向における寸法が減少し、前記第１凹部は、
    　　前記第１方向に対して傾斜し、かつ上方に向けて凸となるように湾曲した第１側面と、
    　　前記第１側面の下方に位置し、かつ前記第１方向に対して傾斜した第２側面と、
    　を有する積層体を備えた半導体発光素子。
  13. 　第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する積層体の上にパターニングされたマスクを形成し、
    　前記マスクを用いて前記積層体の一部をエッチングするとともに、前記マスクをエッチングし、前記マスクの幅を減少させながら前記積層体の前記一部をエッチングする半導体発光素子の製造方法。
PCT/JP2017/009212 2016-03-08 2017-03-08 半導体発光素子およびその製造方法 Ceased WO2017154973A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP17763313.8A EP3428977A4 (en) 2016-03-08 2017-03-08 Light-emitting semiconducting element and method for producing the same
CN201780016088.8A CN109075225B (zh) 2016-03-08 2017-03-08 半导体发光元件及其制造方法
JP2018504553A JP6916777B2 (ja) 2016-03-08 2017-03-08 半導体発光素子およびその製造方法
US16/082,911 US10559716B2 (en) 2016-03-08 2017-03-08 Semiconductor light emitting device and method for manufacturing same
US16/720,083 US11145790B2 (en) 2016-03-08 2019-12-19 Semiconductor light emitting device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-044327 2016-03-08
JP2016044327 2016-03-08

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/082,911 A-371-Of-International US10559716B2 (en) 2016-03-08 2017-03-08 Semiconductor light emitting device and method for manufacturing same
US16/720,083 Continuation US11145790B2 (en) 2016-03-08 2019-12-19 Semiconductor light emitting device and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2017154973A1 true WO2017154973A1 (ja) 2017-09-14

Family

ID=59789637

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/009212 Ceased WO2017154973A1 (ja) 2016-03-08 2017-03-08 半導体発光素子およびその製造方法

Country Status (5)

Country Link
US (2) US10559716B2 (ja)
EP (1) EP3428977A4 (ja)
JP (1) JP6916777B2 (ja)
CN (1) CN109075225B (ja)
WO (1) WO2017154973A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138842A1 (en) * 2018-12-24 2020-07-02 Samsung Electronics Co., Ltd. Micro light emitting diode and manufacturing method of micro light emitting diode
JP2020194947A (ja) * 2019-05-30 2020-12-03 日亜化学工業株式会社 半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257982B1 (en) * 2018-10-18 2022-02-22 Facebook Technologies, Llc Semiconductor display device
US11164905B2 (en) 2018-10-18 2021-11-02 Facebook Technologies, Llc Manufacture of semiconductor display device
US11227970B1 (en) 2018-10-18 2022-01-18 Facebook Technologies, Llc Light emitting diodes manufacture and assembly
TW202512546A (zh) * 2020-12-28 2025-03-16 大陸商上海顯耀顯示科技有限公司 微發光二極體結構及包括該結構之微發光二極體晶片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286291A (ja) * 2004-03-30 2005-10-13 Samsung Electro-Mechanics Co Ltd 窒化物半導体発光素子及びその製造方法
JP2009010215A (ja) * 2007-06-28 2009-01-15 Nichia Corp 半導体発光素子
JP2011187736A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
WO2012141169A1 (ja) * 2011-04-15 2012-10-18 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
JP2013106048A (ja) * 2011-11-16 2013-05-30 Lg Innotek Co Ltd 発光装置及びこれを備えた発光装置
JP2014056879A (ja) * 2012-09-11 2014-03-27 Rohm Co Ltd 半導体発光素子
JP2015509663A (ja) * 2012-02-20 2015-03-30 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード、及びその製造方法
US20150280070A1 (en) * 2014-03-27 2015-10-01 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
KR100541111B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
KR100601138B1 (ko) * 2004-10-06 2006-07-19 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자 및 그 제조 방법
JP4843284B2 (ja) * 2005-09-22 2011-12-21 パナソニック電工株式会社 半導体発光素子およびその製造方法
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2008060331A (ja) 2006-08-31 2008-03-13 Rohm Co Ltd 半導体発光素子
RU2436195C1 (ru) 2007-12-28 2011-12-10 Нития Корпорейшн Полупроводниковый светоизлучающий прибор и способ его изготовления
US7901963B2 (en) * 2008-01-22 2011-03-08 Tekcore Co., Ltd. Surface roughening method for light emitting diode substrate
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TW201027791A (en) * 2009-01-09 2010-07-16 Ubilux Optoelectronics Corp A manufacturing method of a semiconductor component that has uneven substrate
TWI400483B (zh) * 2009-07-22 2013-07-01 Coretronic Corp 增光片及背光模組
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101125025B1 (ko) * 2010-07-23 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5023229B1 (ja) * 2011-04-27 2012-09-12 株式会社東芝 半導体発光素子の製造方法
KR101880445B1 (ko) * 2011-07-14 2018-07-24 엘지이노텍 주식회사 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
CN103035786B (zh) * 2011-10-07 2015-07-01 清华大学 发光二极管的制备方法
CN103035785B (zh) * 2011-10-07 2015-11-25 清华大学 发光二极管的制备方法
WO2013095037A1 (ko) * 2011-12-23 2013-06-27 서울옵토디바이스(주) 발광다이오드 및 그 제조 방법
JP2015524167A (ja) * 2012-06-01 2015-08-20 コーニンクレッカ フィリップス エヌ ヴェ Ｌｅｄ表面の粗面仕上げにおける特徴サイズ及び形状制御を用いる光抽出の改良
JP2014120695A (ja) * 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
JP2014229648A (ja) 2013-05-20 2014-12-08 シャープ株式会社 半導体発光素子
US9876141B2 (en) * 2013-06-19 2018-01-23 Koninklijke Philips N.V. LED with patterned surface features based on emission field patterns
CN104218134B (zh) * 2014-09-15 2017-02-15 映瑞光电科技(上海)有限公司 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
JP2016134423A (ja) * 2015-01-16 2016-07-25 株式会社東芝 半導体発光素子、発光装置、および半導体発光素子の製造方法
CN108779899A (zh) * 2016-03-18 2018-11-09 夏普株式会社 照明装置和显示装置
JP6826395B2 (ja) * 2016-08-26 2021-02-03 ローム株式会社 半導体発光素子
US10340415B2 (en) * 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286291A (ja) * 2004-03-30 2005-10-13 Samsung Electro-Mechanics Co Ltd 窒化物半導体発光素子及びその製造方法
JP2009010215A (ja) * 2007-06-28 2009-01-15 Nichia Corp 半導体発光素子
JP2011187736A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
WO2012141169A1 (ja) * 2011-04-15 2012-10-18 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
JP2013106048A (ja) * 2011-11-16 2013-05-30 Lg Innotek Co Ltd 発光装置及びこれを備えた発光装置
JP2015509663A (ja) * 2012-02-20 2015-03-30 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード、及びその製造方法
JP2014056879A (ja) * 2012-09-11 2014-03-27 Rohm Co Ltd 半導体発光素子
US20150280070A1 (en) * 2014-03-27 2015-10-01 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3428977A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138842A1 (en) * 2018-12-24 2020-07-02 Samsung Electronics Co., Ltd. Micro light emitting diode and manufacturing method of micro light emitting diode
US11329204B2 (en) 2018-12-24 2022-05-10 Samsung Electronics Co., Ltd. Micro light emitting diode and manufacturing method of micro light emitting diode
JP2020194947A (ja) * 2019-05-30 2020-12-03 日亜化学工業株式会社 半導体装置の製造方法
JP7004918B2 (ja) 2019-05-30 2022-01-21 日亜化学工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP3428977A1 (en) 2019-01-16
US11145790B2 (en) 2021-10-12
US20200127165A1 (en) 2020-04-23
US10559716B2 (en) 2020-02-11
JPWO2017154973A1 (ja) 2019-01-24
CN109075225A (zh) 2018-12-21
EP3428977A4 (en) 2019-10-02
US20190088821A1 (en) 2019-03-21
CN109075225B (zh) 2021-08-17
JP6916777B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
JP6916777B2 (ja) 半導体発光素子およびその製造方法
US20090026476A1 (en) Semiconductor light-emitting element and semiconductor light-emitting element manufacturing method
JP5207817B2 (ja) シリコンナノワイヤーを利用した発光ダイオード及びその製造方法
JP5148336B2 (ja) 発光ダイオードチップおよびその製造方法
JPWO2013161208A1 (ja) 発光素子
JP2013232478A (ja) 半導体発光装置及びその製造方法
CN110212069B (zh) 发光二极管芯片及其制作方法
JP2012015486A (ja) 発光装置の製造方法及び発光装置
JP2017011202A (ja) 発光装置
CN111149224A (zh) 具有底部n触点的台面形微型发光二极管
CN108075021A (zh) 包括具有多层结构的反射器层的半导体发光装置
US8008098B2 (en) Light emitting device and method of manufacturing the same
US20170069792A1 (en) Semiconductor light emitting device
US20160211417A1 (en) Semiconductor light-emitting element, light emitting device, and method of manufacturing semiconductor light-emitting element
JP2017055020A (ja) 半導体装置の製造方法
KR102540321B1 (ko) 반도체 발광소자
US9786815B2 (en) Light-emitting device
JP7312953B2 (ja) 発光素子及び発光素子の製造方法
JP2013214743A (ja) 発光ダイオードチップ及びその製造方法
JP7010692B2 (ja) 半導体発光装置
CN108574028B (zh) 发光二极管
JP2017055045A (ja) 半導体発光装置
TWI688117B (zh) 半導體發光裝置
JP2007042857A (ja) 半導体発光素子と半導体素子の製造方法及び半導体発光装置
JP2024032371A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018504553

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017763313

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017763313

Country of ref document: EP

Effective date: 20181008

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17763313

Country of ref document: EP

Kind code of ref document: A1