WO2017175394A1 - マルチレベル電力変換装置 - Google Patents

マルチレベル電力変換装置 Download PDF

Info

Publication number
WO2017175394A1
WO2017175394A1 PCT/JP2016/061584 JP2016061584W WO2017175394A1 WO 2017175394 A1 WO2017175394 A1 WO 2017175394A1 JP 2016061584 W JP2016061584 W JP 2016061584W WO 2017175394 A1 WO2017175394 A1 WO 2017175394A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
semiconductor module
capacitor
switching element
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/061584
Other languages
English (en)
French (fr)
Inventor
洋介 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2018510221A priority Critical patent/JP6573025B2/ja
Priority to EP16897950.8A priority patent/EP3442108B1/en
Priority to ES16897950T priority patent/ES2856875T3/es
Priority to PCT/JP2016/061584 priority patent/WO2017175394A1/ja
Priority to US16/087,786 priority patent/US10879814B2/en
Priority to CN201680084098.0A priority patent/CN109121456B/zh
Publication of WO2017175394A1 publication Critical patent/WO2017175394A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • the present invention relates to a multilevel power conversion device.
  • a multilevel power conversion device is constituted by a semiconductor module such as a switching element.
  • a three-level power conversion device configured to suppress the circuit inductance of the power conversion circuit, improve maintainability, and reduce the manufacturing cost is disclosed (see Patent Document 1).
  • the length of the wiring portion of the power conversion circuit is less flexible due to physical limitations. For this reason, when the inductance of the commutation loop generated when the switching element is turned off increases, the surge voltage increases.
  • An object of the present invention is to provide a multilevel power conversion device that is configured by a semiconductor module and that suppresses a surge voltage when a switching element is turned off.
  • a multilevel power conversion device is a multilevel power conversion device in which a power conversion circuit is configured by a plurality of semiconductor modules, the first capacitor provided in a positive circuit, and the first capacitor A second capacitor provided in a negative circuit, a first switching element in which a current flows from the positive circuit to an AC circuit, and a first capacitor connected in reverse parallel to the first switching element.
  • a power conversion circuit is configured by a plurality of semiconductor modules, the first capacitor provided in a positive circuit, and the first capacitor A second capacitor provided in a negative circuit, a first switching element in which a current flows from the positive circuit to an AC circuit, and a first capacitor connected in reverse parallel to the first switching element.
  • the third switching element and the third switching element are connected in series to form an electric path through which a current flows in a direction opposite to the second electric circuit.
  • a third electric circuit constituted by a diode; a fourth switching element in which a current flows from the AC circuit to the negative circuit; and a fourth diode connected in anti-parallel to the fourth switching element.
  • a plurality of semiconductor modules, wherein the first electric circuit and the fourth electric circuit are either the second electric circuit or the third electric circuit, respectively.
  • the one and the commutation loop are arranged adjacent to each other so as to reduce the inductance.
  • FIG. 1 is a configuration diagram showing the configuration of the three-level power conversion device according to the first embodiment of the present invention.
  • FIG. 2 is a circuit diagram illustrating a configuration of a power conversion circuit of the three-level power conversion device according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a configuration of an electric circuit of the second semiconductor module and the third semiconductor module according to a modification of the first embodiment.
  • FIG. 4 is a side view showing a state in which each semiconductor module according to the first embodiment is connected to a laminate bus.
  • FIG. 5 is a configuration diagram showing the configuration of the three-level power conversion device according to the second embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing a configuration of a power conversion circuit of the three-level power conversion device according to the second embodiment.
  • FIG. 7 is a configuration diagram showing the configuration of the three-level power conversion device according to the third embodiment of the present invention.
  • FIG. 8 is a circuit diagram illustrating a configuration of a power conversion circuit of the three-level power conversion device according to the third embodiment.
  • FIG. 9 is a circuit diagram showing a configuration of electric circuits of a seventh semiconductor module and an eighth semiconductor module according to a modification of the third embodiment.
  • FIG. 10 is a configuration diagram illustrating a configuration of the three-level power conversion device according to the fourth embodiment.
  • FIG. 11 is a circuit diagram showing a configuration of a power conversion circuit of the three-level power conversion device according to the fourth embodiment.
  • FIG. 12 is a circuit diagram showing a configuration of an electric circuit of the ninth semiconductor module and the tenth semiconductor module according to a modification of the fourth embodiment.
  • FIG. 1 is a configuration diagram showing a configuration of a three-level power conversion device 20 according to the first embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing a configuration of a power conversion circuit of the three-level power conversion device 20 according to the present embodiment.
  • symbol is attached
  • the three-level power converter 20 is a neutral point switch type three-level (multi) level inverter.
  • the structure for one phase is demonstrated among the three phases of a power converter circuit, all the phases shall be comprised similarly.
  • the power conversion circuit may be three-phase or single-phase.
  • the three-level power conversion device 20 may be a power conversion device having more than three levels as long as the configuration is the same as that of the present embodiment.
  • the three-level power conversion device 20 includes four semiconductor modules 1, 2, 3, 4, two capacitors 5, 6, and four laminate buses L1, L2, L3, L4.
  • Laminated buses L1 to L4 are laminated (thin plate shape) conductors.
  • the AC bus L1 constitutes an AC circuit of a power conversion circuit and includes an AC terminal.
  • the capacitor bus L2 is connected to the two capacitors 5 and 6 and constitutes a capacitor circuit of the power conversion circuit.
  • the positive bus L3 constitutes a positive circuit of the power conversion circuit and includes a positive terminal.
  • the negative bus L4 constitutes a negative circuit of the power conversion circuit and includes a negative terminal.
  • Laminate buses L1 to L4 have a rectangular flat plate shape.
  • the AC bus L1 and the capacitor bus L2 have substantially the same shape.
  • the positive electrode bus L3 and the negative electrode bus L4 have a shape in which the AC bus L1 or the capacitor bus L2 is substantially halved.
  • the side on which the semiconductor modules 1 to 4 and the capacitors 5 and 6 are mounted is the upper side, the AC bus L1, the capacitor bus L2, the positive bus L3, or the negative bus L4 are stacked in order from the top.
  • the positive electrode bus L3 and the negative electrode bus L4 are arranged so as to be adjacent side by side without overlapping. Therefore, when the laminated buses L1 to L4 are viewed from the side, the positive electrode bus L3 and the negative electrode bus L4 are contained in one layer. For this reason, the laminate buses L1 to L4 have a total of three layers.
  • the laminate buses L1 to L4 are insulated. Note that the order of the laminated buses L1 to L4 to be stacked may be changed in
  • the first semiconductor module 1 includes a switching element 11 and a diode 12.
  • the diode 12 is connected in antiparallel with the switching element 11. Specifically, the collector (input side) of the switching element 11 and the cathode of the diode 12 are connected, and the emitter (output side) of the switching element 11 and the anode of the diode 12 are connected.
  • the cathode of the diode 12 is connected to the positive bus L3.
  • the anode of the diode 12 is connected to the AC bus L1.
  • the switching element 11 will be described assuming an IGBT (insulated gate bipolar transistor), but other types of switching elements such as a MOSFET (metal oxide semiconductor field-effect transistor) may be used. Further, the other switching elements will be described assuming an IGBT as in the case of the switching element 11, but other types of switching elements may be used.
  • the second semiconductor module 2 includes a switching element 21 and a diode 22.
  • a diode connected in antiparallel to the switching element 21 may be further provided.
  • the switching element 21 is connected in series so that the flowing current is in the same direction as the diode 22 and current is input from the diode 22.
  • the collector (input side) of the switching element 21 and the cathode of the diode 22 are connected.
  • the anode of the diode 22 is connected to the capacitor bus L2.
  • the emitter (output side) of the switching element 21 is connected to the AC bus L1. Thereby, a current path flowing from the capacitor circuit to the AC circuit is formed in the electric circuit of the second semiconductor module 2.
  • a terminal Tm connected to the wiring connecting the switching element 21 and the diode 22 is exposed to the outside of the second semiconductor module 2. This terminal Tm is connected to the terminal Tm of the third semiconductor module 3.
  • the third semiconductor module 3 includes a switching element 31 and a diode 32.
  • a diode connected in antiparallel to the switching element 31 may be further provided.
  • the switching element 31 is connected in series so that the direction of the flowing current is the same as that of the diode 32 and current is input from the diode 32.
  • the collector (input side) of the switching element 31 and the cathode of the diode 32 are connected.
  • the anode of the diode 32 is connected to the AC bus L1. Thereby, a current path flowing from the AC circuit to the capacitor circuit is formed in the electric circuit of the third semiconductor module 3. That is, a current flows in the electric circuit of the third semiconductor module 3 in the opposite direction to the electric circuit of the second semiconductor module 2.
  • the emitter (output side) of the switching element 31 is connected to the capacitor bus L2.
  • a terminal Tm connected to the wiring connecting the switching element 31 and the diode 32 is exposed to the outside of the third semiconductor module 3. This terminal Tm is connected to the terminal Tm of the second semiconductor module 2.
  • the fourth semiconductor module 4 includes a switching element 41 and a diode 42.
  • the diode 42 is connected in antiparallel with the switching element 41. Specifically, the collector (input side) of the switching element 41 and the cathode of the diode 42 are connected, and the emitter (output side) of the switching element 41 and the anode of the diode 42 are connected.
  • the cathode of the diode 42 is connected to the AC bus L1.
  • the anode of the diode 42 is connected to the negative bus L4.
  • the second semiconductor module 2 and the third semiconductor module 3 may be replaced with the second semiconductor module 2a and the third semiconductor module 3a according to the modification of the present embodiment shown in FIG. 3, respectively.
  • the configuration of the switching element 21a and the diode 22a of the second semiconductor module 2a shown in FIG. 3 is obtained by switching the positions of the switching element 21 and the diode 22 in the second semiconductor module 2 shown in FIG.
  • the configuration of the switching element 31a and the diode 32a of the third semiconductor module 3a shown in FIG. 3 is obtained by switching the positions of the switching element 31 and the diode 32 in the third semiconductor module 3 shown in FIG.
  • Capacitors 5 and 6 are cylindrical.
  • the capacitor 5 is a positive side capacitor provided in the positive circuit.
  • the capacitor 6 is a negative side capacitor provided in the negative circuit.
  • the capacitors 5 and 6 are connected in series by a capacitor bus L2.
  • Each of the capacitors 5 and 6 may be composed of one capacitor or a plurality of unit capacitors.
  • the semiconductor modules 1 to 4 and the capacitors 5 and 6 are arranged on the surface of the AC bus L1 in the uppermost layer.
  • the first semiconductor module 1, the second semiconductor module 2, the third semiconductor module 3, and the fourth semiconductor module 4 are arranged in a horizontal row in this order.
  • Capacitors 5 and 6 are arranged side by side in a separate row from semiconductor modules 1 to 4. Since the semiconductor module 1 and the capacitor 5 are elements connected to the positive bus L3, the semiconductor module 1 and the capacitor 5 are arranged so as to be positioned on the positive bus L3. Since the semiconductor module 4 and the capacitor 6 are elements connected to the negative electrode bus L4, the semiconductor module 4 and the capacitor 6 are arranged so as to be positioned on the negative electrode bus L4.
  • FIG. 4 is a side sectional view showing a state in which the semiconductor modules 1 to 4 are connected to the laminate buses L1 to L4, respectively.
  • the first semiconductor module 1 is wired to the AC bus L1 and the positive bus L3.
  • the AC bus L1 is in the uppermost layer.
  • the AC terminal of the first semiconductor module 1 is connected to the surface of the AC bus L1 under the first semiconductor module 1.
  • the positive electrode bus L3 is in the lowermost layer.
  • the positive terminal of the first semiconductor module 1 passes through the AC bus L1 and the capacitor bus L2, and is connected when it reaches the positive bus L3.
  • the AC bus L1 and the capacitor bus L2 are provided so that holes for passing the positive terminal of the first semiconductor module 1 overlap each other. These holes are subjected to insulation treatment so as not to be short-circuited even if the positive electrode terminal of the first semiconductor module 1 contacts.
  • holes necessary for passing the terminals of the other semiconductor modules 2 to 4 are also provided in the AC bus L1 or the capacitor bus L2.
  • the other semiconductor modules 2 to 4 are also wired in the same manner as the first semiconductor module 1.
  • the second semiconductor module 2 and the third semiconductor module 3 are wired to the AC bus L1 and the capacitor bus L2.
  • the fourth semiconductor module 4 is wired to the AC bus L1 and the negative bus L4.
  • the second semiconductor module 2 and the third semiconductor module 3 are connected to each other by a terminal Tm.
  • the capacitors 5 and 6 are provided with holes necessary for passing the terminals through the AC bus L1 and the capacitor bus L2, and are wired to the positive bus L3 or the negative bus L4 and the capacitor bus L2.
  • the semiconductor modules 1 to 4 are arranged so that the inductance of the circuit through which the positive current flows is reduced during the zero or positive AC voltage period. This reduces the inductance of the commutation loop when the switching elements 11, 21, 31, and 41 of the semiconductor modules 1 to 4 are turned off.
  • the current flowing through the commutation loop is such that the current from the AC side of the first semiconductor module 1 enters from the second semiconductor module 2 and the current from the AC side of the third semiconductor module 3 is the fourth. It flows through the path entering the semiconductor module 4.
  • the first semiconductor module 1 is disposed adjacent to the second semiconductor module 2 so that the inductance of the path between the first semiconductor module 1 and the second semiconductor module 2 is reduced.
  • the third semiconductor module 3 is disposed adjacent to the fourth semiconductor module 4 so that the inductance of the path between the third semiconductor module 3 and the fourth semiconductor module 4 is reduced.
  • the first semiconductor module 1 and the second semiconductor module 2 are arranged so as to be adjacent to each other horizontally, but may be arranged so as to be adjacent vertically.
  • the third semiconductor module 1 and the fourth semiconductor module 2 may be arranged so as to be vertically adjacent.
  • a three-level power conversion circuit that mainly performs reverse conversion rather than forward conversion is configured by four semiconductor modules 1 to 4, and the first semiconductor module 1 and the second semiconductor module 2 are adjacent to each other.
  • the third semiconductor module 3 and the fourth semiconductor module 4 adjacent to each other, the inductance of the commutation loop when the switching elements 11 to 41 are turned off can be reduced. As a result, the surge voltage when the switching elements 11 to 41 are off can be suppressed.
  • this three-level power conversion circuit may be a circuit that performs only reverse conversion without performing forward conversion.
  • the inductance between the positive electrode bus L3 and the negative electrode bus L4 can be increased.
  • the elements 11 and 12 connected to the positive bus L3 and the elements 41 and 42 connected to the negative bus L4 are made into separate semiconductor modules 1 and 4, respectively. It arrange
  • the positive electrode bus L3 and the negative electrode bus L4 can be accommodated in one layer by arranging the positive electrode bus L3 and the negative electrode bus L4 side by side without overlapping. Thereby, a three-level power converter device can be reduced in size and manufacturing cost can be reduced.
  • FIG. 5 is a configuration diagram showing a configuration of a three-level power conversion device 20A according to the second embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing a configuration of a power conversion circuit of the three-level power conversion device 20A according to the present embodiment.
  • the 3-level power conversion device 20A is obtained by replacing the positions of the second semiconductor module 2 and the third semiconductor module 3 in the 3-level power conversion device 20 according to the first embodiment. That is, the first semiconductor module 1 and the third semiconductor module 3 are disposed adjacent to each other, and the second semiconductor module 2 and the fourth semiconductor module 4 are disposed adjacent to each other.
  • the three-level power conversion device 20A mainly performs forward conversion. Other points are the same as in the first embodiment.
  • the second semiconductor module 2 and the third semiconductor module 3 may be replaced with the second semiconductor module 2a and the third semiconductor module 3a shown in FIG. 3, respectively.
  • a three-level power conversion circuit that mainly performs forward conversion rather than reverse conversion is configured by four semiconductor modules 1 to 4, and the first semiconductor module 1 and the third semiconductor module 3 are adjacent to each other.
  • the three-level power conversion circuit may be a circuit that performs only forward conversion without performing reverse conversion.
  • FIG. 7 is a configuration diagram showing a configuration of a three-level power conversion device 20B according to the third embodiment of the present invention.
  • FIG. 8 is a circuit diagram showing a configuration of a power conversion circuit of the three-level power conversion device 20B according to the present embodiment.
  • the three-level power conversion device 20B includes a seventh semiconductor module 7 instead of the first semiconductor module 1 and the second semiconductor module 2 in the three-level power conversion device 20 according to the first embodiment. Instead of the third semiconductor module 3 and the fourth semiconductor module 4, an eighth semiconductor module 8 is provided. Other points are the same as in the first embodiment.
  • the seventh semiconductor module 7 is obtained by combining the first semiconductor module 1 and the second semiconductor module 2 according to the first embodiment into one semiconductor module.
  • the seventh semiconductor module 7 includes a switching element 11, a diode 12, a switching element 21, and a diode 22.
  • the emitter of the switching element 11 is connected to the emitter of the switching element 21. Thereby, the wiring inductance between the electric circuit composed of the switching element 11 and the diode 12 and the electric circuit composed of the switching element 21 and the diode 22 is reduced.
  • the other points are the same as the configurations of the first semiconductor module 1 and the second semiconductor module 2 according to the first embodiment.
  • the eighth semiconductor module 8 is obtained by combining the third semiconductor module 3 and the fourth semiconductor module 4 into one semiconductor module.
  • the eighth semiconductor module 8 includes a switching element 31, a diode 32, a switching element 41, and a diode 42.
  • the anode of the diode 32 is connected to the collector of the switching element 41. Thereby, the wiring inductance between the electric circuit composed of the switching element 31 and the diode 32 and the electric circuit composed of the switching element 41 and the diode 42 is reduced.
  • the other points are the same as the configurations of the third semiconductor module 3 and the fourth semiconductor module 4.
  • the seventh semiconductor module 7 and the eighth semiconductor module 8 may be replaced with the seventh semiconductor module 7a and the eighth semiconductor module 8a according to the modification of the present embodiment shown in FIG. 9, respectively.
  • the configuration of the switching element 21a and the diode 22a of the seventh semiconductor module 7a shown in FIG. 9 is the same as the configuration of the second semiconductor module 2a shown in FIG.
  • the configuration of the switching element 31a and the diode 32a of the eighth semiconductor module 8a shown in FIG. 9 is the same as the configuration of the third semiconductor module 3a shown in FIG.
  • the seventh semiconductor module 7 and the eighth semiconductor module 8 no matter where the semiconductor modules 7 and 8 are arranged, the commutation loop at the time when the switching elements 11 to 41 are turned off. Inductance can be reduced. As a result, the surge voltage when the switching elements 11 to 41 are off can be suppressed.
  • FIG. 10 is a configuration diagram showing a configuration of a three-level power conversion device 20C according to the fourth embodiment of the present invention.
  • FIG. 11 is a circuit diagram showing a configuration of a power conversion circuit of the three-level power conversion device 20C according to the present embodiment.
  • the three-level power conversion device 20C includes a ninth semiconductor module 9 instead of the first semiconductor module 1 and the third semiconductor module 3 in the three-level power conversion device 20A according to the second embodiment.
  • a tenth semiconductor module 10 is provided in place of the second semiconductor module 2 and the fourth semiconductor module 4. Other points are the same as in the second embodiment.
  • the ninth semiconductor module 9 is obtained by combining the first semiconductor module 1 and the third semiconductor module 3 according to the second embodiment into one semiconductor module.
  • the ninth semiconductor module 9 includes a switching element 11, a diode 12, a switching element 31, and a diode 32.
  • the emitter of the switching element 11 is connected to the anode of the diode 32.
  • the wiring inductance between the electric circuit composed of the switching element 11 and the diode 12 and the electric circuit composed of the switching element 31 and the diode 32 is reduced.
  • Other points are the same as the configurations of the first semiconductor module 1 and the third semiconductor module 3 according to the second embodiment.
  • the tenth semiconductor module 10 is obtained by combining the second semiconductor module 2 and the fourth semiconductor module 4 into one semiconductor module.
  • the tenth semiconductor module 10 includes a switching element 21, a diode 22, a switching element 41, and a diode 42.
  • the emitter of the switching element 21 is connected to the collector of the switching element 41.
  • the wiring inductance between the electric circuit composed of the switching element 21 and the diode 22 and the electric circuit composed of the switching element 41 and the diode 42 is reduced.
  • the other points are the same as the configurations of the second semiconductor module 2 and the fourth semiconductor module 4 according to the second embodiment.
  • the ninth semiconductor module 9 and the tenth semiconductor module 10 may be replaced with the ninth semiconductor module 9a and the tenth semiconductor module 10a according to the modification of the present embodiment shown in FIG. 12, respectively.
  • the configuration of the switching element 31a and the diode 32a of the ninth semiconductor module 9a shown in FIG. 12 is the same as the configuration of the third semiconductor module 3a shown in FIG.
  • the configuration of the switching element 21a and the diode 22a of the tenth semiconductor module 10a shown in FIG. 12 is the same as the configuration of the second semiconductor module 2a shown in FIG.
  • the ninth semiconductor module 9 and the tenth semiconductor module 10 no matter where the semiconductor modules 9 and 10 are arranged, the commutation loop at the time when the switching elements 11 to 41 are turned off is provided. Inductance can be reduced. As a result, the surge voltage when the switching elements 11 to 41 are off can be suppressed.
  • the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying constituent elements without departing from the scope of the invention in the implementation stage.
  • various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment.
  • constituent elements over different embodiments may be appropriately combined.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

マルチレベル電力変換装置（２０）は、半導体モジュール（１～４）により電力変換回路が構成され、正極側のコンデンサ（５）と、負極側のコンデンサ（６）と、交流ブス（Ｌ１）と、コンデンサブス（Ｌ２）と、正極ブス（Ｌ３）と、負極ブス（Ｌ４）とを備え、半導体モジュール（１～４）は、転流ループのインダクタンスが小さくなるようにして、配置される。

Description

マルチレベル電力変換装置
　本発明は、マルチレベル電力変換装置に関する。
　一般に、スイッチング素子などの半導体モジュールにより、マルチレベル電力変換装置を構成することが知られている。
　例えば、電力変換回路の回路インダクタンスを抑え、また保守性を向上させるとともに、製造コストを低減するように構成した３レベル電力変換装置が開示されている（特許文献１参照）。
　しかしながら、半導体モジュールを用いて、マルチレベル電力変換装置を構成する場合、電力変換回路の配線部分の長さは、物理上の制限により、自由度が少ない。このため、スイッチング素子のオフ時に発生する転流ループのインダクタンスが大きくなると、サージ電圧が大きくなる。
特開２０１４－３６５０９号
　本発明の目的は、半導体モジュールにより構成され、スイッチング素子のオフ時のサージ電圧が抑制されるマルチレベル電力変換装置を提供することにある。
　本発明の観点に従ったマルチレベル電力変換装置は、複数の半導体モジュールにより電力変換回路が構成されたマルチレベル電力変換装置であって、正極回路に設けられた第１のコンデンサと、前記第１のコンデンサと直列に接続され、負極回路に設けられた第２のコンデンサと、前記正極回路から交流回路に電流が流れる第１のスイッチング素子及び前記第１のスイッチング素子と逆並列に接続された第１のダイオードにより構成された第１の電気回路と、前記第１のコンデンサ及び前記第２のコンデンサにより構成されたコンデンサ回路と前記交流回路とを接続する電気経路を形成し、第２のスイッチング素子及び前記第２のスイッチング素子と直列に接続された第２のダイオードにより構成された第２の電気回路と、前記コンデンサ回路と前記交流回路とを接続し、前記第２の電気回路と逆方向に電流が流れる電気経路を形成し、第３のスイッチング素子及び前記第３のスイッチング素子と直列に接続された第３のダイオードにより構成された第３の電気回路と、前記交流回路から前記負極回路に電流が流れる第４のスイッチング素子及び前記第４のスイッチング素子と逆並列に接続された第４のダイオードにより構成された第４の電気回路と、前記交流回路を構成するラミネート化された交流ブスと、前記交流ブスと積層され、前記コンデンサ回路を構成するラミネート化されたコンデンサブスと、前記交流ブス及び前記コンデンサブスと積層され、前記正極回路を構成するラミネート化された正極ブスと、前記交流ブス及び前記コンデンサブスと積層され、前記負極回路を構成するラミネート化された負極ブスとを備え、複数の半導体モジュールは、前記第１の電気回路及び前記第４の電気回路が、それぞれ前記第２の電気回路又は前記第３の電気回路のいずれ一方と転流ループのインダクタンスが小さくなるように隣接して、配置される。
図１は、本発明の第１の実施形態に係る３レベル電力変換装置の構成を示す構成図である。 図２は、第１の実施形態に係る３レベル電力変換装置の電力変換回路の構成を示す回路図である。 図３は、第１の実施形態の変形例に係る第２の半導体モジュール及び第３の半導体モジュールの電気回路の構成を示す回路図である。 図４は、第１の実施形態に係る各半導体モジュールがそれぞれラミネートブスに接続された状態を示す側面図である。 図５は、本発明の第２の実施形態に係る３レベル電力変換装置の構成を示す構成図である。 図６は、第２の実施形態に係る３レベル電力変換装置の電力変換回路の構成を示す回路図である。 図７は、本発明の第３の実施形態に係る３レベル電力変換装置の構成を示す構成図である。 図８は、第３の実施形態に係る３レベル電力変換装置の電力変換回路の構成を示す回路図である。 図９は、第３の実施形態の変形例に係る第７の半導体モジュール及び第８の半導体モジュールの電気回路の構成を示す回路図である。 図１０は、第４の実施形態に係る３レベル電力変換装置の構成を示す構成図である。 図１１は、第４の実施形態に係る３レベル電力変換装置の電力変換回路の構成を示す回路図である。 図１２は、第４の実施形態の変形例に係る第９の半導体モジュール及び第１０の半導体モジュールの電気回路の構成を示す回路図である。
（第１の実施形態）
　図１は、本発明の第１の実施形態に係る３レベル電力変換装置２０の構成を示す構成図である。図２は、本実施形態に係る３レベル電力変換装置２０の電力変換回路の構成を示す回路図である。なお、図面における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。
　３レベル電力変換装置２０は、中性点スイッチ方式の３レベル（マルチ）レベルインバータである。ここでは、電力変換回路の三相のうち一相分の構成について説明するが、全ての相は同様に構成されているものとする。また、主に直流電力を交流電力に逆変換するものとして説明するが、交流電力を直流電力に順変換してもよい。さらに、電力変換回路は、三相でもよいし、単相でもよい。また、３レベル電力変換装置２０は、本実施形態と同様の構成であれば、３より多いレベルの電力変換装置でもよい。
　３レベル電力変換装置２０は、４つの半導体モジュール１，２，３，４、２つのコンデンサ５，６、及び４つのラミネートブスＬ１，Ｌ２，Ｌ３，Ｌ４を備える。
　ラミネートブスＬ１～Ｌ４は、ラミネート化（薄板形状化）された導体である。交流ブスＬ１は、電力変換回路の交流回路を構成し、交流端子を備える。コンデンサブスＬ２は、２つのコンデンサ５，６と接続され、電力変換回路のコンデンサ回路を構成する。正極ブスＬ３は、電力変換回路の正極回路を構成し、正極端子を備える。負極ブスＬ４は、電力変換回路の負極回路を構成し、負極端子を備える。
　ラミネートブスＬ１～Ｌ４は、直方形の平板形状である。交流ブスＬ１とコンデンサブスＬ２は、ほぼ同形状である。正極ブスＬ３及び負極ブスＬ４は、交流ブスＬ１又はコンデンサブスＬ２をほぼ半分にした形状である。半導体モジュール１～４及びコンデンサ５，６が実装される側を上側とすると、交流ブスＬ１、コンデンサブスＬ２、正極ブスＬ３又は負極ブスＬ４の順に、上から順番に積層される。正極ブスＬ３と負極ブスＬ４は、重ならずに横に並んで隣接するように配置される。したがって、積層されたラミネートブスＬ１～Ｌ４を側面から見ると、正極ブスＬ３と負極ブスＬ４は１つの層に収まる。このため、ラミネートブスＬ１～Ｌ４は、全部で３層になる。各ラミネートブスＬ１～Ｌ４の間は、絶縁されている。なお、積層されるラミネートブスＬ１～Ｌ４の順番は、どのように入れ替えてもよい。
　第１の半導体モジュール１は、スイッチング素子１１及びダイオード１２を備える。ダイオード１２は、スイッチング素子１１と逆並列に接続される。具体的には、スイッチング素子１１のコレクタ（入力側）とダイオード１２のカソードが接続され、スイッチング素子１１のエミッタ（出力側）とダイオード１２のアノードが接続される。ダイオード１２のカソードは、正極ブスＬ３に接続される。ダイオード１２のアノードは、交流ブスＬ１に接続される。ここでは、特に言及しない限り、スイッチング素子１１は、ＩＧＢＴ(insulated gate bipolar transistor)を想定して説明するが、ＭＯＳＦＥＴ(metal oxide semiconductor field-effect transistor)等の他の種類のスイッチング素子でもよい。また、他のスイッチング素子も、スイッチング素子１１と同様に、ＩＧＢＴを想定して説明するが、他の種類のスイッチング素子でもよい。
　第２の半導体モジュール２は、スイッチング素子２１及びダイオード２２を備える。スイッチング素子２１に逆並列に接続されるダイオードが、さらに設けられてもよい。スイッチング素子２１は、流れる電流の向きがダイオード２２と同方向の向きで、ダイオード２２から電流が入力されるように直列に接続される。具体的には、スイッチング素子２１のコレクタ（入力側）とダイオード２２のカソードが接続される。ダイオード２２のアノードは、コンデンサブスＬ２に接続される。スイッチング素子２１のエミッタ（出力側）は、交流ブスＬ１に接続される。これにより、第２の半導体モジュール２の電気回路には、コンデンサ回路から交流回路に流れる電流経路が形成される。スイッチング素子２１とダイオード２２を接続する配線に接続された端子Ｔｍは、第２の半導体モジュール２の外側に露出している。この端子Ｔｍは、第３の半導体モジュール３の端子Ｔｍと接続される。
　第３の半導体モジュール３は、スイッチング素子３１及びダイオード３２を備える。スイッチング素子３１に逆並列に接続されるダイオードが、さらに設けられてもよい。スイッチング素子３１は、流れる電流の向きがダイオード３２と同方向の向きで、ダイオード３２から電流が入力されるように直列に接続される。具体的には、スイッチング素子３１のコレクタ（入力側）とダイオード３２のカソードが接続される。ダイオード３２のアノードは、交流ブスＬ１に接続される。これにより、第３の半導体モジュール３の電気回路には、交流回路からコンデンサ回路に流れる電流経路が形成される。即ち、第３の半導体モジュール３の電気回路は、第２の半導体モジュール２の電気回路と逆方向に電流が流れる。スイッチング素子３１のエミッタ（出力側）は、コンデンサブスＬ２に接続される。スイッチング素子３１とダイオード３２を接続する配線に接続された端子Ｔｍは、第３の半導体モジュール３の外側に露出している。この端子Ｔｍは、第２の半導体モジュール２の端子Ｔｍと接続される。
　第４の半導体モジュール４は、スイッチング素子４１及びダイオード４２を備える。ダイオード４２は、スイッチング素子４１と逆並列に接続される。具体的には、スイッチング素子４１のコレクタ（入力側）とダイオード４２のカソードが接続され、スイッチング素子４１のエミッタ（出力側）とダイオード４２のアノードが接続される。ダイオード４２のカソードは、交流ブスＬ１に接続される。ダイオード４２のアノードは、負極ブスＬ４に接続される。
　なお、第２の半導体モジュール２及び第３の半導体モジュール３は、それぞれ図３に示す本実施形態の変形例に係る第２の半導体モジュール２ａ及び第３の半導体モジュール３ａに置き換えてもよい。図３に示す第２の半導体モジュール２ａのスイッチング素子２１ａとダイオード２２ａの構成は、図２に示す第２の半導体モジュール２において、スイッチング素子２１とダイオード２２の位置を入れ替えたものである。図３に示す第３の半導体モジュール３ａのスイッチング素子３１ａとダイオード３２ａの構成は、図２に示す第３の半導体モジュール３において、スイッチング素子３１とダイオード３２の位置を入れ替えたものである。
　コンデンサ５，６は、円筒形状である。コンデンサ５は、正極回路に設けられる正極側のコンデンサである。コンデンサ６は、負極回路に設けられる負極側のコンデンサである。コンデンサ５，６は、コンデンサブスＬ２により、直列に接続される。各コンデンサ５，６は、１つのコンデンサで構成されてもよいし、複数の単位コンデンサで構成されてもよい。
　次に、４つの半導体モジュール１～４及び２つのコンデンサ５，６の実装方法について説明する。
　半導体モジュール１～４及びコンデンサ５，６は、最上層にある交流ブスＬ１の表面に配置される。第１の半導体モジュール１、第２の半導体モジュール２、第３の半導体モジュール３、第４の半導体モジュール４の順に、横一列に配置される。コンデンサ５，６は、半導体モジュール１～４とは別の列に横に並べて配置される。半導体モジュール１及びコンデンサ５は、正極ブスＬ３に接続される素子であるため、正極ブスＬ３の上に位置するように配置される。半導体モジュール４及びコンデンサ６は、負極ブスＬ４に接続される素子であるため、負極ブスＬ４の上に位置するように配置される。
　図４は、各半導体モジュール１～４がそれぞれラミネートブスＬ１～Ｌ４に接続された状態を示す側面断面図である。
　第１の半導体モジュール１は、交流ブスＬ１と正極ブスＬ３に配線される。交流ブスＬ１は、最上層にある。第１の半導体モジュール１の交流端子は、第１の半導体モジュール１の下にある交流ブスＬ１の表面で接続される。正極ブスＬ３は、最下層にある。第１の半導体モジュール１の正極端子は、交流ブスＬ１及びコンデンサブスＬ２を突き通して、正極ブスＬ３に達したところで接続される。このため、交流ブスＬ１及びコンデンサブスＬ２には、それぞれ第１の半導体モジュール１の正極端子を通すための穴が重なるように設けられる。これらの穴には、第１の半導体モジュール１の正極端子が接触しても短絡しないように、絶縁処理が施される。
　同様に、他の半導体モジュール２～４の端子を通すために必要な穴も、交流ブスＬ１又はコンデンサブスＬ２に設けられる。他の半導体モジュール２～４も、第１の半導体モジュール１と同様に配線される。これにより、第２の半導体モジュール２及び第３の半導体モジュール３は、交流ブスＬ１とコンデンサブスＬ２に配線される。また、第４の半導体モジュール４は、交流ブスＬ１と負極ブスＬ４に配線される。さらに、第２の半導体モジュール２及び第３の半導体モジュール３は、互いに端子Ｔｍで接続される。
　コンデンサ５，６についても、半導体モジュール１～４と同様に、交流ブスＬ１及びコンデンサブスＬ２に端子を通すために必要な穴が設けられ、正極ブスＬ３又は負極ブスＬ４とコンデンサブスＬ２に配線される。
　ゼロ又は正極の交流電圧の期間中に、正極の電流が流れる回路のインダクタンスが小さくなるように、半導体モジュール１～４を配置する。これにより、各半導体モジュール１～４のスイッチング素子１１，２１，３１，４１のターンオフ時の転流ループのインダクタンスが小さくなる。この転流ループを流れる電流は、第１の半導体モジュール１の交流側から出た電流が第２の半導体モジュール２から入る経路と、第３の半導体モジュール３の交流側から出た電流が第４の半導体モジュール４に入る経路を流れる。
　したがって、第１の半導体モジュール１と第２の半導体モジュール２との間の経路のインダクタンスが小さくなるように、第１の半導体モジュール１は、第２の半導体モジュール２と隣接して配置される。また、第３の半導体モジュール３と第４の半導体モジュール４との間の経路のインダクタンスが小さくなるように、第３の半導体モジュール３は、第４の半導体モジュール４と隣接して配置される。なお、ここでは、第１の半導体モジュール１と第２の半導体モジュール２は、横に隣接するように配置したが、縦に隣接するように配置してもよい。第３の半導体モジュール１と第４の半導体モジュール２についても同様に、縦に隣接するように配置してもよい。
　本実施形態によれば、順変換よりも主に逆変換を行う３レベル電力変換回路を４つの半導体モジュール１～４で構成し、第１の半導体モジュール１と第２の半導体モジュール２を隣接して配置し、第３の半導体モジュール３と第４の半導体モジュール４を隣接して配置することで、スイッチング素子１１～４１のターンオフ時の転流ループのインダクタンスを小さくすることができる。これにより、スイッチング素子１１～４１のオフ時のサージ電圧を抑制することができる。なお、この３レベル電力変換回路は、順変換を行わずに、逆変換のみを行う回路でもよい。
　正極ブスＬ３と負極ブスＬ４を重ねずに横に並べることで、正極ブスＬ３と負極ブスＬ４との間のインダクタンスを大きくすることができる。また、正極ブスＬ３に接続される素子１１，１２と負極ブスＬ４に接続される素子４１，４２とをそれぞれ別々の半導体モジュール１，４にし、半導体モジュール１，４をそれぞれが接続される極性のブスＬ３，Ｌ４の上に位置するように配置する。これにより、逆側の転流ループのインダクタンスが大きくなり、不要な転流動作を抑制することができる。
　また、正極ブスＬ３と負極ブスＬ４を重ねずに横に並べることで、正極ブスＬ３と負極ブスＬ４を１層分に収めることができる。これにより、３レベル電力変換装置を小型化でき、製造コストを低減することができる。
（第２の実施形態）
　図５は、本発明の第２の実施形態に係る３レベル電力変換装置２０Ａの構成を示す構成図である。図６は、本実施形態に係る３レベル電力変換装置２０Ａの電力変換回路の構成を示す回路図である。
　３レベル電力変換装置２０Ａは、第１の実施形態に係る３レベル電力変換装置２０において、第２の半導体モジュール２と第３の半導体モジュール３との位置を入れ替えたものである。即ち、第１の半導体モジュール１と第３の半導体モジュール３を隣接して配置し、第２の半導体モジュール２と第４の半導体モジュール４を隣接して配置したものである。３レベル電力変換装置２０Ａは、主に順変換を行う。その他の点は、第１の実施形態と同様である。
　なお、第１の実施形態と同様に、第２の半導体モジュール２及び第３の半導体モジュール３は、それぞれ図３に示す第２の半導体モジュール２ａ及び第３の半導体モジュール３ａに置き換えてもよい。
　本実施形態によれば、逆変換よりも主に順変換を行う３レベル電力変換回路を４つの半導体モジュール１～４で構成し、第１の半導体モジュール１と第３の半導体モジュール３を隣接して配置し、第２の半導体モジュール２と第４の半導体モジュール４を隣接して配置することで、第１の実施形態と同様の作用効果を得ることができる。なお、この３レベル電力変換回路は、逆変換を行わずに、順変換のみを行う回路でもよい。
（第３の実施形態）
　図７は、本発明の第３の実施形態に係る３レベル電力変換装置２０Ｂの構成を示す構成図である。図８は、本実施形態に係る３レベル電力変換装置２０Ｂの電力変換回路の構成を示す回路図である。
　３レベル電力変換装置２０Ｂは、第１の実施形態に係る３レベル電力変換装置２０において、第１の半導体モジュール１及び第２の半導体モジュール２の代わりに、第７の半導体モジュール７を設け、第３の半導体モジュール３及び第４の半導体モジュール４の代わりに、第８の半導体モジュール８を設けたものである。その他の点は、第１の実施形態と同様である。
　第７の半導体モジュール７は、第１の実施形態に係る第１の半導体モジュール１及び第２の半導体モジュール２を１つの半導体モジュールにしたものである。具体的には、第７の半導体モジュール７は、スイッチング素子１１、ダイオード１２、スイッチング素子２１、及び、ダイオード２２を備える。スイッチング素子１１のエミッタは、スイッチング素子２１のエミッタと接続される。これにより、スイッチング素子１１及びダイオード１２で構成される電気回路と、スイッチング素子２１及びダイオード２２で構成される電気回路との間の配線インダクタンスが小さくなる。その他の点は、第１の実施形態に係る第１の半導体モジュール１及び第２の半導体モジュール２の構成と同じである。
　第８の半導体モジュール８は、第３の半導体モジュール３と第４の半導体モジュール４を１つの半導体モジュールにしたものである。具体的には、第８の半導体モジュール８は、スイッチング素子３１、ダイオード３２、スイッチング素子４１、及び、ダイオード４２を備える。ダイオード３２のアノードは、スイッチング素子４１のコレクタと接続される。これにより、スイッチング素子３１及びダイオード３２で構成される電気回路と、スイッチング素子４１及びダイオード４２で構成される電気回路との間の配線インダクタンスが小さくなる。その他の点は、第３の半導体モジュール３及び第４の半導体モジュール４の構成と同じである。
　なお、第７の半導体モジュール７及び第８の半導体モジュール８は、それぞれ図９に示す本実施形態の変形例に係る第７の半導体モジュール７ａ及び第８の半導体モジュール８ａに置き換えてもよい。図９に示す第７の半導体モジュール７ａのスイッチング素子２１ａとダイオード２２ａの構成は、図３に示す第２の半導体モジュール２ａの構成と同じである。図９に示す第８の半導体モジュール８ａのスイッチング素子３１ａとダイオード３２ａの構成は、図３に示す第３の半導体モジュール３ａの構成と同じである。
　本実施形態によれば、第１の実施形態と同様の作用効果を得ることができる。
　また、第７の半導体モジュール７及び第８の半導体モジュール８を用いることで、各半導体モジュール７，８をどのような位置に配置しても、スイッチング素子１１～４１のターンオフ時の転流ループのインダクタンスを小さくすることができる。これにより、スイッチング素子１１～４１のオフ時のサージ電圧を抑制することができる。
（第４の実施形態）
　図１０は、本発明の第４の実施形態に係る３レベル電力変換装置２０Ｃの構成を示す構成図である。図１１は、本実施形態に係る３レベル電力変換装置２０Ｃの電力変換回路の構成を示す回路図である。
　３レベル電力変換装置２０Ｃは、第２の実施形態に係る３レベル電力変換装置２０Ａにおいて、第１の半導体モジュール１及び第３の半導体モジュール３の代わりに、第９の半導体モジュール９を設け、第２の半導体モジュール２及び第４の半導体モジュール４の代わりに、第１０の半導体モジュール１０を設けたものである。その他の点は、第２の実施形態と同様である。
　第９の半導体モジュール９は、第２の実施形態に係る第１の半導体モジュール１及び第３の半導体モジュール３を１つの半導体モジュールにしたものである。具体的には、第９の半導体モジュール９は、スイッチング素子１１、ダイオード１２、スイッチング素子３１、及び、ダイオード３２を備える。スイッチング素子１１のエミッタは、ダイオード３２のアノードと接続される。これにより、スイッチング素子１１及びダイオード１２で構成される電気回路と、スイッチング素子３１及びダイオード３２で構成される電気回路との間の配線インダクタンスが小さくなる。その他の点は、第２の実施形態に係る第１の半導体モジュール１及び第３の半導体モジュール３の構成と同じである。
　第１０の半導体モジュール１０は、第２の半導体モジュール２と第４の半導体モジュール４を１つの半導体モジュールにしたものである。具体的には、第１０の半導体モジュール１０は、スイッチング素子２１、ダイオード２２、スイッチング素子４１、及び、ダイオード４２を備える。スイッチング素子２１のエミッタは、スイッチング素子４１のコレクタと接続される。これにより、スイッチング素子２１及びダイオード２２で構成される電気回路と、スイッチング素子４１及びダイオード４２で構成される電気回路との間の配線インダクタンスが小さくなる。その他の点は、第２の実施形態に係る第２の半導体モジュール２及び第４の半導体モジュール４の構成と同じである。
　なお、第９の半導体モジュール９及び第１０の半導体モジュール１０は、それぞれ図１２に示す本実施形態の変形例に係る第９の半導体モジュール９ａ及び第１０の半導体モジュール１０ａに置き換えてもよい。図１２に示す第９の半導体モジュール９ａのスイッチング素子３１ａとダイオード３２ａの構成は、図３に示す第３の半導体モジュール３ａの構成と同じである。図１２に示す第１０の半導体モジュール１０ａのスイッチング素子２１ａとダイオード２２ａの構成は、図３に示す第２の半導体モジュール２ａの構成と同じである。
　本実施形態によれば、第２の実施形態と同様の作用効果を得ることができる。
　また、第９の半導体モジュール９及び第１０の半導体モジュール１０を用いることで、各半導体モジュール９，１０をどのような位置に配置しても、スイッチング素子１１～４１のターンオフ時の転流ループのインダクタンスを小さくすることができる。これにより、スイッチング素子１１～４１のオフ時のサージ電圧を抑制することができる。
　なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

Claims (8)

  1. 　複数の半導体モジュールにより電力変換回路が構成されたマルチレベル電力変換装置であって、
    　正極回路に設けられた第１のコンデンサと、
    　前記第１のコンデンサと直列に接続され、負極回路に設けられた第２のコンデンサと、
    　前記正極回路から交流回路に電流が流れる第１のスイッチング素子及び前記第１のスイッチング素子と逆並列に接続された第１のダイオードにより構成された第１の電気回路と、
    　前記第１のコンデンサ及び前記第２のコンデンサにより構成されたコンデンサ回路と前記交流回路とを接続する電気経路を形成し、第２のスイッチング素子及び前記第２のスイッチング素子と直列に接続された第２のダイオードにより構成された第２の電気回路と、
    　前記コンデンサ回路と前記交流回路とを接続し、前記第２の電気回路と逆方向に電流が流れる電気経路を形成し、第３のスイッチング素子及び前記第３のスイッチング素子と直列に接続された第３のダイオードにより構成された第３の電気回路と、
    　前記交流回路から前記負極回路に電流が流れる第４のスイッチング素子及び前記第４のスイッチング素子と逆並列に接続された第４のダイオードにより構成された第４の電気回路と、
    　前記交流回路を構成するラミネート化された交流ブスと、
    　前記交流ブスと積層され、前記コンデンサ回路を構成するラミネート化されたコンデンサブスと、
    　前記交流ブス及び前記コンデンサブスと積層され、前記正極回路を構成するラミネート化された正極ブスと、
    　前記交流ブス及び前記コンデンサブスと積層され、前記負極回路を構成するラミネート化された負極ブスとを備え、
    　複数の半導体モジュールは、前記第１の電気回路及び前記第４の電気回路が、それぞれ前記第２の電気回路又は前記第３の電気回路のいずれ一方と転流ループのインダクタンスが小さくなるように隣接して、配置されたこと
    を特徴とするマルチレベル電力変換装置。
  2. 　前記正極ブスは、前記負極ブスと重ならずに、前記交流ブス及び前記コンデンサブスと積層されたこと
    を特徴とする請求項１に記載のマルチレベル電力変換装置。
  3. 　前記複数の半導体モジュールは、
    　前記第１の電気回路が構成された第１の半導体モジュールと、
    　前記第２の電気回路が構成された第２の半導体モジュールと、
    　前記第３の電気回路が構成された第３の半導体モジュールと、
    　前記第４の電気回路が構成された第４の半導体モジュールとを含み、
    　前記第１の半導体モジュール及び前記第４の半導体モジュールは、それぞれ前記第２の半導体モジュール又は前記第３の半導体モジュールのいずれか一方と隣接するように配置されたこと
    を特徴とする請求項１に記載のマルチレベル電力変換装置。
  4. 　前記電力変換回路は、直流電力を交流電力に変換するインバータ動作をし、
    　前記第２の電気回路は、前記コンデンサ回路から前記交流回路に電流が流れるように構成され、
    　前記第１の半導体モジュールは、前記第２の半導体モジュールと隣接するように配置され、
    　前記第４の半導体モジュールは、前記第３の半導体モジュールと隣接するように配置されたこと
    を特徴とする請求項３に記載のマルチレベル電力変換装置。
  5. 　前記電力変換回路は、交流電力を直流電力に変換するコンバータ動作をし、
    　前記第２の電気回路は、前記コンデンサ回路から前記交流回路に電流が流れるように構成され、
    　前記第１の半導体モジュールは、前記第３の半導体モジュールと隣接するように配置され、
    　前記第４の半導体モジュールは、前記第２の半導体モジュールと隣接するように配置されたこと
    を特徴とする請求項３に記載のマルチレベル電力変換装置。
  6. 　前記複数の半導体モジュールは、
    　前記第１の電気回路及び前記第２の電気回路が構成された第１の半導体モジュールと、
    　前記第３の電気回路及び前記第４の電気回路が構成された第２の半導体モジュールとを含むこと
    を特徴とする請求項１に記載のマルチレベル電力変換装置。
  7. 　前記電力変換回路は、直流電力を交流電力に変換するインバータ動作をし、
    　前記第２の電気回路は、前記コンデンサ回路から前記交流回路に電流が流れるように構成されたこと
    を特徴とする請求項６に記載のマルチレベル電力変換装置。
  8. 　前記電力変換回路は、交流電力を直流電力に変換するコンバータ動作をし、
    　前記第２の電気回路は、前記交流回路から前記コンデンサ回路に電流が流れるように構成されたこと
    を特徴とする請求項６に記載のマルチレベル電力変換装置。
PCT/JP2016/061584 2016-04-08 2016-04-08 マルチレベル電力変換装置 Ceased WO2017175394A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018510221A JP6573025B2 (ja) 2016-04-08 2016-04-08 マルチレベル電力変換装置
EP16897950.8A EP3442108B1 (en) 2016-04-08 2016-04-08 Multilevel power converter
ES16897950T ES2856875T3 (es) 2016-04-08 2016-04-08 Convertidor de potencia multinivel
PCT/JP2016/061584 WO2017175394A1 (ja) 2016-04-08 2016-04-08 マルチレベル電力変換装置
US16/087,786 US10879814B2 (en) 2016-04-08 2016-04-08 Multilevel power converter
CN201680084098.0A CN109121456B (zh) 2016-04-08 2016-04-08 多级电力转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/061584 WO2017175394A1 (ja) 2016-04-08 2016-04-08 マルチレベル電力変換装置

Publications (1)

Publication Number Publication Date
WO2017175394A1 true WO2017175394A1 (ja) 2017-10-12

Family

ID=60001065

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/061584 Ceased WO2017175394A1 (ja) 2016-04-08 2016-04-08 マルチレベル電力変換装置

Country Status (6)

Country Link
US (1) US10879814B2 (ja)
EP (1) EP3442108B1 (ja)
JP (1) JP6573025B2 (ja)
CN (1) CN109121456B (ja)
ES (1) ES2856875T3 (ja)
WO (1) WO2017175394A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023115709A1 (de) * 2023-06-15 2024-12-19 Semikron Elektronik Gmbh & Co. Kg Erstes Leistungshalbleitermodul für eine erste Teilschaltung, zweites Leistungshalbleitermodul für eine zweite Teilschaltung und Anordnung hiermit
WO2025197474A1 (ja) * 2024-03-21 2025-09-25 株式会社デンソー マルチレベルインバータ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115315892A (zh) 2020-03-17 2022-11-08 华为数字能源技术有限公司 用于具有改进的共模性能的输入串联结构的转换器系统的ac/dc转换器级
JP7501164B2 (ja) * 2020-07-02 2024-06-18 富士電機株式会社 電力変換装置
EP4425780A1 (en) * 2023-03-03 2024-09-04 Infineon Technologies AG Semiconductor arrangement and semiconductor module arrangement
CN118264079B (zh) * 2024-03-28 2026-02-17 漳州科华电气技术有限公司 一种多电平电路、印刷电路板和变换器
US20260054579A1 (en) * 2024-08-22 2026-02-26 BorgWarner US Technologies LLC Systems for inverter having t-type arrangement for electric vehicle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223664A (ja) * 2010-04-06 2011-11-04 Fuji Electric Co Ltd パワー半導体モジュール及びそれを用いた電力変換装置
JP2012110095A (ja) * 2010-11-16 2012-06-07 Fuji Electric Co Ltd パワー半導体モジュール
JP2014217270A (ja) * 2013-04-23 2014-11-17 ゼミクロン エレクトローニク ゲーエムベーハー ウントコンパニー カーゲー ３レベル電力変換装置用ハーフブリッジ
JP2015091178A (ja) * 2013-11-06 2015-05-11 株式会社明電舎 ３レベル電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE212013000040U1 (de) * 2012-07-30 2014-07-21 Obshchestvo s organichennoy otvetstvennostyu "sistemy" upravlenia khraneniem energii" Rangsteuerungssystem für die Elektroengergiespeicherbatterien
JP2014036509A (ja) 2012-08-09 2014-02-24 Mitsubishi Electric Corp ３レベル電力変換装置
CN203504422U (zh) * 2013-07-29 2014-03-26 特变电工新疆新能源股份有限公司 一种用于t型三电平变流器的叠层母排
WO2015049743A1 (ja) 2013-10-02 2015-04-09 富士電機株式会社 ３レベルインバータ
CN103607131B (zh) * 2013-12-03 2016-01-20 上海理工大学 三电平逆变器中点电位平衡控制方法
CN204031003U (zh) * 2014-07-31 2014-12-17 深圳市英威腾电气股份有限公司 一种叠层母排及二极管钳位三电平拓扑装置
EP3093974B1 (en) * 2014-08-26 2019-02-20 Fuji Electric Co., Ltd. Three-level power conversion device
CN105450042B (zh) 2014-09-26 2018-04-17 台达电子工业股份有限公司 三电平功率变换器及其功率单元
CN204316350U (zh) * 2014-12-30 2015-05-06 深圳市汇川技术股份有限公司 T型三电平桥臂模块安装结构以及功率变换器
DE102015115271B4 (de) * 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
JP2018085858A (ja) * 2016-11-24 2018-05-31 富士電機株式会社 電力変換装置
JP2018107858A (ja) * 2016-12-22 2018-07-05 富士電機株式会社 電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223664A (ja) * 2010-04-06 2011-11-04 Fuji Electric Co Ltd パワー半導体モジュール及びそれを用いた電力変換装置
JP2012110095A (ja) * 2010-11-16 2012-06-07 Fuji Electric Co Ltd パワー半導体モジュール
JP2014217270A (ja) * 2013-04-23 2014-11-17 ゼミクロン エレクトローニク ゲーエムベーハー ウントコンパニー カーゲー ３レベル電力変換装置用ハーフブリッジ
JP2015091178A (ja) * 2013-11-06 2015-05-11 株式会社明電舎 ３レベル電力変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3442108A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023115709A1 (de) * 2023-06-15 2024-12-19 Semikron Elektronik Gmbh & Co. Kg Erstes Leistungshalbleitermodul für eine erste Teilschaltung, zweites Leistungshalbleitermodul für eine zweite Teilschaltung und Anordnung hiermit
WO2025197474A1 (ja) * 2024-03-21 2025-09-25 株式会社デンソー マルチレベルインバータ

Also Published As

Publication number Publication date
JP6573025B2 (ja) 2019-09-11
CN109121456B (zh) 2020-12-04
JPWO2017175394A1 (ja) 2019-01-24
ES2856875T3 (es) 2021-09-28
US10879814B2 (en) 2020-12-29
EP3442108A1 (en) 2019-02-13
EP3442108A4 (en) 2019-11-20
US20200212821A1 (en) 2020-07-02
CN109121456A (zh) 2019-01-01
EP3442108B1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
JP6573025B2 (ja) マルチレベル電力変換装置
CN105612690B (zh) 半导体装置
JP5642086B2 (ja) ３レベル電力変換装置
JP5644943B2 (ja) 半導体モジュール、上下アームキットおよび３レベルインバータ
JP5807516B2 (ja) 電力変換装置及び電力変換装置における導体の配置方法
JP2014533487A (ja) Ｈブリッジに基づく電力変換器
JP6196853B2 (ja) ３レベルコンバータハーフブリッジ
KR101373170B1 (ko) 컨버터
JP2014217270A (ja) ３レベル電力変換装置用ハーフブリッジ
US10164519B2 (en) Semiconductor stack for converter with snubber capacitors
JP2019162032A (ja) 半導体ユニット、半導体装置および無停電電源装置
CN108701689B (zh) 功率半导体模块
KR102855016B1 (ko) 모듈식 스위칭 셀
JP2006166696A (ja) 寄生インダクタンスの低下されたパワー半導体モジュール
JP5835167B2 (ja) パワーモジュール構造
JP5906313B2 (ja) 電力変換装置
JP6268939B2 (ja) ３レベル電力変換装置
JP6206090B2 (ja) ３レベル電力変換装置
JP6844932B2 (ja) 電力変換装置
JP4828170B2 (ja) 電力変換装置
JP6573742B2 (ja) 主回路配線部材及び電力変換装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018510221

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016897950

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2016897950

Country of ref document: EP

Effective date: 20181108

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16897950

Country of ref document: EP

Kind code of ref document: A1