WO2019087471A1 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
WO2019087471A1
WO2019087471A1 PCT/JP2018/026757 JP2018026757W WO2019087471A1 WO 2019087471 A1 WO2019087471 A1 WO 2019087471A1 JP 2018026757 W JP2018026757 W JP 2018026757W WO 2019087471 A1 WO2019087471 A1 WO 2019087471A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
solid
circuit
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/026757
Other languages
English (en)
French (fr)
Inventor
篤親 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP20210491.5A priority Critical patent/EP3813356B1/en
Priority to US16/484,946 priority patent/US11082656B2/en
Priority to KR1020207030493A priority patent/KR102453118B1/ko
Priority to KR1020197023581A priority patent/KR102561079B1/ko
Priority to JP2019549846A priority patent/JP7311423B2/ja
Priority to EP24217764.0A priority patent/EP4496338A3/en
Priority to EP18872485.0A priority patent/EP3582491B1/en
Priority to DE112018005712.7T priority patent/DE112018005712T5/de
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to KR1020227036268A priority patent/KR102899017B1/ko
Publication of WO2019087471A1 publication Critical patent/WO2019087471A1/ja
Anticipated expiration legal-status Critical
Priority to US17/084,583 priority patent/US11546542B2/en
Priority to US17/378,637 priority patent/US11490045B2/en
Priority to US17/967,566 priority patent/US11895422B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Definitions

  • the present technology relates to a solid-state imaging device. Specifically, the present invention relates to a solid-state imaging device that compares the amount of incident light with a threshold.
  • synchronous solid-state imaging devices that capture image data (frames) in synchronization with synchronization signals such as vertical synchronization signals are used in imaging devices and the like.
  • image data can be acquired only for each cycle of the synchronization signal (for example, 1/60 seconds), so faster processing is possible in the fields related to traffic, robots, etc. It will be difficult to respond when requested. Therefore, an asynchronous solid-state image pickup device has been proposed in which an address event detection circuit is provided for each pixel to detect in real time as an address event that the light amount of the pixel exceeds a threshold for each pixel address (for example, patent Reference 1.).
  • the above-described asynchronous solid-state imaging device can generate and output data much faster than the synchronous solid-state imaging device. Therefore, for example, in the transportation field, the process of recognizing an image of a person or an obstacle can be performed at high speed to improve the safety.
  • the address event detection circuit has a circuit scale larger than that of the synchronous pixel circuit, and if such a circuit is provided for each pixel, there is a problem that the mounting area increases compared to the synchronous type.
  • the present technology has been created in view of such a situation, and it is an object of the present invention to reduce the mounting area in a solid-state imaging device that detects an address event.
  • a first aspect of the present technology includes a row drive circuit, a column drive circuit, and a plurality of pixels, and the plurality of pixels are respectively
  • the row driving circuit and the above pixel circuit further comprising: a photodiode for photoelectrically converting incident light to generate a photocurrent; a pixel circuit for quantizing a voltage signal corresponding to the photocurrent; and outputting the detected signal as a detection signal
  • the column driving circuit is provided in the second chip, the photodiode is provided in the first chip, at least a part of the pixel circuits are provided in the second chip, and the first connection circuit is provided via the connection portion.
  • the first chip is further provided with a plurality of N-type transistors that convert the photocurrent into the voltage signal and output the voltage signal
  • the second chip May further be provided with a P-type transistor for supplying a constant current to any of the plurality of N-type transistors.
  • the second chip may be further provided with a current-voltage conversion circuit that converts the photocurrent into the voltage signal. This brings about the effect that the circuit size of the first chip is reduced by the amount of the current-voltage conversion circuit.
  • the current-voltage conversion circuit includes an N-type transistor in which a drain is connected to a cathode of the photodiode and a gate and a source are commonly connected to a power supply. It is also good. This brings about the effect
  • the current-voltage conversion circuit includes a diode in which an anode is connected to a cathode of the photodiode and a cathode is connected to a power supply, and a connection point between the diode and the photodiode is It may be connected to the input terminal of the buffer. This brings about the effect that the photocurrent is converted into a voltage signal by the diode.
  • the current-voltage conversion circuit includes a first N-type transistor in which a predetermined bias voltage is applied to a gate and a drain is connected to a cathode of the photodiode, the photodiode, and And a second N-type transistor having a gate connected to a connection point with the first transistor, a drain connected to the source of the first N-type transistor, and a source connected to ground, and the first and second N-type transistors
  • the connection point of the transistor may be connected to the input terminal of the buffer. This brings about the effect
  • the current-voltage conversion circuit includes a plurality of stages of loop circuits, and each of the plurality of stages of loop circuits includes a first N-type transistor and a first N-type transistor.
  • a second N-type transistor may be provided, the gate being connected to the source and the drain being connected to the gate of the first N-type transistor.
  • the first chip further includes a current-voltage conversion circuit that converts the photocurrent to the voltage signal, and a buffer that corrects and outputs the voltage signal. It may be provided. This brings about the effect that the circuit size of the second chip is reduced by the amount of the current-voltage conversion circuit and the buffer.
  • the first chip is further provided with a first capacitor whose one end is connected to the output terminal of the buffer, and the second chip is further provided with the first capacitor.
  • An inverter having an input terminal connected to the other end of the first capacitor and a second capacitor connected in parallel to the inverter may be further provided. This brings about the effect that the first capacitor and the second capacitor are distributed in the first chip and the second chip.
  • the first chip in the pixel circuit, includes a subtractor that reduces the level of the voltage signal output from the buffer, and the detected voltage signal is quantized and detected.
  • a quantizer may be further provided to output as a signal. This brings about the effect that the circuit size of the second chip is reduced by the amount of the subtractor and the quantizer.
  • a second aspect of the present technology quantizes a voltage signal corresponding to the photocurrent and outputs it as a detection signal, and a light receiving chip provided with a photodiode that photoelectrically converts incident light to generate a photocurrent. It is a solid-state image sensor which comprises a detection chip. This brings about the effect
  • the light receiving chip is further provided with a plurality of N-type transistors for converting the photocurrent into the voltage signal and outputting the voltage signal
  • the detection chip includes the plurality of N-type transistors
  • a P-type transistor may be further provided to supply a constant current to either of the two. This brings about the effect that the N-type transistor and the photodiode are arranged on the same chip.
  • the detection chip may further be provided with a current-voltage conversion circuit that converts the photocurrent into the voltage signal. This brings about the effect that the circuit scale of the detection chip is reduced by the amount of the current-voltage conversion circuit.
  • the current-voltage conversion circuit includes an N-type transistor in which a drain is connected to a cathode of the photodiode and a gate and a source are commonly connected to a power supply.
  • the connection point with the photodiode may be connected to the input terminal of the buffer. This brings about the effect
  • the current-voltage conversion circuit includes a diode in which an anode is connected to a cathode of the photodiode and a cathode is connected to a power supply, and a connection point between the diode and the photodiode is It may be connected to the input terminal of the buffer. This brings about the effect that the photocurrent is converted into a voltage signal by the diode.
  • the current-voltage conversion circuit includes a first N-type transistor in which a predetermined bias voltage is applied to a gate and a drain is connected to a cathode of the photodiode, the photodiode, and And a second N-type transistor having a gate connected to a connection point with the first transistor, a drain connected to the source of the first N-type transistor, and a source connected to ground, and the first and second N-type transistors
  • the connection point of the transistor may be connected to the input terminal of the buffer. This brings about the effect
  • the current-voltage conversion circuit includes a plurality of stages of loop circuits, and each of the plurality of stages of loop circuits is a first N-type transistor and a first N-type transistor.
  • a second N-type transistor may be provided, the gate being connected to the source and the drain being connected to the gate of the first N-type transistor.
  • the light receiving chip may be further provided with a current-voltage conversion circuit that converts the photocurrent to the voltage signal and a buffer that corrects and outputs the voltage signal. This brings about the effect that the circuit size of the detection chip is reduced by the amount of current-voltage conversion circuit and buffer.
  • the light receiving chip further includes a first capacitor whose one end is connected to the output terminal of the buffer, and the detection chip has an input terminal connected to the other end of the first capacitor. And a second capacitor connected in parallel to the inverter. This brings about the effect that the first capacitor and the second capacitor are distributed in the light receiving chip and the detection chip.
  • the light receiving chip includes a subtractor for reducing the level of the voltage signal output from the buffer, and a quantizer for quantizing the reduced voltage signal and outputting it as the detection signal. And may be further provided. This brings about the effect that the circuit size of the detection chip is reduced by the amount of the subtractor and the quantizer.
  • the second aspect may further include a signal processing chip that processes the detection signal. This brings about the effect that the circuits are distributed and disposed on the light receiving chip, the detection chip, and the signal processing chip.
  • the light receiving chip is provided with a light receiving unit in which a predetermined number of the photodiodes are arranged in a two-dimensional grid, and the detection chip is an address event for outputting the detection signal.
  • a detection circuit may be provided, and the address event detection circuit may be commonly connected to a plurality of adjacent photodiodes in the light receiving unit. This brings about the effect that the address event detection circuit is shared by a plurality of pixels.
  • the detection chip may be further provided with a multiplexer that selects any one of the photocurrents of the plurality of photodiodes and outputs the selected photocurrent to the address event detection circuit. This brings about the effect that the circuit scale of the light receiving chip is reduced by the multiplexer.
  • the light receiving chip may further be provided with a multiplexer that selects any of the photocurrents of the plurality of photodiodes and outputs the selected photocurrent to the address event detection circuit. This brings about the effect that the circuit size of the detection chip is reduced by the multiplexer.
  • the second aspect can further include a shield provided between the light receiving chip and the detection chip. This brings about the effect
  • the photodiode may be provided in each of the normal pixel and the phase difference pixel, and a part of the photodiode of the phase difference pixel may be shielded from light. This brings about the effect that a phase difference is detected.
  • the light receiving chip is provided with a predetermined number of the photodiodes arranged in a two-dimensional grid and a current-voltage conversion circuit for converting the photocurrent into the voltage signal. Adjacent ones of the predetermined number of photodiodes may be commonly connected to the current-voltage conversion circuit. This brings about the effect that a current voltage conversion circuit is shared by a plurality of pixels.
  • the detection chip is provided with a quantizer that compares the voltage signal with a plurality of threshold voltages and outputs a signal of a plurality of bits indicating the comparison result as the detection signal. May be This brings about the effect
  • the excellent effect of reducing the mounting area can be achieved.
  • the effect described here is not necessarily limited, and may be any effect described in the present disclosure.
  • FIG. 1 is a block diagram illustrating an exemplary configuration of an imaging device according to a first embodiment of the present technology. It is a figure showing an example of layered structure of a solid-state image sensing device in a 1st embodiment of this art. It is an example of the top view of the light reception chip in a 1st embodiment of this art. It is an example of the top view of the detection chip in a 1st embodiment of this art. It is an example of the top view of the address event detection part in a 1st embodiment of this art. It is a block diagram showing an example of 1 composition of an address event detection circuit in a 1st embodiment of this art.
  • FIG. 31 is an example of a plan view of a light receiving chip in a modification of the eighth embodiment of the present technology. It is a circuit diagram showing an example of the arrangement part of the shield in a 9th embodiment of this art. It is an example of the top view of the light reception chip
  • FIG. 33 is an example of a plan view of a light receiving chip in an eleventh embodiment of the present technology. It is a circuit diagram showing an example of the arrangement part of the shield in an 11th embodiment of this art. It is a circuit diagram showing an example of 1 composition of a buffer in a 12th embodiment of this art, a subtractor, and a quantizer. It is a block diagram showing an example of rough composition of a vehicle control system. It is explanatory drawing which shows an example of the installation position of an imaging part.
  • First embodiment (example of arranging a photodiode on a light receiving chip) 2.
  • Second embodiment (example of arranging a photodiode, a current-voltage conversion circuit and a buffer on a light receiving chip) 3.
  • Third embodiment (an example in which a photodiode is disposed on a light receiving chip and one N-type transistor is disposed in a current-voltage conversion circuit) 4.
  • Fourth Embodiment Example in which a photodiode is disposed on a light receiving chip and a diode is disposed in a current-voltage conversion circuit) 5.
  • Ninth embodiment an example in which a photodiode is disposed on a light receiving chip and a shield is disposed between the light receiving chip and the detection chip.
  • Tenth embodiment example of arranging a photodiode in each of a normal pixel and a phase difference pixel in a light receiving chip.
  • Eleventh embodiment an example in which a photodiode is disposed on a light receiving chip and a current-voltage conversion circuit is shared by a plurality of pixels
  • Twelfth embodiment an example in which a photodiode is disposed on a light receiving chip and a voltage signal is compared with a plurality of threshold voltages
  • FIG. 1 is a block diagram showing an exemplary configuration of an imaging device 100 according to a first embodiment of the present technology.
  • the imaging device 100 includes an imaging lens 110, a solid-state imaging device 200, a recording unit 120, and a control unit 130.
  • As the imaging device 100 a camera mounted on an industrial robot, an on-vehicle camera, etc. are assumed.
  • the imaging lens 110 condenses incident light and guides it to the solid-state imaging device 200.
  • the solid-state imaging device 200 photoelectrically converts incident light to capture image data.
  • the solid-state imaging device 200 executes predetermined signal processing such as image recognition processing on the captured image data on the image data, and outputs the processed data to the recording unit 120 through the signal line 209. Do.
  • the recording unit 120 records data from the solid-state imaging device 200.
  • the control unit 130 controls the solid-state imaging device 200 to capture image data.
  • FIG. 2 is a view showing an example of a laminated structure of the solid-state imaging device 200 according to the first embodiment of the present technology.
  • the solid-state imaging device 200 includes a detection chip 202 and a light receiving chip 201 stacked on the detection chip 202. These chips are electrically connected via connections such as vias. In addition to the vias, Cu--Cu bonding or bumps can also be used.
  • the light receiving chip 201 is an example of a first chip described in the claims
  • the detection chip 202 is an example of a second chip described in the claims.
  • FIG. 3 is an example of a plan view of the light receiving chip 201 in the first embodiment of the present technology.
  • the light receiving chip 201 is provided with a light receiving unit 220 and via arrangement units 211, 212, and 213.
  • Vias connected to the detection chip 202 are disposed in the via placement units 211, 212, and 213. Further, in the light receiving unit 220, a plurality of photodiodes 221 are arranged in a two-dimensional lattice. The photodiode 221 photoelectrically converts incident light to generate a photocurrent. Each of these photodiodes 221 is assigned a pixel address consisting of a row address and a column address, and is treated as a pixel.
  • FIG. 4 is an example of a plan view of the detection chip 202 in the first embodiment of the present technology.
  • the detection chip 202 is provided with via arrangement units 231, 232 and 233, a signal processing circuit 240, a row drive circuit 251, a column drive circuit 252, and an address event detection unit 260. Vias to be connected to the light receiving chip 201 are disposed in the via placement parts 231, 232 and 233.
  • the address event detection unit 260 generates a detection signal from the photocurrent of each of the plurality of photodiodes 221 and outputs the detection signal to the signal processing circuit 240.
  • This detection signal is a 1-bit signal indicating whether or not the fact that the light amount of incident light has exceeded a predetermined threshold is detected as an address event.
  • the row drive circuit 251 selects a row address and outputs a detection signal corresponding to the row address to the address event detection unit 260.
  • the column drive circuit 252 selects a column address and outputs a detection signal corresponding to the column address to the address event detection unit 260.
  • the signal processing circuit 240 performs predetermined signal processing on the detection signal from the address event detection unit 260.
  • the signal processing circuit 240 arranges detection signals as pixel signals in a two-dimensional grid, and acquires image data having 1-bit information for each pixel. Then, the signal processing circuit 240 performs signal processing such as image recognition processing on the image data.
  • FIG. 5 is an example of a plan view of the address event detection unit 260 according to the first embodiment of the present technology.
  • a plurality of address event detection circuits 300 are arranged in a two-dimensional grid.
  • a pixel address is assigned to each of the address event detection circuits 300 and connected to the photodiodes 221 of the same address.
  • the address event detection circuit 300 quantizes a voltage signal corresponding to the photocurrent from the corresponding photodiode 221 and outputs it as a detection signal.
  • FIG. 6 is a block diagram showing an exemplary configuration of the address event detection circuit 300 according to the first embodiment of the present technology.
  • the address event detection circuit 300 includes a current-voltage conversion circuit 310, a buffer 320, a subtractor 330, a quantizer 340, and a transfer circuit 350.
  • the current-voltage conversion circuit 310 converts the photocurrent from the corresponding photodiode 221 into a voltage signal.
  • the current voltage conversion circuit 310 supplies a voltage signal to the buffer 320.
  • the buffer 320 corrects the voltage signal from the current-voltage conversion circuit 310.
  • the buffer 320 outputs the corrected voltage signal to the subtractor 330.
  • Subtractor 330 reduces the level of the voltage signal from buffer 320 in accordance with the row drive signal from row drive circuit 251.
  • the subtractor 330 supplies the lowered voltage signal to the quantizer 340.
  • the quantizer 340 quantizes the voltage signal from the subtractor 330 into a digital signal and outputs the digital signal to the transfer circuit 350 as a detection signal.
  • the transfer circuit 350 transfers the detection signal from the quantizer 340 to the signal processing circuit 240 in accordance with the column drive signal from the column drive circuit 252.
  • FIG. 7 is a circuit diagram showing a configuration example of the current-voltage conversion circuit 310 according to the first embodiment of the present technology.
  • the current-voltage conversion circuit 310 includes N-type transistors 311 and 313 and a P-type transistor 312. As these transistors, for example, MOS (Metal-Oxide-Semiconductor) transistors are used.
  • MOS Metal-Oxide-Semiconductor
  • the source of the N-type transistor 311 is connected to the cathode of the photodiode 221, and the drain is connected to the power supply terminal.
  • the P-type transistor 312 and the N-type transistor 313 are connected in series between the power supply terminal and the ground terminal.
  • the connection point of the P-type transistor 312 and the N-type transistor 313 is connected to the gate of the N-type transistor 311 and the input terminal of the buffer 320. Further, a predetermined bias voltage Vbias1 is applied to the gate of the P-type transistor 312.
  • the drains of the N-type transistors 311 and 313 are connected to the power supply side, and such a circuit is called a source follower.
  • the photocurrent from the photodiode 221 is converted into a voltage signal by the two source followers connected in a loop.
  • the P-type transistor 312 supplies a constant current to the N-type transistor 313.
  • ground of the light receiving chip 201 and the ground of the detection chip 202 are separated from each other to prevent interference.
  • FIG. 8 is a circuit diagram showing one configuration example of the subtractor 330 and the quantizer 340 in the first embodiment of the present technology.
  • Subtractor 330 includes capacitors 331 and 333, an inverter 332, and a switch 334.
  • the quantizer 340 also includes a comparator 341.
  • Capacitor 333 is connected in parallel to inverter 332.
  • the switch 334 opens and closes a path connecting both ends of the capacitor 333 according to a row driving signal.
  • the inverter 332 inverts the voltage signal input through the capacitor 331.
  • the inverter 332 outputs the inverted signal to the non-inverted input terminal (+) of the comparator 341.
  • Expression 5 represents the subtraction operation of the voltage signal, and the gain of the subtraction result is C1 / C2. Since it is usually desired to maximize the gain, it is preferable to design C1 large and C2 small. On the other hand, if C2 is too small, the kTC noise may increase and the noise characteristics may deteriorate, so the capacity reduction of C2 is limited to a range where noise can be tolerated.
  • the address event detection circuit 300 including the subtractor 330 is mounted for each pixel, the capacitances C1 and C2 have an area limitation. Taking these into consideration, for example, C1 is set to a value of 20 to 200 femtofarads (fF), and C2 is set to a value of 1 to 20 femtofarads (fF).
  • the comparator 341 compares the voltage signal from the subtractor 330 with a predetermined threshold voltage Vth applied to the inverting input terminal ( ⁇ ). The comparator 341 outputs a signal indicating the comparison result to the transfer circuit 350 as a detection signal.
  • a simple pixel circuit including a photodiode and three or four transistors is disposed for each pixel.
  • the pixel circuit composed of the photodiode 221 and the address event detection circuit 300 which is more complicated than the synchronous type, is Provided. Therefore, if both the photodiode 221 and the address event detection circuit 300 are disposed on the same chip, the mounting area will be larger than that of the synchronous type. Therefore, in the solid-state imaging device 200, the mounting area is reduced by distributing and arranging the photodiode 221 and the address event detection circuit 300 on the light receiving chip 201 and the detection chip 202, which are stacked.
  • the photodiode 221 is disposed in the light receiving chip 201 and the address event detection circuit 300 is disposed in the detection chip 202, mounting is more than when they are disposed in the same chip. The area can be reduced.
  • FIG. 9 is a circuit diagram showing an example of a circuit provided in each of the light receiving chip 201 and the detection chip 202 in a modification of the first embodiment of the present technology.
  • the light receiving chip 201 is further provided with N-type transistors 311 and 313 in addition to the photodiode 221.
  • the detection chip 202 is provided with a P-type transistor 312 and a circuit at the subsequent stage.
  • the circuit scale of the detection chip 202 can be reduced by the amount of these transistors. Further, by making the transistors in the light receiving chip 201 only N-type, the number of steps in forming the transistors can be reduced as compared with the case where N-type transistors and P-type transistors are mixed. Thereby, the manufacturing cost of the light receiving chip 201 can be reduced.
  • the N-type transistors 311 and 313 are disposed in the light receiving chip 201, the manufacturing cost and the circuit size of the detection chip 202 can be reduced.
  • Second embodiment> In the first embodiment described above, all of the circuits in the address event detection circuit 300 are disposed in the detection chip 202. However, as the number of pixels increases, the circuit scale of the circuits in the detection chip 202 increases. There is a risk of The solid-state imaging device 200 of the second embodiment is different from the first embodiment in that the current voltage conversion circuit 310 and the buffer 320 in the address event detection circuit 300 are provided in the light receiving chip 201.
  • FIG. 10 is a circuit diagram showing an example of a circuit provided in each of the light receiving chip 201 and the detection chip 202 in the second embodiment of the present technology.
  • a current-voltage conversion circuit 310 and a buffer 320 are further provided in the light receiving chip 201 of the second embodiment.
  • the detection chip 202 is provided with circuits after the subtractor 330.
  • the circuit scale of the detection chip 202 is compared with the case where they are provided in the detection chip 202. Can be reduced.
  • FIG. 11 is a circuit diagram showing an example of a circuit provided in each of the light receiving chip 201 and the detection chip 202 in the first modified example of the second embodiment of the present technology.
  • a capacitor 331 in the subtractor 330 is disposed.
  • the capacitor 331 is an example of the first capacitor described in the claims.
  • an inverter 332 in the subtractor 330, a capacitor 333 and a switch 334 are disposed.
  • the inverter 332 is an example of the inverter described in the claims
  • the capacitor 333 is an example of the second capacitor described in the claims.
  • Capacitors such as capacitors 331 and 333 generally require a large mounting area as compared to transistors, diodes and the like. By arranging the capacitor 331 and the capacitor 333 in the light receiving chip 201 and the detection chip 202 in a distributed manner, the mounting area of the entire circuit can be reduced.
  • the capacitor 331 is disposed in the light receiving chip 201 and the capacitor 333 is disposed in the detection chip 202. In comparison, the mounting area can be reduced.
  • the subtractor 330 and the quantizer 340 are disposed in the detection chip 202.
  • the circuit scale of the circuit in the detection chip 202 may increase.
  • the solid-state imaging device 200 of the second modified example of the second embodiment differs from that of the second embodiment in that a subtractor 330 and a quantizer 340 are provided in the light receiving chip 201.
  • FIG. 12 is a circuit diagram showing an example of a circuit provided in each of the light receiving chip 201 and the detection chip 202 in the second modified example of the second embodiment of the present technology.
  • the light receiving chip 201 of the second modification of the second embodiment further includes a subtractor 330 and a quantizer 340 in addition to the photodiode 221, the current voltage conversion circuit 310 and the buffer 320. It differs from the second embodiment.
  • the detection chip 202 is provided with a transfer circuit 350 and a signal processing circuit 240.
  • the subtractor 330 and the quantizer 340 are disposed in the light receiving chip 201, so compared to the case where they are provided in the detection chip 202, The circuit scale of the detection chip 202 can be reduced.
  • the current-voltage conversion circuit 310 including the N-type transistors 311 and 313 and the P-type transistor 312 is arranged in the address event detection unit 260 for each pixel.
  • the circuit scale of the address event detection unit 260 may increase.
  • the solid-state imaging device 200 of the third embodiment is different from that of the first embodiment in that only the N-type transistor 311 is disposed in the current-voltage conversion circuit 310.
  • FIG. 13 is a circuit diagram showing a configuration example of the current-voltage conversion circuit 310 according to the third embodiment of the present technology.
  • the current-voltage conversion circuit 310 of the third embodiment is different from that of the first embodiment in that only the N-type transistor 311 is disposed.
  • the gate and drain of the N-type transistor 311 are commonly connected to the power supply terminal, and the source is connected to the cathode of the photodiode 221.
  • the connection point of the N-type transistor 311 and the photodiode 221 is connected to the input terminal of the buffer 320.
  • the circuit up to the buffer 320 can be arranged in the light receiving chip 201 as in the second embodiment. Also in the third embodiment, the circuit up to the capacitor 331 can be disposed on the light receiving chip 201 as in the first modification of the second embodiment. Also in the third embodiment, the circuit up to the quantizer 340 can be disposed on the light receiving chip 201 as in the second modification of the second embodiment.
  • the circuit size of the current-voltage conversion circuit 310 can be reduced compared to the case where three transistors are disposed. It can be reduced.
  • the current-voltage conversion circuit 310 including the N-type transistors 311 and 313 and the P-type transistor 312 is arranged in the address event detection unit 260 for each pixel.
  • the circuit scale of the address event detection unit 260 may increase.
  • the solid-state imaging device 200 of the fourth embodiment is different from that of the first embodiment in that only a diode is disposed in the current-voltage conversion circuit 310.
  • FIG. 14 is a circuit diagram showing a configuration example of the current-voltage conversion circuit 310 according to the fourth embodiment of the present technology. Only the diode 314 is disposed in the current-voltage conversion circuit 310 of the fourth embodiment. The cathode of the diode 314 is connected to the power supply terminal, and the anode is connected to the cathode of the photodiode 221. Also, the connection point of the diode 314 and the photodiode 221 is connected to the input terminal of the buffer 320.
  • the circuit up to the buffer 320 can be arranged in the light receiving chip 201 as in the second embodiment. Also in the fourth embodiment, the circuit up to the capacitor 331 can be disposed on the light receiving chip 201 as in the first modification of the second embodiment. Also in the fourth embodiment, the circuit up to the quantizer 340 can be disposed on the light receiving chip 201 as in the second modification of the second embodiment.
  • the circuit scale of the current-voltage conversion circuit 310 is reduced compared to the case where three transistors are disposed. be able to.
  • the current-voltage conversion circuit 310 of the fifth embodiment differs from that of the first embodiment in that a gate ground circuit is disposed to suppress low frequency noise.
  • FIG. 15 is a circuit diagram showing a configuration example of the current-voltage conversion circuit 310 according to the fifth embodiment of the present technology.
  • a constant bias voltage Vbias2 is applied to the gate of the N-type transistor 311 of the fifth embodiment, the drain is connected to the cathode of the photodiode 221, and the source is the P-type transistor 312 and the N-type transistor 313. Connected to connection point.
  • the gate of such an N-type transistor 311 is AC-grounded, and such a circuit is called a gate-grounded circuit.
  • the arrangement of the gate ground circuit increases the closed loop gain and can suppress low frequency noise.
  • the circuit up to the buffer 320 can be disposed in the light receiving chip 201 as in the second embodiment. Also in the fifth embodiment, the circuit up to the capacitor 331 can be disposed on the light receiving chip 201 as in the first modification of the second embodiment. Also in the fifth embodiment, the circuit up to the quantizer 340 can be arranged on the light receiving chip 201 as in the second modification of the second embodiment.
  • the gate grounded circuit is disposed in the current-voltage conversion circuit 310, low frequency noise can be suppressed as compared with the case where the source follower circuit is disposed. .
  • FIG. 16 is a circuit diagram showing a configuration example of a current-voltage conversion circuit 310 according to the sixth embodiment of the present technology.
  • the current-voltage conversion circuit 310 of the sixth embodiment differs from that of the first embodiment in that N-type transistors 315 and 316 are further provided.
  • these transistors for example, MOS transistors are used.
  • N-type transistors 315 and 311 are connected in series between the power supply terminal and photodiode 221, and P-type transistor 312 and N-type transistors 316 and 313 are connected in series between the power supply terminal and the ground terminal. Ru.
  • the gate of the N-type transistor 311 is connected to the connection point of the N-type transistors 316 and 313, and the gate of the N-type transistor 315 is connected to the connection point of the P-type transistor 312 and the N-type transistor 316.
  • the gate of the N-type transistor 313 is connected to the connection point of the photodiode 221 and the N-type transistor 311, as in the first embodiment.
  • the gate of N-type transistor 316 is connected to the connection point of N-type transistors 311 and 315. Also, a connection point of the P-type transistor 312 and the N-type transistor 316 is connected to the buffer 320.
  • N-type transistors 315 and 311 are examples of the first N-type transistor described in the claims, and N-type transistors 316 and 313 are the second N-type transistors described in the claims. It is an example.
  • the conversion gain can be increased as compared with the case of only one stage.
  • the circuit in the solid-state imaging device 200 is dispersedly disposed on two chips, but the mounting area of the circuit in the solid-state imaging device 200 is increased as the number of pixels is increased. May increase.
  • the solid-state imaging device 200 of the seventh embodiment is different from that of the first embodiment in that the circuits are disposed in a distributed manner on three chips.
  • FIG. 17 is a view showing an example of the laminated structure of the solid-state imaging device 200 according to the seventh embodiment of the present technology.
  • the solid-state imaging device 200 of the seventh embodiment is different from the first embodiment in that the solid-state imaging device 200 further includes a signal processing chip 203 in addition to the light receiving chip 201 and the detection chip 202. These chips are stacked.
  • FIG. 18 is an example of a plan view of a detection chip 202 according to a seventh embodiment of the present technology.
  • the detection chip 202 of the seventh embodiment is different from the first embodiment in that the row drive circuit 251, the column drive circuit 252, and the signal processing circuit 240 are not disposed. Also, via placement units 253 and 254 are disposed instead of via placement units 231, 232 and 233.
  • the configuration of the light receiving chip 201 of the seventh embodiment is the same as that of the first embodiment except that the via arrangement parts 211, 212 and 213 are not arranged.
  • FIG. 19 is an example of a plan view of the signal processing chip 203 according to the seventh embodiment of the present technology.
  • a row drive circuit 251, a column drive circuit 252, and a signal processing circuit 240 are arranged.
  • the circuit in the solid-state imaging device 200 is distributed and disposed in three sheets of the light receiving chip 201, the detection chip 202, and the signal processing chip 203, they are dispersed in two.
  • the mounting area can be further reduced as compared with the case of arranging them.
  • the address event detection circuit 300 is arranged for each pixel in the detection chip 202 in the first embodiment described above, the circuit scale of the detection chip 202 may increase as the number of pixels increases.
  • the solid-state imaging device 200 of the eighth embodiment is different from that of the first embodiment in that a plurality of pixels share one address event detection circuit 300.
  • FIG. 20 is an example of a plan view of the light receiving chip 201 in the eighth embodiment of the present technology.
  • the light receiving chip 201 of the eighth embodiment is different from that of the first embodiment in that a plurality of pixel blocks 222 are arranged in a two-dimensional grid in the light receiving unit 220.
  • a plurality of (for example, four) photodiodes 221 are disposed in each of the pixel blocks 222.
  • a pixel address is assigned to each of the photodiodes 221 and is treated as a pixel.
  • FIG. 21 is an example of a plan view of the address event detection unit 260 according to the eighth embodiment of the present technology.
  • the multiplexer 261 and the address event detection circuit 300 are disposed for each pixel block 222.
  • the multiplexer 261 selects one of the photocurrents from the corresponding plurality of photodiodes 221 and supplies the selected one to the address event detection circuit 300.
  • the control of the multiplexer 261 is performed by, for example, the row drive circuit 251.
  • the address event detection circuit 300 is connected to the corresponding photodiode 221 via the multiplexer 261.
  • the circuit scale per pixel is reduced compared to the case where they are not shared. be able to.
  • the multiplexer 261 and the address event detection circuit 300 are arranged for each pixel in the detection chip 202, but the circuit scale of the detection chip 202 may increase as the number of pixels increases. .
  • the solid-state imaging device 200 according to the modification of the eighth embodiment is different from the first embodiment in that the multiplexer 261 is disposed in the light receiving chip 201.
  • FIG. 22 is an example of a plan view of the light receiving chip 201 in a modification of the eighth embodiment of the present technology.
  • the light receiving chip 201 of the modification of the eighth embodiment is different from that of the eighth embodiment in that the multiplexer 261 is further disposed in the pixel block 222.
  • the circuit size of the detection chip 202 is reduced compared to the case where the multiplexer 261 is provided in the detection chip 202. can do.
  • the circuits are arranged in each of the light receiving chip 201 and the detection chip 202, but there is a possibility that electromagnetic noise may be generated due to the operation of these circuits.
  • the solid-state imaging device 200 according to the ninth embodiment is different from the first embodiment in that a shield is provided between the light receiving chip 201 and the detection chip 202.
  • FIG. 23 is a circuit diagram showing an example of an arrangement position of a shield in the ninth embodiment of the present technology.
  • the light receiving chip 201 of the ninth embodiment is different from the first embodiment in that a current-voltage conversion circuit 310 and a buffer 320 are additionally provided in addition to the photodiode 221.
  • a subtractor 330 and a quantizer 340 are disposed in the detection chip 202.
  • shields 401, 402 and 403 are disposed between the light receiving chip 201 and the detection chip 202.
  • the shields 401 and 402 are disposed immediately below the photodiode 221 with the light receiving chip 201 side up.
  • the shield 402 is disposed immediately below the current voltage conversion circuit 310.
  • the buffer 320 and the subtractor 330 are connected by a Cu-Cu connection.
  • the shield 403 is disposed immediately below the buffer 320, and a signal line connecting the buffer 320 and the subtractor 330 is routed through the shield 403.
  • electromagnetic shields are used as these shields 401, 402 and 403, for example, electromagnetic shields are used.
  • the photodiode 221, the current-voltage conversion circuit 310, and the buffer 320 are disposed in the light receiving chip 201.
  • the present invention is not limited to this configuration.
  • only the photodiode 221 may be disposed on the light receiving chip 201.
  • the same arrangement as that of the first modification or the second modification of the second embodiment may be employed.
  • the shields 401 to 403 are disposed between the light receiving chip 201 and the detection chip 202, the generation of electromagnetic noise can be suppressed.
  • the solid-state imaging device 200 captures image data composed of detection signals, but it is not possible to measure the distance to an object from the image data.
  • Methods of measuring the distance include a method using stereo images and a ToF (Time of Flight) method. In these methods, it is necessary to add a camera separately from the imaging lens 110 and the solid-state imaging device 200. . Therefore, in the configuration in which the distance is determined by these methods, the number of parts and the cost may be increased.
  • the solid-state imaging device 200 according to the tenth embodiment is different from that according to the first embodiment in that the distance is measured by using an image plane phase difference method with phase difference pixels.
  • FIG. 24 is an example of a plan view of the light receiving chip 201 in the tenth embodiment of the present technology.
  • the light receiving chip 201 of the tenth embodiment is different from the first embodiment in that a plurality of normal pixels 223 and a plurality of pairs of phase difference pixels 224 are disposed in the light receiving section 220.
  • the normal pixel 223 is a pixel for generating image data.
  • the phase difference pixel 224 is a pixel for obtaining the phase difference between two images.
  • FIG. 25 is a circuit diagram showing a configuration example of the normal pixel 223 and the phase difference pixel 224 according to the tenth embodiment of the present technology.
  • a is a circuit diagram showing an example of the configuration of the normal pixel 223, and b in the figure is a circuit diagram showing an example of the configuration of the phase difference pixel 224.
  • a photodiode 221, a current-voltage conversion circuit 310, and a buffer 320 are disposed. Further, the shield 403 is disposed immediately below the buffer 320. As in the ninth embodiment, the shields 401 and 402 can be further disposed.
  • phase difference pixel 224 a photodiode 411, a current / voltage conversion circuit 413, and a buffer 414 are disposed.
  • the configurations of the photodiode 411, the current-voltage conversion circuit 413, and the buffer 414 are similar to those of the photodiode 221, the current-voltage conversion circuit 310, and the buffer 320.
  • a part of the photodiode 411 is shielded by the light shielding portion 412.
  • the portions shielded by one of the pair of phase difference pixels 224 and the other are different.
  • the signal processing circuit 240 obtains a phase difference from detection signals from the plurality of pairs of phase difference pixels 224, and measures a distance from the phase difference. The measured distance is used for AF (Auto Focus) and the like.
  • the solid-state imaging device 200 can measure the distance to the object based on the detection signal of those pixels. it can.
  • the current-voltage conversion circuit 310 is disposed for each pixel in the detection chip 202.
  • the circuit size and mounting area of the detection chip 202 may increase as the number of pixels increases. is there.
  • the solid-state imaging device 200 according to the eleventh embodiment is different from the first embodiment in that a plurality of pixels share one current-voltage conversion circuit 310.
  • FIG. 26 is an example of a plan view of the light receiving chip 201 in the eleventh embodiment of the present technology.
  • the light receiving chip 201 according to the eleventh embodiment is different from the first embodiment in that a plurality of pixel blocks 222 are arranged in a two-dimensional grid in the light receiving unit 220.
  • each of the pixel blocks 222 a plurality of (two etc.) photodiodes 221, a multiplexer 261, a current / voltage conversion circuit 310, and a buffer 320 are disposed.
  • the multiplexer 261 selects one of the photocurrents from each of the plurality of photodiodes 221 in the pixel block 222 and supplies it to the current-voltage conversion circuit 310.
  • FIG. 27 is a circuit diagram showing an example of an arrangement position of a shield in the eleventh embodiment of the present technology.
  • the shield 403 is disposed immediately below the buffer 320.
  • the shields 401 and 402 can be further disposed.
  • the circuit scale per pixel is reduced compared to the case where they are not shared. can do.
  • the solid-state imaging device 200 compares the voltage signal with one threshold voltage to generate a 1-bit detection signal for each pixel. However, since only one bit of information is generated for each pixel, the image quality of the image data is degraded as compared to the case where a plurality of bits are generated for each pixel.
  • the solid-state imaging device 200 of the twelfth embodiment is different from that of the first embodiment in that a detection signal of a plurality of bits is generated for each pixel by comparing a voltage signal with a plurality of threshold voltages.
  • FIG. 28 is a circuit diagram showing a configuration example of the buffer 320, the subtractor 330 and the quantizer 340 in the twelfth embodiment of the present technology.
  • the buffer 320 includes N-type transistors 321 and 322.
  • Subtractor 330 includes capacitors 331 and 333 and N-type transistors 335 to 337.
  • the quantizer 340 includes N-type transistors 342 to 345. As transistors in these circuits, for example, MOS transistors are used.
  • N-type transistors 321 and 322 are connected in series between the power supply terminal and the ground terminal. Further, a predetermined bias voltage Vbias3 is applied to the gate of the N-type transistor 321, and the gate of the N-type transistor 322 is connected to the current-voltage conversion circuit 310. The connection point of the N-type transistors 321 and 322 is connected to one end of the capacitor 331.
  • N-type transistors 336 and 337 are connected in series between the power supply terminal and the ground terminal.
  • a predetermined bias voltage Vbias4 is applied to the gate of the N-type transistor 337.
  • the other end of the capacitor 331 is connected to the gate of the N-type transistor 336.
  • One end of capacitor 333 is connected to the gate of N-type transistor 336, and the other end is input to the connection point of N-type transistors 336 and 337.
  • the source and drain of the N-type transistor 335 are connected to both ends of the capacitor 333, and the row drive signal from the row drive circuit 251 is input to the gate.
  • the N-type transistor 335 functions as the switch 334 illustrated in FIG.
  • the N-type transistors 342 and 343 are connected in series between the power supply terminal and the ground terminal.
  • N-type transistors 344 and 345 are also connected in series between the power supply terminal and the ground terminal.
  • the gates of N-type transistors 342 and 344 are connected to the connection point of N-type transistors 336 and 337.
  • the threshold voltage Vth1 is input to the gate of the N-type transistor 343, and the threshold voltage Vth2 lower than Vth1 is input to the gate of the N-type transistor 345.
  • the connection point of N-type transistors 342 and 343 outputs a positive side (+) 1-bit detection signal
  • the connection point of N-type transistors 344 and 345 outputs a negative side (-) 1-bit detection signal Is output.
  • the quantizer 340 compares the voltage signal with the two threshold voltages to generate a 2-bit detection signal. For this reason, the solid-state imaging device 200 can generate image data having 2-bit information for each pixel.
  • the solid-state imaging device 200 compares the voltage signal with the plurality of threshold voltages to generate a detection signal of a plurality of bits for each pixel.
  • the image quality of the image data can be improved as compared to the case of generating a bit detection signal.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of mobile object such as a car, an electric car, a hybrid electric car, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, a robot May be
  • FIG. 29 is a block diagram showing a schematic configuration example of a vehicle control system that is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • Vehicle control system 12000 includes a plurality of electronic control units connected via communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an external information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are illustrated.
  • the driveline control unit 12010 controls the operation of devices related to the driveline of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device for generating a drive force of a vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, and a steering angle of the vehicle. It functions as a control mechanism such as a steering mechanism that adjusts and a braking device that generates a braking force of the vehicle.
  • Body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device of various lamps such as a headlamp, a back lamp, a brake lamp, a blinker or a fog lamp.
  • the body system control unit 12020 may receive radio waves or signals of various switches transmitted from a portable device substituting a key.
  • Body system control unit 12020 receives the input of these radio waves or signals, and controls a door lock device, a power window device, a lamp and the like of the vehicle.
  • Outside vehicle information detection unit 12030 detects information outside the vehicle equipped with vehicle control system 12000.
  • an imaging unit 12031 is connected to the external information detection unit 12030.
  • the out-of-vehicle information detection unit 12030 causes the imaging unit 12031 to capture an image outside the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing or distance detection processing of a person, a vehicle, an obstacle, a sign, characters on a road surface, or the like based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output an electric signal as an image or can output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared light.
  • In-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver state detection unit 12041 that detects a state of a driver is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera for imaging the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether the driver does not go to sleep.
  • the microcomputer 12051 calculates a control target value of the driving force generation device, the steering mechanism or the braking device based on the information inside and outside the vehicle acquired by the outside information detecting unit 12030 or the in-vehicle information detecting unit 12040, and a drive system control unit A control command can be output to 12010.
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the outside information detecting unit 12030 or the in-vehicle information detecting unit 12040 so that the driver can Coordinated control can be performed for the purpose of automatic driving that travels autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the external information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or oncoming vehicle detected by the external information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or aurally notifying information to a passenger or the outside of a vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 30 is a diagram illustrating an example of the installation position of the imaging unit 12031.
  • imaging units 12101, 12102, 12103, 12104, and 12105 are included.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose of the vehicle 12100, a side mirror, a rear bumper, a back door, and an upper portion of a windshield of a vehicle interior.
  • the imaging unit 12101 provided in the front nose and the imaging unit 12105 provided in the upper part of the windshield in the vehicle cabin mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 included in the side mirror mainly acquire an image of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the top of the windshield in the passenger compartment is mainly used to detect a leading vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 30 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors
  • the imaging range 12114 indicates The imaging range of the imaging part 12104 provided in the rear bumper or the back door is shown. For example, by overlaying the image data captured by the imaging units 12101 to 12104, a bird's eye view of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of imaging devices, or an imaging device having pixels for phase difference detection.
  • the microcomputer 12051 measures the distance to each three-dimensional object in the imaging ranges 12111 to 12114, and the temporal change of this distance (relative velocity with respect to the vehicle 12100). In particular, it is possible to extract a three-dimensional object traveling at a predetermined speed (for example, 0 km / h or more) in substantially the same direction as the vehicle 12100 as a leading vehicle, in particular by finding the it can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. As described above, it is possible to perform coordinated control for the purpose of automatic driving or the like that travels autonomously without depending on the driver's operation.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data relating to a three-dimensional object into a two-wheeled vehicle, an ordinary vehicle, a large vehicle, a pedestrian, a telephone pole, or other three-dimensional object It can be classified, extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles visible to the driver of the vehicle 12100 and obstacles difficult to see.
  • the microcomputer 12051 determines the collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk is a setting value or more and there is a possibility of a collision, through the audio speaker 12061 or the display unit 12062 By outputting a warning to the driver or performing forcible deceleration or avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared light.
  • the microcomputer 12051 can recognize a pedestrian by determining whether a pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition is, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as an infrared camera, and pattern matching processing on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not
  • the procedure is to determine
  • the audio image output unit 12052 generates a square outline for highlighting the recognized pedestrian.
  • the display unit 12062 is controlled so as to display a superimposed image. Further, the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the example of the vehicle control system to which the technology according to the present disclosure can be applied has been described above.
  • the technology according to the present disclosure may be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the imaging device 100 of FIG. 1 can be applied to the imaging unit 12031 of FIG.
  • the mounting area of the circuit can be reduced and the imaging unit 12031 can be miniaturized.
  • the present technology can also be configured as follows.
  • the row drive circuit and the column drive circuit are provided on a second chip,
  • the photodiode is provided on a first chip, At least a part of the pixel circuit is provided in the second chip, and is a solid-state imaging device electrically connected to the photodiode provided in the first chip through the connection portion.
  • the first chip is further provided with a plurality of N-type transistors that convert the photocurrent into the voltage signal and output it.
  • the second chip further includes a current-voltage conversion circuit that converts the photocurrent to the voltage signal.
  • the current-voltage conversion circuit A drain connected to a cathode of the photodiode, and an N-type transistor having a gate and a source commonly connected to a power supply, The connection point between the N-type transistor and the photodiode is connected to the input terminal of the buffer (3).
  • the current-voltage conversion circuit A first N-type transistor with a predetermined bias voltage applied to its gate and a drain connected to the cathode of the photodiode; And a second N-type transistor having a gate connected to a connection point between the photodiode and the first transistor, a drain connected to a source of the first N-type transistor, and a source connected to ground.
  • the connection point of the said 1st and 2nd transistor is a solid-state image sensor in any one of said (3) to (5) connected to the input terminal of the said buffer.
  • the current-voltage conversion circuit includes a plurality of stages of loop circuits, Each of the plurality of stages of loop circuits is A first N-type transistor, The second N-type transistor having a gate connected to the source of the first N-type transistor and a drain connected to the gate of the first N-type transistor.
  • the solid-state imaging device according to claim 1.
  • the first chip is further provided with a current-voltage conversion circuit that converts the photocurrent to the voltage signal and a buffer that corrects and outputs the voltage signal (1)
  • the solid-state image sensor of description The solid-state image sensor of description.
  • the first chip is further provided with a first capacitor whose one end is connected to the output terminal of the buffer,
  • a subtractor that lowers the level of the voltage signal output from the buffer and a quantizer that quantizes the lowered voltage signal and outputs it as the detection signal in the first chip
  • the solid-state imaging device further comprising: (1) A light receiving chip provided with a photodiode that photoelectrically converts incident light to generate a photocurrent; A solid-state image pickup device comprising: a detection chip which quantizes a voltage signal corresponding to the photocurrent and outputs it as a detection signal.
  • the light receiving chip is further provided with a plurality of N-type transistors that convert the photocurrent into the voltage signal and output the voltage signal.
  • the solid-state imaging device wherein the detection chip is further provided with a P-type transistor for supplying a constant current to any one of the plurality of N-type transistors.
  • the detection chip is further provided with a current-voltage conversion circuit that converts the photocurrent into the voltage signal.
  • the current-voltage conversion circuit A drain connected to a cathode of the photodiode, and an N-type transistor having a gate and a source commonly connected to a power supply, The connection point between the N-type transistor and the photodiode is connected to the input terminal of the buffer (3).
  • the current-voltage conversion circuit An anode connected to a cathode of the photodiode, the cathode including a diode connected to a power supply, The connection point of the said diode and the said photodiode is a solid-state image sensor as described in said (3) or (4) connected to the input terminal of the said buffer.
  • the current-voltage conversion circuit A first N-type transistor with a predetermined bias voltage applied to its gate and a drain connected to the cathode of the photodiode; And a second N-type transistor having a gate connected to a connection point between the photodiode and the first transistor, a drain connected to a source of the first N-type transistor, and a source connected to ground.
  • the connection point of the said 1st and 2nd transistor is a solid-state image sensor in any one of said (3) to (5) connected to the input terminal of the said buffer.
  • the current-voltage conversion circuit includes a plurality of stages of loop circuits, Each of the plurality of stages of loop circuits is A first N-type transistor, The second N-type transistor having a gate connected to the source of the first N-type transistor and a drain connected to the gate of the first N-type transistor.
  • the light receiving chip is further provided with a first capacitor whose one end is connected to the output terminal of the buffer,
  • the light receiving chip is further provided with a subtractor for reducing the level of the voltage signal output from the buffer, and a quantizer for quantizing the reduced voltage signal and outputting the result as the detection signal.
  • (11) The solid-state imaging device according to any one of (1) to (10), further including a signal processing chip that processes the detection signal.
  • the light receiving chip is provided with a light receiving portion in which a predetermined number of the photodiodes are arranged in a two-dimensional grid shape
  • the detection chip is provided with an address event detection circuit that outputs the detection signal
  • the detection chip is further provided with a multiplexer that selects one of the photocurrents of the plurality of photodiodes and outputs the selected photocurrent to the address event detection circuit.
  • the solid-state imaging device (14) The solid-state imaging device according to (12), wherein the light receiving chip is further provided with a multiplexer that selects one of the photocurrents of the plurality of photodiodes and outputs the selected photocurrent to the address event detection circuit.
  • the solid-state imaging device according to any one of (1) to (14), further including a shield provided between the light receiving chip and the detection chip.
  • the photodiode is provided in each of the normal pixel and the phase difference pixel, The solid-state imaging device according to any one of (1) to (15), wherein a part of the photodiode of the phase difference pixel is shielded from light.
  • the light receiving chip is provided with a predetermined number of the photodiodes arranged in a two-dimensional grid and a current-voltage conversion circuit that converts the photocurrent into the voltage signal.
  • the solid-state imaging device according to (1) wherein a plurality of adjacent photodiodes among the predetermined number of the photodiodes are commonly connected to the current-voltage conversion circuit.
  • the detection chip is provided with a quantizer which compares the voltage signal with a plurality of threshold voltages and outputs a signal of a plurality of bits indicating the comparison result as the detection signal.
  • imaging device 110 imaging lens 120 recording unit 130 control unit 200 solid-state imaging device 201 light receiving chip 202 detection chip 203 signal processing chip 211, 212, 213, 231, 232, 233, 253, 254 via arrangement unit 220 light receiving unit 221, 411 Photodiode 222 Pixel block 223 Normal pixel 224 Phase difference pixel 240 Signal processing circuit 251 Row drive circuit 252 Column drive circuit 260 Address event detection unit 261 Multiplexer 300 Address event detection circuit 310, 413 Current voltage conversion circuit 311, 313, 315, 316 , 321, 322, 335 to 337, 342 to 345 N type transistor 312 P type transistor 314 diode 320, 332, 414 buffer 330 subtractor 331, 333 Capacitor 334 switch 340 quantizer 341 comparator 350 transfer circuit 401, 402, 403 shield 412 light-shielding portion 12031 imaging unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

アドレスイベントを検出する固体撮像素子において、実装面積を削減する。　固体撮像素子は、受光チップおよび検出チップを具備する。受光チップおよび検出チップを具備する固体撮像素子において、受光チップには、入射光を光電変換して光電流を生成するフォトダイオードが設けられる。また、固体撮像素子において、検出チップは、受光チップ内のフォトダイオードにより生成された光電流に応じた電圧信号を量子化して検出信号として出力する。

Description

固体撮像素子
　本技術は、固体撮像素子に関する。詳しくは、入射光の光量を閾値と比較する固体撮像素子に関する。
　従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。
特表２０１６－５３３１４０号公報
　上述の非同期型の固体撮像素子では、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力することができる。このため、例えば、交通分野において、人や障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。しかしながら、アドレスイベント検出回路は、同期型における画素回路よりも回路規模が大きく、そのような回路を画素毎に設けると、実装面積が同期型と比較して増大してしまうという問題がある。
　本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントを検出する固体撮像素子において、実装面積を削減することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、行駆動回路と、列駆動回路と、複数の画素とを備え、上記複数の画素はそれぞれ、入射光を光電変換して光電流を生成するフォトダイオードと、上記光電流に応じた電圧信号を量子化して検出信号として出力する画素回路と、接続部とを有し、上記行駆動回路および上記列駆動回路は第２のチップに設けられ、上記フォトダイオードは第１のチップに設けられ、少なくとも一部の上記画素回路は上記第２のチップに設けられ、上記接続部を介して上記第１のチップに設けられた上記フォトダイオードに電気的に接続される固体撮像素子である。これにより、第１のチップと第２のチップとに回路が分散して配置されるという作用をもたらす。
　また、この第１の側面において、上記画素回路において、上記第１のチップには、上記光電流を上記電圧信号に変換して出力する複数のＮ型トランジスタがさらに設けられ、上記第２のチップには、上記複数のＮ型トランジスタのいずれかに一定の電流を供給するＰ型トランジスタがさらに設けられてもよい。これにより、Ｎ型トランジスタおよびフォトダイオードが同一のチップに配置されるという作用をもたらす。
　また、この第１の側面において、上記画素回路において、上記第２のチップには、上記光電流を上記電圧信号に変換する電流電圧変換回路がさらに設けられてもよい。これにより、電流電圧変換回路の分、第１のチップの回路規模が削減されるという作用をもたらす。
　また、この第１の側面において、上記電流電圧変換回路は、上記フォトダイオードのカソードにドレインが接続され、ゲートおよびソースが電源に共通に接続されたＮ型トランジスタを含み、上記Ｎ型であってもよい。これにより、Ｎ型トランジスタのみにより光電流が電圧信号に変換されるという作用をもたらす。
　また、この第１の側面において、上記電流電圧変換回路は、上記フォトダイオードのカソードにアノードが接続され、カソードが電源に接続されたダイオードを含み、上記ダイオードと上記フォトダイオードとの接続点は、上記バッファの入力端子に接続されてもよい。これにより、ダイオードにより光電流が電圧信号に変換されるという作用をもたらす。
　また、この第１の側面において、上記電流電圧変換回路は、所定のバイアス電圧がゲートに印加され、ドレインが上記フォトダイオードのカソードに接続された第１のＮ型トランジスタと、上記フォトダイオードと上記第１トランジスタとの接続点にゲートが接続され、ドレインが上記第１のＮ型トランジスタのソースに接続され、ソースが接地された第２のＮ型トランジスタとを含み、上記第１および第２のトランジスタの接続点は、上記バッファの入力端子に接続されてもよい。これにより、ゲート接地回路を含む回路により低周波ノイズが抑制されるという作用をもたらす。
　また、この第１の側面において、上記電流電圧変換回路は、複数段のループ回路を含み、上記複数段のループ回路のそれぞれは、第１のＮ型トランジスタと、上記第１のＮ型トランジスタのソースにゲートが接続され、上記第１のＮ型トランジスタのゲートにドレインが接続された第２のＮ型トランジスタとを備えてもよい。これにより、複数段のループ回路により、高いゲインで光電流が電圧信号に変換されるという作用をもたらす。
　また、この第１の側面において、上記画素回路において、上記第１のチップには、上記光電流を上記電圧信号に変換する電流電圧変換回路と上記電圧信号を補正して出力するバッファとがさらに設けられてもよい。これにより、電流電圧変換回路およびバッファの分、第２のチップの回路規模が削減されるという作用をもたらす。
　また、この第１の側面において、上記画素回路において、上記第１のチップには、上記バッファの出力端子に一端が接続された第１コンデンサがさらに設けられ、上記第２のチップには、上記第１コンデンサの他端に入力端子が接続されたインバータと上記インバータに並列に接続された第２コンデンサとがさらに設けられてもよい。これにより、第１コンデンサおよび第２コンデンサが第１のチップおよび第２のチップに分散して配置されるという作用をもたらす。
　また、この第１の側面において、上記画素回路において、上記第１のチップには、上記バッファから出力された上記電圧信号のレベルを低下させる減算器と上記低下した電圧信号を量子化して上記検出信号として出力する量子化器とがさらに設けられてもよい。これにより、減算器および量子化器の分、第２のチップの回路規模が削減されるという作用をもたらす。
　また、本技術の第２の側面は、入射光を光電変換して光電流を生成するフォトダイオードが設けられた受光チップと、上記光電流に応じた電圧信号を量子化して検出信号として出力する検出チップとを具備する固体撮像素子である。これにより、受光チップと検出チップとに回路が分散して配置されるという作用をもたらす。
　また、この第２の側面において、上記受光チップには、上記光電流を上記電圧信号に変換して出力する複数のＮ型トランジスタがさらに設けられ、上記検出チップには、上記複数のＮ型トランジスタのいずれかに一定の電流を供給するＰ型トランジスタがさらに設けられてもよい。これにより、Ｎ型トランジスタおよびフォトダイオードが同一のチップに配置されるという作用をもたらす。
　また、この第２の側面において、上記検出チップには、上記光電流を上記電圧信号に変換する電流電圧変換回路がさらに設けられてもよい。これにより、電流電圧変換回路の分、検出チップの回路規模が削減されるという作用をもたらす。
　また、この第２の側面において、上記電流電圧変換回路は、上記フォトダイオードのカソードにドレインが接続され、ゲートおよびソースが電源に共通に接続されたＮ型トランジスタを含み、上記Ｎ型トランジスタと上記フォトダイオードとの接続点は、上記バッファの入力端子に接続されてもよい。これにより、Ｎ型トランジスタのみにより光電流が電圧信号に変換されるという作用をもたらす。
　また、この第２の側面において、上記電流電圧変換回路は、上記フォトダイオードのカソードにアノードが接続され、カソードが電源に接続されたダイオードを含み、上記ダイオードと上記フォトダイオードとの接続点は、上記バッファの入力端子に接続されてもよい。これにより、ダイオードにより光電流が電圧信号に変換されるという作用をもたらす。
　また、この第２の側面において、上記電流電圧変換回路は、所定のバイアス電圧がゲートに印加され、ドレインが上記フォトダイオードのカソードに接続された第１のＮ型トランジスタと、上記フォトダイオードと上記第１トランジスタとの接続点にゲートが接続され、ドレインが上記第１のＮ型トランジスタのソースに接続され、ソースが接地された第２のＮ型トランジスタとを含み、上記第１および第２のトランジスタの接続点は、上記バッファの入力端子に接続されてもよい。これにより、ゲート接地回路を含む回路により低周波ノイズが抑制されるという作用をもたらす。
　また、この第２の側面において、上記電流電圧変換回路は、複数段のループ回路を含み、上記複数段のループ回路のそれぞれは、第１のＮ型トランジスタと、上記第１のＮ型トランジスタのソースにゲートが接続され、上記第１のＮ型トランジスタのゲートにドレインが接続された第２のＮ型トランジスタとを備えてもよい。これにより、複数段のループ回路により、高いゲインで光電流が電圧信号に変換されるという作用をもたらす。
　また、この第２の側面において、上記受光チップには、上記光電流を上記電圧信号に変換する電流電圧変換回路と上記電圧信号を補正して出力するバッファとがさらに設けられてもよい。これにより、電流電圧変換回路およびバッファの分、検出チップの回路規模が削減されるという作用をもたらす。
　また、この第２の側面において、上記受光チップには、上記バッファの出力端子に一端が接続された第１コンデンサがさらに設けられ、上記検出チップには、上記第１コンデンサの他端に入力端子が接続されたインバータと上記インバータに並列に接続された第２コンデンサとがさらに設けられてもよい。これにより、第１コンデンサおよび第２コンデンサが受光チップおよび検出チップに分散して配置されるという作用をもたらす。
　また、この第２の側面において、上記受光チップには、上記バッファから出力された上記電圧信号のレベルを低下させる減算器と上記低下した電圧信号を量子化して上記検出信号として出力する量子化器とがさらに設けられてもよい。これにより、減算器および量子化器の分、検出チップの回路規模が削減されるという作用をもたらす。
　また、この第２の側面において、上記検出信号を処理する信号処理チップをさらに具備することもできる。これにより、受光チップと検出チップと信号処理チップとに回路が分散して配置されるという作用をもたらす。
　また、この第２の側面において、上記受光チップには、所定数の上記フォトダイオードが二次元格子状に配列された受光部が設けられ、上記検出チップには、上記検出信号を出力するアドレスイベント検出回路が設けられ、上記アドレスイベント検出回路は、上記受光部内で隣接する複数のフォトダイオードに共通に接続されてもよい。これにより、複数の画素によりアドレスイベント検出回路が共有されるという作用をもたらす。
　また、この第２の側面において、上記検出チップには、上記複数のフォトダイオードのそれぞれの光電流のいずれかを選択して上記アドレスイベント検出回路に出力するマルチプレクサがさらに設けられてもよい。これにより、マルチプレクサの分、受光チップの回路規模が削減されるという作用をもたらす。
　また、この第２の側面において、上記受光チップには、上記複数のフォトダイオードのそれぞれの光電流のいずれかを選択して上記アドレスイベント検出回路に出力するマルチプレクサがさらに設けられてもよい。これにより、マルチプレクサの分、検出チップの回路規模が削減されるという作用をもたらす。
　また、この第２の側面において、上記受光チップと上記検出チップとの間に設けられたシールドをさらに具備することもできる。これにより、電磁ノイズが抑制されるという作用をもたらす。
　また、この第２の側面において、上記フォトダイオードは、通常画素と位相差画素とのそれぞれに設けられ、上記位相差画素のフォトダイオードの一部は遮光されていてもよい。これにより、位相差が検出されるという作用をもたらす。
　また、この第２の側面において、上記受光チップには、二次元格子状に配列された所定数の上記フォトダイオードと上記光電流を上記電圧信号に変換する電流電圧変換回路とが設けられ、上記所定数の上記フォトダイオードのうち隣接する複数のフォトダイオードは、上記電流電圧変換回路に共通に接続されてもよい。これにより、複数の画素により電流電圧変換回路が共有されるという作用をもたらす。
　また、この第２の側面において、上記検出チップには、上記電圧信号と複数の閾値電圧とを比較して当該比較結果を示す複数ビットの信号を上記検出信号として出力する量子化器が設けられてもよい。これにより、複数ビットの検出信号からなる画像データが生成されるという作用をもたらす。
　本技術によれば、アドレスイベントを検出する固体撮像素子において、実装面積を削減するという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における受光チップの平面図の一例である。 本技術の第１の実施の形態における検出チップの平面図の一例である。 本技術の第１の実施の形態におけるアドレスイベント検出部の平面図の一例である。 本技術の第１の実施の形態におけるアドレスイベント検出回路の一構成例を示すブロック図である。 本技術の第１の実施の形態における電流電圧変換回路の一構成例を示す回路図である。 本技術の第１の実施の形態における減算器および量子化器の一構成例を示す回路図である。 本技術の第１の実施の形態の変形例における受光チップおよび検出チップのそれぞれに設けられる回路の一例を示す回路図である。 本技術の第２の実施の形態における受光チップおよび検出チップのそれぞれに設けられる回路の一例を示す回路図である。 本技術の第２の実施の形態の第１の変形例における受光チップおよび検出チップのそれぞれに設けられる回路の一例を示す回路図である。 本技術の第２の実施の形態の第２の変形例における受光チップおよび検出チップのそれぞれに設けられる回路の一例を示す回路図である。 本技術の第３の実施の形態における電流電圧変換回路の一構成例を示す回路図である。 本技術の第４の実施の形態における電流電圧変換回路の一構成例を示す回路図である。 本技術の第５の実施の形態における電流電圧変換回路の一構成例を示す回路図である。 本技術の第６の実施の形態における電流電圧変換回路の一構成例を示す回路図である。 本技術の第７の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第７の実施の形態における検出チップの平面図の一例である。 本技術の第７の実施の形態における信号処理チップの平面図の一例である。 本技術の第８の実施の形態における受光チップの平面図の一例である。 本技術の第８の実施の形態におけるアドレスイベント検出部の平面図の一例である。 本技術の第８の実施の形態の変形例における受光チップの平面図の一例である。 本技術の第９の実施の形態におけるシールドの配置箇所の一例を示す回路図である。 本技術の第１０の実施の形態における受光チップの平面図の一例である。 本技術の第１０の実施の形態における通常画素および位相差画素の一構成例を示す回路図である。 本技術の第１１の実施の形態における受光チップの平面図の一例である。 本技術の第１１の実施の形態におけるシールドの配置箇所の一例を示す回路図である。 本技術の第１２の実施の形態におけるバッファ、減算器および量子化器の一構成例を示す回路図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（受光チップにフォトダイオードを配置する例）
　２．第２の実施の形態（受光チップにフォトダイオード、電流電圧変換回路およびバッファを配置する例）
　３．第３の実施の形態（受光チップにフォトダイオードを配置し、電流電圧変換回路内にＮ型トランジスタ１つを配置する例）
　４．第４の実施の形態（受光チップにフォトダイオードを配置し、電流電圧変換回路内にダイオードを配置する例）
　５．第５の実施の形態（受光チップにフォトダイオードを配置し、電流電圧変換回路内にゲート接地回路を配置する例）
　６．第６の実施の形態（受光チップにフォトダイオードを配置し、電流電圧変換回路内に２段のループ回路を配置する例）
　７．第７の実施の形態（受光チップにフォトダイオードを配置し、残りを検出チップおよび信号処理チップに配置する例）
　８．第８の実施の形態（受光チップにフォトダイオードを配置し、複数の画素でアドレスイベント検出回路を共有する例）
　９．第９の実施の形態（受光チップにフォトダイオードを配置し、検出チップとの間にシールドを配置する例）
　１０．第１０の実施の形態（受光チップ内の通常画素および位相差画素のそれぞれにフォトダイオードを配置する例）
　１１．第１１の実施の形態（受光チップにフォトダイオードを配置し、複数の画素で電流電圧変換回路を共有する例）
　１２．第１２の実施の形態（受光チップにフォトダイオードを配置し、電圧信号を複数の閾値電圧と比較する例）
　１３．移動体への応用例
　＜１．第１の実施の形態＞
　［撮像装置の構成例］
　図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
　撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換して画像データを撮像するものである。この固体撮像素子２００は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。
　記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。
　［固体撮像素子の構成例］
　図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。なお、受光チップ２０１は、特許請求の範囲に記載の第１のチップの一例であり、検出チップ２０２は、特許請求の範囲に記載の第２のチップの一例である。
　図３は、本技術の第１の実施の形態における受光チップ２０１の平面図の一例である。受光チップ２０１には、受光部２２０と、ビア配置部２１１、２１２および２１３とが設けられる。
　ビア配置部２１１、２１２および２１３には、検出チップ２０２と接続されるビアが配置される。また、受光部２２０には、二次元格子状に複数のフォトダイオード２２１が配列される。フォトダイオード２２１は、入射光を光電変換して光電流を生成するものである。これらのフォトダイオード２２１のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられ、画素として扱われる。
　図４は、本技術の第１の実施の形態における検出チップ２０２の平面図の一例である。この検出チップ２０２には、ビア配置部２３１、２３２および２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、アドレスイベント検出部２６０とが設けられる。ビア配置部２３１、２３２および２３３には、受光チップ２０１と接続されるビアが配置される。
　アドレスイベント検出部２６０は、複数のフォトダイオード２２１のそれぞれの光電流から検出信号を生成して信号処理回路２４０に出力するものである。この検出信号は、入射光の光量が所定の閾値を超えた旨をアドレスイベントとして検出したか否かを示す１ビットの信号である。
　行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
　列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
　信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行するものである。この信号処理回路２４０は、検出信号を画素信号として二次元格子状に配列し、画素毎に１ビットの情報を有する画像データを取得する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。
　図５は、本技術の第１の実施の形態におけるアドレスイベント検出部２６０の平面図の一例である。このアドレスイベント検出部２６０には、二次元格子状に複数のアドレスイベント検出回路３００が配列される。アドレスイベント検出回路３００のそれぞれには画素アドレスが割り当てられ、同一アドレスのフォトダイオード２２１と接続される。
　アドレスイベント検出回路３００は、対応するフォトダイオード２２１からの光電流に応じた電圧信号を量子化して検出信号として出力するものである。
　［アドレスイベント検出回路の構成例］
　図６は、本技術の第１の実施の形態におけるアドレスイベント検出回路３００の一構成例を示すブロック図である。このアドレスイベント検出回路３００は、電流電圧変換回路３１０、バッファ３２０、減算器３３０、量子化器３４０および転送回路３５０を備える。
　電流電圧変換回路３１０は、対応するフォトダイオード２２１からの光電流を電圧信号に変換するものである。この電流電圧変換回路３１０は、電圧信号をバッファ３２０に供給する。
　バッファ３２０は、電流電圧変換回路３１０からの電圧信号を補正するものである。このバッファ３２０は、補正後の電圧信号を減算器３３０に出力する。
　減算器３３０は、行駆動回路２５１からの行駆動信号に従ってバッファ３２０からの電圧信号のレベルを低下させるものである。この減算器３３０は、低下後の電圧信号を量子化器３４０に供給する。
　量子化器３４０は、減算器３３０からの電圧信号をデジタル信号に量子化して検出信号として転送回路３５０に出力するものである。
　転送回路３５０は、列駆動回路２５２からの列駆動信号に従って、検出信号を量子化器３４０から信号処理回路２４０に転送するものである。
　［電流電圧変換回路の構成例］
　図７は、本技術の第１の実施の形態における電流電圧変換回路３１０の一構成例を示す回路図である。この電流電圧変換回路３１０は、Ｎ型トランジスタ３１１および３１３とＰ型トランジスタ３１２とを備える。これらのトランジスタとして、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。
　Ｎ型トランジスタ３１１のソースはフォトダイオード２２１のカソードに接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ３１２およびＮ型トランジスタ３１３は、電源端子と接地端子との間において、直列に接続される。また、Ｐ型トランジスタ３１２およびＮ型トランジスタ３１３の接続点は、Ｎ型トランジスタ３１１のゲートとバッファ３２０の入力端子とに接続される。また、Ｐ型トランジスタ３１２のゲートには、所定のバイアス電圧Ｖｂｉａｓ１が印加される。
　Ｎ型トランジスタ３１１および３１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、フォトダイオード２２１からの光電流は電圧信号に変換される。また、Ｐ型トランジスタ３１２は、一定の電流をＮ型トランジスタ３１３に供給する。
　また、受光チップ２０１のグランドと検出チップ２０２のグランドとは、干渉対策のために互いに分離されている。
　［減算器および量子化器の構成例］
　図８は、本技術の第１の実施の形態における減算器３３０および量子化器３４０の一構成例を示す回路図である。減算器３３０は、コンデンサ３３１および３３３と、インバータ３３２と、スイッチ３３４とを備える。また、量子化器３４０は、コンパレータ３４１を備える。
　コンデンサ３３１の一端は、バッファ３２０の出力端子に接続され、他端は、インバータ３３２の入力端子に接続される。コンデンサ３３３は、インバータ３３２に並列に接続される。スイッチ３３４は、コンデンサ３３３の両端を接続する経路を行駆動信号に従って開閉するものである。
　インバータ３３２は、コンデンサ３３１を介して入力された電圧信号を反転するものである。このインバータ３３２は反転した信号をコンパレータ３４１の非反転入力端子（＋）に出力する。
　スイッチ３３４をオンした際にコンデンサ３３１のバッファ３２０側に電圧信号Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ３３１に蓄積されている電位Ｑｉｎｉｔは、コンデンサ３３１の容量をＣ１とすると、次の式により表される。一方、コンデンサ３３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
　　Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ　　　　　　　　　　　　　　・・・式１
　次に、スイッチ３３４がオフされて、コンデンサ３３１のバッファ３２０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ３３１に蓄積される電荷Ｑａｆｔｅｒは、次の式により表される。
　　Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ　　　　　　　　　　　　・・・式２
　一方、コンデンサ３３３に蓄積される電荷Ｑ２は、出力電圧をＶｏｕｔとすると、次の式により表される。
　　Ｑ２＝-Ｃ２×Ｖｏｕｔ　　　　　　　　　　　　　　　・・・式３
　このとき、コンデンサ３３１および３３３の総電荷量は変化しないため、次の式が成立する。
　　Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２　　　　　　　　　　　　・・・式４
　式４に式１乃至式３を代入して変形すると、次の式が得られる。
　　Ｖｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ）　・・・式５
　式５は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ごとに減算器３３０を含むアドレスイベント検出回路３００が搭載されるため、容量Ｃ１やＣ２には、面積上の制約がある。これらを考慮して、例えば、Ｃ１は、２０乃至２００フェムトファラッド（ｆＦ）の値に設定され、Ｃ２は、１乃至２０フェムトファラッド（ｆＦ）の値に設定される。
　コンパレータ３４１は、減算器３３０からの電圧信号と、反転入力端子（－）に印加された所定の閾値電圧Ｖｔｈとを比較するものである。コンパレータ３４１は、比較結果を示す信号を検出信号として転送回路３５０に出力する。
　垂直同期信号に同期して撮像を行う同期型の固体撮像素子では、画素ごとに、フォトダイオードと３個や４個のトランジスタとからなる簡易な画素回路が配置される。これに対して、非同期型の固体撮像素子２００では、図６乃至図８に例示したように、同期型の場合より複雑な、フォトダイオード２２１およびアドレスイベント検出回路３００からなる画素回路が画素毎に設けられる。したがって、仮に、フォトダイオード２２１およびアドレスイベント検出回路３００の両方を同一チップに配置すると、実装面積が同期型よりも広くなってしまう。そこで、固体撮像素子２００では、フォトダイオード２２１とアドレスイベント検出回路３００とを積層した受光チップ２０１および検出チップ２０２に分散して配置することにより、実装面積を削減している。
　このように、本技術の第１の実施の形態では、フォトダイオード２２１を受光チップ２０１に配置し、アドレスイベント検出回路３００を検出チップ２０２に配置したため、それらを同一チップに配置する場合よりも実装面積を削減することができる。
　［変形例］
　上述の第１の実施の形態では、電流電圧変換回路３１０の全てを検出チップ２０２に配置していたが、画素数の増大に伴って、検出チップ２０２内の回路の回路規模が増大するおそれがある。この第１の実施の形態の変形例の固体撮像素子２００は、電流電圧変換回路３１０の一部の回路を受光チップ２０１に設けた点において第１の実施の形態と異なる。
　図９は、本技術の第１の実施の形態の変形例における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す回路図である。同図に例示するように、受光チップ２０１には、フォトダイオード２２１に加えて、Ｎ型トランジスタ３１１および３１３がさらに設けられる。一方、検出チップ２０２には、Ｐ型トランジスタ３１２と、その後段の回路とが設けられる。
　Ｎ型トランジスタ３１１および３１３を受光チップ２０１に配置することにより、それらのトランジスタの分、検出チップ２０２の回路規模を削減することができる。また、受光チップ２０１内のトランジスタをＮ型のみにすることにより、Ｎ型トランジスタおよびＰ型トランジスタを混在させる場合と比較して、トランジスタを形成する際の工程数を削減することができる。これにより、受光チップ２０１の製造コストを削減することができる。
　このように、本技術の第１の実施の形態の変形例では、Ｎ型トランジスタ３１１および３１３を受光チップ２０１に配置したため、製造コストと検出チップ２０２の回路規模とを削減することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、アドレスイベント検出回路３００内の回路の全てを検出チップ２０２に配置していたが、画素数の増大に伴って、検出チップ２０２内の回路の回路規模が増大するおそれがある。この第２の実施の形態の固体撮像素子２００は、アドレスイベント検出回路３００内の電流電圧変換回路３１０およびバッファ３２０を受光チップ２０１に設けた点において第１の実施の形態と異なる。
　図１０は、本技術の第２の実施の形態における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す回路図である。この第２の実施の形態の受光チップ２０１には、フォトダイオード２２１に加えて、電流電圧変換回路３１０およびバッファ３２０がさらに設けられる。一方、検出チップ２０２には、減算器３３０以降の回路が設けられる。
　このように、本技術の第２の実施の形態では、電流電圧変換回路３１０およびバッファ３２０を受光チップ２０１に配置したため、それらを検出チップ２０２に設ける場合と比較して、検出チップ２０２の回路規模を削減することができる。
　［第１の変形例］
　上述の第２の実施の形態では、減算器３３０の全てを検出チップ２０２に配置していたが、画素数の増大に伴って、検出チップ２０２内の回路の回路規模や実装面積が増大するおそれがある。この第２の実施の形態の第１の変形例の固体撮像素子２００は、減算器３３０の一部を受光チップ２０１に設けた点において第２の実施の形態と異なる。
　図１１は、本技術の第２の実施の形態の第１の変形例における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す回路図である。
　受光チップ２０１には、減算器３３０内のコンデンサ３３１が配置される。なお、コンデンサ３３１は、特許請求の範囲に記載の第１コンデンサの一例である。
　一方、検出チップ２０２には、減算器３３０内のインバータ３３２、コンデンサ３３３およびスイッチ３３４が配置される。なお、インバータ３３２は、特許請求の範囲に記載のインバータの一例であり、コンデンサ３３３は、特許請求の範囲に記載の第２コンデンサの一例である。
　コンデンサ３３１および３３３などのコンデンサは、一般に、トランジスタやダイオードなどと比較して、広い実装面積を要する。コンデンサ３３１とコンデンサ３３３とを受光チップ２０１と検出チップ２０２とに分散して配置することにより、回路全体の実装面積を削減することができる。
　このように、本技術の第２の実施の形態の第１の変形例では、コンデンサ３３１を受光チップ２０１に配置し、コンデンサ３３３を検出チップ２０２に配置したため、それらを同一のチップに設ける場合と比較して、実装面積を削減することができる。
　［第２の変形例］
　上述の第２の実施の形態では、減算器３３０および量子化器３４０を検出チップ２０２に配置していたが、画素数の増大に伴って、検出チップ２０２内の回路の回路規模が増大するおそれがある。この第２の実施の形態の第２の変形例の固体撮像素子２００は、減算器３３０および量子化器３４０を受光チップ２０１に設けた点において第２の実施の形態と異なる。
　図１２は、本技術の第２の実施の形態の第２の変形例における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す回路図である。この第２の実施の形態の第２の変形例の受光チップ２０１には、フォトダイオード２２１、電流電圧変換回路３１０およびバッファ３２０に加えて、減算器３３０および量子化器３４０がさらに設けられる点において第２の実施の形態と異なる。一方、検出チップ２０２には、転送回路３５０および信号処理回路２４０が設けられる。
　このように、本技術の第２の実施の形態の第２の変形例では、減算器３３０および量子化器３４０を受光チップ２０１に配置したため、それらを検出チップ２０２に設ける場合と比較して、検出チップ２０２の回路規模を削減することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、Ｎ型トランジスタ３１１および３１３とＰ型トランジスタ３１２とからなる電流電圧変換回路３１０をアドレスイベント検出部２６０内に画素毎に配列していた。しかしながら、画素数の増大に伴って、アドレスイベント検出部２６０の回路規模が増大するおそれがある。この第３の実施の形態の固体撮像素子２００は、Ｎ型トランジスタ３１１のみを電流電圧変換回路３１０に配置した点において第１の実施の形態と異なる。
　図１３は、本技術の第３の実施の形態における電流電圧変換回路３１０の一構成例を示す回路図である。この第３の実施の形態の電流電圧変換回路３１０には、Ｎ型トランジスタ３１１のみが配置される点において第１の実施の形態と異なる。このＮ型トランジスタ３１１のゲートおよびドレインは、電源端子に共通に接続され、ソースは、フォトダイオード２２１のカソードに接続される。また、Ｎ型トランジスタ３１１およびフォトダイオード２２１の接続点は、バッファ３２０の入力端子に接続される。
　なお、第３の実施の形態においても、第２の実施の形態と同様にバッファ３２０までの回路を受光チップ２０１に配置することができる。また、第３の実施の形態においても、第２の実施の形態の第１の変形例と同様にコンデンサ３３１までの回路を受光チップ２０１に配置することができる。また、第３の実施の形態においても、第２の実施の形態の第２の変形例と同様に量子化器３４０までの回路を受光チップ２０１に配置することができる。
　このように、本技術の第３の実施の形態では、Ｎ型トランジスタ３１１のみを電流電圧変換回路３１０に配置したため、３つのトランジスタを配置する場合と比較して電流電圧変換回路３１０の回路規模を削減することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、Ｎ型トランジスタ３１１および３１３とＰ型トランジスタ３１２とからなる電流電圧変換回路３１０をアドレスイベント検出部２６０内に画素毎に配列していた。しかしながら、画素数の増大に伴って、アドレスイベント検出部２６０の回路規模が増大するおそれがある。この第４の実施の形態の固体撮像素子２００は、ダイオードのみを電流電圧変換回路３１０に配置した点において第１の実施の形態と異なる。
　図１４は、本技術の第４の実施の形態における電流電圧変換回路３１０の一構成例を示す回路図である。この第４の実施の形態の電流電圧変換回路３１０には、ダイオード３１４のみが配置される。このダイオード３１４のカソードは電源端子に接続され、アノードは、フォトダイオード２２１のカソードに接続される。また、ダイオード３１４およびフォトダイオード２２１の接続点は、バッファ３２０の入力端子に接続される。
　なお、第４の実施の形態においても、第２の実施の形態と同様にバッファ３２０までの回路を受光チップ２０１に配置することができる。また、第４の実施の形態においても、第２の実施の形態の第１の変形例と同様にコンデンサ３３１までの回路を受光チップ２０１に配置することができる。また、第４の実施の形態においても、第２の実施の形態の第２の変形例と同様に量子化器３４０までの回路を受光チップ２０１に配置することができる。
　このように、本技術の第４の実施の形態では、ダイオード３１４のみを電流電圧変換回路３１０に配置したため、３つのトランジスタを配置する場合と比較して電流電圧変換回路３１０の回路規模を削減することができる。
　＜５．第５の実施の形態＞
　上述の第１の実施の形態では、ソースフォロワ回路を電流電圧変換回路３１０に設けていたが、一般にソースフォロワ回路は、周波数特性があまり良くない。このため、低周波ノイズが発生する際に、そのノイズを十分に抑制することができないおそれがある。この第５の実施の形態の電流電圧変換回路３１０は、ゲート接地回路を配置して低周波数ノイズを抑制する点において第１の実施の形態と異なる。
　図１５は、本技術の第５の実施の形態における電流電圧変換回路３１０の一構成例を示す回路図である。この第５の実施の形態のＮ型トランジスタ３１１のゲートには、一定のバイアス電圧Ｖｂｉａｓ２が印加され、ドレインはフォトダイオード２２１のカソードに接続され、ソースは、Ｐ型トランジスタ３１２およびＮ型トランジスタ３１３の接続点に接続される。このようなＮ型トランジスタ３１１のゲートは交流的に接地されており、このような回路は、ゲート接地回路と呼ばれる。ゲート接地回路の配置により、閉ループゲインが大きくなり、低周波数ノイズを抑制することができる。
　なお、第５の実施の形態においても、第２の実施の形態と同様にバッファ３２０までの回路を受光チップ２０１に配置することができる。また、第５の実施の形態においても、第２の実施の形態の第１の変形例と同様にコンデンサ３３１までの回路を受光チップ２０１に配置することができる。また、第５の実施の形態においても、第２の実施の形態の第２の変形例と同様に量子化器３４０までの回路を受光チップ２０１に配置することができる。
　このように、本技術の第５の実施の形態では、ゲート接地回路を電流電圧変換回路３１０内に配置したため、ソースフォロワ回路を配置する場合と比較して、低周波ノイズを抑制することができる。
　＜６．第６の実施の形態＞
　上述の第１の実施の形態では、１個のループ回路を電流電圧変換回路３１０に設けていたが、ループ回路１個のみでは、電流を電圧に変換する際の変換ゲインが不足するおそれがある。この第６の実施の形態の電流電圧変換回路３１０は、２段のループ回路を電流電圧変換回路３１０に設けた点において第１の実施の形態と異なる。
　図１６は、本技術の第６の実施の形態における電流電圧変換回路３１０の一構成例を示す回路図である。この第６の実施の形態の電流電圧変換回路３１０は、Ｎ型トランジスタ３１５および３１６がさらに設けられる点において第１の実施の形態と異なる。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
　Ｎ型トランジスタ３１５および３１１は、電源端子とフォトダイオード２２１との間に直列に接続され、Ｐ型トランジスタ３１２とＮ型トランジスタ３１６および３１３とは、電源端子と接地端子との間に直列に接続される。また、Ｎ型トランジスタ３１１のゲートは、Ｎ型トランジスタ３１６および３１３の接続点に接続され、Ｎ型トランジスタ３１５のゲートは、Ｐ型トランジスタ３１２およびＮ型トランジスタ３１６の接続点に接続される。
　一方、Ｎ型トランジスタ３１３のゲートは、第１の実施の形態と同様に、フォトダイオード２２１およびＮ型トランジスタ３１１の接続点に接続される。Ｎ型トランジスタ３１６のゲートは、Ｎ型トランジスタ３１１および３１５の接続点に接続される。また、Ｐ型トランジスタ３１２およびＮ型トランジスタ３１６の接続点は、バッファ３２０に接続される。
　なお、Ｎ型トランジスタ３１５および３１１は、特許請求の範囲に記載の第１のＮ型トランジスタの一例であり、Ｎ型トランジスタ３１６および３１３は、特許請求の範囲に記載の第２のＮ型トランジスタの一例である。
　上述のように、Ｎ型トランジスタ３１１および３１３からなるループ回路と、Ｎ型トランジスタ３１５および３１６からなるループ回路とが２段に接続されているため、ループ回路が１段のみの場合と比較して変換ゲインが２倍となる。
　このように、本技術の第６の実施の形態では、２段のループ回路を電流電圧変換回路３１０に設けたため、１段のみの場合と比較して、変換ゲインを増大させることができる。
　＜７．第７の実施の形態＞
　上述の第１の実施の形態では、固体撮像素子２００内の回路を２枚のチップに分散して配置していたが、画素数の増大に伴って、固体撮像素子２００内の回路の実装面積が増大するおそれがある。この第７の実施の形態の固体撮像素子２００は、回路を３枚のチップに分散して配置した点において第１の実施の形態と異なる。
　図１７は、本技術の第７の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この第７の実施の形態の固体撮像素子２００は、受光チップ２０１および検出チップ２０２に加えて、信号処理チップ２０３をさらに備える点において第１の実施の形態と異なる。これらのチップは積層されている。
　図１８は、本技術の第７の実施の形態における検出チップ２０２の平面図の一例である。この第７の実施の形態の検出チップ２０２は、行駆動回路２５１、列駆動回路２５２および信号処理回路２４０が配置されていない点において第１の実施の形態と異なる。また、ビア配置部２３１、２３２および２３３の代わりにビア配置部２５３および２５４が配置される。なお、第７の実施の形態の受光チップ２０１の構成は、ビア配置部２１１、２１２おとび２１３が配置されない点以外は、第１の実施の形態と同様である。
　図１９は、本技術の第７の実施の形態における信号処理チップ２０３の平面図の一例である。この信号処理チップ２０３には、行駆動回路２５１、列駆動回路２５２および信号処理回路２４０が配置される。
　このように、本技術の第７の実施の形態では、固体撮像素子２００内の回路を受光チップ２０１、検出チップ２０２および信号処理チップ２０３の３枚に分散して配置したため、２枚に分散して配置する場合と比較して実装面積をさらに削減することができる。
　＜８．第８の実施の形態＞
　上述の第１の実施の形態では、検出チップ２０２においてアドレスイベント検出回路３００を画素毎に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第８の実施の形態の固体撮像素子２００は、複数の画素が１つのアドレスイベント検出回路３００を共有する点において第１の実施の形態と異なる。
　図２０は、本技術の第８の実施の形態における受光チップ２０１の平面図の一例である。この第８の実施形態の受光チップ２０１は、受光部２２０内に複数の画素ブロック２２２が二次元格子状に配列される点において第１の実施の形態と異なる。画素ブロック２２２のそれぞれには、複数（例えば、４つ）のフォトダイオード２２１が配置される。フォトダイオード２２１のそれぞれには画素アドレスが割り当てられ、画素として扱われる。
　図２１は、本技術の第８の実施の形態におけるアドレスイベント検出部２６０の平面図の一例である。この第８の実施の形態のアドレスイベント検出部２６０には、画素ブロック２２２ごとに、マルチプレクサ２６１およびアドレスイベント検出回路３００が配置される。
　マルチプレクサ２６１は、対応する複数のフォトダイオード２２１のそれぞれからの光電流のいずれかを選択してアドレスイベント検出回路３００に供給するものである。このマルチプレクサ２６１の制御は、例えば、行駆動回路２５１により行われる。アドレスイベント検出回路３００は、対応するフォトダイオード２２１とマルチプレクサ２６１を介して接続される。
　このように本技術の第８の実施の形態では、画素ブロック２２２内の複数の画素が１つのアドレスイベント検出回路３００を共有するため、共有しない場合と比較して画素当たりの回路規模を削減することができる。
　［変形例］
　上述の第８の実施の形態では、検出チップ２０２においてマルチプレクサ２６１およびアドレスイベント検出回路３００を画素毎に配置していたが画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第８の実施の形態の変形例の固体撮像素子２００は、マルチプレクサ２６１を受光チップ２０１に配置する点において第１の実施の形態と異なる。
　図２２は、本技術の第８の実施の形態の変形例における受光チップ２０１の平面図の一例である。この第８の実施の形態の変形例の受光チップ２０１は、画素ブロック２２２内にマルチプレクサ２６１がさらに配置される点において第８の実施の形態と異なる。
　このように、本技術の第８の実施の形態の変形例では、マルチプレクサ２６１を受光チップ２０１に配置したため、マルチプレクサ２６１を検出チップ２０２に設ける場合と比較して、検出チップ２０２の回路規模を削減することができる。
　＜９．第９の実施の形態＞
　上述の第１の実施の形態では、受光チップ２０１および検出チップ２０２のそれぞれに回路を配置していたが、それらの回路の動作により電磁ノイズが発生するおそれがある。この第９の実施の形態の固体撮像素子２００は、受光チップ２０１と検出チップ２０２との間にシールドを設けた点において第１の実施の形態と異なる。
　図２３は、本技術の第９の実施の形態におけるシールドの配置箇所の一例を示す回路図である。この第９の実施の形態の受光チップ２０１は、フォトダイオード２２１に加えて、電流電圧変換回路３１０およびバッファ３２０がさらに配置される点において第１の実施の形態と異なる。一方、検出チップ２０２には、減算器３３０および量子化器３４０が配置される。
　また、受光チップ２０１と検出チップ２０２との間には、シールド４０１、４０２および４０３が配置される。シールド４０１および４０２は、受光チップ２０１側を上として、フォトダイオード２２１の直下に配置される。シールド４０２は、電流電圧変換回路３１０の直下に配置される。また、バッファ３２０と減算器３３０とは、Ｃｕ－Ｃｕ接続により接続される。そして、シールド４０３は、バッファ３２０の直下に配置され、バッファ３２０と減算器３３０とを接続する信号線は、そのシールド４０３を貫通して配線される。これらのシールド４０１、４０２および４０３として、例えば、電磁シールドが用いられる。
　なお、第９の実施の形態では、受光チップ２０１に、フォトダイオード２２１、電流電圧変換回路３１０およびバッファ３２０を配置しているが、この構成に限定されない。第１の実施の形態と同様に受光チップ２０１にフォトダイオード２２１のみを配置してもよい。また、第２の実施の形態の第１の変形例や第２の変形例と同様の配置であってもよい。
　このように、本技術の第９の実施の形態では、受光チップ２０１と検出チップ２０２との間にシールド４０１乃至４０３を配置したため、電磁ノイズの発生を抑制することができる。
　＜１０．第１０の実施の形態＞
　上述の第１の実施の形態では、固体撮像素子２００は、検出信号からなる画像データを撮像していたが、この画像データから物体までの距離を測定することはできない。距離を測定する方式としては、ステレオ画像を用いる方式やＴｏＦ（Time of Flight）方式などがあるが、これらの方式では撮像レンズ１１０や固体撮像素子２００とは別途に、カメラを追加する必要がある。このため、これらの方式により距離を求める構成では、部品点数やコストが増大するおそれがある。この第１０の実施の形態の固体撮像素子２００は、位相差画素により、像面位相差方式を用いて距離を測定する点において第１の実施の形態と異なる。
　図２４は、本技術の第１０の実施の形態における受光チップ２０１の平面図の一例である。この第１０の実施の形態の受光チップ２０１は、受光部２２０内に、複数の通常画素２２３と複数対の位相差画素２２４とが配置される点において第１の実施の形態と異なる。通常画素２２３は、画像データを生成するための画素である。一方、位相差画素２２４は、２つの像の位相差を求めるための画素である。
　図２５は、本技術の第１０の実施の形態における通常画素２２３および位相差画素２２４の一構成例を示す回路図である。同図におけるａは、通常画素２２３の一構成例を示す回路図であり、同図におけるｂは、位相差画素２２４の一構成例を示す回路図である。
　通常画素２２３には、フォトダイオード２２１、電流電圧変換回路３１０およびバッファ３２０が配置される。また、バッファ３２０の直下にはシールド４０３が配置される。なお、第９の実施の形態と同様に、シールド４０１や４０２をさらに配置することもできる。
　一方、位相差画素２２４には、フォトダイオード４１１、電流電圧変換回路４１３およびバッファ４１４が配置される。これらのフォトダイオード４１１、電流電圧変換回路４１３およびバッファ４１４の構成は、フォトダイオード２２１、電流電圧変換回路３１０およびバッファ３２０と同様である。ただし、フォトダイオード４１１の一部は、遮光部４１２により遮光されている。また、一対の位相差画素２２４の一方と他方とで遮光される部分は異なる。
　信号処理回路２４０は、複数対の位相差画素２２４からの検出信号から、位相差を求め、その位相差から距離を測定する。測定された距離は、ＡＦ（Auto Focus）などに用いられる。
　このように、本技術の第１０の実施の形態では、複数対の位相差画素２２４を配置したため、固体撮像素子２００は、それらの画素の検出信号に基づいて物体までの距離を測定することができる。
　＜１１．第１１の実施の形態＞
　上述の第１の実施の形態では、検出チップ２０２において電流電圧変換回路３１０を画素毎に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模や実装面積が増大するおそれがある。この第１１の実施の形態の固体撮像素子２００は、複数の画素が１つの電流電圧変換回路３１０を共有する点において第１の実施の形態と異なる。
　図２６は、本技術の第１１の実施の形態における受光チップ２０１の平面図の一例である。この第１１の実施の形態の受光チップ２０１は、受光部２２０内に複数の画素ブロック２２２が二次元格子状に配列される点において第１の実施の形態と異なる。
　画素ブロック２２２のそれぞれには、複数（２個など）のフォトダイオード２２１と、マルチプレクサ２６１と、電流電圧変換回路３１０と、バッファ３２０とが配置される。マルチプレクサ２６１は、画素ブロック２２２内の複数のフォトダイオード２２１のそれぞれからの光電流のいずれかを選択して電流電圧変換回路３１０に供給する。
　図２７は、本技術の第１１の実施の形態におけるシールドの配置箇所の一例を示す回路図である。同図に例示するように、バッファ３２０の直下にシールド４０３が配置される。なお、第９の実施の形態と同様に、シールド４０１や４０２をさらに配置することもできる。
　このように、本技術の第１１の実施の形態では、画素ブロック２２２内の複数の画素が１つの電流電圧変換回路３１０を共有するため、共有しない場合と比較して画素当たりの回路規模を削減することができる。
　＜１２．第１２の実施の形態＞
　上述の第１の実施の形態では、固体撮像素子２００は、電圧信号と１つの閾値電圧とを比較して１ビットの検出信号を画素毎に生成していた。しかし、画素毎に１ビットの情報しか生成されないため、画素毎に複数ビットを生成する場合と比較して画像データの画質が低下してしまう。この第１２の実施の形態の固体撮像素子２００は、電圧信号と複数の閾値電圧とを比較して複数ビットの検出信号を画素毎に生成する点において第１の実施の形態と異なる。
　図２８は、本技術の第１２の実施の形態におけるバッファ３２０、減算器３３０および量子化器３４０の一構成例を示す回路図である。
　バッファ３２０は、Ｎ型トランジスタ３２１および３２２を備える。減算器３３０は、コンデンサ３３１および３３３と、Ｎ型トランジスタ３３５乃至３３７とを備える。量子化器３４０は、Ｎ型トランジスタ３４２乃至３４５を備える。これらの回路内のトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
　Ｎ型トランジスタ３２１および３２２は、電源端子と接地端子との間において直列に接続される。また、Ｎ型トランジスタ３２１のゲートには所定のバイアス電圧Ｖｂｉａｓ３が印加され、Ｎ型トランジスタ３２２のゲートは、電流電圧変換回路３１０と接続される。Ｎ型トランジスタ３２１および３２２の接続点は、コンデンサ３３１の一端と接続される。
　また、Ｎ型トランジスタ３３６および３３７は、電源端子と接地端子との間において直列に接続される。Ｎ型トランジスタ３３７のゲートには所定のバイアス電圧Ｖｂｉａｓ４が印加される。コンデンサ３３１の他端は、Ｎ型トランジスタ３３６のゲートと接続される。コンデンサ３３３の一端は、Ｎ型トランジスタ３３６のゲートに接続され、他端は、Ｎ型トランジスタ３３６および３３７の接続点に入力される。Ｎ型トランジスタ３３５のソースおよびドレインは、コンデンサ３３３の両端に接続され、ゲートには行駆動回路２５１からの行駆動信号が入力される。このＮ型トランジスタ３３５は、図８に例示したスイッチ３３４として機能する。
　また、Ｎ型トランジスタ３４２および３４３は、電源端子と接地端子との間に直列に接続される。Ｎ型トランジスタ３４４および３４５も、電源端子と接地端子との間に直列に接続される。また、Ｎ型トランジスタ３４２および３４４のゲートは、Ｎ型トランジスタ３３６および３３７の接続点に接続される。Ｎ型トランジスタ３４３のゲートには、閾値電圧Ｖｔｈ１が入力され、Ｎ型トランジスタ３４５のゲートには、Ｖｔｈ１より低い閾値電圧Ｖｔｈ２が入力される。Ｎ型トランジスタ３４２および３４３の接続点からは、正側（＋）の１ビットの検出信号が出力され、Ｎ型トランジスタ３４４および３４５の接続点からは、負側（－）の１ビットの検出信号が出力される。
　上述の構成により、量子化器３４０は、電圧信号と２つの閾値電圧とを比較して、２ビットの検出信号を生成する。このため、固体撮像素子２００は、画素毎に２ビットの情報を有する画像データが生成することができる。
　このように、本技術の第１２の実施の形態では、固体撮像素子２００は、電圧信号と複数の閾値電圧とを比較して複数ビットの検出信号を画素毎に生成するため、画素毎に１ビットの検出信号を生成する場合よりも画像データの画質を向上させることができる。
　＜１３．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３０は、撮像部１２０３１の設置位置の例を示す図である。
　図３０では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、図２９の撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、回路の実装面積を削減して撮像部１２０３１を小型化することができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本技術は以下のような構成もとることができる。
（１）行駆動回路と、
　列駆動回路と、
　複数の画素とを備え、
　前記複数の画素はそれぞれ、
　　入射光を光電変換して光電流を生成するフォトダイオードと、
　　前記光電流に応じた電圧信号を量子化して検出信号として出力する画素回路と、
　　接続部とを有し、
　前記行駆動回路および前記列駆動回路は第２のチップに設けられ、
　前記フォトダイオードは第１のチップに設けられ、
　少なくとも一部の前記画素回路は前記第２のチップに設けられ、前記接続部を介して前記第１のチップに設けられた前記フォトダイオードに電気的に接続される固体撮像素子。
（２）前記画素回路において、
　　前記第１のチップには、前記光電流を前記電圧信号に変換して出力する複数のＮ型トランジスタがさらに設けられ、
　　前記第２のチップには、前記複数のＮ型トランジスタのいずれかに一定の電流を供給するＰ型トランジスタがさらに設けられる
前記（１）記載の固体撮像素子。
（３）前記画素回路において、前記第２のチップには、前記光電流を前記電圧信号に変換する電流電圧変換回路がさらに設けられる
前記（１）に記載の固体撮像素子。
（４）前記電流電圧変換回路は、
　前記フォトダイオードのカソードにドレインが接続され、ゲートおよびソースが電源に共通に接続されたＮ型トランジスタを含み、
　前記Ｎ型トランジスタと前記フォトダイオードとの接続点は、前記バッファの入力端子に接続される
前記（３）記載の固体撮像素子。
（５）前記電流電圧変換回路は、
　前記フォトダイオードのカソードにアノードが接続され、カソードが電源に接続されたダイオードを含み、
　前記ダイオードと前記フォトダイオードとの接続点は、前記バッファの入力端子に接続される
前記（３）または（４）に記載の固体撮像素子。
（６）前記電流電圧変換回路は、
　所定のバイアス電圧がゲートに印加され、ドレインが前記フォトダイオードのカソードに接続された第１のＮ型トランジスタと、
　前記フォトダイオードと前記第１トランジスタとの接続点にゲートが接続され、ドレインが前記第１のＮ型トランジスタのソースに接続され、ソースが接地された第２のＮ型トランジスタと
を含み、
　前記第１および第２のトランジスタの接続点は、前記バッファの入力端子に接続される
前記（３）から（５）のいずれかに記載の固体撮像素子。
（７）前記電流電圧変換回路は、複数段のループ回路を含み、
　前記複数段のループ回路のそれぞれは、
　第１のＮ型トランジスタと、
　前記第１のＮ型トランジスタのソースにゲートが接続され、前記第１のＮ型トランジスタのゲートにドレインが接続された第２のＮ型トランジスタと
を備える前記（３）から（６）のいずれかに記載の固体撮像素子。
（８）前記画素回路において、前記第１のチップには、前記光電流を前記電圧信号に変換する電流電圧変換回路と前記電圧信号を補正して出力するバッファとがさらに設けられる
前記（１）記載の固体撮像素子。
（９）前記画素回路において、
　　前記第１のチップには、前記バッファの出力端子に一端が接続された第１コンデンサがさらに設けられ、
　　前記第２のチップには、前記第１コンデンサの他端に入力端子が接続されたインバータと前記インバータに並列に接続された第２コンデンサとがさらに設けられる
前記（８）記載の固体撮像素子。
（１０）前記画素回路において、前記第１のチップには、前記バッファから出力された前記電圧信号のレベルを低下させる減算器と前記低下した電圧信号を量子化して前記検出信号として出力する量子化器とがさらに設けられる
前記（８）記載の固体撮像素子。
（１）入射光を光電変換して光電流を生成するフォトダイオードが設けられた受光チップと、
　前記光電流に応じた電圧信号を量子化して検出信号として出力する検出チップと
を具備する固体撮像素子。
（２）前記受光チップには、前記光電流を前記電圧信号に変換して出力する複数のＮ型トランジスタがさらに設けられ、
　前記検出チップには、前記複数のＮ型トランジスタのいずれかに一定の電流を供給するＰ型トランジスタがさらに設けられる
前記（１）記載の固体撮像素子。
（３）前記検出チップには、前記光電流を前記電圧信号に変換する電流電圧変換回路がさらに設けられる
前記（１）記載の固体撮像素子。
（４）前記電流電圧変換回路は、
　前記フォトダイオードのカソードにドレインが接続され、ゲートおよびソースが電源に共通に接続されたＮ型トランジスタを含み、
　前記Ｎ型トランジスタと前記フォトダイオードとの接続点は、前記バッファの入力端子に接続される
前記（３）記載の固体撮像素子。
（５）前記電流電圧変換回路は、
　前記フォトダイオードのカソードにアノードが接続され、カソードが電源に接続されたダイオードを含み、
　前記ダイオードと前記フォトダイオードとの接続点は、前記バッファの入力端子に接続される
前記（３）または（４）に記載の固体撮像素子。
（６）前記電流電圧変換回路は、
　所定のバイアス電圧がゲートに印加され、ドレインが前記フォトダイオードのカソードに接続された第１のＮ型トランジスタと、
　前記フォトダイオードと前記第１トランジスタとの接続点にゲートが接続され、ドレインが前記第１のＮ型トランジスタのソースに接続され、ソースが接地された第２のＮ型トランジスタと
を含み、
　前記第１および第２のトランジスタの接続点は、前記バッファの入力端子に接続される
前記（３）から（５）のいずれかに記載の固体撮像素子。
（７）前記電流電圧変換回路は、複数段のループ回路を含み、
　前記複数段のループ回路のそれぞれは、
　第１のＮ型トランジスタと、
　前記第１のＮ型トランジスタのソースにゲートが接続され、前記第１のＮ型トランジスタのゲートにドレインが接続された第２のＮ型トランジスタと
を備える前記（３）から（６）のいずれかに記載の固体撮像素子。
（８）前記受光チップには、前記光電流を前記電圧信号に変換する電流電圧変換回路と前記電圧信号を補正して出力するバッファとがさらに設けられる
前記（１）記載の固体撮像素子。
（９）前記受光チップには、前記バッファの出力端子に一端が接続された第１コンデンサがさらに設けられ、
　前記検出チップには、前記第１コンデンサの他端に入力端子が接続されたインバータと前記インバータに並列に接続された第２コンデンサとがさらに設けられる
前記（８）記載の固体撮像素子。
（１０）前記受光チップには、前記バッファから出力された前記電圧信号のレベルを低下させる減算器と前記低下した電圧信号を量子化して前記検出信号として出力する量子化器とがさらに設けられる
前記（８）記載の固体撮像素子。
（１１）前記検出信号を処理する信号処理チップをさらに具備する
前記（１）から（１０）のいずれかに記載の固体撮像素子。
（１２）前記受光チップには、所定数の前記フォトダイオードが二次元格子状に配列された受光部が設けられ、
　前記検出チップには、前記検出信号を出力するアドレスイベント検出回路が設けられ、
　前記アドレスイベント検出回路は、前記受光部内で隣接する複数のフォトダイオードに共通に接続される
前記（１）記載の固体撮像素子。
（１３）前記検出チップには、前記複数のフォトダイオードのそれぞれの光電流のいずれかを選択して前記アドレスイベント検出回路に出力するマルチプレクサがさらに設けられる
前記（１２）記載の固体撮像素子。
（１４）前記受光チップには、前記複数のフォトダイオードのそれぞれの光電流のいずれかを選択して前記アドレスイベント検出回路に出力するマルチプレクサがさらに設けられる
前記（１２）記載の固体撮像素子。
（１５）前記受光チップと前記検出チップとの間に設けられたシールドをさらに具備する
前記（１）から（１４）のいずれかに記載の固体撮像素子。
（１６）前記フォトダイオードは、通常画素と位相差画素とのそれぞれに設けられ、
　前記位相差画素のフォトダイオードの一部は遮光されている
前記（１）から（１５）のいずれかに記載の固体撮像素子。
（１７）前記受光チップには、二次元格子状に配列された所定数の前記フォトダイオードと前記光電流を前記電圧信号に変換する電流電圧変換回路とが設けられ、
　前記所定数の前記フォトダイオードのうち隣接する複数のフォトダイオードは、前記電流電圧変換回路に共通に接続される
前記（１）記載の固体撮像素子。
（１８）前記検出チップには、前記電圧信号と複数の閾値電圧とを比較して当該比較結果を示す複数ビットの信号を前記検出信号として出力する量子化器が設けられる
前記（１）記載の固体撮像素子。
　１００　撮像装置
　１１０　撮像レンズ
　１２０　記録部
　１３０　制御部
　２００　固体撮像素子
　２０１　受光チップ
　２０２　検出チップ
　２０３　信号処理チップ
　２１１、２１２、２１３、２３１、２３２、２３３、２５３、２５４　ビア配置部
　２２０　受光部
　２２１、４１１　フォトダイオード
　２２２　画素ブロック
　２２３　通常画素
　２２４　位相差画素
　２４０　信号処理回路
　２５１　行駆動回路
　２５２　列駆動回路
　２６０　アドレスイベント検出部
　２６１　マルチプレクサ
　３００　アドレスイベント検出回路
　３１０、４１３　電流電圧変換回路
　３１１、３１３、３１５、３１６、３２１、３２２、３３５～３３７、３４２～３４５　Ｎ型トランジスタ
　３１２　Ｐ型トランジスタ
　３１４　ダイオード
　３２０、３３２、４１４　バッファ
　３３０　減算器
　３３１、３３３　コンデンサ
　３３４　スイッチ
　３４０　量子化器
　３４１　コンパレータ
　３５０　転送回路
　４０１、４０２、４０３　シールド
　４１２　遮光部
　１２０３１　撮像部

Claims (28)

  1. 　行駆動回路と、
    　列駆動回路と、
    　複数の画素とを備え、
    　前記複数の画素はそれぞれ、
    　　入射光を光電変換して光電流を生成するフォトダイオードと、
    　　前記光電流に応じた電圧信号を量子化して検出信号として出力する画素回路と、
    　　接続部とを有し、
    　前記行駆動回路および前記列駆動回路は第２のチップに設けられ、
    　前記フォトダイオードは第１のチップに設けられ、
    　少なくとも一部の前記画素回路は前記第２のチップに設けられ、前記接続部を介して前記第１のチップに設けられた前記フォトダイオードに電気的に接続される固体撮像素子。
  2. 　前記画素回路において、
    　　前記第１のチップには、前記光電流を前記電圧信号に変換して出力する複数のＮ型トランジスタがさらに設けられ、
    　　前記第２のチップには、前記複数のＮ型トランジスタのいずれかに一定の電流を供給するＰ型トランジスタがさらに設けられる
    　請求項１記載の固体撮像素子。
  3. 　前記画素回路において、前記第２のチップには、前記光電流を前記電圧信号に変換する電流電圧変換回路がさらに設けられる
    請求項１記載の固体撮像素子。
  4. 　前記電流電圧変換回路は、
    　前記フォトダイオードのカソードにドレインが接続され、ゲートおよびソースが電源に共通に接続されたＮ型トランジスタを含み、
    　前記Ｎ型トランジスタと前記フォトダイオードとの接続点は、前記バッファの入力端子に接続される
    請求項３記載の固体撮像素子。
  5. 　前記電流電圧変換回路は、
    　前記フォトダイオードのカソードにアノードが接続され、カソードが電源に接続されたダイオードを含み、
    　前記ダイオードと前記フォトダイオードとの接続点は、前記バッファの入力端子に接続される
    請求項３記載の固体撮像素子。
  6. 　前記電流電圧変換回路は、
    　所定のバイアス電圧がゲートに印加され、ドレインが前記フォトダイオードのカソードに接続された第１のＮ型トランジスタと、
    　前記フォトダイオードと前記第１トランジスタとの接続点にゲートが接続され、ドレインが前記第１のＮ型トランジスタのソースに接続され、ソースが接地された第２のＮ型トランジスタと
    を含み、
    　前記第１および第２のトランジスタの接続点は、前記バッファの入力端子に接続される
    請求項３記載の固体撮像素子。
  7. 　前記電流電圧変換回路は、複数段のループ回路を含み、
    　前記複数段のループ回路のそれぞれは、
    　第１のＮ型トランジスタと、
    　前記第１のＮ型トランジスタのソースにゲートが接続され、前記第１のＮ型トランジスタのゲートにドレインが接続された第２のＮ型トランジスタと
    を備える請求項３記載の固体撮像素子。
  8. 　前記画素回路において、前記第１のチップには、前記光電流を前記電圧信号に変換する電流電圧変換回路と前記電圧信号を補正して出力するバッファとがさらに設けられる
    請求項１記載の固体撮像素子。
  9. 　前記画素回路において、
    　　前記第１のチップには、前記バッファの出力端子に一端が接続された第１コンデンサがさらに設けられ、
    　　前記第２のチップには、前記第１コンデンサの他端に入力端子が接続されたインバータと前記インバータに並列に接続された第２コンデンサとがさらに設けられる
    請求項８記載の固体撮像素子。
  10. 　前記画素回路において、前記第１のチップには、前記バッファから出力された前記電圧信号のレベルを低下させる減算器と前記低下した電圧信号を量子化して前記検出信号として出力する量子化器とがさらに設けられる
    請求項８記載の固体撮像素子。
  11. 　入射光を光電変換して光電流を生成するフォトダイオードが設けられた受光チップと、
    　前記光電流に応じた電圧信号を量子化して検出信号として出力する検出チップと
    を具備する固体撮像素子。
  12. 　前記受光チップには、前記光電流を前記電圧信号に変換して出力する複数のＮ型トランジスタがさらに設けられ、
    　前記検出チップには、前記複数のＮ型トランジスタのいずれかに一定の電流を供給するＰ型トランジスタがさらに設けられる
    請求項１０記載の固体撮像素子。
  13. 　前記検出チップには、前記光電流を前記電圧信号に変換する電流電圧変換回路がさらに設けられる
    請求項１０記載の固体撮像素子。
  14. 　前記電流電圧変換回路は、
    　前記フォトダイオードのカソードにドレインが接続され、ゲートおよびソースが電源に共通に接続されたＮ型トランジスタを含み、
    　前記Ｎ型トランジスタと前記フォトダイオードとの接続点は、前記バッファの入力端子に接続される
    請求項１３記載の固体撮像素子。
  15. 　前記電流電圧変換回路は、
    　前記フォトダイオードのカソードにアノードが接続され、カソードが電源に接続されたダイオードを含み、
    　前記ダイオードと前記フォトダイオードとの接続点は、前記バッファの入力端子に接続される
    請求項１３記載の固体撮像素子。
  16. 　前記電流電圧変換回路は、
    　所定のバイアス電圧がゲートに印加され、ドレインが前記フォトダイオードのカソードに接続された第１のＮ型トランジスタと、
    　前記フォトダイオードと前記第１トランジスタとの接続点にゲートが接続され、ドレインが前記第１のＮ型トランジスタのソースに接続され、ソースが接地された第２のＮ型トランジスタと
    を含み、
    　前記第１および第２のトランジスタの接続点は、前記バッファの入力端子に接続される
    請求項１３記載の固体撮像素子。
  17. 　前記電流電圧変換回路は、複数段のループ回路を含み、
    　前記複数段のループ回路のそれぞれは、
    　第１のＮ型トランジスタと、
    　前記第１のＮ型トランジスタのソースにゲートが接続され、前記第１のＮ型トランジスタのゲートにドレインが接続された第２のＮ型トランジスタと
    を備える請求項１３記載の固体撮像素子。
  18. 　前記受光チップには、前記光電流を前記電圧信号に変換する電流電圧変換回路と前記電圧信号を補正して出力するバッファとがさらに設けられる
    請求項１記載の固体撮像素子。
  19. 　前記受光チップには、前記バッファの出力端子に一端が接続された第１コンデンサがさらに設けられ、
    　前記検出チップには、前記第１コンデンサの他端に入力端子が接続されたインバータと前記インバータに並列に接続された第２コンデンサとがさらに設けられる
    請求項１８記載の固体撮像素子。
  20. 　前記受光チップには、前記バッファから出力された前記電圧信号のレベルを低下させる減算器と前記低下した電圧信号を量子化して前記検出信号として出力する量子化器とがさらに設けられる
    請求項１８記載の固体撮像素子。
  21. 　前記検出信号を処理する信号処理チップをさらに具備する
    請求項１１記載の固体撮像素子。
  22. 　前記受光チップには、所定数の前記フォトダイオードが二次元格子状に配列された受光部が設けられ、
    　前記検出チップには、前記検出信号を出力するアドレスイベント検出回路が設けられ、
    　前記アドレスイベント検出回路は、前記受光部内で隣接する複数のフォトダイオードに共通に接続される
    請求項１１記載の固体撮像素子。
  23. 　前記検出チップには、前記複数のフォトダイオードのそれぞれの光電流のいずれかを選択して前記アドレスイベント検出回路に出力するマルチプレクサがさらに設けられる
    請求項２２記載の固体撮像素子。
  24. 　前記受光チップには、前記複数のフォトダイオードのそれぞれの光電流のいずれかを選択して前記アドレスイベント検出回路に出力するマルチプレクサがさらに設けられる
    請求項２２記載の固体撮像素子。
  25. 　前記受光チップと前記検出チップとの間に設けられたシールドをさらに具備する
    請求項１１記載の固体撮像素子。
  26. 　前記フォトダイオードは、通常画素と位相差画素とのそれぞれに設けられ、
    　前記位相差画素のフォトダイオードの一部は遮光されている
    請求項１１記載の固体撮像素子。
  27. 　前記受光チップには、二次元格子状に配列された所定数の前記フォトダイオードと前記光電流を前記電圧信号に変換する電流電圧変換回路とが設けられ、
    　前記所定数の前記フォトダイオードのうち隣接する複数のフォトダイオードは、前記電流電圧変換回路に共通に接続される
    請求項１１記載の固体撮像素子。
  28. 　前記検出チップには、前記電圧信号と複数の閾値電圧とを比較して当該比較結果を示す複数ビットの信号を前記検出信号として出力する量子化器が設けられる
    請求項１１記載の固体撮像素子。
PCT/JP2018/026757 2017-10-30 2018-07-17 固体撮像素子 Ceased WO2019087471A1 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
EP18872485.0A EP3582491B1 (en) 2017-10-30 2018-07-17 Solid-state image pickup element
KR1020207030493A KR102453118B1 (ko) 2017-10-30 2018-07-17 고체 촬상 소자
KR1020197023581A KR102561079B1 (ko) 2017-10-30 2018-07-17 고체 촬상 소자
JP2019549846A JP7311423B2 (ja) 2017-10-30 2018-07-17 固体撮像素子
EP24217764.0A EP4496338A3 (en) 2017-10-30 2018-07-17 Solid-state imaging device
DE112018005712.7T DE112018005712T5 (de) 2017-10-30 2018-07-17 Solid-state bildaufnahmeelement
KR1020227036268A KR102899017B1 (ko) 2017-10-30 2018-07-17 고체 촬상 소자
EP20210491.5A EP3813356B1 (en) 2017-10-30 2018-07-17 Solid-state imaging device
US16/484,946 US11082656B2 (en) 2017-10-30 2018-07-17 Solid-state imaging device
US17/084,583 US11546542B2 (en) 2017-10-30 2020-10-29 Solid-state imaging device
US17/378,637 US11490045B2 (en) 2017-10-30 2021-07-16 Solid-state imaging device
US17/967,566 US11895422B2 (en) 2017-10-30 2022-10-17 Solid-state imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017209045 2017-10-30
JP2017-209045 2017-10-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/484,946 A-371-Of-International US11082656B2 (en) 2017-10-30 2018-07-17 Solid-state imaging device
US17/084,583 Continuation US11546542B2 (en) 2017-10-30 2020-10-29 Solid-state imaging device

Publications (1)

Publication Number Publication Date
WO2019087471A1 true WO2019087471A1 (ja) 2019-05-09

Family

ID=65943981

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/026757 Ceased WO2019087471A1 (ja) 2017-10-30 2018-07-17 固体撮像素子

Country Status (7)

Country Link
US (4) US11082656B2 (ja)
EP (3) EP4496338A3 (ja)
JP (2) JP7311423B2 (ja)
KR (3) KR102899017B1 (ja)
CN (4) CN208707784U (ja)
DE (1) DE112018005712T5 (ja)
WO (1) WO2019087471A1 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020229980A1 (en) * 2019-05-10 2020-11-19 Sony Advanced Visual Sensing Ag Event-based vision sensor using on/off event and grayscale detection ramps
JP2021516872A (ja) * 2018-03-14 2021-07-08 ソニー アドバンスト ビジュアル センシング エージー ３ｄ−ｉｃ技術を用いて製造するイベントベースビジョンセンサ
JPWO2021153254A1 (ja) * 2020-01-31 2021-08-05
JPWO2021153295A1 (ja) * 2020-01-31 2021-08-05
JPWO2021161855A1 (ja) * 2020-02-12 2021-08-19
WO2021161791A1 (ja) * 2020-02-13 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および撮像装置
WO2021256095A1 (ja) * 2020-06-18 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022009720A1 (ja) * 2020-07-09 2022-01-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、撮像方法および電子機器
WO2022065034A1 (ja) * 2020-09-28 2022-03-31 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022091856A1 (ja) * 2020-10-30 2022-05-05 ソニーセミコンダクタソリューションズ株式会社 受光装置、受光装置の制御方法、および、測距システム
WO2022172777A1 (ja) * 2021-02-10 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
WO2022196096A1 (ja) * 2021-03-18 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 イベント検出素子及び電子機器
KR20230026999A (ko) 2020-06-19 2023-02-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치
WO2023026525A1 (ja) * 2021-08-24 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 情報処理装置
US11678080B2 (en) 2021-02-04 2023-06-13 Canon Kabushiki Kaisha Photoelectric conversion device and photoelectric conversion system
DE112021005083T5 (de) 2020-09-28 2023-08-31 Sony Semiconductor Solutions Corporation Elektronische vorrichtung und verfahren zum steuern der elektronischen vorrichtung
WO2023210330A1 (ja) 2022-04-26 2023-11-02 ソニーグループ株式会社 データ生成装置、データ生成方法、プログラム、解析装置
WO2023248855A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2025094517A1 (ja) * 2023-10-30 2025-05-08 ソニーセミコンダクタソリューションズ株式会社 情報処理装置、撮像装置及びプログラム
US12483802B2 (en) 2020-07-09 2025-11-25 Sony Group Corporation Imaging device and imaging method
KR102962164B1 (ko) * 2018-03-14 2026-05-08 소니 어드밴스드 비주얼 센싱 아게 3d-ic 기술로 제조된 이벤트-기반 비전 센서

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082656B2 (en) 2017-10-30 2021-08-03 Sony Semiconductor Solutions Corporation Solid-state imaging device
JP7449663B2 (ja) * 2018-10-30 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US12137297B2 (en) 2019-12-02 2024-11-05 Sony Semiconductor Solutions Corporation Imaging devices and imaging apparatuses, and methods for the same
US11095843B2 (en) * 2019-12-02 2021-08-17 Sony Semiconductor Solutions Corporation Imaging devices and imaging apparatuses, and methods for the same
CN114930808A (zh) * 2020-02-03 2022-08-19 索尼半导体解决方案公司 固体摄像器件和摄像设备
CN111277774B (zh) * 2020-05-06 2020-10-16 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置
JP7562306B2 (ja) * 2020-06-23 2024-10-07 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
ES2962472T3 (es) * 2020-06-26 2024-03-19 Alpsentek Gmbh Sensor de imagen delta con almacenamiento de píxeles digital
JPWO2023132129A1 (ja) * 2022-01-06 2023-07-13
US20250211867A1 (en) * 2022-03-31 2025-06-26 Sony Semiconductor Solutions Corporation Image sensor having pixel clusters each including an event processing circuit
JP2024000254A (ja) * 2022-06-20 2024-01-05 ルネサスエレクトロニクス株式会社 固体撮像素子、撮像装置、およびａｄ変換器
KR20240111221A (ko) 2023-01-09 2024-07-16 삼성전자주식회사 비전 센서 및 이를 포함하는 이미지 처리 장치
CN121241578A (zh) * 2023-05-26 2025-12-30 索尼半导体解决方案公司 固态摄像元件
US20250189370A1 (en) * 2023-12-12 2025-06-12 Samsung Electronics Co., Ltd. Solid-state imaging device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016533140A (ja) 2013-09-16 2016-10-20 クロノカム 動的な、単一光ダイオードの画素回路およびその作動方法
JP2017028690A (ja) * 2015-07-16 2017-02-02 株式会社半導体エネルギー研究所 撮像装置およびその動作方法、ならびに電子機器
JP2017103544A (ja) * 2015-11-30 2017-06-08 株式会社東芝 撮像素子
WO2017098725A1 (ja) * 2015-12-08 2017-06-15 パナソニックＩｐマネジメント株式会社 固体撮像装置、距離測定装置および距離測定方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271909B2 (ja) * 2002-07-29 2009-06-03 富士フイルム株式会社 固体撮像装置およびその製造方法
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
JP2009278241A (ja) * 2008-05-13 2009-11-26 Canon Inc 固体撮像装置の駆動方法および固体撮像装置
GB2477083A (en) * 2010-01-13 2011-07-27 Cmosis Nv Pixel structure with multiple transfer gates to improve dynamic range
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
WO2012132737A1 (ja) * 2011-03-25 2012-10-04 富士フイルム株式会社 裏面照射型固体撮像素子及びその製造方法並びに撮像装置
JP5959186B2 (ja) * 2011-05-25 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP2013084744A (ja) 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および電子機器
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
WO2013092666A1 (en) 2011-12-19 2013-06-27 Universität Zürich Photoarray, particularly for combining sampled brightness sensing with asynchronous detection of time-dependent image data
KR101887988B1 (ko) 2012-07-03 2018-08-14 삼성전자 주식회사 이미지 센서 칩, 이의 동작 방법, 및 이를 포함하는 시스템
KR102083495B1 (ko) * 2013-01-07 2020-03-02 삼성전자 주식회사 Ｃｍｏｓ 소자와 이를 포함하는 광학장치와 그 제조방법
TWI634791B (zh) * 2013-02-27 2018-09-01 新力股份有限公司 Solid-state imaging device, driving method, and electronic device
US9160949B2 (en) * 2013-04-01 2015-10-13 Omnivision Technologies, Inc. Enhanced photon detection device with biased deep trench isolation
JP2015026675A (ja) 2013-07-25 2015-02-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR101334213B1 (ko) 2013-09-02 2013-11-29 (주)실리콘화일 칩 적층 이미지 센서
JP6386722B2 (ja) 2013-11-26 2018-09-05 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP6242211B2 (ja) * 2013-12-26 2017-12-06 キヤノン株式会社 撮像装置および撮像システム
TWI648986B (zh) * 2014-04-15 2019-01-21 Sony Corporation 攝像元件、電子機器
EP3471402B1 (en) * 2014-08-08 2023-05-31 Quantum-Si Incorporated Integrated device for temporal binning of received photons
US9986179B2 (en) * 2014-09-30 2018-05-29 Qualcomm Incorporated Sensor architecture using frame-based and event-based hybrid scheme
US20160093273A1 (en) 2014-09-30 2016-03-31 Samsung Electronics Co., Ltd. Dynamic vision sensor with shared pixels and time division multiplexing for higher spatial resolution and better linear separable data
TW201637190A (zh) 2015-03-25 2016-10-16 新力股份有限公司 固體攝像裝置及電子機器
JP6440844B2 (ja) * 2015-07-14 2018-12-19 オリンパス株式会社 固体撮像装置
WO2017081847A1 (ja) * 2015-11-12 2017-05-18 パナソニックＩｐマネジメント株式会社 光検出装置
KR102373088B1 (ko) * 2016-03-03 2022-03-11 소니 어드밴스드 비주얼 센싱 아게 이벤트 기반의 비전 센서
CN111247801B (zh) 2017-09-28 2022-06-14 苹果公司 用于事件相机数据处理的系统和方法
US11082656B2 (en) 2017-10-30 2021-08-03 Sony Semiconductor Solutions Corporation Solid-state imaging device
US11140349B2 (en) 2018-09-07 2021-10-05 Samsung Electronics Co., Ltd. Image sensor incuding CMOS image sensor pixel and dynamic vision sensor pixel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016533140A (ja) 2013-09-16 2016-10-20 クロノカム 動的な、単一光ダイオードの画素回路およびその作動方法
JP2017028690A (ja) * 2015-07-16 2017-02-02 株式会社半導体エネルギー研究所 撮像装置およびその動作方法、ならびに電子機器
JP2017103544A (ja) * 2015-11-30 2017-06-08 株式会社東芝 撮像素子
WO2017098725A1 (ja) * 2015-12-08 2017-06-15 パナソニックＩｐマネジメント株式会社 固体撮像装置、距離測定装置および距離測定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3582491A4

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021516872A (ja) * 2018-03-14 2021-07-08 ソニー アドバンスト ビジュアル センシング エージー ３ｄ−ｉｃ技術を用いて製造するイベントベースビジョンセンサ
KR102962164B1 (ko) * 2018-03-14 2026-05-08 소니 어드밴스드 비주얼 센싱 아게 3d-ic 기술로 제조된 이벤트-기반 비전 센서
US11652126B2 (en) 2018-03-14 2023-05-16 Sony Advanced Visual Sensing Ag Event-based vision sensor manufactured with 3D-IC technology
US11825229B2 (en) 2019-05-10 2023-11-21 Sony Advanced Visual Sensing Ag Event-based vision sensor using on/off event and grayscale detection ramps
CN113812142A (zh) * 2019-05-10 2021-12-17 索尼高级视觉传感股份公司 使用接通/关断事件和灰度检测斜坡的基于事件的视觉传感器
WO2020229980A1 (en) * 2019-05-10 2020-11-19 Sony Advanced Visual Sensing Ag Event-based vision sensor using on/off event and grayscale detection ramps
JPWO2021153295A1 (ja) * 2020-01-31 2021-08-05
WO2021153254A1 (ja) * 2020-01-31 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2021153295A1 (ja) * 2020-01-31 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US12262131B2 (en) 2020-01-31 2025-03-25 Sony Semiconductor Solutions Corporation Imaging device and imaging method
US12446344B2 (en) 2020-01-31 2025-10-14 Sony Semiconductor Solutions Corporation Solid-state image sensor
CN114830630A (zh) * 2020-01-31 2022-07-29 索尼半导体解决方案公司 固态摄像元件
JPWO2021153254A1 (ja) * 2020-01-31 2021-08-05
JP7759259B2 (ja) 2020-01-31 2025-10-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
JPWO2021161855A1 (ja) * 2020-02-12 2021-08-19
US20230058625A1 (en) * 2020-02-12 2023-02-23 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging system
WO2021161855A1 (ja) * 2020-02-12 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像システム
JPWO2021161791A1 (ja) * 2020-02-13 2021-08-19
US12126924B2 (en) 2020-02-13 2024-10-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device
WO2021161791A1 (ja) * 2020-02-13 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および撮像装置
EP4106322A4 (en) * 2020-02-13 2023-08-02 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device
WO2021256095A1 (ja) * 2020-06-18 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
US12309515B2 (en) 2020-06-18 2025-05-20 Sony Semiconductor Solutions Corporation Imaging device and imaging method
US12289547B2 (en) 2020-06-19 2025-04-29 Sony Semiconductor Solutions Corporation Dynamic vision sensor imaging device
KR20230026999A (ko) 2020-06-19 2023-02-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치
DE112021003310T5 (de) 2020-06-19 2023-04-20 Sony Semiconductor Solutions Corporation Abbildungsvorrichtung
US12088936B2 (en) 2020-07-09 2024-09-10 Sony Semiconductor Solutions Corporation Solid-state imaging device, imaging method, and electronic apparatus
WO2022009720A1 (ja) * 2020-07-09 2022-01-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、撮像方法および電子機器
US12483802B2 (en) 2020-07-09 2025-11-25 Sony Group Corporation Imaging device and imaging method
US12342086B2 (en) 2020-09-28 2025-06-24 Sony Semiconductor Solutions Corporation Imaging device and imaging method
DE112021005083T5 (de) 2020-09-28 2023-08-31 Sony Semiconductor Solutions Corporation Elektronische vorrichtung und verfahren zum steuern der elektronischen vorrichtung
WO2022065034A1 (ja) * 2020-09-28 2022-03-31 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
CN116348737A (zh) * 2020-10-30 2023-06-27 索尼半导体解决方案公司 光接收装置、光接收装置的控制方法以及测距系统
WO2022091856A1 (ja) * 2020-10-30 2022-05-05 ソニーセミコンダクタソリューションズ株式会社 受光装置、受光装置の制御方法、および、測距システム
US11678080B2 (en) 2021-02-04 2023-06-13 Canon Kabushiki Kaisha Photoelectric conversion device and photoelectric conversion system
WO2022172777A1 (ja) * 2021-02-10 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
US12408454B2 (en) 2021-02-10 2025-09-02 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging apparatus
WO2022196096A1 (ja) * 2021-03-18 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 イベント検出素子及び電子機器
WO2023026525A1 (ja) * 2021-08-24 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 情報処理装置
KR20250006891A (ko) 2022-04-26 2025-01-13 소니그룹주식회사 데이터 생성 장치, 데이터 생성 방법, 프로그램, 해석 장치
WO2023210330A1 (ja) 2022-04-26 2023-11-02 ソニーグループ株式会社 データ生成装置、データ生成方法、プログラム、解析装置
WO2023248855A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2025094517A1 (ja) * 2023-10-30 2025-05-08 ソニーセミコンダクタソリューションズ株式会社 情報処理装置、撮像装置及びプログラム

Also Published As

Publication number Publication date
JP7141440B2 (ja) 2022-09-22
US20210344863A1 (en) 2021-11-04
EP3582491A1 (en) 2019-12-18
KR102453118B1 (ko) 2022-10-07
EP3582491A4 (en) 2020-03-25
JP7311423B2 (ja) 2023-07-19
KR102899017B1 (ko) 2025-12-12
CN112601036A (zh) 2021-04-02
CN112601036B (zh) 2024-10-22
EP3582491B1 (en) 2021-08-25
US11895422B2 (en) 2024-02-06
DE112018005712T5 (de) 2020-07-23
CN114339098A (zh) 2022-04-12
KR20200123865A (ko) 2020-10-30
CN109729292A (zh) 2019-05-07
EP3813356B1 (en) 2025-02-05
KR20200073170A (ko) 2020-06-23
CN109729292B (zh) 2021-11-16
JPWO2019087471A1 (ja) 2020-09-24
JP2021044847A (ja) 2021-03-18
EP4496338A3 (en) 2025-04-02
KR102561079B1 (ko) 2023-07-27
US11546542B2 (en) 2023-01-03
CN208707784U (zh) 2019-04-05
EP3813356A1 (en) 2021-04-28
US11490045B2 (en) 2022-11-01
US20200260039A1 (en) 2020-08-13
EP4496338A2 (en) 2025-01-22
KR20220149639A (ko) 2022-11-08
US11082656B2 (en) 2021-08-03
US20230043681A1 (en) 2023-02-09
CN114339098B (zh) 2024-06-18
US20210051288A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
JP7141440B2 (ja) 固体撮像素子
US12212867B2 (en) Solid-state image pickup element and image pickup apparatus
CN109729291B (zh) 固体摄像元件
US20260012715A1 (en) Photodetection device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18872485

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019549846

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197023581

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018872485

Country of ref document: EP

Effective date: 20190909