WO2019151003A1 - ガラスコアデバイス、およびその製造方法 - Google Patents

ガラスコアデバイス、およびその製造方法 Download PDF

Info

Publication number
WO2019151003A1
WO2019151003A1 PCT/JP2019/001590 JP2019001590W WO2019151003A1 WO 2019151003 A1 WO2019151003 A1 WO 2019151003A1 JP 2019001590 W JP2019001590 W JP 2019001590W WO 2019151003 A1 WO2019151003 A1 WO 2019151003A1
Authority
WO
WIPO (PCT)
Prior art keywords
glass core
glass
wiring
core device
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/001590
Other languages
English (en)
French (fr)
Inventor
修 古賀
祥之 櫃岡
泰人 芥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to CN201980009996.3A priority Critical patent/CN111903196B/zh
Priority to EP19747585.8A priority patent/EP3749066B1/en
Publication of WO2019151003A1 publication Critical patent/WO2019151003A1/ja
Priority to US16/938,144 priority patent/US11764138B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Definitions

  • the present invention relates to a glass core device and a manufacturing method thereof.
  • TSV through silicon via
  • TGV through glass via
  • TSVs having a silicon material as a core generally have high material costs and manufacturing costs, and are difficult to reduce in price.
  • glass cores are expected to solve the cost problem because they can be mass-produced with a large square panel using a relatively inexpensive core material.
  • Patent Document 1 shows a method of forming an inductor of an LC bandpass filter which is a passive component by forming a wire in a TSV and a wire on both sides of the glass core in a spiral shape on a glass core.
  • a glass core is used as an inductor core.
  • a method of forming a capacitor by sandwiching a dielectric with wiring on a glass core is also shown.
  • TGV glass core breaking.
  • a through hole must be formed in the glass core.
  • a physical processing method using a drill or blast an etching method using a reactive gas or hydrofluoric acid, a laser, etc.
  • the processing method by light irradiation is mentioned.
  • the glass core is an amorphous material, it has a relatively low elasticity and is easily cracked against tensile stress, microcracks generated by physical processing methods such as drilling and blasting are not generated. As a result, there are problems such as the glass core breaking.
  • the dry etching method using a fluorine-based reactive gas takes a long time to process the through-holes because the glass decomposition rate is slow, and the wet etching method using hydrofluoric acid isotropically progresses.
  • There are problems such as inability to process holes.
  • the processing method by irradiation with high energy laser light such as YAG laser and CO 2 laser has a relatively high processing speed and can process through holes with a small diameter. Suitable for forming.
  • the conductive metal material excessively formed on the glass core surface may be removed by polishing with CMP (Chemical Mechanical Polishing) or grinding with a diamond grindstone. At that time, the amorphous weak portion of the glass core surface is also polished / ground, which causes a problem that fine microcracks are generated on the glass core surface.
  • the above-described microcracks may be generated by chemical treatment with strong acid or strong alkali, and there is a problem that the glass substrate breaks due to such microcracks.
  • the glass core device of the present invention is a wiring on the first surface of the glass core by wiring embedded in a through glass via formed in a flat glass core having a first surface and a second surface facing each other. And a glass core device that conducts the wiring of the second surface, It has a protective resin that covers the side surface of the glass core continuously from the second surface of the glass core.
  • the method for producing the glass core device of the present invention comprises: Forming a through-hole in a glass core having a first surface and a second surface facing each other; Forming a wiring in the first surface of the glass core and the through hole to form a through glass via, and sealing the first surface with an insulating resin; Bonding a carrier substrate to the first surface of the glass core; Modifying the glass core by irradiating the second surface of the glass core with a laser beam in a line; and Etching the altered portion of the glass core by chemical treatment to form a groove for dividing the glass core; Forming a wiring on the second surface of the glass core, filling the groove with a protective resin, and sealing the second surface with the protective resin; Cutting the protective resin filled in the groove, It is characterized by that.
  • ADVANTAGE OF THE INVENTION it becomes possible to provide a reliable glass core device by protecting the surface of the glass core in which TGV was formed.
  • a through glass via refers to a wiring formed through a glass core, but here also includes a state of a through hole before the wiring is formed.
  • the TGV 11 is formed on the glass core 10 as shown in FIG.
  • Examples of the method for forming TGV11 include laser light irradiation and chemical treatment with hydrofluoric acid, but are not limited thereto.
  • a seed layer 12 for power feeding by electroplating is formed on the surface of the glass core 10 having a thickness of 300 ⁇ m on which the TGV 11 is formed.
  • the power supply seed layer 12 can be formed by Ti / Cu sputtering or electroless copper plating.
  • a seed layer 12 is formed at least in the first surface 10 a of the glass core 10 and the TGV 11.
  • the seed layer 12 is formed by Ti / Cu sputtering in the TGV 11 having a small inner diameter, it is preferable to perform the sputtering process from both surfaces of the glass core 10 because the seed layer 12 can be formed over the entire inner periphery of the TGV.
  • a photoresist 21 having a desired pattern is formed on the first surface 10 a and the second surface 10 b of the glass core 10.
  • a dry film resist is often used as the photoresist 21, but here, a product name RD-1225 manufactured by Hitachi Chemical Co., Ltd., which is a direct drawing type, is laminated on both surfaces of the glass core 10.
  • a desired pattern is drawn on the first surface 10a and developed to expose the seed layer 12 formed in Step 1, and the exposed seed layer is fed to form an electrolytic copper plating 22 having a thickness of 2 to 10 ⁇ m. To do.
  • a single-layer copper wiring pattern is formed as shown in FIG. 3, but a build-up multilayer is formed by forming a via in the wiring protection insulating resin 33 and further forming a copper wiring pattern thereon.
  • a wiring may be formed.
  • an epoxy substrate prepared separately is used as the carrier substrate 31, but a rigid and smooth substrate may be used, and the carrier substrate may be a glass substrate or a metal plate such as SUS.
  • femtosecond laser light LB is irradiated in an XY matrix, and the irradiated portion of the glass core 10 is tapered.
  • the glass portion 41 (the portion altered into a groove shape) 41 irradiated with the femtosecond laser beam LB has improved solubility in a glass solution such as hydrofluoric acid.
  • the output of the femtosecond laser used here may be 0.1 ⁇ J or more, and more preferably 0.4 ⁇ J or more.
  • the femtosecond laser has been described. However, a pulse laser may be used, and a picosecond laser may be used.
  • the second surface 10b of the glass core 10 is ground flat so as to drive in 100 to 150 ⁇ m. Thereby, a thin glass core device can be formed. Further, when the glass core 10 is immersed in a glass solution such as hydrofluoric acid or sprayed onto the second surface 10b, the glass portion 41 altered by the femtosecond laser processing in step 4 is preferentially dissolved. At the same time, the second surface 10b of the glass core is further dissolved by 1 to 5 ⁇ m to form the second surface 10c as shown in FIG. As a result, the tip of the copper wiring embedded in the TGV 11 protrudes by 1 to 5 ⁇ m.
  • the second surface 10c is formed by dissolving and removing microcracks generated on the ground surface of the femtosecond laser processing surface and the second surface 10b. Thereafter, breakage of the glass core 10 can be prevented.
  • Step 6 Next, as shown in FIG. 6, similarly to Step 1 and Step 2, the seed layer 12 for power feeding was formed on the second surface 10 c of the glass core 10, and then protruded on the second surface 10 c of the glass core 10.
  • a pattern of a dry film resist (not shown) is formed. Further, power is supplied to the seed layer 12 to form an electrolytic copper plating 61 having a thickness of 2 to 10 ⁇ m. Then, the unnecessary dry film resist is peeled off, and the exposed seed layer 12 is etched.
  • the electrolytic copper plating 61 has a copper plating structure that covers the copper wiring protruding from the second surface 10 c of the glass core 10, and the electrolytic copper plating 61 is not the same surface as the second surface 10 c of the glass core 10.
  • an outer layer protective layer (protective resin) 62 such as a solder resist for protecting the second surface 10c of the glass core 10 is coated. If there is a need for an external connection terminal or the like, the opening 63 may be provided to expose the copper pattern.
  • Step 7 Next, at the position indicated by the alternate long and short dash line in FIG. 6 (the groove center altered by the laser beam), the outer layer protective layer 62 such as a solder resist is diced into an XY matrix, and the glass core device is separated into individual pieces. Then, the glass core device is completed as shown in FIG. At this time, the seed layer 12 and the electrolytic copper plating 61 are preferably left on the side surface 10d of the glass core 10 shown in FIG.
  • the glass core device is diced together with the carrier substrate 31, only the glass core device may be diced without cutting the carrier substrate 31. Thereby, the separated glass core device remains attached to the carrier substrate 31, and handling property is improved in transportation and storage.
  • the intermediate product is bonded via the carrier substrate 31.
  • two intermediate products are not connected to the carrier substrate 31 and only one adhesive layer for temporary attachment is used. May be processed together.
  • the glass core device having a sufficient mechanical strength by flattening the surface of the glass core on which the TGV is formed and protecting the surface of the glass core, and a low-cost and reliable glass core device and its manufacture A method can be provided.
  • microcracks generated on the surface of the glass core due to polishing / grinding, contact at the time of transporting in a glass core device manufacturing apparatus or rack storage, and chemical treatment with strong acid or strong alkali are dissolved in the glass. After dissolving and removing with a liquid, the glass core is exposed to the outside by coating the exposed glass core and wiring with a protective resin such as an insulating liquid resin or dry film material. improves.
  • the final glass core has a thickness of 20 ⁇ m or more and 800 ⁇ m or less by thinning a glass material of 800 ⁇ m or more.
  • a glass core thickness With such a glass core thickness, the stress generated during the formation of copper wiring and insulating resin formed on the glass core can be relaxed by a mild heat removal treatment.
  • the carrier substrate is bonded to the first surface of the glass core using a peelable adhesive as in this embodiment, and the glass It is desirable to peel off after manufacturing the core device.
  • the second surface of the glass core is treated with hydrofluoric acid, microcracks generated by the glass thinning grinding process, the conveyance contact, the rack storage contact, the strong acid / strong alkali chemical treatment, etc. It is possible to remove.
  • hydrofluoric acid treatment the surface roughness Ra value of the glass core (ISO 25178-604, measurable by the product name NewView 8200 manufactured by Zygo Corporation) can be reduced to 20 nm or less, and the glass core starting from microcracks Can prevent cracking.
  • the surface roughness Ra value of a glass core can be measured by peeling a protective resin layer from a glass core device as a product.
  • the outer peripheral end of the first surface of the glass core and the side surface of the glass core are covered with the metal film and further coated with the protective resin. If the glass core is exposed in the glass core device, it is due to a rapid heat treatment in the process of mounting the active component or passive component on the glass core device, the solder connection process in the mounting process on the motherboard, for example, the reflow process, etc. There is a possibility that the glass core breaks due to thermal shock or mechanical shock such as hitting an object.
  • dry film formation by sputtering or vapor deposition or metal plating is performed on the side surface of the glass core (in the groove where the glass is altered by irradiation with laser light and removed by hydrofluoric acid).
  • wet film formation it is possible to easily cover the metal film, so that it is possible to prevent cracking from the side surface of the glass core.
  • a protective resin it is possible to prevent corrosion of the metal film.
  • a protective film resistant to hydrofluoric acid is first laminated on the first surface side of the glass core, and the second surface of the glass core is treated with hydrofluoric acid to simultaneously reduce the glass core thickness.
  • the glass core can be singulated to the desired glass core device size.
  • the glass core device is generally a rectangular parallelepiped having a bottom surface of 2 mm square to 50 mm square. However, since the glass core included is thinned from the second surface, the second surface is more than the side of the first surface. The sides are short pyramid shaped (that is, the side surfaces are tapered).
  • the glass core device of this embodiment uses a glass material of 300 mm square or more for productivity improvement, arranges the glass core devices in a matrix, and manufactures a plurality of glass core devices collectively, Manufacturing costs are reduced.
  • a glass core in which a wiring is formed in the TGV and a desired multilayer wiring layer is formed on the first surface is used.
  • the carrier substrate is bonded to the first surface of the glass core with a peelable adhesive.
  • the glass core when the glass core is altered so as not to be melted by irradiating a line of femtosecond laser light controlled from the second surface side along a line divided according to the size of the glass core device, the glass core The altered line portion is etched preferentially over the unirradiated portion of the laser beam by hydrofluoric acid treatment. While the second surface of the glass core is thinned and etched, the laser beam is irradiated and the altered portion is removed by etching, whereby the glass core can be separated into a desired size.
  • a protective film resistant to hydrofluoric acid is laminated on the first surface side of the glass core, and the glass core is thinned by treating the second surface of the glass core with hydrofluoric acid.
  • the tip of the copper wiring formed inside the TGV protrudes from the second surface of the glass core, and contributes to improving the connection reliability with the wiring on the second surface of the glass core in a later step.
  • the hydrofluoric acid treatment is preferably performed so that the tip of the TGV wiring is exposed to a height of 1 ⁇ m to 15 ⁇ m from the second surface of the glass core.
  • the metal wiring connecting the tip of the TGV embedded wiring protruding from the second surface is formed, and the alteration is caused by the laser light irradiation described above.
  • a metal film is also formed in the etched trench.
  • Glass breakage can be suppressed by forming a metal adhesion improving layer on the outer peripheral edge portion of the glass core by sputtering, vapor deposition, or electroless plating, and further increasing the film thickness so as to cover it with electrolytic plating.
  • This metal adhesion improving layer is preferably formed by depositing Ti, Ni, Cu, or the like to serve as a seed layer for electrolytic plating.
  • the electrolytic plating bath is preferably an electrolytic copper plating bath from the viewpoint of improving work efficiency that the second surface wiring of the glass core and the side surface of the quadrangular pyramid can be formed simultaneously.
  • the glass core device is formed by coating the second surface of the glass core and the side surface of the truncated pyramid with a resin, ceramic, or the like into a single piece size to form an outer layer protective film.
  • This outer layer protective film coats and protects a total of five surfaces including the second surface of the glass core and the side surface of the truncated pyramid.
  • a part of the glass core is altered by irradiation with femtosecond laser light, and a part of the embedded outer layer protective film is diced along the groove center of the glass core formed by removing with hydrofluoric acid.
  • the individualized glass core device is a rectangular parallelepiped that does not expose the glass core to the outside.
  • the glass core device may incorporate a passive component by forming a capacitor in which a high dielectric is embedded, forming a resistor, or the like.
  • an inductor may be built in by forming a coil-shaped wiring in the glass core device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

ＴＧＶを形成したガラスコアの表面を平坦にし、かつガラスコアの表面を保護することにより十分な機械的強度を備え、低コストで信頼性のあるガラスコアデバイスおよびその製造方法を提供する。ガラスコアデバイスは、ガラスコア１０に形成したＴＧＶ１１に埋め込まれた配線により、ガラスコア１０の第１面１０ａの配線と第２面１０ｂの配線とを導通している。ガラスコアデバイスは、ダイシングで個片化された状態で、外層保護層６２により、ガラスコア１０の第２面１０ｂと連続してガラスコア側面を覆っている。

Description

ガラスコアデバイス、およびその製造方法
　本発明は、ガラスコアデバイス、およびその製造方法に関するものである。
　近年、スマートフォン等に代表される電子機器においては、小型化・省電力化・高性能化の要求が高まり、それに伴い電子機器に搭載される半導体パッケージ基板や、キャパシター、インダクター、抵抗体等の受動部品を搭載する電子デバイスも、高い性能を維持しつつ一層の小型化、省電力化が望まれている。一方で、電子機器のコンシューマーに対する訴求力を高めるべく、その低価格化も望まれている。
　小型化、低消費電力化を図る方策として、シリコン材をコアとするスルーシリコンビア（以下ＴＳＶという）や、ガラス材をコアとするスルーガラスビア（以下ＴＧＶという）を用いて、層間接続を行う多層配線工法が開発されている。しかしながら、シリコン材をコアとするＴＳＶは、一般的には材料コスト、製造コストが高く、低価格化が難しい。これに対してガラスコアは、比較的安価なコア材料を用いて、大型四角パネルにより大量生産が可能なため、コスト問題を解決できると期待されている。
特表２０１５－５１３８２０号公報
　特許文献１は、ガラスコアに、ＴＳＶ内の配線とガラスコアの両面の配線をらせん状に形成し、受動部品であるＬＣバンドパスフィルターのインダクターを形成する工法を示している。かかる従来例では、ガラスコアをインダクターのコアとしている。また、ガラスコア上の配線で誘電体をサンドイッチして、キャパシターを形成する工法も示されている。
　しかしながら、実際にガラスコアにＴＧＶを形成するには、克服すべき課題も多い。例えば、ＴＧＶを形成するためにガラスコアに貫通孔を形成しなくてはならないが、その貫通方法としては、ドリルやブラストを用いる物理的な加工法、反応性ガスや弗酸によるエッチング法、レーザー光照射による加工法が挙げられる。
　しかるに、ガラスコアは非晶質の材料であり、比較的弾性が低く、引張応力に対し割れ易いなどの特性を持つ材料であるため、ドリルやブラストなどの物理的な加工方法で生じるマイクロクラックをきっかけに、ガラスコアが割れてしまうなどの問題がある。
　また、フッ素系の反応性ガスによるドライエッチング法では、ガラス分解速度が遅いため貫通孔の加工に時間がかかり、また弗酸によるウエットエッチング法では等方的に反応が進む為、微小径の貫通孔の加工に対応できない、などの問題がある。これに対し、上述した工法の中でも、ＹＡＧレーザー、ＣＯ２レーザーなど高エネルギーレーザー光の照射による加工法は、加工速度が比較的速く、微小径の貫通孔の加工が可能であることから、ＴＧＶ形成に適している。
　しかし、加工速度と加工品質とはトレードオフの関係にあり、例えば加工速度を上げるため、高エネルギーレーザーを使用して貫通孔を形成すると、照射レーザー光の加熱によりガラスコア表面にガラス材が溶融飛散し、あるいは貫通孔の回りに土手状に堆積してノジュール（凹凸部分）が生じ、それによりガラスコア表面の平坦性が悪化してしまう。このようにガラスコア表面の平坦性が悪化すると、表面に微細配線を形成する際の障害となったり、また凹凸部分上に無理に配線を形成すると、その配線に応力が集中し、断線を招いたりする。
　また、ＴＧＶに導電性金属材料を埋め込んだ後に、ガラスコア表面に余分に形成された導電性金属材料を、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）による研磨や、ダイヤモンド砥石による研削で除去することがある。その際、ガラスコア表面の非晶質の弱い部分も研磨／研削されてしまい、それによりガラスコア表面に微細なマイクロクラックが生じてしまうという問題がある。また、強酸、強アルカリの薬液処理によっても前述したようなマイクロクラックが発生することがあり、このようなマイクロクラックをきっかけとしてガラス基板が割れてしまうという問題がある。
　本発明は、この問題を解決するためになされたものであり、ＴＧＶを形成したガラスコアの表面を保護することにより信頼性のあるガラスコアデバイスを提供することを目的とする。
　また本発明は、ＴＧＶを形成したガラスコアの表面を平坦にし、かつガラスコアの表面を保護することにより十分な機械的強度を備えたガラスコアデバイスの製造方法を提供することを目的とする。
　本発明のガラスコアデバイスは、互いに対向する第1面と第2面とを備えた平板状のガラスコアに形成したスルーガラスビアに埋め込まれた配線により、前記ガラスコアの前記第１面の配線と前記第２面の配線とを導通するガラスコアデバイスであって、
　前記ガラスコアの第２面から連続して前記ガラスコアの側面を覆っている保護樹脂を有する、ことを特徴とする
　本発明のガラスコアデバイスの製造方法は、
　互いに対向する第１面と第２面とを備えたガラスコアに貫通孔を形成するステップと、
　前記ガラスコアの第１面および前記貫通孔内に配線を形成してスルーガラスビアを形成し、前記第１面を絶縁樹脂で封止するステップと、
　前記ガラスコアの第１面にキャリア基板を貼り合わせるステップと、
　前記ガラスコアの第２面に対してライン状にレーザー光を照射することで、前記ガラスコアを変質させるステップと、
　薬液処理により前記ガラスコアの変質部分をエッチングすることにより、前記ガラスコアを分断する溝を形成するステップと、
　前記ガラスコアの第２面に配線を形成し、保護樹脂を前記溝内に充填するとともに、前記保護樹脂で前記第２面を封止するステップと、
　前記溝に充填された前記保護樹脂を切断するステップとを有する、
ことを特徴とする。
　本発明によれば、ＴＧＶを形成したガラスコアの表面を保護することにより信頼性のあるガラスコアデバイスを提供することが可能になる。
　また本発明によれば、ＴＧＶを形成したガラスコアの表面を平坦にし、かつガラスコアの表面を保護することにより十分な機械的強度を備えたガラスコアデバイスの製造方法を提供することが可能になる。
ＴＧＶを形成したガラスコアにシード層まで形成した状態を示す断面図である。 ドライフィルムレジストパターンの間隙に、電解銅めっきを形成した状態を示す断面図である。 ガラスコアの第１面に配線保護樹脂を形成し、その上に支持体基板を仮貼りした状態を示す断面図である。 ガラスコアの第２面側からＣＯ２レーザー光を照射し、ガラスコアの一部が変質した状態を示す断面図である。 ガラスコアの第２面側からガラスを溶解させた状態を示す断面図である。 ガラスコアの第２面に配線形成した後、配線保護樹脂を形成した状態を示す断面図である。 ガラスコアデバイスの外周サイズに配線保護樹脂をダイシングし、キャリア基板から分離したガラスコアデバイスの断面図である。 ガラスコアの第１面に配線保護樹脂を形成したものを２個準備し、キャリア基板を介して、その両面へ向かい合わせに仮貼りした断面図である。
　以下、本発明の実施形態について添付図面を参照して説明する。図１～７は、第１の実施の形態にかかるガラスコアデバイスの製造工程を示す図である。本明細書において、スルーガラスビア（ＴＧＶ）とは、ガラスコアを貫通して形成された配線をいうが、ここでは配線形成前の貫通孔の状態も含めるものとする。
（第１の実施形態）
　（工程１）
　まず、図１に示すようなガラスコア１０にＴＧＶ１１を形成する。ＴＧＶ１１の形成方法としては、レーザー光の照射及び弗酸による薬液処理があるが、それに限られない。ＴＧＶ１１が形成された３００μｍ厚のガラスコア１０の表面に、電気めっき給電用のシード層１２を形成する。ここで給電用のシード層１２は、Ｔｉ／Ｃｕスパッタや、無電解銅めっきにて形成することができる。少なくともガラスコア１０の第１面１０ａとＴＧＶ１１内に、シード層１２を形成する。内径が小さいＴＧＶ１１内にＴｉ／Ｃｕスパッタでシード層１２を形成する場合、ガラスコア１０の両面からスパッタ処理を行うと、ＴＧＶ内周全体にわたってシード層１２を形成できるので好ましい。
　（工程２）
　次に、図２に示すように、ガラスコア１０の第１面１０ａと第２面１０ｂに、所望するパターンのフォトレジスト２１を形成する。フォトレジスト２１としては、一般的にはドライフィルムレジストを用いることが多いが、ここでは直接描画タイプである日立化成株式会社製の製品名ＲＤ－１２２５をガラスコア１０の両面にラミネートする。続いて所望するパターンを第１面１０ａに描画後現像することにより、工程１で形成したシード層１２を露出させ、この露出したシード層に給電し、２～１０μｍ厚の電解銅めっき２２を形成する。
　（工程３）
　次に図３に示すように、不要となったドライフィルムレジストを剥離し、シード層１２をエッチングすることにより、ガラスコア１０の第１面１０ａに所望する銅配線パターンを形成した後、その上から配線保護絶縁樹脂３３をコートする。更にガラスコア１０の第１面１０ａに、キャリア基板３１を仮貼り用の接着剤３２を介して貼り合わせる。
　本実施形態では、図３に示すように単層の銅配線パターンを形成しているが、配線保護絶縁樹脂３３にビアを形成し、その上に更に銅配線パターンを形成することによりビルドアップ多層配線を形成しても良い。また本実施形態では、キャリア基板３１として別途用意したエポキシ基板を用いて説明するが、リジッドで平滑な基板であれば良く、キャリア基板はガラス基板や、ＳＵＳなどの金属板でも構わない。
　（工程４）
　次に図４に示すように、ガラスコア１０をガラスコアデバイスとして必要なサイズに切断するために、ＸＹマトリクス状にフェムト秒レーザー光ＬＢを照射し、ガラスコア１０の照射した部分を先細の溝状に変質させる。フェムト秒レーザー光ＬＢが照射されたガラス部分（溝状に変質した部分）４１は、弗酸等のガラス溶解液での溶解性が向上される。ここで用いられるフェムト秒レーザーの出力は、０．１μＪ以上であれば良く、より好ましくは０．４μＪ以上が望ましい。また、本実施形態では、フェムト秒レーザーで説明したが、パルスレーザーであれば良く、ピコ秒レーザーを用いることも可能である。
　（工程５）
　ガラスコア１０の第２面１０ｂを１００～１５０μｍ追い込むように平坦に研削する。これにより薄形のガラスコアデバイスを形成できる。さらに、このガラスコア１０を弗酸等のガラス溶解液へ浸漬し又はガラス溶解液を第２面１０ｂにスプレーし、工程４のフェムト秒レーザー加工で変質したガラス部分４１を優先的に溶解させると同時に、ガラスコアの第２面１０ｂを更に1～５μｍ溶解させ、図５に示すように第２面１０ｃを形成する。これにより、ＴＧＶ１１に埋め込まれていた銅配線の先端が1～５μｍ突出する。この工法によれば、ガラス溶解液による有効な副次効果として、フェムト秒レーザー加工面と第２面１０ｂの研削面に生じたマイクロクラックを溶解除去した第２面１０ｃを形成するため、次工程以降でガラスコア１０の割れを防止することができる。
　（工程６）
　次に図６に示すように、工程１、工程２と同様に、ガラスコア１０の第２面１０ｃに、また給電用のシード層１２を形成後、ガラスコア１０の第２面１０ｃにおいて突出した銅配線を繋ぐため、ドライフィルムレジスト（不図示）のパターンを形成する。更に、シード層１２に給電し、２～１０μｍ厚の電解銅めっき６１を形成した後、不要になったドライフィルムレジストを剥離し、露出するシード層１２をエッチングする。
　電解銅めっき６１は、ガラスコア１０の第２面１０ｃから突出した銅配線を覆うような銅めっき構造であり、電解銅めっき６１がガラスコア１０の第２面１０ｃと同一面ではないシード層１２及び銅配線から析出するので、ガラスコア１０の第２面１０ｃから銅パターンが剥離することはない。さらに、ガラスコア１０の第２面１０ｃを保護するソルダーレジスト等の外層保護層（保護樹脂）６２をコートする。外部接続端子などの必要がある場合、開口部６３を設けて銅パターンを露出してもよい。
　（工程７）
　次に図６に一点鎖線で示す位置（レーザー光で変質した溝中心）で、ソルダーレジスト等の外層保護層６２をＸＹマトリクス状にダイシングし、ガラスコアデバイスを個片化させた後、工程３で仮貼りしていたキャリア基板３１から剥離して取り出し、図７に示すようにガラスコアデバイスを完成させる。このとき、図６に示したガラスコア１０の側面１０ｄにシード層１２と電解銅めっき61が残るようにすると好ましい。ここでは、キャリア基板３１と共にガラスコアデバイスをダイシングしたが、キャリア基板３１を切断することなくガラスコアデバイスのみをダイシングしてもよい。これにより、個片化されたガラスコアデバイスはキャリア基板３１に付着したままとなり、搬送や保管上において取扱い性が向上する。
（第２の実施形態）
　第１の実施形態と同様な工程で、図２を参照して同サイズの中間生成品を２個製作し、更に図３に示すようにシード層１２をエッチングすることにより、２つのガラスコア１０の第１面１０ａに所望する銅配線パターンを形成し、配線保護絶縁樹脂３３を被覆する。次いで本実施形態では、図８に示すように、キャリア基板３１の両面に仮貼り用の接着剤３２を塗布して、向かい合わせに２つのガラスコア１０の第１面１０ａへ貼り合わせる。
その後は、上述した実施の形態と同様である。
　上述した第１の実施形態では、キャリア基板３１の数に対応するガラスコアデバイスの製作例を示しているが、第２の実施形態では、工程４から工程７の工程を両面で処理することで、キャリア基板３１の数の２倍のガラスコアデバイスを製造可能であり、すなわち単純計算で生産効率を約２倍に向上できる。
　また、本実施形態ではキャリア基板３１を介して、中間生成品を貼り合わせることを説明したが、キャリア基板を使用せず仮貼り用の接着層１層だけを介して、２個の中間生成品を貼り合わせて処理してもよい。
　本実施形態によれば、ＴＧＶを形成したガラスコアの表面を平坦にし、かつガラスコアの表面を保護することにより機械的強度が充分であり、低コストで信頼性のあるガラスコアデバイスおよびその製造方法を提供することができる。また本実施形態によれば、研磨／研削、ガラスコアデバイスの製造装置での搬送時やラック収納時の接触や、強酸、強アルカリの薬液処理によって、ガラスコア表面に生じたマイクロクラックをガラス溶解液で溶解除去した後、露出するガラスコアと配線上へ、絶縁性の液状樹脂やドライフィルム材等の保護樹脂をコートすることにより、外部にガラスコアが露出しないようにできるため、製品品質が向上する。
　更に本実施形態によれば、８００μｍ以上のガラス素材を薄化処理することで、最終的なガラスコアの厚さが２０μｍ以上、８００μｍ以下となると好ましい。このようなガラスコアの厚さであれば、ガラスコア上に形成される銅配線や絶縁樹脂形成時に生じる応力を、緩やかな除加熱処理により緩和できる。なお、上記厚みのガラスコアの材料単体では、製造工程で割れることがあるため、本実施形態のようにガラスコアの第１面に、剥離可能な接着剤を用いてキャリア基板を貼り合わせ、ガラスコアデバイス製造後に剥離することが望ましい。
　更に本実施形態によれば、ガラスコアの第２面を弗酸処理するため、ガラス薄化の研削工程や、搬送接触、ラック収納時接触、強酸・強アルカリ薬液処理等によって生じたマイクロクラックを除去することが可能である。弗酸処理によれば、ガラスコアの表面粗さＲａ値（ＩＳＯ２５１７８－６０４、Zygo corporation製の製品名ＮｅｗＶｉｅｗ８２００により測定可）を２０ｎｍ以下にすることが可能であり、マイクロクラックを起点とするガラスコアの割れを予防することができる。なお、ガラスコアの表面粗さＲａ値は、製品としてのガラスコアデバイスから保護樹脂層を剥離することで測定可能である。
　更に本実施形態によれば、少なくともガラスコアの第１面の外周端部と、ガラスコア側面とを、金属膜で覆っており、更に保護樹脂でコートしている。仮にガラスコアデバイスにおいてガラスコアが露出していると、能動部品や受動部品をガラスコアデバイスへ実装する工程や、マザーボードへの実装工程でのはんだ接続工程、例えばリフロー工程等における急激な加熱処理による熱衝撃や、物に当たるなどの機械的衝撃により、ガラスコアの割れが生じる虞れがある。これに対し、本実施の形態によれば、ガラスコアの側面（レーザー光の照射によりガラスが変質し、弗酸により除去された溝内）に、スパッタや蒸着によるドライ成膜や、金属めっきによるウエット成膜を行うことにより、容易に金属膜を覆うことができるから、ガラスコアの側面からの割れを防ぐことができる。更にガラスコアの側面を保護樹脂でコートすることにより、金属膜の腐食防止を実現できる。
　更に本実施形態によれば、まずガラスコアの第１面側に弗酸耐性の保護フィルムをラミネートし、ガラスコアの第２面を、弗酸処理することでガラスコア厚さを薄化すると同時に、ガラスコアを所望のガラスコアデバイスサイズに個片化することができる。ガラスコアデバイスは、一般的に２ｍｍ四方、乃至５０ｍｍ四方の底面を有する直方体であるが、内包するガラスコアは、第２面から薄化処理されるため、第１面の辺よりも第２面の辺が短い四角錐台形状となる（すなわち側面がテーパ状面となる）。なお本実施形態のガラスコアデバイスは、生産性向上のため３００ｍｍ四方以上のガラス素材を用いて、ガラスコアデバイスをマトリクス状に配置し、一括して複数個のガラスコアデバイスを製造することにより、製造コストを削減させている。
　更に本実施形態によれば、ＴＧＶ内に配線を形成するとともに、第１面に所望する多層配線層を形成したガラスコアを用いる。前記したようにガラスコア材料は、製造工程途中で割れやすい等の問題があるため、ガラスコアの第１面に剥離可能な接着剤によりキャリア基板を貼り合わせている。
　更に、ガラスコアデバイスのサイズに合わせて分割するラインに沿って、第２面側から制御されたフェムト秒レーザー光をライン照射することで、ガラスコアを溶解しないように変質させると、このガラスコアの変質したライン部分が、弗酸処理でレーザー光の未照射部分より優先的にエッチングされる。ガラスコアの第２面を薄化エッチングしている間に、レーザー光が照射されて変質した部分がエッチング除去され、これによりガラスコアを所望のサイズに個片化することができる。
　更に本実施形態によれば、まずガラスコアの第１面側に弗酸耐性の保護フィルムをラミネートし、ガラスコアの第２面を、弗酸処理することでガラスコアを薄化する。このときガラスコアの第２面から、ＴＧＶ内部に形成されていた銅配線の先端が突出し、後の工程でのガラスコアの第２面に配線との接続信頼性向上に寄与する。このため弗酸処理は、ガラスコアの第２面表面からＴＧＶの配線先端が１μｍ～１５μｍ高さ露出する程度に行うことが好ましい。
　更に本実施形態によれば、ガラスコアの第２面に配線を形成する際に、第２面から突出したＴＧＶ埋め込み配線の先端を結ぶ金属配線を形成するとともに、前述したレーザー光の照射で変質エッチング除去された溝にも金属膜を形成する。外周縁部分に金属膜を形成することにより、ガラスコアの四角錐台側面から発生するガラス破壊を防ぐことができる。仮に金属配線をガラスコアの第１面及び第２面だけ形成すると、セルフアニールによる引っ張り応力や、実装時のリフロー加熱処理による伸縮でガラス破壊が、ガラスコアの四角錐台側面から発生しやすいが、本実施の形態によればかかる不具合を解消できる。
　ガラスコアの外周縁部分に、スパッタリングや蒸着、または無電解めっきにて金属密着性向上層を形成し、更に電解めっきで覆うように厚膜化することにより、ガラス破壊を抑制することができる。この金属密着性向上層は、Ｔｉ，Ｎｉ，Ｃｕなどを成膜し、電解めっきのシード層とすると好ましい。また電解めっき浴は、ガラスコアの第２面配線と四角錐台側面とを同時成膜することができるという作業効率向上の観点から、電解銅めっき浴とするのが好ましい。
　更に本実施形態によれば、ガラスコアデバイスは、個片サイズまで分断したガラスコアの第２面、及び四角錐台側面を、樹脂、セラミック等で被膜し外層保護膜とすると好ましい。この外層保護膜は、ガラスコアの第２面及び四角錐台側面の合計５面を被膜保護している。ガラスコアの一部をフェムト秒レーザー光の照射で変質させ、弗酸で除去されて形成されたガラスコアの溝中心に沿って、埋め込まれた外層保護膜の一部をダイシングすることにより、最終的な個片化を行っており、個片化されたガラスコアデバイスは、ガラスコアを外部に露出しない直方体となる。
　なお、ガラスコアの第１面または第２面にビルドアップ樹脂をラミネート（絶縁樹脂積層を形成）し、ビア形成、配線層形成を繰り返して多層配線を行うこともできる。また、ガラスコアデバイスは、高誘電体を埋め込んだキャパシター形成や、抵抗体形成などにより受動部品を内蔵しても良い。更にまた、ガラスコアデバイスにコイル状の配線を形成することにより、インダクターを内蔵しても良い。
　１０：ガラスコア，１０ａ：第１面，１０ｂ：第２面，１１：ＴＧＶ，１２：シード層，２１：フォトレジスト，２２：電解銅めっき，３１：キャリア基板，３２：接着剤，３３：配線保護絶縁樹脂，４１：変質したガラス部分，６１：電解銅めっき，６２：外層保護層

Claims (8)

  1. 　互いに対向する第１面と第２面とを備えた平板状のガラスコアに形成したスルーガラスビアに埋め込まれた配線により、前記ガラスコアの前記第１面の配線と前記第２面の配線とを導通するガラスコアデバイスであって、
    　前記ガラスコアの第２面から連続して前記ガラスコアの側面を覆っている保護樹脂を有する、
    ことを特徴とするガラスコアデバイス。
  2. 　前記ガラスコアの厚さが、２０μｍ以上、８００μｍ以下である、
    ことを特徴とする請求項１に記載のガラスコアデバイス。
  3. 　前記ガラスコアの表面粗さＲａは２０ｎｍ以下である、
    ことを特徴とする請求項１または２に記載のガラスコアデバイス。
  4. 　少なくとも前記ガラスコアの第１面と第２面の外周端部と、前記ガラスコアの側面とを金属膜で覆い、更に前記保護樹脂でコートしていることを特徴とする、
    請求項１から３のいずれか１項に記載のガラスコアデバイス。
  5. 　前記ガラスコアは四角錐台形状を有し、前記ガラスコアの第１面の辺の長さよりも、これに平行する第２面の辺の長さの方が短い、
    ことを特徴とする請求項１から４のいずれか１項に記載のガラスコアデバイス。
  6. 　前記ガラスコアの第２面から前記スルーガラスビアに埋め込まれていた配線の一部が突出している、
    ことを特徴とする請求項１から５のいずれか１項に記載のガラスコアデバイス。
  7. 　互いに対向する第１面と第２面とを備えたガラスコアに貫通孔を形成するステップと、
    　前記ガラスコアの第１面および前記貫通孔内に配線を形成してスルーガラスビアを形成し、前記第１面を絶縁樹脂で封止するステップと、
    　前記ガラスコアの第１面にキャリア基板を貼り合わせるステップと、
    　前記ガラスコアの第２面に対してライン状にレーザー光を照射することで、前記ガラスコアを変質させるステップと、
    　薬液処理により前記ガラスコアの変質部分をエッチングすることにより、前記ガラスコアを分断する溝を形成するステップと、
    　前記ガラスコアの第２面に配線を形成し、保護樹脂を前記溝内に充填するとともに、前記保護樹脂で前記第２面を封止するステップと、
    　前記溝に充填された前記保護樹脂を切断するステップとを有する、
    ことを特徴とするガラスコアデバイスの製造方法。
  8. 　前記ガラスコアを分断する溝を、薬液処理により前記ガラスコアの変質部分をエッチングする前記ステップにおいて、
    　前記ガラスコアの第２面の露出した面もエッチングすることで、前記ガラスコアを薄化させ、前記第２面から、前記スルーガラスビアの前記配線を突出させるステップを有し、
    　突出した前記スルーガラスビアの前記配線と接続するように前記第２面の配線形成が行われる、
    ことを特徴とする請求項７に記載のガラスコアデバイスの製造方法。
PCT/JP2019/001590 2018-01-30 2019-01-21 ガラスコアデバイス、およびその製造方法 Ceased WO2019151003A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980009996.3A CN111903196B (zh) 2018-01-30 2019-01-21 玻璃芯器件及其制造方法
EP19747585.8A EP3749066B1 (en) 2018-01-30 2019-01-21 Method of producing a glass core device
US16/938,144 US11764138B2 (en) 2018-01-30 2020-07-24 Glass core device and method of producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-013620 2018-01-30
JP2018013620A JP7106875B2 (ja) 2018-01-30 2018-01-30 ガラスコアデバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/938,144 Continuation US11764138B2 (en) 2018-01-30 2020-07-24 Glass core device and method of producing the same

Publications (1)

Publication Number Publication Date
WO2019151003A1 true WO2019151003A1 (ja) 2019-08-08

Family

ID=67478211

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/001590 Ceased WO2019151003A1 (ja) 2018-01-30 2019-01-21 ガラスコアデバイス、およびその製造方法

Country Status (5)

Country Link
US (1) US11764138B2 (ja)
EP (1) EP3749066B1 (ja)
JP (1) JP7106875B2 (ja)
CN (1) CN111903196B (ja)
WO (1) WO2019151003A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202794A1 (ja) * 2021-03-23 2022-09-29 凸版印刷株式会社 ガラス基板及びガラスコア多層配線基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023015410A (ja) * 2019-11-07 2023-02-01 株式会社エンプラス 貫通孔パターンの形成されたガラス板、その製造方法、及び、マイクロ流路チップ
JP7439497B2 (ja) * 2019-12-20 2024-02-28 Ｔｏｐｐａｎホールディングス株式会社 ガラスコア多層配線基板の製造方法、ガラスコア多層配線基板および高周波モジュール基板
JP7512594B2 (ja) * 2020-01-10 2024-07-09 Ｔｏｐｐａｎホールディングス株式会社 回路基板
US20230087838A1 (en) * 2021-09-20 2023-03-23 Intel Corporation Protective coating on an edge of a glass core
US20230197592A1 (en) * 2021-12-16 2023-06-22 Intel Corporation Power delivery techniques for glass substrate with high density signal vias
CN114521072B (zh) * 2022-02-11 2023-03-10 北京华镁钛科技有限公司 沉孔薄铜表面工艺线路板压合装置及工艺
CN119547574A (zh) * 2022-07-01 2025-02-28 凸版控股株式会社 玻璃芯层叠结构体以及玻璃芯层叠结构体的制造方法
US20240177918A1 (en) * 2022-11-29 2024-05-30 Intel Corporation Glass embedded true air core inductors
US20250192059A1 (en) * 2023-12-06 2025-06-12 Intel Corporation Embedded bridge with through silicon via bonding architectures
CN117894688B (zh) * 2024-01-15 2026-04-17 湖北通格微电路科技有限公司 封装载板的制作方法、封装载板
WO2025163977A1 (ja) 2024-01-31 2025-08-07 株式会社レゾナック 導電ビア付ガラス基板の製造方法、ガラス貫通電極形成用金属ペースト及び導電ビア付ガラス基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2015513820A (ja) 2012-02-13 2015-05-14 クアルコム，インコーポレイテッド スルーガラスビアを使用する３ｄｒｆｌ−ｃフィルタ
JP2015156427A (ja) * 2014-02-20 2015-08-27 アイシン精機株式会社 ガラス加工部品及びその製造方法並びに電子装置及びその製造方法
JP2017143140A (ja) * 2016-02-09 2017-08-17 凸版印刷株式会社 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW323432B (ja) * 1995-04-28 1997-12-21 Victor Company Of Japan
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
JP2003257895A (ja) * 2002-02-28 2003-09-12 Mitsubishi Electric Corp 半導体チップを搭載したウェハおよびその製造方法
JP2004165312A (ja) * 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
US20090013724A1 (en) * 2006-02-22 2009-01-15 Nippon Sheet Glass Company, Limited Glass Processing Method Using Laser and Processing Device
US8058960B2 (en) * 2007-03-27 2011-11-15 Alpha And Omega Semiconductor Incorporated Chip scale power converter package having an inductor substrate
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
JP4978974B1 (ja) * 2011-03-28 2012-07-18 Ｓｍｋ株式会社 タッチパネル用ガラス基板とその製造方法
US20130050228A1 (en) * 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
US9082764B2 (en) * 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
JP6038517B2 (ja) * 2012-07-13 2016-12-07 新光電気工業株式会社 配線基板及びその製造方法
US9425761B2 (en) * 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
KR101548816B1 (ko) * 2013-11-11 2015-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101580287B1 (ko) * 2014-05-02 2015-12-24 삼성전기주식회사 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
KR102396144B1 (ko) * 2014-08-04 2022-05-10 엘지이노텍 주식회사 글래스 인터포저 제조 방법
CN106795044A (zh) * 2014-10-03 2017-05-31 日本板硝子株式会社 带贯通电极玻璃基板的制造方法以及玻璃基板
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016111221A (ja) * 2014-12-08 2016-06-20 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
KR20160080526A (ko) * 2014-12-29 2016-07-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9859159B2 (en) * 2015-03-10 2018-01-02 Unimicron Technology Corp. Interconnection structure and manufacturing method thereof
US10090255B2 (en) * 2016-01-29 2018-10-02 Globalfoundries Inc. Dicing channels for glass interposers
US10134657B2 (en) * 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10044390B2 (en) * 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2015513820A (ja) 2012-02-13 2015-05-14 クアルコム，インコーポレイテッド スルーガラスビアを使用する３ｄｒｆｌ−ｃフィルタ
JP2015156427A (ja) * 2014-02-20 2015-08-27 アイシン精機株式会社 ガラス加工部品及びその製造方法並びに電子装置及びその製造方法
JP2017143140A (ja) * 2016-02-09 2017-08-17 凸版印刷株式会社 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202794A1 (ja) * 2021-03-23 2022-09-29 凸版印刷株式会社 ガラス基板及びガラスコア多層配線基板

Also Published As

Publication number Publication date
US11764138B2 (en) 2023-09-19
EP3749066A1 (en) 2020-12-09
EP3749066B1 (en) 2026-01-07
JP2019134016A (ja) 2019-08-08
JP7106875B2 (ja) 2022-07-27
EP3749066A4 (en) 2021-03-17
CN111903196A (zh) 2020-11-06
CN111903196B (zh) 2024-07-02
US20200357734A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
WO2019151003A1 (ja) ガラスコアデバイス、およびその製造方法
US11406025B2 (en) Glass wiring board, method for manufacturing the same, and semiconductor device
US11006516B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US10398038B2 (en) Printed wiring board and method for manufacturing printed wiring board
TWI446419B (zh) 堆疊裝置的製造方法及裝置晶圓處理方法
KR100687126B1 (ko) 반도체 장치 및 그 제조 방법
EP1261021A2 (en) Method of production of circuit board, semiconductor device, and plating system
TW201816900A (zh) 玻璃基底的電子封裝與其形成方法
US11521948B2 (en) Method of manufacturing semiconductor device
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2023081264A (ja) 多層配線基板の製造方法
KR20040084708A (ko) 내장 반도체 칩을 갖는 다층 회로 기판의 제조 방법
TWI442528B (zh) 半導體封裝之製造方法
JP2016219559A (ja) 配線基板及びその製造方法と電子部品装置
KR100927778B1 (ko) 반도체 패키지 제조 방법
CN116631883B (zh) 封装基板及其制作方法、芯片及其制作方法
US12463056B2 (en) Wiring board manufacturing method and wiring board
JP2016143725A (ja) プリント配線板およびその製造方法
JP6724775B2 (ja) 配線基板の個片化方法及びパッケージ用基板
TW202428091A (zh) 配線基板及配線基板之製造方法
TW202431908A (zh) 配線基板
CN119547574A (zh) 玻璃芯层叠结构体以及玻璃芯层叠结构体的制造方法
JP2016143727A (ja) プリント配線板およびその製造方法
US12476195B2 (en) Wiring substrate
JP2023009747A (ja) 多層配線基板及び多層配線基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19747585

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019747585

Country of ref document: EP

Effective date: 20200831

WWG Wipo information: grant in national office

Ref document number: 2019747585

Country of ref document: EP