WO2019165965A1 - 时间信息确定的方法、装置及设备 - Google Patents

时间信息确定的方法、装置及设备 Download PDF

Info

Publication number
WO2019165965A1
WO2019165965A1 PCT/CN2019/076243 CN2019076243W WO2019165965A1 WO 2019165965 A1 WO2019165965 A1 WO 2019165965A1 CN 2019076243 W CN2019076243 W CN 2019076243W WO 2019165965 A1 WO2019165965 A1 WO 2019165965A1
Authority
WO
WIPO (PCT)
Prior art keywords
code block
time information
time
periodic
timestamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2019/076243
Other languages
English (en)
French (fr)
Inventor
何力
李霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to US16/976,753 priority Critical patent/US11476962B2/en
Priority to JP2020545493A priority patent/JP6915168B2/ja
Priority to EP19760407.7A priority patent/EP3748878B1/en
Priority to KR1020207027891A priority patent/KR102466081B1/ko
Publication of WO2019165965A1 publication Critical patent/WO2019165965A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0647—Synchronisation among TDM nodes
    • H04J3/065—Synchronisation among TDM nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0073—Services, e.g. multimedia, GOS, QOS
    • H04J2203/0082—Interaction of SDH with non-ATM protocols
    • H04J2203/0085—Support of Ethernet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays

Definitions

  • the present application relates to the field of communications, for example, to a method, apparatus, device and storage medium for determining time information.
  • Ultra-high-precision time-frequency synchronization has always been the goal pursued by basic science and technology. Its importance is not only reflected in the field of navigation, but also in the fields of basic science, astronomical observation, defense security, communication, and finance. And important applications.
  • Ultra-high-precision time synchronization has different implementations, and the accuracy and cost are different, but it is roughly divided into out-of-band and in-band modes.
  • the in-band solution is that the time signal is transmitted along with the service, and the acquisition of the timestamp information is placed as close as possible to the physical layer.
  • In-band timestamps Because the time signal follows the service, the dependence on the optical module is small, and the low cost is the way that the communication industry tends to achieve.
  • the communication product interface is complex, and in order to transmit higher-speed services, more and more digital domain processing methods are used. Applied to the interface, these factors pose a challenge to achieve higher precision time transfer.
  • Ethernet 1588 protocol mostly recognizes the synchronization frame header and records the timestamp information at the Media Access Control (MAC) layer.
  • MAC Media Access Control
  • the rate of different Ethernet interfaces is high.
  • the digital domain processing has a large difference.
  • Factors such as depth can cause uncertainty delays, which in turn affect the accuracy of the system.
  • Embodiments of the present disclosure provide a method, apparatus, device, and storage medium for determining time information, so that an Ethernet interface obtains high precision time.
  • an embodiment of the present disclosure provides a method for determining time information, including:
  • an embodiment of the present disclosure provides a method for determining time information, including:
  • an embodiment of the present disclosure provides an apparatus for determining time information, including:
  • a detecting module configured to detect a signal of the periodic code block, and record a timestamp of the periodic code block
  • the determining module is configured to determine, according to a timestamp of the periodic code block that matches the time information packet, a time for sending the time information packet, and generate a timestamp of the time information packet.
  • an embodiment of the present disclosure provides a device for determining time information, including:
  • a memory configured to store the processor executable instructions
  • a transmitting device configured to perform data transceiving communication according to control of the processor
  • processor configured to perform the following operations:
  • an embodiment of the present disclosure provides an apparatus for determining time information, including:
  • a detecting module configured to detect a signal of the periodic code block, and record a timestamp of the periodic code block
  • the determining module is configured to determine a time for receiving the time information message according to a timestamp of the periodic code block that matches the time information message.
  • an embodiment of the present disclosure provides a device for determining time information, including:
  • a memory configured to store the processor executable instructions
  • a transmitting device configured to perform data transceiving communication according to control of the processor
  • processor configured to perform the following operations:
  • an embodiment of the present disclosure provides a computer readable storage medium storing computer executable instructions that, when executed by a processor, implement the method of any of the above embodiments.
  • 1 is a schematic diagram of a process of time synchronization
  • FIG. 2 is a flowchart of a method for determining time information applied to a transmitting end according to an embodiment of the present disclosure
  • FIG. 3 is a schematic diagram of a time interval conversion according to an embodiment of the present disclosure.
  • FIG. 4 is a flowchart of a method for determining time information applied to a receiving end according to an embodiment of the present disclosure
  • FIG. 5 is a schematic diagram of a format of an aligned code block
  • FIG. 6 is a flowchart of a method for determining time information of a transmitting end in Application Example 1 of the present disclosure
  • FIG. 7 is a flowchart of a method for determining time information of a receiving end in an application example 1 of the present disclosure
  • FIG. 8 is a flowchart of a method for determining time information of a transmitting end in application example 2 of the present disclosure
  • FIG. 10 is a schematic diagram of an apparatus for determining time information applied to a transmitting end according to an embodiment of the present disclosure
  • FIG. 11 is a schematic structural diagram of a device for determining time information according to an embodiment of the present disclosure.
  • FIG. 12 is a schematic diagram of an apparatus for determining time information applied to a receiving end according to an embodiment of the present disclosure
  • FIG. 13 is a schematic structural diagram of another apparatus for determining time information according to an embodiment of the present disclosure.
  • the synchronization of the master clock and the slave clock is usually implemented using a Precision Time Protocol (PTP), such as the 1588 protocol.
  • PTP Precision Time Protocol
  • the time information message used usually uses a 1588 event message.
  • the master clock periodically issues PTP time synchronization and time information, and receives the timestamp information sent by the master clock port from the clock port. Based on this information, the system calculates the master-slave line time delay and the master-slave time difference. The time difference is used to adjust the local time so that the clock node time is kept at the same frequency and phase as the master clock node time.
  • the master clock node (Master) sends a synchronization message (Sync) to the slave clock node (Slave), and records the transmission time T1 into the register.
  • Sync synchronization message
  • the master clock node (Master) sends a follow message (Follow_Up) to the slave clock node (Slave), and embeds the time T1 into the follow message.
  • a delay request message (Delay_Req) is sent from the clock node to the primary clock node, and the timestamp T3 is embedded.
  • the master clock node receives the delay request message and remembers the time T4.
  • the master clock node embeds T4 into the delay response message (Delay_Resp) and sends it to the slave clock node.
  • the average path delay (Delay) and time offset (Offset) between the slave clock node and the master clock node can be calculated:
  • the average path delay is:
  • the clock of the slave clock node can be corrected to achieve master-slave synchronization.
  • the method for determining time information in the embodiment of the present disclosure is applied to the transmitting end, and includes steps 110 and 120.
  • step 110 a signal of the periodic code block is detected, and a time stamp of the periodic code block is recorded.
  • the transmitting end is one end of the sending time information packet. Referring to FIG. 1, it may be a master clock node or a slave clock node.
  • the periodic code block is a real alignment code block (AM) or a virtual AM.
  • AM exists in the data stream.
  • AM is inserted in the physical coding sublayer (PCS) to achieve data alignment between channels.
  • PCS physical coding sublayer
  • AM can be utilized as a reference for time stamps.
  • the embodiment of the present disclosure proposes that the virtual AM can be simulated to simulate the real AM, that is, before step 110, the method further includes:
  • the virtual AM proposed in this embodiment may also be referred to as a virtual periodic code, and may generate a virtual AM by generating a periodic pulse, and the valid signal of the virtual AM is sent to the parallel port along with the data, and the signal is detected on the parallel port. A pulse is generated to record the timestamp of the virtual AM.
  • the virtual AM is similar to a real AM, and is a periodic pulse, but its period and frequency may be different from the actual AM, and may be set according to requirements.
  • the AM as a time reference is an AM of the designated channel, for example, an AM of the most powerful channel.
  • step 120 the time of sending the time information packet is determined according to the timestamp of the periodic code block that matches the time information packet, and the timestamp of the time information message is generated.
  • the time information message may be a 1588 event message, such as a synchronization message (Sync) or a delay request message (Delay_Req) in FIG.
  • Sync synchronization message
  • Delay_Req delay request message
  • the periodic code block that matches the time information packet includes: a periodic code block located before the time information message and adjacent to the time information message, that is, the A periodic block of code before the time information message.
  • the determining, according to the timestamp of the periodic code block that matches the time information packet, determining the time for sending the time information packet includes: determining, according to the identifier carried in the time information packet, Determining, by the time interval, a time interval between the identifier and the periodic code block that matches the time information packet; determining, according to the time interval and a timestamp of the periodic code block that matches the time information packet, Time of the time information message.
  • the identifier When the time information message is generated, the identifier is generated at the same time. For example, in the Start Frame Delimiter (SFD) mode, the identifier can be located at the SFD location; in Flexible Ethernet (Flex Ethernet) In FlexE) mode, the identifier can be located at the location of the overhead header.
  • SFD Start Frame Delimiter
  • Flexible Ethernet Flexible Ethernet
  • FlexE FlexE
  • the MAC layer detects the interval M bit between the periodic code block (am_vld) and the time information message SFD on the medium-independent 10G interface (xgmii), which can be converted into Serializer/Deserializer (SerDes)
  • the interval on the parallel port is ui, where ui is the unit interval (Unit Interval); the time stamp of the periodic code block plus the interval N, you can get the time information report.
  • the time that the text is output on the parallel port forms an accurate time stamp of the parallel port.
  • interval M bit between the periodic code block (am_vld) and the time information message SFD is converted into the interval N ui on the parallel port of the SerDes, which can be calculated as follows:
  • each block adds a 2bit sync header
  • l 0 bits can be converted to Nu ui according to the conversion relationship between bit and ui.
  • Each of the above 32 blocks is a group, each block deletes the first bit, and then adds 32 bit check bits after 32 65b data. Therefore, the number of bits difference between SFD and AM:
  • l 1 bit can be converted to Nu ui according to the conversion relationship between bit and ui.
  • the sending end caches the time information message to the queue, and generates an identifier transmitted along the way.
  • the AM signal is detected on the parallel port of the SerDes, a pulse is generated, and the timestamp of the AM is recorded; if the time information is received in the cache
  • the packet records the identifier of the sending time information packet and the time interval of the previous AM, and converts the interval into an interval at the time of the parallel port transmission, compensates the AM time stamp, and writes the corresponding time information packet.
  • the corresponding message in the cache is cleared.
  • the time interval between the time information message and the periodic code block is controlled, and the time interval between the time information message to be sent and the matched periodic code block is determined to be greater than a preset threshold, and the to-be-sent is discarded. Time information message. In this way, avoiding possible mismatches can further improve time accuracy.
  • the preset threshold is 1/8 of a period of the periodic code block.
  • the method further includes:
  • the timestamp of the time information message is written into the following message corresponding to the time information message, and sent to the receiving end.
  • time T1 the time T1 is sent to the slave clock node by the following message.
  • the uncertainty delay factor is avoided, and the time precision is effectively improved, for example, the accuracy of the 100G sub-ns level can be achieved.
  • the method for determining time information in the embodiment of the present disclosure is applied to the receiving end, and includes step 210 and step 220.
  • step 210 a signal of the periodic code block is detected, and a time stamp of the periodic code block is recorded.
  • the receiving end is one end of receiving the time information message.
  • it may be a slave clock node or a master clock node.
  • the periodic code block is a real AM or a virtual AM. That is, the periodic code block is AM, and the AM includes a real AM and a virtual AM.
  • the AM used as the timestamp reference in this example is the AM received from the sender, that is, the sender and the receiver use the same timestamp reference.
  • AM can be utilized as a timestamp reference.
  • step 210 may include:
  • the counter timestamp corresponding to the AM is used as the timestamp of the AM and the timestamp is recorded.
  • the detecting and identifying the signal of the AM in the data may include:
  • the period is the period of the AM.
  • the embodiment proposes to use the counter timestamp to simulate the timestamp of the AM, and each time the AM in the data is identified, the counter is started or restarted.
  • the counter generates a counter timestamp according to the AM period, so that the receiving end can also obtain the timestamp of the AM according to the counter timestamp in case the AM identification fails, to avoid the situation in which the timestamp reference is lost.
  • the periodic code block is a virtual AM.
  • the method before step 210, the method further includes:
  • the virtual AM is generated.
  • a periodic virtual signal is generated at the parallel input of the SerDes, and a time stamp is generated as a signal of the virtual AM.
  • step 220 the time at which the time information message is received is determined according to the timestamp of the periodic code block that matches the time information message.
  • the periodic code block that matches the time information packet includes: a periodic code block located before the time information message and adjacent to the time information message, that is, the A periodic block of code before the time information message.
  • the determining, according to the timestamp of the periodic code block that matches the time information packet, the time for receiving the time information packet including:
  • the identifier is located at the position of the frame header delimiter SFD or at the location of the overhead header.
  • the timestamp of the previous AM code of the received event message is the packet timestamp, and the identifier is generated.
  • the identifier is transmitted to the SFD generation location of the MAC.
  • the FlexE mode the location of the overhead header of the identifier transmission, the interval between the AM and the identifier is recorded, and the interval is converted into the interval at the time of receiving the SerDes parallel port, and the time stamp is generated on the AM code time stamp to generate a time information report.
  • the text is accurately time stamped at the parallel port.
  • the periodic code block is a virtual AM
  • a signal of the virtual AM is generated at the parallel input of the SerDes, and a time stamp is generated according to the virtual AM.
  • Generating an identifier For the SFD mode, the identifier is passed to the SFD generation location of the MAC.
  • For the FlexE mode the location of the overhead header of the identifier transmission, the interval between the virtual AM and the identifier is recorded, according to a known conversion relationship, This interval is converted to the interval at which the SerDes parallel port is received, and is compensated to the virtual AM timestamp to generate an accurate timestamp of the time information message at the parallel port.
  • the uncertainty delay factor is avoided, and the time precision is effectively improved, for example, the accuracy of the 100G sub-ns level can be achieved.
  • the time information packet is the 1588 event packet as an example.
  • Ultra-high-precision time synchronization uses periodic code blocks such as AM as reference planes, and AM is a periodically generated alignment code. When there is no real AM in the port, a virtual AM code is constructed.
  • 100G is an Ethernet interface with an AM code.
  • the other Ethernet ports with AM codes use the same method.
  • the PCS function is as follows:
  • Transmission direction 64/66B encoding, scrambling code, block (BLOCK) distribution, AM code insertion.
  • Receiving direction 66B block (BLOCK) synchronization, PCS channel (lane) AM code lock (LOCK), lane rearrangement, AM code deletion, descrambling, 64/66B decoding.
  • a 66-bit AM is periodically inserted into each lane channel after the block distribution module. AM is going to be scrambled. Each lane, inserting an AM for every 16384 66-bit blocks.
  • the AM frame format consists of the sync headers +M0/M1/M2, M4/M5/M6, and BIP3/BIP7.
  • DC direct current
  • M4/M5/M6 is M0/M1/M2 Bitwise inversion
  • BIP7 is the bitwise negation of BIP3. See Figure 5 for the AM format.
  • the encoded and scrambled data streams are distributed to multiple virtual channels in a polling manner in units of 66 bits.
  • the reconstruction of the data stream depends on the alignment code.
  • the sender can be configured to enable or disable the AM timestamp mode.
  • the method for determining accurate time information includes the following steps:
  • step 301 a 1588 event message is generated.
  • the 1588 event packet is generated at the MAC layer.
  • step 302 an identifier is generated along with the path.
  • the 1588 event packet to be time stamped is identified by the identifier of the BLOCK of the packet header.
  • step 303 the AM signal is detected on the parallel port of the SerDes, and an AM time stamp is generated.
  • a pulse is generated when the AM signal is detected on the SerDes parallel port, and the time stamp of the AM is recorded.
  • Step 304 Determine whether the interval between the 1588 event packet and the AM is greater than a preset threshold. If yes, go to step 305. If no, go to step 306.
  • the identifier is transmitted along with the path, and is not affected by the encoding when the identifier is transmitted.
  • the 1588 event is controlled.
  • the interval between the text and the AM determines whether the interval between the 1588 event packet and the previous AM is greater than a preset threshold.
  • the preset threshold is configurable and can be configured with an AM natural period of 1/8.
  • step 305 the 1588 event packet is discarded.
  • the device waits for the next AM to resend the packet.
  • the buffer is cleared and the 1588 event packet is discarded.
  • Step 306 calculating the time interval between the identifier and the previous AM.
  • step 307 the time interval of the parallel port is calculated.
  • the BLOCK count value is compensated for the AM timestamp, and the interval between the AM and the standard generated timestamp plane is calculated, and this interval is converted into the time interval to the SerDes parallel port.
  • Step 308 generating a new timestamp.
  • the time interval of the parallel port of the SerDes is compensated to the AM timestamp, and the timestamp of the time information packet is generated at the parallel port.
  • the timestamp is written into the corresponding 1588 event packet (following packet), and the corresponding event packet in the buffer is cleared.
  • the method for determining accurate time information at the receiving end includes the following steps:
  • Step 401 Receive a data stream.
  • the receiving end determines the channel where the transmission time is located according to the received signal at the opposite end.
  • step 402 the AM is identified. If the identification is successful, step 403 is performed. If the identification fails, step 404 is performed.
  • the AM of the channel in which the transmission time is located is found, and the effective number of beats of the 16384 code blocks is one cycle. If the AM is found in the corresponding position in each of the two consecutive cycles and the AM is correctly recognized, the current channel AM is considered. The recognition is successful; otherwise, the recognition fails.
  • the re-inspection process is continuously performed.
  • N is an integer greater than or equal to 2.
  • Step 403 Obtain an AM timestamp, and perform step 405.
  • the time stamp of all AM records in the channel where the delivery time is located.
  • step 404 the counter timestamp is used as the AM timestamp.
  • the counter After receiving the AM code, the counter is started. When the counter counts to the number of AM code cycles, the counter timestamp is generated. If the AM code is not received when the event message is received, the counter timestamp is used as the AM timestamp. When the AM is received again, the counter is cleared and recounted.
  • Step 405 Acquire an event message of 1588 to generate an identifier.
  • step 406 the identifier is transmitted along with the path.
  • the identifier is passed to the SFD generation location of the MAC, and for FlexE mode, the location of the overhead header of the identifier transmission.
  • step 407 the time difference is estimated.
  • the interval between the AM and the 1588 event message is recorded by the MAC, and this interval is converted to the interval when the SerDes parallel port is received.
  • Step 408 estimating the time difference compensation time stamp.
  • the time difference is compensated to the corresponding AM time stamp and inserted into the corresponding event message.
  • 10GE Ethernet model without AM code Take 10GE Ethernet model without AM code as an example. 10G is an Ethernet interface without AM code. Other Ethernet ports without AM code use the same method.
  • the method for determining accurate time information includes the following steps:
  • step 501 a virtual AM is generated.
  • the virtual AM is generated at the MAC layer with a period of 81920 64b, and the AM valid signal is sent to the PCS along with the data.
  • step 502 a 1588 event message is generated.
  • the 1588 event packet is generated at the MAC layer.
  • the 1588 event packet is buffered and cached in the form of a first-in, first-out queue, and each of the event packets of the depth is cached.
  • step 503 the identifier is generated along with the path.
  • the 1588 event packet to be time stamped is identified by the identifier of the BLOCK of the packet header.
  • Step 504 A virtual AM signal is detected on the parallel port of the SerDes, and a virtual AM timestamp is generated.
  • the PCS outputs the virtual AM signal to the parallel port of the SerDes, and generates a pulse when the signal is detected on the port, and records the time stamp of the virtual AM.
  • Step 505 Determine whether the interval between the 1588 event packet and the virtual AM is greater than a preset threshold. If yes, go to step 506. If no, go to step 507.
  • the identifier is transmitted along with the path, and is not affected by the encoding when the identifier is transmitted.
  • the interval between the 1588 event packet and the virtual AM is controlled to determine the 1588 event report. Whether the interval between the text and the previous virtual AM is greater than the preset threshold.
  • the preset threshold is configurable and can be configured with an AM natural period of 1/8.
  • step 506 the 1588 event message is discarded.
  • the device waits for the next AM to resend the packet.
  • the buffer is cleared and the 1588 event packet is discarded.
  • Step 507 calculating a time interval between the identifier and the previous virtual AM.
  • the MAC records the identifier of the event message sent and the time interval of the previous virtual AM.
  • step 508 the time interval of the parallel port is calculated.
  • the interval between the identifier of the sent event message and the previous virtual AM is converted to the interval at which the SerDes parallel port is sent.
  • step 509 a new timestamp is generated.
  • the time interval of the parallel port of the SerDes is compensated to the virtual AM timestamp, and an accurate timestamp of the 1588 event packet is generated.
  • the timestamp is written into the corresponding 1588 event packet (following packet), and the corresponding event packet in the buffer is cleared.
  • the method for determining accurate time information at the receiving end includes the following steps:
  • step 601 a virtual AM is generated.
  • the SerDes parallel port input generates a virtual AM signal with a period of 81920 66b.
  • Step 602 receiving a data stream.
  • the receiving end receives the signal according to the opposite end.
  • step 603 a virtual AM timestamp is obtained.
  • the virtual AM is time stamped by PTP.
  • the virtual AM is sent to the PCS, which then passes the data to the MAC.
  • Step 604 Acquire an event message of 1588, and generate an identifier.
  • step 605 the identifier is transmitted along with the path.
  • the identifier is passed to the SFD generation location of the MAC, and for FlexE mode, the location of the overhead header of the identifier transmission.
  • the time difference is estimated.
  • the interval between the virtual AM and the 1588 event message is recorded by the MAC, and this interval is converted into an interval when the SerDes parallel port is received.
  • Step 607 estimating a time difference compensation time stamp.
  • the time difference is compensated to the corresponding virtual AM timestamp and inserted into the corresponding event message.
  • the embodiment of the present disclosure further provides a device for determining the time information, which is applied to the transmitting end, and the device is configured to implement the foregoing embodiments and implementation manners, and details have been omitted for description.
  • the term "module” may implement a combination of software and/or hardware of a predetermined function.
  • the apparatus for determining time information includes:
  • the first detecting module 71 is configured to detect a signal of the periodic code block, and record a timestamp of the periodic code block;
  • the first determining module 72 is configured to determine, according to the timestamp of the periodic code block that matches the time information packet, the time at which the time information message is sent, and generate a timestamp of the time information message.
  • the periodic code block is a real alignment code block or a virtual alignment code block.
  • the apparatus further includes:
  • the first generation module is configured to generate the virtual alignment code block.
  • the first determining module 72 is configured to determine, according to the identifier carried in the time information packet, between the periodic code block that matches the identifier with the time information packet.
  • the time interval is determined according to the time interval and a timestamp of the periodic code block that matches the time information packet, and the time at which the time information message is sent is determined.
  • the identifier is located at the position of the frame header delimiter SFD or at the location of the overhead header.
  • the apparatus further includes:
  • the discarding module is configured to: determine that the time interval between the time information message to be sent and the matched periodic code block is greater than a preset threshold, and discard the time information message to be sent.
  • the uncertainty delay factor is avoided, and the time precision is effectively improved, for example, the accuracy of the 100G sub-ns level can be achieved.
  • the embodiment of the present disclosure further provides a determining device for time information, as shown in FIG.
  • a first memory 1120 configured to store the processor executable instructions
  • the first transmission device 1130 is configured to perform data transmission and reception communication according to control of the processor
  • the first processor 1110 is configured to perform the following operations:
  • the embodiment of the present disclosure further provides a device for determining the time information, which is applied to the receiving end, and the device is configured to implement the foregoing embodiments and implementation manners, and details have been omitted for description.
  • the term "module” may implement a combination of software and/or hardware of a predetermined function.
  • the apparatus for determining time information of an embodiment of the present disclosure includes:
  • the second detecting module 81 is configured to detect a signal of the periodic code block, and record a timestamp of the periodic code block;
  • the second determining module 82 is configured to determine a time for receiving the time information message according to a timestamp of the periodic code block that matches the time information packet.
  • the periodic code block is an alignment code block
  • the second detection module 81 is configured to:
  • the periodic code block is an alignment code block
  • the second detection module 81 is configured to:
  • the data sent by the sending end is received, and the signal of the aligned code block in the data is detected and identified. If the identification fails, the counter time stamp corresponding to the aligned code block is used as the time stamp of the aligned code block and recorded.
  • the second detecting module 81 is configured to:
  • Finding a signal of the aligned code block in the data if the aligned code block is identified by aligning the position of the code block in the data in each of two consecutive cycles, the recognition is successful; otherwise, the identification fails;
  • the period is the period of the aligned code block.
  • the apparatus further includes:
  • a counter module configured to: the second detecting module recognizes an alignment code block in the data each time, starts or restarts a counter, and the counter generates a counter time stamp according to a period of the alignment code block.
  • the device further includes:
  • a second generation module is configured to generate the virtual alignment code block.
  • the second determining module 82 is configured to:
  • the uncertainty delay factor is avoided, and the time precision is effectively improved, for example, the accuracy of the 100G sub-ns level can be achieved.
  • the embodiment of the present disclosure further provides a determining device for time information, as shown in FIG. 13, including:
  • a second memory 1320 configured to store the processor executable instructions
  • the second transmission device 1330 is configured to perform data transceiving and communication according to the control of the processor
  • the second processor 1310 is configured to perform the following operations:
  • Embodiments of the present disclosure also provide a computer readable storage medium storing computer executable instructions for performing a determination method of time information applied to a transmitting end.
  • Embodiments of the present disclosure also provide a computer readable storage medium storing computer executable instructions for performing a determination method of time information applied to a receiving end.
  • the foregoing storage medium may include, but is not limited to, a Universal Serial Bus Flash Disk (U disk), a Read-Only Memory (ROM), and a random access memory (Random).
  • U disk Universal Serial Bus Flash Disk
  • ROM Read-Only Memory
  • RAM Access Memory
  • removable hard disk disk
  • optical disk optical disk
  • modules or steps of the embodiments of the present disclosure may be implemented by a general-purpose computing device, which may be centralized on a single computing device or distributed over a network of multiple computing devices.
  • they may be implemented by program code executable by a computing device such that they may be stored in a storage device for execution by the computing device and, in some cases, may be different from
  • the steps shown or described are performed sequentially, or they are separately fabricated into integrated circuit modules, or a plurality of modules or steps thereof are fabricated into a single integrated circuit module.
  • embodiments of the present disclosure are not limited to any specific combination of hardware and software.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本文公开了一种时间信息确定的方法，包括：检测周期性码块的信号，记录所述周期性码块的时间戳；根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。本文还公开了一种时间信息确定装置、设备以及存储介质。

Description

时间信息确定的方法、装置及设备
本申请要求在2018年03月01日提交中国专利局、申请号为201810171133.3的中国专利申请的优先权，该申请的全部内容通过引用结合在本申请中。
技术领域
本申请涉及通信领域，例如涉及一种时间信息确定的方法、装置、设备及存储介质。
背景技术
超高精度时间频率同步一直是基础科学和技术追求的目标，其重要性不仅仅体现在导航领域，而且在基础科学、天文观测、国防安全、通信以及金融等领域，精密授时与同步均有着广泛而重要的应用。
超高精度时间同步存在不同的实现方案，所带来的精度和成本不尽相同，但大体分为带外和带内方式。
其中，带内解决方式为时间信号随同业务传递，将时间戳信息的获取尽量置于接近物理层。带内时间戳因为时间信号跟随业务，对光模块的依赖较小，成本低是通信业倾向实现的方式，但是通讯产品接口庞杂，为了传递更高速的业务，越来越多数字域的处理方法应用到了接口中，这些因素给实现更高精度时间传递带来了不小挑战。
以太网1588协议的实现，大多是在介质接入控制(Media Access Control，MAC)层识别出同步帧头，记录时间戳信息。
但是，不同以太网接口速率较多，在记录MAC层时间戳之前，数字域处理存在较大的差异，链路时钟引入的相差、时钟域的变化、先入先出队列(First Input First Output，FIFO)的深度等因素会导致不确定性时延，进而影响到系统的精度。
发明内容
本公开实施例提供了一种时间信息确定的方法、装置、设备及存储介质， 以使以太网接口获得高精度的时间。
在一实施例中，本公开实施例提供了一种时间信息的确定方法，包括：
检测周期性码块的信号，记录所述周期性码块的时间戳；
根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。
在一实施例中，本公开实施例提供了一种时间信息的确定方法，包括：
检测周期性码块的信号，记录所述周期性码块的时间戳；
根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
在一实施例中，本公开实施例提供了一种时间信息的确定装置，包括：
检测模块，设置为检测周期性码块的信号，记录所述周期性码块的时间戳；
确定模块，设置为根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。
在一实施例中，本公开实施例提供了一种时间信息的确定设备，包括：
处理器；
存储器，设置为存储所述处理器可执行指令；
传输装置，设置为根据所述处理器的控制进行数据收发通信；
其中，所述处理器设置为执行以下操作：
检测周期性码块的信号，记录所述周期性码块的时间戳；
根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。
在一实施例中，本公开实施例提供了一种时间信息的确定装置，包括：
检测模块，设置为检测周期性码块的信号，记录所述周期性码块的时间戳；
确定模块，设置为根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
在一实施例中，本公开实施例提供了一种时间信息的确定设备，包括：
处理器；
存储器，设置为存储所述处理器可执行指令；
传输装置，设置为根据所述处理器的控制进行数据收发通信；
其中，所述处理器设置为执行以下操作：
检测周期性码块的信号，记录所述周期性码块的时间戳；
根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
在一实施例中，本公开实施例提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现上述任一实施例所述的方法。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种时间同步的处理过程的示意图；
图2为本公开实施例的一种应用于发送端的时间信息的确定方法的流程图；
图3为本公开实施例的一种时间间隔转换的示意图；
图4为本公开实施例的一种应用于接收端的时间信息的确定方法的流程图；
图5为对齐码块的格式示意图；
图6为本公开应用实例一中发送端的时间信息的确定方法的流程图；
图7为本公开应用实例一中接收端的时间信息的确定方法的流程图；
图8为本公开应用实例二中发送端的时间信息的确定方法的流程图；
图9为本公开应用实例二中接收端的时间信息的确定方法的流程图；
图10为本公开实施例的一种应用于发送端的时间信息的确定装置的示意图；
图11为本公开实施例的一种时间信息的确定设备的结构示意图；
图12为本公开实施例的一种应用于接收端的时间信息的确定装置的示意图；
图13为本公开实施例的另一种时间信息的确定设备的结构示意图。
具体实施方式
在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在分布式系统中，通常使用精确时间协议(Precision Time Protocol，PTP)，例如1588协议实现主时钟和从时钟的同步。相应地，所使用的时间信息报文通常采用1588事件报文。
在系统的同步过程中，主时钟周期性发布PTP时间同步及时间信息，从时钟端口接收主时钟端口发来的时间戳信息，系统根据此信息计算出主从线路时间延迟及主从时间差，并利用该时间差调整本地时间，从而使从时钟节点时间保持与主时钟节点时间一致的频率和相位。
如图1所示，时间同步的处理过程如下：
1、主时钟节点(Master)向从时钟节点(Slave)发送一个同步报文(Sync)，并将发送时间T1记入寄存器。
2、从时钟节点(Slave)收到这个同步报文，记上接收到的时间T2。
3、主时钟节点(Master)向从时钟节点(Slave)发送跟随报文(Follow_Up)，将时间T1嵌入到跟随报文中。
4、从时钟节点向主时钟节点发送一个延时请求报文(Delay_Req)，并嵌入时间戳T3。
5、主时钟节点收到延时请求报文并记住时间T4。
6、主时钟节点将T4嵌入延时应答报文(Delay_Resp)中，发送给从时钟节点。
根据这四个时间(T1、T2、T3、T4)可计算出从时钟节点和主时钟节点之 间的平均路径时延(Delay)和时间偏移(Offset)：
其中，平均路径时延为：
Delay＝[(T2-T1)+(T4-T3)]/2；
从时钟节点(Slave)，Delay+Offset＝T2-T1；
那么，从时钟节点(Slave)的时间偏移Offset＝T2-T1-Delay。
根据该Offset即可校正从时钟节点的时钟，实现主从同步。
从上述描述可以看出，如果这四个时间(T1、T2、T3、T4)不够准确，那么计算得到的平均路径时延(Delay)和时间偏移(Offset)也会有偏差，导致主从之间无法精确同步。
在本公开实施例中，提出利用周期性码块的作为时间戳的基准，以提高时间精度。
如图2所示，本公开实施例的时间信息的确定方法，应用于发送端，包括步骤110和步骤120。
在步骤110中，检测周期性码块的信号，记录所述周期性码块的时间戳。
本实施例中，发送端为发送时间信息报文的一端，参照图1，可以是主时钟节点，也可以是从时钟节点。
在一实施例中，所述周期性码块为真实对齐码块(Alignment Mark，AM)或虚拟AM。
其中，对25G以太网络(25GE)以上有里所前向纠错(Reed Solomon-Forward Error Correction，RS-FEC)编码或者多通道的业务，数据流中有AM存在。AM在物理编码子层(，PCS)插入，可以实现通道之间的数据对齐。在本实施例中，对于含有AM的以太网接口，可以利用AM作为时间戳的基准。
对于25GE以下数据流中没有AM的情况，本公开实施例提出可以模拟真实的AM，构建虚拟AM，也即：在步骤110之前，还包括：
生成虚拟AM。
本实施例提出的虚拟AM也可以称为虚拟周期性码，可以通过产生周期性的脉冲，生成虚拟AM，将该虚拟AM的有效信号随数据一起发给并口，在并 口上检测到此信号时产生脉冲，记录虚拟AM的时间戳。通过采用虚拟AM，解决了25GE以下数据流中没有AM的情况下，无法使用AM的情况，在多种速率下均可使用周期性码块作为时间戳基准，实现了不同速率的统一解决方案。
在一实施例中，所述虚拟AM与真实的AM类似，为周期性的脉冲，但其周期和频率可以与实际AM不同，可以根据需求进行设置。
在一实施例中，对于多个通道的发送端，作为时间基准的AM，为指定通道的AM，例如，为功率最强通道的AM。
在步骤120中，根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。
所述时间信息报文可以是1588事件报文，例如图1中的同步报文(Sync)或者延时请求报文(Delay_Req)。
在一实施例中，所述与时间信息报文匹配的周期性码块包括：位于所述时间信息报文之前，且与所述时间信息报文相邻的周期性码块，也即所述时间信息报文之前的一个周期性码块。
在一实施例中，所述根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，包括：根据所述时间信息报文携带的标识符，确定所述标识符与所述时间信息报文匹配的周期性码块之间的时间间隔；根据所述时间间隔以及与所述时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间。
当时间信息报文生成时，同时生成标识符，举例来说，在帧首定界符(Start Frame Delimiter，SFD)模式下，所述标识符可以位于SFD的位置；在灵活以太网(Flex Ethernet，FlexE)模式下，所述标识符可以位于开销头的位置。
以SFD模式为例，如图3所示，MAC层在与介质无关的万兆接口(xgmii)检测周期性码块(am_vld)和时间信息报文SFD之间的间隔M bit，可以换算成到串行器/解串器(Serializer/Deserializer，SerDes)并口上的间隔N ui，其中ui为单位时间间隔(Unit Interval)；周期性码块的时间戳加上间隔N，就可以得到时间信息报文在并口上输出的时间，形成并口准确的时间戳。
其中，将周期性码块(am_vld)和时间信息报文SFD之间的间隔M bit换算成到SerDes并口上的间隔N ui，可以通过如下方式计算：
设在PCS编码之前，1588SFD离AM的首块有x个64bit块，SFD在64块内的第y bit，则M＝x*64+y。
从MAC到SerDes有以下步骤会改变数据间隔，根据PCS编码是否有前向纠错(Error Correction，FEC)编码，可以分为两种情况：
1、无FEC编码：
仅有6466编码，则每个块增加2bit同步头；
l 0＝x*66+(y+2)。
这种情况可以根据比特和ui的转换关系，将l 0比特转换为N ui。
2、有FEC编码：
(1)6466编码；
每个块增加2bit同步头；
l 0＝x*66+(y+2)。
(2)FEC编码；
上述每32个块为一组，每个块删掉首比特，再在32个65b数据后增加32bit校验位。因此SFD和AM相差比特数：
Figure PCTCN2019076243-appb-000001
这种情况可以根据比特和ui的转换关系，将l 1比特转换为N ui。
本实施例中，发送端将时间信息报文缓存到队列，并生成随路传送的标识符，SerDes并口上检测到AM信号时产生脉冲，记录AM的时间戳；如果缓存中有收到时间信息报文，记录发送时间信息报文的标识符和前一个AM的时间间隔，将此间隔换算为在并口发送时的间隔，补偿到AM时间戳中，并写入所述时间信息报文对应的跟随报文中，清除缓存中对应的报文。
为了避免误采，控制时间信息报文和周期性码块的间隔，确定待发送的时间信息报文与匹配的周期性码块之间的时间间隔大于预设门限，则丢弃所述待发送的时间信息报文。通过这种方式，避免可能导致匹配错误，进一步提高时间精度。
在一实施例中，所述预设门限为所述周期性码块的周期的1/8。
在一实施例中，在步骤120之后，还包括：
将所述时间信息报文的时间戳写入所述时间信息报文对应的跟随报文中，发送至接收端。
参见图1，对于时间T1，该时间T1通过跟随报文发送至从时钟节点。
在本公开实施例中，利用周期性码块的作为时间戳的基准，避免了不确定性时延因素，有效提高了时间精度，例如，可以达到100G亚ns级别的精度。
如图4所示，本公开实施例的时间信息的确定方法，应用于接收端，包括步骤210和步骤220。
在步骤210中，检测周期性码块的信号，记录所述周期性码块的时间戳。
本实施例中，接收端为接收时间信息报文的一端，参照图1，可以是从时钟节点，也可以是主时钟节点。
在一实施例中，所述周期性码块为真实AM或虚拟AM。即：所述周期性码块为AM，所述AM包括真实AM和虚拟AM。
其中，本例中用于作为时间戳基准的AM，是从发送端接收到的AM，也就是说，发送端和接收端采用相同的时间戳基准。
对于含有AM码的以太网接口，可以利用AM作为时间戳基准。
在周期性码块为AM的情况下，步骤210可以包括：
接收发送端发送的数据，检测所述数据中的AM的信号并进行识别，若识别成功，则记录所述AM的时间戳；
若识别失败，则将所述AM对应的计数器时间戳作为AM的时间戳并记录所述时间戳。
其中，所述检测所述数据中的AM的信号并进行识别可以包括：
查找所述数据中的AM的信号；若连续在两个周期的每一个周期在所述数据中AM的位置识别出所述AM，则确定为识别成功；否则，则确定为识别失败；其中，所述周期为所述AM的周期。
其中，为了避免AM识别失败导致无法得到周期性码块的时间戳的情况，本实施例提出采用计数器时间戳模拟AM的时间戳，每次识别出所述数据中的AM，启动或重启计数器，所述计数器按照AM周期生成计数器时间戳，这样，接收端在AM识别失败的情况下，也可以得到根据计数器时间戳模拟AM的时间戳，避免出现丢失时间戳基准的情况。
对于不含有AM码的以太网接口，所述周期性码块为虚拟AM。
在一实施例中，在步骤210之前，还包括：
生成所述虚拟AM。
其中，类似发送端，在SerDes并口输入处生成周期性虚拟信号，作为虚拟AM的信号，生成时间戳。
在步骤220中，根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
在一实施例中，所述与时间信息报文匹配的周期性码块包括：位于所述时间信息报文之前，且与所述时间信息报文相邻的周期性码块，也即所述时间信息报文之前的一个周期性码块。
在一实施例中，所述根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间，包括：
根据所述时间信息报文携带的标识符，确定所述标识符与所述时间信息报文匹配的周期性码块之间的时间间隔；根据所述时间间隔以及与所述时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
在一实施例中，所述标识符位于帧首定界符SFD的位置，或者位于开销头的位置。
其中，在周期性码块为AM的情况下，取接收到的事件报文前一个AM码的时间戳为报文时间戳，生成标识符，对于SFD模式，标识符传递到MAC的SFD生成位置，对于FlexE模式下，标识符传送的开销头的位置，记录AM和标识符之间的间隔，将此间隔换算成在SerDes并口接收时的间隔，补偿到AM码时间戳上，生成时间信息报文在并口准确的时间戳。
在周期性码块为虚拟AM的情况下，SerDes并口输入处生成虚拟AM的信 号，根据虚拟AM生成时间戳。生成标识符，对于SFD模式，标识符传递到MAC的SFD生成位置，对于FlexE模式下，标识符传送的开销头的位置，记录虚拟AM和标识符之间的间隔，根据已知的转换关系，将此间隔换算成在SerDes并口接收时的间隔，补偿到虚拟AM时间戳上，生成时间信息报文在并口准确的时间戳。
在本公开实施例中，利用周期性码块的作为时间戳的基准，避免了不确定性时延因素，有效提高了时间精度，例如，可以达到100G亚ns级别的精度。
下面以应用实例进行说明。
在应用实例中，以时间信息报文为1588事件报文为例进行说明。超高精度时间同步采用周期性码块例如AM做参考面，AM是一种周期性生成的对齐码。当端口不存在真实AM时，则构建虚拟AM码。
应用实例一
以100GE以太网模型为例，100G为带有AM码的以太网接口，其它具有AM码的以太网端口采用相同的方法。
PCS功能如下：
发送方向：64/66B编码、扰码、块(BLOCK)分发、AM码插入。
接收方向：66B块(BLOCK)同步、PCS通道(lane)AM码锁定(LOCK)、lane重排、AM码删除、解扰、64/66B解码。
为了接收侧lane的重排，在块分发模块后对每个lane通道周期性的插入一个66bit的AM。AM要进行扰码。每路lane，每16384个66bit块，插入一个AM。
AM帧格式，由同步头+M0/M1/M2、M4/M5/M6、BIP3/BIP7组成，为了直流(Direct Current，DC)的平衡，其中，M4/M5/M6是M0/M1/M2的按位取反；BIP7是BIP3的按位取反。AM格式参见图5。
对经过编码和加扰后的数据流，以66bits块为单位，以轮询的方式分发到多路虚通道上。数据流的重构依赖于对齐码。
发送端：
发送端可以配置AM时间戳模式启动或关闭。
以配置AM时间戳模式启动为例，如图6所示，精确的时间信息的确定方法包括如下步骤：
步骤301，生成1588事件报文。
其中，在MAC层生成1588事件报文。
步骤302，生成标识符随路传输。
其中，1588事件报文生成时，对于要做时戳处理的1588事件报文将其包头所在BLOCK通过标识符进行标识。
步骤303，SerDes并口上检测到AM信号，生成AM时间戳。
SerDes并口上检测到AM信号时产生脉冲，记录AM的时间戳。
步骤304，判断1588事件报文和AM的间隔是否大于预设门限，若是，则执行步骤305，若否，则执行步骤306。
其中，标识符随路传输，随路标识符传递时不受编码影响，传递到PCS层和物理介质连接子层(Physical Medium Attachment sublayer，PMA)交界处时，为了避免误采，控制1588事件报文和AM的间隔，判断该1588事件报文与之前一个AM的间隔是否大于预设门限。
预设门限可配置，可以以AM固有周期1/8为配置量。
步骤305，丢弃1588事件报文。
其中，等待下一个AM再发包，当下一个同类型的事件报文到来时，清空缓存，丢弃该1588事件报文。
步骤306，计算标识符与前一个AM的时间间隔。
记录标识符(当前BLOCK计数值)和之前一个AM码的时间间隔。
步骤307，推算并口的时间间隔。
将BLOCK计数值补偿AM时戳，计算出AM和标准生成时间戳平面之间的间隔，将此间隔换算成到SerDes并口的时间间隔。
步骤308，生成新时间戳。
其中，SerDes并口的时间间隔，补偿到AM时间戳上，生成时间信息报文在并口准确的时间戳。将该时间戳写入对应的1588事件报文(跟随报文)中，清除缓存中对应事件报文。
接收端：
如图7所示，接收端精确的时间信息的确定方法包括如下步骤：
步骤401，接收数据流。
其中，接收端根据对端接收信号，确定传递时间所在通道。
步骤402，识别AM，若识别成功，执行步骤403，若识别失败，则执行步骤404。
其中，查找传递时间所在通道的AM，以16384个码块的有效拍数为一个周期，若在连续两个周期中的每一个周期在对应位置找到AM并正确识别出AM，则认为当前通道AM识别成功；否则，识别失败。
识别成功后不断进行复检处理，当发现连续N次AM全部不正确时，则认为该路AM无法识别，重新开始新的AM查找处理，其中N为大于等于2的整数。
步骤403，获取AM时间戳，执行步骤405。
其中，对于传递时间所在通道内所有AM记录时间戳。
步骤404，将计数器时间戳作为AM时间戳。
每次收到AM码后，启动计数器，计数器计数到AM码周期数时，生成计数器时间戳；如果收到事件报文时，没有收到AM码，则使用计数器时间戳为AM时间戳，当重新收到AM时，计数器清零重新计数。
步骤405，获取1588事件报文，生成标识符。
步骤406，标识符随路传输。
对于SFD模式，标识符传递到MAC的SFD生成位置，对于FlexE模式下，标识符传送的开销头的位置。
步骤407，估算时差。
由MAC记录AM和1588事件报文之间的间隔，将此间隔换算成在SerDes并口接收时的间隔。
步骤408，估算时差补偿时间戳。
将时差补偿到对应的AM时间戳中，插入到相应事件报文里。
应用实例二
以10GE不带AM码的以太网模型为例，10G为不带AM码的以太网接口，其它不具有AM码的以太网端口采用相同的方法。
发送端：
如图8所示，精确的时间信息的确定方法包括如下步骤：
步骤501，生成虚拟AM。
在MAC层以81920个64b为周期产生虚拟AM，并将AM有效信号随数据一起发给PCS。
步骤502，生成1588事件报文。
其中，在MAC层生成1588事件报文。
将1588事件报文缓存，缓存为先进先出队列形式，分别缓存深度每类事件报文1个。
步骤503，生成标识符随路传输。
其中，1588事件报文生成时，对于要做时戳处理的1588事件报文将其包头所在BLOCK通过标识符进行标识。
步骤504，SerDes并口上检测到虚拟AM信号，生成虚拟AM时间戳。
其中，PCS将虚拟AM信号输出到SerDes并口，并口上检测到此信号时产生脉冲，记录虚拟AM的时间戳。
步骤505，判断1588事件报文和虚拟AM的间隔是否大于预设门限，若是，则执行步骤506，若否，则执行步骤507。
其中，标识符随路传输，随路标识符传递时不受编码影响，传递到PCS层和PMA交界处时，为了避免误采，控制1588事件报文和虚拟AM的间隔，判断该1588事件报文与之前一个虚拟AM的间隔是否大于预设门限。
预设门限可配置，可以以AM固有周期1/8为配置量。
步骤506，丢弃1588事件报文。
其中，等待下一个AM再发包，当下一个同类型的事件报文到来时，清空缓存，丢弃该1588事件报文。
步骤507，计算标识符与前一个虚拟AM的时间间隔。
MAC记录发送事件报文的标识符和前一个虚拟AM的时间间隔。
步骤508，推算并口的时间间隔。
将发送事件报文的标识符和前一个虚拟AM的时间间隔换算为在SerDes并口发送时的间隔。
步骤509，生成新时间戳。
其中，将SerDes并口的时间间隔，补偿到虚拟AM时间戳上，生成1588事件报文在并口准确的时间戳。将该时间戳写入对应的1588事件报文(跟随报文)中，清除缓存中对应事件报文。
接收端：
如图9所示，接收端精确的时间信息的确定方法包括如下步骤：
步骤601，生成虚拟AM。
其中，类似发送端，SerDes并口输入处以81920个66b为周期产生虚拟AM信号。
步骤602，接收数据流。
其中，接收端根据对端接收信号。
步骤603，获取虚拟AM时间戳。
通过PTP对虚拟AM打时间戳。虚拟AM发给PCS，PCS再随数据传递到 MAC。
步骤604，获取1588事件报文，生成标识符。
步骤605，标识符随路传输。
对于SFD模式，标识符传递到MAC的SFD生成位置，对于FlexE模式下，标识符传送的开销头的位置。
步骤606，估算时差。
由MAC记录虚拟AM和1588事件报文之间的间隔，将此间隔换算成在SerDes并口接收时的间隔。
步骤607，估算时差补偿时间戳。
将时差补偿到对应的虚拟AM时间戳中，插入到相应事件报文里。
本公开实施例还提供一种时间信息的确定装置，应用于发送端，该装置设置为实现上述实施例及实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置可以以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
如图10所示，本公开实施例的时间信息的确定装置，包括：
第一检测模块71，设置为检测周期性码块的信号，记录所述周期性码块的时间戳；
第一确定模块72，设置为根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。
在一实施例中，所述周期性码块为真实对齐码块或虚拟对齐码块。
在一实施例中，所述装置还包括：
第一生成模块，设置为生成所述虚拟对齐码块。
在一实施例中，所述第一确定模块72是设置为：根据所述时间信息报文携带的标识符，确定所述标识符与所述时间信息报文匹配的周期性码块之间的时间间隔；根据所述时间间隔以及与所述时间信息报文匹配的周期性码块的时间 戳，确定发送所述时间信息报文的时间。
在一实施例中，所述标识符位于帧首定界符SFD的位置，或者位于开销头的位置。
在一实施例中，所述装置还包括：
丢弃模块，设置为确定待发送的时间信息报文与匹配的周期性码块之间的时间间隔大于预设门限，则丢弃所述待发送的时间信息报文。
在本公开实施例中，利用周期性码块的作为时间戳的基准，避免了不确定性时延因素，有效提高了时间精度，例如，可以达到100G亚ns级别的精度。
本公开实施例还提供一种时间信息的确定设备，如图11所示，包括：
第一处理器1110；
第一存储器1120，设置为存储所述处理器可执行指令；
第一传输装置1130，设置为根据所述处理器的控制进行数据收发通信；
其中，所述第一处理器1110设置为执行以下操作：
检测周期性码块的信号，记录所述周期性码块的时间戳；
根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。
本公开实施例还提供一种时间信息的确定装置，应用于接收端，该装置设置为实现上述实施例及实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置可以以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
如图12所示，本公开实施例的时间信息的确定装置，包括：
第二检测模块81，设置为检测周期性码块的信号，记录所述周期性码块的时间戳；
第二确定模块82，设置为根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
在一实施例中，所述周期性码块为对齐码块，所述第二检测模块81是设置 为：
接收发送端发送的数据，检测所述数据中的对齐码块的信号并进行识别，若识别成功，则记录所述对齐码块的时间戳。
在一实施例中，所述周期性码块为对齐码块，所述第二检测模块81是设置为：
接收发送端发送的数据，检测所述数据中的对齐码块的信号并进行识别，若识别失败，则将所述对齐码块对应的计数器时间戳作为对齐码块的时间戳并记录。
在一实施例中，所述第二检测模块81是设置为：
查找所述数据中的对齐码块的信号，若在连续两个周期中的每一个周期在所述数据中对齐码块的位置识别出所述对齐码块，则识别成功；否则，识别失败；其中，所述周期为所述对齐码块的周期。
在一实施例中，所述装置还包括：
计数器模块，设置为所述第二检测模块每次识别出所述数据中的对齐码块，启动或重启计数器，所述计数器按照对齐码块的周期生成计数器时间戳。
在一实施例中，在所述周期性码块为虚拟对齐码块的情况下，所述装置还包括：
第二生成模块，设置为生成所述虚拟对齐码块。
在一实施例中，所述第二确定模块82是设置为：
根据所述时间信息报文携带的标识符，确定所述标识符与所述时间信息报文匹配的周期性码块之间的时间间隔；根据所述时间间隔以及与所述时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
在本公开实施例中，利用周期性码块的作为时间戳的基准，避免了不确定性时延因素，有效提高了时间精度，例如，可以达到100G亚ns级别的精度。
本公开实施例还提供一种时间信息的确定设备，如图13所示，包括：
第二处理器1310；
第二存储器1320，设置为存储所述处理器可执行指令；
第二传输装置1330，设置为根据所述处理器的控制进行数据收发通信；
其中，所述第二处理器1310设置为执行以下操作：
检测周期性码块的信号，记录所述周期性码块的时间戳；
根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
本公开实施例还提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行应用于发送端的时间信息的确定方法。
本公开实施例还提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行应用于接收端的时间信息的确定方法。
在本实施例中，上述存储介质可以包括但不限于：通用串行总线闪存盘(Universal Serial Bus Flash Disk，U盘)、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、移动硬盘、磁碟或者光盘等多种可以存储程序代码的介质。
显然，本领域的技术人员应该明白，上述的本公开实施例的模块或步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，在一实施例中，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本公开实施例不限制于任何特定的硬件和软件结合。

Claims (31)

  1. 一种时间信息的确定方法，包括：
    检测周期性码块的信号，记录所述周期性码块的时间戳；
    根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。
  2. 如权利要求1所述的方法，其中：
    所述周期性码块为真实对齐码块或虚拟对齐码块。
  3. 如权利要求2所述的方法，在所述周期性码块为虚拟对齐码块的情况下，在所述检测周期性码块的信号，记录所述周期性码块的时间戳之前，还包括：
    生成所述虚拟对齐码块。
  4. 如权利要求1所述的方法，其中，所述与时间信息报文匹配的周期性码块包括：位于所述时间信息报文之前，且与所述时间信息报文相邻的周期性码块。
  5. 如权利要求1～4中任意一项所述的方法，其中，所述根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，包括：
    根据所述时间信息报文携带的标识符，确定所述标识符与所述时间信息报文匹配的周期性码块之间的时间间隔；
    根据所述时间间隔以及与所述时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间。
  6. 如权利要求5所述的方法，其中：
    所述标识符位于帧首定界符SFD的位置，或者位于开销头的位置。
  7. 如权利要求1所述的方法，在所述记录所述周期性码块的时间戳之后，还包括：
    响应于确定待发送的时间信息报文与匹配的周期性码块之间的时间间隔大于预设门限，丢弃所述待发送的时间信息报文。
  8. 如权利要求7所述的方法，其中：
    所述预设门限为所述周期性码块的周期的1/8。
  9. 一种时间信息的确定方法，包括：
    检测周期性码块的信号，记录所述周期性码块的时间戳；
    根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
  10. 如权利要求9所述的方法，其中，所述周期性码块为对齐码块；
    所述检测周期性码块的信号，记录所述周期性码块的时间戳包括：
    接收发送端发送的数据，检测所述数据中的对齐码块的信号并对所述对齐码块进行识别；
    响应于识别成功的结果，记录所述对齐码块的时间戳；
    响应于识别失败的结果，将所述对齐码块对应的计数器时间戳作为对齐码块的时间戳并记录所述时间戳。
  11. 如权利要求10所述的方法，其中，所述检测所述数据中的对齐码块的信号并对所述对齐码块进行识别包括：
    查找所述数据中的对齐码块的信号；
    响应于在连续两个周期中的每一个周期在所述数据中对齐码块的位置识别出所述对齐码块，确定为识别成功；
    响应于在每两个连续周期中的至少一个周期在所述数据中对齐码块的位置没有识别出所述对齐码块，确定为识别失败；
    其中，所述周期为所述对齐码块的周期。
  12. 如权利要求10所述的方法，还包括：
    每次识别出所述数据中的对齐码块，启动或重启计数器，所述计数器按照所述对齐码块的周期生成计数器时间戳。
  13. 如权利要求9所述的方法，在所述周期性码块为虚拟对齐码块的情况下，在所述检测周期性码块的信号之前，还包括：
    生成所述虚拟对齐码块。
  14. 如权利要求9所述的方法，其中，所述与时间信息报文匹配的周期性码块包括：位于所述时间信息报文之前，且与所述时间信息报文相邻的周期性 码块。
  15. 如权利要求9～14任意一项所述的方法，其中，所述根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间，包括：
    根据所述时间信息报文携带的标识符，确定所述标识符与所述时间信息报文匹配的周期性码块之间的时间间隔；
    根据所述时间间隔以及与所述时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
  16. 如权利要求15所述的方法，其中：
    所述标识符位于帧首定界符SFD的位置，或者位于开销头的位置。
  17. 一种时间信息的确定装置，包括：
    检测模块，设置为检测周期性码块的信号，记录所述周期性码块的时间戳；
    确定模块，设置为根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。
  18. 如权利要求17所述的装置，其中：
    所述周期性码块为真实对齐码块或虚拟对齐码块。
  19. 如权利要求18所述的装置，还包括：
    生成模块，设置为生成所述虚拟对齐码块。
  20. 如权利要求17～19中任意一项所述的装置，其中，所述确定模块是设置为：根据所述时间信息报文携带的标识符，确定所述标识符与所述时间信息报文匹配的周期性码块之间的时间间隔；以及根据所述时间间隔以及与所述时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间。
  21. 如权利要求20所述的装置，其中：
    所述标识符位于帧首定界符SFD的位置，或者位于开销头的位置。
  22. 如权利要求17所述的装置，还包括：
    丢弃模块，设置为响应于确定待发送的时间信息报文与匹配的周期性码块之间的时间间隔大于预设门限，丢弃所述待发送的时间信息报文。
  23. 一种时间信息的确定设备，包括：
    处理器；
    存储器，设置为存储所述处理器可执行指令；
    传输装置，设置为根据所述处理器的控制进行数据收发通信；
    其中，所述处理器设置为执行以下操作：
    检测周期性码块的信号，记录所述周期性码块的时间戳；
    根据与时间信息报文匹配的周期性码块的时间戳，确定发送所述时间信息报文的时间，生成所述时间信息报文的时间戳。
  24. 一种时间信息的确定装置，包括：
    检测模块，设置为检测周期性码块的信号，记录所述周期性码块的时间戳；
    确定模块，设置为根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
  25. 如权利要求24所述的装置，其中，所述周期性码块为对齐码块，所述检测模块是设置为：
    接收发送端发送的数据，检测所述数据中的对齐码块的信号并对所述对齐码块进行识别；
    响应于识别成功的结果，记录所述对齐码块的时间戳；
    响应于识别失败的结果，将所述对齐码块对应的计数器时间戳作为对齐码块的时间戳并记录所述时间戳。
  26. 如权利要求25所述的装置，其中，所述检测模块是设置为：
    查找所述数据中的对齐码块的信号；
    响应于在连续两个周期中的每一个周期在所述数据中对齐码块的位置识别出所述对齐码块，确定为识别成功；
    响应于在每连续两个周期中的至少一个周期在所述数据中对齐码块的位置没有识别出所述对齐码块，确定为识别失败；
    其中，所述周期为所述对齐码块的周期。
  27. 如权利要求25所述的装置，还包括：
    计数器模块，设置为所述检测模块每次识别出所述数据中的对齐码块，启动或重启计数器，所述计数器按照所述对齐码块的周期生成计数器时间戳。
  28. 如权利要求24所述的装置，在所述周期性码块为虚拟对齐码块的情况下，所述装置还包括：
    生成模块，设置为生成所述虚拟对齐码块。
  29. 如权利要求24～28中任意一项所述的装置，其中，所述确定模块是设置为：
    根据所述时间信息报文携带的标识符，确定所述标识符与所述时间信息报文匹配的周期性码块之间的时间间隔；
    根据所述时间间隔以及与所述时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
  30. 一种时间信息的确定设备，包括：
    处理器；
    存储器，设置为存储所述处理器可执行指令；
    传输装置，设置为根据所述处理器的控制进行数据收发通信；
    其中，所述处理器设置为执行以下操作：
    检测周期性码块的信号，记录所述周期性码块的时间戳；
    根据与时间信息报文匹配的周期性码块的时间戳，确定接收所述时间信息报文的时间。
  31. 一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如权利要求1-8或9-16中任一项所述的方法。
PCT/CN2019/076243 2018-03-01 2019-02-27 时间信息确定的方法、装置及设备 Ceased WO2019165965A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/976,753 US11476962B2 (en) 2018-03-01 2019-02-27 Method, device and apparatus for determining time information
JP2020545493A JP6915168B2 (ja) 2018-03-01 2019-02-27 時間情報決定方法、装置及びデバイス
EP19760407.7A EP3748878B1 (en) 2018-03-01 2019-02-27 Method, device and apparatus for determining time information
KR1020207027891A KR102466081B1 (ko) 2018-03-01 2019-02-27 시간정보의 확정방법, 장치 및 설비

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810171133.3 2018-03-01
CN201810171133.3A CN110224775B (zh) 2018-03-01 2018-03-01 一种时间信息确定的方法、装置及设备

Publications (1)

Publication Number Publication Date
WO2019165965A1 true WO2019165965A1 (zh) 2019-09-06

Family

ID=67805976

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/076243 Ceased WO2019165965A1 (zh) 2018-03-01 2019-02-27 时间信息确定的方法、装置及设备

Country Status (6)

Country Link
US (1) US11476962B2 (zh)
EP (1) EP3748878B1 (zh)
JP (1) JP6915168B2 (zh)
KR (1) KR102466081B1 (zh)
CN (1) CN110224775B (zh)
WO (1) WO2019165965A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4064589A4 (en) * 2019-11-19 2023-01-11 Sanechips Technology Co., Ltd. ETHERNET TIME SYNCHRONIZATION METHOD AND APPARATUS

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111193567B (zh) * 2018-11-14 2023-09-26 深圳市中兴微电子技术有限公司 一种时间同步的方法、设备及存储介质
CN113203423B (zh) * 2019-09-29 2024-02-02 百度在线网络技术（北京）有限公司 地图导航模拟方法及装置
EP4044466B1 (en) * 2019-10-22 2025-02-19 Huawei Technologies Co., Ltd. Synchronization method and device
CN112825493A (zh) * 2019-11-21 2021-05-21 深圳市中兴微电子技术有限公司 时戳配置方法及装置、时钟同步方法及装置
CN113746587B (zh) * 2020-05-29 2024-07-02 深圳市中兴微电子技术有限公司 一种时间戳信息传输方法、装置、设备和存储介质
CN112187394B (zh) * 2020-10-26 2023-08-01 北京诺芮集成电路设计有限公司 一种基于以太网同步码产生sfd时间戳的方法及系统
US11876608B2 (en) * 2021-02-22 2024-01-16 Hitachi, Ltd Redundant control system
CN112714082A (zh) * 2021-03-26 2021-04-27 北京智芯微电子科技有限公司 面向sv和goose通信的以太网芯片
CN115347966B (zh) * 2021-05-12 2025-11-07 华为技术有限公司 报文传输方法、装置、设备及存储介质
US11844037B2 (en) * 2021-07-23 2023-12-12 Charter Communications Operating, Llc Automated determination of a timing offset for DOCSIS time protocol to provide precision time protocol accuracy
CN115883689B (zh) * 2021-09-23 2025-02-07 苏州盛科通信股份有限公司 码块传输方法、装置和存储介质
CN116346270A (zh) * 2021-12-24 2023-06-27 南京盛科通信有限公司 支持Serdes超频的时间同步的方法及应用
CN114221733B (zh) * 2021-12-27 2023-11-07 深圳市紫光同创电子有限公司 一种时间戳同步的误差补偿方法
CN114629589B (zh) * 2022-03-21 2024-09-20 新华三半导体技术有限公司 一种数据处理装置及方法
CN116248220A (zh) * 2023-01-10 2023-06-09 武汉飞思灵微电子技术有限公司 一种高精度时间戳生成方法和系统
CN116233996A (zh) * 2023-02-01 2023-06-06 联想(北京)有限公司 一种基准时间确定方法、装置、设备和存储介质
CN116318511A (zh) * 2023-03-17 2023-06-23 武汉飞思灵微电子技术有限公司 一种发送时间戳的确定方法和装置
US20230344739A1 (en) * 2023-06-29 2023-10-26 Surekha Peri Methods and apparatus to generate an egress timestamp
CN116795765B (zh) * 2023-08-29 2023-12-08 芯耀辉科技有限公司 一种用于高速数据传输的数据对齐方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100153055A1 (en) * 2008-12-15 2010-06-17 Verizon Business Network Services Inc. Network testing
CN103647615A (zh) * 2013-12-05 2014-03-19 华为技术有限公司 报文传输过程中延迟抖动消除方法及装置
CN107528654A (zh) * 2016-06-21 2017-12-29 中兴通讯股份有限公司 一种基于1588的时间同步方法及装置
CN109687927A (zh) * 2017-10-19 2019-04-26 深圳市中兴微电子技术有限公司 一种确定时间戳的方法、通信设备和通信系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282482B (zh) * 2008-05-04 2011-05-11 中兴通讯股份有限公司 视频数据与音频数据同步播放的装置、系统和方法
JP5129887B2 (ja) * 2008-08-22 2013-01-30 マーベル ワールド トレード リミテッド 高精度時間プロトコルおよび媒体アクセス制御セキュリティをネットワークエレメントに統合するシステム
US8385374B1 (en) * 2009-07-15 2013-02-26 Marvell Israel (M.I.S.L.) Ltd. Multilane communication device
US9042366B2 (en) * 2010-09-30 2015-05-26 Vitesse Semiconductor Corporation Timestamp predictor for packets over a synchronous protocol
ES2547551T3 (es) * 2011-08-24 2015-10-07 Huawei Technologies Co., Ltd. Método y dispositivo para transportar un servicio Ethernet de ultra-alta velocidad
WO2014052972A1 (en) * 2012-09-28 2014-04-03 Vitesse Semiconductor Corporation High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers
US9692563B2 (en) * 2014-04-14 2017-06-27 Cisco Technology, Inc. Upstream contention measurement reporting and mitigation in DOCSIS remote PHY network environments
US9602271B2 (en) * 2015-06-01 2017-03-21 Globalfoundries Inc. Sub-nanosecond distributed clock synchronization using alignment marker in ethernet IEEE 1588 protocol
US10097480B2 (en) * 2015-09-29 2018-10-09 Ciena Corporation Time transfer systems and methods over flexible ethernet
CN108880723B (zh) * 2017-05-16 2020-12-11 深圳市中兴软件有限责任公司 一种时钟同步的方法和装置
US11153191B2 (en) * 2018-01-19 2021-10-19 Intel Corporation Technologies for timestamping with error correction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100153055A1 (en) * 2008-12-15 2010-06-17 Verizon Business Network Services Inc. Network testing
CN103647615A (zh) * 2013-12-05 2014-03-19 华为技术有限公司 报文传输过程中延迟抖动消除方法及装置
CN107528654A (zh) * 2016-06-21 2017-12-29 中兴通讯股份有限公司 一种基于1588的时间同步方法及装置
CN109687927A (zh) * 2017-10-19 2019-04-26 深圳市中兴微电子技术有限公司 一种确定时间戳的方法、通信设备和通信系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3748878A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4064589A4 (en) * 2019-11-19 2023-01-11 Sanechips Technology Co., Ltd. ETHERNET TIME SYNCHRONIZATION METHOD AND APPARATUS

Also Published As

Publication number Publication date
CN110224775B (zh) 2021-10-29
JP6915168B2 (ja) 2021-08-04
EP3748878A4 (en) 2021-04-07
EP3748878A1 (en) 2020-12-09
US11476962B2 (en) 2022-10-18
US20200412469A1 (en) 2020-12-31
CN110224775A (zh) 2019-09-10
EP3748878B1 (en) 2026-01-28
KR20200125977A (ko) 2020-11-05
KR102466081B1 (ko) 2022-11-10
JP2021509797A (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
WO2019165965A1 (zh) 时间信息确定的方法、装置及设备
CN113810145B (zh) 接收端时间戳准确性
US10887211B2 (en) Indirect packet classification timestamping system and method
CN109699199B (zh) 一种报文处理的方法和网络设备
US8971352B2 (en) High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers
US8320412B2 (en) Method, device and system for managing timestamp
US20180123714A1 (en) Method, Device, and System for Sending and Receiving Code Block Data Stream
CN114944910B (zh) 时钟同步的方法和装置
US20150078405A1 (en) Monitoring clock accuracy in asynchronous traffic environments
CN102195738B (zh) 用于吉比特无源光网络系统下行帧同步的处理方法及装置
JP5127482B2 (ja) タイミング同期方法、同期装置、同期システム及び同期プログラム
CN107465965A (zh) 一种光口实现方法、装置及现场可编程门阵列器件
WO2018120549A1 (zh) 以太网无源光网络时间戳处理方法和装置、存储介质
KR101232782B1 (ko) 네트워크에서 복수의 타이밍 마스터들을 검출하기 위한 시스템 및 방법
CN119032525A (zh) 媒体无关接口上的时间戳
WO2021098721A1 (zh) 时戳配置方法及装置、时钟同步方法及装置、存储介质、电子装置
US12107671B2 (en) Timestamping over media independent interfaces
US20120144059A1 (en) Methods and Apparatus for Minimizing Wander Generation in Constant Bit Rate Asynchronously Mapped Digital Transport Systems
WO2020098489A1 (zh) 时间同步方法、网络设备及存储介质
CN116318511A (zh) 一种发送时间戳的确定方法和装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19760407

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020545493

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019760407

Country of ref document: EP

Effective date: 20200901

ENP Entry into the national phase

Ref document number: 20207027891

Country of ref document: KR

Kind code of ref document: A

WWG Wipo information: grant in national office

Ref document number: 2019760407

Country of ref document: EP