WO2019192300A1 - 时钟相位恢复装置、方法和芯片 - Google Patents

时钟相位恢复装置、方法和芯片 Download PDF

Info

Publication number
WO2019192300A1
WO2019192300A1 PCT/CN2019/078028 CN2019078028W WO2019192300A1 WO 2019192300 A1 WO2019192300 A1 WO 2019192300A1 CN 2019078028 W CN2019078028 W CN 2019078028W WO 2019192300 A1 WO2019192300 A1 WO 2019192300A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
signal
clock
unit
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2019/078028
Other languages
English (en)
French (fr)
Inventor
万文通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to EP19782315.6A priority Critical patent/EP3764586B1/en
Publication of WO2019192300A1 publication Critical patent/WO2019192300A1/zh
Priority to US17/062,210 priority patent/US11212070B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2507—Arrangements specific to fibre transmission for the reduction or elimination of distortion or dispersion
    • H04B10/2569—Arrangements specific to fibre transmission for the reduction or elimination of distortion or dispersion due to polarisation mode dispersion [PMD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Definitions

  • the output of the analog-to-digital converter 21 is connected to the input of the dispersion compensation unit 22, the output of the dispersion compensation unit 22 is connected to the first input of the digital interleaver 23, and the output of the digital interleaver 23 is connected to the MIMO equalization unit.
  • the input of the MIMO equalization unit 24 is connected to the input of the clock offset phase acquisition unit 25, and the output of the clock offset phase acquisition unit 25 is connected to the second input of the digital interleaver 23.
  • the carrier recovery unit 26 is configured to perform carrier recovery on the output signal output by the MIMO equalization unit 24, and output a signal after the carrier recovery.
  • FIG. 3 is a schematic structural diagram of a clock phase recovery apparatus according to Embodiment 2 of the present application.
  • This embodiment provides a further implementation of the clock phase recovery device based on the embodiment shown in FIG. 2.
  • the clock phase recovery device 200 provided in this embodiment may include an analog to digital converter 21, a dispersion compensation unit 22, a digital interleaver 23, a MIMO equalization unit 24, and a clock offset phase acquisition unit 25.
  • the clock phase recovery device 200 can also include a voltage controlled oscillator (VCO) 28 and a loop filter 27 (which can be labeled as Loop Filter).
  • VCO voltage controlled oscillator
  • Loop Filter loop filter
  • loop filter 27 and the voltage controlled oscillator 28 in this embodiment may be implemented by any existing circuit, chip, unit module or device that implements the corresponding function, which is not limited in this embodiment. .
  • the sampling frequency is adjusted according to the clock adjustment signal output from the voltage controlled oscillator 28.
  • the decoupling module 251 is configured to determine the compensated clock phase according to the tap coefficients of the MIMO equalization unit 24, and output the compensated clock phase to the adder 253.
  • the output end of the ADC is connected to the input end of the dispersion compensation unit, the output end of the dispersion compensation unit is connected to the first input end of the digital interleaver, and the output end of the digital interleaver is connected to the input end of the MIMO equalization unit, and the MIMO equalization unit
  • the output end is connected to the input end of the clock offset phase acquisition unit, and the output end of the clock offset phase acquisition unit is connected to the second input end of the digital interleaver.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请实施例提供一种时钟相位恢复装置、方法和芯片。时钟相位恢复装置包括：ADC、色散补偿单元、数字间插器、MIMO均衡单元和时钟偏移相位获取单元。ADC与色散补偿单元连接，色散补偿单元与数字间插器的第一输入端连接，数字间插器的输出端与MIMO均衡单元的输入端连接，MIMO均衡单元的输出端与时钟偏移相位获取单元的输入端连接，时钟偏移相位获取单元的输出端与数字间插器的第二输入端连接；数字间插器用于根据时钟偏移相位获取单元输出的第一偏移相位信息对色散补偿单元输出的色散补偿后的信号进行调整，以使数字间插器输出的信号为最佳采样时刻的信号。通过减少反馈环路中的模块数量，降低了时钟相位的延时。

Description

时钟相位恢复装置、方法和芯片
本申请要求于2018年04月02日提交中国专利局、申请号为201810284900.1、申请名称为《时钟相位恢复装置、方法和芯片》的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请实施例涉及通信技术领域，尤其涉及一种时钟相位恢复装置、方法和芯片。
背景技术
在光通信系统中，接收端在进行完光电转换后，需要进行数字域的算法处理，接收端进行算法处理的速率与发射端发送数据的速率应该时刻保持同步，以保障所有发射的数据都及时的得到处理，即发射端和接收端必须保证时钟同步。若发射端和接收端的时钟出现同步偏差，则需要对时钟进行恢复，以保证接收端采样数据正好处在信号码元的最佳判决点上，从而使得接收端与发射端的数据保持同步。可见，时钟恢复是通信系统中一个不可分割的部分，其性能直接影响了系统性能。
目前，时钟相位恢复装置可以在模拟电路中实现，也可以在数字电路中实现。通过数字电路实现时，时钟相位恢复装置通常包括：模拟数字转换器(Analog-to-Digital Converter，简称ADC)、色散补偿单元、偏振态补偿电路、时钟相位提取单元、环路滤波器和压控振荡器(Voltage-Controlled Oscillator，简称VCO)。时钟相位提取单元完成码元相位误差的计算，计算的误差信号经过环路滤波器可以反馈到VCO，通过VCO调节时钟相位，从而得到采样相位最佳的数据码元。
但是，在整个环路中，从A/D转换、时钟相位提取、环路滤波到VCO控制，模块较多，导致时钟恢复的延时很大，影响了系统性能。
发明内容
本申请实施例提供一种时钟相位恢复装置、方法和芯片，降低了时钟相位的延时，提升了系统性能。
第一方面，本申请实施例提供一种时钟相位恢复装置，包括：ADC、色散补偿单元、数字间插器、MIMO均衡单元和时钟偏移相位获取单元；ADC的输出端与色散补偿单元的输入端连接，色散补偿单元的输出端与数字间插器的第一输入端连接，数字间插器的输出端与MIMO均衡单元的输入端连接，MIMO均衡单元的输出端与时钟偏移相位获取单元的输入端连接，时钟偏移相位获取单元的输出端与数字间插器的第二输入端连接；ADC，用于对输入的模拟信号进行模数转换，输出第二采样信号；色散补偿单元，用于对ADC输出的第二采样信号进行色散补偿，将色散补偿后的信号输出至数字间插器；数字间插器，用于根据时钟偏移相位获取单元输出的第一偏移相位信息对色散补偿单元输出的色散补 偿后的信号进行调整，以使数字间插器输出的信号为最佳采样时刻的信号；其中，第一偏移相位信息为时钟偏移相位获取单元根据MIMO均衡单元的抽头系数和MIMO均衡单元输出的第一输出信号确定的，第一输出信号为与第一采样信号对应的输出信号，第一采样信号为第二采样信号的前一个相邻的采样信号；MIMO均衡单元，用于对数字间插器输出的信号进行偏振模色散补偿和均衡，输出第二输出信号。
通过第一方面提供的时钟相位恢复装置，在色散补偿单元和MIMO均衡单元之间设置数字间插器。数字间插器、MIMO均衡单元和时钟偏移相位获取单元组成一个反馈环，完成了对时钟相位的调整。由于反馈环路中的模块数量很少，尤其是不包括色散补偿单元，避免了FFT和IFFT运算导致的时延，减少了环路时延，从而降低了时钟相位的延时，提升了系统性能。而且，由于数字间插器的调节速度较快，因此进一步降低了时钟相位的延时。
可选的，在第一方面的一种可能的实施方式中，时钟偏移相位获取单元包括解耦合模块、时钟相位提取器、加法器和滤波器；MIMO均衡单元的第一输出端与解耦合模块的输入端连接，MIMO均衡单元的第二输出端与时钟相位提取器的输入端连接，MIMO均衡单元的输出端和时钟相位提取器的输出端分别与加法器的输入端连接，加法器的输出端与滤波器的输入端连接，滤波器的输出端与数字间插器的第二输入端连接；解耦合模块，用于根据MIMO均衡单元的抽头系数确定补偿的时钟相位，并将补偿的时钟相位输出至加法器；时钟相位提取器，用于获取MIMO均衡单元输出的第一输出信号的时钟相位，并将第一输出信号的时钟相位输出至加法器；加法器，用于根据解耦合模块输出的补偿的时钟相位和时钟相位提取器输出的第一输出信号的时钟相位获得时钟偏移相位，并将时钟偏移相位输出至滤波器；滤波器，用于对加法器输出的时钟偏移相位进行高频滤波获得第一偏移相位信息，并将第一偏移相位信息输出至数字间插器。
可选的，在第一方面的一种可能的实施方式中，解耦合模块具体用于：根据a＝angle(Wxx*Wyy-Wyx*Wxy)确定补偿的时钟相位a；其中，Wxx，Wyy，Wyx和Wxy为MIMO均衡单元的抽头系数，angle()表示求相位函数。
可选的，在第一方面的一种可能的实施方式中，时钟相位提取器为鉴相器。
可选的，在第一方面的一种可能的实施方式中，还包括载波恢复单元，载波恢复单元的输入端与MIMO均衡单元的输出端连接；载波恢复单元，用于对MIMO均衡单元输出的第二输出信号进行载波恢复，输出载波恢复后的信号。
可选的，在第一方面的一种可能的实施方式中，还包括压控振荡器VCO和环路滤波器；时钟偏移相位获取单元的输出端还与环路滤波器的输入端连接，环路滤波器的输出端与VCO的输入端连接，VCO的输出端与ADC连接；环路滤波器，用于将时钟偏移相位获取单元输出的第一偏移相位信息经过环路低通滤波后转换为控制电压信号；VCO，用于根据环路滤波器输出的控制电压信号确定时钟调整信号。
可选的，在第一方面的一种可能的实施方式中，ADC具体用于：根据VCO输出的时钟调整信号调整采样频率；根据调整后的采样频率对模拟信号进行模数转换获得第二采样信号。
第二方面，本申请实施例提供一种时钟相位恢复方法，应用于时钟相位恢复装置，时钟相位恢复装置包括：模拟数字转换器ADC、色散补偿单元、数字间插器、多输入多输出 MIMO均衡单元和时钟偏移相位获取单元；ADC的输出端与色散补偿单元的输入端连接，色散补偿单元的输出端与数字间插器的第一输入端连接，数字间插器的输出端与MIMO均衡单元的输入端连接，MIMO均衡单元的输出端与时钟偏移相位获取单元的输入端连接，时钟偏移相位获取单元的输出端与数字间插器的第二输入端连接；该方法包括：ADC接收模拟信号，并对模拟信号进行模数转换获得第二采样信号；色散补偿单元对第二采样信号进行色散补偿获得色散补偿后的信号；数字间插器根据第一偏移相位信息对色散补偿后的信号进行调整，以使调整后的信号为最佳采样时刻的信号；其中，第一偏移相位信息为时钟偏移相位获取单元根据MIMO均衡单元的抽头系数和第一输出信号确定的，第一输出信号为与第一采样信号对应的输出信号，第一采样信号为第二采样信号的前一个相邻的采样信号；MIMO均衡单元对调整后的信号进行偏振模色散补偿和均衡获得第二输出信号。
可选的，在第二方面的一种可能的实施方式中，时钟偏移相位获取单元包括解耦合模块、时钟相位提取器、加法器和滤波器；MIMO均衡单元的第一输出端与解耦合模块的输入端连接，MIMO均衡单元的第二输出端与时钟相位提取器的输入端连接，MIMO均衡单元的输出端和时钟相位提取器的输出端分别与加法器的输入端连接，加法器的输出端与滤波器的输入端连接，滤波器的输出端与数字间插器的第二输入端连接；时钟偏移相位获取单元根据MIMO均衡单元的抽头系数和第一输出信号确定第一偏移相位信息，包括：解耦合模块根据MIMO均衡单元的抽头系数确定补偿的时钟相位；时钟相位提取器获取第一输出信号的时钟相位；加法器根据补偿的时钟相位和第一输出信号的时钟相位获得时钟偏移相位；滤波器对时钟偏移相位进行高频滤波获得第一偏移相位信息。
可选的，在第二方面的一种可能的实施方式中，解耦合模块根据MIMO均衡单元的抽头系数确定补偿的时钟相位，包括：解耦合模块根据a＝angle(Wxx*Wyy-Wyx*Wxy)确定补偿的时钟相位a；其中，Wxx，Wyy，Wyx和Wxy为MIMO均衡单元的抽头系数，angle()表示求相位函数。
可选的，在第二方面的一种可能的实施方式中，时钟相位恢复装置还包括载波恢复单元，载波恢复单元的输入端与MIMO均衡单元的输出端连接；方法还包括：载波恢复单元对第二输出信号进行载波恢复获得载波恢复后的信号。
可选的，在第二方面的一种可能的实施方式中，时钟相位恢复装置还包括压控振荡器VCO和环路滤波器；时钟偏移相位获取单元的输出端还与环路滤波器的输入端连接，环路滤波器的输出端与VCO的输入端连接，VCO的输出端与ADC连接；方法还包括：环路滤波器将第一偏移相位信息经过环路低通滤波后转换为控制电压信号；VCO根据控制电压信号确定时钟调整信号。
可选的，在第二方面的一种可能的实施方式中，ADC对模拟信号进行模数转换获得第二采样信号，包括：ADC根据时钟调整信号调整采样频率；ADC根据调整后的采样频率对模拟信号进行模数转换获得第二采样信号。
第三方面，本申请实施例提供一种芯片，包括本申请第一方面任一项的时钟相位恢复装置。
本申请实施例提供一种时钟相位恢复装置、方法和芯片。时钟相位恢复装置包括ADC、色散补偿单元、数字间插器、MIMO均衡单元和时钟偏移相位获取单元。通过数字间插器、MIMO均衡单元和时钟偏移相位获取单元组成一个反馈环，完成了对时钟相位的调整。由 于反馈环路中的模块数量很少，减少了环路时延，从而降低了时钟相位的延时，提升了系统性能。
附图说明
图1为现有的时钟相位恢复装置的结构示意图；
图2为本申请实施例一提供的时钟相位恢复装置的结构示意图；
图3为本申请实施例二提供的时钟相位恢复装置的结构示意图；
图4为本申请实施例三提供的时钟相位恢复装置的结构示意图；
图5为本申请实施例一提供的时钟相位恢复方法的流程图。
具体实施方式
图1为现有的时钟相位恢复装置的结构示意图。如图1所示，时钟相位恢复装置100可以包括：模拟数字转换器11、色散补偿单元12、偏振态补偿电路13、时钟相位提取单元、环路滤波器15、压控振荡器16和载波恢复模块14。
模拟数字转换器11用于对输入的模拟信号进行模数转换后输出数字信号。数字信号经过色散补偿单元12后进入偏振态补偿电路13。色散补偿单元12进行色散补偿。色散补偿单元12通常包括两个重要的模块，分别为快速傅立叶变换(Fast Fourier Transformation，FFT)模块和快速傅立叶逆变换(Inverse Fast Fourier Transformation，IFFT)模块。偏振态补偿电路13进行偏振模色散(Polarization Mode Dispersion，PMD)补偿。数字信号在完成上述的信号损伤补偿后，进入载波恢复模块14进行载波恢复(Carrier Recovery)。时钟相位提取单元完成码元相位误差的计算，计算的误差信号经过环路滤波器15可以反馈到压控振荡器16，通过压控振荡器16调节时钟相位，从而得到采样相位最佳的数据码元。
在图1中，时钟相位提取单元可以设置在不同的位置。
在一种实现方式中，时钟相位提取单元171可以设置在色散补偿单元12的输出端。时钟相位提取单元171之前通过偏振旋转跟踪(Rotation)模块来跟踪补偿信号的偏振状态旋转。在该种实现方式中，模拟数字转换器11、色散补偿单元12、偏振旋转跟踪模块172、时钟相位提取单元171、环路滤波器15和压控振荡器16组成一个反馈环，完成对模拟数字转换器11的采样时钟的调整。但是，反馈环的模块较多，色散补偿单元12由于需要进行FFT和IFFT导致数据处理时间较长，因此，时钟恢复的延时很大，影响了系统性能。而且，偏振旋转跟踪模块172在信道苛刻的场景中很难实现，降低了偏振状态旋转的损伤补偿效果。
在另一种实现方式中，时钟相位提取单元181可以设置在偏振态补偿电路13的输出端。在该种实现方式中，模拟数字转换器11、色散补偿单元12、偏振态补偿电路13、时钟相位提取单元181、环路滤波器15和压控振荡器16组成一个反馈环，完成对模拟数字转换器11的采样时钟的调整。反馈环的模块较多，时钟恢复的延时很大。而且，偏振态补偿电路13补偿了多少时钟相位，时钟相位提取单元181才能检测到多少相位，往往造成信号相位偏移与检测偏差很大，减小了时钟相位提取的灵敏度。
在又一种实现方式中，时钟相位提取单元191可以设置在载波恢复模块14的输出端。 在该种实现方式中，模拟数字转换器11、色散补偿单元12、偏振态补偿电路13、载波恢复模块14、时钟相位提取单元191、环路滤波器15和压控振荡器16组成一个反馈环，完成对模拟数字转换器11的采样时钟的调整。反馈环的模块更多，时钟恢复的延时更大。
可见，现有的时钟相位恢复装置在时钟相位恢复过程中，整个环路的模块较多，导致时钟恢复的延时很大，影响了系统性能。
针对上述技术问题，本申请实施例提供了一种时钟相位恢复装置、方法和芯片。通过减少时钟相位恢复过程中反馈环路中的模块数量，减少了环路时延，从而降低了时钟相位的延时，提升了系统性能。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。
图2为本申请实施例一提供的时钟相位恢复装置的结构示意图。如图2所示，本实施例提供的时钟相位恢复装置200，可以包括：
模拟数字转换器(ADC)21、色散补偿单元22(可以标记为CD EQ)、数字间插器23(可以标记为Int.)、多输入多输出(Multiple-Input Multiple-Output，MIMO)均衡单元24(可以标记为MIMO EQ)和时钟偏移相位获取单元25。
模拟数字转换器21的输出端与色散补偿单元22的输入端连接，色散补偿单元22的输出端与数字间插器23的第一输入端连接，数字间插器23的输出端与MIMO均衡单元24的输入端连接，MIMO均衡单元24的输出端与时钟偏移相位获取单元25的输入端连接，时钟偏移相位获取单元25的输出端与数字间插器23的第二输入端连接。
模拟数字转换器21，用于对输入的模拟信号进行模数转换，输出第二采样信号。
色散补偿单元22，用于对模拟数字转换器21输出的第二采样信号进行色散补偿，将色散补偿后的信号输出至数字间插器23。
数字间插器23，用于根据时钟偏移相位获取单元25输出的第一偏移相位信息对色散补偿单元22输出的色散补偿后的信号进行调整，以使数字间插器23输出的信号为最佳采样时刻的信号。其中，第一偏移相位信息为时钟偏移相位获取单元25根据MIMO均衡单元24的抽头系数和MIMO均衡单元24输出的第一输出信号确定的，第一输出信号为与第一采样信号对应的输出信号，第一采样信号为第二采样信号的前一个相邻的采样信号。
MIMO均衡单元24，用于对数字间插器23输出的信号进行偏振模色散补偿和均衡，输出第二输出信号。
在本实施例中，时钟相位恢复的原理如下：
模拟数字转换器21对输入的模拟信号进行采样输出采样信号。按照采样信号输出的先后顺序，相邻的两个采样信号可以分别称为第一采样信号和第二采样信号。即，第一采样信号为第二采样信号的前一个相邻的采样信号。
对于第一采样信号，经过色散补偿单元22、数字间插器23和MIMO均衡单元24的处理后，MIMO均衡单元24输出与第一采样信号对应的第一输出信号。时钟偏移相位获取单元25根据第一输出信号和MIMO均衡单元24的抽头系数确定第一偏移相位信息，将第一偏移相位信息反馈至数字间插器23的第二输入端。第一偏移相位信息用于数字间插 器23对与第二采样信号对应的色散补偿后的信号进行调整。
对于第二采样信号，色散补偿单元22的输入端输入第二采样信号后，色散补偿单元22对第二采样信号进行色散补偿，将色散补偿后的信号输出至数字间插器23。
数字间插器23具有两个输入端，可以分别称为第一输入端和第二输入端。数字间插器23的第一输入端输入色散补偿后的信号，数字间插器23的第二输入端输入时钟偏移相位获取单元25反馈的第一偏移相位信息。数字间插器23根据第一偏移相位信息对与第二采样信号对应的色散补偿后的信号进行调整，从而使数字间插器23输出的信号为最佳采样时刻的信号。
其中，数字间插器也可以称为数字插值器。基本原理为：当采样信号的采样频率或相位不理想，例如采样频率相对于基准频率变快或是变慢，或者采样位置不在码元波形的最佳点等，可以通过间插法(或称为插值法、内插法)对采样信号进行调整，以获得最佳的采样信号。在本实施例中，数字间插器23根据时钟偏移相位获取单元25反馈的偏移相位信息对色散补偿单元22输出的信号进行调整。
MIMO均衡单元24的输入端输入数字间插器23输出的信号，MIMO均衡单元24对数字间插器23输出的信号进行偏振模色散补偿和均衡，输出与第二采样信号对应的第二输出信号。
时钟偏移相位获取单元25的输入端输入第二输出信号，时钟偏移相位获取单元25根据第二输出信号和MIMO均衡单元24的抽头系数确定第二偏移相位信息，将第二偏移相位信息反馈至数字间插器23的第二输入端。第二偏移相位信息用于数字间插器23对与第三采样信号对应的色散补偿后的信号进行调整。其中，第三采样信号为模拟数字转换器21输出的、且为第二采样信号的后一个相邻的采样信号。
可见，本实施例提供的时钟相位恢复装置，与图1所示的时钟相位恢复装置相比，在色散补偿单元和MIMO均衡单元之间设置数字间插器。数字间插器、MIMO均衡单元和时钟偏移相位获取单元组成一个反馈环，完成了对时钟相位的调整。由于反馈环路中的模块数量很少，尤其是不包括色散补偿单元，避免了FFT和IFFT运算导致的时延，减少了环路时延，从而降低了时钟相位的延时，提升了系统性能。而且，由于数字间插器的调节速度较快，因此进一步降低了时钟相位的延时。
而且，相比于图1中时钟相位提取单元的第一种设置位置，在本实施例中，信号通过MIMO均衡单元实现偏振模色散补偿和均衡，降低了偏振状态旋转的损伤难度，提升了补偿效果。相比于图1中时钟相位提取单元的第二种设置位置，在本实施例中，时钟偏移相位获取单元根据MIMO均衡单元的输出信号和MIMO均衡单元的抽头系数确定偏移相位信息，提升了时钟相位提取的灵敏度和准确性。相比于图1中时钟相位提取单元的第三种设置位置，在本实施例中，反馈环路中的模块数量很少，降低了时钟相位的延时，提升了系统性能。
需要说明的是，在本实施例中，模拟数字转换器21用于对模拟信号进行模数转换，色散补偿单元22用于进行色散补偿，MIMO均衡单元24用于进行偏振模色散补偿和均衡，以及数字间插器23，可以采用现有的任意一种实现相应功能的电路、芯片、单元模块或者设备实现，本实施例不做限定。
可选的，本实施例提供的时钟相位恢复装置200，还可以包括载波恢复单元26(可以 标记为CR)。
载波恢复单元26的输入端与MIMO均衡单元24的输出端连接。
载波恢复单元26，用于对MIMO均衡单元24输出的输出信号进行载波恢复，输出载波恢复后的信号。
具体的，对于第一采样信号，经过色散补偿单元22、数字间插器23和MIMO均衡单元24的处理后，MIMO均衡单元24输出与第一采样信号对应的第一输出信号。载波恢复单元26用于对MIMO均衡单元24输出的第一输出信号进行载波恢复，输出载波恢复后的信号。对于第二采样信号，经过色散补偿单元22、数字间插器23和MIMO均衡单元24的处理后，MIMO均衡单元24输出与第二采样信号对应的第二输出信号。载波恢复单元26用于对MIMO均衡单元24输出的第二输出信号进行载波恢复，输出载波恢复后的信号。
需要说明的是，在本实施例中，载波恢复单元26用于载波恢复，可以采用现有的任意一种实现相应功能的电路、芯片、单元模块或者设备实现，本实施例不做限定。
本实施例提供一种时钟相位恢复装置，包括：模拟数字转换器、色散补偿单元、数字间插器、MIMO均衡单元和时钟偏移相位获取单元。通过数字间插器、MIMO均衡单元和时钟偏移相位获取单元组成一个反馈环，完成了对时钟相位的调整。由于反馈环路中的模块数量很少，降低了时钟相位的延时，提升了系统性能。
图3为本申请实施例二提供的时钟相位恢复装置的结构示意图。本实施例在图2所示实施例的基础上，提供了时钟相位恢复装置的又一种实现方式。如图3所示，本实施例提供的时钟相位恢复装置200，可以包括：模拟数字转换器21、色散补偿单元22、数字间插器23、MIMO均衡单元24和时钟偏移相位获取单元25。
时钟相位恢复装置200还可以包括压控振荡器(VCO)28和环路滤波器27(可以标记为Loop Filter)。
时钟偏移相位获取单元25的输出端还与环路滤波器27的输入端连接，环路滤波器27的输出端与压控振荡器28的输入端连接，压控振荡器28的输出端与模拟数字转换器21连接。
环路滤波器27，用于将时钟偏移相位获取单元25输出的第一偏移相位信息经过环路低通滤波后转换为控制电压信号。
压控振荡器28，用于根据环路滤波器27输出的控制电压信号确定时钟调整信号。
具体的，数字间插器23、MIMO均衡单元24和时钟偏移相位获取单元25组成一个前反馈环(或者称为数字间插器通路)，完成对时钟相位的调整。时钟偏移相位获取单元25、压控振荡器28和环路滤波器27组成一个后反馈环(或者称为压控振荡器调节通路)，可以通过调节压控振荡器28来调节模拟数字转换器21的采样频率。这样，输入前反馈环的信号已经是调整了采样频率的信号，因此，进一步提升了时钟相位恢复的准确性和效果。其中，压控振荡器调节通路相对于数字间插器23来说是一个调节速度较慢的通路。整个环路的延时依然取决于数字间插器23。因此，相比于现有技术，本实施例提供的时钟相位恢复装置，降低了时钟相位的延时，提升了系统性能。
需要说明的是，本实施例中的环路滤波器27和压控振荡器28，可以采用现有的任意一种实现相应功能的电路、芯片、单元模块或者设备实现，本实施例不做限定。
可选的，模拟数字转换器21具体用于：
根据压控振荡器28输出的时钟调整信号调整采样频率。
根据调整后的采样频率对模拟信号进行模数转换获得第二采样信号。
本实施例提供一种时钟相位恢复装置，包括：模拟数字转换器、色散补偿单元、数字间插器、MIMO均衡单元、时钟偏移相位获取单元、压控振荡器和环路滤波器。通过数字间插器、MIMO均衡单元和时钟偏移相位获取单元组成一个反馈环，完成了对时钟相位的调整。由于反馈环路中的模块数量很少，降低了时钟相位的延时，提升了系统性能。而且，通过压控振荡器和环路滤波器对模拟数字转换器的采样频率进行调整，进一步提升了时钟恢复的准确性。
图4为本申请实施例三提供的时钟相位恢复装置的结构示意图。本实施例在图2～图3所示实施例的基础上，提供了时钟相位恢复装置的一种具体实现方式，尤其提供了时钟偏移相位获取单元的一种具体实现方式。如图4所示，本实施例提供的时钟相位恢复装置200，可以包括：模拟数字转换器21、色散补偿单元22、数字间插器23、MIMO均衡单元24和时钟偏移相位获取单元25。
其中，时钟偏移相位获取单元25可以包括解耦合模块251(可以标记为Uncoupling)、时钟相位提取器252(可以标记为Phase Det.)、加法器253和滤波器254(可以标记为Loop Filter)。
MIMO均衡单元24的第一输出端与解耦合模块251的输入端连接，MIMO均衡单元24的第二输出端与时钟相位提取器252的输入端连接，MIMO均衡单元24的输出端和时钟相位提取器252的输出端分别与加法器253的输入端连接，加法器253的输出端与滤波器254的输入端连接，滤波器254的输出端与数字间插器23的第二输入端连接。
解耦合模块251，用于根据MIMO均衡单元24的抽头系数确定补偿的时钟相位，并将补偿的时钟相位输出至加法器253。
时钟相位提取器252，用于获取MIMO均衡单元24输出的第一输出信号的时钟相位，并将第一输出信号的时钟相位输出至加法器253。
加法器253，用于根据解耦合模块251输出的补偿的时钟相位和时钟相位提取器252输出的第一输出信号的时钟相位获得时钟偏移相位，并将时钟偏移相位输出至滤波器254。
滤波器254，用于对加法器253输出的时钟偏移相位进行高频滤波获得第一偏移相位信息，并将第一偏移相位信息输出至数字间插器23。
在本实施例中，时钟相位恢复的原理如下：
模拟数字转换器21对输入的模拟信号进行采样。按照采样信号输出的先后顺序，相邻的两个采样信号可以分别称为第一采样信号和第二采样信号。
对于第一采样信号，经过色散补偿单元22、数字间插器23和MIMO均衡单元24的处理后，MIMO均衡单元24输出与第一采样信号对应的第一输出信号。
解耦合模块251根据MIMO均衡单元24的抽头系数确定补偿的时钟相位。时钟相位提取器252获取第一输出信号的时钟相位。加法器253根据输入的补偿的时钟相位和第一输出信号的时钟相位获得准确的第一时钟偏移相位。滤波器254对准确的时钟偏移相位进行高频滤波，进一步提升了滤波后的第一偏移相位信息的准确性。滤波器254将第一偏移 相位信息反馈至数字间插器23的第二输入端。第一偏移相位信息用于数字间插器23对与第二采样信号对应的色散补偿后的信号进行调整。
对于第二采样信号，经过色散补偿单元22的处理后，色散补偿单元22输出色散补偿后的信号至数字间插器23。数字间插器23根据第一偏移相位信息对与第二采样信号对应的色散补偿后的信号进行调整，从而使数字间插器23输出的信号为最佳采样时刻的信号。然后，MIMO均衡单元24对数字间插器23输出的信号进行偏振模色散补偿和均衡，输出与第二采样信号对应的第二输出信号。解耦合模块251、时钟相位提取器252、加法器253和滤波器254针对第二输出信号进行上述处理，获得第二偏移相位信息，将第二偏移相位信息反馈至数字间插器23的第二输入端。第二偏移相位信息用于数字间插器23对与第三采样信号对应的色散补偿后的信号进行调整。其中，第三采样信号为模拟数字转换器21输出的、且为第二采样信号的后一个相邻的采样信号。
下面通过具体示例说明。
MIMO均衡单元24会对信号时钟偏移进行一定的补偿。比如，信号原始的相位变化速度为A，经过MIMO均衡单元24补偿后，补偿了相位变化速度a。这样，输出信号的相位变化速度为A-a。在本实施例中，解耦合模块251根据MIMO均衡单元24的抽头系数确定MIMO均衡单元24的补偿的时钟相位a。时钟相位提取器252获得MIMO均衡单元24输出的第一输出信号的时钟相位A-a。加法器253将第一输出信号的时钟相位A-a转换为角度，并与补偿的时钟相位a相加，获得了准确的第一偏移相位信息(A-a)+a＝A。
可见，本实施例提供的时钟相位恢复装置，数字间插器、MIMO均衡单元、解耦合模块、时钟相位提取器、加法器和滤波器组成一个反馈环(或者称为数字间插器通路)，完成了对时钟相位的调整。由于反馈环路中的模块数量很少，减少了环路时延，从而降低了时钟相位的延时，提升了系统性能。而且，由于数字间插器的调节速度较快，数字间插器通路中仅有一个滤波器，因此进一步降低了时钟相位的延时。通过解耦合模块和时钟相位提取器，提升了时钟相位偏差的准确性，因此提升了时钟相位恢复的准确性。
需要说明的是，在本实施例中，解耦合模块251用于确定MIMO均衡单元24补偿了多少时钟相位，时钟相位提取器252用于提取信号的时钟相位，加法器253以及滤波器254，可以采用现有的任意一种实现相应功能的电路、芯片、单元模块或者设备实现，本实施例不做限定。
可选的，时钟相位提取器252可以为鉴相器。
可选的，解耦合模块251可以具体用于：
根据a＝angle(Wxx*Wyy-Wyx*Wxy)确定补偿的时钟相位a。
其中，Wxx，Wyy，Wyx和Wxy为MIMO均衡单元24的抽头系数，angle()表示求相位函数。
具体的，MIMO均衡单元24可以具有两个输入端和两个输出端。两个输入端可以分别输入一个偏振态的信号。相应的，两个输出端可以分别输出一个偏振态的信号。此时，MIMO均衡单元24具有4个抽头系数，分别为Wxx，Wyy，Wyx和Wxy。x和y可以分别表示不同的偏振态，或者用于区分不同的输入和输出。根据公式a＝angle(Wxx*Wyy-Wyx*Wxy)可以确定补偿的时钟相位a。
需要说明的是，本实施例提供了MIMO均衡单元24具有两个输入端和两个输出端时， 根据MIMO均衡单元24的抽头系数确定MIMO均衡单元24补偿的时钟相位的一种实现方式。当MIMO均衡单元24的抽头系数的个数不同时，可以有其他的实现方式，本实施例不做限定。
可选的，本实施例提供的时钟相位恢复装置200，还可以包括载波恢复单元26。载波恢复单元26的输入端与MIMO均衡单元24的输出端连接。
载波恢复单元26，用于对MIMO均衡单元24输出的输出信号进行载波恢复，输出载波恢复后的信号。
可选的，本实施例提供的时钟相位恢复装置200，还可以包括压控振荡器28和环路滤波器27。
时钟偏移相位获取单元25的输出端还与环路滤波器27的输入端连接，环路滤波器27的输出端与压控振荡器28的输入端连接，压控振荡器28的输出端与模拟数字转换器21连接。
环路滤波器27，用于将时钟偏移相位获取单元25输出的第一偏移相位信息经过环路低通滤波后转换为控制电压信号。
压控振荡器28，用于根据环路滤波器27输出的控制电压信号确定时钟调整信号。
可选的，模拟数字转换器21具体用于：
根据压控振荡器28输出的时钟调整信号调整采样频率。
根据调整后的采样频率对模拟信号进行模数转换获得第二采样信号。
本实施例提供了一种时钟相位恢复装置，包括：模拟数字转换器、色散补偿单元、数字间插器、MIMO均衡单元和时钟偏移相位获取单元。时钟偏移相位获取单元包括解耦合模块、时钟相位提取器、加法器和滤波器。通过数字间插器、MIMO均衡单元、解耦合模块、时钟相位提取器、加法器和滤波器组成一个反馈环，完成了对时钟相位的调整。由于反馈环路中的模块数量很少，降低了时钟相位的延时，提升了系统性能。
图5为本申请实施例一提供的时钟相位恢复方法的流程图。如图5所示，本实施例提供的时钟相位恢复方法，可以应用于时钟相位恢复装置，时钟相位恢复装置包括：ADC、色散补偿单元、数字间插器、MIMO均衡单元和时钟偏移相位获取单元。
ADC的输出端与色散补偿单元的输入端连接，色散补偿单元的输出端与数字间插器的第一输入端连接，数字间插器的输出端与MIMO均衡单元的输入端连接，MIMO均衡单元的输出端与时钟偏移相位获取单元的输入端连接，时钟偏移相位获取单元的输出端与数字间插器的第二输入端连接。
本实施例提供的时钟相位恢复方法，可以包括：
S101、ADC接收模拟信号，并对模拟信号进行模数转换获得第二采样信号。
S102、色散补偿单元对第二采样信号进行色散补偿获得色散补偿后的信号。
S103、数字间插器根据第一偏移相位信息对色散补偿后的信号进行调整，以使调整后的信号为最佳采样时刻的信号。
其中，第一偏移相位信息为时钟偏移相位获取单元根据MIMO均衡单元的抽头系数和第一输出信号确定的，第一输出信号为与第一采样信号对应的输出信号，第一采样信号为第二采样信号的前一个相邻的采样信号。
S104、MIMO均衡单元对调整后的信号进行偏振模色散补偿和均衡获得第二输出信号。
可选的，时钟偏移相位获取单元包括解耦合模块、时钟相位提取器、加法器和滤波器。
MIMO均衡单元的第一输出端与解耦合模块的输入端连接，MIMO均衡单元的第二输出端与时钟相位提取器的输入端连接，MIMO均衡单元的输出端和时钟相位提取器的输出端分别与加法器的输入端连接，加法器的输出端与滤波器的输入端连接，滤波器的输出端与数字间插器的第二输入端连接。
时钟偏移相位获取单元根据MIMO均衡单元的抽头系数和第一输出信号确定第一偏移相位信息，可以包括：
解耦合模块根据MIMO均衡单元的抽头系数确定补偿的时钟相位。
时钟相位提取器获取第一输出信号的时钟相位。
加法器根据补偿的时钟相位和第一输出信号的时钟相位获得时钟偏移相位。
滤波器对时钟偏移相位进行高频滤波获得第一偏移相位信息。
可选的，解耦合模块根据MIMO均衡单元的抽头系数确定补偿的时钟相位，可以包括：
解耦合模块根据a＝angle(Wxx*Wyy-Wyx*Wxy)确定补偿的时钟相位a。其中，Wxx，Wyy，Wyx和Wxy为MIMO均衡单元的抽头系数，angle()表示求相位函数。
可选的，时钟相位恢复装置还可以包括载波恢复单元，载波恢复单元的输入端与MIMO均衡单元的输出端连接。
本实施例提供的时钟相位恢复方法，还可以包括：
载波恢复单元对第二输出信号进行载波恢复获得载波恢复后的信号。
可选的，时钟相位恢复装置还可以包括VCO和环路滤波器。
时钟偏移相位获取单元的输出端还与环路滤波器的输入端连接，环路滤波器的输出端与VCO的输入端连接，VCO的输出端与ADC连接。
本实施例提供的时钟相位恢复方法，还可以包括：
环路滤波器将第一偏移相位信息经过环路低通滤波后转换为控制电压信号。
VCO根据控制电压信号确定时钟调整信号。
可选的，ADC对模拟信号进行模数转换获得第二采样信号，可以包括：
ADC根据时钟调整信号调整采样频率。
ADC根据调整后的采样频率对模拟信号进行模数转换获得第二采样信号。
本申请实施例提供的时钟相位恢复方法，可以应用于图2～图4所示实施例提供的时钟相位恢复装置，其技术原理和技术效果类似，此处不再赘述。
本申请实施例还提供一种芯片，包括本申请上述装置实施例提供的时钟相位恢复装置。
本申请实施例提供的芯片，包括图2～图4所示实施例提供的时钟相位恢复装置，其技术原理和技术效果类似，此处不再赘述。

Claims (14)

  1. 一种时钟相位恢复装置，其特征在于，包括：模拟数字转换器ADC、色散补偿单元、数字间插器、多输入多输出MIMO均衡单元和时钟偏移相位获取单元；
    所述ADC的输出端与所述色散补偿单元的输入端连接，所述色散补偿单元的输出端与所述数字间插器的第一输入端连接，所述数字间插器的输出端与所述MIMO均衡单元的输入端连接，所述MIMO均衡单元的输出端与所述时钟偏移相位获取单元的输入端连接，所述时钟偏移相位获取单元的输出端与所述数字间插器的第二输入端连接；
    所述ADC，用于对输入的模拟信号进行模数转换，输出第二采样信号；
    所述色散补偿单元，用于对所述ADC输出的所述第二采样信号进行色散补偿，将色散补偿后的信号输出至所述数字间插器；
    所述数字间插器，用于根据所述时钟偏移相位获取单元输出的第一偏移相位信息对所述色散补偿单元输出的所述色散补偿后的信号进行调整，以使所述数字间插器输出的信号为最佳采样时刻的信号；其中，所述第一偏移相位信息为所述时钟偏移相位获取单元根据所述MIMO均衡单元的抽头系数和所述MIMO均衡单元输出的第一输出信号确定的，所述第一输出信号为与第一采样信号对应的输出信号，所述第一采样信号为所述第二采样信号的前一个相邻的采样信号；
    所述MIMO均衡单元，用于对所述数字间插器输出的信号进行偏振模色散补偿和均衡，输出第二输出信号。
  2. 根据权利要求1所述的装置，其特征在于，所述时钟偏移相位获取单元包括解耦合模块、时钟相位提取器、加法器和滤波器；
    所述MIMO均衡单元的第一输出端与所述解耦合模块的输入端连接，所述MIMO均衡单元的第二输出端与所述时钟相位提取器的输入端连接，所述MIMO均衡单元的输出端和所述时钟相位提取器的输出端分别与所述加法器的输入端连接，所述加法器的输出端与所述滤波器的输入端连接，所述滤波器的输出端与所述数字间插器的所述第二输入端连接；
    所述解耦合模块，用于根据所述MIMO均衡单元的抽头系数确定补偿的时钟相位，并将所述补偿的时钟相位输出至所述加法器；
    所述时钟相位提取器，用于获取所述MIMO均衡单元输出的所述第一输出信号的时钟相位，并将所述第一输出信号的时钟相位输出至所述加法器；
    所述加法器，用于根据所述解耦合模块输出的所述补偿的时钟相位和所述时钟相位提取器输出的所述第一输出信号的时钟相位获得时钟偏移相位，并将所述时钟偏移相位输出至所述滤波器；
    所述滤波器，用于对所述加法器输出的所述时钟偏移相位进行高频滤波获得所述第一偏移相位信息，并将所述第一偏移相位信息输出至所述数字间插器。
  3. 根据权利要求2所述的装置，其特征在于，所述解耦合模块具体用于：
    根据a＝angle(Wxx*Wyy-Wyx*Wxy)确定所述补偿的时钟相位a；其中，Wxx，Wyy，Wyx和Wxy为所述MIMO均衡单元的抽头系数，angle()表示求相位函数。
  4. 根据权利要求2所述的装置，其特征在于，所述时钟相位提取器为鉴相器。
  5. 根据权利要求1至4任一项所述的装置，其特征在于，还包括载波恢复单元，所 述载波恢复单元的输入端与所述MIMO均衡单元的输出端连接；
    所述载波恢复单元，用于对所述MIMO均衡单元输出的所述第二输出信号进行载波恢复，输出载波恢复后的信号。
  6. 根据权利要求1至4任一项所述的装置，其特征在于，还包括压控振荡器VCO和环路滤波器；
    所述时钟偏移相位获取单元的输出端还与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述VCO的输入端连接，所述VCO的输出端与所述ADC连接；
    所述环路滤波器，用于将所述时钟偏移相位获取单元输出的第一偏移相位信息经过环路低通滤波后转换为控制电压信号；
    所述VCO，用于根据所述环路滤波器输出的所述控制电压信号确定时钟调整信号。
  7. 根据权利要求6所述的装置，其特征在于，所述ADC具体用于：
    根据所述VCO输出的所述时钟调整信号调整采样频率；
    根据调整后的采样频率对所述模拟信号进行模数转换获得所述第二采样信号。
  8. 一种时钟相位恢复方法，其特征在于，应用于时钟相位恢复装置，所述时钟相位恢复装置包括：模拟数字转换器ADC、色散补偿单元、数字间插器、多输入多输出MIMO均衡单元和时钟偏移相位获取单元；
    所述ADC的输出端与所述色散补偿单元的输入端连接，所述色散补偿单元的输出端与所述数字间插器的第一输入端连接，所述数字间插器的输出端与所述MIMO均衡单元的输入端连接，所述MIMO均衡单元的输出端与所述时钟偏移相位获取单元的输入端连接，所述时钟偏移相位获取单元的输出端与所述数字间插器的第二输入端连接；
    所述方法包括：
    所述ADC接收模拟信号，并对所述模拟信号进行模数转换获得第二采样信号；
    所述色散补偿单元对所述第二采样信号进行色散补偿获得色散补偿后的信号；
    所述数字间插器根据第一偏移相位信息对所述色散补偿后的信号进行调整，以使调整后的信号为最佳采样时刻的信号；其中，所述第一偏移相位信息为所述时钟偏移相位获取单元根据所述MIMO均衡单元的抽头系数和第一输出信号确定的，所述第一输出信号为与第一采样信号对应的输出信号，所述第一采样信号为所述第二采样信号的前一个相邻的采样信号；
    所述MIMO均衡单元对所述调整后的信号进行偏振模色散补偿和均衡获得第二输出信号。
  9. 根据权利要求8所述的方法，其特征在于，所述时钟偏移相位获取单元包括解耦合模块、时钟相位提取器、加法器和滤波器；
    所述MIMO均衡单元的第一输出端与所述解耦合模块的输入端连接，所述MIMO均衡单元的第二输出端与所述时钟相位提取器的输入端连接，所述MIMO均衡单元的输出端和所述时钟相位提取器的输出端分别与所述加法器的输入端连接，所述加法器的输出端与所述滤波器的输入端连接，所述滤波器的输出端与所述数字间插器的所述第二输入端连接；
    所述时钟偏移相位获取单元根据所述MIMO均衡单元的抽头系数和所述第一输出信号确定所述第一偏移相位信息，包括：
    所述解耦合模块根据所述MIMO均衡单元的抽头系数确定补偿的时钟相位；
    所述时钟相位提取器获取所述第一输出信号的时钟相位；
    所述加法器根据所述补偿的时钟相位和所述第一输出信号的时钟相位获得时钟偏移相位；
    所述滤波器对所述时钟偏移相位进行高频滤波获得所述第一偏移相位信息。
  10. 根据权利要求9所述的方法，其特征在于，所述解耦合模块根据所述MIMO均衡单元的抽头系数确定补偿的时钟相位，包括：
    所述解耦合模块根据a＝angle(Wxx*Wyy-Wyx*Wxy)确定所述补偿的时钟相位a；其中，Wxx，Wyy，Wyx和Wxy为所述MIMO均衡单元的抽头系数，angle()表示求相位函数。
  11. 根据权利要求8-10任一项所述的方法，其特征在于，所述时钟相位恢复装置还包括载波恢复单元，所述载波恢复单元的输入端与所述MIMO均衡单元的输出端连接；
    所述方法还包括：
    所述载波恢复单元对所述第二输出信号进行载波恢复获得载波恢复后的信号。
  12. 根据权利要求8-10任一项所述的方法，其特征在于，所述时钟相位恢复装置还包括压控振荡器VCO和环路滤波器；
    所述时钟偏移相位获取单元的输出端还与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述VCO的输入端连接，所述VCO的输出端与所述ADC连接；
    所述方法还包括：
    所述环路滤波器将所述第一偏移相位信息经过环路低通滤波后转换为控制电压信号；
    所述VCO根据所述控制电压信号确定时钟调整信号。
  13. 根据权利要求12所述的方法，其特征在于，所述ADC对所述模拟信号进行模数转换获得第二采样信号，包括：
    所述ADC根据所述时钟调整信号调整采样频率；
    所述ADC根据调整后的采样频率对所述模拟信号进行模数转换获得所述第二采样信号。
  14. 一种芯片，其特征在于，包括如权利要求1至7任一项所述的时钟相位恢复装置。
PCT/CN2019/078028 2018-04-02 2019-03-13 时钟相位恢复装置、方法和芯片 Ceased WO2019192300A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP19782315.6A EP3764586B1 (en) 2018-04-02 2019-03-13 Clock phase recovery apparatus and method, and chip
US17/062,210 US11212070B2 (en) 2018-04-02 2020-10-02 Clock phase recovery apparatus and method, and chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810284900.1A CN110351066B (zh) 2018-04-02 2018-04-02 时钟相位恢复装置、方法和芯片
CN201810284900.1 2018-04-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/062,210 Continuation US11212070B2 (en) 2018-04-02 2020-10-02 Clock phase recovery apparatus and method, and chip

Publications (1)

Publication Number Publication Date
WO2019192300A1 true WO2019192300A1 (zh) 2019-10-10

Family

ID=68099879

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/078028 Ceased WO2019192300A1 (zh) 2018-04-02 2019-03-13 时钟相位恢复装置、方法和芯片

Country Status (4)

Country Link
US (1) US11212070B2 (zh)
EP (1) EP3764586B1 (zh)
CN (1) CN110351066B (zh)
WO (1) WO2019192300A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110351066B (zh) * 2018-04-02 2022-03-08 华为技术有限公司 时钟相位恢复装置、方法和芯片
CN112118063B (zh) * 2019-06-21 2022-05-24 华为技术有限公司 一种时钟同步装置、光发射器、光接收器及方法
CN115361038B (zh) * 2022-08-03 2025-08-22 上海联虹技术有限公司 一种信号处理电路、方法、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070009074A1 (en) * 2005-07-07 2007-01-11 Ching-Wen Ma Timing recovery apparatus and method with frequency protection
CN102612811A (zh) * 2010-02-20 2012-07-25 华为技术有限公司 时钟相位恢复装置
WO2016106548A1 (zh) * 2014-12-30 2016-07-07 华为技术有限公司 时钟恢复装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7532822B2 (en) * 2005-02-28 2009-05-12 Nortel Networks Limited Clock recovery from an optical signal with polarization impairments
WO2011022869A1 (en) * 2009-08-24 2011-03-03 Huawei Technologies Co., Ltd. Clock recovery apparatus
US9673910B1 (en) * 2009-11-02 2017-06-06 Clariphy Communications, Inc. Single-chip transceiver with electronic dispersion compensation for coherent optical channels
EP2375603B1 (en) * 2010-02-05 2018-05-23 Xieon Networks S.à r.l. Clock recovery method and clock recovery arrangement for coherent polarisation multiplex receivers
WO2012109793A1 (en) * 2011-02-17 2012-08-23 Huawei Technologies Co., Ltd. Skew estimator, skew compensator and coherent receiver
EP2719076B1 (en) * 2011-06-10 2021-08-11 Technion R&D Foundation Receiver, transmitter and a method for digital multiple sub-band processing
CN102308546B (zh) * 2011-07-26 2013-12-04 华为技术有限公司 一种多载波光信号的接收方法和装置
US8737847B2 (en) * 2012-03-19 2014-05-27 Futurewei Technologies, Inc. Method and apparatus of using joint timing recovery for a coherent optical system
WO2013158106A1 (en) * 2012-04-19 2013-10-24 Intel Corporation Unequalized clock data recovery for serial i/o receiver
CN103713194B (zh) * 2012-10-08 2016-08-03 富士通株式会社 一种用于时钟恢复的相位检测方法和装置
CN105612700B (zh) * 2013-10-09 2017-12-29 华为技术有限公司 用于表征光接收信号的色度色散的装置
CN104780037B (zh) * 2014-01-10 2019-04-30 深圳市中兴微电子技术有限公司 一种时钟恢复方法、装置及系统
US20170141943A1 (en) * 2014-07-03 2017-05-18 Technion Research& Developement Foundation Limited System and method for ofdm symbol receiving and processing
EP3121976A1 (en) * 2015-07-23 2017-01-25 Xieon Networks S.à r.l. Signal processing in an optical receiver
US9628219B2 (en) * 2015-07-31 2017-04-18 Huawei Technologies Co., Ltd. Apparatus and method for transmitting and receiving polarized signals
US9602151B1 (en) * 2015-08-31 2017-03-21 Huawei Technologies Co., Ltd. Apparatus and method for transmitting and receiving wireless signals subject to a spectral mask
US9882710B2 (en) * 2016-06-23 2018-01-30 Macom Connectivity Solutions, Llc Resolving interaction between channel estimation and timing recovery
WO2018053820A1 (en) * 2016-09-24 2018-03-29 Huawei Technologies Co., Ltd. System and method for clock recovery in a coherent optical communication system
SG10201608437WA (en) * 2016-10-07 2018-05-30 Huawei Int Pte Ltd Active load modulation technique in near field communication
CN109845146B (zh) * 2016-10-26 2020-07-07 华为技术有限公司 接收异步时钟的多发射机数据的方法和接收机
US10505768B2 (en) * 2017-12-12 2019-12-10 Huawei Technologies Co., Ltd. Partially disjoint equalization and carrier recovery
CN110351066B (zh) * 2018-04-02 2022-03-08 华为技术有限公司 时钟相位恢复装置、方法和芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070009074A1 (en) * 2005-07-07 2007-01-11 Ching-Wen Ma Timing recovery apparatus and method with frequency protection
CN102612811A (zh) * 2010-02-20 2012-07-25 华为技术有限公司 时钟相位恢复装置
WO2016106548A1 (zh) * 2014-12-30 2016-07-07 华为技术有限公司 时钟恢复装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3764586A4

Also Published As

Publication number Publication date
EP3764586B1 (en) 2025-02-26
EP3764586A4 (en) 2021-06-16
CN110351066A (zh) 2019-10-18
EP3764586A1 (en) 2021-01-13
US20210028920A1 (en) 2021-01-28
US11212070B2 (en) 2021-12-28
CN110351066B (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
US8532240B2 (en) Decoupling sampling clock and error clock in a data eye
US10432389B2 (en) Receiver with enhanced clock and data recovery
US9686020B2 (en) Signal processing device and signal processing method
US9742551B2 (en) Serdes with high-bandwith low-latency clock and data recovery
US10122470B2 (en) Clock recovery for optical transmission systems
US8781333B2 (en) Clock recovery apparatus
CN104579476B (zh) 光相干通信中色散估计方法及装置
EP4035320B1 (en) Equalizer adaptation based on eye monitor measurements
US11212070B2 (en) Clock phase recovery apparatus and method, and chip
CN101299657A (zh) 全数字接收机符号定时同步装置
US9853839B2 (en) System, method and software program for tuneable equalizer adaptation using sample interpolation
EP2828990A1 (en) Method and apparatus of using joint timing recovery for a coherent optical system
CN107493247B (zh) 一种自适应均衡方法、装置及均衡器
CN110752870A (zh) 滚降系数可变宽带卫星传输系统的定时恢复方法及装置
KR20120050420A (ko) 중앙제어장치를 사용한 다중채널수신기
CN118509069A (zh) 一种集成偏斜补偿的波特率采样时钟恢复方法及系统
EP1158415B1 (en) Parallel data interface
CN105119704A (zh) 回路增益校正装置及方法
WO2019199609A1 (en) Quarter-rate serial-link receiver with low-aperture-delay samplers
WO2016101541A1 (zh) 时钟恢复均衡装置与方法、计算机存储介质
US8571095B2 (en) Equalization filter and distortion compensating method
US10129071B2 (en) Symbol synchronization method and apparatus
WO2025053877A1 (en) Analog-digital scheme for joint clock recovery and frame alignment
CN120223479A (zh) 一种适用于回波高速数传信号的多级全数字自适应均衡装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19782315

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019782315

Country of ref document: EP

Effective date: 20201005