WO2020047978A1 - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
WO2020047978A1
WO2020047978A1 PCT/CN2018/113274 CN2018113274W WO2020047978A1 WO 2020047978 A1 WO2020047978 A1 WO 2020047978A1 CN 2018113274 W CN2018113274 W CN 2018113274W WO 2020047978 A1 WO2020047978 A1 WO 2020047978A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
disposed
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/113274
Other languages
English (en)
French (fr)
Inventor
肖辉
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to JP2019528120A priority Critical patent/JP6959337B2/ja
Priority to US16/326,718 priority patent/US11152443B2/en
Priority to EP18903047.1A priority patent/EP3848972B1/en
Priority to KR1020207011833A priority patent/KR102508708B1/ko
Publication of WO2020047978A1 publication Critical patent/WO2020047978A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment

Definitions

  • the present application relates to the field of display, and in particular, to a display panel and a manufacturing method thereof.
  • OLED Organic Light-Emitting Diode
  • the present application provides a display panel and a manufacturing method thereof, so as to solve the technical problem of a lower display panel opening ratio.
  • the present application provides a display panel including:
  • An array substrate including a substrate, a thin film transistor unit and a storage capacitor located on the substrate;
  • the orthographic projection of the storage capacitor on the light emitting device layer is located in the light emitting device layer.
  • the storage capacitor includes a first electrode on the substrate, a first insulating layer on the first electrode, and a second electrode on the first insulating layer;
  • the first electrode and the second electrode are made of a transparent material.
  • the first insulating layer includes aluminum oxide.
  • the thin film transistor unit includes:
  • the first electrode is disposed on the same layer as the active layer;
  • the first insulating layer and the inter-insulating layer are disposed on the same layer;
  • the second electrode is formed in the same photomask process as the source-drain layer or the pixel electrode layer.
  • the storage capacitor further includes a third electrode, and the third electrode is made of a transparent material
  • the third electrode is disposed on the same layer as the gate layer
  • the third electrode is disposed on the same layer as the gate layer or the source-drain layer.
  • This application also proposes a method for manufacturing a display panel, which includes:
  • the orthographic projection of the storage capacitor on the light emitting device layer is located in the light emitting device layer.
  • the storage capacitor includes a first electrode on the substrate, a first insulating layer on the first electrode, and a second electrode on the first insulating layer;
  • the first electrode and the second electrode are made of a transparent material.
  • the first insulating layer includes aluminum oxide.
  • the thin film transistor unit includes:
  • the first electrode is disposed on the same layer as the active layer;
  • the first insulating layer and the inter-insulating layer are disposed on the same layer;
  • the second electrode is formed in the same photomask process as the source-drain layer or the pixel electrode layer.
  • the storage capacitor further includes a third electrode, and the third electrode is made of a transparent material
  • the third electrode is disposed on the same layer as the gate layer
  • the third electrode is disposed on the same layer as the gate layer or the source-drain layer.
  • the present application also proposes a display panel, which includes:
  • An array substrate including a substrate, a thin film transistor unit and a storage capacitor located on the substrate;
  • the orthographic projection of the storage capacitor on the light emitting device layer is located in the light emitting device layer
  • the storage capacitor includes a first electrode on the substrate, a first insulating layer on the first electrode, and a second electrode on the first insulating layer;
  • the first electrode and the second electrode are made of a transparent metal material
  • the first insulating layer includes aluminum oxide.
  • the thin film transistor unit includes:
  • the first electrode is disposed on the same layer as the active layer;
  • the first insulating layer and the inter-insulating layer are disposed on the same layer;
  • the second electrode is formed in the same photomask process as the source-drain layer or the pixel electrode layer.
  • the storage capacitor further includes a third electrode, and the third electrode is made of a transparent material
  • the third electrode is disposed on the same layer as the gate layer
  • the third electrode is disposed on the same layer as the gate layer or the source-drain layer.
  • a storage capacitor region of an array substrate is made of a transparent metal material, and a light emitting device layer is provided on the storage capacitor, thereby increasing the aperture ratio of the display panel and improving the display effect of the display panel.
  • FIG. 1 is a film structure diagram of a display panel of the present application
  • FIG. 2 is a structural diagram of a film layer of a display panel according to a first embodiment of the present application
  • FIG. 3 is a structural diagram of a film layer of a display panel according to a second embodiment of the present application.
  • FIG. 4 is a structural diagram of a film layer of a display panel according to a third embodiment of the present application.
  • FIG. 5 is a process diagram of a display panel manufacturing method of the present application.
  • FIG. 6 is another process step diagram of a display panel manufacturing method of the present application.
  • FIGS. 7A ⁇ 7D are process flow diagrams of a method for manufacturing a display panel of the present application.
  • FIG. 8 is another structural diagram of a display panel of the present application.
  • FIG. 1 is a structural view of a film layer provided by a display panel according to the present invention.
  • the display panel includes an array substrate including a substrate 101, a thin film transistor layer on the substrate 101, and the thin film.
  • switch unit 30 in FIG. 1 is not described in detail.
  • the raw material of the substrate 101 may be one of a glass substrate, a quartz substrate, and a resin substrate; further, when the array substrate is a flexible substrate, it may optionally be an organic polymer; In one embodiment, the flexible material may be a polyimide film.
  • the thin film transistor unit 10 includes an ESL (etch stop layer type), a BCE (back channel etch type), or a Top-gate (top gate thin film transistor type) structure, which is not specifically limited.
  • the top gate thin film transistor type includes: a light shielding layer 102, a buffer layer 103, an active layer 104, a gate insulating layer 105, a gate layer 106, an inter-insulating layer 107, a source and drain layer 108, a passivation layer 109, and a planarization layer.
  • the top gate thin film transistor type includes: a light shielding layer 102, a buffer layer 103, an active layer 104, a gate insulating layer 105, a gate layer 106, an inter-insulating layer 107, a source and drain layer 108, a passivation layer 109, and a planarization layer.
  • the light-shielding layer 102 is formed on the substrate 101, and is mainly used to shield the light source to perform the thin-film transistor unit 10 and affect the driving effect of the thin-film transistor.
  • the buffer layer 103 is formed on the light-shielding layer 102 and is mainly used for buffering the pressure between the layer structures of the film, and may also have a function of blocking water and oxygen.
  • the active layer 104 is formed on the buffer layer 103.
  • the active layer 104 includes a doped region (not shown) that is doped with ions.
  • the active layer is indium gallium zinc oxide (IGZO), which is a conductive semiconductor and also a transparent material.
  • IGZO indium gallium zinc oxide
  • the gate insulating layer 105 is formed on the active layer 104.
  • the inter-insulating layer 107 covers the active layer 104, and the inter-insulating layer 107 is used to isolate the active layer 104 from other metal layers.
  • the gate layer 106 is formed on the gate insulating layer 105.
  • the metal material of the gate layer 105 can generally be metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, or copper. It can also be used. A combination of the above-mentioned several metal materials. In one embodiment, the metal material of the gate layer 106 may be molybdenum.
  • the inter-insulating layer 107 is formed on the gate layer 106.
  • the inter-insulating layer 107 covers the gate layer 106, and the gate insulating layer 105 is mainly used to isolate the gate layer 106 from the source-drain layer 108.
  • the source-drain layer 108 is formed on the inter-insulating layer 107.
  • the metal material of the source-drain layer 108 may generally be molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, copper, or titanium aluminum alloy. As the metal, a combination of the above-mentioned metal materials may be used.
  • the source-drain layer 108 is electrically connected to a doped region on the active layer 104 through a via.
  • the passivation layer 109 and the planarization layer 110 are formed on the source-drain layer 108.
  • the passivation layer 109 is used to ensure the flatness of the thin film transistor process.
  • the light emitting device layer includes a pixel electrode layer 111 (ie, an anode layer 111), a light emitting layer 112, and a cathode layer 113 formed on the array substrate.
  • the pixel electrode layer 111 is formed on the flat layer 110, and the pixel electrode layer 111 is mainly used to provide holes that absorb electrons.
  • the light emitting device is a bottom emission type OLED device, so the pixel electrode layer 111 is a transparent metal electrode.
  • the material of the anode layer 111 may be selected from indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In2O3), and indium gallium oxide (IGO). ) Or at least one of zinc aluminum oxide (AZO);
  • the light-emitting layer 112 is formed on the anode layer 111.
  • the light-emitting layer 112 is divided into a plurality of light-emitting units by a pixel definition layer 114, and each of the light-emitting units corresponds to one anode.
  • the holes generated in the anode layer 111 absorb the electrons generated in the cathode layer 113 and generate a light source in the light emitting layer 112.
  • the cathode layer 113 is formed on the light-emitting layer 112, and the cathode layer 113 covers the light-emitting layer 112 and a pixel definition layer 112 on the array substrate.
  • the cathode layer 113 is a non-transparent material, and the light generated by the light-emitting layer 112 is projected to the substrate 101 through the cathode layer 113.
  • the storage capacitor 20 includes a first electrode 115 on the substrate 101, a first insulation layer 116 on the first electrode 115, and a first insulation layer 116 on the first insulation layer 116. ⁇ electrode 117.
  • the first electrode 115 is disposed on the same layer as the active layer 104, that is, formed in the same photomask process as the active layer 104. Since the first electrode 115 and the active layer 104 are made of the same material, the first electrode 115 in this embodiment is a transparent electrode. Similarly, the first insulating layer 116 and the inter-insulating layer 107 are disposed on the same layer;
  • the second electrode 117 is disposed on the same layer as the source-drain layer 108.
  • the source-drain layer 108 and the second electrode 117 are made of a transparent metal material.
  • the source-drain layer 108 and the second electrode 117 are manufactured by two processes, which are a transparent metal material and a non-transparent metal material, respectively.
  • the second electrode 117 may also be disposed on the same layer as the pixel electrode layer 111.
  • the first insulating layer 116 covers the first electrode 115 and serves as an etch stop layer to prevent the second electrode 117 from being damaged by a subsequent etching process.
  • the first insulating layer 113 includes aluminum oxide.
  • a material of the inter-insulating layer 107 may be aluminum trioxide.
  • the high density of alumina trioxide prevents the active layer 104, the gate insulating layer 105, and the gate layer 106 from being destroyed during etching.
  • aluminum trioxide has a high electrostatic force constant (K). When the area and spacing of the two electrode plates are not changed, the electrostatic force constant increases, which increases the total power of the storage capacitor 20.
  • the storage capacitor 20 further includes a third electrode 118.
  • the third electrode 118 is disposed on the same layer as the gate layer 106.
  • the third electrode 118 is disposed on the same layer as the gate layer 106 or the source-drain layer 108.
  • the third electrode 118 is disposed on the same layer as the gate layer 106.
  • the three capacitors connected in parallel increases the total power of the storage capacitor 20.
  • the first electrode 115, the second electrode 117, or the third electrode 118 forming the storage capacitor 20 are all transparent electrodes.
  • the orthographic projection of the first electrode 115, the second electrode 117, or the third electrode 118 on the light emitting device layer 40 is located in the light emitting device layer 40.
  • the transparent setting of the storage capacitor increases the aperture ratio of the display panel and improves the display effect of the display panel.
  • FIG. 5 shows a method for manufacturing a display panel of the present application, which includes:
  • a raw material of the substrate 201 may be one of a glass substrate, a quartz substrate, and a resin substrate.
  • the array substrate is a flexible substrate, it is optionally an organic polymer.
  • the flexible material may be a polyimide film.
  • a thin film transistor unit and a storage capacitor are formed on the substrate.
  • a thin film transistor unit, a storage capacitor, and a switch unit of the display panel are formed on the substrate 201 at the same time.
  • the switch unit is not specifically described in one embodiment.
  • the steps include:
  • S201 forming a light-shielding layer, a buffer layer, and an active layer on the substrate;
  • a first metal layer is deposited on the substrate 201 and subjected to a patterning process to form a light shielding layer 202 of the thin film transistor unit and a first electrode 210 of the storage capacitor.
  • the metal material of the first metal layer may be molybdenum.
  • the buffer layer 203 covers the light-shielding layer 202.
  • the buffer layer 203 is mainly used for buffering the pressure between the film layer structures, and may also have a function of blocking water and oxygen.
  • an active layer film is formed on the buffer layer 203, and the active layer film is made of polysilicon.
  • a first photomask process is used for the active layer film, a first photoresist layer (not shown) is formed on the active layer film, a mask (not shown) is used for exposure, and development and first After the etching patterning process is performed, the active layer film is formed into the active layer 204 and the first electrode 215 shown in FIG. 7A, and the first photoresist layer is peeled off.
  • the first electrode 215 is disposed in the same layer as the active layer 204, and the active layer 204 is indium gallium zinc oxide (IGZO), which is a conductive semiconductor and is also a transparent material.
  • IGZO indium gallium zinc oxide
  • a gate insulating layer, a gate layer, and an inter-insulating layer are formed on the active layer.
  • a gate insulating layer 205 and a second metal layer are sequentially formed on the active layer 204.
  • the metal material of the second metal layer may generally be metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, or copper, or a combination of the above-mentioned metal materials.
  • the material of the second metal layer in this embodiment is molybdenum.
  • a second photomask process for the gate layer forming a second photoresist layer on the second metal layer, exposing using a mask (not shown), and developing and patterning processes after the second etching , Forming the gate layer and the gate insulating layer into a pattern as shown in FIG. 7B, and peeling off the second photoresist layer.
  • the gate insulating layer 205 and the gate layer 206 may be formed in a photomask process, that is, a pattern shown in FIG. 7B is formed;
  • An interlayer insulating layer 207 is deposited on the gate layer to block the gate layer 206 and the source / drain layer 208.
  • a material of the inter-insulating layer 207 is aluminum oxide.
  • the first insulating layer 216 and the inter-insulating layer 207 are disposed on the same layer, that is, the material of the first insulating layer 216 may also be aluminum trioxide.
  • the high density of alumina trioxide prevents the active layer 204, the gate insulating layer 205, and the gate layer 206 from being destroyed during etching.
  • aluminum trioxide has a high electrostatic force constant (K). When the area and spacing of the two electrode plates are not changed, the electrostatic force constant increases, which increases the total power of the storage capacitor 20.
  • a source-drain layer, a second electrode, a passivation layer, and a planarization layer are sequentially formed on the gate layer.
  • the source and drain electrodes 208 are formed on the inter-insulating layer 207.
  • the metal material of the source-drain layer 208 may generally be metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, copper, or titanium-aluminum alloy, or a combination of the foregoing metal materials.
  • the source-drain layer 208 is electrically connected to a doped region on the active layer 204 through a via.
  • the second electrode 217 of the storage capacitor 20 is simultaneously formed.
  • the second electrode 217 and the source-drain layer 208 are transparent metals.
  • the source-drain layer 208 and the second electrode 217 are manufactured by two processes, which are a transparent metal material and a non-transparent metal material, respectively.
  • the passivation layer 209 and the planarization layer 210 are formed on the source-drain layer 208.
  • the passivation layer 209 and the planarization layer 210 are used to ensure the flatness of the thin film transistor process.
  • An organic light emitting layer is formed on the thin film transistor unit and the storage capacitor.
  • the light emitting device layer 40 includes a pixel electrode layer 211 (ie, an anode layer 211), a light emitting layer 212, and a cathode layer 213 formed on the array substrate.
  • a pixel electrode layer 211 ie, an anode layer 211
  • a light emitting layer 212 ie, a light emitting layer 212
  • a cathode layer 213 formed on the array substrate.
  • the pixel electrode layer 211 is formed on the flat layer 210, and the pixel electrode layer 211 is mainly used to provide holes that absorb electrons.
  • the light emitting device is a bottom emission OLED device, so the pixel electrode layer 211 is a transparent metal electrode;
  • the material of the anode layer 211 may be selected from indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In2O3), and indium gallium oxide (IGO). ) Or at least one of aluminum zinc oxide (AZO).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • ZnO zinc oxide
  • IGO indium gallium oxide
  • AZO aluminum zinc oxide
  • the light emitting layer 212 is formed on the anode layer 211.
  • the light emitting layer 212 is divided into a plurality of light emitting units by a pixel definition layer 214, and each of the light emitting units corresponds to one anode.
  • the holes generated by the anode layer 211 absorb electrons generated by the cathode layer 213 and generate a light source in the light emitting layer 212.
  • the cathode layer 213 is formed on the light emitting layer 212.
  • the cathode layer 213 covers the light-emitting layer 212 and a pixel definition layer 212 on the array substrate.
  • the cathode layer 213 is a non-transparent material, and the light generated by the light emitting layer 212 is projected toward the substrate 201 through the cathode layer 213.
  • the light-emitting device layer 10 covers the storage capacitor 20. That is, the orthographic projection of the first electrode 215 and the second electrode 217 in the storage capacitor 20 on the light emitting device layer 40 is located in the light emitting device layer 40.
  • the second electrode 217 may also be formed in the same process as the pixel electrode layer 211.
  • the storage capacitor 20 is not covered by the light-emitting device layer 40, light emitted from the light-emitting device layer 40 can also be emitted through the storage capacitor 20, which increases the aperture ratio of the display panel.
  • the storage capacitor 20 may further include a third electrode 218.
  • the third electrode 218 is disposed on the same layer as the gate layer 206.
  • the third electrode 218 is disposed on the same layer as the gate layer 206 or the source-drain layer 208.
  • the third electrode 218 is disposed on the same layer as the gate layer 206.
  • the three capacitors connected in parallel increases the total power of the storage capacitor 20.
  • the display panel includes an array substrate including a substrate, a thin film transistor unit and a storage capacitor located on the substrate; a light emitting device layer located on the array substrate; The orthographic projection of the storage capacitor on the light emitting device layer is located in the light emitting device layer.
  • a storage capacitor region of an array substrate is made of a transparent metal material, and a light emitting device layer is provided on the storage capacitor, thereby increasing the aperture ratio of the display panel and improving the display effect of the display panel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提出了一种显示面板及其制作方法，所述显示面板包括阵列基板，包括基板、及位于所述基板上的薄膜晶体管单元和存储电容；位于所述阵列基板上的发光器件层。所述存储电容在所述发光器件层上的正投影位于所述发光器件层内。

Description

显示面板及其制作方法 技术领域
本申请涉及显示领域，特别涉及一种显示面板及其制作方法。
 背景技术
在平板显示技术中，有机发光二极管（Organic Light-Emitting Diode，OLED）显示器具有轻薄、主动发光、响应速度快、可视角大、色域宽、亮度高和功耗低等众多优点，逐渐成为继液晶显示器后的第三代显示技术。
随着显示面板的发展，对于底发光型OLED显示面板，阵列基板中的开关单元、薄膜晶体管单元及存储电容的存在，导致像素单元中开口率的限制，满足不了目前高分辨率显示面板的需求。
因此，目前亟需一种显示面板以解决上述问题。
 技术问题
本申请提供一种显示面板及其制作方法，以解决现有显示面板开口率较低的技术问题。
 技术解决方案
本申请提供了一种显示面板，其包括：
阵列基板，包括基板、及位于所述基板上的薄膜晶体管单元和存储电容；
位于所述阵列基板上的发光器件层；
其中，所述存储电容在所述发光器件层上的正投影位于所述发光器件层内。
在本申请的显示面板中，所述存储电容包括位于所述基板上的第一电极、位于所述第一电极上的第一绝缘层、位于所述第一绝缘层上的第二电极；
其中，所述第一电极和所述第二电极由透明材料制成。
在本申请的显示面板中，所述第一绝缘层包括三氧化二铝。
在本申请的显示面板中，所述薄膜晶体管单元包括：
位于所述基板上的遮光层、位于所述遮光层上的缓冲层、位于所述缓冲层上的有源层、位于所述有源层上的栅绝缘层、位于所述栅绝缘层上的栅极层、位于所述栅极层上的间绝缘层、位于所述间绝缘层上的源漏极层、位于所述源漏极层上的钝化层、位于所述钝化层上的平坦层、及位于所述平坦层上的像素电极层；
其中，所述第一电极与所述有源层同层设置；
所述第一绝缘层与所述间绝缘层同层设置；
所述第二电极与所述源漏极层或所述像素电极层在同一道光罩工艺中形成。
在本申请的显示面板中，所述存储电容还包括第三电极，所述第三电极由由透明材料制成；
其中，当所述第二电极与所述源漏极层同层设置时，所述第三电极与所述栅极层同层设置；
当所述第二电极与所述像素电极层同层设置时，所述第三电极与所述栅极层或所述源漏极层同层设置。
本申请还提出了一种显示面板的制作方法，其包括：
提供一基板；
在所述基板上形成薄膜晶体管单元和存储电容；
在所述薄膜晶体管单元及所述存储电容上形成发光器件层；
其中，所述存储电容在所述发光器件层上的正投影位于所述发光器件层内。
在本申请的制作方法中，所述存储电容包括位于所述基板上的第一电极、位于所述第一电极上的第一绝缘层、位于所述第一绝缘层上的第二电极；
其中，所述第一电极和所述第二电极由透明材料制成。
在本申请的制作方法中，所述第一绝缘层包括三氧化二铝。
在本申请的制作方法中，所述薄膜晶体管单元包括；
位于所述基板上的遮光层、位于所述遮光层上的缓冲层、位于所述缓冲层上的有源层、位于所述有源层上的栅绝缘层、位于所述栅绝缘层上的栅极层、位于所述栅极层上的间绝缘层、位于所述间绝缘层上的源漏极层、位于所述源漏极层上的钝化层、位于所述钝化层上的平坦层、及位于所述平坦层上的像素电极层；
其中，所述第一电极与所述有源层同层设置；
所述第一绝缘层与所述间绝缘层同层设置；
所述第二电极与所述源漏极层或所述像素电极层在同一道光罩工艺中形成。
在本申请的制作方法中，所述存储电容还包括第三电极，所述第三电极由由透明材料制成；
其中，当所述第二电极与所述源漏极层同层设置时，所述第三电极与所述栅极层同层设置；
当所述第二电极与所述像素电极层同层设置时，所述第三电极与所述栅极层或所述源漏极层同层设置。
本申请还提出了一种显示面板，其包括：
阵列基板，包括基板、及位于所述基板上的薄膜晶体管单元和存储电容；
位于所述阵列基板上的发光器件层；
其中，所述存储电容在所述发光器件层上的正投影位于所述发光器件层内；
所述存储电容包括位于所述基板上的第一电极、位于所述第一电极上的第一绝缘层、位于所述第一绝缘层上的第二电极；
所述第一电极和所述第二电极由透明金属材料制成
在本申请的显示面板中，所述第一绝缘层包括三氧化二铝。
在本申请的显示面板中，所述薄膜晶体管单元包括：
位于所述基板上的遮光层、位于所述遮光层上的缓冲层、位于所述缓冲层上的有源层、位于所述有源层上的栅绝缘层、位于所述栅绝缘层上的栅极层、位于所述栅极层上的间绝缘层、位于所述间绝缘层上的源漏极层、位于所述源漏极层上的钝化层、位于所述钝化层上的平坦层、及位于所述平坦层上的像素电极层；
其中，所述第一电极与所述有源层同层设置；
所述第一绝缘层与所述间绝缘层同层设置；
所述第二电极与所述源漏极层或所述像素电极层在同一道光罩工艺中形成。
在本申请的显示面板中，所述存储电容还包括第三电极，所述第三电极由透明材料制成；
其中，当所述第二电极与所述源漏极层同层设置时，所述第三电极与所述栅极层同层设置；
当所述第二电极与所述像素电极层同层设置时，所述第三电极与所述栅极层或所述源漏极层同层设置。
 有益效果
本申请通过利用透明金属材料制作阵列基板的存储电容区，并在所述存储电容上设置发光器件层，增加了显示面板的开口率，提高了显示面板的显示效果。
 附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一种显示面板的膜层结构图
图2为本申请实施例一显示面板的膜层结构图；
图3为本申请实施例二显示面板的膜层结构图；
图4为本申请实施例三显示面板的膜层结构图；
图5为本申请一种显示面板制作方法的工步骤图；
图6为本申请一种显示面板制作方法的另一种工艺步骤图；
图7A~7D为本申请一种显示面板制作方法工艺流程图；
图8为本申请一种显示面板的另一膜层结构图。
 本发明的实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
图1所示为发明提供一种显示面板的膜层结构图，所述显示面板包括阵列基板，所述阵列基板包括基板101、及位于所述基板101上的薄膜晶体管层、及位于所述薄膜晶体管层上的发光器件层40；其中，所述薄膜晶体管层包括薄膜晶体管单元10、存储电容20、及开关单元30，所述存储电容20在所述发光器件层40上的正投影位于所述发光器件层40内。
本实施例中，图1中的开关单元30不作具体介绍。
如图2所示，所述基板101的原材料可以为玻璃基板、石英基板、树脂基板等中的一种；进一步的，当所述阵列基板为柔性基板时，可选地可以为有机聚合物；在一种实施例中，所述柔性材料可以为聚酰亚胺薄膜。
所述薄膜晶体管单元10包括ESL（蚀刻阻挡层型）、BCE（背沟道蚀刻型）或Top-gate（顶栅薄膜晶体管型）结构，具体没有限制。例如顶栅薄膜晶体管型包括：遮光层102、缓冲层103、有源层104、栅绝缘层105、栅极层106、间绝缘层107、源漏极层108以、钝化层109及平坦化层。
所述遮光层102形成于所述基板101上，主要用于遮挡光源进行薄膜晶体管单元10，影响薄膜晶体管的驱动效果。
所述缓冲层103形成于所述遮光层102上，主要用于缓冲膜层质结构之间的压力，并且还可以具有一定阻水氧的功能。
所述有源层104形成于所述缓冲层103上，所述有源层104包括经离子掺杂的掺杂区（未画出）。所述有源层为铟镓锌氧化物（IGZO），即导电的半导体，同时也是透明材料。
所述栅绝缘层105形成于所述有源层104上。在一种实施例中，所述间绝缘层107将所述有源层104覆盖，所述间绝缘层107用于将所述有源层104与其他金属层隔离。
所述栅极层106形成于所述栅绝缘层105上，所述栅极层105的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种金属材料的组合物。在一种实施例中，所述栅极层106的金属材料可以为钼。
所述间绝缘层107形成于所述栅极层106上。在一种实施例中，所述间绝缘层107将所述栅极层106覆盖，所述栅绝缘层105主要用于将所述栅极层106和所述源漏极层108隔离。
所述源漏极层108形成于所述间绝缘层107上，所述源漏极层108的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属，也可以使用上述几种金属材料的组合物。所述源漏极层108通过过孔与所述有源层104上的掺杂区电连接。
所述钝化层109及所述平坦化层110形成于所述源漏极层108上，所述钝化层109用于保证所述薄膜晶体管工艺上的平整性。
所述发光器件层包括形成于所述阵列基板上的像素电极层111（即阳极层111）、发光层112及阴极层113。
所述像素电极层111形成于所述平坦层110上，所述像素电极层111主要用于提供吸收电子的空穴。
在一种实施例中，发光器件（OLED）为底发射型OLED器件，因此所述像素电极层111为透明的金属电极。
在一种实施例中，所述阳极层111的材料可选为铟锡氧化物（ITO）、氧化铟锌（IZO）、氧化锌（ZnO）、氧化铟（In2O3）、铟镓氧化物（IGO）或氧化锌铝（AZO）中的至少一种；
所述发光层112形成于所述阳极层111上，所述发光层112被像素定义层114分隔成多个发光单元，每一所述发光单元对应一所述阳极。所述阳极层111产生的空穴吸收所述阴极层113产生电子，并在所述发光层112中产生光源。
所述阴极层113形成于所述发光层112上，所述阴极层113覆盖所述发光层112及位于所述阵列基板上的像素定义层112。在一种实施例中，所述阴极层113为非透明材料，使发光层112产生的光线经过所述阴极层113向所述基板101方向投射。
如图2所示，所述存储电容20包括位于所述基板101上的第一电极115、位于所述第一电极115上的第一绝缘层116、位于所述第一绝缘层116上的第二电极117。
在一种实施例中，所述第一电极115与所述有源层104同层设置，即与所述有源层104在同一道光罩工艺中形成。由于所述第一电极115与有源层104由同一种材料构成，因此本实施例中的所述第一电极115为透明电极。同理，所述第一绝缘层116与所述间绝缘层107同层设置；
如图2所示，所述第二电极117与所述源漏极层108同层设置。此实施例中所述源漏极层108及所述第二电极117采用透明金属材料进行制作。或者，所述源漏极层108与所述第二电极117利用两道制程进行制作，分别为透明金属材料和非透明金属材料。
如图3所示，所述第二电极117还可以与所述像素电极层111同层设置。
请参阅图2和图3，所述第一绝缘层116将所述第一电极115覆盖，充当了蚀刻阻挡层，避免第二电极117被后续蚀刻工艺破坏。在一种实施例中，所述第一绝缘层113包括三氧化二铝；
在一种实施例中，所述间绝缘层107的材料可以为三氧化二铝。三氧化二铝的高致密性较好的避免了所述有源层104、所述栅绝缘层105及所述栅极层106在进行蚀刻时被破坏。另外，三氧化二铝具有较高的静电力常数（K），在两块电极板面积与间距不变的情况下，静电力常数的增加了，增加了存储电容20的总电量。
在一种实施例中，所述存储电容20还包括第三电极118。
当所述第二电极117与所述源漏极层108同层设置时，所述第三电极118与所述栅极层106同层设置。当所述第二电极117与所述像素电极层111同层设置时，所述第三电极118与所述栅极层106或所述源漏极层108同层设置。
如图4所示，当所述第二电极117与所述源漏极层108同层设置时，所述第三电极118与所述栅极层106同层设置。与图2或图3相比，三个并列连接的电容，增加了存储电容20的总电量。
在一种实施例中，形成所述存储电容20的所述第一电极115、所述第二电极117或所述第三电极118，均为透明电极。所述第一电极115、所述第二电极117或所述第三电极118在所述发光器件层40上的正投影位于所述发光器件层40内。在满足高解析度面板对高电容的需求下，存储电容透明化的设置，增加了显示面板的开口率，提高了显示面板的显示效果。
图5所示为本申请一种显示面板的制作方法，其包括：
S10、提供一基板。
本实施例中，所述基板201的原材料可以为玻璃基板、石英基板、树脂基板等中的一种。当所述阵列基板为柔性基板时，可选地为有机聚合物。在一种实施例中，所述柔性材料可以为聚酰亚胺薄膜。
S20、在所述基板上形成薄膜晶体管单元和存储电容。
在本步骤中，主要在所述基板201上同时形成所述显示面板的薄膜晶体管单元、存储电容及开关单元，其中开关单元在一种实施例中不作具体介绍。
如图6所示，具体包括步骤：
S201、在所述基板上形成遮光层、缓冲层及有源层；
如图7A所示，在所述基板201上沉积第一金属层，经图案化处理，以形成所述薄膜晶体管单元的遮光层202及所述存储电容的第一电极210。
在一种实施例中，所述第一金属层的金属材料可以为钼。
所述缓冲层203覆盖所述遮光层202，所述缓冲层203主要用于缓冲膜层结构之间的压力，并且还可以具有一定阻水氧的功能。
首先，在所述缓冲层203上形成一有源层薄膜，所述有源层薄膜由多晶硅构成。对所述有源层薄膜使用第一光罩制程工艺，在所述有源层薄膜上形成第一光阻层（未画出），采用掩模板（未画出）曝光，经显影以及第一蚀刻的构图工艺处理后，使所述有源层薄膜形成图7A所示的有源层204和所述第一电极215，并剥离所述第一光阻层。
所述第一电极215与所述有源层204同层设置，所述有源层204为铟镓锌氧化物（IGZO），即导电的半导体，同时也是透明材料。
S202、在所述有源层上形成栅绝缘层、栅极层及间绝缘层。
本步骤中，在所述有源层204上依次形成栅绝缘层205、第二金属层。所述第二金属层的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种金属材料的组合物。在一种实施例中，本实施例所述第二金属层的材料为钼。
对所述栅极层使用第二光罩制程工艺，在所述第二金属层上形成第二光阻层，采用掩模板（未画出）曝光，经显影以及第二蚀刻的构图工艺处理后，使所述栅极层和所述栅绝缘层形成如图7B所示的图案，剥离所述第二光阻层。
所述栅绝缘层205及所述栅极层206，可以在一道光罩工艺中形成，即形成图7B所示的图案；
在所述沉积一层间绝缘层207，以阻隔所述栅极层206和源漏极层208。在一种实施例中，所述间绝缘层207的材料为三氧化二铝。
所述第一绝缘层216与所述间绝缘层207同层设置，即所述第一绝缘层216的材料也可以为三氧化二铝。三氧化二铝的高致密性较好的避免了所述有源层204、所述栅绝缘层205及所述栅极层206在进行蚀刻时被破坏。另外，三氧化二铝具有较高的静电力常数（K），在两块电极板面积与间距不变的情况下，静电力常数的增加了，增加了存储电容20的总电量。
S203、在所述栅极层上依次形成源漏极层、第二电极、钝化层及平坦化层。
如图7C所示，所述源漏极208形成于所述间绝缘层207上。所述源漏极层208的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属，也可以使用上述几种金属材料的组合物。所述源漏极层208通过过孔与所述有源层204上的掺杂区电连接。
在形成所述源漏极层208时同时形成所述存储电容20的所述第二电极217。在一种实施例中，所述第二电极217与所述源漏极层208为透明金属。或者，所述源漏极层208与所述第二电极217利用两道制程进行制作，分别为透明金属材料和非透明金属材料。
所述钝化层209及所述平坦化层210形成于所述源漏极层208上所述钝化层209及所述平坦化层210用于保证所述薄膜晶体管工艺上的平整性。
S30、在薄膜晶体管单元及存储电容上形成有机发光层。
所述发光器件层40包括形成于所述阵列基板上的像素电极层211（即阳极层211）、发光层212及阴极层213。
所述像素电极层211形成于所述平坦层210上，所述像素电极层211主要用于提供吸收电子的空穴。在一种实施例中，发光器件（OLED）为底发射型OLED器件，因此所述像素电极层211为透明的金属电极；
在一种实施例中，所述阳极层211的材料可选为铟锡氧化物（ITO）、氧化铟锌（IZO）、氧化锌（ZnO）、氧化铟（In2O3）、铟镓氧化物（IGO）或氧化锌铝（AZO）中的至少一种。
所述发光层212形成于所述阳极层211上，所述发光层212被像素定义层214分隔成多个发光单元，每一所述发光单元对应一所述阳极。所述阳极层211产生的空穴吸收所述阴极层213产生电子，并在所述发光层212中产生光源。
所述阴极层213形成于所述发光层212上。所述阴极层213覆盖所述发光层212及位于所述阵列基板上的像素定义层212。在一种实施例中，所述阴极层213为非透明材料，使发光层212产生的光线经过所述阴极层213向所述基板201方向投射。
在一种实施例中，所述发光器件层10覆盖所述存储电容20。即所述存储电容20中的所述第一电极215及所述第二电极217在所述发光器件层40上的正投影位于所述发光器件层40内。
如图7D所示，所述第二电极217还可以与所述像素电极层211在同一道工艺中形成。虽然所述存储电容20未被所述发光器件层40覆盖，但发光器件层40发出的光线也能通过所述存储电容20射出，增加了显示面板的开口率。
另外，所述存储电容20还可以包括第三电极218。
即当所述第二电极217与所述源漏极层208同层设置时，所述第三电极218与所述栅极层206同层设置。当所述第二电极217与所述像素电极层211同层设置时，所述第三电极218与所述栅极层206或所述源漏极层208同层设置。
如图8所示，当所述第二电极217与所述源漏极层208同层设置时，所述第三电极218与所述栅极层206同层设置。与图2或图3相比，三个并列连接的电容，增加了存储电容20的总电量。
本申请提出了一种显示面板及其制作方法，所述显示面板包括阵列基板，包括基板、及位于所述基板上的薄膜晶体管单元和存储电容；位于所述阵列基板上的发光器件层；其中，所述存储电容在所述发光器件层上的正投影位于所述发光器件层内。本申请通过利用透明金属材料制作阵列基板的存储电容区，并在所述存储电容上设置发光器件层，增加了显示面板的开口率，提高了显示面板的显示效果。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (14)

  1. 一种显示面板，其包括：
    阵列基板，包括基板、及位于所述基板上的薄膜晶体管单元和存储电容；
    位于所述阵列基板上的发光器件层；
    其中，所述存储电容在所述发光器件层上的正投影位于所述发光器件层内。
  2. 根据权利要求1所述的显示面板，其中，所述存储电容包括位于所述基板上的第一电极、位于所述第一电极上的第一绝缘层、位于所述第一绝缘层上的第二电极；
    其中，所述第一电极和所述第二电极由透明金属材料制成。
  3. 根据权利要求2所述的显示面板，其中，所述第一绝缘层包括三氧化二铝。
  4. 根据权利要求2所述的显示面板，其中，所述薄膜晶体管单元包括：
    位于所述基板上的遮光层、位于所述遮光层上的缓冲层、位于所述缓冲层上的有源层、位于所述有源层上的栅绝缘层、位于所述栅绝缘层上的栅极层、位于所述栅极层上的间绝缘层、位于所述间绝缘层上的源漏极层、位于所述源漏极层上的钝化层、位于所述钝化层上的平坦层、及位于所述平坦层上的像素电极层；
    其中，所述第一电极与所述有源层同层设置；
    所述第一绝缘层与所述间绝缘层同层设置；
    所述第二电极与所述源漏极层或所述像素电极层在同一道光罩工艺中形成。
  5. 根据权利要求4所述的显示面板，其中，所述存储电容还包括第三电极，所述第三电极由透明材料制成；
    其中，当所述第二电极与所述源漏极层同层设置时，所述第三电极与所述栅极层同层设置；
    当所述第二电极与所述像素电极层同层设置时，所述第三电极与所述栅极层或所述源漏极层同层设置。
  6. 一种显示面板的制作方法，其包括：
    提供一基板；
    在所述基板上形成薄膜晶体管单元和存储电容；
    在所述薄膜晶体管单元及所述存储电容上形成发光器件层；
    其中，所述存储电容在所述发光器件层上的正投影位于所述发光器件层内。
  7. 根据权利要求6所述的制作方法，其中，所述存储电容包括位于所述基板上的第一电极、位于所述第一电极上的第一绝缘层、位于所述第一绝缘层上的第二电极；
    其中，所述第一电极和所述第二电极由透明金属材料制成。
  8. 根据权利要求7所述的制作方法，其中，所述第一绝缘层包括三氧化二铝。
  9. 根据权利要求7所述的制作方法，其中，所述薄膜晶体管单元包括：
    位于所述基板上的遮光层、位于所述遮光层上的缓冲层、位于所述缓冲层上的有源层、位于所述有源层上的栅绝缘层、位于所述栅绝缘层上的栅极层、位于所述栅极层上的间绝缘层、位于所述间绝缘层上的源漏极层、位于所述源漏极层上的钝化层、位于所述钝化层上的平坦层、及位于所述平坦层上的像素电极层；
    其中，所述第一电极与所述有源层同层设置；
    所述第一绝缘层与所述间绝缘层同层设置；
    所述第二电极与所述源漏极层或所述像素电极层在同一道光罩工艺中形成。
  10. 根据权利要求9所述的制作方法，其中，所述存储电容还包括第三电极，所述第三电极由透明材料制成；
    其中，当所述第二电极与所述源漏极层同层设置时，所述第三电极与所述栅极层同层设置；
    当所述第二电极与所述像素电极层同层设置时，所述第三电极与所述栅极层或所述源漏极层同层设置。
  11. 一种显示面板，其包括：
    阵列基板，包括基板、及位于所述基板上的薄膜晶体管单元和存储电容；
    位于所述阵列基板上的发光器件层；
    其中，所述存储电容在所述发光器件层上的正投影位于所述发光器件层内；
    所述存储电容包括位于所述基板上的第一电极、位于所述第一电极上的第一绝缘层、位于所述第一绝缘层上的第二电极；
    所述第一电极和所述第二电极由透明金属材料制成
  12. 根据权利要求11所述的显示面板，其中，所述第一绝缘层包括三氧化二铝。
  13. 根据权利要求11所述的显示面板，其中，所述薄膜晶体管单元包括：
    位于所述基板上的遮光层、位于所述遮光层上的缓冲层、位于所述缓冲层上的有源层、位于所述有源层上的栅绝缘层、位于所述栅绝缘层上的栅极层、位于所述栅极层上的间绝缘层、位于所述间绝缘层上的源漏极层、位于所述源漏极层上的钝化层、位于所述钝化层上的平坦层、及位于所述平坦层上的像素电极层；
    其中，所述第一电极与所述有源层同层设置；
    所述第一绝缘层与所述间绝缘层同层设置；
    所述第二电极与所述源漏极层或所述像素电极层在同一道光罩工艺中形成。
  14. 根据权利要求13所述的显示面板，其中，所述存储电容还包括第三电极，所述第三电极由透明材料制成；
    其中，当所述第二电极与所述源漏极层同层设置时，所述第三电极与所述栅极层同层设置；
    当所述第二电极与所述像素电极层同层设置时，所述第三电极与所述栅极层或所述源漏极层同层设置。
PCT/CN2018/113274 2018-09-03 2018-11-01 显示面板及其制作方法 Ceased WO2020047978A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019528120A JP6959337B2 (ja) 2018-09-03 2018-11-01 表示パネル及びその製造方法
US16/326,718 US11152443B2 (en) 2018-09-03 2018-11-01 Display panel having a storage capacitor and method of fabricating same
EP18903047.1A EP3848972B1 (en) 2018-09-03 2018-11-01 DISPLAY PANEL AND ITS MANUFACTURING PROCESS
KR1020207011833A KR102508708B1 (ko) 2018-09-03 2018-11-01 디스플레이 패널 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811019500.4A CN109166896A (zh) 2018-09-03 2018-09-03 显示面板及其制作方法
CN201811019500.4 2018-09-03

Publications (1)

Publication Number Publication Date
WO2020047978A1 true WO2020047978A1 (zh) 2020-03-12

Family

ID=64893849

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/113274 Ceased WO2020047978A1 (zh) 2018-09-03 2018-11-01 显示面板及其制作方法

Country Status (6)

Country Link
US (1) US11152443B2 (zh)
EP (1) EP3848972B1 (zh)
JP (1) JP6959337B2 (zh)
KR (1) KR102508708B1 (zh)
CN (1) CN109166896A (zh)
WO (1) WO2020047978A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111684602B (zh) 2019-01-11 2024-04-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN110085678A (zh) * 2019-04-18 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
CN110047892A (zh) * 2019-04-22 2019-07-23 深圳市华星光电半导体显示技术有限公司 白光有机发光二极管显示器
CN110211994B (zh) * 2019-05-17 2021-11-02 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、有机发光二极管显示器
CN110323262B (zh) * 2019-07-08 2021-10-12 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN110415662B (zh) * 2019-07-18 2021-01-01 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路
CN110398863A (zh) * 2019-07-22 2019-11-01 深圳市华星光电半导体显示技术有限公司 显示面板
CN110491907A (zh) * 2019-07-26 2019-11-22 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN110534549A (zh) 2019-08-08 2019-12-03 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN110491886A (zh) * 2019-08-23 2019-11-22 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN110660356B (zh) 2019-09-30 2021-03-19 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110707101A (zh) * 2019-10-16 2020-01-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN110728919B (zh) * 2019-10-25 2022-04-08 京东方科技集团股份有限公司 透明显示面板及其制作方法、显示装置
CN110993644A (zh) * 2019-11-06 2020-04-10 深圳市华星光电半导体显示技术有限公司 Oled显示面板及制备方法
CN111223876B (zh) * 2019-11-06 2022-12-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
CN110838511A (zh) * 2019-11-25 2020-02-25 深圳市华星光电半导体显示技术有限公司 Oled显示装置及其形成方法
CN110890408B (zh) * 2019-11-28 2022-08-19 京东方科技集团股份有限公司 一种显示面板、显示装置
CN111180491B (zh) * 2020-01-02 2023-04-07 京东方科技集团股份有限公司 显示装置及其显示面板、显示面板的制作方法
CN111312077A (zh) * 2020-03-03 2020-06-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111354775B (zh) * 2020-03-23 2022-10-21 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN111613633A (zh) * 2020-05-26 2020-09-01 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN212033021U (zh) * 2020-06-29 2020-11-27 京东方科技集团股份有限公司 Tft基板及显示装置
CN112713179A (zh) * 2020-12-30 2021-04-27 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN112786667B (zh) * 2021-01-05 2024-11-15 深圳市华星光电半导体显示技术有限公司 Amoled显示面板及其制备方法
CN113745246B (zh) * 2021-08-16 2023-10-03 深圳市华星光电半导体显示技术有限公司 基板及显示面板
CN113394262B (zh) * 2021-08-18 2022-04-12 深圳市华星光电半导体显示技术有限公司 显示面板
CN113659095A (zh) * 2021-09-10 2021-11-16 福建华佳彩有限公司 一种oled器件支撑柱的结构及其制作方法
US12250853B2 (en) * 2021-10-25 2025-03-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device with connected shielding layer and gate electrode layer and manufacturing method thereof
US12520683B2 (en) 2022-10-28 2026-01-06 Hefei Boe Joint Technology Co., Ltd. Multi-control area display substrate and driving method thereof, display device
JP2025534915A (ja) 2022-10-28 2025-10-21 京東方科技集團股▲ふん▼有限公司 表示基板及び表示装置
WO2024087401A1 (zh) 2022-10-28 2024-05-02 京东方科技集团股份有限公司 显示基板和显示装置
CN115942809A (zh) * 2022-12-27 2023-04-07 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456763A (zh) * 2012-06-01 2013-12-18 三星显示有限公司 有机发光二极管显示器
CN103515395A (zh) * 2012-06-14 2014-01-15 株式会社日本显示器 显示装置及其制造方法
CN104517996A (zh) * 2013-10-08 2015-04-15 乐金显示有限公司 显示装置及其制造方法
CN104681566A (zh) * 2013-11-27 2015-06-03 乐金显示有限公司 用于显示装置的阵列基板及其制造方法
US20160005802A1 (en) * 2014-07-04 2016-01-07 Samsung Display Co., Ltd. Organic light emitting display devices
CN107808895A (zh) * 2017-10-24 2018-03-16 深圳市华星光电半导体显示技术有限公司 透明oled显示器及其制作方法
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP2009200336A (ja) * 2008-02-22 2009-09-03 Sony Corp 自発光型表示装置
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR102070952B1 (ko) * 2013-05-06 2020-01-30 삼성디스플레이 주식회사 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치
KR20150019989A (ko) 2013-08-12 2015-02-25 엘지디스플레이 주식회사 유기 발광 디스플레이 장치용 어레이 기판 및 이의 제조 방법
JP2015176800A (ja) * 2014-03-17 2015-10-05 株式会社ジャパンディスプレイ 発光表示装置
KR102166341B1 (ko) * 2014-09-05 2020-10-16 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102315094B1 (ko) * 2014-11-13 2021-10-20 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
US9947737B2 (en) * 2015-03-09 2018-04-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structure having high aperture ratio and circuit
KR102556027B1 (ko) * 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
KR102635062B1 (ko) * 2016-09-30 2024-02-07 엘지디스플레이 주식회사 유기 화합물과 이를 이용한 발광다이오드 및 유기발광다이오드 표시장치
KR101849590B1 (ko) * 2016-10-31 2018-05-31 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10446633B2 (en) 2017-10-24 2019-10-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Transparent OLED display with transparent storage capacitor and manufacturing method thereof
CN108428730B (zh) * 2018-05-16 2021-01-26 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN108764081B (zh) * 2018-05-17 2021-03-16 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456763A (zh) * 2012-06-01 2013-12-18 三星显示有限公司 有机发光二极管显示器
CN103515395A (zh) * 2012-06-14 2014-01-15 株式会社日本显示器 显示装置及其制造方法
CN104517996A (zh) * 2013-10-08 2015-04-15 乐金显示有限公司 显示装置及其制造方法
CN104681566A (zh) * 2013-11-27 2015-06-03 乐金显示有限公司 用于显示装置的阵列基板及其制造方法
US20160005802A1 (en) * 2014-07-04 2016-01-07 Samsung Display Co., Ltd. Organic light emitting display devices
CN107808895A (zh) * 2017-10-24 2018-03-16 深圳市华星光电半导体显示技术有限公司 透明oled显示器及其制作方法
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3848972A4 *

Also Published As

Publication number Publication date
US20210183977A1 (en) 2021-06-17
KR20200055774A (ko) 2020-05-21
KR102508708B1 (ko) 2023-03-09
CN109166896A (zh) 2019-01-08
JP2020536262A (ja) 2020-12-10
EP3848972A4 (en) 2022-06-01
US11152443B2 (en) 2021-10-19
EP3848972B1 (en) 2025-12-31
EP3848972A1 (en) 2021-07-14
JP6959337B2 (ja) 2021-11-02

Similar Documents

Publication Publication Date Title
US11152443B2 (en) Display panel having a storage capacitor and method of fabricating same
TWI671898B (zh) 有機發光二極體顯示器
CN104022123B (zh) 一种柔性显示基板及其制备方法、柔性显示装置
JP6874167B2 (ja) Ｏｌｅｄ表示パネル及びその製造方法
US9062852B2 (en) Organic light emitting display panel and method of manufacturing the same
CN109378326B (zh) 显示面板及其制作方法
CN109585520B (zh) 显示面板及显示模组、电子装置
TWI683164B (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
WO2020206721A1 (zh) 显示面板及制作方法、显示模组
WO2020206810A1 (zh) 双面显示面板及其制备方法
KR102152846B1 (ko) 유기전계 발광소자 및 이의 제조 방법
WO2019242600A1 (zh) 有机电致发光显示面板、其制作方法及显示装置
WO2020228149A1 (zh) 显示面板及其制作方法
WO2020113760A1 (zh) 显示面板及其制作方法、显示模组
CN110289307A (zh) 薄膜晶体管驱动背板及其制备方法、显示面板
CN110391283A (zh) 有机发光显示面板和有机发光显示装置
CN111415963B (zh) 显示面板及其制备方法
CN110416274B (zh) 一种基板及其制备方法和oled显示面板
CN210403734U (zh) 一种显示基板、显示装置
CN112103398B (zh) 一种显示面板
WO2023184402A9 (zh) 显示基板及其制作方法、显示面板
WO2020206778A1 (zh) 有机发光二极管显示装置及其制造方法
US12604621B2 (en) Display panel and display device
KR20080061547A (ko) 평판표시패널 및 그 제조방법

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019528120

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18903047

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20207011833

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018903047

Country of ref document: EP

Effective date: 20210406

WWG Wipo information: grant in national office

Ref document number: 2018903047

Country of ref document: EP