WO2020129508A1 - 積層体、成膜方法及び成膜装置 - Google Patents

積層体、成膜方法及び成膜装置 Download PDF

Info

Publication number
WO2020129508A1
WO2020129508A1 PCT/JP2019/045034 JP2019045034W WO2020129508A1 WO 2020129508 A1 WO2020129508 A1 WO 2020129508A1 JP 2019045034 W JP2019045034 W JP 2019045034W WO 2020129508 A1 WO2020129508 A1 WO 2020129508A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor
mist
film forming
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/045034
Other languages
English (en)
French (fr)
Inventor
洋 橋上
渡部　武紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to CN201980082989.6A priority Critical patent/CN113243043B/zh
Priority to EP19898090.6A priority patent/EP3901994B1/en
Priority to US17/414,073 priority patent/US12074078B2/en
Priority to KR1020217017796A priority patent/KR102705141B1/ko
Publication of WO2020129508A1 publication Critical patent/WO2020129508A1/ja
Anticipated expiration legal-status Critical
Priority to US18/767,382 priority patent/US20240363468A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
    • H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2918—Materials being semiconductor metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3234—Materials thereof being oxide semiconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials

Definitions

  • the present invention relates to a stacked body including a semiconductor film having a corundum structure, a method for forming a semiconductor film, and a film forming apparatus.
  • a semiconductor device using gallium oxide (Ga 2 O 3 ) having a large bandgap has attracted attention as a next-generation switching element capable of realizing high breakdown voltage, low loss, and high heat resistance. Applications to light emitting and receiving elements are expected.
  • mist Chemical Vapor Deposition in which crystals are grown on a substrate using a mist-like (atomized) raw material.
  • gallium oxide having a corundum structure also referred to as ⁇ -gallium oxide or ⁇ -Ga 2 O 3
  • Patent Document 1 a gallium compound such as gallium acetylacetonate is dissolved in an acid such as hydrochloric acid to form a precursor, and fine particles of the raw material are generated by atomizing the precursor, and the raw material fine particles and a carrier gas are mixed.
  • Air is supplied to the surface of a corundum-structured substrate such as sapphire, and a raw material mist is reacted to epitaxially grow a single-oriented gallium oxide thin film on the substrate.
  • Patent Document 1 describes that a conductive ⁇ -gallium oxide thin film doped with Sn is formed on a c-plane sapphire substrate to obtain a minimum electrical resistivity of 2000 m ⁇ cm.
  • Patent Document 2 describes an ⁇ -gallium oxide thin film doped with Ge on a c-plane sapphire substrate.
  • Non-Patent Document 1 describes that an ⁇ -gallium oxide thin film doped with Sn was formed on a c-plane sapphire substrate to obtain an electrical resistivity of 200 m ⁇ cm.
  • the present invention has been made to solve the above problems, and provides a laminated body including a semiconductor having a low-resistance corundum structure and a semiconductor film having a low-resistance corundum structure. It is an object of the present invention to provide a film forming method and a film forming apparatus capable of obtaining a semiconductor film having a low resistance corundum structure.
  • the present invention has been made in order to achieve the above-mentioned object, and a semiconductor film provided on a crystal substrate and a main surface of the crystal substrate, and containing as a main component an oxide semiconductor containing a dopant and having a corundum structure.
  • a Si concentration in the oxide semiconductor is 5.0 ⁇ 10 20 cm ⁇ 3 or less
  • a resistivity of the semiconductor film is 150 m ⁇ cm or less.
  • a laminated body in which the main surface of the semiconductor film is the c-plane can be formed.
  • a stacked body in which the dopant is at least one selected from Sn, Ge, or Si can be formed, and further, a stacked body in which the dopant is Sn can be formed.
  • a stacked body can be obtained in which the carrier mobility in the semiconductor film is 20 cm 2 /Vs or more and the carrier density is 1.0 ⁇ 10 18 /cm 3 or more.
  • the oxide semiconductor may be a laminated body containing Ga, In or Al, and further, the oxide semiconductor may be a laminated body containing at least Ga.
  • a semiconductor device including at least a semiconductor and an electrode, which includes at least a part of the stacked body as the semiconductor, and a semiconductor system including the semiconductor device can be provided. ..
  • a step of forming an air-fuel mixture containing at least a mist-ized metal oxide precursor, a carrier gas, and a dopant And thermally forming the semiconductor film on the substrate by subjecting the air-fuel mixture to heat reaction with the air-fuel mixture.
  • a membrane method is provided.
  • a semiconductor film having a low resistivity suitable for semiconductor device applications can be formed.
  • the non-silicone resin is polyethylene, polypropylene, vinyl chloride, polystyrene, polyvinyl acetate, urethane resin, fluororesin, acrylonitrile butadiene styrene resin, acrylic resin, polyamide, polyimide, polyamideimide, nylon, acetal resin, polycarbonate.
  • Polyphenylene ether polyester, polyethylene terephthalate, polybutylene terephthalate, polyolefin, polyphenylene sulfide, polysulfone, polyether sulfone, polyarylate, or polyether ether ketone.
  • the non-silicone resin may be a film forming method containing a fluororesin.
  • a mist forming section for forming a mist by forming a mist from the raw material solution
  • a carrier gas supply section for supplying a carrier gas for carrying the mist
  • a film forming section for thermally reacting the mist to form a film on a substrate.
  • a transport unit that connects the mist forming unit and the film deposition unit and transports the mist by the carrier gas, wherein the transport unit is at least a surface in contact with the mist.
  • the present invention it is possible to provide a laminated body having a high quality corundum structure semiconductor having excellent electrical characteristics. Further, according to the present invention, a high quality semiconductor having a corundum structure having excellent electric characteristics can be easily produced at low cost. Further, according to the present invention, it is possible to provide a film forming apparatus capable of easily and inexpensively producing a semiconductor of high quality corundum structure having excellent electric characteristics.
  • a laminated body including a semiconductor having a low resistance corundum structure suitable for semiconductor device applications a film forming method capable of obtaining a semiconductor film having a low resistance corundum structure, and a low resistance corundum structure
  • a film forming apparatus capable of obtaining a semiconductor film having a low resistance corundum structure
  • the present inventors have provided a crystal substrate and a semiconductor film which is provided on the main surface of the crystal substrate and contains an oxide semiconductor containing a dopant and having a corundum structure as a main component.
  • the present invention has been completed by finding out that it has a low resistivity suitable for
  • the inventors of the present invention form a gas mixture containing at least a mist metal oxide precursor, a carrier gas, and a dopant, and convey the gas mixture to a film forming unit via a conveying unit. And a step of thermally reacting the air-fuel mixture in the film-forming unit to form a semiconductor film on a substrate, wherein at least a surface of the transfer unit that is in contact with the air-fuel mixture is
  • the present invention has been completed by finding that a low resistance semiconductor film suitable for semiconductor device applications can be formed by a film forming method using a silicone resin.
  • a film forming apparatus comprising: a film forming unit for forming a film; and a conveying unit that connects the mist forming unit and the film forming unit and conveys the mist by the carrier gas, wherein the conveying unit is at least
  • the present invention has been completed by discovering that a film-forming apparatus having a surface in contact with the mist made of a non-silicone resin can form a low-resistance semiconductor film suitable for semiconductor device applications. ..
  • the inventors have for the first time found that when the Si concentration in the semiconductor film exceeds 5.0 ⁇ 10 20 cm ⁇ 3 , the electrical conductivity of the semiconductor is significantly reduced and the resistivity does not fall below 200 m ⁇ cm. That is, by setting the Si concentration in the semiconductor film to be 5.0 ⁇ 10 20 cm ⁇ 3 or less, the resistivity of the semiconductor film can be 150 m ⁇ cm or less, and a semiconductor film having a corundum structure suitable for a semiconductor application can be obtained. I found that. For lower resistivity, the Si concentration is preferably 3.0 ⁇ 10 20 cm ⁇ 3 or less.
  • FIG. 1 is a diagram showing one form of a laminate according to the present invention.
  • the stacked body 100 includes a crystal substrate 101 and a semiconductor film 102 formed directly on the crystal substrate 101.
  • the semiconductor film 102 is an oxide semiconductor film which contains an oxide semiconductor having a corundum structure as a main component and further contains a dopant, and has a Si concentration of 5.0 ⁇ 10 20 cm ⁇ 3 or less, more preferably 3.0. It is preferable that it is ⁇ 10 20 cm ⁇ 3 or less and the resistivity is 150 m ⁇ cm or less, more preferably 20 m ⁇ cm or less.
  • the expression “having an oxide semiconductor as a main component” means that a dopant, an unavoidable impurity, or the like may be contained in addition to the oxide semiconductor. It means that the content is approximately 50% or more.
  • the lower limit of the Si concentration is 0, it can be set to 1 ⁇ 10 16 cm ⁇ 3 .
  • the lower limit of the resistivity is not particularly limited, but can be set to 1.0 ⁇ 10 ⁇ 1 m ⁇ cm, for example.
  • the mobility of charge carriers in the semiconductor film 102 is preferably 20 cm 2 /Vs or higher, more preferably 40 cm 2 /Vs or higher, and most preferably 50 cm 2 /Vs or higher.
  • the mobility refers to the mobility obtained by Hall effect measurement.
  • the upper limit of the mobility is not particularly limited, but may be 300 cm 2 /Vs, for example.
  • the carrier density of the semiconductor film 102 is 1.0 ⁇ 10 18 /cm 3 or more.
  • the carrier density refers to the carrier density in the semiconductor film 102 obtained by Hall effect measurement.
  • the upper limit of the carrier density is not particularly limited, but can be set to 1.0 ⁇ 10 21 /cm 3 , for example.
  • the main surface of the semiconductor film 102 is preferably the c-plane. This is because it is relatively easy to improve the crystallinity of the c-plane, and as a result, the electrical characteristics can be further improved.
  • the semiconductor film 102 preferably contains at least any of In, Ga, Al, Ir, V, Fe, Cr, and Ti as a metal component in the oxide semiconductor, and Ga is the main component. preferable.
  • the term “main component” as used herein means that when the oxide semiconductor is ⁇ -gallium oxide, ⁇ -gallium oxide is contained at a ratio of gallium in the metal elements in the film of 0.5 or more. It should be.
  • the atomic ratio of Ga in the metal element in the film is preferably 0.7 or more, more preferably 0.8 or more.
  • the thickness of the semiconductor film 102 is not particularly limited.
  • the shape of the main surface of the semiconductor film 102 is not particularly limited, and may be a quadrangular shape (including a square shape and a rectangular shape), a circular shape (including a semicircular shape), or a polygonal shape. May be
  • the surface area of the semiconductor film 102 is not particularly limited, and is preferably an area corresponding to 3 mm square or more, and more preferably an area corresponding to 5 mm square. When formed on a circular substrate, it is most preferable that the diameter is 50 mm or more.
  • the semiconductor film 102 preferably has no cracks in the central 3 mm square region, more preferably has no cracks in the central 5 mm square region, and more preferably has cracks in the central 9.5 mm square region, when observed by an optical microscope. Those that do not have are most preferable.
  • the semiconductor film 102 may be a single crystal film or a polycrystalline film, but a single crystal film is preferable.
  • the semiconductor film 102 contains a dopant, but the dopant is not particularly limited and may be a known one.
  • the dopant include n-type dopants such as Sn, Ge, Si, Ti, Zr, V, Nb, and Pb, and p-type dopants such as Cu, Ag, Ir, and Rh.
  • Sn, Ge or Si can be applied as the dopant, Sn or Ge is more preferable, and Sn is most preferable.
  • the content in the semiconductor film can be 1 ⁇ 10 16 cm ⁇ 3 to 1 ⁇ 10 22 cm ⁇ 3 and can be 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3. Is preferred. Within such a range, the semiconductor film 102 has a low resistance value and excellent electrical characteristics more suitable for semiconductor device applications.
  • the present invention is characterized in that Si contained in the semiconductor film is within a predetermined range, but Si can be used as a dopant as described above.
  • the lower limit of the Si content in the semiconductor film is preferably 1 ⁇ 10 16 cm ⁇ 3 .
  • the Si content is more preferably 1 ⁇ 10 18 cm ⁇ 3 to 3 ⁇ 10 20 cm ⁇ 3 .
  • Within such a range it is possible to suppress an increase in resistivity and obtain sufficient electric characteristics, and to obtain a semiconductor film 102 having a low resistance value and excellent electric characteristics that are more suitable for semiconductor device applications. You can
  • the substrate 101 is not particularly limited as long as it is a crystalline substrate on which an oxide semiconductor film having a corundum structure can be formed. It is preferable to use a substrate having a corundum structure on all or part of the main surface. It is more preferable that the substrate has a corundum structure on all or part of the main surface on the crystal growth surface side, and if the substrate has a corundum structure on all of the main surface on the crystal growth surface side, preferable. Specifically, ⁇ -Al 2 O 3 (sapphire substrate) or ⁇ -gallium oxide is preferably used. Further, in the present invention, it is preferable that the main surface is the c-plane because the electrical characteristics can be further improved. In addition, the crystal plane of the main surface of the substrate 101 may have an off angle. In this case, it is generally preferable to set the off angle to 0.1° to 10.0°.
  • the off-angle indicates the smaller angle between the normal vector of the main surface (surface) of the semiconductor film or the substrate and the normal vector of the low index surface.
  • the normal vector of the principal surface (surface) of the semiconductor film or substrate and the crystal planes eg, c-plane, a-plane, m-plane, r-plane
  • the angle formed by the normal vector of is compared, and the surface having the smallest angle is called the low index surface.
  • the c-plane be the main surface.
  • the shape of the substrate 101 is plate-like and is not particularly limited as long as it serves as a support for the semiconductor film 102. Further, it may have a substantially circular shape (for example, a circle, an ellipse, etc.) or a polygonal shape (for example, a triangle, a square, a rectangle, a pentagon, a hexagon, a heptagon, an octagon, a hexagon, etc.). It may be present, and various shapes can be preferably used. In the present invention, the shape of the semiconductor film 102 can be set by forming the shape of the substrate 101 into a desired shape.
  • a substrate having a diameter of 50 mm or more, and more preferably a diameter of 100 mm can be used, and by using such a large-area substrate, the area of the semiconductor film 102 can be increased.
  • the thickness of the substrate 101 is not particularly limited, but a thickness of 0.3 mm to 3 mm is preferable, and a thickness of 0.4 to 1 mm is more preferable. When the thickness is in such a range, the warpage becomes relatively small, and the temperature decrease at the time of forming the semiconductor film or the like can be suppressed, and the crystallinity becomes more stable and higher.
  • FIG. 1 shows an example in which the semiconductor film 102 is directly formed on the crystal substrate 101
  • the semiconductor film 102 may be formed on another layer formed on the substrate.
  • the stacked body 200 shown in FIG. 2 is an example in which a stress relaxation layer 203 is provided as an intermediate layer between the crystal substrate 201 and the semiconductor film 202. This alleviates the lattice mismatch between the crystal substrate 201 and the semiconductor film 202 and increases the crystallinity of the semiconductor film 202, so that the electrical characteristics can be further improved.
  • the stress relaxation layer 203 when an ⁇ -gallium oxide film is formed on an ⁇ -Al 2 O 3 substrate, the stress relaxation layer 203 includes ⁇ -Fe 2 O 3 , ⁇ -Ga 2 O 3 , ⁇ -Al 2 O 3 and A mixed crystal of these is preferably used.
  • the lattice constant of the stress relaxation layer 203 is changed from a value close to or similar to that of the crystal substrate 201 toward a growth direction of the stress relaxation layer 203 to a value close to or similar to that of the semiconductor film 202. It is preferable to change continuously or stepwise. That is, it is preferable that the stress relaxation layer 203 be formed of (Al x Ga 1-x ) 2 O 3 (0 ⁇ x ⁇ 1) and the x value be decreased from the substrate 201 side toward the semiconductor 202 side.
  • the method for forming the stress relaxation layer 203 is not particularly limited and may be a known method or the same as the method for forming the semiconductor film 202.
  • the stress relaxation layer 203 may or may not contain a dopant.
  • the semiconductor film according to the present invention is not only low in resistance but also excellent in electrical characteristics and is industrially useful. Such a semiconductor film can be suitably used for a semiconductor device and the like, and is particularly useful for a power device.
  • the semiconductor film according to the present invention can be used as an n-type semiconductor layer (including an n + type semiconductor layer and an n ⁇ type semiconductor layer) of a semiconductor device.
  • the laminate according to the present invention may be used as it is, or may be applied to a semiconductor device or the like after using a known means such as peeling a semiconductor film from a crystal substrate or the like.
  • semiconductor devices should be classified into a horizontal element (horizontal device) having electrodes formed on one side of a semiconductor layer and a vertical element (vertical device) having electrodes on both front and back sides of the semiconductor layer.
  • horizontal element horizontal device
  • vertical element vertical device
  • at least a part of the laminate according to the present invention can be suitably used for a horizontal device and a vertical device. In particular, it is preferably used for a vertical device.
  • Examples of the semiconductor device include a Schottky barrier diode (SBD), a metal semiconductor field effect transistor (MESFET), a high electron mobility transistor (HEMT), a metal oxide semiconductor field effect transistor (MOSFET), and a junction field effect transistor ( JFET), an insulated gate bipolar transistor (IGBT), a light emitting element (light emitting diode, LED), or the like.
  • SBD Schottky barrier diode
  • MESFET metal semiconductor field effect transistor
  • HEMT high electron mobility transistor
  • MOSFET metal oxide semiconductor field effect transistor
  • JFET junction field effect transistor
  • IGBT insulated gate bipolar transistor
  • LED light emitting element
  • the laminated body or semiconductor film according to the present invention is applied to an n-type semiconductor (n + type semiconductor layer, n ⁇ semiconductor layer, etc.) to form a semiconductor device
  • n-type semiconductor n + type semiconductor layer, n ⁇ semiconductor layer, etc.
  • the semiconductor device illustrated below may further include other layers (for example, an insulator layer or a conductor layer) depending on the specifications or purposes, and may include an intermediate layer or a buffer layer (buffer layer). It goes without saying that ), etc. may be added or omitted as appropriate.
  • FIG. 3 is an example of a Schottky barrier diode (SBD).
  • the SBD 300 includes an n ⁇ type semiconductor layer 301a that is relatively lightly doped, an n + type semiconductor layer 301b that is relatively heavily doped, a Schottky electrode 302, and an ohmic electrode 303.
  • the material of the Schottky electrode 302 and the ohmic electrode 303 may be a known electrode material, and examples of the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au. , Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag, or alloys thereof, tin oxide, zinc oxide, rhenium oxide, indium oxide, indium tin oxide ( Examples thereof include a metal oxide conductive film such as ITO) and zinc indium oxide (IZO), an organic conductive compound such as polyaniline, polythiophene, and polypyrrole, a mixture thereof, and a laminated body.
  • the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au. , Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag, or alloys thereof
  • the Schottky electrode 302 and the ohmic electrode 303 can be formed by a known means such as a vacuum vapor deposition method or a sputtering method. More specifically, for example, when a Schottky electrode is formed by using two kinds of the electrode materials (first metal and second metal), a layer made of the first metal and a second metal are used. It can be formed by stacking the layers made of, and patterning the layer made of the first metal and the layer made of the second metal using a photolithography technique.
  • the SBD to which the laminated body or the semiconductor film according to the present invention is applied is excellent in high withstand voltage and large current, has a high switching speed, and has excellent withstand voltage and reliability.
  • FIG. 4 is an example of a high electron mobility transistor (HEMT).
  • the HEMT 400 includes an n-type semiconductor layer 401 having a wide bandgap, an n-type semiconductor layer 402 having a narrow bandgap, an n + type semiconductor layer 403, a semi-insulating layer 404, a buffer layer 405, a gate electrode 406, a source electrode 407, and a drain electrode. 408 is provided.
  • FIG. 5 is an example of a metal oxide semiconductor field effect transistor (MOSFET).
  • the MOSFET 500 includes an n ⁇ type semiconductor layer 501, n + type semiconductor layers 502 and 503, a gate insulating film 504, a gate electrode 505, a source electrode 506 and a drain electrode 507.
  • FIG. 6 is an example of an insulated gate bipolar transistor (IGBT).
  • the IGBT 600 includes an n-type semiconductor layer 601, an n ⁇ type semiconductor layer 602, an n + type semiconductor layer 603, a p type semiconductor layer 604, a gate insulating film 605, a gate electrode 606, an emitter electrode 607 and a collector electrode 608.
  • FIG. 7 shows an example of a light emitting element (light emitting diode, LED).
  • the LED 700 includes a first electrode 701, an n-type semiconductor layer 702, a light emitting layer 703, a p-type semiconductor layer 704, a translucent electrode 705, and a second electrode 706.
  • a conductive material such as an oxide containing In or Ti can be given. More specifically, for example, In 2 O 3, ZnO, SnO 2, Ga 2 O 3, etc. TiO 2, CeO 2, or two or more of these mixed crystals or those doped thereof.
  • the transparent electrode 705 can be formed by providing these materials by a known means such as sputtering. In addition, after forming the transparent electrode 705, thermal annealing may be performed for the purpose of making the transparent electrode 705 transparent.
  • Examples of the material of the first electrode 701 and the second electrode 706 include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Metals such as Hf, W, Ir, Zn, In, Pd, Nd or Ag or alloys thereof, such as tin oxide, zinc oxide, rhenium oxide, indium oxide, indium tin oxide (ITO) and zinc indium oxide (IZO). Examples thereof include a metal oxide conductive film, an organic conductive compound such as polyaniline, polythiophene and polypyrrole, or a mixture thereof.
  • the electrode film forming method is not particularly limited, and it is a wet method such as a printing method, a spray method, or a coating method, a physical method such as a vacuum deposition method, a sputtering method, an ion plating method, CVD, or plasma CVD. It can be formed by a method appropriately selected from chemical methods such as a method in consideration of compatibility with a material.
  • a light-emitting element 800 in FIG. 8 includes an n-type semiconductor layer 801, a p-type semiconductor layer 802, a light-emitting layer 803, a light-transmitting electrode 805, a first electrode 804a, and part of the n-type semiconductor layer 801 over a substrate 806.
  • the second electrode 804b is provided on a part of the exposed surface of the n-type semiconductor layer 801 that is exposed by notching.
  • a part of the semiconductor devices exemplified above is used, for example, in a system using a power supply device.
  • the power supply device can be manufactured by connecting the semiconductor device to a wiring pattern or the like using a known means.
  • FIG. 9 shows an example of a power supply system.
  • FIG. 9 configures a power supply system using a plurality of power supply devices and control circuits.
  • the power supply system can be used as a system device in combination with an electronic circuit.
  • FIG. 11 illustrates an example of a power supply circuit diagram of the power supply device.
  • FIG. 11 shows a power supply circuit of a power supply device including a power circuit and a control circuit.
  • the inverter MOSFET: composed of A to D
  • the DCL smoothing coils L1 and L2
  • the capacitor are smoothed to output a DC voltage.
  • the voltage comparator compares the output voltage with the reference voltage, and the PWM control circuit controls the inverter and the rectifying MOSFET so that the desired output voltage is obtained.
  • FIG. 12 shows an example of an apparatus used in the method for manufacturing a laminate according to the present invention.
  • a mist CVD apparatus 900 is used as a film forming apparatus for forming a semiconductor film.
  • the mist in the present invention refers to a general term for liquid fine particles dispersed in a gas, and includes what is called a mist, a droplet, or the like.
  • the mist CVD apparatus 900 comprises a mist forming section 9A for forming a mist by forming a mist of a raw material solution, a carrier gas supply section 9B for supplying a carrier gas for carrying the mist, and a thermal reaction of the mist to form a mist on a substrate. It has a film forming unit 9C for forming a film, and a conveying unit 9D that connects the mist forming unit 9B and the film forming unit 9C and conveys the mist by the carrier gas.
  • the film forming apparatus is characterized in that at least the surface of the transport section that comes into contact with the mist in the air-fuel mixture is made of a non-silicone resin.
  • the inventors of the present invention who have found that Si in the semiconductor film is an obstacle to lowering the resistivity, have made earnest studies, and as a result, in the film forming apparatus, the raw materials have become mist and the film forming unit It was discovered that Si was incorporated into the semiconductor film by contacting with the components that make up the film forming apparatus before the reaction.
  • the structure of the transport section 9D is not particularly limited, but it is easiest to use piping.
  • the surface with which the mist contacts may be made of non-silicone resin. It is also possible to use a silicon-containing material such as a silicone-based resin on the outside and to use only the non-silicone-based resin on the inner surface that is in contact with the mist.
  • the material of the transfer pipes 903 and 906 can be appropriately selected depending on the solvent of the precursor and the temperature in the reaction between the reactor and the transfer pipe as long as it is a non-silicone resin. Is.
  • resin piping In the film forming apparatus according to the present invention, it is preferable to use resin piping.
  • the resin pipe is flexible, and it is easy to handle and design the entire film forming apparatus.
  • resin pipes include polyethylene, polypropylene, vinyl chloride, polystyrene, polyvinyl acetate, urethane resin, fluororesin, acrylonitrile butadiene styrene resin, acrylic resin, polyamide, polyimide, polyamideimide, nylon, acetal resin.
  • Polycarbonate, polyphenylene ether, polyester, polyethylene terephthalate, polybutylene terephthalate, polyolefin, polyphenylene sulfide, polysulfone, polyether sulfone, polyarylate, and polyether ether ketone can be preferably used.
  • the example of the transfer unit 9D illustrated in FIG. 12 has a structure in which the atomizer 902b and the film forming chamber 909 are connected by a transfer pipe 906, and the transfer pipe 903 from the atomizer 902a joins in the middle of the transfer pipe 906.
  • the transfer pipe 903 and the transfer pipe 906 may be independently connected to the film forming chamber 909.
  • the first air-fuel mixture and the second air-fuel mixture are introduced into a single buffer tank (not shown), and the mist mixed in the buffer tank is transferred to the film forming chamber 909 through the transfer pipe. May be.
  • the mist forming unit 9A includes, for example, atomizers 902a and 902b, and the first precursor 912a and the second precursor 912b are stored in the atomizers 902a and 902b as raw material solutions, respectively.
  • the first precursor 912a and the second precursor 912b include an organic metal complex of a metal (eg, acetylacetonate complex), an acid solution in which a metal is dissolved in an acid, or a halide (eg, fluoride, chloride, bromide). Or an aqueous solution of iodide).
  • the metal is not limited as long as it can form a corundum structure as a metal oxide crystal, and examples thereof include Al, Ti, V, Cr, Fe, Ga, Rh, In, and Ir.
  • the components of the first precursor 912a and the second precursor 912b may be the same or different. Further, the number of atomizers and the types of precursors can be increased or decreased depending on the composition of the film formed on the substrate and the laminated structure.
  • the content of the metal in the raw material solution is not particularly limited and can be appropriately set according to the purpose and specifications. The amount is preferably 0.001 mol% to 50 mol%, more preferably 0.01 mol% to 5 mol%.
  • the solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent. Although good, it is preferable to use water.
  • the impurity raw material used is not particularly limited.
  • the metal contains at least Ga
  • a complex or compound containing Si, Ge or Sn can be preferably used, and tin halide is particularly preferably used.
  • These impurity raw materials can be used by mixing with 0.0001% to 20%, and more preferably 0.001% to 10% with respect to the metal element concentration in the raw material solution.
  • the raw material solution is made into mist by using a mist forming means (also referred to as “atomization” or “droplet formation”) not shown.
  • Mist formation of the raw material solution is not particularly limited as long as the raw material solution can be made into mist, but a mist forming means using ultrasonic waves is preferable.
  • the mist obtained by using ultrasonic waves has a zero initial velocity and floats in the air, for example, it is a mist that can be transported in a state of floating in the space, instead of being sprayed like a spray. It is particularly suitable because it can suppress damage due to collision energy.
  • the carrier gas supply unit 9B is a supply unit that supplies the carrier gas 901 for carrying the mist.
  • the carrier gas 901 to be used is not particularly limited, and for example, in addition to air, oxygen, ozone, an inert gas such as nitrogen or argon, or a reducing gas such as hydrogen gas or forming gas is suitable. Used for.
  • the type of carrier gas may be one type or two or more types.
  • the carrier gas supply unit 9B is appropriately provided with pipes and the like connected to the mist forming unit 9A, and gas flow adjusting means such as valves 904 and 905.
  • the flow rate of the diluting gas may be set appropriately, and can be set to 0.1 to 10 times/minute that of the carrier gas.
  • the diluent gas may be supplied to the downstream side of the atomizers 902a and 902b, for example.
  • the diluent gas may be the same as the carrier gas or different from it.
  • the film forming unit 9C includes a film forming chamber 909 having a susceptor 908 inside.
  • the structure of the film forming chamber 909 is not particularly limited, and a metal such as aluminum or stainless steel may be used. If a film is formed at a higher temperature than the heat resistant temperature of these metals, quartz or Silicon carbide may be used.
  • a heating means 910 for heating the crystal substrate 907 is provided inside or outside the film formation chamber 909. Further, the substrate 907 may be placed on the susceptor 908 installed in the film forming chamber 909.
  • a film forming method comprises a step of forming an air-fuel mixture containing at least a misted metal oxide precursor, a carrier gas and a dopant, and the air-fuel mixture is conveyed to a film forming section via a conveying section. And a step of thermally reacting the air-fuel mixture in the film forming unit to form a semiconductor film on a substrate, at least a surface of the transfer unit in contact with the air-fuel mixture is made of a non-silicone resin. It is characterized by
  • the raw material solution is made into mist in the mist forming section 9A using a known means to form mist.
  • the size of the mist is not particularly limited and may be a droplet of about several mm, but is preferably 50 ⁇ m or less, more preferably 0.1 to 10 ⁇ m.
  • the carrier gas supplied from the carrier gas supply unit to the mist forming unit 9A is mixed with the mistified raw material solution (precursor) formed in the atomizers 902a and 902b to form a gas mixture.
  • the flow rate of the carrier gas may be appropriately set depending on the size of the substrate and the size of the film forming chamber, and can be set to about 0.01 to 40 L/min.
  • the film formation may be carried out under atmospheric pressure, under pressure or under reduced pressure, but it is preferably carried out under atmospheric pressure in view of apparatus cost and productivity.
  • the air-fuel mixture containing mist is transported via the transport unit 9D that connects the mist forming unit 9A and the film forming unit 9C. At this time, since the surface of the transport unit that contacts the air-fuel mixture is made of non-silicone resin, the mixing of Si into the mist in the air-fuel mixture is suppressed.
  • the air-fuel mixture containing mist supplied to the film forming chamber 909 of the film forming unit 9C reacts on the crystal substrate 907 heated by the heat source 910 in the film forming chamber 909 to form a semiconductor film having a corundum structure. ..
  • the substrate temperature at this time should be appropriately determined depending on the type of film formed on the substrate. For example, when forming an ⁇ -gallium oxide film, it is preferably 350° C. or higher and 950° C. or lower. Within such a range, a semiconductor film having higher crystallinity can be obtained.
  • the film thickness can be set by adjusting the film formation time, the spray amount of the precursor, and the carrier gas flow rate.
  • a stress relaxation layer is further formed between the semiconductor layer and the substrate, first, a first gas mixture is formed in which the carrier gas 901 and the atomized first precursor formed by the atomizer 902a are mixed, Further, the carrier gas 901 and the atomized second precursor formed by the atomizer 902b are mixed to form a second air-fuel mixture.
  • the first air-fuel mixture and the second air-fuel mixture are transferred onto the crystal substrate 907 placed on the susceptor 908 in the film forming chamber 909 and heated by the heating means 910, so that the precursor reacts on the substrate surface.
  • a semiconductor having a corundum structure in which the components of the first precursor and the components of the second precursor are mixed is formed.
  • both or one of the carrier gas flow rates of the first air-fuel mixture and the second air-fuel mixture may be changed discretely or continuously over a predetermined time.
  • the stress relaxation layer is formed of (Al x Ga 1-x ) 2 O 3 (0 ⁇ x ⁇ 1), and the substrate is grown from the growth side.
  • the Al supply amount is set to be relatively larger than the Ga supply amount.
  • the precursor concentration and carrier gas flow rate are adjusted.
  • the first film formation is performed by using an air-fuel mixture using an Al-Ga precursor in which an Al source and a Ga source are mixed at a certain ratio, and thereafter, a plurality of Al concentrations are reduced in relative steps.
  • a multilayer film of (Al x Ga 1-x ) 2 O 3 in which the Al composition is reduced stepwise may be formed by repeating stacking using an Al—Ga precursor.
  • the substrate temperature at this time should be appropriately determined according to the type of film formed on the substrate. For example, when forming an (Al x Ga 1-x ) 2 O 3 (0 ⁇ x ⁇ 1) film It is preferable that the temperature is 350° C. or higher and 950° C. or lower. Within such a range, a semiconductor film having higher crystallinity can be obtained.
  • the film thickness can be set by adjusting the film formation time.
  • Example 1 In the film forming apparatus of FIG. 12, using only one atomizer, ⁇ -gallium oxide film was formed by the following procedure. First, an aqueous solution of gallium acetylacetonate was prepared so that the Ga concentration was 0.10 mol/L. To this aqueous solution, tin(II) chloride was added so that the atomic ratio of Sn to Ga concentration was 1:0.005, and 1.0% by volume of hydrochloric acid was added, and this was used as a raw material solution. did. This raw material solution was filled in an atomizer.
  • a ⁇ -(Al x Ga 1-x ) 2 O 3 multilayer film (non-doped, 0.02 ⁇ x ⁇ 0.2) is formed on the surface as a buffer layer and has a diameter of 2 inches (50 mm).
  • the sapphire substrate was placed on a quartz susceptor and placed in a quartz tubular film forming chamber, and the substrate temperature was kept at 430° C. by a heater.
  • the raw material solution in the atomizer was atomized with a 2.4 MHz ultrasonic transducer. Then, nitrogen as a carrier gas was introduced into the atomizer at 1.0 L/min and nitrogen as a diluent gas was introduced at 0.5 L/min to form a mixture gas, and a carrier pipe made of polytetrafluoroethylene ( It was supplied to a film forming chamber through a PTFE tube) and film formation was carried out under atmospheric pressure for 60 minutes to form an ⁇ -gallium oxide film having a film thickness of 3.5 ⁇ m.
  • the substrate was cooled to room temperature and then taken out from the film forming chamber, and the carrier concentration, the resistivity and the mobility were measured by the Van der Pauw method (accent HL5500). Further, the Si concentration in the film was measured by SIMS (CAMECA IMS-7f). The detection limit of Si in this measurement is 5 ⁇ 10 14 cm ⁇ 3 .
  • Example 2 An ⁇ -gallium oxide film having a thickness of 3.5 ⁇ m was formed in the same manner as in Example 1 except that the air-fuel mixture conveying pipe was made of vinyl chloride. After that, the substrate was cooled to room temperature and then taken out from the film forming chamber, and the carrier concentration, the resistivity, the mobility, and the Si concentration in the film were measured in the same manner as in Example 1.
  • Example 3 An ⁇ -gallium oxide film having a thickness of 3.5 ⁇ m was formed in the same manner as in Example 1 except that the air-fuel mixture conveying pipe was made of polyethylene. After that, the substrate was cooled to room temperature and then taken out from the film forming chamber, and the carrier concentration, the resistivity, the mobility, and the Si concentration in the film were measured in the same manner as in Example 1.
  • Example 4 An ⁇ -gallium oxide film having a film thickness of 3.5 ⁇ m was formed in the same manner as in Example 1 except that the air-fuel mixture conveying pipe was made of urethane resin. Then, the substrate was cooled to room temperature and then taken out from the film forming chamber, and the carrier concentration, resistivity, mobility and Si concentration in the film were measured in the same manner as in Example 1.
  • Example 5 As a raw material solution, gallium chloride was added to an aqueous solution adjusted to have a Ga concentration of 0.10 mol/L, and germanium oxide was added so that the atomic ratio of Ge as a dopant to the Ga concentration was 1:0.005. Then, a film was formed in the same manner as in Example 1 except that hydrochloric acid was added in an amount of 1.0% by volume to form an ⁇ -gallium oxide film having a thickness of 2.0 ⁇ m. After that, the substrate was cooled to room temperature and then taken out from the film forming chamber, and the carrier concentration, the resistivity, the mobility, and the Si concentration in the film were measured in the same manner as in Example 1.
  • Example 1 An ⁇ -gallium oxide film having a film thickness of 3.5 ⁇ m was formed in the same manner as in Example 1 except that the air-fuel mixture conveying pipe was made of silicone resin. After that, the substrate was cooled to room temperature and then taken out from the film forming chamber, and the carrier concentration, resistivity, mobility, and Si concentration in the film were measured in the same manner as in Example 1.
  • Example 2 An ⁇ -gallium oxide film having a thickness of 2.0 ⁇ m was formed in the same manner as in Example 5 except that the air-fuel mixture conveying pipe was made of silicone resin. After that, the substrate was cooled to room temperature and then taken out from the film forming chamber, and the carrier concentration, resistivity, mobility, and Si concentration in the film were measured in the same manner as in Example 1.
  • Table 1 shows the carrier density, mobility and resistivity of the ⁇ -gallium oxide films obtained in Examples 1-5 and Comparative Examples 1-2.
  • Si was not detected (below the detection limit) and the resistivity was about 4 m ⁇ cm, which was extremely low as compared with the comparative example. It was possible to obtain a carrier having a high carrier concentration and high mobility and excellent electric characteristics.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the invention having substantially the same configuration as the technical idea described in the scope of the claims of the present invention and exhibiting the same operation effect is not limited to the present invention.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本発明は、結晶基板と該結晶基板の主表面上に設けられ、ドーパントを含有しコランダム構造を有する酸化物半導体を主成分として含む半導体膜とを含む積層体であって、前記酸化物半導体に含まれるＳｉ濃度が５．０×１０２０ｃｍ－３以下であり、前記半導体膜の抵抗率が１５０ｍΩ・ｃｍ以下である積層体である。これにより、半導体デバイス用途に適した低抵抗のコランダム構造を有する半導体を含む積層体が提供される。

Description

積層体、成膜方法及び成膜装置
　本発明は、コランダム構造を有する半導体膜を含む積層体、半導体膜の成膜方法、及び、成膜装置に関する。
　高耐圧、低損失及び高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置や、受発光素子への応用が期待されている。
　近年、ミスト化（霧化）されたミスト状の原料を用いて、基板上に結晶成長させるミスト化学気相成長法（Ｍｉｓｔ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：Ｍｉｓｔ　ＣＶＤ。以下、「ミストＣＶＤ法」ともいう。）が開発され、コランダム構造を有する酸化ガリウム（α－酸化ガリウム、α－Ｇａ２Ｏ３ともいう）の作製が可能となってきた（特許文献１）。この方法では、ガリウムアセチルアセトナートなどのガリウム化合物を塩酸などの酸に溶解して前駆体とし、この前駆体を霧化することによって原料微粒子を生成し、この原料微粒子とキャリアガスと混合した混合気をサファイアなどコランダム構造の基板の表面に供給し、原料ミストを反応させることで基板上に単一配向した酸化ガリウム薄膜をエピタキシャル成長させている。
　α－酸化ガリウムをデバイスとして用いるためには、電荷キャリアを付与するための不純物ドーピングが必要である。α－酸化ガリウムへのドーピングには、歴史的に古いβ－Ｇａ２Ｏ３に倣い、ＧｅやＳｉ又はＳｎが適用できることがわかっている。例えば、特許文献１には、ｃ面サファイア基板上にＳｎをドーピングした導電性α－酸化ガリウム薄膜を形成し、最小で電気抵抗率２０００ｍΩ・ｃｍを得たことが記載されている。また、特許文献２では、ｃ面サファイア基板上にＧｅをドーピングしたα－酸化ガリウム薄膜が記載されている。また、非特許文献１には、ｃ面サファイア基板上にＳｎをドーピングしたα－酸化ガリウム薄膜を形成し、電気抵抗率２００ｍΩ・ｃｍを得たことが記載されている。
特開２０１３－０２８４８０号公報 特開２０１５－２２８４９５号公報
Ｃｈｉｋｏｉｄｚｅ，　Ｅ．，　ｅｔ　ａｌ．　"Ｅｌｅｃｔｒｉｃａｌ，　ｏｐｔｉｃａｌ，　ａｎｄ　ｍａｇｎｅｔｉｃ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　Ｓｎ　ｄｏｐｅｄ　α－Ｇａ２Ｏ３　ｔｈｉｎ　ｆｉｌｍｓ．"，　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　１２０．２　（２０１６）：　０２５１０９．
　しかしながら、これら上記特許文献及び非特許文献に記載のα－酸化ガリウムの電気抵抗率は、半導体特性としてはまだ不十分であり、高性能な半導体装置を形成することが困難であった。
　本発明は、上記問題を解決するためになされたものであり、低抵抗のコランダム構造を有する半導体を含む積層体を提供すること、低抵抗のコランダム構造を有する半導体膜を得ることが可能な成膜方法を提供すること、及び、低抵抗のコランダム構造を有する半導体膜を得ることが可能な成膜装置を提供することを目的とする。
　本発明は、上記目的を達成するためになされたものであり、結晶基板と該結晶基板の主表面上に設けられ、ドーパントを含有しコランダム構造を有する酸化物半導体を主成分として含む半導体膜とを含む積層体であって、前記酸化物半導体に含まれるＳｉ濃度が５．０×１０２０ｃｍ－３以下であり、前記半導体膜の抵抗率が１５０ｍΩ・ｃｍ以下である積層体を提供する。
　このような積層体によれば、半導体デバイス用途に適した低い抵抗率を有するものとなる。
　このとき、前記半導体膜の抵抗率が２０ｍΩ・ｃｍ以下である積層体とすることができる。
　これにより、半導体デバイス用途により適した低い抵抗率を有するものとなる。
　このとき、前記半導体膜の主面がｃ面である積層体とすることができる。
　これにより、電気特性がさらに向上したものとなる。
　このとき、前記ドーパントがＳｎ、Ｇｅ又はＳｉから選択される少なくとも１つである積層体とすることができ、さらに、前記ドーパントがＳｎである積層体とすることができる。
　これにより、電気特性がより向上したものとなる。
　このとき、前記半導体膜におけるキャリア移動度が２０ｃｍ２／Ｖｓ以上、キャリア密度が１．０×１０１８／ｃｍ３以上である積層体とすることができる。
　これにより、電気特性がより向上したものとなる。
　このとき、前記酸化物半導体がＧａ、Ｉｎ又はＡｌを含むものである積層体とすることができ、さらに、前記酸化物半導体が少なくともＧａを含むものである積層体とすることができる。
　これにより、高耐圧、低損失及び高耐熱等、高性能な特性を有する半導体装置に適用可能なものとなる。
　このとき、半導体と電極とを少なくとも含む半導体装置であって、前記半導体として上記積層体の少なくとも一部を備える半導体装置とすることができ、さらに、前記半導体装置を含む半導体システムとすることができる。
　これにより、高耐圧、低損失及び高耐熱等、高性能な特性を有する半導体装置、半導体システムとなる。
　また、少なくともミスト化した金属酸化物前駆体とキャリアガスとドーパントを含む混合気を形成するステップと、前記混合気を、搬送部を経由して成膜部へ搬送するステップと、前記成膜部で前記混合気を熱反応させて、基板上に半導体膜を形成するステップとを含む成膜方法であって、少なくとも前記搬送部における前記混合気と接触する面を、非シリコーン系樹脂とする成膜方法を提供する。
　このような成膜方法によれば、半導体デバイス用途に適した低い抵抗率を有する半導体膜を成膜できる。
　このとき、前記非シリコーン系樹脂は、ポリエチレン、ポリプロピレン、塩化ビニル、ポリスチレン、ポリ酢酸ビニル、ウレタン樹脂、フッ素樹脂、アクリロニトリルブタジエンスチレン樹脂、アクリル樹脂、ポリアミド、ポリイミド、ポリアミドイミド、ナイロン、アセタール樹脂、ポリカーボネート、ポリフェニレンエーテル、ポリエステル、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリオレフィン、ポリフェニレンサルファイド、ポリサルフォン、ポリエーテルサルフォン、ポリアリレート、ポリエーテルエーテルケトンのいずれか１つ以上を含むものである成膜方法とすることができる。
　これにより、より確実に安定して半導体デバイス用途に適した低い抵抗率を有する半導体膜を成膜できる。
　このとき、前記非シリコーン系樹脂はフッ素樹脂を含むものである成膜方法とすることができる。
　これにより、さらに確実に安定して半導体デバイス用途に適した低い抵抗率を有する半導体膜を成膜できる。
　また、原料溶液をミスト化してミストを発生させるミスト化部と、前記ミストを搬送するキャリアガスを供給するキャリアガス供給部と、前記ミストを熱反応させて基板上に成膜を行う成膜部と、前記ミスト化部と前記成膜部とを接続し、前記キャリアガスによって前記ミストが搬送される搬送部とを有する成膜装置であって、前記搬送部は、少なくとも前記ミストと接触する面が非シリコーン系樹脂とされているものである成膜装置を提供する。
　このような成膜装置によれば、半導体デバイス用途に適した低い抵抗率を有する半導体膜を成膜できるものとなる。
　以上のように、本発明によれば、優れた電気特性を有する高品質なコランダム構造の半導体を有する積層体を提供できる。また、本発明によれば、優れた電気特性を有する高品質なコランダム構造の半導体を容易かつ低コストで生産できる。また、本発明によれば、優れた電気特性を有する高品質なコランダム構造の半導体を容易かつ低コストで生産可能な成膜装置を提供できる。
本発明に係る積層体の構造の一形態を示す図である。 本発明に係る積層体の構造の別の形態を示す図である。 ショットキーバリアダイオード（ＳＢＤ）の一例を模式的に示す図である。 高電子移動度トランジスタ（ＨＥＭＴ）の一例を模式的に示す図である。 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の一例を模式的に示す図である。 絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の一例を模式的に示す図である。 発光素子（ＬＥＤ）の一例を模式的に示す図である。 発光素子（ＬＥＤ）の他の例を模式的に示す図である。 電源システムの一例を模式的に示す図である。 システム装置の一例を模式的に示す図である。 電源装置の電源回路図の一例を模式的に示す図である。 本発明に係る積層体の製造に用いるミストＣＶＤ装置の一形態を示す図である。
　以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
　上述のように、半導体デバイス用途に適した低抵抗のコランダム構造を有する半導体を含む積層体、低抵抗のコランダム構造を有する半導体膜を得ることが可能な成膜方法、及び、低抵抗のコランダム構造を有する半導体膜を得ることが可能な成膜装置が求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、結晶基板と該結晶基板の主表面上に設けられ、ドーパントを含有しコランダム構造を有する酸化物半導体を主成分として含む半導体膜とを含む積層体であって、前記酸化物半導体に含まれるＳｉ濃度が５．０×１０２０ｃｍ－３以下であり、前記半導体膜の抵抗率が１５０ｍΩ・ｃｍ以下である積層体により、半導体デバイス用途に適した低い抵抗率を有するものとなることを見出し、本発明を完成した。
　また、本発明者らは、少なくともミスト化した金属酸化物前駆体とキャリアガスとドーパントを含む混合気を形成するステップと、前記混合気を、搬送部を経由して成膜部へ搬送するステップと、前記成膜部で前記混合気を熱反応させて、基板上に半導体膜を形成するステップとを含む成膜方法であって、少なくとも前記搬送部における前記混合気と接触する面を、非シリコーン系樹脂とする成膜方法により、半導体デバイス用途に適した低抵抗の半導体膜を成膜できることを見出し、本発明を完成した。
　さらに、本発明者らは、原料溶液をミスト化してミストを発生させるミスト化部と、前記ミストを搬送するキャリアガスを供給するキャリアガス供給部と、前記ミストを熱反応させて基板上に成膜を行う成膜部と、前記ミスト化部と前記成膜部とを接続し、前記キャリアガスによって前記ミストが搬送される搬送部とを有する成膜装置であって、前記搬送部は、少なくとも前記ミストと接触する面が非シリコーン系樹脂とされているものである成膜装置により、半導体デバイス用途に適した低抵抗の半導体膜を成膜できるものとなることを見出し、本発明を完成した。
　上述のように、従来の方法でα－酸化ガリウム等のコランダム構造を有する半導体膜を形成しても、低抵抗率の半導体膜を得ることができなかった。この原因について、本発明者が鋭意調査した結果、半導体膜中に含まれるＳｉが、低抵抗化を妨げていることを見出した。
　発明者らは、半導体膜中のＳｉ濃度が５．０×１０２０ｃｍ－３を超えると、半導体の電気伝導が著しく低下し、抵抗率が２００ｍΩ・ｃｍを下回らなくなることを、初めて見出した。すなわち、半導体膜中のＳｉ濃度を５．０×１０２０ｃｍ－３以下とすることにより、半導体膜の抵抗率を１５０ｍΩ・ｃｍ以下とでき、半導体用途に適したコランダム構造を有する半導体膜となることを見出した。より低い抵抗率とする場合には、Ｓｉ濃度を３．０×１０２０ｃｍ－３以下とすることが好ましい。
　この現象に対する物理的説明は今のところ明らかではないが、多量に混入したＳｉによって、エネルギーバンド間に欠陥が形成されて電荷キャリアの伝導を阻害しているか、又は、ドーパントが不活化して電荷キャリアの生成そのものが阻害されていると考えられる。
　以下、図面を参照しながら説明する。
　（積層体）
　図１は、本発明に係る積層体の一形態を示す図である。積層体１００は結晶基板１０１と、結晶基板１０１上に直接形成された半導体膜１０２を備える。
　（半導体膜）
　半導体膜１０２は、コランダム構造を有する酸化物半導体を主成分として含み、さらにドーパントを含む酸化物半導体膜であって、Ｓｉ濃度が５．０×１０２０ｃｍ－３以下、より好ましくは３．０×１０２０ｃｍ－３以下であり、抵抗率が１５０ｍ・Ωｃｍ以下、より好ましくは２０ｍ・Ωｃｍ以下であるのがよい。なお、「酸化物半導体を主成分とし」との表現においては、酸化物半導体のほかに、ドーパントや不可避的不純物等が含まれていてもよいことを意味しており、例えば、酸化物半導体が概ね５０％以上含まれているものを指す。なお、Ｓｉ濃度の下限値は０であるが、１×１０１６ｃｍ－３とすることもできる。また、前記抵抗率の下限値は特に限定されないが、例えば、１．０×１０－１ｍ・Ωｃｍとすることができる。
　また、半導体膜１０２における電荷キャリアの移動度は、２０ｃｍ２／Ｖｓ以上であるのが好ましく、４０ｃｍ２／Ｖｓ以上であるのがより好ましく、５０ｃｍ２／Ｖｓ以上であるのが最も好ましい。前記移動度は、ホール効果測定にて得られる移動度をいう。なお、前記移動度の上限値は特に限定されないが、例えば、３００ｃｍ２／Ｖｓとすることができる。
　さらに本発明においては、前記半導体膜１０２のキャリア密度が、１．０×１０１８／ｃｍ３以上であるのも好ましい。前記キャリア密度は、ホール効果測定にて得られる半導体膜１０２中のキャリア密度をいう。なお、前記キャリア密度の上限値は特に限定されないが、例えば、１．０×１０２１／ｃｍ３とすることができる。
　また半導体膜１０２の主面はｃ面が好ましい。ｃ面は結晶性を向上させることが比較的容易であり、結果として電気特性をさらに向上させることができるためである。
　また、半導体膜１０２は、酸化物半導体中の金属成分として、少なくともＩｎ、Ｇａ、Ａｌ、Ｉｒ、Ｖ、Ｆｅ、Ｃｒ、Ｔｉのいずれかを含むのが好ましく、Ｇａを主成分とすることが最も好ましい。なお、ここでいう「主成分」とは、例えば酸化物半導体がα－酸化ガリウムである場合、膜中の金属元素中のガリウムの原子比が０．５以上の割合でα－酸化ガリウムが含まれていればよい。本発明においては、前記膜中の金属元素中のＧａの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。
　また、半導体膜１０２の厚さは、特に限定されない。また、前記半導体膜１０２の主面の形状等は特に限定されず、四角形状（正方形状、長方形状を含む）であっても、円形状（半円形状を含む）であっても、多角形状であってもよい。前記半導体膜１０２の表面積は、特に限定されず、３ｍｍ角に相当する面積以上であるのが好ましく、５ｍｍ角に相当する面積以上であるのがより好ましい。円形の基板に形成する場合は、直径５０ｍｍ以上であるのが最も好ましい。半導体膜１０２は、膜表面の光学顕微鏡による観察において、中心３ｍｍ角領域にクラックを有しないものが好ましく、中心５ｍｍ角領域にクラックを有しないものがより好ましく、中心９．５ｍｍ角領域にクラックを有しないものが最も好ましい。また、半導体膜１０２は、単結晶であってもよいし、多結晶膜であってもよいが、単結晶膜が好ましい。
　半導体膜１０２は、ドーパントを含んでいるが、前記ドーパントは特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、Ｓｎ、Ｇｅ、Ｓｉ、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｐｂ等のｎ型ドーパント、又は、Ｃｕ、Ａｇ、Ｉｒ、Ｒｈなどのｐ型ドーパントなどが挙げられる。本発明においては、前記ドーパントとして、Ｓｎ、Ｇｅ又はＳｉが適用でき、Ｓｎ又はＧｅがより好ましく、Ｓｎが最も好ましい。ドーパントにＳｎ又はＧｅを用いる場合の半導体膜中における含有量は、１×１０１６ｃｍ－３から１×１０２２ｃｍ－３とでき、１×１０１８ｃｍ－３から１×１０２１ｃｍ－３とするのが好ましい。このような範囲であれば、半導体デバイス用途により適した低い抵抗値、優れた電気特性を有する半導体膜１０２となる。
　本発明は、半導体膜中に含まれるＳｉを、所定の範囲とすることに特徴があるが、上記の通りＳｉをドーパントとして使用することも可能である。ドーパントとしてＳｉを用いる場合の半導体膜中におけるＳｉの含有量の下限値は、１×１０１６ｃｍ－３とすることが好ましい。Ｓｉの含有量は、１×１０１８ｃｍ－３から３×１０２０ｃｍ－３がより好ましい。このような範囲であれば、抵抗率の増加を抑制し、十分な電気特性が得られるものとなるとともに、半導体デバイス用途により適した低い抵抗値、優れた電気特性を有する半導体膜１０２とすることができる。
　（基板）
　一方、基板１０１は、その上にコランダム構造を有する酸化物半導体膜が形成できる結晶基板であれば、特に限定されない。主面の全部又は一部にコランダム構造を有している基板を用いることが好ましい。結晶成長面側の主面の全部又は一部にコランダム構造を有している基板であるのがより好ましく、結晶成長面側の主面の全部にコランダム構造を有している基板であればさらに好ましい。具体的には、α－Ａｌ２Ｏ３（サファイア基板）又はα－酸化ガリウムが好適に用いられる。また、本発明においては、前記主面がｃ面であれば、より電気特性を向上させることができるので好ましい。また、基板１０１は、主面の結晶面がオフ角を有していてもよい。この場合、一般的にオフ角を０．１°～１０．０°とするのが良い。
　ここで、オフ角とは、半導体膜又は基板の主面（表面）の法線ベクトルと低指数面の法線ベクトルとがなす角の小さい方の角度を示す。なお、本発明では、半導体膜又は基板の主面（表面）の法線ベクトルとＳＥＭＩ　Ｍ６５－０３０６の図１に規定されている結晶面（例えば、ｃ面、ａ面、ｍ面、ｒ面）の法線ベクトルとが為す角を比較し、最も小さい角度を有する面を低指数面という。本発明においては、基板１０１がオフ角を有する場合、ｃ面を主面とすることが好ましい。
　基板１０１の形状は、板状であって、半導体膜１０２の支持体となるものであれば特に限定されない。また、略円形状（例えば、円形、楕円形など）であってもよいし、多角形状（例えば、３角形、正方形、長方形、５角形、６角形、７角形、８角形、９角形など）であってもよく、様々な形状を好適に用いることができる。本発明においては、基板１０１の形状を所望の形状にすることにより、半導体膜１０２の形状を設定することができる。また、本発明においては、直径５０ｍｍ以上、より好ましくは直径１００ｍｍ大面積の基板を用いることもでき、このような大面積の基板を用いることによって、半導体膜１０２の面積を大きくすることができる。また、基板１０１の厚さは、特に限定されないが、０．３ｍｍから３ｍｍのものが好適であり、０．４から１ｍｍのものがより好ましい。このような範囲の厚さであれば、反りが比較的小さいものとなるとともに、半導体膜等の成膜時の温度低下を抑制でき結晶性がより安定して高いものとなる。
　図１には、半導体膜１０２が結晶基板１０１上へ直接形成された例を示したが、半導体膜１０２は基板上に形成された他の層上に形成されてもよい。図２に示す積層体２００は、結晶基板２０１と半導体膜２０２との間に、中間層として応力緩和層２０３が設けられている例である。これにより結晶基板２０１と半導体膜２０２の格子不整合を緩和し、半導体膜２０２の結晶性が高くなるため、電気特性をより向上させることができる。
　例えば、α－Ａｌ２Ｏ３基板上にα－酸化ガリウム膜を形成する場合、応力緩和層２０３として、例えば、α－Ｆｅ２Ｏ３、α－Ｇａ２Ｏ３、α－Ａｌ２Ｏ３及びこれらの混晶などが好適に用いられる。このとき、応力緩和層２０３の格子定数を、応力緩和層２０３の成長方向に向けて、結晶基板２０１の格子定数に近い又は同じ程度から、半導体膜２０２の格子定数に近い又は同程度の値へと連続的あるいは段階的に変化させることが好ましい。即ち、応力緩和層２０３を（ＡｌｘＧａ１－ｘ）２Ｏ３（０≦ｘ≦１）で形成し、基板２０１側から半導体２０２側へ向かってｘ値を小さくしていくのが良い。
　応力緩和層２０３の形成方法は特に限定されず、公知の方法であってよく、半導体膜２０２の形成方法と同様であってもよい。なお、応力緩和層２０３はドーパントを含んでいても良いし、含んでいなくても良い。
　本発明に係る半導体膜は、低抵抗であるだけでなく、電気特性にも優れ、工業的に有用なものである。このような半導体膜は、半導体装置等に好適に用いることができ、とりわけ、パワーデバイスに有用である。例えば、本発明に係る半導体膜は、半導体装置のｎ型半導体層（ｎ＋型半導体層、ｎ－型半導体層を含む）に用いることが可能である。また、本発明に係る積層体を、そのままで用いてもよいし、半導体膜を結晶基板等から剥離する等の公知の手段を用いた後に、半導体装置等に適用してもよい。
　また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができるが、本発明に係る積層体の少なくとも一部は、横型デバイスにも縦型デバイスにも好適に用いることができる。特に、縦型デバイスに用いることが好ましい。
　前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）又は発光素子（発光ダイオード、ＬＥＤ）などが挙げられる。
　以下に、本発明に係る積層体又は半導体膜を、ｎ型半導体（ｎ＋型半導体層やｎ－半導体層等）に適用して半導体装置とした場合の好適な例を、図面を用いて説明するが、本発明はこれらの例に限定されるものではない。なお、以下に例示する半導体装置において、仕様や目的に応じて、さらに他の層（例えば絶縁体層や導体層）などが含まれていてもよいし、また、中間層や緩衝層（バッファ層）などは適宜、追加、省略してもよいことはいうまでもない。
　図３は、ショットキーバリアダイオード（ＳＢＤ）の一例である。ＳＢＤ３００は、相対的に低濃度のドーピングを施したｎ－型半導体層３０１ａ、相対的に高濃度のドーピングを施したｎ＋型半導体層３０１ｂ、ショットキー電極３０２及びオーミック電極３０３を備えている。
　ショットキー電極３０２及びオーミック電極３０３の材料は、公知の電極材料であってよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属又はこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、又はこれらの混合物並びに積層体などが挙げられる。
　ショットキー電極３０２及びオーミック電極３０３の形成は、例えば、真空蒸着法又はスパッタリング法などの公知の手段により行うことができる。より具体的には、例えば、前記電極材料のうち２種類（第１の金属と第２の金属）を用いてショットキー電極を形成する場合、第１の金属からなる層と第２の金属からなる層を積層させ、第１の金属からなる層及び第２の金属からなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより形成することができる。
　ＳＢＤ３００に逆バイアスが印加された場合には、空乏層（図示せず）がｎ－型半導体層３０１ａの中に広がるため、高耐圧のＳＢＤ３００となる。また、順バイアスが印加された場合には、オーミック電極３０３からショットキー電極３０２へ電子が流れる。したがって、本発明に係る積層体又は半導体膜を適用したＳＢＤは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れたものとなる。
　図４は、高電子移動度トランジスタ（ＨＥＭＴ）の一例である。ＨＥＭＴ４００は、バンドギャップの広いｎ型半導体層４０１、バンドギャップの狭いｎ型半導体層４０２、ｎ＋型半導体層４０３、半絶縁体層４０４、緩衝層４０５、ゲート電極４０６、ソース電極４０７及びドレイン電極４０８を備えている。
　図５は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の一例である。ＭＯＳＦＥＴ５００はｎ－型半導体層５０１、ｎ＋型半導体層５０２及び５０３、ゲート絶縁膜５０４、ゲート電極５０５、ソース電極５０６及びドレイン電極５０７を備えている。
　図６は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の一例である。ＩＧＢＴ６００は、ｎ型半導体層６０１、ｎ－型半導体層６０２、ｎ＋型半導体層６０３、ｐ型半導体層６０４、ゲート絶縁膜６０５、ゲート電極６０６、エミッタ電極６０７及びコレクタ電極６０８を備えている。
　図７は、発光素子（発光ダイオード、ＬＥＤ）の一例である。ＬＥＤ７００は、第１の電極７０１、ｎ型半導体層７０２、発光層７０３、ｐ型半導体層７０４、透光性電極７０５、第２の電極７０６を備えている。
　透光性電極７０５の材料としては、Ｉｎ又はＴｉを含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２又はこれらの２以上の混晶又はこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極７０５を形成できる。また、透光性電極７０５を形成した後に、透光性電極７０５の透明化を目的とした熱アニールを施してもよい。
　第１の電極７０１及び第２の電極７０６の材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属又はこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、又は、これらの混合物などが挙げられる。電極の成膜法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式などの中から、材料との適性等を考慮して適宜選択した方法に従って形成することができる。
　また、発光素子（発光ダイオード、ＬＥＤ）の別の態様を図８に示す。図８の発光素子８００は、基板８０６上に、ｎ型半導体層８０１、ｐ型半導体層８０２、発光層８０３、透光性電極８０５、第１の電極８０４ａと、ｎ型半導体層８０１の一部を切り欠くことによって露出したｎ型半導体層８０１の露出面上の一部に第２の電極８０４ｂが設けられている。
　以上に例示した半導体装置の一部は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。
　図９に電源システムの例を示す。図９は、複数の電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図１０に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を、図１１に示す。図１１は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴ：Ａ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ～Ｂ）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑化し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
　次に、図１に記載の本発明に係る積層体の製造装置と製造方法の例について、特に、半導体膜の成膜装置、成膜方法を中心に、図１２を参照しながら説明するが、本発明はこれに限定されるものではない。
　（成膜装置）
　図１２に、本発明に係る積層体の製造方法に用いる装置の一例を示す。本発明に係る積層体の製造において、半導体膜の成膜には、成膜装置としてミストＣＶＤ装置９００を用いる。
　ここで、本発明でいうミストとは、気体中に分散した液体の微粒子の総称を指し、霧、液滴等と呼ばれるものを含む。
　ミストＣＶＤ装置９００は、原料溶液をミスト化してミストを発生させるミスト化部９Ａと、前記ミストを搬送するキャリアガスを供給するキャリアガス供給部９Ｂと、前記ミストを熱反応させて基板上に成膜を行う成膜部９Ｃと、前記ミスト化部９Ｂと前記成膜部９Ｃとを接続し、前記キャリアガスによって前記ミストが搬送される搬送部９Ｄとを有する。
　（搬送部）
　まず、ミスト化部９Ａと成膜部９Ｃとを接続する搬送部９Ｄについて説明する。本発明に係る成膜装置においては、搬送部の、少なくとも混合気中のミストと接触する面が非シリコーン系樹脂とされる点に特徴を有する。上述のように、半導体膜中のＳｉが低抵抗率化の障害となっていることを見出した本発明者が鋭意検討を行った結果、成膜装置において、原料がミスト化され、成膜部で反応するまでの間に、成膜装置を構成する部品と接触することで、半導体膜中にＳｉを取り込んでいることを発見した。そこで、ミスト化部９Ａと成膜部９Ｃとを接続する搬送部９Ｄにおける、混合気中のミストが接触する面（部分）を、Ｓｉ非含有材料、特に、非シリコーン系樹脂とすることで、半導体膜の成膜を行ったときにＳｉの取り込みを抑制できることを見出した。
　搬送部９Ｄの構造は特に限定されないが、配管を採用することが最も容易である。このとき、ミストが接触する面が非シリコーン系樹脂とされていればよい。外側にシリコーン系樹脂等のシリコン含有材料を使用し、ミストが接触する内面のみを非シリコーン系樹脂とすることも可能である。
　搬送部９Ｄとして搬送配管９０３、９０６を採用した場合、搬送配管９０３、９０６の素材は、非シリコーン系樹脂である限り、前駆体の溶媒や反応器と搬送配管の取り合いにおける温度などにより適宜選択可能である。本発明に係る成膜装置においては、樹脂製の配管を用いることが好ましい。樹脂製の配管は、可撓性であり、取り扱いや、成膜装置全体のデザインが容易となる。
　樹脂製の配管の具体的な材料としては、ポリエチレン、ポリプロピレン、塩化ビニル、ポリスチレン、ポリ酢酸ビニル、ウレタン樹脂、フッ素樹脂、アクリロニトリルブタジエンスチレン樹脂、アクリル樹脂、ポリアミド、ポリイミド、ポリアミドイミド、ナイロン、アセタール樹脂、ポリカーボネート、ポリフェニレンエーテル、ポリエステル、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリオレフィン、ポリフェニレンサルファイド、ポリサルフォン、ポリエーテルサルフォン、ポリアリレート、ポリエーテルエーテルケトンが好適に用いることができる。特にフッ素樹脂を用いるのがより好ましい。これらの樹脂を搬送部のミストと接触する面に用いることで、ミストへのＳｉ混入を効果的に抑制できるので、電気特性の優れた半導体膜を得ることができる。
　図１２に示す搬送部９Ｄの例は、霧化器９０２ｂと成膜室９０９とが、搬送配管９０６で接続され、霧化器９０２ａからの搬送配管９０３が搬送配管９０６の途中に合流する構造が示されているが、搬送配管９０３と搬送配管９０６が独立して成膜室９０９へ接続されていてもよい。またこれに限らず、第１混合気と第２混合気を単一のバッファタンク（図不示）に導入し、バッファタンクで混合されたミストを搬送配管を介して成膜室９０９へ搬送しても良い。
　（ミスト化部）
　ミスト化部９Ａは、例えば、霧化器９０２ａ、９０２ｂを備え霧化器９０２ａ、９０２ｂ内には、原料溶液として、それぞれ、第１前駆体９１２ａ、第２前駆体９１２ｂが収納されている。第１前駆体９１２ａ、第２前駆体９１２ｂとしては、例えば、金属の有機金属錯体（例えばアセチルアセトナート錯体等）や金属を酸に溶解した酸溶液又はハロゲン化物（例えばフッ化物、塩化物、臭化物又はヨウ化物等）の水溶液などが挙げられる。前記金属は、金属酸化物結晶としてコランダム構造を形成可能な金属であれば限定されず、例えば、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｆｅ、Ｇａ、Ｒｈ、Ｉｎ、Ｉｒが挙げられる。また、第１前駆体９１２ａと第２前駆体９１２ｂの成分は、同一でもよいし異なっていてもよい。さらに、霧化器の数及び前駆体の種類は、基板上に形成する膜の組成や積層構造に応じて増減させることができる。原料溶液中の金属の含有量は、特に限定されず、目的や仕様に応じて適宜設定できる。好ましくは、０．００１モル％～５０モル％であり、より好ましくは０．０１モル％～５モル％である。
　また、原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよいが、水を用いることが好ましい。
　半導体膜に導電性を付与するためにドーピングを行うが、使用する不純物原料は、特に限定されない。例えば前記金属が少なくともＧａを含む場合には、Ｓｉ、Ｇｅ又はＳｎを含む錯体や化合物が好適に使用でき、特にハロゲン化スズを用いるのが好ましい。これらの不純物原料を、原料溶液中の金属元素濃度に対して０．０００１％～２０％、より好ましくは０．００１％～１０％混合させて用いることができる。
　ミスト化部９Ａでは、図示しないミスト化（「霧化」又は「液滴化」ともいう）手段を用いて、原料溶液のミスト化を行う。原料溶液のミスト化は、原料溶液をミスト化できさえすれば特に限定されないが、超音波を用いるミスト化手段が好ましい。超音波を用いて得られたミストは、初速度がゼロであり、空中に浮遊し、例えば、スプレーのように吹き付けるのではなく、空間に浮遊した状態で搬送することが可能なミストであるため、衝突エネルギーによる損傷を抑制でき特に適している。
　（キャリアガス供給部）
　キャリアガス供給部９Ｂは、ミストを搬送するためのキャリアガス９０１の供給を行う供給手段である。キャリアガス供給部９Ｂにおいて、使用するキャリアガス９０１は、特に限定されず、例えば、空気、酸素、オゾンの他、窒素やアルゴン等の不活性ガス、又は水素ガスやフォーミングガス等の還元ガスが好適に用いられる。キャリアガスの種類は１種類であっても、２種類以上であってもよい。なお、キャリアガス供給部９Ｂには、ミスト化部９Ａに接続する配管等や、バルブ９０４、９０５等のガス流調整手段が適宜設けられている。
　また、図示していないが、希釈ガスを添加して、霧化された原料とキャリアガスの割合を調節することも可能である。希釈ガスの流量は適宜設定すればよく、キャリアガスの０．１～１０倍／分とすることができる。希釈ガスを、例えば霧化器９０２ａ、９０２ｂの下流側へ供給しても良い。希釈ガスはキャリアガスと同じものを用いても良いし、異なるものを用いても良い。
　（成膜部）
　成膜部９Ｃは、内部にサセプタ９０８を有する成膜室９０９を備えている。成膜室９０９の構造等は特に限定されるものではなく、アルミニウムやステンレスなどの金属を用いて良いし、これらの金属の耐熱温度を超える、より高温で成膜を行う場合には、石英や炭化シリコンを用いても良い。成膜室９０９の内部又は外部には、結晶基板９０７を加熱するための加熱手段９１０が設けられている。また、基板９０７は成膜室９０９内に設置されたサセプタ９０８上に載置されてよい。
　図１２を参照しながら、本発明に係る成膜方法の具体例を説明する。
　（成膜方法）
　本発明に係る成膜方法は、少なくともミスト化した金属酸化物前駆体とキャリアガスとドーパントを含む混合気を形成するステップと、前記混合気を、搬送部を経由して成膜部へ搬送するステップと、前記成膜部で前記混合気を熱反応させて、基板上に半導体膜を形成するステップとを含み、少なくとも前記搬送部における前記混合気と接触する面を、非シリコーン系樹脂とすることを特徴としている。
　（混合気の形成）
　まず、原料溶液はミスト化部９Ａにおいて公知の手段を用いてミスト化され、ミストが形成される。ミストのサイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは０．１～１０μｍである。
　キャリアガス供給部からミスト化部９Ａに供給されたキャリアガスは、霧化器９０２ａ、９０２ｂ内で形成されたミスト化した原料溶液（前駆体）と混合され、混合気を形成する。
　キャリアガスの流量は、基板サイズや成膜室の大きさにより適宜設定すればよく、０．０１～４０Ｌ／分程度とすることができる。また成膜は、大気圧下、加圧下及び減圧下のいずれの条件下で行われてもよいが、装置コストや生産性の面で、大気圧下で行われるのが好ましい。
　（混合気の搬送）
　ミストを含む混合気は、ミスト化部９Ａと成膜部９Ｃとを接続する搬送部９Ｄを介して、搬送される。このとき、搬送部における混合気と接触する面が、非シリコーン系樹脂とされているため、混合気中のミストへのＳｉの混入が抑制される。
　（半導体膜の成膜）
　成膜部９Ｃの成膜室９０９に供給されたミストを含む混合気は、成膜室９０９内で熱源９１０により加熱された結晶基板９０７上で反応し、コランダム構造を有する半導体膜が形成される。この時の基板温度は、基板上に形成する膜種によって適宜決定されるべきであるが、例えばα－酸化ガリウム膜を形成する場合、３５０℃以上９５０℃以下とするのが良い。このような範囲であれば、より結晶性の高い半導体膜を得ることができる。なお、膜厚は、成膜時間や前駆体の噴霧量及びキャリアガス流量を調整することにより設定することができる。
　（成膜方法の他の例）
　半導体層と基板の間に、さらに応力緩和層を形成する場合は、まず、キャリアガス９０１と霧化器９０２ａで形成した霧化した第１前駆体が混合された第１混合気を形成し、さらにキャリアガス９０１と霧化器９０２ｂで形成した霧化した第２前駆体が混合された第２混合気を形成する。
　次いで、第１混合気と第２混合気を、成膜室９０９内でサセプタ９０８に載置され加熱手段９１０により加熱された結晶基板９０７上に搬送することにより、前駆体が基板表面で反応し、第１前駆体の成分と第２前駆体の成分が混合されたコランダム構造の半導体が形成される。ここで、第１混合気と第２混合気の両方又は片方のキャリアガス流量を、所定の時間に渡り、離散的又は連続的に変化させても良い。例えばサファイア基板と酸化ガリウムの間に応力緩和層を形成する場合、応力緩和層を（ＡｌｘＧａ１－ｘ）２Ｏ３（０≦ｘ≦１）で形成し、基板側から成長方向側へ向かってｘ値を小さくしていくのが良い。このためには、Ａｌ源を含む第１混合気とＧａ源を含む第２混合気を成膜室９０９へ供給する際に、Ａｌ供給量がＧａ供給量より相対的に大きくなるように、それぞれの前駆体の濃度やキャリアガス流量を調節する。またこれとは別に、Ａｌ源とＧａ源をある割合で混合させたＡｌ-Ｇａ前駆体を用いた混合気で最初の成膜を行い、その後、Ａｌ濃度を相対的段階的に減じた複数のＡｌ-Ｇａ前駆体を用いて積層を繰り返し、Ａｌ組成を段階的に減じた（ＡｌｘＧａ１－ｘ）２Ｏ３の多層膜を形成しても良い。また、この時の基板温度は、基板上に形成する膜種によって適宜決定されるべきであるが、例えば（ＡｌｘＧａ１－ｘ）２Ｏ３（０≦ｘ≦１）膜を形成する場合、３５０℃以上９５０℃以下とするのが良い。このような範囲であれば、より結晶性の高い半導体膜を得ることができる。なお、膜厚は、成膜時間を調整することにより設定することができる。
　以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
　（実施例１）
　図１２の成膜装置において、１台の霧化器のみを用い、以下の手順でα－酸化ガリウムの成膜を行った。まずガリウムアセチルアセトナートを、Ｇａ濃度が０．１０モル／Ｌとなるように水溶液を調整した。この水溶液に、Ｇａ濃度に対するＳｎの原子比が１：０．００５となるように塩化スズ（ＩＩ）を添加し、さらに塩酸を体積比で１．０％を添加して、これを原料溶液とした。この原料溶液を霧化器に充填した。
　次に、表面にバッファ層としてα－（ＡｌｘＧａ１－ｘ）２Ｏ３多層膜（ノンドープ、０．０２≦ｘ≦０．２）が形成されている直径２インチ（５０ｍｍ）のｃ面サファイア基板を、石英製サセプタに載せて石英製管状型成膜室内に設置し、ヒーターにより基板温度を４３０℃に保った。
　次に、２．４ＭＨｚの超音波振動子で霧化器内の原料溶液を霧化した。この後、霧化器にキャリアガスの窒素を１．０Ｌ／ｍｉｎで、さらに希釈ガスの窒素を０．５Ｌ／ｍｉｎでそれぞれ導入して混合気を形成し、ポリテトラフルオロエチレン製の搬送配管（ＰＴＦＥ管）を通して成膜室へ供給して大気圧下で６０分間成膜を行い、膜厚３．５μｍのα－酸化ガリウム膜を形成した。
　この後、基板を室温まで冷却してから成膜室より取り出し、Ｖａｎ　ｄｅｒ　Ｐａｕｗ法（アクセント　ＨＬ５５００）により、キャリア濃度、抵抗率及び移動度を測定した。また、膜中のＳｉ濃度をＳＩＭＳ（ＣＡＭＥＣＡ　ＩＭＳ―７ｆ）で測定した。なお、この測定でのＳｉの検出限界は、５×１０１４ｃｍ－３である。
　（実施例２）
　混合気の搬送配管を塩化ビニル製にした以外は実施例１と同様にして、膜厚３．５μｍのα－酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例１と同様にキャリア濃度、抵抗率、移動度、及び、膜中のＳｉ濃度を測定した。
　（実施例３）
　混合気の搬送配管をポリエチレン製にした以外は実施例１と同様にして、膜厚３．５μｍのα－酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例１と同様にキャリア濃度、抵抗率、移動度、及び、膜中のＳｉ濃度を測定した。
　（実施例４）
　混合気の搬送配管をウレタン樹脂製にした以外は実施例１と同様にして、膜厚３．５μｍのα－酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例１と同様にキャリア濃度、抵抗率、移動度、及び、膜中のＳｉ濃度を測定した。
　（実施例５）
　原料溶液として、塩化ガリウムを、Ｇａ濃度が０．１０モル／Ｌとなるように調整した水溶液に、Ｇａ濃度に対するドーパントであるＧｅの原子比が１：０．００５となるように酸化ゲルマニウムを添加し、さらに塩酸を体積比で１．０％を添加したものを用いたこと以外は実施例１と同様にして成膜を行い、膜厚２．０μｍのα－酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例１と同様にキャリア濃度、抵抗率、移動度、及び、膜中のＳｉ濃度を測定した。
　（比較例１）
　混合気の搬送配管をシリコーン樹脂製にした以外は実施例１と同様にして、膜厚３．５μｍのα－酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例１と同様にキャリア濃度、抵抗率、移動度、及び膜中のＳｉ濃度を測定した。
　（比較例２）
　混合気の搬送配管をシリコーン樹脂製にした以外は実施例５と同様にして、膜厚２．０μｍのα－酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例１と同様にキャリア濃度、抵抗率、移動度、及び膜中のＳｉ濃度を測定した。
　実施例１～５及び比較例１～２において得られたα－酸化ガリウム膜のキャリア密度、移動度及び抵抗率を表１に示す。本発明に係る積層体の半導体膜は、Ｓｉが検出されず(検出限界未満)、抵抗率も約４ｍΩ・ｃｍという、比較例に対し極めて低い抵抗率のものが得られた。キャリア濃度が高く、かつ、高移動度を有する電気特性に優れたものを得ることができた。
Figure JPOXMLDOC01-appb-T000001
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (15)

  1. 　結晶基板と
    　該結晶基板の主表面上に設けられ、ドーパントを含有しコランダム構造を有する酸化物半導体を主成分として含む半導体膜とを含む積層体であって、
    　前記酸化物半導体に含まれるＳｉ濃度が５．０×１０２０ｃｍ－３以下であり、前記半導体膜の抵抗率が１５０ｍΩ・ｃｍ以下であることを特徴とする積層体。
  2. 　前記半導体膜の抵抗率が２０ｍΩ・ｃｍ以下であることを特徴とする請求項１に記載の積層体。
  3. 　前記半導体膜の主面がｃ面であることを特徴とする請求項１又は２に記載の積層体。
  4. 　前記ドーパントがＳｎ、Ｇｅ又はＳｉから選択される少なくとも１つであることを特徴とする請求項１から３のいずれか一項に記載の積層体。
  5. 　前記ドーパントがＳｎであることを特徴とする請求項１から４のいずれか一項に記載の積層体。
  6. 　前記半導体膜におけるキャリア移動度が２０ｃｍ２／Ｖｓ以上であることを特徴とする請求項１から５のいずれか一項に記載の積層体。
  7. 　前記半導体膜におけるキャリア密度が１．０×１０１８／ｃｍ３以上であることを特徴とする請求項１から６のいずれか一項に記載の積層体。
  8. 　前記酸化物半導体がＧａ、Ｉｎ又はＡｌを含むものであることを特徴とする請求項１から７のいずれか一項に記載の積層体。
  9. 　前記酸化物半導体が少なくともＧａを含むものであることを特徴とする請求項１から８のいずれか一項に記載の積層体。
  10. 　半導体と電極とを少なくとも含む半導体装置であって、前記半導体として請求項１から９のいずれか一項に記載の積層体の少なくとも一部を備えることを特徴とする半導体装置。
  11. 　半導体システムであって、請求項１０に記載の半導体装置を含むことを特徴とする半導体システム。
  12. 　少なくともミスト化した金属酸化物前駆体とキャリアガスとドーパントを含む混合気を形成するステップと、
    　前記混合気を、搬送部を経由して成膜部へ搬送するステップと、
    　前記成膜部で前記混合気を熱反応させて、基板上に半導体膜を形成するステップとを含む成膜方法であって、
    　少なくとも前記搬送部における前記混合気と接触する面を、非シリコーン系樹脂とすることを特徴とする成膜方法。
  13. 　前記非シリコーン系樹脂は、ポリエチレン、ポリプロピレン、塩化ビニル、ポリスチレン、ポリ酢酸ビニル、ウレタン樹脂、フッ素樹脂、アクリロニトリルブタジエンスチレン樹脂、アクリル樹脂、ポリアミド、ポリイミド、ポリアミドイミド、ナイロン、アセタール樹脂、ポリカーボネート、ポリフェニレンエーテル、ポリエステル、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリオレフィン、ポリフェニレンサルファイド、ポリサルフォン、ポリエーテルサルフォン、ポリアリレート、ポリエーテルエーテルケトンのいずれか１つ以上を含むものであることを特徴とする請求項１２に記載の成膜方法。
  14. 　前記非シリコーン系樹脂はフッ素樹脂を含むものであることを特徴とする請求項１２又は１３に記載の成膜方法。
  15. 　原料溶液をミスト化してミストを発生させるミスト化部と、
    　前記ミストを搬送するキャリアガスを供給するキャリアガス供給部と、
    　前記ミストを熱反応させて基板上に成膜を行う成膜部と、
    　前記ミスト化部と前記成膜部とを接続し、前記キャリアガスによって前記ミストが搬送される搬送部とを有する成膜装置であって、
    　前記搬送部は、少なくとも前記ミストと接触する面が非シリコーン系樹脂とされているものであることを特徴とする成膜装置。
PCT/JP2019/045034 2018-12-19 2019-11-18 積層体、成膜方法及び成膜装置 Ceased WO2020129508A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201980082989.6A CN113243043B (zh) 2018-12-19 2019-11-18 层叠体、成膜方法及成膜装置
EP19898090.6A EP3901994B1 (en) 2018-12-19 2019-11-18 MULTILAYER BODY, FILM FORMING METHOD AND FILM FORMING APPARATUS
US17/414,073 US12074078B2 (en) 2018-12-19 2019-11-18 Laminate, film forming method, and film forming apparatus
KR1020217017796A KR102705141B1 (ko) 2018-12-19 2019-11-18 적층체, 성막 방법 및 성막 장치
US18/767,382 US20240363468A1 (en) 2018-12-19 2024-07-09 Laminate, film forming method, and film forming apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018236960A JP6857641B2 (ja) 2018-12-19 2018-12-19 成膜方法及び成膜装置
JP2018-236960 2018-12-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/414,073 A-371-Of-International US12074078B2 (en) 2018-12-19 2019-11-18 Laminate, film forming method, and film forming apparatus
US18/767,382 Continuation US20240363468A1 (en) 2018-12-19 2024-07-09 Laminate, film forming method, and film forming apparatus

Publications (1)

Publication Number Publication Date
WO2020129508A1 true WO2020129508A1 (ja) 2020-06-25

Family

ID=71100448

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/045034 Ceased WO2020129508A1 (ja) 2018-12-19 2019-11-18 積層体、成膜方法及び成膜装置

Country Status (7)

Country Link
US (2) US12074078B2 (ja)
EP (1) EP3901994B1 (ja)
JP (2) JP6857641B2 (ja)
KR (1) KR102705141B1 (ja)
CN (1) CN113243043B (ja)
TW (1) TWI821483B (ja)
WO (1) WO2020129508A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022004279A1 (ja) * 2020-06-29 2022-01-06 信越化学工業株式会社 成膜用ドーピング原料溶液の製造方法、積層体の製造方法、成膜用ドーピング原料溶液及び半導体膜
JP2022013622A (ja) * 2020-06-29 2022-01-18 信越化学工業株式会社 成膜用ドーピング原料溶液の製造方法、積層体の製造方法、成膜用ドーピング原料溶液及び半導体膜
JP2023156732A (ja) * 2022-04-13 2023-10-25 信越化学工業株式会社 結晶性積層構造体、半導体装置及び結晶性積層構造体の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021064795A1 (ja) * 2019-09-30 2021-04-08 日本碍子株式会社 α－Ｇａ２Ｏ３系半導体膜
WO2021157719A1 (ja) * 2020-02-07 2021-08-12 株式会社Flosfia 半導体素子および半導体装置
JP2021172552A (ja) * 2020-04-24 2021-11-01 株式会社Flosfia 結晶膜
US11694894B2 (en) * 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
JP7311464B2 (ja) * 2020-06-05 2023-07-19 株式会社平和 遊技機
JP7311466B2 (ja) * 2020-06-05 2023-07-19 株式会社平和 遊技機
KR20230048008A (ko) * 2020-08-06 2023-04-10 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 적층체, 반도체 소자 및 반도체 소자의 제조방법
JP7061214B2 (ja) * 2020-08-06 2022-04-27 信越化学工業株式会社 半導体積層体、半導体素子および半導体素子の製造方法
JP7678955B2 (ja) * 2020-08-07 2025-05-19 株式会社Flosfia ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
WO2022030648A2 (ja) * 2020-08-07 2022-02-10 株式会社Flosfia ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
JP2022030646A (ja) * 2020-08-07 2022-02-18 株式会社Flosfia 酸化物半導体及び酸化物半導体を含む半導体装置
JP7531155B2 (ja) * 2020-12-25 2024-08-09 株式会社デンソー 酸化膜を有する製品の製造方法
US20220223696A1 (en) * 2021-01-13 2022-07-14 Electronics And Telecommunications Research Institute Method for manufacturing power semiconductor device
JPWO2022230832A1 (ja) * 2021-04-26 2022-11-03
JP2023056328A (ja) * 2021-10-07 2023-04-19 信越化学工業株式会社 成膜装置およびこれを用いた結晶性半導体膜の成膜方法
JP2023141340A (ja) 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置の製造方法
WO2025203519A1 (ja) * 2024-03-28 2025-10-02 日本碍子株式会社 半導体膜、複合膜、及び半導体膜付き下地基板
CN119698033A (zh) * 2024-12-06 2025-03-25 西安电子科技大学 金刚石基氧化镓mosfet器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013028480A (ja) 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2015228495A (ja) 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置
JP2018070422A (ja) * 2016-11-01 2018-05-10 国立大学法人 和歌山大学 酸化ガリウムの製造方法及び結晶成長装置
JP2018082144A (ja) * 2016-08-31 2018-05-24 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006143996A (ja) 2004-10-19 2006-06-08 Nitto Denko Corp 耐熱性樹脂
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP5397795B1 (ja) * 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
US10804362B2 (en) 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013028480A (ja) 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2015228495A (ja) 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置
JP2018082144A (ja) * 2016-08-31 2018-05-24 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP2018070422A (ja) * 2016-11-01 2018-05-10 国立大学法人 和歌山大学 酸化ガリウムの製造方法及び結晶成長装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHIKOIDZE, E. ET AL.: "Electrical, optical, and magnetic properties of Sn doped a-Ga 0 thin films", JOURNAL OF APPLIED PHYSICS, vol. 120.2, 2016, pages 025109
KAZUAKI AKAIWA, FUJITA SHIZUO: "Electrical Conductive Corundum- Structured alpha-Ga203 Thin Films on Sapphire with Tin-Doping Grown by Spray- Assisted Mist Chemical Vapor Deposition", THE JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 51, 14 June 2012 (2012-06-14), pages 1 - 3, XP055204013, DOI: 10.1143/jjap.51.070203 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022004279A1 (ja) * 2020-06-29 2022-01-06 信越化学工業株式会社 成膜用ドーピング原料溶液の製造方法、積層体の製造方法、成膜用ドーピング原料溶液及び半導体膜
JP2022013622A (ja) * 2020-06-29 2022-01-18 信越化学工業株式会社 成膜用ドーピング原料溶液の製造方法、積層体の製造方法、成膜用ドーピング原料溶液及び半導体膜
JP7011207B2 (ja) 2020-06-29 2022-01-26 信越化学工業株式会社 成膜用ドーピング原料溶液の製造方法、積層体の製造方法、成膜用ドーピング原料溶液及び半導体膜
JP2023156732A (ja) * 2022-04-13 2023-10-25 信越化学工業株式会社 結晶性積層構造体、半導体装置及び結晶性積層構造体の製造方法

Also Published As

Publication number Publication date
CN113243043B (zh) 2025-03-25
JP2021101482A (ja) 2021-07-08
JP7135145B2 (ja) 2022-09-12
TW202035772A (zh) 2020-10-01
JP6857641B2 (ja) 2021-04-14
JP2020098875A (ja) 2020-06-25
EP3901994A4 (en) 2022-09-14
US20220059424A1 (en) 2022-02-24
KR20210103474A (ko) 2021-08-23
US20240363468A1 (en) 2024-10-31
EP3901994B1 (en) 2025-12-31
KR102705141B1 (ko) 2024-09-09
TWI821483B (zh) 2023-11-11
CN113243043A (zh) 2021-08-10
EP3901994A1 (en) 2021-10-27
US12074078B2 (en) 2024-08-27

Similar Documents

Publication Publication Date Title
JP7135145B2 (ja) 半導体膜、成膜方法及び成膜装置
KR102329576B1 (ko) ｐ형 산화물 반도체 및 그 제조 방법
KR102467802B1 (ko) 산화물 반도체 막 및 그 제조 방법
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7220257B2 (ja) 積層体、半導体装置、ミストｃｖｄ装置及び成膜方法
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7065443B2 (ja) ｐ型酸化物半導体及びその製造方法
JP2023169231A (ja) 半導体積層体
WO2022030647A2 (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
JP7053539B2 (ja) 積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法
JP7061214B2 (ja) 半導体積層体、半導体素子および半導体素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19898090

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019898090

Country of ref document: EP

Effective date: 20210719

WWG Wipo information: grant in national office

Ref document number: 201980082989.6

Country of ref document: CN

WWG Wipo information: grant in national office

Ref document number: 2019898090

Country of ref document: EP