WO2020203633A1 - 窒化珪素回路基板、及び、電子部品モジュール - Google Patents

窒化珪素回路基板、及び、電子部品モジュール Download PDF

Info

Publication number
WO2020203633A1
WO2020203633A1 PCT/JP2020/013619 JP2020013619W WO2020203633A1 WO 2020203633 A1 WO2020203633 A1 WO 2020203633A1 JP 2020013619 W JP2020013619 W JP 2020013619W WO 2020203633 A1 WO2020203633 A1 WO 2020203633A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon nitride
circuit board
copper layer
nitride substrate
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/013619
Other languages
English (en)
French (fr)
Inventor
矢野　清治
克典 寺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd filed Critical Denka Co Ltd
Priority to US17/598,968 priority Critical patent/US12199005B2/en
Priority to KR1020217028944A priority patent/KR102766685B1/ko
Priority to JP2021511912A priority patent/JP7192100B2/ja
Priority to CN202080025366.8A priority patent/CN113678244B/zh
Priority to EP20783986.1A priority patent/EP3951854A4/en
Publication of WO2020203633A1 publication Critical patent/WO2020203633A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/584—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/258—Metallic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/468—Circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C04B2235/6581—Total pressure below 1 atmosphere, e.g. vacuum
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607—Thermal properties, e.g. thermal expansion coefficient
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C04B2237/127—The active component for bonding being a refractory metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/708—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the interlayers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a silicon nitride circuit board and an electronic component module.
  • Ceramic substrates such as alumina, beryllium, silicon nitride, and aluminum nitride are used as circuit boards used for power modules, etc. from the viewpoint of thermal conductivity, cost, safety, and the like. These ceramic substrates are used as circuit boards by joining metal circuit layers such as copper and aluminum and heat dissipation layers. These are used as substrates for mounting highly heat-dissipating electronic components because they have excellent insulation and heat dissipation properties with respect to resin substrates and metal substrates using a resin layer as an insulating material.
  • ceramic circuit boards are used in which a metal circuit board is bonded to the surface of the ceramic substrate with a brazing material, and a semiconductor element is mounted at a predetermined position on the metal circuit board.
  • ceramics such as aluminum nitride sintered bodies and silicon nitride sintered bodies, which have high thermal conductivity in response to an increase in the amount of heat generated from semiconductor devices due to high integration, high frequency, high output, etc. of semiconductor devices.
  • the substrate is used.
  • a silicon nitride substrate having excellent mechanical strength and toughness is attracting attention because it is required to have high mechanical reliability.
  • the ceramic circuit board since thermal stress is repeatedly applied to the ceramic circuit board, if the ceramic circuit board cannot withstand the thermal stress, microcracks may occur in the ceramic substrate, or a heat load cycle may be applied with the microcracks generated. If it is continued, the metal circuit layer may be peeled off from the ceramic substrate, resulting in poor bonding strength or poor thermal resistance, resulting in a decrease in operational reliability as an electronic device.
  • Patent Document 1 describes a technique for setting the fracture toughness value of a silicon nitride substrate to 6.5 MPa ⁇ m 1/2 or more.
  • a silicon nitride substrate having a three-point bending strength of 500 MPa or more and a fracture toughness value of 6.5 MPa ⁇ m 1/2 or more is used to cope with thermal stress. It is disclosed that the occurrence of cracks can be suppressed.
  • the thermal stress repeatedly applied to the ceramic circuit board tends to increase more.
  • the ceramic substrate withstands the thermal stress. It becomes impossible to cut, for example, microcracks occur or the metal circuit layer is peeled off from the ceramic substrate, which may cause poor bonding strength or thermal resistance.
  • Such a ceramic circuit board may have a semiconductor element or the like. The reliability of the electronic component module equipped with the electronic component was not sufficient.
  • an object of the present invention is to obtain a silicon nitride circuit board capable of improving reliability and yield as an electronic component module.
  • the following silicon nitride circuit board and electronic component module are provided.
  • the fracture toughness value Kc of the silicon nitride substrate is 5.0 MPa ⁇ m 0.5 or more and 10.0 MPa ⁇ m 0.5 or less.
  • an electronic component module including a silicon nitride circuit board, an electronic component mounted on the silicon nitride circuit board, and a sealing resin portion for sealing the silicon nitride circuit board and the electronic component.
  • a silicon nitride circuit board an electronic component module which is the above-mentioned silicon nitride circuit board is provided.
  • the silicon nitride circuit board of the present invention is configured as described above, the occurrence rate of poor bonding strength or poor thermal resistance when thermal stress is applied is low, and the reliability and yield of electronic devices are high. You can get a component module.
  • FIG. 1 is a plan view of the silicon nitride circuit board according to the present embodiment
  • FIG. 2 is a cross-sectional view of the silicon nitride circuit board according to the present embodiment.
  • the silicon nitride circuit board 100 according to the present embodiment includes a silicon nitride substrate 10, a first copper layer 30, and a second copper layer 20.
  • the silicon nitride substrate 10 and the second copper layer 20 form a laminated state with the brazing material layer 12 interposed therebetween, and the silicon nitride substrate 10 and the first copper layer 30 form a laminated state.
  • the laminated state is formed by sandwiching.
  • the "silicon nitride-copper composite” refers to the first copper layer 30, the brazing material layer 13, the silicon nitride substrate 10, the brazing material layer 12, and the second copper layer 20. Means a state in which and are stacked and before the circuit pattern is formed. Further, the "silicon nitride circuit board” means a state in which a circuit pattern is formed on the “silicon nitride-copper composite", and an electronic component 40 or the like is formed on a part of the copper layer on which the circuit pattern is formed. The electronic components may be mounted.
  • the silicon nitride circuit board includes the silicon nitride substrate 10, the first copper layer 30 provided on one surface of the silicon nitride substrate 10, and the other surface of the silicon nitride substrate.
  • HS1 and HS2 are the difference in linear expansion coefficient between the silicon nitride substrate 10 and the second copper layer 20, the silicon nitride substrate 10 and the first copper layer 30 to be laminated, and the Young's modulus of the silicon nitride substrate 10.
  • the product of the modulus and the temperature which is a parameter related to the thermal stress that can be accumulated between the silicon nitride substrate 10 and the second copper layer 20 and between the silicon nitride substrate 10 and the first copper layer 30. ..
  • HS1 ( ⁇ A).
  • - ⁇ B) ⁇ E B ⁇ ( 350 - (- 78)) 1.42 (GPa)
  • Fracture toughness value Kc of the silicon nitride substrate 10 5.5 MPa ⁇ m 0.5 or more, more preferably 9.0 MPa ⁇ m 0.5 or less.
  • the heat shock parameter HS1 represented by the formula (1) and the heat shock parameter HS2 represented by the formula (2) are more preferably 1.30 GPa or more and 1.80 GPa or less.
  • the heat shock parameter HS1 represented by the formula (1), the heat shock parameter HS2 represented by the formula (2), and the fracture toughness value Kc of the silicon nitride substrate 10 are used for manufacturing the silicon nitride circuit board. It can be adjusted by controlling the type of constituent material, manufacturing conditions, and the like.
  • the heat shock parameters HS1 and HS2, and the breaking toughness value Kc of the silicon nitride substrate 10 are set within the above numerical ranges, and the residual stress accumulated in the silicon nitride circuit board is determined.
  • the degree of crack growth of the silicon nitride substrate within a specific range, it is possible to prevent the occurrence of breakage and peeling caused by crack growth, etc., and to prevent poor bonding strength or poor thermal resistance when used as an electronic component module. It becomes a silicon nitride circuit board that can be reduced.
  • the fracture toughness value Kc of the silicon nitride substrate 10 can be measured by the IF method based on JIS R1607. That is, a Vickers indenter is pushed into the surface of the silicon nitride substrate at 2 kgf, and the fracture toughness value of the silicon nitride substrate is evaluated by the length of the diagonal line of the Vickers indentation and the length of the crack extending from each end.
  • the coefficient of linear expansion ( ⁇ B, ⁇ C, ⁇ A, ) of the silicon nitride substrate 10, the second copper layer 20, and the first copper layer 30 is based on JIS R 1618, and is based on a thermomechanical analyzer (TMA). ), You can find it.
  • the coefficient of linear expansion ( ⁇ B, ⁇ C, ⁇ A, ) indicates the coefficient of linear expansion (linear expansion coefficient) of each copper plate and each silicon nitride substrate at 25 ° C to 400 ° C. ..
  • Young's modulus of the silicon nitride substrate 10 (E B), based on JIS R1602, can be measured in static bending method.
  • E B Young's modulus of the silicon nitride substrate 10
  • the silicon nitride substrate 10 has a function of supporting the first copper layer 30 and the second copper layer 20.
  • the silicon nitride substrate 10 is rectangular when viewed from the thickness direction thereof.
  • the thickness of the silicon nitride substrate 10 is set in the range of 0.2 mm or more and 1.5 mm or less, and is 0.32 mm in the present embodiment.
  • the shape and the like of the silicon nitride substrate 10 is an example in the present embodiment, and may be different from the case of the present embodiment as long as the function according to the present invention is exhibited.
  • the silicon nitride substrate 10 according to the present embodiment has a fracture toughness value Kc of 5.0 MPa ⁇ m 0.5 or more and 10.0 MPa ⁇ m 0.5 or less, and 5.5 MPa ⁇ m 0. It is more preferably 5 or more and 9.0 MPa ⁇ m 0.5 or less.
  • the silicon nitride substrate 10 according to the present embodiment the Young's modulus E B is more than 250 GPa, preferably not more than 320 GPa, more 250 GPa, more preferably less than 300 GPa.
  • the silicon nitride substrate 10 according to the present embodiment preferably has a linear expansion coefficient ⁇ B of 1.5 ⁇ 10 -6 / ° C.
  • the silicon nitride substrate 10 may be produced by a known method, fracture toughness value Kc of the silicon nitride substrate 10, Young's modulus E B, the linear expansion coefficient alpha B, a method of manufacturing a silicon nitride substrate 10, specifically Can be adjusted by controlling the composition of raw materials, firing conditions (heating rate, holding temperature, holding time, cooling rate, etc.). The method for manufacturing the silicon nitride substrate 10 is as described later.
  • the first copper layer 30 and the second copper layer 20 are polygonal when viewed from the thickness direction thereof.
  • the thickness of the first copper layer 30 and the second copper layer 20 is set in the range of 0.5 mm or more and 2.0 mm or less, and more preferably 0.8 mm or more and 1.2 mm or less. In this embodiment, it is set to 0.8 mm as an example.
  • the shapes of the first copper layer 30 and the second copper layer 20 are examples of the present embodiment, and may be different from the case of the present embodiment as long as the functions according to the present invention are exhibited.
  • the coefficient of linear expansion of the first copper layer 30 and the second copper layer 20 according to the present embodiment changes depending on the type of copper, but does not change significantly.
  • the linear expansion of the copper layer The rate shall be 17.3 ⁇ 10-6 (/ ° C).
  • the average crystal grain size of the copper crystals in the first copper layer 30 is preferably 50 ⁇ m or more and 500 ⁇ m or less, and more preferably 100 ⁇ m or more and 300 ⁇ m or less.
  • the silicon nitride circuit board according to the present embodiment is used as an electronic component module as described later, the electronic component 40 is mounted on the first copper layer 30 via a bonding layer such as a solder layer 31, and the first copper is mounted.
  • the layer 30 is sandwiched between the solder layer and electronic components and the silicon nitride substrate 10, and thermal stress generated by the difference in thermal expansion rate between these materials is applied.
  • the copper crystal in the first copper layer 30 By setting the average crystal grain size within the above numerical range, poor bonding strength or poor thermal resistance can be further reduced.
  • the copper crystals in the first copper layer 30 have an appropriate grain boundary slip. It is presumed that the stress is moderately relaxed by raising it.
  • the average crystal grain size of the copper crystals in the second copper layer 20 is preferably 50 ⁇ m or more and 500 ⁇ m or less, and more preferably 100 ⁇ m or more and 300 ⁇ m or less.
  • a heat sink is bonded to the second copper layer 20 via a bonding layer such as a solder layer, and the second copper layer 20 is formed. It is sandwiched between the solder layer and heat sink and the silicon nitride substrate 10, and thermal stress generated by the difference in thermal expansion rate between these materials is applied.
  • the average crystal grain size of the copper crystals in the second copper layer 20 is adjusted.
  • the average crystal grain size of the first copper layer 30 and the second copper layer 20 can be adjusted by controlling the type of copper plate constituting the copper layer, the manufacturing conditions of the silicon nitride circuit board, and the like. Further, the average crystal grain size of the copper crystals in the first copper layer 30 and the second copper layer 20 can be determined by the method described in Examples.
  • the brazing material layer 12 and the brazing material layer 13 are arranged between the silicon nitride substrate 10 and the first copper layer 30, and between the silicon nitride substrate 10 and the second copper layer 20, respectively, and are the first copper.
  • the layer 30 or the second copper layer 20 is bonded to the silicon nitride substrate 10.
  • the thickness of the brazing filler metal layer 12 and the brazing filler metal layer 13 is typically set in the range of 3 ⁇ m or more and 40 ⁇ m or less, and more preferably 4 ⁇ m or more and 25 ⁇ m or less.
  • the silicon nitride circuit board according to the present embodiment may have a plating layer on the first copper layer 30 and the second copper layer 20.
  • the plating layer can be formed of a known material, and can be, for example, Ag or Ni-P.
  • the composition of the brazing filler metal layer 12 and the brazing filler metal layer 13 is a silver-copper-based brazing filler metal containing at least one active metal selected from titanium, zirconium, hafnium, niobium, tantalum, vanadium, aluminum, and tin in the brazing filler metal. It can be composed of.
  • the blending ratio of Ag and Cu, Sn or In is Ag: 85.0 parts by mass or more and 95.0 parts by mass or less, Cu: 5.0 parts by mass or more and 13.0 parts by mass or less, Sn or In: 0.4. Those consisting of 5 parts by mass or more and 3.5 parts by mass or less are preferable.
  • the amount of the active metal such as titanium added can be, for example, 1.5 parts by mass or more and 5.0 parts by mass or less with respect to 100 parts by mass in total of Ag, Cu, Sn or In. By appropriately adjusting the amount of the active metal added, the wettability to the ceramic plate can be further enhanced, and the occurrence of bonding defects can be further suppressed.
  • FIG. 3 is a cross-sectional view of the electronic component module according to the present embodiment.
  • FIG. 4 is an enlarged cross-sectional view of a part of the electronic component module according to the present embodiment.
  • the silicon nitride circuit board 100 includes the silicon nitride substrate 10, the first copper layer 30 provided on one surface of the silicon nitride substrate 10, and the other of the silicon nitride substrate 10. It is a silicon nitride circuit board provided with a second copper layer 20 provided on the surface, and is used in a form sealed by a sealing resin portion 50 as shown in FIG.
  • the surface of the second copper layer 20 opposite to the surface on which the silicon nitride substrate 10 is provided has an uncovered region that is not covered by the sealing resin portion 50.
  • the silicon nitride circuit board has a form in which the surface of the second copper layer 20 opposite to the surface provided with the silicon nitride substrate 10 is bonded to the heat sink directly or via a bonding material layer.
  • the second copper layer 20 is bonded to the heat sink 60 via the bonding material layer 21. That is, in the present embodiment, the second copper layer 20 is bonded to the heat sink 60 via the bonding material layer 21, and the surface of the second copper layer 20 facing the heat sink 60 is the sealing resin portion 50.
  • the silicon nitride circuit board when used in a form having a portion covered with a sealing resin portion 50 having a different coefficient of linear expansion and an uncovered uncovered region. Even if the second copper layer 20 in the silicon nitride circuit board is used in the form of being bonded to a heat sink 60 having a different coefficient of linear expansion, the heat shock parameter HS1 and By adjusting the breaking toughness value of the HS2 and the silicon nitride substrate 10, it is possible to reduce the poor bonding strength or the poor thermal resistance.
  • the first copper layer 30 is a copper layer formed in a circuit pattern.
  • An electronic component 40 is bonded to the first copper layer 30 and the electronic component 40 via a solder layer 31, and a lead frame or wire bonding for external connection is provided to the first copper layer 30 and the electronic component 40. It is connected to the external connection terminal 70 by 71.
  • the external connection terminal 70 can be directly connected to the substrate without using the wire bonding 71.
  • the external connection terminal 70 can be bonded by, for example, soldering or ultrasonic bonding.
  • the electronic component 40 is an electronic component such as a semiconductor element, and depending on a desired function, for example, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a FWD (Free), etc.
  • Various semiconductor elements can be selected.
  • the solder layer 31 for joining the electronic components 40 is, for example, a Sn-Sb-based, Sn-Ag-based, Sn-Cu-based, Sn-In-based, or Sn-Ag-Cu-based solder material (so-called lead-free solder material). ) Can be.
  • the external connection terminal 70 is formed of, for example, copper or a copper alloy
  • the wire bonding 71 is formed of, for example, copper, a copper alloy, aluminum, gold, or the like.
  • the sealing resin portion 50 can be formed by curing the resin composition for forming the sealing resin portion.
  • the type of the resin composition for forming the sealing resin portion is not particularly limited, and a resin composition usually used in the technical field such as a resin composition for transfer molding, a resin composition for compression molding, and a liquid sealing material is used. can do.
  • the resin composition for forming the sealing resin portion preferably contains a thermosetting resin, and may contain one or more selected from epoxy resin, phenol resin, cyanate resin, bismaleimide triazine resin, acrylic resin, and silicone resin.
  • the resin composition for forming the sealing resin portion may further contain a curing agent, a filler and the like.
  • a filler powders such as molten silica (spherical silica), crystalline silica, alumina, silicon carbide, silicon nitride, aluminum nitride, boron nitride, beryllia, and zirconia, or spherical beads, glass fibers, and aramid fibers, etc. Examples include carbon fiber.
  • the filler one type may be used alone or two or more types may be used in combination.
  • an epoxy resin containing a SiO 2 filler can be used as the resin composition for forming the sealing resin portion.
  • the second copper layer 20 is a copper layer for heat sink bonding.
  • the second copper layer 20 is bonded to the heat sink 60 via the bonding material layer 21.
  • the heat sink 60 is formed of, for example, a material having a high thermal conductivity such as aluminum, copper, or an alloy thereof, and is preferably formed of aluminum or an aluminum alloy.
  • the electronic component module according to this embodiment includes the above-mentioned silicon nitride circuit board. That is, the electronic component module according to the present embodiment includes a silicon nitride circuit board, an electronic component 40 mounted on the silicon nitride circuit board, and a sealing resin portion 50 for sealing the silicon nitride circuit board 100 and the electronic component 40. To be equipped.
  • the surface of the second copper layer 20 opposite to the surface on which the silicon nitride substrate 10 is provided is away from the silicon nitride substrate 10 than the sealing resin portion 50. It is convex to. That is, as shown in FIG. 4, the surface of the sealing resin portion 50 facing the heat sink 60 is the lower surface 51 of the sealing resin portion, and the surface of the second copper layer 20 facing the heat sink 60 is the second copper.
  • the layer lower surface 22 there is a step between the sealing resin portion lower surface 51 and the bonding material layer 21, and the second copper layer lower surface 22 is designed to be convex with respect to the sealing resin portion lower surface 51. There is.
  • the sealing resin portion 50 can smoothly join the second copper layer lower surface 22 and the heat sink 60 without interfering with the joining, and improves the reliability of joining the second copper layer 20 and the heat sink 60. be able to.
  • the silicon nitride circuit board according to this embodiment can be manufactured by the following method.
  • a silicon nitride substrate 10 having desired physical properties is prepared.
  • the silicon nitride substrate 10 can be obtained by the following manufacturing method. That is, silicon nitride powder, the raw material powder containing Y 2 O 3, sintering aids such as MgO, and an organic solvent, an organic binder as required, a plasticizer, a raw material slurry is uniformly mixed in a ball mill To do. After defoaming and thickening the obtained raw material slurry, a sheet is molded by a doctor blade method to obtain a molded product.
  • a silicon nitride substrate 10 can be obtained by cutting the obtained sheet molded product, degreasing it at 400 to 800 ° C., and further firing it in a firing furnace at 1700 to 1900 ° C. for 1 to 10 hours in a nitrogen atmosphere. it can.
  • the fracture toughness value Kc should be controlled, for example, by adjusting the firing conditions (heating rate, holding temperature, holding time, cooling rate, etc.), although it depends on the composition of the raw materials and the balance with other manufacturing conditions. As an example, the higher the firing temperature, the higher the fracture toughness value Kc, and the lower the firing temperature, the lower the fracture toughness value Kc.
  • the Young's modulus E B for example, the firing conditions (Atsushi Nobori rate, holding temperature, holding time, cooling rate, etc.) can be controlled by adjusting the way of example, the Young's modulus E if higher firing temperature B is lowered, if a low sintering temperature Young's modulus E B increases. Further, although it depends on the balance with other manufacturing conditions, the coefficient of linear expansion ⁇ B decreases, for example, as the amount of the sintering aid added increases, and increases as the amount of the sintering aid added decreases. ..
  • a brazing material containing an active metal on both sides of the silicon nitride substrate 10 for example, an Ag—Cu alloy paste to which the active metal Ti is added is printed and formed, and a rectangular copper plate substantially the same as the silicon nitride substrate 10 is formed.
  • a copper plate it is preferable to use an oxygen-free copper plate, and it is more preferable to use a rolled copper plate.
  • a silicon nitride-copper composite can be obtained by joining copper plates to both sides of the silicon nitride substrate 10 via a brazing material.
  • the first copper layer 30 is etched to form a circuit pattern.
  • a photoresist (not shown) is laminated on the upper surface of the 30. In this case, a liquid photoresist may be applied.
  • a pattern conforming to the circuit pattern is exposed. In this case, even if the film on which the negative image of the circuit pattern is formed is brought into close contact with the photoresist and the photoresist is exposed by so-called batch exposure, a so-called direct drawing type exposure apparatus is used (without using the above film). The photoresist may be exposed. Next, the photosensitive photoresist is etched according to the circuit pattern. Then, the remaining photoresist is removed.
  • the second copper layer 20 may not be etched, or a pattern may be formed in the same manner. Further, the second copper layer 20 and the first copper layer 30 after forming the circuit pattern can be plated. As described above, the silicon nitride circuit board 100 in a state where the circuit pattern is formed is manufactured.
  • the electronic component 40 is mounted on the first copper layer 30 via the solder layer 31.
  • a Sn-Sb-based, Sn-Ag-based, Sn-In-based, or Sn-Ag-Cu-based solder material is used to solder-bond the first copper layer 30 and the electronic component 40. ..
  • the electronic component module is resin-sealed with a sealing resin to form the sealing resin portion 50.
  • a known method can be used for resin sealing, and for example, resin sealing can be performed by a transfer mold.
  • the resin sealing step for example, the second copper layer 20 of the electronic component module is sealed by resin sealing with the lower surface 22 of the second copper layer pressed against a plastic material in advance.
  • An uncovered region not covered by the sealing resin portion 50 can be left on the surface opposite to the surface on which the silicon nitride substrate 10 is provided, that is, the lower surface 22 of the second copper layer, and the second The lower surface 22 of the copper layer can be made convex with respect to the lower surface 51 of the sealing resin portion.
  • the electronic component module is manufactured.
  • ⁇ Silicon nitride substrate> Feed formulation and the, by adjusting the firing conditions, various linear expansion coefficient alpha B, Young's modulus E B, the silicon nitride substrate B-1 ⁇ B-10 having a fracture toughness K C (148mm ⁇ 200mm ⁇ 0 . 32 mm) was prepared.
  • ⁇ Copper plate for first copper layer and second copper layer> A rolled copper plate having a linear expansion coefficient of 17.3 ⁇ 10-6 / ° C. and a thickness of 0.8 mm was prepared.
  • Silicon nitride circuit boards 1 to 10 were manufactured using the combinations of silicon nitride substrates and copper plates shown in Table 1.
  • a brazing material including active metal
  • Ag powder manufactured by Fukuda Metal Foil Powder Industry Co., Ltd .: Ag-HWQ 2.5 ⁇ m
  • Cu powder manufactured by Fukuda Metal Foil Powder Industry Co., Ltd .: Cu
  • -HWQ 3 ⁇ m 9.5 parts by mass
  • Sn powder manufactured by Fukuda Metal Foil Powder Industry Co., Ltd .: Sn-HPN 3 ⁇ m
  • brazing material paste The brazing material, the binder resin, and the solvent were mixed to obtain a brazing material paste.
  • This brazing paste was applied to both sides of the silicon nitride substrate by a screen printing method so that the dry thickness on each side was about 10 ⁇ m.
  • the copper plates were laminated on both sides of the silicon nitride substrate and heated in a vacuum of 1.0 ⁇ 10 -3 Pa or less at 780 ° C. for 30 minutes to bond the silicon nitride substrate and the copper plate with a brazing material.
  • a silicon nitride-copper composite in which a silicon nitride substrate and a copper plate were bonded with a brazing material was obtained.
  • an etching resist was printed on the obtained silicon nitride-copper composite copper layer and etched with a ferric chloride solution to form a circuit pattern to obtain a silicon nitride circuit board.
  • the average crystal grain size of copper was evaluated for the silicon nitride circuit substrate 1 by the following method, the average crystal grain size of the copper crystal in the first copper layer was 250 ⁇ m, and the average crystal grain size of the copper crystal in the second copper layer was 250 ⁇ m. The diameter was 255 ⁇ m.
  • ⁇ Evaluation method for copper plate and silicon nitride substrate > (1) Coefficient of linear expansion of copper plate and silicon nitride substrate ( ⁇ B ) Based on JIS R 1618, the coefficient of linear expansion (linear expansion coefficient) of each copper plate and each silicon nitride substrate at 25 ° C. to 400 ° C. was measured with a thermomechanical analyzer (TMA). (2) Young's modulus of the silicon nitride substrate (E B) It was measured by the static deflection method based on JIS R1602. The shape of the test piece was 3 mm ⁇ 4 mm ⁇ 40 mm. (3) fracture toughness value of the silicon nitride substrate (K C) It was measured by the IF method based on JIS R 1607.
  • a Vickers indenter was pushed into the surface of the silicon nitride substrate at 2 kgf, and the fracture toughness value of the silicon nitride substrate was evaluated by the length of the diagonal line of the Vickers indentation and the length of the crack extending from each end.
  • the average crystal grain size of copper in the first copper layer and the second copper layer in the silicon nitride circuit board was determined by the following method.
  • a "cross section" for measurement was obtained by the following procedure.
  • (1) The ceramic circuit boards obtained in each Example and Comparative Example were cut with a cross section perpendicular to the main surface and passing through the center of gravity of the board. A contour machine was used for cutting.
  • (2) The cut silicon nitride circuit board was embedded in resin to prepare a resin-embedded body.
  • (3) The cross section of the composite in the prepared resin embedding body was buffed with diamond abrasive grains.
  • the cross section of the silicon nitride circuit board polished above was measured by the electron backscatter diffraction method. Specifically, first, electron backscatter diffraction (EBSD) in the observation field of 50 times under the condition of an accelerating voltage of 15 kV near the center of the first copper layer or the second copper layer polished above. ) Data was obtained by analysis by the method.
  • EBSD electron backscatter diffraction
  • a SU6600 type field emission scanning microscope manufactured by Hitachi High-Technologies Corporation and an analyzer manufactured by TSL Solutions Co., Ltd. were used.
  • the measurement data was visualized by software manufactured by TSL Solutions Co., Ltd .: OIM Data Analysis 7.3.0 to create a crystal orientation map. By analyzing this crystal orientation map with image processing software, the average crystal grain size of copper crystals in the copper layer was obtained.
  • Image-Pro Plus Shape Stack version 6.3 manufactured by Media Cybernetics was used as the image processing software.
  • the intercept method is used to calculate the average crystal grain size, and 10 or more straight lines of a predetermined length are drawn in parallel on one observation image, and the length of the straight line of the portion where the straight line crosses the copper crystal particles. was obtained as the average grain size of the copper crystals (these were automatically processed by the software to calculate the values).
  • the bonded substrate to be tested at room temperature (20 ° C. as an example) is moved to an environment of 150 ° C. and held in an environment of 150 ° C. for 15 minutes (first step).
  • the bonded substrate is then moved from the 150 ° C. environment to the ⁇ 55 ° C. environment and held in the ⁇ 55 ° C. environment for 15 minutes (second step).
  • the first step and the second step are alternately repeated 2000 times.
  • the presence or absence of peeling of the copper layer is observed by ultrasonic flaw detection measurement.
  • the evaluation criteria are shown below. ⁇ : No peeling occurred. ⁇ : A little peeling occurred.
  • the occurrence of peeling was observed to be about the same as that of the silicon nitride circuit board 2, or the occurrence of peeling was observed but silicon nitride. Those that were lighter than the circuit board 2 were designated as ⁇ .
  • X Many peelings occurred. Specifically, the silicon nitride circuit board 2 in which peeling occurred was used as a reference, and the one in which peeling occurred and more peeling occurred than the silicon nitride circuit board 2 was marked with x.
  • Silicon nitride substrate 12 Brazing material layer 13 Brazing material layer 20 Second copper layer 21 Bonding material layer 22 Second copper layer lower surface 30 First copper layer 31 Solder layer 40 Electronic components 50 Encapsulating resin part 51 Encapsulating resin Bottom surface 60 Heat sink 70 External connection terminal 71 Wire bonding 100 Silicon nitride circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Products (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

窒化珪素基板と、前記窒化珪素基板の一方の面に設けられた第一の銅層と、前記窒化珪素基板の他方の面に設けられた第二の銅層とを備える窒化珪素回路基板であって、前記窒化珪素基板の破壊靭性値Ｋｃが５．０ＭＰａ・ｍ０．５以上、１０．０ＭＰａ・ｍ０．５以下であり、前記窒化珪素基板の線膨張率をαＢ（／℃）とし、前記窒化珪素基板のヤング率をＥＢ（ＧＰａ）とし、前記第一の銅層の線膨張率をαＡ（／℃）、前記第二の銅層の線膨張率をαＣ（／℃）としたとき、ヒートショックパラメーターＨＳ１、及び、ヒートショックパラメーターＨＳ２が、それぞれ１．３０ＧＰａ以上、２．３０ＧＰａ以下である、窒化珪素回路基板が提供される。

Description

窒化珪素回路基板、及び、電子部品モジュール
　本発明は、窒化珪素回路基板、及び、電子部品モジュールに関する。
　パワーモジュール等に利用される回路用基板として、熱伝導率やコスト、安全性等の点から、アルミナ、ベリリア、窒化珪素、窒化アルミニウム等のセラミックス基板が利用されている。これらのセラミックス基板は、銅やアルミニウム等の金属回路層や放熱層を接合し回路基板として用いられる。これらは、樹脂基板や樹脂層を絶縁材とする金属基板に対し、優れた絶縁性および放熱性等を有することから、高放熱性電子部品を搭載するための基板として使用されている。
　エレベーター、車両、ハイブリッドカー等といったパワーモジュール用途には、セラミックス基板の表面に、金属回路板をろう材で接合し、更に金属回路板の所定の位置に半導体素子を搭載したセラミックス回路基板が用いられている。近年では、半導体素子の高集積化、高周波化、高出力化等に伴う半導体素子からの発熱量の増加に対し、高い熱伝導率を有する窒化アルミニウム焼結体や窒化珪素焼結体等のセラミックス基板が使用されている。この中でも特に、電子部品を搭載するためのセラミックス基板としては、機械的な信頼性が高いことが求められ、機械的強度や靭性に優れる窒化珪素基板が注目されている。
　また、電子部品モジュール等においては、セラミックス回路基板に繰り返し熱ストレスがかかるため、この熱ストレスに耐え切れなくなるとセラミックス基板に微小クラックが発生したり、この微小クラックが発生したまま熱負荷サイクルがかかり続けた場合、金属回路層がセラミックス基板から剥がれてしまったりして、接合強度不良または熱抵抗不良を招き、電子機器としての動作信頼性が低下してしまう等の問題を有する。
　そこで、例えば、特許文献１には、窒化珪素基板の破壊靭性値を６．５ＭＰａ・ｍ１／２以上とする技術が記載されている。特許文献１に記載された発明によれば、３点曲げ強度を５００ＭＰａ以上とするとともに、破壊靭性値も６．５ＭＰａ・ｍ１／２以上と高くした窒化珪素基板を用いることで、熱応力に対するクラックの発生を抑制することができることが開示されている。
特開２００２－２０１０７５公報
　しかしながら、電子部品モジュール等においては、高出力化、高集積化が進行し、セラミックス回路基板に繰り返し掛かる熱ストレスが、より増大する傾向にあり、従来の技術においては、セラミックス基板が熱ストレスに耐え切れなくなり、例えば、微小クラックが発生したり、金属回路層がセラミックス基板から剥がれてしまったりすることによって、接合強度不良または熱抵抗不良が発生する場合があり、こうしたセラミックス回路基板に半導体素子等の電子部品を搭載した電子部品モジュールの信頼性は十分ではなかった。
　本発明は、上記課題に鑑み、電子部品モジュールとしての信頼性・歩留りを向上させることができる窒化珪素回路基板を得ることを目的とする。
　本発明によれば、以下に示す窒化珪素回路基板、および、電子部品モジュールが提供される。
　すなわち、本発明によれば、
　窒化珪素基板と、
　前記窒化珪素基板の一方の面に設けられた第一の銅層と、
　前記窒化珪素基板の他方の面に設けられた第二の銅層と
　を備える窒化珪素回路基板であって、
　前記窒化珪素基板の破壊靭性値Ｋｃが５．０ＭＰａ・ｍ０．５以上、１０．０ＭＰａ・ｍ０．５以下であり、
　前記窒化珪素基板の線膨張率をαＢ（／℃）とし、前記窒化珪素基板のヤング率をＥＢ（ＧＰａ）とし、前記第一の銅層の線膨張率をαＡ（／℃）、前記第二の銅層の線膨張率をαＣ（／℃）としたとき、
　下記式（１）で表されるヒートショックパラメーターＨＳ１、及び、下記式（２）で表されるヒートショックパラメーターＨＳ２が、それぞれ１．３０ＧＰａ以上、２．３０ＧＰａ以下である、窒化珪素回路基板が提供される。
　式（１）　ＨＳ１＝（αＡ－αＢ）×ＥＢ×（３５０－（－７８））
　式（２）　ＨＳ２＝（αＣ－αＢ）×ＥＢ×（３５０－（－７８））
　また、本発明によれば、窒化珪素回路基板と、前記窒化珪素回路基板に搭載された電子部品と、前記窒化珪素回路基板および前記電子部品を封止する封止樹脂部とを備える電子部品モジュールであって、
　窒化珪素回路基板は、上記の窒化珪素回路基板である、電子部品モジュールが提供される。
　本発明の窒化珪素回路基板は、以上のように構成されているため、熱ストレスが加わった際の接合強度不良または熱抵抗不良の発生率が低く、電子機器としての信頼性・歩留りが高い電子部品モジュールを得ることができる。
本実施形態に係る窒化珪素回路基板の平面図である。 本実施形態に係る窒化珪素回路基板の断面図である。 本実施形態に係る電子部品モジュールの断面図である。 本実施形態に係る電子部品モジュールの一部の拡大断面図である。
　以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、図は概略図であり、実際の寸法比率とは一致していない。
　まず、本実施形態の窒化珪素基板の構成について説明する。
＜本実施形態の窒化珪素回路基板の構成＞
　本実施形態の窒化珪素回路基板について、図１、及び、図２を用いて説明する。図１は、本実施形態に係る窒化珪素回路基板の平面図であり、図２は本実施形態に係る窒化珪素回路基板の断面図である。
　図２に示されるように、本実施形態に係る窒化珪素回路基板１００は、窒化珪素基板１０と、第一の銅層３０と、第二の銅層２０とを備えている。また、窒化珪素基板１０と、第二の銅層２０とは、ろう材層１２を挟んで積層状態を構成しており、窒化珪素基板１０と第一の銅層３０とは、ろう材層１３を挟んで積層状態を構成している。
　なお、本実施形態において、「窒化珪素－銅複合体」とは、第一の銅層３０と、ろう材層１３と、窒化珪素基板１０と、ろう材層１２と、第二の銅層２０とが積層した状態であって、回路パターンが形成される前の状態を意味する。また、「窒化珪素回路基板」とは、「窒化珪素－銅複合体」に回路パターンが形成された状態を意味し、回路パターンが形成された銅層の一部には、電子部品４０等の電子部品が実装された状態であってもよい。
　本実施形態に係る窒化珪素回路基板は、上記のように、窒化珪素基板１０と、窒化珪素基板１０の一方の面に設けられた第一の銅層３０と、前記窒化珪素基板の他方の面に設けられた第二の銅層２０とを備える窒化珪素回路基板であって、窒化珪素基板１０の破壊靭性値Ｋｃが５．０ＭＰａ・ｍ０．５以上、１０．０ＭＰａ・ｍ０．５以下であり、窒化珪素基板１０の線膨張率をαＢ（／℃）とし、窒化珪素基板１０のヤング率をＥＢ（ＧＰａ）とし、第一の銅層３０の線膨張率をαＡ（／℃）、第二の銅層２０の線膨張率をαＣ（／℃）としたとき、下記式（１）で表されるヒートショックパラメーターＨＳ１、及び、下記式（２）で表されるヒートショックパラメーターＨＳ２が、それぞれ１．３０ＧＰａ以上、２．３０ＧＰａ以下に設定される。
　式（１）　ＨＳ１＝（αＡ－αＢ）×ＥＢ×（３５０－（－７８））
　式（２）　ＨＳ２＝（αＣ－αＢ）×ＥＢ×（３５０－（－７８））
　上記の式において、ＨＳ１及びＨＳ２は、積層される窒化珪素基板１０及び第二の銅層２０、窒化珪素基板１０及び第一の銅層３０の線膨張率の差と、窒化珪素基板１０のヤング率と、温度の積であり、窒化珪素基板１０と第二の銅層２０の間、及び、窒化珪素基板１０と第一の銅層３０の間に蓄積され得る熱応力に関連するパラメーターとなる。
　例えば、窒化珪素基板１０として、線膨張率αＢ＝４．０×１０－６（／℃）、ヤング率ＥＢ＝２５０（ＧＰａ）の窒化珪素基板を用い、第一の銅層３０の線膨張率αＡ＝１７．３×１０－６（／℃）、第二の銅層２０の線膨張率αＣ＝１７．３×１０－６（／℃）としたとき、ＨＳ１＝（αＡ－αＢ）×ＥＢ×（３５０－（－７８））＝１．４２（ＧＰａ）、ＨＳ２＝（αＣ－αＢ）×ＥＢ×（３５０－（－７８））＝１．４２（ＧＰａ）となる。
　窒化珪素基板１０の破壊靭性値Ｋｃは、５．５ＭＰａ・ｍ０．５以上、９．０ＭＰａ・ｍ０．５以下であることがより好ましい。また、式（１）で表されるヒートショックパラメーターＨＳ１、及び、式（２）で表されるヒートショックパラメーターＨＳ２は、１．３０ＧＰａ以上、１．８０ＧＰａ以下であることがより好ましい。
　式（１）で表されるヒートショックパラメーターＨＳ１、及び、式（２）で表されるヒートショックパラメーターＨＳ２、並びに、窒化珪素基板１０の破壊靭性値Ｋｃは、窒化珪素回路基板の製造に用いる各構成材料の種類、製造条件等を制御することによって調整することができる。
　本実施形態によれば、上記のヒートショックパラメーターＨＳ１、及び、ＨＳ２、並びに、窒化珪素基板１０の破壊靭性値Ｋｃを上記数値範囲内に設定し、窒化珪素回路基板に蓄積される残留応力と、窒化珪素基板のクラックの進展の程度を特定の範囲とすることで、クラックの進展等により生じる破壊やはがれの発生を防ぐことができ、電子部品モジュールとした際の接合強度不良または熱抵抗不良を低減することができる窒化珪素回路基板となる。
　後述の実施例の結果から理解されるように、式（１）で表されるヒートショックパラメーターＨＳ１、及び、式（２）で表されるヒートショックパラメーターＨＳ２を１．８０ＧＰａ以下とした場合、特に、信頼性・歩留りを向上させることができる窒化珪素回路基板を得ることができる。
　なお、窒化珪素基板１０の破壊靭性値Ｋｃは、ＪＩＳ　Ｒ　１６０７に基づき、ＩＦ法で測定することができる。すなわち、窒化珪素基板の表面にビッカース圧子を２ｋｇｆで押し込み、ビッカース圧痕の対角線の長さ、各端部から伸びるクラックの長さにより窒化珪素基板の破壊靱性値を評価する。
　窒化珪素基板１０、第二の銅層２０及び第一の銅層３０の線膨張率（αＢ、αＣ、αＡ、）は、ＪＩＳ　Ｒ　１６１８に基づき、熱機械分析装置（ＴＭＡ：ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ　ａｎａｌｙｚｅｒ）で、求めることができる。なお、本発明において、線膨張率（αＢ、αＣ、αＡ、）は各銅板、及び、各窒化珪素基板の２５℃～４００℃における線膨張率（線膨張係数）を示すものとする。
　窒化珪素基板１０のヤング率（ＥＢ）は、ＪＩＳ　Ｒ１６０２に基づき、静的撓み法で測定することができる。
　以下、本実施形態に係る窒化珪素回路基板の各構成についてより詳細に説明する。
＜窒化珪素基板＞
　本実施形態に係る窒化珪素基板１０は、第一の銅層３０及び第二の銅層２０を支持する機能を有する。ここで、窒化珪素基板１０は、その厚み方向から見て矩形とされている。また、窒化珪素基板１０の厚みは、０．２ｍｍ以上、１．５ｍｍ以下の範囲に設定され、本実施形態では、０．３２ｍｍとされている。なお、窒化珪素基板１０の形状等は、本実施形態における一例であり、本発明に係る機能を発揮すれば本実施形態の場合と異なっていてもよい。
　上記したように、本実施形態に係る窒化珪素基板１０は、破壊靭性値Ｋｃが５．０ＭＰａ・ｍ０．５以上、１０．０ＭＰａ・ｍ０．５以下であり、５．５ＭＰａ・ｍ０．５以上、９．０ＭＰａ・ｍ０．５以下であることがより好ましい。
　また、本実施形態に係る窒化珪素基板１０は、そのヤング率ＥＢが、２５０ＧＰａ以上、３２０ＧＰａ以下であることが好ましく、２５０ＧＰａ以上、３００ＧＰａ未満であることがより好ましい。
　また、本実施形態に係る窒化珪素基板１０は、その線膨張率αＢが、１．５×１０－６／℃以上、４．０×１０－６／℃以下であることが好ましく、１．５×１０－６／℃以上、２．５×１０－６／℃未満であることがより好ましい。
　窒化珪素基板１０の物性を上記態様に調整することで、ヒートショックパラメーターＨＳ１、及び、ＨＳ２を上記数値範囲内に調整しやすくなり、また、より接合強度不良または熱抵抗不良を低減することができる。
　なお、窒化珪素基板１０は、公知の方法で製造することができ、窒化珪素基板１０の破壊靭性値Ｋｃ、ヤング率ＥＢ、線膨張率αＢは、窒化珪素基板１０の製造方法、具体的には原料の配合や、焼成条件（昇温速度、保持温度、保持時間、冷却速度等）等を制御することによって調整することができる。窒化珪素基板１０の製造方法は後述の通りである。
＜第一の銅層及び第二の銅層＞
　第一の銅層３０及び第二の銅層２０は、その厚み方向から見て多角形とされている。第一の銅層３０及び第二の銅層２０の厚みは、０．５ｍｍ以上２．０ｍｍ以下の範囲に設定され、さらに好ましくは、０．８ｍｍ以上、１．２ｍｍ以下である。本実施形態では、一例として、０．８ｍｍとされる。なお、第一の銅層３０及び第二の銅層２０の形状等は、本実施形態における一例であり、本発明に係る機能を発揮すれば本実施形態の場合と異なっていてもよい。
　本実施形態に係る第一の銅層３０及び第二の銅層２０の線膨張率は銅の種類により変化するが、大きく変化することはないため、本実施形態においては、銅層の線膨張率は１７．３×１０－６（／℃）とする。
　第一の銅層３０及び第二の銅層２０の物性を上記態様に調整することで、ヒートショックパラメーターＨＳ１、及び、ＨＳ２を上記数値範囲内に調整しやすくなり、より接合強度不良または熱抵抗不良を低減することができる。
　第一の銅層３０における銅結晶の平均結晶粒径は、５０μｍ以上、５００μｍ以下であることが好ましく、１００μｍ以上、３００μｍ以下であることがより好ましい。
　後述のように本実施形態に係る窒化珪素回路基板を電子部品モジュールとした場合、第一の銅層３０上にはんだ層３１等の接合層を介し、電子部品４０が搭載され、第一の銅層３０は、はんだ層及び電子部品と、窒化珪素基板１０に挟まれ、これらの材料との熱膨張率差等により生じる熱ストレスが加わることとなるが、第一の銅層３０における銅結晶の平均結晶粒径を上記数値範囲内とすることによって、より接合強度不良または熱抵抗不良を低減することができる。上記のメカニズムは明らかではないが、第一の銅層３０における銅結晶の平均結晶粒径を上記数値範囲内とすることによって、第一の銅層３０において、銅結晶が適度に粒界すべりを起こす等して応力が適度に緩和されるためと推測される。
　第二の銅層２０における銅結晶の平均結晶粒径は、５０μｍ以上、５００μｍ以下であることが好ましく、１００μｍ以上、３００μｍ以下であることがより好ましい。
　後述のように本実施形態に係る窒化珪素回路基板を電子部品モジュールとした場合、第二の銅層２０にはんだ層等の接合層を介し、ヒートシンクが接合され、第二の銅層２０は、はんだ層及びヒートシンクと、窒化珪素基板１０に挟まれ、これらの材料との熱膨張率差等により生じる熱ストレスが加わることとなるが、第二の銅層２０における銅結晶の平均結晶粒径を上記数値範囲内とすることによって、より接合強度不良または熱抵抗不良を低減することができる。上記のメカニズムは明らかではないが、第二の銅層２０における銅結晶の平均結晶粒径を上記数値範囲内とすることによって、第二の銅層２０において、銅結晶が適度に粒界すべりを起こす等して応力が適度に緩和されるためと推測される。
　なお、第一の銅層３０及び第二の銅層２０における平均結晶粒径は、銅層を構成する銅板の種類、および、窒化珪素回路基板の製造条件等を制御することで調整できる。
　また、第一の銅層３０及び第二の銅層２０における銅結晶の平均結晶粒径は、実施例に記載の方法で求めることができる。
＜ろう材層＞
　本実施形態に係るろう材層１２及びろう材層１３は、窒化珪素基板１０と第一の銅層３０、窒化珪素基板１０と第二の銅層２０の間にそれぞれ配置され、第一の銅層３０、又は、第二の銅層２０を窒化珪素基板１０に接合させている。ろう材層１２及びろう材層１３の厚みは、典型的には３μｍ以上４０μｍ以下の範囲に設定され、さらに好ましくは、４μｍ以上２５μｍ以下である。
　なお、本実施形態に係る窒化珪素回路基板は、第一の銅層３０及び第二の銅層２０の上にメッキ層を有していてもよい。メッキ層は公知の材料で形成することができるが、例えば、Ａｇ、Ｎｉ－Ｐとすることができる。
　ろう材層１２及びろう材層１３の組成は、ろう材中にチタン、ジルコニウム、ハフニウム、ニオブ、タンタル、バナジウム、アルミニウム、錫から選択される少なくとも一種の活性金属を含有する銀－銅系ろう材で構成されることとすることができる。Ａｇと、Ｃｕ、ＳｎまたはＩｎの配合比は、Ａｇ：８５．０質量部以上９５．０質量部以下、Ｃｕ：５．０質量部以上１３．０質量部以下、ＳｎまたはＩｎ：０．４質量部以上３．５質量部以下からなるものが好ましく挙げられる。上記数値範囲内とすることで、ろう材の融解温度が過度に上昇することを防ぎ、適度な温度での接合が可能となり、接合時の熱膨張率差に由来する熱ストレスを低下させることができ、耐熱サイクル性を向上することができる。
　チタン等の活性金属の添加量は、例えば、Ａｇと、Ｃｕと、ＳｎまたはＩｎの合計１００質量部に対して、１．５質量部以上５．０質量部以下とすることができる。活性金属の添加量を適切に調整することで、セラミックス板に対する濡れ性を一層高めることができ、接合不良の発生を一層抑えることができる。
　続いて、図３、及び、図４を用いて、本実施形態に係る窒化珪素回路基板の実施形態についてさらに説明する。図３は、本実施形態に係る電子部品モジュールの断面図である。また、図４は、本実施形態に係る電子部品モジュールの一部の拡大断面図である。
　上記したように、本実施形態に係る窒化珪素回路基板１００は、窒化珪素基板１０と、窒化珪素基板１０の一方の面に設けられた第一の銅層３０と、窒化珪素基板１０の他方の面に設けられた第二の銅層２０とを備える窒化珪素回路基板であって、図３に示すように、封止樹脂部５０によって封止された形態で用いられる。
　また、本実施形態において、第二の銅層２０の窒化珪素基板１０が設けられた面と反対側の面は、封止樹脂部５０によって覆われていない未被覆領域を有する。
　本実施形態において、窒化珪素回路基板は、第二の銅層２０の窒化珪素基板１０が設けられた面と反対側の面が、直接または接合材料層を介してヒートシンクと接合された形態とすることができ、図３に示す本実施形態の一例では、第二の銅層２０は、接合材料層２１を介しヒートシンク６０と接合されている。
　すなわち、本実施形態においては、第二の銅層２０は、接合材料層２１を介しヒートシンク６０と接合されており、第二の銅層２０のヒートシンク６０と対抗する面は、封止樹脂部５０によって覆われていない未被覆領域を有する。
　本実施形態によれば、窒化珪素回路基板が、さらに、線膨張率の異なる封止樹脂部５０に覆われている部分、及び、覆われていない未被覆領域を有する形態で用いられた場合であっても、また、窒化珪素回路基板における第二の銅層２０が、さらに、線膨張率の異なるヒートシンク６０と接合された形態で用いられた場合であっても、ヒートショックパラメーターＨＳ１、及び、ＨＳ２、並びに、窒化珪素基板１０の破壊靭性値を調整することによって、接合強度不良または熱抵抗不良を低減することができる。
　本実施形態において、第一の銅層３０は、回路パターンに形成された銅層である。なお、第一の銅層３０の上には、電子部品４０がはんだ層３１を介し、接合されており、第一の銅層３０や、電子部品４０に、外部接続用のリードフレームやワイヤーボンディング７１によって、外部接続端子７０と接続されている。本実施形態においては、一例として、ワイヤーボンディング７１によって外部接続端子７０に接続されている例を示す。また、外部接続端子７０は、ワイヤーボンディング７１を介さず、直接基板に接続することも可能である。この場合、外部接続端子７０は、たとえば、はんだ、又は、超音波接合で接合することができる。
　なお、電子部品４０は半導体素子等の電子部品であり、所望する機能に応じて、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ）等の種々の半導体素子を選択することができる。
　また、電子部品４０を接合するはんだ層３１は、例えばＳｎ‐Ｓｂ系、Ｓｎ‐Ａｇ系、Ｓｎ‐Ｃｕ系、Ｓｎ‐Ｉｎ系、もしくはＳｎ‐Ａｇ‐Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）とすることができる。
　また、外部接続端子７０は、例えば銅又は銅合金により形成され、ワイヤーボンディング７１は例えば銅、銅合金、アルミニウム、金等により形成される。
　封止樹脂部５０は、封止樹脂部形成用樹脂組成物を硬化させることによって形成することができる。
　封止樹脂部形成用樹脂組成物の種類は特に限定されず、トランスファーモールド用樹脂組成物、コンプレッション成形用樹脂組成物、液状封止材等、当該技術分野で通常使用される樹脂組成物を使用することができる。
　封止樹脂部形成用樹脂組成物は、熱硬化性樹脂を含むことが好ましく、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂、アクリル樹脂、シリコーン樹脂から選ばれる１種又は２種以上を含むことが好ましく、少なくともエポキシ樹脂を含むことがより好ましい。
　封止樹脂部形成用樹脂組成物は、硬化剤、充填材等を更に含んでいてよい。
　充填材としては、溶融シリカ（球状シリカ）、結晶シリカ、アルミナ、炭化珪素、窒化珪素、窒化アルミニウム、窒化ホウ素、ベリリア、ジルコニア等の粉体又はこれらを球形化したビーズ、ガラス繊維、アラミド繊維、炭素繊維などが挙げられる。充填材は１種を単独で用いても２種以上を組み合わせて用いてもよい。封止樹脂部形成用樹脂組成物としては、例えばＳｉＯ２フィラー入りのエポキシ系樹脂等を用いることができる。
　また、本実施形態において、第二の銅層２０は、ヒートシンク接合用銅層である。
　本実施形態において、第二の銅層２０は、接合材料層２１を介し、ヒートシンク６０と接合されている。
　なお、ヒートシンク６０は、例えば、アルミニウムや銅、これらの合金等の高熱伝導率を有する材料によって形成され、アルミニウム、又は、アルミニウム合金で形成されることが好ましい。
　本実施形態に係る電子部品モジュールは、上記の窒化珪素回路基板を含む。すなわち、本実施形態に係る電子部品モジュールは、窒化珪素回路基板と、窒化珪素回路基板に搭載された電子部品４０と、窒化珪素回路基板１００および電子部品４０を封止する封止樹脂部５０とを備える。
　また、本実施形態に係る電子部品モジュールは、第二の銅層２０の窒化珪素基板１０が設けられた面と反対側の面が、封止樹脂部５０よりも、窒化珪素基板１０と離れる方向に凸である。すなわち、図４に示されるように、封止樹脂部５０の、ヒートシンク６０と対向する面を封止樹脂部下面５１とし、第二の銅層２０のヒートシンク６０と対抗する面を第二の銅層下面２２としたとき、封止樹脂部下面５１と接合材料層２１の間には段差があり、第二の銅層下面２２は封止樹脂部下面５１に対し、凸となるよう設計されている。このように設計することで、窒化珪素回路基板１００と、ヒートシンク６０とを接合する工程において、すなわち、第二の銅層下面２２（封止樹脂部５０で覆われていない未被覆領域）と、ヒートシンク６０とを接合する工程において、窒化珪素回路基板１００と、ヒートシンク６０を押し当て接触させた際、ヒートシンク６０と最初に接するのは第二の銅層下面２２となるため、封止樹脂部５０が接合の邪魔をすることなく、スムーズに第二の銅層下面２２とヒートシンク６０とを接合することができ、かつ、第二の銅層２０と、ヒートシンク６０との接合の信頼性を向上させることができる。
＜窒化珪素回路基板の製造方法＞
　本実施形態に係る窒化珪素回路基板は以下の方法で製造することができる。
　まず、所望の物性を有する窒化珪素基板１０を準備する。窒化珪素基板１０は、以下の製造方法で得ることができる。すなわち、窒化珪素粉末、Ｙ２Ｏ３、ＭｇＯ等の焼結助剤を含む原料粉末と、有機溶剤と、必要に応じて有機バインダー、可塑剤等を、ボールミルで均一に混合して原料スラリーとする。得られた原料スラリーを脱泡・増粘した後、ドクターブレード法でシート成形して成形体を得る。得られたシート成形体を切断後、４００～８００℃で脱脂し、更に、焼成炉内で１７００～１９００℃で、１～１０時間窒素雰囲気中で焼成することにより窒化珪素基板１０を得ることができる。
　ここで、窒化珪素基板１０の破壊靭性値Ｋｃ、ヤング率ＥＢ、線膨張率αＢは、窒化珪素基板１０の製造方法、具体的には原料の配合や、焼成条件等の製造条件を制御することによって調整することができる。原料の配合や、他の製造条件との兼ね合いにもよるが、破壊靭性値Ｋｃは、例えば、焼成条件（昇温速度、保持温度、保持時間、冷却速度等）を調整することで制御することができ、一例として、焼成温度を高くすれば破壊靭性値Ｋｃは高くなり、焼成温度を低くすれば破壊靭性値Ｋｃは低くなる。また、ヤング率ＥＢは、例えば、焼成条件（昇温速度、保持温度、保持時間、冷却速度等）を調整することで制御することができ、一例として、焼成温度を高くすればヤング率ＥＢが低くなり、焼成温度を低くすればヤング率ＥＢが高くなる。また、他の製造条件との兼ね合いにもよるが、線膨張率αＢは、例えば、焼結助剤の添加量を多くすれば小さくなり、焼結助剤の添加量を少なくすれば大きくなる。
　次に窒化珪素基板１０の両面に活性金属を含むろう材として、例えば、活性金属であるＴｉが添加されたＡｇ－Ｃｕ系合金ペーストを印刷形成し、窒化珪素基板１０とほぼ同じ長方形状の銅板を両面に６００℃～９００℃の温度で加熱接合する。ここで、銅板としては、無酸素銅板を用いることが好ましく、圧延銅板を用いることがより好ましい。窒化珪素基板１０の両面にろう材を介し銅板を接合することによって、窒化珪素－銅複合体を得ることができる。
　つづいて、第一の銅層３０をエッチング処理して回路パターンを形成する。３０の上面にフォトレジスト（図示省略）をラミネートする。この場合、液状のフォトレジストを塗布してもよい。
　次いで、フォトレジストに回路パターンを形成するため、回路パターンに準じたパターンの露光をする。この場合、回路パターンのネガ画像が形成されているフィルムをフォトレジストに密着させていわゆる一括露光によりフォトレジストを感光させても、いわゆる直描型露光装置を用いて（上記フィルムを用いずに）フォトレジストを感光させてもよい。
　次いで、回路パターンに準じて感光したフォトレジストをエッチングする。
　次いで、残ったフォトレジストを除去する。
　この時、第二の銅層２０については、エッチング処理無しとすることもできるし、同様にパターンを形成してもよい。さらに回路パターン形成後の第二の銅層２０及び第一の銅層３０にメッキを施すこともできる。
　以上により、回路パターンが形成された状態の窒化珪素回路基板１００が製造される。
　次に、第一の銅層３０上にはんだ層３１を介し電子部品４０を搭載する。本実施形態では、例えばＳｎ‐Ｓｂ系、Ｓｎ－Ａｇ系、Ｓｎ－Ｉｎ系、若しくはＳｎ－Ａｇ－Ｃｕ系のはんだ材を用いて、第一の銅層３０と電子部品４０とをはんだ接合する。
　次に、電子部品モジュールを、封止樹脂によって樹脂封止し、封止樹脂部５０を形成する。樹脂封止は、公知の方法を用いることができるが、例えば、トランスファーモールドによって樹脂封止することができる。また、樹脂封止工程においては、例えば、電子部品モジュールの、第二の銅層下面２２をあらかじめ可塑性のある材料に押し当てた状態で樹脂封止を行うことによって、第二の銅層２０の窒化珪素基板１０が設けられた面と反対側の面、すなわち、第二の銅層下面２２に、封止樹脂部５０によって覆われていない未被覆領域を残すことができ、かつ、第二の銅層下面２２を封止樹脂部下面５１に対し凸とすることができる。
　以上のようにして、電子部品モジュールが作製される。
　なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
　以下、本発明について実施例を参照して詳細に説明するが、本発明は、これらの実施例の記載に何ら限定されるものではない。
　以下の方法で、ＨＳ１、ＨＳ２、及び破壊靭性値ＫＣの異なる複数の窒化珪素回路基板を準備し、後述するヒートサイクル試験を行った。
＜窒化珪素基板＞
　原料の配合や、焼成条件を調整することによって、各種の線膨張率αＢ、ヤング率ＥＢ、破壊靭性値ＫＣを有する窒化珪素基板Ｂ－１～Ｂ－１０（１４８ｍｍ×２００ｍｍ×０．３２ｍｍ）を準備した。
＜第一の銅層及び第二の銅層用銅板＞
　線膨張率が１７．３×１０－６／℃、厚み０．８ｍｍの圧延銅板を準備した。
＜窒化珪素回路基板の製造方法＞
　表１に示す組み合わせの窒化珪素基板と銅板を用いて窒化珪素回路基板１～１０を製造した。
　まず、ろう材（活性金属を含む）として、Ａｇ粉末（福田金属箔粉工業株式会社製：Ａｇ－ＨＷＱ　２．５μｍ）８９．５質量部、Ｃｕ粉末（福田金属箔粉工業株式会社製：Ｃｕ－ＨＷＱ　３μｍ）９．５質量部、Ｓｎ粉末（福田金属箔粉工業株式会社製：Ｓｎ－ＨＰＮ　３μｍ）１．０質量部の合計１００質量部に対して、水素化チタン粉末（トーホーテック株式会社製：ＴＣＨ－１００）を３．５質量部含むろう材を準備した。
　上記ろう材と、バインダー樹脂と、溶剤とを混合し、ろう材ペーストを得た。このろう材ペーストを、窒化珪素基板の両面に、各面での乾燥厚みが約１０μｍとなるように、スクリーン印刷法で塗布した。
　その後、窒化珪素基板の両面に銅板を重ね、１．０×１０－３Ｐａ以下の真空中にて７８０℃、３０分の条件で加熱し、窒化珪素基板と銅板をろう材で接合した。これにより、窒化珪素基板と銅板とがろう材で接合された窒化珪素－銅複合体を得た。さらに、得られた窒化珪素－銅複合体銅層にエッチングレジストを印刷し、塩化第二鉄溶液でエッチングして回路パターンを形成し、窒化珪素回路基板を得た。
　窒化珪素回路基板１について、下記の方法で銅の平均結晶粒径を評価したところ、第一の銅層における銅結晶の平均結晶粒径が２５０μｍ、第二の銅層における銅結晶の平均結晶粒径が２５５μｍであった。
＜銅板及び窒化珪素基板の評価方法＞
（１）銅板及び窒化珪素基板の線膨張率（αＢ）
　ＪＩＳ　Ｒ　１６１８に基づき、熱機械分析装置（ＴＭＡ：ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ　ａｎａｌｙｚｅｒ）で、各銅板、及び、各窒化珪素基板の２５℃～４００℃における線膨張率（線膨張係数）を測定した。
（２）窒化珪素基板のヤング率（ＥＢ）
　ＪＩＳ　Ｒ１６０２に基づき、静的撓み法で測定した。試験片形状は３ｍｍ×４ｍｍ×４０ｍｍとした。
（３）窒化珪素基板の破壊靭性値（ＫＣ）
　ＪＩＳ　Ｒ　１６０７に基づき、ＩＦ法で測定した。すなわち、窒化珪素基板の表面にビッカース圧子を２ｋｇｆで押し込み、ビッカース圧痕の対角線の長さ、各端部から伸びるクラックの長さにより窒化珪素基板の破壊靱性値を評価した。
＜銅の平均結晶粒径の評価方法＞
　窒化珪素回路基板における第一の銅層及び第二の銅層の銅の平均結晶粒径を以下の方法で求めた。
　まず、以下手順で、測定用の「断面」を得た。
（１）各実施例および比較例で得られたセラミックス回路基板を、主面に垂直で、かつ、基板の重心を通る断面で切断した。切断にはコンターマシンを用いた。
（２）切断した窒化珪素回路基板を樹脂包埋し、樹脂包埋体を作成した。
（３）作成した樹脂包埋体中の複合体断面を、ダイヤモンド砥粒を用いてバフ研磨した。
　上記で研磨された窒化珪素回路基板断面について、電子後方散乱回折法による測定を行った。
　具体的には、まず、上記で研磨された第一の銅層又は第二の銅層のほぼ中心付近で、加速電圧１５ｋＶの条件で、５０倍の観察視野において、電子線後方散乱回折（ＥＢＳＤ）法による分析を行い、データを取得した。ＥＢＳＤ法には、株式会社日立ハイテクノロジーズ製のＳＵ６６００形電界放出形走査顕微鏡、および、株式会社ＴＳＬソリューションズ製の解析装置を用いた。
　測定データを、株式会社ＴＳＬソリューションズ製のソフトウェア：ＯＩＭ　Ｄａｔａ　Ａｎａｌｙｓｉｓ　７．３．０により可視化して結晶方位マップを作成した。この結晶方位マップを、画像処理ソフトウェアで解析することで、銅層における銅結晶の平均結晶粒径を求めた。
　上記で、画像処理ソフトウェアとしては、Ｍｅｄｉａ　Ｃｙｂｅｒｎｅｔｉｃｓ社製のＩｍａｇｅ－Ｐｒｏ　Ｐｌｕｓ　Ｓｈａｐｅ　Ｓｔａｃｋ　バージョン６．３を用いた。なお、平均結晶粒径の算出には、インターセプト法を用い、１つの観察画像上に所定長さの直線を１０本以上平行に引き、銅結晶粒子を上記直線が横切った部分の直線の長さの平均値を、銅結晶の平均結晶粒径として得た（これらはソフトウェアが自動的に処理して値を算出した）。
＜熱サイクル試験、及び、信頼性評価＞
　まず、常温（一例として２０℃）の試験対象の接合基板を１５０℃の環境内に移動し、１５０℃の環境内で１５分間保持する（第１工程）。
　次いで、接合基板を１５０℃の環境内から－５５℃の環境内に移動し、－５５℃の環境内で１５分間保持する（第２工程）。
　そして、第１工程と第２工程とを交互に２０００回繰り返す。
　次いで、超音波探傷測定により、銅層の剥離の有無を観察する。
　評価基準を以下に示す。
　○：剥離の発生がなかった。
　△：剥離が少し発生した。
　具体的には、剥離が発生した窒化珪素回路基板２を基準とし、剥離の発生が見られたが窒化珪素回路基板２と同程度であった、又は、剥離の発生が見られたが窒化珪素回路基板２よりも程度が軽かったものを△とした。
　×：剥離が多く発生した。
　具体的には、剥離の発生が見られた窒化珪素回路基板２を基準とし、剥離の発生が見られ、窒化珪素回路基板２よりも多くの剥離が発生したものを×とした。
　評価結果等をまとめて表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示されるように、破壊靭性値、並びに、ＨＳ１及びＨＳ２が本発明で規定する範囲内に収まっていた実施例に係る窒化珪素回路基板においては、剥がれの発生が少なく、特にＨＳ１及びＨＳ２が１．８０ＧＰａ以下である実施例に係る窒化珪素回路基板においては、剥がれの発生がなかった。
　上記から、信頼性の高い窒化珪素回路基板を安定的に得るためには、銅層を構成する材料、窒化珪素基板の材料の選択が重要であることが理解される。
　この出願は、２０１９年３月２９日に出願された日本出願特願２０１９－０６６１５１号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１０　窒化珪素基板
１２　ろう材層
１３　ろう材層
２０　第二の銅層
２１　接合材料層
２２　第二の銅層下面
３０　第一の銅層
３１　はんだ層
４０　電子部品
５０　封止樹脂部
５１　封止樹脂部下面
６０　ヒートシンク
７０　外部接続端子
７１　ワイヤーボンディング
１００　窒化珪素回路基板

Claims (12)

  1. 　窒化珪素基板と、
    　前記窒化珪素基板の一方の面に設けられた第一の銅層と、
    　前記窒化珪素基板の他方の面に設けられた第二の銅層と
    を備える窒化珪素回路基板であって、
    　前記窒化珪素基板の破壊靭性値Ｋｃが５．０ＭＰａ・ｍ０．５以上、１０．０ＭＰａ・ｍ０．５以下であり、
    　前記窒化珪素基板の線膨張率をαＢ（／℃）とし、前記窒化珪素基板のヤング率をＥＢ（ＧＰａ）とし、前記第一の銅層の線膨張率をαＡ（／℃）、前記第二の銅層の線膨張率をαＣ（／℃）としたとき、
    　下記式（１）で表されるヒートショックパラメーターＨＳ１、及び、下記式（２）で表されるヒートショックパラメーターＨＳ２が、それぞれ１．３０ＧＰａ以上、２．３０ＧＰａ以下である、窒化珪素回路基板。
    　式（１）　ＨＳ１＝（αＡ－αＢ）×ＥＢ×（３５０－（－７８））
    　式（２）　ＨＳ２＝（αＣ－αＢ）×ＥＢ×（３５０－（－７８））
  2. 　前記第一の銅層における銅結晶の平均結晶粒径が５０μｍ以上、５００μｍ以下である、請求項１に記載の窒化珪素回路基板。
  3. 　前記第二の銅層における銅結晶の平均結晶粒径が５０μｍ以上、５００μｍ以下である、請求項１又は２に記載の窒化珪素回路基板。
  4. 　前記窒化珪素基板のヤング率ＥＢが、２５０ＧＰａ以上、３２０ＧＰａ以下である、請求項１乃至３のいずれか一項に記載の窒化珪素回路基板。
  5. 　前記窒化珪素基板の線膨張率αＢが、１．５×１０－６／℃以上、４．０×１０－６／℃以下である、請求項１乃至４のいずれか一項に記載の窒化珪素回路基板。
  6. 　封止樹脂部によって封止された形態で用いられる、請求項１乃至５のいずれか一項に記載の窒化珪素回路基板。
  7. 　前記形態は、前記第二の銅層の前記窒化珪素基板が設けられた面と反対側の面が、前記封止樹脂部によって覆われていない未被覆領域を有する形態である、請求項６に記載の窒化珪素回路基板。
  8. 　前記形態は、前記第二の銅層の前記窒化珪素基板が設けられた面と反対側の面が、直接または接合材料層を介してヒートシンクと接合された形態である、請求項６又は７に記載の窒化珪素回路基板。
  9. 　前記第一の銅層は、回路パターンに形成された銅層である、請求項１乃至８のいずれか一項に記載の窒化珪素回路基板。
  10. 　前記第二の銅層は、ヒートシンク接合用銅層である、請求項１乃至９のいずれか一項に記載の窒化珪素回路基板。
  11. 　窒化珪素回路基板と、前記窒化珪素回路基板に搭載された電子部品と、前記窒化珪素回路基板および前記電子部品を封止する封止樹脂部とを備える電子部品モジュールであって、
    　窒化珪素回路基板は、請求項１乃至１０いずれかに記載の窒化珪素回路基板である、電子部品モジュール。
  12. 　前記第二の銅層の前記窒化珪素基板が設けられた面と反対側の面が、前記封止樹脂部よりも、前記窒化珪素基板から離れる方向に凸である、請求項１１に記載の電子部品モジュール。
PCT/JP2020/013619 2019-03-29 2020-03-26 窒化珪素回路基板、及び、電子部品モジュール Ceased WO2020203633A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/598,968 US12199005B2 (en) 2019-03-29 2020-03-26 Silicon nitride circuit board and electronic component module
KR1020217028944A KR102766685B1 (ko) 2019-03-29 2020-03-26 질화규소 회로 기판, 및, 전자 부품 모듈
JP2021511912A JP7192100B2 (ja) 2019-03-29 2020-03-26 窒化珪素回路基板、及び、電子部品モジュール
CN202080025366.8A CN113678244B (zh) 2019-03-29 2020-03-26 氮化硅电路基板及电子部件模块
EP20783986.1A EP3951854A4 (en) 2019-03-29 2020-03-26 SILICON NITRIDE CIRCUIT BOARD AND ELECTRONIC COMPONENT MODULE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-066151 2019-03-29
JP2019066151 2019-03-29

Publications (1)

Publication Number Publication Date
WO2020203633A1 true WO2020203633A1 (ja) 2020-10-08

Family

ID=72667723

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/013619 Ceased WO2020203633A1 (ja) 2019-03-29 2020-03-26 窒化珪素回路基板、及び、電子部品モジュール

Country Status (6)

Country Link
US (1) US12199005B2 (ja)
EP (1) EP3951854A4 (ja)
JP (1) JP7192100B2 (ja)
KR (1) KR102766685B1 (ja)
CN (1) CN113678244B (ja)
WO (1) WO2020203633A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025075015A1 (ja) * 2023-10-06 2025-04-10 三菱マテリアル株式会社 銅／セラミックス接合体、および、絶縁回路基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201075A (ja) 2000-10-27 2002-07-16 Toshiba Corp 窒化けい素セラミックス基板およびそれを用いた窒化けい素セラミックス回路基板並びにその製造方法
JP2006128286A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2007299973A (ja) * 2006-05-01 2007-11-15 Hitachi Metals Ltd 回路基板およびこれを用いた半導体モジュール
WO2011149065A1 (ja) * 2010-05-27 2011-12-01 京セラ株式会社 回路基板およびこれを用いた電子装置
JP2019066151A (ja) 2017-10-05 2019-04-25 株式会社前川製作所 乾燥装置及び乾燥方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038565B2 (ja) * 2000-09-22 2012-10-03 株式会社東芝 セラミックス回路基板およびその製造方法
EP1201623B1 (en) 2000-10-27 2016-08-31 Kabushiki Kaisha Toshiba Silicon nitride ceramic substrate and silicon nitride ceramic circuit board using the substrate
US8563869B2 (en) 2005-08-29 2013-10-22 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board
KR101582704B1 (ko) * 2008-07-03 2016-01-05 히타치 긴조쿠 가부시키가이샤 질화 규소 기판 및 그 제조 방법과 그것을 사용한 질화 규소 회로 기판 및 반도체 모듈
US8858865B2 (en) * 2009-01-13 2014-10-14 Hitachi Metals, Ltd. Silicon nitride substrate manufacturing method, silicon nitride substrate, silicon nitride circuit substrate, and semiconductor module
JP6033522B1 (ja) * 2014-12-18 2016-11-30 三菱電機株式会社 絶縁回路基板、パワーモジュールおよびパワーユニット
EP3321957B1 (en) * 2015-07-09 2022-07-27 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same
WO2019059641A2 (ko) 2017-09-20 2019-03-28 주식회사 엘지화학 질화규소 소결체 제조를 위한 테이프 캐스팅용 슬러리 조성물
KR102094454B1 (ko) 2017-09-20 2020-04-23 주식회사 엘지화학 질화규소 소결체 제조를 위한 테이프 캐스팅용 슬러리 조성물

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201075A (ja) 2000-10-27 2002-07-16 Toshiba Corp 窒化けい素セラミックス基板およびそれを用いた窒化けい素セラミックス回路基板並びにその製造方法
JP2006128286A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2007299973A (ja) * 2006-05-01 2007-11-15 Hitachi Metals Ltd 回路基板およびこれを用いた半導体モジュール
WO2011149065A1 (ja) * 2010-05-27 2011-12-01 京セラ株式会社 回路基板およびこれを用いた電子装置
JP2019066151A (ja) 2017-10-05 2019-04-25 株式会社前川製作所 乾燥装置及び乾燥方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3951854A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025075015A1 (ja) * 2023-10-06 2025-04-10 三菱マテリアル株式会社 銅／セラミックス接合体、および、絶縁回路基板

Also Published As

Publication number Publication date
JP7192100B2 (ja) 2022-12-19
EP3951854A4 (en) 2022-05-25
US20220216125A1 (en) 2022-07-07
US12199005B2 (en) 2025-01-14
JPWO2020203633A1 (ja) 2020-10-08
EP3951854A1 (en) 2022-02-09
CN113678244A (zh) 2021-11-19
CN113678244B (zh) 2025-04-11
KR20210142616A (ko) 2021-11-25
KR102766685B1 (ko) 2025-02-11

Similar Documents

Publication Publication Date Title
EP0788153B1 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
EP2056344B1 (en) Electronic component storing package and electronic device
CN112811922B (zh) 一种覆铜板的氮化硅陶瓷基片及其制备方法
CN1050592C (zh) 具有光滑镀层的金属化陶瓷基片及其制造方法
JPH1084059A (ja) 窒化けい素回路基板
JP6896734B2 (ja) 回路基板および半導体モジュール
US6783867B2 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
US11315868B2 (en) Electronic-component-mounted module design to reduce linear expansion coefficient mismatches
JP7192100B2 (ja) 窒化珪素回路基板、及び、電子部品モジュール
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
CN1757272A (zh) 多层陶瓷基板及其制造方法以及使用了它的电子机器
KR102529238B1 (ko) 세라믹 기판 및 이의 제조방법
JP2009031117A (ja) 加熱冷却モジュール
JP2024019155A (ja) パッケージおよびパッケージの製造方法
JP4244210B2 (ja) アルミニウム−セラミックス複合体及びその製造方法
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
JP2520940B2 (ja) 半導体装置用部品
JP2025065002A (ja) 銅／セラミックス接合体、および、絶縁回路基板
WO2025075015A1 (ja) 銅／セラミックス接合体、および、絶縁回路基板
JP2005019750A (ja) セラミック回路基板及びその製造方法並びに電気回路モジュール
JP2001177194A (ja) セラミック回路基板
JP2002009403A (ja) セラミック回路基板および半導体素子モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20783986

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021511912

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020783986

Country of ref document: EP

Effective date: 20211029

WWG Wipo information: grant in national office

Ref document number: 202080025366.8

Country of ref document: CN