WO2021065917A1

WO2021065917A1 - 画像表示装置の製造方法および画像表示装置

Info

Publication number: WO2021065917A1
Application number: PCT/JP2020/036933
Authority: WO
Inventors: 秋元　肇
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2019-10-01
Filing date: 2020-09-29
Publication date: 2021-04-08
Anticipated expiration: 2022-04-01
Also published as: US20220223648A1; CN114342091A; JPWO2021065917A1; EP4040512B1; US12356781B2; CN114342091B; JP7617356B2; TWI864123B; EP4040512A1; TW202121677A; EP4040512A4; US20250311499A1

Abstract

実施形態に係る画像表示装置の製造方法は、透光性基板上に形成された回路素子を含む回路と、前記回路を覆う第１絶縁膜と、を含む第１基板を準備する工程と、前記第１絶縁膜上にグラフェンを含む層を形成する工程と、前記グラフェンを含む層上に発光層を含む半導体層を形成する工程と、前記半導体層をエッチングして発光素子を形成する工程と、前記グラフェンを含む層、前記発光素子および前記第１絶縁膜を覆う第２絶縁膜を形成する工程と、前記第１絶縁膜および前記第２絶縁膜を貫通するビアを形成する工程と、前記発光素子の前記第１絶縁膜の側の面に対向する発光面で、前記発光素子と前記回路素子とを前記ビアを介して電気的に接続する工程と、を備える。

Description

画像表示装置の製造方法および画像表示装置

　本発明の実施形態は、画像表示装置の製造方法および画像表示装置に関する。

　高輝度、広視野角、高コントラストで低消費電力の薄型の画像表示装置の実現が望まれている。このような市場要求に対応するように、自発光素子を利用した表示装置の開発が進められている。

　自発光素子として、微細発光素子であるマイクロＬＥＤを用いた表示装置の登場が期待されている。マイクロＬＥＤを用いた表示装置の製造方法として、個々に形成されたマイクロＬＥＤを駆動回路に順次転写する方法が紹介されている。しかしながら、フルハイビジョンや４Ｋ、８Ｋ等と高画質になるにつれて、マイクロＬＥＤの素子数が多くなると、多数のマイクロＬＥＤを個々に形成して、駆動回路等を形成した基板に順次転写するのでは、転写工程に膨大な時間を要する。さらに、マイクロＬＥＤと駆動回路等との接続不良等が発生し、歩留りの低下を生じるおそれがある。

　Ｓｉ基板上に発光層を含む半導体層を成長させ、半導体層に電極を形成した後、駆動回路が形成された回路基板に貼り合わせる技術が知られている（たとえば、特許文献１）。

特開２００２－１４１４９２号公報

H. Kim, J. Ohta, K. Ueno, A. Kobayashi, M. Morita, Y. Tokumoto & H. Fujioka, "Fabrication of full-color GaN-based light-emitting diodes on nearly lattice-matched flexible metal foil", SCIENTIFIC REPORTS, 7:2112, 18 May 2017 J. W. Shon, J. Ohta, K. Ueno, A. Kobayashi & H. Fujioka, "Fabrication of full-color InGaN-based light-emitting diodes on amorphous substrates by pulsed sputtering", SCIENTIFIC REPORTS, 4:5325, 23 June 2014

　本発明の一実施形態は、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法を提供する。

　本発明の一実施形態に係る画像表示装置の製造方法は、透光性基板上に形成された回路素子を含む回路と、前記回路を覆う第１絶縁膜と、を含む第１基板を準備する工程と、前記第１絶縁膜上にグラフェンを含む層を形成する工程と、前記グラフェンを含む層上に発光層を含む半導体層を形成する工程と、前記半導体層をエッチングして発光素子を形成する工程と、前記グラフェンを含む層、前記発光素子および前記第１絶縁膜を覆う第２絶縁膜を形成する工程と、前記第１絶縁膜および前記第２絶縁膜を貫通するビアを形成する工程と、前記発光素子の前記第１絶縁膜の側の面に対向する発光面で、前記発光素子と前記回路素子とを前記ビアを介して電気的に接続する工程と、を備える。

　本発明の一実施形態に係る画像表示装置は、第１面を有する透光性基板と、前記第１面上に設けられた回路素子と、前記回路素子上に設けられ、前記回路素子に電気的に接続された第１配線層と、前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に設けられたグラフェンを含む第１部分と、前記第１部分上に設けられた発光素子と、前記発光素子の少なくとも一部、前記第１部分および前記第１絶縁膜を覆う第２絶縁膜と、前記第２絶縁膜上に設けられ、前記発光素子の前記第１絶縁膜の側の面と対向する発光面に電気的に接続された第２配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、を備える。

　本発明の一実施形態に係る画像表示装置は、第１面を有し、可撓性を有する基板と、前記第１面上に設けられた回路素子と、前記回路素子上に設けられ、前記回路素子に電気的に接続された第１配線層と、前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に設けられたグラフェンを含む第１部分と、前記第１部分上に設けられた発光素子と、前記発光素子の少なくとも一部、前記第１部分および前記第１絶縁膜を覆う第２絶縁膜と、前記第２絶縁膜上に設けられ、前記発光素子の前記第１絶縁膜の側の面と対向する発光面に電気的に接続された第２配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、を備える。

　本発明の一実施形態に係る画像表示装置は、第１面を有する透光性基板と、前記第１面上に設けられた複数のトランジスタと、前記複数のトランジスタ上に設けられ、前記複数のトランジスタに電気的に接続された第１配線層と、前記第１面上で前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に設けられたグラフェンを含む部分と、前記部分上に設けられた第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形とは異なる第２導電形の第２半導体層と、前記部分、前記第１絶縁膜、前記発光層および前記第１半導体層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の発光面上に配設された透光性電極に接続された第２配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層の配線および前記第２配線層の配線を電気的にそれぞれ接続する複数のビアと、を備える。

　本発明の一実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法が実現される。

第１の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。第１の実施形態の画像表示装置を例示する模式的なブロック図である。第１の実施形態の画像表示装置の一部を例示する模式的な平面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第２の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。第２の実施形態の画像表示装置を例示する模式的なブロック図である。第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第３の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。第４の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。画素ＬＥＤ素子の特性を例示するグラフである。第５の実施形態に係る画像表示装置を例示するブロック図である。第５の実施形態の変形例に係る画像表示装置を例示するブロック図である。第１～第４の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。

　以下、図面を参照しつつ、本発明の実施形態について説明する。
　なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
　なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。

　（第１の実施形態）
　図１は、実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
　図１には、本実施形態の画像表示装置のサブピクセル２０－１の構成が模式的に示されている。画像表示装置に表示される画像を構成するピクセルは、複数のサブピクセルによって構成されている。図１では、サブピクセル２０－１のほかサブピクセル２０－２の構成の一部も示されている。

　以下では、ＸＹＺの３次元座標系を用いて説明することがある。サブピクセル２０－１，２０－２は、２次元平面上に配列されている。サブピクセル２０－１，２０－２が配列された２次元平面をＸＹ平面とする。サブピクセル２０－１，２０－２は、Ｘ軸方向およびＹ軸方向に沿って配列されている。図１は、後述の図４のＡＡ’線における矢視断面を表しており、ＸＹ平面に垂直な複数の平面における断面を１つにつなげた断面図としている。他の図においても、図１のように、ＸＹ平面に垂直な複数の平面における断面図では、Ｘ軸およびＹ軸は図示されず、ＸＹ平面に垂直なＺ軸が示されている。つまり、これらの図では、Ｚ軸に垂直な平面がＸＹ平面とされている。

　サブピクセル２０－１，２０－２は、ＸＹ平面にほぼ平行な発光面１５３Ｓ１，１５３Ｓ２をそれぞれ有している。発光面１５３Ｓ１，１５３Ｓ２は、主として、ＸＹ平面にほぼ直交するＺ軸の正方向に向かって光を放射する。

　図１に示すように、本実施形態の画像表示装置のサブピクセル２０－１は、基板１０２と、トランジスタ（回路素子）１０３と、第１の配線層（第１配線層）１１０と、第１の層間絶縁膜（第１絶縁膜）１１２と、グラフェンシート１４０－１と、発光素子１５０－１と、第２の層間絶縁膜（第２絶縁膜）１５６と、複数のビア１６１ｄ，１６１ｋ，１６１ｋ－１と、第２の配線層（第２配線層）１６０と、を含む。

　本実施形態では、画像表示装置は、サブピクセル２０－２を備えている。たとえば、サブピクセル２０－２は、サブピクセル２０－１に隣接して配置されている。サブピクセル２０－２は、基板１０２と、第１の配線層１１０と、第１の層間絶縁膜１１２と、第２の層間絶縁膜１５６と、ビア１６１ｋと、第２の配線層１６０と、を含んでおり、これらをサブピクセル２０－１と共用している。図１では、サブピクセル２０－２のためのトランジスタは表示されていないが、発光素子１５０－２を駆動するトランジスタは、別に設けられている。

　本実施形態では、トランジスタ１０３を含む回路素子が形成される基板１０２は、透光性基板であり、たとえばガラス基板である。基板１０２は、第１面１０２ａを有している。第１面１０２ａは、ＸＹ平面にほぼ平行な面である。トランジスタ１０３は、薄膜トランジスタ（Thin Film Transistor、ＴＦＴ）であり、第１面１０２ａ上に形成されている。発光素子１５０－１，１５０－２は、ガラス基板上に形成されたＴＦＴによって駆動される。ＴＦＴを含む回路素子を大型のガラス基板上に形成するプロセスは、液晶パネルや有機ＥＬパネル等の製造のために確立しており、既存のプラントを利用することができる利点がある。

　サブピクセル２０－１，２０－２は、カラーフィルタ１８０をさらに含む。カラーフィルタ（波長変換部材）１８０は、表面樹脂層１７０上に、透明薄膜接着層１８８を介して設けられている。表面樹脂層１７０は、層間絶縁膜１５６および配線層１６０上に設けられている。

　サブピクセル２０－１，２０－２の構成について、詳細に説明する。
　トランジスタ１０３は、基板１０２の第１面１０２ａ上に形成されたＴＦＴ下層膜１０６上に形成されている。ＴＦＴ下層膜１０６は、トランジスタ１０３形成時に平坦性を確保するとともに、加熱処理時にトランジスタ１０３のＴＦＴチャネル１０４を汚染等から保護する目的で設けられている。ＴＦＴ下層膜１０６は、たとえばＳｉＯ_２等である。

　基板１０２には、発光素子１５０－１の駆動用のトランジスタ１０３のほか、発光素子１５０－２の駆動用のトランジスタや他のトランジスタ、キャパシタ等の回路素子が形成され、配線等によって回路１０１を構成している。たとえば、トランジスタ１０３は、後述する図３に示された駆動トランジスタ２６に対応している。

　以下では、回路１０１は、ＴＦＴチャネル１０４、絶縁層１０５、絶縁膜１０８、ビア１１１ｓ，１１１ｄおよび配線層１１０を含むものとする。基板１０２、ＴＦＴ下層膜１０６、回路１０１および層間絶縁膜１１２等のその他の構成要素を含めて回路基板１００と呼ぶことがある。

　トランジスタ１０３は、この例では、ｐチャネルのＴＦＴである。トランジスタ１０３は、ＴＦＴチャネル１０４と、ゲート１０７と、を含む。ＴＦＴは、好ましくは、低温ポリシリコン（Low Temperature Poly Silicon、ＬＴＰＳ）プロセスによって形成されている。ＴＦＴチャネル１０４は、基板１０２上に形成された多結晶Ｓｉの領域であり、アモルファスＳｉとして形成された領域をレーザ照射でアニーリングすることによって多結晶化され、活性化されている。ＬＴＰＳプロセスによって形成されたＴＦＴは、十分高い移動度を有する。

　ＴＦＴチャネル１０４は、領域１０４ｓ，１０４ｉ，１０４ｄを含む。領域１０４ｓ，１０４ｉ，１０４ｄは、いずれもＴＦＴ下層膜１０６上に設けられている。領域１０４ｉは、領域１０４ｓ，１０４ｄ間に設けられている。領域１０４ｓ，１０４ｄは、ホウ素イオン（Ｂ^＋）やフッ化ホウ素イオン（ＢＦ_２ ^＋）等のｐ形不純物がドープされており、ビア１１１ｓ，１１１ｄとオーミック接続されている。

　ゲート１０７は、絶縁層１０５を介して、ＴＦＴチャネル１０４上に設けられている。絶縁層１０５は、ＴＦＴチャネル１０４とゲート１０７とを絶縁するとともに、隣接する他の回路素子との絶縁をとるために設けられている。領域１０４ｓよりも低い電位がゲート１０７に印加されると、領域１０４ｉにチャネルが形成されることによって、領域１０４ｓ，１０４ｄ間に流れる電流を制御することができる。

　絶縁層１０５は、たとえばＳｉＯ_２である。絶縁層１０５は、覆っている領域に応じてＳｉＯ_２やＳｉ_３Ｎ_４等を含む多層の絶縁層であってもよい。

　ゲート１０７は、たとえば多結晶Ｓｉである。ゲート１０７の多結晶Ｓｉ膜は、一般的にＣＶＤ（Chemical Vapor Deposition）プロセスで作成することができる。

　この例では、ゲート１０７および絶縁層１０５は、絶縁膜１０８で覆われている。絶縁膜１０８は、たとえばＳｉＯ_２やＳｉ_３Ｎ_４等である。絶縁膜１０８は、配線層１１０の形成のための平坦化膜として機能する。絶縁膜１０８は、たとえばＳｉＯ_２やＳｉ_３Ｎ_４等を含む多層の絶縁膜である。

　ビア１１１ｓ，１１１ｄは、絶縁膜１０８を貫通して設けられている。絶縁膜１０８上には、第１の配線層（第１配線層）１１０が形成されている。第１の配線層１１０は、異なり得る電位を有する複数の配線を含んでおり、配線１１０ｓ，１１０ｄ，１１０ｋを含んでいる。図１以降の断面図の配線層においては、符号を付すべき配線層に含まれる１つの配線の横の位置にその配線層の符号を表示するものとする。

　ビア１１１ｓは、配線１１０ｓと領域１０４ｓとの間に設けられ、これらを電気的に接続している。ビア１１１ｄは、配線１１０ｄと領域１０４ｄとの間に設けられ、これらを電気的に接続している。

　配線１１０ｓは、この例では、トランジスタ１０３のソース領域である領域１０４ｓを、後述する図３に示された電源線３に電気的に接続されている。配線１１０ｄは、後述するように、ビア１６１ｄ、配線１６０ａ－１および透光性電極１５９ａ１を介して、発光素子１５０－１の発光面１５３Ｓ１側のｐ形半導体層１５３－１に電気的に接続されている。

　配線１１０ｋは、この例では、ビア１６１ｋ、配線１６０ｋおよび透光性電極１５９ｋを介して、後述する図３に示された接地線４に接続されている。配線１１０ｋは、接地線４に限らず、電源線３や他の電位に接続されてもよいし、いずれの電位に接続されていなくてもよい。

　配線（第２部分）１１０ｋは、発光素子１５０－１，１５０－２の下方に設けられており、発光素子１５０－１，１５０－２が下方に放射する光を反射する光反射プレートとして機能する。配線１１０ｋの外周は、ＸＹ平面視で、発光素子１５０－１，１５０－２を配線１１０ｋに投影したときに、発光素子１５０－１，１５０－２の外周のすべてを含むように設定されている。配線１１０ｋの材料を適切に選択することによって、発光素子１５０－１，１５０－２の下方への光の散乱を発光面１５３Ｓ１，１５３Ｓ２側に反射させて発光効率を向上させることができる。

　配線１１０ｋは、発光素子１５０－１の下方への光の散乱を発光面１５３Ｓ１側に反射するので、発光素子１５０－１の放射光がトランジスタ１０３に到達しないようにすることができる。配線１１０ｋは、発光素子１５０－２の下方への光の散乱も発光面１５３Ｓ２側に反射するので、発光素子１５０－２を駆動するトランジスタに発光素子１５０－２の放射光が到達しないようにすることができる。配線１１０ｋが、発光素子１５０－１，１５０－２の下方への散乱光を遮光することによって、トランジスタ１０３を含む回路素子への散乱光の到達が抑制され、回路素子の誤動作を防止することができる。

　配線層１１０およびビア１１１ｓ，１１１ｄは、たとえばＡｌやＡｌの合金、ＡｌとＴｉ等との積層膜等によって形成されている。たとえば、ＡｌとＴｉの積層膜では、Ｔｉの薄膜上にＡｌが積層され、さらにＡｌ上にＴｉが積層されている。

　絶縁膜１０８および配線層１１０上には、層間絶縁膜１１２が設けられている。層間絶縁膜（第１絶縁膜）１１２は、たとえばＰＳＧ（Phosphorus Silicon Glass）やＢＰＳＧ（Boron Phosphorus Silicon Glass）等の有機絶縁膜である。層間絶縁膜１１２は、回路基板１００上に形成された回路１０１において各回路素子を絶縁するとともに、グラフェンシート１４０－１，１４０－２を設けるための平坦面を提供する。層間絶縁膜１１２は、回路基板１００の表面を保護する保護膜としても機能する。

　グラフェンシート１４０－１，１４０－２は、層間絶縁膜１１２を介して、配線１１０ｋの上方に設けられている。発光素子１５０－１はグラフェンシート（グラフェンを含む第１部分）１４０－１上に設けられ、発光素子１５０－２は、グラフェンシート１４０－２上に設けられている。グラフェンシート１４０－１の外周は、発光素子１５０－１の外周とほぼ一致している。グラフェンシート１４０－２の外周は、発光素子１５０－２の外周とほぼ一致している。

　発光素子１５０－１は、ｎ形半導体層（第１半導体層）１５１－１と、発光層１５２－１と、ｐ形半導体層（第２半導体層）１５３－１と、を含む。ｎ形半導体層１５１－１、発光層１５２－１およびｐ形半導体層１５３－１は、層間絶縁膜１１２の側から発光面１５３Ｓ１の側に向かってこの順に積層されている。ｎ形半導体層１５１－１の下部は、段差部１５１ａ－１を有する。段差部１５１ａ－１は、発光素子１５０－２の側に張りだすように設けられている。段差部１５１ａ－１は、ｎ形半導体層１５１－１をビア１６１ｋ－１に接続するために設けられている。

　発光素子１５０－２は、ｎ形半導体層１５１－２と、発光層１５２－２と、ｐ形半導体層１５３－２と、を含む。ｎ形半導体層１５１－２、発光層１５２－２およびｐ形半導体層１５３－２は、層間絶縁膜１１２の側から発光面１５３Ｓ２の側に向かってこの順に積層されている。ｎ形半導体層１５１－２の下部は、段差部１５１ａ－２を有する。段差部１５１ａ－２は、発光素子１５０－１の側に張りだすように設けられている。段差部１５１ａ－２は、ｎ形半導体層１５１－２をビア１６１ｋ－２に接続するために設けられている。

　発光素子のＸＹ平面視における面積は、赤、緑、青のサブピクセルの発光色に応じて設定される。発光素子１５０－１，１５０－２のＸＹ平面視における面積は、視感度やカラーフィルタ１８０の色変換部１８２の変換効率等によって適切に設定される。この例では、２つの発光素子１５０－１，１５０－２のＸＹ平面視における面積は、異なっている。発光素子１５０－１，１５０－２は、ＸＹ平面にほぼ平行な面を有する配線１１０ｋ上に載置されているので、ＸＹ平面視における面積とは、ＸＹ平面に投影された発光素子１５０－１，１５０－２の外周が囲む領域の面積である。以下では、ＸＹ平面視における面積を単に面積という。この例では、発光素子１５０－１の面積は、発光素子１５０－２の面積よりも小さい。

　なお、この例では、発光素子１５０－１，１５０－２は、段差部１５１ａ－１，１５１ａ－２をそれぞれ有している。段差部１５１ａ－１，１５１ａ－２は、ｎ形半導体層１５１－１，１５１－２を加工することによって形成されているので、発光には直接的に寄与しない。そのため、発光素子１５０－１，１５０－２の面積という場合には、ＸＹ平面視における発光層１５２－１，１５２－２の面積である。

　発光素子１５０－１，１５０－２は、ＸＹ平面視で、たとえばほぼ正方形または長方形状を有しているが、角部は丸くなっていてもよい。発光素子１５０はＸＹ平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。

　発光素子１５０－１，１５０－２には、たとえば、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の発光層を含む窒化ガリウム系化合物半導体が好適に用いられる。以下では、上述の窒化ガリウム系化合物半導体を単に窒化ガリウム（ＧａＮ）と呼ぶことがある。本発明の一実施形態における発光素子１５０－１，１５０－２は、いわゆる発光ダイオードであり、発光素子１５０－１，１５０－２が発光する光の波長は、たとえば４６７ｎｍ±２０ｎｍ程度である。発光素子１５０－１，１５０－２が発光する光の波長は、４１０ｎｍ±２０ｎｍ程度の青紫発光としてもよい。発光素子１５０－１，１５０－２が発光する光の波長は、上述の値に限らず、適切なものとすることができる。

　第２の層間絶縁膜１５６は、第１の層間絶縁膜１１２、グラフェンシート１４０－１，１４０－２および発光素子１５０－１，１５０－２を覆っている。層間絶縁膜１５６は、有機絶縁材料等によって形成されている。層間絶縁膜１５６は、発光素子１５０－１，１５０－２やグラフェンシート１４０－１，１４０－２等を覆うことによって、これらを塵埃や湿度等の周囲環境等から保護する。層間絶縁膜１５６は、発光素子１５０やグラフェンシート１４０－１，１４０－２等を覆うことによって、これらを他の導電物から絶縁する機能を有する。層間絶縁膜１５６の表面は、層間絶縁膜１５６上に配線層１６０が形成できる程度の平坦性があればよい。

　層間絶縁膜１５６に用いられる有機絶縁材料は、好ましくは白色樹脂である。白色樹脂である層間絶縁膜１５６は、発光素子１５０－１，１５０－２の横方向の出射光やカラーフィルタ１８０の界面等に起因する戻り光を反射して、実質的に発光素子１５０－１，１５０－２の発光効率を向上させることができる。

　白色樹脂は、ＳＯＧ（Spin On Glass）等のシリコン系樹脂やノボラック型フェノール系樹脂等の透明樹脂に、ミー（Ｍｉｅ）散乱効果を有する散乱性微粒子を分散させることによって形成される。微粒子は、無色または白色であり、発光素子１５０－１，１５０－２が発光する光の波長の１／１０程度から数倍程度の直径を有する。光の波長の１／２程度の直径を有する微粒子が、散乱性微粒子として好適に用いられる。たとえば、このような散乱性微粒子としては、ＴｉＯ_２、Ａｌ_２ＳＯ_３、ＺｎＯが挙げられる。あるいは、白色樹脂は、透明樹脂内に分散された多数の微細な空孔などを活用することによっても、形成されることができる。層間絶縁膜１５６では、ＳＯＧ等に代えて、たとえば、ＡＬＤ（Atomic-layer-deposition）やＣＶＤで形成されたＳｉＯ_２膜等を用いて白色化するようにしてもよい。

　第２の層間絶縁膜１５６は、黒色樹脂であってもよい。層間絶縁膜１５６を黒色樹脂とすることによって、サブピクセル２０－１，２０－２内における光の散乱が抑制され、迷光がより効果的に抑制される。迷光が抑制された画像表示装置は、よりシャープな画像を表示することが可能である。

　ビア１６１ｋ－１は、第２の層間絶縁膜１５６を貫通して設けられている。ビア１６１ｋ－１の一端は、段差部１５１ａ－１に接続されている。ビア１６１ｋ－１は、第２の層間絶縁膜１５６を貫通して設けられている。ビア１６１ｋ－２の一端は、段差部１５１ａ－２に接続されている。

　ビア（第２ビア）１６１ｋは、層間絶縁膜１１２，１５６を貫通して設けられている。ビア１６１ｋの一端は、配線１１０ｋに接続されている。

　ビア（第１ビア）１６１ｄは、層間絶縁膜１１２，１５６を貫通して設けられている。ビア１６１ｄの一端は、配線１１０ｄに接続されている。

　配線層１６０は、層間絶縁膜１５６上に設けられている。配線層１６０は、配線１６０ａ－１，１６０ｋを含んでいる。配線１６０ａ－１は、ビア１６１ｄの他端に接続されている。

　透光性電極１５９ａ１は、配線１６０ａ－１上にわたって設けられている。透光性電極１５９ａ１は、発光素子１５０－１の発光面１５３Ｓ１上にわたって設けられている。透光性電極１５９ａ１は、配線１６０ａ－１と発光面１５３Ｓ１との間に設けられ、配線１６０ａ－１およびｐ形半導体層１５３－１を電気的に接続している。したがって、発光素子１５０－１のアノード電極であるｐ形半導体層１５３－１は、透光性電極１５９ａ１、配線１６０ａ－１、ビア１６１ｄおよび配線１１０ｄを介して、トランジスタ１０３のドレイン電極であるチャネルの領域１０４ｄに電気的に接続されている。

　透光性電極１５９ａ２は、発光素子１５０－２の発光面１５３Ｓ２上にわたって設けられている。発光素子１５０－１の場合と同様に、発光面１５３Ｓ２は、透光性電極１５９ａ２、配線層１６０に含まれる配線、層間絶縁膜１１２，１５６を貫通するビアを介して、発光素子１５０－２を駆動するトランジスタに電気的に接続される。発光面１５３Ｓ１，１５３Ｓ２は、いずれも粗面化されている。

　配線１６０ｋは、ビア１６１ｋ，１６１ｋ－１，１６１ｋ－２の他端に接続されている。透光性電極１５９ｋは、配線１６０ｋ上にわたって設けられている。配線１６０ｋおよび透光性電極１５９ｋは、後述する図３に示される接地線４に接続されている。したがって、ｎ形半導体層１５１－１，１５１－２は、ビア１６１ｋ－１，１６１ｋ－２、配線１６０ｋおよび透光性電極１５９ｋを介して、接地線４に接続されている。また、配線１１０ｋは、この例では、ｎ形半導体層１５１－１，１５１－２とともに、接地線４に接続されている。

　トランジスタ１０３のソース電極であるＴＦＴチャネル１０４の領域１０４ｓは、配線１１０ｓを介して、図３に示される電源線３に電気的に接続されている。

　表面樹脂層１７０は、第２の層間絶縁膜１５６、第２の配線層１６０および透光性電極１５９ａ１，１５９ａ２，１５９ｋを覆っている。表面樹脂層１７０は、透明樹脂であり、第２の層間絶縁膜１５６、配線層１６０および透光性電極１５９ａ１，１５９ａ２，１５９ｋを保護するとともに、カラーフィルタ１８０を接着するための平坦面を提供する。

　カラーフィルタ１８０は、遮光部１８１と色変換部１８２とを含む。色変換部１８２は、発光素子１５０－１，１５０－２の発光面１５３Ｓ，１５３Ｓ２の直上に、発光面１５３Ｓ１，１５３Ｓ２の形状に応じて設けられている。カラーフィルタ１８０では、色変換部１８２以外の部分は、遮光部１８１とされている。遮光部１８１は、いわゆるブラックマトリクスであり、隣接する色変換部１８２から発光される光の混色等によるにじみを低減し、シャープな画像を表示することを可能にする。

　色変換部１８２は、１層または２層とされる。図１には、２層の部分が示されている。１層であるか２層であるかは、サブピクセル２０－１，２０－２が発光する光の色、すなわち波長によって決定される。サブピクセル２０－１，２０－２の発光色が赤または緑の場合には、色変換部１８２は、好ましくは、後述する色変換層１８３およびフィルタ層１８４との２層とされる。サブピクセル２０－１，２０－２の発光色が青の場合には、好ましくは１層とされる。

　色変換部１８２が２層の場合には、発光素子１５０－１，１５０－２により近い１層目が色変換層１８３であり、２層目がフィルタ層１８４である。つまり、フィルタ層１８４は、色変換層１８３上に積層されている。

　色変換層１８３は、発光素子１５０－１，１５０－２が発光する光の波長を所望の波長に変換する層である。たとえば、サブピクセルが赤色を発光する場合には、色変換層１８３は、発光素子１５０－１の波長である４６７ｎｍ±２０ｎｍの光を、たとえば６３０ｎｍ±２０ｎｍ程度の波長の光に変換する。サブピクセルが緑色を発光する場合には、色変換層１８３は、発光素子の波長である４６７ｎｍ±２０ｎｍの光を、たとえば５３２ｎｍ±２０ｎｍ程度の波長の光に変換する。

　フィルタ層１８４は、色変換層１８３で色変換されずに残存した青色発光の波長成分を遮断する。

　サブピクセルが発光する光の色が青色の場合には、そのサブピクセルの発光素子は、色変換層１８３を介して光を出力してもよいし、色変換層１８３を介さずにそのまま出力するようにしてもよい。発光素子が発光する光の波長が４６７ｎｍ±２０ｎｍ程度の場合には、そのサブピクセルの発光素子は、色変換層１８３を介さずに光を出力してもよい。発光素子が発光する光の波長を４１０ｎｍ±２０ｎｍとする場合には、出力する光の波長を４６７ｎｍ±２０ｎｍ程度に変換するために、１層の色変換層１８３を設けることが好ましい。

　青色のサブピクセルの場合であっても、サブピクセルは、フィルタ層１８４を有していてもよい。青色のサブピクセルにフィルタ層１８４を設けることによって、そのサブピクセルの発光素子の表面で生じる微小な外光反射が抑制される。

　（変形例）
　サブピクセルの構成の変形例について説明する。
　図２Ａおよび図２Ｂは、本実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。
　図２Ａでは、図１で示した２つの発光素子１５０－１，１５０－２のうち一方の発光素子１５０－１について示している。２つの発光素子１５０－１，１５０－２を含む構成は同じであり、本変形例に関して以下では、発光素子１５０－１を含む構成について説明する。図２Ｂにおいても、２つの発光素子のうち一方の発光素子１５０ａ－１を含む構成について説明する。

　図２Ａ以降のサブピクセルの断面図では、煩雑さを避けるため、表面樹脂層１７０およびカラーフィルタ１８０の表示が省略されている。以降の図においては、特に記載のない限り、第２の層間絶縁膜１５６，２５６および第２の配線層１６０上には、表面樹脂層１７０およびカラーフィルタ１８０等が設けられる。後述の他の実施形態およびその変形例の場合についても、同様に表面樹脂層１７０およびカラーフィルタ１８０の表示が省略されている。

　図２Ａのサブピクセル２０ａ－１では、発光素子１５０－１と配線１６０ａ１－１との接続方法が上述の第１の実施形態の場合と相違する。同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
　図２Ａに示すように、サブピクセル２０ａ－１は、配線１６０ａ１－１を含む。配線１６０ａ１－１は、発光素子１５０－１の発光面１５３Ｓ１まで延伸しており、配線１６０ａ１－１の一端で発光面１５３Ｓ１を含むｐ形半導体層１５３－１の面と電気的に接続されている。発光面１５３Ｓ１と発光面１５３Ｓ１を含む面は、同一平面上の面である。

　発光面１５３Ｓ１は、上述の実施形態の場合と同様に、好ましくはこの例のように粗面加工されている。発光素子１５０－１は、発光面１５３Ｓ１が粗面とされている場合には、光の取出効率を向上させることができる。

　図２Ｂのサブピクセル２０ｂ－１では、発光素子１５０ａ－１は、粗面化されないｐ形半導体層１５３ａ－１を含む点で第１の実施形態の場合と相違する。サブピクセル２０ｂ－１では、発光素子１５０ａ－１と配線１６０ａ２－１との接続方法が、第１の実施形態の場合と相違する。本変形例のサブピクセル２０ｂ－１は、第１の実施形態の場合と異なる第２の層間絶縁膜（第２絶縁膜）２５６を含む。

　図２Ｂに示すように、サブピクセル２０ｂ－１では、第２の層間絶縁膜２５６が透光性を有する樹脂であり、好ましくは透明樹脂である。透明の樹脂材料としては、ＳＯＧ等のシリコン系樹脂やノボラック型フェノール系樹脂等が用いられる。発光素子１５０ａ－１は、透明な層間絶縁膜２５６を介して、発光面１５３Ｓ１から発光する。発光面１５３Ｓ１は、コンタクトホールを介して第２の配線層１６０の配線１６０ａ２－１に接続されている。

　本変形例のサブピクセル２０ｂ－１では、発光素子１５０ａ－１は、層間絶縁膜２５６を介して、発光面１５３Ｓ１から発光するので、層間絶縁膜２５６に開口を形成する工程および発光面１５３Ｓ１を粗面化する工程を省略することができる。

　本実施形態では、上述に示したサブピクセル２０－１，２０ａ－１，２０ｂ－１の構成のいずれかを含むことができる。

　図３は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
　図３に示すように、本実施形態の画像表示装置１は、表示領域２を備える。表示領域２には、サブピクセル２０が配列されている。サブピクセル２０は、たとえば格子状に配列されている。たとえば、サブピクセル２０は、Ｘ軸に沿ってｎ個配列され、Ｙ軸に沿ってｍ個配列される。

　ピクセル１０は、異なる色の光を発光する複数のサブピクセル２０を含む。サブピクセル２０Ｒは、赤色の光を発光する。サブピクセル２０Ｇは、緑色の光を発光する。サブピクセル２０Ｂは、青色の光を発光する。３種類のサブピクセル２０Ｒ，２０Ｇ，２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。

　１つのピクセル１０は、３つのサブピクセル２０Ｒ，２０Ｇ，２０Ｂを含み、サブピクセル２０Ｒ，２０Ｇ，２０Ｂは、たとえば図３に示す例のように、Ｘ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。

　画像表示装置１は、電源線３および接地線４をさらに有する。電源線３および接地線４は、サブピクセル２０の配列に沿って、格子状に布線されている。電源線３および接地線４は、各サブピクセル２０に電気的に接続され、電源端子３ａとＧＮＤ端子４ａとの間に接続された直流電源から各サブピクセル２０に電力を供給する。電源端子３ａおよびＧＮＤ端子４ａは、電源線３および接地線４の端部にそれぞれ設けられ、表示領域２の外部に設けられた直流電源回路に接続される。電源端子３ａは、ＧＮＤ端子４ａを基準にして正の電圧が供給される。

　画像表示装置１は、走査線６および信号線８をさらに有する。走査線６は、Ｘ軸に平行な方向に布線されている。つまり、走査線６は、サブピクセル２０の行方向の配列に沿って布線されている。信号線８は、Ｙ軸に平行な方向に布線されている。つまり、信号線８は、サブピクセル２０の列方向の配列に沿って布線されている。

　画像表示装置１は、行選択回路５および信号電圧出力回路７をさらに有する。行選択回路５および信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。行選択回路５は、表示領域２の外縁のＹ軸方向に沿って設けられている。行選択回路５は、各列のサブピクセル２０に走査線６を介して電気的に接続され、各サブピクセル２０に選択信号を供給する。

　信号電圧出力回路７は、表示領域２の外縁のＸ軸方向に沿って設けられている。信号電圧出力回路７は、各行のサブピクセル２０に信号線８を介して電気的に接続され、各サブピクセル２０に信号電圧を供給する。

　サブピクセル２０は、発光素子２２と、選択トランジスタ２４と、駆動トランジスタ２６と、キャパシタ２８と、を含む。図３において、選択トランジスタ２４はＴ１と表示され、駆動トランジスタ２６はＴ２と表示され、キャパシタ２８はＣｍと表示されることがある。

　発光素子２２は、駆動トランジスタ２６と直列に接続されている。本実施形態では、駆動トランジスタ２６はｐチャネルのＴＦＴであり、駆動トランジスタ２６の主電極であるドレイン電極に発光素子２２のｐ形半導体層に接続されたアノード電極が接続されている。発光素子２２および駆動トランジスタ２６の直列回路は、電源線３と接地線４との間に接続されている。駆動トランジスタ２６は、図１等におけるトランジスタ１０３に対応し、発光素子２２は、図１等における発光素子１５０，１５０ａに対応する。発光素子２２に流れる電流は、駆動トランジスタ２６のゲート－ソース間に印加される電圧によって決定され、発光素子２２は、流れる電流に応じた輝度で発光する。

　選択トランジスタ２４は、駆動トランジスタ２６のゲート電極と信号線８との間に主電極を介して接続されている。選択トランジスタ２４のゲート電極は、走査線６に接続されている。駆動トランジスタ２６のゲート電極と電源線３との間には、キャパシタ２８が接続されている。

　行選択回路５は、ｍ行のサブピクセル２０の配列から、１行を選択して走査線６に選択信号を供給する。信号電圧出力回路７は、選択された行の各サブピクセル２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２０の駆動トランジスタ２６のゲート－ソース間には、信号電圧が印加される。信号電圧は、キャパシタ２８によって保持される。駆動トランジスタ２６は、信号電圧に応じた電流を発光素子２２に流す。発光素子２２は、発光素子２２に流れる電流に応じた輝度で発光する。

　行選択回路５は、選択する行を順次切り替えて選択信号を供給する。つまり、行選択回路５は、サブピクセル２０が配列された行を走査する。順次走査されたサブピクセル２０の発光素子２２には、信号電圧に応じた電流が流れて発光する。ＲＧＢ各色のサブピクセル２０が発光する発光色および輝度によって決定された発光色および輝度で各ピクセル１０が発光して表示領域２に画像が表示される。

　図４は、本実施形態の画像表示装置の一部を例示する模式的な平面図である。
　本実施形態では、図１において説明したように、発光素子１５０－１（図３では発光素子２２）と駆動用のトランジスタ１０３（図３では駆動トランジスタ２６）が、Ｚ軸方向に積層されている。発光素子１５０－１のアノード電極は、ビア１６１ｄによって、トランジスタ１０３のドレイン電極に電気的に接続されている。また、発光素子１５０－１のカソード電極は、ビア１６１ｋ－１によって、図３に示した接地線４に電気的に接続されている。発光素子１５０－２についても同様に、アノード電極およびカソード電極は、ビアを介して所定の回路に電気的に接続されている。図４は、これらの立体的な構成を２つの平面図に分解して模式的に示している。

　図４の上部には、第Ｉ層の平面図が模式的に表示され、下部には、第ＩＩ層の平面図が模式的に表示されている。図４では、第Ｉ層を"Ｉ"と表記し、第２層を"ＩＩ"と表記している。第Ｉ層は、発光素子１５０－１，１５０－２が形成された層である。すなわち、第Ｉ層は、図１において、第１の層間絶縁膜１１２よりもＺ軸の正側の要素を示しており、図４に示されている要素は、グラフェンシート１４０－１，１４０－２から第２の配線層１６０までの層である。図４では、第２の層間絶縁膜１５６は示されていない。

　第ＩＩ層は、図１において、ＴＦＴ下層膜１０６よりもＺ軸の正側の要素を示しており、図４に示されている要素は、トランジスタ１０３から第１の層間絶縁膜１１２までの層である。図４では、基板１０２、絶縁層１０５、絶縁膜１０８および第１の層間絶縁膜１１２は示されていない。

　図１の断面図は、図４の第Ｉ層および第ＩＩ層それぞれに一点鎖線の折れ線で示されたＡＡ'線の矢視断面である。

　本実施形態では、第Ｉ層の配線１６０ｋは、発光素子１５０－１，１５０－２の間を通って、Ｙ軸方向に沿って延伸して設けられている。第ＩＩ層の配線１１０ｓは、配線１６０ｋとほぼ同じＸ座標上で、Ｙ軸の正方向に延伸している。配線１１０ｓは、配線１１０ｋを避けてＸ軸方向に屈曲し、配線１１０ｋの外周に沿ってＸ軸方向に延伸した後、再度Ｙ軸方向に屈曲している。配線１１０ｓは、Ｙ軸方向に屈曲した後、配線１１０ｋの外周に沿うようにＹ軸の正方向に延伸している。

　ＡＡ’線は、発光素子１５０－１，１５０－２および配線１１０ｋよりもＹ軸方向の負側で、配線１６０ｋ、透光性電極１５９ｋおよび配線１１０ｓを横切っている。つまり、図１において、ＡＡ’線のＡ側では、配線１６０ｋ、透光性電極１５９ｋおよび配線１１０ｓが示されるべきところ、図上煩雑となるため、図示のＢ領域では、配線１６０ｋおよび透光性電極１５９ｋの表示を省略することとする。以下で説明する他の実施形態においても同様とする。

　図４に示すように、発光素子１５０－１，１５０－２は、配線１１０ｋの上方に設けられている。配線１１０ｋは、図１に示されたビア１６１ｋに、第ＩＩ層で接続されている。ビア１６１ｋは、配線１６０ｋに、ビアホール１６２ｋで接続されている。

　図１に示したビア１６１ｋ－１の一端は、発光素子１５０－１の段差部１５１ａ－１に接続されている。ビア１６１ｋ－１の他端は、ビアホール１６２ｋ－１で、配線１６０ｋに接続されている。図１に示したビア１６１ｋ－２の一端は、発光素子１５０－２の段差部１５１ａ－２に接続されている。ビア１６１ｋ－２の他端は、ビアホール１６２ｋ－２で、配線１６０ｋに接続されている。透光性電極１５９ｋは、配線１６０ｋ上にわたって設けられており、配線１６０ｋおよび透光性電極１５９ｋは、接地線４に接続されている。

　発光素子１５０－１は、図１に示した層間絶縁膜１５６に設けられた開口１５８－１を有する。ビア１６１ｄは、この例では、発光素子１５０－１からＸ軸の負方向に離隔し、隣接するように設けられている。ビア１６１ｄは、図４では、二点鎖線で模式的に示されている。第Ｉ層において、ビア１６１ｄは、コンタクトホール１６２ｄ１によって配線１６０ａ－１に接続されている。透光性電極１５９ａ１は、開口１５８－１から露出された発光素子１５０－１および配線１６０ａ－１上にわたって設けられており、発光素子１５０－１とビア１６１ｄとを電気的に接続している。第ＩＩ層において、ビア１６１ｄは、コンタクトホール１６２ｄ２によって配線１１０ｄに接続されている。

　配線１１０ｄは、図１に示した絶縁膜１０８に開口されたコンタクトホール１１１ｃ１を介して、図１に示したビア１１１ｄに接続され、トランジスタ１０３のＴＦＴチャネル１０４に設けられたドレイン電極に接続される。

　このようにして、２つの層間絶縁膜１１２，１５６を貫通するビア１６１ｄによって、第Ｉ層に形成された発光素子１５０－１と第Ｉ層と異なる層である第ＩＩ層に形成された配線１１０ｄとを電気的に接続し、発光素子１５０－１とトランジスタ１０３とを電気的に接続することができる。同様に、発光素子１５０－２と発光素子１５０－２を駆動するトランジスタとの層間の接続も、２つの層間絶縁膜を貫通して設けられたビアを介して行われる。

　図４を用いて、配線１１０ｋが発光素子１５０－１，１５０－２の下方への散乱光を発光面１５３Ｓ１，１５３Ｓ２側に反射する場合の配線１１０ｋおよび発光素子１５０－１，１５０－２の配置について説明する。
　配線１１０ｋは、ＸＹ平面視で、Ｘ軸方向の長さＬ１およびＹ軸方向の長さＷ１を有する方形である。一方、発光素子１５０－１は、ＸＹ平面視で、Ｘ軸方向の長さＬ２１およびＹ軸方向の長さＷ２を有する方形の底面を有する。発光素子１５０－２は、ＸＹ平面視で、Ｘ軸方向の長さＬ２２およびＹ軸方向の長さＷ２を有する方形の底面を有する。

　各部の長さは、Ｌ１＞Ｌ２１、Ｌ１＞Ｌ２２、Ｗ１＞Ｗ２となるように設定されている。つまり、配線１１０ｋの面積は、発光素子１５０－１，１５０－２の面積の和よりも大きく設定されている。配線１１０ｋは、発光素子１５０－１，１５０－２の直下に設けられており、配線１１０ｋの外周は、発光素子１５０－１，１５０－２の外周をすべて含んでいる。配線１１０ｋの外周は、発光素子１５０－１，１５０－２の外周をすべて含んでいればよく、配線１１０ｋの形状は、回路基板１００上のレイアウト等に応じて、方形である場合に限らず適切な任意の形状とすることができる。

　発光素子１５０－１，１５０－２は、上方に向かって発光するとともに、下方に向かう発光や、層間絶縁膜１１２と表面樹脂層１７０との界面での反射光や散乱光等が存在する。配線層１１０は、配線１１０ｋを含んでいる。配線層１１０は、金属等の導電体によって形成されているので、配線１１０ｋは、材質に応じた光反射性を有している。そのため、発光素子１５０－１，１５０－２の下方への散乱光は、配線１１０ｋによって上方に反射される。したがって、発光素子１５０－１，１５０－２から放射される光は、発光面１５３Ｓ１，１５３Ｓ２側へ配光される割合が大きくなり、発光素子１５０－１，１５０－２の実質的な発光効率は向上する。また、このように配線１１０ｋが設けられることによって、発光素子１５０－１，１５０－２の下方への光の到達が抑制される。そのため、回路素子を発光素子１５０－１，１５０－２の直下近傍に配置する場合でも、回路素子への光の影響は軽減される。

　上述したとおり、配線１１０ｋは、接地線４に接続する場合に限らず、回路構成や回路レイアウトによっては電源線３の電位等他の電位に接続してもよい。

　本実施形態の画像表示装置１の製造方法について説明する。
　図５Ａ～図７Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　図５Ａに示すように、本実施形態の画像表示装置１の製造方法では、回路基板１１００が準備される。回路基板（第１基板）１１００は、図１等で説明した回路１０１を含む。回路１０１は、第１の配線層１１０を含んでおり、配線層１１０は、配線１１０ｓ，１１０ｄ，１１０ｋを含んでいる。回路基板１１００では、配線層１１０を覆うように第１の層間絶縁膜１１２が設けられている。

　図５Ｂに示すように、層間絶縁膜（第１絶縁膜）１１２上に、グラフェン層１１４０が形成される。グラフェン層１１４０は、グラフェンを含む層であり、好ましくは、単層のグラフェンの層が積層されて形成されている。適切な大きさおよび形状に切断されたグラフェン層１１４０は、たとえば、接着剤によって層間絶縁膜１１２上に接着される。この場合のグラフェン層１１４０は、この後、グラフェン層１１４０上に形成される発光素子１５０－１，１５０－２の面積に比べて十分に大きな大きさに切断されて層間絶縁膜１１２上に接着されることが好ましい。グラフェン層１１４０上に発光素子１５０－１，１５０－２を形成するために、たとえば、グラフェン層１１４０の外周は、配線１１０ｋの外周を含む十分な大きさに設定される。

　図６Ａに示すように、適切な大きさおよび形状に切断され、層間絶縁膜１１２上に貼付されたグラフェン層１１４０上にわたって半導体層１１５０が形成される。半導体層１１５０は、グラフェン層１１４０の側からＺ軸の正方向に向かってｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に形成される。半導体層１１５０の成長初期には結晶格子の不整合に起因する結晶欠陥が生じ易く、ＧａＮを主成分とする結晶は、一般にｎ形半導体特性を示す。そのため、ｎ形半導体層１１５１からグラフェン層１１４０上に成長させることによって、歩留りを向上させることが可能になる。

　半導体層１１５０の形成には、蒸着、イオンビームデポジション、分子線エピタキシ（Molecular Beam Epitaxy、ＭＢＥ）やスパッタ等の物理気相成長化法が用いられ、好ましくは低温スパッタ法が用いられる。なお、低温スパッタ法では、成膜時に、光やプラズマでアシストすると、より低温とすることができるので好ましい。ＭＯＣＶＤによるエピタキシャル成長では、１０００℃を超える場合がある。これに対して、低温スパッタ法では、４００℃程度～７００℃程度の低温で、発光層を含むＧａＮの結晶をグラフェン層１１４０上にエピタキシャル成長可能であることが知られている（非特許文献１、２等参照）。このような低温スパッタ法は、ＬＴＰＳプロセスで形成されたＴＦＴ等を有する回路基板上に半導体層１１５０を形成するのに整合的である。適切な成膜技術を用いて、グラフェン層１１４０上にＧａＮの半導体層１１５０を成長させることによって、グラフェン層１１４０上には、発光層１１５２を含む単結晶化された半導体層１１５０が形成される。グラフェン層１１４０は、適切な大きさおよび形状に切断されて貼付されているので、グラフェン層１１４０が存在しない箇所には、図６Ａの破線で示すように、ＧａＮを含む単結晶化されていない堆積物１１６０が形成される。

　本実施形態では、グラフェン層１１４０をシードとすることによって、ＧａＮの結晶成長を促進させる。なお、グラフェン層１１４０上に導電性のバッファ層を設けて、このバッファ層上に、上述したスパッタ法等によって、半導体層を成長させるようにしてもよい。バッファ層には、ＧａＮの結晶成長を促進する材料であれば、種類は問わない。たとえば、バッファ層として、ＨｆやＣｕ等の単結晶を含む金属層を用いることもできる。

　図６Ｂに示すように、半導体層１１５０は、ＲＩＥ（Reactive Ion Etching）等によって、所望の形状に成形され、発光素子１５０－１，１５０－２が形成される。このとき、図６Ａに示したグラフェン層１１４０は、オーバーエッチされて、発光素子１５０－１，１５０－２の外周形状に応じた外周形状を有するグラフェンシート１４０－１，１４０－２に成形される。この例では、発光素子１５０－１のＸＹ平面視での面積は、発光素子１５０－２のＸＹ平面視での面積よりも小さく設定されている。

　その後、第１の層間絶縁膜１１２、グラフェンシート１４０－１，１４０－２および発光素子１５０－１，１５０－２を覆う第２の層間絶縁膜（第２絶縁膜）１５６が形成される。

　図７Ａに示すように、ビアホール１６２ｋ－１，１６２ｋ－２は、第２の層間絶縁膜１５６を貫通して形成される。ビアホール１６２ｄ，１６２ｋは、層間絶縁膜１１２，１５６を貫通して形成される。ビアホール１６２ｋ，１６２ｋ－１，１６２ｋ－２，１６２ｄが形成されると同時に、層間絶縁膜１５６に開口１５８－１，１５８－２が形成され、発光面１５３Ｓ１，１５３Ｓ２が露出される。開口１５８－１，１５８－２の形成は、ビアホール１６２ｋ，１６２ｋ－１，１６２ｋ－２，１６２ｄが形成される前でもよいし、ビアホール１６２ｋ，１６２ｋ－１，１６２ｋ－２，１６２ｄが形成された後でもよい。露出された発光面１５３Ｓ１，１５３Ｓ２は、粗面化される。

　図７Ｂに示すように、図７Ａに示したビアホール１６２ｄ，１６２ｋ，１６２ｋ－１，１６２ｋ－２内に導電材料が充填される。その後、あるいはビアホールの充填等と同時に第２の配線層１６０が形成される。発光面１５３Ｓ１上および配線１６０ａ－１上にわたって透光性電極１５９ａ１が形成され、ｐ形半導体層１５３－１および配線１６０ａ－１が電気的に接続される。同時に、発光面１５３Ｓ２上にわたって透光性電極１５９ａ２が形成され、透光性電極１５９ａ２は、トランジスタ１０３とは異なる他の駆動用のトランジスタのための電極と電気的に接続される。配線１６０ｋ上にも、透光性電極１５９ｋが形成される。

　なお、前述のように、層間絶縁膜１５６は、発光素子１５０－１，１５０－２等の絶縁のためにこれらを覆っていればよい。層間絶縁膜１５６の平坦性は、層間絶縁膜１５６上に第２の配線層１６０を形成できる程度でよく、層間絶縁膜１５６は、形成時に平坦化されなくてもかまわない。層間絶縁膜１５６を平坦化しない場合には、平坦化のための工程を削減できるほか、発光素子１５０－１，１５０－２が形成された場所以外では、層間絶縁膜１５６の厚さを薄くすることができるとの利点がある。層間絶縁膜１５６の厚さが薄い箇所では、ビアホール１６２ｋ，１６２ｋ－１，１６２ｋ－２，１６２ｄの深さを浅くすることができる。ビアホールを浅く形成することによって、ビアホールの深さにわたって十分な開口径を確保することができるので、ビアによる電気的接続を確保することが容易になる。そのため、電気的特性の不良による歩留りの低下を抑制することができる。

　図８Ａおよび図８Ｂは、本実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。

　図８Ａおよび図８Ｂは、図２Ａに示したサブピクセルを形成するための製造工程を示している。本変形例では、開口１５８－１，１５８－２を形成するまでは、上述の他の実施形態の場合と同一の工程を有している。したがって、以下では、本変形例の製造工程として、図７Ａ以降に、図８Ａおよび図８Ｂの工程が実行されるものとして説明する。

　図８Ａに示すように、ｐ形半導体層１５３－１，１５３－２の発光面１５３Ｓ１，１５３Ｓ２を露出するように開口１５８－１，１５８－２を形成した後、発光面１５３Ｓ１，１５３Ｓ２はそれぞれ粗面化される。図７Ａに示したビアホール１６２ｋ－１，１６２ｋ－２に導電材料が充填され、ビア１６１ｋ－１，１６１ｋ－２がそれぞれ形成される。図７Ａに示したビアホール１６２ｄ，１６２ｋに導電材料が充填され、ビア１６１ｄ，１６１ｋがそれぞれ形成される。

　図８Ｂに示すように、層間絶縁膜１５６上に各配線１６０ａ１－１，１６０ａ１－２，１６０ｋを含む配線層１６０が形成される。配線１６０ａ１－１は、露出された発光面１５３Ｓ１を含む面に接続される。配線１６０ａ１－２は、露出された発光面１５３Ｓ２を含む面に接続される。

　このようにして、変形例のサブピクセル２０ａ－１，２０ａ－２が形成される。

　図９Ａおよび図９Ｂは、本実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。
　図９Ａおよび図９Ｂは、図２Ｂに示したサブピクセルを形成するための製造工程を示している。本変形例では、発光素子を形成するまでは、上述の他の実施形態の場合と同一工程を有している。したがって、以下では、本変形例の製造工程として、図６Ａ以降に、図９Ａおよび図９Ｂの工程が実行されるものとして説明する。他の実施形態の場合には、層間絶縁膜１５６が白色樹脂等不透光性の絶縁材料で形成されているのに対して、本変形例では、層間絶縁膜２５６が透光性を有する絶縁材料で形成されているのは、上述したとおりである。

　図９Ａに示すように、図６Ａに示した半導体層１１５０は、ＲＩＥ等によって、所望の形状に成形され、発光素子１５０ａ－１，１５０ａ－２が形成される。このとき、半導体層１１５０のオーバーエッチによって、図６Ａに示したグラフェン層１１４０は、発光素子１５０ａ－１，１５０ａ－２の外周形状に応じた外周を有するグラフェンシート１４０－１，１４０－２に成形される。その後、第１の層間絶縁膜１１２、グラフェンシート１４０－１，１４０－２および発光素子１５０ａ－１，１５０ａ－２を覆う第２の層間絶縁膜２５６が形成される。層間絶縁膜２５６は、透光性を有する絶縁性の樹脂であり、好ましくは透明樹脂である。

　第２の層間絶縁膜２５６にコンタクトホール１６２ａ－１，１６２ａ－２が形成される。層間絶縁膜２５６を貫通するビアホール１６２ｋ－１，１６２ｋ－２が形成される。層間絶縁膜１１２，１５６を貫通するビアホール１６２ｄ，１６２ｋが形成される。コンタクトホールやビアホールの形成には、たとえばＲＩＥ等が用いられる。

　図９Ｂに示すように、図９Ａに示したコンタクトホール１６２ａ－１，１６２ａ－２およびビアホール１６２ｄ，１６２ｋ，１６２ｋ－１，１６２ｋ－２内に導電材料が充填される。その後、第２の配線層１６０が形成され、配線１６０ａ２－１，１６０ａ２－２，１６０ｋが形成される。配線１６０ａ２－１は、一端でｐ形半導体層１５３ａ－１に接続され、他端でビア１６１ｄを介して、配線１１０ｄに接続される。配線１６０ａ２－２は、一端でｐ形半導体層１５３ａ－２に接続され、他端でビアを介して、別の駆動用のトランジスタのための配線に接続される。第２の配線層１６０は、ビアホール１６２ｄ，１６２ｋ内に導電材料が充填されると同時に形成されてもよい。

　このようにして、変形例のサブピクセル２０ｂ－１，２０ｂ－２が形成される。

　サブピクセル２０－１，２０－２以外の回路の一部は、回路基板１１００中に形成されている。たとえば図３に示した行選択回路５は、駆動トランジスタや選択トランジスタ等とともに、回路基板１１００中に形成される。つまり、行選択回路５は、上述の製造工程によって同時に組み込まれている場合がある。一方、信号電圧出力回路７は、微細加工による高集積化が可能な製造プロセスによって製造される半導体デバイスに組み込まれることが望ましい。信号電圧出力回路７は、ＣＰＵや他の回路要素とともに別の基板に実装され、たとえば後述するカラーフィルタの組み込みの前に、あるいは、カラーフィルタの組み込みの後に、回路基板１１００の配線と相互に接続される。

　たとえば、回路基板１１００は、回路１０１を含むガラス基板からなる透光性を有する基板１０２を含んでおり、基板１０２は、ほぼ方形である。回路基板１１００には、１つまたは複数の画像表示装置のための回路１０１が形成されている。より大きな画面サイズ等の場合には、１つの画像表示装置を構成するための回路１０１が複数の回路基板１１００に分割されて形成されており、分割された回路を組み合わせて、１つの画像表示装置を構成するようにしてもよい。

　回路基板１１００は、１枚の基板１０２を含んでおり、複数の回路１０１が１枚の基板１０２に、たとえば格子状に配置されている。回路１０１は、１つの画像表示装置１に必要なすべてのサブピクセル２０等を含んでいる。隣接して配置されている回路１０１の間には、スクライブライン幅の程度の間隔が設けられている。回路１０１の端部および端部付近には、回路素子等は配置されていない。

　図１０は、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　図１０では、煩雑さを避けるために、回路基板１１００内の構造や、図１等に示した層間絶縁膜１１２、ビア１６１ｄ，１６１ｋ，１６１ｋ－１，１６１ｋ－２、配線層１６０等については、表示が省略されている。また、図１０には、カラーフィルタ１８０等の色変換部材の一部が表示されている。図１０では、グラフェンシート１４０－１，１４０－２、発光素子１５０－１，１５０－２、層間絶縁膜１５６、表面樹脂層１７０および表示が省略されているビア等を含む構造物を発光回路部１７２と呼ぶ。また、回路基板１１００上に発光回路部１７２を設けた構造物を構造体１１９２と呼ぶ。

　図１０に示すように、カラーフィルタ（波長変換部材）１８０は、一方の面で構造体１１９２に接着される。カラーフィルタ１８０の他方の面は、ガラス基板１８６に接着されている。カラーフィルタ１８０の一方の面には、透明薄膜接着層１８８が設けられており、透明薄膜接着層１８８を介して、構造体１１９２の発光回路部１７２の側の面に接着される。

　カラーフィルタ１８０は、この例では、赤色、緑色、青色の順にＸ軸の正方向に色変換部が配列されている。赤色については１層目に赤色の色変換層１８３Ｒが設けられている。緑色については１層目に緑色の色変換層１８３Ｇが設けられている。青色については１層目に青色の色変換層１８３Ｂが設けられている。いずれも２層目にはフィルタ層１８４がそれぞれ設けられているが、色変換部の色ごとにフィルタ層１８４の周波数特性を変更することができることはいうまでもない。青色については、単層の色変換層１８３Ｂが設けられていてもよい。各色変換部の間には、遮光部１８１が設けられている。

　各色の色変換層１８３Ｒ，１８３Ｇ，１８３Ｂの位置を発光素子１５０の位置に合わせて、カラーフィルタ１８０は、構造体１１９２に貼り付けられる。

　図１１Ａ～図１１Ｄは、本実施形態の画像表示装置の製造方法の変形例を示す模式的な断面図である。
　図１１Ａ～図１１Ｄには、カラーフィルタをインクジェットで形成する方法が示されている。

　図１１Ａに示すように、回路基板１１００に発光回路部１７２が貼り付けられた構造体１１９２が準備される。

　図１１Ｂに示すように、構造体１１９２上に遮光部１８１が形成される。遮光部１８１は、たとえばスクリーン印刷やフォトリソグラフィ技術等を用いて形成される。

　図１１Ｃに示すように、発光色に応じた蛍光体は、インクジェットノズルから噴出され、色変換層１８３を形成する。蛍光体は、遮光部１８１が形成されていない領域を着色する。蛍光体は、たとえば一般的な蛍光体材料やペロブスカイト蛍光体材料、量子ドット蛍光体材料を用いた蛍光塗料が用いられる。ペロブスカイト蛍光体材料や量子ドット蛍光体材料を用いた場合には、各発光色を実現できるとともに、単色性が高く、色再現性を高くできるので好ましい。インクジェットノズルによる描画の後、適切な温度および時間で乾燥処理を行う。着色時の塗膜の厚さは、遮光部１８１の厚さよりも薄く設定されている。

　すでに説明したように、青色発光のサブピクセルについては、色変換部を形成しない場合には、蛍光体は噴出されない。また、青色発光のサブピクセルについて、青色の色変換層を形成する際に、色変換部は１層でよい場合には、好ましくは、青色の蛍光体の塗膜の厚さは、遮光部１８１の厚さと同じ程度とされる。

　図１１Ｄに示すように、フィルタ層１８４のための塗料は、インクジェットノズルから噴出される。塗料は、蛍光体の塗膜に重ねて塗布される。蛍光体および塗料の塗膜の合計の厚さは、遮光部１８１の厚さと同じ程度とされる。

　本実施形態の画像表示装置１の効果について説明する。
　本実施形態の画像表示装置１の製造方法では、発光素子１５０－１，１５０－２を駆動するトランジスタ１０３等の回路素子をあらかじめ回路基板１１００に形成しておき、回路基板１１００の層間絶縁膜１１２上にグラフェン層１１４０を形成する。さらに、グラフェン層１１４０上には、半導体層１１５０が成長される。結晶成長された半導体層１１５０をグラフェン層１１４０とともに所望の形状に成形することによって、グラフェンシート１４０－１，１４０－２上に発光素子１５０－１，１５０－２をそれぞれ形成することができる。そのため、回路基板１１００に個片化された発光素子を個々に転写するのに比べて、発光素子１５０－１，１５０－２を転写する工程を短縮することができる。

　たとえば、４Ｋ画質の画像表示装置では、サブピクセルの数は２４００万個を超え、８Ｋ画質の画像表示装置の場合には、サブピクセルの数は９９００万個を超える。これだけ大量の発光素子を個々に回路基板に実装するのでは、膨大な時間を要することとなり、マイクロＬＥＤによる画像表示装置を現実的なコストで実現することは困難である。また、大量の発光素子を個々に実装したのでは、実装時の接続不良等による歩留りが低下し、さらなるコスト上昇が避けられない。

　これに対して、本実施形態の画像表示装置１の製造方法では、回路基板１１００上に形成されたグラフェン層１１４０上に半導体層１１５０全体を成長させた後に発光素子１５０－１，１５０－２を形成するので、発光素子の転写工程を削減することができる。

　半導体層１１５０は、グラフェン層１１４０上で均一な結晶構造で成長するので、グラフェン層１１４０を適切な大きさおよび形状とすることによって、セルフアライメント的に発光素子を配置することができる。そのため、回路基板１１００上で発光素子のアライメントをとる必要がなく、発光素子１５０－１，１５０－２の小型化も容易であり、高精細化されたディスプレイに好適である。

　回路基板上で、エッチング等により発光素子を直接形成した後に、発光素子と、回路基板１１００内の回路素子とを、ビア形成により電気的に接続するので、均一な接続構造を実現することができ、歩留りの低下を抑制することができる。

　本実施形態では、たとえばガラス基板上に形成されたＴＦＴを回路基板１１００とすることができるので、既存のフラットパネルの製造プロセスやプラントを利用することができる。

　本実施形態の画像表示装置１では、第１の配線層１１０が配線１１０ｋを含んでいる。配線１１０ｋは、回路基板１１００の発光素子１５０－１，１５０－２の形成箇所にあらかじめ形成されている。そのため、発光素子１５０－１，１５０－２から下方に向かって散乱された光は、配線１１０ｋによって反射されて発光面１５３Ｓ１，１５３Ｓ２の側に配光される。したがって、発光素子１５０－１，１５０－２の発光効率は、実質的に向上される。

　配線１１０ｋは、発光素子１５０－１，１５０－２の下方への散乱光を遮光することができるので、発光素子１５０－１，１５０－２の近傍下にある回路素子への光の照射を抑制し、回路素子の誤動作等を防止することができる。

　（第２の実施形態）
　図１２は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
　図１２は、図４のＡＡ’線に相当する位置における矢視断面を示している。
　本実施形態では、１つの配線２１０ａ上に１つの発光素子２５０が設けられている点で上述の他の実施形態と相違する。また、本実施形態では、発光素子２５０の構成および発光素子を駆動するトランジスタ２０３の構成が、上述の他の実施形態の場合と相違する。上述した他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。

　図１２に示すように、本実施形態の画像表示装置のサブピクセル２２０では、第１の配線層１１０は、配線２１０ａを含んでいる。配線（第２部分）２１０ａは、発光素子２５０の下方に層間絶縁膜１１２を介して設けられている。配線２１０ａの外周は、配線２１０ａに発光素子２５０を投影したときに、発光素子２５０の外周を含むように設定されている。

　配線２１０ａの上方には、グラフェンシート１４０が設けられている。発光素子２５０は、グラフェンシート１４０上に設けられている。

　本実施形態では、発光素子２５０は、第１の層間絶縁膜１１２の側から発光面２５１Ｓの側に向かって、ｐ形半導体層２５３、発光層２５２およびｎ形半導体層２５１の順に積層されている。本実施形態では、ｎ形半導体層２５１が発光面２５１Ｓとされている。

　発光面２５１Ｓは、ｎ形半導体層２５１の面のうち発光層２５２に接する面に対向する面である。発光面２５１Ｓは、いずれも粗面化されている。

　発光素子２５０は、上述の他の実施形態の場合と同じ材料でよい。発光素子２５０は、たとえば４６７ｎｍ±２０ｎｍ程度の青色光あるいは４１０ｎｍ±２０ｎｍの波長の青紫色光を発光する。

　第２の層間絶縁膜（第２絶縁膜）１５６は、第１の層間絶縁膜１１２、グラフェンシート１４０および発光素子２５０を覆っている。第２の層間絶縁膜１５６は、開口２５８を有している。開口２５８は、発光素子２５０上に形成されており、層間絶縁膜１５６は、発光面２５１Ｓ上に設けられていない。

　トランジスタ２０３は、この例では、ｎチャネルのＴＦＴである。トランジスタ２０３は、ＴＦＴチャネル２０４と、ゲート１０７と、を含む。ＴＦＴチャネル２０４は、基板１０２の第１面１０２ａ上に形成された多結晶Ｓｉの領域であり、アモルファスＳｉとして形成された領域をレーザ照射でアニーリングすることによって多結晶化され、活性化されている。ＴＦＴチャネル２０４は、領域２０４ｓ，２０４ｉ，２０４ｄを含む。領域２０４ｓ，２０４ｉ，２０４ｄは、いずれもＴＦＴ下層膜１０６上に設けられている。領域２０４ｉは、領域２０４ｓ，２０４ｄ間に設けられている。領域２０４ｓ，２０４ｄは、リン（Ｐ）等のｎ形不純物がドープされており、ビア１１１ｓ，１１１ｄとオーミック接続されている。

　ゲート１０７は、絶縁層１０５を介して、ＴＦＴチャネル２０４上に設けられている。領域２０４ｓよりも高い電位がゲート１０７に印加されると、領域２０４ｉにチャネルが形成されることによって、領域２０４ｓ，２０４ｄ間に流れる電流が制御される。

　トランジスタ２０３の上部の構造および配線層１１０の構造は、上述した他の実施形態の場合と同じである。

　ビア２６１ａ１は、層間絶縁膜１５６を貫通して設けられている。ビア２６１ａ１の一端は、段差部２５３ａに接続されている。

　ビア２６１ａは、層間絶縁膜１１２，１５６を貫通して設けられている。ビア２６１ａの一端は、配線２１０ａに接続されている。

　第２の配線層１６０は、配線２６０ａ，２６０ｋを含んでいる。ビア２６１ａ１，２６１ａの他端は、配線２６０ａに接続されている。配線２６０ａは、たとえば後述する図１３の電源線３に電気的に接続されている。配線２１０ａは、ビア２６１ａおよび配線２６０ａを介して電源線３に電気的に接続されている。

　ビア１６１ｄの一端は、配線１１０ｄに接続されており、ビア１６１ｄの他端は、配線２６０ｋに接続されている。配線２６０ｋの一端は、発光面２５１Ｓを有するｎ形半導体層２５１の面に接続されている。したがって、ｎ形半導体層２５１は、配線２６０ｋ、ビア１６１ｄおよび配線１１０ｄを介して、トランジスタ２０３のドレイン電極に対応する領域２０４ｄに電気的に接続される。

　トランジスタ２０３のソース電極である領域２０４ｓは、ビア１１１ｓを介して配線１１０ｓに接続されている。配線１１０ｓは、たとえば、後述する図１３の接地線４に接続されている。

　図１３は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
　図１３に示すように、本実施形態の画像表示装置２０１は、表示領域２、行選択回路２０５および信号電圧出力回路２０７を備える。表示領域２には、上述の他の実施形態の場合と同様に、たとえばサブピクセル２２０がＸＹ平面上に格子状に配列されている。

　ピクセル１０は、上述の他の実施形態の場合と同様に、異なる色の光を発光する複数のサブピクセル２２０を含む。サブピクセル２２０Ｒは、赤色の光を発光する。サブピクセル２２０Ｇは、緑色の光を発光する。サブピクセル２２０Ｂは、青色の光を発光する。３種類のサブピクセル２２０Ｒ，２２０Ｇ，２２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。

　１つのピクセル１０は、３つのサブピクセル２２０Ｒ，２２０Ｇ，２２０Ｂからなり、サブピクセル２２０Ｒ，２２０Ｇ，２２０Ｂは、たとえばこの例のように、Ｘ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。

　サブピクセル２２０は、発光素子２２２と、選択トランジスタ２２４と、駆動トランジスタ２２６と、キャパシタ２２８と、を含む。図１３において、選択トランジスタ２２４はＴ１と表示され、駆動トランジスタ２２６はＴ２と表示され、キャパシタ２２８はＣｍと表示されることがある。

　本実施形態では、発光素子２２２が電源線３側に設けられており、発光素子２２２に直列に接続された駆動トランジスタ２２６は、接地線４側に設けられている。つまり、駆動トランジスタ２２６は、発光素子２２２よりも低電位側に接続されている。駆動トランジスタ２２６は、ｎチャネルのトランジスタである。

　駆動トランジスタ２２６のゲート電極と信号線２０８との間には、選択トランジスタ２２４が接続されている。キャパシタ２２８は、駆動トランジスタ２２６のゲート電極と接地線４との間に接続されている。

　行選択回路２０５および信号電圧出力回路２０７は、ｎチャネルのトランジスタである駆動トランジスタ２２６を駆動するために、上述の他の実施形態と異なる極性の信号電圧を、信号線２０８に供給する。

　本実施形態では、駆動トランジスタ２２６の極性がｎチャネルであることから、信号電圧の極性等が上述の他の実施形態の場合と相違する。すなわち、行選択回路２０５は、ｍ行のサブピクセル２２０の配列から、順次１行を選択するように走査線２０６に選択信号を供給する。信号電圧出力回路２０７は、選択された行の各サブピクセル２２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２２０の駆動トランジスタ２２６は、信号電圧に応じた電流を発光素子２２２に流す。発光素子２２２は、流れた電流に応じた輝度で発光する。

　本実施形態の画像表示装置の製造方法について説明する。
　図１４Ａ～図１５Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　本実施形態では、回路基板１１００にグラフェン層１１４０を形成するまでは、上述した他の実施形態の場合と同じである。以下では、本実施形態の製造工程における図５Ｂで示した処理を行った以降の工程から説明する。

　図１４Ａに示すように、グラフェン層１１４０上にわたって半導体層１１５０が形成される。本実施形態では、半導体層１１５０は、グラフェン層１１４０の側からＺ軸の正方向に向かってｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１の順に形成される。

　半導体層１１５０の形成には、他の実施形態の場合と同様に、蒸着、イオンビームデポジション、ＭＢＥやスパッタ等の物理気相成長化法が用いられ、好ましくは、低温スパッタ法が用いられる。グラフェン層１１４０上にＧａＮの半導体層１１５０を成長させることによって、グラフェン層１１４０上に、発光層１１５２を含む単結晶化された半導体層１１５０は、ｐ形半導体層１１５３からでも安定して形成される（非特許文献１、２等参照）。

　図１４Ｂに示すように、半導体層１１５０は、ＲＩＥ等によって、必要な形状に成形され、発光素子２５０が形成される。その後、第１の層間絶縁膜１１２、グラフェンシート１４０および発光素子２５０を覆って、第２の層間絶縁膜１５６が形成される。

　図１５Ａに示すように、ビアホール２６２ａ１は、第２の層間絶縁膜１５６を貫通して形成される。ビアホール２６２ａ，１６２ｄは、層間絶縁膜１１２，２５６を貫通して形成される。ビアホール２６２ａ１，２６２ａ，１６２ｄが形成されると同時に、層間絶縁膜１５６に開口２５８が形成され、発光面２５１Ｓが露出される。露出された発光面２５１Ｓは、粗面化される。開口２５８の形成は、ビアホール２６２ａ１，２６２ａ，１６２ｄが形成される前でもよいし、ビアホール２６２ａ１，２６２ａ，１６２ｄが形成された後でもよい。

　図１５Ｂに示すように、図１５Ａに示したビアホール２６２ａ１，２６２ａ，１６２ｄ内に導電材料が充填されビア２６１ａ１，２６１ａ，１６１ｄが形成される。その後、あるいはビアホール２６２ａ１，２６２ａ，１６２ｄへの導電材料の充填等と同時に第２の配線層１６０が形成される。この例では、配線２６０ｋの一端が発光面２５１Ｓを含む面に接続される。

　以降、他の実施形態の場合と同様に、カラーフィルタが形成される。

　このようにして、本実施形態の画像表示装置２０１を製造することができる。

　本実施形態の画像表示装置２０１の効果について説明する。
　本実施形態では、上述の他の実施形態の場合の効果に加えて、次のような効果をさらに有する。すなわち、本実施形態では、グラフェン層１１４０上に半導体層１１５０を成長させるので、ｐ形半導体層でも安定して成長させることができる。そのため、画像表示装置の歩留りを向上させることができる。

　（第３の実施形態）
　本実施形態の画像表示装置では、ガラス基板に代えて可撓性のある基板上にトランジスタ等の回路素子が形成されている。他の点では、上述した他の実施形態の場合と同様であり、同一の構成要素には同一の符号を付して、詳細な説明を適宜省略する。
　図１６は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
　図１６は、図４に示したＡＡ'線に相当する位置における矢視断面を示している。

　図１６に示すように、本実施形態の画像表示装置は、サブピクセル３２０－１．３２０－２を備える。サブピクセル３２０－１，３２０－２は、共通の基板４０２を含む。基板４０２は第１面４０２ａを含む。トランジスタ１０３等の回路素子は、第１面４０２ａ上に設けられている。サブピクセル３２０－１，３２０－２において、回路素子を含む上部構造は、第１面４０２ａ上に形成されている。

　基板４０２は、可撓性を有する。基板４０２は、たとえば、ポリイミド樹脂等によって形成されている。層間絶縁膜１１２，１５６や配線層１１０，１６０等は、基板４０２の可撓性に応じて、ある程度のフレキシビリティを有する材料で形成されることが好ましい。なお、折り曲げ時に最も破壊されるリスクが高いのは、最も長い配線長を有する配線層１１０である。そのため、必要に応じて表面や裏面に追加される複数の保護フィルム等をも含めた中立面が配線層１１０の位置になるように、各種の膜厚と材質、膜質を調整することが望ましい。

　この例では、基板４０２上に形成されるトランジスタ１０３および発光素子１５０－１，１５０－２は、第１の実施形態の場合と同様であり、たとえば、図３の回路構成が適用される。他の実施形態の構成も容易に適用することができる。

　本実施形態の画像表示装置の製造方法について説明する。
　図１７Ａ～図１７Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　図１７Ａに示すように、本実施形態では、上述の他の実施形態の場合と異なる回路基板３１００が準備される。回路基板３１００は、２層の基板１０２，４０２を含む。基板４０２は、基板１０２の第１面１０２ａ上に設けられており、たとえばポリイミド材料を塗布、焼成して形成される。２層の基板１０２，４０２の間には、ＳｉＮ_Ｘ等の無機膜をさらに挟んでもよい。ＴＦＴ下層膜１０６や回路１０１および層間絶縁膜１１２は、基板４０２の第１面４０２ａ上に設けられている。基板４０２の第１面４０２ａは、基板１０２が設けられた面に対向する面である。

　このような回路基板３１００には、たとえば図５Ａ～図１１Ｄにおいて説明した工程を適用することによって、サブピクセル３２０－１，３２０－２の上部構造が形成される。

　図１７Ｂに示すように、カラーフィルタ等を含む上部構造物が形成された構造体から、基板１０２が除去され、新たな回路基板３１００ａが形成される。基板１０２の除去には、たとえばレーザリフトオフ等が用いられる。基板１０２の除去は、上述の時点に限らず、他の適切な時点で行うことができる。たとえば、ウェハボンディング後や、カラーフィルタの形成前に基板１０２を除去するようにしてもよい。より早い時点で基板１０２を除去することによって、製造工程中での割れや欠け等の不具合を低減することができる。

　本実施形態の画像表示装置の効果について説明する。
　基板４０２は、可撓性を有するので、画像表示装置として曲げ加工が可能になり、曲面への貼り付けや、ウェアラブル端末等への利用等を違和感なく実現することができる。

　（第４の実施形態）
　本実施形態では、発光層を含む単一の半導体層に、複数の発光素子に相当する複数の発光面を形成することによって、より発光効率の高い画像表示装置を実現する。以下の説明では、上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
　図１８は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
　図１８に示すように、画像表示装置は、サブピクセル群４２０を備える。サブピクセル群４２０は、トランジスタ（複数のトランジスタ）１０３－１，１０３－２と、第１の配線層（第１配線層）４１０と、層間絶縁膜（第１絶縁膜）１１２と、プラグ４１６ｋと、グラフェンシート（グラフェンを含む部分）４４０と、半導体層４５０と、層間絶縁膜（第２絶縁膜）４５６と、ビア（複数のビア）４６１ｄ１，４６１ｄ２と、を含む。

　本実施形態では、ｐチャネルのトランジスタ１０３－１，１０３－２をオンすることによって、配線層４６０を介して半導体層４５０に正孔を注入し、プラグ４１６ｋを介して半導体層４５０に電子を注入して、発光層４５２を発光させる。駆動回路は、たとえば図３に示す回路構成が適用される。上述の他の実施形態を用いて、半導体層のｎ形半導体層とｐ形半導体層の上下を入れ替えて、ｎチャネルのトランジスタで半導体層を駆動する構成とすることもできる。その場合には、駆動回路は、たとえば図１３の回路構成が適用される。

　半導体層４５０は、２つの発光面４５３Ｓ１，４５３Ｓ２を含んでおり、サブピクセル群４２０は実質的に２つのサブピクセルを含む。本実施形態では、上述の他の実施形態の場合と同様に、実質的に２つのサブピクセルを含むサブピクセル群４２０が格子状に配列されることによって、表示領域が形成される。

　トランジスタ１０３－１，１０３－２は、ＴＦＴチャネル１０４－１，１０４－２にそれぞれ形成されている。この例では、ＴＦＴチャネル１０４－１，１０４－２は、ｐ形にドープされた領域を含んでおり、これらの領域の間にチャネル領域を含む。

　ＴＦＴチャネル１０４－１，１０４－２上には、絶縁層１０５が形成され、絶縁層１０５を介して、ゲート１０７－１，１０７－２がそれぞれ形成されている。ゲート１０７－１，１０７－２は、トランジスタ１０３－１，１０３－２のゲートである。この例では、トランジスタ１０３－１，１０３－２は、ｐチャネルのＴＦＴである。

　２つのトランジスタ１０３－１，１０３－２上には、絶縁膜１０８が覆っている。絶縁膜１０８上に配線層４１０が形成されている。

　トランジスタ１０３－１のｐ形にドープされた領域と配線層４１０との間には、ビア１１１ｓ１，１１１ｄ１が設けられている。トランジスタ１０３－２のｐ形にドープされた領域と配線層４１０との間には、ビア１１１ｓ２，１１１ｄ２が設けられている。

　配線層４１０は、配線４１０ｋ，４１０ｓ１，４１０ｓ２，４１０ｄ１，４１０ｄ２を含む。配線４１０ｋは、接続部４１５ｋを介してプラグ４１６ｋに接続されている。配線４１０ｋは、たとえば図３に示した接地線４に接続されている。

　配線４１０ｓ１は、ビア１１１ｓ１を介して、トランジスタ１０３－１のソース電極に対応する領域に電気的に接続されている。配線４１０ｓ２は、ビア１１１ｓ２を介して、トランジスタ１０３－２のソース電極に対応する領域に電気的に接続されている。配線４１０ｓ１，４１０ｓ２は、たとえば図３に示した電源線３に接続されている。

　配線４１０ｄ１は、ビア１１１ｄ１を介して、トランジスタ１０３－１のドレイン電極に対応する領域に接続されている。配線４１０ｄ２は、ビア１１１ｄ２を介して、トランジスタ１０３－２のドレイン電極に対応する領域に接続されている。

　層間絶縁膜１１２は、トランジスタ１０３－１，１０３－２および配線層４１０を覆っている。プラグ４１６ｋは、層間絶縁膜１１２上に形成されている。

　平坦化膜４１４は、層間絶縁膜１１２上に形成されている。平坦化膜４１４は、プラグ４１６ｋの側面にも設けられている。プラグ４１６ｋは、平坦化膜４１４に埋め込まれており、平坦化膜４１４およびプラグ４１６ｋは、ＸＹ平面視で同一の平面にある面を有している。これらの面は、層間絶縁膜１１２側の面に対向する側の面である。

　グラフェンシート４４０は、プラグ４１６ｋ上に設けられている。グラフェンシート４４０の外周は、半導体層４５０の外周にほぼ一致している。プラグ４１６ｋの外周は、プラグ４１６ｋにグラフェンシート４４０および半導体層４５０を投影させたときに、プラグ４１６ｋおよびグラフェンシート４４０の外周を含むように設定されている。そのため、プラグ４１６ｋは、半導体層４５０から下方へ放射される散乱光を発光面４５３Ｓ１，４５３Ｓ２の側へ反射する光反射プレートとして機能する。

　半導体層４５０は、グラフェンシート４４０上に設けられている。半導体層４５０は、ｎ形半導体層（第１半導体層）４５１と、発光層４５２と、ｐ形半導体層（第２半導体層）４５３と、を含む。半導体層４５０は、グラフェンシート４４０の側から発光面４５３Ｓ１，４５３Ｓ２の側に向かって、ｎ形半導体層４５１、発光層４５２およびｐ形半導体層４５３の順に積層されている。ｎ形半導体層４５１は、グラフェンシート４４０上に設けられている。グラフェンシート４４０は、十分薄いため厚さ方向の抵抗は十分に低い。そのため、ｎ形半導体層４５１は、グラフェンシート４４０を介して、プラグ４１６ｋと電気的に接続される。

　層間絶縁膜４５６は、平坦化膜４１４およびプラグ４１６ｋを覆っている。層間絶縁膜４５６は、半導体層４５０の一部を覆っている。好ましくは、層間絶縁膜４５６は、半導体層４５０の発光面（露出面）４５３Ｓ１，４５３Ｓ２を除き、ｐ形半導体層４５３の面を覆っている。層間絶縁膜４５６は、半導体層４５０の側面を覆っている。層間絶縁膜４５６は、たとえば白色樹脂等であり、黒色樹脂であってもよい。

　半導体層４５０のうち層間絶縁膜４５６で覆われていない部分は、開口４５８－１，４５８－２が形成されている。開口４５８－１，４５８－２は、発光面４５３Ｓ１，４５３Ｓ２に対応する位置に形成されている。発光面４５３Ｓ１，４５３Ｓ２は、ｐ形半導体層４５３上の離隔した位置に形成される。発光面４５３Ｓ１は、ｐ形半導体層４５３上でトランジスタ１０３－１により近い位置に設けられている。発光面４５３Ｓ２は、ｐ形半導体層４５３上でトランジスタ１０３－２により近い位置に設けられている。

　開口４５８－１，４５８－２は、ＸＹ平面視で、たとえば正方形または長方形状である。方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面４５３Ｓ１，４５３Ｓ２もＸＹ平面視で、正方形や長方形、その他の多角形や円形等である。発光面４５３Ｓ１，４５３Ｓ２の形状は、開口４５８－１，４５８－２の形状と相似であってもよいし、異なる形状としてもよい。

　配線層４６０は、層間絶縁膜４５６上に設けられている。配線層４６０は、配線４６０ａ１，４６０ａ２を含む。

　ビア４６１ｄ１，４６１ｄ２は、層間絶縁膜１１２，４５６および平坦化膜４１４を貫通して設けられている。ビア４６１ｄ１は、配線４１０ｄ１と配線４６０ａ１との間に設けられている。ビア４６１ｄ１の一端は、配線４１０ｄ１に接続され、ビア４６１ｄ１の他端は、配線４６０ａ１に接続されている。ビア４６１ｄ２は、配線４１０ｄ２と配線４６０ａ２との間に設けられている。ビア４６１ｄ２の一端は、配線４１０ｄ２に接続され、ビア４６１ｄ２の他端は、配線４６０ａ２に接続されている。

　透光性電極４５９ａ１は、配線４６０ａ１上にわたって設けられており、配線４６０ａ１と透光性電極４５９ａ１とは電気的に接続されている。透光性電極４５９ａ１は、開口４５８－１に延伸されている。透光性電極４５９ａ１は、開口４５８－１から露出された発光面４５３Ｓ１全面にわたって設けられ、発光面４５３Ｓ１を介して、ｐ形半導体層４５３に電気的に接続されている。

　透光性電極４５９ａ２は、配線４６０ａ２上にわたって設けられており、配線４６０ａ２と透光性電極４５９ａ２とは電気的に接続されている。透光性電極４５９ａ２は、開口４５８－２に延伸されている。透光性電極４５９ａ２は、開口４５８－２から露出された発光面４５３Ｓ２全面にわたって設けられ、発光面４５３Ｓ２を介して、ｐ形半導体層４５３に電気的に接続されている。

　上述したように、開口４５８－１，４５８－２から露出されている発光面４５３Ｓ１，４５３Ｓ２には、透光性電極４５９ａ１，４５９ａ２がそれぞれ接続されている。トランジスタ１０３－１がオンすると、透光性電極４５９ａ１には、配線４６０ａ１、ビア４６１ｄ１および配線４１０ｄ１を介して、正孔が注入される。トランジスタ１０３－２がオンすると、透光性電極４５９ａ２には、配線４６０ａ２、ビア４６１ｄ２および配線４１０ｄ２を介して、正孔が注入される。一方、ｎ形半導体層４５１には、接地線４に接続された配線４１０ｋ、接続部４１５ｋ、プラグ４１６ｋおよびグラフェンシート４４０を介して、電子が注入される。

　トランジスタ１０３－１，１０３－２は、隣接するサブピクセルの駆動トランジスタであり、順次駆動される。したがって、２つのトランジスタ１０３－１，１０３－２のいずれか一方から注入された正孔が発光層４５２に注入され、プラグ４１６ｋから注入された電子が発光層４５２に注入されて、発光層４５２は発光する。トランジスタ１０３－１がオンすると発光面４５３Ｓ１が発光し、トランジスタ１０３－２がオンすると発光面４５３Ｓ２が発光する。このように、発光層４５２における発光が局在化するのは、ｐ形半導体層４５３の抵抗によって、ｐ形半導体層４５３内で、ＸＹ平面に平行な方向に流れるドリフト電流が抑制されるからである。

　本実施形態の画像表示装置の製造方法について説明する。
　図１９Ａ～図２２Ｂは、実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　図１９Ａ～図２０Ｂでは、回路基板４１００にプラグ４１６ｋを形成する工程が示されている。
　図２１Ａ～２２Ｂでは、プラグ４１６ｋの形成された回路基板４１００に半導体層４５０等を形成してサブピクセル群４２０を形成する工程が示されている。

　図１９Ａに示すように、回路基板４１００が準備される。回路基板４１００は、図１等で説明したものと同様の回路１０１、基板１０２、ＴＦＴ下層膜１０６および第１の層間絶縁膜１１２を含む。この回路１０１は、トランジスタ１０３－１，１０３－２等を含んでおり、基板１０２上に形成されたＴＦＴ下層膜１０６上に形成されている。回路１０１は、第１の層間絶縁膜１１２で覆われている。コンタクトホールｈは、層間絶縁膜１１２に形成される。コンタクトホールｈを形成する位置は、配線４１０ｋが設けられている位置である。コンタクトホールｈは、配線４１０ｋの面が露出する深さに形成される。

　図１９Ｂに示すように、層間絶縁膜１１２上の全面にわたって、メタル層４４１６が形成される。コンタクトホールｈは、メタル層４４１６の形成と同時にメタル層４４１６と同じ導電材料で充填される。メタル層４４１６の材料で充填されたコンタクトホールｈには、接続部４１５ｋが形成される。したがって、接続部４１５ｋは、配線４１０ｋとメタル層４４１６とを電気的に接続する。

　図１９Ｃに示すように、フォトリソグラフィおよびドライエッチによって、接続部４１５ｋ上にプラグ４１６ｋを形成する。接続部４１５ｋを形成せずに、配線４１０ｋ上に直接プラグを形成するようにしてもよい。

　図２０Ａに示すように、層間絶縁膜１１２およびプラグ４１６ｋを覆うように、平坦化膜４４１４が塗布され、その後焼成される。平坦化膜４４１４は、プラグ４１６ｋの厚さよりも厚くなるように形成される。そのため、平坦化膜４４１４は、プラグ４１６ｋの側面も覆う。その後、平坦化膜４４１４の表面は、研磨される。平坦化膜４４１４の研磨には、たとえばＣＭＰ（Chemical Mechanical Polishing）が用いられる。

　図２０Ｂに示すように、研磨によって、プラグ４１６ｋの面が露出されるとともに、平坦化膜４１４が形成される。このようにして、プラグ４１６ｋおよび接続部４１５ｋが形成される。

　さらに、図２１Ａに示すように、回路基板４１００のプラグ４１６ｋおよび平坦化膜４１４上にグラフェン層４４４０が形成される。グラフェン層４４４０は、適切な外周となるように、あらかじめ切断され成形されている。グラフェン層４４４０の外周は、この後図２１Ｂに示す半導体層４４５０をＸＹ平面視で十分な面積で成長させるように設定される。この例では、グラフェン層４４４０の外周は、プラグ４１６ｋの外周を含むように設定されている。

　図２１Ｂに示すように、半導体層４４５０は、グラフェン層４４４０上に形成される。半導体層４４５０の形成には、好ましくは、パルススパッタが用いられる。半導体層４４５０は、ｎ形半導体層４４５１から成長させ、発光層４４５２、ｐ形半導体層４４５３の順に成長させる。半導体層４４５０は、グラフェン層４４４０上に形成され、グラフェン層４４４０上以外では、単結晶化されない堆積物４１６０が形成される。

　図２２Ａに示すように、図２１Ｂに示した半導体層４４５０は、ＲＩＥ等により所望の形状の半導体層４５０に成形される。このとき、ＸＹ平面視で、半導体層４５０をプラグ４１６ｋに投影したときの半導体層４５０の外周は、プラグ４１６ｋの外周に含まれるように形成される。

　図２１Ｂに示したグラフェン層４４４０は、半導体層４５０をオーバーエッチングすることによって、半導体層４５０の外周とほぼ同じ外周を有するように成形され、グラフェンシート４４０が形成される。

　図２２Ｂに示すように、平坦化膜４１４、プラグ４１６ｋ、グラフェンシート４４０の側面および半導体層４５０を覆う第２の層間絶縁膜４５６が形成される。層間絶縁膜１１２，４５６および平坦化膜４１４を貫通して、ビア４６１ｄ１，４６１ｄ２が形成される。さらに配線層４６０が形成され、配線４６０ａ１，４６０ａ２等が形成される。

　その後、配線４６０ａ１，４６０ａ２の間に開口４５８－１，４５８－２が形成される。開口４５８－１，４５８－２によって露出されたｐ形の半導体層の発光面４５３Ｓ１，４５３Ｓ２は、それぞれ粗面化される。その後、透光性電極４５９ａ１，４５９ａ２が形成される。

　このようにして、２つの発光面４５３Ｓ１，４５３Ｓ２を共用する半導体層４５０を有するサブピクセル群４２０が形成される。

　本実施例では、１つの半導体層４５０に２つの発光面４５３Ｓ１，４５３Ｓ２を設けたが、発光面の数は２つに制限されることはなく、３つあるいはそれ以上の発光面を１つの半導体層４５０に設けることも可能である。一例として、１列あるいは２列分のサブピクセルを、単一の半導体層４５０で実現してもよい。これによって後述するように、発光面１つあたりの発光に寄与しない再結合電流を削減するとともに、より微細な発光素子を実現する効果を増大させることができる。

　（変形例）
　図２３は、本実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
　本変形例では、発光層４５２上に２つのｐ形半導体層４４５３ａ１，４４５３ａ２を設けた点で上述の第４の実施形態の場合と異なっている。他の点では、第４の実施形態の場合と同じであり、同一の構成要素に同一の符号を付して詳細な説明を適宜省略する。

　図２３に示すように、本変形例の画像表示装置は、サブピクセル群４２０ａを備える。サブピクセル群４２０ａは、半導体層４５０ａを含む。半導体層４５０ａは、ｎ形半導体層４５１と、発光層４５２と、ｐ形半導体層４４５３ａ１，４４５３ａ２と、を含む。半導体層４５０ａは、プラグ４１６ｋ上にグラフェンシート４４０を介して、ｎ形半導体層４５１が設けられている。ｎ形半導体層４５１上には、発光層４５２が積層されている。発光層４５２上には、２つの異なるｐ形半導体層４４５３ａ１，４４５３ａ２がそれぞれ積層されている。

　ｐ形半導体層４４５３ａ１，４４５３ａ２は、この例では、発光層４５２上でＸ軸方向に離間して配置されている。ｐ形半導体層４４５３ａ１，４４５３ａ２の間には、層間絶縁膜４５６が設けられており、ｐ形半導体層４４５３ａ１，４４５３ａ２は層間絶縁膜４５６によって分離されている。

　ｐ形半導体層４４５３ａ１，４４５３ａ２は、ＸＹ平面視で、ほぼ同一の形状を有しており、その形状は、ほぼ正方形または長方形状であり、他の多角形状や円形等であってもよい。

　ｐ形半導体層４４５３ａ１，４４５３ａ２は、発光面４４５３Ｓ１，４４５３Ｓ２をそれぞれ有する。発光面４４５３Ｓ１，４４５３Ｓ２は、開口４５８－１，４５８－２によってそれぞれ露出されたｐ形半導体層４４５３ａ１，４４５３ａ２の面である。

　発光面４４５３Ｓ１，４４５３Ｓ２のＸＹ平面視での形状は、第４の実施形態の場合の発光面の形状と同様に、ほぼ同一の形状を有し、ほぼ正方形等の形状を有する。発光面４４５３Ｓ１，４４５３Ｓ２の形状は、本実施形態のような方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面４４５３Ｓ１，４４５３Ｓ２の形状は、開口４５８－１，４５８－２の形状と相似であってもよいし、異なる形状としてもよい。

　発光面４４５３Ｓ１，４４５３Ｓ２上には、透光性電極４５９ａ１，４５９ａ２がそれぞれ設けられている。透光性電極４５９ａ１，４５９ａ２は、配線４６０ａ１，４６０ａ２上にもそれぞれ設けられている。透光性電極４５９ａ１は、配線４６０ａ１と発光面４４５３Ｓ１との間に設けられており、配線４６０ａ１および発光面４４５３Ｓ１を電気的に接続している。透光性電極４５９ａ２は、配線４６０ａ２と発光面４４５３Ｓ２との間に設けられており、配線４６０ａ２および発光面４４５３Ｓ２を電気的に接続している。

　本変形例の製造方法について説明する。
　図２４Ａおよび図２４Ｂは、本変形例の画像表示装置の製造方法を例示する模式的な断面図である。
　本変形例では、プラグ４１６ｋが形成された回路基板４１００に、グラフェン層４４４０を形成するまでは、第４の実施形態の場合の図１９Ａ～図２１Ｂにおいて説明した工程と同様の工程が適用される。以下では、本変形例の製造工程として、図２１Ｂで示された工程以降の工程について説明する。

　図２４Ａに示すように、本変形例では、図２１Ｂにおいて、グラフェン層４４４０上に成長された半導体層４４５０をエッチングして、半導体層４５０ａを形成する。半導体層４５０ａの形成工程においては、ｎ形半導体層４５１および発光層４５２を形成した後、さらにエッチングして、２つのｐ形半導体層４４５３ａ１，４４５３ａ２を形成する。

　ｐ形半導体層４４５３ａ１，４４５３ａ２は、さらに深いエッチングによって形成されてもよい。たとえば、ｐ形半導体層４４５３ａ１，４４５３ａ２を形成するためのエッチングは、発光層４５２内やｎ形半導体層４５１内に到達する深さまで行ってもよい。このように、ｐ形半導体層を深くエッチングする場合には、ｐ形半導体層４４５３のエッチング位置は、ｐ形の半導体層の発光面４４５３Ｓ１，４４５３Ｓ２の外周から１μｍ以上離すことが望ましい。エッチング位置を発光面４４５３Ｓ１，４４５３Ｓ２の外周から離すことによって、再結合電流を抑制することができる。

　図２１Ｂに示したグラフェン層４４４０は、半導体層４５０ａをオーバーエッチングすることによって、半導体層４５０ａの外周に応じた外周に成形される。

　図２４Ｂに示すように、平坦化膜４１４および半導体層４５０ａを覆う層間絶縁膜４５６が形成され、その後、ビア４６１ｄ１，４６１ｄ２が形成される。さらに配線層４６０が形成され、配線４６０ａ１，４６０ａ２等が形成される。

　層間絶縁膜４５６に開口４５８－１，４５８－２がそれぞれ形成される。開口４５８－１，４５８－２によって露出されたｐ形の半導体層の発光面４４５３Ｓ１，４４５３Ｓ２は、それぞれ粗面化される。その後、透光性電極４５９ａ１，４５９ａ２が形成される。

　このようにして、２つの発光面４４５３Ｓ１，４４５３Ｓ２を有するサブピクセル群４２０ａが形成される。

　本変形例の場合も、第４の実施形態の場合と同様に、発光面の数は２つに限定されることはなく、３つあるいはそれ以上の発光面を１つの半導体層４５０ａに設けてもよい。

　本実施形態の画像表示装置の効果について説明する。
　図２５は、画素ＬＥＤ素子の特性を例示するグラフである。
　図２５の縦軸は、発光効率［％］を表している。横軸は、画素ＬＥＤ素子に流す電流の電流密度を相対値によって表している。
　図２５に示すように、電流密度の相対値が１．０より小さい領域では、画素ＬＥＤ素子の発光効率は、ほぼ一定か、単調に増加する。電流密度の相対値が１．０よりも大きい領域では、発光効率は単調に減少する。つまり、画素ＬＥＤ素子には、発光効率が最大になるような適切な電流密度が存在する。

　発光素子から十分な輝度が得られる程度に電流密度を抑制することによって、高効率な画像表示装置を実現することが期待される。しかしながら、低電流密度では、電流密度の低下とともに、発光効率が低下する傾向にあることが、図２５によって示されている。

　たとえば、上述した第１の実施形態において説明したように、発光素子１５０－１，１５０－２は、発光層１５２－１，１５２－２を含む半導体層１１５０の全層をエッチング等で個別に分離することによって形成される。このとき、発光層１５２－１，１５２－２とｐ形半導体層１５３－１，１５３－２との接合面が端部に露出する。同様に、発光層１５２－１，１５２－２とｎ形半導体層１５１－１，１５１－２との接合面が端部に露出する。

　このような端部が存在する場合には、端部において電子および正孔が再結合する。一方で、このような再結合は、発光に寄与しない。端部での再結合は、発光素子に流す電流とはほとんど関係なく発生する。再結合は、端部の発光に寄与する接合面の長さに応じて発生するものと考えられる。

　同一寸法の立方体形状の発光素子を２個発光させる場合には、端部は、発光素子ごとに四方に形成されるため、合計８つの端部において再結合が発生し得る。

　これに対して、本実施形態では、２つの発光面を有する半導体層４５０，４５０ａの端部は４つである。開口４５８－１，４５８－２の間の領域は、電子や正孔の注入が少なく、発光にほとんど寄与しないので、発光に寄与する端部は、６個になると考えることができる。このように、本実施形態では、半導体層の端部の数が実質的に低減されることによって、発光に寄与しない再結合電流を低減し、再結合電流の減少によって、駆動電流を引き下げることを可能にする。

　高精細化等のために、サブピクセル間の距離を短縮するような場合や電流密度が比較的高い場合等には、第４の実施形態のサブピクセル群４２０では、発光面４５３Ｓ１，４５３Ｓ２の距離が短くなる。この場合に、ｐ形半導体層４５３が共有されていると、隣接する発光面の側に注入された電子の一部が分流して、駆動されていない側の発光面が微発光するおそれがある。変形例では、ｐ形半導体層４４５３ａ１，４４５３ａ２を発光面４４５３Ｓ１，４４５３Ｓ２ごとに分離しているので、駆動されていない側の発光面に微発光を生じることを低減させることができる。

　本実施形態では、発光層を含む半導体層は、層間絶縁膜１１２の側から、ｎ形半導体層、発光層およびｐ形半導体層の順に積層するものであり、ｐ形半導体層の露出面を粗面化して発光効率を向上させる観点からは好ましい。上述した他の実施形態の場合と同様に、ｎ形半導体層とｐ形半導体層の積層順を代えて、ｐ形半導体層、発光層およびｎ形半導体層の順に積層するようにしてもよい。

　上述したすべての実施形態や変形例において、上述した適切な製造手順によって、発光素子の積層の順序は、変更して適用することができる。たとえば、第１の実施形態の発光素子について、第１の層間絶縁膜１１２の側から発光面の側に向かって、ｐ形半導体層、発光層およびｎ形半導体層の順に積層されることができる。同様に、第２の実施形態の発光素子について第１の層間絶縁膜１１２の側から発光面の側に向かってｎ形半導体層、発光層およびｐ形半導体層の順に積層されることができる。

　また、上述した実施形態や変形例において、上述の構成は適宜組み合わせて適用することができる。たとえば、第１の実施形態～第３の実施形態において、下層の半導体層の外部回路との接続に、第４の実施形態において用いたプラグを適用することができる。同様に、第４の実施形態において、プラグによる接続に代えて、ビアを用いて下層の半導体層を外部回路と接続するようにできる。

　（第５の実施形態）
　上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。

　図２６は、本実施形態に係る画像表示装置を例示するブロック図である。
　図２６には、コンピュータ用ディスプレイの構成の主要な部分が示されている。
　図２６に示すように、画像表示装置５０１は、画像表示モジュール５０２を備える。画像表示モジュール５０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置である。画像表示モジュール５０２は、サブピクセル２０が配列された表示領域２、行選択回路５および信号電圧出力回路７を含む。画像表示装置５０１は、第２～第４の実施形態や変形例のいずれかの場合の構成を備えるようにしてもよい。

　画像表示装置５０１は、コントローラ５７０をさらに備えている。コントローラ５７０は、図示しないインタフェース回路によって分離、生成される制御信号を入力して、行選択回路５および信号電圧出力回路７に対して、各サブピクセルの駆動および駆動順序を制御する。

　（変形例）
　図２７は、本変形例の画像表示装置を例示するブロック図である。
　図２７には、高精細薄型テレビの構成が示されている。
　図２７に示すように、画像表示装置６０１は、画像表示モジュール６０２を備える。画像表示モジュール６０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置１である。画像表示装置６０１は、コントローラ６７０およびフレームメモリ６８０を備える。コントローラ６７０は、バス６４０によって供給される制御信号にもとづいて、表示領域２の各サブピクセルの駆動順序を制御する。フレームメモリ６８０は、１フレーム分の表示データを格納し、円滑な動画再生等の処理のために用いられる。

　画像表示装置６０１は、Ｉ／Ｏ回路６１０を有する。Ｉ／Ｏ回路６１０は、外部の端末や装置等と接続するためのインタフェース回路等を提供する。Ｉ／Ｏ回路６１０には、たとえば外付けのハードディスク装置等を接続するＵＳＢインタフェースや、オーディオインタフェース等が含まれる。

　画像表示装置６０１は、受信部６２０および信号処理部６３０を有する。受信部６２０には、アンテナ６２２が接続され、アンテナ６２２によって受信された電波から必要な信号を分離、生成する。信号処理部６３０は、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit）等を含んでおり、受信部６２０によって分離、生成された信号は、信号処理部６３０によって、画像データや音声データ等に分離、生成される。

　受信部６２０および信号処理部６３０を、携帯電話の送受信用やＷｉＦｉ用、ＧＰＳ受信器等の高周波通信モジュールとすることによって、他の画像表示装置とすることもできる。たとえば、適切な画面サイズおよび解像度の画像表示モジュールを備えた画像表示装置は、スマートフォンやカーナビゲーションシステム等の携帯情報端末とすることができる。

　本実施形態の場合の画像表示モジュールは、第１の実施形態の場合の画像表示装置の構成に限らず、その変形例や他の実施形態の場合としてもよい。

　図２８は、第１～第４の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。
　図２８に示すように、第１～第４の実施形態の画像表示装置は、上述したように、回路基板１００上に、多数のサブピクセルを有する発光回路部１７２が設けられている。発光回路部１７２上には、カラーフィルタ１８０が設けられている。なお、第５の実施形態においては、回路基板１００、発光回路部１７２およびカラーフィルタ１８０を含む構造物は、画像表示モジュール５０２，６０２とされ、画像表示装置５０１，６０１に組み込まれている。

　以上説明した実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を実現することができる。

　以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

　１，２０１，５０１，６０１　画像表示装置、２　表示領域、３　電源線、４　接地線、５，２０５　行選択回路、６，２０６　走査線、７，２０７　信号電圧出力回路、８，２０８　信号線、１０　ピクセル、２０－１，２０－２，２０ａ－１，２０ａ－２，２０ｂ－１，２０ｂ－２　サブピクセル、２２，２２２　発光素子、２４，２２４　選択トランジスタ、２６，２２６　駆動トランジスタ、２８，２２８　キャパシタ、１００　回路基板、１０１　回路、１０２，４０２　基板、１０３－１，１０３－２，２０３　トランジスタ、１０４，１０４－１，１０４－２，２０４　ＴＦＴチャネル、１０５　絶縁層、１０７，１０７－１，１０７－２　ゲート、１０８　絶縁膜、１１０　第１の配線層、１１０ｋ，２１０ａ　配線、１１２　第１の層間絶縁膜、１１４，４１４　平坦化膜、１４０，１４０－１，１４０－２，４４０　グラフェンシート、１５０－１，１５０－２，１５０ａ－１，２５０　発光素子、１５６，２５６，４５６　第２の層間絶縁膜、１５９ａ１，１５９ａ２，１５９ｋ，４５９ａ１，４５９ａ２　透光性電極、１６０　第２の配線層、１６０ａ－１，１６０ｋ，２６０ａ，２６０ｋ　配線、１６１ｄ，１６１ｋ，１６１ｋ－１，１６１ｋ－２，２６１ａ，２６１ａ１，４６１ｄ１，４６１ｄ２　ビア、１８０　カラーフィルタ、４１６ｋ　プラグ、４２０，４２０ａ　サブピクセル群、４５０，４５０ａ　半導体層、４１０　第１の配線層、４１０ｋ　配線、１１００，３１００，３１００ａ，４１００　回路基板、１１４０，４４４０　グラフェン層、１１５０　半導体層、１１９２　構造体

Claims

　透光性基板上に形成された回路素子を含む回路と、前記回路を覆う第１絶縁膜と、を含む第１基板を準備する工程と、
　前記第１絶縁膜上にグラフェンを含む層を形成する工程と、
　前記グラフェンを含む層上に発光層を含む半導体層を形成する工程と、
　前記半導体層をエッチングして発光素子を形成する工程と、
　前記グラフェンを含む層、前記発光素子および前記第１絶縁膜を覆う第２絶縁膜を形成する工程と、
　前記第１絶縁膜および前記第２絶縁膜を貫通するビアを形成する工程と、
　前記発光素子の前記第１絶縁膜の側の面に対向する発光面で、前記発光素子と前記回路素子とを前記ビアを介して電気的に接続する工程と、
　を備えた画像表示装置の製造方法。
　前記半導体層を成長させる工程では、前記半導体層はスパッタリングにより成長させる請求項１記載の画像表示装置の製造方法。
　可撓性を有し、前記透光性基板と前記回路素子との間に設けられた第２基板をさらに含み、
　前記半導体層を成長させる工程の後に前記透光性基板を除去する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
　前記透光性基板は、ガラス基板を含む請求項１記載の画像表示装置の製造方法。
　前記発光面を露出させる工程をさらに備えた請求項１記載の画像表示装置の製造方法。
　露出された前記発光面に透光性電極を形成する工程をさらに備えた請求項５記載の画像表示装置の製造方法。
　前記半導体層は、窒化ガリウム系化合物半導体を含む請求項１記載の画像表示装置の製造方法。
　前記発光素子上に波長変換部材を形成する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
　第１面を有する透光性基板と、
　前記第１面上に設けられた回路素子と、
　前記回路素子上に設けられ、前記回路素子に電気的に接続された第１配線層と、
　前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、
　前記第１絶縁膜上に設けられたグラフェンを含む第１部分と、
　前記第１部分上に設けられた発光素子と、
　前記発光素子の少なくとも一部、前記第１部分および前記第１絶縁膜を覆う第２絶縁膜と、
　前記第２絶縁膜上に設けられ、前記発光素子の前記第１絶縁膜の側の面と対向する発光面に電気的に接続された第２配線層と、
　前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、
　を備えた画像表示装置。
　前記透光性基板は、ガラス基板を含む請求項９記載の画像表示装置。
　第１面を有し、可撓性を有する基板と、
　前記第１面上に設けられた回路素子と、
　前記回路素子上に設けられ、前記回路素子に電気的に接続された第１配線層と、
　前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、
　前記第１絶縁膜上に設けられたグラフェンを含む第１部分と、
　前記第１部分上に設けられた発光素子と、
　前記発光素子の少なくとも一部、前記第１部分および前記第１絶縁膜を覆う第２絶縁膜と、
　前記第２絶縁膜上に設けられ、前記発光素子の前記第１絶縁膜の側の面と対向する発光面に電気的に接続された第２配線層と、
　前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、
　を備えた画像表示装置。
　前記第１配線層は、光反射性を有する第２部分を含み、
　前記発光素子は、前記第２部分上に設けられ、
　前記第２部分の外周は、平面視で前記第２部分に投影された前記発光素子の外周を含む請求項９記載の画像表示装置。
　前記第１絶縁膜および前記第２絶縁膜を貫通して設けられた第２ビア
　をさらに備え、
　前記第２ビアは、前記第２部分および前記第２配線層を電気的に接続する請求項１２記載の画像表示装置。
　前記第１部分と前記第１配線層との間に設けられたプラグ
　をさらに備え、
　前記発光素子は、前記プラグ上に設けられ、
　前記プラグの外周は、平面視で前記プラグに投影された前記発光素子の外周を含む請求項９記載の画像表示装置。
　前記第２絶縁膜は、前記発光面を露出させる開口を有し、
　前記発光面上に設けられた透光性電極
　をさらに備えた請求項９記載の画像表示装置。
　前記開口から露出された前記発光面は、粗面を含む請求項１５記載の画像表示装置。
　前記発光素子は、第１導電形の第１半導体層と、前記第１半導体層上に設けられた第１発光層と、前記第１発光層上に設けられ、前記第１導電形と異なる第２導電形の第２半導体層と、を含み、前記第１絶縁膜の側から前記発光面の側に向かって前記第１半導体層、前記第１発光層および前記第２半導体層の順に積層され、
　前記第１導電形は、ｎ形であり、前記第２導電形は、ｐ形である請求項９記載の画像表示装置。
　前記発光素子は、窒化ガリウム系化合物半導体を含む請求項９記載の画像表示装置。
　前記発光素子上に波長変換部材をさらに備えた請求項９記載の画像表示装置。
　第１面を有する透光性基板と、
　前記第１面上に設けられた複数のトランジスタと、
　前記複数のトランジスタ上に設けられ、前記複数のトランジスタに電気的に接続された第１配線層と、
　前記第１面上で前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、
　前記第１絶縁膜上に設けられたグラフェンを含む部分と、
　前記部分上に設けられた第１導電形の第１半導体層と、
　前記第１半導体層上に設けられた発光層と、
　前記発光層上に設けられ、前記第１導電形とは異なる第２導電形の第２半導体層と、
　前記部分、前記第１絶縁膜、前記発光層および前記第１半導体層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、
　前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の発光面上に配設された透光性電極に接続された第２配線層と、
　前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層の配線および前記第２配線層の配線を電気的にそれぞれ接続する複数のビアと、
　を備えた画像表示装置。
　前記第２半導体層は、前記第２絶縁膜によって分離された請求項２０記載の画像表示装置。