WO2021200094A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021200094A1
WO2021200094A1 PCT/JP2021/010492 JP2021010492W WO2021200094A1 WO 2021200094 A1 WO2021200094 A1 WO 2021200094A1 JP 2021010492 W JP2021010492 W JP 2021010492W WO 2021200094 A1 WO2021200094 A1 WO 2021200094A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
metal film
frame
glass substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/010492
Other languages
English (en)
French (fr)
Inventor
晋 宝玉
伸也 盛田
麗 高森
修一 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2022511808A priority Critical patent/JP7585306B2/ja
Priority to EP21781042.3A priority patent/EP4131355B1/en
Priority to CN202180023090.4A priority patent/CN115315803A/zh
Priority to US17/906,873 priority patent/US12354923B2/en
Publication of WO2021200094A1 publication Critical patent/WO2021200094A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H01Q19/12—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces wherein the surfaces are concave
    • H01Q19/13—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces wherein the surfaces are concave the primary radiating source being a single radiating element, e.g. a dipole, a slot, a waveguide termination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/28—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using a secondary device in the form of two or more substantially straight conductive elements
    • H01Q19/30—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using a secondary device in the form of two or more substantially straight conductive elements the primary active element being centre-fed and substantially straight, e.g. Yagi antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/064—Two dimensional planar arrays using horn or slot aerials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/06—Details
    • H01Q9/065—Microstrip dipole antennas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/60—Securing means for detachable heating or cooling arrangements, e.g. clamps
    • H10W40/611—Bolts or screws
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs

Definitions

  • This disclosure relates to semiconductor devices.
  • the glass substrate can apply semiconductor processing technology and has high surface flatness, it is promising as a substrate for semiconductor devices such as optical parts and high-frequency parts.
  • semiconductor devices such as optical parts and high-frequency parts.
  • it is necessary to maintain the flatness of the glass substrate and suppress cracking at the end. Therefore, it is important to protect the glass substrate.
  • Patent Document 1 There is a technique of covering the side wall of the glass substrate with a resin material when cutting the glass substrate (Patent Document 1).
  • the resin material does not have high rigidity enough to protect the glass substrate, which makes it difficult to perform high-precision processing while maintaining the flatness of the glass substrate.
  • the glass substrate is held only by the adhesion between the resin material and the glass substrate, there is a concern that the glass substrate may be distorted by an external force or the resin material and the glass substrate may be peeled off.
  • CMOS Complementary Metal Oxide Semiconductor
  • the optical axis of the CMOS image sensor and the optical lens may shift due to distortion of the glass substrate.
  • cracks at the edges of the glass substrate may reduce the reliability of the semiconductor device.
  • the present disclosure provides a semiconductor device capable of maintaining the flatness of the glass substrate and sufficiently protecting the end portion of the glass substrate.
  • the semiconductor device on one side of the present disclosure includes a first surface, a second surface on the opposite side of the first surface, and a glass substrate including a first surface between the first surface and the second surface. It includes wiring provided on the first and second surfaces, a metal film covering the first side surface, and a frame provided outside the metal film and adhered to the metal film on the first side surface.
  • the metal film may be made of the same material as the wiring.
  • the metal film may be provided on both the glass substrate and the frame from the glass substrate to the frame on the first and second surface sides.
  • the frame includes a third surface on the first surface side, a fourth surface on the second surface side, and a second side surface between the third surface and the fourth surface and facing the first side surface, and is made of metal.
  • the film may be provided from the first surface to the third surface and may be provided from the second surface to the fourth surface at the boundary between the glass substrate and the frame.
  • the step between the first surface and the third surface and the step between the second surface and the fourth surface may be smaller than the thickness of the metal film, respectively.
  • the frame may have a hole penetrating between the third surface and the fourth surface.
  • the inner wall of the hole may be coated with a metal material and electrically connected to the wiring or metal film.
  • a screw may be provided in the hole, and the screw may fasten the frame and the housing.
  • the metal film may be used as an antenna for wireless communication.
  • the wiring may be used as an antenna for wireless communication and the metal film may be used as a ground.
  • the metal film may be provided on the outer surface of the frame and used as an antenna for wireless communication.
  • the metal film provided on the outer surface of the frame may be used as a slot antenna having one or a plurality of slits.
  • a semiconductor chip may be mounted on the first surface of the glass substrate.
  • the glass substrate has an opening penetrating from the first surface to the second surface, and a metal plate and a semiconductor chip provided on the metal plate may be provided in the opening.
  • the metal plate is a heat sink, and the semiconductor chip may be an image sensor chip.
  • the frame includes a third surface on the first surface side and a fourth surface on the second surface side, has a hole penetrating between the third surface and the fourth surface, and is a screw provided in the hole. Is fastened to the frame and the housing, and the housing is provided with an optical lens, and the light may be focused on the image sensor chip.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to a third embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to a fourth embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to a fifth embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to a sixth embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to the seventh embodiment.
  • Top cross-sectional view taken along line BB of FIG. The figure which shows the plane layout of the wiring which functions as an antenna.
  • Top sectional view taken along line BB of FIG. 12A The schematic plan view which shows the structural example of the semiconductor device by 8th Embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to a ninth embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to the tenth embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to the eleventh embodiment.
  • FIG. 5 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device according to a third embodiment.
  • FIG. 18 is a cross-sectional view showing an example of a manufacturing method following FIG. FIG.
  • FIG. 19 is a cross-sectional view showing an example of a manufacturing method following FIG.
  • FIG. 20 is a cross-sectional view showing an example of a manufacturing method following FIG.
  • FIG. 21 is a cross-sectional view showing an example of a manufacturing method following FIG.
  • the schematic cross-sectional view which shows the modification of the semiconductor device by 4th Embodiment The schematic cross-sectional view which shows the modification of the semiconductor device by 4th Embodiment.
  • the schematic cross-sectional view which shows the modification of the semiconductor device by 4th Embodiment The figure which shows the example which used the embodiment which concerns on this technology as a CMOS image sensor.
  • FIG. 1 is a schematic plan view showing a configuration example of a semiconductor device (hereinafter, also referred to as a package or a module) according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the first embodiment. Note that FIG. 1 shows the positional relationship between the glass substrate 10, the frame 20, the metal film 30, and the semiconductor chip 40, and the detailed configuration of the through electrodes and the like is not shown.
  • the semiconductor chip 40 is mounted on the central portion of the glass substrate 10.
  • a metal film 30 and a frame 20 are provided around the glass substrate 10 so as to continuously cover the entire side surface of the glass substrate 10.
  • the semiconductor chip 40 is not particularly limited, but may be, for example, a CMOS image sensor chip.
  • the metal film 30 and the frame 20 may be provided so as to cover a part of the side surface of the glass substrate 10.
  • the glass substrate 10 has a side surface (first surface) between the first surface 10A, the second surface 10B on the opposite side of the first surface, and the first surface 10A and the second surface 10B. Side surface) 10C and included.
  • a laminated wiring portion 81 is provided on the first surface 10A.
  • the laminated wiring portion 81 includes a plurality of layers of wiring 83 provided on the first surface 10A.
  • the wiring 83 is covered with the interlayer insulating film 85.
  • the laminated wiring portion 82 includes a plurality of layers of wiring 84 provided on the second surface 10B.
  • the wiring 84 is covered with an interlayer insulating film 86.
  • a low resistance metal material such as copper is used.
  • a part of the wiring 83 is electrically connected to the electrode pad 71 on the first surface 10A.
  • a part of the wiring 84 is electrically connected to the electrode pad 72 on the second surface 10B.
  • the electrode pads 71 and 72 are connected to an electronic component 110 or the like, or are connected to another substrate or component (not shown).
  • the other part of the wiring 83 is electrically connected to the bonding pad 51, and is electrically connected to the semiconductor chip 40 via the bonding pad 51 and the bonding wire 50.
  • a metal film 30 is provided on the side surface 10C of the glass substrate 10. As shown in FIG. 1, the metal film 30 is provided on the entire outer edge of the glass substrate 10. Further, as shown in FIG. 2, the metal film 30 is provided so as to cover the entire side surface 10C from the first surface 10A to the second surface 10B.
  • a low resistance metal material such as copper is used.
  • the metal film 30 may be made of the same metal material as the wirings 83 and 84, for example. The metal film 30 may not be provided on a part of the outer edge of the glass substrate 10, or may not cover a part of the side surface 10C.
  • the metal film 30 is provided on both the glass substrate 10 and the frame 20 from the glass substrate 10 to the frame 20 on the first and second surfaces 10A and 10B.
  • the metal film 30 on the first surface 10A is a metal film (metal film portion) 30A
  • the metal film 30 on the second surface 10B is a metal film (metal film portion) 30B.
  • the metal film 30A is provided at the boundary between the glass substrate 10 and the frame 20 from the first surface 10A of the glass substrate 10 to the third surface 20A of the frame 20.
  • the third surface 20A is a surface of the frame 20 on the first surface 10A side.
  • the metal film 30B is provided at the boundary between the glass substrate 10 and the frame 20 from the second surface 10B of the glass substrate 10 to the fourth surface 20B of the frame 20.
  • the fourth surface 20B is the surface of the frame 20 on the second surface 10B side.
  • the step between the first surface 10A and the third surface 20A is the thickness of the metal film 30A. Is preferably smaller than. More preferably, the first surface 10A and the third surface 20A are substantially flush with each other. As a result, the metal film 30A can be continuously covered from the first surface 10A of the glass substrate 10 to the third surface 20A of the frame 20.
  • the step between the second surface 10B and the fourth surface 20B is the thickness of the metal film 30B. Is preferably smaller than. More preferably, the second surface 10B and the fourth surface 20B are substantially flush with each other. As a result, the metal film 30B can be continuously covered from the second surface 10B of the glass substrate 10 to the fourth surface 20B of the frame 20.
  • the metal film 30 is provided between the side surface 10C of the glass substrate 10 and the frame 20, and covers the boundary portion between the glass substrate 10 and the frame 20. Thereby, the metal film 30 protects the end portion and the side surface 10C of the glass substrate 10. Unlike the resin material, the metal film 30 can have sufficient rigidity to protect the glass substrate 10. Therefore, the metal film 30 can sufficiently protect the end portion of the glass substrate 10. Further, the metal film 30 may be used as a part of the wirings 83 and 84.
  • the frame 20 is provided outside the metal film 30, and is adhered to the metal film 30 by the insulating film 90 on the side surface 10C of the glass substrate 10.
  • the frame 20 has a side surface (second side surface) 20C between the third surface 20A, the fourth surface 20B, and the third surface 20A and the fourth surface 20B.
  • the side surface 20C is an inner side surface of the frame 20 and is a surface facing the side surface 10C.
  • the frame 20 is adhered to the metal film 30 on the side surface 20C.
  • the frame 20 is provided so as to surround the entire outer edge of the glass substrate 10, and protects the side surface 10C of the glass substrate 10 together with the metal film 30.
  • the metal film 30 is also provided on the third and fourth surfaces 20A and 20B of the frame 20.
  • an insulating resin material such as glass epoxy resin is used.
  • an insulating resin material such as an epoxy resin is used.
  • a through electrode (TGV (Through Glass Via)) 60 is provided on the glass substrate 10.
  • the through electrode 60 has a metal film 61 that covers the inner wall of the via hole that penetrates the glass substrate 10, and an insulating film 62 that is filled inside the metal film 61.
  • a low resistance metal material such as copper is used.
  • the metal film 61 may be made of the same material as the wirings 83 and 84.
  • an insulating material such as an epoxy resin is used.
  • the metal film 61 is provided to electrically connect a part of the wiring 83 and a part of the wiring 84 through the via hole.
  • a semiconductor chip 40 and an electronic component 110 are mounted on the glass substrate 10.
  • the bonding pad 41 of the semiconductor chip 40 is connected to the bonding pad 51 via the bonding wire 50.
  • the electronic component 110 is connected to the electrode pad 71.
  • the semiconductor chip 40 is adhered on the interlayer insulating film 85 by the adhesive 100.
  • the metal film 30 is provided between the side surface 10C of the glass substrate 10 and the frame 20, and covers the boundary portion between the glass substrate 10 and the frame 20. Thereby, the metal film 30 can protect the end portion and the side surface 10C of the glass substrate 10. Further, the frame 20 is adhered to the metal film 30 along the outer edge of the glass substrate 10. Thereby, the side surface of the glass can be protected by a member having higher rigidity.
  • the metal film 30B may be composed of a plurality of wiring layers.
  • a plurality of wiring layers are left over the second surface 10B of the glass substrate 10 and the fourth surface 20B of the frame 20.
  • the metal film 30B can be formed in the same wiring layer as the laminated wiring portion 82.
  • the metal film 30A may be composed of a plurality of wiring layers that are the same as the laminated wiring portion 81.
  • the metal films 30A and 30B in the same layer as the laminated wiring portions 81 and 82, an additional manufacturing process becomes unnecessary and the manufacturing of the semiconductor device becomes easy.
  • FIG. 3 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the second embodiment.
  • the second embodiment is a form in which the semiconductor chip 40 is flip-chip connected to a substrate for a semiconductor device.
  • the semiconductor chip 40 has a metal bump 43 and is connected to the laminated wiring portion 81 by the metal bump 43. That is, in the second embodiment, the semiconductor chip 40 is flip-chip connected above the glass substrate 10.
  • Other configurations of the second embodiment may be the same as the corresponding configurations of the first embodiment. Therefore, the second embodiment can obtain the same effect as the first embodiment.
  • FIG. 4 is a schematic plan view showing a configuration example of the semiconductor device according to the third embodiment.
  • FIG. 5 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the third embodiment.
  • FIG. 5 shows a cross section along line 5-5 of FIG.
  • the glass substrate 10 has an opening 11 penetrating from the first surface 10A to the second surface 10B at the center thereof.
  • the opening 11 is formed in a size capable of receiving the semiconductor chip 40 and the metal plate 120. Therefore, as shown in FIG. 4, the opening 11 has a shape substantially similar to that of the semiconductor chip 40 or the metal plate 120 when viewed from above the first surface 10A of the glass substrate 10, and the semiconductor chip 40 or the metal. It has a size slightly larger than the plate 120.
  • both the semiconductor chip 40 and the metal plate 120 are quadrangular, and therefore the opening 11 is also formed in a quadrangle.
  • the semiconductor chip 40 is fitted in the upper part of the opening 11.
  • a metal plate 120 is fitted in the lower portion of the opening 11.
  • the metal plate 120 and the semiconductor chip 40 provided on the metal plate 120 are provided in the opening 11.
  • the metal plate 120 is in contact with the back surface of the semiconductor chip 40, absorbs the heat generated in the semiconductor chip 40, and releases the heat from the second surface 10B side of the glass substrate 10. That is, the metal plate 120 functions as a heat sink of the semiconductor chip 40.
  • a highly thermally conductive material such as copper is used.
  • the semiconductor chip 40 is adhered to the metal plate 120 by the adhesive 100.
  • a metal film 65 is provided on the inner wall of the opening 11.
  • An insulating film 66 is provided between the metal film 65 and the semiconductor chip 40 and between the metal film 65 and the metal plate 120.
  • the insulating film 66 adheres the semiconductor chip 40 and the metal plate 120 to the metal film 65.
  • a highly thermally conductive material such as copper is used.
  • the metal film 65 is, for example, copper-plated.
  • the metal film 65 has a function of covering at least a part of the side surface of the opening 11 and transmitting heat of the semiconductor chip 40 from the side surface to dissipate heat.
  • the outer size of the metal plate 120 is larger than the outer size of the semiconductor chip 40, and the entire bottom surface of the semiconductor chip 40 is made of metal. Contact on plate 120. As a result, the metal plate 120 can efficiently release the heat of the semiconductor chip 40.
  • the metal plate 120 can protect the semiconductor chip 40 from ambient noise. This facilitates the design of the package of the semiconductor chip 40.
  • the Young's modulus or the coefficient of thermal expansion of the frame 20 can be made different from those of the glass substrate 10. Thereby, when the metal plate 120 is fitted, the stress of the entire package can be adjusted.
  • the protective resin 42 covers the bonding wire 50 and the bonding pads 41 and 51, and protects the bonding wire 50 and the bonding pads 41 and 51.
  • an insulating resin material such as an epoxy resin is used.
  • a cover glass 130 is provided above the semiconductor chip 40.
  • the cover glass 130 transmits light coming from above the first surface 10A of the glass substrate 10 to the semiconductor chip (for example, CMOS image sensor chip) 40. Further, the cover glass 130 is provided to protect the sensor surface of the semiconductor chip 40.
  • the cover glass 130 is supported above the semiconductor chip 40 by ribs 140.
  • three holes 150 to 152 are provided at the two corners of the frame 20 and the middle portion of the sides. As shown in FIG. 5, the holes 150 to 152 penetrate between the third surface 20A and the fourth surface 20B of the frame 20. In FIG. 5, only the hole 150 is shown. The holes 150 to 152 penetrate the frame 20 and the interlayer insulating films 85 and 86, and are provided for fastening the frame 20 to other members with screws.
  • the holes 150 to 152 are provided in the frame 20 and not in the glass substrate 10. Further, a metal film 30 and an insulating film 90 are provided between the frame 20 and the glass substrate 10. Therefore, the stress applied to the frame 20 when the frame 20 is fastened to another member (for example, the housing 200 shown in FIG. 6) with screws is difficult to be transmitted to the glass substrate 10. As a result, the flatness of the glass substrate 10 can be maintained.
  • a metal plate 120 as a heat sink is provided in the opening 11.
  • an active component (not shown) having a heat dissipation function may be provided.
  • the active component may be, for example, a microchannel device or the like.
  • the active component can actively set the heat dissipation temperature and can gradient the internal temperature distribution. Thereby, the stress in the glass substrate 10 can be adjusted and the flatness of the glass substrate 10 can be improved.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the fourth embodiment.
  • the fourth embodiment is, for example, an embodiment in which the semiconductor device according to the third embodiment is configured as a CMOS sensor module.
  • the housing 200 is fastened to the package according to the third embodiment with screws 220.
  • the housing 200 includes an optical lens 210.
  • an insulating resin material is used for the housing 200.
  • the housing 200 has substantially the same shape as the outer shape of the frame 20 and the glass substrate 10, and has, for example, a quadrangle. Screws 220 are inserted into the holes 150 to 152 of FIG. 4, and the frame 20 is fastened to the housing 200 with the screws 220 and fixed.
  • the optical lens 210 is provided corresponding to the light receiving surface of the semiconductor chip 40, and collects the incident light on the semiconductor chip 40.
  • the semiconductor chip 40 generates an electric signal (photoelectric conversion) according to the incident light, and transmits it as an electric signal to other components.
  • the screw 220 may be inserted into the holes 150 to 152 via the metal plate 250 and the heat radiating layer 260, and may be fastened so as to sandwich the frame 20 between the metal plate 250 and the housing 200.
  • a highly thermally conductive material such as copper or graphite is used.
  • the heat radiating layer 260 for example, grease, epoxy adhesive or the like is used.
  • the metal film 30 may function as an antenna.
  • an antenna 240 may be provided on the motherboard 230, and signals may be wirelessly communicated between the metal film 30 and the antenna 240.
  • the metal plate 250 is not provided on the portion of the metal film 30 that performs wireless communication.
  • the metal film 30 is electrically connected to the semiconductor chip 40 via the wirings 83 and 84, and can receive an electric signal from the semiconductor chip 40.
  • FIG. 7 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the fifth embodiment.
  • the holes 150 to 152 of the package according to the third embodiment have a metal material on the inner wall thereof and are used as through electrodes.
  • a wiring board 300 is provided on the second surface 10B side of the glass substrate 10.
  • the wiring board 300 includes a plurality of wiring layers 310 and an interlayer insulating film 320 provided between the wiring layers 310.
  • the wiring board 300 is provided so as to face the entire second surface 10B of the glass substrate 10 and the fourth surface 20B of the frame 20. That is, the wiring board 300 is adhered to the entire back surface of the package.
  • the holes 150 to 152 are provided so as to penetrate both the frame 20 and the wiring board 300. Further, the inner wall of the holes 150 to 152 is coated with a metal film 155 as a metal material, and is electrically connected to a part of the metal film 30 and the wiring layer 310. With the metal film 155, the holes 150 to 152 can function as through electrodes, and the metal film 30 can function as a wiring or an antenna. For the metal film 155, for example, a low resistance metal material such as copper is used. An insulating film (not shown) may be embedded inside the metal film 155 of the holes 150 to 152, or a screw 220 may be inserted.
  • FIG. 8 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the sixth embodiment.
  • a plurality of semiconductor chips 40, 45 and a metal plate 120 are built in the opening 11 of the glass substrate 10.
  • the inner wall of the opening 11 extends substantially perpendicular to the first or second surfaces 10A and 10B.
  • a metal film 65 and an insulating film 66 are provided on the inner wall of the opening 11.
  • the semiconductor chip 40 is adhered to one surface 120A of the metal plate 120 via an adhesive 100A.
  • a semiconductor chip 45 is adhered to the other surface 120B of the metal plate 120 via an adhesive 100B.
  • the semiconductor chip 40 may be, for example, a CMOS image sensor chip, and the semiconductor chip 45 may be, for example, a CMOS circuit that processes a signal from the semiconductor chip 40.
  • the package according to the present embodiment may be configured as a multi-chip module.
  • the thickness of the insulating film 66 can be reduced so that the semiconductor chips 40 and 45 in the opening 11 of the glass substrate 10 and the metal film 65 can be brought close to each other. As a result, the heat transfer effect from the side surfaces of the semiconductor chips 40 and 45 to the metal film 65 is improved, and heat can be efficiently dissipated. Further, the package according to the present embodiment is made into a multi-chip module, and can be configured thinly and compactly.
  • FIG. 9 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the seventh embodiment.
  • the wiring 83 functions as an antenna
  • the metal film 30 functions as a ground.
  • the wiring 83 is insulated from the metal film 30 by an interlayer insulating film 85.
  • the metal film 30 is arranged directly below the wiring 83 that functions as an antenna and is grounded. Thereby, the antenna gain of the wiring 83 can be improved.
  • Other configurations of the seventh embodiment may be the same as any of the first to sixth embodiments.
  • the metal film 30A is provided on the first surface 10A of the glass substrate 10, but is not provided on the third surface 20A of the frame 20.
  • FIG. 11A, and FIG. 12A are diagrams showing a planar layout of the wiring 83 that functions as an antenna.
  • FIG. 11B is an upper cross-sectional view taken along the line BB of FIG. 11A.
  • FIG. 12B is an upper cross-sectional view taken along the line BB of FIG. 12A.
  • the wiring 83 may be a dipole antenna composed of two linear conductors.
  • the wiring 83A constituting the radiating element of the dipole antenna is provided on the third surface 20A of the frame 20.
  • the metal film 30 is grounded and functions as a reflecting element.
  • the wiring 83 may be a Yagi-Uda antenna as shown in FIGS. 11A and 11B.
  • the wiring 83A of the radiating element is provided on the third surface 20A of the frame 20.
  • the metal film 30 is grounded and functions as a reflecting element. As shown in FIGS. 12A and 12B, the metal film 30 may constitute the Yagi-Uda antenna.
  • FIG. 13 is a schematic plan view showing a configuration example of the semiconductor device according to the eighth embodiment.
  • the metal film 30 and the radiating element 160 form an antenna.
  • the radiating element 160 is a conductor provided on the third surface 20A of the frame 20, and is fed from a wiring 83 (not shown).
  • the side surface 10C of the glass substrate 10 coated with the metal film 30 has a curved surface centered on the radiating element 160.
  • the metal film 30 that covers the side surface 10C functions as a reflective element.
  • the curved surface of the side surface 10C allows the directivity and gain of the antenna to be adjusted.
  • the insulating film 90 between the metal film 30 and the frame 20 is not shown.
  • FIG. 14 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the ninth embodiment.
  • the metal film 30 is also provided on the outer surface 20D of the frame 20.
  • the metal film 30 on the outer side surface 20D is referred to as a metal film 30C.
  • a slit SLT is provided on the metal film 30C on the outer side surface 20D, and the metal film 30C functions as a slot antenna.
  • the slit SLT of the metal film 30C may be a single elongated slit. Further, as shown in FIG. 15B, the slit SLT of the metal film 30C may have a plurality of elongated slits arranged substantially in parallel.
  • the metal film 30C may be plated on the entire surface of the outer surface 20D, and then the metal film 30C of the slit SLT portion may be patterned by using laser light irradiation or an etching technique.
  • a metal film 30C may be formed on the surface region of the outer surface 20D other than the slit SLT by activating the surface region of the outer surface 20D with a laser beam by using an MID (Molded Interconnect Device) or the like.
  • the metal film 30C that functions as an antenna may be provided on the outer surface 20D of the frame 20. This facilitates wireless communication with electronic devices (not shown) in the vicinity of the semiconductor device.
  • FIG. 16 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the tenth embodiment.
  • the metal films 170 and 171 are provided on the outer surface 20D of the frame 20 and in the frame 20.
  • the metal films 170, 171 are electrically connected to the wirings 83, 84 or the metal film 30, and function as an antenna.
  • the metal films 170 and 171 may be used as the waveguide element 83C or 30C of the Yagi-Uda antenna shown in FIG. 11A or FIG. 12A.
  • the metal film 170 may be provided with a slit SLT and used as a slot antenna.
  • FIG. 17A is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the eleventh embodiment.
  • the metal film 180 is built in the frame 20 and exposed from the outer surface 20D of the frame 20.
  • the metal film 180 may be flush with the outer surface 20D.
  • the metal film 180 is connected to the metal film 30.
  • the metal film 180 may be made of the same material as the metal film 30.
  • FIG. 17B is a side view seen from the outer surface 20D of the frame 20 of the semiconductor device according to the eleventh embodiment.
  • the metal film 180 constitutes a radiating element of a dipole antenna.
  • the plane layout of the metal film 180 may be the same as the plane layout of the wiring 83A shown in FIG. 10A.
  • the above antenna configuration may be a feeding type antenna or a non-feeding type antenna. Further, the above antenna may be combined with any of the first to sixth embodiments. As a result, in the first to sixth embodiments, the effect of the antenna can also be obtained.
  • FIG. 18 to 22 are cross-sectional views showing an example of a method for manufacturing a semiconductor device according to the third embodiment.
  • the frame 20, the glass substrate 10, and the metal plate 120 are placed on the support substrate 400. If necessary, the glass substrate 10 is formed with an opening 11, and the metal films 30, 61, and 65 are formed by plating or the like.
  • the dummy member 410 is temporarily arranged at a position on the metal plate 120 where the semiconductor chip 40 is provided.
  • the insulating films 62, 66, and 90 are formed inside the metal film 61 of the glass substrate 10, the gap between the glass substrate 10 and the metal plate 120, and the glass substrate 10 and the frame 20. It is embedded in a gap or the like.
  • the insulating films 62, 66, 90 are, for example, epoxy resin or the like, and the glass substrate 10, the metal plate 120, and the frame 20 are adhered to each other.
  • the metal films 30A and 30B are formed on the glass substrate 10 and the frame 20 by plating or the like.
  • patterning of the metal films 30, 61, and 65 is performed using a lithography technique and an etching technique.
  • the plating treatment of the metal films 30A and 30B may be a partial plating treatment using a mask or the like.
  • the support substrate 400 is removed from the glass substrate 10 before or after patterning of the metal films 30, 61, 65.
  • laminated wiring portions 81 and 82 are formed on the first surface 10A side and the second surface 10B side of the glass substrate 10.
  • the wirings 83 and 84 may be configured as multilayer wirings insulated by the interlayer insulating films 85 and 86.
  • holes 150 are formed, the dummy member 410 is removed, and the semiconductor chip 40 is adhered onto the metal plate 120. As a result, the dummy member 410 is replaced with the semiconductor chip 40.
  • a cover glass 130 is pre-attached to the semiconductor chip 40 by ribs 140.
  • the bonding wire 50 is connected between the bonding pad 41 of the semiconductor chip 40 and the bonding pad 51 of the laminated wiring portion 81. Further, the protective resin 42 is formed so as to cover the bonding wire 50. As a result, the structure shown in FIG. 5 is obtained.
  • the CMOS image sensor module as shown in FIG. 6 can be formed by going through the assembly process.
  • CMOS image sensor module 23 to 30 are schematic cross-sectional views showing a modification of the semiconductor device according to the fourth embodiment.
  • 23 to 30 may be CMOS image sensor modules, respectively.
  • the semiconductor device 1 shown by the broken line frame may be any of the semiconductor devices of the above embodiment.
  • the motherboard 231 has an opening 270 in a region corresponding to the metal plate 120 and the semiconductor chip 40.
  • a metal plate 121 is provided on the back surface of the motherboard 231 and inside the opening 270.
  • the metal plate 121 is adhered to the semiconductor device 1 with an adhesive layer 122 via the opening 270.
  • the metal plate 121 uses, for example, a highly thermally conductive material such as copper.
  • the adhesive layer 122 for example, heat-dissipating grease, epoxy resin, or the like is used.
  • the motherboard 231 is connected to the electrode pad 72 of the semiconductor device 1 by the land grid array 123. Although not shown, the motherboard 231 may wirelessly communicate with the antenna of the semiconductor device 1.
  • the screw 220 penetrates the metal plate 121, the motherboard 231 and the frame 20 of the semiconductor device 1 and reaches the housing 200.
  • the metal plate 121, the motherboard 231 and the semiconductor device 1 and the housing 200 are relatively fixed as an integrated CMOS image sensor module.
  • CMOS image sensor module can be incorporated into a camera, for example.
  • the metal plate 121 is physically connected to the camera housing (not shown), and the heat dissipation performance can be improved.
  • Modification 2 In the module shown in FIG. 24, the screw 220 penetrates the metal plate 121 and the motherboard 231 to reach the housing 200 without penetrating the semiconductor device 1. As a result, the metal plate 121, the motherboard 231 and the housing 200 are relatively fixed.
  • the semiconductor device 1 is not fixed by the screws 220, but is fixed to the metal plate 121 and the motherboard 231 by the adhesive layer 122 or the land grid array 123.
  • the metal plate 121, the motherboard 231 and the semiconductor device 1 and the housing 200 are relatively fixed as an integrated CMOS image sensor module.
  • Other configurations of the modified example 2 may be the same as the corresponding configurations of the modified example 1. Therefore, the modification 2 can obtain the same effect as the modification 1.
  • Modification example 3 In the module shown in FIG. 25, the screw 220 penetrates the semiconductor device 1 and reaches the housing 200 without penetrating the metal plate 121 and the motherboard 231. As a result, the semiconductor device 1 and the housing 200 are relatively fixed.
  • the metal plate 121 and the motherboard 231 are not fixed by the screws 220, but are fixed to the semiconductor device 1 by the adhesive layer 122 or the land grid array 123.
  • the metal plate 121, the motherboard 231 and the semiconductor device 1 and the housing 200 are relatively fixed as an integrated CMOS image sensor module.
  • Other configurations of the modified example 3 may be the same as the corresponding configurations of the modified example 1. Therefore, the modification 3 can obtain the same effect as the modification 1.
  • the motherboard 231 is provided under the metal plate 121 and includes a pin socket 232.
  • the semiconductor device 1 includes a pin grid array 124 that is electrically connected to the laminated wiring portion 82. By inserting the pin grid array 124 of the semiconductor device 1 into the pin socket 232 of the motherboard 231 the semiconductor device 1 is electrically connected to the motherboard 231 and fixed to the motherboard 231.
  • the metal plate 121, the motherboard 231 and the semiconductor device 1 and the housing 200 are relatively fixed as an integrated CMOS image sensor module.
  • Other configurations of the modified example 4 may be the same as the corresponding configurations of the modified example 1. Therefore, the modified example 4 can obtain the same effect as the modified example 1.
  • the motherboard 231 is provided under the metal plate 121 and includes a flexible connector 234.
  • the semiconductor device 1 includes a flexible structure 125 integrally configured with the laminated wiring portion 82.
  • a low resistance metal material such as copper is used for the flexible connector 234 and the flexible structure 125.
  • the flexible connector 234 and the flexible structure 125 can be used as wiring between the motherboard 231 and the semiconductor device 1.
  • the semiconductor device 1 is elastically connected to the motherboard 231 by the flexible connector 234 and the flexible structure 125.
  • the metal plate 121, the motherboard 231 and the semiconductor device 1 and the housing 200 are configured as an integrated CMOS image sensor module, but the semiconductor device 1 can move to some extent relative to the motherboard 231. can.
  • Other configurations of the modified example 5 may be the same as the corresponding configurations of the modified example 1. Therefore, the modified example 5 can obtain the same effect as the modified example 1.
  • the semiconductor device 1 shown in FIG. 28 includes a metal layer 88 provided between the metal plate 121 and the wiring 84.
  • the metal layer 88 is connected to the wiring 84.
  • the metal layer 88 is fixed at a predetermined potential (for example, a ground potential).
  • a predetermined potential for example, a ground potential.
  • a conductive material having high thermal conductivity such as nickel and copper is used.
  • the metal layer 88 can improve the thermal conductivity between the metal plate 120 and the metal plate 121.
  • the metal layer 88 is electrically connected to the metal plate 120 via the wiring 84, and the metal plate 120 can be fixed at a predetermined potential (for example, a ground potential). Further, the metal layer 88 also has an electromagnetic shielding effect of improving the mechanical strength of the laminated wiring portion 82 and protecting the semiconductor device 1 from external noise.
  • the metal layer 88 may be applied to any of the modified examples 1 to 5. Therefore, the modified example 6 can obtain the same effect as any of the modified examples 1 to 5.
  • FIG. 29 is a schematic cross-sectional view showing a configuration example of a multi-chip module in which a plurality of semiconductor chips 40 and 44 are mounted on the same metal plate 120.
  • the metal plate 120 functions as a common heat sink of the plurality of semiconductor chips 40 and 44. Therefore, the plurality of semiconductor chips 40 and 44 are provided in the same opening 11.
  • the semiconductor chips 40 and 44 are not particularly limited, but the semiconductor chip 40 is, for example, a Time-of-Flight light receiving / receiving device (that is, a photodiode sensor).
  • the semiconductor chip 44 may be, for example, a VCSEL (Vertical Cavity Surface Emitting Laser).
  • a dummy member 410 may be left between the semiconductor chip 40 and the semiconductor chip 44.
  • Other configurations of the modification 6 may be the same as the corresponding configurations of the third embodiment shown in FIG.
  • FIG. 30 is a schematic cross-sectional view showing a configuration example of a multi-chip module in which a semiconductor chip 40 and a semiconductor chip 44 are mounted on separate metal plates 120 and 126, respectively.
  • the metal plate 120 functions as a heat sink of the semiconductor chip 40
  • the metal plate 126 functions as a heat sink of the semiconductor chip 44. Therefore, the plurality of semiconductor chips 40 and 44 are provided in separate openings 11 and 12, respectively.
  • Other configurations of the modification 6 may be the same as the corresponding configurations of the third embodiment shown in FIG.
  • FIG. 31 is a diagram showing an example in which the embodiment according to the present technology is used as a CMOS image sensor.
  • the imaging device of the above embodiment can be used in various cases of sensing light such as visible light, infrared light, ultraviolet light, and X-ray, as shown below. That is, as shown in FIG. 31, for example, the field of appreciation for taking an image used for appreciation, the field of transportation, the field of home appliances, the field of medical / healthcare, the field of security, the field of beauty, and sports.
  • the above-described embodiment can be used for an apparatus used in the field of agriculture, the field of agriculture, and the like.
  • the above embodiment is used for a device for capturing an image to be used for appreciation, such as a digital camera, a smartphone, or a mobile phone having a camera function. Can be done.
  • in-vehicle sensors that photograph the front, rear, surroundings, inside of a vehicle, etc., and monitor traveling vehicles and roads for safe driving such as automatic stop and recognition of the driver's condition.
  • a device used for traffic such as a monitoring camera for driving, a distance measuring sensor for measuring distance between vehicles, and the like.
  • a device used for home appliances such as a television receiver, a refrigerator, and an air conditioner in order to photograph a user's gesture and operate the device according to the gesture.
  • a device used for home appliances such as a television receiver, a refrigerator, and an air conditioner in order to photograph a user's gesture and operate the device according to the gesture.
  • the above embodiment is used for devices used for medical / healthcare, such as an endoscope and a device for performing angiography by receiving infrared light. Can be done.
  • the above-described embodiment can be used for devices used for security, such as surveillance cameras for crime prevention and cameras for personal authentication.
  • the above-described embodiment can be used for devices used for cosmetology, such as a skin measuring device for photographing the skin and a microscope for photographing the scalp.
  • the above embodiment can be used for a device used for sports such as an action camera or a wearable camera for sports applications.
  • the above embodiment can be used for devices used for agriculture, such as a camera for monitoring the condition of fields and crops.
  • This technology can be applied to various other products.
  • the embodiment of the present technology is not limited to the above embodiment, and various changes can be made without departing from the gist of the present technology.
  • the present technology can have the following configurations.
  • a glass substrate including a first surface, a second surface opposite the first surface, and a first surface between the first surface and the second surface. Wiring provided on the first and second surfaces and The metal film covering the first side surface and A semiconductor device provided outside the metal film and provided with a frame adhered to the metal film on the first side surface.
  • the frame has a third surface on the first surface side, a fourth surface on the second surface side, and a second surface between the third surface and the fourth surface and facing the first side surface. Including 2 sides
  • the metal film is provided at the boundary between the glass substrate and the frame from the first surface to the third surface, and is provided from the second surface to the fourth surface.
  • the semiconductor device according to any one of (1) to (3).
  • (6) The semiconductor device according to (4) or (5), wherein the frame has a hole penetrating between the third surface and the fourth surface.
  • a semiconductor chip is mounted on the first surface of the glass substrate.
  • the glass substrate has an opening that penetrates from the first surface to the second surface.
  • the metal plate is a heat sink and The semiconductor device according to (14), wherein the semiconductor chip is an image sensor chip.
  • the frame includes a third surface on the first surface side and a fourth surface on the second surface side, and has a hole penetrating between the third surface and the fourth surface.
  • a screw provided in the hole fastens the frame and the housing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

［課題］ガラス基板の平坦性を維持し、かつ、ガラス基板の端部を充分に保護することができる半導体装置を提供する。 ［解決手段］本開示の半導体装置は、第１面、該第１面の反対側にある第２面、および、第１面と前記第２面との間にある第１側面を含むガラス基板と、第１および第２面上に設けられた配線と、第１側面を被覆する金属膜と、金属膜よりも外側に設けられ、第１側面において金属膜に接着されたフレームとを備える。

Description

半導体装置
　本開示は、半導体装置に関する。
　ガラス基板は半導体の加工技術を適用でき表面平坦度が高いので、光学部品や高周波部品等の半導体装置用基板として有望である。ガラス基板を半導体用基板として実用化するためには、ガラス基板の平坦性を維持し、かつ、端部の割れを抑制する必要がある。このため、ガラス基板の保護が重要となる。
特許第６３３１１２７号公報 特許第５７８９８８９号公報
　ガラス基板の切断加工時に樹脂材料でガラス基板の側壁を覆う技術がある（特許文献１）。しかしながら、樹脂材料は、ガラス基板を保護するほどの高い剛性を有さず、ガラス基板の平坦性を維持した高精度な加工を困難にする。また、樹脂材料とガラス基板との間の接着のみでガラス基板を保持するため、外力によりガラス基板が歪んだり、あるいは、樹脂材料とガラス基板との間が剥離する懸念がある。
　このような場合、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサをガラス基板に実装すると、ガラス基板の歪みによって、ＣＭＯＳイメージセンサと光学レンズとの光軸がずれることがある。また、ガラス基板の端部の割れによって半導体装置の信頼性を低下させることがある。
　そこで、本開示は、ガラス基板の平坦性を維持し、かつ、ガラス基板の端部を充分に保護することができる半導体装置を提供する。
　本開示の一側面の半導体装置は、第１面、該第１面の反対側にある第２面、および、第１面と第２面との間にある第１側面を含むガラス基板と、第１および第２面上に設けられた配線と、第１側面を被覆する金属膜と、金属膜よりも外側に設けられ、第１側面において金属膜に接着されたフレームとを備える。
　金属膜は、配線と同一材料で構成されていてもよい。
　金属膜は、第１および第２面側において、ガラス基板からフレームに亘ってガラス基板とフレームの両方に設けられていてもよい。
　フレームは、第１面側にある第３面、第２面側にある第４面、並びに、第３面と第４面との間にあり第１側面と対向する第２側面を含み、金属膜は、ガラス基板とフレームとの境界部において、第１面から第３面に亘って設けられ、かつ、第２面から第４面に亘って設けられていてもよい。
　第１面と第３面との段差および第２面と第４面との段差は、それぞれ金属膜の厚みより小さくてもよい。
　フレームは、第３面と第４面との間を貫通する孔を有してもよい。
　孔の内壁に金属材料が被覆され、配線または金属膜と電気的に接続されてもよい。
　孔内にはネジが設けられ、該ネジがフレームと筐体とを締結していてもよい。
　金属膜は、無線通信のためのアンテナとして用いられてもよい。配線は、無線通信のためのアンテナとして用いられ、金属膜は、グランドとして用いられてもよい。
　金属膜は、フレームの外側面に設けられ、無線通信のためのアンテナとして用いられてもよい。
　フレームの外側面に設けられた金属膜は、１本または複数本のスリットを有するスロットアンテナとして用いられてもよい。
　ガラス基板の第１面上には半導体チップが搭載されてもよい。
　ガラス基板は、第１面から第２面まで貫通する開口部を有し、開口部内には金属板と金属板上に設けられた半導体チップとが設けられてもよい。
　金属板は放熱板であり、半導体チップは、イメージセンサチップでもよい。
　フレームは、第１面側にある第３面、第２面側にある第４面を含み、第３面と第４面との間を貫通する孔を有し、孔内に設けられたネジがフレームと筐体とを締結し、筐体には光学レンズが設けられており、イメージセンサチップへ光を集光させてもよい。
第１実施形態による半導体装置の構成例を示す概略平面図。 第１実施形態による半導体装置の構成例を示す概略断面図。 第２実施形態による半導体装置の構成例を示す概略断面図。 第３実施形態による半導体装置の構成例を示す概略平面図。 第３実施形態による半導体装置の構成例を示す概略断面図。 第４実施形態による半導体装置の構成例を示す概略断面図。 第５実施形態による半導体装置の構成例を示す概略断面図。 第６実施形態による半導体装置の構成例を示す概略断面図。 第７実施形態による半導体装置の構成例を示す概略断面図。 アンテナとして機能する配線の平面レイアウトを示す図。 アンテナとして機能する配線の平面レイアウトを示す図。 図１１のＢ―Ｂ線に沿った上部断面図。 アンテナとして機能する配線の平面レイアウトを示す図。 図１２ＡのＢ－Ｂ線に沿った上部断面図。 第８実施形態による半導体装置の構成例を示す概略平面図。 第９実施形態による半導体装置の構成例を示す概略断面図。 金属膜のスリットの一例を示す側面図。 金属膜のスリットの一例を示す側面図。 第１０実施形態による半導体装置の構成例を示す概略断面図。 第１１実施形態による半導体装置の構成例を示す概略断面図。 第１１実施形態による半導体装置のフレームの外側面から見た側面図。 第３実施形態による半導体装置の製造方法の一例を示す断面図。 図１８に続く、製造方法の一例を示す断面図。 図１９に続く、製造方法の一例を示す断面図。 図２０に続く、製造方法の一例を示す断面図。 図２１に続く、製造方法の一例を示す断面図。 第４実施形態による半導体装置の変形例を示す該略断面図。 第４実施形態による半導体装置の変形例を示す該略断面図。 第４実施形態による半導体装置の変形例を示す該略断面図。 第４実施形態による半導体装置の変形例を示す該略断面図。 第４実施形態による半導体装置の変形例を示す該略断面図。 第４実施形態による半導体装置の変形例を示す該略断面図。 第４実施形態による半導体装置の変形例を示す該略断面図。 第４実施形態による半導体装置の変形例を示す該略断面図。 本技術に係る実施形態をＣＭＯＳイメージセンサとして使用した例を示す図。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
 (第１実施形態)
　図１は、第１実施形態による半導体装置（以下、パッケージまたはモジュールとも呼ぶ）の構成例を示す概略平面図である。図２は、第１実施形態による半導体装置の構成例を示す概略断面図である。尚、図１では、ガラス基板１０、フレーム２０、金属膜３０、半導体チップ４０の位置関係を示し、貫通電極等の詳細な構成の図示については省略している。
　図１に示すように、ガラス基板１０の中心部上に、半導体チップ４０が搭載されている。ガラス基板１０の周囲には、金属膜３０およびフレーム２０がガラス基板１０の側面全体を連続的に被覆するように設けられている。半導体チップ４０は、特に限定しないが、例えば、ＣＭＯＳイメージセンサチップでよい。尚、金属膜３０およびフレーム２０は、ガラス基板１０の側面の一部分を被覆するように設けられていてもよい。
　図２に示すように、ガラス基板１０は、第１面１０Ａと、第１面の反対側にある第２面１０Ｂと、第１面１０Ａと第２面１０Ｂとの間にある側面（第１側面）１０Ｃとを含む。第１面１０Ａ上には、積層配線部８１が設けられている。積層配線部８１は、第１面１０Ａ上に設けられた複数層の配線８３を含む。配線８３は、層間絶縁膜８５で被覆されている。積層配線部８２は、第２面１０Ｂ上に設けられた複数層の配線８４を含む。配線８４は、層間絶縁膜８６で被覆されている。配線８３、８４には、例えば、銅等の低抵抗金属材料が用いられる。
　配線８３の一部は、第１面１０Ａ上において、電極パッド７１と電気的に接続されている。配線８４の一部は、第２面１０Ｂ上において、電極パッド７２と電気的に接続されている。電極パッド７１、７２は、電子部品１１０等と接続され、あるいは、図示しない他の基板や部品と接続される。
　また、配線８３の他の一部は、ボンディングパッド５１と電気的に接続されており、ボンディングパッド５１およびボンディングワイヤ５０を介して半導体チップ４０と電気的に接続されている。
　ガラス基板１０の側面１０Ｃには、金属膜３０が設けられている。金属膜３０は、図１に示すように、ガラス基板１０の外縁全体に設けられている。また、金属膜３０は、図２に示すように、第１面１０Ａから第２面１０Ｂまで側面１０Ｃ全体を被覆するように設けられている。金属膜３０には、例えば、銅等の低抵抗金属材料が用いられる。金属膜３０は、例えば、配線８３、８４と同一の金属材料で構成されてよい。尚、金属膜３０は、ガラス基板１０の外縁の一部において設けられていなくてもよく、側面１０Ｃの一部を被覆していなくてもよい。
　さらに、金属膜３０は、第１および第２面１０Ａ、１０Ｂ上において、ガラス基板１０からフレーム２０に亘ってガラス基板１０とフレーム２０の両方に亘って設けられている。例えば、第１面１０Ａ上にある金属膜３０を金属膜（金属膜部分）３０Ａとし、第２面１０Ｂ上にある金属膜３０を金属膜（金属膜部分）３０Ｂとする。この場合、金属膜３０Ａは、ガラス基板１０とフレーム２０との境界部において、ガラス基板１０の第１面１０Ａからフレーム２０の第３面２０Ａに亘って設けられている。第３面２０Ａは、第１面１０Ａ側にあるフレーム２０の面である。金属膜３０Ｂは、ガラス基板１０とフレーム２０との境界部において、ガラス基板１０の第２面１０Ｂからフレーム２０の第４面２０Ｂに亘って設けられている。第４面２０Ｂは、第２面１０Ｂ側にあるフレーム２０の面である。
　金属膜３０Ａがガラス基板１０の第１面１０Ａからフレーム２０の第３面２０Ａに亘って境界部を被覆するために、第１面１０Ａと第３面２０Ａとの段差は、金属膜３０Ａの厚みよりも小さいことが好ましい。より好ましくは、第１面１０Ａおよび第３面２０Ａは、ほぼ面一であることが好ましい。これにより、金属膜３０Ａは、ガラス基板１０の第１面１０Ａからフレーム２０の第３面２０Ａに亘って途切れずに被覆することができる。
　金属膜３０Ｂがガラス基板１０の第２面１０Ｂからフレーム２０の第４面２０Ｂに亘って境界部を被覆するために、第２面１０Ｂと第４面２０Ｂとの段差は、金属膜３０Ｂの厚みよりも小さいことが好ましい。より好ましくは、第２面１０Ｂおよび第４面２０Ｂは、ほぼ面一であることが好ましい。これにより、金属膜３０Ｂは、ガラス基板１０の第２面１０Ｂからフレーム２０の第４面２０Ｂに亘って途切れずに被覆することができる。
　このように、金属膜３０は、ガラス基板１０の側面１０Ｃとフレーム２０との間に設けられ、かつ、ガラス基板１０とフレーム２０との間の境界部を被覆する。これにより、金属膜３０は、ガラス基板１０の端部および側面１０Ｃを保護する。金属膜３０は、樹脂材料と異なり、ガラス基板１０を保護可能な程度に充分な剛性を有することができる。従って、金属膜３０は、ガラス基板１０の端部を充分に保護することができる。また、金属膜３０は、配線８３、８４の一部として用いてもよい。
　フレーム２０は、金属膜３０よりも外側に設けられ、ガラス基板１０の側面１０Ｃにおいて金属膜３０に絶縁膜９０によって接着されている。フレーム２０は、第３面２０Ａと、第４面２０Ｂと、第３面２０Ａと第４面２０Ｂとの間にある側面（第２側面）２０Ｃを有する。側面２０Ｃは、フレーム２０の内側面であり、側面１０Ｃに対向する面である。フレーム２０は、側面２０Ｃにおいて金属膜３０に接着されている。図１に示すように、フレーム２０は、ガラス基板１０の外縁全体を囲むように設けられており、ガラス基板１０の側面１０Ｃを金属膜３０とともに保護している。金属膜３０は、フレーム２０の第３および第４面２０Ａ、２０Ｂ上にも設けられている。フレーム２０には、例えば、ガラスエポキシ樹脂等の絶縁性樹脂材料が用いられている。絶縁膜９０には、例えば、エポキシ樹脂等の絶縁性樹脂材料が用いられる。
　ガラス基板１０には、貫通電極（ＴＧＶ（Through Glass Via））６０が設けられている。貫通電極６０は、ガラス基板１０を貫通するビアホールの内壁を被覆する金属膜６１と、該金属膜６１の内側に充填される絶縁膜６２とを有する。金属膜６１には、例えば、銅等の低抵抗金属材料が用いられる。金属膜６１は、配線８３、８４と同一材料であってもよい。絶縁膜６２には、例えば、エポキシ樹脂等の絶縁性材料が用いられる。金属膜６１は、ビアホールを介して配線８３の一部と配線８４の一部とを電気的に接続するために設けられている。
　ガラス基板１０上には、半導体チップ４０および電子部品１１０が搭載されている。半導体チップ４０のボンディングパッド４１は、ボンディングワイヤ５０を介してボンディングパッド５１に接続される。電子部品１１０は、電極パッド７１に接続されている。半導体チップ４０は、接着剤１００によって層間絶縁膜８５上に接着されている。
　本実施形態によれば、金属膜３０は、ガラス基板１０の側面１０Ｃとフレーム２０との間に設けられ、かつ、ガラス基板１０とフレーム２０との間の境界部を被覆する。これにより、金属膜３０は、ガラス基板１０の端部および側面１０Ｃを保護することができる。さらに、フレーム２０がガラス基板１０の外縁に沿って金属膜３０に接着されている。これにより、ガラス側面をより高剛性の部材で保護することができる。
　本実施形態において、図２に示すように、金属膜３０Ｂは、複数の配線層で構成されていてもよい。例えば、積層配線部８２と同一配線層において、ガラス基板１０の第２面１０Ｂおよびフレーム２０の第４面２０Ｂ上に亘って複数の配線層を残置させる。これにより、積層配線部８２と同一配線層で金属膜３０Ｂが形成され得る。金属膜３０Ａも同様に、積層配線部８１と同一の複数の配線層で構成してもよい。このように、金属膜３０Ａ、３０Ｂを複数の配線層とすることによって、ガラス基板１０の端部をより確実に保護することができる。
　また、金属膜３０Ａ、３０Ｂを積層配線部８１、８２と同一層で構成することによって、追加の製造工程が不要となり、半導体装置の製造が容易になる。
（第２実施形態）
　図３は、第２実施形態による半導体装置の構成例を示す概略断面図である。第２実施形態は、半導体チップ４０を半導体装置用基板にフリップチップ接続した形態である。半導体チップ４０は、金属バンプ４３を有し、金属バンプ４３によって積層配線部８１に接続されている。即ち、第２実施形態では、半導体チップ４０は、ガラス基板１０上方においてフリップチップ接続されている。第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第２実施形態は、第１実施形態と同様の効果を得ることができる。
（第３実施形態）
　図４は、第３実施形態による半導体装置の構成例を示す概略平面図である。図５は、第３実施形態による半導体装置の構成例を示す概略断面図である。図５は、図４の５－５線に沿った断面を示している。
　第３実施形態では、ガラス基板１０は、その中心部に第１面１０Ａから第２面１０Ｂまで貫通する開口部１１を有する。開口部１１は、半導体チップ４０および金属板１２０を受容できる程度の大きさに形成されている。従って、開口部１１は、図４に示すように、ガラス基板１０の第１面１０Ａの上方から見たときに、半導体チップ４０または金属板１２０と略相似形を有し、半導体チップ４０または金属板１２０よりも若干大きなサイズを有する。図４では、半導体チップ４０および金属板１２０は、ともに四角形であり、従って、開口部１１も四角形に形成されている。
　図５に示すように、開口部１１内の上部には、半導体チップ４０が嵌め込まれている。開口部１１内の下部には、金属板１２０が嵌め込まれている。このように、開口部１１内には金属板１２０と金属板１２０上に設けられた半導体チップ４０とが設けられる。金属板１２０は、半導体チップ４０の裏面に接触しており、半導体チップ４０において発生する熱を吸収し、かつ、その熱をガラス基板１０の第２面１０Ｂ側から放出する。即ち、金属板１２０は、半導体チップ４０の放熱板として機能する。金属板１２０には、例えば、銅等の高熱伝導性材料が用いられる。半導体チップ４０は、金属板１２０上に接着剤１００によって接着されている。
　開口部１１の内壁には、金属膜６５が設けられている。金属膜６５と半導体チップ４０との間および金属膜６５と金属板１２０との間には絶縁膜６６が設けられている。絶縁膜６６が半導体チップ４０および金属板１２０を金属膜６５に接着している。金属膜６５には、例えば、銅等の高熱伝導性材料が用いられる。金属膜６５は、例えば、銅メッキである。金属膜６５は、開口部１１の側面の少なくとも一部を被覆し、半導体チップ４０の熱をその側面から伝達し放熱する機能を有する。
　図４および図５に示すように、第１面１０Ａの上方から見たときに、金属板１２０の外形のサイズは、半導体チップ４０の外形のサイズよりも大きく、半導体チップ４０の底面全体が金属板１２０上に接触する。これにより、金属板１２０は、半導体チップ４０の熱を効率良く放出することができる。
　また、例えば、半導体チップ４０がＤＳＰ(Digital Signal Processor)等である場合、金属板１２０が、周囲からのノイズから半導体チップ４０を保護することができる。これは、半導体チップ４０のパッケージの設計を容易にする。
　また、フレーム２０のヤング率または熱膨張係数は、ガラス基板１０のそれらと異ならせることができる。これにより、金属板１２０を嵌め込んだときに、パッケージ全体の応力を調整することができる。
　保護樹脂４２がボンディングワイヤ５０およびボンディングパッド４１、５１を被覆し、ボンディングワイヤ５０およびボンディングパッド４１、５１を保護している。保護樹脂４２には、例えば、エポキシ樹脂等の絶縁性樹脂材料が用いられる。
　半導体チップ４０の上方には、カバーガラス１３０が設けられている。カバーガラス１３０は、ガラス基板１０の第１面１０Ａの上方から来る光を半導体チップ（例えば、ＣＭＯＳイメージセンサチップ）４０へ透過させる。また、カバーガラス１３０は、半導体チップ４０のセンサ面を保護するために設けられている。カバーガラス１３０は、リブ１４０によって半導体チップ４０の上方において支持されている。
　第３実施形態では、図４に示すように、フレーム２０の２つの角と辺の中間部とに３つの孔１５０～１５２が設けられている。孔１５０～１５２は、図５に示すように、フレーム２０の第３面２０Ａと第４面２０Ｂとの間を貫通している。尚、図５では、孔１５０のみが示されている。孔１５０～１５２は、フレーム２０および層間絶縁膜８５、８６を貫通しており、フレーム２０を他の部材にネジで締結するために設けられている。
　孔１５０～１５２は、フレーム２０に設けられており、ガラス基板１０には設けられていない。また、フレーム２０とガラス基板１０との間には、金属膜３０および絶縁膜９０が設けられている。従って、フレーム２０を他の部材（例えば、図６に示す筐体２００）にネジで締結したときにフレーム２０に印加される応力は、ガラス基板１０までは伝わり難くなっている。これにより、ガラス基板１０の平坦性を維持することができる。
　尚、第３実施形態では、放熱板としての金属板１２０が開口部１１内に設けられている。しかし、金属板１２０に代えて、放熱機能のある能動部品（図示せず）が設けられていてもよい。能動部品は、例えば、マイクロ流路デバイス等でよい。能動部品は、能動的に放熱温度を設定することができ、内部温度分布に勾配を付けることができる。これにより、ガラス基板１０内の応力を調整し、ガラス基板１０の平坦性を向上させることができる。
（第４実施形態）
　図６は、第４実施形態による半導体装置の構成例を示す概略断面図である。第４実施形態は、例えば、第３実施形態による半導体装置をＣＭＯＳセンサモジュールとして構成した実施形態である。第４実施形態では、第３実施形態によるパッケージに筐体２００をネジ２２０で締結している。筐体２００は、光学レンズ２１０を備えている。筐体２００には、例えば、絶縁性樹脂材料が用いられる。筐体２００は、フレーム２０およびガラス基板１０の外形とほぼ同じ形状を有し、例えば、四角形を有する。図４の孔１５０～１５２には、それぞれネジ２２０が挿入されており、フレーム２０は、筐体２００にネジ２２０で締結され、固定される。これにより、半導体チップ４０と光学レンズ２１０との相対位置関係が決まる。光学レンズ２１０は、半導体チップ４０の受光面に対応して設けられ、入射光を半導体チップ４０へ集光させる。半導体チップ４０は、この入射光に従った電気信号を生成し（光電変換し）、電気信号として他の部品へ送信する。
　ネジ２２０は、金属板２５０および放熱層２６０を介して孔１５０～１５２に挿入され、金属板２５０と筐体２００との間でフレーム２０を挟むようにこれらを締結してもよい。金属板２５０には、例えば、銅、グラファイト等の高熱伝導性材料が用いられる。放熱層２６０には、例えば、グリース、エポキシ接着剤等が用いられる。
　金属膜３０は、アンテナとして機能してもよい。例えば、図６に示すように、マザーボード２３０にアンテナ２４０を設け、金属膜３０とアンテナ２４０とで信号を無線通信してもよい。この場合、無線通信を行う金属膜３０の部分には、金属板２５０を設けない。また、金属膜３０は、配線８３、８４を介して半導体チップ４０に電気的に接続され、半導体チップ４０から電気信号を受けることができる。
（第５実施形態）
　図７は、第５実施形態による半導体装置の構成例を示す概略断面図である。第５実施形態は、第３実施形態によるパッケージの孔１５０～１５２は、その内壁に金属材料を有し、貫通電極として用いられる。ガラス基板１０の第２面１０Ｂ側には、配線基板３００が設けられている。配線基板３００は、複数の配線層３１０と、配線層３１０間に設けられた層間絶縁膜３２０とを備える。配線基板３００は、ガラス基板１０の第２面１０Ｂおよびフレーム２０の第４面２０Ｂの全体に対向するように設けられている。即ち、配線基板３００は、パッケージの裏面全体に接着されている。
　孔１５０～１５２は、フレーム２０および配線基板３００の両方を貫通して設けられている。さらに、孔１５０～１５２の内壁には、金属材料としての金属膜１５５が被覆されており、金属膜３０および配線層３１０の一部に電気的に接続されている。金属膜１５５により、孔１５０～１５２は、貫通電極として機能し、金属膜３０を配線またはアンテナとして機能させることができる。金属膜１５５には、例えば、銅等の低抵抗金属材料が用いられる。孔１５０～１５２の金属膜１５５の内側には、絶縁膜（図示せず）が埋め込まれてもよく、あるいは、ネジ２２０が挿入されてもよい。
（第６実施形態）
　図８は、第６実施形態による半導体装置の構成例を示す概略断面図である。第６実施形態は、ガラス基板１０の開口部１１内に、複数の半導体チップ４０、４５および金属板１２０が内蔵されている。開口部１１の内壁は、第１または第２面１０Ａ、１０Ｂに対して略垂直方向に延伸している。開口部１１の内壁には、金属膜６５および絶縁膜６６が設けられている。
　開口部１１内において、金属板１２０の一方の面１２０Ａには、半導体チップ４０が接着剤１００Ａを介して接着されている。金属板１２０の他方の面１２０Ｂには、半導体チップ４５が接着剤１００Ｂを介して接着されている。半導体チップ４０は、例えば、ＣＭＯＳイメージセンサチップであり、半導体チップ４５は、例えば、半導体チップ４０からの信号を処理するＣＭＯＳ回路でよい。このように、本実施形態によるパッケージは、マルチチップモジュールとして構成してもよい。
　ガラスは加工精度が高いため、絶縁膜６６の厚みを薄くして、ガラス基板１０の開口部１１内の半導体チップ４０、４５と金属膜６５とを接近させることができる。これにより、半導体チップ４０、４５の側面から金属膜６５への伝熱効果が向上し、放熱を効率的に行うことができる。また、本実施形態によるパッケージは、マルチチップモジュール化されており、薄くかつコンパクトに構成することができる。
（第７実施形態）
　図９は、第７実施形態による半導体装置の構成例を示す概略断面図である。尚、図９以降では、適宜、半導体装置の端部のみ図示している。以下の図においては、適宜、端部のみ図示する。第７実施形態では、配線８３がアンテナとして機能しており、金属膜３０がグランドとして機能する。配線８３は、金属膜３０に対して層間絶縁膜８５によって絶縁されている。金属膜３０は、アンテナとして機能する配線８３の直下に配置され、接地されている。これにより、配線８３のアンテナ利得を向上させることができる。第７実施形態のその他の構成は、第１～第６実施形態のいずれかと同じでよい。尚、金属膜３０Ａは、ガラス基板１０の第１面１０Ａには設けられているが、フレーム２０の第３面２０Ａには設けられていない。
　図１０、図１１Ａ、図１２Ａは、アンテナとして機能する配線８３の平面レイアウトを示す図である。図１１Ｂは、図１１ＡのＢ―Ｂ線に沿った上部断面図である。図１２Ｂは、図１２ＡのＢ－Ｂ線に沿った上部断面図である。
　配線８３は、図１０に示すように、２本の線状の導体からなるダイポールアンテナであってもよい。ダイポールアンテナの放射素子を構成する配線８３Ａは、フレーム２０の第３面２０Ａ上に設けられている。金属膜３０は、接地され反射素子として機能する。
　また、配線８３は、図１１Ａおよび図１１Ｂに示すように、八木宇田アンテナであってもよい。放射素子の配線８３Ａは、フレーム２０の第３面２０Ａ上に設けられている。金属膜３０は、接地され反射素子として機能する。
　図１２Ａおよび図１２Ｂに示すように、金属膜３０が、八木宇田アンテナを構成していてもよい。
（第８実施形態）
　図１３は、第８実施形態による半導体装置の構成例を示す概略平面図である。第８実施形態では、金属膜３０および放射素子１６０がアンテナを構成している。放射素子１６０は、フレーム２０の第３面２０Ａ上に設けられた導体であり、図示しない配線８３から給電される。金属膜３０が被覆されているガラス基板１０の側面１０Ｃは、放射素子１６０を中心に曲面を有する。側面１０Ｃを被覆する金属膜３０は反射素子として機能する。側面１０Ｃの曲面によって、アンテナの指向性および利得を調整することができる。尚、図１３では、金属膜３０とフレーム２０との間の絶縁膜９０の図示を省略している。
（第９実施形態）
　図１４は、第９実施形態による半導体装置の構成例を示す概略断面図である。第９実施形態では、金属膜３０がフレーム２０の外側面２０Ｄにも設けられている。外側面２０Ｄ上の金属膜３０を金属膜３０Ｃとする。外側面２０Ｄ上の金属膜３０Ｃには、スリットＳＬＴが設けられており、金属膜３０Ｃは、スロットアンテナとして機能する。
　図１５Ａおよび図１５Ｂは、金属膜３０ＣのスリットＳＬＴの一例を示す側面図である。金属膜３０ＣのスリットＳＬＴは、図１５Ａに示すように、１本の細長スリットであってもよい。また、金属膜３０ＣのスリットＳＬＴは、図１５Ｂに示すように、複数本の細長スリットを略平行に配置したものであってもよい。
　このようなスリットＳＬＴは、金属膜３０Ｃを外側面２０Ｄの全面にメッキした後、レーザ光照射またはエッチング技術を用いてスリットＳＬＴ部分の金属膜３０Ｃをパターニングすればよい。あるいは、ＭＩＤ（Molded Interconnect Device）等を用いて、スリットＳＬＴ以外の外側面２０Ｄの表面領域をレーザ光で活性化させて、その表面領域に金属膜３０Ｃを形成してもよい。
　このように、アンテナとして機能する金属膜３０Ｃをフレーム２０の外側面２０Ｄに設けてもよい。これにより、半導体装置の近傍にある電子機器（図示せず）と無線通信が容易になる。
（第１０実施形態）
　図１６は、第１０実施形態による半導体装置の構成例を示す概略断面図である。第１０実施形態では、金属膜１７０、１７１がフレーム２０の外側面２０Ｄおよびフレーム２０内に設けられている。金属膜１７０、１７１は、配線８３、８４または金属膜３０に電気的に接続され、アンテナとして機能する。あるいは、金属膜１７０、１７１は、図１１Ａまたは図１２Ａに示す八木宇田アンテナの導波素子８３Ｃまたは３０Ｃとして用いてもよい。さらに、金属膜１７０にスリットＳＬＴを設けて、スロットアンテナとして用いてもよい。
（第１１実施形態）
　図１７Ａは、第１１実施形態による半導体装置の構成例を示す概略断面図である。第１１実施形態では、金属膜１８０がフレーム２０内に内蔵され、フレーム２０の外側面２０Ｄから露出されている。金属膜１８０は、外側面２０Ｄと面一でよい。金属膜１８０は、金属膜３０と接続されている。金属膜１８０は、金属膜３０と同一材料でよい。
　図１７Ｂは、第１１実施形態による半導体装置のフレーム２０の外側面２０Ｄから見た側面図である。金属膜１８０は、図１７Ｂに示すように、ダイポールアンテナの放射素子を構成する。金属膜１８０の平面レイアウトは、図１０Ａに示す配線８３Ａの平面レイアウトと同じでよい。
　以上のアンテナの構成は、給電型アンテナでもよく、無給電型アンテナでもよい。また、以上のアンテナは、第１～第６実施形態のいずれかの実施形態に組み合わせてもよい。これにより、第１～第６実施形態は、上記アンテナの効果も得ることができる。
（第３実施形態の製造方法）
　次に、第３実施形態による半導体装置の製造方法について説明する。
　図１８～図２２は、第３実施形態による半導体装置の製造方法の一例を示す断面図である。まず、図１８に示すように、支持基板４００上にフレーム２０、ガラス基板１０および金属板１２０を載置する。ガラス基板１０には、必要に応じて、開口部１１が形成されており、かつ、金属膜３０、６１、６５がメッキ処理等で形成されている。次に、金属板１２０上の半導体チップ４０が設けられる位置に、ダミー部材４１０が一旦、配置される。
　次に、図１９に示すように、絶縁膜６２、６６、９０が、ガラス基板１０の金属膜６１の内側、ガラス基板１０と金属板１２０との間の隙間、ガラス基板１０とフレーム２０との隙間等に埋め込まれる。絶縁膜６２、６６、９０は、例えば、エポキシ樹脂等であり、ガラス基板１０、金属板１２０、フレーム２０を互いに接着する。
　次に、金属膜３０Ａ、３０Ｂをガラス基板１０およびフレーム２０にメッキ処理等で形成する。次に、図２０に示すように、リソグラフィ技術およびエッチング技術を用いて金属膜３０、６１、６５のパターニングを行う。あるいは、金属膜３０Ａ、３０Ｂのメッキ処理は、マスク等を用いた部分メッキ処理でもよい。尚、支持基板４００は、金属膜３０、６１、６５のパターニングの前または後で、ガラス基板１０から取り外す。
　次に、図２１に示すように、ガラス基板１０の第１面１０Ａ側と第２面１０Ｂ側とに積層配線部８１、８２を形成する。配線８３、８４は、層間絶縁膜８５、８６によって絶縁された多層配線として構成してもよい。
　次に、図２２に示すように、孔１５０を形成し、ダミー部材４１０を取り除き、半導体チップ４０を金属板１２０上に接着する。これにより、ダミー部材４１０を半導体チップ４０に置換する。半導体チップ４０には、カバーガラス１３０がリブ１４０によって予め取り付けられている。その後、ボンディングワイヤ５０が半導体チップ４０のボンディングパッド４１と積層配線部８１のボンディングパッド５１との間に接続される。さらに、保護樹脂４２がボンディングワイヤ５０を被覆するように形成される。これにより、図５に示す構造が得られる。
　その後、組み立て工程を経ることによって、図６に示すようなＣＭＯＳイメージセンサモジュールを形成することができる。
（ＣＭＯＳイメージセンサモジュールの変形例）
　図２３～図３０は、第４実施形態による半導体装置の変形例を示す該略断面図である。図２３～図３０は、それぞれＣＭＯＳイメージセンサモジュールでよい。破線枠で示す半導体装置１は、上記実施形態のいずれかの半導体装置でよい。
（変形例１）
　図２３に示すモジュールでは、マザーボード２３１が金属板１２０および半導体チップ４０に対応する領域に開口部２７０を有する。マザーボード２３１の裏面および開口部２７０の内部には、金属板１２１が設けられている。金属板１２１は、開口部２７０を介して半導体装置１に接着層１２２で接着されている。金属板１２１には、金属板１２０と同様に、例えば、銅等の高熱伝導性材料が用いられる。接着層１２２には、例えば、放熱グリース、エポキシ樹脂等が用いられる。
　マザーボード２３１は、ランドグリッドアレイ１２３によって半導体装置１の電極パッド７２と接続されている。図示しないが、マザーボード２３１は、半導体装置１のアンテナによって無線通信してもよい。
　ネジ２２０は、金属板１２１、マザーボード２３１、半導体装置１のフレーム２０を貫通して筐体２００に達している。これにより、金属板１２１、マザーボード２３１、半導体装置１および筐体２００が一体のＣＭＯＳイメージセンサモジュールとして相対的に固定される。
　このようなＣＭＯＳイメージセンサモジュールは、例えば、カメラに組み込むことができる。この場合、金属板１２１は、カメラの筐体（図示せず）に物理的に接続され、放熱性能を向上させることができる。
（変形例２）
　図２４に示すモジュールでは、ネジ２２０が、半導体装置１を貫通することなく、金属板１２１、マザーボード２３１を貫通して筐体２００に達している。これにより、金属板１２１、マザーボード２３１および筐体２００が相対的に固定される。半導体装置１は、ネジ２２０によっては固定されていないが、接着層１２２あるいはランドグリッドアレイ１２３によって、金属板１２１およびマザーボード２３１に固定されている。これにより、金属板１２１、マザーボード２３１、半導体装置１および筐体２００が一体のＣＭＯＳイメージセンサモジュールとして相対的に固定される。変形例２のその他の構成は、変形例１の対応する構成と同様でよい。従って、変形例２は、変形例１と同様の効果を得ることができる。
（変形例３）
　図２５に示すモジュールでは、ネジ２２０が、金属板１２１、マザーボード２３１を貫通することなく、半導体装置１を貫通して筐体２００に達している。これにより、半導体装置１および筐体２００が相対的に固定される。金属板１２１およびマザーボード２３１は、ネジ２２０によっては固定されていないが、接着層１２２あるいはランドグリッドアレイ１２３によって、半導体装置１に固定されている。これにより、金属板１２１、マザーボード２３１、半導体装置１および筐体２００が一体のＣＭＯＳイメージセンサモジュールとして相対的に固定される。変形例３のその他の構成は、変形例１の対応する構成と同様でよい。従って、変形例３は、変形例１と同様の効果を得ることができる。
（変形例４）
　図２６に示すモジュールでは、金属板１２１が半導体装置１に接着層１２２で接着されるとともに、ネジ２２０で直接締結されている。これにより、金属板１２１、半導体装置１および筐体２００が相対的に固定される。
　また、マザーボード２３１は、金属板１２１の下に設けられており、ピンソケット２３２を備えている。半導体装置１は、積層配線部８２と電気的に接続されたピングリッドアレイ１２４を備える。半導体装置１のピングリッドアレイ１２４をマザーボード２３１のピンソケット２３２に差し込むことによって、半導体装置１は、マザーボード２３１と電気的に接続されるとともに、マザーボード２３１に固定される。
　これにより、金属板１２１、マザーボード２３１、半導体装置１および筐体２００が一体のＣＭＯＳイメージセンサモジュールとして相対的に固定される。変形例４のその他の構成は、変形例１の対応する構成と同様でよい。従って、変形例４は、変形例１と同様の効果を得ることができる。
（変形例５）
　図２７に示すモジュールでは、金属板１２１が半導体装置１に接着層１２２で接着されるとともに、ネジ２２０で直接締結されている。これにより、金属板１２１、半導体装置１および筐体２００が相対的に固定される。
　また、マザーボード２３１は、金属板１２１の下に設けられており、フレキシブルコネクタ２３４を備えている。半導体装置１は、積層配線部８２と一体に構成されたフレキシブル構造１２５を備える。フレキシブルコネクタ２３４およびフレキシブル構造１２５には、例えば、銅等の低抵抗金属材料が用いられる。これにより、フレキシブルコネクタ２３４およびフレキシブル構造１２５は、マザーボード２３１と半導体装置１との間の配線として用いることができる。
　また、半導体装置１は、フレキシブルコネクタ２３４およびフレキシブル構造１２５によって、マザーボード２３１に弾力的に接続される。これにより、金属板１２１、マザーボード２３１、半導体装置１および筐体２００は一体のＣＭＯＳイメージセンサモジュールとして構成されるが、半導体装置１は、マザーボード２３１に対して相対的に或る程度移動することができる。変形例５のその他の構成は、変形例１の対応する構成と同様でよい。従って、変形例５は、変形例１と同様の効果を得ることができる。
（変形例６）
　図２８に示す半導体装置１は、金属板１２１と配線８４との間に設けられた金属層８８を備えている。金属層８８は、配線８４に接続されている。金属層８８は、所定の電位（例えば、接地電位）に固定されている。金属層８８には、例えば、ニッケル、銅等の高熱伝導性の導電性材料が用いられる。金属層８８は、金属板１２０と金属板１２１との間の熱伝導性を向上させることができる。金属層８８は、配線８４を介して金属板１２０と電気的に接続され、金属板１２０を所定の電位（例えば、接地電位）に固定させることができる。また、金属層８８は、積層配線部８２の機械的強度を向上させ、かつ、外部からのノイズから半導体装置１を保護する電磁シールド効果も有する。
　金属層８８は、変形例１～変形例５のいずれに適用してもよい。従って、変形例６は、変形例１～変形例５のいずれかと同様の効果を得ることができる。
（変形例７）
　図２９は、同一の金属板１２０上に複数の半導体チップ４０、４４を搭載したマルチチップモジュールの構成例を示す概略断面図である。変形例６では、金属板１２０は、複数の半導体チップ４０、４４の共通の放熱板として機能する。従って、複数の半導体チップ４０、４４は、同一の開口部１１内に設けられている。半導体チップ４０、４４は特に限定しないが、半導体チップ４０は、例えば、Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ受発光デバイス（即ち、フォトダイオードセンサ）である。半導体チップ４４は、例えば、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）でよい。半導体チップ４０と半導体チップ４４との間には、ダミー部材４１０が残置されていてもよい。変形例６のその他の構成は、図５に示す第３実施形態の対応する構成と同様でよい。
（変形例８）
　図３０は、別々の金属板１２０、１２６上に半導体チップ４０および半導体チップ４４をそれぞれ搭載したマルチチップモジュールの構成例を示す概略断面図である。変形例７では、金属板１２０は、半導体チップ４０の放熱板として機能し、金属板１２６は、半導体チップ４４の放熱板として機能する。従って、複数の半導体チップ４０、４４は、別々の開口部１１、１２内にそれぞれ設けられている。変形例６のその他の構成は、図５に示す第３実施形態の対応する構成と同様でよい。
＜１５．本技術を適用した撮像装置の使用例＞
　図３１は、本技術に係る実施形態をＣＭＯＳイメージセンサとして使用した例を示す図である。
　上記実施形態の撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図３１に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置に、上記実施形態を使用することができる。
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、上記実施形態を使用することができる。
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、上記実施形態を使用することができる。
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、上記実施形態を使用することができる。
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、上記実施形態を使用することができる。
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、上記実施形態を使用することができる。
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、上記実施形態を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラプルカメラ等の、スポーツの用に供される装置に、上記実施形態を使用することができる。
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、上記実施形態を使用することができる。
　本技術は、その他の様々な製品へ応用することができる。
　本技術に係る実施形態は、上記実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　また、本技術は、以下のような構成を取ることができる。
　（１）
　第１面、該第１面の反対側にある第２面、および、前記第１面と前記第２面との間にある第１側面を含むガラス基板と、
　前記第１および第２面上に設けられた配線と、
　前記第１側面を被覆する金属膜と、
　前記金属膜よりも外側に設けられ、前記第１側面において前記金属膜に接着されたフレームとを備えた、半導体装置。
　（２）
　前記金属膜は、前記配線と同一材料で構成されている、（１）に記載の半導体装置。
　（３）
　前記金属膜は、前記第１および第２面側において、前記ガラス基板から前記フレームに亘って前記ガラス基板と前記フレームの両方に設けられている、（１）または（２）に記載の半導体装置。
　（４）
　前記フレームは、前記第１面側にある第３面、前記第２面側にある第４面、並びに、前記第３面と前記第４面との間にあり前記第１側面と対向する第２側面を含み、
　前記金属膜は、前記ガラス基板と前記フレームとの境界部において、前記第１面から前記第３面に亘って設けられ、かつ、前記第２面から前記第４面に亘って設けられている、（１）から（３）のいずれか一項に記載の半導体装置。
　（５）
　前記第１面と前記第３面との段差および前記第２面と前記第４面との段差は、それぞれ前記金属膜の厚みより小さい、（４）に記載の半導体装置。
　（６）
　前記フレームは、前記第３面と前記第４面との間を貫通する孔を有する、（４）または（５）に記載の半導体装置。
　（７）
　前記孔の内壁に金属材料が被覆され、前記配線または前記金属膜と電気的に接続される、（６）に記載の半導体装置。
　（８）
　前記孔内にはネジが設けられ、該ネジが前記フレームと筐体とを締結している、（６）に記載の半導体装置。
　（９）
　前記金属膜は、無線通信のためのアンテナとして用いられる、（１）から（８）のいずれか一項に記載の半導体装置。
　（１０）
　前記配線は、無線通信のためのアンテナとして用いられ、
　前記金属膜は、グランドとして用いられる、（１）から（８）のいずれか一項に記載の半導体装置。
（１１）
　前記金属膜は、前記フレームの外側面に設けられ、無線通信のためのアンテナとして用いられる、（１）から（１０）のいずれか一項に記載の半導体装置。
（１２）
　前記フレームの外側面に設けられた前記金属膜は、１本または複数本のスリットを有するスロットアンテナとして用いられる、（１）１に記載の半導体装置。
（１３）
　前記ガラス基板の前記第１面上には半導体チップが搭載されている、（１）から（１２）のいずれか一項に記載の半導体装置。
（１４）
　前記ガラス基板は、前記第１面から前記第２面まで貫通する開口部を有し、
　前記開口部内には金属板と前記金属板上に設けられた半導体チップとが設けられる、（１）から（１３）のいずれか一項に記載の半導体装置。
（１５）
　前記金属板は放熱板であり、
　前記半導体チップは、イメージセンサチップである、（１４）に記載の半導体装置。
（１６）
　前記フレームは、前記第１面側にある第３面、前記第２面側にある第４面を含み、前記第３面と前記第４面との間を貫通する孔を有し、
　前記孔内に設けられたネジが前記フレームと筐体とを締結し、
　前記筐体には光学レンズが設けられており、前記イメージセンサチップへ光を集光させる、（１５）に記載の半導体装置。
　尚、本開示は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
１０　ガラス基板、１１　開口部、２０　フレーム、３０　金属膜、４０　半導体チップ、５０　ボンディングワイヤ、８１，８２　積層配線部、９０　絶縁膜

Claims (16)

  1. 　第１面、該第１面の反対側にある第２面、および、前記第１面と前記第２面との間にある第１側面を含むガラス基板と、
    　前記第１および第２面上に設けられた配線と、
    　前記第１側面を被覆する金属膜と、
    　前記金属膜よりも外側に設けられ、前記第１側面において前記金属膜に接着されたフレームとを備えた、半導体装置。
  2. 　前記金属膜は、前記配線と同一材料で構成されている、請求項１に記載の半導体装置。
  3. 　前記金属膜は、前記第１および第２面側において、前記ガラス基板から前記フレームに亘って前記ガラス基板と前記フレームの両方に設けられている、請求項１に記載の半導体装置。
  4. 　前記フレームは、前記第１面側にある第３面、前記第２面側にある第４面、並びに、前記第３面と前記第４面との間にあり前記第１側面と対向する第２側面を含み、
    　前記金属膜は、前記ガラス基板と前記フレームとの境界部において、前記第１面から前記第３面に亘って設けられ、かつ、前記第２面から前記第４面に亘って設けられている、請求項１に記載の半導体装置。
  5. 　前記第１面と前記第３面との段差および前記第２面と前記第４面との段差は、それぞれ前記金属膜の厚みより小さい、請求項４に記載の半導体装置。
  6. 　前記フレームは、前記第３面と前記第４面との間を貫通する孔を有する、請求項４に記載の半導体装置。
  7. 　前記孔の内壁に金属材料が被覆され、前記配線または前記金属膜と電気的に接続される、請求項６に記載の半導体装置。
  8. 　前記孔内にはネジが設けられ、該ネジが前記フレームと筐体とを締結している、請求項６に記載の半導体装置。
  9. 　前記金属膜は、無線通信のためのアンテナとして用いられる、請求項１に記載の半導体装置。
  10. 　前記配線は、無線通信のためのアンテナとして用いられ、
    　前記金属膜は、グランドとして用いられる、請求項１に記載の半導体装置。
  11. 　前記金属膜は、前記フレームの外側面に設けられ、無線通信のためのアンテナとして用いられる、請求項１に記載の半導体装置。
  12. 　前記フレームの外側面に設けられた前記金属膜は、１本または複数本のスリットを有するスロットアンテナとして用いられる、請求項１１に記載の半導体装置。
  13. 　前記ガラス基板の前記第１面上には半導体チップが搭載されている、請求項１に記載の半導体装置。
  14. 　前記ガラス基板は、前記第１面から前記第２面まで貫通する開口部を有し、
    　前記開口部内には金属板と前記金属板上に設けられた半導体チップとが設けられる、請求項１に記載の半導体装置。
  15. 　前記金属板は放熱板であり、
    　前記半導体チップは、イメージセンサチップである、請求項１４に記載の半導体装置。
  16. 　前記フレームは、前記第１面側にある第３面、前記第２面側にある第４面を含み、前記第３面と前記第４面との間を貫通する孔を有し、
    　前記孔内に設けられたネジが前記フレームと筐体とを締結し、
    　前記筐体には光学レンズが設けられており、前記イメージセンサチップへ光を集光させる、請求項１５に記載の半導体装置。
PCT/JP2021/010492 2020-03-31 2021-03-16 半導体装置 Ceased WO2021200094A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022511808A JP7585306B2 (ja) 2020-03-31 2021-03-16 半導体装置
EP21781042.3A EP4131355B1 (en) 2020-03-31 2021-03-16 Semiconductor device
CN202180023090.4A CN115315803A (zh) 2020-03-31 2021-03-16 半导体装置
US17/906,873 US12354923B2 (en) 2020-03-31 2021-03-16 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-065040 2020-03-31
JP2020065040 2020-03-31

Publications (1)

Publication Number Publication Date
WO2021200094A1 true WO2021200094A1 (ja) 2021-10-07

Family

ID=77930359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/010492 Ceased WO2021200094A1 (ja) 2020-03-31 2021-03-16 半導体装置

Country Status (5)

Country Link
US (1) US12354923B2 (ja)
EP (1) EP4131355B1 (ja)
JP (1) JP7585306B2 (ja)
CN (1) CN115315803A (ja)
WO (1) WO2021200094A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243271A1 (ja) * 2022-06-16 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置
TWI830528B (zh) * 2022-01-31 2024-01-21 台灣積體電路製造股份有限公司 封裝及其形成方法
EP4418315A1 (en) * 2022-12-19 2024-08-21 Avago Technologies International Sales Pte. Limited Electromagnetic shielding structure
WO2025105035A1 (ja) * 2023-11-13 2025-05-22 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
US12616031B2 (en) 2022-12-19 2026-04-28 Avago Technologies International Sales Pte. Limited Electromagnetic shielding structure

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250210586A1 (en) * 2023-12-26 2025-06-26 Intel Corporation Semiconductor package substrate dicing and edge passivation
US20250374426A1 (en) * 2024-06-03 2025-12-04 Intel Corporation Automated manufacturing of hybrid panels
US20260005078A1 (en) * 2024-06-27 2026-01-01 Intel Corporation Fabricating integrated circuit packages with glass core hybrid panels
US20240355749A1 (en) * 2024-06-27 2024-10-24 Intel Corporation Disaggregated package substrates with glass cores
US20260005160A1 (en) * 2024-06-28 2026-01-01 Intel Corporation Hybrid panel with a glass substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548231A (ja) * 1991-08-09 1993-02-26 Seiko Epson Corp 密度の異なる回路基板の実装構造
JP2006024891A (ja) * 2004-06-10 2006-01-26 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008235869A (ja) * 2007-01-23 2008-10-02 Advanced Chip Engineering Technology Inc イメージセンサモジュール構造および半導体デバイスパッケージの形成方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2015131741A (ja) * 2014-01-10 2015-07-23 株式会社Ｎｓｃ 端面保護層付きガラス基板の製造方法
JP2015151286A (ja) * 2014-02-12 2015-08-24 大日本印刷株式会社 カバーガラスの製造方法、カバーガラスおよびカバーガラス付き表示装置
JP2016208057A (ja) * 2014-05-02 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、印刷回路基板ストリップ及びその製造方法
JP6331127B2 (ja) 2014-03-28 2018-05-30 大日本印刷株式会社 カバーガラスおよびカバーガラス付き表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190333850A1 (en) 2014-03-07 2019-10-31 Bridge Semiconductor Corporation Wiring board having bridging element straddling over interfaces
US10515929B2 (en) 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548231A (ja) * 1991-08-09 1993-02-26 Seiko Epson Corp 密度の異なる回路基板の実装構造
JP2006024891A (ja) * 2004-06-10 2006-01-26 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008235869A (ja) * 2007-01-23 2008-10-02 Advanced Chip Engineering Technology Inc イメージセンサモジュール構造および半導体デバイスパッケージの形成方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2015131741A (ja) * 2014-01-10 2015-07-23 株式会社Ｎｓｃ 端面保護層付きガラス基板の製造方法
JP5789889B2 (ja) 2014-01-10 2015-10-07 株式会社Ｎｓｃ 端面保護層付きガラス基板の製造方法
JP2015151286A (ja) * 2014-02-12 2015-08-24 大日本印刷株式会社 カバーガラスの製造方法、カバーガラスおよびカバーガラス付き表示装置
JP6331127B2 (ja) 2014-03-28 2018-05-30 大日本印刷株式会社 カバーガラスおよびカバーガラス付き表示装置
JP2016208057A (ja) * 2014-05-02 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、印刷回路基板ストリップ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4131355A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830528B (zh) * 2022-01-31 2024-01-21 台灣積體電路製造股份有限公司 封裝及其形成方法
US12228776B2 (en) 2022-01-31 2025-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package with integrated optical die and method forming same
WO2023243271A1 (ja) * 2022-06-16 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置
EP4418315A1 (en) * 2022-12-19 2024-08-21 Avago Technologies International Sales Pte. Limited Electromagnetic shielding structure
US12616031B2 (en) 2022-12-19 2026-04-28 Avago Technologies International Sales Pte. Limited Electromagnetic shielding structure
WO2025105035A1 (ja) * 2023-11-13 2025-05-22 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法

Also Published As

Publication number Publication date
EP4131355A4 (en) 2023-11-08
US12354923B2 (en) 2025-07-08
EP4131355A1 (en) 2023-02-08
JP7585306B2 (ja) 2024-11-18
US20230135956A1 (en) 2023-05-04
JPWO2021200094A1 (ja) 2021-10-07
EP4131355B1 (en) 2024-10-23
CN115315803A (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
JP7585306B2 (ja) 半導体装置
JP6597729B2 (ja) 撮像ユニットおよび撮像装置
US9225882B2 (en) Electronic component packaging that can suppress noise and electronic apparatus
US12456669B2 (en) Semiconductor device
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
US20100321555A1 (en) Solid state imaging device and manufacturing method thereof
US10566369B2 (en) Image sensor with processor package
JP2013243341A (ja) 電子部品および電子機器
JP2020017561A (ja) モジュール及びその製造方法
WO2017090223A1 (ja) 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
US12160946B2 (en) Image sensor package and camera device including same
JP7406314B2 (ja) 電子モジュール及び機器
JP2004274164A (ja) 光モジュール及びその製造方法並びに電子機器
CN120677562A (zh) 半导体器件、电子装置及半导体器件的生产方法
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
JP4292383B2 (ja) 光デバイスの製造方法
WO2023135929A1 (ja) パッケージ
JP2004134875A (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
EP4542638A1 (en) Semiconductor device
CN212783428U (zh) 芯片封装组件、摄像头模组及车辆
JP4998689B2 (ja) 光学機器モジュール
CN118763081A (zh) 光子探测器及其制备方法
JP2011151327A (ja) 光モジュール及びその製造方法
JP2014060689A (ja) 撮像装置、該撮像装置を具備する内視鏡

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21781042

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022511808

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021781042

Country of ref document: EP

Effective date: 20221031

WWG Wipo information: grant in national office

Ref document number: 17906873

Country of ref document: US