WO2021200406A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021200406A1
WO2021200406A1 PCT/JP2021/012062 JP2021012062W WO2021200406A1 WO 2021200406 A1 WO2021200406 A1 WO 2021200406A1 JP 2021012062 W JP2021012062 W JP 2021012062W WO 2021200406 A1 WO2021200406 A1 WO 2021200406A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
glass substrate
hole
frame
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/012062
Other languages
English (en)
French (fr)
Inventor
裕人 田中
修一 岡
俊 御手洗
研 足立
五十嵐　崇裕
大鳥居　英
直樹 栫山
晃輔 関
博幸 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202180023116.5A priority Critical patent/CN115298813A/zh
Priority to EP21781282.5A priority patent/EP4131360A4/en
Priority to US17/906,847 priority patent/US12456669B2/en
Priority to JP2022511990A priority patent/JPWO2021200406A1/ja
Publication of WO2021200406A1 publication Critical patent/WO2021200406A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/241—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for passive devices or passive elements
    • H10W44/248—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for passive devices or passive elements for antennas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H10W72/07223—Active alignment, e.g. using optical alignment using marks or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07321—Aligning
    • H10W72/07323—Active alignment, e.g. using optical alignment using marks or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H10W72/07523—Active alignment, e.g. using optical alignment using marks or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/17—Containers or parts thereof characterised by their materials
    • H10W76/18—Insulating materials, e.g. resins, glasses or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • This disclosure relates to semiconductor devices.
  • the glass substrate can apply semiconductor processing technology and has high surface flatness, it is promising as a substrate for semiconductor devices such as optical parts and high-frequency parts.
  • semiconductor devices such as optical parts and high-frequency parts.
  • it is necessary to maintain the flatness of the glass substrate and suppress cracking at the end. Therefore, it is important to protect the glass substrate.
  • vias and wiring layers were formed on a glass substrate in a panel state or a wafer state, and then individualized in a dicing process.
  • the stress due to the curing shrinkage of the resin used for the wiring layer is large, and if the residual stress of the resin is released at once in the dicing step of individualization, cracks may occur on the glass side surface and vias.
  • CMOS Complementary Metal Oxide Semiconductor
  • the present disclosure provides a semiconductor device capable of reducing the stress applied to the glass substrate and sufficiently protecting the end portion of the glass substrate.
  • the semiconductor device on one side of the present disclosure includes a glass substrate including a first surface, a second surface opposite the first surface, and a first surface between the first surface and the second surface.
  • the wiring provided on the first and second surfaces, the first insulating film covering the first surface, the second insulating film covering the second surface, and the first side surface are covered with the first and second surfaces.
  • a third insulating film continuous with at least one of the insulating films is provided.
  • the first to third insulating films may be continuously provided on the first side surface, the first surface, and the second surface.
  • the first to third insulating films may be made of the same material.
  • a part of the wiring may come into direct contact with the glass substrate on the first and second surfaces.
  • the number of wiring layers and the number of first insulating film layers on the first surface may be the same as the number of wiring layers and the number of second insulating film layers on the second surface.
  • a first metal film that covers the inner wall of the through hole that penetrates the glass substrate between the first surface and the second surface, and a fourth insulating film that is filled inside the first metal film in the through hole are further formed.
  • the fourth insulating film may be made of the same material as the first and second insulating films and may be continuous.
  • a part of the wiring that is in direct contact with the glass substrate may be opened on the through hole.
  • the side surface of the third insulating film may be flat.
  • a frame provided outside the third insulating film on the first side surface may be further provided.
  • the frame has a third surface on the first surface side, a fourth surface on the second surface side, and a second side surface facing the first side surface, and the first insulating film is from the first surface to the first surface.
  • the second insulating film may be continuously provided over three surfaces, and the second insulating film may be continuously provided over the second to fourth surfaces.
  • a second metal film provided on the third surface of the frame and a third metal film provided on the fourth surface of the frame may be further provided.
  • the frame may be made of a material having a coefficient of linear expansion substantially equal to the coefficient of linear expansion of the glass substrate.
  • the first side surface of the glass substrate may have a curved surface shape that protrudes outward in a cross section in the direction perpendicular to the first surface.
  • the first side surface of the glass substrate has a curved surface shape that protrudes outward in a cross section perpendicular to the first surface, and the inner side surface of the through hole also has a curved surface shape in a cross section perpendicular to the first surface. It has a curved shape that protrudes inward of the through hole, and the curvature of the first side surface may be substantially equal to the curvature of the inner surface of the through hole.
  • a metal plate provided in a second through hole penetrating the glass substrate between the first surface and the second surface, and a first and second insulating films provided between the second through hole and the metal plate.
  • a fifth insulating film continuous with at least one of the two may be further provided.
  • the inner wall surface of the second through hole and the side surface of the metal plate may be inclined with respect to the first surface or the second surface.
  • An alignment mark provided on the first surface of the glass substrate may be further provided.
  • the second and third metal films may be used as an antenna for wireless communication.
  • An antenna may be mounted on the first surface of the glass substrate.
  • a semiconductor chip may be mounted on the first surface of the glass substrate.
  • the semiconductor chip may be an image sensor chip.
  • a glass substrate having fastening holes, wiring layers provided on the first and second surfaces, a semiconductor chip provided above the glass substrate, a housing provided around the semiconductor chip, and a housing.
  • the provided lens and a fastener for fastening the glass substrate and the housing through the fastening hole are provided.
  • the fastening hole is larger than the outer edge of the head of the fastener.
  • a filler may be further provided to fill the space between the fastener and the fastening hole.
  • the fastening hole may be connected to the outside on the side surface of the glass substrate.
  • a plurality of fastening holes are provided on the glass substrate, and the centers of gravity of the plurality of fastening holes may overlap the semiconductor chip in a plan view from the fastening direction.
  • the fastener may be fastened to the housing and the glass substrate so that the optical axis of the lens and the optical axis of the semiconductor chip are substantially aligned with each other.
  • the glass substrate may have a through hole penetrating between the first surface and the second surface, provided in the through hole, connected to any of the wirings, and further provided with electronic components.
  • the frame may have a through hole penetrating between the third surface and the fourth surface, provided in the through hole, connected to any of the wirings, and further provided with electronic components.
  • the glass substrate may have a counterbore provided on the first surface, be provided in the counterbore, be connected to any of the wirings, and further include electronic components.
  • the frame has a counterbore provided on the third surface, may be provided in the counterbore, connected to any of the wirings, and further provided with electronic components.
  • a plurality of electronic components having different thicknesses are provided in the through holes, and the surfaces of the plurality of electronic components may be aligned on the first surface.
  • a plurality of electronic components having different thicknesses are provided in the through holes, and the surfaces of the plurality of electronic components may be aligned on the first surface.
  • a plurality of electronic components having different thicknesses are provided in each of a plurality of counterbore with different depths, and the surfaces of the plurality of electronic components may be aligned on the first surface.
  • a plurality of electronic components having different thicknesses are provided in each of a plurality of counterbore with different depths, and the surfaces of the plurality of electronic components may be aligned on the first surface.
  • the glass substrate has a through hole penetrating between the first surface and the second surface, is provided in the through hole, further includes a heat radiating member having the second through hole, and the electronic component has the second through hole. It may be provided inside.
  • a heat radiating member provided in the through hole and having a second counterbore may be further provided, and the electronic component may be provided in the second counterbore.
  • a glass frame having one end directly connected to the first surface of the glass substrate and provided so as to surround the periphery of the semiconductor chip, and a cover glass connected to the other end of the glass frame to cover the upper part of the semiconductor chip are further provided. May be good.
  • a glass frame having one end directly connected to the first surface of the glass substrate and provided so as to surround the periphery of the semiconductor chip, and a cover glass connected to the other end of the glass frame to cover the upper part of the semiconductor chip are further provided. May be good.
  • the glass frame and the cover glass may be integrally formed.
  • the glass frame and the cover glass may be integrally formed.
  • the glass frame and cover glass may be made of the same material as the glass substrate.
  • the glass frame and cover glass may be made of the same material as the glass substrate.
  • a light-shielding film provided on a part of the surface of the glass frame and the cover glass may be further provided.
  • a light-shielding film provided on a part of the surface of the glass frame and the cover glass may be further provided.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of GIP according to the second embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of one end of the GIP according to the third embodiment.
  • the schematic cross-sectional view which shows the structural example of the through silicon via of GIP by 3rd Embodiment.
  • FIG. 8 is a schematic cross-sectional view showing a method of manufacturing GIP
  • FIG. 9 is a schematic cross-sectional view showing a method of manufacturing GIP
  • FIG. 10 is a schematic cross-sectional view showing a method of manufacturing GIP
  • FIG. 11 is a schematic cross-sectional view showing a method of manufacturing GIP
  • FIG. 12 is a schematic cross-sectional view showing a method of manufacturing GIP
  • FIG. 13 is a schematic cross-sectional view showing a method of manufacturing GIP, following FIG. FIG.
  • FIG. 14 is a schematic cross-sectional view showing a method of manufacturing GIP, following FIG.
  • the cross-sectional view which shows an example of the manufacturing method of GIP of 2nd Embodiment.
  • the cross-sectional view which shows the structural example of GIP of 4th Embodiment.
  • FIG. 5 is a cross-sectional view showing an example of a boundary portion between an opening and a metal plate.
  • FIG. 5 is a cross-sectional view showing an example of an application using GIP according to the above embodiment.
  • FIG. 6 is a cross-sectional view showing another example of an application using GIP according to the above embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to a fifth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to a sixth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to the seventh embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the seventh embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to the eighth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the eighth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to a ninth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to the tenth embodiment.
  • FIG. 5 is a cross-sectional view showing a method of manufacturing a semiconductor device according to the tenth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the tenth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to the eleventh embodiment.
  • FIG. 5 is a cross-sectional view showing a method of manufacturing a semiconductor device according to the eleventh embodiment.
  • FIG. 2 is a cross-sectional view showing a configuration example of a semiconductor device according to the twelfth embodiment.
  • the plan view which shows the structural example of the semiconductor device by 12th Embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to the thirteenth embodiment.
  • the cross-sectional view which shows the structural example of the semiconductor device by 14th Embodiment.
  • FIG. 6 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the 14th embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to the fifteenth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to the 16th embodiment.
  • the cross-sectional view which shows the structural example of the semiconductor device by 17th Embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to the eighteenth embodiment.
  • FIG. 5 is a cross-sectional view showing an example of a semiconductor device according to the nineteenth embodiment.
  • FIG. 2 is a cross-sectional view showing an example of a semiconductor device according to the twentieth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the twentieth embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor device according to another modification of the 20th embodiment. The figure which shows the example which used the embodiment which concerns on this technology as a CMOS image sensor.
  • FIG. 1 is a schematic plan view showing a configuration example of a semiconductor device (hereinafter, also referred to as a package or a module) according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view showing a configuration example of the semiconductor device according to the first embodiment. Note that FIG. 1 shows the positional relationship between the glass substrate 10, the insulating film 90c, and the semiconductor chip 40, and the detailed configuration of the through electrodes and the like is not shown.
  • the semiconductor chip 40 is mounted on the central portion of the glass substrate 10.
  • An insulating film 90c is provided around the glass substrate 10 so as to continuously cover the entire side surface of the glass substrate 10.
  • the semiconductor chip 40 is not particularly limited, but may be, for example, a CMOS image sensor chip.
  • the glass substrate 10 has a first surface 10A, a second surface 10B on the opposite side of the first surface, and a side surface (first surface) between the first surface 10A and the second surface 10B.
  • Side surface Includes 10C.
  • a laminated wiring portion 81 is provided on the first surface 10A.
  • the laminated wiring portion 81 includes a plurality of layers of wiring 83a provided on the first surface 10A.
  • the wiring 83a is covered with insulating films 85a and 90a.
  • the laminated wiring portion 82 includes a plurality of layers of wiring 83b provided on the second surface 10B.
  • the wiring 83b is covered with insulating films 85b and 90b.
  • a low resistance metal material such as copper is used for example.
  • a part of the wiring 83a is electrically connected to the electrode pad 71 on the first surface 10A.
  • a part of the wiring 83b is electrically connected to the electrode pad 72 on the second surface 10B.
  • the electrode pads 71 and 72 are connected to an electronic component 110 or the like, or are connected to another substrate or component (not shown).
  • the other part of the wiring 83a is electrically connected to the bonding pad 51, and is electrically connected to the semiconductor chip 40 via the bonding pad 51 and the bonding wire 50.
  • a part of the wiring 83a is provided on the first surface 10A of the glass substrate 10 so as to be in direct contact with the glass substrate 10, and an insulating film 90a is provided so as to cover a part of the wiring 83a. ..
  • the insulating film 90a as the first insulating film covers the first surface 10A and the wiring 83a, a part of which is in contact with the first surface 10A, and the other portion is in contact with the wiring 83a. ..
  • the wiring 83a that comes into direct contact with the glass substrate 10 can be used as an alignment mark in the subsequent process. In this case, it is not necessary to use the outer edge of the glass substrate 10 as the alignment mark. Therefore, the patterning of the laminated wiring portions 81 and 82 or the mounting of the semiconductor chip 40 can be performed with higher accuracy.
  • a part of the wiring 83b is provided on the second surface 10B of the glass substrate 10 so as to be in direct contact with the glass substrate 10, and an insulating film 90b is provided so as to cover a part of the wiring 83b. ..
  • the insulating film 90b as the second insulating film covers the second surface 10B and the wiring 83b, a part of which is in contact with the second surface 10B, and the other portion is in contact with the wiring 83b. ..
  • An insulating film 90c is provided on the side surface 10C of the glass substrate 10. As shown in FIG. 1, the insulating film 90c as the third insulating film is provided on the entire outer circumference of the glass substrate 10. Further, as shown in FIG. 2, the insulating film 90c is provided so as to cover the entire side surface 10C from the first surface 10A to the second surface 10B.
  • the insulating film 90c is continuous with at least one of the insulating films 90a and 90b, and is seamlessly connected. Alternatively, the insulating films 90a to 90c may be continuously and seamlessly connected to the entire first surface 10A, second surface 10B, and first side surface 10C.
  • an insulating resin material such as an epoxy resin is used, and the insulating films 90a to 90c are made of the same material.
  • the insulating film 90c covers the side surface 10C of the glass substrate 10 and is continuously connected to at least one of the insulating films 90a and 90b to protect the first surface 10A or the second surface 10B of the glass substrate 10. There is. Thereby, the insulating films 90a to 90c can protect the end portion and the side surface 10C of the glass substrate 10.
  • the side surface 10C of the glass substrate 10 is substantially flat.
  • the insulating film 90c is also substantially flat. As a result, the thickness of the insulating film 90c becomes substantially uniform, and stress concentration on the glass substrate 10 can be suppressed.
  • the glass substrate 10 is provided with a through electrode 60.
  • the through silicon via 60 includes a metal film 61 that covers the inner wall of a through hole (TGV (Through Glass Via)) that penetrates between the first surface 10A and the second surface 10B of the glass substrate 10, and the inside of the metal film 61. It has an insulating film 62 to be filled in.
  • a low resistance metal material such as copper is used.
  • the metal film 61 is continuously connected to the wirings 83a and 83b, and is preferably made of the same material as the wirings 83a and 83b.
  • the metal film 61 is provided to electrically connect a part of the wiring 83 and a part of the wiring 84 via vias.
  • the insulating film 62 as the fourth insulating film is continuously connected to the insulating films 90a and 90b, and is preferably made of the same material as the insulating films 90a to 90c. That is, for the insulating film 62, for example, an insulating material such as an epoxy resin is used. As a result, the insulating films 90a to 90c and 62 can be formed at the same time in the same process, and can be seamlessly configured as a continuous insulating film.
  • the wiring layers 83a and 83b and the metal film 61 are seamlessly coated from the inner wall of the via to the periphery of the opening end, and the insulating films 90a to 90c and 62 are seamlessly and continuously filled from the inside to the outside of the via. Therefore, the stress generated on the TGV machined surface can be reduced and the TGV can be reinforced, and the TGV strength can be improved.
  • a wiring 83a and an insulating film 85a are further provided on the insulating film 90a on the first surface 10A of the glass substrate 10.
  • the laminated wiring portion 81 has a multilayer wiring structure.
  • a wiring 83b and an insulating film 85b are further provided on the insulating film 90b on the second surface 10B of the glass substrate 10.
  • the laminated wiring portion 82 also has a multilayer wiring structure.
  • An electrode pad 71 and a bonding pad 51 are connected to the wiring 83a, and an electrode pad 72 or a bonding pad (not shown) is connected to the wiring 83b.
  • a semiconductor chip 40 and an electronic component 110 are mounted on the glass substrate 10.
  • the bonding pad 41 of the semiconductor chip 40 is connected to the bonding pad 51 via the bonding wire 50.
  • the electronic component 110 is connected to the electrode pad 71.
  • the semiconductor chip 40 is adhered on the insulating film 85a by the adhesive 100.
  • this embodiment may be configured as a glass interposer (hereinafter, also simply referred to as GIP) on which the semiconductor chip 40 and the electronic component 110 are not yet mounted.
  • GIP glass interposer
  • the insulating film 90c covers the side surface 10C of the glass substrate 10 and is continuous with at least one of the insulating film 90a on the first surface 10A or the insulating film 90b on the second surface 10B of the glass substrate 10. Are connected. Thereby, the insulating films 90a to 90c can protect the end portion and the side surface 10C of the glass substrate 10.
  • the laminated wiring portion 81 and the laminated wiring portion 82 are similarly layered, and have the same number of layers of the wiring layer and the same number of layers of the insulating layer. Further, it is preferable that the thickness of each wiring layer and the thickness of each insulating layer are substantially equal in the laminated wiring portion 81 and the laminated wiring portion 82. Therefore, the laminated wiring portion 81 and the laminated wiring portion 82 have a substantially symmetrical configuration, and substantially the same stress is applied to the glass substrate 10. Thereby, the distortion of the glass substrate 10 can be suppressed.
  • the wiring patterns of the laminated wiring portion 81 and the laminated wiring portion 82 may be different.
  • FIG. 3 is a schematic cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the first embodiment.
  • the semiconductor chip 40 is flip-chip connected to a substrate for a semiconductor device.
  • the semiconductor chip 40 has a metal bump 43 and is connected to the laminated wiring portion 81 by the metal bump 43. That is, in this modification, the semiconductor chip 40 is flip-chip connected above the glass substrate 10.
  • Other configurations of this modification may be the same as the corresponding configurations of the first embodiment. Therefore, this modification can obtain the same effect as that of the first embodiment.
  • FIG. 4 is a schematic plan view showing a configuration example of GIP according to the second embodiment.
  • FIG. 5 is a schematic cross-sectional view showing a configuration example of GIP according to the second embodiment.
  • the GIP of the second embodiment may be applied to either the first embodiment or a modification thereof.
  • the GIP of the second embodiment further includes a frame 20 on the side surface 10C of the glass substrate 10 and outside the insulating film 90c.
  • the frame 20 is a frame-shaped member provided so as to face the entire side surface 10C over the outer periphery of the glass substrate 10.
  • the frame 20 is adhered by an insulating film 90c on the side surface 10C of the glass substrate 10.
  • the frame 20 has a third surface 20A, a fourth surface 20B, and a side surface (second side surface) 20C between the third surface 20A and the fourth surface 20B.
  • the side surface 20C is an inner side surface of the frame 20 and is a surface facing the side surface 10C.
  • the frame 20 is adhered to the insulating film 90c on the side surface 20C.
  • the frame 20 is provided so as to surround the entire outer edge of the glass substrate 10, and protects the side surface 10C of the glass substrate 10 together with the insulating film 90c.
  • the third surface 20A of the frame 20 is a frame surface on the first surface 10A side of the glass substrate 10.
  • the fourth surface 20B of the frame 20 is a frame surface on the second surface 10B side of the glass substrate 10.
  • the insulating film 90c is provided between the side surface 10C of the glass substrate 10 and the side surface 20C of the frame 20.
  • the frame 20 is made of a material having a linear expansion coefficient close to that of the glass substrate 10.
  • an insulating resin material such as glass epoxy resin is used.
  • a first metal film 92a and a second metal film 92b are formed on the third surface 20A and the fourth surface 20B of the frame 20.
  • the metal films 92a and 92b are formed by depositing a metal film on the surface of the frame 20 by a plating method and then patterning the metal film by using a lithography technique or the like.
  • insulating films 90a, 90b, 85a and 85b are provided on the metal films 92a and 92b.
  • the insulating film 90a is continuously provided from the first surface 10A of the glass substrate 10 to the metal film 92a.
  • the insulating film 90b is continuously provided from the second surface 10B of the glass substrate 10 to the metal film 92b.
  • the insulating film 85a is provided on the insulating film 90a, and is continuously provided from above the first surface 10A of the glass substrate 10 to above the metal film 92a.
  • the insulating film 85b is provided on the insulating film 90b, and is continuously provided from above the second surface 10B of the glass substrate 10 to above the metal film 92b.
  • the second embodiment can obtain the same effect as the first embodiment.
  • the frame 20 is provided on the outside of the insulating film 90c along the side surface 10C of the glass substrate 10. Thereby, in the second embodiment, the end portion and the side surface 10C of the glass substrate 10 can be more reliably protected.
  • this GIP when used for a CMOS image sensor, stray light can be blocked by the frame 20 covering the side surface 10C.
  • FIG. 6 is a schematic cross-sectional view showing a configuration example of one end of the GIP according to the third embodiment.
  • the side surface 10C of the glass substrate 10 has a curved surface shape that projects outward in a cross section in the direction perpendicular to the first surface 10A. This is because the dicing is performed using a laser and wet etching when the GIP is fragmented. Wet etching is performed by irradiating the glass substrate 10 with a short pulse laser in the thickness direction to modify it.
  • the modified portion is selectively etched, and the corners of the side surface 10C of the glass substrate 10 are rounded due to the difference in exposure time to the etching solution, and the side surface 10C is formed into a curved surface shape protruding outward. As a result, stress concentration and microcracks that cause chipping and cracking at the edges of the glass substrate 10 can be reduced.
  • FIG. 7 is a schematic cross-sectional view showing a configuration example of the through silicon via of the GIP according to the third embodiment.
  • the inner side surface of the via V1 of the through electrode 60 may also have a curved surface shape as in the side surface 10C.
  • the via V1 of the through electrode 60 is formed by laser and wit etching as in dicing, the inner surface of the via V1 projects inward of the via V1 in a cross section perpendicular to the first surface 10A. It has a curved shape. That is, the corners of the via V1 provided on the glass substrate 10 are rounded, and when viewed from the glass substrate 10, the via V1 is formed into a curved surface shape protruding outward from the glass substrate 10. As a result, it is possible to further suppress chipping and cracking of the end portion of the glass substrate 10 in the through electrode 60.
  • the curvature of the curved surface of the inner surface of the through electrode 60 is substantially equal to the curvature of the curved surface of the side surface 10C. That is, the cross-sectional shape of the inner surface of the through electrode 60 is substantially the same as the cross-sectional shape of the side surface 10C. In this case, it is not necessary to separately prepare the process recipes for dicing and via formation, and the process can be simplified.
  • FIG 8 to 15 are schematic cross-sectional views showing an example of the GIP manufacturing method of the first embodiment.
  • the glass substrate 10 has a first surface 10A and a second surface 10B.
  • the glass substrate 10 has not yet been diced and does not have the first side surface 10C at this stage. That is, the glass substrate 10 is in a glass panel state at this stage.
  • via V1 is formed as a through hole (TGV) penetrating the glass substrate 10 between the first surface 10A and the second surface 10B.
  • the via V1 is formed at the position of the through electrode 60.
  • the via V1 is formed using, for example, laser processing technology and etching technology.
  • a series of modified points arranged in the thickness direction of the glass substrate 10 is formed by laser light, and then the glass substrate 10 is somewhat etched by wet etching.
  • the inner side surface of the via V1 is rounded into a curved surface shape, and chipping or cracking of the end portion of the through electrode 60 can be suppressed.
  • a metal film is formed on the inner wall surfaces of the first surface 10A, the second surface 10B, and the via V1.
  • the metal film is made of a low resistance metal such as copper and is formed by plating.
  • the metal film 83a_1 which is the lower layer of the wiring 83a is formed on the first surface 10A
  • the metal film 83b_1 which is the lower layer of the wiring 83b is formed on the second surface 10B.
  • a metal film 61 is formed on the inner wall surface of the via V1.
  • the wirings 83a and 83b and the metal film 61 are in direct contact with the surface of the glass substrate 10.
  • the metal films 83a_1 and 83b_1 are processed into a predetermined wiring pattern.
  • the metal films 83a_1 and 83b_1 may be patterned by using a laser processing technique.
  • the metal films 83a_1 and 83b_1 may be patterned using a lithography technique and an etching technique.
  • the wiring 83a that comes into direct contact with the first surface 10A of the glass substrate 10 can be used as an alignment mark.
  • the patterning of the laminated wiring portions 81 and 82 can be performed with higher accuracy.
  • the glass plate-shaped glass substrate 10 is diced and individualized so as to be suitable for each semiconductor device.
  • dicing for example, laser processing technology and etching technology may be used as in the case of via V1.
  • the glass substrate 10 is diced with a laser beam, and then the glass substrate 10 is somewhat etched using wet etching.
  • the side surface 10C of the glass substrate 10 has a curved surface shape that projects outward. As a result, it is possible to suppress chipping and cracking of the end portion of the glass substrate 10.
  • each piece of glass substrate 10 is arranged in the frame 20 on the support substrate.
  • Metal films 92a and 92b are provided in advance on the third surface 20A and the fourth surface 30B of the frame 20.
  • the frame 20 is formed in a mesh shape, and individual glass substrates 10 are placed inside the mesh.
  • the inner side surface 20C of the frame 20 faces the side surface 10C of the glass substrate 10, and a gap G1 is provided between the side surface 20C and the side surface 10C.
  • the gap G1 may have a width that allows the material of the insulating film 90c to be poured and can absorb the stress generated from the deformation difference between the glass substrate 10 and the frame 20, and is as small as possible in order to reduce the package size of the semiconductor device. The narrower one is preferable.
  • a resin material is laminated on the first surface 10A of the glass substrate 10 and the third surface 20A of the frame 20.
  • the resin material is in the form of a film and can flow by heating. Therefore, the resin material also flows into the via V1 and also into the gap G1 between the side surface 20C of the frame 20 and the side surface 10C of the glass substrate 10.
  • the insulating film 90a is formed on the first surface 10A, the insulating film 62 is filled inside the metal film 61 in the via V1, and the insulating film 90c is filled in the gap G1.
  • the resin material flows into the via V1 and the gap G1 and then is temporarily cured by heat treatment.
  • the insulating film 90a covers the metal film 83a_1 on the first surface 10A and protects the metal film 83a_1. Further, the insulating film 90c is filled in the gap G1 to fix the frame 20 to the glass substrate 10.
  • the insulating film 62 protects the metal film 61 by filling the via V1. The metal film 61 and the insulating film 62 form a through electrode 60 in the via V1.
  • the metal film 83a_1 is not provided above the opening of the via V1 and is open. This is because the metal film 83a_1 is prevented from closing the opening of the via V1 so that the resin material can flow into the via V1.
  • the metal film 83b_1 is not provided below the opening of the via V1 and is open. This is because the metal film 83b_1 is prevented from closing the opening of the via V1 on the second surface 10B side, and the resin material can flow into the via V1 from the second surface 10B side. As a result, the glass substrate 10 in the vicinity of the via V1 can be strengthened in terms of strength. Therefore, in order to pour the resin material into the via V1, the metal films 83a_1 and 83b_1 are not provided above or below the opening of the via V1.
  • the insulating films 90a, 90c, 62 are formed in the same process using the same resin material (for example, epoxy resin or the like). Therefore, the insulating films 90a, 90c, 62 can be formed as seamlessly continuous insulating films. Thereby, the insulating films 90a, 90c, 62 and the frame 20 can surely protect the glass substrate 10.
  • the resin material is laminated from the second surface 10B side of the glass substrate 10. It is preferable that the resin material is sufficiently filled in the via V1 and the gap G1 from the first surface 10A, and in this case, it is sufficient that the resin material is laminated on the second surface 10B. After that, the resin material is temporarily cured. As a result, the insulating film 90b is formed on the second surface 10B. The insulating film 90b is formed after the insulating films 90a, 90c, and 62, and is formed individually. At this point, the insulating film 90b and the insulating films 90a, 90c, 62 are in a temporarily cured state. After that, it is finally cured by further heating.
  • the insulating film 90b and the insulating films 90a, 90c, 62 are made of the same material, and the joint portion can be melted during the main curing to be formed almost seamlessly and continuously. As a result, the end portion of the glass substrate 10 can be protected, and the stress applied to the glass substrate 10 is also reduced. Further, the insulating films 90a and 90b are less likely to be peeled off from the glass substrate 10.
  • the effect of the present embodiment is not lost even if there is a joint between them. That is, if the insulating film 90c is continuously connected to at least one of the insulating films 90a and 90b, at least one end of the glass substrate 10 is protected, and the glass substrate 10 can be protected from stress.
  • the insulating films 90a and 90b are processed into a predetermined pattern to expose a part of the metal films 83a_1 and 83b_1.
  • the insulating films 90a and 90b may be via-processed by using a laser processing technique.
  • the insulating films 90a and 90b may be patterned using a lithography technique and an etching technique.
  • the metal film 83a_2 which is the upper layer of the wiring 83a, is deposited and patterned on the insulating film 90a and the metal film 83a_1. Further, the insulating film 85a is deposited and patterned on the metal film 83a_2. In this way, the laminated wiring portion 81 is formed by repeating the deposition and processing of the metal film 83a_2 and the insulating film 85a.
  • the metal film 83b_2 which is the upper layer of the wiring 83b, is deposited and patterned on the insulating film 90b and the metal film 83b_1. Further, the insulating film 85b is deposited and patterned on the metal film 83b_2. In this way, the laminated wiring portion 82 is formed by repeating the deposition and processing of the metal film 83b_2 and the insulating film 85b.
  • the number, film thickness and material of the metal films 83a_1, 83a_2 and the insulating films 90a and 85a on the first surface 10A side of the glass substrate 10 are the layers of the metal films 83b_1, 83b_2 and the insulating films 90b and 85b on the second surface 10B side. It is preferably approximately equal in number, film thickness and material. As a result, the stress applied to the glass substrate 10 from the laminated wiring portions 81 and 82 becomes substantially equal, and the distortion of the glass substrate 10 can be suppressed.
  • the GIP including the glass substrate 10 is separated by dicing between the frame 20 and the insulating film 90c.
  • Dicing may be performed using a laser processing technique or a dicing blade.
  • dicing is performed between the side surface 20c of the frame 20 and the side surface 10C of the glass substrate 10.
  • the insulating film 90c remains on the side surface of the glass substrate 10, but the frame 20 is not left.
  • the GIP shown in FIG. 2 or 3 can be formed.
  • the semiconductor chip 40 is adhered on the insulating film 85a, and the bonding wire 50 is connected between the bonding pad 41 of the semiconductor chip 40 and the bonding pad 51 of the laminated wiring portion 81. Further, the electronic component 110 is connected to the electrode pad 71. As a result, the structure shown in FIG. 2 is obtained.
  • the semiconductor chip 40 may be flip-chip connected on the GIP.
  • the semiconductor chip 40 has a metal bump 43 and is connected to the laminated wiring portion 81 by the metal bump 43. In this way, the semiconductor chip 40 may be flip-chip connected above the glass substrate 10. As a result, the structure shown in FIG. 3 is obtained.
  • CMOS image sensor module or the like can be formed by further undergoing an assembly process.
  • FIG. 16 is a cross-sectional view showing an example of the GIP manufacturing method of the second embodiment.
  • the frame 20 is diced as shown in FIG.
  • the glass substrate 10 including the insulating film 90c and the frame 20 is separated into pieces.
  • Dicing may be performed using a laser processing technique or a dicing blade. Dicing is performed along the center line of the frame 20 or both sides thereof.
  • the insulating film 90c and the frame 20 are left on the side surface of the glass substrate 10.
  • the GIP shown in FIG. 5 can be formed.
  • the semiconductor chip 40 is adhered on the insulating film 85a, and the bonding wire 50 is connected between the bonding pad 41 of the semiconductor chip 40 and the bonding pad 51 of the laminated wiring portion 81.
  • the semiconductor chip 40 may be flip-chip connected on the GIP.
  • CMOS image sensor module or the like can be formed by further undergoing an assembly process.
  • the glass substrate 10 in a plate state is individualized before the insulating films 90a to 90c, 85a and 85b are deposited on the glass substrate 10.
  • the stress due to the curing shrinkage of the insulating films 90a to 90c, 85a and 85b is dispersed.
  • the stress generated on the side surface 10C can be reduced.
  • the stress of the GIP glass substrate 10 manufactured according to the first embodiment was about half the stress of the glass substrate that was separated after the laminated wiring portions 81 and 82 were formed.
  • the stress of the glass substrate 10 of the GIP provided with the frame 20 manufactured by the second embodiment became about 1/7 of the stress of the glass substrate that was separated after the formation of the laminated wiring portions 81 and 82. ..
  • FIG. 17 is a cross-sectional view showing a configuration example of the GIP of the fourth embodiment.
  • the GIP according to the fourth embodiment has an opening 11 at the center of the glass substrate 10.
  • the opening 11 is provided in the central portion of the glass substrate 10 between the first surface 10A and the second surface 10B, and has a taper on the inner side surface.
  • a metal plate 120 is fitted in the opening 11.
  • the metal plate 120 is provided on the back surface side of the semiconductor chip 40, absorbs the heat generated in the semiconductor chip 40, and releases the heat from the second surface 10B side of the glass substrate 10. That is, the metal plate 120 functions as a heat sink of the semiconductor chip 40.
  • a highly thermally conductive material such as copper or silicon is used.
  • the side surface of the metal plate 120 has a taper having an inclination substantially equal to the inner side surface of the opening 11 so as to be along the inner surface of the opening 11.
  • An insulating film 65 is provided between the side surface of the metal plate 120 and the inner surface surface of the opening 11. Like the insulating films 62 and 90c, the insulating film 65 is formed by filling the resin material between the side surface of the metal plate 120 and the inner surface of the opening 11 at the same time as forming the insulating film 90a. Therefore, the insulating film 65 extends in a direction inclined with respect to the first and second surfaces 10A and 10B along the side surface of the metal plate 120 and the inner surface surface of the opening 11.
  • the insulating film 65 is made of the same material as the insulating films 90a, 90c, 62, and is continuously and seamlessly connected to the insulating films 90a, 90c, 62. As a result, the insulating film 65 can sufficiently protect the end portion of the opening 11 of the glass substrate 10.
  • the insulating film 65 is made of the same material as the insulating film 90b, and may be continuously and seamlessly connected. As a result, the insulating film 65 can more reliably protect the end portion of the opening 11 of the glass substrate 10. In addition, the stress on the glass substrate 10 is also reduced.
  • the fourth embodiment is effective when the stress applied to the glass substrate 10 differs between the first surface 10A and the second surface 10B due to differences in the film thickness, the number of layers, the material, etc. of the laminated wiring portions 81 and 82. be.
  • FIG. 18 is a cross-sectional view showing an example of a boundary portion between the opening 11 and the metal plate 120. It is assumed that the laminated wiring portion 81 is 20 ⁇ m, the laminated wiring portion 82 is 30 ⁇ m, and the insulating film 65 is 100 ⁇ m.
  • the laminated wiring portions 81 and 82 each include a metal film having the same pattern and an insulating film having the same pattern, each having the same thickness.
  • FIG. 19 is a graph showing the results of warpage analysis of the glass substrate 10 shown in FIG.
  • the inclination angle ⁇ of the taper is the inclination angle of the inner wall surface of the opening 11 on the glass substrate 10 side with respect to the second surface 10B having the relatively thick laminated wiring portion 82.
  • the warp is minimized when the inclination angle ⁇ is about 75 degrees. That is, if the inclination angle ⁇ of the taper of the opening 11 and the metal plate 120 is set to about 75 degrees, the warp applied to the glass substrate 10 is minimized.
  • the side surface of the metal plate 120 and the inner side surface of the opening 11 are tapered, and the insulating film 65 is filled along the taper. Thereby, the warp generated in the glass substrate 10 can be controlled and reduced.
  • the fourth embodiment may be the same as the corresponding configurations of the first embodiment. Therefore, the fourth embodiment can obtain the same effect as the first embodiment. Further, the fourth embodiment may be applied to either the second or third embodiment.
  • a part of the laminated wiring portions 81 and 82 or the metal films 92a and 92b may be used as an antenna for wireless communication.
  • FIG. 20 is a cross-sectional view showing an example of an application using GIP according to the above embodiment.
  • the GIP may be any of the above-mentioned first to fourth embodiments or a modification thereof.
  • the semiconductor chip 40 is a CMOS image sensor chip, and the light receiving surface is directed upward.
  • the semiconductor chip 40 is adhered on the GIP with an adhesive, and is electrically connected to a part of the wiring of the GIP by the bonding wire 50.
  • a fixed frame 101 is arranged around the semiconductor chip 40.
  • the fixing frame 101 is provided to fix the cover glass 102 at a predetermined position above the light receiving surface of the semiconductor chip 40.
  • the cover glass 102 protects the light receiving surface of the semiconductor chip 40 and allows incident light to pass through the light receiving surface.
  • the cover glass 102 may be a condenser lens.
  • the GIP according to the present embodiment can be used as a substrate of the CMOS image sensor.
  • FIG. 21 is a cross-sectional view showing another example of the application using GIP according to the above embodiment.
  • the GIP is basically any of the above-mentioned first to fourth embodiments or a modification thereof.
  • the CMOS image sensor chip 40, the signal processing chip 103, the power amplifier 104, and the antenna 105 are mounted on one GIP and are configured as one module. Therefore, the GIP has a relatively large size.
  • the metal plate 120 is embedded in the GIP below the CMOS image sensor chip 40. Below the power amplifier 104, a metal plate 121 is embedded in the GIP.
  • the arrangement of the semiconductor chip 40, the fixed frame 101, and the cover glass 102 is the same as in Application Example 1.
  • a metal plate 120 is fitted in the lower portion of the opening 11. In this way, the metal plate 120 is provided in the opening 11, and the semiconductor chip 40 is provided on the metal plate 120.
  • the metal plate 120 is in contact with the back surface of the semiconductor chip 40 via the wiring 83a and the metal pad 71, absorbs the heat generated in the semiconductor chip 40, and transfers the heat to the second surface 10B side of the glass substrate 10. Emit from.
  • the material of the wiring 83a and the metal pad 71 is interposed between the metal plate 120 and the semiconductor chip 40. Further, materials for the wiring 83b and the metal pad 72 are provided on the second surface 10B side of the metal plate 120.
  • the materials of the wirings 83a and 83b and the metal pads 71 and 72 are provided for the heat dissipation path.
  • the signal processing chip 103 is provided on the second surface 10B side and is electrically connected to the electrode pad 72.
  • the signal processing chip 103 performs arithmetic processing on a pixel signal that has been photoelectrically converted and AD-converted by the semiconductor chip 40.
  • GIP has an opening 111 in addition to the opening 11.
  • the metal plate 121 is fitted in the opening 111.
  • the power amplifier 104 is provided under the metal plate 121 in order to amplify a signal or the like received by the antenna 105. In this way, the metal plate 121 is provided in the opening 111.
  • the metal plate 121 is in contact with the back surface of the power amplifier 104 via the wiring 83b and the metal pad 72, absorbs the heat generated in the power amplifier 104, and transfers the heat to the first surface 10A side of the glass substrate 10. Emit from.
  • the material of the wiring 83b and the metal pad 72 is interposed between the metal plate 121 and the power amplifier 104.
  • the material of the wiring 83a and the metal pad 71 is provided on the first surface 10A side of the metal plate 121.
  • the materials of the wirings 83a and 83b and the metal pads 71 and 72 are provided for the heat dissipation path.
  • the antenna 105 is provided on the first surface 10A side of the GIP.
  • the antenna 105 is provided to receive an external signal and transmit an internal signal.
  • the antenna 105 is configured by providing a metal wiring 105a that functions as an antenna element on a glass substrate.
  • GIP is characterized by low power loss of high frequency signals. Therefore, it is advantageous to mount, for example, an antenna for 5G as in Application Example 2.
  • the GIP according to the present embodiment can also be used as the substrate of the module of the CMOS image sensor.
  • the semiconductor device according to the present embodiment is advantageous in terms of space saving and low power loss.
  • the insulating film Before forming the metal films 83a_1, 83b_1, 61, the insulating film may be formed in the first surface 10A, the second surface 10B, and the via V1 of the glass substrate 10.
  • an insulating material such as an epoxy resin may be used.
  • metal films 83a_1, 83b_1, 61 are formed on the surface of the insulating film in the first surface 10A, the second surface 10B, and the via V1 of the glass substrate 10.
  • the metal films 83a_1, 83b_1, 61 are processed by using the laser processing technique.
  • the glass substrate 10 is separated into pieces by the dicing process.
  • the glass substrate 10 is arranged on the frame 20, and the wiring layers 81 and 82 are formed.
  • the metal films 83a_1, 83b_1, 61 are formed on the insulating film without directly contacting the glass substrate 10.
  • the insulating films 90a and 90b can seamlessly and continuously cover the first surface 10A, the second surface 10B, and the side surface 10C of the glass substrate 10. Therefore, the first modification can obtain the effect of the first embodiment.
  • the insulating film may be formed on the metal films 83a_1, 83b_1, 61 before the dicing step.
  • an insulating film is formed on the metal films 83a_1, 83b_1, 61.
  • the insulating film is also embedded in the via V1 and also covers the metal film 61.
  • the glass substrate 10 is fragmented by the dicing process.
  • the glass substrate 10 is arranged on the frame 20, and the wiring layers 81 and 82 are formed.
  • the insulating films 90a and 90b embedded between the frame 20 and the glass substrate 10 are different from the insulating films covering the metal films 83a_1, 83b_1 and 61 and are not continuous.
  • the insulating films 90a and 90b can seamlessly and continuously cover the first surface 10A, the second surface 10B, and the side surface 10C of the glass substrate 10. Therefore, in the second modification, the effect of the first embodiment can be obtained.
  • FIG. 22 is a cross-sectional view showing a configuration example of the semiconductor device according to the fifth embodiment.
  • the GIP glass substrate 10 is fastened to the housing 300 provided with the lens group 310 by screws 320 as fasteners.
  • the glass substrate 10 is provided with a fastening hole 330 for passing the screw 320 through.
  • the fastening hole 330 is provided so as to penetrate the glass substrate 10 between the first surface 10A and the second surface 20B.
  • a filler 340 is filled between the fastening hole 330 and the screw 320.
  • the screw 320 penetrates the filler 340 in the fastening hole 330 and is fastened to the housing 300 to fix the glass substrate 10 to the housing 300.
  • an insulating material such as resin is used for the filler 340.
  • the frame 20 is adhered to the side surface of the glass substrate 10 with an adhesive 350.
  • the housing 300 has a substantially rectangular tubular shape so as to surround the semiconductor chip 40.
  • a lens group 310 is provided above the semiconductor chip 40 of the housing 300. The light that has passed through the lens group 310 is incident on the semiconductor chip 40 as a CIS or the like.
  • the fastening hole 330 can be formed by irradiating a laser beam to alter the glass substrate 10 and etching the altered portion with a hydrofluoric acid solution or the like. Alternatively, the fastening hole 330 may be formed by scraping the glass substrate 10 using laser ablation.
  • the GIP is directly fastened to the housing 300, and the end portion of the housing 300 is arranged on the GIP and is in contact with the GIP.
  • the GIP can be fastened to the housing 300 without impairing the characteristics of the glass substrate 10, such as high flatness, small warpage, and small tilt.
  • the contact surface B300 between the housing 300 and the GIP serves as an optical axis reference surface between the optical axis of the lens group 310 and the optical axis of the semiconductor chip 40.
  • the optical axis reference plane is a contact surface having a large influence because the optical axis of the lens group 310 and the optical axis of the semiconductor chip 40 are substantially aligned with each other.
  • the optical axis of the lens group 310 and the optical axis of the semiconductor chip 40 are processed by processing the surfaces of the housing 300 and the GIP facing the contact surface B300 with high accuracy. Can be almost matched with.
  • the configuration of the GIP, the fixed frame 101, the cover glass 102, and the semiconductor chip 40 may be the same as that of either the above embodiment or the above modification.
  • the GIP, the semiconductor chip 40, and the lens group 310 may be configured as an integrated module.
  • this module can be incorporated into a product such as a camera while keeping the optical axes of the semiconductor chip 40 and the lens group 310 substantially aligned.
  • FIG. 23 is a schematic plan view showing a configuration example of the semiconductor device according to the fifth embodiment.
  • the plane layout of the fastening hole 330 will be described with reference to FIG. 23.
  • FIG. 22 is a cross section taken along the line AA of FIG. 23.
  • three fastening holes 330 are provided in the glass substrate 10.
  • the fastening hole 330 is provided in the contact surface B300 between the housing 300 and the GIP.
  • the fastening holes 330 are unevenly arranged on one side of the glass substrate 10, resonance or abnormal vibration may be induced when micro-vibration propagates to the GIP. In this case, vibration may propagate to the semiconductor chip 40 and components mounted on the GIP and cause damage.
  • the plurality of fastening holes 330 are arranged so that their centers of gravity are in the semiconductor chip 40 (overlapping) in the plane layout viewed from the Z direction. By arranging the fastening holes 330 substantially evenly in this way, it is possible to suppress damage to the semiconductor chips 40 and components mounted on the GIP.
  • the number of screws 320 and fastening holes 330 is not limited to three, and any number may be used as long as it is two or more. However, as described above, it is preferable that the screws 320 and the fastening holes 330 are arranged substantially evenly on the contact surface B300.
  • FIG. 24 is a cross-sectional view showing a configuration example of the semiconductor device according to the sixth embodiment.
  • the GIP glass substrate 10 is fastened to the mounting board 400 with screws 320, and the mounting board 400 is fastened to the housing 300 provided with the lens group 310 with screws 321 as fasteners. .. That is, the GIP is fixed to the housing 300 via the mounting board 400.
  • the mounting board 400 is a wiring board in which a plurality of wiring layers 410 and a plurality of insulating layers 420 are laminated.
  • a metal material such as copper is used.
  • an insulating material such as a glass epoxy resin is used.
  • the insulating layer 420 is provided in the region of the mounting board 400 that the housing 300 contacts, but the wiring layer 410 is not provided. As a result, the screw 321 can penetrate the mounting board 400 without contacting the wiring layer 410.
  • the screw 321 penetrates the region of the insulating layer 420 of the mounting board 400 and is fastened to the housing 300.
  • the configuration of the GIP itself may be the same as that of the fifth embodiment.
  • the screw 320 penetrates the fastening hole 330 in the ⁇ Z direction and is fastened to the mounting substrate 400.
  • the region of the mounting substrate 400 corresponding to the fastening hole 330 is also provided with the insulating layer 420, but is not provided with the wiring layer 410.
  • the screws 320 can be fastened to the mounting board 400 without coming into contact with the wiring layer 410.
  • the contact surface B300 between the housing 300 and the mounting substrate 400 serves as the optical axis reference surface.
  • the semiconductor chip 40 mounted on the front surface of the GIP and the back surface of the GIP (that is, the front surface of the mounting substrate 400) are in a state where the parallelism is maintained. .. Therefore, by processing the surfaces of the housing 300 and the mounting substrate 400 facing the contact surface B300 with high accuracy, the optical axis of the lens group 310 and the optical axis of the semiconductor chip 40 can be substantially aligned with each other.
  • the configuration of the GIP, the fixed frame 101, the cover glass 102, and the semiconductor chip 40 may be the same as that of either the above embodiment or the above modification.
  • the GIP, the semiconductor chip 40, and the lens group 310 may be configured as an integrated module.
  • this module can be incorporated into a product such as a camera while keeping the optical axes of the semiconductor chip 40 and the lens group 310 substantially aligned.
  • FIG. 25 is a cross-sectional view showing a fastening portion of the fifth embodiment.
  • the fastening hole 330 is provided on the contact surface B330 between the housing 300 and the GIP. Further, the width W330 of the fastening hole 330 is preferably larger than the width W320 of the head of the screw 320. That is, as shown in FIGS. 23 and 25, the fastening hole 330 is formed larger than the outer edge of the head of the screw 320 in a plan view seen from the Z direction (the fastening direction of the screw 320). As a result, the glass substrate 10 does not exist directly under the head of the screw 320, and the head of the screw 320 presses the filler 340 but does not directly press the glass substrate 10 at the time of fastening. As a result, it is possible to prevent the glass substrate 10 from being damaged by the load caused by fastening the screws 320. It is preferable that the relationship between the fastening hole 330 and the screw 320 of the sixth embodiment is the same.
  • FIG. 26 is a cross-sectional view showing a configuration example of the semiconductor device according to the seventh embodiment.
  • FIG. 27 is a schematic plan view showing a configuration example of the semiconductor device according to the seventh embodiment.
  • FIG. 26 shows a cross section along line BB of FIG. 27.
  • the fastening hole 330 is connected to the outside on the side surface of the glass substrate 10, and serves as a notch portion 331 for fastening.
  • the notch portion 331 is a region recessed from the side surface of the glass substrate 10 toward the inside in the XY plane.
  • a frame 20 is provided inside the recess of the notch 331.
  • the frame 20 and the glass substrate 10 are adhered to each other by an adhesive 350.
  • the screw 320 penetrates the frame 20 in the notch 331 and is fastened to the housing 300.
  • the notch portion 331 may be formed in this way.
  • the cutout portion 331 preferably has a smoothly continuous outer edge without having a corner, as shown in FIG. 27.
  • the strength of the notch portion 331 can be maintained.
  • the number of notch portions 331 is not limited to three, and may be any number of two or more. However, considering the strength of the glass substrate 10, it is preferable to reduce the number of notches 331 as much as possible and make the contact portion with the frame 20 as small as possible.
  • the notch portions 331 are preferably arranged substantially evenly on the contact surface B300 between the GIP and the housing 300. Even with such a notch portion 331, the effect of the present disclosure is not lost.
  • the fastening hole 330 and the notch 331 may be mixed.
  • FIG. 28 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the seventh embodiment.
  • the six notches 331 are arranged line-symmetrically or point-symmetrically with respect to the center line or the center of the glass substrate 10.
  • the notch portion 331 can be provided without impairing the characteristics such as the flatness of the glass substrate 10.
  • the screws 320 are fastened to the three notch portions 331 out of the six notch portions 331.
  • the size of the notch 331 of the glass substrate 10 is preferably the same, but the size may be changed as necessary in consideration of the overall balance.
  • the seventh embodiment and the present modification may be applied to the sixth embodiment.
  • FIG. 29 is a cross-sectional view showing a configuration example of the semiconductor device according to the eighth embodiment.
  • FIG. 30 is a plan view showing a configuration example of the semiconductor device according to the eighth embodiment.
  • the frame 25 is provided between the side surface of the glass substrate 10 and the frame 20.
  • the frame 25 as the second frame is provided directly below the housing 300, and is provided for fastening the GIP to the housing 300 with screws 320.
  • a material other than glass is used for the frame 25.
  • a metal material such as stainless steel is used when high rigidity is required, an aluminum alloy or titanium alloy is used when weight reduction is required, and a copper alloy or the like is used when high thermal conductivity is required. Is used.
  • a fastening hole 330 through which the screw 320 is passed is provided in the frame 25.
  • three fastening holes 330 are provided in the frame 25, but the number of fastening holes 330 is not limited. Further, it is preferable that the fastening holes 330 are arranged substantially evenly in the frame 25.
  • the frame 25 is adhered to the side surface of the glass substrate 10 with an adhesive 350.
  • the frame 20 is similarly adhered to the outer surface of the frame 25 with an adhesive 350.
  • the frame 25 is configured as a part of the GIP, consideration must be given to bring the coefficient of linear expansion and the like closer to the glass substrate 10.
  • the relationship between the linear expansion coefficients of the glass substrate 10, the frame 25, and the housing 300 is preferably glass substrate 10 ⁇ frame 25 ⁇ housing 300, or housing 300 ⁇ frame 25 ⁇ glass substrate 10.
  • the coefficient of thermal expansion at the fastening portion from the glass substrate 10 to the housing 300 is configured to gradually change, so that the stress of the entire module is reduced.
  • the frame 25 may also have a function of protecting the side surface of the glass substrate 10. In this case, the frame 20 may be omitted. However, this package is made into individual pieces through a dicing step of cutting the resin frame 20 in the manufacturing process. Therefore, when the frame 25 is made of a metal material or the like that cannot be diced, it is preferable that the frame 20 is provided in addition to the frame 25.
  • FIG. 31 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the eighth embodiment.
  • a heat radiating portion 360 that is fastened and contacts with a screw 320 is provided at the bottom of the GIP.
  • the heat radiating portion 360 is fastened to the second surface 10B side of the glass substrate 10 by screws 320.
  • the screw 320 fastens the heat radiating portion 360 to the GIP together with the fastening of the GIP and the housing 300.
  • a material such as copper or aluminum is used as a material having high thermal conductivity.
  • the heat of the housing 300 and the GIP can be exhausted from the heat radiating unit 360 via the screws 320 and the like.
  • the heat of the GIP is transferred to the heat radiating unit 360 via the laminated wiring portions 81 and 82, and can be efficiently exhausted from the heat radiating unit 360.
  • FIG. 32 is a cross-sectional view showing a configuration example of the semiconductor device according to the ninth embodiment.
  • the GIP glass substrate 10 is fastened to the substrate 401 with screws 320, and the substrate 401 is fastened to the housing 300 including the lens group 310 with screws 321. That is, the GIP is fixed to the housing 300 via the substrate 401.
  • the substrate 401 is a plate-shaped substrate having excellent heat dissipation, flatness, parallelism, and rigidity.
  • the substrate 401 for example, copper, aluminum, tungsten, molybdenum, niobium, titanium, alloys containing these metals, and alloys such as stainless steel, duralumin, Invar, Kovar, and brass are used.
  • the glass substrate 10 is fastened to the substrate 401 with screws 320 via the frame 25 and comes into close contact with the substrate 401.
  • the substrate 401 is fastened to the housing 300 via the screws 321 and is brought into close contact with the housing 300, so that the rigidity and heat dissipation can be further improved.
  • the screw 321 penetrates the substrate 401 and is fastened to the housing 300.
  • the configuration of the GIP itself may be the same as that of the eighth embodiment.
  • the screw 320 penetrates the frame 25 in the ⁇ Z direction and is fastened to the substrate 401.
  • the substrate 401 and GIP may be fixed via an adhesive or the like having a high thermal conductivity.
  • FIG. 33 is a cross-sectional view showing a configuration example of the semiconductor device according to the tenth embodiment.
  • FIG. 34 is a schematic plan view showing a configuration example of the semiconductor device according to the tenth embodiment.
  • the electronic component 110 is built in the glass substrate 10 of the GIP.
  • a through hole (cavity) 500 is provided directly below the semiconductor chip 40 of the glass substrate 10, and the electronic component 110 is arranged in the through hole 500.
  • the through hole 500 is provided at the center of the glass substrate 10 so as to penetrate the glass substrate 10 between the first surface 10A and the second surface 20B.
  • the through hole 500 is formed to have a size capable of accommodating the electronic component 110.
  • the space of the through hole 500 other than the electronic component 110 is filled with the insulating film 510.
  • the insulating film 510 may be made of the same material as the insulating films 62 and 90c, and may be embedded in the space of the through hole 500 in the same process as the formation of the insulating films 62 and 90c.
  • the through hole 500 can be formed by irradiating a laser beam to alter the glass substrate 10 and etching the altered portion with a hydrofluoric acid solution or the like.
  • the through hole 500 may be formed by scraping the glass substrate 10 using laser ablation.
  • the upper surface of the electronic component 110 is aligned with the first surface 10A of the glass substrate 10. Further, the electronic component 110 is connected to any of the wirings of the laminated wiring portion 81 on the first surface 10A side of the glass substrate 10. As a result, electric power can be supplied to the electronic component 110 from the outside via the wiring of the laminated wiring portion 81, a control signal can be given to the electronic component 110, or data can be output from the electronic component 110.
  • Other configurations of the GIP of the tenth embodiment may be similar to the corresponding configurations of any of the above embodiments or modifications. In the tenth embodiment, the presence or absence of the frame 20 does not matter.
  • the electronic component 110 may be, for example, either an active component or a passive component.
  • the electronic component 110 is, for example, as an active component, DSP (Digital Signal Processor), DRAM (Dynamic Random Access Memory), SRAM (Static RAM), MRAM (Magnetoresistive RAM), FPGA (Field-Programmable Gate Array) gyro sensor, acceleration.
  • a sensor, an inertial measurement unit (IMU (Inertial Measurement Unit)), etc. may be used.
  • the electronic component 110 may be, for example, a chip capacitor, a chip inductor, a thin film capacitor, or the like as a passive component.
  • the wiring distance between the electronic component 110 and the semiconductor chip 40 is shortened. This speeds up the operation of the entire package and reduces noise. For example, when the semiconductor chip 40 or the electronic component 110 includes a capacitor, the noise of the capacitor is reduced. When the semiconductor chip 40 or the electronic component 110 includes a CPU, the operation of the CPU is speeded up. When the semiconductor chip 40 or the electronic component 110 includes an IMU, the detection accuracy of the IMU is improved.
  • the electronic component 110 is arranged in the glass substrate 10, the size of the package is reduced.
  • the degree of freedom is high when installing a heat sink or the like on the GIP.
  • the module manufacturing method according to the tenth embodiment is as follows. The process shown in FIGS. 8 to 12 is performed. At this time, the glass substrate 10 and the frame 20 are mounted on the support substrate (support tape) 502. Further, a through hole 500 is formed in the central portion of the glass substrate 10.
  • FIG. 35 is a cross-sectional view showing a method of manufacturing a semiconductor device according to the tenth embodiment.
  • the first surface 10A of the glass substrate 10 is arranged toward the support substrate 502 side. Therefore, at this stage, the surface of the electronic component 110 is substantially flush with the first surface 10A of the glass substrate 10.
  • the resin material described with reference to FIG. 13 embeds the via V1 and the like, and also embeds the inside of the through hole 500. That is, the insulating film 510 is formed at the same time as the insulating films 62 and 90c.
  • the electronic component 110 is resin-sealed with the insulating film 510 while its surface is aligned with the first surface 10A of the glass substrate 10.
  • the laminated wiring portion 81 formed thereafter can easily connect the terminal of the electronic component 110 and the wiring on the first surface 10A of the glass substrate 10.
  • the module according to the tenth embodiment is completed through the steps described with reference to FIGS. 13 to 15 or 16.
  • FIG. 36 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the tenth embodiment.
  • one surface of the electronic component 110 is aligned with the second surface 10B of the glass substrate 10. Further, the electronic component 110 is connected to any of the wirings of the laminated wiring portion 82 on the second surface 10B side of the glass substrate 10.
  • Other configurations of this modification may be the same as the corresponding configurations of the tenth embodiment. Therefore, this modification can obtain the same effect as that of the tenth embodiment.
  • the direction of the glass substrate 10 shown in FIG. 35 may be turned upside down, and the second surface 10B may be manufactured toward the support substrate 502.
  • the bottom surface of the electronic component 110 is substantially flush with the second surface 10B of the glass substrate 10.
  • the laminated wiring portion 82 formed thereafter can easily connect the terminal of the electronic component 110 and the wiring on the second surface 10B of the glass substrate 10.
  • FIG. 37 is a cross-sectional view showing a configuration example of the semiconductor device according to the eleventh embodiment.
  • the plan view of the eleventh embodiment may be the same as that of FIG. 34.
  • a counterbore (recess) 501 is provided directly below the semiconductor chip 40 of the glass substrate 10, and the electronic component 110 is arranged in the counterbore 501.
  • the counterbore 501 is provided on the first surface 10A of the glass substrate 10, does not penetrate the glass substrate 10, and has a bottom.
  • the counterbore 501 is formed in a size that can accommodate the electronic component 110.
  • the space inside the counterbore 501 other than the electronic component 110 is filled with the insulating film 510.
  • the counterbore 501 can be formed by irradiating a laser beam to alter the glass substrate 10 and etching the altered portion with a hydrofluoric acid solution or the like.
  • the counterbore 501 may be formed by scraping the glass substrate 10 using laser ablation.
  • the upper surface of the electronic component 110 is aligned with the first surface 10A of the glass substrate 10. Further, the electronic component 110 is connected to any of the wirings of the laminated wiring portion 81 on the first surface 10A side of the glass substrate 10.
  • Other configurations of the GIP of the eleventh embodiment may be similar to the corresponding configurations of the tenth embodiment. Therefore, the eleventh embodiment can obtain the same effect as the tenth embodiment.
  • the module manufacturing method according to the eleventh embodiment is as follows. The process shown in FIGS. 8 to 12 is performed. At this time, the glass substrate 10 and the frame 20 are mounted on the support substrate (support tape) 502. Further, a counterbore 501 is formed in the central portion of the glass substrate 10. As shown in FIG. 38, the glass substrate 10 is arranged on the support substrate 502 with the counterbore 501 facing upward.
  • FIG. 38 is a cross-sectional view showing a method of manufacturing a semiconductor device according to the eleventh embodiment.
  • the electronic component 110 is mounted and adhered to the counterbore 501.
  • the counterbore 501 is formed so that the surface of the electronic component 110 is substantially flush with the first surface 10A of the glass substrate 10.
  • the resin material described with reference to FIG. 13 embeds the via V1 and the like, and also embeds the inside of the counterbore 501.
  • the electronic component 110 is resin-sealed with its surface aligned with the first surface 10A of the glass substrate 10. As a result, the laminated wiring portion 81 formed thereafter can easily connect the terminal of the electronic component 110 and the wiring on the first surface 10A of the glass substrate 10.
  • FIG. 39 is a cross-sectional view showing a configuration example of the semiconductor device according to the twelfth embodiment.
  • FIG. 40 is a plan view showing a configuration example of the semiconductor device according to the twelfth embodiment.
  • a plurality of electronic components 110 are built in the through holes 500 of the glass substrate 10. By changing the size of the through hole 500 in this way, a plurality of electronic components 110 may be incorporated in the through hole 500.
  • the upper surfaces of the plurality of components 110 can be formed on the glass substrate 10 by manufacturing in the same manner as in the tenth embodiment. It can be almost flush with the first surface 10A (or the second surface 10B). As a result, a plurality of electronic components 110 having different areas and heights (thicknesses) can be arranged in the through hole 500 and connected to the laminated wiring portion 81 (or 82).
  • twelfth embodiment may be the same as the corresponding configurations of the tenth embodiment. Thereby, the twelfth embodiment can obtain the same effect as the tenth embodiment.
  • FIG. 41 is a cross-sectional view showing a configuration example of the semiconductor device according to the thirteenth embodiment.
  • the plan view of the thirteenth embodiment may be the same as that of FIG. 40.
  • a plurality of counterbore 501s are provided directly below the semiconductor chip 40 of the glass substrate 10, and a plurality of electronic components 110 are arranged in individual counterbore 501s. By providing the plurality of counterbore 501s in this way, the plurality of electronic components 110 may be incorporated in the glass substrate 10.
  • the depths of the plurality of counterbore 501s are set according to the thickness of each electronic component 110. It is preferable to do so. As a result, the upper surfaces of the plurality of components 110 can be aligned substantially flush with the first surface 10A of the glass substrate 10.
  • the electronic component 110 when the electronic component 110 is a gyro sensor, it is preferable that the electronic component 110 is arranged directly under the semiconductor chip 40 along the central axis of the semiconductor chip 40. This improves the detection accuracy of the angular velocity of the gyro sensor.
  • a moving object such as a drone or a car may vibrate at several hundred Hz.
  • the output signal (particularly, angular velocity) from the gyro sensor as the electronic component 110 needs to be corrected at several hundred Hz, and high-precision correction processing is required.
  • NS By arranging the electronic component 110 directly below the semiconductor chip 40 so as to align with its central axis as in the present disclosure, correction processing such as angular velocity becomes relatively easy.
  • the gyro sensor when the gyro sensor is arranged at a position deviated from the central axis of the semiconductor chip 40, it is necessary to arrange a plurality of gyro sensors around the semiconductor chip 40. However, the number of gyro sensors can be reduced by arranging the electronic component 110 directly below the semiconductor chip 40 along the central axis as described in the present disclosure.
  • FIG. 42 is a cross-sectional view showing a configuration example of the semiconductor device according to the 14th embodiment.
  • FIG. 43 is a schematic plan view showing a configuration example of the semiconductor device according to the 14th embodiment.
  • the electronic component 110 is built in the frame 20 of the GIP.
  • the frame 20 is provided with a through hole (cavity) 500, and the electronic component 110 is arranged in the through hole 500.
  • the through hole 500 is provided so as to penetrate between the third surface 20A and the fourth surface 20B of the frame 20.
  • the through hole 500 is formed in a size that can accommodate the electronic component 110.
  • the space of the through hole 500 other than the electronic component 110 is filled with the insulating film 510.
  • the insulating film 510 may be made of the same material as the insulating films 62 and 90c, and may be embedded in the space of the through hole 500 in the same process as the formation of the insulating films 62 and 90c.
  • the through hole 500 may be formed by cutting the frame 20 using laser ablation.
  • the upper surface of the electronic component 110 is aligned with the third surface 20A of the frame 20. Further, the electronic component 110 is connected to any of the wirings of the laminated wiring portion 81 on the third surface 20A side of the frame 20. As a result, electric power can be supplied to the electronic component 110 from the outside via the wiring of the laminated wiring section 81 to give a control signal to the electronic component 110, or data can be output from the electronic component 110.
  • Other configurations of the 14th embodiment may be the same as the corresponding configurations of the 10th embodiment.
  • the electronic component 110 is not provided directly under the semiconductor chip 40, the size of the package can be reduced. In addition, there is a high degree of freedom in the installation of heat sinks and the like.
  • the frame 20 having the through hole 500 is mounted on the support substrate 502, and the electronic component 110 is mounted on the support substrate 502 in the through hole 500. Subsequent steps may be the same as the manufacturing steps of the tenth embodiment.
  • FIG. 44 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the 14th embodiment.
  • one surface of the electronic component 110 is aligned with the fourth surface 20B of the frame 20. Further, the electronic component 110 is connected to any of the wirings of the laminated wiring portion 82 on the fourth surface 20B side of the frame 20.
  • Other configurations of this modification may be the same as the corresponding configurations of the 14th embodiment. Therefore, this modification can obtain the same effect as that of the 14th embodiment.
  • FIG. 45 is a cross-sectional view showing a configuration example of the semiconductor device according to the fifteenth embodiment.
  • the plan view of the fifteenth embodiment may be the same as that of FIG. 43.
  • the frame 20 is provided with a counterbore (recess) 501, and the electronic component 110 is arranged in the counterbore 501.
  • the counterbore 501 is provided on the third surface 20A of the frame 20, does not penetrate the frame 20, and has a bottom.
  • the counterbore 501 is formed in a size that can accommodate the electronic component 110.
  • the space inside the counterbore 501 other than the electronic component 110 is filled with the insulating film 510.
  • the counterbore 501 may be formed by scraping the frame 20 using laser ablation.
  • the upper surface of the electronic component 110 is aligned with the third surface 20A of the frame 20. Further, the electronic component 110 is connected to any of the wirings of the laminated wiring portion 81 on the third surface 20A side of the frame 20.
  • Other configurations of the GIP of the fifteenth embodiment may be similar to the corresponding configurations of the fourteenth embodiment. Therefore, the fifteenth embodiment can obtain the same effect as the fourteenth embodiment.
  • the frame 20 having the counterbore 501 is mounted on the support substrate 502, and the electronic component 110 is mounted in the counterbore 501.
  • Other steps may be the same as the manufacturing steps of the 14th embodiment.
  • FIG. 46 is a cross-sectional view showing a configuration example of the semiconductor device according to the 16th embodiment.
  • FIG. 47 is a plan view showing a configuration example of the semiconductor device according to the 16th embodiment.
  • a plurality of electronic components 110 are built in the through hole 500 of the frame 20. By changing the size of the through hole 500 in this way, a plurality of electronic components 110 may be incorporated in the through hole 500.
  • the upper surfaces of the plurality of components 110 can be formed on the upper surface of the frame 20 by manufacturing in the same manner as in the 14th embodiment. It can be almost flush with the three surfaces 20A (or the fourth surface 20B). As a result, a plurality of electronic components 110 having different areas or heights (thicknesses) can be arranged in the through hole 500 and connected to the laminated wiring portion 81 (or 82).
  • the 16th embodiment may be combined with the 15th embodiment.
  • a plurality of electronic components 110 having different heights or areas can be incorporated in the counterbore 501 of the frame 20.
  • FIG. 48 is a cross-sectional view showing a configuration example of the semiconductor device according to the 17th embodiment.
  • FIG. 49 is a plan view showing a configuration example of the semiconductor device according to the 17th embodiment.
  • the heat radiating member 122 is built in the through hole 500 of the glass substrate 10, and the electronic component 110 is built in the through hole (second through hole) 600 provided in the heat radiating member 122. There is.
  • the heat radiating member 122 is formed in a size that can be accommodated in the through hole 500, and is provided with a through hole 600 so that the electronic component 110 can be accommodated.
  • the outer edge of the heat radiating member 122 When viewed from the Z direction, the outer edge of the heat radiating member 122 has a shape substantially similar to, for example, the through hole 500, and is smaller than the through hole 500, as shown in FIG. 49.
  • the through hole 600 of the heat radiating member 122 has a shape substantially similar to that of the electronic component 110, and is larger than that of the electronic component 110. Therefore, the heat radiating member 122 is formed into a frame shape when viewed from the Z direction.
  • the height (thickness) of the heat radiating member 122 in the Z direction may be substantially the same as the height (thickness) of the glass substrate 10 or may be slightly lower (thinner).
  • a highly thermally conductive material such as copper or silicon is used.
  • the through hole 600 of the heat radiating member 122 may be formed by using a lithography technique and an etching technique. Alternatively, the through hole 600 of the heat radiating member 122 may be formed by scraping the heat radiating member 122 by using laser ablation.
  • a frame 20 having a through hole 500 is mounted on a support substrate 502, and a heat radiating member 122 having a through hole 600 is mounted on a support substrate 502 in the through hole 500. Further, the electronic component 110 is mounted on the support substrate 502 in the through hole 600. Subsequent steps may be the same as the manufacturing steps of the tenth embodiment.
  • the heat radiating member 122 can quickly transfer the heat of the semiconductor chip 40 and the electronic component 110 to the second surface 10B side of the glass substrate 10 and exhaust the heat. Further, when the heat radiating member 122 is made of silicon, the difference in the selective expansion coefficient between the heat radiating member 122 and the glass substrate 10 is small. As a result, warpage of the package is suppressed, leading to improvement in reliability.
  • the frame 20 may be omitted.
  • FIG. 50 is a cross-sectional view showing a configuration example of the semiconductor device according to the eighteenth embodiment.
  • the plan view of the eighteenth embodiment may be the same as that of FIG. 49.
  • the heat radiating member 122 is provided with a counterbore (recess) 601 and the electronic component 110 is arranged in the counterbore (second counterbore) 601.
  • the counterbore 601 does not penetrate the heat radiating member 122 and has a bottom.
  • the counterbore 601 is formed in a size that can accommodate the electronic component 110.
  • the space inside the counterbore 601 other than the electronic component 110 is filled with the insulating film 510.
  • the counterbore 601 may be formed by a lithography technique and an etching technique, or may be formed by using laser ablation.
  • the 18th embodiment may be the same as the corresponding configurations of the 17th embodiment. Therefore, the 18th embodiment can obtain the same effect as the 17th embodiment. Further, according to the eighteenth embodiment, the heat radiating member 122 is provided so as to cover the side portion and the bottom portion of the electronic component 110. Therefore, the heat dissipation function of the heat dissipation member 122 is improved. In the 18th embodiment, the frame 20 may be omitted.
  • a plurality of electronic components 110 may be provided in the through hole 600 or the counterbore 601.
  • FIG. 51 is a cross-sectional view showing an example of the semiconductor device according to the 19th embodiment.
  • the GIP may be either the above embodiment or a modification thereof.
  • the fixed frame 101 is made of glass.
  • the fixed frame (glass frame) 101 is provided so as to surround the semiconductor chip 40, and has a substantially rectangular cylindrical shape. Further, a part of the insulating films 85a and 90a on the first surface 10A of the glass substrate 10 has been removed, and one end of the fixed frame 101 is directly connected to the first surface 10A of the glass substrate 10.
  • glass of the same type as the glass substrate 10 or a glass material having a linear expansion coefficient close to that is used.
  • the cover glass 102 is connected to the other end of the fixed frame 101 and is provided so as to cover the upper side of the semiconductor chip 40.
  • the cover glass 102 for example, a glass of the same type as the glass substrate 10 or a glass material having a linear expansion coefficient close to that is used. It is preferable that the same material is used for the fixed frame 101 and the cover glass 102.
  • the fixed frame 101 and the glass substrate 10 are significantly different, even if the linear expansion coefficients of the semiconductor chip 40 and the glass substrate 10 are brought close to each other to reduce the warp, the fixed frame 101 and the glass substrate 10 are used. Due to the difference in the coefficient of linear expansion line from 10, the entire package is warped.
  • the fixed frame 101 is made of a glass material having the same or close to the coefficient of linear expansion of the glass substrate 10. Thereby, the warp of the package due to the fixed frame 101 can be suppressed.
  • a light-shielding film 200 is provided on a part of the surfaces of the fixed frame 101 and the cover glass 102.
  • the light-shielding film 200 is provided to block unnecessary light in the semiconductor chip 40 such as CIS.
  • the forming region of the light-shielding film 200 may be arbitrarily set according to the purpose.
  • a material having a low surface reflectance such as a light-shielding metal material such as chromium or a light-shielding resin, is used.
  • the fixed frame 101 and the cover glass 102 are formed as follows. First, a flat plate-shaped substantially quadrangular glass substrate is prepared, and the central region of the glass substrate is irradiated with laser light to change the quality of the glass substrate. By etching the altered portion with a hydrofluoric acid solution or the like, the central region is hollowed out and penetrated to form a frame-shaped fixed frame 101. Alternatively, laser ablation may be used to scrape the glass substrate.
  • the fixed frame 101 is adhered to the cover glass 102 using an adhesive or the like.
  • a protective film is attached to the surface of the fixed frame 101 and the cover glass 102 where the light-shielding film 200 is not provided. Then, the light-shielding film 200 is vapor-deposited on the surfaces of the fixed frame 101 and the cover glass 102. By peeling the protective film from the fixed frame 101 and the cover glass 102, the light-shielding film 200 deposited on the protective film is removed together with the protective film. As a result, the light-shielding film 200 is formed in the desired regions of the fixed frame 101 and the cover glass 102.
  • a part of the insulating films 85a and 90a of the GIP on which the semiconductor chip 40 is mounted is trimmed by laser light or the like.
  • the outer end portion of the glass substrate 10 corresponding to the end portion of the fixed frame 101 is exposed from the insulating films 85a and 90a (wiring layer 81).
  • the end of the fixed frame 101 is directly bonded to the glass substrate 10.
  • an adhesive may be used, or an adhesive method such as frit glass or chemical bond may be used.
  • the fixed frame 101 may be adhered to the insulating films 85a and 90a (wiring layer 81) without trimming the glass substrate 10.
  • FIG. 52 is a cross-sectional view showing an example of the semiconductor device according to the twentieth embodiment.
  • the 20th embodiment is different from the 19th embodiment in that the fixed frame 101 and the cover glass 102 are integrally formed of the same material.
  • adhesion between the fixed frame 101 and the cover glass 102 becomes unnecessary, and the number of parts can be reduced.
  • Other configurations of the 20th embodiment may be the same as the corresponding configurations of the 19th embodiment. Therefore, the 20th embodiment can obtain the same effect as the 19th embodiment.
  • the cover glass 102 since the fixed frame 101 and the cover glass 102 are integrally formed, they are simply referred to as the cover glass 102.
  • the cover glass 102 is formed as follows. First, a flat plate-shaped substantially quadrangular glass substrate is prepared, and the central region of the glass substrate is irradiated with laser light to change the quality of the glass substrate. At this time, the intensity of the laser beam is adjusted so as to change the quality to the middle of the thickness of the glass substrate. Next, the central region is hollowed out by etching the altered portion of the glass substrate with a hydrofluoric acid solution or the like to form a countersunk cover glass 102. At this time, the central region of the cover glass 102 is hollowed out in a concave shape but does not penetrate. Alternatively, laser ablation may be used to scrape the glass substrate.
  • a protective film is attached to a region of the surface of the cover glass 102 where the light-shielding film 200 is not provided. Then, the light-shielding film 200 is vapor-deposited on the surface of the cover glass 102. By peeling the protective film from the fixed frame 101 and the cover glass 102, the light-shielding film 200 deposited on the protective film is removed together with the protective film. As a result, the light-shielding film 200 is formed in the desired regions of the fixed frame 101 and the cover glass 102. After that, the cover glass 102 is adhered to the glass substrate 10 in the same manner as in the 19th embodiment.
  • FIG. 53 is a cross-sectional view showing a configuration example of a semiconductor device according to a modified example of the twentieth embodiment.
  • This modification is different from the 20th embodiment in that the lens 210 is integrally formed on the cover glass 102 with the same material.
  • the fixed frame, the cover glass 102, and the lens 210 can be formed at the same time, and the manufacturing cost can be reduced, the number of parts can be reduced, and the module size can be reduced.
  • Other configurations of this modification may be the same as the corresponding configurations of the twentieth embodiment. Therefore, this modification can obtain the same effect as that of the 20th embodiment.
  • the modified example may be combined with the 19th embodiment.
  • FIG. 54 is a cross-sectional view showing a configuration example of a semiconductor device according to another modification of the 20th embodiment.
  • the wiring layers directly provided on the first surface 10A and the second surface 10B of the glass substrate 10 are maintained, but most of the other laminated wiring portions 81 and 82 are omitted. Also, the frame 20 is omitted.
  • the insulating films 85a, 85b, 90a, 90b are not provided on the glass substrate 10, most of the packages are made of a material having a coefficient of linear expansion of the same or close to the same. Therefore, the warp or deformation of the package due to temperature change or the like is small. Further, glass has a lower dielectric constant than the insulating films 85a, 85b, 90a and 90b such as resin. Therefore, the power loss in the package in this modification is small.
  • this modification may be the same as the corresponding configurations of the 20th embodiment. Therefore, this modification can obtain the same effect as that of the twentieth embodiment.
  • This modification may be combined with the 19th embodiment.
  • FIG. 55 is a diagram showing an example in which the embodiment according to the present technology is used as a CMOS image sensor.
  • the imaging device of the above embodiment can be used in various cases of sensing light such as visible light, infrared light, ultraviolet light, and X-ray, as shown below. That is, as shown in FIG. 55, for example, the field of appreciation for taking an image used for appreciation, the field of transportation, the field of home appliances, the field of medical / healthcare, the field of security, the field of beauty, and sports.
  • the above-described embodiment can be used for an apparatus used in the field of agriculture, the field of agriculture, and the like.
  • the above embodiment is used for a device for capturing an image to be used for appreciation, such as a digital camera, a smartphone, or a mobile phone having a camera function. Can be done.
  • in-vehicle sensors that photograph the front, rear, surroundings, inside of a vehicle, etc., and monitor traveling vehicles and roads for safe driving such as automatic stop and recognition of the driver's condition.
  • a device used for traffic such as a monitoring camera for driving, a distance measuring sensor for measuring distance between vehicles, and the like.
  • a device used for home appliances such as a television receiver, a refrigerator, and an air conditioner in order to photograph a user's gesture and operate the device according to the gesture.
  • a device used for home appliances such as a television receiver, a refrigerator, and an air conditioner in order to photograph a user's gesture and operate the device according to the gesture.
  • the above embodiment is used for devices used for medical / healthcare, such as an endoscope and a device for performing angiography by receiving infrared light. Can be done.
  • the above-described embodiment can be used for devices used for security, such as surveillance cameras for crime prevention and cameras for personal authentication.
  • the above-described embodiment can be used for devices used for cosmetology, such as a skin measuring device for photographing the skin and a microscope for photographing the scalp.
  • the above embodiment can be used for a device used for sports such as an action camera or a wearable camera for sports applications.
  • the above embodiment can be used for devices used for agriculture, such as a camera for monitoring the condition of fields and crops.
  • This technology can be applied to various other products.
  • the embodiment according to the present technology is not limited to the above embodiment, and various changes can be made without departing from the gist of the present technology. Further, the effects described in the present specification are merely examples and are not limited, and other effects may be obtained.
  • the present technology can have the following configurations.
  • a glass substrate including a first surface, a second surface opposite the first surface, and a first surface between the first surface and the second surface. Wiring provided on the first and second surfaces and The first insulating film that covers the first surface and A second insulating film that covers the second surface and A semiconductor device comprising the first side surface and a third insulating film continuous with at least one of the first and second insulating films.
  • the semiconductor device according to any one of (1) to (5), wherein the fourth insulating film is made of the same material as the first and second insulating films and is continuous. (7) The semiconductor device according to (4) or (6), wherein a part of the wiring that is in direct contact with the glass substrate is opened on the through hole. (8) The semiconductor device according to any one of (1) to (7), wherein the side surface of the third insulating film is flat. (9) The semiconductor device according to any one of (1) to (8), further comprising a frame provided on the first side surface outside the third insulating film. (10) The frame has a third surface on the first surface side, a fourth surface on the second surface side, and a second surface facing the first side surface.
  • the first insulating film is continuously provided from the first surface to the third surface.
  • (11) A second metal film provided on the third surface of the frame and The semiconductor device according to claim 10, further comprising a third metal film provided on the fourth surface of the frame.
  • (12) The semiconductor device according to any one of (9) to (11), wherein the frame is made of a material having a coefficient of linear expansion substantially equal to the coefficient of linear expansion of the glass substrate.
  • the first side surface of the glass substrate has a curved surface shape protruding outward in a cross section in a direction perpendicular to the first surface.
  • the first side surface of the glass substrate has a curved surface shape that protrudes outward in a cross section in a direction perpendicular to the first surface.
  • the inner surface of the through hole also has a curved surface shape that protrudes inward of the through hole in a cross section in a direction perpendicular to the first surface.
  • the semiconductor device according to (6), wherein the curvature of the first side surface is substantially equal to the curvature of the inner surface of the through hole.
  • the semiconductor device according to item 1 (16) The semiconductor device according to (15), wherein the inner wall surface of the second through hole and the side surface of the metal plate are inclined with respect to the first surface or the second surface. (17) The semiconductor device according to any one of (1) to (16), further comprising an alignment mark provided on the first surface of the glass substrate. (18) The semiconductor device according to (11), wherein the second and third metal films are used as an antenna for wireless communication. (19) The semiconductor device according to any one of (1) to (18), wherein an antenna is mounted on the first surface of the glass substrate. (20) The semiconductor device according to any one of (1) to (18), wherein a semiconductor chip is mounted on the first surface of the glass substrate. (21) The semiconductor device according to (20), wherein the semiconductor chip is an image sensor chip.
  • the first surface, the second surface on the opposite side of the first surface, and the first surface between the first surface and the second surface are included, and the first surface and the second surface A glass substrate with fastening holes that penetrate between them, Wiring layers provided on the first and second surfaces and A semiconductor chip provided above the glass substrate and A housing provided around the semiconductor chip and With the lens provided in the housing A semiconductor device including a fastener for fastening the glass substrate and the housing through the fastening hole.
  • a plurality of the fastening holes are provided in the glass substrate, and the fastening holes are provided in the glass substrate.
  • the fastener is any one of (22) to (25) that fastens the housing and the glass substrate so that the optical axis of the lens and the optical axis of the semiconductor chip substantially coincide with each other.
  • the semiconductor device according to the section. The glass substrate has a through hole penetrating between the first surface and the second surface.
  • the semiconductor device according to any one of (1) to (21), which is provided in the through hole, is connected to any of the wirings, and further includes an electronic component.
  • the frame has a through hole penetrating between the third surface and the fourth surface.
  • the semiconductor device according to any one of (9) to (12), which is provided in the through hole is connected to any of the wirings, and further includes an electronic component.
  • the glass substrate has a counterbore provided on the first surface and has a counterbore.
  • the semiconductor device according to any one of (1) to (21), which is provided in the counterbore, is connected to any of the wirings, and further includes an electronic component.
  • the frame has a counterbore provided on the third surface.
  • the semiconductor device according to any one of (9) to (12), which is provided in the counterbore, is connected to any of the wirings, and further includes an electronic component.
  • a plurality of the electronic components having different thicknesses are provided in the through hole.
  • a plurality of the electronic components having different thicknesses are provided in each of the plurality of counterbores having different depths.
  • a plurality of the electronic components having different thicknesses are provided in each of the plurality of counterbores having different depths.
  • the glass substrate has a through hole penetrating between the first surface and the second surface. A heat radiating member provided in the through hole and having a second through hole is further provided.
  • the semiconductor device according to (41), wherein the glass frame and the cover glass are made of the same material as the glass substrate.

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

［課題］ガラス基板の平坦性を維持し、かつ、ガラス基板の端部を充分に保護することができる半導体装置を提供する。 ［解決手段］本開示の一側面の半導体装置は、第１面、該第１面の反対側にある第２面、および、第１面と第２面との間にある第１側面を含むガラス基板と、第１および第２面上に設けられた配線と、第１面を被覆する第１絶縁膜と、第２面を被覆する第２絶縁膜と、第１側面を被覆し、第１および第２絶縁膜の少なくとも一方に連続している第３絶縁膜とを備える。

Description

半導体装置
　本開示は、半導体装置に関する。
　ガラス基板は半導体の加工技術を適用でき表面平坦度が高いので、光学部品や高周波部品等の半導体装置用基板として有望である。ガラス基板を半導体用基板として実用化するためには、ガラス基板の平坦性を維持し、かつ、端部の割れを抑制する必要がある。このため、ガラス基板の保護が重要となる。
特許第６２０１６６３号公報 特許第６３６９４３６号公報 特開２０１７－２２４６７２号公報 特開２０１７－０８４８４３号公報
　従来、パネル状態またはウエハ状態のガラス基板に対してビアおよび配線層を形成し、その後、ダイシング工程で個片化していた。この場合、配線層に用いられる樹脂の硬化収縮による応力が大きく、個片化のダイシング工程において、樹脂の残留応力が一気に解放されると、ガラス側面やビアにクラックが生じるおそれがある。
　このような場合、例えば、ＣＭＯＳ（Complementary　Metal　Oxide　Semiconductor）イメージセンサをガラス基板に実装すると、ガラス基板の端部の割れによって半導体装置の信頼性を低下させることがある。
　そこで、本開示は、ガラス基板に印加される応力を低減し、かつ、ガラス基板の端部を充分に保護することができる半導体装置を提供する。
　本開示の一側面の半導体装置は、第１面、該第１面の反対側にある第２面、および、第１面と第２面との間にある第１側面を含むガラス基板と、第１および第２面上に設けられた配線と、第１面を被覆する第１絶縁膜と、第２面を被覆する第２絶縁膜と、第１側面を被覆し、第１および第２絶縁膜の少なくとも一方に連続している第３絶縁膜とを備える。
　第１～第３絶縁膜は、第１側面、第１面および第２面上において連続して設けられてもよい。
　第１～第３絶縁膜は、同一材料で構成されてもよい。
　配線の一部は、第１および第２面においてガラス基板に直接接触してもよい。
　第１面における配線の層数および第１絶縁膜の層数は、第２面における配線の層数および第２絶縁膜の層数と同数ずつ設けられてもよい。
　第１面と第２面との間のガラス基板を貫通する貫通孔の内壁を被覆する第１金属膜と、貫通孔内において第１金属膜の内側に充填された第４絶縁膜とをさらに備え、第４絶縁膜は、第１および第２絶縁膜と同一材料で構成されかつ連続してもよい。
　ガラス基板に直接接触している配線の一部は貫通孔上で開口していてもよい。
　第３絶縁膜の側面は平坦でもよい。
　第１側面において第３絶縁膜よりも外側に設けられたフレームをさらに備えてもよい。
 フレームは、第１面側にある第３面と、第２面側にある第４面と、第１側面に対向する第２側面とを有し、第１絶縁膜は、第１面から第３面に亘って連続して設けられ、第２絶縁膜は、第２面から第４面に亘って連続して設けられてもよい。
 フレームの第３面上に設けられた第２金属膜と、フレームの第４面上に設けられた第３金属膜とをさらに備えてもよい。
　フレームは、ガラス基板の線膨張係数にほぼ等しい線膨張係数を有する材料で構成されてもよい。
　ガラス基板の第１側面は、第１面に対して垂直方向の断面において、外方向へ突出する曲面形状でもよい。
　ガラス基板の第１側面は、第１面に対して垂直方向の断面において、外方向へ突出する曲面形状であり、貫通孔の内側面も、第１面に対して垂直方向の断面において、該貫通孔の内側へ突出する曲面形状であり、第１側面の曲率は、貫通孔の内側面の曲率とほぼ等しくもよい。
　第１面と第２面との間においてガラス基板を貫通する第２貫通孔内に設けられた金属板と、第２貫通孔と金属板との間に設けられ、第１および第２絶縁膜の少なくとも一方に連続している第５絶縁膜とをさらに備えてもよい。
　第２貫通孔の内壁面および金属板の側面は、第１面または第２面に対して傾斜してもよい。
　ガラス基板の第１面上に設けられたアライメントマークをさらに備えてもよい。
　第２および第３金属膜は、無線通信のためのアンテナとして用いられてもよい。
　ガラス基板の第１面上にはアンテナが搭載されてもよい。
　ガラス基板の第１面上には半導体チップが搭載されてもよい。
　半導体チップは、イメージセンサチップでもよい。
　第１面、該第１面の反対側にある第２面、および、第１面と第２面との間にある第１側面を含み、第１面と第２面との間を貫通する締結孔を有するガラス基板と、第１および第２面上に設けられた配線層と、ガラス基板の上方に設けられた半導体チップと、半導体チップの周囲に設けられた筐体と、筐体に設けられたレンズと、締結孔を介してガラス基板と筐体とを締結する締結具とを備える。
　締結具の締結方向から見た平面視において、締結孔は、締結具の頭部の外縁よりも大きい。
　締結具と締結孔との間を充填する充填材をさらに備えてもよい。
　締結孔は、ガラス基板の側面において外部とつながっていてもよい。
　複数の締結孔がガラス基板に設けられており、締結方向から見た平面視において、複数の締結孔の重心は、半導体チップに重複してもよい。
　レンズの光軸と半導体チップの光軸とがほぼ一致するように、締結具は、筐体とガラス基板とを締結していてもよい。
　ガラス基板は、第１面と第２面との間を貫通する貫通孔を有し、貫通孔内に設けられ、配線のいずれかに接続され電子部品をさらに備えていてもよい。
　フレームは、第３面と第４面との間を貫通する貫通孔を有し、貫通孔内に設けられ、配線のいずれかに接続され電子部品をさらに備えていてもよい。
　ガラス基板は、第１面に設けられた座繰りを有し、座繰り内に設けられ、配線のいずれかに接続され電子部品をさらに備えていてもよい。
　フレームは、第３面に設けられた座繰りを有し、座繰り内に設けられ、配線のいずれかに接続され電子部品をさらに備えていてもよい。
　厚みの異なる複数の電子部品が貫通孔内に設けられており、複数の電子部品の表面は、第１面に揃っていてもよい。
　厚みの異なる複数の電子部品が貫通孔内に設けられており、複数の電子部品の表面は、第１面に揃っていてもよい。
　厚みの異なる複数の電子部品が深さの異なる複数の座繰り内のそれぞれに設けられており、　複数の電子部品の表面は、第１面に揃っていてもよい。
　厚みの異なる複数の電子部品が深さの異なる複数の座繰り内のそれぞれに設けられており、　複数の電子部品の表面は、第１面に揃っていてもよい。
　ガラス基板は、第１面と第２面との間を貫通する貫通孔を有し、貫通孔内に設けられ、第２貫通孔を有する放熱部材をさらに備え、電子部品は、第２貫通孔内に設けられていてもよい。
　貫通孔内に設けられ、第２座繰りを有する放熱部材をさらに備え、電子部品は、第２座繰り内に設けられていてもよい。
　一端がガラス基板の第１面に直接接続され、半導体チップの周囲を囲むように設けられたガラスフレームと、ガラスフレームの他端に接続され半導体チップの上方をカバーするカバーガラスとをさらに備えてもよい。
　一端がガラス基板の第１面に直接接続され、半導体チップの周囲を囲むように設けられたガラスフレームと、ガラスフレームの他端に接続され半導体チップの上方をカバーするカバーガラスとをさらに備えてもよい。
　ガラスフレームとカバーガラスとが一体として形成されていてもよい。
　ガラスフレームとカバーガラスとが一体として形成されていてもよい。
　ガラスフレームおよびカバーガラスは、ガラス基板と同一材料で形成されていてもよい。
　ガラスフレームおよびカバーガラスは、ガラス基板と同一材料で形成されていてもよい。
　ガラスフレームおよびカバーガラスの表面の一部に設けられた遮光膜をさらに備えてもよい。
　ガラスフレームおよびカバーガラスの表面の一部に設けられた遮光膜をさらに備えてもよい。
第１実施形態による半導体装置の構成例を示す概略平面図。 第１実施形態による半導体装置の構成例を示す概略断面図。 第１実施形態の変形例による半導体装置の構成例を示す概略断面図。 第２実施形態によるＧＩＰの構成例を示す概略平面図。 第２実施形態によるＧＩＰの構成例を示す概略断面図。 第３実施形態によるＧＩＰの一端の構成例を示す概略断面図。 第３実施形態によるＧＩＰの貫通電極の構成例を示す概略断面図。 第１実施形態のＧＩＰの製造方法の一例を示す概略断面図。 図８に続く、ＧＩＰの製造方法を示す概略断面図。 図９に続く、ＧＩＰの製造方法を示す概略断面図。 図１０に続く、ＧＩＰの製造方法を示す概略断面図。 図１１に続く、ＧＩＰの製造方法を示す概略断面図。 図１２に続く、ＧＩＰの製造方法を示す概略断面図。 図１３に続く、ＧＩＰの製造方法を示す概略断面図。 図１４に続く、ＧＩＰの製造方法を示す概略断面図。 第２実施形態のＧＩＰの製造方法の一例を示す断面図。 第４実施形態のＧＩＰの構成例を示す断面図。 開口部と金属板との境界部の一例を示す断面図。 図１８に示すガラス基板の歪みの測定結果を示すグラフ。 上記実施形態によるＧＩＰを用いたアプリケーションの一例を示す断面図。 上記実施形態によるＧＩＰを用いたアプリケーションの他の例を示す断面図。 第５実施形態による半導体装置の構成例を示す断面図。 第５実施形態による半導体装置の構成例を示す概略平面図。 第６実施形態による半導体装置の構成例を示す断面図。 第５実施形態の締結部分を示す断面図。 第７実施形態による半導体装置の構成例を示す断面図。 第７実施形態による半導体装置の構成例を示す概略平面図。 第７実施形態の変形例による半導体装置の構成例を示す断面図。 第８実施形態による半導体装置の構成例を示す断面図。 第８実施形態による半導体装置の構成例を示す平面図。 第８実施形態の変形例による半導体装置の構成例を示す断面図。 第９実施形態による半導体装置の構成例を示す断面図。 第１０実施形態による半導体装置の構成例を示す断面図。 第１０実施形態による半導体装置の構成例を示す概略平面図。 第１０実施形態による半導体装置の製造方法を示す断面図。 第１０実施形態の変形例による半導体装置の構成例を示す断面図。 第１１実施形態による半導体装置の構成例を示す断面図。 第１１実施形態による半導体装置の製造方法を示す断面図。 第１２実施形態による半導体装置の構成例を示す断面図。 第１２実施形態による半導体装置の構成例を示す平面図。 第１３実施形態による半導体装置の構成例を示す断面図。 第１４実施形態による半導体装置の構成例を示す断面図。 第１４実施形態による半導体装置の構成例を示す概略平面図。 第１４実施形態の変形例による半導体装置の構成例を示す断面図。 第１５実施形態による半導体装置の構成例を示す断面図。 第１６実施形態による半導体装置の構成例を示す断面図。 第１６実施形態による半導体装置の構成例を示す平面図。 第１７実施形態による半導体装置の構成例を示す断面図。 第１７実施形態による半導体装置の構成例を示す平面図。 第１８実施形態による半導体装置の構成例を示す断面図。 第１９実施形態による半導体装置の一例を示す断面図。 第２０実施形態による半導体装置の一例を示す断面図。 第２０実施形態の変形例による半導体装置の構成例を示す断面図。 第２０実施形態の他の変形例による半導体装置の構成例を示す断面図。 本技術に係る実施形態をＣＭＯＳイメージセンサとして使用した例を示す図。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
　(第１実施形態)
　図１は、第１実施形態による半導体装置（以下、パッケージまたはモジュールとも呼ぶ）の構成例を示す概略平面図である。図２は、第１実施形態による半導体装置の構成例を示す概略断面図である。尚、図１では、ガラス基板１０、絶縁膜９０ｃ、半導体チップ４０の位置関係を示し、貫通電極等の詳細な構成の図示については省略している。
　図１に示すように、ガラス基板１０の中心部上に、半導体チップ４０が搭載されている。ガラス基板１０の周囲には、絶縁膜９０ｃがガラス基板１０の側面全体を連続的に被覆するように設けられている。半導体チップ４０は、特に限定しないが、例えば、ＣＭＯＳイメージセンサチップでよい。
　図２に示すように、ガラス基板１０は、第１面１０Ａ、第１面の反対側にある第２面１０Ｂ、および、第１面１０Ａと第２面１０Ｂとの間にある側面（第１側面）１０Ｃを含む。第１面１０Ａ上には、積層配線部８１が設けられている。積層配線部８１は、第１面１０Ａ上に設けられた複数層の配線８３ａを含む。配線８３ａは、絶縁膜８５ａ、９０ａで被覆されている。積層配線部８２は、第２面１０Ｂ上に設けられた複数層の配線８３ｂを含む。配線８３ｂは、絶縁膜８５ｂ、９０ｂで被覆されている。配線８３ａ、８３ｂには、例えば、銅等の低抵抗金属材料が用いられる。
　配線８３ａの一部は、第１面１０Ａ上において、電極パッド７１と電気的に接続されている。配線８３ｂの一部は、第２面１０Ｂ上において、電極パッド７２と電気的に接続されている。電極パッド７１、７２は、電子部品１１０等と接続され、あるいは、図示しない他の基板や部品と接続される。
　また、配線８３ａの他の一部は、ボンディングパッド５１と電気的に接続されており、ボンディングパッド５１およびボンディングワイヤ５０を介して半導体チップ４０と電気的に接続されている。
　ガラス基板１０の第１面１０Ａ上には、配線８３ａの一部がガラス基板１０に直接接触するように設けられており、配線８３ａの一部を被覆するように絶縁膜９０ａが設けられている。第１絶縁膜としての絶縁膜９０ａは、第１面１０Ａおよび配線８３ａを被覆しており、その一部は、第１面１０Ａに接触しており、他部は、配線８３ａに接触している。
　ガラス基板１０に直接接触する配線８３ａは、その後の工程においてアライメントマークとして用いることができる。この場合、ガラス基板１０の外縁をアライメントマークとして用いる必要が無い。従って、積層配線部８１、８２のパターンニングあるいは半導体チップ４０の搭載をより高精度に行うことができる。
　ガラス基板１０の第２面１０Ｂ上には、配線８３ｂの一部がガラス基板１０に直接接触するように設けられており、配線８３ｂの一部を被覆するように絶縁膜９０ｂが設けられている。第２絶縁膜としての絶縁膜９０ｂは、第２面１０Ｂおよび配線８３ｂを被覆しており、その一部は、第２面１０Ｂに接触しており、他部は、配線８３ｂに接触している。
　ガラス基板１０の側面１０Ｃには、絶縁膜９０ｃが設けられている。第３絶縁膜としての絶縁膜９０ｃは、図１に示すように、ガラス基板１０の外周全体に設けられている。また、絶縁膜９０ｃは、図２に示すように、第１面１０Ａから第２面１０Ｂまで側面１０Ｃ全体を被覆するように設けられている。絶縁膜９０ｃは、少なくとも絶縁膜９０ａ、９０ｂのいずれか一方と連続しており、シームレスに繋がっている。あるいは、絶縁膜９０ａ～９０ｃは、第１面１０Ａ，第２面１０Ｂ、第１側面１０Ｃの全体に連続して、シームレスに繋がっていてもよい。絶縁膜９０ａ～９０ｃには、例えば、エポキシ樹脂等の絶縁性樹脂材料が用いられ、同一材料で構成されている。
　このように、絶縁膜９０ｃは、ガラス基板１０の側面１０Ｃを被覆し、絶縁膜９０ａ、９０ｂの少なくとも一方と連続的に繋がってガラス基板１０の第１面１０Ａまたは第２面１０Ｂを保護している。これにより、絶縁膜９０ａ～９０ｃは、ガラス基板１０の端部および側面１０Ｃを保護することができる。
　ガラス基板１０の側面１０Ｃは略平坦である。絶縁膜９０ｃも、は略平坦になっている。これにより、絶縁膜９０ｃの厚みが略均等となりガラス基板１０における応力の集中が抑制され得る。
　ガラス基板１０には、貫通電極６０が設けられている。貫通電極６０は、ガラス基板１０の第１面１０Ａと第２面１０Ｂとの間を貫通する貫通孔（ＴＧＶ（Through　Glass　Via））の内壁を被覆する金属膜６１と、該金属膜６１の内側に充填される絶縁膜６２とを有する。金属膜６１には、例えば、銅等の低抵抗金属材料が用いられる。金属膜６１は、配線８３ａ、８３ｂと連続してつながっており、配線８３ａ、８３ｂと同一材料で構成されていることが好ましい。金属膜６１は、ビアを介して配線８３の一部と配線８４の一部とを電気的に接続するために設けられている。第４絶縁膜としての絶縁膜６２は、絶縁膜９０ａ、９０ｂと連続して繋がっており、絶縁膜９０ａ～９０ｃと同一材料で構成されていることが好ましい。即ち、絶縁膜６２には、例えば、エポキシ樹脂等の絶縁性材料が用いられる。これにより、絶縁膜９０ａ～９０ｃ、６２は、同一工程において同時に形成することができ、シームレスに連続した絶縁膜として構成され得る。ビアの内壁から開口端の周囲を配線層８３ａ、８３ｂ、金属膜６１がシームレスに被覆され、さらにビアの内部から外部にかけて絶縁膜９０ａ～９０ｃ、６２がシームレスで連続して充填されている。このため、ＴＧＶ加工面に生じる応力の低減とＴＧＶの補強がなされ、ＴＧＶ強度が向上され得る。
　ガラス基板１０の第１面１０Ａの絶縁膜９０ａ上には、さらに、配線８３ａおよび絶縁膜８５ａが設けられている。これにより、積層配線部８１は、多層配線構造となっている。ガラス基板１０の第２面１０Ｂの絶縁膜９０ｂ上には、さらに、配線８３ｂおよび絶縁膜８５ｂが設けられている。これにより、積層配線部８２も、多層配線構造となっている。配線８３ａには、電極パッド７１およびボンディングパッド５１が接続されており、配線８３ｂには、電極パッド７２または図示しないボンディングパッドが接続されている。
　ガラス基板１０上には、半導体チップ４０および電子部品１１０が搭載されている。半導体チップ４０のボンディングパッド４１は、ボンディングワイヤ５０を介してボンディングパッド５１に接続される。電子部品１１０は、電極パッド７１に接続されている。半導体チップ４０は、接着剤１００によって絶縁膜８５ａ上に接着されている。
　尚、本実施形態は、半導体チップ４０および電子部品１１０がまだ搭載されていないガラスインターポーザ（以下、単にＧＩＰとも呼ぶ）として構成されてもよい。
　本実施形態によれば、絶縁膜９０ｃは、ガラス基板１０の側面１０Ｃを被覆し、かつ、ガラス基板１０の第１面１０Ａの絶縁膜９０ａまたは第２面１０Ｂの絶縁膜９０ｂの少なくとも一方と連続的に繋がっている。これにより、絶縁膜９０ａ～９０ｃは、ガラス基板１０の端部および側面１０Ｃを保護することができる。
　本実施形態において、積層配線部８１と積層配線部８２とは、同じように階層化されており、配線層の層数および絶縁層の層数を同数ずつ有している。また、各配線層の厚みおよび各絶縁層の厚みは、積層配線部８１と積層配線部８２においてほぼ等しいことが好ましい。従って、積層配線部８１と積層配線部８２とは、ほぼ対称の構成を有し、ガラス基板１０にほぼ同じ応力を印加する。これにより、ガラス基板１０の歪みを抑制することができる。尚、積層配線部８１と積層配線部８２の配線パターンは、相違していてもよい。
（変形例）
　図３は、第１実施形態の変形例による半導体装置の構成例を示す概略断面図である。本変形例は、半導体チップ４０を半導体装置用基板にフリップチップ接続した形態である。半導体チップ４０は、金属バンプ４３を有し、金属バンプ４３によって積層配線部８１に接続されている。即ち、本変形例では、半導体チップ４０は、ガラス基板１０上方においてフリップチップ接続されている。本変形例のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、本変形例は、第１実施形態と同様の効果を得ることができる。
（第２実施形態）
　図４は、第２実施形態によるＧＩＰの構成例を示す概略平面図である。図５は、第２実施形態によるＧＩＰの構成例を示す概略断面図である。第２実施形態のＧＩＰは、第１実施形態およびその変形例のいずれに適用してもよい。
　第２実施形態のＧＩＰは、ガラス基板１０の側面１０Ｃ上において、絶縁膜９０ｃの外側にフレーム２０をさらに備える。フレーム２０は、図４に示すように、ガラス基板１０の外周に亘って側面１０Ｃの全体に対向するように設けられた枠状部材である。
　フレーム２０は、図５に示すように、ガラス基板１０の側面１０Ｃにおいて絶縁膜９０ｃによって接着されている。フレーム２０は、第３面２０Ａ、第４面２０Ｂ、および、第３面２０Ａと第４面２０Ｂとの間にある側面（第２側面）２０Ｃを有する。側面２０Ｃは、フレーム２０の内側面であり、側面１０Ｃに対向する面である。フレーム２０は、側面２０Ｃにおいて絶縁膜９０ｃに接着されている。フレーム２０は、ガラス基板１０の外縁全体を囲むように設けられており、ガラス基板１０の側面１０Ｃを絶縁膜９０ｃとともに保護している。
　フレーム２０の第３面２０Ａは、ガラス基板１０の第１面１０Ａ側にあるフレーム面である。フレーム２０の第４面２０Ｂは、ガラス基板１０の第２面１０Ｂ側にあるフレーム面である。絶縁膜９０ｃは、ガラス基板１０の側面１０Ｃとフレーム２０の側面２０Ｃとの間に設けられている。フレーム２０は、ガラス基板１０の線膨張係数に近い線膨張係数を有する材料で構成される。フレーム２０には、例えば、ガラスエポキシ樹脂等の絶縁性樹脂材料が用いられている。フレーム２０およびガラス基板１０の線膨張係数を近づけることによって、ガラス基板１０に印加される応力を抑制することができる。フレーム２０の線膨張係数は、ガラス基板１０の線膨張係数にほぼ等しいことが好ましい。
　フレーム２０の第３面２０Ａおよび第４面２０Ｂ上には、第１金属膜９２ａおよび第２金属膜９２ｂが成膜されている。金属膜９２ａ、９２ｂは、フレーム２０の表面にメッキ法で金属膜を堆積したした後、リソグラフィ技術等を用いて該金属膜をパターニングすることによって形成される。
　さらに、金属膜９２ａ、９２ｂ上には、絶縁膜９０ａ、９０ｂ、８５ａ、８５ｂが設けられている。絶縁膜９０ａは、ガラス基板１０の第１面１０Ａ上から金属膜９２ａ上に亘って連続して設けられている。絶縁膜９０ｂは、ガラス基板１０の第２面１０Ｂ上から金属膜９２ｂ上に亘って連続して設けられている。絶縁膜８５ａは、絶縁膜９０ａ上に設けられており、ガラス基板１０の第１面１０Ａの上方から金属膜９２ａの上方に亘って連続して設けられている。絶縁膜８５ｂは、絶縁膜９０ｂ上に設けられており、ガラス基板１０の第２面１０Ｂの上方から金属膜９２ｂの上方に亘って連続して設けられている。
　第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第２実施形態は、第１実施形態と同様の効果を得ることができる。また、第２実施形態では、フレーム２０が、ガラス基板１０の側面１０Ｃに沿って絶縁膜９０ｃの外側に設けられている。これにより、第２実施形態は、ガラス基板１０の端部および側面１０Ｃをさらに確実に保護することができる。
　さらに、このＧＩＰがＣＭＯＳイメージセンサに用いられる場合、フレーム２０が側面１０Ｃを被覆することによって、迷光を遮断することができる。
（第３実施形態）
　図６は、第３実施形態によるＧＩＰの一端の構成例を示す概略断面図である。第３実施形態では、第１面１０Ａに対して垂直方向の断面において、ガラス基板１０の側面１０Ｃが外方向へ突出する曲面形状になっている。これは、ＧＩＰの個片化の際に、レーザおよびウェットエッチングを用いてダイシングしているためである。ガラス基板１０の厚さ方向に短パルスレーザを照射して改質し、ウェットエッチングを行う。改質部が選択的にエッチングされ、エッチング液への暴露時間の差により、ガラス基板１０の側面１０Ｃの角が丸まり、側面１０Ｃは、外方向に突出した曲面形状に成形される。これにより、ガラス基板１０の端部の欠けや割れの原因となる応力集中およびマイクロクラックを低減させることができる。
　図７は、第３実施形態によるＧＩＰの貫通電極の構成例を示す概略断面図である。図７に示すように、貫通電極６０のビアＶ１の内側面も、側面１０Ｃと同様に、曲面形状を有していてもよい。貫通電極６０のビアＶ１がダイシングと同様に、レーザおよびウィットエッチングで形成される場合、ビアＶ１の内側面は、第１面１０Ａに対して垂直方向の断面において、ビアＶ１の内側方向へ突出する曲面形状になっている。即ち、ガラス基板１０に設けられたビアＶ１の角が丸まり、ガラス基板１０から見た場合、ガラス基板１０の外方向に突出した曲面形状に成形される。これにより、貫通電極６０におけるガラス基板１０の端部の欠けや割れをさらに抑制することができる。
　ガラス基板１０のダイシングおよび貫通電極６０のビアＶ１の形成が同一条件で実行される場合、貫通電極６０の内側面の曲面の曲率は、側面１０Ｃの曲面の曲率とほぼ等しくなる。即ち、貫通電極６０の内側面の断面形状が、側面１０Ｃの断面形状と略同一になる。この場合、ダイシングとビア形成との工程レシピを別々に用意する必要がなくなり、工程を簡素化することができる。
　図８～図１５は、第１実施形態のＧＩＰの製造方法の一例を示す概略断面図である。
　まず、ガラス基板１０を用意する。ガラス基板１０は、第１面１０Ａおよび第２面１０Ｂを有する。ガラス基板１０は、まだ、ダイシングされておらず、この段階では第１側面１０Ｃを有していない。即ち、ガラス基板１０は、この段階では、ガラスパネル状態である。
　次に、図８に示すように、第１面１０Ａと第２面１０Ｂとの間のガラス基板１０を貫通する貫通孔（ＴＧＶ）としてのビアＶ１を形成する。ビアＶ１は、貫通電極６０の位置に形成される。ビアＶ１は、例えば、レーザ加工技術およびエッチング技術を用いて形成される。レーザ光でガラス基板１０の厚さ方向に並ぶ改質点列を形成し、その後、ウェットエッチングを用いてガラス基板１０を幾分エッチングする。これにより、図７を参照して説明したように、ビアＶ１の内側面が曲面形状に丸まり、貫通電極６０の端部の欠けや割れを抑制することができる。
　次に、図９に示すように、第１面１０Ａ、第２面１０ＢおよびビアＶ１の内壁面に金属膜を形成する。金属膜は、例えば、銅等の低抵抗金属で構成され、メッキ処理により形成される。これにより、第１面１０Ａ上には、配線８３ａの下層となる金属膜８３ａ＿１が形成され、第２面１０Ｂ上には、配線８３ｂの下層となる金属膜８３ｂ＿１が形成される。また、ビアＶ１の内壁面には金属膜６１が形成される。配線８３ａ、８３ｂおよび金属膜６１は、ガラス基板１０の表面に直接接触している。
　次に、図１０に示すように、金属膜８３ａ＿１、８３ｂ＿１を所定の配線パターンに加工する。例えば、レーザ加工技術を用いて、金属膜８３ａ＿１、８３ｂ＿１をパターンニングしてもよい。あるいは、リソグラフィ技術およびエッチング技術を用いて、金属膜８３ａ＿１、８３ｂ＿１をパターンニングしてもよい。このとき、ガラス基板１０の第１面１０Ａ上に直接接触する配線８３ａは、アライメントマークとして用いることができる。これにより、積層配線部８１、８２のパターンニングをより高精度に行うことができる。
　次に、図１１に示すように、ガラスプレート状のガラス基板１０をダイシングして、個々の半導体装置に適合するように個片化する。ダイシングは、ビアＶ１と同様に、例えば、レーザ加工技術およびエッチング技術を用いてよい。レーザ光でガラス基板１０をダイシングして、その後、ウェットエッチングを用いてガラス基板１０を幾分エッチングする。これにより、図６を参照して説明したように、ガラス基板１０の側面１０Ｃが外方向へ突出する曲面形状になる。これにより、ガラス基板１０の端部の欠けや割れを抑制することができる。
　次に、図１２に示すように、個片化された各ガラス基板１０を、支持基板上のフレーム２０内に配置する。フレーム２０の第３面２０Ａおよび第４面３０Ｂには、金属膜９２ａ、９２ｂが予め設けられている。フレーム２０は、網目状に形成されており、網目の内側に個々のガラス基板１０を入れる。フレーム２０の内側の側面２０Ｃは、ガラス基板１０の側面１０Ｃと対向し、側面１０Ｃとの間に間隙Ｇ１が設けられている。間隙Ｇ１は、絶縁膜９０ｃの材料を流し込むことができ、各ガラス基板１０とフレーム２０の変形差から生じる応力を吸収できる程度の幅であればよく、半導体装置のパッケージサイズを小さくするためにできるだけ狭い方が好ましい。
　次に、図１３に示すように、ガラス基板１０第１面１０Ａおよびフレーム２０の第３面２０Ａ上に樹脂材料をラミネートする。このとき、樹脂材料は、フィルム状になっており、加熱により流動可能となっている。従って、樹脂材料は、ビアＶ１内にも流れ込み、かつ、フレーム２０の側面２０Ｃとガラス基板１０の側面１０Ｃとの間の間隙Ｇ１にも流れ込む。これにより、第１面１０Ａ上に絶縁膜９０ａが形成され、ビアＶ１内の金属膜６１の内側には絶縁膜６２が充填され、間隙Ｇ１には、絶縁膜９０ｃが充填される。樹脂材料は、ビアＶ１および間隙Ｇ１に流れ込んだ後、熱処理により仮硬化させる。絶縁膜９０ａは、第１面１０Ａ上において、金属膜８３ａ＿１を被覆し、金属膜８３ａ＿１を保護する。また、絶縁膜９０ｃは、間隙Ｇ１に充填され、ガラス基板１０にフレーム２０を固定する。絶縁膜６２は、ビアＶ１内に充填されることによって金属膜６１を保護する。金属膜６１および絶縁膜６２は、ビアＶ１内の貫通電極６０を構成する。
　尚、絶縁膜９０ａの形成と同時に、樹脂材料をビアＶ１に埋め込むためには、金属膜８３ａ＿１は、ビアＶ１の開口部の上方に設けられておらず開口している。これは、金属膜８３ａ＿１がビアＶ１の開口部を塞ぐことを抑制し、樹脂材料がビアＶ１内に流入可能にするためである。ビアＶ１内に絶縁膜９０ｃおよび絶縁膜６２が充填されることによって、ビアＶ１の近傍のガラス基板１０を強度的に強くすることができる。
　また、金属膜８３ｂ＿１も、ビアＶ１の開口部の下方に設けられておらず開口している。これは、金属膜８３ｂ＿１が第２面１０Ｂ側においてビアＶ１の開口部を塞ぐことを抑制し、樹脂材料が第２面１０Ｂ側からビアＶ１内に流入可能にするためである。これにより、ビアＶ１の近傍のガラス基板１０を強度的に強くすることができる。従って、ビアＶ１に樹脂材料を流し込むために、金属膜８３ａ＿１、８３ｂ＿１は、ビアＶ１の開口部の上方または下方に設けない。
　また、絶縁膜９０ａ、９０ｃ、６２は、同一の樹脂材料（例えば、エポキシ樹脂等）を用いて同一工程で形成されている。従って、絶縁膜９０ａ、９０ｃ、６２は、シームレスに連続した絶縁膜として形成され得る。これにより、絶縁膜９０ａ、９０ｃ、６２およびフレーム２０がガラス基板１０を確実に保護することができる。
　さらに、ガラス基板１０の第２面１０Ｂ側からも樹脂材料をラミネートする。樹脂材料が第１面１０ＡからビアＶ１および間隙Ｇ１内に充分に充填されていることが好ましく、この場合には、樹脂材料は、第２面１０Ｂ上にラミネートされていれば充分である。その後、樹脂材料は仮硬化される。これにより、絶縁膜９０ｂが第２面１０Ｂ上に形成される。絶縁膜９０ｂは、絶縁膜９０ａ、９０ｃ、６２との後に形成され、個別に形成される。この時点では絶縁膜９０ｂおよび絶縁膜９０ａ、９０ｃ、６２は仮硬化状態である。その後、さらに加熱されることにより本硬化される。絶縁膜９０ｂおよび絶縁膜９０ａ、９０ｃ、６２は同じ材料であり、本硬化時に継ぎ目部分が溶融してほぼシームレスに連続して形成され得る。これにより、ガラス基板１０の端部を保護することができ、かつ、ガラス基板１０へ印加される応力も小さくなる。また、絶縁膜９０ａ、９０ｂがガラス基板１０から剥離し難くなる。
　尚、絶縁膜９０ｂと絶縁膜９０ａ、９０ｃまたは６２とが充分に密着していれば、それらの間に繋ぎ目があったとしても、本実施形態の効果は失われない。即ち、絶縁膜９０ｃが絶縁膜９０ａ、９０ｂの少なくとも一方に連続して繋がっていれば、ガラス基板１０の少なくとも一端が保護され、ガラス基板１０を応力から保護することができる。
　次に、図１４に示すように、絶縁膜９０ａ、９０ｂを所定のパターンに加工し、金属膜８３ａ＿１、８３ｂ＿１の一部を露出させる。例えば、レーザ加工技術を用いて、絶縁膜９０ａ、９０ｂをビア加工してもよい。あるいは、リソグラフィ技術およびエッチング技術を用いて、絶縁膜９０ａ、９０ｂをパターンニングしてもよい。
　次に、絶縁膜９０ａおよび金属膜８３ａ＿１上に、配線８３ａの上層となる金属膜８３ａ＿２を堆積してパターンニングする。また、金属膜８３ａ＿２上に絶縁膜８５ａを堆積してパターンニングする。このように、金属膜８３ａ＿２および絶縁膜８５ａの堆積と加工とを繰り返して、積層配線部８１が形成される。
　第２面１０Ｂについても同様の処理を実行する。即ち、絶縁膜９０ｂおよび金属膜８３ｂ＿１上に、配線８３ｂの上層となる金属膜８３ｂ＿２を堆積してパターンニングする。また、金属膜８３ｂ＿２上に絶縁膜８５ｂを堆積してパターンニングする。このように、金属膜８３ｂ＿２および絶縁膜８５ｂの堆積と加工とを繰り返して、積層配線部８２が形成される。
　このようにして、図１４に示す構造が得られる。ガラス基板１０の第１面１０Ａ側の金属膜８３ａ＿１、８３ａ＿２、絶縁膜９０ａ、８５ａの層数、膜厚および材質は、第２面１０Ｂ側の金属膜８３ｂ＿１、８３ｂ＿２、絶縁膜９０ｂ、８５ｂの層数、膜厚および材質にほぼ等しいことが好ましい。これにより、積層配線部８１、８２からガラス基板１０に与える応力がほぼ均等になり、ガラス基板１０の歪みが抑制され得る。
　次に、図１５に示すように、フレーム２０と絶縁膜９０ｃとの間をダイシングすることによって、ガラス基板１０を含むＧＩＰが個片化される。ダイシングは、レーザ加工技術またはダイシングブレードを用いて実行すればよい。本実施形態において、ダイシングは、フレーム２０の側面２０ｃとガラス基板１０の側面１０Ｃとの間で実行される。これにより、ガラス基板１０の側面には、絶縁膜９０ｃが残るものの、フレーム２０は残置されない。これにより、図２または図３に示すＧＩＰが形成され得る。
　その後、図２に示すように、絶縁膜８５ａ上に半導体チップ４０を接着し、ボンディングワイヤ５０が半導体チップ４０のボンディングパッド４１と積層配線部８１のボンディングパッド５１との間に接続される。さらに、電子部品１１０が電極パッド７１に接続される。これにより、図２に示す構造が得られる。
　代替的に、図３に示すように、半導体チップ４０をＧＩＰ上にフリップチップ接続してもよい。半導体チップ４０は、金属バンプ４３を有し、金属バンプ４３によって積層配線部８１に接続される。このように、半導体チップ４０は、ガラス基板１０上方においてフリップチップ接続されてもよい。これにより、図３に示す構造が得られる。
　その後、さらに組み立て工程を経ることによって、ＣＭＯＳイメージセンサモジュール等を形成することができる。
　図１６は、第２実施形態のＧＩＰの製造方法の一例を示す断面図である。第２実施形態では、図８～図１４の工程を経た後、図１６に示すように、フレーム２０をダイシングする。これにより、絶縁膜９０ｃおよびフレーム２０を含むガラス基板１０が個片化される。ダイシングは、レーザ加工技術またはダイシングブレードを用いて実行すればよい。ダイシングは、フレーム２０の中心線あるいはその両側に沿って実行される。これにより、ガラス基板１０の側面には、絶縁膜９０ｃおよびフレーム２０が残置される。その結果、図５に示すＧＩＰが形成され得る。
　その後、絶縁膜８５ａ上に半導体チップ４０を接着し、ボンディングワイヤ５０が半導体チップ４０のボンディングパッド４１と積層配線部８１のボンディングパッド５１との間に接続される。代替的に、半導体チップ４０をＧＩＰ上にフリップチップ接続してもよい。
　その後、さらに組み立て工程を経ることによって、ＣＭＯＳイメージセンサモジュール等を形成することができる。
　本実施形態によれば、ガラス基板１０上に絶縁膜９０ａ～９０ｃ、８５ａおよび８５ｂを堆積する前に、プレート状態のガラス基板１０を個片化している。これにより、絶縁膜９０ａ～９０ｃ、８５ａおよび８５ｂの硬化収縮による応力は分散される。さらに、個片化後のガラス基板１０の面１０Ａ～１０Ｃを絶縁膜９０ａ～９０ｃ、８５ａおよび８５ｂで被覆することにより、側面１０Ｃに生じる応力を低減させることができる。その結果、ガラス基板１０のクラックが抑制され得る。尚、シミュレーションでは、第１実施形態により製造されたＧＩＰのガラス基板１０の応力は、積層配線部８１、８２の形成後に個片化されたガラス基板の応力の約半分になった。また、第２実施形態により製造されたフレーム２０を備えたＧＩＰのガラス基板１０の応力は、積層配線部８１、８２の形成後に個片化されたガラス基板の応力の約１／７になった。
（第４実施形態）
　図１７は、第４実施形態のＧＩＰの構成例を示す断面図である。第４実施形態によるＧＩＰは、ガラス基板１０の中心部に開口部１１を有する。開口部１１は、第１面１０Ａと第２面１０Ｂとの間のガラス基板１０の中心部に設けられており、内側面にテーパーを有する。開口部１１内には、金属板１２０が嵌め込まれている。金属板１２０は、半導体チップ４０の裏面側に設けられ、半導体チップ４０において発生する熱を吸収し、かつ、その熱をガラス基板１０の第２面１０Ｂ側から放出する。即ち、金属板１２０は、半導体チップ４０の放熱板として機能する。金属板１２０には、例えば、銅やシリコン等の高熱伝導性材料が用いられる。金属板１２０の側面は、開口部１１の内側面に沿うように開口部１１の内側面とほぼ等しい傾斜のテーパーを有する。
　金属板１２０の側面と開口部１１の内側面との間には、絶縁膜６５が設けられている。絶縁膜６５は、絶縁膜６２および９０ｃと同様に、絶縁膜９０ａの形成と同時に、樹脂材料を金属板１２０の側面と開口部１１の内側面との間に充填することによって形成される。従って、絶縁膜６５は、金属板１２０の側面および開口部１１の内側面に沿って第１および第２面１０Ａ、１０Ｂに対して傾斜する方向へ延伸している。
　絶縁膜６５は、絶縁膜９０ａ、９０ｃ、６２と同一材料であり、絶縁膜９０ａ、９０ｃ、６２に連続して、シームレスに繋がっている。これにより、絶縁膜６５は、ガラス基板１０の開口部１１の端部を充分に保護することができる。絶縁膜６５は、絶縁膜９０ｂと同一材料であり、連続して、シームレスに繋がっていてもよい。これにより、絶縁膜６５は、ガラス基板１０の開口部１１の端部をさらに確実に保護することができる。また、ガラス基板１０に対する応力も低減される。
　第４実施形態は、積層配線部８１、８２の膜厚、層数、材質等の相違により、ガラス基板１０に印加される応力が第１面１０Ａと第２面１０Ｂとで異なる場合に有効である。例えば、図１８は、開口部１１と金属板１２０との境界部の一例を示す断面図である。積層配線部８１が２０μｍであり、積層配線部８２が３０μｍであり、絶縁膜６５が１００μｍであるとする。積層配線部８１、８２は、それぞれ同一パターンの金属膜および同一パターンの絶縁膜を同じ厚みずつ含むものとする。常温のもと、ガラス基板１０の反りをシミュレーションしたところ、図１９に示す結果が得られた。図１９は、図１８に示すガラス基板１０の反り解析結果を示すグラフである。テーパーの傾斜角θは、比較的厚い積層配線部８２を有する第２面１０Ｂに対する開口部１１のガラス基板１０側の内壁面の傾斜角である。θ＝９０度が、第２面１０Ｂ（および第１面１０Ａ）に対して垂直方向であり、θ＝０度が、第２面１０Ｂ（および第１面１０Ａ）に対して平行方向である。このグラフによれば、傾斜角θが約７５度のときに、反りが最小になっている。即ち、開口部１１および金属板１２０のテーパーの傾斜角θを約７５度にすれば、ガラス基板１０に印加される反りが最小になる。
　このように、第４実施形態は、金属板１２０の側面および開口部１１の内側面をテーパー形状にして、そのテーパーに沿うように絶縁膜６５を充填する。これにより、ガラス基板１０に生じる反りを制御し、低減させることができる。
　第４実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。よって、第４実施形態は、第１実施形態と同様の効果を得ることができる。また、第４実施形態は、第２または第３実施形態のいずれに適用してもよい。
　上記実施形態において、積層配線部８１、８２の一部、あるいは、金属膜９２ａ、９２ｂは、無線通信のためのアンテナとして用いられてもよい。
（適用例１）
　図２０は、上記実施形態によるＧＩＰを用いたアプリケーションの一例を示す断面図である。ＧＩＰは、上記第１～第４実施形態またはその変形例のいずれでもよい。
　半導体チップ４０は、ＣＭＯＳイメージセンサチップであり、上方に受光面を向けている。半導体チップ４０は、ＧＩＰ上に接着剤で接着されており、ボンディングワイヤ５０によって、ＧＩＰの配線の一部に電気的に接続されている。
　半導体チップ４０の周囲には、固定フレーム１０１が配置されている。固定フレーム１０１は、カバーガラス１０２を半導体チップ４０の受光面の上方の所定位置に固定するために設けられている。
　カバーガラス１０２は、半導体チップ４０の受光面を保護し、かつ、入射光を該受光面に透過させる。カバーガラス１０２は、集光レンズであってもよい。
　このように、本実施形態によるＧＩＰは、ＣＭＯＳイメージセンサの基板として用いることができる。
（適用例２）
　図２１は、上記実施形態によるＧＩＰを用いたアプリケーションの他の例を示す断面図である。ＧＩＰは、基本的に、上記第１～第４実施形態またはその変形例のいずれでもよい。しかし、適用例２では、ＣＭＯＳイメージセンサチップ４０、信号処理チップ１０３、パワーアンプ１０４およびアンテナ１０５が１つのＧＩＰに搭載されており、１つのモジュールとして構成されている。従って、ＧＩＰは、比較的大きいサイズを有している。また、この例では、ＣＭＯＳイメージセンサチップ４０の下方において、金属板１２０がＧＩＰ内に埋め込まれている。パワーアンプ１０４の下方において、金属板１２１がＧＩＰ内に埋め込まれている。
　半導体チップ４０、固定フレーム１０１およびカバーガラス１０２の配置関係は、適用例１と同じである。開口部１１内の下部には、金属板１２０が嵌め込まれている。このように、開口部１１内には金属板１２０が設けられ、金属板１２０上に半導体チップ４０が設けられる。金属板１２０は、半導体チップ４０の裏面に配線８３ａおよび金属パッド７１を介して接触しており、半導体チップ４０において発生する熱を吸収し、かつ、その熱をガラス基板１０の第２面１０Ｂ側から放出する。金属板１２０と半導体チップ４０との間には、配線８３ａおよび金属パッド７１の材料が介在している。また、金属板１２０の第２面１０Ｂ側には、配線８３ｂおよび金属パッド７２の材料が設けられている。これらの配線８３ａ、８３ｂ、金属パッド７１、７２の材料は、放熱経路のために設けられている。
　信号処理チップ１０３は、第２面１０Ｂ側に設けており、電極パッド７２と電気的に接続される。信号処理チップ１０３は、半導体チップ４０で光電変換され、かつ、ＡＤ変換された画素信号を演算処理する。
　ＧＩＰは、開口部１１の他に、開口部１１１を有する。金属板１２１は、開口部１１１内に嵌め込まれている。パワーアンプ１０４は、金属板１２１の下に、アンテナ１０５で受信された信号等を増幅するために設けられている。このように、開口部１１１内には金属板１２１が設けられる。金属板１２１は、パワーアンプ１０４の裏面に配線８３ｂおよび金属バッド７２を介して接触しており、パワーアンプ１０４において発生する熱を吸収し、かつ、その熱をガラス基板１０の第１面１０Ａ側から放出する。金属板１２１とパワーアンプ１０４との間には、配線８３ｂおよび金属パッド７２の材料が介在している。また、金属板１２１の第１面１０Ａ側には、配線８３ａおよび金属パッド７１の材料が設けられている。これらの配線８３ａ、８３ｂ、金属パッド７１、７２の材料は、放熱経路のために設けられている。
　アンテナ１０５は、ＧＩＰの第１面１０Ａ側に設けられている。アンテナ１０５は、外部信号を受信し、内部信号を送信するために設けられている。アンテナ１０５は、ガラス基板上にアンテナ素子として機能する金属配線１０５ａ設けることによって構成されている。ＧＩＰは、高周波信号の電力損失が低いという特徴を有する。従って、適用例２のように、例えば、５Ｇ用のアンテナ等を搭載することが有利である。
　このように、本実施形態によるＧＩＰは、ＣＭＯＳイメージセンサのモジュールの基板として用いることもできる。これにより、本実施形態による半導体装置は、省スペース化および低電力損失に有利である。
（変形例１）
　金属膜８３ａ＿１、８３ｂ＿１、６１の形成前に、絶縁膜をガラス基板１０の第１面１０Ａ、第２面１０ＢおよびビアＶ１内に形成してもよい。この絶縁膜には、例えば、エポキシ樹脂等の絶縁材料を用いればよい。
　この場合、次に、絶縁膜の表面に金属膜８３ａ＿１、８３ｂ＿１、６１をガラス基板１０の第１面１０Ａ、第２面１０ＢおよびビアＶ１内に形成する。次に、レーザ加工技術を用いて、金属膜８３ａ＿１、８３ｂ＿１、６１を加工する。ダイシング工程によってガラス基板１０が個片化される。
　その後、図１２～図１６を参照して説明したように、フレーム２０へガラス基板１０を配置し、配線層８１、８２が形成される。本変形例によれば、金属膜８３ａ＿１、８３ｂ＿１、６１は、ガラス基板１０に直接接触せず、絶縁膜上に形成される。しかし、絶縁膜９０ａ、９０ｂは、ガラス基板１０の第１面１０Ａ、第２面１０Ｂおよび側面１０Ｃをシームレスに連続して被覆することができる。従って、変形例１は第１実施形態の効果を得ることができる。
（変形例２）
　絶縁膜がダイシング工程前に金属膜８３ａ＿１、８３ｂ＿１、６１上に形成されてもよい。
　例えば、図８～図１０の工程を経た後、絶縁膜を金属膜８３ａ＿１、８３ｂ＿１、６１上に形成する。絶縁膜は、ビアＶ１内にも埋め込まれ、金属膜６１も被覆する。
　次に、ダイシング工程によってガラス基板１０が個片化される。
　その後、図１２～図１６を参照して説明したように、フレーム２０へガラス基板１０を配置し、配線層８１、８２が形成される。変形例２によれば、フレーム２０とガラス基板１０との間に埋め込まれる絶縁膜９０ａ、９０ｂは、金属膜８３ａ＿１、８３ｂ＿１、６１を被覆する絶縁膜と別であり連続していない。しかし、絶縁膜９０ａ、９０ｂは、ガラス基板１０の第１面１０Ａ、第２面１０Ｂおよび側面１０Ｃをシームレスに連続して被覆することができる。従って、変形例２は第１実施形態の効果を得ることができる。
（第５実施形態）
　図２２は、第５実施形態による半導体装置の構成例を示す断面図である。第５実施形態では、ＧＩＰのガラス基板１０が、レンズ群３１０を備えた筐体３００に締結具としてのネジ３２０によって締結されている。ガラス基板１０には、ネジ３２０を貫通させるための締結孔３３０が設けられている。締結孔３３０は、第１面１０Ａと第２面２０Ｂとの間のガラス基板１０を貫通するように設けられている。
　締結孔３３０とネジ３２０との間には、充填材３４０が充填されている。ネジ３２０は、締結孔３３０内の充填材３４０を貫通して筐体３００に締結され、ガラス基板１０を筐体３００に固定している。充填材３４０には、例えば、樹脂等の絶縁材料が用いられている。フレーム２０は、ガラス基板１０の側面に接着剤３５０によって接着されている。
　筐体３００は、半導体チップ４０の周囲を囲むように略方形の筒状の形状を有する。筐体３００の半導体チップ４０の上方にレンズ群３１０が設けられている。レンズ群３１０を通過した光は、ＣＩＳ等としての半導体チップ４０に入射する。
　締結孔３３０は、レーザ光を照射してガラス基板１０を変質させ、その変質部分をフッ酸溶液等でエッチングすることによって形成され得る。あるいは、締結孔３３０は、レーザアブレーションを用いて、ガラス基板１０を削って形成されてもよい。
　第５実施形態では、ＧＩＰは筐体３００に直接締結されており、筐体３００の端部は、ＧＩＰ上に配置され、ＧＩＰに接触している。これにより、平坦度が高く、反りが小さく、アオリが小さい等のようなガラス基板１０の特性を損なうことなく、ＧＩＰを筐体３００に締結することができる。筐体３００とＧＩＰとの接触面Ｂ３００は、レンズ群３１０の光軸と半導体チップ４０の光軸との光軸基準面となる。光軸基準面は、レンズ群３１０の光軸と半導体チップ４０の光軸とをほぼ一致させるために影響の大きな接触面である。ガラス基板１０は、表面および裏面の平行度に優れるため、接触面Ｂ３００に面する筐体３００およびＧＩＰの表面を高精度に加工することによって、レンズ群３１０の光軸と半導体チップ４０の光軸とをほぼ一致させることができる。尚、ＧＩＰ、固定フレーム１０１、カバーガラス１０２、半導体チップ４０の構成は、上記実施形態または上記変形例のいずれかと同じでよい。
　このように、ＧＩＰ、半導体チップ４０およびレンズ群３１０が一体のモジュールとして構成されてもよい。これにより、半導体チップ４０およびレンズ群３１０の光軸をほぼ一致させたまま、本モジュールを、例えば、カメラ等の製品に組み込むことができる。
　図２３は、第５実施形態による半導体装置の構成例を示す概略平面図である。図２３を参照して、締結孔３３０の平面レイアウトを説明する。尚、図２２は、図２３のＡ－Ａ線に沿った断面である。
　本開示では、３つの締結孔３３０がガラス基板１０に設けられている。締結孔３３０は、筐体３００とＧＩＰとの接触面Ｂ３００内に設けられている。
　締結孔３３０は、ガラス基板１０の片側に偏って配置されていると、ＧＩＰに微振動が伝播したときに、共振または異常振動を誘発する場合がある。この場合、ＧＩＰに実装されている半導体チップ４０や部品にも振動が伝播し、破損するおそれがある。
　このような破損を抑制するために、Ｚ方向から見た平面レイアウトにおいて、複数の締結孔３３０は、それらの重心が半導体チップ４０内にある（重複する）ように配置されることが好ましい。このように、締結孔３３０が略均等に分散配置されることによって、ＧＩＰに実装されている半導体チップ４０や部品の破損を抑制することができる。
　尚、ネジ３２０および締結孔３３０の個数は、３つに限定されず、２つ以上であれば任意の個数でよい。ただし、上述の通り、ネジ３２０および締結孔３３０は、接触面Ｂ３００において略均等に分散配置されることが好ましい。
（第６実施形態）
　図２４は、第６実施形態による半導体装置の構成例を示す断面図である。第６実施形態では、ＧＩＰのガラス基板１０が、実装基板４００にネジ３２０で締結されており、実装基板４００がレンズ群３１０を備えた筐体３００に締結具としてのネジ３２１によって締結されている。即ち、ＧＩＰは、実装基板４００を介して筐体３００に固定されている。
　実装基板４００は、複数の配線層４１０と複数の絶縁層４２０とを積層した配線基板である。配線層４１０には、例えば、銅等の金属材料が用いられる。絶縁層４２０には、例えば、ガラスエポキシ樹脂等の絶縁材料が用いられる。筐体３００が接触する実装基板４００の領域には、絶縁層４２０が設けられているが、配線層４１０は設けられていない。これにより、ネジ３２１が配線層４１０に接触することなく、実装基板４００を貫通することができる。ネジ３２１は、実装基板４００の絶縁層４２０の領域を貫通して筐体３００に締結される。
　一方、ＧＩＰ自体の構成は、第５実施形態のそれと同じでよい。ただし、ネジ３２０は、－Ｚ方向へ向かって締結孔３３０を貫通し、実装基板４００に締結されている。締結孔３３０に対応する実装基板４００の領域も、絶縁層４２０が設けられているが、配線層４１０は設けられていない。これにより、ネジ３２０が配線層４１０に接触することなく、実装基板４００に締結され得る。
　第６実施形態では、筐体３００と実装基板４００との接触面Ｂ３００が光軸基準面となる。また、ガラス基板１０は、表面および裏面の平行度に優れるため、ＧＩＰの表面に実装した半導体チップ４０とＧＩＰの裏面（即ち、実装基板４００の表面）は、平行度が維持された状態となる。よって、接触面Ｂ３００に面する筐体３００および実装基板４００の表面を高精度に加工することによって、レンズ群３１０の光軸と半導体チップ４０の光軸とをほぼ一致させることができる。尚、ＧＩＰ、固定フレーム１０１、カバーガラス１０２、半導体チップ４０の構成は、上記実施形態または上記変形例のいずれかと同じでよい。
　このように、ＧＩＰ、半導体チップ４０およびレンズ群３１０が一体のモジュールとして構成されてもよい。これにより、半導体チップ４０およびレンズ群３１０の光軸をほぼ一致させたまま、本モジュールを、例えば、カメラ等の製品に組み込むことができる。
　図２５は、第５実施形態の締結部分を示す断面図である。締結孔３３０は、筐体３００とＧＩＰとの接触面Ｂ３３０に設けられている。また、締結孔３３０の幅Ｗ３３０は、ネジ３２０の頭部の幅Ｗ３２０よりも大きいことが好ましい。即ち、図２３および図２５に示すように、Ｚ方向（ネジ３２０の締結方向）から見た平面視において、締結孔３３０は、ネジ３２０の頭部の外縁よりも大きく形成されている。これにより、ネジ３２０の頭部の直下にガラス基板１０が存在せず、締結時に、ネジ３２０の頭部は、充填材３４０を押圧するものの、ガラス基板１０を直接押圧しない。これにより、ネジ３２０の締結による負荷によって、ガラス基板１０が破損することを抑制することができる。尚、第６実施形態の締結孔３３０とネジ３２０との関係も同様であることが好ましい。
（第７実施形態）
　図２６は、第７実施形態による半導体装置の構成例を示す断面図である。図２７は、第７実施形態による半導体装置の構成例を示す概略平面図である。図２６は、図２７のＢ－Ｂ線に沿った断面を示す。
　第７実施形態では、締結孔３３０がガラス基板１０の側面において外部とつながっており、締結用の切欠き部３３１となっている。切欠き部３３１は、図２７に示すように、Ｘ－Ｙ面内において、ガラス基板１０の側面からその内部へ向かって窪んだ領域である。切欠き部３３１の窪みの内部には、フレーム２０が設けられている。フレーム２０とガラス基板１０とは、接着剤３５０によって接着されている。ネジ３２０は、切欠き部３３１内のフレーム２０を貫通して筐体３００に締結されている。ガラス基板１０に締結孔３３０のような孔を形成できない場合には、このように切欠き部３３１を形成してもよい。Ｚ方向からみた平面視において、切欠き部３３１は、図２７に示すように、角を有することなく、滑らかに連続な外縁を有することが好ましい。これにより、切欠き部３３１の強度が維持され得る。また、切欠き部３３１の個数は、３つに限定されず、２つ以上の任意の数でよい。ただし、ガラス基板１０の強度を考慮すると、切欠き部３３１は可及的に少なくし、フレーム２０との接触部を極力小さくすることが好ましい。
　第７実施形態のその他の構成は、第５実施形態の対応する構成と同様でよい。切欠き部３３１の配置も、締結孔３３０と同様に、ＧＩＰと筐体３００との接触面Ｂ３００において、略均等に分散配置されることが好ましい。このような切欠き部３３１であっても、本開示の効果は失われない。尚、締結孔３３０と切欠き部３３１とを混在させてもよい。
（変形例）
　図２８は、第７実施形態の変形例による半導体装置の構成例を示す断面図である。本変形例では、６つの切欠き部３３１がガラス基板１０の中心線または中心に対して線対称または点対称に配置されている。これにより、ガラス基板１０の平坦度等の特性を損なうことなく、切欠き部３３１を設けることができる。変形例では、６つの切欠き部３３１のうち、３つの切欠き部３３１にネジ３２０が締結されている。尚、ガラス基板１０の切欠き部３３１のサイズは、全て同じであることが好ましいが、総合的なバランスを考慮し必要に応じてサイズを変更してもよい。
　第７実施形態および本変形例は、第６実施形態に適用してもよい。
（第８実施形態）
　図２９は、第８実施形態による半導体装置の構成例を示す断面図である。図３０は、第８実施形態による半導体装置の構成例を示す平面図である。第８実施形態では、ガラス基板１０の側面とフレーム２０との間にフレーム２５が設けられている。第２フレームとしてのフレーム２５は、筐体３００の直下に設けられており、ネジ３２０によってＧＩＰを筐体３００に締結するために設けられている。フレーム２５には、ガラス以外の材料が用いられる。フレーム２５には、例えば、高い剛性を求める場合には、ステンレス等の金属材料が用いられ、軽量化を求める場合、アルミ合金またはチタン合金等が用いられ、高熱伝導率を求める場合、銅合金等が用いられる。
　図３０に示すように、ネジ３２０を貫通させる締結孔３３０が、フレーム２５に設けられている。本開示では、３つの締結穴３３０がフレーム２５に設けられているが、締結孔３３０の個数は限定しない。また、締結孔３３０は、フレーム２５に略均等に分散配置されることが好ましい。
　フレーム２５は、ガラス基板１０の側面に接着剤３５０で接着されている。フレーム２０は、フレーム２５の外側面に同様に接着剤３５０で接着されている。
　尚、フレーム２５は、ＧＩＰの一部として構成されるため、線膨張係数等をガラス基板１０に近づける配慮が必要である。例えば、ガラス基板１０、フレーム２５、筐体３００の各線膨張係数の関係は、ガラス基板１０≦フレーム２５≦筐体３００、もしくは、筐体３００≦フレーム２５≦ガラス基板１０であることが好ましい。これにより、ガラス基板１０から筐体３００までの締結部分での熱膨張係数が次第に変化するように構成されるので、モジュール全体の応力が軽減される。
　第８実施形態のその他の構成は、第５実施形態の対応する構成と同様でよい。フレーム２５は、ガラス基板１０の側面の保護の機能を兼ね備えていてもよい。この場合、フレーム２０は省略してもよい。ただし、製造工程において樹脂製のフレーム２０を切断するダイシング工程を経て、本パッケージが個片化される。従って、フレーム２５がダイシングできないような金属材料等で形成されている場合、フレーム２５に加えてフレーム２０が設けられていることが好ましい。
（変形例）
　図３１は、第８実施形態の変形例による半導体装置の構成例を示す断面図である。本変形例では、ＧＩＰの底部にネジ３２０によって締結され接触する放熱部３６０が設けられている。放熱部３６０は、ネジ３２０によってガラス基板１０の第２面１０Ｂ側に締結されている。ネジ３２０は、ＧＩＰと筐体３００との締結とともに放熱部３６０をＧＩＰに対して締結している。放熱部３６０には、熱伝導性の高い材料として、例えば、銅やアルミニウム等の材料が用いられる。これにより、筐体３００、ＧＩＰの熱は、ネジ３２０等を介して放熱部３６０から排熱することができる。ＧＩＰの熱は、積層配線部８１、８２を介して放熱部３６０に伝達され、放熱部３６０から効率的に排熱され得る。
（第９実施形態）
　図３２は、第９実施形態による半導体装置の構成例を示す断面図である。第９実施形態では、ＧＩＰのガラス基板１０が、基板４０１にネジ３２０で締結されており、基板４０１がレンズ群３１０を備えた筐体３００にネジ３２１によって締結されている。即ち、ＧＩＰは、基板４０１を介して筐体３００に固定されている。
　基板４０１は、放熱性、平坦性、平行性、剛性に優れた板状基板である。基板４０１には、例えば、銅、アルミニウム、タングステン、モリブデン、ニオブ、チタン、および、これらの金属を含む合金、その他、ステンレス、ジュラルミン、インバー、コバール、真鍮などの合金が用いられる。これにより、ガラス基板１０は、フレーム２５を介してネジ３２０で基板４０１に締結され、この基板４０１に密接する。さらに、基板４０１が、ネジ３２１を介して筐体３００と締結され、筐体３００に密接することによって、更に剛性や放熱性を高めることができる。ネジ３２１は、基板４０１を貫通して筐体３００に締結される。
　一方、ＧＩＰ自体の構成は、第８実施形態のそれと同じでよい。ただし、ネジ３２０は、－Ｚ方向へ向かってフレーム２５を貫通し、基板４０１に締結されている。基板４０１とＧＩＰとは、熱伝導率の高い接着剤等を介して固定してもよい。
（第１０実施形態）
　図３３は、第１０実施形態による半導体装置の構成例を示す断面図である。図３４は、第１０実施形態による半導体装置の構成例を示す概略平面図である。第１０実施形態では、ＧＩＰのガラス基板１０内に電子部品１１０が内蔵されている。ガラス基板１０の半導体チップ４０の直下には、貫通孔（キャビティ）５００が設けられており、電子部品１１０は、貫通孔５００内に配置されている。貫通孔５００は、ガラス基板１０の中心部において、第１面１０Ａと第２面２０Ｂとの間のガラス基板１０を貫通するように設けられている。貫通孔５００は、図３４に示すように、電子部品１１０を収容可能な広さに形成される。電子部品１１０以外の貫通孔５００の空間には、絶縁膜５１０が充填されている。絶縁膜５１０は、絶縁膜６２、９０ｃと同じ材料でよく、絶縁膜６２、９０ｃの形成と同一工程で貫通孔５００の空間に埋め込めばよい。
　貫通孔５００は、レーザ光を照射してガラス基板１０を変質させ、その変質部分をフッ酸溶液等でエッチングすることによって形成され得る。あるいは、貫通孔５００は、レーザアブレーションを用いて、ガラス基板１０を削って形成されてもよい。
　電子部品１１０は、図３３に示すように、その上面がガラス基板１０の第１面１０Ａに揃っている。また、電子部品１１０は、ガラス基板１０の第１面１０Ａ側の積層配線部８１の配線のいずれかに接続されている。これにより、積層配線部８１の配線を介して、外部から電子部品１１０へ電力を供給し、電子部品１１０へ制御信号を与え、あるいは、電子部品１１０からデータを出力することができる。第１０実施形態のＧＩＰの他の構成は、上記実施形態または変形例のいずれかの対応する構成と同様でよい。尚、第１０実施形態では、フレーム２０の有無については問わない。
　電子部品１１０は、例えば、能動部品または受動部品のいずれでもよい。電子部品１１０は、例えば、能動部品として、　DSP(Digital　Signal　Processor)、DRAM（Dynamic　Random　Access　Memory）、SRAM(Static　RAM)、MRAM(Magnetoresistive　RAM)、FPGA　（Field-Programmable　Gate　Array）ジャイロセンサ、加速度センサ、慣性計測チップ(IMU　(Inertial　Measurement　Unit))等でよい。電子部品１１０は、例えば、受動部品として、チップコンデンサ、チップインダクタ、薄膜キャパシタ等でよい。
　第１０実施形態によれば、電子部品１１０が半導体チップ４０の直下の貫通孔５００内に配置されているので、電子部品１１０と半導体チップ４０との配線距離が短くなる。これは、パッケージ全体の動作が高速化され、ノイズが低減される。例えば、半導体チップ４０または電子部品１１０がコンデンサを含む場合、コンデンサのノイズが低減される。半導体チップ４０または電子部品１１０がＣＰＵを含む場合、ＣＰＵの動作が高速化される。半導体チップ４０または電子部品１１０がＩＭＵを含む場合、ＩＭＵの検出精度が向上する。
　また、電子部品１１０がガラス基板１０内に配置されているので、パッケージのサイズが小さくなる。
　電子部品１１０にシリコン材料を用いている場合、電子部品１１０とガラス基板１０との選択膨張係数の差が小さくなる。このため、ＧＩＰの応力が軽減され、信頼性が向上する。
　電子部品１１０がガラス基板１０内に内蔵されているので、ＧＩＰに放熱板等を設置する場合に、自由度が高くなる。
　第１０実施形態によるモジュールの製造方法は、以下の通りである。図８～図１２に示す工程を経る。このとき、ガラス基板１０およびフレーム２０は、支持基板（支持テープ）５０２上に搭載される。また、ガラス基板１０の中心部には貫通孔５００が形成されている。
　次に、図３５に示すように、貫通孔５００内の支持基板（支持テープ）５０２上に電子部品１１０を搭載する。尚、図３５は、第１０実施形態による半導体装置の製造方法を示す断面図である。半導体装置の製造工程では、図３５に示すように、ガラス基板１０の第１面１０Ａを支持基板５０２側に向けて配置される。従って、この段階で、電子部品１１０の表面は、ガラス基板１０の第１面１０Ａとほぼ面一となっている。図１３を参照して説明した樹脂材料がビアＶ１等を埋め込むとともに、貫通孔５００内を埋め込む。即ち、絶縁膜５１０は、絶縁膜６２、９０ｃと同時に形成される。電子部品１１０は、その表面がガラス基板１０の第１面１０Ａと揃った状態のまま絶縁膜５１０によって樹脂封止される。これにより、その後に形成される積層配線部８１が、電子部品１１０の端子とガラス基板１０の第１面１０Ａ上の配線とを容易に接続することができる。
　その後、図１３～図１５または図１６を参照して説明した工程を経て、第１０実施形態によるモジュールが完成する。
（変形例）
　図３６は、第１０実施形態の変形例による半導体装置の構成例を示す断面図である。本変形例では、電子部品１１０は、その一表面がガラス基板１０の第２面１０Ｂに揃っている。また、電子部品１１０は、ガラス基板１０の第２面１０Ｂ側の積層配線部８２の配線のいずれかに接続されている。本変形例のその他の構成は、第１０実施形態の対応する構成と同様でよい。よって、本変形例は、第１０実施形態と同様の効果を得ることができる。
　本変形例は、図３５に示すガラス基板１０の向きを上下反転させ、第２面１０Ｂを支持基板５０２に向けて製造すればよい。これにより、電子部品１１０の底面がガラス基板１０の第２面１０Ｂにほぼ面一に揃った状態になる。これにより、その後に形成される積層配線部８２が、電子部品１１０の端子とガラス基板１０の第２面１０Ｂ上の配線とを容易に接続することができる。
（第１１実施形態）
　図３７は、第１１実施形態による半導体装置の構成例を示す断面図である。第１１実施形態の平面図は、図３４と同じでよい。第１１実施形態では、ガラス基板１０の半導体チップ４０の直下には、座繰り（窪み）５０１が設けられており、電子部品１１０は、座繰り５０１内に配置されている。座繰り５０１は、ガラス基板１０の第１面１０Ａに設けられ、ガラス基板１０を貫通しておらず、底を有する。座繰り５０１は、電子部品１１０を収容可能な広さに形成される。電子部品１１０以外の座繰り５０１内の空間には、絶縁膜５１０が充填されている。
　座繰り５０１は、レーザ光を照射してガラス基板１０を変質させ、その変質部分をフッ酸溶液等でエッチングすることによって形成され得る。あるいは、座繰り５０１は、レーザアブレーションを用いて、ガラス基板１０を削って形成されてもよい。
　電子部品１１０は、その上面がガラス基板１０の第１面１０Ａに揃っている。また、電子部品１１０は、ガラス基板１０の第１面１０Ａ側の積層配線部８１の配線のいずれかに接続されている。第１１実施形態のＧＩＰの他の構成は、第１０実施形態の対応する構成と同様でよい。従って、第１１実施形態は第１０実施形態と同様の効果を得ることができる。
　第１１実施形態によるモジュールの製造方法は、以下の通りである。図８～図１２に示す工程を経る。このとき、ガラス基板１０およびフレーム２０は、支持基板（支持テープ）５０２上に搭載される。また、ガラス基板１０の中心部には座繰り５０１が形成されている。ガラス基板１０は、図３８に示すように、座繰り５０１を上方に向けて支持基板５０２上に配置される。尚、図３８は、第１１実施形態による半導体装置の製造方法を示す断面図である。
　次に、座繰り５０１内に電子部品１１０を搭載し接着する。座繰り５０１の深さは、電子部品１１０の表面がガラス基板１０の第１面１０Ａとほぼ面一となるように形成されている。次に、図１３を参照して説明した樹脂材料がビアＶ１等を埋め込むとともに、座繰り５０１内を埋め込む。電子部品１１０は、その表面がガラス基板１０の第１面１０Ａと揃った状態のまま樹脂封止される。これにより、その後に形成される積層配線部８１が、電子部品１１０の端子とガラス基板１０の第１面１０Ａ上の配線とを容易に接続することができる。
　その後、図１３～図１５または図１６を参照して説明した工程を経て、第１１実施形態によるモジュールが完成する。
（第１２実施形態）
　図３９は、第１２実施形態による半導体装置の構成例を示す断面図である。図４０は、第１２実施形態による半導体装置の構成例を示す平面図である。第１２実施形態では、ガラス基板１０の貫通孔５００内に、複数の電子部品１１０が内蔵されている。このように、貫通孔５００の大きさを変更することによって、複数の電子部品１１０を貫通孔５００内に内蔵させてもよい。
　また、図３９に示すように、複数の電子部品１１０の厚み（高さ）が互いに異なっていても、第１０実施形態と同様に製造することによって、複数の部品１１０の上面をガラス基板１０の第１面１０Ａ（または第２面１０Ｂ）にほぼ面一に揃えることができる。これにより、面積および高さ（厚み）の異なる複数の電子部品１１０を、貫通孔５００内に配置し、かつ、積層配線部８１（または８２）に接続させることができる。
　第１２実施形態のその他の構成は、第１０実施形態の対応する構成と同様でよい。これにより、第１２実施形態は、第１０実施形態と同様の効果を得ることができる。
（第１３実施形態）
　図４１は、第１３実施形態による半導体装置の構成例を示す断面図である。第１３実施形態の平面図は、図４０と同じでよい。第１３実施形態では、ガラス基板１０の半導体チップ４０の直下には、複数の座繰り５０１が設けられており、複数の電子部品１１０が、それぞれ個別の座繰り５０１に配置されている。このように、複数の座繰り５０１を設けることによって、複数の電子部品１１０をガラス基板１０内に内蔵させてもよい。
　また、図４１に示すように、複数の電子部品１１０の厚み（高さ）が互いに異なっている場合には、それぞれの電子部品１１０の厚みに合わせて、複数の座繰り５０１の深さを設定することが好ましい。これにより、複数の部品１１０の上面をガラス基板１０の第１面１０Ａにほぼ面一に揃えることができる。
　第１３実施形態のその他の構成は、第１１実施形態の対応する構成と同様でよい。これにより、第１３実施形態は、第１１実施形態と同様の効果を得ることができる。
　第１０～第１３実施形態において、電子部品１１０がジャイロセンサである場合、電子部品１１０は、半導体チップ４０の直下に半導体チップ４０の中心軸に合わせて配置されることが好ましい。これにより、ジャイロセンサの角速度の検出精度が向上する。例えば、ドローンまたは車等の動体は数百Ｈｚで振動する場合がある。このような動体に本開示の装置を装着した場合、電子部品１１０としてのジャイロセンサからの出力信号（特に、角速度）は、数百Ｈｚで補正する必要があり、高精度な補正処理が要求される。本開示のように電子部品１１０を半導体チップ４０の直下にその中心軸に合わせて配置することによって、角速度等の補正処理が比較的容易になる。
　また、ジャイロセンサを半導体チップ４０の中心軸から外れた位置に配置する場合、複数のジャイロセンサを半導体チップ４０の周囲に配置する必要がある。しかし、本開示のように電子部品１１０を半導体チップ４０の直下にその中心軸に合わせて配置することによって、ジャイロセンサの個数を減らすことができる。
（第１４実施形態）
　図４２は、第１４実施形態による半導体装置の構成例を示す断面図である。図４３は、第１４実施形態による半導体装置の構成例を示す概略平面図である。第１４実施形態では、ＧＩＰのフレーム２０内に電子部品１１０が内蔵されている。フレーム２０には、貫通孔（キャビティ）５００が設けられており、電子部品１１０は、貫通孔５００内に配置されている。貫通孔５００は、フレーム２０の第３面２０Ａと第４面２０Ｂとの間を貫通するように設けられている。貫通孔５００は、電子部品１１０を収容可能な広さに形成される。電子部品１１０以外の貫通孔５００の空間には、絶縁膜５１０が充填されている。絶縁膜５１０は、絶縁膜６２、９０ｃと同じ材料でよく、絶縁膜６２、９０ｃの形成と同一工程で貫通孔５００の空間に埋め込めばよい。貫通孔５００は、レーザアブレーションを用いて、フレーム２０を削って形成すればよい。
　電子部品１１０は、図４２に示すように、その上面がフレーム２０の第３面２０Ａに揃っている。また、電子部品１１０は、フレーム２０の第３面２０Ａ側の積層配線部８１の配線のいずれかに接続されている。これにより、積層配線部８１の配線を介して、外部から電子部品１１０へ電力を供給し、電子部品１１０へ制御信号を与えたり、あるいは、電子部品１１０からデータを出力することができる。第１４実施形態のその他の構成は、第１０実施形態の対応する構成と同様でよい。
　第１４実施形態によれば、電子部品１１０は、半導体チップ４０の直下には設けられていないものの、パッケージのサイズを小さくすることができる。また、放熱板等の設置の自由度が高い。
　第１４実施形態によるモジュールの製造方法は、貫通孔５００を有するフレーム２０を支持基板５０２上に搭載し、貫通孔５００内の支持基板５０２上に電子部品１１０を搭載する。その後の工程は、第１０実施形態の製造工程と同じでよい。
（変形例）
　図４４は、第１４実施形態の変形例による半導体装置の構成例を示す断面図である。本変形例では、電子部品１１０は、その一表面がフレーム２０の第４面２０Ｂに揃っている。また、電子部品１１０は、フレーム２０の第４面２０Ｂ側の積層配線部８２の配線のいずれかに接続されている。本変形例のその他の構成は、第１４実施形態の対応する構成と同様でよい。よって、本変形例は、第１４実施形態と同様の効果を得ることができる。
（第１５実施形態）
　図４５は、第１５実施形態による半導体装置の構成例を示す断面図である。第１５実施形態の平面図は、図４３と同じでよい。第１５実施形態では、フレーム２０に、座繰り（窪み）５０１が設けられており、電子部品１１０は、座繰り５０１内に配置されている。座繰り５０１は、フレーム２０の第３面２０Ａに設けられ、フレーム２０を貫通しておらず、底を有する。座繰り５０１は、電子部品１１０を収容可能な広さに形成される。電子部品１１０以外の座繰り５０１内の空間には、絶縁膜５１０が充填されている。座繰り５０１は、レーザアブレーションを用いて、フレーム２０を削って形成すればよい。
　電子部品１１０は、その上面がフレーム２０の第３面２０Ａに揃っている。また、電子部品１１０は、フレーム２０の第３面２０Ａ側の積層配線部８１の配線のいずれかに接続されている。第１５実施形態のＧＩＰの他の構成は、第１４実施形態の対応する構成と同様でよい。従って、第１５実施形態は第１４実施形態と同様の効果を得ることができる。
　第１５実施形態によるモジュールの製造方法は、座繰り５０１を有するフレーム２０を支持基板５０２上に搭載し、座繰り５０１内に電子部品１１０を搭載する。その他の工程は、第１４実施形態の製造工程と同じでよい。
（第１６実施形態）
　図４６は、第１６実施形態による半導体装置の構成例を示す断面図である。図４７は、第１６実施形態による半導体装置の構成例を示す平面図である。第１６実施形態では、フレーム２０の貫通孔５００内に、複数の電子部品１１０が内蔵されている。このように、貫通孔５００の大きさを変更することによって、複数の電子部品１１０を貫通孔５００内に内蔵させてもよい。
　また、図４６に示すように、複数の電子部品１１０の厚み（高さ）が互いに異なっていても、第１４実施形態と同様に製造することによって、複数の部品１１０の上面をフレーム２０の第３面２０Ａ（または第４面２０Ｂ）にほぼ面一に揃えることができる。これにより、面積または高さ（厚み）の異なる複数の電子部品１１０を、貫通孔５００内に配置し、かつ、積層配線部８１（または８２）に接続させることができる。
　第１６実施形態のその他の構成は、第１４実施形態の対応する構成と同様でよい。これにより、第１６実施形態は、第１４実施形態と同様の効果を得ることができる。
　また、第１６実施形態は、第１５実施形態に組み合わせてもよい。例えば、第１５実施形態の座繰り５０１の深さおよび面積を様々に変更することによって、高さまたは面積の異なる複数の電子部品１１０を、フレーム２０の座繰り５０１内に内蔵することもできる。
（第１７実施形態）
　図４８は、第１７実施形態による半導体装置の構成例を示す断面図である。図４９は、第１７実施形態による半導体装置の構成例を示す平面図である。第１７実施形態では、ガラス基板１０の貫通孔５００内に、放熱部材１２２が内蔵されており、放熱部材１２２に設けられた貫通孔（第２貫通孔）６００内に電子部品１１０が内蔵されている。放熱部材１２２は、貫通孔５００内に収容可能な大きさに形成されており、かつ、電子部品１１０を収容できるように貫通孔６００を備えている。Ｚ方向から見たときに、放熱部材１２２の外縁は、図４９に示すように、例えば、貫通孔５００と略相似形であり、貫通孔５００よりも小さい。放熱部材１２２の貫通孔６００は、電子部品１１０と略相似形であり、電子部品１１０よりも大きい。従って、放熱部材１２２は、Ｚ方向から見たときに枠形状に成形されている。放熱部材１２２のＺ方向の高さ（厚み）は、ガラス基板１０の高さ（厚み）とほぼ同じか、あるいは、幾分低く（薄く）てよい。放熱部材１２２には、例えば、銅やシリコン等の高熱伝導性材料が用いられる。
　放熱部材１２２の貫通孔６００は、リソグラフィ技術およびエッチング技術を用いて形成してもよい。あるいは、放熱部材１２２の貫通孔６００は、レーザアブレーションを用いて、放熱部材１２２を削って形成してもよい。
　第１７実施形態によるモジュールの製造方法は、貫通孔５００を有するフレーム２０を支持基板５０２上に搭載し、貫通孔５００内の支持基板５０２上に貫通孔６００を有する放熱部材１２２を搭載する。さらに、貫通孔６００内の支持基板５０２上に電子部品１１０を搭載する。その後の工程は、第１０実施形態の製造工程と同じでよい。
　第１７実施形態によれば、放熱部材１２２が、半導体チップ４０および電子部品１１０の熱をガラス基板１０の第２面１０Ｂ側に速やかに伝達し排熱することができる。また、放熱部材１２２がシリコンで形成されている場合、放熱部材１２２とガラス基板１０との選択膨張係数差が小さい。これにより、パッケージの反りを抑制し、信頼性向上につながる。尚、第１７実施形態において、フレーム２０は省略してもよい。
（第１８実施形態）
　図５０は、第１８実施形態による半導体装置の構成例を示す断面図である。第１８実施形態の平面図は、図４９と同じでよい。第１８実施形態では、放熱部材１２２に座繰り（窪み）６０１が設けられており、電子部品１１０は、座繰り(第２座繰り)６０１内に配置されている。座繰り６０１は、放熱部材１２２を貫通しておらず、底を有する。座繰り６０１は、電子部品１１０を収容可能な広さに形成される。電子部品１１０以外の座繰り６０１内の空間には、絶縁膜５１０が充填されている。
　座繰り６０１は、リソグラフィ技術およびエッチング技術で形成されてもよく、あるいは、レーザアブレーションを用いて形成されてもよい。
　第１８実施形態の他の構成は、第１７実施形態の対応する構成と同様でよい。従って、第１８実施形態は第１７実施形態と同様の効果を得ることができる。また、第１８実施形態によれば、放熱部材１２２が電子部品１１０の側部および底部を被覆するように設けられている。従って、放熱部材１２２の放熱機能が向上する。尚、第１８実施形態において、フレーム２０は省略してもよい。
　第１７および第１８実施形態において、貫通孔６００または座繰り６０１内には、複数の電子部品１１０が設けれてもよい。
（第１９実施形態）
　図５１は、第１９実施形態による半導体装置の一例を示す断面図である。ＧＩＰは、上記実施形態またはその変形例のいずれでもよい。第１９実施形態によれば、図２０のカバーガラス１０２だけでなく、固定フレーム１０１がガラスで構成されている。固定フレーム（ガラスフレーム）１０１は、半導体チップ４０の周囲を囲むように設けられ、略方形の筒状の形状を有する。また、ガラス基板１０の第１面１０Ａ上の絶縁膜８５ａ、９０ａの一部が除去されており、固定フレーム１０１の一端部は、ガラス基板１０の第１面１０Ａに直接接続されている。固定フレーム１０１には、例えば、ガラス基板１０と同種のガラス、あるいは、それに近い線膨張係数を有するガラス材料が用いられる。
　カバーガラス１０２は、固定フレーム１０１の他端に接続され、半導体チップ４０の上方をカバーするように設けられている。カバーガラス１０２にも、例えば、ガラス基板１０と同種のガラス、あるいは、それに近い線膨張係数を有するガラス材料が用いられる。固定フレーム１０１およびカバーガラス１０２には、同一材料が用いられることが好ましい。
　もし、固定フレーム１０１とガラス基板１０との線膨張係数が大きく相違する場合、半導体チップ４０とガラス基板１０との線膨張係数を互いに近づけて反りを低減させようとしても、固定フレーム１０１とガラス基板１０との線膨張係数線の差により、パッケージ全体が反ってしまう。
　これに対し、第１９実施形態によれば、固定フレーム１０１がガラス基板１０の線膨張係数と同じまたはそれに近いガラス材料で構成されている。これにより、固定フレーム１０１によるパッケージの反りを抑制することができる。
　固定フレーム１０１およびカバーガラス１０２の表面の一部には、遮光膜２００が設けられている。遮光膜２００は、ＣＩＳ等の半導体チップ４０において不要な光を遮断するために設けられている。遮光膜２００の形成領域は、目的に応じて任意に設定すればよい。遮光膜２００には、例えば、クロム等の遮光性金属材料や遮光性の樹脂など、表面の反射率が低い材料が用いられる。
　固定フレーム１０１およびカバーガラス１０２は、以下のように形成される。まず、平板状の略四角形のガラス基板を準備し、該ガラス基板の中心領域にレーザ光を照射してガラス基板を変質させる。その変質部分をフッ酸溶液等でエッチングすることによって中心領域をくり抜き貫通させ、枠状の固定フレーム１０１を形成する。あるいは、レーザアブレーションを用いて、ガラス基板を削ってもよい。
　次に、接着剤等を用いて、固定フレーム１０１をカバーガラス１０２に接着する。
　次に、固定フレーム１０１およびカバーガラス１０２の表面のうち遮光膜２００を設けない領域に、保護フィルムを張り付ける。そして、固定フレーム１０１およびカバーガラス１０２の表面に遮光膜２００を蒸着させる。固定フレーム１０１およびカバーガラス１０２から保護フィルムを剥離することによって、保護フィルム上に蒸着した遮光膜２００が保護フィルムとともに除去される。これにより、固定フレーム１０１およびカバーガラス１０２の所望領域に遮光膜２００が形成される。
　一方、半導体チップ４０を搭載済みのＧＩＰの絶縁膜８５ａ、９０ａの一部が、レーザ光等でトリミングされる。これにより、固定フレーム１０１の端部に対応するガラス基板１０の外端部が、絶縁膜８５ａ、９０ａ（配線層８１）から露出される。
　次に、固定フレーム１０１の端部をガラス基板１０に直接接着する。固定フレーム１０１とカバーガラス１０２との接着および固定フレーム１０１とガラス基板１０との接着は、接着剤を用いてもよいし、フリットガラス、ケミカルボンドなどの接着方法を用いてもよい。尚、ガラス基板１０をトリミングせずに、固定フレーム１０１は、絶縁膜８５ａ、９０ａ（配線層８１）上に接着されてもよい。
（第２０実施形態）
　図５２は、第２０実施形態による半導体装置の一例を示す断面図である。第２０実施形態は、固定フレーム１０１およびカバーガラス１０２が同一材料で一体形成されている点で第１９実施形態と異なる。第２０実施形態では、固定フレーム１０１とカバーガラス１０２との間の接着が不要となり、部品点数を減らすことができる。第２０実施形態のその他の構成は、第１９実施形態の対応する構成と同様でよい。従って、第２０実施形態は、第１９実施形態と同様の効果も得ることができる。以下、固定フレーム１０１およびカバーガラス１０２は、一体形成されているので、単に、カバーガラス１０２と呼ぶ。
　カバーガラス１０２は、以下のように形成される。まず、平板状の略四角形のガラス基板を準備し、該ガラス基板の中心領域にレーザ光を照射してガラス基板を変質させる。このとき、ガラス基板の厚みの途中まで変質させるようにレーザ光の強度を調節する。次に、ガラス基板の変質部分をフッ酸溶液等でエッチングすることによって中心領域をくり抜き、座繰り状のカバーガラス１０２を形成する。このとき、カバーガラス１０２の中心領域は、凹部状にくり抜かれているが貫通はしていない。あるいは、レーザアブレーションを用いて、ガラス基板を削ってもよい。
　次に、カバーガラス１０２の表面のうち遮光膜２００を設けない領域に、保護フィルムを張り付ける。そして、カバーガラス１０２の表面に遮光膜２００を蒸着させる。固定フレーム１０１およびカバーガラス１０２から保護フィルムを剥離することによって、保護フィルム上に蒸着した遮光膜２００が保護フィルムとともに除去される。これにより、固定フレーム１０１およびカバーガラス１０２の所望領域に遮光膜２００が形成される。
　その後、第１９実施形態と同様に、カバーガラス１０２がガラス基板１０上に接着される。
（変形例）
　図５３は、第２０実施形態の変形例による半導体装置の構成例を示す断面図である。本変形例は、カバーガラス１０２にレンズ２１０が同一材料で一体形成されている点で第２０実施形態と異なる。このような構成により、固定フレーム、カバーガラス１０２およびレンズ２１０を同時に形成することができ、製造コストの低減、部品点数の削減、並びに、モジュールサイズの小型化を実現することができる。本変形例のその他の構成は、第２０実施形態の対応する構成と同様でよい。従って、本変形例は、第２０実施形態と同様の効果を得ることができる。
　変形例は、第１９実施形態と組み合わせてもよい。
（変形例）
　図５４は、第２０実施形態の他の変形例による半導体装置の構成例を示す断面図である。本変形例では、ガラス基板１０の第１面１０Ａおよび第２面１０Ｂに直接設けられた配線層は維持されているが、その他の積層配線部８１、８２のほとんどが省略されている。また、フレーム２０も省略されている。
　絶縁膜８５ａ、８５ｂ、９０ａ、９０ｂがガラス基板１０上に設けられていないので、パッケージの多くが、同一またはそれに近い線膨張係数の材料で構成される。このため、温度変化などによるパッケージの反りまたは変形が小さい。また、ガラスは、樹脂等の絶縁膜８５ａ、８５ｂ、９０ａ、９０ｂに比べて低誘電率である。従って、本変形例におけるパッケージでの電力ロスが小さい。
　本変形例のその他の構成は、第２０実施形態の対応する構成と同様でよい。従って、本変形は、第２０実施形態と同様の効果を得ることができる。本変形例は、第１９実施形態と組み合わせてもよい。
＜１５．本技術を適用した撮像装置の使用例＞
　図５５は、本技術に係る実施形態をＣＭＯＳイメージセンサとして使用した例を示す図である。
　上記実施形態の撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図５５に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置に、上記実施形態を使用することができる。
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、上記実施形態を使用することができる。
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、上記実施形態を使用することができる。
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、上記実施形態を使用することができる。
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、上記実施形態を使用することができる。
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、上記実施形態を使用することができる。
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、上記実施形態を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラプルカメラ等の、スポーツの用に供される装置に、上記実施形態を使用することができる。
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、上記実施形態を使用することができる。
　本技術は、その他の様々な製品へ応用することができる。
　本技術に係る実施形態は、上記実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　
　また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　また、本技術は、以下のような構成を取ることができる。
（１）
　第１面、該第１面の反対側にある第２面、および、前記第１面と前記第２面との間にある第１側面を含むガラス基板と、
　前記第１および第２面上に設けられた配線と、
　前記第１面を被覆する第１絶縁膜と、
　前記第２面を被覆する第２絶縁膜と、
　前記第１側面を被覆し、前記第１および第２絶縁膜の少なくとも一方に連続している第３絶縁膜とを備えた、半導体装置。
（２）
　前記第１～第３絶縁膜は、前記第１側面、前記第１面および第２面上において連続して設けられている、（１）に記載の半導体装置。
（３）
　前記第１～第３絶縁膜は、同一材料で構成されている、（１）または（２）に記載の半導体装置。
（４）
　前記配線の一部は、前記第１および第２面において前記ガラス基板に直接接触している、（１）から（３）のいずれか一項に記載の半導体装置。
（５）
　前記第１面における前記配線の層数および前記第１絶縁膜の層数は、前記第２面における前記配線の層数および前記第２絶縁膜の層数と同数ずつ設けられている、（１）から（４）のいずれか一項に記載の半導体装置。
（６）
　前記第１面と前記第２面との間の前記ガラス基板を貫通する貫通孔の内壁を被覆する第１金属膜と、
　前記貫通孔内において前記第１金属膜の内側に充填された第４絶縁膜とをさらに備え、
　前記第４絶縁膜は、前記第１および第２絶縁膜と同一材料で構成されかつ連続している、（１）から（５）のいずれか一項に記載の半導体装置。
（７）
　前記ガラス基板に直接接触している前記配線の一部は前記貫通孔上で開口している、（４）または（６）に記載の半導体装置。
（８）
　前記第３絶縁膜の側面は平坦である、（１）から（７）のいずれか一項に記載の半導体装置。
（９）
　前記第１側面において前記第３絶縁膜よりも外側に設けられたフレームをさらに備える、（１）から（８）のいずれか一項に記載の半導体装置。
（１０）
　前記フレームは、前記第１面側にある第３面と、前記第２面側にある第４面と、前記第１側面に対向する第２側面とを有し、
　前記第１絶縁膜は、前記第１面から前記第３面に亘って連続して設けられ、
　前記第２絶縁膜は、前記第２面から前記第４面に亘って連続して設けられている、（９）に記載の半導体装置。
（１１）
　前記フレームの前記第３面上に設けられた第２金属膜と、
　前記フレームの前記第４面上に設けられた第３金属膜とをさらに備える、請求項１０に記載の半導体装置。
（１２）
　前記フレームは、前記ガラス基板の線膨張係数にほぼ等しい線膨張係数を有する材料で構成されている、（９）から（１１）のいずれか一項に記載の半導体装置。
（１３）
　前記ガラス基板の第１側面は、前記第１面に対して垂直方向の断面において、外方向へ突出する曲面形状である、（１）から（１２）のいずれか一項に記載の半導体装置。
（１４）
　前記ガラス基板の第１側面は、前記第１面に対して垂直方向の断面において、外方向へ突出する曲面形状であり、
　前記貫通孔の内側面も、前記第１面に対して垂直方向の断面において、該貫通孔の内側へ突出する曲面形状であり、
　前記第１側面の曲率は、前記貫通孔の内側面の曲率とほぼ等しい、（６）に記載の半導体装置。
（１５）
　前記第１面と前記第２面との間において前記ガラス基板を貫通する第２貫通孔内に設けられた金属板と、
　前記第２貫通孔と前記金属板との間に設けられ、前記第１および第２絶縁膜の少なくとも一方に連続している第５絶縁膜とをさらに備える、（１）から（１４）のいずれか一項に記載の半導体装置。
（１６）
　前記第２貫通孔の内壁面および前記金属板の側面は、前記第１面または前記第２面に対して傾斜している、（１５）に記載の半導体装置。
（１７）
　前記ガラス基板の前記第１面上に設けられたアライメントマークをさらに備えた、（１）から（１６）のいずれか一項に記載の半導体装置。
（１８）
　前記第２および第３金属膜は、無線通信のためのアンテナとして用いられる、（１１）に記載の半導体装置。
（１９）
　前記ガラス基板の前記第１面上にはアンテナが搭載されている、（１）から（１８）のいずれか一項に記載の半導体装置。
（２０）
　前記ガラス基板の前記第１面上には半導体チップが搭載されている、（１）から（１８）のいずれか一項に記載の半導体装置。
（２１）
　前記半導体チップは、イメージセンサチップである、（２０）に記載の半導体装置。
（２２）
　第１面、該第１面の反対側にある第２面、および、前記第１面と前記第２面との間にある第１側面を含み、前記第１面と前記第２面との間を貫通する締結孔を有するガラス基板と、
　第１および第２面上に設けられた配線層と、
　前記ガラス基板の上方に設けられた半導体チップと、
　前記半導体チップの周囲に設けられた筐体と、
　前記筐体に設けられたレンズと、
　前記締結孔を介して前記ガラス基板と前記筐体とを締結する締結具とを備えた、半導体装置。
（２３）
　前記締結具の締結方向から見た平面視において、前記締結孔は、前記締結具の頭部の外縁よりも大きい、（２２）に記載の半導体装置。
（２４）
　前記締結具と前記締結孔との間を充填する充填材をさらに備える、（２３）に記載の半導体装置。
（２５）
　前記締結孔は、前記ガラス基板の側面において外部とつながっている、（２２）から（２４）のいずれか一項に記載の半導体装置。
（２６）
　複数の前記締結孔が前記ガラス基板に設けられており、
　前記締結方向から見た平面視において、前記複数の締結孔の重心は、前記半導体チップに重複する、（２２）から（２５）のいずれか一項に記載の半導体装置。
（２７）
　前記レンズの光軸と前記半導体チップの光軸とがほぼ一致するように、前記締結具は、前記筐体と前記ガラス基板とを締結している、（２２）から（２５）のいずれか一項に記載の半導体装置。
（２８）
　前記ガラス基板は、前記第１面と前記第２面との間を貫通する貫通孔を有し、
　前記貫通孔内に設けられ、前記配線のいずれかに接続され電子部品をさらに備えている、（１）から（２１）のいずれか一項に記載の半導体装置。
（２９）
　前記フレームは、前記第３面と前記第４面との間を貫通する貫通孔を有し、
　前記貫通孔内に設けられ、前記配線のいずれかに接続され電子部品をさらに備えている、（９）から（１２）のいずれか一項に記載の半導体装置。
（３０）
　前記ガラス基板は、前記第１面に設けられた座繰りを有し、
　前記座繰り内に設けられ、前記配線のいずれかに接続され電子部品をさらに備えている、（１）から（２１）のいずれか一項に記載の半導体装置。
（３１）
　前記フレームは、前記第３面に設けられた座繰りを有し、
　前記座繰り内に設けられ、前記配線のいずれかに接続され電子部品をさらに備えている、（９）から（１２）のいずれか一項に記載の半導体装置。
（３２）
　厚みの異なる複数の前記電子部品が前記貫通孔内に設けられており、
　前記複数の電子部品の表面は、前記第１面に揃っている、（２８）に記載の半導体装置。
（３３）
　厚みの異なる複数の前記電子部品が前記貫通孔内に設けられており、
　前記複数の電子部品の表面は、前記第１面に揃っている、（２９）に記載の半導体装置。
（３４）
　厚みの異なる複数の前記電子部品が深さの異なる複数の前記座繰り内のそれぞれに設けられており、
　前記複数の電子部品の表面は、前記第１面に揃っている、（３０）に記載の半導体装置。
（３５）
　厚みの異なる複数の前記電子部品が深さの異なる複数の前記座繰り内のそれぞれに設けられており、
　前記複数の電子部品の表面は、前記第１面に揃っている、（３１）に記載の半導体装置。
（３６）
　前記ガラス基板は、前記第１面と前記第２面との間を貫通する貫通孔を有し、
　前記貫通孔内に設けられ、第２貫通孔を有する放熱部材をさらに備え、
　前記電子部品は、前記第２貫通孔内に設けられている、（２８）に記載の半導体装置。
（３７）
　前記貫通孔内に設けられ、第２座繰りを有する放熱部材をさらに備え、
　前記電子部品は、前記第２座繰り内に設けられている、（２８）に記載の半導体装置。
（３８）
　一端が前記ガラス基板の前記第１面に直接接続され、前記半導体チップの周囲を囲むように設けられたガラスフレームと、
　前記ガラスフレームの他端に接続され前記半導体チップの上方をカバーするカバーガラスとをさらに備える、（１）に記載の半導体装置。
（３９）
　一端が前記ガラス基板の前記第１面に直接接続され、前記半導体チップの周囲を囲むように設けられたガラスフレームと、
　前記ガラスフレームの他端に接続され前記半導体チップの上方をカバーするカバーガラスとをさらに備える、（２２）に記載の半導体装置。
（４０）
　前記ガラスフレームと前記カバーガラスとが一体として形成されている、（３８）に記載の半導体装置。
（４１）
　前記ガラスフレームと前記カバーガラスとが一体として形成されている、（３９）に記載の半導体装置。
（４２）
　前記ガラスフレームおよび前記カバーガラスは、前記ガラス基板と同一材料で形成されている、（４０）に記載の半導体装置。
（４３）
　前記ガラスフレームおよび前記カバーガラスは、前記ガラス基板と同一材料で形成されている、（４１）に記載の半導体装置。
（４４）
　前記ガラスフレームおよび前記カバーガラスの表面の一部に設けられた遮光膜をさらに備える、（３８）に記載の半導体装置。
（４５）
　前記ガラスフレームおよび前記カバーガラスの表面の一部に設けられた遮光膜をさらに備える、（３９）に記載の半導体装置。
　尚、本開示は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
１０　ガラス基板、１１　開口部、２０　フレーム、３０　金属膜、４０　半導体チップ、５０　ボンディングワイヤ、６０　貫通電極、６１　金属膜、６２　絶縁膜、８１，８２　積層配線部、９０ａ～９０ｃ　絶縁膜

Claims (45)

  1. 　第１面、該第１面の反対側にある第２面、および、前記第１面と前記第２面との間にある第１側面を含むガラス基板と、
    　前記第１および第２面上に設けられた配線と、
    　前記第１面を被覆する第１絶縁膜と、
    　前記第２面を被覆する第２絶縁膜と、
    　前記第１側面を被覆し、前記第１および第２絶縁膜の少なくとも一方に連続している第３絶縁膜とを備えた、半導体装置。
  2. 　前記第１～第３絶縁膜は、前記第１側面、前記第１面および第２面上において連続して設けられている、請求項１に記載の半導体装置。
  3. 　前記第１～第３絶縁膜は、同一材料で構成されている、請求項１に記載の半導体装置。
  4. 　前記配線の一部は、前記第１および第２面において前記ガラス基板に直接接触している、請求項１に記載の半導体装置。
  5. 　前記第１面における前記配線の層数および前記第１絶縁膜の層数は、前記第２面における前記配線の層数および前記第２絶縁膜の層数と同数ずつ設けられている、請求項１に記載の半導体装置。
  6. 　前記第１面と前記第２面との間の前記ガラス基板を貫通する貫通孔の内壁を被覆する第１金属膜と、
    　前記貫通孔内において前記第１金属膜の内側に充填された第４絶縁膜とをさらに備え、
    　前記第４絶縁膜は、前記第１および第２絶縁膜と同一材料で構成されかつ連続している、請求項１に記載の半導体装置。
  7. 　前記ガラス基板に直接接触している前記配線の一部は前記貫通孔上で開口している、請求項４に記載の半導体装置。
  8. 　前記第３絶縁膜の側面は平坦である、請求項１に記載の半導体装置。
  9. 　前記第１側面において前記第３絶縁膜よりも外側に設けられたフレームをさらに備える、請求項１に記載の半導体装置。
  10. 　前記フレームは、前記第１面側にある第３面と、前記第２面側にある第４面と、前記第１側面に対向する第２側面とを有し、
    　前記第１絶縁膜は、前記第１面から前記第３面に亘って連続して設けられ、
    　前記第２絶縁膜は、前記第２面から前記第４面に亘って連続して設けられている、請求項７に記載の半導体装置。
  11. 　前記フレームの前記第３面上に設けられた第２金属膜と、
    　前記フレームの前記第４面上に設けられた第３金属膜とをさらに備える、請求項１０に記載の半導体装置。
  12. 　前記フレームは、前記ガラス基板の線膨張係数にほぼ等しい線膨張係数を有する材料で構成されている、請求項７に記載の半導体装置。
  13. 　前記ガラス基板の第１側面は、前記第１面に対して垂直方向の断面において、外方向へ突出する曲面形状である、請求項１に記載の半導体装置。
  14. 　前記ガラス基板の第１側面は、前記第１面に対して垂直方向の断面において、外方向へ突出する曲面形状であり、
    　前記貫通孔の内側面も、前記第１面に対して垂直方向の断面において、該貫通孔の内側へ突出する曲面形状であり、
    　前記第１側面の曲率は、前記貫通孔の内側面の曲率とほぼ等しい、請求項６に記載の半導体装置。
  15. 　前記第１面と前記第２面との間において前記ガラス基板を貫通する第２貫通孔内に設けられた金属板と、
    　前記第２貫通孔と前記金属板との間に設けられ、前記第１および第２絶縁膜の少なくとも一方に連続している第５絶縁膜とをさらに備える、請求項１に記載の半導体装置。
  16. 　前記第２貫通孔の内壁面および前記金属板の側面は、前記第１面または前記第２面に対して傾斜している、請求項１５に記載の半導体装置。
  17. 　前記ガラス基板の前記第１面上に設けられたアライメントマークをさらに備えた、請求項１に記載の半導体装置。
  18. 　前記第２および第３金属膜は、無線通信のためのアンテナとして用いられる、請求項１１に記載の半導体装置。
  19. 　前記ガラス基板の前記第１面上にはアンテナが搭載されている、請求項１に記載の半導体装置。
  20. 　前記ガラス基板の前記第１面上には半導体チップが搭載されている、請求項１に記載の半導体装置。
  21. 　前記半導体チップは、イメージセンサチップである、請求項２０に記載の半導体装置。
  22. 　第１面、該第１面の反対側にある第２面、および、前記第１面と前記第２面との間にある第１側面を含み、前記第１面と前記第２面との間を貫通する締結孔を有するガラス基板と、
    　第１および第２面上に設けられた配線層と、
    　前記ガラス基板の上方に設けられた半導体チップと、
    　前記半導体チップの周囲に設けられた筐体と、
    　前記筐体に設けられたレンズと、
    　前記締結孔を介して前記ガラス基板と前記筐体とを締結する締結具とを備えた、半導体装置。
  23. 　前記締結具の締結方向から見た平面視において、前記締結孔は、前記締結具の頭部の外縁よりも大きい、請求項２２に記載の半導体装置。
  24. 　前記締結具と前記締結孔との間を充填する充填材をさらに備える、請求項２３に記載の半導体装置。
  25. 　前記締結孔は、前記ガラス基板の側面において外部とつながっている、請求項２２に記載の半導体装置。
  26. 　複数の前記締結孔が前記ガラス基板に設けられており、
    　前記締結方向から見た平面視において、前記複数の締結孔の重心は、前記半導体チップに重複する、請求項２２に記載の半導体装置。
  27. 　前記レンズの光軸と前記半導体チップの光軸とがほぼ一致するように、前記締結具は、前記筐体と前記ガラス基板とを締結している、請求項２２に記載の半導体装置。
  28. 　前記ガラス基板は、前記第１面と前記第２面との間を貫通する貫通孔を有し、
    　前記貫通孔内に設けられ、前記配線のいずれかに接続され電子部品をさらに備えている、請求項１に記載の半導体装置。
  29. 　前記フレームは、前記第３面と前記第４面との間を貫通する貫通孔を有し、
    　前記貫通孔内に設けられ、前記配線のいずれかに接続され電子部品をさらに備えている、請求項９に記載の半導体装置。
  30. 　前記ガラス基板は、前記第１面に設けられた座繰りを有し、
    　前記座繰り内に設けられ、前記配線のいずれかに接続され電子部品をさらに備えている、請求項１に記載の半導体装置。
  31. 　前記フレームは、前記第３面に設けられた座繰りを有し、
    　前記座繰り内に設けられ、前記配線のいずれかに接続され電子部品をさらに備えている、請求項９に記載の半導体装置。
  32. 　厚みの異なる複数の前記電子部品が前記貫通孔内に設けられており、
    　前記複数の電子部品の表面は、前記第１面に揃っている、請求項２８に記載の半導体装置。
  33. 　厚みの異なる複数の前記電子部品が前記貫通孔内に設けられており、
    　前記複数の電子部品の表面は、前記第１面に揃っている、請求項２９に記載の半導体装置。
  34. 　厚みの異なる複数の前記電子部品が深さの異なる複数の前記座繰り内のそれぞれに設けられており、
    　前記複数の電子部品の表面は、前記第１面に揃っている、請求項３０に記載の半導体装置。
  35. 　厚みの異なる複数の前記電子部品が深さの異なる複数の前記座繰り内のそれぞれに設けられており、
    　前記複数の電子部品の表面は、前記第１面に揃っている、請求項３１に記載の半導体装置。
  36. 　前記ガラス基板は、前記第１面と前記第２面との間を貫通する貫通孔を有し、
    　前記貫通孔内に設けられ、第２貫通孔を有する放熱部材をさらに備え、
    　前記電子部品は、前記第２貫通孔内に設けられている、請求項２８に記載の半導体装置。
  37. 　前記貫通孔内に設けられ、第２座繰りを有する放熱部材をさらに備え、
    　前記電子部品は、前記第２座繰り内に設けられている、請求項２８に記載の半導体装置。
  38. 　一端が前記ガラス基板の前記第１面に直接接続され、前記半導体チップの周囲を囲むように設けられたガラスフレームと、
    　前記ガラスフレームの他端に接続され前記半導体チップの上方をカバーするカバーガラスとをさらに備える、請求項１に記載の半導体装置。
  39. 　一端が前記ガラス基板の前記第１面に直接接続され、前記半導体チップの周囲を囲むように設けられたガラスフレームと、
    　前記ガラスフレームの他端に接続され前記半導体チップの上方をカバーするカバーガラスとをさらに備える、請求項２２に記載の半導体装置。
  40. 　前記ガラスフレームと前記カバーガラスとが一体として形成されている、請求項３８に記載の半導体装置。
  41. 　前記ガラスフレームと前記カバーガラスとが一体として形成されている、請求項３９に記載の半導体装置。
  42. 　前記ガラスフレームおよび前記カバーガラスは、前記ガラス基板と同一材料で形成されている、請求項４０に記載の半導体装置。
  43. 　前記ガラスフレームおよび前記カバーガラスは、前記ガラス基板と同一材料で形成されている、請求項４１に記載の半導体装置。
  44. 　前記ガラスフレームおよび前記カバーガラスの表面の一部に設けられた遮光膜をさらに備える、請求項３８に記載の半導体装置。
  45. 　前記ガラスフレームおよび前記カバーガラスの表面の一部に設けられた遮光膜をさらに備える、請求項３９に記載の半導体装置。
PCT/JP2021/012062 2020-03-31 2021-03-23 半導体装置 Ceased WO2021200406A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180023116.5A CN115298813A (zh) 2020-03-31 2021-03-23 半导体装置
EP21781282.5A EP4131360A4 (en) 2020-03-31 2021-03-23 SEMICONDUCTOR ARRANGEMENT
US17/906,847 US12456669B2 (en) 2020-03-31 2021-03-23 Semiconductor device
JP2022511990A JPWO2021200406A1 (ja) 2020-03-31 2021-03-23

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020065086 2020-03-31
JP2020-065086 2020-03-31

Publications (1)

Publication Number Publication Date
WO2021200406A1 true WO2021200406A1 (ja) 2021-10-07

Family

ID=77928630

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/012062 Ceased WO2021200406A1 (ja) 2020-03-31 2021-03-23 半導体装置

Country Status (5)

Country Link
US (1) US12456669B2 (ja)
EP (1) EP4131360A4 (ja)
JP (1) JPWO2021200406A1 (ja)
CN (1) CN115298813A (ja)
WO (1) WO2021200406A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189540A1 (ja) * 2022-03-30 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 ガラス配線基板及びその製造方法、撮像装置
WO2023243271A1 (ja) * 2022-06-16 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP2024014780A (ja) * 2022-07-20 2024-02-01 ナントン アクセス セミコンダクター シーオー．，エルティーディー マルチチップが相互接続しているパッケージ構造及びその製造方法
WO2024105713A1 (ja) * 2022-11-14 2024-05-23 三菱電機株式会社 熱型赤外線検出器及びその製造方法
JP2025036120A (ja) * 2023-08-30 2025-03-14 アブソリックス インコーポレイテッド パッケージング基板及びその製造方法
EP4530691A1 (en) * 2023-09-27 2025-04-02 Absolics Inc. Manufacturing method of packaging substrate and packaging substrate using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921473B (zh) * 2020-07-10 2024-11-08 江苏长电科技股份有限公司 封装结构和封装结构制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082367A1 (fr) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit integre et procede de fabrication
JP2011258654A (ja) * 2010-06-07 2011-12-22 Sony Corp インターポーザ、モジュールおよびこれを備えた電子機器
JP2017084843A (ja) 2015-10-22 2017-05-18 イビデン株式会社 回路基板及びその製造方法
WO2017086222A1 (ja) * 2015-11-19 2017-05-26 京セラ株式会社 電子素子実装用基板および電子装置
WO2017090223A1 (ja) * 2015-11-24 2017-06-01 ソニー株式会社 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
JP6201663B2 (ja) 2013-11-13 2017-09-27 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP2017224672A (ja) 2016-06-14 2017-12-21 凸版印刷株式会社 半導体パッケージ基板、半導体パッケージ、およびその製造方法
JP6369436B2 (ja) 2015-09-29 2018-08-08 大日本印刷株式会社 貫通電極基板および貫通電極基板の製造方法
WO2019073801A1 (ja) * 2017-10-11 2019-04-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
WO2020003732A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289858B2 (ja) * 1993-09-29 2002-06-10 凸版印刷株式会社 マルチチップモジュールの製造方法およびプリント配線板への実装方法
TWI441307B (zh) * 2009-08-07 2014-06-11 新力股份有限公司 內插器、模組及包括該內插器之電子裝置
JP6038517B2 (ja) 2012-07-13 2016-12-07 新光電気工業株式会社 配線基板及びその製造方法
KR101580287B1 (ko) * 2014-05-02 2015-12-24 삼성전기주식회사 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082367A1 (fr) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit integre et procede de fabrication
JP2011258654A (ja) * 2010-06-07 2011-12-22 Sony Corp インターポーザ、モジュールおよびこれを備えた電子機器
JP6201663B2 (ja) 2013-11-13 2017-09-27 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP6369436B2 (ja) 2015-09-29 2018-08-08 大日本印刷株式会社 貫通電極基板および貫通電極基板の製造方法
JP2017084843A (ja) 2015-10-22 2017-05-18 イビデン株式会社 回路基板及びその製造方法
WO2017086222A1 (ja) * 2015-11-19 2017-05-26 京セラ株式会社 電子素子実装用基板および電子装置
WO2017090223A1 (ja) * 2015-11-24 2017-06-01 ソニー株式会社 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
JP2017224672A (ja) 2016-06-14 2017-12-21 凸版印刷株式会社 半導体パッケージ基板、半導体パッケージ、およびその製造方法
WO2019073801A1 (ja) * 2017-10-11 2019-04-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
WO2020003732A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4131360A4

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189540A1 (ja) * 2022-03-30 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 ガラス配線基板及びその製造方法、撮像装置
WO2023243271A1 (ja) * 2022-06-16 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP2024014780A (ja) * 2022-07-20 2024-02-01 ナントン アクセス セミコンダクター シーオー．，エルティーディー マルチチップが相互接続しているパッケージ構造及びその製造方法
WO2024105713A1 (ja) * 2022-11-14 2024-05-23 三菱電機株式会社 熱型赤外線検出器及びその製造方法
JP7562057B1 (ja) * 2022-11-14 2024-10-04 三菱電機株式会社 熱型赤外線検出器及びその製造方法
JP2025036120A (ja) * 2023-08-30 2025-03-14 アブソリックス インコーポレイテッド パッケージング基板及びその製造方法
EP4530691A1 (en) * 2023-09-27 2025-04-02 Absolics Inc. Manufacturing method of packaging substrate and packaging substrate using the same
KR20250047604A (ko) * 2023-09-27 2025-04-04 앱솔릭스 인코포레이티드 패키징 기판의 제조 방법 및 이를 이용한 패키징 기판
KR102940219B1 (ko) 2023-09-27 2026-03-17 앱솔릭스 인코포레이티드 패키징 기판의 제조 방법 및 이를 이용한 패키징 기판

Also Published As

Publication number Publication date
EP4131360A1 (en) 2023-02-08
US12456669B2 (en) 2025-10-28
EP4131360A4 (en) 2023-11-15
US20230125605A1 (en) 2023-04-27
CN115298813A (zh) 2022-11-04
JPWO2021200406A1 (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
WO2021200406A1 (ja) 半導体装置
US11062990B2 (en) Semiconductor package of using insulating frame
US10050074B2 (en) Semiconductor device and method of manufacturing the same
US6181015B1 (en) Face-down mounted surface acoustic wave device
US20050189635A1 (en) Packaged acoustic and electromagnetic transducer chips
US8766186B2 (en) Control aperture for an IR sensor
US20160155927A1 (en) Sensor device and electronic apparatus
JP7585306B2 (ja) 半導体装置
CN101804959A (zh) 半导体封装及其制造方法
US20150054108A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US7868362B2 (en) SOI on package hypersensitive sensor
CN113519058A (zh) 半导体装置
JP2018152755A (ja) 振動デバイス、発振器、電子機器および移動体
US7344915B2 (en) Method for manufacturing a semiconductor package with a laminated chip cavity
JPH0812890B2 (ja) モジュール封止方法
JP2001174323A (ja) 赤外線検出装置
JP2001102486A (ja) 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
WO2023188849A1 (ja) 半導体装置
US20220298008A1 (en) Semiconductor device and method of manufacturing semiconductor device
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
JP4145619B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP2017167026A (ja) 電子デバイスの製造方法、電子デバイス、電子デバイス装置、電子機器および移動体
CN210120140U (zh) 光电装置封装
CN111508903A (zh) 电子装置的封装基板结构及其制造方法
JP2560456B2 (ja) 半導体チップの実装構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21781282

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022511990

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021781282

Country of ref document: EP

Effective date: 20221031

WWW Wipo information: withdrawn in national office

Ref document number: 2021781282

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 17906847

Country of ref document: US