WO2021200874A1 - 接合体、および、絶縁回路基板 - Google Patents

接合体、および、絶縁回路基板 Download PDF

Info

Publication number
WO2021200874A1
WO2021200874A1 PCT/JP2021/013405 JP2021013405W WO2021200874A1 WO 2021200874 A1 WO2021200874 A1 WO 2021200874A1 JP 2021013405 W JP2021013405 W JP 2021013405W WO 2021200874 A1 WO2021200874 A1 WO 2021200874A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating resin
circuit layer
layer
metal
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/013405
Other languages
English (en)
French (fr)
Inventor
万里奈 坂巻
賢治 久保田
東洋 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to CN202510118040.4A priority Critical patent/CN119653591A/zh
Priority to EP24222878.1A priority patent/EP4513554B1/en
Priority to KR1020227033026A priority patent/KR20220160580A/ko
Priority to EP21779171.4A priority patent/EP4132235B1/en
Priority to JP2022512248A priority patent/JP7260059B2/ja
Priority to CN202180025520.6A priority patent/CN115380633B/zh
Priority to US17/915,129 priority patent/US12137526B2/en
Publication of WO2021200874A1 publication Critical patent/WO2021200874A1/ja
Anticipated expiration legal-status Critical
Priority to US18/904,432 priority patent/US20250024610A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H10W70/6525—Cross-sectional shapes for securing the interconnections to the substrate, e.g. to prevent peeling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates

Definitions

  • the present invention relates to a bonded body having a structure in which an insulating resin member made of an insulating resin and a metal member are joined, and an insulating circuit board.
  • the present application claims priority under Japanese Patent Application No. 2020-200641 filed in Japan on March 30, 2020, and Japanese Patent Application No. 2020-161017 filed in Japan on September 25, 2020. , The contents are used here.
  • the power module, LED module, and thermoelectric module have a structure in which a power semiconductor element, an LED element, and a thermoelectric element are bonded to an insulating circuit substrate in which a circuit layer made of a conductive material is formed on one surface of the insulating layer. ..
  • a circuit layer made of a conductive material is formed on one surface of the insulating layer.
  • insulating layer one using ceramics or one using an insulating resin has been proposed.
  • Patent Document 1 proposes a metal-based circuit board.
  • Patent Document 2 proposes a multilayer wiring board.
  • an insulating resin layer is formed on the metal substrate, and a circuit layer having a circuit pattern is formed on the insulating resin layer.
  • the insulating resin layer is made of an epoxy resin which is a thermosetting resin
  • the circuit layer is made of a copper foil.
  • a semiconductor element is bonded on the circuit layer, and a heat sink is arranged on the surface of the metal substrate opposite to the insulating resin layer, and heat generated by the semiconductor element is transferred to the heat sink side. It has a structure that dissipates heat.
  • the surface roughness (Ra) of the metal foil is set to 0.2 ⁇ m or more by etching the metal foil adhered to the resin film, and further, the circuit pattern is formed.
  • the wiring circuit layer is formed by etching, and the wiring circuit layer formed on the surface of the resin film is embedded while applying pressure to the surface of the soft insulating sheet, and the insulating circuit layer is transferred to the surface of the insulating sheet. , It is manufactured by laminating a plurality of insulating sheets thus obtained and heat-curing them all at once.
  • the surface roughness (Ra) of the wiring circuit layer is set to 0.2 ⁇ m or more and embedded in the insulating sheet to improve the adhesion between the insulating sheet and the wiring circuit layer.
  • the surface roughness (Ra) of the metal plate (wiring circuit layer) is too large, electric charges are concentrated on the portion where the surface of the metal plate has entered, and the insulating property (insulation withstand voltage) of the insulating resin layer is lowered. There was a risk that it could not be used as an insulated circuit board.
  • the present invention has been made in view of the above-mentioned circumstances, and has excellent adhesion between the insulating resin member and the metal member, and also has excellent insulating properties in the insulating resin member, and can be used stably. It is an object of the present invention to provide a joint and an insulated circuit board.
  • the joint body of the present invention is a joint body having a structure in which an insulating resin member made of an insulating resin and a metal member made of a metal are joined, and the insulating resin member and the metal member are joined.
  • the interface between the metal member and the metal member has a concavo-convex shape having a convex portion in which the metal member protrudes toward the insulating resin member and a concave portion in which the metal member recedes from the insulating resin member side.
  • At least one of the contour curve Kurtosis Rku at the interface and the contour curved surface Kurtosis Sku at the joint interface of the metal member is within the range of 2.75 or more and 6.00 or less, and the stacking direction in the direction along the joint interface.
  • the overhang rate, which indicates the length ratio of the overlapping regions, is 7% or more.
  • the bonding interface between the insulating resin member and the metal member is such that the convex portion of the metal member protruding toward the insulating resin member and the metal member retracting from the insulating resin member side. It has a concavo-convex shape with recesses, and at least one of the contour curve Kurtosis Rku at the joint interface of the metal member and the contour curved surface Kurtosis Sku at the joint interface of the metal member is 2.75 or more and 6.00. Since it is within the following range, the tip of the convex portion is not sharpened more than necessary, and the insulating property (insulation withstand voltage) of the insulating resin member can be sufficiently ensured.
  • the metal member and the insulating resin member are sufficiently engaged. , The adhesion between the insulating resin member and the metal member can be improved.
  • At least one of the root mean square square root height Rq of the contour curve at the joining interface of the metal member and the root mean square square root height Sq of the contour curved surface at the joining interface of the metal member is at least one. , 0.20 ⁇ m or more and 0.90 ⁇ m or less is preferable.
  • at least one of the root mean square square root height Rq of the contour curve at the joint interface of the metal member and the root mean square square root height Sq of the contour curved surface at the joint interface of the metal member is 0.20 ⁇ m or more and 0.90 ⁇ m.
  • the occurrence of electric field concentration at the tip of the convex portion can be suppressed, the insulating property can be reliably ensured, and the adhesion between the insulating resin member and the metal member can be ensured. Can be improved.
  • the insulating circuit board of the present invention is an insulating circuit board including an insulating resin layer and a circuit layer in which a metal plate is bonded to one surface of the insulating resin layer, and the insulating resin layer and the circuit layer.
  • the bonding interface with the circuit layer has a concavo-convex shape having a convex portion in which the circuit layer protrudes toward the insulating resin layer side and a concave portion in which the circuit layer recedes from the insulating resin layer side.
  • At least one of the contour curve Kurtosis Rku at the interface and the contour curved surface Kurtosis Sku at the junction interface of the circuit layer is within the range of 2.75 or more and 6.00 or less, and the stacking direction in the direction along the junction interface. It is characterized in that the overhang rate indicating the length ratio of the overlapping region is 7% or more.
  • the bonding interface between the insulating resin layer and the circuit layer is such that the convex portion of the circuit layer protruding toward the insulating resin layer and the circuit layer retracting from the insulating resin layer side. 2. Since it is within the range of 00 or less, the tip of the convex portion is not sharpened more than necessary, and the insulating property (insulation withstand voltage) in the insulating resin portion layer can be sufficiently ensured. Since the overhang rate indicating the length ratio of the regions overlapping in the stacking direction in the direction along the bonding interface is 7% or more, the circuit layer and the insulating resin layer are sufficiently engaged. , The adhesion between the circuit layer and the insulating resin layer can be improved.
  • At least one of the root mean square Rq of the contour curve at the junction interface of the circuit layer and the root mean square Sq of the contour curved surface at the junction interface of the circuit layer is in the range of 0.20 ⁇ m or more and 0.90 ⁇ m or less.
  • at least one of the root mean square Rq of the contour curve at the junction interface of the circuit layer and the root mean square Sq of the contour curved surface at the junction interface of the circuit layer is 0.20 ⁇ m or more and 0.90 ⁇ m.
  • the occurrence of electric field concentration at the tip of the convex portion can be suppressed, the insulating property can be reliably ensured, and the adhesion between the insulating resin layer and the circuit layer can be ensured. Can be improved.
  • a joint and an insulating circuit board which are excellent in adhesion between an insulating resin member and a metal member, are excellent in insulating properties in the insulating resin member, and can be used stably. It becomes possible.
  • the bonded body according to the present embodiment is an insulating circuit board 10 formed by joining an insulating resin layer 12 which is an insulating resin member, a metal plate 23 (circuit layer 13) which is a metal member, and a metal substrate 11. It is said that.
  • FIG. 1 shows an insulated circuit board 10 according to an embodiment of the present invention and a power module 1 using the insulated circuit board 10.
  • the power module 1 shown in FIG. 1 includes an insulating circuit board 10, a semiconductor element 3 bonded to one surface (upper surface in FIG. 1) of the insulating circuit board 10 via a first solder layer 2, and an insulating circuit board.
  • a heat sink 31 joined via a solder layer 32 is provided on the other side (lower side in FIG. 1) of the 10.
  • the semiconductor element 3 is made of a semiconductor material such as Si.
  • the first solder layer 2 that joins the insulating circuit board 10 and the semiconductor element 3 is, for example, a Sn-Ag-based, Sn-Cu-based, Sn-In-based, or Sn-Ag-Cu-based solder material (so-called lead-free solder). Material).
  • the heat sink 31 is for dissipating heat on the insulating circuit board 10 side.
  • the heat sink 31 is made of copper or a copper alloy, aluminum, an aluminum alloy, or the like having good thermal conductivity. In the present embodiment, the heat sink is made of oxygen-free copper.
  • the thickness of the heat sink 31 is set within the range of 3 mm or more and 10 mm or less.
  • the insulating circuit board 10 and the heat sink 31 are joined via the solder layer 32.
  • the solder layer 32 can have the same structure as the solder layer 2 described above.
  • the insulating circuit board 10 of the present embodiment includes a metal substrate 11, an insulating resin layer 12 formed on one surface (upper surface in FIG. 1) of the metal substrate 11, and an insulating resin.
  • a circuit layer 13 formed on one surface (upper surface in FIG. 1) of the layer 12 is provided.
  • the metal substrate 11 has an effect of improving heat dissipation characteristics by spreading the heat generated in the semiconductor element 3 mounted on the insulating circuit substrate 10 in the plane direction. Therefore, the metal substrate 11 is made of a metal having excellent thermal conductivity, for example, copper or a copper alloy, aluminum or an aluminum alloy. In this embodiment, it is composed of a rolled plate of oxygen-free copper.
  • the thickness of the metal substrate 11 is set within the range of 0.05 mm or more and 3 mm or less, and is set to 2.0 mm in the present embodiment.
  • the insulating resin layer 12 prevents electrical connection between the circuit layer 13 and the metal substrate 11, and is made of a thermosetting resin having an insulating property.
  • a thermosetting resin containing a filler is used in order to secure the strength of the insulating resin layer 12 and the thermal conductivity.
  • the filler for example, alumina, boron nitride, aluminum nitride and the like can be used.
  • the thermosetting resin an epoxy resin, a polyimide resin, or the like can be used.
  • the insulating resin layer 12 is made of an epoxy resin containing alumina as a filler.
  • the thickness of the insulating resin layer 12 is in the range of 20 ⁇ m or more and 250 ⁇ m or less, and in the present embodiment, it is 150 ⁇ m.
  • the circuit layer 13 is formed by joining a metal plate 23 made of a metal having excellent conductivity to one surface (upper surface in FIG. 4) of the insulating resin layer 12.
  • a metal plate 23 made of a metal having excellent conductivity to one surface (upper surface in FIG. 4) of the insulating resin layer 12.
  • a rolled plate such as copper or a copper alloy, aluminum or an aluminum alloy can be used.
  • an oxygen-free copper rolled plate is used as the metal plate 23 constituting the circuit layer 13.
  • a circuit pattern is formed, and one surface (upper surface in FIG. 1) is a mounting surface on which the semiconductor element 3 is mounted.
  • the thickness of the circuit layer 13 (metal plate 23) is set within the range of 0.3 mm or more and 3 mm or less, and is set to 0.5 mm in the present embodiment.
  • the circuit layer 13 protrudes toward the insulating resin layer 12 at the bonding interface between the insulating resin layer 12 and the circuit layer 13 (metal substrate 11).
  • the convex portion 18 and the circuit layer 13 (metal substrate 11) have a concave-convex shape having a concave portion 19 recessed from the insulating resin layer 12 side. That is, in the present embodiment, the circuit layer 13 (metal substrate 11) is embedded in the insulating resin layer 12.
  • At least one of the contour curve Kurtosis Rku at the junction interface of the circuit layer 13 (metal substrate 11) and the contour curved surface Kurtosis Sku at the junction interface of the circuit layer 13 (metal substrate 11) is 2. It is within the range of .75 or more and 6.00 or less.
  • the overhang rate which indicates the length ratio of the regions overlapping in the stacking direction in the direction along the bonding interface, is 7% or more.
  • the overhang rate which indicates the length ratio of the overlapping regions in the stacking direction in the direction along the bonding interface, the root mean square height Rq of the contour curve at the bonding interface of the circuit layer 13 (metal substrate 11), and the circuit layer 13 (metal).
  • the contour curve Kurtosis Rku is a parameter defined in JIS B 0601: 2001
  • the contour curved surface Kurtosis Sku is a parameter defined in JIS B 0681-2: 2018, and is a measure of surface sharpness. It is an evaluation of the degree.
  • the contour curved surface Kurtosis Sku is a parameter obtained by extending the contour curve Kurtosis Rku in three dimensions.
  • both the contour curve Kurtosis Rku and the contour curved surface Kurtosis Sku at the junction interface of the circuit layer 13 (metal substrate 11) are less than 2.75, the surface of the circuit layer 13 (the tip of the convex portion 18) becomes It has a crushed shape, and the circuit layer 13 (metal substrate 11) does not sufficiently enter the insulating resin layer 12, and the adhesion between the insulating resin layer 12 and the circuit layer 13 (metal substrate 11) can be improved. It may not be possible.
  • At least one of the contour curve Kurtosis Rku and the contour curved surface Kurtsis Sku at the junction interface of the circuit layer 13 (metal substrate 11) is set within the range of 2.75 or more and 6.00 or less. ing.
  • At least one of the contour curve Kurtosis Rku and the contour curved surface Kurtosis Sku at the bonding interface of the circuit layer 13 (metal substrate 11) is preferably 2.75 or more, and more preferably 3.00 or more. ..
  • at least one of the contour curve Kurtosis Rku and the contour curved surface Kurtosis Sku at the bonding interface of the circuit layer 13 (metal substrate 11) is preferably 6.00 or less, and more preferably 3.75 or less. ..
  • the overhang ratio is determined by image-analyzing the cross-sectional shape of the joint interface with image processing software, and for the obtained cross-sectional curve in the stacking direction (height direction: X direction) in the direction along the joint interface (horizontal direction: X direction).
  • the region overlapping in the Y direction was defined as the overhang portion, and the ratio of the length of the overhang portion in the X direction to the total length of the obtained cross-sectional curve in the X direction was defined.
  • the overhang rate may be 100% or more.
  • the overhang rate indicating the length ratio of the regions overlapping in the stacking direction in the direction along the bonding interface is defined as 7% or more.
  • the overhang rate described above is preferably 7% or more, and more preferably 15% or more.
  • the overhang rate is not particularly limited, but is preferably 100% or less.
  • Root mean square height Rq of the contour curve at the junction interface and root mean square Sq of the contour surface The root mean square height Rq of the contour curve is a parameter specified in JIS B 0601: 2001, and the root mean square height Sq of the contour curved surface is a parameter specified in JIS B 0681-2: 2018. It means the standard deviation of the surface roughness.
  • At least one of the root mean square Rq of the contour curve and the root mean square height Sq of the contour curved surface at the junction interface of the circuit layer 13 (metal substrate 11) is set to 0.20 ⁇ m or more.
  • the insulating resin layer 12 It is possible to suppress the generation of electric field concentration at the tip of the convex portion 18 made of the circuit layer 13 (metal substrate 11) that has entered the inside of the circuit board, and it is possible to reliably secure the insulating property of the insulating resin layer 12.
  • At least one of the root mean square Rq of the contour curve and the root mean square height Sq of the contour curved surface at the junction interface of the circuit layer 13 (metal substrate 11) is set to 0. It is preferably within the range of .20 ⁇ m or more and 0.90 ⁇ m or less. At least one of the root mean square height Rq of the contour curve and the root mean square height Sq of the contour curved surface at the junction interface of the circuit layer 13 (metal substrate 11) is preferably 0.20 ⁇ m or more, and 0. It is more preferably 30 ⁇ m or more.
  • At least one of the root mean square height Rq of the contour curve and the root mean square height Sq of the contour curved surface at the junction interface of the circuit layer 13 (metal substrate 11) is preferably 0.90 ⁇ m or less. It is more preferably 80 ⁇ m or less.
  • the roughened plating layer 23a is formed on the joint surface of the metal plate 23 serving as the circuit layer 13 with the insulating resin layer 12, and the roughened plating layer 11a is formed on the joint surface of the metal substrate 11 with the insulating resin layer 12. do.
  • uneven portions are formed on the joint surface of the metal plate 23 serving as the circuit layer 13 with the insulating resin layer 12 and the joint surface of the metal substrate 11 with the insulating resin layer 12.
  • the roughened plating layers 23a and 11a are formed as follows.
  • Electroplating is applied to the joint surfaces of the metal plate 23 and the metal substrate 11.
  • 3,3'-dithiobis (1-propanesulfonic acid) 2 sodium is added to a copper sulfate bath containing copper sulfate (CuSO 4 ) and sulfuric acid (H 2 SO 4 ) as main components as an electrolytic plating solution. It is preferable to use an electrolytic solution composed of the aqueous solution. Further, the temperature of the plating bath is preferably in the range of, for example, 25 ° C. or higher and 35 ° C. or lower.
  • a PR (Periodic Reverse) pulse plating treatment is used as the electrolytic plating treatment.
  • This PR pulse plating process is a method of performing electrolytic plating by energizing while periodically reversing the direction of electric current.
  • 1A / dm 2 or more and 30A / dm 2 or less positive electrode is 1ms or more and 1000ms or less
  • Negative electrode electrolysis with the metal plate 23 and the metal substrate 11 as the negative electrodes is set to 1 ms or more and 1000 ms or less, and this is repeated. As a result, the melting of the surfaces of the metal plate 23 and the metal substrate 11 and the precipitation of copper are repeatedly carried out, and the roughened plating layers 23a and 11a are formed.
  • the surface texture of the metal plate 23 and the metal substrate 11 before forming the roughened plating layers 23a and 11a, and various plating conditions (pulse application time, pulse waveform (precipitation amount / dissolution amount ratio), pulse frequency). Adjusts the root mean square Rku of the contour curve and the root mean square Sq of the contour curve, the overhang rate, the root mean square height Rq of the contour curve, and the root mean square height Sq of the contour curve at the joint surface of the metal plate 23 and the metal substrate 11. It becomes possible to do.
  • the contour curve Kurtosis Rku and the contour curved surface Kurtosis Sku are close to 3, the overhang rate increases, and the root mean square height Rq of the contour curve and the root mean square height of the contour surface are increased. Sq increases.
  • the precipitation / dissolution ratio is increased as a pulse waveform, the Kurtosis Rku of the contour curve and the Kurtosis Sku of the contour curved surface increase, the overhang rate decreases, and the root mean square height Rq of the contour curve and the contour curved surface The root mean square height Sq decreases.
  • FIG. 3A shows a cross-sectional photograph of the metal plate 23 (metal substrate 11) before the surface roughening step S01 is carried out
  • FIG. 3B shows a cross-sectional photograph of the metal plate 23 after the surface roughening step S01 is carried out.
  • a cross-sectional photograph of (metal substrate 11) is shown.
  • a resin composition 22 containing alumina as a filler, an epoxy resin as a thermosetting resin, and a curing agent is disposed on one surface (upper surface in FIG. 4) of the metal substrate 11.
  • the resin composition 22 is formed in a sheet shape.
  • a metal plate 23 to be a circuit layer 13 is arranged on one surface (upper surface in FIG. 4) of the resin composition 22.
  • thermocompression bonding step S03 Next, the laminated metal substrate 11, the resin composition 22, and the metal plate 23 are pressurized and pressed in the laminating direction to cure the resin composition 22 to form the insulating resin layer 12, and the metal substrate 11 and the metal substrate 11.
  • the insulating resin layer 12, the insulating resin layer 12 and the metal plate 23 are joined.
  • the conditions of this thermocompression bonding step S03 are that the heating temperature is within the range of 150 ° C. or higher and 400 ° C. or lower, the holding time at the heating temperature is within the range of 30 minutes or more and 90 minutes or less, and the pressurizing pressure in the stacking direction is 1 MPa or more and 100 MPa or less. It is preferable that the temperature is within the range of.
  • circuit pattern forming step S04 Next, the metal plate 23 bonded to the insulating resin layer 12 is etched to form a circuit pattern to form the circuit layer 13.
  • the insulated circuit board 10 according to the present embodiment is manufactured.
  • Heat sink joining step S05 Next, the heat sink 31 is joined to the other surface of the metal substrate 11 of the insulating circuit board 10.
  • the metal substrate 11 and the heat sink 31 are joined via a solder material.
  • semiconductor element joining step S06 the semiconductor element 3 is bonded to the circuit layer 13 of the insulating circuit board 10.
  • the circuit layer 13 and the semiconductor element 3 are joined via a solder material.
  • the circuit layer 13 (metal) is formed at the bonding interface between the insulating resin layer 12 and the circuit layer 13 (metal substrate 11).
  • the substrate 11) has a convex portion 18 protruding toward the insulating resin layer 12, and the circuit layer 13 (metal substrate 11) has a concave portion 19 recessed from the insulating resin layer 12 side, and has a concave-convex shape.
  • the circuit layer 13 (metal substrate 11) sufficiently penetrates into the insulating resin layer 12 side. , It is possible to improve the adhesion between the insulating resin layer 12 and the circuit layer 13 (metal substrate 11). Further, since at least one of the contour curve Kurtosis Rku and the contour curved surface Kurtosis Sku at the junction interface of the circuit layer 13 (metal substrate 11) is set to 6.00 or less, the tip of the convex portion 18 is sharpened more than necessary. Therefore, sufficient insulation (insulation withstand voltage) in the insulating resin portion layer can be ensured.
  • the circuit layer 13 (metal substrate 11) and the insulating resin layer 12 are sufficient. It is possible to improve the adhesion between the circuit layer 13 (metal substrate 11) and the insulating resin layer 12.
  • the root mean square height Rq of the contour curve and the root mean square height Sq of the contour curved surface at the joining interface of the circuit layer 13 (metal substrate 11) When at least one of them is within the range of 0.20 ⁇ m or more and 0.90 ⁇ m or less, the occurrence of electric field concentration at the tip of the convex portion 18 can be suppressed, and the insulating property of the insulating resin layer 12 can be reliably ensured. At the same time, the adhesion between the circuit layer 13 (metal substrate 11) and the insulating resin layer 12 can be reliably improved.
  • the present invention is not limited to this, and can be appropriately changed without departing from the technical idea of the invention.
  • the insulated circuit board is manufactured by the method for manufacturing the insulated circuit board shown in FIGS. 2 to 4, but the present embodiment is not limited thereto.
  • the metal plate forming the metal substrate and the circuit layer has been described as being composed of oxygen-free copper, but the present invention is not limited to this, and the metal plate is composed of other copper or a copper alloy. It may be made of copper or it may be made of other metals such as aluminum or an aluminum alloy. Further, it may have a structure in which a plurality of metals are laminated.
  • thermoelectric element is mounted on the circuit layer of the insulated circuit board to form a thermoelectric module.
  • a metal substrate (40 mm ⁇ 40 mm ⁇ thickness 2 mm) made of rolled oxygen-free copper and a metal plate (40 mm ⁇ 40 mm ⁇ thickness 0.5 mm) to be a circuit layer are prepared, and the insulating resin of these metal substrates and the metal plate.
  • a roughened plating layer was formed on the joint surface with the layer by the PR pulse electrolysis method described in the above-described embodiment.
  • a sheet material (40 mm ⁇ 40 mm ⁇ thickness 0.15 mm) of a resin composition containing an epoxy resin containing Al 2 O 3 as a filler was placed on the surface of the metal substrate on which the roughened plating layer was formed. Further, a metal plate to be a circuit layer was laminated on one surface of the sheet material of the resin composition so that the surface on which the roughened plating layer was formed faces the sheet material side of the resin composition.
  • the metal substrate laminated as described above, the sheet material of the resin composition, and the metal plate are heated while being pressurized in the lamination direction to cure the resin composition to form an insulating resin layer, and the metal substrate and the insulating resin.
  • the layer and the insulating resin layer were joined to a metal plate to obtain an insulated circuit substrate.
  • the pressurizing pressure in the stacking direction was 10 MPa, the heating temperature was 180 ° C., and the holding time at the heating temperature was 60 minutes.
  • the obtained insulated circuit boards were evaluated for the following items.
  • the junction interface between the circuit layer and the insulating resin layer is observed using a laser microscope OLS5000 with an objective lens of 100 times in a measurement range of 129 ⁇ m ⁇ 129 ⁇ m, and processing is performed to remove sample inclination and noise, and the contour curved surface at the junction interface is performed. Kurtosis Sku and the root mean square height Sq of the contour curved surface were calculated. Next, the Kurtosis Rku of the contour polarity at the junction interface and the root mean square height Rq of the contour curved surface were calculated in the direction in which the roughness was considered to be the coarsest. At least three points were measured within the measurement range, and the average value was shown in the table.
  • This SIM image was binarized using image analysis software ImageJ to manually remove noise, and then outline extraction was performed.
  • FIG. 5 A measurement example is shown in FIG. In the cross-sectional curve shown in FIG. 5, the number of overlapping regions in the Y direction for each X-axis position is 0,1,1,0,0,0,0,0,1,1,2,2 in order from the left. , 1, 1, 0, the total of these is 10, and the number of pixels in the X direction is 15, so the overhang rate is 10/15 ⁇ 100, which is 67%.
  • the above-mentioned insulating circuit board was placed in a constant temperature and humidity chamber (temperature 85 ° C., humidity 85%) and held for 3 days. Then, it was charged into a heating furnace and reflowed at 290 ° C. for 10 minutes.
  • the bonding ratio between the circuit layer and the insulating resin layer and the dielectric breakdown voltage were evaluated as follows.
  • the metal substrate 11 was placed on the base plate 61, the probe 62 was brought into contact with the circuit layer 13, and the partial discharge was evaluated.
  • a partial discharge tester manufactured by Mitsubishi Electric Wire Co., Ltd. was used as the measuring device.
  • As a test atmosphere it was carried out in Fluorinert (tm) FC-770 manufactured by 3M. Then, the voltage was boosted by a step profile (holding time 30 seconds) every 0.5 kV, and the voltage at which dielectric breakdown occurred (voltage at which the leakage current was 10 mA or more) was defined as the dielectric breakdown voltage.
  • the evaluation results are shown in Table 1.
  • At least one of the contour curve Kurtosis Rku and the contour curved surface Kurtosis Sku at the junction interface of the circuit layer is within the range of 2.75 or more and 6.00 or less, and the overhang rate is 7% or more.
  • the bonding ratio after the moisture absorption reflow was 84% or more, and the adhesion between the circuit layer and the insulating resin layer was excellent.
  • the dielectric breakdown voltage after the moisture absorption reflow was 5.8 V or more, and the insulating resin layer was excellent in insulating properties.
  • Example 1-8 of the present invention at least one of the root mean square height Rq of the contour curve and the root mean square height Sq of the contour curved surface at the junction interface of the circuit layer is within the range of 0.20 ⁇ m or more and 0.90 ⁇ m or less. Met. Further, in Example 1-8 of the present invention, since both the Kurtosis Rku of the contour curve and the Kurtosis Sku of the contour curved surface at the junction interface of the circuit layer were in the range of 2.75 or more and 6.00 or less, the circuit layer and the insulating resin. The adhesion with the layer was particularly excellent.
  • Example 1-6 of the present invention in which both the root mean square height Rq of the contour curve and the root mean square height Sq of the contour curved surface at the junction interface of the circuit layer are within the range of 0.20 ⁇ m or more and 0.90 ⁇ m or less.
  • the bonding ratio after the moisture absorption reflow was 85% or more, and the adhesion between the circuit layer and the insulating resin layer was particularly excellent.
  • the adhesion between the insulating resin layer (insulating resin member) and the circuit layer (metal member) is excellent, and the insulating property of the insulating resin layer (insulating resin member) is excellent. It was confirmed that it is possible to provide an insulated circuit board (joint) that can be used stably.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

本発明の接合体は、絶縁樹脂からなる絶縁樹脂部材と金属からなる金属部材とが接合された構造の接合体であって、前記絶縁樹脂部材と前記金属部材との接合界面は、前記金属部材が前記絶縁樹脂部材側へ突出した凸部と前記金属部材が前記絶縁樹脂部材側から後退した凹部とを有する凹凸形状をなしており、前記金属部材の前記接合界面における輪郭曲線のクルトシスＲｋｕおよび前記金属部材の前記接合界面における輪郭曲面のクルトシスＳｋｕの少なくとも一方が、２．７５以上６．００以下の範囲内とされ、前記接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％以上とされている。

Description

接合体、および、絶縁回路基板
　この発明は、絶縁樹脂からなる絶縁樹脂部材と金属部材とが接合された構造の接合体、および、絶縁回路基板に関するものである。
　本願は、２０２０年３月３０日に、日本に出願された特願２０２０－０６００４１号、および２０２０年９月２５日に、日本に出願された特願２０２０－１６１０１７号に基づき優先権を主張し、その内容をここに援用する。
　パワーモジュール、ＬＥＤモジュールおよび熱電モジュールにおいては、絶縁層の一方の面に導電材料からなる回路層を形成した絶縁回路基板に、パワー半導体素子、ＬＥＤ素子および熱電素子が接合された構造とされている。なお、絶縁層としては、セラミックスを用いたものや絶縁樹脂を用いたものが提案されている。
　ここで、絶縁樹脂層を備えた絶縁回路基板として、例えば特許文献１には、金属ベース回路基板が提案されている。また、特許文献２には、多層配線基板が提案されている。
　特許文献１に記載された金属ベース回路基板においては、金属基板上に絶縁樹脂層が形成され、この絶縁樹脂層上に回路パターンを有する回路層が形成されている。ここで、絶縁樹脂層は、熱硬化型樹脂であるエポキシ樹脂で構成されており、回路層は、銅箔で構成されている。
　この金属ベース回路基板においては、回路層上に半導体素子が接合され、金属基板の絶縁樹脂層とは反対側の面にヒートシンクが配設されており、半導体素子で発生した熱をヒートシンク側に伝達して放熱する構造とされている。
　また、特許文献２に記載された多層配線基板においては、樹脂フィルムに接着した金属箔に対してエッチング処理することで金属箔の表面粗さ（Ｒａ）を０．２μｍ以上とし、さらに回路パターン状にエッチング処理して配線回路層を形成し、樹脂フィルムの表面に形成された配線回路層を、軟質の絶縁シートの表面に圧力を加えながら埋設し、絶縁回路層を絶縁シートの表面に転写させ、このようにして得られた複数の絶縁シートを積層して一括して加熱硬化することによって製造されている。
特開２０１５－２０７６６６号公報 特開２０００－０７７８５０号公報
　ところで、絶縁樹脂層に金属板等を接合して回路層を形成した構造の絶縁回路基板においては、使用時に絶縁樹脂層と回路層（金属板）の剥離が生じないように、絶縁樹脂層と回路層（金属板）の密着性を確保する必要がある。
　ここで、特許文献１に記載された金属ベース回路基板においては、絶縁樹脂層と回路層との密着性を向上させることは考慮されておらず、使用時に絶縁樹脂層と回路層（金属板）の剥離が生じるおそれがあった。
　一方、特許文献２に記載された多層配線基板においては、配線回路層の表面粗さ（Ｒａ）を０．２μｍ以上として絶縁シートに埋設させることで、絶縁シートと配線回路層との密着性の向上を図っている。
　しかしながら、金属板（配線回路層）の表面粗さ（Ｒａ）が大きすぎると、金属板表面が入り込んだ部分に電荷が集中し、絶縁樹脂層における絶縁性（絶縁耐圧）が低下してしまい、絶縁回路基板として使用できなくなるおそれがあった。
　この発明は、前述した事情に鑑みてなされたものであって、絶縁樹脂部材と金属部材との密着性に優れ、かつ、絶縁樹脂部材における絶縁性に優れ、安定して使用することが可能な接合体、および、絶縁回路基板を提供することを目的とする。
　前述の課題を解決するために、本発明の接合体は、絶縁樹脂からなる絶縁樹脂部材と金属からなる金属部材とが接合された構造の接合体であって、前記絶縁樹脂部材と前記金属部材との接合界面は、前記金属部材が前記絶縁樹脂部材側へ突出した凸部と前記金属部材が前記絶縁樹脂部材側から後退した凹部とを有する凹凸形状をなしており、前記金属部材の前記接合界面における輪郭曲線のクルトシスＲｋｕおよび前記金属部材の前記接合界面における輪郭曲面のクルトシスＳｋｕの少なくとも一方が、２．７５以上６．００以下の範囲内とされ、前記接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％以上とされていることを特徴としている。
　この構成の接合体によれば、前記絶縁樹脂部材と前記金属部材との接合界面は、前記金属部材が前記絶縁樹脂部材側へ突出した凸部と前記金属部材が前記絶縁樹脂部材側から後退した凹部とを有する凹凸形状をなしており、前記金属部材の前記接合界面における輪郭曲線のクルトシスＲｋｕおよび前記金属部材の前記接合界面における輪郭曲面のクルトシスＳｋｕの少なくとも一方が、２．７５以上６．００以下の範囲内とされているので、前記凸部の先端が必要以上に尖っておらず、絶縁樹脂部材における絶縁性（絶縁耐圧）を十分に確保することができる。
　そして、前記接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％以上とされているので、金属部材と絶縁樹脂部材とが十分に係合しており、絶縁樹脂部材と金属部材との密着性を向上させることができる。
　ここで、本発明の接合体においては、前記金属部材の前記接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび前記金属部材の前記接合界面における輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方が、０．２０μｍ以上０．９０μｍ以下の範囲内とされていることが好ましい。
　この場合、前記金属部材の前記接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび前記金属部材の前記接合界面における輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方が、０．２０μｍ以上０．９０μｍ以下の範囲内とされているので、前記凸部の先端における電界集中の発生を抑制でき、絶縁性を確実に確保することができるとともに、前記絶縁樹脂部材と前記金属部材との密着性を確実に向上させることができる。
　本発明の絶縁回路基板は、絶縁樹脂層と、絶縁樹脂層の一方の面に金属板が接合されてなる回路層と、を備えた絶縁回路基板であって、前記絶縁樹脂層と前記回路層との接合界面は、前記回路層が前記絶縁樹脂層側へ突出した凸部と前記回路層が前記絶縁樹脂層側から後退した凹部とを有する凹凸形状をなしており、前記回路層の前記接合界面における輪郭曲線のクルトシスＲｋｕおよび前記回路層の前記接合界面における輪郭曲面のクルトシスＳｋｕの少なくとも一方が、２．７５以上６．００以下の範囲内とされ、前記接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％以上とされていることを特徴としている。
　この構成の絶縁回路基板によれば、前記絶縁樹脂層と前記回路層との接合界面は、前記回路層が前記絶縁樹脂層側へ突出した凸部と前記回路層が前記絶縁樹脂層側から後退した凹部とを有する凹凸形状をなしており、前記回路層の前記接合界面における輪郭曲線のクルトシスＲｋｕおよび前記回路層の前記接合界面における輪郭曲面のクルトシスＳｋｕの少なくとも一方が、２．７５以上６．００以下の範囲内とされているので、前記凸部の先端が必要以上に尖っておらず、絶縁樹脂部層における絶縁性（絶縁耐圧）を十分に確保することができる。
　そして、前記接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％以上とされているので、回路層と絶縁樹脂層とが十分に係合しており、回路層と絶縁樹脂層との密着性を向上させることができる。
　ここで、本発明の絶縁回路基板においては、前記回路層の前記接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび前記回路層の前記接合界面における輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方が、０．２０μｍ以上０．９０μｍ以下の範囲内とされていることが好ましい。
　この場合、前記回路層の前記接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび前記回路層の前記接合界面における輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方が、０．２０μｍ以上０．９０μｍ以下の範囲内とされているので、前記凸部の先端における電界集中の発生を抑制でき、絶縁性を確実に確保することができるとともに、前記絶縁樹脂層と前記回路層との密着性を確実に向上させることができる。
　本発明によれば、絶縁樹脂部材と金属部材との密着性に優れ、かつ、絶縁樹脂部材における絶縁性に優れ、安定して使用することが可能な接合体、および、絶縁回路基板を提供することが可能となる。
本発明の実施形態に係る絶縁回路基板を備えたパワーモジュールの概略説明図である。 本発明の実施形態に係る絶縁回路基板の製造方法を説明するフロー図である。 本発明の実施形態に係る絶縁回路基板の製造方法における表面粗化工程Ｓ０１の前後の金属板（金属基板）の断面観察写真である。（ａ）が表面粗化工程Ｓ０１の実施前、（ｂ）が表面粗化工程Ｓ０１の実施後である。 図２に示す絶縁回路基板の製造方法の概略説明図である。 実施例におけるオーバーハング率の測定例を示す説明図である。 実施例において絶縁回路基板の絶縁性（絶縁耐圧）を評価する試験装置の概略説明図である。
　以下に、本発明の実施形態について、添付した図面を参照して説明する。
　本実施形態に係る接合体は、絶縁樹脂部材である絶縁樹脂層１２と、金属部材である金属板２３（回路層１３）および金属基板１１とが接合されることにより構成された絶縁回路基板１０とされている。
　図１に、本発明の実施形態である絶縁回路基板１０およびこの絶縁回路基板１０を用いたパワーモジュール１を示す。
　図１に示すパワーモジュール１は、絶縁回路基板１０と、この絶縁回路基板１０の一方の面（図１において上面）に第１はんだ層２を介して接合された半導体素子３と、絶縁回路基板１０の他方側（図１において下側）にはんだ層３２を介して接合されたヒートシンク３１と、を備えている。
　半導体素子３は、Ｓｉ等の半導体材料で構成されている。絶縁回路基板１０と半導体素子３とを接合する第１はんだ層２は、例えばＳｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｉｎ系、若しくはＳｎ－Ａｇ－Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）とされている。
　ヒートシンク３１は、絶縁回路基板１０側の熱を放散するためのものである。ヒートシンク３１は、熱伝導性が良好な銅又は銅合金、アルミニウム又はアルミニウム合金等で構成されている。本実施形態においては、無酸素銅からなる放熱板とされている。なお、ヒートシンク３１の厚さは、３ｍｍ以上１０ｍｍ以下の範囲内に設定されている。
　ここで、絶縁回路基板１０とヒートシンク３１とは、はんだ層３２を介して接合されている。このはんだ層３２は、上述のはんだ層２と同様の構成とすることができる。
　そして、本実施形態である絶縁回路基板１０は、図１に示すように、金属基板１１と、金属基板１１の一方の面（図１において上面）に形成された絶縁樹脂層１２と、絶縁樹脂層１２の一方の面（図１において上面）に形成された回路層１３と、を備えている。
　金属基板１１は、絶縁回路基板１０に搭載された半導体素子３において発生した熱を面方向に拡げることによって、放熱特性を向上させる作用を有する。このため、金属基板１１は、熱伝導性に優れた金属、例えば銅又は銅合金、アルミニウム又はアルミニウム合金で構成されている。本実施形態では、無酸素銅の圧延板で構成されている。また、金属基板１１の厚さは、０．０５ｍｍ以上３ｍｍ以下の範囲内に設定されており、本実施形態では、２．０ｍｍに設定されている。
　絶縁樹脂層１２は、回路層１３と金属基板１１との間の電気的接続を防止するものであり、絶縁性を有する熱硬化型樹脂で構成されている。
　本実施形態では、絶縁樹脂層１２の強度を確保するとともに、熱伝導性を確保するために、フィラーを含有する熱硬化型樹脂が用いられている。ここで、フィラーとしては、例えばアルミナ、窒化ホウ素、窒化アルミニウム等を用いることができる。また、熱硬化型樹脂としては、エポキシ樹脂やポリイミド樹脂等を用いることができる。本実施形態では、絶縁樹脂層１２は、フィラーとしてアルミナを含有するエポキシ樹脂で構成されている。また、絶縁樹脂層１２の厚さは、２０μｍ以上２５０μｍ以下の範囲内とされており、本実施形態では、１５０μｍとされている。
　回路層１３は、図４に示すように、絶縁樹脂層１２の一方の面（図４において上面）に、導電性に優れた金属からなる金属板２３が接合されることにより形成されている。金属板２３としては、銅又は銅合金、アルミニウム又はアルミニウム合金等の圧延板を用いることができる。本実施形態においては、回路層１３を構成する金属板２３として、無酸素銅の圧延板を用いられている。
　この回路層１３においては、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が搭載される搭載面とされている。ここで、回路層１３（金属板２３）の厚さは０．３ｍｍ以上３ｍｍ以下の範囲内に設定されており、本実施形態では０．５ｍｍに設定されている。
　そして、本実施形態である絶縁回路基板１０においては、絶縁樹脂層１２と回路層１３（金属基板１１）との接合界面においては、回路層１３（金属基板１１）が絶縁樹脂層１２側へ突出した凸部１８と回路層１３（金属基板１１）が絶縁樹脂層１２側から後退した凹部１９とを有する凹凸形状をなしている。
　すなわち、本実施形態においては、絶縁樹脂層１２に回路層１３（金属基板１１）が入り込んだ構造とされている。
　ここで、本実施形態においては、回路層１３（金属基板１１）の接合界面における輪郭曲線のクルトシスＲｋｕおよび回路層１３（金属基板１１）の接合界面における輪郭曲面のクルトシスＳｋｕの少なくとも一方が、２．７５以上６．００以下の範囲内とされている。
　そして、接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％以上とされている。
　なお、本実施形態においては、回路層１３（金属基板１１）の接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび回路層１３（金属基板１１）の接合界面における輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方が、０．２０μｍ以上０．９０μｍ以下の範囲内とされていることが好ましい。
　以下に、本実施形態である絶縁回路基板１０において、回路層１３（金属基板１１）の接合界面における輪郭曲線のクルトシスＲｋｕおよび回路層１３（金属基板１１）の接合界面における輪郭曲面のクルトシスＳｋｕ、接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率、回路層１３（金属基板１１）の接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび回路層１３（金属基板１１）の接合界面における輪郭曲面の二乗平均平方根高さＳｑを、上述のように規定した理由について説明する。
（接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕ）
　輪郭曲線のクルトシスＲｋｕは、ＪＩＳ　Ｂ　０６０１：２００１に規定されたパラメータであり、輪郭曲面のクルトシスＳｋｕは、ＪＩＳ　Ｂ　０６８１－２：２０１８に規定されたパラメータであり、表面の鋭さの尺度である尖度を評価したものである。
　輪郭曲線のクルトシスＲｋｕは、正規分布の形状でＲｋｕ＝３となり、正規分布よりも高さ分布が尖っている場合にはＲｋｕ＞３となり、高さ分布が正規分布よりもつぶれている場合にはＲｋｕ＜３となる。
　また、輪郭曲面のクルトシスＳｋｕは、輪郭曲線のクルトシスＲｋｕを３次元に拡張したパラメータである。
　ここで、回路層１３（金属基板１１）の接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕの両方が２．７５未満であると、回路層１３の表面（凸部１８の先端）が潰れた形状となっており、回路層１３（金属基板１１）が十分に絶縁樹脂層１２側に入り込まず、絶縁樹脂層１２と回路層１３（金属基板１１）との密着性を向上させることができないおそれがある。一方、回路層１３（金属基板１１）の接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕの両方が６．００を超えると、回路層１３の表面（凸部１８の先端）が必要以上に尖っており、凸部１８の先端において電界集中が発生し、絶縁樹脂層１２における絶縁性（絶縁耐圧）を確保できなくなるおそれがある。
　このため、本実施形態においては、回路層１３（金属基板１１）の接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕの少なくとも一方を２．７５以上６．００以下の範囲内に設定している。
　なお、回路層１３（金属基板１１）の接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕの少なくとも一方は、２．７５以上とすることが好ましく、３．００以上とすることがさらに好ましい。一方、回路層１３（金属基板１１）の接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕの少なくとも一方は、６．００以下とすることが好ましく、３．７５以下とすることがさらに好ましい。
（オーバーハング率）
　本実施形態においてオーバーハング率は、接合界面の断面形状を画像処理ソフトで画像解析し、得られた断面曲線について接合界面に沿った方向（水平方向：Ｘ方向）において積層方向（高さ方向：Ｙ方向）に重複する領域をオーバーハング部とし、得られた断面曲線のＸ方向の全長さに対するオーバーハング部のＸ方向長さの割合とした。
　なお、オーバーハング部をＸ方向に長さをカウントする場合、例えば、Ｙ方向にオーバーハング部がない場合は０、Ｙ方向にオーバーハング部が１つある場合は１、Ｙ方向にオーバーハング部が２つある場合は２というように、オーバーハング部が複数ある場合は複数としてカウントした。したがって、オーバーハング率は１００％以上となる場合がある。
　ここで、接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％未満の場合には、回路層１３（金属基板１１）と絶縁樹脂層１２とが十分に係合しておらず、絶縁樹脂層１２と回路層１３（金属基板１１）との密着性を向上させることができないおそれがある。
　このため、本実施形態においては、接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率を７％以上に規定している。
　なお、上述のオーバーハング率は７％以上とすることが好ましく、１５％以上とすることがさらに好ましい。一方、オーバーハング率に特に制限はないが、１００％以下とすることが好ましい。
（接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑ）
　輪郭曲線の二乗平均平方根高さＲｑは、ＪＩＳ　Ｂ　０６０１：２００１に規定されたパラメータであり、輪郭曲面の二乗平均平方根高さＳｑは、ＪＩＳ　Ｂ　０６８１－２：２０１８に規定されたパラメータであり、表面粗さの標準偏差を意味するものである。
　本実施形態の絶縁回路基板１０において、回路層１３（金属基板１１）の接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方を０．２０μｍ以上とすることにより、回路層１３（金属基板１１）が絶縁樹脂層１２側へ十分に入り込むことになり、絶縁樹脂層１２と回路層１３（金属基板１１）との密着性を確実に向上させることができる。一方、回路層１３（金属基板１１）の接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方を０．９０μｍ以下とすることにより、絶縁樹脂層１２の内部に入り込んだ回路層１３（金属基板１１）からなる凸部１８の先端における電界集中の発生を抑制でき、絶縁樹脂層１２の絶縁性を確実に確保することができる。
　このため、本実施形態の絶縁回路基板１０においては、回路層１３（金属基板１１）の接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方を０．２０μｍ以上０．９０μｍ以下の範囲内とすることが好ましい。
　なお、回路層１３（金属基板１１）の接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方は、０．２０μｍ以上とすることが好ましく、０．３０μｍ以上とすることがさらに好ましい。一方、回路層１３（金属基板１１）の接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方は、０．９０μｍ以下とすることが好ましく、０．８０μｍ以下とすることがさらに好ましい。
　次に、本実施形態である絶縁回路基板１０の製造方法について、図２から図４を参照して説明する。
（表面粗化工程Ｓ０１）
　まず、回路層１３となる金属板２３の絶縁樹脂層１２との接合面に粗化めっき層２３ａを形成するとともに、金属基板１１の絶縁樹脂層１２との接合面に粗化めっき層１１ａを形成する。これにより、回路層１３となる金属板２３の絶縁樹脂層１２との接合面および金属基板１１の絶縁樹脂層１２との接合面に、それぞれ凹凸部を形成する。なお、粗化めっき層２３ａ、１１ａは、以下のようにして形成される。
　金属板２３および金属基板１１の接合面に電解めっき処理を施す。本実施形態では、電解めっき液として硫酸銅（ＣｕＳＯ４）および硫酸（Ｈ２ＳＯ４）を主成分とした硫酸銅浴に、３，３´－ジチオビス（１－プロパンスルホン酸）２ナトリウムを添加した水溶液からなる電解液を用いることが好ましい。また、めっき浴の温度は例えば２５℃以上３５℃以下の範囲内とすることが好ましい。
　そして、電解めっき処理としては、ＰＲ（Ｐｅｒｉｏｄｉｃ　Ｒｅｖｅｒｓｅ）パルスめっき処理が用いられる。このＰＲパルスめっき処理は、電流の方向を周期的に反転させながら通電して電解めっきする方法である。例えば、１Ａ／ｄｍ２以上３０Ａ／ｄｍ２以下の正電解（金属板２３および金属基板１１を陽極とする陽極電解）を１ｍｓ以上１０００ｍｓ以下、１Ａ／ｄｍ２以上３０Ａ／ｄｍ２以下の負電解（金属板２３および金属基板１１を負極とする負極電解）を１ｍｓ以上１０００ｍｓ以下、として、これを繰り返す。
これにより、金属板２３および金属基板１１の表面の溶解と銅の析出とが繰り返し実施され、粗化めっき層２３ａ、１１ａが形成されることになる。
　ここで、粗化めっき層２３ａ、１１ａを形成する前の金属板２３および金属基板１１の表面性状、および、各種めっき条件（パルス印加時間、パルス波形（析出量／溶解量比）、パルス周波数）によって、金属板２３および金属基板１１の接合面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕ、オーバーハング率、輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑを調整することが可能となる。
　例えば、パルス印加時間を長くすると、輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕは３に近接し、オーバーハング率は増加し、輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑは増加する。
　また、パルス波形として析出量／溶解量比を大きくすると、輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕは増加し、オーバーハング率は減少し、輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑは減少する。
　さらに、パルス周波数が大きくなると、輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕは３に近接し、オーバーハング率は減少し、輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑは減少する。
　ここで、図３（ａ）に表面粗化工程Ｓ０１を実施する前の金属板２３（金属基板１１）の断面写真を、図３（ｂ）に表面粗化工程Ｓ０１を実施後の金属板２３（金属基板１１）の断面写真を示す。
　本実施形態である表面粗化工程Ｓ０１を実施することで、金属板２３（金属基板１１）の接合面に凹凸部が形成され、オーバーハング部が形成されていることが確認される。
（積層工程Ｓ０２）
　次に、金属基板１１の一方の面（図４において上面）に、フィラーとしてのアルミナと熱硬化型樹脂としてのエポキシ樹脂と硬化剤とを含有する樹脂組成物２２を配設する。なお、本実施形態では、樹脂組成物２２は、シート状に形成されている。
　また、この樹脂組成物２２の一方の面（図４において上面）に、回路層１３となる金属板２３を配設する。
（熱圧着工程Ｓ０３）
　次に、積層した金属基板１１、樹脂組成物２２、金属板２３を、積層方向に加圧するとともに加圧して、樹脂組成物２２を硬化させて絶縁樹脂層１２を形成するとともに、金属基板１１と絶縁樹脂層１２、絶縁樹脂層１２と金属板２３を接合する。
　この熱圧着工程Ｓ０３の条件は、加熱温度が１５０℃以上４００℃以下の範囲内、加熱温度での保持時間を３０分以上９０分以下の範囲内、積層方向の加圧圧力を１ＭＰａ以上１００ＭＰａ以下の範囲内とすることが好ましい。
（回路パターン形成工程Ｓ０４）
　次に、絶縁樹脂層１２に接合された金属板２３に対してエッチング処理を行い、回路パターンを形成し、回路層１３を構成する。
　以上のようにして、本実施形態である絶縁回路基板１０が製造される。
（ヒートシンク接合工程Ｓ０５）
　次に、この絶縁回路基板１０の金属基板１１の他方の面にヒートシンク３１を接合する。本実施形態では、金属基板１１とヒートシンク３１とを、はんだ材を介して接合している。
（半導体素子接合工程Ｓ０６）
　そして、絶縁回路基板１０の回路層１３に半導体素子３を接合する。本実施形態では、回路層１３と半導体素子３とを、はんだ材を介して接合している。
　以上の工程により、図１に示すパワーモジュール１が製造される。
　以上のような構成とされた本実施形態に係る絶縁回路基板１０（接合体）によれば、絶縁樹脂層１２と回路層１３（金属基板１１）との接合界面においては、回路層１３（金属基板１１）が絶縁樹脂層１２側へ突出した凸部１８と回路層１３（金属基板１１）が絶縁樹脂層１２側から後退した凹部１９とを有する凹凸形状をなしており、回路層１３（金属基板１１）の接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕの少なくとも一方が２．７５以上とされているので、回路層１３（金属基板１１）が十分に絶縁樹脂層１２側に入り込み、絶縁樹脂層１２と回路層１３（金属基板１１）との密着性を向上させることが可能となる。また、回路層１３（金属基板１１）の接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕの少なくとも一方が６．００以下とされているので、凸部１８の先端が必要以上に尖っておらず、絶縁樹脂部層における絶縁性（絶縁耐圧）を十分に確保することができる。
　そして、接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％以上とされているので、回路層１３（金属基板１１）と絶縁樹脂層１２とが十分に係合しており、回路層１３（金属基板１１）と絶縁樹脂層１２との密着性を向上させることができる。
　ここで、本実施形態の絶縁回路基板１０（接合体）において、回路層１３（金属基板１１）の接合界面における、輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方が０．２０μｍ以上０．９０μｍ以下の範囲内とされている場合には、凸部１８の先端における電界集中の発生を抑制でき、絶縁樹脂層１２における絶縁性を確実に確保することができるとともに、回路層１３（金属基板１１）と絶縁樹脂層１２との密着性を確実に向上させることができる。
　以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
　本実施形態においては、図２から図４に示す絶縁回路基板の製造方法によって絶縁回路基板を製造するものとして説明したが、これに限定されることはない。
　また、本実施形態においては、金属基板および回路層を形成する金属板として、無酸素銅で構成されたものとして説明したが、これに限定されることはなく、他の銅又は銅合金で構成されたものであってもよいし、アルミニウム又はアルミニウム合金等の他の金属で構成されたものであってもよい。さらに、複数の金属が積層された構造のものであってもよい。
　さらに、本実施形態では、絶縁回路基板に半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板の回路層にＬＥＤ素子を搭載してＬＥＤモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
　以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
　無酸素銅の圧延板からなる金属基板（４０ｍｍ×４０ｍｍ×厚さ２ｍｍ）および回路層となる金属板（４０ｍｍ×４０ｍｍ×厚さ０．５ｍｍ）を準備し、これら金属基板および金属板の絶縁樹脂層との接合面に、上述の実施形態に記載したＰＲパルス電解法によって粗化めっき層を形成した。
　そして、金属基板の粗化めっき層が形成された面に、フィラーとしてＡｌ２Ｏ３を含むエポキシ樹脂を含有する樹脂組成物のシート材（４０ｍｍ×４０ｍｍ×厚さ０．１５ｍｍ）を配置した。
　また、この樹脂組成物のシート材の一方の面に、回路層となる金属板を、粗化めっき層が形成された面が樹脂組成物のシート材側を向くように、積層した。
　上述のように積層した金属基板と樹脂組成物のシート材と金属板とを、積層方向に加圧しながら加熱し、樹脂組成物を硬化させて絶縁樹脂層を形成するとともに、金属基板と絶縁樹脂層、および、絶縁樹脂層と金属板を接合し、絶縁回路基板を得た。なお、積層方向の加圧圧力は１０ＭＰａ、加熱温度は１８０℃、加熱温度での保持時間は６０分とした。
　以上のようにして、得られた絶縁回路基板について、以下の項目についてそれぞれ評価した。
（クルトシスおよび二乗平均平方根高さ）
　回路層と絶縁樹脂層の接合界面を、レーザ顕微鏡ＯＬＳ５０００を用いて対物レンズ１００倍として、１２９μｍ×１２９μｍの測定範囲で観察し、サンプルの傾き、ノイズを除去する処理を行い、接合界面における輪郭曲面のクルトシスＳｋｕ、および、輪郭曲面の二乗平均平方根高さＳｑを算出した。
　次に、最も粗さが粗くなると思われる方向において、接合界面における輪郭極性のクルトシスＲｋｕ、および、輪郭曲面の二乗平均平方根高さＲｑを算出した。なお、測定範囲内で少なくとも３箇所以上を測定し、その平均値を表に記載した。
（オーバーハング率）
　絶縁回路基板を対角線方向にかつ積層方向に沿って切断し、回路層と絶縁樹脂層の接合界面の断面を観察し、倍率１００００倍のＳＩＭ像（５１２ピクセル＝１１μｍ）を得た。このＳＩＭ像を、画像解析ソフトＩｍａｇｅＪを用いて、二値化して手動でノイズを除去した後にアウトライン抽出した。
　アウトライン抽出した断面曲線座標をｃｓｖ出力し、Ｘ方向長さ５１２ピクセルについて、Ｙ方向に重複した金属領域数をカウントした。なお、垂直ラインを重複してカウントしないように、Ｙ方向に延びているピクセル（Ｙ方向に隣接するピクセル）は除外する処理を行った。そして、各Ｘ軸位置上の重複している領域数を全体のＸ座標長さで除してオーバーハング率を求めた。
　［オーバーハング率］＝［Ｘ軸位置毎のオーバーハング領域の数の合計］／［Ｘ方向のピクセル数］×１００（％）
　測定例を図５に示す。図５に示す断面曲線においては、Ｘ軸位置毎のＹ方向に重複した領域数は、左から順に、０，１，１，０，０，０，０，０，１，１，２，２，１，１，０となり、これらの合計が１０となり、Ｘ方向のピクセル数は１５であるから、オーバーハング率は、１０／１５×１００で６７％となる。
（吸湿処理後のリフロー処理）
　上述の絶縁回路基板を、恒温恒湿槽（温度８５℃、湿度８５％）に入れ、３日間保持した。その後、加熱炉内に装入し、２９０℃で１０分間のリフロー処理を実施した。
　リフロー処理後の絶縁回路基板において、回路層と絶縁樹脂層の接合率、絶縁破壊電圧について以下のようにして評価した。
（接合率）
　回路層と絶縁樹脂層及の接合率は、超音波探傷装置（株式会社日立パワーソリューションズ製ＦｉｎｅＳＡＴ２００）を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積とした。超音波探傷像を二値化処理した画像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
（接合率）＝｛（初期接合面積）－（剥離面積）｝／（初期接合面積）×１００
（絶縁破壊電圧）
　図６に示すように、金属基板１１をベース板６１の上に載置し、回路層１３の上にプローブ６２を接触させ、部分放電を評価した。測定装置として、三菱電線株式会社製の部分放電試験機を用いた。なお、試験雰囲気として、３Ｍ社製フロリナート（ｔｍ）ＦＣ－７７０中で実施した。
　そして、電圧を０．５ｋＶごとのステッププロファイル（保持時間３０秒）で昇圧し、絶縁破壊が生じた電圧（漏れ電流が１０ｍＡ以上となった電圧）を絶縁破壊電圧とした。
評価結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　回路層の接合界面における輪郭曲線のクルトシスＲｋｕが２．７０および輪郭曲面のクルトシスＳｋｕが２．５０とされた比較例１においては、吸湿リフロー後の接合率が８０％と低くなり、回路層と絶縁樹脂層との密着性が不十分であった。
　回路層の接合界面における輪郭曲線のクルトシスＲｋｕが１０．３０および輪郭曲面のクルトシスＳｋｕが９．４０とされた比較例２においては、吸湿リフロー後の絶縁破壊電圧が５．１Ｖと低くなり、絶縁性が不十分であった。
　オーバーハング率が４．２％とされた比較例３においては、吸湿リフロー後の接合率が８２％と低くなり、回路層と絶縁樹脂層との密着性が不十分であった。
　これに対して、回路層の接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕの少なくとも一方が２．７５以上６．００以下の範囲内、かつ、オーバーハング率が７％以上とされた本発明例１－８においては、吸湿リフロー後の接合率が８４％以上であり、回路層と絶縁樹脂層との密着性に優れていた。また、吸湿リフロー後の絶縁破壊電圧が５．８Ｖ以上であり、絶縁樹脂層の絶縁性に優れていた。なお、本発明例１－８は、回路層の接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方が０．２０μｍ以上０．９０μｍ以下の範囲内であった。また、本発明例１－８は、回路層の接合界面における輪郭曲線のクルトシスＲｋｕおよび輪郭曲面のクルトシスＳｋｕの両方が２．７５以上６．００以下の範囲内であったため、回路層と絶縁樹脂層との密着性に特に優れていた。
　また、回路層の接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび輪郭曲面の二乗平均平方根高さＳｑの両方が０．２０μｍ以上０．９０μｍ以下の範囲内とされた本発明例１－６，８においては、吸湿リフロー後の接合率が８５％以上であり、回路層と絶縁樹脂層との密着性に特に優れていた。
　以上の実験結果から、本発明例によれば、絶縁樹脂層（絶縁樹脂部材）と回路層（金属部材）との密着性に優れ、かつ、絶縁樹脂層（絶縁樹脂部材）における絶縁性に優れ、安定して使用することが可能な絶縁回路基板（接合体）を提供可能であることが確認された。
１０　絶縁回路基板（接合体）
１１　金属基板（金属部材）
１２　絶縁樹脂層（絶縁樹脂部材）
１３　回路層（金属部材）
１８　凸部
１９　凹部

Claims (4)

  1. 　絶縁樹脂からなる絶縁樹脂部材と金属からなる金属部材とが接合された構造の接合体であって、
    　前記絶縁樹脂部材と前記金属部材との接合界面は、前記金属部材が前記絶縁樹脂部材側へ突出した凸部と前記金属部材が前記絶縁樹脂部材側から後退した凹部とを有する凹凸形状をなしており、
    　前記金属部材の前記接合界面における輪郭曲線のクルトシスＲｋｕおよび前記金属部材の前記接合界面における輪郭曲面のクルトシスＳｋｕの少なくとも一方が、２．７５以上６．００以下の範囲内とされ、
    　前記接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％以上とされていることを特徴とする接合体。
  2. 　前記金属部材の前記接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび前記金属部材の前記接合界面における輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方が、０．２０μｍ以上０．９０μｍ以下の範囲内とされていることを特徴とする請求項１に記載の接合体。
  3. 　絶縁樹脂層と、絶縁樹脂層の一方の面に金属板が接合されてなる回路層と、を備えた絶縁回路基板であって、
    　前記絶縁樹脂層と前記回路層との接合界面は、前記回路層が前記絶縁樹脂層側へ突出した凸部と前記回路層が前記絶縁樹脂層側から後退した凹部とを有する凹凸形状をなしており、
    　前記回路層の前記接合界面における輪郭曲線のクルトシスＲｋｕおよび前記回路層の前記接合界面における輪郭曲面のクルトシスＳｋｕの少なくとも一方が、２．７５以上６．００以下の範囲内とされ、
    　前記接合界面に沿った方向における積層方向に重複する領域の長さ割合を示すオーバーハング率が７％以上とされていることを特徴とする絶縁回路基板。
  4. 　前記回路層の前記接合界面における輪郭曲線の二乗平均平方根高さＲｑおよび前記回路層の前記接合界面における輪郭曲面の二乗平均平方根高さＳｑの少なくとも一方が、０．２０μｍ以上０．９０μｍ以下の範囲内とされていることを特徴とする請求項３に記載の絶縁回路基板。
PCT/JP2021/013405 2020-03-30 2021-03-29 接合体、および、絶縁回路基板 Ceased WO2021200874A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN202510118040.4A CN119653591A (zh) 2020-03-30 2021-03-29 金属板
EP24222878.1A EP4513554B1 (en) 2020-03-30 2021-03-29 Metal plate for bonding with an insulating resin member
KR1020227033026A KR20220160580A (ko) 2020-03-30 2021-03-29 접합체, 및, 절연 회로 기판
EP21779171.4A EP4132235B1 (en) 2020-03-30 2021-03-29 Bonded body and insulating circuit board
JP2022512248A JP7260059B2 (ja) 2020-03-30 2021-03-29 接合体、および、絶縁回路基板
CN202180025520.6A CN115380633B (zh) 2020-03-30 2021-03-29 接合体及绝缘电路基板
US17/915,129 US12137526B2 (en) 2020-03-30 2021-03-29 Bonded body and insulating circuit board
US18/904,432 US20250024610A1 (en) 2020-03-30 2024-10-02 Bonded body and insulating circuit board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-060041 2020-03-30
JP2020060041 2020-03-30
JP2020161017 2020-09-25
JP2020-161017 2020-09-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/915,129 A-371-Of-International US12137526B2 (en) 2020-03-30 2021-03-29 Bonded body and insulating circuit board
US18/904,432 Continuation US20250024610A1 (en) 2020-03-30 2024-10-02 Bonded body and insulating circuit board

Publications (1)

Publication Number Publication Date
WO2021200874A1 true WO2021200874A1 (ja) 2021-10-07

Family

ID=77930103

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/013405 Ceased WO2021200874A1 (ja) 2020-03-30 2021-03-29 接合体、および、絶縁回路基板

Country Status (7)

Country Link
US (2) US12137526B2 (ja)
EP (2) EP4513554B1 (ja)
JP (1) JP7260059B2 (ja)
KR (1) KR20220160580A (ja)
CN (2) CN115380633B (ja)
TW (1) TW202205554A (ja)
WO (1) WO2021200874A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025036112A (ja) * 2023-08-29 2025-03-14 アブソリックス インコーポレイテッド 基板及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025079432A1 (ja) * 2023-10-10 2025-04-17 東京エレクトロン株式会社 処理方法、処理システム及び検査装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529740A (ja) * 1991-07-18 1993-02-05 Furukawa Saakitsuto Foil Kk プリント配線板用電解銅箔
JP2000077850A (ja) 1998-08-31 2000-03-14 Kyocera Corp 多層配線基板およびその製造方法
JP2001044627A (ja) * 1999-08-02 2001-02-16 Ibiden Co Ltd 配線基板の製造方法及び配線基板
WO2013008651A1 (ja) * 2011-07-14 2013-01-17 京セラ株式会社 回路基板および電子装置
JP2014201777A (ja) * 2013-04-02 2014-10-27 Jx日鉱日石金属株式会社 キャリア付き銅箔
JP2015207666A (ja) 2014-04-21 2015-11-19 住友ベークライト株式会社 金属ベース基板、金属ベース基板の製造方法、金属ベース回路基板および電子装置
JP2018172785A (ja) * 2017-03-31 2018-11-08 Ｊｘ金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2020060041A (ja) 2018-10-10 2020-04-16 株式会社熊谷組 足場寸法計測具
JP2020161017A (ja) 2019-03-28 2020-10-01 沖電気工業株式会社 セキュリティインシデント可視化システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5178064B2 (ja) * 2007-06-27 2013-04-10 富士フイルム株式会社 金属表面粗化層を有する金属層積層体及びその製造方法
JP5282675B2 (ja) * 2009-06-23 2013-09-04 日立電線株式会社 プリント配線板用銅箔およびその製造方法
JP5651564B2 (ja) * 2011-09-30 2015-01-14 富士フイルム株式会社 貼り付け用銅箔
JP5481577B1 (ja) * 2012-09-11 2014-04-23 Ｊｘ日鉱日石金属株式会社 キャリア付き銅箔
KR20140124402A (ko) * 2012-11-26 2014-10-24 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 표면 처리 전해 동박, 적층판, 및 프린트 배선판
WO2018181726A1 (ja) * 2017-03-30 2018-10-04 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板およびプリント配線板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529740A (ja) * 1991-07-18 1993-02-05 Furukawa Saakitsuto Foil Kk プリント配線板用電解銅箔
JP2000077850A (ja) 1998-08-31 2000-03-14 Kyocera Corp 多層配線基板およびその製造方法
JP2001044627A (ja) * 1999-08-02 2001-02-16 Ibiden Co Ltd 配線基板の製造方法及び配線基板
WO2013008651A1 (ja) * 2011-07-14 2013-01-17 京セラ株式会社 回路基板および電子装置
JP2014201777A (ja) * 2013-04-02 2014-10-27 Jx日鉱日石金属株式会社 キャリア付き銅箔
JP2015207666A (ja) 2014-04-21 2015-11-19 住友ベークライト株式会社 金属ベース基板、金属ベース基板の製造方法、金属ベース回路基板および電子装置
JP2018172785A (ja) * 2017-03-31 2018-11-08 Ｊｘ金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2020060041A (ja) 2018-10-10 2020-04-16 株式会社熊谷組 足場寸法計測具
JP2020161017A (ja) 2019-03-28 2020-10-01 沖電気工業株式会社 セキュリティインシデント可視化システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4132235A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025036112A (ja) * 2023-08-29 2025-03-14 アブソリックス インコーポレイテッド 基板及びその製造方法
JP7725664B2 (ja) 2023-08-29 2025-08-19 アブソリックス インコーポレイテッド 基板及びその製造方法

Also Published As

Publication number Publication date
JP7260059B2 (ja) 2023-04-18
CN119653591A (zh) 2025-03-18
EP4513554A2 (en) 2025-02-26
EP4513554A3 (en) 2025-05-21
EP4132235A4 (en) 2024-04-10
TW202205554A (zh) 2022-02-01
JPWO2021200874A1 (ja) 2021-10-07
EP4132235A1 (en) 2023-02-08
US20230164924A1 (en) 2023-05-25
US20250024610A1 (en) 2025-01-16
US12137526B2 (en) 2024-11-05
EP4513554B1 (en) 2026-03-04
CN115380633B (zh) 2025-02-07
CN115380633A (zh) 2022-11-22
KR20220160580A (ko) 2022-12-06
EP4132235B1 (en) 2025-02-19

Similar Documents

Publication Publication Date Title
US20250024610A1 (en) Bonded body and insulating circuit board
JP7647871B2 (ja) 金属板材、積層体、および、絶縁回路基板
CN115295523B (zh) 陶瓷铜电路基板及使用了其的半导体装置
JP5545707B2 (ja) アルミニウム基板及びその製造方法
JP6685112B2 (ja) リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
CN111512434A (zh) 半导体模块及其制造方法
JP7521388B2 (ja) ヒートシンク一体型絶縁回路基板、および、ヒートシンク一体型絶縁回路基板の製造方法
KR20170126878A (ko) 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP7234743B2 (ja) 接合体、及び、絶縁回路基板
JPWO2018154692A1 (ja) 絶縁放熱基板
JP2026020180A (ja) 回路基板およびその製造方法
JP7632594B2 (ja) 金属板材、積層体、絶縁回路基板、および、金属板材の製造方法
JP3827605B2 (ja) 回路基板及び回路基板の半田濡れ性向上方法
JP2007046095A (ja) 銅箔およびその表面処理方法
US12177962B2 (en) Insulating resin circuit substrate
CN116368610A (zh) 半导体装置用基板
JP2000124567A (ja) 金属ベース回路基板とその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21779171

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022512248

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021779171

Country of ref document: EP

Effective date: 20221031

WWG Wipo information: grant in national office

Ref document number: 202180025520.6

Country of ref document: CN