WO2021226788A1 - 显示面板、掩模板、掩模板组件和制作掩模板组件的方法 - Google Patents

显示面板、掩模板、掩模板组件和制作掩模板组件的方法 Download PDF

Info

Publication number
WO2021226788A1
WO2021226788A1 PCT/CN2020/089601 CN2020089601W WO2021226788A1 WO 2021226788 A1 WO2021226788 A1 WO 2021226788A1 CN 2020089601 W CN2020089601 W CN 2020089601W WO 2021226788 A1 WO2021226788 A1 WO 2021226788A1
Authority
WO
WIPO (PCT)
Prior art keywords
virtual
mask
layer
dummy
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2020/089601
Other languages
English (en)
French (fr)
Inventor
郑勇
丁文彪
代俊秀
高春燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to EP20897682.9A priority Critical patent/EP4152399A4/en
Priority to PCT/CN2020/089601 priority patent/WO2021226788A1/zh
Priority to CN202080000707.6A priority patent/CN114026695B/zh
Priority to US17/271,013 priority patent/US12279511B2/en
Publication of WO2021226788A1 publication Critical patent/WO2021226788A1/zh
Anticipated expiration legal-status Critical
Priority to US19/066,865 priority patent/US20250204232A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Definitions

  • the present disclosure relates to the field of display technology and mask technology, in particular to a display panel, a mask, a mask assembly, and a method for manufacturing a mask assembly.
  • OLED organic light emitting diode
  • the mask Before using the mask to form the patterned film layer, the mask needs to be meshed and welded on the mask frame to form the mask assembly. Before welding the mask on the mask frame, it is necessary to align the mask with the mask frame to prevent misalignment of the mask. Especially with the emergence of high-resolution OLED display panels, the alignment requirements for the mask plate and the mask plate frame are higher. It is necessary to provide a more efficient alignment scheme between the mask plate and the mask plate frame.
  • An embodiment of the present disclosure provides a display panel, including: a base substrate; and a display area and a peripheral area provided on the base substrate, the peripheral area is provided around the display area; wherein the peripheral area is provided with Virtual sub-pixel units, the plurality of virtual sub-pixel units include a first type of virtual sub-pixel unit and a second type of virtual sub-pixel unit, the first type of virtual sub-pixel unit includes a first virtual luminescent material layer And the first virtual auxiliary light-emitting layer, the second type of virtual sub-pixel unit includes a second virtual light-emitting material layer and a second virtual auxiliary light-emitting layer, the second virtual light-emitting material layer and the first virtual light-emitting material layer are composed of the same The second virtual auxiliary light-emitting layer and the first virtual auxiliary light-emitting layer are made of the same material and arranged in the same layer, and the first virtual auxiliary light-emitting layer is located in the first virtual light-emitting material layer.
  • the second dummy auxiliary light-emitting layer is located on a side of the second dummy light-emitting material layer facing the base substrate Side and located on the side of the base substrate facing the second dummy luminescent material layer, the orthographic projection of the first dummy luminescent material layer on the base substrate and the first dummy auxiliary light-emitting layer on the base substrate.
  • the orthographic projection on the substrate at least partially overlaps, and the orthographic projection of the second virtual luminescent material layer on the base substrate and the orthographic projection of the second virtual auxiliary light-emitting layer on the base substrate at least partially overlap; wherein ,
  • the first structural layer in the first dummy luminescent material layer and the first dummy auxiliary luminescent layer is the same layer as the second structural layer in the second dummy luminescent material layer and the second dummy auxiliary luminescent layer Arrangement, at least one of the size and
  • the largest dimension of the orthographic projection of the second dummy luminescent material layer on the substrate is larger than that of the first dummy luminescent material layer on the substrate.
  • the maximum dimension of the orthographic projection on the substrate is 15% to 30% larger.
  • the largest dimension of the orthographic projection of the second virtual auxiliary light-emitting layer on the substrate is larger than that of the first virtual auxiliary light-emitting layer on the substrate.
  • the maximum dimension of the orthographic projection on the substrate is 15% to 30% larger, and the second direction is perpendicular to the first direction.
  • the plurality of virtual sub-pixel units further include a third type of virtual sub-pixel unit and a fourth type of virtual sub-pixel unit, and the third type of virtual sub-pixel unit includes a third virtual luminescent material
  • the fourth type of virtual sub-pixel unit includes a fourth virtual light-emitting material layer, the third virtual light-emitting material layer and the fourth virtual light-emitting material layer are made of the same material, and the third virtual light-emitting material layer and the fourth virtual light-emitting material layer are made of the same material.
  • the material of the virtual light-emitting material layer is different from the materials of the first virtual light-emitting material layer and the second virtual light-emitting material layer; wherein, at least one of the size and shape of the orthographic projection of the fourth virtual light-emitting material layer on the base substrate It is different from the orthographic projection of the third virtual luminescent material layer on the base substrate.
  • the largest dimension of the orthographic projection of the fourth dummy luminescent material layer on the substrate is larger than that of the third dummy luminescent material layer on the substrate.
  • the maximum dimension of the orthographic projection on the substrate is 15% to 30% larger, and the second direction is perpendicular to the first direction.
  • the dimension of the orthographic projection of the fourth dummy luminescent material layer on the base substrate in at least one of the first direction and the second direction is the same as that of the second dummy luminescent material layer on the base substrate.
  • the orthographic projection is different.
  • the third type of virtual sub-pixel unit further includes a third virtual auxiliary light-emitting layer, the third virtual auxiliary light-emitting layer is located on the side of the third virtual light-emitting material layer facing the base substrate and Located on the side of the base substrate facing the third virtual light-emitting material layer, the fourth type of virtual sub-pixel unit further includes a fourth virtual auxiliary light-emitting layer, and the fourth virtual auxiliary light-emitting layer is located on the first
  • the four dummy luminescent material layers face one side of the base substrate and are located on the side of the base substrate facing the fourth dummy luminescent material layer, the fourth dummy auxiliary luminescent layer and the third dummy auxiliary luminescent layer are made of the same material Wherein at least one of the size and shape of the orthographic projection of the fourth virtual auxiliary light-emitting layer on the base substrate is different from the orthographic projection of the third virtual auxiliary light-emitting layer on the base substrate.
  • the largest dimension of the orthographic projection of the fourth virtual auxiliary light-emitting layer on the substrate is larger than that of the third virtual auxiliary light-emitting layer on the substrate.
  • the maximum dimension of the orthographic projection on the substrate is 15% to 30% larger, and the second direction is perpendicular to the first direction.
  • the display area includes a plurality of display sub-pixel units, and at least one display sub-pixel unit includes: a first electrode, a display auxiliary light-emitting layer located on a side of the first electrode away from the base substrate , A display light emitting material layer located on the side of the display auxiliary light emitting layer away from the base substrate and a second electrode located on the side of the display light emitting material layer away from the base substrate, wherein the plurality of The display sub-pixel unit includes a display sub-pixel unit of a first color and a display sub-pixel unit of a second color, and the display auxiliary light-emitting layer and the second dummy auxiliary light-emitting layer in the display sub-pixel unit of the first color are made of the same material And arranged in the same layer, the display luminescent material layer and the second dummy luminescent material layer in the display sub-pixel unit of the first color are made of the same material and arranged in the same layer; the display sub-pixels of the second color
  • At least one of the second dummy light-emitting material layer, the second dummy auxiliary light-emitting layer, the fourth dummy light-emitting layer, and the fourth dummy auxiliary light-emitting layer is on a base substrate
  • the projection of has an axisymmetric shape.
  • At least one of the dummy sub-pixel unit of the first type and the dummy sub-pixel unit of the second type further includes: a first electrode, and the first electrode is located at a first direction of the base substrate.
  • the embodiment of the present disclosure also provides a mask for evaporation, including: a mask pattern area, the mask pattern area includes one or more sets of evaporation patterns, at least one set of evaporation patterns includes: display A pattern area, in the display pattern area is provided with display pixel openings, the display pixel openings are used to evaporate the film layer in the sub-pixel structure on the display panel; and the peripheral pattern area, the peripheral pattern area is located
  • the periphery of the display pattern area is provided with positioning openings in the peripheral pattern area, and the positioning openings are used for positioning the mask plate, and the peripheral pattern area is also provided with virtual pixel openings,
  • the virtual pixel opening is used to evaporate the film layer in the virtual sub-pixel structure on the display panel, wherein at least one of the size and shape of the positioning opening is the same as the display pixel opening and the virtual pixel opening different.
  • the maximum size of the positioning opening is greater than the maximum size of the display pixel opening and the virtual pixel opening, and the second The two directions are perpendicular to the first direction.
  • the maximum size of the positioning opening is 15% to 15% larger than the maximum size of the display pixel opening and the virtual pixel opening. 30%.
  • a plurality of positioning openings are provided in the peripheral pattern area, and the plurality of positioning openings are symmetrically distributed with respect to the center of the display pattern area.
  • the multiple positioning openings include a first positioning opening, a second positioning opening, a third positioning opening, and a fourth positioning opening.
  • the hole, the third positioning opening and the fourth positioning opening are respectively located at the four corners of the mask pattern area of the mask plate.
  • the mask plate further includes a fixing area and a thickness transition area between the fixing area and the mask pattern area, and the fixing area is located around the mask pattern area for It is fixedly connected with the mask plate frame, and the thickness of the fixed connection part is greater than the thickness of the mask pattern area.
  • Embodiments of the present disclosure also provide a mask assembly, including: one or more masks as described in any of the above embodiments; and a mask frame for supporting and fixing the mask
  • the mask plate wherein the mask plate further includes a fixing area, the fixing area is located around the mask pattern area and is fixed together with the mask frame.
  • the mask plate assembly includes a plurality of the mask plates, the pattern area of at least one of the mask plates includes a plurality of sets of vapor deposition patterns, and there are spacers between the two adjacent sets of vapor deposition patterns, and The mask plate assembly further includes: at least one support bar for supporting the mask plate, the orthographic projection of the support bar on the mask plate falls into the interval area of the mask plate; and at least one cover bar, The covering strip is located at the boundary of the adjacent mask plates and covers the gap between the adjacent mask plates.
  • the embodiment of the present disclosure also provides a method for manufacturing a mask plate assembly, the method includes: preliminarily aligning the mask plate and the mask plate frame by using the positioning openings on the mask plate; After success, the display pixel openings or virtual pixel openings on the mask are used to precisely align the mask and the mask frame; and the precisely aligned mask and the mask assembly are fixed together.
  • the preliminary alignment of the mask and the mask frame by using the positioning openings on the mask includes: providing a reference position of the positioning openings on the mask with respect to the mask frame; and capturing the mask on the mask.
  • the actual position of the positioning opening relative to the mask frame calculate the error between the reference position and the actual position, and determine whether the mask and the mask frame have been aligned successfully according to the error, if the error is within the first threshold range It is considered that the alignment is successful, otherwise, the actual position of the mask is re-adjusted to re-align.
  • the use of display pixel openings or virtual pixel openings on the mask plate to precisely align the mask plate and the mask frame includes: providing predetermined display pixel openings or virtual pixel openings on the mask plate. The reference position of the hole relative to the mask frame;
  • FIG. 1A is a schematic diagram of an OLED display panel
  • FIG. 1B is an enlarged schematic diagram of the boundary area P between the display area and the peripheral area of the OLED display panel shown in FIG. 1A;
  • FIG. 1C is a schematic diagram of a light-emitting element film structure of a sub-pixel unit in the display area of the OLED display panel shown in FIG. 1A;
  • FIG. 1D is a schematic diagram of the film structure of the virtual sub-pixel unit of the first color in the peripheral area of the OLED display panel shown in FIG. 1A;
  • Fig. 1E is a schematic diagram of a film structure of a second color virtual sub-pixel unit in the peripheral area of the OLED display panel shown in Fig. 1A;
  • 1F is a schematic diagram of the film structure of another virtual sub-pixel unit of the first color in the peripheral area of the OLED display panel shown in FIG. 1A;
  • Figure 2 is a schematic diagram of a mask assembly according to some embodiments of the present disclosure.
  • FIG. 3A is a schematic diagram of a mask according to some embodiments of the present disclosure.
  • FIG. 3B is an enlarged schematic diagram of part E in FIG. 3A;
  • Figure 4 is a schematic cross-sectional view taken along the line A-A in Figure 3B;
  • FIG. 5 schematically shows the alignment operation of the mask plate and the mask plate frame in the formation of the mask plate assembly
  • FIG. 6 schematically shows a flowchart for manufacturing a mask assembly according to some embodiments of the present disclosure
  • FIG. 7A is a schematic diagram of a mask plate according to other embodiments of the present disclosure.
  • FIG. 7B is an enlarged schematic diagram of part F in FIG. 7A;
  • Fig. 8 shows a schematic diagram of evaporating a film layer on a substrate to be evaporated using a mask plate assembly
  • FIG. 9A is a schematic diagram of a mask plate according to other embodiments of the present disclosure.
  • FIG. 9B is a schematic diagram of a mask assembly according to other embodiments of the present disclosure.
  • first, second, etc. may be used herein to describe different elements, these elements should not be limited by these terms. These terms are only used to distinguish one element from another element.
  • first element may be named as the second element, and similarly, the second element may be named as the first element.
  • second element may be named as the first element.
  • the term "and/or" as used herein includes any and all combinations of one or more of the related listed items.
  • the expressions “located on the same layer” and “disposed on the same layer” generally mean that the first component and the second component can use the same material and can be formed by the same patterning process.
  • the expressions “located on different layers” and “different layer settings” generally mean that the first part and the second part are formed by different patterning processes.
  • FIG. 1A schematically shows an OLED display panel 1000 which includes a display area 1 and a peripheral area 2 surrounding the display area 1.
  • the peripheral area 2 may be arranged around the display area 1, for example.
  • a plurality of sub-pixel units are provided in the display area 1, and each sub-pixel unit includes a light-emitting structure and a pixel driving circuit.
  • the light-emitting structure includes, for example, a cathode, an anode, and a light-emitting functional layer located between the cathode and the anode.
  • the light-emitting functional layer may include, for example, an organic light-emitting layer, a hole transport layer (between the organic light-emitting layer and the anode), and an electron transport layer (between the organic light-emitting layer and the cathode).
  • the pixel driving circuit may include, for example, electronic devices such as thin film transistors and storage capacitors.
  • the peripheral area 2 is mainly used to lay out traces and some peripheral electronic devices (such as driver ICs (integrated circuits), etc.). However, in order to prevent the sub-pixel units close to the peripheral area 2 in the display area 1 from being affected by the peripheral area 2, a transition area 3 is provided in the area adjacent to the display area 1 of the peripheral area 2. Some virtual sub-pixel units 31 can be arranged in the transition area 3.
  • FIG. 1B shows an enlarged view of the area P near the boundary between the display area 1 and the peripheral area 2.
  • FIG. 1B shows the display sub-pixel unit 11 in the display area 1 and the virtual sub-pixel unit located in the transition area 3.
  • the arrangement of this virtual sub-pixel unit can provide the display sub-pixel unit 11 in the display area 1 close to the peripheral area 2 with an environment similar to the display sub-pixel unit 11 in the display area 1 far from the peripheral area 2, thereby preventing occurrence of Different display sub-pixel units 11 have differences in display brightness.
  • the organic light-emitting layer in the OLED display panel is an indispensable structure in the film structure for realizing light emission.
  • the organic light-emitting layer can be excited to emit light by controlling the voltage applied to the anode and the cathode.
  • the organic light-emitting layer can be produced by, for example, vapor deposition.
  • a mask (or high-precision metal mask (FMM)) assembly is needed to achieve this.
  • the mask assembly generally includes a mask and a mask frame for holding the mask.
  • the mask plate is usually fixed to the mask plate frame by welding.
  • FIG. 2 shows a mask assembly 100 according to some embodiments of the present disclosure.
  • the mask assembly 100 includes a mask frame 110 and three mask plates 120 fixed on the mask frame 110. It should be noted that the number of mask plates 120 shown in FIG. 2 is only exemplary, and the embodiments of the present disclosure are not limited thereto.
  • one reticle assembly 100 may include one reticle 120, two reticles 120, four reticles 120, or more reticles 120.
  • the mask plate assembly 100 may further include a cover strip 130, which is located on a side of the mask plate away from the mask plate frame 110, and is used to cover the gaps between adjacent mask plates 120 for use in evaporation.
  • each mask 120 is provided with only one set of evaporation patterns, that is, the patterns on the entire mask 120 are only used to evaporate the patterns on one display panel.
  • the embodiment of the present disclosure is not limited thereto.
  • multiple sets of vapor deposition patterns 128 may be provided on the same mask 120'.
  • Each set of vapor deposition patterns 128 corresponds to a display panel, that is, by using such a mask 120', vapor deposition operations can be performed on the film structures on multiple display panels at the same time.
  • the mask assembly 100' may also include one or more support bars 140, the support bars 140 are used to support the mask 120', and the support bars 140 are mounted on the mask 120'.
  • the orthographic projection falls into the spacer area 129 of the mask 120'.
  • the spacer 129 is located between the adjacent vapor deposition patterns 128 and is used to separate the adjacent vapor deposition patterns 128.
  • the support bar 140 may be formed separately from the cover bar 130, or may be integrally formed.
  • FIG. 3A shows a mask 120 according to some embodiments of the present disclosure.
  • the mask plate 120 includes a mask pattern area 121 and a fixing area 122.
  • the fixing area 122 is used to be fixed to the mask frame 110, for example, to be fixed to the mask frame 110 by welding.
  • the fixing area 122 is located at the periphery of the mask pattern area 121. In order to facilitate the fixing operation (for example, welding operation), the thickness of the fixing area 122 may be greater than the thickness of the mask pattern area 121.
  • the mask pattern area 121 includes a display pattern area 123 (represented by a dashed frame in FIG. 3A) and a peripheral pattern area 124.
  • a plurality of display pixel openings 125 are provided in the display pattern area 123, and the display pixel openings 125 are used to evaporate the film layer in the display sub-pixel structure on the display panel (for example, organic Luminescent layer).
  • the so-called display sub-pixel structure refers to the sub-pixel structure located in the display area of the display panel for generating image pixels, and may include, for example, a light-emitting structure.
  • the peripheral pattern area 124 is located at the periphery of the display pattern area 123. In the example shown in FIG. 3A, the peripheral pattern area 124 is arranged to surround the display pattern area 123.
  • a positioning opening 126 is provided in the peripheral pattern area 124.
  • each set of vapor deposition patterns 128 may include, for example, a display pattern area 123 and a peripheral pattern area 124.
  • Fig. 8 schematically shows the process of evaporating a film layer on the substrate 200 by using the mask plate assembly 100, 100'. It can be seen from the figure that during the evaporation process, the mask assembly 100, 100' is placed between the evaporation source 300 and the substrate 200 to be evaporated.
  • the organic vapor deposition material emitted from the vapor deposition source 300 can pass through the pixel opening 125 to the corresponding position on the substrate 200, and the position on the substrate 200 corresponding to the unopened portion of the mask 120 is masked by the organic vapor deposition material.
  • the template 120 is blocked without being vapor-deposited with organic material or with a small amount of organic material being vapor-deposited. In this way, a desired organic film layer structure can be formed on the substrate 200. If the relative positions of the mask plate 120 and the mask plate frame 110 are misaligned, the display pixel openings 125 on the mask plate 120 may have positioning errors with the correct positions on the substrate 200, resulting in a decrease in product yield.
  • FIG. 5 illustrates a process of aligning the mask 120 with respect to the mask frame 110 according to some embodiments of the present disclosure.
  • first fix the mask frame 110 establish a reference coordinate system according to the mask frame 110, and determine the desired position (or reference position) of the positioning opening 126 on the mask 120 at this The coordinates in the reference coordinate system (for example, the coordinates of the reference position are (x0, y0)).
  • the position capture device 400 determines the coordinates of the actual position of the positioning opening 126 on the mask 120 in the reference coordinate system (for example, the coordinates of the actual position are ( x, y)).
  • the position of the mask 120 relative to the mask frame 110 is adjusted according to the error, and the position of the mask 120 is gradually reduced.
  • the error is reduced until the error is below a certain threshold.
  • the absolute value or square of (x-x0) and the absolute value or square of (y-y0) must be less than a certain threshold before it can be considered that the alignment has been successful.
  • the reference position of the center of the positioning hole 126 may be used as the reference position of the positioning hole 126, and the actual position of the center of the positioning hole 126 may be used as the actual position of the positioning hole 126.
  • at least one of the position capturer (e.g., camera) 400 and the mask 120 can be moved (e.g., horizontally) to facilitate the capture of the positioning opening 126. Only a few positioning openings 126 and display pixel openings 125 are schematically shown in FIG. 5.
  • some display pixel openings 125 can be directly selected for alignment, or the shape and size of the positioning openings 126 do not require special design.
  • the display pixel openings 125 are directly used to align the mask 120 and the mask frame 110, there may be problems. The higher the resolution of the OLED display panel, the smaller the size of the organic light-emitting layer in the sub-pixel unit required by the OLED display panel, and the smaller the size of the corresponding display pixel opening 125 on the mask plate 120.
  • the size of the display pixel opening 125 of the mask plate 120 with a resolution of 500 PPI is approximately 35 um*60 um
  • the size of the display pixel opening 125 of the mask plate 120 with a resolution of 1000 PPI is approximately 15 um*35 um.
  • the position capture device for example, a camera 400.
  • the field of view of the camera is constant.
  • the size of the openings is small and the distribution is denser, the number of openings in the same field of view of the camera will increase significantly.
  • the size and shape of the positioning openings 126 and the display pixel openings 125 are not differentiated, when the camera scans quickly, there may be errors in capturing the target of the openings, which will affect the alignment. Operational efficiency.
  • a positioning opening 126 with a certain difference in shape and/or size from the display pixel opening 125 is designed, or in other words, at least one of the size and shape of the positioning opening 126 is different from that of the display pixel opening 125
  • the display pixel openings 125 are different.
  • the display pixel opening 125 has a hexagonal shape, and the maximum size of the display pixel opening 125 in the first direction (ie, the X direction in FIG. 3B) is x2 , The maximum dimension in the second direction (ie, the Y direction in FIG. 3B) is y2.
  • the positioning opening 126 has an oblong shape.
  • the maximum dimension of the positioning opening 126 in the first direction is x1
  • the maximum dimension in the second direction is y1.
  • x1 is greater than x2
  • y1 is greater than y2.
  • the size of the positioning opening 126 is larger than the display pixel opening 125. This can make it easier for the position catcher 400 to catch the position of the positioning opening 126, thereby improving the alignment efficiency.
  • the maximum size of the positioning opening 126 is not much different from the maximum size of the display pixel opening 125, the distinction between the positioning opening 126 and the display pixel opening 125 is not good, which is not conducive to the alignment of the mask and the mask frame. If the maximum size of the positioning opening 126 exceeds the display pixel opening 125 too much, the local strength of the mask may also be damaged. In some embodiments, the maximum size of the positioning opening 126 in the first direction is 15% to 30% larger than the maximum size of the display pixel opening 125. In some embodiments, the maximum size of the positioning opening 126 in the second direction is 15% to 30% larger than the maximum size of the display pixel opening 125. However, this is not necessary.
  • the maximum size of the positioning opening 126 in the first direction and the maximum size in the second direction may both be smaller than the corresponding size of the display pixel opening 125, or positioning One of the maximum size of the opening 126 in the first direction and the maximum size in the second direction is larger than the corresponding size of the display pixel opening 125, and the other is smaller than the corresponding size of the display pixel opening 125.
  • the positioning opening 126 may have an axisymmetric shape, so that the stress near the positioning opening 126 can be evenly distributed.
  • the positioning opening 126 may have a shape that is more distinct from the display pixel opening 125.
  • the positioning opening 126 may have a circular shape.
  • the shape of the positioning opening 126 shown in FIGS. 3A, 3B, 7A, and 7B is merely illustrative, and the embodiment of the present disclosure is not limited thereto. For example, it may also have an ellipse, a rectangle, a hexagon, etc. kind of shape.
  • the display sub-pixel unit 11 is provided in the display area 1 of the OLED display panel, and the dummy sub-pixel unit 31 is provided in the transition area 3 close to the display area 1 in the peripheral area 2 of the OLED display panel. Therefore, the display pattern area 123 in the mask 100 in the embodiment according to the present disclosure corresponds to the display area 1 of the OLED display panel, and the display pixel openings 125 located in the display pattern area 123 can be used to implement display sub-pixels, for example. Evaporation of the luminescent material layer in the unit 11 (the position of the luminescent material layer 12 in the display sub-pixel unit 11 is schematically shown in FIG. 1B).
  • the peripheral pattern area 124 in the mask 100 in the embodiment according to the present disclosure corresponds to the peripheral area 2 of the OLED display panel.
  • a virtual pixel opening 125' may also be provided in the peripheral pattern area 124, the position of which may correspond to the virtual sub-pixel unit 31 in the peripheral area 2, for example, it can be used to realize a virtual sub-pixel Evaporation of the luminescent material layer in the unit 31 (the position of the luminescent material layer 32 in the dummy sub-pixel unit 31 is also schematically shown in FIG. 1B).
  • the additional virtual pixel opening 125' in the peripheral pattern area 124 and the virtual pixel opening 125 in the display pattern area 123 may have the same size and shape.
  • the positioning opening 126 may be provided in the peripheral pattern area 124 to avoid affecting the production of the display sub-pixel unit 11.
  • the positioning opening 126 can be realized by replacing the original virtual pixel opening 125', or in other words, by changing the shape and size of some virtual pixel opening 125'.
  • a plurality of positioning openings 126 may be provided in the peripheral pattern area 124. These positioning openings 126 can be symmetrically distributed with respect to the center of the display pattern area 123, which can make the stress distribution of the mask plate 120 more uniform.
  • the plurality of positioning openings 126 may include a first positioning opening 1261, a second positioning opening 1262, a third positioning opening 1263, and a fourth positioning opening 1264.
  • the first positioning opening 1261, the second positioning opening 1262, the third positioning opening 1263 and the fourth positioning opening 1264 are respectively located at the four corners of the mask pattern area 121 of the mask plate 120.
  • each positioning opening 126 may be surrounded by the virtual pixel opening 125'.
  • the first positioning opening 1261', the second positioning opening 1262', the third positioning opening 1263', and the fourth positioning opening can also be set.
  • the holes 1264' are provided at the four corners of the entire mask pattern area 121 of the mask plate 120', as shown in FIG. 9A.
  • positioning openings may be added in other positions of the mask pattern area 121, such as the fifth positioning opening 1265' and the sixth positioning opening 1266'. These positioning openings can also be located at the corners of a certain group of vapor deposition patterns 128 (ie, near the intersection of the support bar 140 and the cover bar 130).
  • the positioning opening 126 is not suitable to be provided in the display pattern area 123. In some cases, it is also desirable to use the positioning of the openings in the display pattern area 123 to ensure positioning accuracy.
  • the embodiment of the present disclosure also provides a method for aligning the mask plate and the mask plate frame. This method can be used in the manufacturing process of the mask assembly. After the positioning openings 126 are provided on the mask plate 120, the positioning openings 126 provided in the peripheral pattern area 124 of the mask plate 120 can be used to initially align the position of the mask plate 120 relative to the mask plate frame 110.
  • the position of the mask 120 relative to the mask frame 110 is precisely aligned with the display pixel openings 125 provided in the display pattern area 123 of the mask 120.
  • the position capture device 400 can more easily capture the positioning openings 126 of the mask 120 to improve the alignment efficiency, and the display pixel openings 125 can be reused on the basis of completing the preliminary alignment. Accurate alignment can ensure accuracy. Compared with directly using the pixel opening 125 to align the mask plate 120 and the mask plate 110, the alignment efficiency can be greatly improved, and manual adjustment during the alignment process can be effectively reduced.
  • the manufacturing method of the mask plate assembly adopting the above-mentioned alignment method is shown in FIG. 6, for example.
  • the method for manufacturing a mask assembly may include:
  • Step S1 Initially align the mask with the mask frame using the positioning openings on the mask.
  • Step S2 After the initial alignment is successful, the mask plate and the mask plate frame are precisely aligned using the display pixel openings on the mask plate.
  • step S1 may further include, for example:
  • Step S10 Provide a reference position of the positioning opening on the mask with respect to the frame of the mask;
  • Step S20 capturing the actual position of the positioning opening on the mask with respect to the frame of the mask;
  • Step S30 Calculate the error between the reference position and the actual position, and determine whether the mask plate and the mask plate frame have been aligned successfully according to the error, if the error is within the first threshold range, the alignment is considered successful, otherwise, readjust The actual position of the mask can be re-aligned.
  • a position capturing device 400 such as a camera can be used to capture the actual position of the positioning opening 126, for example, it can be realized by an image processing method, for example, the edge of the positioning opening 126 can be obtained first and the positioning opening 126 can be calculated. The size in the first direction and the second direction to determine that the positioning opening 126 is correctly captured, and then further identifying the position of the center of the positioning opening 126 to determine the position of the positioning opening 126 relative to the mask frame 110 The coordinates of the actual location.
  • the error between the reference position and the actual position can be defined as (x-x0) 2 + (y -y0) 2 .
  • the error is gradually reduced to within the first threshold range, thereby completing the preliminary alignment.
  • step S2 may further include, for example:
  • Step S40 Provide a reference position of a predetermined display pixel opening on the mask plate relative to the frame;
  • Step S50 capturing the actual position of the predetermined display pixel opening on the mask plate relative to the frame;
  • Step S60 Calculate the error between the reference position and the actual position of the predetermined display pixel opening relative to the frame, and determine whether the mask and the frame have been successfully aligned according to the error, if the error is within the second threshold range It is considered that the alignment is successful, otherwise, the actual position of the mask is re-adjusted to re-align.
  • step S2 is similar to that of step S1, but due to the use of finer display pixel openings 125 in the display pattern area 123, the alignment accuracy of the mask 120 and the mask frame 110 can be higher.
  • the second threshold is less than the first threshold.
  • the embodiment of the present disclosure is not limited to this.
  • a virtual pixel opening 125' may be used instead of the display pixel opening 125 for fine positioning. The specific details will not be elaborated.
  • the method for manufacturing the mask assembly may further include:
  • Step S70 Fix the precisely aligned mask plate and the mask plate assembly together.
  • Step S70 can be completed by welding, for example.
  • the thickness of the fixing area 122 of the mask plate 120 may be greater than the thickness of the mask pattern area 121.
  • the thickness of the mask pattern area 121 of the mask plate 120 may be 5 ⁇ m to 20 ⁇ m, such as 10 ⁇ m; and the thickness of the fixing area 122 of the mask plate 120 may be, for example, 20 ⁇ m to 30 ⁇ m, such as 25 ⁇ m.
  • a thickness transition area 127 may be provided between the fixing area 122 and the mask pattern area 121, as shown in FIG. 4.
  • the width of the thickness transition zone may be 2 to 20 mm, for example.
  • the masks 120, 120' and mask assemblies 100, 100' of the embodiments of the present disclosure are particularly suitable for vapor deposition of light-emitting material layers on high-resolution OLED display panels, such as display pixel openings 125 and virtual pixel openings
  • the maximum dimension of 125' in the first direction may be, for example, 10 to 25 micrometers (such as 15 micrometers), and the maximum dimension in the second direction may be, for example, 25 to 45 micrometers (such as 35 micrometers).
  • the embodiment of the present disclosure is not limited thereto, and the mask 120, 120' and the mask assembly 100, 100' according to the embodiment of the present disclosure may also be used for vapor deposition of other film structures on the OLED display panel.
  • the display pixel openings 125, the virtual pixel openings 125', and the positioning openings 126 on the mask plates 120 and 120' are through holes, which can be, for example, laser laser, chemical liquid etching, electroforming, etc.
  • the manufacturing precision can be, for example, plus or minus 1 micrometer to 1.5 micrometers.
  • the material of the mask plate 120 may be, for example, a nickel-iron alloy, and the nickel-iron alloy may contain one or more of elements such as silicon, manganese, titanium, oxygen, carbon, oxygen, and phosphorus.
  • the embodiment of the present disclosure also provides a display panel 1000 having a structure corresponding to the above-mentioned mask plate 120.
  • a plurality of virtual sub-pixel units are provided in the peripheral area 2.
  • Figure 1B shows two different types of virtual sub-pixel units, hereinafter referred to as a first type of virtual sub-pixel unit 31 and a second type of virtual sub-pixel unit 31', respectively.
  • the first type of virtual sub-pixel unit 31 includes a first virtual luminescent material layer 32
  • the second type of virtual sub-pixel unit 31' includes a second virtual luminescent material layer 32'
  • the second virtual luminescent material layer 32' and the first dummy luminescent material layer 32 are made of the same material, for example, both can be made of organic materials that emit red light.
  • the size and shape of the orthographic projection of the second virtual luminescent material layer 32' on the base substrate 30 see FIGS.
  • the shape of the orthographic projection of the first virtual luminescent material layer 32 on the base substrate 30 is hexagonal, and the orthographic projection of the second virtual luminescent material layer 32' on the base substrate 30 is The shape is oblong.
  • the size of the orthographic projection of the second virtual luminescent material layer 32' on the base substrate 30 in the X direction and the Y direction is also larger than that of the first virtual luminescent material layer 32 on the base substrate 30. Orthographic projection on.
  • the largest dimension of the orthographic projection of the second dummy luminescent material layer 32' on the base substrate 30 in the first direction is larger than that of the first dummy luminescent material layer 32 on the base substrate.
  • the maximum dimension of the orthographic projection on 30 in the first direction is large, for example, 15% to 30% larger.
  • the largest dimension of the orthographic projection of the second dummy luminescent material layer 32' on the base substrate 30 in the second direction (for example, the Y direction) perpendicular to the first direction is larger than that of the first dummy.
  • the maximum dimension of the orthographic projection of the luminescent material layer 32 on the base substrate 30 in the second direction is large, for example, 15% to 30% larger.
  • the luminescent material layer in the display panel can be produced by evaporation with the aid of a mask (for example, a fine metal mask (FMM)) .
  • a mask for example, a fine metal mask (FMM)
  • FMM fine metal mask
  • positioning openings 126 can be provided in the peripheral pattern area of the mask.
  • the positioning openings 126 are at least one of the shape and size. There is a significant difference between the display pixel opening 125 and the virtual pixel opening 125'.
  • the film layer vapor deposited through such a mask assembly 100, 100' will have a corresponding size change at a position corresponding to the positioning opening 126.
  • the second dummy luminescent material layer 32' in the dummy sub-pixel unit 31' of the second type described above has such a structure.
  • the film layer deposited by FMM mainly includes a luminescent material layer and an auxiliary luminescent layer.
  • FIG. 1C shows a schematic diagram of the film structure of the display sub-pixel unit in the display area 1.
  • the figure shows three display sub-pixel units.
  • the first display sub-pixel unit 11A there is a first electrode 21A (for example, an anode), a display auxiliary light-emitting layer 22A located on the side of the first electrode 21A away from the base substrate 30, and a display auxiliary light-emitting layer 22A located on the display auxiliary
  • first electrode 21B for example, an anode
  • display auxiliary light-emitting layer 22B located on the side of the first electrode 21B away from the base substrate 30
  • first electrode 21C for example, an anode
  • a display auxiliary light-emitting layer 22C located on the side of the first electrode 21C away from the base substrate 30, located in the The display luminescent material layer 23C on the side of the display auxiliary luminescent layer 22C away from the base substrate 30 and the second electrode 24 (eg, cathode) on the side of the display luminescent material layer 23C away from the base substrate 30
  • display luminescent material layer and “display auxiliary luminescent layer” mainly refer to the “luminescent material layer” and “auxiliary luminescent layer” in the sub-pixel unit used for image display in the display area, so as to interact with the virtual pixel.
  • the “virtual luminescent material layer” and “virtual auxiliary luminescent layer” in the unit are distinguished.
  • the “display luminescent material layer” and “display auxiliary luminescent layer” in the sub-pixel unit in the display area can participate in light emission during work, while the “virtual luminescent material layer” and “virtual auxiliary luminescence layer” in the virtual pixel unit Layer” is not working.
  • An encapsulation structure may also be provided on the side of the second electrode 24 away from the base substrate 30, for example, including a first inorganic encapsulation layer 25, an organic encapsulation layer 26, and a second inorganic encapsulation layer 27 stacked in sequence.
  • an insulating layer 40 and a driving circuit structure such as a thin film transistor 44 may also be provided. Plating related content, therefore, the insulating layer 40 and the structure of the driving circuit will not be shown and discussed in detail.
  • the first display sub-pixel unit 11A, the second display sub-pixel unit 11B, and the third display sub-pixel unit 11C may respectively represent the display sub-pixel unit of the first color, the display sub-pixel unit of the second color, and the third color.
  • the three colors may be red (R), green (G), and blue (B), for example.
  • the embodiments of the present disclosure are not limited thereto.
  • the display panel may include only two-color display sub-pixel units, four-color display sub-pixel units, or multiple-color display sub-pixel units.
  • Fig. 1D shows an exemplary cross-sectional view of a first type of virtual sub-pixel unit 31A and a second type of virtual sub-pixel unit 31A'.
  • the pixel defining layer 28 may have no opening area.
  • the first electrode 41A' is located on the side of the pixel defining layer 28 facing the base substrate 30, and the first dummy auxiliary light-emitting layer 42A, the first dummy light-emitting material layer 43A, and the second The two electrodes 24 are sequentially stacked on the other side of the pixel defining layer 28 away from the base substrate 30. As shown in FIG.
  • the orthographic projection of the first dummy luminescent material layer 43A on the base substrate 30 and the orthographic projection of the first dummy auxiliary light-emitting layer 42A on the base substrate 30 at least partially overlap.
  • the second type of dummy sub-pixel unit 31A' corresponding to the first type of dummy sub-pixel unit 31A, there is also a first electrode 41A' and located on the side of the pixel defining layer 28 away from the base substrate 30
  • the orthographic projection of the second virtual luminescent material layer 43A' on the base substrate 30 and the orthographic projection of the second virtual auxiliary light-emitting layer 42A' on the base substrate 30 at least partially overlap .
  • the second dummy auxiliary light-emitting layer 42A′ and the first dummy auxiliary light-emitting layer 42A are made of the same material and arranged on the same layer.
  • the second dummy auxiliary light-emitting layer 42A′ and the first dummy auxiliary light-emitting layer 42A may Correspond to sub-pixel units of the same color.
  • the size of the orthographic projection of the second dummy auxiliary light-emitting layer 42A' on the base substrate 30 is larger than the size of the orthographic projection of the first dummy auxiliary light-emitting layer 42A on the base substrate 30.
  • the largest dimension of the orthographic projection of the second dummy auxiliary light-emitting layer 42A' on the base substrate 30 is larger than that of the first dummy auxiliary light-emitting layer 42A.
  • the maximum dimension of the orthographic projection on the base substrate 30 is 15% to 30% larger.
  • the embodiment of the present disclosure is not limited thereto, as long as at least one of the size and shape of the orthographic projection of the second virtual auxiliary light-emitting layer 42A′ on the base substrate 30 is the same as the The orthographic projection of the first dummy auxiliary light-emitting layer 42A on the base substrate 30 is different so that the two can be easily distinguished.
  • the first structure layer in the first dummy luminescent material layer 43A and the first dummy auxiliary luminescent layer 42A may be the first dummy luminescent material layer 43A and the first dummy auxiliary luminescent layer 42A).
  • any one of the light-emitting layer 42A) is arranged in the same layer as the second structure layer in the second dummy light-emitting material layer 43A′ and the second dummy auxiliary light-emitting layer 42A′ (the second structure layer may be the first One of the dummy luminescent material layer 43A and the first dummy auxiliary luminescent layer 42A arranged in the same layer as the first structure layer), the size and shape of the orthographic projection of the second structure layer on the base substrate 30 At least one of them is different from the orthographic projection of the first structure layer on the base substrate 30.
  • the pixel defining layer 28 connects the first electrodes 41A, 41A′ with the first dummy auxiliary light-emitting layer 42A and The second dummy auxiliary light emitting layers 42A' are separated.
  • the pixel defining layer 28 in the virtual sub-pixel unit and the pixel defining layer 28 in the pixel area are substantially the same layer.
  • the structure of the pixel defining layer 28 and the display The area is different, and it does not have an open area. Therefore, in the first type of dummy sub-pixel unit 31A and the second type of dummy sub-pixel unit 31A′, any light-emitting functional layer is not connected to the first electrodes 41A, 41A. 'touch.
  • the positions of the positioning openings on the two fine metal masks may be located in the same virtual sub-pixel unit, or may not be located in the same virtual sub-pixel unit. In the example shown in FIG.
  • the maximum size of the orthographic projection of the second dummy auxiliary light-emitting layer 42A' on the base substrate 30 is larger than the orthographic projection of the first dummy auxiliary light-emitting layer 42A on the base substrate 30 and the second The maximum size of the orthographic projection of the two dummy luminescent material layers 43A′ on the base substrate 30 is also larger than the orthographic projection of the first dummy luminescent material layer 43A on the base substrate 30.
  • the maximum size of the orthographic projection of the second dummy auxiliary light-emitting layer 42A' on the base substrate 30 is substantially the same as the maximum size of the orthographic projection of the second dummy light-emitting material layer 43A' on the base substrate 30.
  • the second type of dummy sub-pixel unit 31A′ not only corresponds to the positioning openings on the mask plate used for vapor deposition of the first dummy auxiliary light-emitting layer 42A, but also corresponds to the positioning openings used for vapor deposition of the first dummy light-emitting material layer.
  • the positioning openings on the 43A mask plate correspond to those.
  • the largest dimension of the orthographic projection of the second dummy luminescent material layer 43A" on the base substrate 30 is larger than that of the first dummy luminescent material layer 43A on the base substrate 30.
  • the orthographic projection is large, but the maximum size of the orthographic projection of the second virtual auxiliary light-emitting layer 42A" on the base substrate 30 is substantially the same as the orthographic projection of the first virtual auxiliary light-emitting layer 42A on the base substrate 30.
  • the second type of dummy sub-pixel unit 31A" does not correspond to the positioning openings on the mask plate used for vapor deposition of the first dummy auxiliary light-emitting layer 42A, but only corresponds to the positioning openings used for vapor deposition of the first dummy light-emitting material.
  • the positioning openings on the mask plate of layer 43A correspond to each other.
  • the virtual sub-pixel units may also have more types.
  • the plurality of virtual sub-pixel units may further include a third type of virtual sub-pixel unit 31B and a fourth type of virtual sub-pixel unit 31B', the third type of virtual sub-pixel unit 31B includes a third dummy luminescent material layer 43B, the fourth type of dummy sub-pixel unit 31B′ includes a fourth dummy luminescent material layer 43B′, the third dummy luminescent material layer 43B and the fourth dummy luminescent material layer 43B′ Made of the same material and arranged on the same layer.
  • the materials of the third dummy luminescent material layer 43B and the fourth dummy luminescent material layer 43B' are different from the materials of the first dummy luminescent material layer 43A and the second dummy luminescent material layer 43A'. That is, the virtual sub-pixel unit 31B of the third type and the virtual sub-pixel unit 31B of the fourth type are different from the sub-pixel units corresponding to the virtual sub-pixel unit 31A of the first type and the virtual sub-pixel unit 31A' of the second type. The colors are different.
  • the size of the orthographic projection of the fourth dummy luminescent material layer 43B' on the base substrate 30 is significantly larger than the orthographic projection of the third dummy luminescent material layer 43B on the base substrate 30.
  • the largest dimension of the orthographic projection of the fourth dummy luminescent material layer 43B′ on the base substrate 30 is larger than that of the third dummy luminescent material layer.
  • the maximum dimension of the orthographic projection of 43B on the base substrate 30 is 15% to 30% larger, and the second direction is perpendicular to the first direction.
  • this is only exemplary, and the embodiment of the present disclosure is not limited thereto, as long as at least one of the size and shape of the orthographic projection of the fourth dummy luminescent material layer 43B′ on the base substrate 30 is the same as the The orthographic projection of the third dummy luminescent material layer 43B on the base substrate 30 is different to facilitate the distinction between the two.
  • the dimension of the orthographic projection of the fourth dummy luminescent material layer 43B' on the base substrate 30 in at least one of the first direction and the second direction is the same as that of the second dummy luminescent material layer 43A' The orthographic projection on the base substrate 30 is different.
  • the third type of dummy sub-pixel unit 31B further includes a third dummy auxiliary light-emitting layer 42B, and the third dummy auxiliary light-emitting layer 42B is located on the third dummy light-emitting material.
  • the layer 43B faces the side of the base substrate 30 and is located on the side of the base substrate 30 facing the third dummy luminescent material layer 43B.
  • the fourth type of dummy sub-pixel unit 31B' further includes a fourth dummy auxiliary The light-emitting layer 42B', the fourth dummy auxiliary light-emitting layer 42B' is located on the side of the fourth virtual light-emitting material layer 43B' facing the base substrate 30 and on the base substrate 30 facing the fourth virtual light-emitting material
  • the fourth dummy auxiliary light-emitting layer 42B′ and the third dummy auxiliary light-emitting layer 42B are made of the same material and arranged in the same layer. As shown in FIG.
  • the orthographic projection of the third dummy light-emitting material layer 43B on the base substrate 30 and the orthographic projection of the third dummy auxiliary light-emitting layer 42B on the base substrate 30 at least partially overlap.
  • the orthographic projection of the fourth dummy luminescent material layer 43B' on the base substrate 30 and the orthographic projection of the fourth dummy auxiliary light-emitting layer 42B' on the base substrate 30 at least partially overlap.
  • the size of the orthographic projection of the fourth dummy auxiliary light-emitting layer 42B' on the base substrate 30 is significantly larger than the size of the orthographic projection of the third dummy auxiliary light-emitting layer 42B on the base substrate 30.
  • the largest dimension of the orthographic projection of the fourth dummy auxiliary light-emitting layer 42B' on the base substrate 30 is larger than that of the third dummy auxiliary light-emitting layer 42B on the substrate 30.
  • the maximum dimension of the orthographic projection on the substrate 30 is 15% to 30% larger, and the second direction is perpendicular to the first direction.
  • the plurality of display sub-pixel units includes a display sub-pixel unit of a first color and a display sub-pixel unit of a second color, and the display auxiliary light-emitting layer 22A in the display sub-pixel unit of the first color It is made of the same material and arranged in the same layer as the second dummy auxiliary light-emitting layers 42A', 42A", and the display light-emitting material layer 23A and the second dummy light-emitting material layer 43A' in the display sub-pixel unit of the first color are 43A" is made of the same material and arranged on the same layer; the display auxiliary light-emitting layer 22B and the fourth dummy auxiliary light-emitting layer 42B' in the display sub-pixel unit of the second color are made of the same material and arranged on the same layer,
  • the display luminescent material layer 23B and the fourth dummy luminescent material layer 43B' in the display sub-pixel unit of the second color are made of the same material and arranged in the same
  • the projection of at least one of the light-emitting layers 42B' on the base substrate has an axisymmetric shape.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示面板（1000）、用于蒸镀的掩模板（120、120'）、掩模板组件（100、110'）以及用于制作掩模板组件（100、110'）的方法。显示面板（1000）包括：衬底基板（30）；显示区（1）和周边区（2）；其中，周边区（2）中设置有第一类型的虚拟子像素单元（31、31A）和第二类型的虚拟子像素单元（31'、31A'），第一类型的虚拟子像素单元（31、31A）包括第一虚拟发光材料层（32、43A）和第一虚拟辅助发光层（42A），第二类型的虚拟子像素单元（31'、31A'）包括第二虚拟发光材料层（32'、43A'）、和第二虚拟辅助发光层（42A'）；其中，第一虚拟发光材料层（32、43A）和第一虚拟辅助发光层（42A）中的第一结构层与第二虚拟发光材料层（32'、43A'）和第二虚拟辅助发光层（42A'）中的第二结构层同层布置，第二结构层在衬底基板（30）上的正投影的尺寸和形状中的至少一者与第一结构层在衬底基板（30）上的正投影不同。

Description

显示面板、掩模板、掩模板组件和制作掩模板组件的方法 技术领域
本公开涉及显示技术领域及掩模板技术领域，尤其涉及一种显示面板、掩模板和掩模板组件以及一种用于制作掩模板组件的方法。
背景技术
随着显示技术的进步，有机发光二极管(Organic Light Emitting Diode，OLED)显示装置是当今平板显示装置研究领域的热点之一。而在有机发光二极管显示装置的制作过程中往往需要利用掩模板来蒸镀以形成各种图案膜层，例如利用掩模板来蒸镀有机发光层。
利用掩模板来形成图案膜层之前，需要先将掩模板进行张网并焊接在掩模板框架上从而形成掩模板组件。而在将掩模板焊接在掩模板框架上之前需要将掩模板与掩模板框架进行对位以防止出现掩模板的错位。特别是随着高分辨率OLED显示面板的出现，对于掩模板与掩模板框架的对位要求更高。需要提供一种更加高效的掩模板与掩模板框架的对位方案。
公开内容
本公开的实施例提供一种显示面板，包括：衬底基板；以及设置在衬底基板上的显示区和周边区，所述周边区围绕显示区设置；其中，所述周边区中设置有多个虚拟子像素单元，所述多个虚拟子像素单元包括第一类型的虚拟子像素单元和第二类型的虚拟子像素单元，所述第一类型的虚拟子像素单元包括第一虚拟发光材料层和第一虚拟辅助发光层，所述第二类型的虚拟子像素单元包括第二虚拟发光材料层和第二虚拟辅助发光层，所述第二虚拟发光材料层和第一虚拟发光材料层由相同材料制成且同层布置，所述第二虚拟辅助发光层和第一虚拟辅助发光层由相同材料制成且同层布置，所述第一虚拟辅助发光层位于所述第一虚拟发光材料层朝向衬底基板的一侧且位于所述衬底基板朝向所述第一虚拟发光材料层的一侧，所述第二虚拟辅助发光层位于所述第二虚拟发光材料层朝向衬底基板的一侧且位于所述衬底基板朝向所述第二虚拟发光材料层的一侧，所述第一虚拟发 光材料层在衬底基板上的正投影与所述第一虚拟辅助发光层在衬底基板上的正投影至少部分地交叠，所述第二虚拟发光材料层在衬底基板上的正投影与所述第二虚拟辅助发光层在衬底基板上的正投影至少部分地交叠；其中，所述第一虚拟发光材料层和所述第一虚拟辅助发光层中的第一结构层与所述第二虚拟发光材料层和所述第二虚拟辅助发光层中的第二结构层同层布置，所述第二结构层在衬底基板上的正投影的尺寸和形状中的至少一者与所述第一结构层在衬底基板上的正投影不同。
在一些实施例中，在第一方向和第二方向中的至少一者上，所述第二虚拟发光材料层在衬底基板上的正投影的最大尺寸比第一虚拟发光材料层在衬底基板上的正投影的最大尺寸大15％至30％。
在一些实施例中，在第一方向和第二方向中的至少一者上，所述第二虚拟辅助发光层在衬底基板上的正投影的最大尺寸比第一虚拟辅助发光层在衬底基板上的正投影的最大尺寸大15％至30％，所述第二方向与所述第一方向垂直。
在一些实施例中，所述多个虚拟子像素单元还包括第三类型的虚拟子像素单元和第四类型的虚拟子像素单元，所述第三类型的虚拟子像素单元包括第三虚拟发光材料层，所述第四类型的虚拟子像素单元包括第四虚拟发光材料层，所述第三虚拟发光材料层和第四虚拟发光材料层由相同材料制成，第三虚拟发光材料层和第四虚拟发光材料层的材料与第一虚拟发光材料层和第二虚拟发光材料层的材料不同；其中，所述第四虚拟发光材料层在衬底基板上的正投影的尺寸和形状中的至少一者与所述第三虚拟发光材料层在衬底基板上的正投影不同。
在一些实施例中，在第一方向和第二方向中的至少一者上，所述第四虚拟发光材料层在衬底基板上的正投影的最大尺寸比第三虚拟发光材料层在衬底基板上的正投影的最大尺寸大15％至30％，所述第二方向与所述第一方向垂直。
在一些实施例中，所述第四虚拟发光材料层在衬底基板上的正投影在第一方向和第二方向中的至少一个方向上的尺寸与第二虚拟发光材料层在衬底基板上的正投影不同。
在一些实施例中，所述第三类型的虚拟子像素单元还包括第三虚拟辅助发光层，所述第三虚拟辅助发光层位于所述第三虚拟发光材料层朝向衬底基板的一侧且位于所述衬底基板朝向所述第三虚拟发光材料层的一侧，所述第四类型的虚拟子像素单元还包括第四虚拟辅助发光层，所述第四虚拟辅助发光层位于所述第四 虚拟发光材料层朝向衬底基板的一侧且位于所述衬底基板朝向所述第四虚拟发光材料层的一侧，所述第四虚拟辅助发光层和第三虚拟辅助发光层由相同材料制成，其中，所述第四虚拟辅助发光层在衬底基板上的正投影的尺寸和形状中的至少一者与所述第三虚拟辅助发光层在衬底基板上的正投影不同。
在一些实施例中，在第一方向和第二方向中的至少一者上，所述第四虚拟辅助发光层在衬底基板上的正投影的最大尺寸比第三虚拟辅助发光层在衬底基板上的正投影的最大尺寸大15％至30％，所述第二方向与所述第一方向垂直。
在一些实施例中，所述显示区包括多个显示子像素单元，至少一个显示子像素单元包括：第一电极、位于所述第一电极的远离衬底基板的一侧上的显示辅助发光层、位于所述显示辅助发光层的远离衬底基板的一侧上的显示发光材料层以及位于所述显示发光材料层的远离衬底基板的一侧上的第二电极，其中，所述多个显示子像素单元包括第一颜色的显示子像素单元和第二颜色的显示子像素单元，所述第一颜色的显示子像素单元中的显示辅助发光层与第二虚拟辅助发光层由相同材料制成且布置于同一层，所述第一颜色的显示子像素单元中的显示发光材料层与第二虚拟发光材料层由相同材料制成且布置于同一层；所述第二颜色的显示子像素单元中的显示辅助发光层与第四虚拟辅助发光层由相同材料制成且布置于同一层，所述第二颜色的显示子像素单元中的显示发光材料层与第四虚拟发光材料层由相同材料制成且布置于同一层。
在一些实施例中，所述第二虚拟发光材料层、所述第二虚拟辅助发光层、所述第四虚拟发光层和所述第四虚拟辅助发光层中的至少一者在衬底基板上的投影具有轴对称形状。
在一些实施例中，所述第一类型的虚拟子像素单元和第二类型的虚拟子像素单元中的至少一者还包括：第一电极，所述第一电极位于衬底基板的朝向第一虚拟辅助发光层和第二虚拟辅助发光层的一侧；像素界定层，所述像素界定层位于所述第一电极的远离衬底基板的一侧且位于所述第一虚拟辅助发光层和第二虚拟辅助发光层朝向衬底基板的一侧；以及第二电极，所述第二电极位于第一虚拟发光材料层和第二虚拟发光材料层的远离衬底基板的一侧，其中，所述像素界定层将所述第一电极与所述第一虚拟辅助发光层和第二虚拟辅助发光层分隔开。
本公开的实施例还提供了一种用于蒸镀的掩模板，包括：掩模图案区，所述掩模图案区包括一组或多组蒸镀图案，至少一组蒸镀图案包括：显示图案区域， 在所述显示图案区域中设置有显示像素开孔，所述显示像素开孔用于蒸镀显示面板上的子像素结构中的膜层；和周边图案区域，所述周边图案区域位于所述显示图案区域的周边，在所述周边图案区域中设置有定位开孔，所述定位开孔用于对所述掩模板进行定位，所述周边图案区域中还设置有虚拟像素开孔，所述虚拟像素开孔用于蒸镀显示面板上的虚拟子像素结构中的膜层，其中所述定位开孔的尺寸和形状中的至少一者与所述显示像素开孔和虚拟像素开孔不同。
在一些实施例中，在第一方向和第二方向中的至少一者上，所述定位开孔的最大尺寸大于所述显示像素开孔和所述虚拟像素开孔的最大尺寸，所述第二方向与所述第一方向垂直。
在一些实施例中，在第一方向和第二方向中的至少一者上，所述定位开孔的最大尺寸比所述显示像素开孔和所述虚拟像素开孔的最大尺寸大15％至30％。
在一些实施例中，所述周边图案区域中设置有多个定位开孔，所述多个定位开孔相对于所述显示图案区域的中心对称分布。
在一些实施例中，所述多个定位开孔包括第一定位开孔、第二定位开孔、第三定位开孔和第四定位开孔，所述第一定位开孔、第二定位开孔、第三定位开孔和第四定位开孔分别位于所述掩模板的掩模图案区的四个角部。
在一些实施例中，所述掩模板还包括固接区以及位于所述固接区和掩模图案区之间的厚度过渡区，所述固接区位于所述掩模图案区周围，用于与掩模板框架固接，所述固接部的厚度大于所述掩模图案区的厚度。
本公开的实施例还提供了一种掩模板组件，包括：一个或更多个如上述任一实施例所述的掩模板；以及掩模板框架，所述掩模板框架用于支撑和固定所述掩模板，其中，所述掩模板还包括固接区，所述固接区位于所述掩模图案区的周围，与所述掩模板框架固接在一起。
在一些实施例中，所述掩模板组件包括多个所述掩模板，至少一个所述掩模板的图案区包括多组蒸镀图案，相邻的两组蒸镀图案之间具有间隔区，且所述掩模板组件还包括：至少一个支撑条，所述支撑条用于支撑所述掩模板，所述支撑条在掩模板上的正投影落入掩模板的间隔区；以及至少一个遮盖条，所述遮盖条位于相邻的掩模板的边界处且覆盖相邻的掩模板之间的间隙。
本公开的实施例还提供了一种用于制作掩模板组件的方法，所述方法包括：利用掩模板上的定位开孔将掩模板和掩模板框架进行初步对位；在所述初步对位 成功之后利用掩模板上的显示像素开孔或虚拟像素开孔将掩模板和掩模板框架进行精对位；以及将经过精对位的掩模板和掩模板组件固接在一起。
在一些实施例中，所述利用掩模板上的定位开孔将掩模板和掩模板框架进行初步对位包括：提供掩模板上的定位开孔相对于掩模板框架的参考位置；捕捉掩模板上的定位开孔相对于掩模板框架的实际位置；计算参考位置和实际位置之间的误差，并根据该误差来确定掩模板与掩模板框架是否已经对位成功，如果误差在第一阈值范围内则认为对位成功，反之则重新调整掩模板的实际位置以重新对位。
在一些实施例中，所述利用掩模板上的显示像素开孔或虚拟像素开孔将掩模板和掩模板框架进行精对位包括：提供掩模板上的预定的显示像素开孔或虚拟像素开孔相对于掩模板框架的参考位置；
捕捉掩模板上的预定的显示像素开孔或虚拟像素开孔相对于掩模板框架的实际位置；
计算所述预定的显示像素开孔或虚拟像素开孔相对于框架的参考位置和实际位置之间的误差，并根据该误差来确定掩模板与框架是否已经对位成功，如果误差在第二阈值范围内则认为对位成功，反之则重新调整掩模板的实际位置以重新对位，第二阈值小于第一阈值。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1A为一种OLED显示面板的示意图；
图1B为图1A所示的OLED显示面板的显示区和周边区之间的边界区域P的放大示意图；
图1C为图1A所示的OLED显示面板的显示区中的子像素单元的发光元件膜层结构示意图；
图1D为图1A所示的OLED显示面板的周边区中的第一种颜色的虚拟子像素单元的膜层结构示意图；
图1E为图1A所示的OLED显示面板的周边区中的第二种颜色的虚拟子像 素单元的膜层结构示意图；
图1F为图1A所示的OLED显示面板的周边区中的第一种颜色的另一种虚拟子像素单元的膜层结构示意图；
图2为根据本公开的一些实施例的掩模板组件的示意图；
图3A为根据本公开的一些实施例的掩模板的示意图；
图3B为图3A中的局部E的放大示意图；
图4为沿图3B中的线A-A截得的示意性剖视图；
图5示意性地示出了掩模板组件形成中的掩模板与掩模板框架的对位操作；
图6示意性地示出根据本公开的一些实施例的用于制作掩模板组件的流程图；
图7A为根据本公开的另一些实施例的掩模板的示意图；
图7B为图7A中的局部F的放大示意图；
图8示出了利用掩模板组件在待蒸镀基板上蒸镀膜层的示意图；
图9A为根据本公开的另一些实施例的掩模板的示意图；以及
图9B为根据本公开的另一些实施例的掩模板组件的示意图。
具体实施方式
下面结合附图和实施例对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。
应该理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件，但是这些元件不应受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。例如，在不脱离示例实施例的范围的情况下，第一元件可以被命名为第二元件，类似地，第二元件可以被命名为第一元件。如在这里使用的术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。
应该理解的是，当元件或层被称作“形成在”另一元件或层“上”时，该元件或 层可以直接地或间接地形成在另一元件或层上。也就是，例如，可以存在中间元件或中间层。相反，当元件或层被称作“直接形成在”另一元件或层“上”时，不存在中间元件或中间层。应当以类似的方式来解释其它用于描述元件或层之间的关系的词语(例如，“在...之间”与“直接在...之间”、“相邻的”与“直接相邻的”等)。
本文中使用的术语仅是为了描述特定实施例的目的，而不意图限制实施例。如本文中所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在此使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。
在本文中，如无特别说明，表述“位于同一层”、“同层设置”一般表示的是：第一部件和第二部件可以使用相同的材料并且可以通过同一构图工艺形成。表述“位于不同层”、“不同层设置”一般表示的是：第一部件和第二部件通过不同构图工艺形成。
图1A示意性地示出了一种OLED显示面板1000，该显示面板包括显示区1和围绕显示区1的周边区2。所述周边区2例如可围绕显示区1设置。显示区1中设置有多个子像素单元，每个子像素单元中都包含发光结构和像素驱动电路。发光结构例如包括阴极、阳极以及位于阴极和阳极之间的发光功能层。发光功能层例如又可以包括有机发光层、空穴传输层(位于有机发光层和阳极之间)、电子传输层(位于有机发光层和阴极之间)。像素驱动电路例如可以包括薄膜晶体管、存储电容等电子器件。周边区2主要用于布设走线以及一些外围的电子器件(如驱动IC(集成电路)等)。然而，为了防止显示区1中靠近周边区2的子像素单元免受周边区2的影响，在周边区2的与显示区1毗邻的区域中设置有一个过渡区域3。在过渡区域3中可以设置一些虚拟子像素单元31。图1B示出了显示区1和周边区2之间的边界附近区域P的放大图。图1B中示出了显示区1中的显示子像素单元11和位于过渡区域3中的虚拟子像素单元。这种虚拟子像素单元的设置可以为显示区1中的靠近周边区2的显示子像素单元11提供与显示区1中的远离周边区2的显示子像素单元11相类似的环境，从而防止出现不同的显示子像素单元11的显示亮度的差异。
OLED显示面板中的有机发光层是膜层结构中用于实现发光所必不可少的结构。在显示面板工作时，通过控制施加在阳极和阴极上的电压可以激发有机发光 层发光。有机发光层例如可以通过蒸镀来制作。在蒸镀有机发光层的过程中需要借助于掩模板(或称高精度金属掩模板(FMM))组件来实现。掩模板组件通常包括掩模板和用于固持掩模板的掩模板框架。所述掩模板通常采用焊接的方式固接于所述掩模板框架。
图2示出了根据本公开的一些实施例的掩模板组件100。该掩模板组件100包括掩模板框架110以及固接在掩模板框架110上的三个掩模板120。需要说明的是，图2中示出的掩模板120的数量仅仅是示例性的，本公开的实施例不限于此。例如，一个掩模板组件100可以包括一个掩模板120、两个掩模板120、四个掩模板120或更多个掩模板120。该掩模板组件100还可以包括遮盖条130，所述遮盖条130位于掩模板的远离掩模板框架110的一侧，用于遮盖相邻的掩模板120之间的缝隙，用于在蒸镀中阻挡蒸镀材料通过相邻的掩模板之间的缝隙到达待蒸镀的基板上。位于同一掩模板框架110上的多个掩模板120可以并排布置。在图2的示例中，每个掩模板120上只设有一组蒸镀图案，即整个掩模板120上的图案仅用于对一个显示面板上的图案进行蒸镀。然而，本公开的实施例不限于此，例如，对于如图9A和图9B所示的掩模板120’，在同一掩模板120’上可以设置有多组蒸镀图案128。每组蒸镀图案128对应于一个显示面板，也就是说，利用这样的掩模板120’，可以同时对多个显示面板上的膜层结构进行蒸镀操作。从图9B上可以看出，掩模板组件100’还可以包括一个或更多个支撑条140，支撑条140用于支撑所述掩模板120’，所述支撑条140在掩模板120’上的正投影落入掩模板120’的间隔区129。间隔区129位于相邻的蒸镀图案128之间，用于分隔相邻的蒸镀图案128。支撑条140可以和遮盖条130分离地形成，也可以一体形成。
图3A示出了根据本公开的一些实施例的掩模板120。该掩模板120包括掩模图案区121和固接区122。固接区122用于与掩模板框架110固接，例如通过焊接来与掩模板框架110固接。固接区122位于所述掩模图案区121的周边。为了便于固接操作(例如焊接操作)，固接区122的厚度可以大于掩模图案区121的厚度。该掩模图案区121包括显示图案区域123(在图3A中由虚线框表示)和周边图案区域124。在显示图案区域123中设置有多个显示像素开孔125(例如可以成阵列状排列)，所述显示像素开孔125用于蒸镀显示面板上的显示子像素结构中的膜层(例如有机发光层)。所谓显示子像素结构是指显示面板上位于 显示区中用于生成图像像素的子像素结构，例如可以包括发光结构等。而周边图案区域124位于显示图案区域123的周边。在图3A示出的示例中，周边图案区域124布置成围绕显示图案区域123。周边图案区域124中设置有定位开孔126。在制作掩模板组件100、100’的过程中，在将掩模板120固接至掩模板框架110之前，需要将掩模板120相对于掩模板框架110进行定位，以保证掩模板120上的显示像素开孔125能够在蒸镀过程中与待蒸镀的基板200上的正确的位置对准。在同一掩模板上设置多组蒸镀图案128的情况下，每组蒸镀图案128例如均可以包括显示图案区域123和周边图案区域124。
图8示意性示出了利用掩模板组件100、100’在基板200上蒸镀膜层的过程。从图中可以看到，在蒸镀过程中，将掩模板组件100、100’置于蒸镀源300和待蒸镀的基板200之间。从蒸镀源300发出的有机蒸镀材料可以穿过像素开孔125到达基板200上对应的位置，而基板200上与掩模板120上未开孔部分对应的位置则由于有机蒸镀材料被掩模板120阻挡而没有被蒸镀上有机材料或被蒸镀上很少量的有机材料。这样，就可以在基板200上形成所希望的有机膜层结构。如果掩模板120与掩模板框架110的相对位置产生错位，则掩模板120上的显示像素开孔125则可能与基板200上的正确位置产生定位误差，从而导致产品的良率下降。
图5示出了根据本公开的一些实施例的将掩模板120相对于掩模板框架110进行对位的过程。在进行对位操作之前，先将掩模板框架110进行固定，并根据掩模板框架110建立一参考坐标系，并确定掩模板120上的定位开孔126的期望位置(或称参考位置)在该参考坐标系中的坐标(例如该参考位置的坐标为(x0，y0))。然后，在将掩模板120加载之后，通过位置捕捉器(例如照相机)400来确定掩模板120上的定位开孔126的实际位置在该参考坐标系中的坐标(例如该实际位置的坐标为(x，y))。然后通过计算定位开孔126的参考位置的坐标(x0，y0)和实际位置的坐标(x，y)之间的误差，根据该误差调节掩模板120相对于掩模板框架110的位置，逐渐减小该误差直至该误差低于一定的阈值为止。例如(x-x0)的绝对值或平方以及(y-y0)的绝对值或平方均要小于一定的阈值才可以认为是对位已经成功。在本公开的一些实施例中，可以以定位开孔126的中心的参考位置作为定位开孔126的参考位置，而以定位开孔126的中心的实际位置作为定位开孔126的实际位置。在一些实施例中，位置捕捉器(例如照相机)400和掩模 板120中的至少一者是可以运动的(例如水平运动)，以便于对定位开孔126的捕捉。图5中仅仅示意性地示出了少量的定位开孔126和显示像素开孔125。
对于分辨率较低、尺寸较大的显示面板，可以直接选取某些显示像素开孔125来进行对位，或者说定位开孔126的形状和尺寸并不需要特殊的设计。然而，对于高分辨率显示面板而言，如果直接利用显示像素开孔125来对掩模板120和掩模板框架110进行对位，可能会存在问题。OLED显示面板的分辨率越高，其所需要的子像素单元中的有机发光层的尺寸就越小，相应的掩模板120上的显示像素开孔125的尺寸也就越小。比如分辨率为500PPI的掩模板120的显示像素开孔125的尺寸约为35um*60um，而分辨率为1000PPI的掩模板120的显示像素开孔125的尺寸约为15um*35um。如上所述，在对掩模板120和掩模板框架110进行对位的过程中，是通过位置捕捉器(例如照相机)400来捕捉掩模板120的开孔的位置的。而照相机的视野是一定的，当开孔的尺寸小且分布更密集时，在照相机的同一视野中的开孔的个数会明显增多。在这种情况下，如果不对定位开孔126和显示像素开孔125的尺寸和形状进行差异化设计的话，在照相机进行快速扫描时，有可能出现对于开孔的目标捕捉错误，从而影响对位操作的效率。
为此，在本公开的实施例中，设计了形状和/或尺寸与显示像素开孔125存在一定差异的定位开孔126，或者说，定位开孔126的尺寸和形状中的至少一者与所述显示像素开孔125不同。例如，在图3A和图3B给出的示例中，显示像素开孔125具有六边形形状，该显示像素开孔125在第一方向(即图3B中的X方向)上的最大尺寸为x2，在第二方向(即图3B中的Y方向)上的最大尺寸为y2。定位开孔126具有长圆形状，定位开孔126在第一方向(即图3B中的X方向)上的最大尺寸为x1，在第二方向(即图3B中的Y方向)上的最大尺寸为y1。其中，x1大于x2，y1大于y2。从对位操作方便的角度，定位开孔126的尺寸大于显示像素开孔125是有利的。这可以使得位置捕捉器400更容易捕捉到定位开孔126的位置，从而提高对位效率。定位开孔126的最大尺寸如果与显示像素开孔125的最大尺寸差别不大，则定位开孔126与显示像素开孔125的区分度不好，不利于掩模板和掩模板框架的对准。而定位开孔126的最大尺寸如果比显示像素开孔125超出太多，也可能会给掩模板局部的强度造成破坏。在一些实施例中，在第一方向上定位开孔126的最大尺寸比所述显示像素开孔125的最大尺寸大15％至30％。在一些实施例中，在第二方向上定位开孔126的最大尺寸比 所述显示像素开孔125的最大尺寸大15％至30％。然而，这不是必需的，例如，在一些实施例中，定位开孔126在第一方向上的最大尺寸和在第二方向上的最大尺寸均可以小于显示像素开孔125的对应尺寸，或者定位开孔126在第一方向上的最大尺寸和在第二方向上的最大尺寸中的一者大于显示像素开孔125的对应尺寸，而另一者小于显示像素开孔125的对应尺寸。只要定位开孔126和像素开孔125之间的差异足以使位置捕捉器400更快速且准确地捕捉到定位开孔126的位置即可。在一些实施例中，定位开孔126可以具有轴对称的形状，以使定位开孔126附近的应力能够均匀分布。
在另一实施例中，定位开孔126可以具有与显示像素开孔125差异更加明显的形状。例如，如图7A和7B所示，定位开孔126可以具有圆形的形状。在图3A、3B、7A和7B中所示出的定位开孔126的形状仅仅是示意性的，本公开的实施例不限于此，例如其还可以具有椭圆形、矩形、六边形等各种形状。
在上文中已经提到，OLED显示面板的显示区1中设置有显示子像素单元11，OLED显示面板的周边区2中靠近显示区1的过渡区域3中设置有虚拟子像素单元31。因此，在根据本公开的实施例中的掩模板100中的显示图案区域123对应于OLED显示面板的显示区1，位于显示图案区域123中的显示像素开孔125例如可以用于实现显示子像素单元11中的发光材料层的蒸镀(发光材料层12在显示子像素单元11中的位置在图1B中示意性地示出)。相应地，在根据本公开的实施例中的掩模板100中的周边图案区域124对应于OLED显示面板的周边区2。由于虚拟子像素单元31的制作需要，周边图案区域124中还可以设置有虚拟像素开孔125’，其位置可与周边区2中的虚拟子像素单元31对应，例如可以用于实现虚拟子像素单元31中的发光材料层的蒸镀(发光材料层32在虚拟子像素单元31中的位置也在图1B中示意性地示出)。作为示例，周边图案区域124中的附加的虚拟像素开孔125’与在显示图案区域123中的虚拟像素开孔125可以具有相同的尺寸和形状。
由于周边图案区域124并不是对应于显示面板的显示区1，因此，定位开孔126可以设置在周边图案区域124中，以避免对显示子像素单元11的制作产生影响。为了制作方便，定位开孔126可以通过替代原有的虚拟像素开孔125’来实现，或者说是通过对于某些虚拟像素开孔125’的形状和尺寸进行改变来制作。在一些实施例中，在周边图案区域124中可以设置有多个定位开孔126。这些定位开孔 126可以相对于显示图案区域123的中心对称分布，这可以使得掩模板120的应力分布更为均匀。例如，所述多个定位开孔126可以包括第一定位开孔1261、第二定位开孔1262、第三定位开孔1263和第四定位开孔1264。所述第一定位开孔1261、第二定位开孔1262、第三定位开孔1263和第四定位开孔1264分别位于所述掩模板120的掩模图案区121的四个角部。在一些实施例中，每个定位开孔126可以被所述虚拟像素开孔125’所围绕。对于在同一掩模板120’上设置有多组蒸镀图案128的情形，也可以将第一定位开孔1261’、第二定位开孔1262’、第三定位开孔1263’和第四定位开孔1264’设置于掩模板120’的整个掩模图案区121的四个角部，如图9A所示。同时还可以在掩模图案区121的其他位置增加定位开孔，例如第五定位开孔1265’和第六定位开孔1266’等。这些定位开孔也可以位于某一组蒸镀图案128的角部(即靠近支撑条140和遮盖条130交叉处的位置)。
考虑到定位开孔126在形状及尺寸上与显示像素开孔125(及虚拟像素开孔125’)的差异，定位开孔126不适宜设置在显示图案区域123。而在一些情况下，还期望利用显示图案区域123中的开孔定位来保证定位精度。为此，本公开的实施例还提供了一种用于对掩模板和掩模板框架进行对位的方法。这种方法可以用于掩模板组件的制作过程中。在掩模板120上设置有定位开孔126以后，可以先借助于设置在掩模板120的周边图案区域124中的定位开孔126对于掩模板120相对于掩模板框架110的位置进行初步对位，然后再借助于设置在掩模板120的显示图案区域123中的显示像素开孔125对于掩模板120相对于掩模板框架110的位置进行精对位。在初步对位操作中，位置捕捉器(例如照相机)400可以更容易地捕捉掩模板120的定位开孔126以提高对位效率，而在完成初步对位的基础上再利用显示像素开孔125进行精确的对位可以保证精度。这与直接采用像素开孔125对掩模板120和掩模板110进行对位相比，对位的效率可以大幅提高，能够有效地减小对位过程中的手动调节。
采用上述对位方式的掩模板组件制造方法例如如图6所示。该用于制作掩模板组件的方法可以包括：
步骤S1：利用掩模板上的定位开孔将掩模板和掩模板框架进行初对位；以及
步骤S2：在所述初步对位成功之后利用掩模板上的显示像素开孔将掩模板和掩模板框架进行精对位。
上述步骤S1例如可以进一步包括：
步骤S10：提供掩模板上的定位开孔相对于掩模板框架的参考位置；
步骤S20：捕捉掩模板上的定位开孔相对于掩模板框架的实际位置；
步骤S30：计算参考位置和实际位置之间的误差，并根据该误差来确定掩模板与掩模板框架是否已经对位成功，如果误差在第一阈值范围内则认为对位成功，反之则重新调整掩模板的实际位置以重新对位。
在上述步骤S20中，可以利用诸如照相机等位置捕捉装置400来捕捉定位开孔126的实际位置，例如可以通过图像处理方法来实现，例如可先获取定位开孔126的边缘并计算定位开孔126在第一方向和第二方向上的尺寸，从而确定定位开孔126被正确地捕捉到，然后再进一步识别定位开孔126的中心的位置，以确定定位开孔126相对于掩模板框架110的实际位置的坐标。
例如，定位开孔126的参考位置的坐标为(x0，y0)，实际位置的坐标(x，y)，则参考位置和实际位置之间的误差可以定义为(x-x0) 2+(y-y0) 2。通过调节掩模板120相对于掩模板框架110的位置，使该误差逐渐减小至第一阈值范围内，从而完成初步对准。本领域技术人员应当理解，上述参考位置和实际位置之间的误差的定义是示例性的，还可以根据实际需要以其它方式来定义该误差。
上述步骤S2例如可以进一步包括：
步骤S40：提供掩模板上的预定的显示像素开孔相对于框架的参考位置；
步骤S50：捕捉掩模板上的预定的显示像素开孔相对于框架的实际位置；
步骤S60：计算所述预定的显示像素开孔相对于框架的参考位置和实际位置之间的误差，并根据该误差来确定掩模板与框架是否已经对位成功，如果误差在第二阈值范围内则认为对位成功，反之则重新调整掩模板的实际位置以重新对位。
步骤S2的操作过程与步骤S1相似，但是由于采用处于显示图案区域123中的更精细的显示像素开孔125，掩模板120与掩模板框架110的对位精度可以更高。其中，第二阈值小于第一阈值。
虽然上述以采用显示像素开孔125进行精定位为例进行了介绍，但本公开的实施例不限于此，例如，可以采用虚拟像素开孔125’替代显示像素开孔125来进行精定位。具体细节不再详述。
该用于制作掩模板组件的方法还可以包括：
步骤S70：将经过精对位的掩模板和掩模板组件固接在一起。
步骤S70可以例如通过焊接来完成。对于焊接工艺而言，厚度较大的部件比 厚度较小的部件可靠性更好。因此，掩模板120的固接区122的厚度可以大于掩模图案区121的厚度。例如，掩模板120的掩模图案区121的厚度可以为5微米至20微米，如10微米；而掩模板120的固接区122的厚度例如可以为20微米至30微米，如25微米。
此外，为了防止固接区122和掩模图案区121之间的应力的急剧变化，可以在固接区122和掩模图案区121之间设置厚度过渡区127，如图4中所示。厚度过渡区的宽度例如可以为2至20毫米。
本公开的实施例的掩模板120、120’和掩模板组件100、100’尤其适用于对高分辨率OLED显示面板上的发光材料层进行蒸镀，例如显示像素开孔125及虚拟像素开孔125’在第一方向上的最大尺寸例如可以为10至25微米(如15微米)，在第二方向上的最大尺寸例如可以为25至45微米(如35微米)。然而，本公开的实施例不限于此，根据本公开的实施例的掩模板120、120’和掩模板组件100、100’也可以用于OLED显示面板上的其他膜层结构进行蒸镀。
在本公开的实施例中，掩模板120、120’上的显示像素开孔125、虚拟像素开孔125’以及定位开孔126为通孔，可以例如采用激光镭射、药液蚀刻、电铸等方式制作，制作精度例如可以为正负1微米至1.5微米。在本公开的实施例中，掩模板120的材质例如可以为镍铁合金，该镍铁合金可以包含硅、锰、钛、氧、碳、氧、磷等元素中的一种或多种。
本公开的实施例还提供了一种显示面板1000，该显示面板具有与上述掩模板120相对应的结构。
在一些实施例中，在周边区2中设置有多个虚拟子像素单元。图1B示出了两种不同类型的虚拟子像素单元，以下分别称为第一类型的虚拟子像素单元31和第二类型的虚拟子像素单元31’。所述第一类型的虚拟子像素单元31包括第一虚拟发光材料层32，所述第二类型的虚拟子像素单元31’包括第二虚拟发光材料层32’，所述第二虚拟发光材料层32’和第一虚拟发光材料层32由相同材料制成，例如均可由发红光的有机材料制成。所述第二虚拟发光材料层32’在衬底基板30(参见图1C至图1E)上的正投影的尺寸和形状均与所述第一虚拟发光材料层32在衬底基板30上的正投影不同。在图1B示出的示例中，第一虚拟发光材料层32在衬底基板30上的正投影的形状为六角形，而第二虚拟发光材料层32’在衬底基板30上的正投影的形状为长圆形。第二虚拟发光材料层32’在衬底基板 30上的正投影在X方向和Y方向(X方向和Y方向相互垂直)上的尺寸也均大于第一虚拟发光材料层32在衬底基板30上的正投影。然而，这仅仅是示例性的，本公开的实施例不限于此，只要所述第二虚拟发光材料层32’在衬底基板30上的正投影的尺寸和形状中的至少一者与所述第一虚拟发光材料层32在衬底基板30上的正投影不同。
在一些实施例中，所述第二虚拟发光材料层32’在衬底基板30上的正投影在第一方向(例如X方向)上的最大尺寸比第一虚拟发光材料层32在衬底基板30上的正投影在第一方向上的最大尺寸大，例如大15％至30％。
在一些实施例中，所述第二虚拟发光材料层32’在衬底基板30上的正投影在与所述第一方向垂直的第二方向(例如Y方向)上的最大尺寸比第一虚拟发光材料层32在衬底基板30上的正投影在第二方向上的最大尺寸大，例如大15％至30％。
如前所述，显示面板中的发光材料层(包括上述第一虚拟发光材料层和第二虚拟发光材料层)可以通过借助于掩模板(例如精细金属掩模板(FMM))进行蒸镀来制作。而在蒸镀过程中，为了使掩模板与掩模板框架能够更快速准确地定位，可以在掩模板的周边图案区域中设置定位开孔126，该定位开孔126在形状和尺寸中的至少一者上与显示像素开孔125和虚拟像素开孔125’存在明显差异。相应地，在显示面板的虚拟像素单元中，通过这样的掩模板组件100、100’蒸镀的膜层在与定位开孔126对应的位置处，则也会存在相应的尺寸变化。上述第二类型的虚拟子像素单元31’中的第二虚拟发光材料层32’即存在这样的结构。在显示面板中，采用FMM进行蒸镀的膜层主要有发光材料层和辅助发光层。
图1C给出的是显示区1中显示子像素单元的膜层结构的示意图。图中示出了三个显示子像素单元。在第一显示子像素单元11A中，具有第一电极21A(例如为阳极)、位于所述第一电极21A的远离衬底基板30的一侧上的显示辅助发光层22A、位于所述显示辅助发光层22A的远离衬底基板30的一侧上的显示发光材料层23A以及位于所述显示发光材料层23A的远离衬底基板30的一侧上的第二电极24(例如阴极)。类似地，在第二显示子像素单元11B中，具有第一电极21B(例如为阳极)、位于所述第一电极21B的远离衬底基板30的一侧上的显示辅助发光层22B、位于所述显示辅助发光层22B的远离衬底基板30的一侧上的显示发光材料层23B以及位于所述显示发光材料层23B的远离衬底基板30的一 侧上的第二电极24(例如阴极)；而在第三显示子像素单元11C中，具有第一电极21C(例如为阳极)、位于所述第一电极21C的远离衬底基板30的一侧上的显示辅助发光层22C、位于所述显示辅助发光层22C的远离衬底基板30的一侧上的显示发光材料层23C以及位于所述显示发光材料层23C的远离衬底基板30的一侧上的第二电极24(例如阴极)。像素界定层28具有开口区用于限定显示发光材料层23A、23B和23C和显示辅助发光层22A、22B和22C。
在此处，“显示发光材料层”和“显示辅助发光层”主要是表示显示区中的用于图像显示的子像素单元中的“发光材料层”和“辅助发光层”，以与虚拟像素单元中的“虚拟发光材料层”和“虚拟辅助发光层”进行区分。在显示区中的子像素单元中的“显示发光材料层”和“显示辅助发光层”在进行工作时是可以参与发光的，而虚拟像素单元中的“虚拟发光材料层”和“虚拟辅助发光层”是不工作的。
在第二电极24的远离衬底基板30的一侧上还可以设置有封装结构，例如包括依次层叠设置的第一无机封装层25、有机封装层26和第二无机封装层27。在衬底基板30和第一电极21A、21B和21C之间还可以设置有绝缘层40和诸如薄膜晶体管44等驱动电路结构，由于本公开的内容主要在于与发光材料层和辅助发光层的蒸镀相关联的内容，因此，对于绝缘层40和驱动电路结构不再详细示出和讨论。作为示例，第一显示子像素单元11A、第二显示子像素单元11B和第三显示子像素单元11C可以分别表示第一颜色的显示子像素单元、第二颜色的显示子像素单元和第三颜色的显示子像素单元。这三种颜色例如可以是红(R)、绿(G)、蓝(B)。然而，本公开的实施例不限于此，例如显示面板中可以包括仅两种颜色的显示子像素单元、四种颜色的显示子像素单元或更多种颜色的显示子像素单元。
图1D给出了第一类型的虚拟子像素单元31A和第二类型的虚拟子像素单元31A’的示例性的截面视图。通过与图1C进行对比可知，在虚拟子像素单元中，像素界定层28可以是没有开口区的。在第一类型的虚拟子像素单元31A中，第一电极41A’位于像素界定层28的朝向衬底基板30的一侧，而第一虚拟辅助发光层42A、第一虚拟发光材料层43A和第二电极24依次叠置在像素界定层28的远离衬底基板30的另一侧。如图1D所示，所述第一虚拟发光材料层43A在衬底基板30上的正投影与所述第一虚拟辅助发光层42A在衬底基板30上的正投影至 少部分地交叠。在第二类型的虚拟子像素单元31A’中，与第一类型的虚拟子像素单元31A相对应地，也具有第一电极41A’和位于像素界定层28的远离衬底基板30的一侧上的第二虚拟辅助发光层42A’、位于所述第二虚拟辅助发光层42A’的远离衬底基板30的一侧上的第二虚拟发光材料层43A’。如图1D所示，所述第二虚拟发光材料层43A’在衬底基板30上的正投影与所述第二虚拟辅助发光层42A’在衬底基板30上的正投影至少部分地交叠。所述第二虚拟辅助发光层42A’和第一虚拟辅助发光层42A由相同材料制成且布置于同一层，例如，所述第二虚拟辅助发光层42A’和第一虚拟辅助发光层42A可对应于同一颜色的子像素单元。但第二虚拟辅助发光层42A’在衬底基板30上的正投影的尺寸要大于第一虚拟辅助发光层42A在衬底基板30上的正投影的尺寸。例如，在相互垂直的第一方向和第二方向中的至少一者上，第二虚拟辅助发光层42A’在衬底基板30上的正投影的最大尺寸比第一虚拟辅助发光层42A在衬底基板30上的正投影的最大尺寸大15％至30％。然而，这仅仅是示例性的，本公开的实施例不限于此，只要所述第二虚拟辅助发光层42A’在衬底基板30上的正投影的尺寸和形状中的至少一者与所述第一虚拟辅助发光层42A在衬底基板30上的正投影不同以使两者容易区分即可。在一些实施例中，所述第一虚拟发光材料层43A和所述第一虚拟辅助发光层42A中的第一结构层(可为所述第一虚拟发光材料层43A和所述第一虚拟辅助发光层42A中的任一者)与所述第二虚拟发光材料层43A’和所述第二虚拟辅助发光层42A’中的第二结构层同层布置(第二结构层可为所述第一虚拟发光材料层43A和所述第一虚拟辅助发光层42A中的与第一结构层同层布置的一者)，所述第二结构层在衬底基板30上的正投影的尺寸和形状中的至少一者与所述第一结构层在衬底基板30上的正投影不同。
在第一类型的虚拟子像素单元31A和第二类型的虚拟子像素单元31A’中，所述像素界定层28将所述第一电极41A、41A’与所述第一虚拟辅助发光层42A和第二虚拟辅助发光层42A’分隔开。本领域技术人员应当理解，在虚拟子像素单元中的像素界定层28与像素区中的像素界定层28实质上为同一层，然而，在虚拟子像素单元中，像素界定层28的结构与显示区中是不同的，其不具有开口区，因而，在第一类型的虚拟子像素单元31A和第二类型的虚拟子像素单元31A’中，任何发光功能层均不与第一电极41A、41A’接触。
在一些实施例中，当采用一块精细金属掩模板来蒸镀辅助发光层，而采用另 一块精细金属掩模板来蒸镀发光材料层时，这两块精细金属掩模板上的定位开孔的位置可以位于同一个虚拟子像素单元中，也可以不位于同一个虚拟子像素单元中。在图1D所示出的示例中，第二虚拟辅助发光层42A’在衬底基板30上的正投影的最大尺寸比第一虚拟辅助发光层42A在衬底基板30上的正投影大且第二虚拟发光材料层43A’在衬底基板30上的正投影的最大尺寸也比第一虚拟发光材料层43A在衬底基板30上的正投影大。而且第二虚拟辅助发光层42A’在衬底基板30上的正投影的最大尺寸与第二虚拟发光材料层43A’在衬底基板30上的正投影的最大尺寸大体一致。这意味着该第二类型的虚拟子像素单元31A’不仅与用于蒸镀第一虚拟辅助发光层42A的掩模板上的定位开孔相对应，还与用于蒸镀第一虚拟发光材料层43A的掩模板上的定位开孔相对应。然而，在其他的实施例中，例如图1F所示，第二虚拟发光材料层43A”在衬底基板30上的正投影的最大尺寸比第一虚拟发光材料层43A在衬底基板30上的正投影大，但第二虚拟辅助发光层42A”在衬底基板30上的正投影的最大尺寸与第一虚拟辅助发光层42A在衬底基板30上的正投影大体一致。这意味着该第二类型的虚拟子像素单元31A”不与用于蒸镀第一虚拟辅助发光层42A的掩模板上的定位开孔相对应，而仅与用于蒸镀第一虚拟发光材料层43A的掩模板上的定位开孔相对应。
考虑显示面板上可以具有不同颜色的子像素单元，相应地虚拟子像素单元也可以具有更多的类型。例如，如图1E所示，所述多个虚拟子像素单元还可以包括第三类型的虚拟子像素单元31B和第四类型的虚拟子像素单元31B’，所述第三类型的虚拟子像素单元31B包括第三虚拟发光材料层43B，所述第四类型的虚拟子像素单元31B’包括第四虚拟发光材料层43B’，所述第三虚拟发光材料层43B和第四虚拟发光材料层43B’由相同材料制成且布置于同一层。第三虚拟发光材料层43B和第四虚拟发光材料层43B’的材料与第一虚拟发光材料层43A和第二虚拟发光材料层43A’的材料不同。意即，第三类型的虚拟子像素单元31B和第四类型的虚拟子像素单元31B’与第一类型的虚拟子像素单元31A和第二类型的虚拟子像素单元31A’对应的子像素单元的颜色不同。在图1E的示例中，所述第四虚拟发光材料层43B’在衬底基板30上的正投影的尺寸明显大于所述第三虚拟发光材料层43B在衬底基板30上的正投影。
在一些实施例中，在第一方向和第二方向中的至少一者上，所述第四虚拟发光材料层43B’在衬底基板30上的正投影的最大尺寸比第三虚拟发光材料层43B 在衬底基板30上的正投影的最大尺寸大15％至30％，所述第二方向与所述第一方向垂直。然而，这仅仅是示例性的，本公开的实施例不限于此，只要所述第四虚拟发光材料层43B’在衬底基板30上的正投影的尺寸和形状中的至少一者与所述第三虚拟发光材料层43B在衬底基板30上的正投影不同以方便区分两者即可。
在一些实施例中，所述第四虚拟发光材料层43B’在衬底基板30上的正投影在第一方向和第二方向中的至少一个方向上的尺寸与第二虚拟发光材料层43A’在衬底基板30上的正投影不同。
在一些实施例中，如图1E所示，所述第三类型的虚拟子像素单元31B还包括第三虚拟辅助发光层42B，所述第三虚拟辅助发光层42B位于所述第三虚拟发光材料层43B朝向衬底基板30的一侧且位于所述衬底基板30朝向所述第三虚拟发光材料层43B的一侧，所述第四类型的虚拟子像素单元31B’还包括第四虚拟辅助发光层42B’，所述第四虚拟辅助发光层42B’位于所述第四虚拟发光材料层43B’朝向衬底基板30的一侧且位于所述衬底基板30朝向所述第四虚拟发光材料层43B’的一侧，所述第四虚拟辅助发光层42B’和第三虚拟辅助发光层42B由相同材料制成且同层布置。如图1E所示，所述第三虚拟发光材料层43B在衬底基板30上的正投影与所述第三虚拟辅助发光层42B在衬底基板30上的正投影至少部分地交叠。所述第四虚拟发光材料层43B’在衬底基板30上的正投影与所述第四虚拟辅助发光层42B’在衬底基板30上的正投影至少部分地交叠。其中，所述第四虚拟辅助发光层42B’在衬底基板30上的正投影的尺寸明显大于所述第三虚拟辅助发光层42B在衬底基板30上的正投影的尺寸。例如，在第一方向和第二方向中的至少一者上，所述第四虚拟辅助发光层42B’在衬底基板30上的正投影的最大尺寸比第三虚拟辅助发光层42B在衬底基板30上的正投影的最大尺寸大15％至30％，所述第二方向与所述第一方向垂直。然而，这仅仅是示例性的，本公开的实施例不限于此，只要所述第四虚拟辅助发光层42B’在衬底基板30上的正投影的尺寸和形状中的至少一者与所述第三虚拟辅助发光层在衬底基板上的正投影不同以方便区分两者即可。
在一些实施例中，所述多个显示子像素单元包括第一颜色的显示子像素单元和第二颜色的显示子像素单元，所述第一颜色的显示子像素单元中的显示辅助发光层22A与第二虚拟辅助发光层42A’、42A”由相同材料制成且布置于同一层，所述第一颜色的显示子像素单元中的显示发光材料层23A与第二虚拟发光材料 层43A’、43A”由相同材料制成且布置于同一层；所述第二颜色的显示子像素单元中的显示辅助发光层22B与第四虚拟辅助发光层42B’由相同材料制成且布置于同一层，所述第二颜色的显示子像素单元中的显示发光材料层23B与第四虚拟发光材料层43B’由相同材料制成且布置于同一层。
在一些实施例中，所述第二虚拟发光材料层43A’、43A”、所述第二虚拟辅助发光层42A’、42A”、所述第四虚拟发光层43B’和所述第四虚拟辅助发光层42B’中的至少一者在衬底基板上的投影具有轴对称形状。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (22)

  1. 一种显示面板，包括：
    衬底基板；以及
    设置在衬底基板上的显示区和周边区，所述周边区围绕显示区设置；
    其中，所述周边区中设置有多个虚拟子像素单元，所述多个虚拟子像素单元包括第一类型的虚拟子像素单元和第二类型的虚拟子像素单元，所述第一类型的虚拟子像素单元包括第一虚拟发光材料层和第一虚拟辅助发光层，所述第二类型的虚拟子像素单元包括第二虚拟发光材料层和第二虚拟辅助发光层，所述第二虚拟发光材料层和第一虚拟发光材料层由相同材料制成且同层布置，所述第二虚拟辅助发光层和第一虚拟辅助发光层由相同材料制成且同层布置，所述第一虚拟辅助发光层位于所述第一虚拟发光材料层朝向衬底基板的一侧且位于所述衬底基板朝向所述第一虚拟发光材料层的一侧，所述第二虚拟辅助发光层位于所述第二虚拟发光材料层朝向衬底基板的一侧且位于所述衬底基板朝向所述第二虚拟发光材料层的一侧，所述第一虚拟发光材料层在衬底基板上的正投影与所述第一虚拟辅助发光层在衬底基板上的正投影至少部分地交叠，所述第二虚拟发光材料层在衬底基板上的正投影与所述第二虚拟辅助发光层在衬底基板上的正投影至少部分地交叠；
    其中，所述第一虚拟发光材料层和所述第一虚拟辅助发光层中的第一结构层与所述第二虚拟发光材料层和所述第二虚拟辅助发光层中的第二结构层同层布置，所述第二结构层在衬底基板上的正投影的尺寸和形状中的至少一者与所述第一结构层在衬底基板上的正投影不同。
  2. 根据权利要求1所述的显示面板，其中，在第一方向和第二方向中的至少一者上，所述第二虚拟发光材料层在衬底基板上的正投影的最大尺寸比第一虚拟发光材料层在衬底基板上的正投影的最大尺寸大15％至30％。
  3. 根据权利要求1或2所述的显示面板，其中，在第一方向和第二方向中的至少一者上，所述第二虚拟辅助发光层在衬底基板上的正投影的最大尺寸比第一 虚拟辅助发光层在衬底基板上的正投影的最大尺寸大15％至30％，所述第二方向与所述第一方向垂直。
  4. 根据权利要求1所述的显示面板，其中，所述多个虚拟子像素单元还包括第三类型的虚拟子像素单元和第四类型的虚拟子像素单元，所述第三类型的虚拟子像素单元包括第三虚拟发光材料层，所述第四类型的虚拟子像素单元包括第四虚拟发光材料层，所述第三虚拟发光材料层和第四虚拟发光材料层由相同材料制成，第三虚拟发光材料层和第四虚拟发光材料层的材料与第一虚拟发光材料层和第二虚拟发光材料层的材料不同；
    其中，所述第四虚拟发光材料层在衬底基板上的正投影的尺寸和形状中的至少一者与所述第三虚拟发光材料层在衬底基板上的正投影不同。
  5. 根据权利要求4所述的显示面板，其中，在第一方向和第二方向中的至少一者上，所述第四虚拟发光材料层在衬底基板上的正投影的最大尺寸比第三虚拟发光材料层在衬底基板上的正投影的最大尺寸大15％至30％，所述第二方向与所述第一方向垂直。
  6. 根据权利要求4所述的显示面板，其中，所述第四虚拟发光材料层在衬底基板上的正投影在第一方向和第二方向中的至少一个方向上的尺寸与第二虚拟发光材料层在衬底基板上的正投影不同。
  7. 根据权利要求4所述的显示面板，其中，所述第三类型的虚拟子像素单元还包括第三虚拟辅助发光层，所述第三虚拟辅助发光层位于所述第三虚拟发光材料层朝向衬底基板的一侧且位于所述衬底基板朝向所述第三虚拟发光材料层的一侧，所述第四类型的虚拟子像素单元还包括第四虚拟辅助发光层，所述第四虚拟辅助发光层位于所述第四虚拟发光材料层朝向衬底基板的一侧且位于所述衬底基板朝向所述第四虚拟发光材料层的一侧，所述第四虚拟辅助发光层和第三虚拟辅助发光层由相同材料制成，其中，所述第四虚拟辅助发光层在衬底基板上的正投影的尺寸和形状中的至少一者与所述第三虚拟辅助发光层在衬底基板上的正投影不同。
  8. 根据权利要求7所述的显示面板，其中，在第一方向和第二方向中的至少一者上，所述第四虚拟辅助发光层在衬底基板上的正投影的最大尺寸比第三虚拟辅助发光层在衬底基板上的正投影的最大尺寸大15％至30％，所述第二方向与所述第一方向垂直。
  9. 根据权利要求7或8所述的显示面板，其中，所述显示区包括多个显示子像素单元，至少一个显示子像素单元包括：
    第一电极、位于所述第一电极的远离衬底基板的一侧上的显示辅助发光层、位于所述显示辅助发光层的远离衬底基板的一侧上的显示发光材料层以及位于所述显示发光材料层的远离衬底基板的一侧上的第二电极，
    其中，所述多个显示子像素单元包括第一颜色的显示子像素单元和第二颜色的显示子像素单元，所述第一颜色的显示子像素单元中的显示辅助发光层与第二虚拟辅助发光层由相同材料制成且布置于同一层，所述第一颜色的显示子像素单元中的显示发光材料层与第二虚拟发光材料层由相同材料制成且布置于同一层；所述第二颜色的显示子像素单元中的显示辅助发光层与第四虚拟辅助发光层由相同材料制成且布置于同一层，所述第二颜色的显示子像素单元中的显示发光材料层与第四虚拟发光材料层由相同材料制成且布置于同一层。
  10. 根据权利要求7或8所述的显示面板，其中，所述第二虚拟发光材料层、所述第二虚拟辅助发光层、所述第四虚拟发光层和所述第四虚拟辅助发光层中的至少一者在衬底基板上的投影具有轴对称形状。
  11. 根据权利要求1至8中任一项所述的显示面板，其中，所述第一类型的虚拟子像素单元和第二类型的虚拟子像素单元中的至少一者还包括：
    第一电极，所述第一电极位于衬底基板的朝向第一虚拟辅助发光层和第二虚拟辅助发光层的一侧；
    像素界定层，所述像素界定层位于所述第一电极的远离衬底基板的一侧且位于所述第一虚拟辅助发光层和第二虚拟辅助发光层朝向衬底基板的一侧；以及
    第二电极，所述第二电极位于第一虚拟发光材料层和第二虚拟发光材料层的 远离衬底基板的一侧，
    其中，所述像素界定层将所述第一电极与所述第一虚拟辅助发光层和第二虚拟辅助发光层分隔开。
  12. 一种用于蒸镀的掩模板，包括：
    掩模图案区，所述掩模图案区包括一组或多组蒸镀图案，至少一组蒸镀图案包括：
    显示图案区域，在所述显示图案区域中设置有显示像素开孔，所述显示像素开孔用于蒸镀显示面板上的子像素结构中的膜层；和
    周边图案区域，所述周边图案区域位于所述显示图案区域的周边，在所述周边图案区域中设置有定位开孔，所述定位开孔用于对所述掩模板进行定位，所述周边图案区域中还设置有虚拟像素开孔，所述虚拟像素开孔用于蒸镀显示面板上的虚拟子像素结构中的膜层，
    其中所述定位开孔的尺寸和形状中的至少一者与所述显示像素开孔和虚拟像素开孔不同。
  13. 根据权利要求12所述的掩模板，其中，在第一方向和第二方向中的至少一者上，所述定位开孔的最大尺寸大于所述显示像素开孔和所述虚拟像素开孔的最大尺寸，所述第二方向与所述第一方向垂直。
  14. 根据权利要求13所述的掩模板，其中，在第一方向和第二方向中的至少一者上，所述定位开孔的最大尺寸比所述显示像素开孔和所述虚拟像素开孔的最大尺寸大15％至30％。
  15. 根据权利要求12至14中任一项所述的掩模板，其中，所述周边图案区域中设置有多个定位开孔，所述多个定位开孔相对于所述显示图案区域的中心对称分布。
  16. 根据权利要求15所述的掩模板，其中，所述多个定位开孔包括第一定位开孔、第二定位开孔、第三定位开孔和第四定位开孔，所述第一定位开孔、第二 定位开孔、第三定位开孔和第四定位开孔分别位于所述掩模板的掩模图案区的四个角部。
  17. 根据权利要求12至16中任一项所述的掩模板，其中，所述掩模板还包括固接区以及位于所述固接区和掩模图案区之间的厚度过渡区，所述固接区位于所述掩模图案区周围，用于与掩模板框架固接，所述固接部的厚度大于所述掩模图案区的厚度。
  18. 一种掩模板组件，包括：
    一个或更多个根据权利要求12至17中任一项所述的掩模板；以及
    掩模板框架，所述掩模板框架用于支撑和固定所述掩模板，
    其中，所述掩模板还包括固接区，所述固接区位于所述掩模图案区的周围，与所述掩模板框架固接在一起。
  19. 根据权利要求18所述的掩模板组件，其中，所述掩模板组件包括多个所述掩模板，至少一个所述掩模板的图案区包括多组蒸镀图案，相邻的两组蒸镀图案之间具有间隔区，且所述掩模板组件还包括：
    至少一个支撑条，所述支撑条用于支撑所述掩模板，所述支撑条在掩模板上的正投影落入掩模板的间隔区；以及
    至少一个遮盖条，所述遮盖条位于相邻的掩模板的边界处且覆盖相邻的掩模板之间的间隙。
  20. 一种用于制作掩模板组件的方法，所述掩模板组件为根据权利要求18或19所述的掩模板组件，所述方法包括：
    利用掩模板上的定位开孔将掩模板和掩模板框架进行初步对位；
    在所述初步对位成功之后利用掩模板上的显示像素开孔或虚拟像素开孔将掩模板和掩模板框架进行精对位；以及
    将经过精对位的掩模板和掩模板组件固接在一起。
  21. 根据权利要求20所述的方法，其中，所述利用掩模板上的定位开孔将掩 模板和掩模板框架进行初步对位包括：
    提供掩模板上的定位开孔相对于掩模板框架的参考位置；
    捕捉掩模板上的定位开孔相对于掩模板框架的实际位置；
    计算参考位置和实际位置之间的误差，并根据该误差来确定掩模板与掩模板框架是否已经对位成功，如果误差在第一阈值范围内则认为对位成功，反之则重新调整掩模板的实际位置以重新对位。
  22. 根据权利要求20所述的方法，其中，所述利用掩模板上的显示像素开孔或虚拟像素开孔将掩模板和掩模板框架进行精对位包括：
    提供掩模板上的预定的显示像素开孔或虚拟像素开孔相对于掩模板框架的参考位置；
    捕捉掩模板上的预定的显示像素开孔或虚拟像素开孔相对于掩模板框架的实际位置；
    计算所述预定的显示像素开孔或虚拟像素开孔相对于框架的参考位置和实际位置之间的误差，并根据该误差来确定掩模板与框架是否已经对位成功，如果误差在第二阈值范围内则认为对位成功，反之则重新调整掩模板的实际位置以重新对位，第二阈值小于第一阈值。
PCT/CN2020/089601 2020-05-11 2020-05-11 显示面板、掩模板、掩模板组件和制作掩模板组件的方法 Ceased WO2021226788A1 (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP20897682.9A EP4152399A4 (en) 2020-05-11 2020-05-11 Display panel, mask, mask assembly, and method for manufacturing mask assembly
PCT/CN2020/089601 WO2021226788A1 (zh) 2020-05-11 2020-05-11 显示面板、掩模板、掩模板组件和制作掩模板组件的方法
CN202080000707.6A CN114026695B (zh) 2020-05-11 2020-05-11 显示面板、掩模板、掩模板组件和制作掩模板组件的方法
US17/271,013 US12279511B2 (en) 2020-05-11 2020-05-11 Display panel, mask, mask assembly, and method of manufacturing mask assembly
US19/066,865 US20250204232A1 (en) 2020-05-11 2025-02-28 Display panel, mask, mask assembly, and method of manufacturing mask assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/089601 WO2021226788A1 (zh) 2020-05-11 2020-05-11 显示面板、掩模板、掩模板组件和制作掩模板组件的方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/271,013 A-371-Of-International US12279511B2 (en) 2020-05-11 2020-05-11 Display panel, mask, mask assembly, and method of manufacturing mask assembly
US19/066,865 Division US20250204232A1 (en) 2020-05-11 2025-02-28 Display panel, mask, mask assembly, and method of manufacturing mask assembly

Publications (1)

Publication Number Publication Date
WO2021226788A1 true WO2021226788A1 (zh) 2021-11-18

Family

ID=78526061

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/089601 Ceased WO2021226788A1 (zh) 2020-05-11 2020-05-11 显示面板、掩模板、掩模板组件和制作掩模板组件的方法

Country Status (4)

Country Link
US (2) US12279511B2 (zh)
EP (1) EP4152399A4 (zh)
CN (1) CN114026695B (zh)
WO (1) WO2021226788A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064568A (zh) * 2022-06-14 2022-09-16 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109778116B (zh) * 2019-03-28 2021-03-02 京东方科技集团股份有限公司 一种掩膜版及其制作方法、掩膜版组件
KR102934006B1 (ko) * 2020-12-29 2026-03-04 엘지디스플레이 주식회사 백색 발광 소자 및 이를 포함한 발광 표시 장치
CN115188788A (zh) * 2022-06-29 2022-10-14 武汉天马微电子有限公司 显示面板及显示装置
US12262597B2 (en) * 2022-11-28 2025-03-25 Boe Technology Group Co., Ltd. Display substrate and display device
CN116056514B (zh) * 2022-12-28 2023-12-19 惠科股份有限公司 显示面板及其制作方法、显示装置
CN120265045B (zh) * 2025-06-03 2025-10-17 合肥维信诺科技有限公司 显示面板及其制备方法、显示模组及其对位方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117385A1 (en) * 2012-10-26 2014-05-01 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US20140306601A1 (en) * 2013-04-15 2014-10-16 Samsung Display Co., Ltd. Light emitting display device and method of fabricating the same
CN108010953A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 有机发光显示背板及其制备方法、显示装置
CN109309169A (zh) * 2017-07-26 2019-02-05 上海和辉光电有限公司 一种有机发光显示面板及其制作方法
CN109768066A (zh) * 2017-11-09 2019-05-17 上海和辉光电有限公司 一种有机发光显示面板
CN110718578A (zh) * 2019-10-31 2020-01-21 武汉天马微电子有限公司 一种显示面板及其制备方法、显示装置、掩膜板
CN111028692A (zh) * 2019-12-26 2020-04-17 武汉天马微电子有限公司 一种显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103349A (ja) * 2005-09-08 2007-04-19 Seiko Epson Corp 膜パターンの形成方法、有機ｅｌ装置の製造方法、カラーフィルタ基板の製造方法、液晶表示装置の製造方法
KR102269134B1 (ko) * 2014-09-29 2021-06-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치용 증착 마스크
KR102357869B1 (ko) * 2015-09-11 2022-01-28 엘지디스플레이 주식회사 유기발광 표시장치 및 이를 적용한 차량용 조명장치
KR20170034173A (ko) * 2015-09-18 2017-03-28 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102544481B1 (ko) * 2016-04-25 2023-06-19 삼성디스플레이 주식회사 유기 발광 표시 패널 및 유기 발광 표시 패널의 제조 방법
CN108336123B (zh) * 2018-04-04 2021-01-26 京东方科技集团股份有限公司 一种oled基板及其制备方法、显示装置
KR102714931B1 (ko) * 2018-11-30 2024-10-10 삼성디스플레이 주식회사 표시 패널

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117385A1 (en) * 2012-10-26 2014-05-01 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US20140306601A1 (en) * 2013-04-15 2014-10-16 Samsung Display Co., Ltd. Light emitting display device and method of fabricating the same
CN109309169A (zh) * 2017-07-26 2019-02-05 上海和辉光电有限公司 一种有机发光显示面板及其制作方法
CN109768066A (zh) * 2017-11-09 2019-05-17 上海和辉光电有限公司 一种有机发光显示面板
CN108010953A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 有机发光显示背板及其制备方法、显示装置
CN110718578A (zh) * 2019-10-31 2020-01-21 武汉天马微电子有限公司 一种显示面板及其制备方法、显示装置、掩膜板
CN111028692A (zh) * 2019-12-26 2020-04-17 武汉天马微电子有限公司 一种显示面板和显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4152399A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064568A (zh) * 2022-06-14 2022-09-16 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置

Also Published As

Publication number Publication date
EP4152399A4 (en) 2023-06-28
US12279511B2 (en) 2025-04-15
EP4152399A1 (en) 2023-03-22
CN114026695A (zh) 2022-02-08
US20220123068A1 (en) 2022-04-21
US20250204232A1 (en) 2025-06-19
CN114026695B (zh) 2025-09-02

Similar Documents

Publication Publication Date Title
WO2021226788A1 (zh) 显示面板、掩模板、掩模板组件和制作掩模板组件的方法
US12351897B2 (en) Mask and manufacturing method therefor
CN108695361B (zh) Oled显示装置的制造方法、掩模及掩模的设计方法
TWI301904B (en) Method of manufacturing a display by mask alignment
US20040135498A1 (en) Organic electroluminescence panel and method for manufacturing the same
WO2018024040A1 (zh) 掩模板、包含该掩模板的掩模板组件及其制造方法
EP3229285A1 (en) Pixel definition layer and manufacturing method therefor, display panel and display device
TWI282248B (en) Image display equipment and its manufacturing method
US20200243631A1 (en) Display panel, manufacturing method thereof, and display module
JP6963014B2 (ja) 蒸着マスク、表示パネルの製造方法、及び表示パネル
WO2017117999A1 (zh) 金属掩模板及其制作方法
JP2001237073A (ja) 多面取り用メタルマスク及びその製造方法
KR20080055124A (ko) 증착 장치
CN107653436A (zh) 掩膜板及其制作方法、蒸镀方法
WO2019064419A1 (ja) 蒸着マスク及び蒸着マスクの製造方法
US20130137334A1 (en) Film formation apparatus, film formation method, and mask unit to be used for them
CN113016073B (zh) 掩模板及其制作方法、有机发光装置
JP2022009663A (ja) Ｏｌｅｄ表示装置の製造方法、マスク及びマスクの設計方法
JP2005276480A (ja) マスク、マスクの製造方法、薄膜パターンの形成方法、電気光学装置の製造方法および電子機器
WO2021212586A1 (zh) 显示面板及显示面板的制备方法
CN220746072U (zh) 掩模和具有该掩模的掩模组件
WO2019087287A1 (ja) 蒸着マスクおよび表示デバイスの製造方法
CN115948710B (zh) 一种蒸镀掩膜版及其制作方法、蒸镀设备
CN115679254B (zh) 一种掩膜板、显示基板、显示装置
WO2019064418A1 (ja) 蒸着マスク及び蒸着マスクの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20897682

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020897682

Country of ref document: EP

Effective date: 20221212

WWG Wipo information: grant in national office

Ref document number: 17271013

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 202080000707.6

Country of ref document: CN