WO2022005099A1

WO2022005099A1 - 파워모듈 및 그 제조방법

Info

Publication number: WO2022005099A1
Application number: PCT/KR2021/007931
Authority: WO
Inventors: 이지형; 조태호; 여인태; 빈진혁; 박승곤
Original assignee: Amosense Co Ltd
Current assignee: Amosense Co Ltd
Priority date: 2020-07-02
Filing date: 2021-06-24
Publication date: 2022-01-06
Anticipated expiration: 2023-01-02
Also published as: EP4177943A1; US20230326827A1; EP4177943C0; EP4177943A4; US12593690B2; EP4177943B1

Abstract

본 발명은 파워모듈 및 그 제조방법에 관한 것으로, 하부 세라믹기판(200)과 상기 하부 세라믹기판(200)의 상부에 이격되게 배치되며 하면에 반도체 칩(G)이 실장되는 상부 세라믹기판(300)과 일단이 하부 세라믹기판(200)에 접합되고 반대되는 타단이 상기 상부 세라믹기판(300)에 접합되는 스페이서(220,230)와 상기 하부 세라믹기판(200)에 상기 스페이서(220,230)의 일단을 접합하는 제1 접합층(221,231)과 상기 상부 세라믹기판(300)에 상기 스페이서(220,230)의 타단을 접합하는 제2 접합층(223,233)을 포함한다. 본 발명은 하부 세라믹기판과 상부 세라믹기판의 사이에 스페이서를 배치하여 세라믹기판 간의 간격을 일정하게 유지하므로 반도체 칩을 보호하고 방열 효율을 높일 수 있는 이점이 있다.

Description

파워모듈 및 그 제조방법

본 발명은 파워모듈 및 그 제조방법에 관한 것으로, 더욱 상세하게는 고출력 전력 반도체 칩을 적용하여 성능을 개선한 파워모듈 및 그 제조방법에 관한 것이다.

파워모듈은 하이브리드 자동차, 전기차 등의 모터 구동을 위해 고전압 전류를 공급하기 위해 사용된다.

파워모듈 중 양면 냉각 파워모듈은 반도체 칩의 상부와 하부에 각각 기판을 설치하고 그 기판의 외측면에 각각 방열판을 구비한다. 양면 냉각 파워모듈은 단면에 방열판을 구비하는 단면 냉각 파워모듈에 비해 냉각 성능이 우수하여 점차 그 사용이 증가하는 추세이다.

전기차 등에 사용되는 양면 냉각 파워모듈은 두 기판의 사이에 탄화규소(SiC), 질화갈륨(GaN) 등의 전력 반도체 칩이 실장되므로 고전압으로 인해 높은 발열과 주행 중 진동이 발생하기 때문에 이를 해결하기 위해 고강도와 고방열 특성을 동시에 만족시키는 것이 중요하다.

본 발명의 목적은 고강도와 고방열 특성을 가지고, 접합 특성이 우수하며, 전류 경로를 최소화하여 부피를 줄일 수 있으며 효율 및 성능을 향상시킬 수 있는 파워모듈 및 그 제조방법을 제공하는 것이다.

또한, 본 발명의 목적은 상하 복층 구조의 세라믹기판에서 세라믹기판 간의 간격을 일정하게 유지하여 반도체 칩을 보호하고 방열 효율을 높일 수 있도록 한 파워모듈 및 그 제조방법을 제공하는 것이다.

또한, 본 발명의 목적은 상하 복층 구조의 세라믹기판에서 세라믹기판의 사이에 배치되고 세라믹기판 간의 전극 패턴에 직접 접합되어 전기적 연결을 가능하고 방열 효율을 높일 수 있는 파워모듈 및 그 제조방법을 제공하는 것이다.

또한, 본 발명의 목적은 하부 세라믹기판과 상부 세라믹기판의 사이의 간격을 유지하는 스페이서의 접합 신뢰성을 향상시키고, 접합으로 인한 세라믹기판의 열적, 기계적 충격을 개선할 수 있는 파워모듈 및 그 제조방법을 제공하는 것이다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 파워모듈은 하부 세라믹기판과, 하부 세라믹기판의 상부에 이격되게 배치되며 하면에 반도체 칩이 실장되는 상부 세라믹기판과, 일단이 하부 세라믹기판에 접합되고 반대되는 타단이 상부 세라믹기판에 접합되는 스페이서와, 하부 세라믹기판에 스페이서의 일단을 접합하는 제1 접합층과, 상부 세라믹기판에 스페이서의 타단을 접합하는 제2 접합층을 포함한다.

스페이서는 절연 스페이서와 전도성 스페이서 중 하나 이상을 포함한다.

절연 스페이서는 Al₂O₃, ZTA, Si₃N₄, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성된다.

전도성 스페이서는 Cu층, Mo층, CuMo 합금층 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 구조일 수 있다.

제1 접합층은 Ti, Ag, Cu, AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 합금을 포함할 수 있다.

제1 접합층은 솔더로 이루어질 수 있다.

제2 접합층은 솔더로 이루어질 수 있다.

제2 접합층은 Ag 페이스트로 이루어질 수 있다.

Ag 페이스트는 Ag 나노 분말 90~99 중량% 및 바인더 1~10 중량%를 포함할 수 있다.

제2 접합층은 Ti, Ag, Cu, AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 합금을 포함할 수 있다.

파워모듈 제조방법은 하부 세라믹기판을 준비하는 단계와, 상부 세라믹기판을 준비하는 단계와, 스페이서를 준비하는 단계와, 스페이서의 일단에 제1 접합층을 형성하는 단계와, 스페이서의 일단을 제1 접합층을 매개로 상기 하부 세라믹기판의 상면에 접합시키는 단계와, 스페이서의 타단에 제2 접합층을 형성하는 단계와, 스페이서의 타단에 제2 접합층을 매개로 상부 세라믹기판을 접합시키는 단계를 포함한다.

스페이서의 일단에 제1 접합층을 형성하는 단계는 스페이서의 일단에 스퍼터링, 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 Ti층, Ag층, Cu층 및 AgCu층 중 선택된 하나 또는 이들 중 둘 이상의 층을 형성하고, 스페이서의 일단을 상기 제1 접합층을 매개로 상기 하부 세라믹기판의 상면에 접합시키는 단계는 780~950℃ 온도에서 브레이징 접합할 수 있다.

스페이서의 일단에 제1 접합층을 형성하는 단계는 스페이서의 일단에 솔더를 도포하여 상기 제1 접합층을 형성하고, 스페이서의 일단에 상기 제1 접합층을 매개로 상기 하부 세라믹기판을 접합시키는 단계는 200~250℃에서 솔더링을 수행할 수 있다.

스페이서의 타단에 제2 접합층을 형성하는 단계는 스페이서의 타단에 솔더를 도포하여 제2 접합층을 형성하고, 스페이서의 타단에 제2 접합층을 매개로 상부 세라믹기판을 접합시키는 단계는 200~250℃에서 솔더링을 수행할 수 있다.

스페이서의 타단에 제2 접합층을 형성하는 단계는 스페이서의 타단에 Ag 페이스트를 인쇄 또는 코팅하여 제2 접합층을 형성하고, 스페이서의 타단에 제2 접합층을 매개로 상부 세라믹기판을 접합시키는 단계는 200~300℃에서 소결을 수행할 수 있다.

스페이서의 타단에 제2 접합층을 형성하는 단계는 스페이서의 타단에 스퍼터링, 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 Ti층, Ag층, Cu층 및 AgCu층 중 선택된 하나 또는 이들 중 둘 이상의 층을 형성하고, 스페이서의 타단에 제2 접합층을 매개로 상기 상부 세라믹기판을 접합시키는 단계는 780~950℃ 온도에서 브레이징 접합할 수 있다.

스페이서의 타단에 제2 접합층을 매개로 상부 세라믹기판을 접합시키는 단계는 스페이서의 일단을 제1 접합층을 매개로 하부 세라믹기판의 상면에 접합시키는 단계와 동시에 수행할 수 있다.

스페이서를 준비하는 단계는 절연 스페이서와 전도성 스페이서 중 하나 이상을 준비한다.

절연 스페이서는 Al₂O₃, ZTA, Si₃N₄, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성되는 스페이서를 준비할 수 있다.

상기 전도성 스페이서는 CuMo의 상면과 하면에 Cu를 브레이징 접합한 Cu-CuMo-Cu의 3층 구조 스페이서를 준비할 수 있다.

본 발명은 고강도와 고방열 특성을 가지고, 접합 특성이 우수하며, 전류 경로를 최소화하여 부피를 줄일 수 있으며 고속 스위칭에 최적화되어 효율 및 성능을 향상시킬 수 있는 효과가 있다.

또한, 본 발명은 하부 세라믹기판과 상부 세라믹기판의 사이에 절연 스페이서를 배치하여 하부 세라믹기판과 상부 세라믹기판 간의 간격을 일정하게 유지하므로, 상부 세라믹기판과 하부 세라믹기판의 사이에 배치되는 반도체 칩을 보호할 수 있고 방열 효율을 높일 수 있는 효과가 있다.

또한, 본 발명은 절연 스페이서가 하부 세라믹기판에 브레이징 접합되고 상부 세라믹기판에 가열 가압 접합되므로 접합 신뢰성이 우수하고 하부 세라믹기판과 상부 세라믹기판의 사이의 간격을 일정하게 유지하여 반도체 칩을 안정적으로 보호할 수 있으며, 이로 인해 파워모듈의 수명 및 성능을 향상시킬 수 있는 효과가 있다.

또한, 본 발명은 하부 세라믹기판과 상부 세라믹기판의 사이에 전도성 스페이서를 배치하고 전도성 스페이서의 일단과 타단을 하부 세라믹기판과 상부 세라믹기판에 직접 접합하므로 전력 전달 경로 상의 전기적 로스(loss)를 방지하고 하부 세라믹기판과 상부 세라믹기판 간의 간격을 일정하게 유지하여 방열 효율을 높일 수 있는 효과가 있다.

또한, 본 발명은 전도성 스페이서의 일단이 하부 세라믹기판에 브레이징 접합되고 타단이 상부 세라믹기판에 Ag 페이스트로 접합될 수 있어, 반도체 칩에서 발생하는 열을 하부 세라믹기판 또는 상부 세라믹기판으로 빠르게 전달하므로 방열 효율을 높일 수 있는 효과가 있다.

또한, 본 발명은 전도성 스페이서가 하부 세라믹기판에 브레이징 접합되고 상부 세라믹기판에 가열 가압 접합될 수 있어, 접합 신뢰성이 우수하고 하부 세라믹기판과 상부 세라믹기판의 사이의 간격이 일정하게 유지되어 반도체 칩을 안정적으로 보호할 수 있는 효과가 있다.

또한, 본 발명은 한 번의 브레이징 접합 공정으로 하부 세라믹기판과 상부 세라믹기판의 사이에 스페이서를 접합하거나, 한 번의 브레이징 접합 공정과 솔더 또는 Ag 페이스트를 이용한 소결 공정을 통해 하부 세라믹기판과 상부 세라믹기판의 사이에 스페이서를 접합할 수 있다.

이러한 본 발명은 스페이서의 적어도 한 면을 브레이징 접합하므로 접합 신뢰성을 높일 수 있고, 한 번의 브레이징 공정만 수행하므로 세라믹기판의 열적 충격을 개선할 수 있으며, 소결 공정 과정에서 가압하지 않고 접합하므로 세라믹기판의 기계적 충격을 개선하여 세라믹기판이 파손되거나 손상을 방지할 수 있는 효과가 있다.

또한, 본 발명은 스페이서가 하부 세라믹기판과 상부 세라믹기판의 사이에 안정적으로 접합되므로 하부 세라믹기판과 상부 세라믹기판의 사이의 간격이 일정하게 유지되어 전기적 절연과 방열 효율을 높임으로써 반도체 칩을 안정적으로 보호할 수 있는 효과가 있다.

또는, 본 발명은 브레이징 접합 공정 또는 솔더링 공정을 통해 절연 스페이서의 접합 신뢰성을 향상시키되, 접합시 가압하지 않고 접합 신뢰성을 향상시키므로 접합으로 인한 세라믹기판의 열적, 기계적 충격을 개선할 수 있는 효과가 있다.

도 1은 본 발명의 실시예에 의한 파워모듈의 사시도이다.

도 2는 본 발명의 실시예에 의한 파워모듈의 분해 사시도이다.

도 3은 본 발명의 실시예에 의한 파워모듈의 측단면도이다.

도 4는 본 발명의 실시예에 의한 하우징을 보인 사시도이다.

도 5는 본 발명의 실시예에 의한 하부 세라믹기판을 보인 사시도이다.

도 6은 본 발명의 실시예에 의한 하부 세라믹기판의 상면과 하면을 보인 도면이다.

도 7은 본 발명의 실시예에 의한 상부 세라믹기판을 보인 사시도이다.

도 8은 본 발명의 실시예에 의한 상부 세라믹기판의 상면과 하면을 보인 도면이다.

도 9는 본 발명의 실시예에 의한 PCB 기판의 평면도이다.

도 10은 본 발명의 실시예에 의한 상부 세라믹기판에 연결핀이 결합된 상태를 보인 사시도이다.

도 11은 본 발명의 실시예로 상부 세라믹기판과 하부 세라믹기판의 사이에 스페이서를 적용한 모습을 보인 단면도이다.

도 12는 본 발명의 실시예로 상부 세라믹기판과 하부 세라믹기판의 사이에 스페이서를 접합하는 모습을 설명하기 위한 단면도이다.

도 13은 본 발명의 실시예에 의한 제1 변형예로 상부 세라믹기판과 하부 세라믹기판의 사이에 절연 스페이서를 적용한 모습을 보인 단면도이다.

도 14는 본 발명의 실시예에 의한 제2 변형예로 상부 세라믹기판과 하부 세라믹기판의 사이에 전도성 스페이서만 적용한 모습을 보인 단면도이다.

도 15는 본 발명의 실시예에 의한 제3 변형예로 상부 세라믹기판과 하부 세라믹기판의 사이에 비전도성 스페이서 및 전도성 스페이서를 적용한 모습을 보인 단면도이다.

도 16은 본 발명의 실시예에 의한 제3 변형예로 상부 세라믹기판과 하부 세라믹기판의 사이에 비전도성 스페이서 및 전도성 스페이서를 접합하는 모습을 설명하기 위한 단면도이다.

도 17은 본 발명의 실시예로 상부 세라믹기판과 하부 세라믹기판의 사이에 스페이서를 접합하는 모습을 설명하기 위한 단면도이다.

도 18은 본 발명의 다른 실시예로 상부 세라믹기판과 하부 세라믹기판의 사이에 스페이서를 접합하는 모습을 설명하기 위한 단면도이다.

도 19는 본 발명의 또 다른 실시예로 상부 세라믹기판과 하부 세라믹기판의 사이에 절연 스페이서를 접합하는 모습을 설명하기 위한 단면도이다.

도 20는 본 발명의 또 다른 실시예로 상부 세라믹기판과 하부 세라믹기판의 사이에 절연 스페이서를 접합하는 모습을 설명하기 위한 단면도이다.

* 부호의 설명 *

10: 파워모듈 100: 하우징

101: 안내리브 102: 걸림턱

103: 체결공 104: 지지공

200: 하부 세라믹기판 201: 세라믹기재

202,203: 금속층 210: NTC 온도센서

220: 절연 스페이서 230: 전도성 스페이서

221,231: 제1 접합층 223,233: 제2 접합층

250: 접착층 300: 상부 세라믹기판

301: 세라믹기재 302,302: 금속층

310: 커팅부 320: 쓰루홀

330: 비아홀 350: 본딩층

400: PCB 기판 401,402: 안내홈

410: 캐패시터 420: 쓰루홀

500: 방열판 501: 연통공

550: 부착층 610: 제1 단자

620: 제2 단자 630: 지지볼트

700: 버스바 G: 반도체 칩(GaN 칩)

800: 연결핀

이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.

도 1은 본 발명의 실시예에 의한 파워모듈의 사시도이고, 도 2는 본 발명의 실시예에 의한 파워모듈의 분해 사시도이다.

도 1 및 도 2에 도시된 바에 의하면, 본 발명의 실시예에 따른 파워모듈(10)은 하우징(100)에 파워모듈을 이루는 각종 구성품을 수용하여 형성한 패키지 형태의 전자부품이다. 파워모듈(10)은 하우징(100) 안에 기판 및 소자를 배치하여 보호하는 형태로 형성된다.

파워모듈(10)은 다수의 기판 및 다수의 반도체 칩을 포함할 수 있다. 실시예에 따른 파워모듈(10)은 하우징(100), 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400) 및 방열판(500)을 포함한다.

하우징(100)은 중앙에 상하로 개구되는 빈 공간이 형성되며 양측에 제1 단자(610)와 제2 단자(620)가 위치된다. 하우징(100)은 중앙의 빈 공간에 방열판(500), 하부 세라믹기판(200), 상부 세라믹기판(300) 및 PCB 기판(400)이 상하 일정 간격을 두고 순차적으로 적층되며, 양측의 제1 단자(610)와 제2 단자(620)에 외부 단자를 연결하기 위한 지지볼트(630)가 체결된다. 제1 단자(610)와 제2 단자(620)는 전원의 입출력단으로 사용된다.

도 2에 도시된 바에 의하면, 파워모듈(10)은 하우징(100)의 중앙의 빈 공간에 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)이 순차적으로 수용된다. 구체적으로, 하우징(100)의 하면에 방열판(500)이 배치되고, 방열판(500)의 상면에 하부 세라믹기판(200)이 부착되고, 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)이 일정 간격을 두고 배치되며, 상부 세라믹기판(300)의 상부에 PCB 기판(400)이 일정 간격을 두고 배치된다.

하우징(100)에 PCB 기판(400)이 배치된 상태는 PCB 기판(400)의 가장자리에 요입되게 형성된 안내홈(401,402)과 안내홈(401,402)에 대응되게 하우징(100)에 형성된 안내리브(101) 및 걸림턱(102)에 의해 고정될 수 있다. 실시예에 따른 PCB 기판(400)은 가장자리를 둘러 다수 개의 안내홈(401,402)이 형성되고, 이들 중 일부의 안내홈(401)은 하우징(100)의 내측면에 형성된 안내리브(101)가 안내되고 이들 중 나머지 일부의 안내홈(402)은 하우징(100)의 내측면에 형성된 걸림턱(102)이 통과되어 걸어진다.

또는, 하우징(100)의 중앙의 빈 공간에 방열판(500), 하부 세라믹기판(200), 상부 세라믹기판(300)이 수용되고, 그 상면에 PCB 기판(400)이 배치된 상태는 체결볼트(미도시)로 고정될 수도 있다. 그러나, 하우징(100)에 PCB 기판(400)을 안내홈과 걸림턱 구조로 고정하는 것이 체결볼트로 고정하는 경우 대비 조립 시간을 줄이고 조립 공정이 간편하다.

하우징(100)은 네 모서리에 체결공(103)이 형성된다. 체결공(103)은 방열판(500)에 형성된 연통공(501)과 연통된다. 체결공(103)과 연통공(501)을 관통하여 고정볼트(150)가 체결되고, 체결공(103)과 연통공(501)을 관통한 고정볼트(150)의 단부는 방열판(500)의 하면에 배치될 고정지그의 고정공에 체결될 수 있다.

제1 단자(610)와 제2 단자(620)에 버스바(700)가 연결된다. 버스바(700)는 제1 단자(610)와 제2 단자(620)를 상부 세라믹기판(300)과 연결한다. 버스바(700)는 3개가 구비된다. 버스바(700) 중 하나는 제1 단자(610) 중 +단자를 상부 세라믹기판(300)의 제1 전극 패턴(a)과 연결하고, 다른 하나는 제1 단자(610) 중 -단자를 제3 전극 패턴(c)과 연결하며, 나머지 하나는 제2 단자(620)를 제2 전극 패턴(b)과 연결한다. 제1 전극 패턴(a), 제2 전극 패턴(b) 및 제3 전극 패턴(c)은 후술할 도 7 및 도 10을 참조한다.

도 3은 본 발명의 실시예에 의한 파워모듈의 측단면도이다.

도 3에 도시된 바에 의하면, 파워모듈(10)은 하부 세라믹기판(200)과 상부 세라믹기판(300)의 복층 구조이며, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 반도체 칩(G)이 위치된다. 반도체 칩(G)은 GaN(Gallium Nitride) 칩, MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor), JFET(Junction Field Effect Transistor), HEMT(High Electric Mobility Transistor) 중 어느 하나일 수 있으나, 바람직하게는 반도체 칩(G)은 GaN 칩을 사용한다. GaN(Gallium Nitride) 칩(G)은 대전력(300A) 스위치 및 고속(~1MHz) 스위치로 기능하는 반도체 칩이다. GaN 칩은 기존의 실리콘 기반 반도체 칩보다 열에 강하면서 칩의 크기도 줄일 수 있는 장점이 있다.

하부 세라믹기판(200)과 상부 세라믹기판(300)은 반도체 칩(G)으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹기재와 세라믹기재의 적어도 일면에 브레이징 접합된 금속층을 포함하는 세라믹기판으로 형성된다.

세라믹기재는 알루미나(Al₂O₃), AlN, SiN, Si₃N₄ 중 어느 하나인 것을 일 예로 할 수 있다. 금속층은 세라믹기재 상에 브레이징 접합된 금속박으로 반도체 칩(G)을 실장하는 전극 패턴 및 구동소자를 실장하는 전극 패턴으로 각각 형성된다. 예컨데, 금속층은 반도체 칩 또는 주변 부품이 실장될 영역에 전극 패턴으로 형성된다. 금속박은 알루미늄박 또는 동박인 것을 일 예로 한다. 금속박은 세라믹기재 상에 780℃~1100℃로 소성되어 세라믹기재와 브레이징 접합된 것을 일 예로 한다. 이러한 세라믹기판을 AMB 기판이라 한다. 실시예는 AMB 기판을 예로 들어 설명하나 DBC 기판, TPC 기판, DBA 기판을 적용할 수도 있다. 그러나 내구성 및 방열 효율면에서 AMB 기판이 가장 적합하다. 상기한 이유로, 하부 세라믹기판(200)과 상부 세라믹기판(300)은 AMB 기판임을 일 예로 한다.

PCB 기판(400)은 상부 세라믹기판(300)의 상부에 배치된다. 즉, 파워모듈(10)은 하부 세라믹기판(200)과 상부 세라믹기판(300)과 PCB 기판(400)의 3층 구조로 구성된다. 고전력용 제어를 위한 반도체 칩(G)을 상부 세라믹기판(200)과 하부 세라믹기판(300)의 사이에 배치하여 방열 효율을 높이고, 저전력용 제어를 위한 PCB 기판(400)을 최상부에 배치하여 반도체 칩(G)에서 발생하는 열로 인한 PCB 기판(400)의 손상을 방지한다. 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)은 핀으로 연결 또는 고정될 수 있다.

방열판(500)은 하부 세라믹기판(200)의 하부에 배치된다. 방열판(500)은 반도체 칩(G)에서 발생하는 열의 방열을 위한 것이다. 방열판(500)은 소정의 두께를 가지는 사각 플레이트 형상으로 형성된다. 방열판(500)은 하우징(100)과 대응되는 면적으로 형성되며 방열 효율을 높이기 위해 구리 또는 알루미늄 재질로 형성될 수 있다.

이하에서는 본 발명의 파워모듈의 각 구성별 특징을 더욱 상세하게 설명하기로 한다. 파워모듈의 각 구성별 특징을 설명하는 도면에서는 각 구성별 특징을 강조하기 위해 도면을 확대하거나 과장하여 표현한 부분이 있으므로 도 1에 도시된 기본 도면과 일부 일치하지 않는 부분이 있을 수 있다.

도 4는 본 발명의 실시예에 의한 하우징을 보인 사시도이다.

도 4에 도시된 바에 의하면, 하우징(100)은 중앙에 빈 공간이 형성되며, 양단에 제1 단자(610)와 제2 단자(620)가 위치된다. 하우징(100)은 양단에 제1 단자(610)와 제2 단자(620)가 일체로 고정되게 인서트 사출 방식으로 형성될 수 있다.

기존의 파워모듈은 이격된 회로를 연결하기 위해 하우징에 연결핀을 인서트 사출하여 적용하고 있으나, 본 실시예는 하우징(100)의 제조시 연결핀을 제외하여 제조한 형상을 갖는다. 이는 하우징(100)의 내부에 연결핀이 위치하지 않음으로써 형상을 단순화하여 파워모듈의 비틀림 모멘트에 유연성을 향상시킨다.

하우징(100)은 네 모서리에 체결공(103)이 형성된다. 체결공(103)은 방열판(500)에 형성된 연통공(501)과 연통된다. 제1 단자(610)와 제2 단자(620)에는 지지공(104)이 형성된다. 지지공(104)에는 제1 단자(610) 및 제2 단자(620)를 모터 등의 외부 단자와 연결하기 위한 지지볼트(630)가 체결된다(도 10 참조).

하우징(100)은 단열 재질로 형성된다. 하우징(100)은 반도체 칩(G)에서 발생한 열이 하우징(100)을 통해 상부의 PCB 기판(400)에 전달되지 않도록 단열 재질로 형성될 수 있다.

또는 하우징(100)은 방열 플라스틱 재질을 적용할 수 있다. 하우징(100)은 반도체 칩(G)에서 발생한 열이 하우징(100)을 통해 외부로 방열될 수 있도록 방열 플라스틱 재질을 적용할 수 있다. 일 예로, 하우징(100)은 엔지니어링 플라스틱으로 형성될 수 있다. 엔지니어링 플라스틱은 높은 내열성과 뛰어난 강도, 내약품성, 내마모성을 가지며 150℃ 이상에서 장시간 사용 가능하다. 엔지니어링 플라스틱은 폴리아미드, 폴리카보네이트, 폴리에스테르, 변성 폴리페닐렌옥사이드 중 하나의 재료로 된 것일 수 있다.

반도체 칩(G)은 스위치로서 반복 동작을 하는데 그로 인해 하우징(100)은 고온과 온도변화에 스트레스를 받게 되나, 엔지니어링 플라스틱은 고온 안정성이 우수하므로 일반 플라스틱에 비해 고온과 온도변화에 상대적으로 안정적이고 방열 특성도 우수하다.

실시예는 엔지니어링 플라스틱 소재에 알루미늄 또는 구리로 된 단자를 인서트사출 적용하여 하우징(100)을 제조한 것일 수 있다. 엔지니어링 플라스틱 소재로 된 하우징(100)은 열을 전파시켜 외부로 방열시킨다. 하우징(100)은 수지에 고열 전도율 필러를 충전함으로써 일반 엔지니어링 플라스틱 소재보다 열전도성을 더 높일 수 있고 알루미늄에 비해 경량인 고방열 엔지니어링 플라스틱으로 될 수 있다.

또는, 하우징(100)은 엔지니어링 플라스틱 또는 고강도 플라스틱 소재의 내외부에 그래핀 방열코팅재를 도포하여 방열 특성을 가지도록 한 것일 수 있다.

도 3 및 도 5에 도시된 바에 의하면, 하부 세라믹기판(200)은 방열판(500)의 상면에 부착된다. 구체적으로, 하부 세라믹기판(200)은 반도체 칩(G)과 방열판(500)의 사이에 배치된다. 하부 세라믹기판(200)은 반도체 칩(G)에서 발생하는 열을 방열판(500)으로 전달하고, 반도체 칩(G)과 방열판(500)의 사이를 절연하여 쇼트를 방지하는 역할을 한다.

하부 세라믹기판(200)은 방열판(500)의 상면에 솔더링 접합될 수 있다. 방열판(500)은 하우징(100)과 대응되는 면적으로 형성되며 방열 효율을 높이기 위해 구리 재질로 형성될 수 있다. 솔더링 접합을 위한 솔더는 SnAg, SnAgCu 등이 사용될 수 있다.

도 5 및 도 6에 도시된 바에 의하면, 하부 세라믹기판(200)은 세라믹기재(201)와 세라믹기재(201)의 상하면에 브레이징 접합된 금속층(202,203)을 포함한다. 하부 세라믹기판(200)은 세라믹기재(201)의 두께가 0.68t이고, 세라믹기재(201)의 상면과 하면에 형성한 금속층(202,203)의 두께가 0.8t인 것을 일 예로 할 수 있다.

하부 세라믹기판(200)의 상면(200a)의 금속층(202)은 구동소자를 실장하는 전극 패턴일 수 있다. 하부 세라믹기판(200)에 실장되는 구동소자는 NTC 온도센서(210)일 수 있다. NTC 온도센서(210)는 하부 세라믹기판(200)의 상면에 실장된다. NTC 온도센서(210)는 반도체 칩(G)의 발열로 인한 파워모듈 내의 온도 정보를 제공하기 위한 것이다. 하부 세라믹기판(200)의 하면(200b)의 금속층(203)은 방열판(500)에 열전달을 용이하게 하기 위해 하부 세라믹기판(200)의 하면 전체에 형성될 수 있다.

하부 세라믹기판(200)에 절연 스페이서(220)가 접합된다. 절연 스페이서(220)는 하부 세라믹기판(200)의 상면에 접합되며 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정한다.

절연 스페이서(220)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정하여 상부 세라믹기판(300)의 하면에 실장된 반도체 칩(G)에서 발생하는 열의 방열 효율을 높이고, 반도체 칩(G) 간의 간섭을 방지하여 쇼트와 같은 전기적 충격을 방지한다.

절연 스페이서(220)는 하부 세라믹기판(200)의 상면 가장자리를 둘러 소정 간격을 두고 다수 개가 접합된다. 절연 스페이서(220) 간의 간격은 방열 효율을 높이는 공간으로 활용된다. 도면상 절연 스페이서(220)는 하부 세라믹기판(200)을 기준으로 할 때 가장자리를 둘러 배치되며, 일 예로 8개가 일정 간격을 두고 배치된다.

절연 스페이서(220)는 하부 세라믹기판(200)에 일체로 접합된다. 절연 스페이서(220)는 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)을 배치할 때 얼라인을 확인하는 용도로 적용될 수도 있다. 하부 세라믹기판(200)에 절연 스페이서(220)가 접합된 상태에서 그 상부에 반도체 칩(G)이 실장된 상부 세라믹기판(300)을 배치할 때, 절연 스페이서(220)가 상부 세라믹기판(300)의 얼라인을 확인하는 용도로 적용될 수 있다. 또한, 절연 스페이서(220)는 하부 세라믹기판(200)과 상부 세라믹기판(300)을 지지하여 하부 세라믹기판(200)과 상부 세라믹기판(300)의 휨을 방지하는데 기여한다.

절연 스페이서(220)는 하부 세라믹기판(200)에 실장된 칩과 상부 세라믹기판(300)에 실장된 칩 및 부품 간의 절연을 위해 세라믹 소재로 형성될 수 있다. 일 예로, 절연 스페이서는 Al₂O₃, ZTA, Si₃N₄, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성될 수 있다. Al₂O₃, ZTA, Si₃N₄, AlN는 기계적 강도, 내열성이 우수한 절연성 재료이다.

절연 스페이서(220)는 하부 세라믹기판(200)에 브레이징 접합된다. 절연 스페이서(220)를 하부 세라믹기판(200)에 솔더링 접합하면 솔더링 또는 가압 소성시 열적 기계적 충격으로 인해 기판이 파손될 수 있으므로 브레이징 접합한다. 브레이징 접합은 AgCu층과 Ti층을 포함한 브레이징 접합층을 이용할 수 있다. 브레이징을 위한 열처리는 780℃~900℃에서 수행할 수 있다. 브레이징 후, 절연 스페이서(220)는 하부 세라믹기판(200)의 금속층(202)과 일체로 형성된다. 브레이징 접합층의 두께는 0.005mm~0.08mm로 절연 스페이서의 높이에 영향을 미치치 않을 만큼 얇고 접합 강도는 높다.

하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 전도성 스페이서(230)가 설치된다. 전도성 스페이서(230)는 상하 복층 구조의 기판에서 연결핀을 대신하여 전극 패턴 간 전기적 연결을 수행할 수 있다. 전도성 스페이서(230)는 전기적 로스(loss) 및 쇼트(shot)를 방지하면서 기판 간을 직접 연결하고 접합 강도를 높이며 전기적 특성도 개선할 수 있다. 전도성 스페이서(230)는 일단이 브레이징 접합 방식으로 하부 세라믹기판(200)의 전극 패턴에 접합될 수 있다. 또한, 전도성 스페이서(230)는 반대되는 타단이 브레이징 접합 방식 또는 솔더링 접합 방식으로 상부 세라믹기판(300)의 전극 패턴에 접합될 수 있다. 전도성 스페이서(230)는 Cu 또는 Cu+CuMo 합금일 수 있다.

도 7은 본 발명의 실시예에 의한 상부 세라믹기판을 보인 사시도이고, 도 8은 본 발명의 실시예에 의한 상부 세라믹기판의 상면과 하면을 보인 도면이다.

도 7 및 도 8에 도시된 바에 의하면, 상부 세라믹기판(300)은 하부 세라믹기판(200)의 상부에 배치된다.

상부 세라믹기판(300)은 적층 구조의 중간 기판이다. 상부 세라믹기판(300)은 하면에 반도체 칩(G)을 실장하고, 고속 스위칭을 위한 하이 사이드(High Side) 회로와 로우 사이드(Low Side) 회로를 구성한다.

상부 세라믹기판(300)은 세라믹기재(301)와 세라믹기재(301)의 상하면에 브레이징 접합된 금속층(302,303)을 포함한다. 상부 세라믹기판(300)은 세라믹기재의 두께가 0.38t이고 세라믹기재의 상면(300a)과 하면(300b)에 전극 패턴의 두께가 0.3t인 것을 일 예로 한다. 세라믹기판은 상면과 하면의 패턴 두께가 동일해야 브레이징시 틀어지지 않는다.

상부 세라믹기판(300)의 상면의 금속층(302)이 형성하는 전극 패턴은 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)으로 구분된다. 상부 세라믹기판(300)의 하면의 금속층(303)이 형성하는 전극 패턴은 상부 세라믹기판(300)의 상면의 금속층(302)이 형성하는 전극 패턴과 대응된다. 상부 세라믹기판(300)의 상면의 전극 패턴을 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)으로 구분한 것은 고속 스위칭을 위해 하이 사이드(High Side) 회로와 로우 사이드(Low Side) 회로로 분리하기 위함이다.

반도체 칩(G)은 상부 세라믹기판(300)의 하면(300b)에 솔더(Solder), 은 페이스트(Ag Paste) 등의 접착층에 의해 플립칩(flip chip) 형태로 구비된다. 반도체 칩(G)이 상부 세라믹기판(300)의 하면에 플립칩 형태로 구비됨에 따라 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수가 있게 되어, 이에 의해 방열 성능 또한 개선시킬 수 있다.

도 8에 도시된 바와 같이, 반도체 칩(G)은 고속 스위칭을 위해 2개씩 병렬로 연결될 수 있다. 반도체 칩(G)은 2개가 상부 세라믹기판(300)의 전극 패턴 중 제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하는 위치에 배치되고, 나머지 2개가 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하는 위치에 병렬로 배치된다. 일 예로 반도체 칩(G) 하나의 용량은 150A이다. 따라서 반도체 칩(G) 2개를 병렬 연결하여 용량이 300A가 되도록 한다. 반도체 칩(G)은 GaN 칩이다.

반도체 칩(G)을 사용하는 파워모듈의 목적은 고속 스위칭에 있다. 고속 스위칭을 위해서는 Gate drive IC 단자에서 반도체 칩(G)의 Gate 단자 간이 매우 짧은 거리로 연결되는 것이 중요하다. 따라서 반도체 칩(G) 간을 병렬로 연결하여 Gate drive IC와 Gate 단자 간 연결 거리를 최소화한다. 또한, 반도체 칩(G)이 고속으로 스위칭하기 위해서는 반도체 칩(G)의 Gate 단자와 Source 단자가 동일한 간격을 유지하는 것이 중요하다. 이를 위해 반도체 칩(G)과 반도체 칩(G)의 사이의 중심에 연결핀이 연결되도록 Gate 단자와 Source 단자를 배치할 수 있다. Gate 단자와 Source 단자가 동일한 간격을 유지하지 않거나 패턴의 길이가 달라지면 문제가 발생한다.

Gate 단자는 낮은 전압을 이용하여 반도체 칩(G)을 온오프(on/off)시키는 단자이다. Gate 단자는 연결핀을 통해 PCB 기판(400)과 연결될 수 있다. Source 단자는 고전류가 들어오고 나가는 단자이다. 반도체 칩(G)은 Drain 단자를 포함하며, Source 단자와 Drain 단자는 N형과 P형으로 구분되어 전류의 방향을 바꿀 수 있다. Source 단자와 Drain 단자는 반도체 칩(G)을 실장하는 전극 패턴인 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)을 통해 전류의 입출력을 담당한다. Source 단자와 Drain 단자는 전원의 입출력을 담당하는 도 1의 제1 단자(610) 및 제2 단자(620)와 연결된다.

도 1 및 도 8을 참조하면, 도 1에 도시된 제1 단자(610)는 +단자와 -단자를 포함하며, 제1 단자(610)에서 +단자로 유입된 전원은 도 8에 도시된 상부 세라믹기판(300)의 제1 전극 패턴(a), 제1 전극 패턴(a)과 제2 전극 패턴(b)의 사이에 배치된 반도체 칩(G) 및 제2 전극 패턴(b)을 통해 제2 단자(620)로 출력된다. 그리고 도 1에 도시된 제2 단자(620)로 유입된 전원은 도 8에 도시된 제2 전극 패턴(b), 제2 전극 패턴(b)과 제3 전극 패턴(c)의 사이에 배치된 반도체 칩(G) 및 제3 전극 패턴(c)을 통해 제1 단자(610)의 -단자로 출력된다. 예컨데, 제1 단자(610)에서 유입되고 반도체 칩(G)을 통과하여 제2 단자(620)로 출력되는 전원을 하이 사이드(High Side), 제2 단자(620)에서 유입되고 반도체 칩(G)을 통과하여 제1 단자(610)로 출력되는 전원을 로우 사이드(Low Side)가 된다.

도 7에 도시된 바에 의하면, 상부 세라믹기판(300)은 NTC 온도센서(210)에 대응하는 부분에 커팅부(310)가 형성될 수 있다. 하부 세라믹기판(200)의 상면에 NTC 온도센서(210)가 장착된다. NTC 온도센서(210)는 반도체 칩(G)의 발열로 인한 파워모듈 내의 온도 정보를 제공하기 위한 것이다. 그런데 NTC 온도센서(210)의 두께가 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격에 비해 두꺼워 NTC 온도센서(210)와 상부 세라믹기판(300)의 간섭이 발생한다. 이를 해결하기 위해 NTC 온도센서(210)와 간섭되는 부분의 상부 세라믹기판(300)을 커팅하여 커팅부(310)를 형성한다.

커팅부(310)를 통해 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이 공간에 몰딩을 위한 실리콘액 또는 에폭시를 주입할 수 있다. 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이를 절연하기 위해 실리콘액 또는 에폭시를 주입해야 한다. 상부 세라믹기판(300)과 하부 세라믹기판(200)에 실리콘액 또는 에폭시를 주입하기 위해 상부 세라믹기판(300)의 한쪽면을 커팅하여 커팅부(310)를 형성할 수 있으며, 커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에 형성하여 상부 세라믹기판(300)과 NTC 온도센서(210)의 간섭도 방지할 수 있다. 실리콘액 또는 에폭시는 반도체 칩(G)의 보호, 진동의 완화 및 절연의 목적으로 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 공간과 상부 세라믹기판(300)과 PCB 기판(400) 사이의 공간에 충진할 수 있다.

상부 세라믹기판(300)에 쓰루홀(Through Hole)(320)이 형성된다. 쓰루홀(320)은 상하 복층의 기판 구조에서 상부 세라믹기판(300)에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하고, 하부 세라믹기판(200)에 실장된 NTC 온도센서(210)를 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하기 위한 것이다.

쓰루홀(320)은 반도체 칩이 설치되는 위치에 2개씩 8개가 형성되고, NTC 온도센서가 설치되는 위치에 2개가 설치되어 총 10개가 형성될 수 있다. 또한, 쓰루홀(320)은 상부 세라믹기판(300)에서 제1 전극 패턴(a)과 제3 전극 패턴(c)이 형성된 부분에 다수 개가 형성될 수 있다.

제1 전극 패턴(a)에 형성된 다수 개의 쓰루홀(320)은 상부 세라믹기판(300)의 상면의 제1 전극 패턴(a)으로 유입된 전류가 상부 세라믹기판(300)의 하면에 형성된 제1 전극 패턴(a)으로 이동하고 반도체 칩(G)으로 유입되도록 한다. 제3 전극 패턴(c)에 형성된 다수 개의 쓰루홀(320)은 반도체 칩(G)으로 유입된 전류가 상부 세라믹기판(300)의 하면의 제3 전극 패턴(c)을 통해 상부 세라믹기판(300)의 상면의 제3 전극 패턴(c)으로 이동하도록 한다.

쓰루홀(320)의 직경은 0.5mm~5.0mm일 수 있다. 쓰루홀(320)에는 연결핀이 설치되어 PCB 기판의 전극 패턴과 연결되고 이를 통해 PCB 기판(400)에 실장되는 구동소자와 연결될 수 있다. 상하 복층의 기판 구조에서 쓰루홀(320) 및 쓰루홀(320)에 설치되는 연결핀을 통한 전극 패턴 간 연결은 최단 거리 연결을 통해 다양한 출력 손실을 제거하여 파워모듈의 크기에 따른 제약을 개선하는데 기여할 수 있다.

상부 세라믹기판(300)의 전극 패턴에는 복수 개의 비아홀(330)이 형성될 수 있다. 비아홀(330)은 기판 면적 대비 최소 50% 이상 가공될 수 있다. 상술한 비아홀(330)의 면적은 기판 면적 대비 최소 50% 이상 적용되는 예로 들어 설명하였으나, 이에 한정되는 것은 아니며 50% 이하로 가공될 수도 있다.

일 예로 제1 전극 패턴(a)에는 152개의 비아홀이 형성되고 제2 전극 패턴(b)에는 207개의 비아홀이 형성되고 제3 전극 패턴(c)에는 154개의 비아홀이 형성될 수 있다. 각 전극 패턴에 형성되는 복수 개의 비아홀(330)은 대전류 통전 및 대전류 분산을 위한 것이다. 하나의 슬롯 형태로 상부 세라믹기판(300)의 상면의 전극 패턴과 하면의 전극 패턴을 도통시키면 한쪽으로만 고전류가 흘러 쇼트, 과열 등의 문제가 발생할 수 있다.

비아홀(330)에는 전도성 물질이 충진된다. 전도성 물질은 Ag 또는 Ag 합금일 수 있다. Ag 합금은 Ag-Pd 페이스트일 수 있다. 비아홀(330)에 충진된 전도성 물질은 상부 세라믹기판(300)의 상면의 전극 패턴과 하면의 전극 패턴을 전기적으로 연결한다. 비아홀(330)은 레이저 가공하여 형성할 수 있다. 비아홀(330)은 도 8의 확대도에서 확인할 수 있다.

도 9는 본 발명의 실시예에 의한 PCB 기판의 평면도이다.

도 9에 도시된 바에 의하면, PCB 기판(400)은 반도체 칩(G)을 스위칭하거나 NTC 온도센서(도 7의 도면부호 210)가 감지한 정보를 이용하여 GaN 칩(반도체 칩)을 스위칭하기 위한 구동소자가 실장된다. 구동소자는 Gate Drive IC를 포함한다.

PCB 기판(400)은 상면에 캐패시터(410)가 장착된다. 캐패시터(410)는 상부 세라믹기판(300)의 제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하도록 배치된 반도체 칩(G)과 상부 세라믹기판(300)의 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하도록 배치된 반도체 칩(G)의 사이에 해당하는 위치인 PCB 기판(400)의 상면에 장착된다.

반도체 칩(G)의 사이에 해당하는 위치인 PCB 기판(400)의 상면에 캐패시터(410)가 장착되면, 연결핀(도 10의 도면부호 800)을 이용하여 반도체 칩(G)과 Drive IC 회로를 최단거리로 연결할 수 있으므로 고속 스위칭에 보다 유리하다. 일 예로, 캐패시터(410)는 용량을 맞추기 위해 10개가 병렬로 연결될 수 있다. 입력단에 디커플링용도로 2.5㎌ 이상을 확보하기 위해서는 고전압의 캐패시터 10개를 연결하여 용량을 확보해야 한다. Gate Drive IC 회로는 High side gate drive IC와 Low side gate drive IC를 포함한다.

도 10에 도시된 바에 의하면, 연결핀(800)은 상부 세라믹기판(300)에서 반도체 칩(G)과 인접한 위치에 형성된 쓰루홀(Through Hole)(도 7의 도면부호 320)에 끼워진다. 반도체 칩(G)과 인접한 위치에 형성된 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(도 9의 도면부호 400)에 대응된 위치에 형성된 쓰루홀(420)에 끼워져 반도체 칩(G)을 실장하는 게이트(Gate) 단자와 PCB 기판(400)의 전극 패턴을 연결할 수 있다.

또한, 연결핀(800)은 상부 세라믹기판(300)에서 NTC 온도센서(210)와 인접하는 위치에 형성된 쓰루홀(320)에 끼워진다. NTC 온도센서(210)와 인접하는 위치에 형성된 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(400)에 대응되는 위치에 형성된 쓰루홀(420)에 끼워져 NTC 온도센서(210)의 단자와 PCB 기판(400)의 전극 패턴을 연결할 수 있다.

또한, 연결핀(800)은 상부 세라믹기판(300)에서 제1 전극 패턴(a)과 제3 전극 패턴(c)에 일렬로 형성된 다수 개의 쓰루홀(320)에 끼워진다. 제1 전극 패턴(a)과 제3 전극 패턴(c)에 형성된 다수 개의 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(400)에 대응된 위치에 형성된 쓰루홀(420)에 끼워져 반도체 칩(G)을 PCB 기판(400)의 캐패시터(410)와 연결할 수 있다.

연결핀(800)은 상부 세라믹기판(300)에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하여 다양한 출력 손실을 제거하고 고속 스위칭이 가능하게 한다.

도 11에 도시된 바에 의하면, 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)이 배치된다. 상부 세라믹기판(300)의 하면에는 반도체 칩(G)이 실장되며, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에는 스페이서(220,230)가 설치된다.

반도체 칩(G)은 플립칩 본딩으로 상부 세라믹기판(300)의 하면에 접합된다. 플립칩 본딩은 전력 전달 경로(pass)를 짧게하여 전력 전달 경로 상의 저항에 의한 전기적 손실과 부하를 개선하므로 고속 스위칭에 유리하다. 반도체 칩(G)은 상면의 표면 전극이 상부 세라믹기판(300)에 본딩층(350)으로 접합되고 하면이 하부 세라믹기판(200)에 접착층(250)을 접합될 수 있다. 본딩층(350)을 솔더로 이루어지고 접착층(250)은 솔더 또는 Ag 페이스트로 이루어질 수 있다.

반도체 칩(G)은 Si, SiC 및 GaN 칩을 사용할 수 있다. 상부 세라믹기판(300)과 하부 세라믹기판(200)은 반도체 칩(G)으로부터 발생하는 열의 방열 효율을 높일 수 있도록 AMB 기판을 사용할 수 있다. 실시예의 AMB 기판은 세라믹기재(201,301)와 세라믹기재(201,301)의 상면과 하면에 브레이징 접합된 금속층(202,203,301,303)을 포함하는 세라믹기판이다.

하부 세라믹기판(200)의 하면은 부착층(550)을 매개로 방열판(500)이 접합된다. 하부 세라믹기판(200)은 반도체 칩(G)과 접하여 반도체 칩(G)에서 발생하는 열을 방열판(500)으로 전달하고 반도체 칩(G)과 방열판(500)의 사이를 절연하여 쇼트를 방지한다. 부착층(550)은 솔더 또는 Ag 페이스트로 이루어질 수 있다.

스페이서(220,230)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격을 유지하기 위해 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 배치된다. 스페이서(220,230)는 하부 세라믹기판(200)의 상면에 접합되며 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정한다.

스페이서(220,230)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정하여 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 배치된 반도체 칩(G)에서 발생하는 열의 방열 효율을 높인다. 스페이서(220,230)는 절연 스페이서(220)와 전도성 스페이서(230)를 포함한다.

절연 스페이서(220)는 비전도성 스페이서이다. 절연 스페이서(220)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격을 일정하게 유지하기 위해 사용한다.

절연 스페이서(220)는 하부 세라믹기판(200)의 상면에 일정 간격을 두고 다수 개가 접합되어 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격을 일정하게 유지시킬 수 있다. 절연 스페이서(220)는 무게, 충격 등으로부터 반도체 칩(G)을 보호하고, 반도체 칩(G)과 주위를 절연하여 쇼트 등을 방지함으로써 파워모듈의 수명 향상과 성능 향상에 기여한다. 절연 스페이서(220)는 하부 세라믹기판(200)의 상면에 가장자리를 둘러 다수 개가 접합될 수 있다.

절연 스페이서(220)는 세라믹 소재로 이루어진다. 절연 스페이서(220)는 Al₂O₃, ZTA, Si₃N₄, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성될 수 있다.

절연 스페이서(220)는 일단이 하부 세라믹기판(200)의 상면에 브레이징 접합된다. 절연 스페이서(220)의 일단을 하부 세라믹기판(200)에 브레이징 접합하는 제1 접합층(221)을 포함한다. 제1 접합층(221)은 Ag, Cu, AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 구조일 수 있다. Ag, Cu 및 AgCu 합금은 열전도도가 높아 반도체 칩(G)에서 발생된 열을 하부 세라믹기판(200)으로 전달하여 열 방출을 용이하게 한다.

제1 접합층(221)은 1㎛ 이상 10㎛ 이하의 두께로 형성할 수 있다. 제1 접합층(231)은 다층 구조의 박막으로 형성할 수 있다. 일 예로, 제1 접합층(221)은 Ag층과 Ag층 상에 형성된 Cu층을 포함할 수 있다. Ag층의 두께는 7㎛이고, Cu층의 두께는 3㎛일 수 있다. 제1 접합층(221)은 페이스트(paste) 인쇄, 박막 포일(foil) 부착 등의 방법으로 절연 스페이서(220)의 일단에 형성하고, 하부 세라믹기판(200)의 상면에 브레이징 접합될 수 있다.

제1 접합층(221)은 Ti를 더 포함한다. Ti는 젖음성이 좋아 Ag, Cu, AgCu 중 선택된 하나와 하부 세라믹기판(200)과의 부착력을 높인다. Ti는 절연 스페이서(220)의 일단에 스퍼터링에 의해 형성된다. 브레이징 접합은 780~900℃에서 수행할 수 있다. 제1 접합층(221)은 두께가 0.005mm~0.08mm로, 절연 스페이서(220)의 높이에 영향을 미치지 않을 만큼 얇고 접합 강도는 높다.

절연 스페이서(220)는 일단이 하부 세라믹기판(200)에 브레이징 접합된 다음 타단이 상부 세라믹기판(300)에 제2 접합층(223)으로 접합된다.

제2 접합층(223)은 솔더 또는 Ag 페이스트로 이루어진다. 절연 스페이서(220)의 일단과 타단을 하부 세라믹기판(200)과 상부 세라믹기판(300)에 브레이징 접합하면 2번의 브레이징 공정을 수행해야 한다. 그리고 브레이징 공정을 2번 수행하면 하부 세라믹기판(200)의 휨이 발생할 수 있다. 따라서, 절연 스페이서(220)의 타단은 상부 세라믹기판(300)에 솔더 또는 Ag 페이스트로 접합한다.

솔더는 접합 강도가 높고 고온 신뢰성이 우수한 SnPb계, SnAg계, SnAgCu계, Cu계 솔더 페이스트로 이루어질 수 있다.

Ag 페이스트는 솔더에 비해 고온 신뢰성이 더 우수하고 열전도도가 높다. Ag 페이스트는 열전도도가 높도록 Ag 분말 90~99 중량%와 바인더 1~10 중량%를 포함하는 것이 바람직하다. Ag 분말은 나노입자인 것이 바람직하다. 나노입자의 Ag 분말은 높은 표면적으로 인해 접합밀도가 높고 열전도도가 높다.

제2 접합층(223)은 페이스트(paste) 인쇄, 박막 포일(foil) 부착 등의 방법으로 절연 스페이서(220)의 타단에 형성하고, 상부 세라믹기판(300)의 하면에 가열 가압 접합될 수 있다. 솔더를 이용한 가열 가압 접합은 약 200℃에서 수행하고 Ag 페이스트를 이용한 가열 가압 접합은 약 270℃에서 수행할 수 있다.

전도성 스페이서(230)는 인터커넥션 스페이서(CQC) 이다. 전도성 스페이서(230)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 전기가 통해야 할 경우 사용한다. 전도성 스페이서(230)는 전도성 금속블록형태로 이루어지거나 사출물의 외면에 전도성 금속이 코팅된 블록형태로 이루어질 수 있다.

전도성 스페이서(230)는 일단이 하부 세라믹기판(200)에 접합되고 반대되는 타단이 상부 세라믹기판(300)에 접합된다. 전도성 스페이서(230)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 배치되어, 하부 세라믹기판(200)과 상부 세라믹기판(300)을 직접 전기적으로 연결하고 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격을 유지시킨다. 전도성 스페이서(230)는 하부 세라믹기판(200)과 상부 세라믹기판(300)을 직접 연결함으로써 접합 강도를 높이고 전기적 특성을 개선할 수 있다.

전도성 스페이서(230)는 반도체 칩(G)과 근접한 위치에 하나 이상을 배치하여 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 평행 부담을 줄일 수 있다.

전도성 스페이서(230)는 Cu층, Mo층, CuMo 합금층 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 구조일 수 있다. 일 예로, 전도성 스페이서는 Cu-CuMo-Cu의 3층 구조일 수 있다. Cu-CuMo-Cu의 3층 구조는 열전도도가 높아 방열에 유리하고 저열팽창계수를 가져 고온에서 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격을 안정적으로 유지할 수 있다. 전도성 스페이서(230)는 일단이 하부 세라믹기판(200)의 상면에 브레이징 접합된다.

전도성 스페이서(230)의 일단을 하부 세라믹기판(200)에 브레이징 접합하는 제1 접합층(231)을 포함한다.

제1 접합층(231)은 Ag, Cu, AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 구조일 수 있다. Ag, Cu 및 AgCu 합금은 열전도도가 높아 반도체 칩(G)에서 발생된 열을 하부 세라믹기판(200)으로 전달하여 열 방출을 용이하게 한다.

제1 접합층(231)은 1㎛ 이상 10㎛ 이하의 두께로 형성할 수 있다. 제1 접합층(231)은 다층 구조의 박막으로 형성할 수 있다. 일 예로, 제1 접합층(231)은 Ag층과 Ag층 상에 형성된 Cu층을 포함할 수 있다. Ag층의 두께는 7㎛이고, Cu층의 두께는 3㎛일 수 있다. 제1 접합층(231)은 페이스트(paste) 인쇄, 박막 포일(foil) 부착 등의 방법으로 전도성 스페이서(230)의 일단에 형성하고, 하부 세라믹기판(200)의 상면에 브레이징 접합될 수 있다.

제1 접합층(231)은 Ti를 더 포함한다. Ti는 젖음성이 좋아 Ag, Cu, AgCu 중 선택된 하나와 하부 세라믹기판(200)과의 부착력을 높인다. 브레이징 접합은 780~900℃에서 수행할 수 있다. 제1 접합층(231)은 두께가 0.005mm~0.08mm로, 전도성 스페이서(230)의 높이에 영향을 미치지 않을 만큼 얇고 접합 강도는 높다.

전도성 스페이서(230)는 일단이 하부 세라믹기판(200)에 브레이징 접합된 다음 타단이 상부 세라믹기판(300)에 제2 접합층(233)으로 접합된다.

제2 접합층(233)은 솔더 또는 Ag 페이스트로 이루어진다. 전도성 스페이서(230)의 일단과 타단을 하부 세라믹기판(200)과 상부 세라믹기판(300)에 브레이징 접합하면 2번의 브레이징 공정을 수행해야 한다. 그리고 브레이징 공정을 2번 수행하면 하부 세라믹기판(200)의 휨이 발생할 수 있다. 따라서, 전도성 스페이서(230)의 타단은 상부 세라믹기판(300)에 솔더 또는 Ag 페이스트로 접합한다.

제2 접합층(233)은 페이스트(paste) 인쇄, 박막 포일(foil) 부착 등의 방법으로 전도성 스페이서(230)의 타단에 형성하고, 상부 세라믹기판(300)의 하면에 가열 가압 접합될 수 있다. 솔더를 이용한 가열 가압 접합은 약 200℃에서 수행하고 Ag 페이스트를 이용한 가열 가압 접합은 약 270℃에서 수행할 수 있다.

도 12에 도시된 바에 의하면, 절연 스페이서(220)와 전도성 스페이서(230)의 일단에 제1 접합층(221,231)을 형성하고, 제1 접합층(221,231)을 매개로 절연 스페이서(220)와 전도성 스페이서(230)를 하부 세라믹기판(200)의 상면에 브레이징 접합한다. 일 예로, 제1 접합층(221,231)은 Ti층, Ag층 및 Cu층을 포함하며, 브레이징 접합 후 그 경계가 모호할 수 있다. 브레이징 접합은 780~900℃에서 수행할 수 있다.

다음으로, 하부 세라믹기판(200)에 브라이징 접합된 절연 스페이서(220)와 전도성 스페이서(230)의 타단에 제2 접합층(223,233)을 형성한다. 제2 접합층(223,233)은 솔더 또는 Ag 페이스트일 수 있다.

절연 스페이서(220)와 전도성 스페이서(230)의 타단에 제2 접합층(223,233)이 형성되면, 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)을 배치한다.

다음으로, 상부 세라믹기판(300)을 하부 세라믹기판(200)의 방향으로 가압 가열한다. 솔더를 이용한 가열 가압 접합은 약 200℃에서 수행하고 Ag 페이스트를 이용한 가열 가압 접합은 약 270℃에서 수행할 수 있다. 그러면, 절연 스페이서(220)와 전도성 스페이서(230)의 타단에 상부 세라믹기판(300)이 접합되고, 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)이 이격되게 배치된다.

하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 설치되는 절연 스페이서(220)와 전도성 스페이서(230)는 반도체 칩(G)을 보호하고 쇼트(shot)를 방지한다. 또한, 전도성 스페이서(230)의 경우 하부 세라믹기판(200)과 상부 세라믹기판(300)을 직접 연결하여 전기적 로스(loss)를 방지하고 방열 효율을 높인다.

상술한 실시예는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 절연 스페이서(220)와 전도성 스페이서(230)를 모두 설치하는 것을 예로 들어 설명하였으나, 필요에 따라 절연 스페이서(220) 또는 전도성 스페이서(230)만 설치할 수도 있다. 또한, 도 12에 도시된 제1 접합층(221,231)과 전도성 스페이서(230)의 구조는 일 예를 도시한 것일 뿐 제1 접합층(221,231)과 전도성 스페이서(230)의 구조가 도 12에 도시된 구조에 한정되는 것은 아니다.

도 13에 도시된 바에 의하면, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 절연 스페이서(220)만 설치할 수 있다. 절연 스페이서(220)는 상하 복층 구조의 세라믹기판(200,300)에서 세라믹기판(200,300) 간의 간격을 일정하게 유지하여 외부 하중 및 충격으로부터 반도체 칩(G)을 보호하고 주위의 전기적 절연을 통하여 쇼트 등을 방지할 수 있다.

도 14에 도시된 바에 의하면, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 전도성 스페이서(230)만 설치할 수도 있다. 전도성 스페이서(230)는 상하 복층 구조의 세라믹기판(200,300)에서 세라믹기판(200,300) 간의 전극 패턴에 직접 접합되어 전기적 연결을 가능하게 하고 방열 효율을 높일 수 있다.

도 15는 본 발명의 실시예에 의한 제3 변형예로 상부 세라믹기판과 하부 세라믹기판의 사이에 비전도성 스페이서 및 전도성 스페이서를 적용한 모습을 보인 단면도이다. 도 15는 비전도성 스페이서 및 전도성 스페이서가 상부 세라믹기판과 하부 세라믹기판의 사이에 접합된 모습을 설명하기 위해 구성들을 실제와 달리 과장되게 표현하였다.

도 15에 도시된 바에 의하면, 절연 스페이서(220)는 세라믹 재질로 이루어지고, 전도성 스페이서(230)는 Cu 또는 Cu+CuMo 합금일 수 있다.

절연 스페이서(220)와 전도성 스페이서(230)는 일단이 하부 세라믹기판(200)의 상면에 브레이징 접합되고, 타단이 상부 세라믹기판(300)의 하면에 제2 접합층(231,233)을 매개로 접합된다.

절연 스페이서(220)는 하부 세라믹기판(200)의 가장자리를 따라 일정 간격을 두고 다수 개를 접합하여 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이가 평행하게 일정 간격을 유지하도록 한다. 전도성 스페이서(230)는 반도체 칩(G)과 근접한 위치에 다수 개를 배치하여 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이의 평행 부담을 줄인다.

제2 접합층(223,233)은 고방열의 접합층이다. 고방열의 접합층은 전도성 고방열 페이스트를 사용하여 반도체 칩(G)에서 발생하는 열을 상부 세라믹기판(300)으로 열 확산이 용이하도록 한다. 반도체 칩(G)에서 발생하는 열을 제2 접합층(223,233)을 통하여 상부 세라믹기판(300)으로 열 확산이 용이하도록 하여 방열 효율을 높일 수 있다.

절연 스페이서(220)와 전도성 스페이서(230)의 타단을 상부 세라믹기판(300)에 브레이징 접합할 수도 있다. 그러나, 2번 브레이징시 세라믹기판의 휨이 발생할 수 있으므로 절연 스페이서(220)와 전도성 스페이서(230)의 타단은 상부 세라믹기판(300)에 제2 접합층(223,233)으로 가열 가압 접합하는 것이 바람직하다.

제2 접합층(223,233)을 형성하는 전도성 고방열 페이스트는 Ag 페이스트일 수 있다. Ag 페이스트는 Ag 분말 90~99 중량% 및 바인더 1~10 중량%를 포함하는 Ag 소결 페이스트인 것이 바람직하다. Ag 페이스트는 Ag 분말의 함량을 높여 열전도성을 높일 수 있다. Ag 소결 페이스트는 200~300℃ 범위에서 소결되고 접합 밀도를 높여 접합 강성과 높은 열전도율을 확보할 수 있으며 전도성을 갖는다.

한편, 반도체 칩(G)은 상면의 표면 전극이 상부 세라믹기판(300)에 본딩층(350)으로 접합되고, 하면이 하부 세라믹기판(200)에 접착층(250)으로 접합된다.

본딩층(350)은 솔더로 이루어질 수 있다. 솔더는 접합 강도가 높고 고온 신뢰성이 우수한 SnPb계, SnAg계, SnAgCu계, Cu계 솔더 페이스트가 사용될 수 있다.

접착층(250)은 솔더 또는 Ag 페이스트로 이루어질 수 있다. Ag 페이스트는 고방열 페이스트는 Ag 페이스트일 수 있다. Ag 페이스트는 솔더에 비해 고온 신뢰성이 더 우수하고 열전도도가 높다. Ag 페이스트는 열전도도를 더 높이기 위해 Ag 나노 분말 페이스트가 사용될 수 있다. Ag 나노 분말 페이스트는 높은 표면적으로 인해 접합 밀도가 높고 열전도도가 높다. 또는 Ag 페이스트는 Ag 분말 90~99 중량% 및 바인더 1~10 중량%를 포함하는 Ag 소결 페이스트가 사용될 수 있다.

절연 스페이서(220)와 전도성 스페이서(230)를 상부 세라믹기판(300)에 접합하는 제2 접합층(223,233)과 반도체 칩(G)을 하부 세라믹기판(200)에 접합하는 접착층(250)에 고방열 Ag 페이스트를 적용하면, 반도체 칩(G)에서 발생하는 열을 상부 세라믹기판(300)과 하부 세라믹기판(200)으로 열 확산을 용이하게 하여 방열 효율을 높일 수 있다.

방열판(500)은 하부 세라믹기판(200)의 하면에 접합된다. 하부 세라믹기판(200)의 하면과 방열판(500)의 상면을 접합하는 부착층(550)을 더 포함한다. 부착층(550)은 솔더 또는 Ag 페이스트로 이루어질 수 있다.

솔더는 접합 강도가 높고 고온 신뢰성이 우수한 SnPb계, SnAg계, SnAgCu계, Cu계 솔더 페이스트가 사용될 수 있다. Ag 페이스트는 솔더에 비해 고온 신뢰성이 더 우수하고 열전도도가 높다. Ag 페이스트는 열전도도를 더 높이기 위해 Ag 나노 페이스트가 사용될 수 있다.

하부 세라믹기판(200)과 상부 세라믹기판(300)은 세라믹기재(201,301)와 세라믹기재(201,301)의 상면과 하면에 금속층(202,203,302,303)이 형성된 구조를 갖는다. 하부 세라믹기판(200)의 금속층(202,203)과 상부 세라믹기판(300)의 금속층(302,303)은 전기 전도성이 있고 높은 열전도도를 가지는 금속으로 이루어질 수 있으며, 일 예로 구리 또는 구리합금 재질로 형성될 수 있다. 방열판(500)은 방열 효율이 높은 금속으로 이루어질 수 있으며, 일 예로 구리, 구리합금 및 알루미늄 재질로 이루어질 수 있다.

도 16은 본 발명의 실시예에 의한 제3 변형예로 상부 세라믹기판과 하부 세라믹기판의 사이에 비전도성 스페이서 및 전도성 스페이서를 접합하는 모습을 설명하기 위한 단면도이다. 도 16은 비전도성 스페이서 및 전도성 스페이서가 상부 세라믹기판과 하부 세라믹기판의 사이에 접합되는 모습을 설명하기 위해 구성들을 실제와 달리 과장되게 표현하였다.

도 16에 도시된 바에 의하면, 상술한 본 발명은 방열판(500)에 하부 세라믹기판(200)을 접합하고, 하부 세라믹기판(200)에 절연 스페이서(220)와 전도성 스페이서(230)를 브레이징 접합한 다음, 반도체 칩(G)이 접합된 상부 세라믹기판(300)을 하부 세라믹기판(200)의 상부에 배치한다. 이 상태에서, 하부 세라믹기판(200)에 접합된 절연 스페이서(220)와 전도성 스페이서(230)의 타단에 제2 접합층(223,233)을 형성하고, 상부 세라믹기판(300)에 접합된 반도체 칩(G)의 하면에 접착층(250)을 형성한 다음, 상부 세라믹기판(300)을 하부 세라믹기판(200)의 방향으로 가압 가열하여 하부 세라믹기판(200)에 상부 세라믹기판(300)을 이격되게 고정할 수 있다.

상술한 본 발명은 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이에 절연 스페이서(220) 또는 전도성 스페이서(230)를 적용함으로써 절연 또는 전기 전도성을 가지도록 할 수 있다.

하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 전도성 스페이서(230)를 적용하는 경우, 제2 접합층(223,233)과 접착층(250)에 Ag 페이스트를 적용하여 전도성 고방열 특성을 가지도록 할 수 있다. 또는, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 절연 스페이서(220)를 적용하는 경우, 제2 접합층(223,233)과 접착층(250)에 Ag 페이스트를 적용하여 고방열 특성을 가지도록 할 수 있다. 또는, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 절연 스페이서(220)를 적용하는 경우, 제2 접합층(223,233)에 Ag 페이스트를 적용하고 접착층(250)에 솔더를 적용할 수도 있다.

솔더를 이용한 가압 접합은 약 200℃에서 수행하고 Ag 페이스트를 이용한 가압 가열 접합은 270℃ 이상에서 수행할 수 있다.

한편, 하부 세라믹기판과 상부 세라믹기판에 스페이서의 접합 신뢰성을 향상시키고, 접합으로 인한 세라믹기판의 열적, 기계적 충격을 개선할 수 있는 파워모듈 제조방법을 설명한다.

도 17에 도시된 바에 의하면, 파워모듈 제조방법은 하부 세라믹기판을 준비하는 단계와, 상부 세라믹기판을 준비하는 단계와, 스페이서를 준비하는 단계와, 스페이서(220,230)의 일단에 제1 접합층(221,231)을 형성하는 단계와, 스페이서(220,230)의 일단을 제1 접합층(221,231)을 매개로 하부 세라믹기판(200)의 상면에 접합시키는 단계와 스페이서(220,230)의 타단에 제2 접합층(223,233)을 형성하는 단계와, 스페이서(220,230)의 타단에 제2 접합층(223,233)을 매개로 상부 세라믹기판(300)을 접합시키는 단계를 포함한다.

하부 세라믹기판을 준비하는 단계는, 세라믹기재(201)의 적어도 일면에 금속층(202,203)이 브레이징 접합된 세라믹기판을 준비한다. 일 예로 AMB 기판을 준비할 수 있다. 금속층(202,203)은 동박일 수 있다. 스페이서를 준비하는 단계는, 절연 스페이서(220)와 전도성 스페이서(230)를 준비할 수 있다.

절연 스페이서(220)는 Al₂O₃, ZTA, Si₃N₄, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성되는 스페이서를 준비할 수 있다. 전도성 스페이서(230)는 CuMo의 상면과 하면에 Cu를 브레이징 접합한 Cu-CuMo-Cu의 3층 구조 스페이서 또는 Mo의 상면과 하면에 Cu를 브레이징 접합한 Cu-Mo-Cu의 3층 구조 스페이서를 준비할 수 있다.

상부 세라믹기판을 준비하는 단계는, 세라믹기재(301)의 적어도 일면에 금속층(302,303)이 브레이징 접합된 세라믹기판을 준비한다. 일 예로 AMB 기판을 준비할 수 있다. 금속층(302,303)은 동박일 수 있다.

스페이서의 일단에 제1 접합층을 형성하는 단계는. 스페이서(220,230)의 일단에 스퍼터링, 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 Ti층, Ag층, Cu층 및 AgCu층 중 선택된 하나 또는 이들 중 둘 이상의 층을 형성할 수 있다. 일 예로, 스페이서(220,230)의 일단에 시드층으로서 Ti층을 형성하고 Ti층 상에 스퍼터링 방법으로 Ag층과 Cu층을 형성하여 Ti층-Ag층-Cu층으로 구성되는 제1 접합층(221,231)을 스페이서(220,230)의 일단에 형성할 수 있다.

스페이서의 일단을 제1 접합층을 매개로 하부 세라믹기판의 상면에 접합시키는 단계는, 780~950℃ 온도에서 브레이징 접합할 수 있다. 브레이징 접합은 진공 또는 불활성 분위기에서 진행됨이 바람직하다. 780~950℃ 온도는 제1 접합층(221,231)이 용융되고 세라믹기판은 용융되지 않는 온도이다.

스페이서의 타단에 제2 접합층을 형성하는 단계는, 스페이서(220,230)의 타단에 솔더를 도포하여 제2 접합층(223,233)을 형성할 수 있다. 이 경우, 스페이서(220,230)의 타단에 제2 접합층(223,233)을 매개로 상부 세라믹기판(300)을 접합시키는 단계는, 200~250℃에서 솔더링을 수행할 수 있다. 솔더는 SnPb계, SnAg계, SnAgCu계, Cu계 솔더 페이스트로 이루어질 수 있다.

또는, 스페이서의 타단에 제2 접합층을 형성하는 단계는, 스페이서(220,230)의 타단에 Ag 페이스트를 인쇄 또는 코팅하여 제2 접합층(223,233)을 형성할 수 있다. 이 경우, 스페이서의 타단에 제2 접합층을 매개로 상부 세라믹기판을 접합시키는 단계는 200~300℃에서 소결을 수행할 수 있다. Ag 페이스트는 소결 밀도가 높아 접합성이 좋다. Ag 페이스트는 Ag가 나노 분말인 것이 바람직하고, Ag 페이스트 전체 중량 대비 90% 이상인 것이 접합 강도 향상이 효과적이다.

도 17에 도시된 실시예의 경우, 스페이서(220,230)의 일단이 하부 세라믹기판(200)에 브레이징 접합되므로 스페이서(220,230)를 하부 세라믹기판(200)에 견고하게 접합할 수 있다. 또한, 하부 세라믹기판(200)에 스페이서(220,230)의 일단을 견고하게 접합한 상태에서 스페이서(220,230)의 타단에 상부 세라믹기판(300)을 접합하므로 상부 세라믹기판(300)의 얼라인(align)이 용이하다.

또한, 스페이서(220,230)의 타단은 상부 세라믹기판(300)에 솔더 또는 Ag 페이스트를 이용하여 접합하므로 한 번의 브레이징과 한 번의 솔더링 또는 소결로 스페이서의 접합이 가능하다. 실시예는 2번 브레이징 하지 않고 가압 소결하지 않으므로 기계적 열적 충격에 의한 기판 파손이 방지되고, 솔더 또는 나노 분말 Ag 페이스트를 이용하여 200~300℃범위에서 솔더링 또는 소결하므로 열에 의한 세라믹기판의 파손을 방지할 수 있다. 2번 브레이징은 기판의 휨 및 파손을 야기할 수 있다.

도 18에 도시된 바에 의하면, 스페이서(220,230)의 일단에 제1 접합층(221,231)을 형성하는 단계는. 스페이서(220,230)의 일단에 스퍼터링, 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 Ti층, Ag층, Cu층 및 AgCu층 중 선택된 하나 또는 이들 중 둘 이상의 층을 형성할 수 있다. 일 예로, 스페이서(220,230)의 일단에 시드층으로서 Ti층을 스퍼터링 방법으로 형성하고 Ti층 상에 스퍼터링 방법으로 Ag층과 Cu층을 형성하여 Ti층-Ag층-Cu층으로 구성되는 제1 접합층(221,231)을 스페이서(220,230)의 일단에 형성할 수 있다.

또한, 스페이서(220,230)의 타단에 제2 접합층(223',233')을 형성하는 단계는, 스페이서(220,230)의 타단에 스퍼터링, 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 Ti층, Ag층, Cu층 및 AgCu층 중 선택된 하나 또는 이들 중 둘 이상의 층을 형성할 수 있다. 일 예로, 스페이서(220,230)의 타단에 시드층으로서 Ti층을 스퍼터링 방법으로 형성하고 Ti층 상에 스퍼터링 방법으로 Ag층과 Cu층을 형성하여 Ti층-Ag층-Cu층으로 구성되는 제1 접합층(221,231)을 스페이서(220,230)의 일단에 형성할 수 있다.

스페이서(220,230)의 일단을 제1 접합층(221,231)을 매개로 하부 세라믹기판(200)의 상면에 접합시키는 단계와 스페이서(220,230)의 타단에 제2 접합층(223',233')을 매개로 상부 세라믹기판(300)을 접합시키는 단계는 동시에 수행할 수 있으며, 780~950℃ 온도에서 브레이징 접합할 수 있다.

도 18에 도시된 다른 실시예의 경우, 스페이서(220,230)의 일단과 타단이 하부 세라믹기판(200)과 상부 세라믹기판(300)에 각각 브레이징 접합되므로 접합 신뢰성이 우수하여 파워모듈 제품의 신뢰성을 높이는데 기여할 수 있다.

또한, 한 번의 브레이징 공정으로 스페이서(220,230)를 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 접합하므로 브레이징 공정이 1회로 간소화되고 이로 인해 공정 시간이 감소되고 접합을 위한 고온 환경에의 노출이 최소화되므로 세라믹기판의 열적, 기계적 충격을 개선할 수 있는 이점이 있다.

도 19에 도시된 바에 의하면, 하부 세라믹기판(200)과 상부 세라믹기판(300)에 절연 스페이서(220)를 배치하여 전기적 절연과 방열 효율을 높일 수 있다.

이때, 하부 세라믹기판(200)과 상부 세라믹기판(300)에 절연 스페이서(220)의 접합으로 인한 세라믹기판의 열적, 기계적 충격을 개선할 수 있고 접합 신뢰성을 향상시킬 수 있는 파워모듈 제조방법을 설명한다.

파워모듈 제조방법은 전술한 실시예와 대비하여, 절연 스페이서(220)의 일단에 제1 접합층(221,221')을 형성하는 단계, 절연 스페이서(220)의 타단에 제2 접합층(223,223')을 형성하는 단계 및 접합하는 단계가 차이가 있다.

절연 스페이서(220)의 일단에 제1 접합층(221)을 형성하는 단계는, 절연 스페이서(220)의 일단에 스퍼터링, 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 Ti층, Ag층, Cu층 및 AgCu층 중 선택된 하나 또는 이들 중 둘 이상의 층을 형성할 수 있다.

절연 스페이서(220)의 타단에 제2 접합층(223')을 형성하는 단계는, 절연 스페이서(220)의 타단에 스퍼터링, 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 Ti층, Ag층, Cu층 및 AgCu층 중 선택된 하나 또는 이들 중 둘 이상의 층을 형성할 수 있다, 일 예로, 제1 접합층(221)과 제2 접합층(223')은 Ti층-Ag층-Cu층으로 구성될 수 있으며, 접합 후 그 경계는 모호할 수 있다.

절연 스페이서(220)의 일단을 제1 접합층(221)을 매개로 하부 세라믹기판(200)의 상면에 접합시키는 단계와, 절연 스페이서(220)의 타단에 제2 접합층(223')을 매개로 상부 세라믹기판(300)을 접합시키는 단계는 동시에 수행할 수 있으며, 접합은 780~950℃ 온도에서 브레이징 접합한다.

도 20에 도시된 바에 의하면, 절연 스페이서(220)의 일단에 제1 접합층(221')을 형성하는 단계는, 절연 스페이서(220)의 일단에 솔더를 도포하여 형성할 수 있다. 또한, 절연 스페이서(220)의 타단에 제2 접합층(223)을 형성하는 단계는, 절연 스페이서(220)의 타단에 솔더를 도포하여 형성할 수 있다. 솔더는 SnPb계, SnAg계, SnAgCu계, Cu계 솔더 페이스트로 이루어질 수 있다.

또한, 절연 스페이서(220)의 일단에 제1 접합층(221')을 매개로 하부 세라믹기판에 접합하는 단계와 절연 스페이서(220)의 타단에 제2 접합층(223)을 매개로 상부 세라믹기판(300)을 접합시키는 단계는 200~250℃에서 솔더링을 수행할 수 있다.

상술한 바와 같이, 절연 스페이서(220)는 일단과 타단을 하부 세라믹기판(200)과 상부 세라믹기판(300)에 브레이징 접합할 수 있다. 또는 절연 스페이서(220)는 일단과 타단을 하부 세라믹기판(200)과 상부 세라믹기판(300)에 솔더링 접합할 수 있다.

상술한 절연 스페이서(220)의 브레이징 접합은 브레이징 공정이 1회로 간소화되고 이로 인해 공정 시간이 감소되고 접합을 위한 고온 환경에의 노출이 최소화되므로 세라믹기판의 열적, 기계적 충격을 개선할 수 있는 이점이 있다. 또한, 절연 스페이서(220)의 솔더링 접합은 접합공정 및 준비공정이 단순하면서 접합 강도가 높고 고온 신뢰성이 우수한 솔더 페이스트를 사용하므로 접합 신뢰성이 우수하고 가압 소결하지 않으므로 기계적 충격으로부터 기판 파손 등을 방지할 수 있다.

본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

하부 세라믹기판;

상기 하부 세라믹기판의 상부에 이격되게 배치되며 하면에 반도체 칩이 실장되는 상부 세라믹기판;

일단이 하부 세라믹기판에 접합되고 반대되는 타단이 상기 상부 세라믹기판에 접합되는 스페이서;

상기 하부 세라믹기판에 상기 스페이서의 일단을 접합하는 제1 접합층; 및

상기 상부 세라믹기판에 상기 스페이서의 타단을 접합하는 제2 접합층;

을 포함하는 파워모듈.
제1항에 있어서,

상기 스페이서는 절연 스페이서와 전도성 스페이서 중 하나 이상을 포함하는 파워모듈.
제2항에 있어서,

상기 절연 스페이서는 Al₂O₃, ZTA, Si₃N₄, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성되는 파워모듈.
제2항에 있어서,

상기 전도성 스페이서는

Cu층, Mo층, CuMo 합금층 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 구조인 파워모듈.
제1항에 있어서,

상기 제1 접합층은 Ti, Ag, Cu, AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 합금을 포함하는 파워모듈.
제1항에 있어서,

상기 제1 접합층은 솔더로 이루어지는 파워모듈.
제1항에 있어서,

상기 제2 접합층은 솔더로 이루어지는 파워모듈.
제1항에 있어서,

상기 제2 접합층은 Ag 페이스트로 이루어지는 파워모듈.
제8항에 있어서,

상기 Ag 페이스트는 Ag 나노 분말 90~99 중량% 및 바인더 1~10 중량%를 포함하는 파워모듈.
제1항에 있어서,

상기 제2 접합층은 Ti, Ag, Cu, AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 합금을 포함하는 파워모듈.
하부 세라믹기판을 준비하는 단계;

상부 세라믹기판을 준비하는 단계;

스페이서를 준비하는 단계;

상기 스페이서의 일단에 제1 접합층을 형성하는 단계;

상기 스페이서의 일단을 상기 제1 접합층을 매개로 상기 하부 세라믹기판의 상면에 접합시키는 단계;

상기 스페이서의 타단에 제2 접합층을 형성하는 단계; 및

상기 스페이서의 타단에 상기 제2 접합층을 매개로 상기 상부 세라믹기판을 접합시키는 단계;

를 포함하는 파워모듈 제조방법.
제11항에 있어서,

상기 스페이서의 일단에 제1 접합층을 형성하는 단계는,

상기 스페이서의 일단에 스퍼터링, 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 Ti층, Ag층, Cu층 및 AgCu층 중 선택된 하나 또는 이들 중 둘 이상의 층을 형성하고,

상기 스페이서의 일단을 상기 제1 접합층을 매개로 상기 하부 세라믹기판의 상면에 접합시키는 단계는,

780~950℃ 온도에서 브레이징 접합하는 파워모듈 제조방법.
제11항에 있어서,

상기 스페이서의 일단에 제1 접합층을 형성하는 단계는,

상기 스페이서의 일단에 솔더를 도포하여 상기 제1 접합층을 형성하고,

상기 스페이서의 일단에 상기 제1 접합층을 매개로 상기 하부 세라믹기판을 접합시키는 단계는,

200~250℃에서 솔더링을 수행하는 파워모듈 제조방법.
제11항에 있어서,

상기 스페이서의 타단에 제2 접합층을 형성하는 단계는,

상기 스페이서의 타단에 솔더를 도포하여 상기 제2 접합층을 형성하고,

상기 스페이서의 타단에 상기 제2 접합층을 매개로 상기 상부 세라믹기판을 접합시키는 단계는,

200~250℃에서 솔더링을 수행하는 파워모듈 제조방법.
제11항에 있어서,

상기 스페이서의 타단에 제2 접합층을 형성하는 단계는

상기 스페이서의 타단에 Ag 페이스트를 인쇄 또는 코팅하여 상기 제2 접합층을 형성하고,

상기 스페이서의 타단에 상기 제2 접합층을 매개로 상기 상부 세라믹기판을 접합시키는 단계는

200~300℃에서 소결을 수행하는 파워모듈 제조방법.
제11항에 있어서,

상기 스페이서의 타단에 제2 접합층을 형성하는 단계는,

상기 스페이서의 타단에 스퍼터링, 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 Ti층, Ag층, Cu층 및 AgCu층 중 선택된 하나 또는 이들 중 둘 이상의 층을 형성하고,

상기 스페이서의 타단에 상기 제2 접합층을 매개로 상기 상부 세라믹기판을 접합시키는 단계는,

780~950℃ 온도에서 브레이징 접합하는 파워모듈 제조방법.
제16항에 있어서,

상기 스페이서의 타단에 상기 제2 접합층을 매개로 상기 상부 세라믹기판을 접합시키는 단계는,

상기 스페이서의 일단을 상기 제1 접합층을 매개로 상기 하부 세라믹기판의 상면에 접합시키는 단계와 동시에 수행하는 파워모듈 제조방법.
제11항에 있어서,

상기 스페이서를 준비하는 단계는,

절연 스페이서와 전도성 스페이서 중 하나 이상을 준비하는 파워모듈 제조방법.
제18항에 있어서,

상기 절연 스페이서는 Al₂O₃, ZTA, Si₃N₄, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성되는 스페이서를 준비하는 파워모듈 제조방법.
제18항에 있어서,

상기 전도성 스페이서는 CuMo의 상면과 하면에 Cu를 브레이징 접합한 Cu-CuMo-Cu의 3층 구조 스페이서를 준비하는 파워모듈 제조방법.