WO2022029952A1 - データレコーダおよびデータレコーダの使用方法 - Google Patents

データレコーダおよびデータレコーダの使用方法 Download PDF

Info

Publication number
WO2022029952A1
WO2022029952A1 PCT/JP2020/030134 JP2020030134W WO2022029952A1 WO 2022029952 A1 WO2022029952 A1 WO 2022029952A1 JP 2020030134 W JP2020030134 W JP 2020030134W WO 2022029952 A1 WO2022029952 A1 WO 2022029952A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
volatile memory
power supply
control unit
data recorder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/030134
Other languages
English (en)
French (fr)
Inventor
慶久 昆
通 佐々木
実 吉田
一紀 君家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to EP20948635.6A priority Critical patent/EP4195053B1/en
Priority to PCT/JP2020/030134 priority patent/WO2022029952A1/ja
Priority to US18/014,754 priority patent/US12287701B2/en
Priority to JP2022541038A priority patent/JP7374331B2/ja
Publication of WO2022029952A1 publication Critical patent/WO2022029952A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Definitions

  • This disclosure relates to a data recorder and how to use the data recorder.
  • Patent Document 1 discloses a configuration in which a data recorder controls the power supply of the non-volatile memory module of the data recorder in order to realize power saving.
  • the power supply control disclosed in Patent Document 1 has room for improvement from the viewpoint of countermeasures against adverse effects of radiation.
  • the present disclosure is to solve such a problem, and an object of the present invention is to provide a data recorder capable of suppressing adverse effects of radiation, and to provide a method of using a data recorder capable of suppressing adverse effects of radiation. ..
  • the data recorder of one aspect of the present disclosure includes an input interface, a storage unit, and a control unit, and the storage unit is a non-volatile memory for storing data and a power supply for the non-volatile memory, and the control unit controls on and off.
  • the input interface is provided with a first buffer memory, the input interface receives data input from the outside and records it in the first buffer memory, and the control unit is a first buffer.
  • the power supply for the non-volatile memory is switched on at the timing determined based on the amount of data recorded in the memory and the mode of data input from the outside via the input interface, and the input interface is the non-volatile memory.
  • the control unit transfers the data recorded in the first buffer memory to the non-volatile memory. After that, it is a data recorder that switches off the power supply for non-volatile memory.
  • another aspect of the data recorder of the present disclosure includes an output interface, a storage unit, and a control unit, and the storage unit is a non-volatile memory for storing data and a power supply for the non-volatile memory, and is turned on to the control unit.
  • the output interface is provided with a second buffer memory, and the control unit transfers the data to be output stored in the non-volatile memory via the second buffer memory. Part of the period from the start of transfer of the data to be output to the second buffer memory to the end of transfer of the data to be output to the second buffer memory when outputting to the outside.
  • This is a data recorder that turns off the power supply for non-volatile memory during the period of.
  • the data recorder of still another aspect of the present disclosure includes an input interface, an output interface, a storage unit, and a control unit, and the storage unit is a non-volatile memory for storing data and a power supply for the non-volatile memory.
  • the control unit is equipped with a power supply for non-volatile memory that can be turned on and off, the input interface is equipped with a first buffer memory, the output interface is equipped with a second buffer memory, and the input interface receives data input from the outside. The timing is determined based on the amount of data recorded in the first buffer memory and the mode of data input from the outside via the input interface.
  • the power supply for the non-volatile memory is switched on, and the input interface transfers the data recorded in the first buffer memory to the non-volatile memory when the power supply for the non-volatile memory is on, and the control unit. Transfers the data recorded in the first buffer memory to the non-volatile memory, then switches off the power supply for the non-volatile memory, and the control unit transfers the data to be output stored in the non-volatile memory to the first. When outputting to the outside via the second buffer memory, between the start of transfer of the data to be output to the second buffer memory and the end of transfer of the data to be output to the second buffer memory.
  • a data recorder that turns off the power supply for non-volatile memory during a part of the period.
  • the method of using the data recorder in one aspect of the present disclosure is a method of using the data recorder, which is a method of using the data recorder of the present disclosure, in which the data recorder is placed in the radiation environment and the data is stored in the data recorder. How to use a data recorder to replay data recorded or recorded in a data recorder.
  • the control unit has a timing determined based on the amount of data recorded in the first buffer memory and the mode of data input from the outside via the input interface. , The power supply for non-volatile memory is switched on, the input interface transfers the data recorded in the first buffer memory to the non-volatile memory when the power supply for non-volatile memory is on, and the control unit After transferring the data recorded in the first buffer memory to the non-volatile memory, the power supply for the non-volatile memory is switched off. This provides a data recorder capable of suppressing the adverse effects of radiation.
  • the control unit when the control unit outputs the data to be output stored in the non-volatile memory to the outside via the second buffer memory, the control unit outputs the data to be output.
  • the power for the non-volatile memory is turned off during a part of the period from the start of the transfer to the second buffer memory to the end of the transfer of the data to be output to the second buffer memory. Make it a state. This provides a data recorder capable of suppressing the adverse effects of radiation.
  • the control unit is based on the amount of data recorded in the first buffer memory and the aspect of data input from the outside via the input interface.
  • the power supply for the non-volatile memory is switched on, and the input interface transfers the data recorded in the first buffer memory to the non-volatile memory when the power supply for the non-volatile memory is on.
  • the control unit switches off the power supply for the non-volatile memory, and the control unit is the output target stored in the non-volatile memory.
  • the data of The power for the non-volatile memory is turned off during a part of the period up to. This provides a data recorder capable of suppressing the adverse effects of radiation.
  • the method of using the data recorder in one aspect of the present disclosure is a method of using the data recorder, which is a method of using the data recorder of the present disclosure, in which the data recorder is placed in the radiation environment and the data is stored in the data recorder. How to use a data recorder to replay data recorded or recorded in a data recorder. This provides a method of using a data recorder that can suppress the adverse effects of radiation.
  • FIG. It is a block diagram which shows the structure of the data recorder of Embodiment 1.
  • FIG. It is a flowchart of the data reception processing of the data recorder of Embodiment 1. It is a flowchart of the storage process of the data recorder of Embodiment 1. It is a flowchart of the reproduction data reading process of the data recorder of Embodiment 1. It is a flowchart of the reproduction processing of the data recorder of Embodiment 1.
  • FIG. It is a figure for demonstrating operation of the data recorder of Embodiment 2.
  • FIG. It is a figure for demonstrating operation of the data recorder of Embodiment 2.
  • FIG. 1 is a block diagram showing a configuration of a data recorder 1 which is a data recorder according to the first embodiment.
  • the data recorder 1 includes an input interface 2, a storage unit 3, a control unit 4, and an output interface 5.
  • the input interface 2 includes a data transmission / reception unit 21 and a buffer memory 22 (first buffer memory).
  • the input interface 2 receives data transmitted from the outside of the data recorder 1 and transfers the data to the storage unit 3.
  • the input interface 2 temporarily stores the data received from the outside in the buffer memory 22. By temporarily storing the data received from the outside in the buffer memory 22, there is a grace period for turning off the power supply 33 for the non-volatile memory provided in the storage unit 3 as described later.
  • the storage unit 3 includes a data transmission / reception unit 31, a non-volatile memory 32, a power supply 33 for the non-volatile memory, and a power supply control signal reception unit 34.
  • the data transmission / reception unit 31 receives the data transferred from the input interface 2 and stores it in the non-volatile memory 32. Further, when the data is reproduced, the data is read from the non-volatile memory 32 and the data is transferred to the output interface 5.
  • the non-volatile memory 32 is a non-volatile semiconductor memory such as a flash memory, an MRAM, or an EEPROM.
  • the power supply 33 for the non-volatile memory is a power supply that supplies power to the non-volatile memory 32, and is switched on and off by the control signal of the power supply transferred from the power supply control signal receiving unit 34.
  • the power supply control signal receiving unit 34 receives the power supply control signal transmitted from the control unit 4, and transfers the received power supply control signal to the power supply 33 for the non-volatile memory. In this way, the control unit 4 controls the on / off of the non-volatile memory power supply 33 via the power supply control signal receiving unit 34.
  • the control unit 4 includes a command receiving unit 41, a data amount monitoring unit 42, and a power supply control signal transmitting unit 43.
  • the command receiving unit 41 receives a command indicating the start of communication.
  • the command includes information on whether the communication is recording or playback.
  • the command is a command instructing reproduction, the command also includes, for example, information specifying data to be reproduced.
  • the data amount monitoring unit 42 monitors the amount of data stored in the buffer memory 22 included in the input interface 2 and the buffer memory 52 included in the output interface 5.
  • the power supply control signal transmission unit 43 transmits a power supply control signal to the power supply control signal reception unit 34 included in the storage unit 3.
  • the control unit 4 monitors the amount of data stored in the buffer memory 22 by the data amount monitoring unit 42, and when the threshold value (first threshold value, hereinafter referred to as the threshold value 400) is exceeded, the power supply control signal transmission unit 43 A power supply control signal instructing the power supply 33 for the non-volatile memory to be turned on is transmitted to the power supply control signal receiving unit 34.
  • the threshold value 400 is predetermined and stored in the control unit 4.
  • the method for determining the threshold value 400 is not limited, but may be, for example, the ratio of the amount of data stored in the buffer memory 22 to the capacity of the buffer memory 22 (for example, 80%). Further, even if it is set based on the write speed to the buffer memory 22 and the time required for the non-volatile memory power supply 33 to be writable when the non-volatile memory power supply 33 is switched from off to on. good.
  • the output interface 5 has the same structure as the input interface 2, and the output interface 5 includes a data transmission / reception unit 51 and a buffer memory 52 (second buffer memory).
  • the output interface 5 has a function of receiving data from the storage unit 3 and transmitting the data to the outside of the data recorder 1.
  • the buffer memories 22 and 52 include non-volatile or volatile semiconductor memories such as RAM (Random Access Memory), flash memory, MRAM, and EEPROM, magnetic disks, flexible disks, optical disks, compact disks, mini disks, and DVDs. Etc., any of the rewritable memories, or a combination thereof.
  • the buffer memories 22 and 52 may have a smaller storage capacity than the non-volatile memory 32, and may be configured to be less susceptible to the adverse effects of radiation as compared with the non-volatile memory 32, or may be a package including a plurality of memory modules. With a certain configuration, etc., it is easy to suppress the influence when a partial failure occurs due to the adverse effect of radiation.
  • the adverse effect of radiation on a semiconductor device is called a single event effect (SEE).
  • the main examples of the single event effect are a single event upset (hereinafter referred to as an upset) in which the data stored by radiation is rewritten, and a single event latch-up in which an overcurrent flows. , SEL, hereinafter referred to as latch-up).
  • a CMOS IC Complementary metal-axis-semiconductor Integrated Circuit
  • the CMOS IC is exposed to radiation and latches up, it becomes uncontrollable. The current may continue to flow and destroy the circuit.
  • As a countermeasure against latch-up by turning off the power of the data recorder 1 or its component, it is possible to prevent the occurrence of latch-up in the data recorder 1 or its component.
  • FIG. 2 is a flowchart of the data reception process of the data recorder 1.
  • the input interface 2 attempts to receive the data transmitted from the outside of the data recorder 1 (step S21), and if the data is received from the outside (step S21: YES), the input interface 2 sequentially receives the data.
  • the transferred data is transferred to the buffer memory 22, and the transferred data is erased (step S22). If the data is not received from the outside in step S21 (step S21: NO), the attempt to receive the data transmitted from the outside is repeated in step S21. Further, after step S22, the process proceeds to step S21 again.
  • FIG. 3 shows a flowchart of the storage process of the data recorder 1.
  • the control unit 4 monitors the amount of data stored in the buffer memory 22 by the data amount monitoring unit 42, and determines whether or not the threshold value 400 has been exceeded (step S31). When the amount of data stored in the buffer memory 22 exceeds the threshold value 400 (step S31: YES), the control unit 4 sends the power supply control signal to the power supply control signal receiving unit 34 by the power supply control signal transmitting unit 43, and is non-volatile. The power supply of the power source 33 for sex memory is switched from the off state to the on (step S32).
  • the data transmission / reception unit 21 reads the data from the buffer memory 22 and transfers the data to the storage unit 3 (step S33). ). The data transferred to the storage unit 3 is written in the non-volatile memory 32.
  • the data amount monitoring unit 42 monitors the amount of data stored in the buffer memory 22 again, and determines whether or not the buffer memory 22 is empty (step S34). If the buffer memory 22 is not empty in step S34 (step S34: NO), that is, if the data stored in the buffer memory 22 remains, the process proceeds to step S33, and the data transfer to the storage unit 3 is repeated. ..
  • step S34 If all the data in the buffer memory 22 is transferred and the buffer memory 22 is empty (step S34: YES), the control unit 4 transmits a power control signal to the power control signal receiving unit 34 by the power control signal transmitting unit 43. The power supply of the non-volatile memory power supply 33 is switched off (step S35).
  • the data recorder 1 receives data from the outside and stores it in the non-volatile memory 32 by the data reception process and the storage process described above. At that time, the control unit 4 turns on the power supply 33 for the non-volatile memory at a timing determined based on the amount of data recorded in the buffer memory 22, as in steps S31 and S32 of the flowchart of FIG.
  • the switching and input interface 2 transfers the data recorded in the non-volatile memory 22 to the non-volatile memory 32 when the power supply 33 for the non-volatile memory is on, and the control unit 4 is recorded in the buffer memory 22. After the transfer of the data to the non-volatile memory 32 is completed, the power supply 33 for the non-volatile memory is switched off.
  • the adverse effects of radiation can be suppressed, and the power consumption of the data recorder 1 can be reduced.
  • the adverse effect of radiation can be suppressed by turning off the non-volatile memory 32.
  • the data recorder 1 can be power-saving.
  • FIG. 4 is a flowchart of the reproduction data reading process.
  • the reproduction data reading process is a process of reading the reproduction data from the non-volatile memory 32 to the buffer memory 52 for the reproduction process described later. Further, the reproduction data is the data to be output of the data recorder 1, that is, the data to be reproduced, and is, for example, the data designated to be reproduced by the reproduction request command received by the command receiving unit 41.
  • step S41 The control unit 4 confirms whether the command receiving unit 41 has received the playback request command (step S41). If there is a reproduction request command received by the command receiving unit 41 (step S41: YES), the process proceeds to step S42. If there is no playback request command received by the command receiving unit 41 (step S41: NO), step S41 is repeated.
  • step S42 it is confirmed whether the buffer memory 52 is empty (step S42). If the buffer memory 52 is not empty (step S42: NO), step S42 is repeated until the reproduction of the data remaining in the buffer memory 52 is completed and the buffer memory 52 becomes empty.
  • step S42 If the buffer memory 52 is empty (step S42: YES), the control unit 4 transmits a power supply control signal to the power supply control signal receiving unit 34 by the power supply control signal transmitting unit 43, and turns off the power supply of the non-volatile memory power supply 33. To switch on (step S43).
  • the data transmission / reception unit 31 included in the storage unit 3 reads the reproduced data from the non-volatile memory 32 of the storage unit 3 and transmits the reproduction data to the data transmission / reception unit 51 provided in the output interface 5 (step S44).
  • the data transmission / reception unit 51 writes the reproduction data received from the data transmission / reception unit 31 to the buffer memory 52 (step S45).
  • steps S44 and S45 when the amount of regenerated data that has not yet been read from the non-volatile memory 32 is larger than the capacity of the non-volatile memory 32, the regenerated data that can be stored in the non-volatile memory 32 is the non-volatile memory 32. Is read from and transmitted to the buffer memory 52 via the data transmission / reception unit 31 and the data transmission / reception unit 51.
  • control unit 4 determines whether all the reproduced data has been read from the non-volatile memory 32 of the storage unit 3 and transmitted to the buffer memory 52 (step S46).
  • step S46 If the reading of some of the reproduced data from the non-volatile memory 32 and the transmission to the buffer memory 52 have not been completed (step S46: NO), the process proceeds to step S47.
  • step S47 the control unit 4 confirms whether the buffer memory 52 is empty (step S47).
  • step S47 NO
  • the control unit 4 turns off the power supply 33 for the non-volatile memory (step S48) until the buffer memory 52 becomes empty by the reproduction process described later.
  • step S47 is repeated.
  • the control unit 4 is switched off by the power control signal transmission unit 43 when the non-volatile memory power supply 33 is originally on, and is turned off when the non-volatile memory power supply 33 is originally off. Leave it as it is.
  • step S47 If the buffer memory 52 is empty in step S47 (step S47: YES), the process proceeds to step S43.
  • step S46 when all the reproduced data has been read from the non-volatile memory 32 and transmitted to the buffer memory 52 (step S46: YES), the control unit 4 is used for the non-volatile memory by the power supply control signal transmission unit 43.
  • the power supply of the power supply 33 is switched from on to off (step S49), and the process proceeds to step S41.
  • FIG. 5 is a flowchart of the reproduction process.
  • the reproduction process is a process of transmitting the reproduction data read from the non-volatile memory 32 and transmitted to the buffer memory 52 in the reproduction data reading process to the outside via the output interface 5.
  • the data transmission / reception unit 51 determines whether or not there is reproduction data in the buffer memory 52 (step S51), and if there is reproduction data in the buffer memory 52 (step S51: YES), the reproduction data in the buffer memory 52 is used. It is transmitted to the outside, and the reproduced data that has been transmitted is erased from the buffer memory 52 (step S52). After step S52, step S51 is repeated.
  • step S51 If there is no reproduction data in the buffer memory 52 in step S51 (step S51: NO), step S51 is repeated.
  • the data recorder 1 saves the reproduction data stored in the non-volatile memory 32 via the buffer memory 52, that is, once stored in the buffer memory 52 by the reproduction data reading process and the reproduction process described above, and then from the buffer memory 52. Read and output to the outside.
  • the control unit 4 has a grace period to turn off the power supply 33 for the non-volatile memory during data reproduction, the control unit 4 starts transferring the reproduced data to the buffer memory 52 in step S48 of the flowchart of FIG.
  • the power supply 33 for the non-volatile memory is turned off during a part of the period from the start to the transfer of the reproduced data to the buffer memory 52.
  • the control unit 4 powers the non-volatile memory power supply 33 during a part of the period from the start of transfer of the reproduction data to the buffer memory 52 to the end of the transfer of the reproduction data to the buffer memory 52. Turn it off. As a result, the adverse effects of radiation can be suppressed.
  • the data recorder 1 is used for the non-volatile memory while executing data input from the outside, instead of controlling the on / off of the power supply 33 for the non-volatile memory in steps S32 and S35.
  • the configuration may be such that the power supply 33 is turned on and the power supply 33 for the non-volatile memory is turned off except when data input from the outside is being executed. Even in the data recorder 1 having such a configuration, ⁇ A-3. Effect> The effect described in is obtained.
  • step S42 and step S47 the control unit 4 determines whether or not the buffer memory 52 is empty, but instead of determining whether or not the buffer memory 52 is empty, the amount of data stored in the buffer memory 52 is a threshold value ( It may be determined whether or not the value is less than the second threshold value (hereinafter referred to as the threshold value 401).
  • the threshold value 401 is, for example, a range in which the buffer memory 52 is not emptied before the non-volatile memory power supply 33 is switched on and reading from the non-volatile memory 32 becomes possible in consideration of the rise time of the non-volatile memory 32. Therefore, it is set as a value as small as possible and stored in the control unit 4.
  • the control unit 4 turns off the power supply 33 for the non-volatile memory during a part of the period until the reproduction data is completely transferred to the buffer memory 52.
  • the control unit 4 turns off the power supply 33 for the non-volatile memory during a part of the period until the reproduction data is completely transferred to the buffer memory 52.
  • steps S42 and S47 if the amount of reproduced data that has not yet been read from the non-volatile memory 32 is equal to or less than the free capacity of the buffer memory 52, the process proceeds to step S43 and the data has not been read yet.
  • the reproduction data may be transferred to the buffer memory 52.
  • control unit 4 writes to the non-volatile memory 32 and / or writes to the non-volatile memory 32 so that the writing to the non-volatile memory 32 and / or reading from the non-volatile memory 32 during execution is not hindered.
  • the power supply 33 for the non-volatile memory is switched off only at the timing when the reading from is not performed.
  • step S35 of the flowchart of the storage process shown in FIG. 3 control is performed at the timing when writing to the non-volatile memory 32 and / or reading from the non-volatile memory 32 is performed in a process other than the storage process.
  • the unit 4 does not switch off the power supply 33 for the non-volatile memory, and proceeds to step S31.
  • the timing at which writing to the non-volatile memory 32 and / or reading from the non-volatile memory 32 in a process other than the storage process is performed is, for example, step S44 of the flowchart of the reproduction data read process shown in FIG. It is the timing when the processing of is being performed.
  • step S35 at the timing when the writing to the non-volatile memory 32 and the reading from the non-volatile memory 32 are not performed in the processing other than the storage processing, ⁇ A-2.
  • the control unit 4 switches off the power supply 33 for the non-volatile memory and proceeds to step S31.
  • the control unit 4 turns off the power supply 33 for the non-volatile memory even at the timing when writing to the non-volatile memory 32 and / or reading from the non-volatile memory 32 is performed in a predetermined situation, and the control unit 4 is determined in advance.
  • the power supply 33 for the non-volatile memory may be turned off only at the timing when the writing to the non-volatile memory 32 and the reading from the non-volatile memory 32 are not performed.
  • the predetermined situation is, for example, a situation in which a command for forcibly turning off the power supply 33 for the non-volatile memory is received from the outside via the command receiving unit 41.
  • the predetermined situation is determined. For example, when the overcurrent of the non-volatile memory power supply 33 is detected, the non-volatile memory power supply 33 is turned off.
  • Embodiment 2 In the data recorder 1 of the first embodiment, when the amount of data stored in the buffer memory 22 provided in the input interface 2 exceeds the threshold value, the power supply 33 for the non-volatile memory is changed from off to on.
  • the threshold value 400 used in the first embodiment as the threshold value of the amount of data stored in the buffer memory 22 is a fixed value and does not fluctuate. However, when the communication speed at which the data recorder receives or transmits data from the outside is not constant, it is desirable to be able to dynamically change the threshold value from the viewpoint of radiation countermeasures and power saving.
  • FIG. 6 is a block diagram showing a configuration of a data recorder 1b, which is a data recorder according to the second embodiment.
  • the data recorder 1b is different from the data recorder 1 which is the data recorder according to the first embodiment in that the control unit 4 is the control unit 4b.
  • the input interface 2 and the output interface 5 are limited to be able to communicate with the outside at a plurality of communication speeds, but will be described as the input interface 2 and the output interface 5 which are the same interfaces as the first embodiment. ..
  • the configuration of the data recorder 1b is the same as that of the data recorder 1b.
  • the communication speed with the outside is the speed of data input when data is input to the data recorder 1b from the outside, and the speed of data output when data is output from the data recorder 1b to the outside.
  • the data recorder 1b may not only be able to communicate with the outside at a plurality of communication speeds, but may also have a configuration in which the communication speed differs between the input and the output.
  • the control unit 4b further includes a threshold control unit 44 as compared with the control unit 4. Similar to the control unit 4 of the first embodiment, the control unit 4b monitors the amount of data stored in the buffer memory 22 by the data amount monitoring unit 42, and when the threshold value 400 is exceeded, the power supply control signal transmission unit 43 transmits a power supply control signal instructing the power supply control signal receiving unit 34 to turn on the power supply 33 for the non-volatile memory. In the present embodiment, the threshold control unit 44 controls the threshold value 400.
  • the command indicating the start of communication received by the command receiving unit 41 included in the control unit 4b includes information on the communication speed. Other than that, the configuration of the control unit 4b is the same as that of the control unit 4.
  • the communication with low communication speed is defined as low-speed data communication, and the other is defined as high-speed data communication.
  • the threshold value 400 is set to be suitable for low-speed data communication, that is, the buffer memory 22 does not overflow and the buffer memory 22 can be fully utilized in the case of low-speed data communication, the threshold value 400 of the same value is used.
  • the buffer memory 22 may overflow.
  • the threshold value 400 is set to be suitable for high-speed data communication, that is, the buffer memory 22 does not overflow and the buffer memory 22 can be fully utilized in the case of high-speed data communication, the threshold value 400 of the same value is set.
  • the buffer memory 22 has free space, that is, the power supply 33 for the non-volatile memory is turned on while there is a grace period for keeping the power supply 33 for the non-volatile memory turned off. Will switch to. That is, there is room to extend the time in which the non-volatile memory power supply 33 is off, and there is room for more effective radiation countermeasures and power saving.
  • the storage capacity of the buffer memory 22 is defined as MB [Gbit], and the amount of data stored in the buffer memory 22 is defined as MW [Gbit].
  • the rise time of the non-volatile memory 32 is T POW [s]
  • the communication speed of the input from the outside is A [Gbps].
  • the communication speed A is either the communication speed A0 in high-speed data communication or the communication speed A1 in low-speed data communication, but it is considered that the communication speed A is fixed to either one in a series of communication.
  • a 0 and A 1 satisfy A 0 > A 1 .
  • TOVR (MB ⁇ MW ) / A.
  • MLIM MB ⁇ A ⁇ T POW .
  • MB 5 Gbit
  • a 0 2 Gbps
  • a 1 1 Gbps
  • T POW 1s
  • the data transfer speed from the buffer memory 22 to the non-volatile memory 32 is the data input from the outside.
  • the values given here are examples and can be changed according to the design of the data recorder 1b.
  • FIG. 7 shows the variation of MW when the threshold value 400 is M 0 LIM .
  • FIG. 8 shows the variation of MW when the threshold value 400 is M 1 LIM .
  • the time during which the non-volatile memory power supply 33 is on can be reduced by setting the threshold value 400 to a larger value.
  • the threshold value 400 is M 1 LIM
  • the buffer memory 22 can be used effectively as compared with the case where the threshold value 400 is M 0 LIM , so that the number of times of switching the power supply 33 for the non-volatile memory 33 can be reduced. You can reduce the amount of time you are on. In the example of FIG. 7, the time that the non-volatile memory power supply 33 is on due to the rise time of the non-volatile memory 32 is 5 seconds out of 25 seconds, but in the example of FIG.
  • the non-volatile memory power supply 33 is turned on. Since the number of switchings between and off is reduced, the time that the power supply 33 for the non-volatile memory is on due to the rise time of the non-volatile memory 32 is 4 seconds out of 25 seconds.
  • the threshold value of the maximum value is M 0 LIM for high-speed data communication and M 0 LIM for low-speed data communication within the range where the non-volatile memory 32 does not overflow so as not to interfere with data input from the outside. Is M 1 LIM and is different. Therefore, in the data recorder 1b of the present embodiment, the threshold control unit 44 sets the threshold value 400 to M 0 LIM in the case of high-speed data communication and M 0 LIM in the case of low-speed data communication based on the speed of data input from the outside.
  • the threshold 400 is set to M 1 LIM .
  • the threshold value 400 is set slightly smaller than M 0 LIM or M 1 LIM in consideration of the fluctuation.
  • the control unit 4b is based on the amount of data recorded in the buffer memory 22 and the speed of data input from the outside via the input interface 2.
  • the power supply 33 for the non-volatile memory is switched on.
  • the threshold control unit 44 included in the control unit 4b determines the threshold value 400 based on the speed of data input from the outside, and the control unit 4b is shown in steps S31 and S32 of the flowchart of FIG.
  • the power supply 33 for the non-volatile memory is switched on.
  • the input interface 2 transfers the data recorded in the non-volatile memory 22 to the non-volatile memory 32 when the power supply 33 for the non-volatile memory is on, and the control unit 4 records the data in the buffer memory 22. After transferring the data to the non-volatile memory 32, the power supply 33 for the non-volatile memory is switched off. With such a configuration, since the time that the non-volatile memory power supply 33 is in the ON state is reduced, the adverse effect of radiation can be further suppressed, and the data recorder 1b can be further reduced in power consumption.
  • the adverse effect of radiation can be further suppressed, and the adverse effect of radiation can be further suppressed.
  • the data recorder 1b can be further reduced in power consumption.
  • the threshold control unit 44 when the power supply 33 for non-volatile memory is turned off from on, it is assumed that the writing to the power supply 33 for non-volatile memory can be turned off instantly after the writing is completed. If it takes time for the power supply 33 for non-volatile memory to turn off after writing to the power supply 33 for non-volatile memory is completed, the threshold control unit 44 also bases the time for that amount on the speed of data input from the outside. By switching the non-volatile memory power supply 33 on at the predetermined timing, it can be reduced as the number of times the non-volatile memory power supply 33 is switched on and off decreases.
  • FIGS. 7 and 8 have been described assuming a situation where the data input speed is constant during a series of data input, the data input speed may change during the series of data input.
  • the control unit 4b is recorded in the buffer memory 22.
  • the change in the data input speed is permitted after the amount of the existing data becomes the threshold value of 400 or less, which is determined based on the changed data input speed.
  • the threshold control unit 44 uses the speed of data input from the outside as a command from the outside received by the command receiving unit 41. It can also be obtained by monitoring the information on the included communication speed, the information on the operating status of the data transmission / reception unit 21, and the fluctuation speed of the amount of data stored in the buffer memory 22, and even in these cases, it is practically possible. In addition, it can be said that the threshold control unit 44 controls the threshold 400 based on the speed of data input.
  • the control unit 4b turns on the power supply 33 for the non-volatile memory at a timing determined based on the amount of data recorded in the buffer memory 22 and the speed of data input from the outside via the input interface 2. Although described as switching, more generally, it may be based on the mode of data entry rather than the speed of data entry. For example, if it is known from the command received by the command receiving unit 41 that the data is input intermittently at intervals of a certain amount or less, for example, the free space is fixed based on the fixed amount.
  • the threshold value 400 may be controlled so that the data is transferred to the non-volatile memory 32 when the amount is less than or equal to the amount.
  • the control unit 4b is for the non-volatile memory at a timing determined based on the amount of data recorded in the buffer memory 22 and the speed of data input from the outside via the input interface 2.
  • the power supply 33 is switched on, the input interface 2 transfers the data recorded in the buffer memory 22 to the non-volatile memory 32 when the power supply 33 for the non-volatile memory is on, and the control unit 4 transfers the buffer.
  • the non-volatile memory power supply 33 is switched off. As a result, the adverse effects of radiation can be suppressed.
  • the control unit 4b is, for example, ⁇ A-5.
  • the threshold value 401 described in the modification 2> is controlled based on the mode of data output to the outside.
  • the threshold control unit 44 sets, for example, the smallest possible threshold value in the threshold value so that the buffer memory 52 does not become empty before the data can be read from the non-volatile memory 32 after step S43, and the mode of data output during execution. For example, it is set according to the speed of data output.
  • it is possible to prevent the data output from being hindered by controlling the on / off of the power supply 33 for the non-volatile memory, and to suppress the time during which the power supply 33 for the non-volatile memory is on, which is adversely affected by radiation.
  • the power saving of the data recorder 1 can be achieved. In particular, when data reproduction continues for a long time and an amount of data equal to or larger than the capacity of the buffer memory 52 is reproduced, adverse effects due to radiation can be suppressed, and power saving of the data recorder 1 can be achieved.
  • the non-volatile memory power supply 33 is turned off when it is not necessary to turn it on, thereby suppressing the frequency of latch-up caused by radiation, for example.
  • the data recorder 1c which is the data recorder according to the third embodiment, the current value of the non-volatile memory power supply 33 is monitored as a countermeasure against the occurrence of latch-up, and when an overcurrent is detected, the non-volatile memory power supply 33 is detected. Power is switched off.
  • FIG. 9 is a block diagram showing the configuration of the data recorder 1c.
  • the data recorder 1c is different from the data recorder 1 which is the data recorder according to the first embodiment in that the control unit 4 is the control unit 4c. Other than that, the configuration of the data recorder 1c is the same as that of the data recorder 1c.
  • the control unit 4c further includes a current value monitoring unit 45 as compared with the control unit 4.
  • the current value monitoring unit 45 acquires and monitors the current value of the non-volatile memory power supply 33.
  • the current value monitoring unit 45 acquires the current value of the non-volatile memory power supply 33 from, for example, an ammeter provided in the non-volatile memory power supply 33.
  • a current threshold value (third threshold value, hereinafter, current threshold value 60), which is a safe current value in terms of specifications of the non-volatile memory 32 and the non-volatile memory power supply 33, is recorded in advance. Further, the control unit 4c is described in ⁇ C-2. The process for detecting latch-up and preventing failure or suppressing the frequency of failure, as described in Operation>, is performed.
  • the control unit 4c has the same configuration as the control unit 4 except that the control unit 4c has the same configuration as the control unit 4.
  • the control unit 4c is further provided with the current value monitoring unit 45 as compared with the control unit 4, but the control unit 4c is further provided with the current value monitoring unit 45 as compared with the control unit 4b, and the data recorder 1c is ⁇ B-2.
  • the same operation as the operation> may be performed.
  • the data recorder 1c is the same as the data recorder 1 ⁇ A-2. Operation> is performed. However, ⁇ A-2. In the description of operation>, the control unit 4 is read as the control unit 4c.
  • FIG. 10 is a flowchart showing a process for the data recorder 1c to detect latch-up and prevent a failure or suppress the frequency of failures.
  • the current value monitoring unit 45 acquires the value of the current flowing through the non-volatile memory power supply 33 when the power of the non-volatile memory power supply 33 is turned on (step S101).
  • the value of the current flowing through the non-volatile memory power supply 33 measured by the current value monitoring unit 45 is hereinafter referred to as a measured current value.
  • the current value monitoring unit 45 determines whether the measured current value exceeds the current threshold value 60 (step S102). If the measured current value does not exceed the current threshold value 60, that is, if no overcurrent is detected (step S102: NO), the process proceeds to step S103.
  • step S103 the control unit 4c confirms whether the state of the non-volatile memory power supply 33 is on, and if the non-volatile memory power supply 33 is in the off state (step S103: NO), it is shown in FIG. Ends the operation of the flow chart. If the non-volatile memory power supply 33 is in the ON state in step S103 (step S103: YES), the process proceeds to step S101.
  • the current value monitoring unit 45 sets the current threshold value 60 for the value of the current flowing through the non-volatile memory power supply 33 while the non-volatile memory power supply 33 is on. Continue to monitor for excess.
  • step S102 when the current value monitoring unit 45 determines that the measured current value exceeds the current threshold value 60, that is, when an overcurrent is detected (step S102: YES), the control unit 4c is the power supply control signal transmission unit.
  • the power supply 33 for the non-volatile memory is switched off by 43 (step S104).
  • the non-volatile memory power supply 33 includes a plurality of power supply devices and the plurality of power supply devices each supply power to the non-volatile memory 32, only the power supply device in which an abnormality is detected is switched off. May be good.
  • step S104 When the non-volatile memory power supply 33 is turned off in step S104, the operation of the flowchart shown in FIG. 10 ends.
  • control unit 4c switches off the power supply of the non-volatile memory power supply 33 at the timing determined by the current value monitoring unit 45 based on the measured current value. Specifically, when the measured current value exceeds the current threshold value 60, the power supply of the non-volatile memory power supply 33 is switched off. As a result, it is possible to detect the occurrence of latch-up that may occur when the non-volatile memory power supply 33 is on, and prevent the data recorder 1c from failing due to the latch-up or suppress the frequency of failures.
  • the control unit 4c includes a current value monitoring unit 45, and the control unit 4c turns off the power supply of the non-volatile memory power supply 33 at a timing determined by the current value monitoring unit 45 based on the measured current value. Switch.
  • the data recorder 1c can detect the occurrence of latch-up and prevent the data recorder 1c from failing due to the latch-up or suppress the frequency of failures.
  • Embodiment 4 The data recorder 1, the data recorder 1b, and the data recorder 1c described in the first to third embodiments suppress the occurrence of upset and latch-up by switching the power supply 33 for the non-volatile memory on and off. Was.
  • the data recorder 1d which is the data recorder according to the present embodiment, suppresses the occurrence of uncorrectable soft errors by reading the data and writing back the corrected data.
  • FIG. 11 is a block diagram showing the configuration of the data recorder 1d.
  • the lines representing the operations of the command receiving unit 41, the data amount monitoring unit 42, and the power supply control signal transmitting unit 43 are omitted.
  • the data recorder 1d is different from the data recorder 1 which is the data recorder according to the first embodiment in that the storage unit 3 is the storage unit 3d and the control unit 4 is the control unit 4d. Other than that, the configuration of the data recorder 1d is the same as that of the data recorder 1d.
  • the non-volatile memory 32 is a non-volatile memory 32d as compared with the storage unit 3. In other respects, the storage unit 3d is the same as the storage unit 3.
  • the non-volatile memory 32d When storing the data, the non-volatile memory 32d also stores the error correction code of the data.
  • the error correction code may be stored in a memory other than the non-volatile memory 32. Further, the error correction code may be of any format as long as the error of the data stored in the non-volatile memory 32 can be corrected.
  • the control unit 4d further includes a storage data update unit 46 as compared with the control unit 4.
  • the storage data update unit 46 is described in ⁇ D-2. Perform the storage data update process described in Operation>. Other than that, the configuration of the control unit 4d is the same as that of the control unit 4.
  • control unit 4d has been described as further including a storage data update unit 46 as compared with the control unit 4, the control unit 4d may further include a current value monitoring unit 45 as compared with the control unit 4b or the control unit 4c.
  • data recorder 1d is ⁇ B-2. Operation> or ⁇ C-2. Operation> or both may be performed in the same manner.
  • the data recorder 1d is the same as the data recorder 1 ⁇ A-2. Operation> is performed. However, ⁇ A-2.
  • the storage unit 3 is read as a storage unit 3d
  • the non-volatile memory 32 is read as a non-volatile memory 32d
  • the control unit 4 is read as a control unit 4d.
  • the storage data update unit 46 determines whether or not there is a margin for reading data from the non-volatile memory 32 based on the access status of writing and reading to the non-volatile memory 32, and the non-volatile memory 32 has a margin for reading. Occasionally, the stored data, which is the data stored in the non-volatile memory 32, is read from the non-volatile memory 32. At this time, the error correction code of the stored data is also acquired, and the presence or absence of a soft error in the stored data is determined. If no soft error is detected, it is not necessary to write back to the non-volatile memory 32. When a soft error is detected, the data corrected by the soft error is written back to the non-volatile memory 32 when there is a margin for writing in the access status of the non-volatile memory 32.
  • the data stored in the non-volatile memory 32 is read from the non-volatile memory 32, and if a soft error occurs, the data after the soft error correction is written back to the non-volatile memory 32.
  • the storage data update process it is possible to prevent or suppress the frequency of soft errors that exceed the correction capability of the error correction code and prevent the errors from being corrected in the stored data of the non-volatile memory 32, and the non-volatile memory is non-volatile.
  • the reliability of the data stored in the sex memory 32 can be improved.
  • the determination of whether or not there is a margin for reading data or writing data for example, it can be determined that there is a margin when the power supply 33 for the non-volatile memory is off. However, it may be determined whether or not the data can be read or the data can be written by another method. Further, in order to allow the non-volatile memory 32 to have a margin for reading or writing data, the data transfer rate between the buffer memory 22 or the buffer memory 52 and the non-volatile memory 32 may be lowered.
  • the operation procedure of the stored data updating unit 46 in the data recorder 1d according to the fourth embodiment described above will be described according to the flowchart shown in FIG.
  • the operation of the storage data updating unit 46 starts the operation of the flowchart shown in FIG. 12, for example, periodically or by a command via the user's command receiving unit 41.
  • the storage data update unit 46 first confirms whether the non-volatile memory 32 has a margin for reading, that is, whether it can be read (step S121). If it is not readable (step S121: NO), step S121 is repeated, and the confirmation work is continued until readable.
  • the storage data update unit 46 reads the storage data of a predetermined size from the non-volatile memory 32, and corrects the error in the read storage data.
  • the code is also acquired (step S122).
  • the predetermined size may be an arbitrarily set size.
  • the control unit 4e turns on the non-volatile memory power supply 33 by the power control signal transmission unit 43, and then the storage data update unit 46 is non-volatile. Read data from the non-volatile memory 32.
  • the storage data update unit 46 determines the presence or absence of a soft error based on the read storage data and the acquired error correction code (step S123). As a result, if no soft error is detected (step S123: NO), it is not necessary to rewrite the data read in step S122 to the non-volatile memory 32, so the process proceeds to step S126.
  • step S123 If a soft error is detected in step S123 (step S123: YES), the read data needs to be written again to the non-volatile memory 32 after the soft error is corrected, so that the storage data update unit 46 performs the non-volatile memory 32. Check if it is writable to (step S124).
  • step S124 If it is not writable to the non-volatile memory 32 (step S124: NO), the storage data update unit 46 repeats step S124 until it becomes writable, and continues the confirmation work.
  • step S124 When the data can be written to the non-volatile memory 32 (step S124: YES), the storage data update unit 46 writes back the data after the soft error correction to the non-volatile memory 32 (step S125), and after the writing is completed, the data is written back to the non-volatile memory 32. The process proceeds to step S126.
  • step S126 the storage data update unit 46 determines whether or not to end the storage data update process. For example, if all the update processing for the data stored in the non-volatile memory 32 at the start of the storage data update processing is completed, the process ends, and if not, the process returns to step S121.
  • step S126 when the storage data update process is completed, if the data is not reproduced or recorded, the control unit 4e turns off the power supply 33 for the non-volatile memory by the power supply control signal transmission unit 43, and then the control unit 4e turns off the power supply 33 for the non-volatile memory. The storage data update process is completed.
  • the storage data update unit 46 performs the storage data update process.
  • the storage data update unit 46 performs the storage data update process.
  • Embodiment 5 In the data recorder 1d according to the fourth embodiment, for example, by periodically reading out the stored data, detecting an error, and writing back the corrected data, an error can be obtained even if an error correction code is used. Was prevented from becoming uncorrectable. However, the frequency of soft errors caused by upsets and the like depends on the environment. Therefore, it is desirable that the frequency of reading the data, detecting the error, writing back the error-corrected data, and performing the storage data update process can be dynamically changed.
  • the data recorder 1e which is a data recorder according to the present embodiment, monitors the frequency of soft error occurrence and dynamically changes the frequency of the stored data update process to suppress the execution of unnecessary stored data update process. In addition, it suppresses the occurrence of errors that cannot be corrected due to changes in the environment.
  • FIG. 13 is a block diagram showing the configuration of the data recorder 1e.
  • the lines representing the operations of the command receiving unit 41, the data amount monitoring unit 42, and the power supply control signal transmitting unit 43 are omitted.
  • the data recorder 1e includes a control unit 4e instead of the control unit 4d as compared with the data recorder 1d according to the fourth embodiment. Other than that, the configuration of the data recorder 1e is the same as the configuration of the data recorder 1d.
  • the control unit 4e further includes a storage data update plan determination unit 47 as compared with the control unit 4d.
  • the configuration of the control unit 4e is the same as the configuration of the control unit 4d.
  • the storage data update plan determination unit 47 obtains error information regarding the occurrence mode of the soft error obtained in the storage data update process from the storage data update unit 46, for example, the number of detected errors or the number of errors per data amount. get.
  • the storage data update plan determination unit 47 determines an update plan, which is a plan for the storage data update process, based on the mode in which a soft error occurs, and the storage data update unit 47 determines the storage data update process based on the update plan. Instruct 46.
  • the number of errors that can be corrected for a certain amount of data is usually determined by the format of the error correction code.
  • the maximum value of the number of errors that can be corrected for a certain amount of data is Nemax .
  • the storage data update plan determination unit 47 specifically determines the plan for the storage data update process by, for example, the following operation.
  • the storage data update plan determination unit 47 acquires the number of errors detected in the storage data update process from the storage data update unit 46, and calculates the average value Nave of the number of occurrences per certain amount of data.
  • the average value Nave is, for example, the average of the most recent one-time or multiple-time storage data update processing.
  • the storage data update plan determination unit 47 determines, for example, a predetermined ratio of the Nave value expected in the next storage data update process to Nemax when it is assumed that the number of errors generated per hour does not change.
  • the frequency of storage data update processing should be as low as possible within the range of the following values. As a result, assuming that the environment changes more slowly than the storage data update processing interval, if many soft errors occur, it will occur every time the storage data update processing is performed by increasing the frequency of the storage data update processing. If the expected value of the number of uncorrectable errors is preferably kept below a certain level and soft errors rarely occur, unnecessary storage data update processing can be omitted.
  • the predetermined ratio can be arbitrarily set as a design value, but may be specified by the user via the command receiving unit 41.
  • the stored data is kept below a certain value so that the expected value of the number of uncorrectable errors that occur per hour is kept below a certain value.
  • the frequency of update processing may be determined.
  • the storage data update plan determination unit 47 may, for example, use the time interval between the storage data update processes. The maximum value of may be set.
  • the minimum value of the time interval between the storage data update processes is set. And so on.
  • the stored data update plan determination unit 47 determines a plan for the stored data update process based on the mode of occurrence of the soft error detected in the stored data update process. As a result, the reliability of the data stored in the non-volatile memory 32 can be improved, and the time during which the non-volatile memory power supply 33 is on can be suppressed, for example, the occurrence of latch-up can be suppressed.
  • Embodiment 6 In the present embodiment, the hardware configuration of the data recorders 1 to the data recorders 1e described in the first to fifth embodiments will be described.
  • FIG. 14 is a diagram showing the hardware configurations of the data transmission / reception unit 21, the data transmission / reception unit 31, the data transmission / reception unit 51, the power supply control signal reception unit 34, and the control units 4, 4b, 4c, 4d, 4e.
  • the buffer memories 22, 52, the non-volatile memory 32, the non-volatile memory power supply 33, and the like are not shown.
  • Each function of the data transmission / reception unit 21, the data transmission / reception unit 31, the data transmission / reception unit 51, the power supply control signal reception unit 34, and the control units 4, 4b, 4c, 4d, 4e is realized by the processing circuit HW1.
  • Each function of the update unit 46 and the storage data update plan determination unit 47 is realized by the processing circuit HW1.
  • the processing circuit HW1 may be dedicated hardware or a CPU (central processing unit) that executes a program stored in the memory HW2.
  • the processing circuit HW1 may be, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), or an FPGA (Field-Programmable). Gate Array) or a combination of these is applicable.
  • the functions of the data transmission / reception unit 21, the data transmission / reception unit 31, the data transmission / reception unit 51, the power supply control signal reception unit 34, and the control units 4, 4b, 4c, 4d, and 4e are software and firmware. , Or a combination of software and firmware. Software and firmware are described as programs and stored in the memory HW2.
  • the processing circuit HW1 reads and executes the program stored in the memory HW2 to read and execute the data transmission / reception unit 21, the data transmission / reception unit 31, the data transmission / reception unit 51, the power supply control signal reception unit 34, and the control units 4, 4b, 4c. , 4d, 4e functions are realized.
  • the functions of the data transmission / reception unit 21, the data transmission / reception unit 31, the data transmission / reception unit 51, the power supply control signal reception unit 34, and the control units 4, 4b, 4c, 4d, and 4e are partially realized by dedicated hardware. The rest may be implemented in software or firmware.
  • the memory HW2 is, for example, a non-volatile semiconductor memory such as a flash memory, an MRAM, or an EEPROM, any one of a magnetic disk, a flexible disk, an optical disk, a compact disk, a mini disk, a DVD, or a combination thereof.
  • the memory HW2 is, for example, a memory different from the buffer memory 22, the buffer memory 52, and the non-volatile memory 32, but the memory HW2 may be the buffer memory 22 or the non-volatile memory 32.
  • FIG. 15 is a data recorder 100 of the present embodiment.
  • the data recorder 100 includes an input interface 200, a storage unit 300, and a control unit 4000.
  • the storage unit 300 includes a non-volatile memory 32 for storing data and a non-volatile memory power supply 33 which is a power supply for the non-volatile memory 32 and whose on / off control is controlled by the control unit 4000.
  • the input interface 200 includes a buffer memory 22 which is a first buffer memory.
  • the input interface 200 receives data input from the outside and records it in the buffer memory 22.
  • the control unit 4000 turns on the power supply 33 for the non-volatile memory at a timing determined based on the amount of data recorded in the buffer memory 22 and the mode of data input from the outside via the input interface 200.
  • the switching and input interface 200 transfers the data recorded in the non-volatile memory 22 to the non-volatile memory 32 when the power supply 33 for the non-volatile memory is on, and the control unit 4000 is recorded in the buffer memory 22. After transferring the data to the non-volatile memory 32, the power supply 33 for the non-volatile memory is switched off. As a result, the data recorder 100 can suppress the adverse effects of radiation.
  • FIG. 16 is a data recorder 101 of the present embodiment.
  • the data recorder 101 includes an output interface 500, a storage unit 300, and a control unit 4001.
  • the storage unit 300 includes a non-volatile memory 32 for storing data and a non-volatile memory power supply 33 which is a power supply for the non-volatile memory 32 and whose on / off control is controlled by the control unit 4001.
  • the output interface 500 includes a buffer memory 52 which is a second buffer memory.
  • the control unit 4001 When the output target data stored in the non-volatile memory 32 is output to the outside via the buffer memory 52, the control unit 4001 starts transferring the output target data to the buffer memory 52 and then outputs the output target.
  • the non-volatile memory power supply 33 is turned off during a part of the period until the data is transferred to the buffer memory 52. As a result, the data recorder 101 can suppress the adverse effects of radiation.
  • FIG. 17 is a data recorder 102 of the present embodiment.
  • the data recorder 102 includes an input interface 200, an output interface 500, a storage unit 300, and a control unit 4002.
  • the storage unit 300 includes a non-volatile memory 32 for storing data and a non-volatile memory power supply 33 which is a power supply for the non-volatile memory 32 and whose on / off control is controlled by the control unit 4002.
  • the input interface 200 includes a buffer memory 22 which is a first buffer memory.
  • the output interface 500 includes a buffer memory 52 which is a second buffer memory.
  • the input interface 200 receives data input from the outside and records it in the buffer memory 22.
  • the control unit 4002 turns on the power supply 33 for the non-volatile memory at a timing determined based on the amount of data recorded in the buffer memory 22 and the mode of data input from the outside via the input interface 200.
  • the switching and input interface 200 transfers the data recorded in the non-volatile memory 22 to the non-volatile memory 32 when the power supply 33 for the non-volatile memory is on, and the control unit 4002 is recorded in the buffer memory 22. After transferring the data to the non-volatile memory 32, the power supply 33 for the non-volatile memory is switched off.
  • the data recorder 102 can thereby suppress the adverse effects of radiation.
  • the control unit 4002 When the output target data stored in the non-volatile memory 32 is output to the outside via the buffer memory 52, the control unit 4002 starts transferring the output target data to the buffer memory 52 and then outputs the output target.
  • the non-volatile memory power supply 33 is turned off during a part of the period until the data is transferred to the buffer memory 52.
  • the data recorder 102 can thereby suppress the adverse effects of radiation.
  • Embodiment 8> In the present embodiment, how to use the data recorder 1, the data recorder 1b, the data recorder 1c, the data recorder 1d, the data recorder 1e, the data recorder 100, the data recorder 101, and the data recorder 102, respectively, described in the first to sixth embodiments. Will be explained.
  • the data recorder 1, the data recorder 1b, the data recorder 1c, the data recorder 1d, the data recorder 1e, the data recorder 100, the data recorder 101, and the data recorder 102 described in the first to fifth embodiments each have a power supply 33 for a non-volatile memory. It is a data recorder with improved radiation resistance by providing a period to turn it off.
  • the radiation environment refers to an environment in which the radiation dose is sufficiently higher than the natural environment on the ground, for example, an environment having a radiation dose equivalent to 50 millisieverts or more per year, and the radiation environment is realized in space, for example.
  • a radiation environment can be realized on the ground, for example, at a nuclear power plant.
  • a data recorder place one of the data recorders in a radiation environment and record the data in either of the data recorders or replay the data recorded in either of the data recorders. This makes it possible to record or reproduce data more stably in a radiation environment. For example, in an observation satellite, a recording request to a data recorder always occurs in a radiation environment, but even in such a case, the data recorder 1 (excluding the configuration of ⁇ A-4.
  • Modification 1> and the data recorder.
  • the adverse effect of radiation can be suppressed and data can be recorded stably.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

放射線による悪影響を抑制できるデータレコーダを提供する。本開示のデータレコーダは、その一態様において、入力インタフェースは第１のバッファメモリを備え、入力インタフェースは外部からのデータ入力を受け付けて第１のバッファメモリに記録し、制御部は、第１のバッファメモリに記録されているデータの量と、入力インタフェースを介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源をオンに切り替え、入力インタフェースは、不揮発性メモリ用電源がオンの状態の場合に、第１のバッファメモリに記録されているデータを不揮発性メモリに転送し、制御部は、第１のバッファメモリに記録されているデータを不揮発性メモリに転送した後に、不揮発性メモリ用電源をオフに切り替える。

Description

データレコーダおよびデータレコーダの使用方法
　本開示はデータレコーダおよびデータレコーダの使用方法に関するものである。
　放射線と呼ばれる高いエネルギーを持つ粒子は電子機器に悪影響を与えることが知られている。放射線は、宇宙空間において飛び交っている他、地上においても、宇宙からくる放射線や放射性物質から発せられる放射線が存在する。
特開２００９－０２６２７１号公報
　電子機器またはその一部分の電源をオフとすることにより、当該電子機器またはその当該一部分に対する放射線の悪影響を抑制できる。
　特許文献１には、データレコーダにおいて、省電力を実現するために、データレコーダの不揮発性メモリモジュールの電源を制御する構成が、開示されている。しかし、特許文献１に開示されている電源の制御は、放射線の悪影響への対策の観点から改善の余地があった。
　本開示は、このような問題を解決するためのものであり、放射線による悪影響を抑制できるデータレコーダを提供すること、および放射線による悪影響を抑制できるデータレコーダの使用方法を提供することを目的としている。
　本開示の一態様のデータレコーダは、入力インタフェースと記憶部と制御部とを備え、記憶部はデータを記憶する不揮発性メモリと不揮発性メモリ用の電源であって制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、入力インタフェースは第１のバッファメモリを備え、入力インタフェースは外部からのデータ入力を受け付けて第１のバッファメモリに記録し、制御部は、第１のバッファメモリに記録されているデータの量と、入力インタフェースを介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源をオンに切り替え、入力インタフェースは、不揮発性メモリ用電源がオンの状態の場合に、第１のバッファメモリに記録されているデータを不揮発性メモリに転送し、制御部は、第１のバッファメモリに記録されているデータを不揮発性メモリに転送した後に、不揮発性メモリ用電源をオフに切り替える、データレコーダ、である。
　また、本開示の別の一態様のデータレコーダは、出力インタフェースと記憶部と制御部とを備え、記憶部はデータを記憶する不揮発性メモリと不揮発性メモリ用の電源であって制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、出力インタフェースは第２のバッファメモリを備え、制御部は、不揮発性メモリが記憶している出力対象のデータを第２のバッファメモリを介して外部へ出力する際に、出力対象のデータの第２のバッファメモリへの転送を開始してから出力対象のデータを第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源をオフの状態とする、データレコーダ、である。
　また、本開示のさらに別の一態様のデータレコーダは、入力インタフェースと出力インタフェースと記憶部と制御部とを備え、記憶部はデータを記憶する不揮発性メモリと不揮発性メモリ用の電源であって制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、入力インタフェースは第１のバッファメモリを備え、出力インタフェースは第２のバッファメモリを備え、入力インタフェースは外部からのデータ入力を受け付けて第１のバッファメモリに記録し、制御部は、第１のバッファメモリに記録されているデータの量と、入力インタフェースを介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源をオンに切り替え、入力インタフェースは、不揮発性メモリ用電源がオンの状態の場合に、第１のバッファメモリに記録されているデータを不揮発性メモリに転送し、制御部は、第１のバッファメモリに記録されているデータを不揮発性メモリに転送した後に、不揮発性メモリ用電源をオフに切り替え、制御部は、不揮発性メモリが記憶している出力対象のデータを第２のバッファメモリを介して外部へ出力する際に、出力対象のデータの第２のバッファメモリへの転送を開始してから出力対象のデータを第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源をオフの状態とする、データレコーダ、である。
　また、本開示の一態様のデータレコーダの使用方法は、本開示のデータレコーダを使用する方法であるデータレコーダの使用方法であって、放射線環境にデータレコーダを配置して、データレコーダにデータを記録またはデータレコーダに記録されたデータを再生する、データレコーダの使用方法、である。
　本開示の一態様のデータレコーダにおいて、制御部は、第１のバッファメモリに記録されているデータの量と、入力インタフェースを介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源をオンに切り替え、入力インタフェースは、不揮発性メモリ用電源がオンの状態の場合に、第１のバッファメモリに記録されているデータを不揮発性メモリに転送し、制御部は、第１のバッファメモリに記録されているデータを不揮発性メモリに転送した後に、不揮発性メモリ用電源をオフに切り替える。これにより、放射線による悪影響を抑制できるデータレコーダが提供される。
　また、本開示の別の一態様のデータレコーダにおいて、制御部は、不揮発性メモリが記憶している出力対象のデータを第２のバッファメモリを介して外部へ出力する際に、出力対象のデータの第２のバッファメモリへの転送を開始してから出力対象のデータを第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源をオフの状態とする。これにより、放射線による悪影響を抑制できるデータレコーダが提供される。
　また、本開示のさらに別の一態様のデータレコーダにおいて、制御部は、第１のバッファメモリに記録されているデータの量と、入力インタフェースを介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源をオンに切り替え、入力インタフェースは、不揮発性メモリ用電源がオンの状態の場合に、第１のバッファメモリに記録されているデータを不揮発性メモリに転送し、制御部は、第１のバッファメモリに記録されているデータを不揮発性メモリに転送した後に、不揮発性メモリ用電源をオフに切り替え、制御部は、不揮発性メモリが記憶している出力対象のデータを第２のバッファメモリを介して外部へ出力する際に、出力対象のデータの第２のバッファメモリへの転送を開始してから出力対象のデータを第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源をオフの状態とする。これにより、放射線による悪影響を抑制できるデータレコーダが提供される。
　また、本開示の一態様のデータレコーダの使用方法は、本開示のデータレコーダを使用する方法であるデータレコーダの使用方法であって、放射線環境にデータレコーダを配置して、データレコーダにデータを記録またはデータレコーダに記録されたデータを再生する、データレコーダの使用方法、である。これにより、放射線による悪影響を抑制できるデータレコーダの使用方法が提供される。
　また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態１のデータレコーダの構成を示すブロック図である。 実施の形態１のデータレコーダのデータ受信処理のフローチャートである。 実施の形態１のデータレコーダの記憶処理のフローチャートである。 実施の形態１のデータレコーダの再生データ読み出し処理のフローチャートである。 実施の形態１のデータレコーダの再生処理のフローチャートである。 実施の形態２のデータレコーダの構成を示すブロック図である。 実施の形態２のデータレコーダの動作を説明するための図である。 実施の形態２のデータレコーダの動作を説明するための図である。 実施の形態３のデータレコーダの構成を示すブロック図である。 実施の形態３のデータレコーダの不揮発性メモリ用電源の電流値を監視する処理のフローチャートである。 実施の形態４のデータレコーダの構成を示すブロック図である。 実施の形態４のデータレコーダの記憶データ更新処理のフローチャートである。 実施の形態５のデータレコーダの構成を示すブロック図である。 実施の形態１から５のデータレコーダの一部のハードウェア構成を示す図である。 実施の形態６のデータレコーダの一態様の構成を示すブロック図である。 実施の形態６のデータレコーダの一態様の構成を示すブロック図である。 実施の形態６のデータレコーダの一態様の構成を示すブロック図である。
　＜Ａ．実施の形態１＞
　＜Ａ－１．構成＞
　図１は実施の形態１に係るデータレコーダであるデータレコーダ１の構成を示すブロック図である。
　データレコーダ１は入力インタフェース２と記憶部３と制御部４と出力インタフェース５を備える。
　入力インタフェース２はデータ送受信部２１とバッファメモリ２２（第１のバッファメモリ）とを備える。
　入力インタフェース２はデータレコーダ１の外部から送信されるデータを受信し、当該データを記憶部３へ転送する。
　入力インタフェース２は外部から受信したデータをバッファメモリ２２に一時保存する。外部から受信したデータをバッファメモリ２２に一時保存することで、後述するように記憶部３が備える不揮発性メモリ用電源３３をオフにする猶予が生まれる。
　記憶部３はデータ送受信部３１と不揮発性メモリ３２と不揮発性メモリ用電源３３と電源制御信号受信部３４を備える。データ送受信部３１は入力インタフェース２から転送されるデータを受信し、不揮発性メモリ３２へ格納する。また、データの再生時は不揮発性メモリ３２からデータを読み込み、当該データを出力インタフェース５へ転送する。
　不揮発性メモリ３２は、例えばフラッシュメモリ、ＭＲＡＭ、ＥＥＰＲＯＭ等の、不揮発性の半導体メモリである。
　不揮発性メモリ用電源３３は不揮発性メモリ３２へ電力を供給する電源であり、電源制御信号受信部３４から転送される電源の制御信号によって、オンとオフが切り替わる。
　電源制御信号受信部３４は制御部４から送信される電源制御信号を受信し、不揮発性メモリ用電源３３へ受信した電源制御信号を転送する。制御部４は、このように、電源制御信号受信部３４を介して、不揮発性メモリ用電源３３のオンとオフを制御する。
　制御部４は、コマンド受信部４１と、データ量監視部４２と、電源制御信号送信部４３と、を備える。
　コマンド受信部４１は通信の開始を示すコマンドを受信する。当該コマンドは、記録と再生どちらの通信かの情報を含む。コマンドが再生を指示するコマンドである場合は、当該コマンドは、例えば、再生するデータを指定する情報も含む。
　データ量監視部４２は、入力インタフェース２の備えるバッファメモリ２２および出力インタフェース５の備えるバッファメモリ５２に記憶されているデータの量を監視する。
　電源制御信号送信部４３は、記憶部３の備える電源制御信号受信部３４に電源制御信号を送信する。
　制御部４はバッファメモリ２２に記憶されているデータの量をデータ量監視部４２により監視し、閾値（第１の閾値、以下閾値４００とする）を超過した場合に、電源制御信号送信部４３により、電源制御信号受信部３４へ、不揮発性メモリ用電源３３をオンにするよう指示する電源制御信号を送信する。閾値４００は、本実施の形態では、予め定められ、制御部４に記憶されている。
　閾値４００の決定方法は限定されないが、例えば、バッファメモリ２２の容量に対する、バッファメモリ２２が記憶しているデータの量の割合（例えば８０％など）としても良い。また、バッファメモリ２２への書込みの速度と、不揮発性メモリ用電源３３をオフからオンに切り替える際に不揮発性メモリ用電源３３への書き込み可能になるために必要な時間に基づいて設定しても良い。以下、制御部４が不揮発性メモリ用電源３３をオンにするよう指示する電源制御信号を電源制御信号受信部３４へ送信してから不揮発性メモリ３２への書き込みが可能になるために必要な時間を不揮発性メモリ３２の立ち上がり時間と呼ぶ。
　出力インタフェース５は入力インタフェース２と同様の構造であり、出力インタフェース５は、データ送受信部５１とバッファメモリ５２（第２のバッファメモリ）とを備える。出力インタフェース５は記憶部３からのデータを受信しデータレコーダ１の外部へデータを送信する機能を持つ。
　バッファメモリ２２および５２は、例えば、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＭＲＡＭ、ＥＥＰＲＯＭ等の、不揮発性または揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等の書き換え可能なメモリのうちのいずれかまたはその組み合わせである。バッファメモリ２２および５２は、不揮発性メモリ３２と比べ記憶容量が少なくてもよく、また、不揮発性メモリ３２と比べ、放射線の悪影響を受けにくい構成とする、または、複数のメモリモジュールを備えるパッケージである構成とする、等により、放射線の悪影響により部分的に故障した際の影響を抑えることが容易である。
　＜Ａ－２．動作＞
　まず、放射線によるデータレコーダ１への悪影響の例について、説明する。放射線による半導体素子への悪影響は、シングルイベント効果（Ｓｉｎｇｌｅ　Ｅｖｅｎｔ　Ｅｆｆｅｃｔ、ＳＥＥ）と呼ばれている。シングルイベント効果の主たる例として、放射線によって記憶しているデータが書き換わるシングルイベントアップセット（Ｓｉｎｇｌｅ　Ｅｖｅｎｔ　Ｕｐｓｅｔ、以下、アップセットと記載する）、過電流が流れるシングルイベントラッチアップ（Ｓｉｎｇｌｅ　Ｅｖｅｎｔ　Ｌａｔｃｈ－ｕｐ、ＳＥＬ、以下、ラッチアップと記載する）が挙げられる。例えばデータレコーダ１にＣＭＯＳ　ＩＣ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ、相補型金属酸化物半導体集積回路）が使われており、ＣＭＯＳ　ＩＣに放射線が当たりラッチアップが起これば、制御不能状態となり過電流が流れ続け回路を破壊してしまう可能性がある。ラッチアップへの対策としては、データレコーダ１またはその構成要素の電源をオフとすることにより、データレコーダ１または当該その構成要素でのラッチアップ発生を防止することができる。
　＜Ａ－２－１．データ受信処理および記憶処理の動作＞
　図２はデータレコーダ１のデータ受信処理のフローチャートである。
　データレコーダ１のデータ受信処理において、入力インタフェース２は、データレコーダ１の外部から送信されるデータの受信を試み（ステップＳ２１）、外部からデータを受信すれば（ステップＳ２１：ＹＥＳ）、逐次、受信したデータをバッファメモリ２２に転送し、また、転送し終えたデータを消去する（ステップＳ２２）。ステップＳ２１において外部からデータを受信しなければ（ステップＳ２１：ＮＯ）、ステップＳ２１で外部から送信されるデータの受信を試みることを繰り返す。また、ステップＳ２２の後は、再度ステップＳ２１に移行する。
　図３にデータレコーダ１の記憶処理のフローチャートを示す。
　制御部４は、データ量監視部４２により、バッファメモリ２２に記憶されているデータの量を監視し、閾値４００を超過したかの判定をする（ステップＳ３１）。バッファメモリ２２に記憶されているデータの量が閾値４００を超過した場合（ステップＳ３１：ＹＥＳ）、制御部４は電源制御信号送信部４３により電源制御信号を電源制御信号受信部３４へ送り、不揮発性メモリ用電源３３の電源をオフ状態からオンへ切り替える（ステップＳ３２）。不揮発性メモリ用電源３３の電源がオンになれば不揮発性メモリ３２への書き込みが可能になるので、データ送受信部２１はバッファメモリ２２からデータを読み込み、記憶部３へデータを転送する（ステップＳ３３）。記憶部３へ転送されたデータは、不揮発性メモリ３２に書き込まれる。
　データ量監視部４２は再びバッファメモリ２２の記憶しているデータ量を監視し、バッファメモリ２２が空かどうかを判定する（ステップＳ３４）。ステップＳ３４でバッファメモリ２２が空でなければ（ステップＳ３４：ＮＯ）、つまり、バッファメモリ２２に記憶されているデータが残っていれば、ステップＳ３３に移り、記憶部３へのデータ転送が繰り返される。
　バッファメモリ２２内のデータが全て転送されバッファメモリ２２が空であれば（ステップＳ３４：ＹＥＳ）、制御部４は電源制御信号送信部４３により電源制御信号受信部３４へ電源制御信号を送信し、不揮発性メモリ用電源３３の電源をオフに切り替える（ステップＳ３５）。
　データレコーダ１は、以上説明したデータ受信処理および記憶処理により、外部からのデータを受信し、不揮発性メモリ３２に記憶する。その際、制御部４は、図３のフローチャートのステップＳ３１およびステップＳ３２のように、バッファメモリ２２に記録されているデータの量に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、入力インタフェース２は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４は、バッファメモリ２２に記録されているデータの不揮発性メモリ３２への転送が終わった後に、不揮発性メモリ用電源３３をオフに切り替える。これにより、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。特に、データレコーダ１へのデータ入力が長時間続く、またはデータレコーダ１へのデータ入力が頻繁に行われるような場合においても、不揮発性メモリ３２をオフにすることで、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。
　＜Ａ－２－２．再生データ読み出し処理および再生処理の動作＞
　図４は、再生データ読み出し処理のフローチャートである。再生データ読み出し処理は、後述の再生処理のために、再生データを不揮発性メモリ３２からバッファメモリ５２に読み出す処理のことである。また、再生データは、データレコーダ１の出力対象のデータ、つまり再生しようとするデータであり、例えばコマンド受信部４１が受信した再生要求のコマンドで再生するよう指定されたデータのことである。
　制御部４はコマンド受信部４１が再生要求のコマンドを受信したかどうかを確認する（ステップＳ４１）。コマンド受信部４１が受信した再生要求のコマンドがあれば（ステップＳ４１：ＹＥＳ）、ステップＳ４２に進む。コマンド受信部４１が受信した再生要求のコマンドがなければ（ステップＳ４１：ＮＯ）、ステップＳ４１を繰り返す。
　ステップＳ４２では、バッファメモリ５２が空かどうかを確認する（ステップＳ４２）。バッファメモリ５２が空でなければ（ステップＳ４２：ＮＯ）、バッファメモリ５２に残っているデータの再生が完了しバッファメモリ５２が空になるまで、ステップＳ４２を繰り返す。
　バッファメモリ５２が空であれば（ステップＳ４２：ＹＥＳ）、制御部４は電源制御信号送信部４３により電源制御信号受信部３４へ電源制御信号を送信し、不揮発性メモリ用電源３３の電源をオフからオンに切り替える（ステップＳ４３）。
　次に、記憶部３の備えるデータ送受信部３１は、記憶部３の不揮発性メモリ３２から再生データを読み出し、出力インタフェース５の備えるデータ送受信部５１へ送信する（ステップＳ４４）。
　次に、データ送受信部５１は、データ送受信部３１から受信した再生データを、バッファメモリ５２へ書き込む（ステップＳ４５）。
　ステップＳ４４とステップＳ４５では、不揮発性メモリ３２からまだ読み出されていない再生データの量が不揮発性メモリ３２の容量より多い場合、不揮発性メモリ３２が記憶できる分の再生データが、不揮発性メモリ３２から読み出され、データ送受信部３１およびデータ送受信部５１を介してバッファメモリ５２へ送信される。
　次に、制御部４は、全ての再生データが記憶部３の不揮発性メモリ３２から読み出されバッファメモリ５２へ送信されたかを判定する（ステップＳ４６）。
　一部の再生データの不揮発性メモリ３２からの読み出しとバッファメモリ５２への送信が終わっていない場合（ステップＳ４６：ＮＯ）、ステップＳ４７に進む。
　ステップＳ４７において、制御部４は、バッファメモリ５２が空かどうかを確認する（ステップＳ４７）。
　ステップＳ４７においてバッファメモリ５２が空でない場合（ステップＳ４７：ＮＯ）、制御部４は不揮発性メモリ用電源３３をオフ状態とし（ステップＳ４８）、バッファメモリ５２が後述の再生処理により空になるまで、ステップＳ４７を繰り返す。ステップＳ４８において、制御部４は、不揮発性メモリ用電源３３が元々オンであった場合は電源制御信号送信部４３によりオフに切り替え、不揮発性メモリ用電源３３が元々オフであった場合は、オフのままにする。
　ステップＳ４７においてバッファメモリ５２が空の場合（ステップＳ４７：ＹＥＳ）、ステップＳ４３に進む。
　ステップＳ４６において、全部の再生データの不揮発性メモリ３２からの読み出しとバッファメモリ５２への送信が終わっていた場合（ステップＳ４６：ＹＥＳ）、制御部４は電源制御信号送信部４３により不揮発性メモリ用電源３３の電源をオンからオフに切り替え（ステップＳ４９）、ステップＳ４１に進む。
　図５は再生処理のフローチャートである。再生処理は、再生データ読み出し処理で不揮発性メモリ３２から読み出されバッファメモリ５２へ送信された再生データを、出力インタフェース５を介して外部へ送信する処理である。
　再生処理において、データ送受信部５１はバッファメモリ５２に再生データがあるかを判定し（ステップＳ５１）、バッファメモリ５２に再生データがあれば（ステップＳ５１：ＹＥＳ）、バッファメモリ５２にある再生データを外部へ送信し、また、送信し終えた再生データをバッファメモリ５２から消去する（ステップＳ５２）。ステップＳ５２の後は、ステップＳ５１を繰り返す。
　ステップＳ５１においてバッファメモリ５２に再生データがなければ（ステップＳ５１：ＮＯ）、ステップＳ５１を繰り返す。
　データレコーダ１は、以上説明した再生データ読み出し処理および再生処理により、不揮発性メモリ３２に記憶されていた再生データを、バッファメモリ５２を介して、つまり一度バッファメモリ５２に保存した後にバッファメモリ５２から読み出して外部へ、出力する。その際、制御部４は、データの再生中に不揮発性メモリ用電源３３をオフにする猶予がある場合、図４のフローチャートのステップＳ４８により、再生データのバッファメモリ５２への転送を開始してから再生データをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。これにより、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。特に、データの再生が長時間続き、バッファメモリ５２の容量以上の量のデータが再生される場合に、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。
　＜Ａ－３．効果＞
　制御部４は、再生データのバッファメモリ５２への転送を開始してから再生データをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。これにより、放射線による悪影響を抑制できる。
　＜Ａ－４．変形例１＞
　上記の＜Ａ－２．動作＞の項目では、＜Ａ－２－１．データ受信処理および記憶処理の動作＞において、データレコーダ１へのデータ入力時、制御部４は、バッファメモリ２２に記録されているデータの量に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、また、バッファメモリ２２に記録されているデータの不揮発性メモリ３２への転送が終わった後に、不揮発性メモリ用電源３３をオフに切り替えるとして説明した。しかし、データレコーダ１は、図３のフローチャートにおいて、ステップＳ３２およびステップＳ３５の不揮発性メモリ用電源３３のオンとオフの制御がなされる代わりに、外部からのデータ入力を実行中は不揮発性メモリ用電源３３をオンにし、外部からのデータ入力を実行中以外は不揮発性メモリ用電源３３をオフにする、という制御がされる、という構成でもよい。そのような構成のデータレコーダ１においても、＜Ａ－３．効果＞に記載の効果が得られる。
　＜Ａ－５．変形例２＞
　ステップＳ４２、およびステップＳ４７では、制御部４はバッファメモリ５２が空かどうかを判定したが、バッファメモリ５２が空かどうかを判定する代わりに、バッファメモリ５２の記憶しているデータ量が閾値（第２の閾値、以下、閾値４０１とする）未満になったかどうか、を判定してもよい。閾値４０１は、例えば、不揮発性メモリ３２の立ち上がり時間を考慮して、不揮発性メモリ用電源３３をオンに切り替えて不揮発性メモリ３２からの読出しが可能になる前にバッファメモリ５２が空にならない範囲で、なるべく小さい値として定められ、制御部４に記憶される。制御部４は、このような構成により、再生データをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。これにより、データレコーダ１へは、外部へのデータ出力に支障をきたすことなく、不揮発性メモリ用電源３３をオフの状態の時間を増やし、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。
　また、ステップＳ４２、およびステップＳ４７では、不揮発性メモリ３２からまだ読み出されていない再生データの量がバッファメモリ５２の空き容量以下の場合には、ステップＳ４３に進み、当該まだ読み出されていない再生データをバッファメモリ５２へ転送してもよい。
　＜Ａ－６．その他＞
　上記の＜Ａ－２．動作＞では、記憶処理および再生データ読み出し処理のそれぞれについて、説明中の処理以外では不揮発性メモリ３２への書き込みおよび不揮発性メモリ３２からの読み出しが行われていない状況を想定して説明をした。しかし、記憶処理または再生データ読み出し処理で不揮発性メモリ用電源３３をオフにしようとした際、同時に行われている他の処理において、不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が行われている場合も考えられる。そのような場合に、実行中の不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が妨げられないよう、制御部４は、不揮発性メモリ３２への書き込みおよび不揮発性メモリ３２からの読み出しが行われていないタイミングでのみ、不揮発性メモリ用電源３３をオフに切り替える。
　例えば、図３に示される記憶処理のフローチャートのステップＳ３５において、記憶処理以外の処理での不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が行われているタイミングでは、制御部４は不揮発性メモリ用電源３３をオフに切り替えず、ステップＳ３１に進む。記憶処理以外の処理での不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が行われているタイミングとは、例えば、図４に示される再生データ読み出し処理のフローチャートのステップＳ４４の処理が行われているタイミングである。ステップＳ３５において、記憶処理以外の処理での不揮発性メモリ３２への書き込みおよび不揮発性メモリ３２からの読み出しが行われていないタイミングでは、＜Ａ－２．動作＞に説明したように、制御部４は不揮発性メモリ用電源３３をオフに切り替えてステップＳ３１に進む。図４に示される再生データ読み出し処理のフローチャートのステップＳ４８，４９においても同様である。
　制御部４は、予め定められた状況では不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が行われているタイミングでも不揮発性メモリ用電源３３をオフにし、当該予め定められた状況以外では、不揮発性メモリ３２への書き込みおよび不揮発性メモリ３２からの読み出しが行われていないタイミングでのみ、不揮発性メモリ用電源３３をオフにする、という構成でもよい。当該予め定められた状況は、例えば、強制的に不揮発性メモリ用電源３３をオフにするというコマンドをコマンド受信部４１を介して外部から受信したという状況である。また、後述の実施の形態３のデータレコーダ１ｃのように、過電流を検知した場合に不揮発性メモリ用電源３３をオフにする、という機能を備える場合には、当該予め定められた状況は、例えば、不揮発性メモリ用電源３３の過電流を検知した場合に不揮発性メモリ用電源３３をオフにする、という状況である。
　＜Ｂ．実施の形態２＞
　実施の形態１のデータレコーダ１では、入力インタフェース２の備えるバッファメモリ２２に記憶されているデータの量が閾値を超過した場合に、不揮発性メモリ用電源３３はオフからオンに変更された。バッファメモリ２２に記憶されているデータの量の閾値として実施の形態１で用いた閾値４００は固定値であり変動することはない。しかし、データレコーダが外部からのデータを受信、または外部へ送信する通信速度が一定でない場合、放射線対策や省電力化の観点から閾値を動的に変更できることが望ましい。
　＜Ｂ－１．構成＞
　図６は実施の形態２に係るデータレコーダであるデータレコーダ１ｂの構成を示すブロック図である。
　データレコーダ１ｂは、実施の形態１に係るデータレコーダであるデータレコーダ１と比べ、制御部４が制御部４ｂとなっている点が異なる。本実施の形態２では、入力インタフェース２および出力インタフェース５は、外部と複数の通信速度で通信可能という制限がつくが、実施の形態１と同じインタフェースである入力インタフェース２および出力インタフェース５として説明する。他の点は、データレコーダ１ｂの構成はデータレコーダ１ｂと同じである。外部との通信速度は、外部からデータレコーダ１ｂへデータを入力する場合はそのデータ入力の速度であり、データレコーダ１ｂから外部にデータを出力する場合はそのデータ出力の速度である。
　データレコーダ１ｂは、外部と複数の通信速度で通信可能というだけでなく、入力と出力で通信速度が違うという構成でもよい。
　制御部４ｂは、制御部４と比べ、閾値制御部４４をさらに備える。制御部４ｂは、実施の形態１の制御部４と同様、バッファメモリ２２に記憶されているデータの量をデータ量監視部４２により監視し、閾値４００を超過した場合に、電源制御信号送信部４３により、電源制御信号受信部３４へ、不揮発性メモリ用電源３３をオンにするよう指示する電源制御信号を送信する。本実施の形態では、閾値制御部４４が閾値４００を制御する。制御部４ｂの備えるコマンド受信部４１が受信する通信の開始を示すコマンドは、通信速度の情報を含む。他の点は、制御部４ｂの構成は制御部４と同様である。
　＜Ｂ－２．動作＞
　データレコーダ１ｂへのデータ入力時のデータレコーダ１ｂのデータ受信処理および記憶処理の動作はそれぞれ、閾値４００が閾値制御部４４に制御されるものであることを除けば、実施の形態１の＜Ａ－２－１．データ受信処理および記憶処理の動作＞で説明した動作と同様である。また、データレコーダ１ｂのデータ再生時の再生データ読み出し処理および再生処理の動作は、実施の形態１の＜Ａ－２－２．再生データ読み出し処理および再生処理の動作＞で説明した動作と同様である。但し、実施の形態１の説明の制御部４は制御部４ｂと読み替える。
　以下、データレコーダ１ｂが外部からデータを入力される場合の、データ入力の速度に基づいた閾値４００の制御について説明する。
　例として通信速度が２種類ある場合を考え、通信速度が低い通信を低速データ通信とし、もう一方を高速データ通信とする。
　閾値４００を、低速データ通信に適したように、つまり低速データ通信の場合にバッファメモリ２２がオーバーフローせずかつバッファメモリ２２を十分活用できるように設定していた場合、同じ値の閾値４００を用いて高速データ通信を行うと、バッファメモリ２２がオーバーフローする可能性がある。
　一方、閾値４００を、高速データ通信に適したように、つまり高速データ通信の場合にバッファメモリ２２がオーバーフローせずかつバッファメモリ２２を十分活用できるように設定していた場合、同じ値の閾値４００で低速データ通信を行うと、バッファメモリ２２に空き容量がある、つまり不揮発性メモリ用電源３３の電源をオフ状態にしておくことのできる猶予がある状態で、不揮発性メモリ用電源３３をオン状態に切り替えることになる。つまり不揮発性メモリ用電源３３のオフ状態の時間を延ばす余地があり、放射線対策や省電力化をより効果的に行う余地がある。
　以下、具体的に説明する。
　バッファメモリ２２の記憶容量をＭＢ［Ｇｂｉｔ］、バッファメモリ２２の記憶しているデータの量をＭＷ［Ｇｂｉｔ］とする。また、不揮発性メモリ３２の立ち上がり時間をＴＰＯＷ［ｓ］、外部からの入力の通信速度をＡ［Ｇｂｐｓ］とする。通信速度Ａは、本実施の形態では高速データ通信における通信速度Ａ０または低速データ通信における通信速度Ａ１のいずれかであるが、一連の通信ではどちらかに固定されている場合を考える。Ａ０とＡ１は、Ａ０　＞　Ａ１を満たす。バッファメモリ２２がオーバーフローする時間をＴＯＶＲ［ｓ］とすると、ＴＯＶＲ＝（ＭＢ－ＭＷ）／Ａである。
　図３に示されるフローチャートの動作で不揮発性メモリ３２がオーバーフローしないためには、不揮発性メモリ３２が稼働するまでの時間ＴＰＯＷとオーバーフローするまでの時間ＴＯＶＲはＴＯＶＲ　＝（ＭＢ－ＭＷ）／Ａ　≧　ＴＰＯＷ　の関係を満たさなければならない。この関係を満たすＭＷの最大値をＭＬＩＭとすると、ＭＬＩＭ　＝　ＭＢ－Ａ・ＴＰＯＷである。Ａ＝Ａ０の場合のＭＬＩＭをＭ０ ＬＩＭ、Ａ＝Ａ１の場合のＭＬＩＭをＭ１ ＬＩＭとする。
　より具体的に、例として、ＭＢ＝５Ｇｂｉｔ、Ａ０＝２Ｇｂｐｓ、Ａ１＝１Ｇｂｐｓ、ＴＰＯＷ＝１ｓ、また、バッファメモリ２２から不揮発性メモリ３２へのデータ転送速度は外部からのデータ入力の速度より速い５Ｇｂｐｓの場合を考える。上記の式より、Ｍ０ ＬＩＭとＭ１ ＬＩＭはそれぞれ、Ｍ０ ＬＩＭ＝３ＧｂｉｔとＭ１ ＬＩＭ＝４Ｇｂｉｔである。ここで挙げた値は例であり、データレコーダ１ｂの設計に応じて変更可能である。
　図７および図８はそれぞれ、低速データ通信において、閾値４００がＭ０ ＬＩＭの場合と閾値４００がＭ１ ＬＩＭの場合の、バッファメモリ２２に記録されているデータの量ＭＷの変動を表している。
　図７は閾値４００がＭ０ ＬＩＭの場合のＭＷの変動を表す。時間ｔ＝０ｓで通信を開始すると、ＭＷは、時間ｔ＝３ｓに３Ｇｂｉｔとなり、Ｍ０ ＬＩＭに達するため、制御部４ｂは不揮発性メモリ用電源３３の電源をオン状態に切り替えるよう指示する信号を送る。ＴＰＯＷ＝１ｓであるため、不揮発性メモリ３２への書き込みは時間ｔ＝４ｓより後に可能となる。バッファメモリ２２から不揮発性メモリ３２へのデータ転送速度を５Ｇｂｐｓであるため、通信速度Ａ１＝１Ｇｂｐｓとの差分４ＧｂｐｓがＭＷの減少速度であり、ｔ＝５ｓに、ＭＷは０Ｇｂｉｔとなり、制御部４ｂは不揮発性メモリ用電源３３の電源をオフ状態に切り替える。以後同じ動作を繰り返し、ｔ＝２５ｓまで考えると、データレコーダ１ｂは外部から２５Ｇｂｉｔのデータを入力され、その間の不揮発性メモリ用電源３３がオン状態である時間は、計１０秒間である。
　図８は閾値４００がＭ１ ＬＩＭの場合のＭＷの変動を表す。時間ｔ＝０ｓで通信を開始すると、ＭＷは、時間ｔ＝４ｓに４Ｇｂｉｔとなり、Ｍ１ ＬＩＭに達するため、制御部４ｂは不揮発性メモリ用電源３３の電源をオン状態に切り替えるよう指示する信号を送る。ＴＰＯＷ＝１ｓであるため、不揮発性メモリ３２への書き込みは時間ｔ＝５ｓより後に可能となる。バッファメモリ２２から不揮発性メモリ３２へのデータ転送速度を５Ｇｂｐｓであるため、通信速度Ａ１＝１Ｇｂｐｓとの差分４ＧｂｐｓがＭＷの減少速度であり、ｔ＝６．２５ｓに、ＭＷは０Ｇｂｉｔとなり、制御部４ｂは不揮発性メモリ用電源３３の電源をオフ状態に切り替える。以後同じ動作を繰り返し、ｔ＝２５ｓまで考えると、データレコーダ１ｂは外部から２５Ｇｂｉｔのデータを入力され、その間の不揮発性メモリ用電源３３がオン状態である時間は、計９秒間である。
　このように、同じ入力速度でデータ入力をしていて同じデータ量を記録する場合でも、閾値４００をより大きな値とすることで、不揮発性メモリ用電源３３がオンである時間を減らせる。閾値４００がＭ１ ＬＩＭの場合は、閾値４００がＭ０ ＬＩＭの場合と比べ、バッファメモリ２２を有効に利用できるために、不揮発性メモリ用電源３３のオンとオフの切り替え回数を少なくでき、その分、オン状態である時間を減らすことができる。図７の例では不揮発性メモリ３２の立ち上がり時間のために不揮発性メモリ用電源３３がオンである時間は２５秒中５秒であるが、図８の例では、不揮発性メモリ用電源３３のオンとオフの切り替えの回数が減ったため、不揮発性メモリ３２の立ち上がり時間のために不揮発性メモリ用電源３３がオンである時間は２５秒中４秒である。
　外部からのデータ入力に支障をきたさないために不揮発性メモリ３２がオーバーフローしない範囲で、なるべく大きな値の閾値は、上でも述べたように高速データ通信の場合はＭ０ ＬＩＭ、低速データ通信の場合はＭ１ ＬＩＭであり異なる。そのため、本実施の形態のデータレコーダ１ｂにおいては、閾値制御部４４は、外部からのデータ入力の速度に基づいて、高速データ通信の場合には閾値４００をＭ０ ＬＩＭに、低速データ通信の場合には閾値４００をＭ１ ＬＩＭに設定する。不揮発性メモリ３２の立ち上がり時間が変動する可能性がある場合には、閾値４００はその変動を考慮してＭ０ ＬＩＭまたはＭ１ ＬＩＭより少し小さめに設定されることが望ましい。
　このように、本実施の形態のデータレコーダ１ｂにおいては、制御部４ｂは、バッファメモリ２２に記録されているデータの量と、入力インタフェース２を介した外部からのデータ入力の速度と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替える。より具体的には、制御部４ｂの備える閾値制御部４４は、外部からのデータ入力の速度に基づいて閾値４００を決め、制御部４ｂは、図３のフローチャートのステップＳ３１およびステップＳ３２で示されたように、バッファメモリ２２に記録されているデータの量が閾値４００を超過した場合に、不揮発性メモリ用電源３３をオンに切り替える。また、入力インタフェース２は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４は、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送した後に、不揮発性メモリ用電源３３をオフに切り替える。このような構成により、不揮発性メモリ用電源３３がオン状態である時間が減少するため、放射線による悪影響をより抑制でき、また、データレコーダ１ｂをより省電力化できる。特に、上で説明したように、データレコーダ１ｂへのデータ入力が長時間続く、またはデータレコーダ１ｂへのデータ入力が頻繁に行われるような場合においても、放射線による悪影響をより抑制でき、また、データレコーダ１ｂをより省電力化できる。
　上記の説明では不揮発性メモリ用電源３３をオンからオフにする際は不揮発性メモリ用電源３３への書き込みを終了後に瞬時にオフにできるものとして説明した。不揮発性メモリ用電源３３への書き込みを終了後に不揮発性メモリ用電源３３がオフになるまでに時間がかかる場合、その分の時間についても、閾値制御部４４が外部からのデータ入力の速度に基づいて決めたタイミングで不揮発性メモリ用電源３３をオンに切り替えることで、不揮発性メモリ用電源３３のオンとオフの切り替え回数の減少に伴って減少させることができる。
　一連のデータ入力中にはデータ入力の速度が一定の状況を想定して図７と図８との説明をしたが、一連のデータ入力中にデータ入力の速度が変わってもよい。その場合、制御部４ｂは、例えば、バッファメモリ２２に記録されているデータの量が変更後のデータ入力の速度に基づいて決まる閾値４００を上回っている場合には、バッファメモリ２２に記録されているデータの量が変更後のデータ入力の速度に基づいて決まる閾値４００以下になってから、データ入力の速度の変更を許可する。
　閾値制御部４４が外部からのデータ入力の速度に従って閾値４００を制御するとして説明したが、閾値制御部４４は、外部からのデータ入力の速度を、コマンド受信部４１が受信した外部からのコマンドに含まれる通信速度の情報や、データ送受信部２１の動作状況の情報や、バッファメモリ２２に記憶されているデータ量の変動速度を監視することによっても得ることができ、これらの場合も、実質的に、閾値制御部４４はデータ入力の速度に基づいて閾値４００を制御するといえる。
　制御部４ｂは、バッファメモリ２２に記録されているデータの量と、入力インタフェース２を介した外部からのデータ入力の速度と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替える、として説明したが、より一般に、データ入力の速度ではなくデータ入力の態様に基づくとしてもよい。例えば、データが一定量以下のまとまり毎に間隔を空けて断続的に入力されることがコマンド受信部４１で受信したコマンドにより分かっている場合、当該一定量に基づいて、例えば空き容量が当該一定量以下になれば不揮発性メモリ３２へデータを転送するよう、閾値４００を制御してもよい。
　＜Ｂ－３．効果＞
　データレコーダ１ｂにおいて、制御部４ｂは、バッファメモリ２２に記録されているデータの量と、入力インタフェース２を介した外部からのデータ入力の速度と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、入力インタフェース２は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４は、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送した後に、不揮発性メモリ用電源３３をオフに切り替える。これにより、放射線による悪影響を抑制できる。
　＜Ｂ－４．変形例１＞
　実施の形態２では外部からデータレコーダ１ｂにデータ入力を行う際に不揮発性メモリ用電源３３をオンに切り替えるタイミングについて説明した。制御部４ｂは、データを再生する際に、不揮発性メモリ用電源３３をオンに切り替えるタイミングも同様に、バッファメモリ５２に記録されているデータの量と、外部へのデータ出力の態様と、に、基づいて、制御してもよい。
　制御部４ｂは、例えば、＜Ａ－５．変形例２＞で説明した閾値４０１を、外部へのデータ出力の態様に基づいて制御する。
　閾値制御部４４は、例えば、ステップＳ４３の後に不揮発性メモリ３２からデータ読み出しが可能になる前にバッファメモリ５２が空にならないような閾値の中でなるべく小さな閾値を、実行中のデータ出力の態様、例えばデータ出力の速度に応じて設定する。これにより、不揮発性メモリ用電源３３のオンとオフの制御により外部へのデータ出力に支障がきたさないようにでき、かつ、不揮発性メモリ用電源３３がオン状態である時間を抑え、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。特に、データの再生が長時間続き、バッファメモリ５２の容量以上の量のデータが再生される場合に、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。
　＜Ｂ－５．変形例２＞
　上記の＜Ｂ－２．動作＞では、データレコーダ１ｂのデータ再生時の再生データ読み出し処理および再生処理の動作は、実施の形態１の＜Ａ－２－２．再生データ読み出し処理および再生処理の動作＞で説明した動作と同様である、として説明した。しかし、データレコーダ１ｂの制御部４は、再生データのバッファメモリ５２への転送を開始してから再生データをバッファメモリ５２へ転送し終わるまでの間は、不揮発性メモリ用電源３３をオンの状態とし続ける、つまり図４のフローチャートにおいてステップＳ４８の動作を行わない、という構成でもよい。本変形例のデータレコーダ１ｂによっても、＜Ｂ－３．効果＞に記載の効果が得られる。
　＜Ｃ．実施の形態３＞
　実施の形態１および２は不揮発性メモリ用電源３３をオンにする必要が無い場合にオフにすることで、例えば放射線起因のラッチアップの頻度を抑制していた。しかし、不揮発性メモリ３２が稼働中に放射線起因のラッチアップが起きる可能性はあるため、不揮発性メモリ用電源３３がオンの際にラッチアップが発生した場合の対策もあることがより望ましい。実施の形態３に係るデータレコーダであるデータレコーダ１ｃでは、ラッチアップ発生時の対策のため、不揮発性メモリ用電源３３の電流値が監視され、過電流が検知されたら、不揮発性メモリ用電源３３の電源がオフに切り替えられる。
　＜Ｃ－１．構成＞
　図９はデータレコーダ１ｃの構成を示すブロック図である。
　データレコーダ１ｃは、実施の形態１に係るデータレコーダであるデータレコーダ１と比べ、制御部４が制御部４ｃとなっている点が異なる。他の点は、データレコーダ１ｃの構成はデータレコーダ１ｃと同じである。
　制御部４ｃは、制御部４と比べ、電流値監視部４５をさらに備える。電流値監視部４５は、不揮発性メモリ用電源３３の電流値を取得し監視する。電流値監視部４５は、不揮発性メモリ用電源３３の電流値を、例えば不揮発性メモリ用電源３３に設けられた電流計から取得する。
　制御部４には、不揮発性メモリ３２および不揮発性メモリ用電源３３の仕様上安全な電流値である電流の閾値（第３の閾値、以下電流閾値６０）が、あらかじめ記録されている。また、制御部４ｃは、＜Ｃ－２．動作＞で説明する、ラッチアップを検知し故障を防止または故障の頻度を抑制するための処理を行う。制御部４ｃは、他の点は、制御部４ｃの構成は制御部４と同じである。
　制御部４ｃは、制御部４と比べ、電流値監視部４５をさらに備える、としたが、制御部４ｃは制御部４ｂと比べ電流値監視部４５をさらに備えるものであり、データレコーダ１ｃは＜Ｂ－２．動作＞と同様の動作も行うというものであってもよい。
　＜Ｃ－２．動作＞
　データレコーダ１ｃはデータレコーダ１と同様、＜Ａ－２．動作＞の動作を行う。但し、＜Ａ－２．動作＞の説明において、制御部４は制御部４ｃと読み替える。
　図１０は、データレコーダ１ｃがラッチアップを検知し故障を防止または故障の頻度を抑制するための処理を示すフローチャートである。
　不揮発性メモリ用電源３３の電源がオンになると、図１０に示されるフローチャートの動作が開始される。
　電流値監視部４５は、不揮発性メモリ用電源３３の電源がオンになると不揮発性メモリ用電源３３に流れている電流の値を取得する（ステップＳ１０１）。電流値監視部４５が計測した不揮発性メモリ用電源３３に流れている電流の値を、以下、計測電流値と呼ぶ。
　電流値監視部４５は、計測電流値が電流閾値６０を超過しているかを判定する（ステップＳ１０２）。計測電流値が電流閾値６０を超過していない場合、つまり過電流が検知されなかった場合（ステップＳ１０２：ＮＯ）、ステップＳ１０３に進む。
　ステップＳ１０３では、制御部４ｃは、不揮発性メモリ用電源３３の状態がオン状態であるかどうかを確認し、不揮発性メモリ用電源３３がオフ状態の場合（ステップＳ１０３：ＮＯ）、図１０に示されるフローチャートの動作を終了する。ステップＳ１０３において、不揮発性メモリ用電源３３がオン状態の場合（ステップＳ１０３：ＹＥＳ）、ステップＳ１０１に進む。
　ステップＳ１０１、ステップＳ１０２、およびステップＳ１０３の処理により、電流値監視部４５は、不揮発性メモリ用電源３３がオン状態の間、不揮発性メモリ用電源３３に流れている電流の値が電流閾値６０を超過していないかを監視し続ける。
　ステップＳ１０２において、計測電流値が電流閾値６０を超過していると電流値監視部４５が判定した場合、つまり過電流を検知した場合（ステップＳ１０２：ＹＥＳ）、制御部４ｃは電源制御信号送信部４３により不揮発性メモリ用電源３３をオフに切り替える（ステップＳ１０４）。ただし、不揮発性メモリ用電源３３が複数の電源装置を備え、複数の電源装置がそれぞれ不揮発性メモリ３２に電力を供給している場合は、異常が検知された電源装置のみオフに切り替えるようにしてもよい。
　ステップＳ１０４で不揮発性メモリ用電源３３がオフ状態になると、図１０に示されるフローチャートの動作は終了する。
　このように、制御部４ｃは、電流値監視部４５が計測電流値に基づいて決めたタイミングで、不揮発性メモリ用電源３３の電源をオフに切り替える。具体的には、計測電流値が電流閾値６０を超過した場合に、不揮発性メモリ用電源３３の電源をオフに切り替える。これにより、不揮発性メモリ用電源３３がオンの状態で生じうるラッチアップの発生を検知し、ラッチアップに起因するデータレコーダ１ｃの故障を防止または故障の頻度を抑制できる。
　＜Ｃ－３．効果＞
　データレコーダ１ｃにおいて、制御部４ｃは電流値監視部４５を備え、制御部４ｃは、電流値監視部４５が計測電流値に基づいて決めたタイミングで、不揮発性メモリ用電源３３の電源をオフに切り替える。これにより、データレコーダ１ｃは、ラッチアップの発生を検出し、ラッチアップに起因するデータレコーダ１ｃの故障を防止または故障の頻度を抑制することができる。
　＜Ｄ．実施の形態４＞
　実施の形態１から３で説明したデータレコーダ１、データレコーダ１ｂ、およびデータレコーダ１ｃは、いずれも、不揮発性メモリ用電源３３のオンとオフを切替えることで、アップセットやラッチアップの発生を抑制していた。
　しかしながら、アップセットの累積による、訂正できないソフトエラーへの追加的な対策があることがより望ましい。
　一般的に、誤り訂正符号を用いることで、アップセットが発生した場合に、誤りの検出および訂正をすることが可能である。しかしながら、アップセットに起因するソフトエラーが累積し、誤り訂正符号の訂正能力を超えて誤りが蓄積した場合、誤りの検出および訂正ができなくなる。
　本実施の形態に係るデータレコーダであるデータレコーダ１ｄは、データの読み出しおよび訂正後のデータの書き戻しを実施することで、訂正できないソフトエラーの発生を抑制する。
　＜Ｄ－１．構成＞
　図１１は、データレコーダ１ｄの構成を示すブロック図である。図１１では、見やすいように、コマンド受信部４１、データ量監視部４２、および電源制御信号送信部４３の動作を表す線は省略されている。
　データレコーダ１ｄは、実施の形態１に係るデータレコーダであるデータレコーダ１と比べ、記憶部３が記憶部３ｄになっており、制御部４が制御部４ｄとなっている点が異なる。他の点は、データレコーダ１ｄの構成はデータレコーダ１ｄと同じである。
　記憶部３ｄは、記憶部３と比べ、不揮発性メモリ３２が不揮発性メモリ３２ｄとなっている。その他の点は、記憶部３ｄは、記憶部３と同じである。
　不揮発性メモリ３２ｄは、データを記憶する際、当該データの誤り訂正符号も記憶する。但し、誤り訂正符号は不揮発性メモリ３２以外のメモリに記憶されていてもよい。また、不揮発性メモリ３２の記憶しているデータの誤りを訂正できれば、誤り訂正符号はどの形式のものでもよい。
　制御部４ｄは、制御部４と比べ、記憶データ更新部４６をさらに備える。記憶データ更新部４６は、＜Ｄ－２．動作＞で説明する、記憶データ更新処理を行う。他の点は、制御部４ｄの構成は制御部４と同じである。
　制御部４ｄは、制御部４と比べ、記憶データ更新部４６をさらに備える、として説明したが、制御部４ｄは、制御部４ｂまたは制御部４ｃと比べ電流値監視部４５をさらに備えるものでもよく、対応して、データレコーダ１ｄは＜Ｂ－２．動作＞または＜Ｃ－２．動作＞またはその両方と同様の動作を行うというものであってもよい。
　＜Ｄ－２．動作＞
　データレコーダ１ｄはデータレコーダ１と同様、＜Ａ－２．動作＞の動作を行う。但し、＜Ａ－２．動作＞の説明において、記憶部３は、記憶部３ｄと、不揮発性メモリ３２は不揮発性メモリ３２ｄと、制御部４は制御部４ｄと、読み替える。
　以下、記憶データ更新処理における記憶データ更新部４６の動作について、まず概要を説明し、その後、図１２のフローチャートに沿って詳しく説明する。
　記憶データ更新部４６は、不揮発性メモリ３２への書込みおよび読出しのアクセス状況を元に、不揮発性メモリ３２からデータを読み出す余裕があるかどうかを判断し、不揮発性メモリ３２に読出しの余裕があるときに、不揮発性メモリ３２に記憶されているデータである記憶データを、不揮発性メモリ３２から読み出す。このとき、当該記憶データの誤り訂正符号も取得し、当該記憶データのソフトエラーの有無を判断する。ソフトエラーが検出されなかった場合は不揮発性メモリ３２への書き戻しは不要である。ソフトエラーが検出された場合は、不揮発性メモリ３２のアクセス状況に書込みの余裕があるときに、ソフトエラーを訂正したデータを不揮発性メモリ３２へ書き戻す。
　このように、不揮発性メモリ３２が記憶しているデータを不揮発性メモリ３２から読み出し、ソフトエラーが発生している場合は、当該ソフトエラー訂正後のデータを不揮発性メモリ３２に書き戻す、という処理である記憶データ更新処理を行うことで、不揮発性メモリ３２の記憶データに誤り訂正符号の訂正能力を超えたソフトエラーが混入し誤りが訂正できなくなることを防止、またはその頻度を抑制でき、不揮発性メモリ３２に記憶されているデータの信頼性を向上させることができる。
　なお、データを読み出すまたはデータを書き込む余裕の有無の判断については、例えば、不揮発性メモリ用電源３３がオフの状態である場合は余裕があると判断することができる。しかし、他の方法によりデータを読み出すまたはデータを書き込む余裕の有無の判断をしてもよい。また、データを読み出すまたはデータを書き込む余裕を不揮発性メモリ３２に持たせるために、バッファメモリ２２またはバッファメモリ５２と、不揮発性メモリ３２との間のデータ転送レートを下げても良い。
　以上説明した、実施の形態４に係るデータレコーダ１ｄにおける記憶データ更新部４６の動作手順を、図１２に示すフローチャートに従って説明する。記憶データ更新部４６の動作は、図１２に示すフローチャートの動作を、例えば、定期的に、または、ユーザーのコマンド受信部４１を介した指令により、開始する。
　記憶データ更新部４６は、まず、不揮発性メモリ３２の読出しに余裕があるか、つまり、読出し可能か確認する（ステップＳ１２１）。読出し可能でない場合は（ステップＳ１２１：ＮＯ）、ステップＳ１２１を繰り返し、読出し可能になるまで確認作業を継続する。
　不揮発性メモリ３２から読出し可能である場合（ステップＳ１２１：ＹＥＳ）、記憶データ更新部４６は、不揮発性メモリ３２から予め定められたサイズの記憶データを読み込み、合わせて、読み込んだ記憶データの誤り訂正符号も取得する（ステップＳ１２２）。予め定められたサイズは、任意に設定されたサイズでよい。ステップＳ１２２では、不揮発性メモリ用電源３３がオン状態でなかった場合には、制御部４ｅが電源制御信号送信部４３により不揮発性メモリ用電源３３をオンにしてから、記憶データ更新部４６が不揮発性メモリ３２からデータを読み出す。
　次に、記憶データ更新部４６は、読み込んだ記憶データと取得した誤り訂正符号を基に、ソフトエラーの有無を判断する（ステップＳ１２３）。この結果、ソフトエラーが検出されなければ（ステップＳ１２３：ＮＯ）、ステップＳ１２２で読み出したデータを不揮発性メモリ３２へ再度書込む必要が無いため、ステップＳ１２６に進む。
　ステップＳ１２３でソフトエラーが検出されれば（ステップＳ１２３：ＹＥＳ）、読み出したデータを、ソフトエラー訂正後に不揮発性メモリ３２へ再度書込む必要があるため、記憶データ更新部４６は、不揮発性メモリ３２へ書込み可能であるか確認する（ステップＳ１２４）。
　不揮発性メモリ３２へ書込み可能でない場合は（ステップＳ１２４：ＮＯ）、記憶データ更新部４６は、書き込み可能となるまでステップＳ１２４を繰り返し、確認作業を継続する。
　不揮発性メモリ３２へ書き込み可能である場合は（ステップＳ１２４：ＹＥＳ）、記憶データ更新部４６は不揮発性メモリ３２へソフトエラー訂正後のデータを書き戻し（ステップＳ１２５）、書き戻しが終わった後、ステップＳ１２６に進む。
　ステップＳ１２６では、記憶データ更新部４６は、記憶データ更新処理を終了するかどうかを判断する。例えば、記憶データ更新処理の開始時に不揮発性メモリ３２に記憶されていたデータに対する更新処理が全て終わっていれば終了し、そうでない場合はステップＳ１２１に戻る。ステップＳ１２６では、記憶データ更新処理が終了される場合、データの再生や記録処理が行われていなければ、制御部４ｅが電源制御信号送信部４３により不揮発性メモリ用電源３３をオフにした後、記憶データ更新処理が終了される。
　＜Ｄ－３．効果＞
　データレコーダ１ｄにおいて、記憶データ更新部４６は記憶データ更新処理を行う。これにより、放射線などの影響によりアップセットが発生しうる環境において、アップセットに起因するソフトエラーが誤り訂正符号を用いても訂正できないまで蓄積することを防止またはその頻度を抑制でき、不揮発性メモリ３２に記憶されているデータの信頼性を向上させることができる。
　＜Ｅ．実施の形態５＞
　実施の形態４に係るデータレコーダ１ｄでは、例えば定期的に、記憶しているデータの読出し、誤りの検出、および訂正されたデータの書き戻し、を行うことで、誤り訂正符号を用いても誤りを訂正できなくなることを防止していた。しかしながら、アップセット等に起因するソフトエラーが発生する頻度は環境に依存する。このため、データを読み出し、誤りを検出し、誤り訂正後のデータを書き戻す、記憶データ更新処理を実施する頻度は、動的に変更可能であることが望ましい。
　本実施の形態に係るデータレコーダであるデータレコーダ１ｅは、ソフトエラーの発生頻度を監視し、記憶データ更新処理の頻度を動的に変更することで、不必要な記憶データ更新処理の実施を抑制し、また、環境変化により訂正できなくなる誤りが発生することを抑制する。
　＜Ｅ－１．構成＞
　図１３は、データレコーダ１ｅの構成を示すブロック図である。図１３では、見やすいように、コマンド受信部４１、データ量監視部４２、および電源制御信号送信部４３の動作を表す線は省略されている。
　データレコーダ１ｅは、実施の形態４に係るデータレコーダ１ｄと比べ、制御部４ｄの代わりに制御部４ｅを備える。その他の点は、データレコーダ１ｅの構成は、データレコーダ１ｄの構成と同様である。
　制御部４ｅは、制御部４ｄと比べ、記憶データ更新計画決定部４７をさらに備える。その他の点は、制御部４ｅの構成は、制御部４ｄの構成と同様である。
　＜Ｅ－２．動作＞
　記憶データ更新計画決定部４７は、記憶データ更新部４６から、記憶データ更新処理において得られたソフトエラーの発生態様に関するエラー情報、例えば、検出した誤りの数、もしくはデータ量当たりの誤りの数を取得する。記憶データ更新計画決定部４７は、ソフトエラーの発生態様に基づいて、記憶データ更新処理の計画である更新計画を決定し、当該更新計画に基づいて記憶データ更新処理を実施するよう記憶データ更新部４６に指示する。
　以下、具体的に、記憶データ更新計画決定部４７が更新計画を決定する際の動作を説明する。
　まず、誤り訂正符号においては、通常、ある一定量のデータに対し、何個までの誤りを訂正可能かが、誤り訂正符号の形式により定まる。当該ある一定量のデータに対し訂正可能な誤り数の最大値をＮｅｍａｘとする。
　記憶データ更新計画決定部４７は、記憶データ更新処理の計画の決定を、具体的には例えば以下の動作により行う。
　記憶データ更新計画決定部４７は、記憶データ更新部４６から、記憶データ更新処理において検出した誤りの数を取得し、上記ある一定量のデータ当たりの発生数の平均値Ｎａｖｅを計算する。平均値Ｎａｖｅは、例えば直近の１回、または複数回の記憶データ更新処理についての平均である。
　記憶データ更新計画決定部４７は、例えば、時間当たりの誤りの発生数が変わらないと想定した場合に次回の記憶データ更新処理で期待されるＮａｖｅの値がＮｅｍａｘに対し予め定められた割合以下の値になる範囲で、記憶データ更新処理の頻度をなるべく低くする。これにより、環境が望ましくは記憶データ更新処理の間隔と比べ緩やかに変わるとすると、ソフトエラーが多く発生する場合には記憶データ更新処理の頻度を上げることで記憶データ更新処理を行う毎に発生する訂正不可能エラーの個数の期待値を望ましくは一定以下に保て、かつ、ソフトエラーがあまり発生しない場合には不要な記憶データ更新処理を行わずにすむ。上記予め定められた割合は、設計値として任意に設定可能であるが、ユーザーがコマンド受信部４１を介して指定可能であってもよい。
　また、記憶データ更新処理を行う毎に発生する訂正不可能エラーの個数を一定以下に保つ代わりに、時間当たりに発生する訂正不可能エラーの個数の期待値を一定以下に保つように、記憶データ更新処理の頻度を決定してもよい。
　記憶データ更新処理の間隔を長くしすぎると、記憶データ更新処理を行わない間に環境が大きく変わる可能性もあるので、記憶データ更新計画決定部４７は、例えば、記憶データ更新処理間の時間間隔の最大値を設けるなどしてもよい。
　次の記憶データ更新処理までの間隔を短いと、記憶データ更新処理によって、不揮発性メモリ用電源３３がオン状態である時間が増えるので、例えば、記憶データ更新処理間の時間間隔の最小値を設けるなどしてもよい。
　＜Ｅ－３．効果＞
　データレコーダ１ｅにおいて、記憶データ更新計画決定部４７は、記憶データ更新処理において検知されたソフトエラーの発生態様に基づいて、記憶データ更新処理の計画を決定する。これにより、不揮発性メモリ３２に記憶されているデータの信頼性を向上しつつ、不揮発性メモリ用電源３３がオンである時間を抑制でき、例えばラッチアップの発生を抑制できる。
　＜Ｆ．実施の形態６＞
　本実施の形態では、実施の形態１から５で説明されたデータレコーダ１からデータレコーダ１ｅについて、ハードウェア構成を説明する。
　図１４はデータ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅのハードウェア構成を示す図である。図１４ではバッファメモリ２２，５２、不揮発性メモリ３２、不揮発性メモリ用電源３３等は示されていない。
　データ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅの各機能は、処理回路ＨＷ１により実現される。特に、制御部４，４ｂ，４ｃ，４ｄ，４ｅの少なくともいずれかが備えるコマンド受信部４１、データ量監視部４２、電源制御信号送信部４３、閾値制御部４４、電流値監視部４５、記憶データ更新部４６、記憶データ更新計画決定部４７の各機能は、処理回路ＨＷ１により実現される。
　処理回路ＨＷ１は、専用のハードウェアであっても、メモリＨＷ２に格納されるプログラムを実行するＣＰＵ（ｃｅｎｔｒａｌ　ｐｒｏｃｅｓｓｉｎｇ　ｕｎｉｔ）であってもよい。処理回路ＨＷ１が専用のハードウェアである場合、処理回路ＨＷ１は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｅ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、またはこれらを組み合わせたものが該当する。
　処理回路ＨＷ１がＣＰＵの場合、データ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅの各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせによりそれぞれ実現される。ソフトウェアやファームウェアはプログラムとして記述され、メモリＨＷ２に格納される。処理回路ＨＷ１は、メモリＨＷ２に記憶されたプログラムを読み出して実行することにより、データ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅの各機能を実現する。
　データ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅの各機能は、一部が専用のハードウェアで実現され、残部がソフトウェアまたはファームウェアで実現されてもよい。
　メモリＨＷ２は、例えばフラッシュメモリ、ＭＲＡＭ、ＥＥＰＲＯＭ等の不揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等のうちのいずれか、またはそれらの組み合わせである。メモリＨＷ２は例えばバッファメモリ２２、バッファメモリ５２、および不揮発性メモリ３２とは別のメモリであるが、メモリＨＷ２はバッファメモリ２２または不揮発性メモリ３２であってもよい。
　＜Ｇ．実施の形態７＞
　＜Ｇ－１．データレコーダ１００＞
　図１５は本実施の形態のデータレコーダ１００である。
　データレコーダ１００は、入力インタフェース２００と記憶部３００と制御部４０００とを備える。
　記憶部３００はデータを記憶する不揮発性メモリ３２と不揮発性メモリ３２用の電源であって制御部４０００にオンとオフを制御される不揮発性メモリ用電源３３とを備える。
　入力インタフェース２００は第１のバッファメモリであるバッファメモリ２２を備える。入力インタフェース２００は外部からのデータ入力を受け付けてバッファメモリ２２に記録する。
　制御部４０００は、バッファメモリ２２に記録されているデータの量と、入力インタフェース２００を介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、入力インタフェース２００は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４０００は、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送した後に、不揮発性メモリ用電源３３をオフに切り替える。データレコーダ１００は、これにより、放射線による悪影響を抑制できる。
　＜Ｇ－２．データレコーダ１０１＞
　図１６は本実施の形態のデータレコーダ１０１である。
　データレコーダ１０１は出力インタフェース５００と記憶部３００と制御部４００１とを備える。
　記憶部３００はデータを記憶する不揮発性メモリ３２と不揮発性メモリ３２用の電源であって制御部４００１にオンとオフを制御される不揮発性メモリ用電源３３とを備える。
　出力インタフェース５００は第２のバッファメモリであるバッファメモリ５２を備える。
　制御部４００１は、不揮発性メモリ３２が記憶している出力対象のデータをバッファメモリ５２を介して外部へ出力する際に、出力対象のデータのバッファメモリ５２への転送を開始してから出力対象のデータをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。データレコーダ１０１は、これにより、放射線による悪影響を抑制できる。
　＜Ｇ－３．データレコーダ１０２＞
　図１７は本実施の形態のデータレコーダ１０２である。
　データレコーダ１０２は入力インタフェース２００と出力インタフェース５００と記憶部３００と制御部４００２とを備える。
　記憶部３００はデータを記憶する不揮発性メモリ３２と不揮発性メモリ３２用の電源であって制御部４００２にオンとオフを制御される不揮発性メモリ用電源３３とを備える。
　入力インタフェース２００は第１のバッファメモリであるバッファメモリ２２を備える。
　出力インタフェース５００は第２のバッファメモリであるバッファメモリ５２を備える。
　入力インタフェース２００は外部からのデータ入力を受け付けてバッファメモリ２２に記録する。
　制御部４００２は、バッファメモリ２２に記録されているデータの量と、入力インタフェース２００を介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、入力インタフェース２００は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４００２は、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送した後に、不揮発性メモリ用電源３３をオフに切り替える。データレコーダ１０２は、これにより、放射線による悪影響を抑制できる。
　制御部４００２は、不揮発性メモリ３２が記憶している出力対象のデータをバッファメモリ５２を介して外部へ出力する際に、出力対象のデータのバッファメモリ５２への転送を開始してから出力対象のデータをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。データレコーダ１０２は、これにより、放射線による悪影響を抑制できる。
　＜Ｈ．実施の形態８＞
　本実施の形態では、実施の形態１から６でそれぞれ説明したデータレコーダ１、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０１、データレコーダ１０２の使用方法について説明する。
　実施の形態１から５でそれぞれ説明したデータレコーダ１、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０１、データレコーダ１０２は、不揮発性メモリ用電源３３をオフとする期間を設けたことにより、耐放射線性を高めたデータレコーダである。
　これらのデータレコーダ１、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０１、データレコーダ１０２は、放射線による悪影響を抑制されているため、放射線環境下で用いられても、問題が起こりにくい。放射線環境は、放射線量が地上の自然環境より十分高い環境を指し、例えば年間５０ミリシーベルト以上に相当する放射線量の環境であり、放射線環境は例えば宇宙で実現されている。また、地上においても、例えば原発において、放射線環境が実現しうる。
　本実施の形態に係るデータレコーダの使用方法では、データレコーダ１、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０１、データレコーダ１０２のうちのいずれかのデータレコーダを用い、当該いずれかのデータレコーダを放射線環境に配置し、当該いずれかのデータレコーダにデータを記録または当該いずれかのデータレコーダに記録されたデータを再生する。これにより、放射線環境下において、データをより安定的に記録または再生できる。例えば、観測衛星においては、放射線環境でデータレコーダへの記録要求が常に発生するが、そのような場合にも、データレコーダ１（＜Ａ－４．変形例１＞の構成は除く）、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０２のいずれかを用いることにより、放射線の悪影響を抑え、データを安定的に記録できる。
　なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
　１，１ｂ，１ｃ，１ｄ，１ｅ，１００，１０１，１０２　データレコーダ、２，２００　入力インタフェース、３，３ｄ，３００　記憶部、４，４ｂ，４ｃ，４ｄ，４ｅ，４０００，４００１，４００２　制御部、５，５００　出力インタフェース、２１，３１，５１　データ送受信部、２２，５２　バッファメモリ、３２，３２ｄ　不揮発性メモリ、３３　不揮発性メモリ用電源、３４　電源制御信号受信部、４１　コマンド受信部、４２　データ量監視部、４３　電源制御信号送信部、４４　閾値制御部、４５　電流値監視部、４６　記憶データ更新部、４７　記憶データ更新計画決定部、６０　電流閾値、３００　記憶部、４００，４０１　閾値、ＨＷ１　処理回路、ＨＷ２　メモリ。

Claims (17)

  1. 　入力インタフェースと記憶部と制御部とを備え、
    　前記記憶部はデータを記憶する不揮発性メモリと前記不揮発性メモリ用の電源であって前記制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、
    　前記入力インタフェースは第１のバッファメモリを備え、
    　前記入力インタフェースは外部からのデータ入力を受け付けて前記第１のバッファメモリに記録し、
    　前記制御部は、前記第１のバッファメモリに記録されているデータの量と、前記入力インタフェースを介した外部からの前記データ入力の態様と、に基づいて決めたタイミングで、前記不揮発性メモリ用電源をオンに切り替え、
    　前記入力インタフェースは、前記不揮発性メモリ用電源がオンの状態の場合に、前記第１のバッファメモリに記録されているデータを前記不揮発性メモリに転送し、
    　前記制御部は、前記第１のバッファメモリに記録されているデータを前記不揮発性メモリに転送した後に、前記不揮発性メモリ用電源をオフに切り替える、
    　データレコーダ。
  2. 　出力インタフェースと記憶部と制御部とを備え、
    　前記記憶部はデータを記憶する不揮発性メモリと前記不揮発性メモリ用の電源であって前記制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、
    　前記出力インタフェースは第２のバッファメモリを備え、
    　前記制御部は、前記不揮発性メモリが記憶している出力対象のデータを前記第２のバッファメモリを介して外部へ出力する際に、前記出力対象のデータの前記第２のバッファメモリへの転送を開始してから前記出力対象のデータを前記第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、前記不揮発性メモリ用電源をオフの状態とする、
    　データレコーダ。
  3. 　入力インタフェースと出力インタフェースと記憶部と制御部とを備え、
    　前記記憶部はデータを記憶する不揮発性メモリと前記不揮発性メモリ用の電源であって前記制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、
    　前記入力インタフェースは第１のバッファメモリを備え、
    　前記出力インタフェースは第２のバッファメモリを備え、
    　前記入力インタフェースは外部からのデータ入力を受け付けて前記第１のバッファメモリに記録し、
    　前記制御部は、前記第１のバッファメモリに記録されているデータの量と、前記入力インタフェースを介した外部からの前記データ入力の態様と、に基づいて決めたタイミングで、前記不揮発性メモリ用電源をオンに切り替え、
    　前記入力インタフェースは、前記不揮発性メモリ用電源がオンの状態の場合に、前記第１のバッファメモリに記録されているデータを前記不揮発性メモリに転送し、
    　前記制御部は、前記第１のバッファメモリに記録されているデータを前記不揮発性メモリに転送した後に、前記不揮発性メモリ用電源をオフに切り替え、
    　前記制御部は、前記不揮発性メモリが記憶している出力対象のデータを前記第２のバッファメモリを介して外部へ出力する際に、前記出力対象のデータの前記第２のバッファメモリへの転送を開始してから前記出力対象のデータを前記第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、前記不揮発性メモリ用電源をオフの状態とする、
    　データレコーダ。
  4. 　請求項１または３に記載のデータレコーダであって、
    　前記制御部は、前記第１のバッファメモリに記録されているデータの量と、前記入力インタフェースを介した外部からの前記データ入力の前記態様に基づいて、前記第１のバッファメモリに記録されているデータの量が、前記入力インタフェースを介した外部からの前記データ入力の前記態様に基づいて決まる第１の閾値を超過した場合に、前記不揮発性メモリ用電源をオンに切り替える、
    　データレコーダ。
  5. 　請求項４に記載のデータレコーダであって、
    　前記入力インタフェースを介した外部からの前記データ入力の前記態様は、前記入力インタフェースを介した外部からの前記データ入力の速度である、
    　データレコーダ。
  6. 　請求項２または３に記載のデータレコーダであって、
    　前記不揮発性メモリ用電源をオフの状態とする前記一部の期間の終わりに前記不揮発性メモリ用電源をオンにする際、前記制御部は、前記第２のバッファメモリに記録されているデータの量に基づいて決めたタイミングで、前記不揮発性メモリ用電源をオンに切り替える、
    　データレコーダ。
  7. 　請求項６に記載のデータレコーダであって、
    　前記不揮発性メモリ用電源をオフの状態とする前記一部の期間の終わりに前記不揮発性メモリ用電源をオンにする際、前記制御部は、前記第２のバッファメモリに記録されているデータの量と、前記出力インタフェースを介した外部へのデータ出力の態様とに基づいて決めたタイミングで、前記不揮発性メモリ用電源をオンに切り替える、
    　データレコーダ。
  8. 　請求項７に記載のデータレコーダであって、
    　前記不揮発性メモリ用電源をオフの状態とする前記一部の期間の終わりに前記不揮発性メモリ用電源をオンにする際、前記制御部は、前記第２のバッファメモリに記録されているデータの量と、前記出力インタフェースを介した外部への前記データ出力の前記態様とに基づいて、前記第２のバッファメモリに記録されているデータの量が、前記出力インタフェースを介した外部への前記データ出力の前記態様に基づいて決まる第２の閾値を超過した場合に、前記不揮発性メモリ用電源をオンに切り替える、
    　データレコーダ。
  9. 　請求項７または８に記載のデータレコーダであって、
    　前記出力インタフェースを介した外部への前記データ出力の態様は、前記出力インタフェースを介した外部への前記データ出力の速度である、
    　データレコーダ。
  10. 　請求項１から９のいずれかに記載のデータレコーダであって、
    　前記制御部は、前記不揮発性メモリへの書き込みおよび前記不揮発性メモリからの読み出しが行われていないタイミングでのみ、前記不揮発性メモリ用電源をオフに切り替える、
    　データレコーダ。
  11. 　請求項１から９のいずれかに記載のデータレコーダであって、
    　前記制御部は前記不揮発性メモリ用電源の電流値を監視する電流値監視部をさらに備え、
    　前記制御部は、前記電流値監視部が前記不揮発性メモリ用電源の電流値に基づいて決めたタイミングで、前記不揮発性メモリ用電源の電源をオフに切り替える、
    　データレコーダ。
  12. 　請求項１１に記載のデータレコーダであって、
    　前記制御部は、前記電流値が予め定められた第３の閾値を超過した場合に、前記不揮発性メモリ用電源の電源をオフに切り替える、
    　データレコーダ。
  13. 　請求項１から１２のいずれかに記載のデータレコーダであって、
    　前記制御部は、記憶データ更新処理を行う記憶データ更新部をさらに備え、
    　前記記憶データ更新処理は、前記不揮発性メモリが記憶しているデータを前記不揮発性メモリから読み出し、ソフトエラーが発生している場合は、前記ソフトエラー訂正後のデータを前記不揮発性メモリに書き戻す、という処理である、
    　データレコーダ。
  14. 　請求項１３に記載のデータレコーダであって、
    　前記制御部は、記憶データ更新計画決定部をさらに備え、
    　前記記憶データ更新計画決定部は、前記記憶データ更新処理において検知された前記ソフトエラーの発生態様に基づいて、前記記憶データ更新処理の計画を決定し、前記記憶データ更新部に前記記憶データ更新処理の前記計画を実施するよう指示する、
    　データレコーダ。
  15. 　請求項１から１４のいずれかに記載のデータレコーダであって、
    　前記不揮発性メモリ用電源をオフとする期間を設けたことにより、耐放射線性を高めた、
    　データレコーダ。
  16. 　請求項１から１５のいずれかに記載のデータレコーダであって、
    　放射線環境下で用いられる、
    　データレコーダ。
  17. 　請求項１から１６のいずれかに記載のデータレコーダを使用する方法であるデータレコーダの使用方法であって、
    　放射線環境に前記データレコーダを配置して、前記データレコーダにデータを記録または前記データレコーダに記録されたデータを再生する、
    　データレコーダの使用方法。
PCT/JP2020/030134 2020-08-06 2020-08-06 データレコーダおよびデータレコーダの使用方法 Ceased WO2022029952A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP20948635.6A EP4195053B1 (en) 2020-08-06 2020-08-06 Data recorder and method for using data recorder
PCT/JP2020/030134 WO2022029952A1 (ja) 2020-08-06 2020-08-06 データレコーダおよびデータレコーダの使用方法
US18/014,754 US12287701B2 (en) 2020-08-06 2020-08-06 Data recorder and method for using data recorder
JP2022541038A JP7374331B2 (ja) 2020-08-06 2020-08-06 データレコーダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/030134 WO2022029952A1 (ja) 2020-08-06 2020-08-06 データレコーダおよびデータレコーダの使用方法

Publications (1)

Publication Number Publication Date
WO2022029952A1 true WO2022029952A1 (ja) 2022-02-10

Family

ID=80117823

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/030134 Ceased WO2022029952A1 (ja) 2020-08-06 2020-08-06 データレコーダおよびデータレコーダの使用方法

Country Status (4)

Country Link
US (1) US12287701B2 (ja)
EP (1) EP4195053B1 (ja)
JP (1) JP7374331B2 (ja)
WO (1) WO2022029952A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11989428B2 (en) * 2022-04-29 2024-05-21 Seagate Technology Llc Radiation-resistant data storage device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279295A (ja) * 1995-04-05 1996-10-22 Toshiba Corp 不揮発性半導体記憶部を含む記憶システム
JP2005190187A (ja) * 2003-12-25 2005-07-14 Toshiba Corp 記憶装置
JP2009026271A (ja) 2007-07-24 2009-02-05 Hitachi Ltd 記憶制御装置及びその制御方法
JP2012204880A (ja) * 2011-03-23 2012-10-22 Toshiba Corp メモリ装置及びその制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7249282B2 (en) * 2002-04-29 2007-07-24 Thomson Licensing Eeprom enable
JP5002719B1 (ja) * 2011-03-10 2012-08-15 株式会社東芝 情報処理装置、外部記憶装置、ホスト装置、中継装置、制御プログラム及び情報処理装置の制御方法
US20160103478A1 (en) * 2014-10-08 2016-04-14 Kabushiki Kaisha Toshiba Memory system and memory controller
TWI611410B (zh) * 2016-05-13 2018-01-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
JP6524126B2 (ja) 2017-02-22 2019-06-05 三菱電機株式会社 メモリ制御装置及びメモリ制御方法
JP2020047001A (ja) * 2018-09-19 2020-03-26 キオクシア株式会社 メモリシステムおよびその制御方法
TWI712045B (zh) * 2020-01-16 2020-12-01 慧榮科技股份有限公司 資料儲存裝置修復方法
JP2024083859A (ja) * 2022-12-12 2024-06-24 キオクシア株式会社 メモリシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279295A (ja) * 1995-04-05 1996-10-22 Toshiba Corp 不揮発性半導体記憶部を含む記憶システム
JP2005190187A (ja) * 2003-12-25 2005-07-14 Toshiba Corp 記憶装置
JP2009026271A (ja) 2007-07-24 2009-02-05 Hitachi Ltd 記憶制御装置及びその制御方法
JP2012204880A (ja) * 2011-03-23 2012-10-22 Toshiba Corp メモリ装置及びその制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4195053A4

Also Published As

Publication number Publication date
EP4195053A1 (en) 2023-06-14
US12287701B2 (en) 2025-04-29
EP4195053B1 (en) 2024-05-22
EP4195053A4 (en) 2023-09-20
JP7374331B2 (ja) 2023-11-06
JPWO2022029952A1 (ja) 2022-02-10
US20230289257A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
USRE50205E1 (en) Computing system with adaptive back-up mechanism and method of operation thereof
US7624298B2 (en) Memory card, data processor, memory card control method and memory card setting
JP3937214B2 (ja) エラー訂正回数を記録する記憶装置
KR100305311B1 (ko) 리프레시 간격 제어 장치와 방법 및 컴퓨터
KR101588293B1 (ko) 비휘발성 메모리 장치의 읽기 방법
US10528270B2 (en) Memory system having nonvolatile memory and volatile memory and processor system
US9449684B2 (en) Storage control device, storage device, information processing system, and storage control method
US20140082457A1 (en) Error correcting for improving reliability by combination of storage system and flash memory device
US12360867B2 (en) Memory fault recovery method and system, and memory
US7072232B2 (en) Nonvolatile memory system
US7484133B2 (en) Watch-dog instruction embedded in microcode
US9910775B2 (en) Computing system with adaptive back-up mechanism and method of operation thereof
US8811106B2 (en) Device and method for protecting data in non-volatile memory
JP2007310916A (ja) メモリカード
WO2022029952A1 (ja) データレコーダおよびデータレコーダの使用方法
US7886211B2 (en) Memory controller
US20200233604A1 (en) Information processing apparatus, storage control apparatus, and recording medium
JP2013131095A (ja) メモリコントローラ、記憶装置およびメモリ制御方法
US9588567B2 (en) Control apparatus, computer-readable storage medium, and information processing apparatus
US12287979B2 (en) Data storage apparatus and operating method thereof
JP2011018371A (ja) メモリ記憶装置
JP4544167B2 (ja) メモリコントローラおよびフラッシュメモリシステム
USRE50130E1 (en) Computing system with adaptive back-up mechanism and method of operation thereof
JP2025132745A (ja) 情報処理装置及び情報処理方法
CN121636390A (zh) 存储器控制器及微控制器芯片

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20948635

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022541038

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2020948635

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWG Wipo information: grant in national office

Ref document number: 18014754

Country of ref document: US