WO2022057599A1 - 极化码的编码方法和译码方法、及编码装置和译码装置 - Google Patents

Abstract

本申请提供了一种极化码的编码方法和译码方法、编码装置和译码装置，以期可以降低译码复杂度，提高译码速度。该编码方法包括：获取信息比特；调整原始核矩阵，以构造一个或多个核矩阵，从该一个或多个核矩阵中选择一个合适的目标核矩阵；基于目标核矩阵，对信息比特极化编码。通过该编码方法，在核矩阵构造或选择时，就综合考虑性能和译码复杂度，能够实现通过选择合适的编码时所使用的核矩阵，降低译码复杂度。该译码方法包括：获取待译码序列；基于多个网格Trellis，对待译码序列译码，其中，在译码的不同阶段得到的中间结果可复用，如在译码的第t+i阶段，复用译码的第t阶段得到的中间结果。通过该译码方法，大大降低了译码复杂度。

Description

极化码的编码方法和译码方法、及编码装置和译码装置

本申请要求于2020年09月17日提交俄罗斯专利局、申请号为2020130551、申请名称为“极化码的编码方法和译码方法、及编码装置和译码装置”的专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及信道编码领域，更具体地，涉及一种极化码的编码方法和译码方法、及编码装置和译码装置。

背景技术

极化码(polar codes)已能够被严格证明达到信道容量的信道编码方案，具有高性能，较低复杂度，匹配方式灵活等特点，目前已经被第三代合作伙伴计划(3rd generation partnership project，3GPP)确定成为第五代(the 5 ^th generation,5G)的一些通信场景中控制信道编码方案。

原始的极化码基于核矩阵

它的n次克罗内克指数

对应一个码长为N＝2 ^m的线性码。推广到高维核矩阵，研究者们证明，采用某些设计的比较好的高维核矩阵对极化码进行编码能够带来更高的极化速度，即更好的译码性能。但是高维核矩阵会带来较高的译码复杂度，如何降低译码复杂度是亟需解决的问题。

发明内容

本申请提供一种极化码的编码方法和译码方法、及编码装置和译码装置，以期降低译码复杂度。

第一方面，提供了一种编码方法。该方法可以由编码端设备执行，或者，也可以由配置于编码端设备中的芯片或芯片系统或电路执行，本申请对此不作限定。

该方法可以包括：获取信息比特；确定目标核矩阵，所述目标核矩阵是通过调整原始核矩阵获得的；基于所述目标核矩阵，对所述信息比特进行极化编码。

示例地，获取信息比特，包括内部产生信息比特，也可以包括从外部接收信息比特。

基于上述技术方案，采用极化编码时，可以基于原始核矩阵构造出多个核矩阵，基于构造出的核矩阵，根据实际通信情况，选择合适的目标核矩阵进行编码。通过该方式，在核矩阵构造或选择时，就综合考虑性能和译码复杂度，能够实现通过选择合适的编码时所使用的核矩阵，降低译码复杂度。

结合第一方面，在第一方面的某些实现方式中，所述目标核矩阵的维度小于所述原始核矩阵的维度。

基于上述技术方案，在已知维度的核矩阵的基础上，构造出多个相对较小维度的核矩阵。基于小维度的核矩阵进行编码，能在保证相同性能的情况下，提供更低的译码复杂度。

结合第一方面，在第一方面的某些实现方式中，所述目标核矩阵是通过调整所述原始核矩阵的部分距离partial distance获得的。

示例地，所述目标核矩阵是通过调整所述原始核矩阵的partial distance profile(PDP)获得的。

示例地，调整所述原始核矩阵的partial distance时，可以按照接近Arikan矩阵的partial distance进行调整。

结合第一方面，在第一方面的某些实现方式中，所述目标核矩阵是通过调整所述原始核矩阵的partial distance，并且基于深度优先搜索算法获得的。

结合第一方面，在第一方面的某些实现方式中，在基于所述深度优先搜索算法进行处理时，使用以下一项或多项约束条件进行处理：

候选行集合M满足：

或者，

从所述候选行集合M中选择倒数第i行时，选择出来的行v汉明重量大于或等于D _i；或者，

在从所述候选行集合M中选择出所述行v，并将其跟已构建好的行进行partial distance计算，如果

那么直接抛弃所述行v，从所述候选行集合M中选择新的行；或者，

属于同一陪集的行不会再次被选中；

其中，i用于表示行号，i∈[0,l-1]；wt(v)和wt(c)均表示汉明重量；

表示当前构建的核矩阵

表示核矩阵

的第

行；D _i和

均表示partial distance；

表示核矩阵

对应的码；

表示逻辑运算。

示例地，当前构建的核矩阵

可以表示核

正在构建；或者核

构建好后，可以表示已构建完成的核

基于上述技术方案，可以通过设计关于候选行和/或所选行的约束条件，以便加快收敛速度，可以进一步节省计算量。

结合第一方面，在第一方面的某些实现方式中，所述原始核矩阵为维度为(24×24)的核矩阵K ₂₄，所述K ₂₄为：

结合第一方面，在第一方面的某些实现方式中，所述目标核矩阵为以下任一项：

或者，

或者，

或者，

或者，

或者，

或者，

或者，

或者，

或者，

或者，

或者，

第二方面，提供了一种译码方法。该方法可以由译码端设备执行，或者，也可以由配置于译码端设备中的芯片或芯片系统或电路执行，本申请对此不作限定。

该方法可以包括：获取待译码序列；基于多个网格，对所述待译码序列进行译码，基于所述多个网格中的第二网格译码时，复用所述多个网格中的第一网格译码的中间结果，其中，所述第一网格用于对所述待译码序列译码的第t阶段，所述第二网格用于对所述待译码序列译码的第t+i阶段，t为大于0或等于0的整数，i为大于1或等于1的整数。

示例地，获取待译码序列，可以表示从外部接收待译码序列。

示例地，第一网格对应译码第t阶段，也就是说，在译码第t阶段，基于第一网格进行译码处理；或者说在对待译码序列的某一信息比特进行译码时，基于第一网格进行译码处理。示例地，第二网格对应译码第t+i阶段，也就是说，在译码第t+i阶段，基于第二网格进行译码处理；或者说在对待译码序列的又一信息比特进行译码时，基于第二网格进行译码处理。

示例地，第一网格译码的中间结果，即表示基于第一网格处理得到的结果，或者说，在译码第t阶段译码得到的结果。其中，中间结果例如可以包括：基于所述第一网格译码的译码路径和对应的路径度量值。

示例地，更小一级的网格图中所有可能路径拼接后得到多个组合，通过选择这些可能组合中路径分数最大的那个得出更大一级的网格图最优路径及路径值。

基于上述技术方案，采用网格Trellis的译码算法对待译码序列进行译码时，不同译码阶段得到的中间结果可复用。也就是说，在不同的网格上进行计算时，有些计算步骤可能相同，所以可以多次复用，这使得译码复杂度得到了很大程度的降低，且提高了译码速度。

结合第二方面，在第二方面的某些实现方式中，所述多个网格中的每个网格被分割为多个子网格。

基于上述技术方案，采用网格Trellis的译码算法对待译码序列进行译码时，可以先对 网格图进行分割，把在完整的Trellis上进行译码的过程分割成对子网格(sub trellis)上进行译码的过程，从而可以降低译码复杂度。

结合第二方面，在第二方面的某些实现方式中，所述多个子网格的分割点的位置与译码复杂度相关。

也就是说，将网格进行分割的分割点的位置与译码复杂度相关。

基于上述技术方案，可以根据实际情况，选择合适的分割点的位置。分割点的位置可能会影响译码复杂度，因此，可以选择某些分割点，以便降低译码复杂度。

结合第二方面，在第二方面的某些实现方式中，所述方法还包括：根据所述第一网格和所述第二网格的关联度，确定基于所述第二网格译码时是否复用所述第一网格译码的中间结果。

示例地，第一网格和第二网格的关联度，可以表示第一网格和第二网格是否相同或者相似；或者，可以体现第一网格对应的多个子网格和第二网格对应的多个子网格是否相同或者相似；或者，也可以表示基于第一网格和第二网格处理时，是否有相同的计算步骤。

基于上述技术方案，可以根据网格之间的关联度，例如第一网格和第二网格是否相同或相似，确定在译码不同阶段得到的中间结果是否可被复用。

结合第二方面，在第二方面的某些实现方式中，所述译码方法还包括：根据以下信息，判断基于所述第二网格译码时是否复用所述第一网格译码的中间结果：所述译码的第t+i阶段通过对线性码C进行缩短操作得到的码与所述译码的第t阶段通过对线性码C进行缩短操作得到的码；和/或，所述译码的第t+i阶段通过对线性码C进行打孔操作得到的码与所述译码的第t阶段通过对线性码C进行打孔操作得到的码。

基于上述技术方案，可以通过比较在不同译码阶段对线性码C进行缩短操作得到的码和/或对线性码C进行打孔操作得到的码，确定在译码不同阶段得到的中间结果是否可被复用。

结合第二方面，在第二方面的某些实现方式中，如果

那么基于所述第二网格译码时，复用所述第一网格译码的中间结果；或者；如果

那么基于所述第二网格译码时，复用所述第一网格译码的中间结果；其中，

表示译码的第t+i阶段通过对线性码C在除开x≤z<y的位置进行缩短操作得到的码，

表示译码的第t阶段通过对线性码C在除开x≤z<y的位置进行缩短操作得到的码，

表示译码的第t+i阶段通过对线性码C在除开x≤z<y的位置进行打孔操作得到的码，

表示译码的第t阶段通过对线性码C在除开x≤z<y的位置进行打孔操作得到的码。

基于上述技术方案，可以根据上述条件，确定在译码不同阶段得到的中间结果是否可被复用。

结合第二方面，在第二方面的某些实现方式中，所述基于所述第二网格译码时，复用所述第一网格译码的中间结果，包括：在所述译码的第t+i阶段基于所述第二网格处理时，直接将基于所述第一网格译码的中间结果，作为所述第二网格译码的中间结果；或者，在 所述译码的第t+i阶段基于所述第二网格处理时，基于所述第一网格处理过程中的最大化操作的结果进行处理

结合第二方面，在第二方面的某些实现方式中，所述译码为极化译码。

也就是说，所述待译码序列为获取通过极化编码后的待译码序列。

基于上述技术方案，采用高维核矩阵进行编码时，采用常规网格算法进行译码时，polar码译码器译码复杂度较高，通过本申请实施例，不仅可以通过在子网格上译码降低译码复杂度，而且该方案和采用Arikan核进行编码，SCL进行译码的传统方案对比，能在保证相同性能的情况下，提供更低的译码复杂度。

第三方面，本申请提供一种编码装置，该编码装置具有实现上述第一方面及其任意可能的实现方式中的方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的单元。

在一种可能的设计中，当所述功能的部分或全部通过硬件实现时，该编码装置包括：输入接口电路，用于获取信息比特；逻辑电路，用于执行上述第一方面中的编码方法，对所述信息比特进行极化编码；输出接口电路，用于输出编码后的序列。

可选的，该编码装置可以是芯片或者集成电路。

在一种可能的设计中，当所述功能的部分或全部通过软件实现时，该编码装置包括：存储器，用于存储计算机程序；处理器，用于执行存储器中存储的计算机程序，当所述计算机程序被执行时，该编码装置可以实现如上述第一方面所述的编码方法。

可选的，存储器可以是物理上独立的单元，也可以与处理器集成在一起。

在一种可能的设计中，当所述功能的部分或全部通过软件实现时，该编码装置包括仅包括处理器。用于存储程序的存储器位于编码装置之外，处理器通过电路/电线与存储器连接，用于读取并运行存储器中存储的程序，以执行上述第一方面中所述的编码方法。

在具体实现时，该编码装置可以为芯片或集成电路。

第四方面，本申请提供一种译码装置，该译码装置具有实现上述第二方面及其任意可能的实现方式中的方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的单元。

在一种可能的设计中，当所述功能的部分或全部通过硬件实现时，该译码装置包括：输入接口电路，用于获取待译码序列；逻辑电路，用于执行上述第二方面中的译码方法，对所述待译码序列进行译码，得到译码结果；输出接口电路，用于输出译码结果。

可选的，该译码装置可以是芯片或者集成电路。

在一种可能的设计中，当所述功能的部分或全部通过软件实现时，该译码装置包括：存储器，用于存储计算机程序；处理器，用于执行存储器中存储的计算机程序，当所述计算机程序被执行时，该译码装置可以实现如上述第二方面所述的译码方法。

可选的，存储器可以是物理上独立的单元，也可以与处理器集成在一起。

在一种可能的设计中，当所述功能的部分或全部通过软件实现时，该译码装置包括仅包括处理器。用于存储程序的存储器位于译码装置之外，处理器通过电路/电线与存储器连接，用于读取并运行存储器中存储的程序，以执行上述第二方面中所述的译码方法。

在具体实现时，该译码装置可以为芯片或集成电路。

第五方面，本申请提供一种网络设备，包括收发器、处理器和存储器。处理器用于控 制收发器收发信号，存储器用于存储计算机程序，处理器用于调用并运行存储器中存储的计算机程序，使得网络设备执行第一方面任意可能的实现方式中的方法。

具体地，在网络设备作为信息和/或数据的发送端时，网络设备执行上述第一方面的编码方法，对发送的信息比特进行编码。

第六方面，本申请提供一种网络设备，包括收发器、处理器和存储器。处理器用于控制收发器收发信号，存储器用于存储计算机程序，处理器用于调用并运行存储器中存储的计算机程序，使得网络设备执行第二方面任意可能的实现方式中的方法。

具体地，在网络设备作为信息和/或数据的接收端时，网络设备执行上述第二方面的译码方法，对从发送端接收到的待译码序列进行译码。

第七方面，本申请提供一种终端设备，包括收发器、处理器和存储器。处理器用于控制收发器收发信号，存储器用于存储计算机程序，处理器用于调用并运行存储器中存储的计算机程序，使得终端设备执行第一方面任意可能的实现方式中的方法。

具体地，在终端设备作为信息和/或数据的发送端时，终端设备执行上述第一方面的编码方法，对发送的信息比特进行编码。

第八方面，本申请提供一种终端设备，包括收发器、处理器和存储器。处理器用于控制收发器收发信号，存储器用于存储计算机程序，处理器用于调用并运行存储器中存储的计算机程序，使得终端设备执行第二方面任意可能的实现方式中的方法。

具体地，在终端设备作为信息和/或数据的接收端时，终端设备执行上述第二方面的译码方法，对从发送端接收到的待译码序列进行译码。

第九方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行第一方面或第二方面中任意可能的实现方式中的方法。

第十方面，本申请提供一种计算机程序产品，该计算机程序产品包括计算机程序代码，当计算机程序代码在计算机上运行时，使得计算机执行上述第一方面或第二方面中任意一种可能的实现方式中的方法。

第十一方面，本申请提供一种芯片，包括逻辑电路和通信接口，所述通信接口用于接收待处理的数据和/或信息，并将所述待处理的数据和/或信息传输至所述逻辑电路，所述逻辑电路用于执行编码的处理，以及，所述通信接口还用于输出处理后的数据和/或信息。

具体地，所述芯片可以为配置在发送端中的芯片，所述待处理的数据和/或信息可以为信息比特。所述芯片通过通信接口获取信息比特，并将其传输至逻辑电路；所述逻辑电路采用第一方面描述的编码方法，对该信息比特进行编码；以及，所述芯片通过所述通信接口输出编码后的极化码字。

可选地，所述通信接口可以包括输入接口和输出接口。输入接口用于获取信息比特，所述输出接口用于输出编码后的极化码字。

可选地，所述芯片可以为配置在发送端中的芯片，所述逻辑电路用于生成信息比特，并采用第一方面描述的编码方法，对该信息比特进行编码；以及，所述芯片通过所述通信接口输出编码后的极化码字。

可选地，所述通信接口可以包括输入输出接口。输入输出接口用于输出编码后的极化码字。

第十二方面，本申请提供一种芯片，包括逻辑电路和通信接口，所述通信接口用于接收待处理的数据和/或信息，并将所述待处理的数据和/或信息传输至所述逻辑电路，所述逻辑电路用于执行译码的处理，以及，所述通信接口还用于输出处理后的数据和/或信息。

具体地，所述芯片可以为配置在接收端中的芯片，所述待处理的数据和/或信息可以为待译码序列。所述芯片通过通信接口接收待译码序列，并将其传输至逻辑电路；所述逻辑电路采用第二方面描述的译码方法，对该待译码序列进行译码；以及，所述芯片通过所述通信接口输出译码结果。

可选地，所述通信接口可以包括输入接口和输出接口。输入接口用于接收所述待译码序列，所述输出接口用于输出译码结果。

可选地，所述芯片可以为配置在接收端中的芯片，所述逻辑电路用于获取待译码序列，并采用第二方面描述的译码方法，对该待译码序列进行译码；以及，所述芯片通过所述通信接口输出译码结果。

可选地，所述通信接口可以包括输入输出接口。输入输出接口用于输出译码结果。

第十三方面，本申请提供一种通信系统，包括编码端设备和译码端设备。

附图说明

图1示出了适用于本申请实施例的无线通信系统的一示意图。

图2示出了采用无线技术进行通信的基本流程示意图。

图3示出了polar码编码的一示意图。

图4示出了Trellis表示的一可能示意图。

图5示出了用于Arikan核矩阵的扩展Trellis的一可能示意图。

图6示出了(4096，2048)的polar subcode在编码侧采用不同极化核时，译码时的性能和复杂度对比。

图7示出了核K ₁₆矩阵。

图8示出了核K' ₁₆矩阵。

图9示出了(1024，512)的polar subcode在编码侧采用不同极化核时，译码时的性能和复杂度对比。

图10示出了核K ₃₂矩阵。

图11示出了核K' ₃₂矩阵。

图12示出了基于Viterbi算法的网格图译码的一可能示意图。

图13是根据本申请实施例提供的译码方法的一示意性框图。

图14是根据本申请实施例提供的编码方法的一示意性框图。

图15至图18示出了在核K ₂₄的基础上构建维度为20×20核的示意图。

图19示出了构造出的维度为20×20核矩阵的示意图。

图20至图22示出了维度为20的核矩阵的示意图。

图23和图24示出了维度为21的核矩阵的示意图。

图25至图27示出了维度为24的核矩阵的示意图。

图28和图29示出了维度为25的核矩阵的示意图。

图30示出了维度为28的核矩阵的示意图。

图31示出了(8,4)码的一般性网格图和分割网格图的示意图。

图32至图34示出了利用网格图分割的方法对(8，4)汉明码进行译码的过程的示意图。

图35至图37示出了针对2次迭代的Arikan矩阵核处理过程的示意图。

图38示出了核矩阵K ₁的一示意图。

图39示出了适用于本申请实施例的递归网格图。

图40和图41示出了基于核K ₃₂，核K' ₃₂以及Arikan核的(1024，512)polar subcode性能和复杂度对比的示意图。

图42和图43示出了与5G LDPC码进行性能和复杂度上的对比的示意图。

图44为本申请提供的装置的示意性框图。

图45为本申请提供的装置的一示意性结构图。

图46为本申请提供的装置的又一示意性结构图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

本申请实施例的技术方案可以应用于各种无线通信系统，例如该无线通信系统可以包括但不限于：无线局域网(wireless local access network,WLAN)系统、窄带物联网(narrow band-internet of things,NB-IoT)系统、第五代(5th generation，5G)系统或新无线(new radio，NR)、长期演进(long term evolution，LTE)系统或者5G之后的通信系统等。本申请实施例的技术方案还可以应用于设备到设备(device to device，D2D)通信，机器到机器(machine to machine，M2M)通信，机器类型通信(machine type communication，MTC)，卫星通信以及车联网系统中的通信。其中，车联网系统中的通信方式统称为V2X(X代表任何事物)，例如，该V2X通信包括：车辆与车辆(vehicle to vehicle，V2V)通信，车辆与路边基础设施(vehicle to infrastructure，V2I)通信、车辆与行人之间的通信(vehicle to pedestrian，V2P)或车辆与网络(vehicle to network，V2N)通信等。

例如，本申请实施例的技术方案可以应用于5G移动通信系统的应用场景中，如增强移动带宽(enhance mobile broadband，eMBB)、高可靠性低延迟通信(ultra reliable low latency communication，URLLC)、增强海量机器连接通信(massive machine type communication，eMTC)等。

本申请提及的网络设备，网络设备可以是任意一种具有无线收发功能的设备。该设备包括但不限于：演进型节点B(evolved Node B，eNB)、无线网络控制器(Radio Network Controller，RNC)、节点B(Node B，NB)、基站控制器(Base Station Controller，BSC)、基站收发台(Base Transceiver Station，BTS)、家庭基站(例如，Home evolved NodeB，或Home Node B，HNB)、基带单元(BaseBand Unit，BBU)，无线保真(Wireless Fidelity，WIFI)系统中的接入点(Access Point，AP)、无线中继节点、无线回传节点、传输点(transmission point，TP)或者发送接收点(transmission and reception point，TRP)等，还可以为5G，如，NR，系统中的gNB，或，传输点(TRP或TP)，5G系统中的基站的一个或一组(包括多个天线面板)天线面板，或者，还可以为构成gNB或传输点的网络节点，如基带单元(BBU)，或，分布式单元(distributed unit，DU)等。

在一些部署中，gNB可以包括集中式单元(centralized unit，CU)和DU。gNB还可 以包括有源天线单元(active antenna unit，简称AAU)。CU实现gNB的部分功能，DU实现gNB的部分功能。比如，CU负责处理非实时协议和服务，实现无线资源控制(radio resource control，RRC)，分组数据汇聚层协议(packet data convergence protocol，PDCP)层的功能。DU负责处理物理层协议和实时服务，实现无线链路控制(radio link control，RLC)层、媒体接入控制(media access control，MAC)层和物理(physical，PHY)层的功能。AAU实现部分物理层处理功能、射频处理及有源天线的相关功能。由于RRC层的信息最终会变成PHY层的信息，或者，由PHY层的信息转变而来，因而，在这种架构下，高层信令，如RRC层信令，也可以认为是由DU发送的，或者，由DU+AAU发送的。可以理解的是，网络设备可以为包括CU节点、DU节点、AAU节点中一项或多项的设备。此外，可以将CU划分为接入网(radio access network，RAN)中的网络设备，也可以将CU划分为核心网(core network，CN)中的网络设备，本申请对此不做限定。

本申请提及的终端设备也可以称为用户设备(user equipment，UE)、接入终端、用户单元、用户站、移动站、移动台、远方站、远程终端、移动设备、用户终端、终端、无线通信设备、用户代理或用户装置。本申请的实施例中的终端设备可以是手机(mobile phone)、平板电脑(Pad)、带无线收发功能的电脑、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备、工业控制(industrial control)中的无线终端、无人驾驶(self driving)中的无线终端、远程医疗(remote medical)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、可穿戴的无线终端、智慧家庭(smart home)中的无线终端等等。本申请的实施例对应用场景不做限定。

为便于理解本申请实施例，首先结合图1和图2详细说明适用于本申请实施例的通信系统。

图1是适用于本申请实施例的无线通信系统的一示意图。如图1所示，无线通信系统可以包括至少一个网络设备110和至少一个终端设备(例如，图1中所示的111,112以及113)。网络设备110和终端设备进行无线通信。当网络设备110向终端设备发送信号时，网络设备110为编码端，终端设备为译码端。当终端设备向网络设备110发送信号时，终端设备为编码端，网络设备为译码端。

在如图1所示的无线通信系统中，原始的信息经过编码端(encoder)的编码后，经过信道的传输，被解码端(decoder)接收，经过解码端的译码，恢复出原始的信息。

其中，编码端也可以称为发送端(或者说，发送设备)，解码端也可以称为信息或数据的接收端(或者说，接收设备)。该发送设备可以为网络设备，该接收设备可以为终端设备。或者，该发送设备可以为终端设备，该接收设备可以为网络设备。或者，该发送设备可以为终端设备，该接收设备可以为终端设备。或者，该发送设备可以为网络设备，该接收设备可以为网络设备。

应理解，上述图1仅是示例性说明，本申请并未限定于此。例如，本申请实施例还可以应用于5G eMBB场景上行/下行控制信道编解码的任何通信场景。

图2是采用无线技术进行通信的基本流程图。发送端的信源依次经过信源编码、信道编码、速率匹配和调制后在信道上发出。接收端收到信号后依次经过解调、解速率匹配、信道解码和信源解码后获得信宿。本申请实施例提供的技术方案可以用于如图2中虚线框 所示的信道编码和信道解码模块中。

信道编解码是无线通信领域的核心技术之一，其性能的改进将直接提升网络覆盖及用户传输速率。目前，极化码(polar codes)已能够被严格证明达到信道容量的信道编码方案，具有高性能，较低复杂度，匹配方式灵活等特点，目前已经被3GPP确定成为5G控制信道eMBB场景(上行/下行)控制信道编码方案。

为便于理解本申请实施例，下面首先对本申请中涉及的几个术语做简单介绍。

1、polar码的编码方式

参见图3，图3示出了polar码编码的一示意图。如图3所示，符号

代表二进制相加，其输入为左侧和下侧，输出为右侧。图3中每条实线代表1比特。我们将{u ₀,u ₁,u ₂,u ₄}设置为固定比特(或者说冻结比特)，将{u ₃,u ₅,u ₆,u ₇}共4位信息比特进行polar编码，得到8位编码比特。编码之后，再将该8位编码比特进行调制后经过噪声信道发送。

待编码比特根据他们各自的可靠度不同排序。一般地，可靠度较高的比特设置为信息比特(data)，可靠度较低的比特设置为固定比特(frozen)，固定比特(frozen)的值通常设置为0，在实际传输中发送端和接收端都已知。如图3所示，u ₇,u ₆,u ₅,u ₃为可靠度靠前的四位比特，设置为信息比特(data)，u ₄,u ₂,u ₁,u ₀为可靠度靠后的四位比特，设置为固定比特(frozen)。

2、线性分组码网格(Trellis)表示

Trellis译码为卷积码的传统译码方式，对于线性分组码，也可以通过Trellis进行译码。Trellis译码为一种最大似然(maximum likelihood，ML)/MAP译码方式，通过该方式译码能够带来好的译码性能，但是相应的，其译码复杂度很高。给定一个线性分组码，其校验矩阵为H，则所有的码字都需要符合：

其中，H ⁽ⁱ⁾表示校验矩阵H的第i列。网格图中在第j时刻的节点，被标注为：

图4示出了Trellis表示的一可能示意图。参见图4，Trellis表示的基本组成单元为Trellis节点(如图4中的节点1,2,…,20)。例如，校验矩阵

其Trellis表示如图4所示。关于采用Trellis进行译码的详细方案可以参考现有的描述，对此不作限定。

3、信道参数

polar码是一种可达二进制输入离散无记忆信道容量的可构造性信道编码方式。

令W：{0,1}→Y为一个对称二进制(binary)离散无记忆信道(discrete memoryless channel)(B-DMC)，其输入字母集合为x＝{0,1}，输出字母集为Y，在给定输入x，信道输出是y的情况下，信道条件转移概率表示为：W(y|x)。

可以定义B-DM信道(B-DMC)W的容量为：

可以定义B-DM信道巴氏参数为：

4、核矩阵

Arikan在文献里推断极化是一种普遍现象，并不单单受限于其给出的

其中

代表m次克罗内克(Kronecker)乘积。Korada等人证明了该结论并推广至高维核矩阵，证明了任意l×l的矩阵能够发生极化的条件是该矩阵的任意列置换矩阵不是上三角矩阵。其次，Korada等人还证明了当l≤15时，任意核矩阵的极化指数β都不能超过1/2。在相同码长下，更大的极化指数β代表相应的极化码的译码错误概率更低，相应的译码性能更好。然而高维核矩阵极化码主要的问题在于其译码算法复杂度较高，这是高维核矩阵研究的瓶颈问题之一。

5、极化指数(polarization exponent)

关于极化指数简单介绍几个定理，具体的可以参考现有技术的描述，此处不作限定。

定理1：给定一个B-DM信道W(即B-DWC W)，对于F ₂和任意β<1/2，可以得到：

相应地，如果I(W)<1，对于任意β>1/2，可以得到：

其中，β称为极化指数，码长n＝2 ^m。

Korada等人将上述定理推广至任意的高维核矩阵，此时，码长n＝l ^m，即：

定理2：对于任意B-DM信道W(即B-DWC W)满足0<I(W)<1，满足以下条件，我们可以称一个l×l维的核矩阵K有极化指数E(K)：

(1)对于任意β<E(K)：

(2)对于任意β>E(K)：

在这里，用E(K)来表示极化指数。对于Arikan的核，其极化指数为1/2。

给定一个矩阵K和相应的E(K)，定理2表明：

1)当m趋于无穷时，如果0<R<I(W)，β<E(K)，那么存在一个大小为NR的集合A满足：

A为信息比特集合，通过逐比特消除(successive cancellation,SC)译码，在SC译码下误帧率的界限为：

2)当m趋于无穷时，如果R>0，β>E(K)，那么任意大小为NR的集合A满足：

A为信息比特集合，在SC译码下误帧率的界限为：

由上可知，极化指数可以衡量译码性能的收敛速度，更大的极化指数代表着更快的收敛速度，从而使得在码长较短的情况下也能获得更优的译码性能。

6、标度指数(scaling exponent)

极化核的另外一个关键特性是scaling exponent，可以理解，scaling exponent可以用于表征核矩阵性能。应理解，本申请实施例关心的是scaling exponen的功能，关于scaling exponent对应的中文表达，可以为标度指数，也可以为其他表达，对此不作限定。

举个示例，给定信道容量为I(W)的信道W，期望错误概率P _e，假设对应(N，k)的极化码，其核矩阵为K。如果希望以R＝I(W)-Δ的速率进行传输，那么码长N满足：

其中，μ(K)为scaling exponent。

可以理解，scaling exponent是一个和信道有关的参数。对于随机码来说，μ＝2；对于polar码来说，当l→∞时，令K＝F _l，可以得到：

在BEC信道下，采用Arikan核的polar码，其scaling exponent可以为3.627。

7、部分距离(partial distance)。

一个l×l的矩阵K，K[i]表示为该矩阵的第i行，其部分距离D _i(i＝0,…,l-1)为：

其中，d _H(a,b)表示向量a和b之间的汉明距离，向量D可以定义为partial distance profile(PDP)。对任意B-DMC W,任意l×l的极化矩阵K及其部分距离

相应的 极化指数E(K)可以表示为：

事实上，随着l→∞，我们可以得到一个l×l的核使得极化指数无限接近于1。

应理解，上述定理仅是为理解做的简单说明，并不对本申请实施例的保护范围造成限定，具体地可以参考现有的描述，此处不作限定。

8、核矩阵编码

一个(n，k)的polar码(其中码长n为：n＝l ^m)，给定一个l×l的核矩阵K，

其中，M ^(m)为数字翻转矩阵，相应的映射关系为：

t _i∈[l]，[l]代表集合{0,1,…,l-1}，相应的编码可以表示为

其中，u _i,i∈F是冻结比特，|F|＝n-k，剩余比特为信息比特。

9、核处理(Kernel Processing)

polar码译码时，需要计算后验概率

可以通过递归得到，为描述简单，令m＝1，相应的任务可以被称为核处理，那么：

上式也可以近似表示为：

上式概率对应了在译码数中

可能性的最大的路径。对数似然比(log-likelihood ratio，LLR)可以近似地表示为：

其中，

假设对于所有u _j，i<j<l都是等概的，核K最后l-i+1行构成的矩阵可以生成对应的码字，那么S _1j可以通过对这些码字的陪集执行ML译码得到，陪集首由

和核K前i行构成的矩阵相乘得到。

应理解，在本申请实施例中，多次提及陪集(coset)，本领域技术人员应理解其含义。例如，如果G是一个群，H是G的一个子群，g是G的一个元素，那么gH＝{gh：对于所有h∈H}表示H的左陪集，Hg＝{hg：对于所有h∈H}表示H的右陪集。下文对此不再赘述。

10、Extended Kernel codes

考虑一个由K ⁽ⁱ⁾生成的(l+1，l-i)码

K ⁽ⁱ⁾可以由以下规则从K得到：

1)K ⁽ⁱ⁾的前l列通过获取K的最后l-i行得到；

2)K ⁽ⁱ⁾的最后一列第一行置为1，其余行全部置为0。

例如，Arikan的核为

可以得到

K ⁽¹⁾＝(1 1 1)，其相应的Trellis如图5所示。

11、相关偏差(correlation discrepancy)

在采用Trellis进行译码时，需要对不同路径(即代表不同的译码结果)进行选择和对比，对于路径值(c的分数)的定义可以由多种方式给出，例如：

1)概率的对数。例如，可以表示为：logW(c|y)

2)相关性(correlation)。例如，可以表示为：

其中，S(y _i)为第i个LLR。

3)correlation discrepancy。例如，可以表示为：Σ _iτ(S(y _i),c _i)。

定义

关于

的correlation discrepancy为：

其中，

且，

可以得到：

其中，

对于上式的求解，可以等效于寻找码字

的陪集中最后一位为0和1时最可能的码字，这可以通过在码字

的Trellis执行Viterbi算法实现。假设码字的最后一位被擦除，那么相应的Trellis可以被定义为第i个扩展Trellis(extended Trellis)。一般来说，Viterbi算法的复杂度为O(2 ^min(i+1,l-i))。

在本申请实施例中，在选择极化核时，同时考虑译码时对核处理的复杂度。有的时候性能更好的核可能会带来更高的译码复杂度，因此核矩阵构造或者选择时还需要综合考虑。

一示例，图6示出了(4096，2048)的polar子码(polar subcode)在编码侧采用不同极化核K ₁₆和K' ₁₆时，译码侧采用SCL译码时的性能和复杂度对比，核K ₁₆和K' ₁₆如图7和图8所示。

可以知道：E(K ₁₆)＝E(K' ₁₆)＝0.51828；μ(K ₁₆)＝3.346，μ(K' ₁₆)＝3.45；φ(K ₁₆)＝472，φ(K' ₁₆)＝183。其中，φ(K)表示核K的处理复杂度。需要说明的是，此处主要以基于递归的核处理算法为例进行示例性说明。

可以看出，采用K ₁₆相比于K' ₁₆能带来更好的性能，但是其译码时复杂度更高，所以此时对于核矩阵的选择，还需要考虑性能和复杂度的折衷。

又一示例，图9示出了(1024，512)的polar subcode在编码侧采用K' ₃₂以及极化核K ₃₂时，译码侧采用SCL译码时的性能和复杂度对比，核K ₃₂和K' ₃₂如图10和图11所示。

可以知道：E(K ₃₂)＝0.5219，E(K' ₃₂)＝0.529；μ(K ₃₂)＝3.421，μ(K' ₃₂)＝3.207；φ(K ₃₂)＝532，φ(K' ₃₂)＝6770。可以看出，采用K' ₃₂相比于K ₃₂能带来更好的性能，但是其译码时复杂度更高，采用K' ₃₂译码时的复杂度可能是采用K ₃₂译码时的复杂度的十倍以上。

由上可知，在编码时，核矩阵的选择可以影响译码复杂度。

此外，前面提到线性分组码可以用基于Trellis的方法进行译码，polar码也是一种线性分组码，也可以采用这样的方法进行译码。具体译码步骤例如可以如下所示。

1)令l(j,s)为在时刻j-1时连接到时刻j的状态s的所有状态集合；

2)令c _j-1,s',s为相应的连接边上的值；

3)定义节点值为

4)LLR可以根据

计算得出。

一示例，针对Arikan核采用Viterbi算法时，已知Arikan的核为

可以得到

其相应的网格图如图12所示。通过计算可以得到：

上述方法是一种ML/MAP类算法，在码长较长的时候，译码复杂度很高，很难被接受的。

有鉴于此，本申请实施例提出，可以从编码端和/或译码端进行改进，以便可以降低译码复杂度。例如，通过根据实际情况综合考虑，从构造出的多个核矩阵中选择需要的核矩阵，从而可以兼顾性能和译码复杂度。又如，采用网格码译码，并对网格图进行分割，通过将各个分割后的结果进行处理，进而得到最终的网格优化路径，可以降低译码复杂度。

下面将结合附图详细说明本申请提供的各个实施例。

图13是根据本申请实施例提供的编码方法1300的一示意性框图。

1310，获取信息比特。

也就是说，编码端设备获取待编码的信息比特。该信息比特可以是内部产生；或者，也可以是从外部接收，对此不作限定。

1320，确定目标核矩阵，该目标核矩阵是通过调整原始核矩阵获得的。

在本申请实施例中，调整原始核矩阵，至少可以包括以下两种方案。

方案1，通过调节原始核矩阵的PD，得到的一个或多个核矩阵。基于方案1得到一个或多个核矩阵，可以从该一个或多个核矩阵中选择合适的目标核矩阵。

方案2，通过调整原始核矩阵的维度，构造出多个与原始核矩阵维度不同的核矩阵。基于方案2得到一个或多个核矩阵，可以从该一个或多个核矩阵中选择合适的目标核矩阵。

应理解，在方案2中，调整原始核矩阵的维度，表示的是通过调制原始核矩阵改变核矩阵的维度。例如，对原始核矩阵的行和/或列进行相应地处理，以使得构造出的核矩阵的行小于原始核矩阵的行，构造出的核矩阵的列小于原始核矩阵的列。

关于上述两种方案，下文详细介绍。

1330，基于目标核矩阵，对信息比特进行极化编码。

在本申请实施例中，采用极化编码时，可以先构造出多个核矩阵，基于构造出的核矩阵，根据实际通信情况，选择合适的核矩阵进行编码。通过该方式，在核矩阵构造或选择时，就综合考虑性能和译码复杂度，能够实现通过选择合适的编码时所使用的核矩阵，降低译码复杂度。

例如，在实际通信中，通过调整原始核矩阵，构造出一个或多个核矩阵，并且从该一个或多个核矩阵中选择出合适的目标核矩阵。然后将数据矢量和相应构造出来的目标核矩阵的克罗内克乘积来实现编码。然后经过速率匹配，调制等模块后经过信道传输。

关于编码侧的具体方案，下文详细介绍。

图14是根据本申请实施例提供的译码方法1400的一示意性框图。

1410，获取待译码序列；

1420，基于多个网格，对待译码序列进行译码，基于多个网格中的第二网格译码时，复用多个网格中的第一网格译码的中间结果，其中，第一网格用于对待译码序列译码的第t阶段，第二网格用于对待译码序列译码的第t+i阶段，t为大于0或等于0的整数，i为大于1或等于1的整数。

示例地，第一网格对应译码第t阶段，第二网格对应译码第t+i阶段。也就是说，在译码第t阶段，基于第一网格进行译码处理，在译码第t+i阶段，基于第二子网格进行译码处理。例如，在译码第t阶段，基于第一网格进行译码，在译码第t+1阶段，基于第二网格进行译码。

此外，在各个译码阶段处理得到的结果可以记为中间结果。例如，在译码第t阶段，基于第一网格译码时，得到的结果可以记为第一网格译码的中间结果。中间结果，例如可以包括在译码第t阶段译码得到的译码路径和对应的路径度量值。下文实施例中，为简洁，用复合分支表(composite branch table，CBT)表示。也就是说，CBT存储的内容可以包括译码时对应的路径和路径值。在译码的每个阶段，都可以对应一个CBT。

在本申请实施例中，采用网格Trellis的译码算法对待译码序列进行译码时，不同译码阶段得到的中间结果可复用。也就是说，在不同的网格上进行计算时，有些计算步骤可能相同，所以可以多次复用，这使得译码复杂度得到了很大程度的降低，且提高了译码速度。

应理解，本申请实施例主要以第一网格和第二网格为例进行示例性说明，对于多个子网格中的每个网格，或者说在译码的每个阶段，都可以判断该译码阶段是否可以复用其他译码阶段译码的中间结果。

可选地，多个网格中的每个网格被分割为多个子网格。

在本申请实施例中，采用网格Trellis的译码算法对待译码序列进行译码时，可以先对网格图进行分割，把在完整的Trellis上进行译码的过程分割成对子网格(sub trellis)上进行译码的过程，从而可以降低译码复杂度。

示例地，本申请实施例提供的译码方法也可以记为递归网格译码或者递归网格分割的译码。

例如，在实际通信中，经过解速率匹配，解调后，通过本申请实施例提出的基于递归网格分割的算法对其进行译码，译码复杂度低。

关于译码侧(即递归网格分割的算法)的具体方案，下文详细介绍。

下面从编码侧和译码侧分别介绍本申请实施例的方案。

编码侧

可选地，在本申请实施例中，可以通过方案1和/或方案2，构造出多个核矩阵。在核矩阵构造或选择时，可以根据实际情况，选择合适的核矩阵用于编码。

方案1，通过调节原始核矩阵的PD，构造出多个核矩阵；

方案2，通过调整原始核矩阵的维度，构造出多个与原始核矩阵维度不同的核矩阵。

下面分别介绍这两种方案。

方案1，通过调节原始核矩阵的PD，构造出多个核矩阵。

可选地，基于已有的PDP，通过调节该PDP，进而构造出多个核矩阵。

可选地，调节给定PDP，根据调节后的PDP进行深度优先搜索。

应理解，对于其他与深度优先搜索类似的算法，或者说可以实现同样功能的算法，都适用于本申请实施例。下文，为便于理解，主要以深度优先算法为例进行示例性说明。

一种可能的实现方式，在进行深度优先搜索时，可以通过设计一些约束条件，来降低搜索空间和搜索次数。约束条件，例如可以从以下一个或多个方面考虑。

方面1，设计关于候选行集合M的约束条件。也就是说，可以限定候选行集合满足一定的条件。

一可能条件，候选行集合M需要满足：

方面2，设计关于所选行的约束条件。也就是说，可以限定选择出来的行满足一定的条件。

一可能条件，从候选行集合M中选择倒数第i行时，选择出来的行v需要满足其汉明重量大于或等于D _i，即wt(v)≥D _i。

又一可能条件，在从M中选择出某行v，如果

那么此 时无需再继续往下运算，可以直接抛弃当前v，从M中选择新的行。其中，

表示逻辑运算，或者说异或逻辑运算。

又一可能条件，不能选择同一陪集的行，或者说属于同一陪集的行不会再次被选中。

应理解，上述针对候选行集合M和所选行列举的约束条件仅是示例性说明，对此不作限定。例如，针对候选行集合M或所选行的其他约束条件，如属于上述约束条件的变形形式，也适用于本申请实施例。

为理解，下面介绍适用于方案1的算法流程。一可能的算法流程可以包括如下步骤。

步骤1，调节PDP，得到一个或多个新PDP。

在该步骤1中，对于给定的一个PDP，可以对其进行手动调节。示例地，在调节时，可以使得这个PDP尽可能接近Arikan矩阵的PDP，例如：

例如，一个16×16的核K ₁₆，其相应的PDP为[1,2,2,2,2,4,4,4,4,6,6,8,8,8,8,16]，E(K ₁₆)＝0.51828，μ(K ₁₆)＝3.346，φ(K ₁₆)＝472。

如前所述，在本申请实施例中，用E(K)表示极化指数，极化指数可以衡量译码性能的收敛速度，更大的极化指数代表着更快的收敛速度，从而使得在码长较短的情况下也能获得更优的译码性能。用μ(K)表示标度指数scaling exponent，scaling exponent可以用于表征核矩阵性能。用φ(K)表示复杂度，即核K的处理复杂度。对此，下文不再介绍。

对其PDP进行手动调节，可以得到核K' ₁₆的PDP：[1,2,2,4,2,2,4,4,6,6,8,8,4,8,8,16]，E(K' ₁₆)＝0.51828，μ(K' ₁₆)＝3.45，φ(K' ₁₆)＝183。

又如，一个32×32的核K' ₃₂，其相应的PDP为[1,2,2,2,2,4,4,4,6,2,4,4,6,6,8,4,8,4,8,8,8,12,12,12,12,12,16,16,16,16,16,32]，E(K' ₃₂)＝0.529，μ(K' ₃₂)＝3.207，φ(K' ₃₂)＝6770。

对其PDP进行手动调节，可以得到核K ₃₂的PDP：[1,2,2,4,2,4,2,4,6,8,2,4,6,8,4,6,8,12,4,8,12,16,4,8,12,16,8,16,8,16,16,32]，E(K ₃₂)＝0.5219，μ(K ₃₂)＝3.421，φ(K ₃₂)＝532。

应理解，上述列举的构造出的新的PDP仅是示例性说明，还可以构造出更多数量的PDP。

步骤2，针对每个新的PDP，执行深度优先搜索的核构造方法。

通过对给定的PDP进行手动调节，能够得到一个或多个的新PDP，在这些新的PDP的基础上，针对每一个新的PDP，可以执行以下深度优先搜索的核矩阵构造方法。

(1)选择一个给定的PDP：D以及一个行向量候选集合M(或者说候选行集合M)。

(2)从倒数第一行

开始构造核矩阵，这一行需要满足其行重和D最后一个值 相等，即：

(3)接着构造倒数第二行

这一行需要满足：

(4)接着构造倒数第三行

这一行需要满足：

5)继续以上步骤，类似地，倒数第i行需要满足：

在构造核矩阵的过程中，如果在候选行集合M中找不到满足以上条件的行，那么可以回退到上一步，重新找一个新的行

然后继续接下来的流程。

在构造核矩阵的过程中，在满足以下任一条件时，可以停止该算法或者说停止核构造：找到合适的核矩阵时；或者，搜索了所有候选集合的行之后仍然无法找到满足条件的行使得算法继续进行下去。

通过上述步骤，可以得到多个构造出来的核矩阵，接下来可以通过对比这些核矩阵的一些参数，如极化指数(如E(K))、scaling exponent(如μ(K))以及通过对基于这些核矩阵编码后的码字进行译码的译码复杂度(如φ(K))等，根据实际需求，选择出最好最合适的核矩阵。此外，该方法算法简单，计算也简单易实现。

进一步地，还可以增加以下一项或多项约束条件，如上文关于方面1和方面2的约束条件，以便降低尝试次数和时长。

条件1，任何核K都可以通过加法将第i行加到第j行(j<i)，从而核K转化为D _i＝wt(K[i])的核

此外，还可以把候选行集合M设置为：

条件2，从候选行集合M中选择倒数第i行时，选择出来的行v需要满足其汉明重量大于或等于D _i，即wt(v)≥D _i。

条件3，在从候选行集合M中选择出某行v，将其跟已经构建好的行进行partial distance计算时，如果

那么此时无需再继续往下运算，直接抛弃当前v，从候选行集合M中选择新的行。

例如，假设构建一个16×16的核

(即当前构建的核

为一个16×16的核)，目前已经构建好的行：

假设希望找到行

满足

那么，首先从候选行集合M中选择v＝[1111110000000000]。可以发现，

wt(c)＝2<6，此时，没有必要继续后续的

计算，当前的v直接抛弃。

条件4，属于同一陪集的行不会再次被选中。

在从候选行集合M中选择行进行核

的构建时，如果某行v一旦被选中，计算陪集

即

假设已经计算了

接下来需要计算

如果

那么

即属于同一陪集的行不会再次被选中。

应理解，上述理解的条件1至条件4仅是示例性说明，对此不作限定。例如，针对候选行集合M，或者针对选择的行，还可以设计其他约束条件，以便可以降低尝试次数和时长。

此外，可选地，一种可能的实现方式，可以在调节PDP时，可以按照使得这个PDP接近Arikan矩阵的PDP的方向调节。应理解，按照接近Arikan矩阵的PDP的方向调节PDP仅是一种可能的调节方式，对此不作限定。例如，对于构造出来的最好的核矩阵的PDP不一定是满足最接近arikan核矩阵的PDP。又如，在选择最好最合适的核矩阵时，不一定是选择PDP最接近arikan核矩阵的PDP的核矩阵。

上文详细介绍了方案1，通过方案1可以构造出多个核矩阵。下面介绍方案2。

方案2，通过调整原始核矩阵的维度，构造出多个与原始核矩阵维度不同的核矩阵。

可选地，在已有的相对较大维度的核矩阵的基础上，构造出多个相对小维度的核矩阵。基于小维度的核矩阵进行编码，能在保证相同性能的情况下，提供更低的译码复杂度。

一种可能的实现方式，可以通过缩短(shortening)方法，在已有的相对较大维度的核矩阵的基础上，构造出多个相对小维度的核矩阵。应理解，对于其他可以在已有维度的核矩阵的基础上构造出小维度的核矩阵的算法，或者说可以实现同样功能的算法，都适用于本申请实施例。下文，为便于理解，主要以shortening算法为例进行示例性说明。

为理解，下面介绍适用于方案2的算法流程。一可能的算法流程可以包括如下步骤。

步骤1，考虑一个l×l的核，即确定原始核矩阵。

步骤2，选择列j∈[l]。

步骤3，将第i行添加到所有第j列中带有1的行，i为这一列中最后一个1对应的行。

步骤4，删除第i行和第j列，得到(l-1)×(l-1)的核K'。可以知道，φ(K')<φ(K)，即小维度的核对应的译码复杂度更低。

通过上述方式构建的核矩阵，其译码复杂度会更低，通过重复上述方式t次，可以得到(l-t)×(l-t)的核。

为便于理解，下面以核K ₂₄为例，结合图15至图19，列举一具体示例。

一可能的方案，原始核矩阵为图15所示的核K ₂₄。对于维度为24×24的核K ₂₄，其极化指数为E(K ₂₄)＝0.502911，μ(K ₂₄)＝3.61903，φ(K ₂₄)＝374。假设要在该核K ₂₄的基础上构建一个新的维度为20×20核，具体过程可以如下。在本申请实施例中，假设行序号和列序列均是从0开始。

(1)选择第15列，可以看出，此列为1的行只有最后一行(即第23行)。可以删除第15列和第23行，得到K ₂₃，如图15所示。如图15，将第15列和第23行用虚框框出。

(2)选择第14列，这一列1所在位置对应的行为第13行和第14行。可以将第14行添加到第13行，第13行的结果改变，删除第14列和第14行，得到K ₂₂，如图16所示。在图16中，将第14列和第14行用虚框框出。

(3)选择第13列，这一列1所在位置对应的行为第16行和第18行。可以将第18行添加到第16行，第16行的结果改变，删除第13列和第18行，得到K ₂₁，如图17所示。在图17中，将第13列和第18行用虚框框出。

(4)选择第12列，这一列1所在位置对应的行为第5行。可以删除第12列和第5行，得到K ₂₀，如图18所示。在图18中，将第12列和第5行用虚框框出。

通过上述处理，可以得到如图19所示的核矩阵K ₂₀。

或者，在该核K ₂₄的基础上构建的核矩阵，可以包括以下一项或多项：如图16所示的核K ₂₃，如图17所示的核K ₂₂，如图18所示的核K ₂₁，如图19所示的核K ₂₀。在实际通信过程中，可以根据实际情况，综合考虑，如综合考虑性能和复杂度，从上述多个核矩阵中选择合适的核矩阵。

应理解，上述仅是为便于理解做的示例性说明，对于中间的处理过程，也可能有其他变形，对此不作限定。

通过以上方法够到得到的核矩阵，在采用相同译码算法的情况下，其译码复杂度会更低，如φ(K ₂₀)<φ(K ₂₄)。基于此，可以根据实际情况对核矩阵的选择进行综合考虑，如综合考虑性能和复杂度，选择合适的核矩阵。

上文结合方案1和方案2，介绍了本申请实施例提供的核矩阵构造方法。应理解，方案1和方案2可以单独使用，也可以结合使用，对此不作限定。

作为示例，下面列举通过本申请实施例构造出的几个核矩阵的形式。

一示例，维度为20的核矩阵，可以如图20至图22所示。

又一示例，维度为21的核矩阵，可以如图23和图24所示。

又一示例，维度为24的核矩阵，可以如图25至图27所示。

又一示例，维度为25的核矩阵，可以如图28和图29所示。

又一示例，维度为28的核矩阵，可以如图30所示。

又一示例，维度为32的核矩阵，可以如图10所示。

应理解，上述图20至图30列举的核矩阵仅是示例性说明，对此不作限定。

基于本申请实施例提供的编码方法，采用极化编码时，可以先构造出多个核矩阵，如通过上述方案1和/或方案2构造多个核矩阵。基于构造出的核矩阵，根据实际通信情况，选择合适的核矩阵进行编码。通过该方式，在核矩阵构造或选择时，就综合考虑性能和译码复杂度，能够实现通过选择合适的编码时所使用的核矩阵，降低译码复杂度。

译码侧

如前所述，采用网格码译码时，可以先对网格图进行分割，把在完整的Trellis上进行译码的过程分割成对子网格图(sub trellis)上进行译码的过程。然后可以通过对每一个小的网格图译码的中间结果进行组合，最终选出最优路径。

例如，更小一级的网格图中所有可能路径拼接后得到多个组合，通过选择这些可能组合中路径分数最大的那个得出更大一级的网格图最优路径及路径值。

为便于理解，下面示出了可能的算法流程。一可能的算法流程可以包括如下几个方面的内容。

方面1，针对线性分组码的网格分割。

在本申请实施例中，针对polar码译码时每个阶段t的网格图进行多级分割。

假设给定一个(8，4)的线性码C，其生成矩阵为

令C _h,h'为其子码，且非0位只会出现在h≤i<h’的位置；令p _h,h'(C)为通过对线性码C，在除开h≤i<h’的位置进行打孔(puncturing)操作得到的线性码；令s _h,h'(C)＝p _h,h'(C _h,h')为通过对线性码C，在除开h≤i<h’的位置进行缩短(shortening)操作得到的码。例如，当0≤i<4，即h＝0，h’＝4时，可以得到：

在网格图上，从时刻h到时刻h’的路径对应于陪集p _h,h'(C)/s _h,h'(C)。

如图31所示，左图给出了该(8,4)码的一般性网格图示意，右图给出了该(8,4)码的分割网格图，通过对陪集的计算p _0,4(C)/s _0,4(C)，可以得到4个陪集，分别是：

①{(0000),(1111)}

②{(0011),(1100)}

③{(1010),(0101)}

④{(0110),(1001)}

根据图31中左图左半部分和右图左半部分的对应关系，可以看出，它们又各自代表了从0时刻状态到4时刻状态的路径。

方面2，线性分组码的网格译码。

对于每个陪集D∈p _h,h'(C)/s _h,h'(C)，需要找到最可能的那个元素l(D)和它对应的分数，对此，可以定义一个复合分支表(composite branch table，CBT)用于存储这两个值。需要说明的是，关于元素对应的分数，例如可以通过前面术语解释中的correlation discrepancy表示，例如可以记为E(D)。作为示例，CBT _(x,y)＝(l(D),E(D))。需要说明的是，对(n,k)码进行ML译码，即p _0,n(C)/s _0,n(C)只包含一个元素，所以CBT _(0,n)存储的是采用ML译码时对应的路径和路径值。

应理解，关于CBT仅是为便于描述做的命名，其命名不对本申请实施例的保护范围造成限定。此外，本申请实施例并不限定CBT中只能包括两个元素，在实际通信中，CBT中可能还包括其他元素，对此不作限定。

还应理解，此处用correlation discrepancy表示元素(即路径l(D))对应的分数，其他可以用于表征该元素对应的分数(或者说路径值)的方案，也适用于本申请实施例。

方面3，CBT的构建。

假设构建CBT _x,y，y-x≥2。那么，对于某个z(x<z<y)，可以构建CBT _x,z和CBT _z,y。对D _y∈p _x,y(C)/s _x,y(C)，可以枚举所有D'∈p _x,z(C)/s _x,z(C)和D”∈p _z,y(C)/s _z,y(C)的陪集。可以得到：

可以看出，路径[x,y]截断成了两部分。此时，对于CBT _x,y的构建，可以不必枚举所有D _y∈p _x,y(C)/s _x,y(C)，可以通过上述截断处理的方式得到，这能够带来复杂度的降低。

为便于理解，作为示例，通过图32至图34示例地介绍利用网格图分割的方法对(8，4)汉明码进行译码的过程。假设对于一个(8，4)的汉明码，经过信道传输后，在接收端的接收信号为

对该长度为8的码对应的网格图进行分割，如图32 所示，可以分割为4个长度为2的子码，该4个长度为2的子码分别对应一子网格图。

图32示出了[0,1]这一段相应的路径及路径值计算过程。如图32所示，对于[0,1]，可以通过如下计算，获得[0,1]这一段相应的路径及路径值：

对于ε ₂₀，ε ₂₀＝ε ₁₀+τ(S ₂,0)＝-1；

对于ε ₂₁，ε ₂₁＝ε ₁₀+τ(S ₂,1)＝-3；

对于ε ₂₂，ε ₂₂＝ε ₁₁+τ(S ₂,0)＝0；

对于ε ₂₃，ε ₂₃＝ε ₁₁+τ(S ₂,1)＝-2。

类似地，[2,3]，[4,5]，[6,7]和其相应的子网格图都可以表示出来，并用类似的方法计算出各种可能路径即路径值。

接下来，[0,3]这一段可以通过[0,1]和[2,3]相应路径组合起来得到。例如，可以选出其中路径分数最大的路径，作为[0,3]这一段的路径，如图33中虚线框起来的部分。类似地，右边[4,7]这一段也可以采用相同的操作得到。最终[0,7]整个部分可以通过[0,3]和[4,7]组合得到，如可以通过[0,3]和[4,7]各种可能组合中路径分数对应最大的那条路径得到，如图34所示。

在本申请实施例中，可以根据实际情况，选择合适的分割点的位置。分割点的位置可能会影响译码复杂度。以一个24×24的核为例，对于z的选择(z：x<z<y)：

一示例，均匀分割。即z＝(x+y)/2，在该情况下，可能需要：715次加法(summations)、以及449次比较(comparison)。

又一示例，优化算法分割。例如：[0,24)分成[0,16)和[16,24)，并进一步均匀分割。在该情况下，可能需要：250次加法以及124次比较。

因此，在实际通信中，可以根据复杂度选择分割点的位置，如可以选择某些分割点，以便降低译码复杂度。

方面4，嵌套码及嵌套生成矩阵。

根据前面的定义，可以知道s _x,y(C)∈p _x,y(C)，令p _x,y(C)的生成矩阵表示为：

令s _x,y(C)的生成矩阵表示为：

方面5，递归网格译码。

陪集D∈p _x,y(C)/s _x,y(C)和向量vG' _x,y存在一一对应关系。其中

是一 个k' _x,y×(y-x)的矩阵。令CBT _x,y[v].l:＝l(D)，CBT _x,y[v].e:＝E(D)，那么：

其中，a,b分别代表陪集D'∈p _x,z(C)/s _x,z(C)和陪集D”∈p _z,y(C)/s _z,y(C)中对应元素的序号(如可以用二进制表示)。令w,v代表[x,y]这一段可能路径对应的序号，那么：

那么，a,b可以通过以下映射关系得到：

其中，a’,b’为不重要的参数。根据上式，可以得到：

上述计算的复杂度大概为

这种方法的复杂度和分割策略有关，即如何在x,y中选择分割点z，可能会影响译码复杂度。

方面6，基于递归网格的核处理方法。

作为示例，令

由前面可以知道，

为

的元素(entries)，且可以通过下面的式子递归得到：

其中，

CBT的元素的序号用v，a，b来表示。k'＝dim p _x,y(C)，k”＝dim s _x,y(C)。

可选地，在译码过程中可以通过一些处理，进一步简化译码复杂度。

方式1，复用译码的中间结果。

一种可能的设计，根据各个网格的关联度，确定基于网格译码得到的中间结果是否可被其他网格复用。

一示例，各个网格的关联度较大时，如当各个网格相似或相同时，或者在满足一定条件时，基于网格译码得到的译码结果可被其他网格译码时直接使用。例如，在polar码译 码阶段t时的各个部分的组合CBT和阶段t+1时的CBT相同，那么在阶段t+1时，无需再次计算。

可选地，可以根据不同译码阶段对线性码C进行缩短操作得到的码和/或不同译码阶段对线性码C进行打孔操作得到的码，确定各译码阶段的结果是否可复用。或者说，可以根据不同译码阶段对线性码C进行缩短操作得到的码和/或不同译码阶段对线性码C进行打孔操作得到的码，确定各个网格的关联度，进而可以确定各译码阶段的结果是否可复用。

一种可能的实现方式，可以通过检查

与

的关系，和/或，

与

的关系来确定译码的中间结果是否可被复用。

情况1，

且

时，译码的中间结果可被复用。也就是说，如果

那么阶段t+1时的CBT可为阶段t时的CBT的子集，可以直接获得，无需再次计算。

情况2，

时，译码的中间结果可被复用。例如，可以保存中间过程中的最大化操作结果来降低阶段t+1的计算量。

方式1可以用于polar码译码的每一阶段。例如，在polar码译码的每一阶段，都可以判断上述两种情况是否满足。

方式2，简化计算量。

一种可能的设计，可以从所有CBT的元素(entry)中减去相同的值，该处理不会影响最终结果。为理解，下面列举具体示例。

一示例，对于k'＝2,k”＝1，考虑计算：

CBT _x,y[0].e＝max(CBT _x,z[0].e+CBT _z,y[0].e,CBT _x,z[1].e+CBT _z,y[1].e)

CBT _x,y[1].e＝max(CBT _x,z[0].e+CBT _z,y[1].e,CBT _x,z[1].e+CBT _z,y[0].e)

Δ＝CBT _x,y[0].e-CBT _x,y[1].e＝L _x,z田L _z,y

可以看出：

Δ＝CBT _x,y[0].e-CBT _x,y[1].e＝L _x,z田L _z,y

其中，L _p,q＝CBT _p,q[0].e-CBT _p,q[1].e；a田b＝sgn(a)sgn(b)min(|a|,|b|)。

例如，可以设置CBT _x,y[0].e＝Δ，CBT _x,y[1].e＝0。在该情况下，仅需要3次操作，相比于直接的做法(直接的做法需要6次操作)，可以减少很多计算量，降低译码时长。

又如，如果CBT _p,q[1].e＝0，还可以进一步减少计算量，如可以消除2次减法。

又一示例，对于k'＝1,k”＝0，考虑计算：

CBT _x,y[v].e＝CBT _x,z[v].e+CBT _z,y[v].e,v∈{0,1}

如果可以保证对于任何信道向量CBT _x,z[1].e＝CBT _z,y[v].e＝0，那么可以设置CBT _x,z[1].e＝0，在这种情况下，仅需一次加法。

应理解，在核处理过程中，通过一些计算上的处理，以降低计算量的方式，都适用于 本申请实施例。

在对很多不同的核处理时，通过上述方式2，可以大大降低计算量，降低译码时长。

在上文方面6中，主要以

为例进行了示例性说明。当

的时，关于CBT _x,y[v].e的公式替换为下面公式即可：

其中，δ'、δ”用于表示偏移量，即δ'、δ”为取决于

的偏移量。

上文结合方面1至方面6详细介绍了译码侧的方案，下面为理解，结合具体示例举例说明。

示例一，针对2次迭代的Arikan矩阵核处理过程。

令

以图35为例。对于

可以知道：p _0,4(C ⁽⁰⁾)是一个(4，4)码，s _0,4(C ⁽⁰⁾)是一个(4，3)码。可以计算得出陪集p _0,4(C ⁽⁰⁾)/s _0,4(C ⁽⁰⁾)的陪集首为：(0,0,0,0)和(1,0,0,0)。

p _0,2(C ⁽⁰⁾)、p _2,4(C ⁽⁰⁾)为(2，2)码，s _0,2(C ⁽⁰⁾)、s _2,4(C ⁽⁰⁾)为(2，1)码。在时刻2时的状态为：S ₂(0,0,0,0)＝{(0,0)}和S ₂(1,0,0,0)＝{(1,0)}。因此，可以得到下式：

其中，e _i,j＝τ(S(y _j),i)。

以图36为例。对于

可以知道：p _x,x+2(C ⁽¹⁾)＝p _x,x+2(C ⁽⁰⁾),s _x,x+2(C ⁽¹⁾)＝s _x,x+2(C ⁽⁰⁾),x∈{0,2}，p _0,4(C ⁽¹⁾)是一 个(4，3)码，s _0,4(C ⁽¹⁾)是一个(4，2)码，考虑其陪集中的向量(0,0,0,0)和(1,0,1,0)，假设u ₀＝0，可以得到下式：

以图37为例。对于C ⁽²⁾，

可以知道：p _0,2(C ⁽²⁾)、p _2,4(C ⁽²⁾)为(2，1)码；s _0,2(C ⁽²⁾)、s _2,4(C ⁽²⁾)为(2，0)码；p _0,4(C ⁽²⁾)为(4，2)码，s _0,4(C ⁽²⁾)是一个(4，1)码，考虑其陪集中的向量(0,0,0,0)和(1,1,0,0)，所以S ₂(0,0,0,0)＝{(0,0)}和S ₂(1,1,0,0)＝{(1,1)}，所以仅需考虑(2,0)码的陪集(0,0)和(1,1)。假设u ₀＝u ₁＝0时，可以得到：

对于C ⁽³⁾，K ⁽³⁾＝(1 1 1 1 1)。

可以知道：p _0,2(C ⁽³⁾)＝p _0,2(C ⁽²⁾)＝p _2,4(C ⁽²⁾)＝p _2,4(C ⁽³⁾)为(2，1)码，s _0,2(C ⁽²⁾)、s _2,4(C ⁽²⁾)为(2，0)码，p _0,4(C ⁽³⁾)为(4，1)码，s _0,4(C ⁽⁴⁾)为(4，0)码，可以得到：

上文示例地介绍了针对2次迭代的Arikan矩阵核处理过程。上述具体的核处理过程仅是示例性说明，对此不作严格限定。

示例二，针对高维核矩阵的核处理过程。

以SC译码为例，将上文所述的基于递归的网格译码方法可以应用于polar码SC译码的每一阶段。假设核矩阵K1如图38所示，对此polar码进行基于本申请实施例提供的译码方法，图39显示了与此内核相对应的部分递归网格图。

在一些情况下，如

那么阶段t+1时的CBT可为阶段t时的CBT的子集，可以直接获得，无需再次计算。由图39(1)和图39(2)可以看出，在译码时t＝1阶段，除了加粗箭头指示的部分，其余部分的网格和t＝0阶段完全一致，这说明当译码在t＝1阶段时，中间的结果都可以复用t＝0阶段时的结果，可以无需再次计算，可以看出大量的计算量都节省了。

在一些情况下，如

时，译码的中间结果可被复用。例如，可以保存中间过程中的最大化操作结果来降低阶段t+1的计算量。由图39(3)和图39(4)可以看出，译码在t＝5阶段时中间的比较操作(最大化选择操作的结果)，在t＝6阶段可以被 复用，由此又能带来计算量的降低。

通过本申请实施例提供的译码方法，在polar码译码的不同阶段，如果前序阶段已经计算过的步骤在后续阶段重新出现，此时直接复用之前的计算结果，这能使得polar的译码复杂度大大降低。

表1示出了在编码侧采用不同的核矩阵时，采用本申请实施例提供的译码算法和Viterbi译码算法的复杂度比较。

表1

由表1可以看出，本申请实施例提供的译码算法相比于现有算法，复杂度得到了大幅降低。

可选地，本申请实施例不仅可以用于二进制域，还可以用于非二进制域。表2示出了在非二进制域上，采用本申请实施例提供的译码算法和Viterbi译码算法的复杂度比较。其中，Reed-Solomon表示里德-所罗门码，Hermitian表示埃尔米特。

表2

从表2可以看出，采用本申请实施例提供的译码算法，在非二进制域依旧能带来大幅的复杂度降低。

此外，图40和图41示出了(1024，512)的polar子码polar subcode在编码侧采用核K ₃₂、 核K' ₃₂以及Arikan核时，译码侧译码时的性能和复杂度对比。图40和图41中的纵坐标FER表示误帧率(frame error ratio)，图40中的横坐标表示空间的大小或者长度(list size)，图41中的横坐标表示加法和比较的数量(number of summations and comparisons)。从图40可以看出，在相同list size的情况下，采用了核K ₃₂和核K' ₃₂时，采用本申请实施例提供的译码算法，能带来性能的提升。在复杂度方面，可以看出，表征Arikan核的线与表征核K ₃₂和核K' ₃₂的线，在不同的FER处有交叉。具体来说，可以看出，核K ₃₂对应的曲线和采用Arikan的核的曲线在FER＝3×10 ^-4交叉处，K ₃₂对应的曲线需要的list size为L＝32，Arikan核对应的曲线需要list size为L＝200。采用核K' ₃₂时，达到和Arikan核相同FER时，需要的list size为L＝96，此时采用Arikan的核需要的list size为L＝4096。

图42和图43示出了polar码和低密度奇偶校验(Low-density Parity-check，LDPC码)，性能和复杂度上的对比结果。图42和图43中的横坐标E _b/N ₀表示误比特率，E _b表示每比特(bit)信号能量，N ₀表示噪声的功率谱密度，图42中的纵坐标FER表示误帧率(frame error ratio)，图43中的纵坐标表示操作的平均数量(average number of operations)。从图42和图43可以看出，polar码在性能和复杂度上都更有优势。

应理解，在本申请中的各个实施例中的公式仅是示例性说明，其不对本申请实施例的保护范围造成限定。上述各个实施例中的公式主要是结合当前技术中的设计给出的示例，各个参数的定义可以是一般意义上的定义。在计算上述各个涉及的参数的过程中，也可以根据上述公式进行计算，或者基于上述公式的变形进行计算，也可以根据其它方式进行计算以满足公式计算的结果。

还应理解，编码侧和译码侧的方案可以单独使用，也可以结合使用，对此不作限定。例如，可以采用本申请实施例提供的编码方法进行编码，采用现有的译码方法进行译码。又如，可以采用现有的编码方法进行编码，采用本申请实施例提供的译码方法进行译码。又如，可以采用本申请实施例提供的编码方法进行编码，并且采用本申请实施例提供的译码方法进行译码。一示例，在将数据矢量与某些矩阵(内核)的克罗内克乘积相乘来实现编码(polar码编码)，并且在接收端采用基于递归网格的译码方法进行译码。

还应理解，在上述一些示例中，以SC译码为例进行示例性说明，对此不作限定。例如，本申请实施例还可以用于SCL，序列译码(sequential decoding)，SC-Flip等译码方式中。

基于上述技术方案，在一些实施例中，采用网格Trellis的译码算法对待译码序列进行译码时，可以先对网格图进行分割，把在完整的Trellis上进行译码的过程分割成对子网格上进行译码的过程，从而可以降低译码复杂度。此外，在不同的子网格上进行计算时，有些计算步骤可能相同，所以可以多次复用，这使得译码复杂度得到了很大程度的降低，且提高了译码速度。

此外，基于上述技术方案，在一些实施例中，采用极化编码时，可以先构造出多个核矩阵，基于构造出的核矩阵，根据实际通信情况，选择合适的核矩阵进行编码。通过该方式，在核矩阵构造或选择时，就综合考虑性能和译码复杂度，能够实现通过选择合适的编 码时所使用的核矩阵，降低译码复杂度。

本文中描述的各个实施例可以为独立的方案，也可以根据内在逻辑进行组合，这些方案都落入本申请的保护范围中。例如，编码侧和译码侧的方案可以单独使用，也可以结合使用。

可以理解的是，上述各个方法实施例中，由译码端设备(如网络设备或终端设备)实现的方法和操作，也可以由可用于译码端设备的部件(例如芯片或者电路)实现，由编码端设备(如网络设备或终端设备)实现的方法和操作，也可以由可用于编码端设备的部件(例如芯片或者电路)实现。

以上详细说明了本申请实施例提供的方法。以下，结合图44至图46详细说明本申请实施例提供的装置。应理解，装置实施例的描述与方法实施例的描述相互对应，因此，未详细描述的内容可以参见上文方法实施例，为了简洁，这里不再赘述。

本申请实施例可以根据上述方法示例对编码端设备或者译码端设备进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。下面以采用对应各个功能划分各个功能模块为例进行说明。

图44是本申请实施例提供的装置的示意性框图。该装置4400包括收发单元4410和处理单元4420。收发单元4410可以实现相应的通信功能，处理单元4420用于进行数据处理。收发单元4410还可以称为通信接口或通信单元。

可选地，该装置4400还可以包括存储单元，该存储单元可以用于存储指令和/或数据，处理单元4420可以读取存储单元中的指令和/或数据，以使得装置实现前述方法实施例。

该装置4400可以用于执行上文方法实施例中编码端设备所执行的动作，这时，该装置4400可以为编码端设备或者可配置于编码端设备的部件，收发单元4410用于执行上文方法实施例中编码端设备侧的收发相关的操作，处理单元4420用于执行上文方法实施例中编码端设备侧的处理相关的操作。

或者，该装置4400可以用于执行上文方法实施例中译码端设备所执行的动作，这时，该装置4400可以为译码端设备或者可配置于译码端设备的部件，收发单元4410用于执行上文方法实施例中译码端设备侧的收发相关的操作，处理单元4420用于执行上文方法实施例中译码端设备侧的处理相关的操作。

作为另一种设计，该装置4400用于执行上文图14所示实施例中编码端设备所执行的动作，收发单元4410用于：获取信息比特；处理单元4420用于：确定目标核矩阵，目标核矩阵是通过调整原始核矩阵获得的；处理单元4420还用于：基于目标核矩阵，对信息比特进行极化编码。

作为一示例，目标核矩阵的维度小于原始核矩阵的维度。

作为又一示例，目标核矩阵是通过调整原始核矩阵的部分距离partial distance获得的。

作为又一示例，目标核矩阵是通过调整原始核矩阵的partial distance，并且基于深度优先搜索算法获得的。

作为又一示例，在基于深度优先搜索算法进行处理时，使用以下一项或多项约束条件 进行处理：候选行集合M满足：

或者，从所述候选行集合M中选择倒数第i行时，选择出来的行v汉明重量大于或等于D _i；或者，在从所述候选行集合M中选择出所述行v，并将其跟已构建好的行进行partial distance计算，如果

那么直接抛弃所述行v，从所述候选行集合M中选择新的行；或者，属于同一陪集的行不会再次被选中；其中，i用于表示行号，i∈[0,l-1]；wt(v)和wt(c)均表示汉明重量；

表示当前构建的核矩阵

表示核矩阵

的第

行；D _i和

均表示partial distance；

表示核矩阵

对应的码；

表示逻辑运算。

作为又一示例，原始核矩阵为维度为(24×24)的核矩阵K ₂₄，K ₂₄为：

作为又一示例，目标核矩阵为以下任一项：

或者，

或者，

或者，

或者，

或者，

或者，

或者，

或者，

或者，

或者，

或者，

该装置4400可实现对应于根据本申请方法实施例中的编码端设备执行的步骤或者流程，该装置4400可以包括用于执行图13至图43的方法实施例中的编码端设备执行的方法的单元。并且，该装置4400中的各单元和上述其他操作和/或功能分别为了实现图13至图43的方法实施例中的相应流程。

其中，当该装置4400用于执行图13中的方法1300时，收发单元4410可用于执行方法1300中的步骤1310，处理单元4420可用于执行方法1300中的步骤1320和1330。

应理解，各单元执行上述相应步骤的具体过程在上述方法实施例中已经详细说明，为了简洁，在此不再赘述。

作为另一种设计，该装置4400用于执行上文图14所示实施例中译码端设备所执行的动作，收发单元4410用于：获取待译码序列；处理单元4420用于：基于多个网格，对待译码序列进行译码，基于多个网格中的第二网格译码时，复用多个网格中的第一网格译码的中间结果，其中，第一网格用于对待译码序列译码的第t阶段，第二网格用于对待译码序列译码的第t+i阶段，t为大于0或等于0的整数，i为大于1或等于1的整数。

作为一示例，多个网格中的每个网格被分割为多个子网格。

作为又一示例，多个子网格的分割点的位置与译码复杂度相关。

作为又一示例，处理单元4420还用于：根据第一网格和第二网格的关联度，确定基于第二网格译码时是否复用第一网格译码的中间结果。

作为又一示例，处理单元4420具体用于：根据以下信息，判断基于第二网格译码时是否复用第一网格译码的中间结果：译码的第t+i阶段通过对线性码C进行缩短操作得到的码与译码的第t阶段通过对线性码C进行缩短操作得到的码；和/或，译码的第t+i阶段通过对线性码C进行打孔操作得到的码与译码的第t阶段通过对线性码C进行打孔操作得到的码。

作为又一示例，如果

那么基于第二网格译码时，复用第一网格译码的中间结果；或者；如果

那么基于第二网格译码时，复用第一网格译码的中间结果；其中，

表示译码的第t+i阶段通过对线性码C在除开x≤z<y的位置进行缩短操作得到的码，

表示译码的第t阶段通过对线性码C在除开x≤z<y的位置进行缩短操作得到的码，

表示译码的第t+i阶段通过对线性码C在除开x≤z<y的位置进行打孔操作得到的码，

表示译码的第t阶段通过对线性码C在除开x≤z<y的位置进行打孔操作得到的码。

作为又一示例，处理单元4420具体用于：在译码的第t+i阶段基于第二网格处理时，直接将基于第一网格译码的中间结果，作为第二网格译码的中间结果；或者，在译码的第t+i阶段基于第二网格处理时，基于第一网格处理过程中的最大化操作的结果进行处理。

该装置4400可实现对应于根据本申请方法实施例中的译码端设备执行的步骤或者流程，该装置4400可以包括用于执行图13至图43的方法实施例中的译码端设备执行的方法的单元。并且，该装置4400中的各单元和上述其他操作和/或功能分别为了实现图13至图43的方法实施例中的相应流程。

其中，当该装置4400用于执行图14中的方法1400时，收发单元4410可用于执行方法1400中的步骤1410，处理单元4420可用于执行方法1400中的步骤1420。

上文实施例中的处理单元4420可以由至少一个处理器或处理器相关电路实现。收发单元4410可以由收发器或收发器相关电路实现。收发单元4410还可称为通信单元或通信接口。存储单元可以通过至少一个存储器实现。

在一个可能的设计中，装置4400的上述功能可以通过硬件实现，或者通过硬件执行相应的软件实现。

作为一个实施例，装置4400可以包括一个或多个处理器，所述一个或多个处理器用 于执行存储器中存储的计算机程序，以使装置4400执行本申请提供的任意一个方法实施例。

可选地，所述用于存储计算机程序的存储器位于装置4400之外，所述一个或多个处理器通过电路和/或电线与所述存储器连接。所述存储器可以为一个或多个。

可选地，装置4400还包括一个或多个存储器。

进一步可选地，装置4400还包括一个或多个通信接口。

作为一些示例，所述一个通信或多个通信接口可以为输入输出接口，或者输出输出电路，本申请对此不作限定。

作为另一个实施例中，装置4400还可以通过硬件实现。

如图45所示，本申请实施例还提供一种装置4500。该装置4500包括处理器4510，处理器4510与存储器4520耦合，存储器4520用于存储计算机程序或指令和/或数据，处理器4510用于执行存储器4520存储的计算机程序或指令和/或数据，使得上文方法实施例中的方法被执行。

可选地，该装置4500包括的处理器4510为一个或多个。

可选地，如图45所示，该装置4500还可以包括存储器4520。

可选地，该装置4500包括的存储器4520可以为一个或多个。

可选地，该存储器4520可以与该处理器4510集成在一起，或者分离设置。

可选地，如图45所示，该装置4500还可以包括收发器4530，收发器4530用于信号的接收和/或发送。例如，处理器4510用于控制收发器4530进行信号的接收和/或发送。

作为一种方案，该装置4500用于实现上文方法实施例中由编码端设备执行的操作。

例如，处理器4510用于实现上文方法实施例中由编码端设备执行的处理相关的操作，收发器4530用于实现上文方法实施例中由编码端设备执行的收发相关的操作。

作为另一种方案，该装置4500用于实现上文方法实施例中由译码端设备执行的操作。

例如，处理器4510用于实现上文方法实施例中由译码端设备执行的处理相关的操作，收发器4530用于实现上文方法实施例中由译码端设备执行的收发相关的操作。

本申请实施例还提供一种装置4600，该装置4600可以用于执行上述方法实施例中由编码端设备所执行的操作，或者，该装置4600可以用于执行上述方法实施例中由译码端设备所执行的操作。

装置4600可以包括输入接口电路4610、逻辑电路4620和输出接口电路4620。

作为一种方案，该装置4600可以用于执行上述方法实施例中由译码端设备所执行的操作。

可选地，装置4600也可以为译码端中用于实现信道解码的器件或模块。例如，信道解码器或信道解码电路等。或者，装置4600也可以为配置在接收端中的芯片。

在一种可能的实现方式中，输入接口电路4610，用于获取待译码序列；逻辑电路4620，用于采用本申请提供的译码算法，对待译码序列进行译码；输出接口电路4630，用于输出译码结果。

在又一种可能的实现方式中，逻辑电路4620，用于获取待译码序列，并采用本申请提供的译码算法，对该待译码序列进行译码；以及，输出接口电路4630输出译码结果。

作为另一种方案，该装置4600可以用于执行上述方法实施例中由编码端设备所执行 的操作。

可选地，装置4600也可以为编码端中用于实现编码的器件或模块。例如，编码器或编码电路等。或者，装置4600也可以为配置在发送端中的芯片。

在一种可能的实现方式中，输入接口电路4610，用于获取信息比特；逻辑电路4620，用于采用本申请提供的编码算法，对信息比特进行编码；输出接口电路4630，用于输出编码后的极化码字。

在又一种可能的实现方式中，逻辑电路4620，用于生成信息比特，并采用本申请提供的编码算法，对该信息比特进行编码；以及，输出接口电路4630输出编码后的极化码字。

可选地，装置4600可以是芯片或者集成电路。例如，所述芯片可以为片上系统(system on chip，SOC)，也可以是基带芯片等。

可选地，上述主要以输入接口电路4610和输出接口电路4620分别为单独的接口电路为例进行了示例性说明，对此不作限定。例如，输入接口电路4610和输出接口电路4620可以集成为一个接口。

本申请实施例还提供一种计算机可读存储介质，其上存储有用于实现上述方法实施例中由编码端设备执行的方法，或由译码端设备执行的方法的计算机指令。

例如，该计算机程序被计算机执行时，使得该计算机可以实现上述方法实施例中由编码端设备执行的方法，或由译码端设备执行的方法。

本申请实施例还提供一种包含指令的计算机程序产品，该指令被计算机执行时使得该计算机实现上述方法实施例中由编码端设备执行的方法，或由译码端设备执行的方法。

本申请还提供一种芯片，包括一个或多个存储器以及一个或多个处理器。所述一个或多个存储器用于存储计算机程序，所述一个或多个处理器用于从所述一个或多个存储器中调用并运行所述计算机程序，使得安装有所述芯片的设备执行使本申请的方法。

本申请还提供一种通信设备，包括上述装置4500或装置4600。

本申请实施例还提供一种通信系统，该通信系统包括上文实施例中的编码端设备与译码端设备。

本文中的译码端，也即信号和/或数据的接收端。相应地，发送信号和/或数据的一方为发送端。可选地，译码端可以为通信系统中的网络设备(例如，5G的gNB)，也可以为终端设备，本申请的方案不作限定。

本文中的编码端，也即信号和/或数据的发送端。相应地，接收信号和/或数据的一方为接收端。可选地，编码端可以为通信系统中的网络设备(例如，5G的gNB)，也可以为终端设备，本申请的方案不作限定。

所属领域的技术人员可以清楚地了解到，为描述方便和简洁，上述提供的任一种通信装置中相关内容的解释及有益效果均可参考上文提供的对应的方法实施例，此处不再赘述。

在本申请实施例中，编码端设备或译码端设备可以包括硬件层、运行在硬件层之上的操作系统层，以及运行在操作系统层上的应用层。其中，硬件层可以包括中央处理器(central processing unit，CPU)、内存管理单元(memory management unit，MMU)和内存(也称为主存)等硬件。操作系统层的操作系统可以是任意一种或多种通过进程(process)实现 业务处理的计算机操作系统，例如，Linux操作系统、Unix操作系统、Android操作系统、iOS操作系统或windows操作系统等。应用层可以包含浏览器、通讯录、文字处理软件、即时通信软件等应用。

本申请实施例并未对本申请实施例提供的方法的执行主体的具体结构进行特别限定，只要能够通过运行记录有本申请实施例提供的方法的代码的程序，以根据本申请实施例提供的方法进行通信即可。例如，本申请实施例提供的方法的执行主体可以是编码端设备或译码端设备，或者，是编码端设备或译码端设备中能够调用程序并执行程序的功能模块。

本申请的各个方面或特征可以实现成方法、装置或使用标准编程和/或工程技术的制品。本文中使用的术语“制品”可以涵盖可从任何计算机可读器件、载体或介质访问的计算机程序。

其中，计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。可用介质(或者说计算机可读介质)例如可以包括但不限于：磁性介质或磁存储器件(例如，软盘、硬盘(如移动硬盘)、磁带)、光介质(例如，光盘、压缩盘(compact disc，CD)、数字通用盘(digital versatile disc，DVD)等)、智能卡和闪存器件(例如，可擦写可编程只读存储器(erasable programmable read-only memory，EPROM)、卡、棒或钥匙驱动器等)、或者半导体介质(例如固态硬盘(solid state disk，SSD)等、U盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)等各种可以存储程序代码的介质。

本文描述的各种存储介质可代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语“机器可读介质”可以包括但不限于：无线信道和能够存储、包含和/或承载指令和/或数据的各种其它介质。

应理解，本申请实施例中提及的处理器可以是中央处理单元(central processing unit，CPU)，还可以是其他通用处理器、数字信号处理器(digital signal processor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现成可编程门阵列(field programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

还应理解，本申请实施例中提及的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)。例如，RAM可以用作外部高速缓存。作为示例而非限定，RAM可以包括如下多种形式：静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM，DR RAM)。

需要说明的是，当处理器为通用处理器、DSP、ASIC、FPGA或者其他可编程逻辑器 件、分立门或者晶体管逻辑器件、分立硬件组件时，存储器(存储模块)可以集成在处理器中。

还需要说明的是，本文描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅是示意性的，例如，上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。此外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元实现本申请提供的方案。

另外，在本申请各个实施例中的各功能单元可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。

当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。例如，计算机可以是个人计算机，服务器，或者网络设备等。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。关于计算机可读存储介质，可以参考上文描述。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求和说明书的保护范围为准。

Claims (36)

1. 一种编码方法，其特征在于，包括：

   获取信息比特；

   确定目标核矩阵，所述目标核矩阵是通过调整原始核矩阵获得的；

   基于所述目标核矩阵，对所述信息比特进行极化编码。
2. 根据权利要求1所述的编码方法，其特征在于，

   所述目标核矩阵的维度小于所述原始核矩阵的维度。
3. 根据权利要求1所述的编码方法，其特征在于，

   所述目标核矩阵是通过调整所述原始核矩阵的部分距离partial distance获得的。
4. 根据权利要求3所述的编码方法，其特征在于，所述目标核矩阵是通过调整所述原始核矩阵的partial distance，并且基于深度优先搜索算法获得的。
5. 根据权利要求4所述的编码方法，其特征在于，在基于所述深度优先搜索算法进行处理时，使用以下一项或多项约束条件进行处理：

   候选行集合M满足：

   

   或者，

   从所述候选行集合M中选择倒数第i行时，选择出来的行v汉明重量大于或等于D _i；或者，

   在从所述候选行集合M中选择出所述行v，并将其跟已构建好的行进行partial distance计算，如果

   

   那么直接抛弃所述行v，从所述候选行集合M中选择新的行；或者，

   属于同一陪集的行不会再次被选中；

   其中，i用于表示行号，i∈[0,l-1]；wt(v)和wt(c)均表示汉明重量；

   

   表示当前构建的核矩阵

   

   表示核矩阵

   

   的第

   

   行；D _i和

   

   均表示partial distance；

   

   表示核矩阵

   

   对应的码；

   

   表示逻辑运算。
6. 根据权利要求1至5中任一项所述的编码方法，其特征在于，

   所述原始核矩阵为维度为(24×24)的核矩阵K ₂₄，所述K ₂₄为：

   

   
7. 根据权利要求1至6中任一项所述的编码方法，其特征在于，所述目标核矩阵为以下任一项：

   

   或者，

   

   或者，

   

   或者，

   

   或者，

   

   或者，

   

   或者，

   

   或者，

   

   或者，

   

   或者，

   

   或者，

   

   或者，

   
8. 一种译码方法，其特征在于，包括：

   获取待译码序列；

   基于多个网格，对所述待译码序列进行译码，基于所述多个网格中的第二网格译码时，复用所述多个网格中的第一网格译码的中间结果，

   其中，所述第一网格用于对所述待译码序列译码的第t阶段，所述第二网格用于对所述待译码序列译码的第t+i阶段，t为大于0或等于0的整数，i为大于1或等于1的整数。
9. 根据权利要求8所述的译码方法，其特征在于，所述多个网格中的每个网格被分割为多个子网格。
10. 根据权利要求9所述的译码方法，其特征在于，所述多个子网格的分割点的位置与译码复杂度相关。
11. 根据权利要求8至10中任一项所述的译码方法，其特征在于，所述译码方法还包括：

    根据所述第一网格和所述第二网格的关联度，确定基于所述第二网格译码时是否复用所述第一网格译码的中间结果。
12. 根据权利要求8至11中任一项所述的译码方法，其特征在于，所述译码方法还包括：

    根据以下信息，判断基于所述第二网格译码时是否复用所述第一网格译码的中间结果：

    所述译码的第t+i阶段通过对线性码C进行缩短操作得到的码与所述译码的第t阶段通过对线性码C进行缩短操作得到的码；和/或，

    所述译码的第t+i阶段通过对线性码C进行打孔操作得到的码与所述译码的第t阶段通过对线性码C进行打孔操作得到的码。
13. 根据权利要求12所述的译码方法，其特征在于，

    如果

    

    那么基于所述第二网格译码时，复用所述第一网格译码的中间结果；或者

    如果

    

    那么基于所述第二网格译码时，复用所述第一网格译码的中间结果；

    其中，

    

    表示译码的第t+i阶段通过对线性码C在除开x≤z<y的位置进行缩短操作得到的码，

    

    表示译码的第t阶段通过对线性码C在除开x≤z<y的位置进行缩短操作得到的码，

    

    表示译码的第t+i阶段通过对线性码C在除开x≤z<y的位置进行打孔操作得到的码，

    

    表示译码的第t阶段通过对线性码C在除开x≤z<y的位置进行打孔操作得到的码。
14. 根据权利要求8至13中任一项所述的译码方法，其特征在于，

    所述基于所述第二网格译码时，复用所述第一网格译码的中间结果，包括：

    在所述译码的第t+i阶段基于所述第二网格处理时，直接将基于所述第一网格译码的中间结果，作为所述第二网格译码的中间结果；或者，

    在所述译码的第t+i阶段基于所述第二网格处理时，基于所述第一网格处理过程中的最大化操作的结果进行处理。
15. 一种编码装置，其特征在于，包括：收发单元和处理单元，

    所述收发单元，用于获取信息比特；

    所述处理单元，用于确定目标核矩阵，所述目标核矩阵是通过调整原始核矩阵获得的；

    所述处理单元，还用于基于所述目标核矩阵，对所述信息比特进行极化编码。
16. 根据权利要求15所述的编码装置，其特征在于，

    所述目标核矩阵的维度小于所述原始核矩阵的维度。
17. 根据权利要求15所述的编码装置，其特征在于，

    所述目标核矩阵是通过调整所述原始核矩阵的部分距离partial distance获得的。
18. 根据权利要求17所述的编码装置，其特征在于，所述目标核矩阵是通过调整所述原始核矩阵的partial distance，并且基于深度优先搜索算法获得的。
19. 根据权利要求18所述的编码装置，其特征在于，在基于所述深度优先搜索算法进行处理时，所述处理单元，还用于使用以下一项或多项约束条件进行处理：

    候选行集合M满足：

    

    或者，

    从所述候选行集合M中选择倒数第i行时，选择出来的行v汉明重量大于或等于D _i；或者，

    在从所述候选行集合M中选择出所述行v，并将其跟已构建好的行进行partial distance计算，如果

    

    那么直接抛弃所述行v，从所述候选行集合M中选择新的行；或者，

    属于同一陪集的行不会再次被选中；

    其中，i用于表示行号，i∈[0,l-1]；wt(v)和wt(c)均表示汉明重量；

    

    表示当前构 建的核矩阵

    

    表示核矩阵

    

    的第

    

    行；D _i和

    

    均表示partial distance；

    

    表示核矩阵

    

    对应的码；

    

    表示逻辑运算。
20. 根据权利要求15至19中任一项所述的编码装置，其特征在于，

    所述原始核矩阵为维度为(24×24)的核矩阵K ₂₄，所述K ₂₄为：

    
21. 根据权利要求15至20中任一项所述的编码装置，其特征在于，所述目标核矩阵为以下任一项：

    

    或者，

    

    或者，

    

    或者，

    

    或者，

    

    或者，

    

    或者，

    

    或者，

    

    或者，

    

    或者，

    

    或者，

    

    或者，

    
22. 一种译码装置，其特征在于，包括：收发单元和处理单元，

    所述收发单元，用于获取待译码序列；

    所述处理单元，用于基于多个网格，对所述待译码序列进行译码，基于所述多个网格中的第二网格译码时，复用所述多个网格中的第一网格译码的中间结果，

    其中，所述第一网格用于对所述待译码序列译码的第t阶段，所述第二网格用于对所述待译码序列译码的第t+i阶段，t为大于0或等于0的整数，i为大于1或等于1的整数。
23. 根据权利要求22所述的译码装置，其特征在于，所述多个网格中的每个网格被分割为多个子网格。
24. 根据权利要求23所述的译码装置，其特征在于，所述多个子网格的分割点的位置与译码复杂度相关。
25. 根据权利要求22至24中任一项所述的译码装置，其特征在于，所述处理单元，还用于：

    根据所述第一网格和所述第二网格的关联度，确定基于所述第二网格译码时是否复用所述第一网格译码的中间结果。
26. 根据权利要求22至25中任一项所述的译码装置，其特征在于，所述处理单元，还用于：

    根据以下信息，判断基于所述第二网格译码时是否复用所述第一网格译码的中间结果：

    所述译码的第t+i阶段通过对线性码C进行缩短操作得到的码与所述译码的第t阶段通过对线性码C进行缩短操作得到的码；和/或，

    所述译码的第t+i阶段通过对线性码C进行打孔操作得到的码与所述译码的第t阶段通过对线性码C进行打孔操作得到的码。
27. 根据权利要求26所述的译码装置，其特征在于，

    如果

    

    那么基于所述第二网格译码时，复用所述第一网格译码的中间结果；或者

    如果

    

    那么基于所述第二网格译码时，复用所述第一网格译码的中间结果；

    其中，

    

    表示译码的第t+i阶段通过对线性码C在除开x≤z<y的位置进行缩短操作得到的码，

    

    表示译码的第t阶段通过对线性码C在除开x≤z<y的位置进行缩短操作得到的码，

    

    表示译码的第t+i阶段通过对线性码C在除开x≤z<y的位置进行打孔操作得到的码，

    

    表示译码的第t阶段通过对线性码C在除开x≤z<y的位置进行打孔操作得到的码。
28. 根据权利要求22至27中任一项所述的译码装置，其特征在于，

    所述基于所述第二网格译码时，复用所述第一网格译码的中间结果，包括：

    在所述译码的第t+i阶段基于所述第二网格处理时，直接将基于所述第一网格译码的中间结果，作为所述第二网格译码的中间结果；或者，

    在所述译码的第t+i阶段基于所述第二网格处理时，基于所述第一网格处理过程中的最大化操作的结果进行处理。
29. 一种芯片，其特征在于，包括逻辑电路和通信接口，所述通信接口用于接收待处理的数据和/或信息，并将所述待处理的数据和/或信息传输至所述逻辑电路，所述逻辑电路用于执行如权利要求1-7中任一项所述的编码的处理，以及，所述通信接口还用于输出编码后的极化码字。
30. 一种芯片，其特征在于，包括逻辑电路和通信接口，所述通信接口用于接收待处理的数据和/或信息，并将所述待处理的数据和/或信息传输至所述逻辑电路，所述逻辑电路用于执行如权利要求8-14中任一项所述的译码的处理，以及，所述通信接口还用于输出译码结果。
31. 一种编码装置，其特征在于，包括至少一个处理器，所述至少一个处理器与至少一个存储器耦合，所述至少一个处理器用于执行所述至少一个存储器中存储的计算机程序或指令，以使所述通信装置执行如权利要求1-7中任一项所述的编码方法。
32. 根据权利要求31所述的编码装置，其特征在于，所述至少一个处理器与所述至少一个存储器集成在一起。
33. 一种译码装置，其特征在于，包括至少一个处理器，所述至少一个处理器与至少一个存储器耦合，所述至少一个处理器用于执行所述至少一个存储器中存储的计算机程序或指令，以使得所述通信装置执行如权利要求8-14中任一项所述的译码方法。
34. 根据权利要求33所述的译码装置，其特征在于，所述至少一个处理器与所述至少一个存储器集成在一起。
35. 一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机指令，当计算机指令在计算机上运行时，如权利要求1-7中任一项所述的编码方法被实现。
36. 一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算 机指令，当计算机指令在计算机上运行时，如权利要求8-14中任一项所述的译码方法被实现。

Images