WO2022225253A1 - 디스플레이를 포함하는 전자 장치 및 그의 동작 방법 - Google Patents

디스플레이를 포함하는 전자 장치 및 그의 동작 방법 Download PDF

Info

Publication number
WO2022225253A1
WO2022225253A1 PCT/KR2022/005366 KR2022005366W WO2022225253A1 WO 2022225253 A1 WO2022225253 A1 WO 2022225253A1 KR 2022005366 W KR2022005366 W KR 2022005366W WO 2022225253 A1 WO2022225253 A1 WO 2022225253A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
output transistor
gate terminal
display
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2022/005366
Other languages
English (en)
French (fr)
Inventor
허용구
김용상
김기우
박승용
양병덕
이정우
이홍국
장은택
홍용후
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Sungkyunkwan University
Original Assignee
Samsung Electronics Co Ltd
Sungkyunkwan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Sungkyunkwan University filed Critical Samsung Electronics Co Ltd
Priority to EP22791953.7A priority Critical patent/EP4310824A4/en
Publication of WO2022225253A1 publication Critical patent/WO2022225253A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237—Switching ON and OFF the backlight within one frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Definitions

  • Embodiments disclosed in this document relate to an electronic device including a display having a pixel circuit of a PWM driving method, and an operating method thereof.
  • An electronic device including a display includes a display and a processor that controls the display, and operates the display in pixel or sub-pixel units and displays various colors. has been
  • LCD Liquid Crystal Display
  • LED Light Emitting Diode
  • OLED Organic LED
  • PAM Pulse Amplitude Modulation
  • the Micro LED display device may have an image quality characteristic in which a color is changed according to a gray level due to a wavelength shift phenomenon occurring as luminance is proportional to the amount of current flowing through the device.
  • a PWM (Pulse Width Modulation) driving method that adjusts the grayscale to the light emission time can be used, but the existing PWM driving circuit uses more than 13 transistors and capacitors, which limits the application of high-resolution products. , The circuit is complex and the size is large, so it is difficult to apply to small and medium-sized displays such as smart phones or tablet PCs.
  • Various embodiments of the present disclosure are to provide an electronic device including a display in which a color change problem according to gradation and luminance is improved by proposing a new display pixel circuit of a PWM driving method that is simpler than a conventional pixel circuit, and an electronic device including a display and an operating method thereof .
  • grayscale data for one frame is included in a sub-pixel of the display through a display driving circuit of the electronic device. stored in a first gate terminal of a first output transistor of a first circuit block, and input a control signal whose potential changes with time to the first gate terminal of the first output transistor; As a signal is received, the voltage of the second gate terminal of the second output transistor of the second circuit block included in the sub-pixel is changed, and the time when the second output transistor is in an on state is adjusted to adjust the sub-pixel
  • the second gate by controlling the emission time of the light emitting device included in the pixel and applying the initialization voltage to the second gate terminal two or more times during the one frame using a second initialization transistor connected to the second gate terminal It can be controlled to initialize the terminal more than once.
  • a display pixel circuit of a PWM driving method that is simpler than a conventional pixel circuit is proposed, there is no restriction in applying it to high-resolution products and/or small and medium-sized display products, and the problem of color change according to gradation and luminance is solved
  • An object of the present invention is to provide an electronic device including an improved display and an operating method thereof.
  • FIG. 1 is a block diagram of an electronic device in a network environment, according to various embodiments of the present disclosure
  • FIG. 2 is a block diagram of a display module according to various embodiments of the present disclosure.
  • FIG. 3 is a block diagram illustrating a plurality of pixels of a display of an electronic device according to an exemplary embodiment.
  • FIG. 4 is a block diagram illustrating a configuration of one sub-pixel of an electronic device according to an exemplary embodiment.
  • FIG. 5 is a circuit diagram corresponding to one sub-pixel included in a display of an electronic device according to an exemplary embodiment.
  • FIG. 6 is a diagram illustrating various signals for driving the circuit of FIG. 5 by an electronic device according to an exemplary embodiment over time;
  • FIG. 7 is a circuit diagram corresponding to one sub-pixel included in a display of an electronic device according to an exemplary embodiment.
  • FIG. 8 is a diagram illustrating various signals for driving the circuit of FIG. 7 by an electronic device according to an exemplary embodiment over time;
  • FIG. 9 is a circuit diagram corresponding to one sub-pixel included in a display of an electronic device according to an exemplary embodiment.
  • FIG. 10 is a diagram illustrating a light emission time difference according to a display pixel circuit structure of an electronic device according to an exemplary embodiment.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100, according to various embodiments.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • a second network 199 e.g., a second network 199
  • the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120 , a memory 130 , an input module 150 , a sound output module 155 , a display module 160 , an audio module 170 , and a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or an antenna module 197 .
  • at least one of these components eg, the connection terminal 178
  • some of these components are integrated into one component (eg, display module 160 ). can be
  • the processor 120 for example, executes software (eg, a program 140) to execute at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120. It can control and perform various data processing or operations. According to one embodiment, as at least part of data processing or operation, the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 . may be stored in , process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • software eg, a program 140
  • the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 .
  • the volatile memory 132 may be stored in , process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • the processor 120 is the main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor).
  • the main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor.
  • the main processor 121 e.g, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a
  • the secondary processor 123 may, for example, act on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or when the main processor 121 is active (eg, executing an application). ), together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the coprocessor 123 eg, an image signal processor or a communication processor
  • may be implemented as part of another functionally related component eg, the camera module 180 or the communication module 190 ). have.
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • Artificial intelligence models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself on which artificial intelligence is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning, or reinforcement learning, but in the above example not limited
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the above, but is not limited to the above example.
  • the artificial intelligence model may include, in addition to, or alternatively, a software structure in addition to the hardware structure.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176 ) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, the program 140 ) and instructions related thereto.
  • the memory 130 may include a volatile memory 132 or a non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 , and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used by a component (eg, the processor 120 ) of the electronic device 101 from the outside (eg, a user) of the electronic device 101 .
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output a sound signal to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from or as part of the speaker.
  • the display module 160 may visually provide information to the outside (eg, a user) of the electronic device 101 .
  • the display module 160 may include, for example, a control circuit for controlling a display, a hologram device, or a projector and a corresponding device.
  • the display module 160 may include a touch sensor configured to sense a touch or a pressure sensor configured to measure the intensity of a force generated by the touch.
  • the audio module 170 may convert a sound into an electric signal or, conversely, convert an electric signal into a sound. According to an embodiment, the audio module 170 acquires a sound through the input module 150 , or an external electronic device (eg, a sound output module 155 ) connected directly or wirelessly with the electronic device 101 .
  • the electronic device 102) eg, a speaker or headphones
  • the electronic device 102 may output a sound.
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the sensed state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more specified protocols that may be used by the electronic device 101 to directly or wirelessly connect with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that the user can perceive through tactile or kinesthetic sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to an embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as, for example, at least a part of a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It can support establishment and communication performance through the established communication channel.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : It may include a local area network (LAN) communication module, or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : It may include a local area network (LAN) communication module, or a power line communication module.
  • a corresponding communication module among these communication modules is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or a WAN).
  • a first network 198 eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)
  • a second network 199 eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or a WAN).
  • a telecommunication network
  • the wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199 .
  • subscriber information eg, International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the electronic device 101 may be identified or authenticated.
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, a new radio access technology (NR).
  • NR access technology includes high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), minimization of terminal power and access to multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low-latency) -latency communications)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low-latency
  • the wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate, for example.
  • a high frequency band eg, mmWave band
  • the wireless communication module 192 uses various techniques for securing performance in a high-frequency band, for example, beamforming, massive multiple-input and multiple-output (MIMO), all-dimensional multiplexing. It may support technologies such as full dimensional MIMO (FD-MIMO), an array antenna, analog beam-forming, or a large scale antenna.
  • the wireless communication module 192 may support various requirements defined in the electronic device 101 , an external electronic device (eg, the electronic device 104 ), or a network system (eg, the second network 199 ).
  • the wireless communication module 192 may include a peak data rate (eg, 20 Gbps or more) for realizing eMBB, loss coverage (eg, 164 dB or less) for realizing mMTC, or U-plane latency for realizing URLLC ( Example: Downlink (DL) and uplink (UL) each 0.5 ms or less, or round trip 1 ms or less) can be supported.
  • a peak data rate eg, 20 Gbps or more
  • loss coverage eg, 164 dB or less
  • U-plane latency for realizing URLLC
  • the antenna module 197 may transmit or receive a signal or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is connected from the plurality of antennas by, for example, the communication module 190 . can be selected. A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, a radio frequency integrated circuit (RFIC)
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module comprises a printed circuit board, an RFIC disposed on or adjacent to a first side (eg, bottom side) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, an array antenna) disposed on or adjacent to a second side (eg, top or side) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • the command or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or a part of operations executed in the electronic device 101 may be executed in one or more external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 may perform the function or service itself instead of executing the function or service itself.
  • one or more external electronic devices may be requested to perform at least a part of the function or the service.
  • One or more external electronic devices that have received the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101 .
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing, distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an Internet of things (IoT) device.
  • the server 108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 104 or the server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to an intelligent service (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • the electronic device may have various types of devices.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a wearable device e.g., a smart bracelet
  • a home appliance device e.g., a home appliance
  • first, second, or first or second may simply be used to distinguish an element from other elements in question, and may refer elements to other aspects (e.g., importance or order) is not limited. It is said that one (eg, first) component is “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”. When referenced, it means that one component can be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • module used in various embodiments of this document may include a unit implemented in hardware, software, or firmware, and is interchangeable with terms such as, for example, logic, logic block, component, or circuit.
  • a module may be an integrally formed part or a minimum unit or a part of the part that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments of the present document include one or more instructions stored in a storage medium (eg, internal memory 136 or external memory 138) readable by a machine (eg, electronic device 101).
  • a storage medium eg, internal memory 136 or external memory 138
  • the processor eg, the processor 120
  • the device eg, the electronic device 101
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not contain a signal (eg, electromagnetic wave), and this term is used in cases where data is semi-permanently stored in the storage medium and It does not distinguish between temporary storage cases.
  • a signal eg, electromagnetic wave
  • the method according to various embodiments disclosed in this document may be provided in a computer program product (computer program product).
  • Computer program products may be traded between sellers and buyers as commodities.
  • the computer program product is distributed in the form of a device-readable storage medium (eg compact disc read only memory (CD-ROM)), or via an application store (eg Play StoreTM) or on two user devices ( It can be distributed (eg downloaded or uploaded) directly, online between smartphones (eg: smartphones).
  • a portion of the computer program product may be temporarily stored or temporarily created in a machine-readable storage medium such as a memory of a server of a manufacturer, a server of an application store, or a relay server.
  • each component eg, a module or a program of the above-described components may include a singular or a plurality of entities, and some of the plurality of entities may be separately disposed in other components. have.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components identically or similarly to those performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component are executed sequentially, in parallel, repeatedly, or heuristically, or one or more of the operations are executed in a different order, or omitted. , or one or more other operations may be added.
  • the display module 160 may include a display 210 and a display driver IC (DDI) 230 for controlling the display 210 .
  • the DDI 230 may include an interface module 231 , a memory 233 (eg, a buffer memory), an image processing module 235 , or a mapping module 237 .
  • the DDI 230 receives, for example, image data or image information including an image control signal corresponding to a command for controlling the image data from another component of the electronic device 101 through the interface module 231 . can do.
  • the image information is the processor 120 (eg, the main processor 121 (eg, an application processor) or the auxiliary processor 123 (eg, an application processor) operated independently of the function of the main processor 121
  • the DDI 230 may communicate with the touch circuit 250 or the sensor module 176 through the interface module 231.
  • the DDI 230 may be At least a portion of the received image information may be stored in the memory 233, for example, in units of frames, for example, the image processing module 235 may store at least a portion of the image data, Pre-processing or post-processing (eg, resolution, brightness, or size adjustment) may be performed based at least on the characteristics of the display 210.
  • Pre-processing or post-processing eg, resolution, brightness, or size adjustment
  • the mapping module 237 may perform pre-processing or post-processing through the image processing module 135.
  • a voltage value or a current value corresponding to the image data may be generated.
  • the generation of the voltage value or the current value may include, for example, a property of the pixels of the display 210 (eg, an arrangement of pixels). RGB stripe or pentile structure), or the size of each sub-pixel)
  • At least some pixels of the display 210 are, for example, based at least in part on the voltage value or the current value.
  • visual information eg, text, image, or icon
  • corresponding to the image data may be displayed through the display 210 .
  • the display module 160 may further include a touch circuit 250 .
  • the touch circuit 250 may include a touch sensor 251 and a touch sensor IC 253 for controlling the touch sensor 251 .
  • the touch sensor IC 253 may control the touch sensor 251 to sense a touch input or a hovering input for a specific position of the display 210 , for example.
  • the touch sensor IC 253 may detect a touch input or a hovering input by measuring a change in a signal (eg, voltage, light amount, resistance, or electric charge amount) for a specific position of the display 210 .
  • the touch sensor IC 253 may provide information (eg, location, area, pressure, or time) regarding the sensed touch input or hovering input to the processor 120 .
  • At least a part of the touch circuit 250 is disposed as a part of the display driver IC 230 , the display 210 , or outside the display module 160 . may be included as a part of another component (eg, the coprocessor 123).
  • the display module 160 may further include at least one sensor (eg, a fingerprint sensor, an iris sensor, a pressure sensor, or an illuminance sensor) of the sensor module 176 , or a control circuit therefor.
  • the at least one sensor or a control circuit therefor may be embedded in a part of the display module 160 (eg, the display 210 or the DDI 230 ) or a part of the touch circuit 250 .
  • the sensor module 176 embedded in the display module 160 includes a biometric sensor (eg, a fingerprint sensor)
  • the biometric sensor provides biometric information related to a touch input through a partial area of the display 210 . (eg, fingerprint image) can be acquired.
  • the pressure sensor may acquire pressure information related to a touch input through a part or the entire area of the display 210 .
  • the touch sensor 251 or the sensor module 176 may be disposed between pixels of the pixel layer of the display 210 , or above or below the pixel layer.
  • FIG. 3 is a block diagram illustrating a plurality of pixels of a display of an electronic device according to an exemplary embodiment.
  • 4 is a block diagram illustrating a configuration of one sub-pixel of an electronic device according to an exemplary embodiment.
  • the same components as in the above-described embodiment may be referred to by the same reference numerals.
  • the electronic device (eg, the electronic device 101 of FIG. 1 ) includes a processor 120 , a display driving circuit 230 (eg, the display driver IC 230 of FIG. 2 ), and a display 210 .
  • a processor 120 the electronic device 101 of FIG. 1
  • a display driving circuit 230 eg, the display driver IC 230 of FIG. 2
  • a display 210 may include
  • the display 210 may include a plurality of pixels 340 arranged in a matrix form.
  • each pixel 340 may include a plurality of sub-pixels 341 , 342 , and 342 .
  • one pixel 340 included in the display 210 may include three such as a red (R) sub-pixel 341 , a green (G) sub-pixel 342 , and a blue (B) sub-pixel 343 . It may include sub-pixels of any kind. That is, one set of R, G, and B sub-pixels may constitute one unit pixel 340 of the display 210 .
  • the arrangement form of the sub-pixels 341 , 342 , and 343 of FIG. 3 is only an example, and the plurality of sub-pixels 341 , 342 , 343 may be arranged in various forms in each pixel 340 according to an embodiment.
  • one pixel 340 may be implemented as four types of sub-pixels such as R, G, B, and W (white) according to an embodiment, and a different number of sub-pixels according to an embodiment This single pixel can also be configured.
  • the R subpixel 341 includes a driving circuit for driving the R light emitting device and the R light emitting device
  • the G subpixel 342 includes a driving circuit for driving the G light emitting device and the G light emitting device
  • B sub-pixel 343 may include a driving circuit for driving the B light emitting device and the B light emitting device, respectively.
  • FIG. 4 illustrates the R sub-pixel 341 as an example, the configuration of the G sub-pixel 342 and the B sub-pixel 343 may be the same.
  • the R sub-pixel 341 may include a light emitting device 430 and a driving circuit 400 for driving the light emitting device 430 .
  • the light emitting device 430 is electrically connected to the first circuit block 410 and the second circuit block 420 , and provided from the first circuit block 410 and the second circuit block 420 . Light may be emitted based on the driving current.
  • the light emitting device 430 constitutes the R sub-pixel 341 of the display 210 and may be a red (R) light emitting device that emits light of a red color.
  • the light emitting device constituting the G sub-pixel 342 may be a green (G) light emitting device emitting green light
  • the light emitting device constituting the B sub pixel 343 may emit blue (B) light. It may be a blue (B) light emitting device that emits light. That is, the type of the sub-pixel may be determined according to the type of the light emitting device.
  • a driving circuit 400 for driving each light emitting device may exist for each sub-pixel.
  • the light emitting device 430 may be an inorganic light emitting device manufactured using an inorganic material, different from an organic light emitting diode (OLED) manufactured using an organic material, and may be a micro LED (Light Emitting Diode). ) (u-LED).
  • the micro LED may refer to an ultra-small inorganic light emitting device with a size of 100 micrometers ( ⁇ m) or less that emits light by itself without a backlight or color filter.
  • the light emitting device 430 is not limited to the micro LED.
  • the light emitting device 430 may emit light according to a driving current provided by the first circuit block 410 and the second circuit block 420 .
  • the light emitting device 430 may emit light with different luminance according to the amplitude or pulse width of the driving current provided by the first circuit block 410 and the second circuit block 420 .
  • the pulse width of the driving current may be expressed as a duty ratio of the driving current or a driving time of the driving current (Duration).
  • the light emitting device 430 may emit light with higher luminance as the amplitude of the driving current increases, and may emit light with higher luminance as the pulse width increases (ie, as the duty ratio increases or the driving time increases).
  • the driving circuit 400 including the first circuit block 410 and the second circuit block 420 may drive the light emitting device 430 .
  • the first circuit block 410 may be a pulse width modulation (PWM) block
  • the second circuit block 420 may be a constant current generator (CCG) block.
  • the first circuit block 410 may receive a PWM data voltage from the data driver 320 to control a pulse width of a driving current for driving the light emitting device 430
  • the second circuit block 420 may control the pulse width of the driving current. You can control the amplitude.
  • the driving circuit 400 may control the pulse width and amplitude of the driving current for driving the light emitting device 430 to express various gray levels in units of sub-pixels. Since the display 210 includes sub-pixels in units of light emitting devices 430 , the driving circuit 400 may drive the light emitting devices 430 to express different grayscales in units of sub-pixels. A method of driving the light emitting device 430 will be described in detail later.
  • the display driving circuit 230 includes at least one gate driver ( ) for driving the plurality of pixels 340 of the display 210 arranged in a matrix form in horizontal line units (or row units).
  • a data driver 320 for providing a data voltage (eg, a PWM data voltage, etc.) to each pixel 340 or each sub-pixel 341 , 342 , 343 may be included.
  • the display 210 is formed so that the gate lines G1 to Gn and the data lines D1 to Dm cross each other, and to be connected to the gate line and the data line in a region provided at the intersection.
  • a first circuit block 410 and a second circuit block 420 may be located.
  • the display driving circuit 230 drives the display 210 (more specifically, a plurality of driving circuits 400 ) under the control of the processor 120 , the timing controller 310 , the data driver 320 , and A gate driver 330 may be included.
  • the timing controller 310 receives an input signal IS, a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, and a main clock signal MCLK from the outside to receive an image data signal, a scan control signal, a data control signal, and / Alternatively, a light emission control signal may be generated and provided to the display 210 , the data driver 320 , and/or the gate driver 330 .
  • the timing controller 310 may apply at least one of various signals (eg, EM, Sweep, SCCG, etc.) to the first circuit block 410 and/or the second circuit block 420 .
  • various signals eg, EM, Sweep, SCCG, etc.
  • a control signal for selecting one of the R, G, and B sub-pixels 341 , 342 and 343 is transmitted to the first circuit block 410 and/or the second circuit block 420 . may be authorized to
  • the data driver 320 (or a source driver, a data driver) is a means for generating a data signal, and receives image data of R/G/B components from the processor 120 and receives a data voltage (eg, a PWM data voltage). ) can be created. Also, the data driver 320 may apply the generated data signal to the display 210 .
  • the gate driver 330 (or gate driver) is a means for generating various control signals (eg, EM, Sweep, SCCG), and applies the generated various control signals to a specific row (or a specific horizontal line) of the display 210 . It can be passed to or passed to the entire line. Also, the gate driver 330 may apply the driving voltage VDD to the driving voltage terminal of the driving circuit 400 according to an embodiment.
  • various control signals eg, EM, Sweep, SCCG
  • the processor 120 may control the overall operation of the display module.
  • the processor 120 may drive the display 210 by controlling the display driving circuit 230 .
  • the processor 120 includes at least one of a central processing unit (CPU), a micro-controller, an application processor (AP), or a communication processor (CP), an ARM processor. can be implemented as
  • FIG. 5 is a circuit diagram corresponding to one sub-pixel included in a display of an electronic device according to an exemplary embodiment.
  • FIG. 6 is a diagram illustrating various signals for driving the circuit of FIG. 5 by an electronic device according to an exemplary embodiment over time;
  • the same components as those of the above-described embodiment may be referred to by the same reference numerals, and a description thereof may be omitted.
  • one sub-pixel may include one light emitting device 430 and a driving circuit 400 for driving the light emitting device 430 .
  • the light emitting device 430 as shown in FIG. 5 and the driving circuit 400 of the light emitting device 430 may be provided for each sub-pixel.
  • the light emitting device 430 may be a light emitting device of any one of R, G, and B colors.
  • the first circuit block 410 may be a PWM block.
  • the first circuit block 410 includes a first transistor having a source terminal connected to a driving voltage (VDD) terminal and a drain terminal commonly connected to a drain terminal of the second transistor 512 and a source terminal of the third transistor 513 .
  • VDD driving voltage
  • a data signal (Sig_pwm[n]) is applied through a source terminal and the drain terminal is connected to the drain terminal of the first transistor 511 and the source terminal of the third transistor 513, a second transistor 512;
  • a source terminal is commonly connected to the drain terminal of the first transistor 511 and the drain terminal of the second transistor 512 , and a drain terminal is common to the drain terminal of the fourth transistor 514 and the source terminal of the fifth transistor 515 .
  • the second circuit block 420 may be a CCG block.
  • the control signal SCCG is applied to the seventh transistor 521 , the gate terminal of which has a source terminal connected to the drain terminal of the ninth transistor 523 and a drain terminal connected to the light emitting device 430 .
  • the eighth transistor 522 has a drain terminal commonly connected to the drain terminal of the fifth transistor 515 and the gate terminal of the seventh transistor 521, a source terminal is connected to a driving voltage (VDD) terminal, and a drain terminal is connected to the first
  • VDD driving voltage
  • the transistors 511, 512, 513, 514, 515, 516, 521, 522, and 523 included in the driving circuit of the sub-pixel are all implemented as P-channel Metal Oxide Semiconductor Field Effect Transistors (PMOSFETs).
  • PMOSFETs Metal Oxide Semiconductor Field Effect Transistors
  • NMOSFET N-channel Metal Oxide Semiconductor Field Effect Transistor
  • a driving circuit in which included transistors are configured by mixing a PMOSFET and an NMOSFET may also be implemented to perform the same operation as the above-described driving circuit.
  • the operation is the same as that of the driving circuit of FIG. 5 except for a difference due to a difference in transistor types (for example, a difference in a connection relationship between devices and a difference in polarity of various signals applied) can be performed.
  • transistor types for example, a difference in a connection relationship between devices and a difference in polarity of various signals applied
  • FIG. 6 may be a diagram illustrating various signals applied to the driving circuit 400 of FIG. 5 over time.
  • the various signals of FIG. 6 may be applied to the display driving circuit (eg, the display driving circuit 230 of FIG. 3 ) under the control of the processor (eg, the processor 120 of FIG. 4 ).
  • the driving circuit 400 of one sub-pixel performs a first period 610 that is a first initialization period and a second period 620 that is a second initialization period to display one frame. , a third period 630 that is a compensation period and a data voltage input period, a fourth period 640 that is a light emission period, a fifth period 650 that is a re-initialization period, and a sixth period 660 that is a re-emission period. can be driven
  • the first period 610 may be a period for initializing the gate node A of the seventh transistor 521 .
  • the control signal EM[n] may have a high voltage. Accordingly, the first transistor 511 , the fifth transistor 515 , and the ninth transistor 523 to which the control signal EM[n] is applied to the gate terminal may be turned off, and may be turned off at the driving voltage VDD terminal. The current flowing to the seventh transistor 521 may be blocked.
  • the processor 120 sets the control signal SCCG to a low voltage in order to improve image quality deterioration due to a bias condition of the previous frame of the seventh transistor 521 by setting the eighth transistor 522 as a low voltage. ) is turned on and a bias may be applied to the seventh transistor 521 for a predetermined time.
  • the processor 120 may adjust the bias application time by adjusting the time when the control signal SCCG has the low voltage.
  • the processor 120 may reduce a threshold voltage shift deviation of the seventh transistor 521 that may be caused by driving of a previous frame by applying a bias to the seventh transistor 521 .
  • the processor 120 maintains the control signal EM[n] at a high voltage during the first period 610 to block the light emission path, and maintains the control signal SCCG at a low voltage to maintain the eighth transistor 522 .
  • the gate terminal A of the seventh transistor 521 may be initialized and the seventh transistor 521 may be turned on.
  • the initialization voltage of the gate terminal A of the seventh transistor 521 may be determined by the control signal VINT.
  • the gate node A of the seventh transistor 521 may maintain an initialization state.
  • the high voltage of the control signal EM[n] and the low voltage of the control signal SCCG may be maintained until the first period 610 , the second period 620 , and the third period 630 . have.
  • the second period 620 may be a period for initializing the gate terminal B of the third transistor 513 .
  • the processor 120 may change the control signal GI to a low voltage during the second period 620 .
  • the sixth transistor 516 to which the control signal GI is applied to the gate terminal may be turned on, the gate voltage B of the third transistor 513 may be initialized, and the third transistor 513 may be turned on. It can be changed to (on) state.
  • the initialization voltage of the gate terminal B of the third transistor 513 may be determined by the control signal VINT. Since the control signal EM[n] is maintained at a high voltage during the second period 620 , a current flow from the driving voltage terminal VDD to the third transistor 513 may be blocked by the first transistor 511 . .
  • the third period 630 may be a threshold voltage compensation period of the third transistor 513 and a period in which a data voltage is input.
  • the processor 120 may change the control signal GW to a low voltage during the third period 630 . Accordingly, the second transistor 512 and the fourth transistor 514 to which the control signal GW is applied to the gate terminal may be turned on.
  • the control signal GW is a signal for selecting a data signal for each gate line, whether the low voltage of the control signal GW is changed for each line may be different depending on an image to be output.
  • the data signal Sig_pmw[n] including grayscale data for controlling the light emission time of the light emitting device 430 is input to the source terminal of the second transistor 512 and the third transistor 513 and the fourth transistor ( It may be stored in the first capacitor 517 having one end connected to the gate terminal B of the third transistor 513 via 514 .
  • the first capacitor 517 may store the voltage of the gate terminal B of the third transistor 513 for one frame.
  • the data signal Sig_pmw[n] passes through the second transistor 512, the third transistor 513, and the fourth transistor 514 as a threshold voltage distribution compensation circuit, and passes through the gate terminal of the third transistor 513 ( By being stored in B), the threshold voltage distribution of the third transistor 513 may be compensated.
  • the data signal Sig_pwm[n] may include a compensation value obtained by compensating for the threshold voltage distribution and the LED luminance distribution of the seventh transistor 521 formed by optical compensation. Since the compensation value for the device characteristics of the seventh transistor 521 that is the output transistor of the second circuit block 420 is reflected in the data signal Sig_pmw[n], even if the same data is input to each data line of the display panel, the compensation value is Accordingly, different voltage values may be input to each data line.
  • the fourth period 640 may be an emission period.
  • the processor 120 may change the control signal EM to a low voltage in the fourth period 640 , and accordingly, the first transistor 511 , the fifth transistor 515 , and the ninth transistor 523 are turned on. It can be turned on. Accordingly, a current may flow from the driving voltage (VDD) terminal to the ninth transistor 523 , the seventh transistor 521 , the light emitting device 430 , and the ground voltage (VSS) terminal to cause the light emitting device 430 to emit light.
  • the control signal EM may serve to control light emission/non-emission of the driving circuit 400 by turning on/off the light emission path.
  • the processor 120 may input the control signal Sweep of a waveform having a slope to one end of the first capacitor 517 .
  • the voltage of the gate terminal B of the third transistor 513 is coupled and changed according to the change of the grayscale data stored in the first capacitor 517 and the input control signal Sweep.
  • the third transistor 513 may gradually change to a turn-on state according to the potential.
  • the seventh transistor 521 in the on state may be changed to an off state, and when the seventh transistor 521 is in the off state, light emission of the light emitting device 430 stops.
  • the time for which the seventh transistor 521 is switched to the off state may be adjusted, and the seventh transistor 521 may be adjusted. ), by adjusting the current flowing time (pulse width), it is possible to perform PWM driving to adjust the gray level.
  • the fifth period 650 may be a re-initialization period of the seventh transistor 521 .
  • the processor 120 changes the control signal EM and the control signal Sweep to a high voltage during the fifth period 650 to change the first transformer 511 , the third transistor 513 , and the fifth transistor 515 . and the ninth transistor 523 may be turned off.
  • the processor 120 changes the control signal SCCG to a low voltage during the fifth period 650 to change the eighth transistor 522 to a turn-on state, and reinitializes the seventh transistor 521 to the seventh transistor 521 can also be changed to a turn-on state.
  • the sixth period 660 may be a re-emission period of the light emitting device 430 .
  • the processor 120 may change the control signal SCCG to a high voltage to change the eighth transistor 522 to an off state, and change the control signal EM to a low voltage to change the first transistor 511 and the fifth transistor 511 to a low voltage.
  • the light emitting device 430 may emit light by turning on the transistor 515 and the ninth transistor 523 .
  • the processor 120 may change the third transistor 513 to an on state by changing the control (Sweep) signal from the high voltage to the low voltage once again during the sixth period 660 and stored in the first capacitor 517 .
  • the control (Sweep) signal By changing the on-state seventh transistor 521 to the off state using the grayscale data voltage, the time for which current flows through the seventh transistor 521 can be controlled once again.
  • the processor 120 may perform duty driving by repeating initialization and PWM driving of the seventh transistor 521 for one frame.
  • FIG. 6 illustrates that the seventh transistor 521 is initialized twice per frame, it may be initialized three or more times, and may be driven with various duty cycles.
  • a separate transistor eg, the eighth transistor 522 of FIG. 5 for applying a bias to the output transistor (eg, the seventh transistor 521 of FIG. 5 ) of the CCG circuit block )
  • SCCG wiring it is possible to initialize the output transistor of the CCG circuit block more than twice per frame, and by using the grayscale data stored in the capacitor with one grayscale data input, light emission or non-emission within one frame It is possible to provide a duty drive that repeats multiple times.
  • the bias application time of the output transistor of the CCG circuit block can be adjusted by adjusting the low voltage application time of the control signal SCCG with a separate transistor and SCCG wiring, and image quality deterioration due to hysteresis can be improved.
  • the output transistor of the CCG circuit block (eg, the seventh transistor 521 of FIG. 5 ) does not have an internal compensation circuit, and during display operation, an internal memory of the display driving circuit or The display driving circuit or the processor may apply the compensation value to the data signal Sig_pwm by applying an operation based on the characteristic dispersion compensation data of the output transistor of the CCG circuit block stored in the external memory. Accordingly, the pixel circuit structure is simplified, and a pixel circuit structure applicable to a high-resolution display and/or a small and medium-sized display may be provided.
  • FIG. 7 is a circuit diagram corresponding to one sub-pixel included in a display of an electronic device according to an exemplary embodiment.
  • FIG. 8 is a diagram illustrating various signals for driving the circuit of FIG. 7 by an electronic device according to an exemplary embodiment over time;
  • the same components as those of the above-described embodiment may be referred to by the same reference numerals, and a description thereof may be omitted.
  • one sub-pixel may include a first circuit block 410 , a second circuit block 710 , and a light emitting device 430 , and a first circuit block 410 and a light emitting device 430 .
  • first circuit block 410 and a light emitting device 430 may be the same as in the embodiment of FIG. 5 .
  • the second circuit block 710 that is different from the circuit structure according to the embodiment of FIG. 5 will be mainly described.
  • the second circuit block 710 may be a CCG circuit block.
  • the second circuit block 710 includes a seventh transistor 711 as an output transistor, an eighth transistor 712 connected to a gate terminal of the seventh transistor 711 , and a ninth transistor connected to a source terminal of the seventh transistor 711 .
  • the inclusion of the transistor 713 is the same as in the embodiment of FIG. 5 , but the source terminal of the eighth transistor 712 is not the control signal VINT input terminal but the compensation signal Sig_ccg[n] unlike the embodiment of FIG. 5 . ) can be connected to a separate input terminal for input.
  • a wiring (not shown) for inputting the compensation signal Sig_ccg[n] may be formed in a vertical direction like a data line.
  • FIG. 8 may be a diagram illustrating various signals applied to the driving circuit 400 of FIG. 7 over time.
  • the various signals of FIG. 8 are driven by the display driving circuit (eg, the display driving circuit 230 of FIG. 3 ) under the control of the processor (eg, the processor 120 of FIG. 4 ) by the driving circuit 400 . may be authorized to the display driving circuit (eg, the display driving circuit 230 of FIG. 3 ) under the control of the processor (eg, the processor 120 of FIG. 4 ) by the driving circuit 400 . may be authorized to the display driving circuit (eg, the display driving circuit 230 of FIG. 3 ) under the control of the processor (eg, the processor 120 of FIG. 4 ) by the driving circuit 400 . may be authorized to
  • the description of the fifth period 650 that is the initialization period and the sixth period 660 that is the re-emission period may be the same as in the embodiment described with reference to FIG. 6 .
  • compensation periods 670 and 680 for compensating device characteristics of the seventh transistor 711 may be added before the light emission period 640 and the re-emission period 660 .
  • the processor 120 may input the compensation signal Sig_ccg[n] to the source terminal of the eighth transistor 712 .
  • the electronic device 101 may store compensation data for the characteristic distribution of the seventh transistor 711 in an internal memory or an external memory of the display driving circuit 230 .
  • the processor 120 generates a compensation signal Sig_ccg[n] reflecting the compensation value for the characteristic distribution of the seventh transistor 711 based on the data stored in the memory during the compensation periods 670 and 680 to the eighth transistor 712 . It can be input to the source terminal of
  • the eighth transistor 712 Since the control signal SCCG is in a low voltage state in the compensation periods 670 and 680 , the eighth transistor 712 is in an on state, and the compensation signal Sig_ccg[n] is transmitted through the eighth transistor 712 . 7 It may be input to the gate terminal of the transistor 711 . When the compensation value of the seventh transistor 711 is reflected in the compensation periods 670 and 680 , the data signal Sig_pwm may not reflect the compensation value of the seventh transistor 711 .
  • an input wire of a separate compensation signal Sig_ccg capable of compensating for device characteristics of the seventh transistor 711, which is an output transistor of the CCG circuit block, is added to generate light.
  • Each of the seventh transistors 711 has a structure capable of reflecting the compensation value to the gate terminal, and accordingly, the compensation value reflection can be enhanced and the wavelength shift problem can be improved.
  • the processor 120 may apply a different voltage to each pixel through the compensation signal Sig_ccg wiring, and by adjusting the voltage of the compensation signal Sig_ccg, the pulse of the current flowing through the seventh transistor 711 for each pixel The size (height) can be adjusted.
  • FIG. 9 is a circuit diagram corresponding to one sub-pixel included in a display of an electronic device according to an exemplary embodiment.
  • 10 is a diagram illustrating a light emission time difference according to a display pixel circuit structure of an electronic device according to an exemplary embodiment.
  • the same components as those of the above-described embodiment may be referred to by the same reference numerals, and a description thereof may be omitted.
  • one sub-pixel may include a first circuit block 410 , a second circuit block 910 , and a light emitting device 430 , and a first circuit block 410 and a light emitting device 430 .
  • first circuit block 410 and a light emitting device 430 may be the same as in the embodiment of FIG. 5 .
  • the second circuit block 910 different from the circuit structure according to the embodiment of FIG. 5 will be mainly described.
  • the second circuit block 910 may be a CCG circuit block.
  • the output transistors of the CCG circuit block were all PMOSFETs.
  • the seventh transistor 911 in which the second circuit block 910 is an output transistor may be an NMOSFET.
  • the second circuit block 910 includes an eighth transistor 912 connected to the gate terminal of the seventh transistor 911 and a ninth transistor 913 connected to the source terminal of the seventh transistor 911 .
  • the source terminal of the eighth transistor 912 may be connected to the input terminal of the data signal Sig_pwm instead of the input terminal of the control signal VINT, unlike the embodiment of FIG. 5 .
  • the light emitting device 430 may be connected to the source terminal of the ninth transistor 913 instead of the drain terminal of the seventh transistor 911 .
  • a first diagram 1010 may be a diagram illustrating various input signals and emission time of a light emitting device when the output transistor of the CCG block is a PMOSFET in the circuit structure of FIG. 5 .
  • a second diagram 1020 in FIG. 10 may be a diagram illustrating various input signals and emission times of light emitting devices when the output transistors of the CCG block have the circuit structure of FIG. 9 in which the NMOSFETs are NMOSFETs.
  • the control signal SCCG[n] has a low voltage.
  • a low voltage may be applied to the gate terminal of the seventh transistor 521 to turn the seventh transistor 521 into an on state. .
  • the light emitting device 430 may emit light.
  • the voltage of the gate terminal B of the third transistor 513 is coupled according to a change in the potential of the control signal Sweep so that the third transistor 513 may be gradually changed to a turn-on state, As the third transistor 513 is turned on, the gate terminal A of the seventh transistor 521 is changed from a low voltage to a high voltage, so that the on-state seventh transistor 521 is turned off ( off) state can be changed.
  • the light emitting device 430 may maintain light emission until the seventh transistor 521 is changed to the OFF state, and may stop light emission when the seventh transistor 521 is changed to the OFF state.
  • the seventh transistor 911 may be initialized to a turn-off voltage. Therefore, even when the control signal EM[n] is changed to a low voltage and the first transistor 511 , the fifth transistor 515 , and the ninth transistor 913 are turned on, the seventh transistor 911 is initially ) is in the off state, so the light emitting device 430 may not emit light. However, when the voltage of the gate terminal B of the third transistor 513 is coupled according to a change in the potential of the control signal Sweep and the third transistor 513 gradually changes to a turn-on state, the off state The seventh transistor 911 may be turned on.
  • the light emitting device 430 may start to emit light when the seventh transistor 911 is turned on, the control signal EM[n] is changed to a high voltage, and a re-initialization period of the seventh transistor 911 starts Depending on the light emission may be stopped.
  • the output transistor of the PMOFET is initialized to an on state and gradually changed to an off state according to a change in the potential of the control signal Sweep, it may be difficult to express black and low grayscale.
  • the output transistor of the CCG circuit block is configured as an NMOSFET, the output transistor is initialized to the off state and gradually changed to the on state according to the change in the potential of the control signal (Sweep).
  • An electronic device includes a first circuit block, a second circuit block, and a light emitting device that emits light based on a driving current provided from the first circuit block and the second circuit block a display panel including a sub-pixel comprising: A control in which grayscale data for one frame is stored in the first gate terminal of the first output transistor of the first circuit block, and the potential is changed over time at the first gate terminal of the first output transistor A signal is input, and as the first output transistor receives the control signal, a voltage of a second gate terminal of a second output transistor of the second circuit block is changed, and the second output transistor is turned on
  • the light emitting time of the light emitting device is controlled by adjusting the time in the state, and the initialization voltage is applied to the second gate terminal two or more times during the one frame by using a second initialization transistor connected to the second gate terminal.
  • the second gate terminal may be controlled to initialize two or more times.
  • the display driving circuit may control the light emitting device to emit light twice or more during the one frame based on the grayscale data for the one frame.
  • the display driving circuit may control a bias application time of the second output transistor by adjusting a time when the second initialization transistor is in an on state.
  • the display driving circuit may reflect a compensation value for device characteristics of the second output transistor in the grayscale data.
  • information on the device characteristics of the second output transistor may be stored in a memory of the electronic device.
  • the initialization period of the first output transistor and the initialization period of the second output transistor may not be the same in the one frame.
  • the display driving circuit may include a first input to a gate terminal of a first initialization transistor that initializes the first output transistor separately from a second initialization signal input to a gate terminal of the second initialization transistor.
  • An initialization signal can be input.
  • the display driving circuit may compensate device characteristics of the first output transistor by using a compensation transistor connected between the first gate terminal and the drain terminal of the first output transistor. .
  • the second output transistor is a P-channel Metal Oxide Semiconductor Field Effect Transistor (PMOSFET), and the display driving circuit turns on the second output transistor before the light emitting device emits light. ) can be initialized.
  • PMOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the second output transistor is an N-channel Metal Oxide Semiconductor Field Effect Transistor (NMOSFET), and the display driving circuit turns off the second output transistor before the light emitting device emits light. ) can be initialized.
  • NMOSFET Metal Oxide Semiconductor Field Effect Transistor
  • grayscale data for one frame is included in a sub-pixel of the display through a display driving circuit of the electronic device. stored in a first gate terminal of a first output transistor of a first circuit block, and input a control signal whose potential changes with time to the first gate terminal of the first output transistor; As a signal is received, the voltage of the second gate terminal of the second output transistor of the second circuit block included in the sub-pixel is changed, and the time when the second output transistor is in an on state is adjusted to adjust the sub-pixel
  • the second gate by controlling the emission time of the light emitting device included in the pixel and applying the initialization voltage to the second gate terminal two or more times during the one frame using a second initialization transistor connected to the second gate terminal It can be controlled to initialize the terminal more than once.
  • the light emitting device may be controlled to emit light twice or more during the one frame based on the grayscale data for the one frame through the display driving circuit.
  • a bias application time of the second output transistor may be controlled by adjusting a time during which the second initialization transistor is in an on state through the display driving circuit.
  • a compensation value for device characteristics of the second output transistor may be reflected in the grayscale data through the display driving circuit.
  • information on the device characteristics of the second output transistor may be stored in a memory of the electronic device.
  • the initialization period of the first output transistor and the initialization period of the second output transistor may not be the same in the one frame.
  • a second initialization signal is input to a gate terminal of a first initialization transistor that initializes the first output transistor separately from a second initialization signal input to a gate terminal of the second initialization transistor. 1
  • An initialization signal can be input.
  • device characteristics of the first output transistor may be compensated using a compensation transistor connected between the first gate terminal and the drain terminal of the first output transistor through the display driving circuit.
  • the second output transistor is a P-channel Metal Oxide Semiconductor Field Effect Transistor (PMOSFET), and through the display driving circuit, the second output transistor is turned on before the light emitting device emits light. on) state can be initialized.
  • PMOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the second output transistor is an N-channel Metal Oxide Semiconductor Field Effect Transistor (NMOSFET), and through the display driving circuit, the second output transistor is turned off before the light emitting device emits light. off) can be initialized.
  • NMOSFET Metal Oxide Semiconductor Field Effect Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

전자 장치는 제1 회로 블록, 제2 회로 블록 및 발광 소자를 포함하는 서브 픽셀, 디스플레이 패널, 디스플레이 구동 회로, 및 프로세서를 포함하며, 디스플레이 구동 회로는 계조 데이터를 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고, 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며, 제어 신호를 입력 받음에 따라 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고, 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 발광 시간을 제어하며, 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 제2 게이트 단자에 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 2회 이상 초기화할 수 있다.

Description

디스플레이를 포함하는 전자 장치 및 그의 동작 방법
본 문서에서 개시되는 실시 예들은, PWM 구동 방식의 화소 회로를 갖는 디스플레이를 포함하는 전자 장치 및 그의 동작 방법에 관한 것이다.
디스플레이를 포함하는 전자 장치는 디스플레이와 이를 제어하는 프로세서를 포함하여, 디스플레이를 픽셀 또는 서브 픽셀 단위로 동작시키면서 다양한 색을 표현하는 출력 장치로서, 기술 발전에 따라 디스플레이의 고휘도, 고해상도의 기술적 요구가 지속되어 왔다.
현재 양산 중인 LCD (Liquid Crystal Display), LED (Light Emitting Diode), OLED (Organic LED) 디스플레이는 계조 데이터의 전압 크기에 따라 디스플레이의 휘도의 높낮이를 조절하는 PAM(Pulse Amplitude Modulation) 방식으로 구현을 하고 있다.
PAM 구동의 경우, 특히 Micro LED 디스플레이 소자는, 소자에 흐르는 전류 양에 휘도가 비례함에 따라 파장 쉬프트(wavelength shift) 현상이 발생하여 계조에 따라 색감이 변경되는 화질 특성을 가질 수 있다.
이러한 화질 특성을 개선하기 위해 계조를 발광 시간으로 조절하는 PWM(Pulse Width Modulation) 구동 방식을 사용할 수 있으나, 기존의 PWM 구동 회로는 13개 이상의 트랜지스터 및 캐패시터를 사용하게되어 고해상도 제품 적용에 제약이 있으며, 회로가 복잡하고 사이즈가 커서 스마트 폰이나 태블릿 PC 등과 같은 중소형 디스플레이에 적용이 어려운 문제가 있다.
본 개시의 다양한 실시예는 기존의 화소 회로보다 간소화된 PWM 구동 방식의 신규 디스플레이 화소 회로를 제안하여 계조 및 휘도에 따른 색감 변경 문제를 개선한 디스플레이를 포함하는 전자 장치 및 그의 동작 방법을 제공하고자 한다.
본 개시의 일 실시예에 따른 디스플레이를 포함하는 전자 장치의 디스플레이 구동 방법은, 상기 전자 장치의 디스플레이 구동 회로를 통하여, 하나의 프레임(frame)에 대한 계조 데이터를 상기 디스플레이의 서브 픽셀에 포함된 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며, 상기 제1 출력 트랜지스터가 상기 제어 신호를 입력 받음에 따라 상기 서브 픽셀에 포함된 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고, 상기 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 서브 픽셀에 포함된 발광 소자의 발광 시간을 제어하며, 상기 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 상기 제2 게이트 단자에 상기 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 상기 제2 게이트 단자를 2회 이상 초기화하도록 제어할 수 있다.
본 개시의 다양한 실시예에 따르면, 기존의 화소 회로보다 간소화된 PWM 구동 방식의 디스플레이 화소 회로를 제안하여 고해상도 제품 및/또는 중소형 디스플레이 제품에 적용하는데 제약이 없고, 계조 및 휘도에 따른 색감 변경 문제를 개선한 디스플레이를 포함하는 전자 장치 및 그의 동작 방법을 제공하고자 한다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블럭도이다.
도 2는 다양한 실시예들에 따른, 디스플레이 모듈의 블록도이다.
도 3은 일 실시예에 따른 전자 장치의 디스플레이의 복수의 픽셀들을 블록도로 나타낸 도면이다.
도 4는 일 실시예에 따른 전자 장치의 하나의 서브 픽셀의 구성을 나타낸 블록도이다.
도 5는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다.
도 6은 일 실시예에 따른 전자 장치가 도 5의 회로를 구동하기 위한 각종 신호를 시간에 따라 나타낸 도면이다.
도 7는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다.
도 8은 일 실시예에 따른 전자 장치가 도 7의 회로를 구동하기 위한 각종 신호를 시간에 따라 나타낸 도면이다.
도 9는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다.
도 10은 일 실시예에 따른 전자 장치의 디스플레이 화소 회로 구조에 따른 발광 시간 차이를 나타낸 도면이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2는 다양한 실시예들에 따른, 디스플레이 모듈(160)의 블록도(200)이다. 도 2를 참조하면, 디스플레이 모듈(160)는 디스플레이(210), 및 이를 제어하기 위한 디스플레이 드라이버 IC(DDI)(230)를 포함할 수 있다. DDI(230)는 인터페이스 모듈(231), 메모리(233)(예: 버퍼 메모리), 이미지 처리 모듈(235), 또는 맵핑 모듈(237)을 포함할 수 있다. DDI(230)은, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(231)을 통해 전자 장치 101의 다른 구성요소로부터 수신할 수 있다. 예를 들면, 일실시예에 따르면, 영상 정보는 프로세서(120)(예: 메인 프로세서(121)(예: 어플리케이션 프로세서) 또는 메인 프로세서(121)의 기능과 독립적으로 운영되는 보조 프로세서(123)(예: 그래픽 처리 장치)로부터 수신될 수 있다. DDI(230)는 터치 회로(250) 또는 센서 모듈(176) 등과 상기 인터페이스 모듈(231)을 통하여 커뮤니케이션할 수 있다. 또한, DDI(230)는 상기 수신된 영상 정보 중 적어도 일부를 메모리(233)에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈(235)은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이(210)의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈(237)은 이미지 처리 모듈(135)를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일실시예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이(210)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이(210)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이(210)를 통해 표시될 수 있다.
일실시예에 따르면, 디스플레이 모듈(160)는 터치 회로(250)를 더 포함할 수 있다. 터치 회로(250)는 터치 센서(251) 및 이를 제어하기 위한 터치 센서 IC(253)를 포함할 수 있다. 터치 센서 IC(253)는, 예를 들면, 디스플레이(210)의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서(251)를 제어할 수 있다. 예를 들면, 터치 센서 IC(253)는 디스플레이(210)의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC(253)는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(120) 에 제공할 수 있다. 일실시예에 따르면, 터치 회로(250)의 적어도 일부(예: 터치 센서 IC(253))는 디스플레이 드라이버 IC(230), 또는 디스플레이(210)의 일부로, 또는 디스플레이 모듈(160)의 외부에 배치된 다른 구성요소(예: 보조 프로세서(123))의 일부로 포함될 수 있다.
일실시예에 따르면, 디스플레이 모듈(160)는 센서 모듈(176)의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센서 또는 이에 대한 제어 회로는 디스플레이 모듈(160)의 일부(예: 디스플레이(210) 또는 DDI(230)) 또는 터치 회로(250)의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 생체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이(210)의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이(210)의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일실시예에 따르면, 터치 센서(251) 또는 센서 모듈(176)은 디스플레이(210)의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다.
이하, 도 3 및 도 4를 참고하여, 일 실시예에 따른 전자 장치에 대하여 설명한다.
도 3은 일 실시예에 따른 전자 장치의 디스플레이의 복수의 픽셀들을 블록도로 나타낸 도면이다. 도 4는 일 실시예에 따른 전자 장치의 하나의 서브 픽셀의 구성을 나타낸 블록도이다. 앞서 설명한 실시예와 동일한 구성은 동일한 참조 번호로 참조될 수 있다.
도 3을 참조하면, 전자 장치(예: 도 1의 전자 장치(101))은 프로세서(120), 디스플레이 구동 회로(230)(예: 도 2의 디스플레이 드라이버 IC(230)) 및 디스플레이(210)을 포함할 수 있다.
일 실시예에 따라 디스플레이(210)는 매트릭스 형태로 배열된 복수의 픽셀들(340)을 포함할 수 있다. 이때, 각 픽셀(340)은 복수의 서브 픽셀(341, 342, 342)을 포함할 수 있다. 예를 들어, 디스플레이(210)에 포함된 하나의 픽셀(340)은 적색(R) 서브 픽셀(341), 녹색(G) 서브 픽셀(342) 및 청색(B) 서브 픽셀(343)과 같은 3종류의 서브 픽셀을 포함할 수 있다. 즉, R, G, B 서브 픽셀 한 세트가 디스플레이(210)의 하나의 단위 픽셀(340)을 구성할 수 있다.
도 3의 서브 픽셀들(341, 342, 343)의 배치 형태는 일 예일 뿐이며, 복수의 서브 픽셀들(341, 342, 343)은 각 픽셀(340) 내에서 실시 예에 따라 다양한 형태로 배치될 수 있다. 또한 도 3의 도시와 달리 실시예에 따라 하나의 픽셀(340)은 R, G, B, W(white)와 같이 4종류의 서브 픽셀로 구현될 수도 있고, 실시 예에 따라 다른 개수의 서브 픽셀이 하나의 픽셀을 구성할 수도 있다.
일 실시예에 따라 R 서브 픽셀(341)은 R 발광 소자 및 R 발광 소자를 구동하기 위한 구동 회로를, G 서브 픽셀(342)은 G 발광 소자 및 G 발광 소자를 구동하기 위한 구동 회로를, 그리고, B 서브 픽셀(343)은 B 발광 소자 및 B 발광 소자를 구동하기 위한 구동 회로를 각각 포함할 수 있다.
이하, 도 4를 참조하여, 하나의 서브 픽셀의 구성에 대하여 설명한다. 도 4는 R 서브 픽셀(341)을 예로 들어 도시하였으나, G 서브 픽셀(342) 및 B 서브 픽셀(343)의 구성도 이와 동일할 수 있다.
도 4를 참조하면, R 서브 픽셀(341)은 발광 소자(430)와 발광 소자(430)를 구동하기 위한 구동 회로(400)을 포함할 수 있다.
일 실시예에 따라 발광 소자(430)는 제1 회로 블록(410) 및 제2 회로 블록(420)과 전기적으로 연결되고, 제1 회로 블록(410) 및 제2 회로 블록(420)으로부터 제공되는 구동 전류에 기초하여 빛을 발광할 수 있다. 발광 소자(430)는 디스플레이(210)의 R 서브 픽셀(341)을 구성하며, 적색 색상의 빛을 발광하는 적색(R) 발광 소자일 수 있다.
일 실시예에 따라 G 서브 픽셀(342)를 구성하는 발광 소자는 녹색 빛을 발광하는 녹색(G) 발광 소자일 수 있으며, B 서브 픽셀(343)을 구성하는 발광 소자는 청색(B) 빛을 발광하는 청색(B) 발광 소자일 수 있다. 즉, 서브 픽셀의 종류는 발광 소자의 종류에 따라 결정될 수 있다. 각 발광 소자를 구동하기 위한 구동 회로(400)은 각 서브 픽셀 마다 존재할 수 있다.
일 실시예에 따라, 발광 소자(430)는, 유기 재료를 이용하여 제작되는 OLED(Organic Light Emitting Diode)와는 다른, 무기 재료를 이용하여 제작되는 무기 발광 소자일 수 있으며, 마이크로 LED(Light Emitting Diode)(u-LED)일 수 있다. 마이크로 LED는 백라이트나 컬러 필터 없이 스스로 빛을 내는 100 마이크로미터(μm) 이하 크기의 초소형 무기 발광 소자를 의미할 수 있다. 그러나 발광 소자(430)가 마이크로 LED에 한정되는 것은 아니다.
일 실시예에 따라 발광 소자(430)는 제1 회로 블록(410) 및 제2 회로 블록(420)이 제공하는 구동 전류에 따라 발광할 수 있다. 구체적으로, 발광 소자(430)는 제1 회로 블록(410) 및 제2 회로 블록(420)이 제공하는 구동 전류의 진폭(Amplitude) 또는 펄스 폭(Pulse Width)에 따라 상이한 휘도로 발광할 수 있다. 여기서, 구동 전류의 펄스 폭은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 구동 시간(Duration)으로 표현될 수도 있다.
예를 들어, 발광 소자(430)는 구동 전류의 진폭이 클수록 높은 휘도로 발광할 수 있고, 펄스 폭이 길수록(즉, 듀티비가 높을수록 또는 구동 시간이 길수록) 높은 휘도로 발광할 수 있다.
일 실시예에 따라 제1 회로 블록(410) 및 제2 회로 블록(420)을 포함하는 구동 회로(400)은 발광 소자(430)를 구동할 수 있다. 제1 회로 블록(410)은 PWM (Pulse Width Modulation) 블록일 수 있으며, 제2 회로 블록(420)은 CCG(Constant Current Generator) 블록일 수 있다. 제1 회로 블록(410)은 데이터 구동부(320)로부터 PWM 데이터 전압을 인가 받아 발광 소자(430)를 구동하는 구동 전류의 펄스 폭을 제어할 수 있고, 제2 회로 블록(420)은 구동 전류의 진폭을 제어할 수 있다.
일 실시예에 따라 구동 회로(400)은 발광 소자(430)를 구동하는 구동 전류의 펄스 폭과 진폭을 제어하여 서브 픽셀 단위로 다양한 계조를 표현할 수 있다. 디스플레이(210)는 발광 소자(430) 단위로 서브 픽셀이 구성되므로, 구동 회로(400)은 발광 소자(430)를 구동하여 서브 픽셀 단위로 계조를 다르게 표현할 수 있다. 발광 소자(430)를 구동하는 방법에 대하여는 추후 자세하게 서술한다.
다시 도 3을 참조하면, 디스플레이 구동 회로(230)는 매트릭스 형태로 배치된 디스플레이(210)의 복수의 픽셀들(340)을 가로 라인 단위(또는 행 단위)로 구동하기 위한 적어도 하나의 게이트 구동부(330), 각각의 픽셀(340) 또는 각각의 서브 픽셀(341, 342, 343)에 데이터 전압(예를 들어, PWM 데이터 전압 등)을 제공하기 위한 데이터 구동부(320)를 포함할 수 있다.
일 실시예에 따라, 디스플레이(210)은 게이트 라인들(G1 내지 Gn)과 데이터 라인들(D1 내지 Dm)이 상호 교차하도록 형성되고, 그 교차로 마련되는 영역에 게이트 라인과 데이터 라인에 연결되도록 제1 회로 블록(410) 및 제2 회로 블록(420)이 위치할 수 있다.
디스플레이 구동 회로(230)는 프로세서(120)의 제어에 따라 디스플레이(210) (보다 구체적으로는, 복수의 구동 회로(400)들)을 구동하며, 타이밍 컨트롤러(310), 데이터 구동부(320) 및 게이트 구동부(330)를 포함할 수 있다.
타이밍 컨트롤러(310)는 외부로부터 입력 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭 신호(MCLK)를 입력받아 영상 데이터 신호, 주사 제어 신호, 데이터 제어 신호, 및/또는 발광 제어 신호를 생성하여 디스플레이(210), 데이터 구동부(320), 및/또는 게이트 구동부(330)에 제공할 수 있다.
일 실시예에 따라 타이밍 컨트롤러(310)는 각종 신호(예: EM, Sweep, SCCG 등) 중 적어도 하나를 제1 회로 블록(410) 및/또는 제2 회로 블록(420)에 인가할 수 있다. 또한, 실시 예에 따라, R, G, B 서브 픽셀(341, 342, 343) 중 하나의 서브 픽셀을 선택하기 위한 제어 신호를 제1 회로 블록(410) 및/또는 제2 회로 블록(420)에 인가할 수도 있다.
데이터 구동부(320)(또는 소스 드라이버, 데이터 드라이버)는, 데이터 신호를 생성하는 수단으로, 프로세서(120)로부터 R/G/B 성분의 영상 데이터를 전달받아 데이터 전압(예를 들어, PWM 데이터 전압)를 생성할 수 있다. 또한, 데이터 구동부(320)는 생성된 데이터 신호를 디스플레이 (210)에 인가할 수 있다.
게이트 구동부(330)(또는, 게이트 드라이버)는 각종 제어 신호(예: EM, Sweep, SCCG)를 생성하는 수단으로, 생성된 각종 제어 신호를 디스플레이(210)의 특정한 행(또는, 특정한 가로 라인)에 전달하거나, 전체 라인에 전달할 수 있다. 또한, 게이트 구동부(330)는, 실시 예에 따라 구동 회로(400)의 구동 전압 단자에 구동 전압(VDD)을 인가할 수 있다.
일 실시예에 따라 프로세서(120)는 디스플레이 모듈의 전반적인 동작을 제어할 수 있다. 프로세서(120)는 디스플레이 구동 회로(230)를 제어하여 디스플레이(210)을 구동할 수 있다. 이를 위해, 프로세서(120)는 중앙처리장치(central processing unit(CPU)), micro-controller, 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 이상으로 구현될 수 있다.
이하, 도 5 및 도 6을 참조하여, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀의 구성 및 구동에 대하여 자세히 설명한다.
도 5는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다. 도 6은 일 실시예에 따른 전자 장치가 도 5의 회로를 구동하기 위한 각종 신호를 시간에 따라 나타낸 도면이다. 앞서 설명한 실시예와 동일한 구성은 동일한 참조 번호로 참조될 수 있으며, 이에 대한 설명은 생략될 수 있다.
먼저 도 5를 참조하여 하나의 서브 픽셀을 구성하는 소자들 및 그 소자들의 연결 관계에 대하여 설명한다. 도 5를 참조하면, 하나의 서브 픽셀은 하나의 발광 소자(430)와 발광 소자(430)을 구동하기 위한 구동 회로(400)를 포함할 수 있다. 디스플레이(210)에는 도 5와 같은 발광 소자(430) 및 발광 소자(430)의 구동 회로(400)가 서브 픽셀 별로 마련될 수 있다. 발광 소자(430)는 R, G, B 중 어느 한 색상의 발광 소자일 수 있다.
일 실시예에 따라 제1 회로 블록(410)은 PWM 블록일 수 있다. 제1 회로 블록(410)은, 소스 단자가 구동 전압(VDD) 단자에 연결되고 드레인 단자가 제2 트랜지스터(512)의 드레인 단자 및 제3 트랜지스터(513)의 소스 단자에 공통 연결되는 제1 트랜지스터(511), 소스 단자를 통해 데이터 신호(Sig_pwm[n])가 인가되고 드레인 단자가 제1 트랜지스터(511)의 드레인 단자 및 제3 트랜지스터(513)의 소스 단자에 연결된 제2 트랜지스터(512), 소스 단자가 제1 트랜지스터(511)의 드레인 단자 및 제2 트렌지스터(512)의 드레인 단자에 공통 연결되고 드레인 단자가 제4 트랜지스터(514)의 드레인 단자와 제5 트랜지스터(515)의 소스 단자에 공통 연결된 제3 트랜지스터(513), 제3 트랜지스터(513)의 게이트 단자와 드레인 단자 사이에 연결된 제4 트랜지스터(514), 일 단으로 제어 신호(Sweep[n])가 인가되고 타 단이 제6 트렌지스터(516)의 소스 단자와 제3 트랜지스터(513)의 게이트 단자와 공통 연결된 제1 캐패시터(517)을 포함할 수 있다.
일 실시예에 따라 제2 회로 블록(420)은 CCG 블록일 수 있다. 제2 회로 블록(420)은 소스 단자가 제9 트랜지스터(523)의 드레인 단자와 연결되고 드레인 단자가 발광 소자(430)과 연결된 제7 트랜지스터(521), 게이트 단자로 제어 신호(SCCG)가 인가되고 드레인 단자가 제5 트랜지스터(515)의 드레인 단자과 제7 트랜지스터(521)의 게이트 단자에 공통 연결된 제8 트랜지스처(522), 소스 단자가 구동 전압(VDD) 단자와 연결되고 드레인 단자가 제7 트랜지스터(521)의 소스 단자와 연결되는 제9 트랜지스터(523)를 포함할 수 있다.
한편, 이상에서는, 서브 픽셀의 구동 회로에 포함된 트랜지스터들(511, 512, 513, 514, 515, 516, 521, 522, 523)이 모두 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)으로 구현된 것을 예로들었다. 그러나, 실시예가 이에 한정되는 것은 아니며, 일 실시 예에 따르면, 포함된 트랜지스터들이 모두 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)으로 구성된 구동 회로도 상술한 구동 회로와 동일한 동작을 하도록 구현될 수 있다. 또는 일 실시 예에 따라, 포함된 트랜지스터들이 PMOSFET과 NMOSFET을 혼용하여 구성된 구동 회로도 상술한 구동 회로와 동일한 동작을 하도록 구현될 수 있다.
이때, NMOSFET으로 이루어진 구동 회로의 경우, 트랜지스터의 종류 차이로 인한 차이점(예를 들어, 소자들 간의 연결 관계 차이 및 인가되는 각종 신호의 극성 차이)을 제외하고는, 도 5의 구동 회로와 동일한 동작을 수행할 수 있다. 당업자라면 PMOSFET을 기준으로 전술한 설명을 통해 NMOSET으로 구현된 구동 회로의 동작을 용이하게 이해할 수 있으므로, 이에 대한 불필요한 중복 설명은 생략한다.
이하, 도 5 및 도 6을 참조하여 구동 회로(400)의 동작을 보다 자세히 설명한다. 도 6은 도 5의 구동 회로(400)에 인가되는 각종 신호를 시간에 따라 나타낸 도면일 수 있다. 일 실시예에 따라 도 6의 각종 신호들은 프로세서(예: 도 4의 프로세서(120))의 제어에 따라 디스플레이 구동 회로(예: 도 3 의 디스플레이 구동 회로(230))에 인가될 수 있다.
도 5 및 도 6을 참조하면, 하나의 서브 픽셀의 구동 회로(400)은 하나의 프레임을 디스플레이 하기 위해 제1 초기화 기간인 제1 기간(610), 제2 초기화 기간인 제2 기간(620), 보상 기간이자 데이터 전압 입력 기간인 제3 기간(630), 발광 기간인 제4 기간(640), 재 초기화 기간인 제5 기간(650), 재 발광 기간인 제6 기간(660)의 순으로 구동될 수 있다.
일 실시예에 따라 제1 기간(610)은 제7 트랜지스터(521)의 게이트 노드(A)를 초기화하는 기간일 수 있다. 제1 기간(610)에는 제어 신호(EM[n])가 하이 전압을 가질 수 있다. 따라서 제어 신호(EM[n])을 게이트 단자로 인가받는 제1 트랜지스터(511), 제5 트랜지스터(515) 및 제9 트랜지스터(523)은 오프(off)될 수 있고 구동 전압(VDD) 단자에서 제7 트랜지스터(521)로 흐르는 전류는 차단될 수 있다.
프로세서(120)는 제1 기간(610)에서 제7 트랜지스터(521)의 이전 프레임의 바이어스(bias) 조건에 의한 화질 열화를 개선하기 위하여 제어 신호(SCCG)를 로우 전압으로 하여 제8 트랜지스터(522)를 온(on)하고 제7 트랜지스터(521)에 일정시간 동안 바이어스(bias)를 인가 할 수 있다. 프로세서(120)는 제어 신호(SCCG)이 로우 전압을 갖는 시간을 조절하여 바이어스 인가 시간을 조절할 수 있다. 프로세서(120)은 제7 트랜지스터(521)에 바이어스를 인가함으로써 이전 프레임의 구동에 의해 발생할 수 있는 제7 트랜지스터(521)의 문턱 전압 쉬프트(shift) 편차를 감소시킬 수 있다.
프로세서(120)는 제1 기간(610) 동안 제어 신호(EM[n])을 하이 전압으로 유지하여 발광 경로를 차단한 상태에서 제어 신호(SCCG)를 로우 전압으로 유지하여 제8 트랜지스터(522)를 온(on) 함으로써 제7 트랜지스터(521)의 게이트 단자(A)를 초기화시키고 제7 트랜지스터(521)를 턴 온(turn-on)상태로 만들 수 있다. 제7 트랜지스터(521)의 게이트 단자(A)의 초기화 전압은 제어 신호(VINT)에 의해 결정될 수 있다.
제어 신호(EM[n])가 하이 전압을 유지하고 제어 신호(SCCG)가 로우 전압을 유지하는 동안에는 제7 트랜지스터(521)의 게이트 노드(A)은 초기화 상태를 유지할 수 있다. 일 실시예에 따라 제어 신호(EM[n])의 하이 전압 및 제어 신호(SCCG)의 로우 전압은 제1 기간(610), 제2 기간(620) 및 제3 기간(630)까지 유지될 수 있다.
일 실시예에 따라 제2 기간(620)은 제3 트랜지스터(513)의 게이트 단자(B)를 초기화하는 기간일 수 있다. 프로세서(120)는 제2 기간(620)에는 제어 신호(GI)를 로우(low) 전압으로 변경할 수 있다. 따라서 제어 신호(GI)을 게이트 단자로 인가받는 제6 트랜지스터(516)은 온(on)될 수 있고 제3 트랜지스터(513)의 게이트 전압(B)는 초기화되며, 제3 트랜지스터(513)은 온(on) 상태로 변경될 수 있다. 제3 트랜지스터(513)의 게이트 단자(B)의 초기화 전압은 제어 신호(VINT)에 의해 결정될 수 있다. 제2 기간(620) 동안 제어 신호(EM[n])가 하이 전압으로 유지되므로 구동 전압(VDD) 단자로부터 제3 트랜지스터(513)로의 전류 흐름은 제1 트랜지스터(511)에 의해 차단될 수 있다.
일 실시예에 따라 제3 기간(630)은 제3 트랜지스터(513)의 문턱 전압 보상 기간이자 데이터 전압을 입력하는 기간일 수 있다. 프로세서(120)는 제3 기간(630)에는 제어 신호(GW)를 로우 전압으로 변경할 수 있다. 따라서 제어 신호 (GW)를 게이트 단자로 인가받는 제2 트랜지스터(512)와 제4 트랜지스터(514)가 온(on) 상태로 변경될 수 있다. 일 실시예에 따라 제어 신호(GW)는 게이트 라인 별로 데이터 신호를 선택하기 위한 신호이므로 출력할 이미지에 따라 라인 별로 제어 신호(GW) 로우 전압 변경 여부가 상이할 수 있다.
이에 따라 발광 소자(430)의 발광 시간을 조절하는 계조 데이터를 포함하는 데이터 신호(Sig_pmw[n])는 제2 트랜지스터(512)의 소스 단자로 입력되어 제3 트랜지스터(513) 및 제4 트랜지스터(514)를 거쳐 제3 트랜지스터(513)의 게이트 단자(B)에 일단이 연결된 제1 캐패시터(517)에 저장될 수 있다. 제1 캐패시터(517)는 하나의 프레임 동안 제3 트랜지스터(513)의게이트 단자(B)의 전압을 저장할 수 있다. 데이터 신호(Sig_pmw[n])가 문턱 전압 산포(distribution) 보상 회로인 제2 트랜지스터(512), 제3 트랜지스터(513) 및 제4 트랜지스터(514)를 거치고 제3 트랜지스터(513)의 게이트 단자(B)에 저장됨으로써 제3 트랜지스터(513)의 문턱 전압 산포가 보상될 수 있다.
이때 데이터 신호(Sig_pwm[n])은 광확 보상으로 형성된 제7 트랜지스터(521)의 문턱 전압 산포 및 LED 휘도 산포를 보상한 보상값을 포함할 수 있다. 제2 회로 블록(420)의 출력 트랜지스터인 제7 트랜지스터(521)의 소자 특성에 대한 보상 값은 데이터 신호(Sig_pmw[n])에 반영되므로 디스플레이 패널의 데이터 라인마다 같은 데이터를 입력하더라도 보상 값에 따라 데이터 라인 마다 다른 전압 값이 입력될 수 있다.
일 실시예에 따라 제4 기간(640)은 발광 기간일 수 있다. 프로세서(120)는 제4 기간(640)에 제어 신호(EM)를 로우 전압으로 변경할 수 있고, 이에 따라 제1 트랜지스터(511), 제5 트랜지스터(515) 및 제9 트랜지스터(523)는 턴 온(turn-on)될 수 있다. 이에 따라 구동 전압(VDD)단자에서부터 제9 트랜지스터(523), 제7 트랜지스터(521), 발광 소자(430), 그라운드 전압(VSS) 단자로 전류가 흘러 발광 소자(430)를 발광시킬 수 있다. 일 실시예에 따라 제어 신호(EM)은 발광 경로를 온/오프하여 구동 회로(400)의 발광/비발광을 제어하는 역할을 할 수 있다.
제4 기간(640) 동안, 프로세서(120)는 기울기를 가지는 파형의 제어 신호(Sweep)를 제1 캐패시터(517)의 일단으로 입력할 수 있다. 제1 캐패시터(517)에 저장되어 있는 계조 데이터와 입력되는 제어 신호(Sweep)의 변화에 따라 제3 트랜지스터(513)의 게이트 단자(B)의 전압이 커플링되어 변경됨으로 제어 신호(Sweep)의 전위에 따라 제3 트랜지스터(513)이 점점 턴 온(turn-on) 상태로 변경될 수 있다.
제3 트랜지스터(513)가 턴 온 상태로 변경됨에 따라, 제3 트랜지스터(513)을 통하여 흐르는 전류가 점점 많아져 제7 트랜지스터(521)의 게이트 단자(A)가 로우 전압에서 하이 전압으로 변경될 수 있다. 이에 따라 일정 시간이 지나면 온(on)상태의 제7 트랜지스터(521)가 오프(off) 상태로 변경될 수 있고, 제7 트랜지스터(521)가 오프 상태가 되면 발광 소자(430)의 발광이 중지될 수 있다.
즉, 제3 트랜지스터(513)의 게이트 단자(B)에 저장되는 데이터 신호(Sig_pmw[n])에 따라 제7 트랜지스터(521)가 오프 상태로 전환되는 시간을 조절할 수 있고, 제7 트랜지스터(521)에 전류가 흐르는 시간(펄스 폭)을 조절함에 따라 계조를 조절하는 PWM 구동을 할 수 있다.
일 실시예에 따라 제5 기간(650)은 제7 트랜지스터(521)의 재초기화 기간일 수 있다. 프로세서(120)는 제5 기간(650) 동안 제어 신호(EM)과 제어 신호(Sweep)를 하이 전압으로 변경하여 제1 트랜스터(511), 제3 트랜지스터(513), 제5 트랜지스터(515) 및 제9 트랜지스터(523)을 오프 상태로 변경할 수 있다. 또한 프로세서(120)는 제5 기간(650) 동안 제어 신호(SCCG)를 로우 전압으로 변경하여 제8 트랜지스터(522)를 턴 온 상태로 변경하고 제7 트랜지스터(521)를 재초기화하여 제7 트랜지스터(521)도 턴 온 상태로 변경할 수 있다.
일 실시예에 따라 제6 기간(660)은 발광 소자(430)의 재발광 기간일 수 있다. 프로세서(120)는 제어 신호(SCCG)는 하이 전압으로 변경하여 제8 트랜지스터(522)는 오프 상태로 변경할 수 있고, 제어 신호(EM)를 로우 전압으로 변경하여 제1 트랜지스터(511), 제5 트랜지스터(515) 및 제9 트랜지스터(523)을 턴 온(turn-on)하여 발광 소자(430)을 발광시킬 수 있다.
프로세서(120)는 제6 기간(660) 동안 제어(Sweep) 신호를 하이 전압에서 로우 전압으로 다시 한번 변경함으로써 제3 트랜지스터(513)를 온 상태로 변경할 수 있고, 제1 캐패시터(517)에 저장되어 있는 계조 데이터 전압을 이용하여 온 상태의 제7 트랜지스터(521)를 오프 상태로 변경함으로써 제7 트랜지스터(521)에 전류가 흐르는 시간을 다시 한번 제어할 수 있다.
프로세서(120)는 하나의 프레임 동안 제7 트랜지스터(521)의 초기화 및 PWM 구동을 반복함으로써 듀티(duty) 구동을 할 수 있다. 도 6에서는 하나의 프레임 당 제7 트랜지스터(521)를 두 번 초기화하는 것으로 도시하였으나 실시예에 따라 3번 이상 초기화할 수 있으며, 다양한 듀티 사이클(duty cycle)로 구동할 수 있다.
본 개시의 일 실시예에 따른 화소 회로 구조는 CCG 회로 블록의 출력 트랜지스터(예: 도 5의 제7 트랜지스터(521))에 바이어스를 인가하는 별도의 트랜지스터(예: 도 5의 제8 트랜지스터(522)) 및 SCCG 배선을 포함함으로써, CCG 회로 블록의 출력 트랜지스터를 1 프레임 당 2회 이상 초기화할 수 있고, 한번의 계조 데이터 입력으로 캐패시터에 저장되어 있는 계조 데이터를 이용하여 1 프레임 안에서 발광, 비발광을 여러 번 반복하는 듀티 구동을 제공할 수 있다. 또한 별도의 트랜지스터 및 SCCG 배선으로 제어 신호(SCCG)의 로우 전압 인가 시간을 조절하여 CCG 회로 블록의 출력 트랜지스터의 바이어스 인가 시간을 조절할 수 있으며, 히스테리시스(hysteresis)에 의한 화질 열화를 개선할 수 있다.
본 개시의 일 실시예에 따른 화소 회로 구조는 CCG 회로 블록의 출력 트랜지스터(예: 도 5의 제7 트랜지스터(521))가 내부 보상 회로를 갖지 않으며, 디스플레이 동작시, 디스플레이 구동 회로의 내부 메모리 또는 외부 메모리에 저장된 CCG 회로 블록의 출력 트랜지스터의 특성 산포 보상 데이터를 기반으로 디스플레이 구동 회로 또는 프로세서가 연산을 통하여 데이터 신호(Sig_pwm)에 보상 값을 반영하여 인가할 수 있다. 이에 따라 화소 회로 구조가 간소화되었으며, 고해상도 디스플레이 및/또는 중소형 디스플레이에 적용 가능한 화소 회로 구조를 제공할 수 있다.
이하, 도 7 및 도 8을 참조하여, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀의 구성 및 구동에 대하여 자세히 설명한다.
도 7는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다. 도 8은 일 실시예에 따른 전자 장치가 도 7의 회로를 구동하기 위한 각종 신호를 시간에 따라 나타낸 도면이다. 앞서 설명한 실시예와 동일한 구성은 동일한 참조 번호로 참조될 수 있으며, 이에 대한 설명은 생략될 수 있다.
먼저 도 7을 참조하여 하나의 서브 픽셀을 구성하는 소자들 및 그 소자들의 연결 관계에 대하여 설명한다. 도 7를 참조하면, 하나의 서브 픽셀은 제1 회로 블록(410), 제2 회로 블록(710) 및 발광 소자(430)로 구성될 수 있으며, 제1 회로 블록(410) 및 발광 소자(430)에 대한 설명은 도 5의 실시예와 동일할 수 있다. 이하에서는 도 5의 일 실시예에 따른 회로 구조와 차이가 있는 제2 회로 블록(710)을 중심으로 설명한다.
제2 회로 블록(710)은 CCG 회로 블록일 수 있다. 제2 회로 블록(710)이 출력 트랜지스터인 제7 트랜지스터(711)와, 제7 트랜지스터(711)의 게이트 단자에 연결된 제8 트랜지스터(712), 제7 트랜지스터(711)의 소스 단자에 연결된 제9 트랜지스터(713)을 포함하는 것은 도 5의 실시예와 동일하나, 제8 트랜지스터(712)의 소스 단자는 도 5의 실시예와 달리 제어 신호(VINT) 입력 단자가 아닌 보상 신호(Sig_ccg[n])를 입력하는 별도의 입력 단자와 연결될 수 있다. 일 실시예에 따라 보상 신호(Sig_ccg[n])를 입력하는 배선(미도시)은 데이터 라인과 같이 세로 방향으로 형성될 수 있다.
이하, 도 7 및 도 8을 참조하여 구동 회로(400)의 동작을 보다 자세히 설명한다. 도 8은 도 7의 구동 회로(400)에 인가되는 각종 신호를 시간에 따라 나타낸 도면일 수 있다. 일 실시예에 따라 도 8의 각종 신호들은 프로세서(예: 도 4의 프로세서(120))의 제어에 따라 디스플레이 구동 회로(예: 도 3 의 디스플레이 구동 회로(230))에 의해 구동 회로(400)에 인가될 수 있다.
도 8의 제1 초기화 기간인 제1 기간(610), 제2 초기화 기간인 제2 기간(620), 데이터 전압 입력 기간인 제3 기간(630), 발광 기간인 제4 기간(640), 재 초기화 기간인 제5 기간(650), 재 발광 기간인 제6 기간(660)에 대한 설명은 도 6을 참조하여 설명한 실시예와 동일할 수 있다. 다만, 도 8의 실시예에서는 발광 기간(640) 및 재 발광 기간(660)의 전에 제7 트랜지스터(711)의 소자 특성을 보상하는 보상 기간(670, 680)이 추가될 수 있다.
일 실시예에 따르면, 보상 기간(670, 680)에 프로세서(120)는 제8 트랜지스터(712)의 소스 단자로 보상 신호(Sig_ccg[n])를 입력할 수 있다. 전자 장치(101)는 디스플레이 구동 회로(230)의 내부 메모리 또는 외부 메모리에 제7 트랜지스터(711)의 특성 산포에 대한 보상 데이터를 저장하고 있을 수 있다. 프로세서(120)는 보상 기간(670, 680)에 메모리에 저장된 데이터를 기반으로 제7 트랜지스터(711)의 특성 산포에 대한 보상 값을 반영한 보상 신호(Sig_ccg[n])를 제8 트랜지스터(712)의 소스 단자로 입력할 수 있다.
보상 기간(670, 680)에 제어 신호(SCCG)는 로우 전압 상태이므로 제8 트랜지스터(712)는 온(on) 상태이고, 보상 신호(Sig_ccg[n])는 제8 트랜지스터(712)를 통하여 제7 트랜지스터(711)의 게이트 단자로 입력될 수 있다. 보상 기간(670, 680)에 제7 트랜지스터(711)의 보상 값을 반영하는 경우, 데이터 신호(Sig_pwm)은 제7 트랜지스터(711)의 보상 값을 반영하지 않을 수 있다.
본 개시의 일 실시예에 따른 디스플레이 화소 회로는 CCG회로 블록의 출력 트랜지스터인 제7 트랜터스터(711)의 소자 특성을 보상할 수 있는 별도의 보상 신호(Sig_ccg)의 입력 배선을 추가하여 발광시 마다 제7 트랜터스터(711)의 게이트 단자에 보상 값을 반영할 수 있는 구조를 가지며, 이에 따라 보상 값 반영을 고도화할 수 있고, 파장 쉬프트(wavelength shift) 문제를 개선할 수 있다. 또한, 프로세서(120)는 보상 신호(Sig_ccg) 배선을 통하여 각 픽셀 별로 다른 전압을 인가할 수 있고, 보상 신호(Sig_ccg)의 전압을 조절함으로써 각 픽셀 별로 제7 트랜지스터(711)에 흐르는 전류의 펄스 크기(높낮이)를 조절할 수 있다.
이하, 도 9 및 도 10을 참조하여, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀의 구성 및 구동에 대하여 자세히 설명한다.
도 9는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다. 도 10은 일 실시예에 따른 전자 장치의 디스플레이 화소 회로 구조에 따른 발광 시간 차이를 나타낸 도면이다. 앞서 설명한 실시예와 동일한 구성은 동일한 참조 번호로 참조될 수 있으며, 이에 대한 설명은 생략될 수 있다.
먼저 도 9를 참조하여 하나의 서브 픽셀을 구성하는 소자들 및 그 소자들의 연결 관계에 대하여 설명한다. 도 9를 참조하면, 하나의 서브 픽셀은 제1 회로 블록(410), 제2 회로 블록(910) 및 발광 소자(430)로 구성될 수 있으며, 제1 회로 블록(410) 및 발광 소자(430)에 대한 설명은 도 5의 실시예와 동일할 수 있다. 이하에서는 도 5의 일 실시예에 따른 회로 구조와 차이가 있는 제2 회로 블록(910)을 중심으로 설명한다.
제2 회로 블록(910)은 CCG 회로 블록일 수 있다. 앞서 도 5 및 도 7을 참조하여 설명한 화소 회로 구조에서 CCG 회로 블록의 출력 트랜지스터는 모두 PMOSFET이었다. 반면에 도 9의 디스플레이 화소 회로 구조에서 제2 회로 블록(910)이 출력 트랜지스터인 제7 트랜지스터(911)는 NMOSFET일 수 있다.
제2 회로 블록(910)이 제7 트랜지스터(911)의 게이트 단자에 연결된 제8 트랜지스터(912), 제7 트랜지스터(911)의 소스 단자에 연결된 제9 트랜지스터(913)을 포함하는 것은 도 5의 실시예와 동일하나, 제8 트랜지스터(912)의 소스 단자는 도 5의 실시예와 달리 제어 신호(VINT) 입력 단자가 아닌 데이터 신호(Sig_pwm)의 입력 단자와 연결될 수 있다. 또한, 발광 소자(430)은 제7 트랜지스터(911)의 드레인 단자가 아닌 제9 트랜지스터(913)의 소스 단자와 연결되어 있을 수 있다.
이하, 도 5, 도 9 및 도 10을 참조하여 구동 회로(400)의 동작을 보다 자세히 설명한다. 도 10에서 제1 도면(1010)은 CCG 블록의 츨력 트랜지스터가 PMOSFET인 도 5의 회로 구조일 때의 각종 입력 신호 및 발광 소자의 발광 시간을 나타낸 도면일 수 있다. 도 10에서 제2 도면(1020)은 CCG 블록의 츨력 트랜지스터가 NMOSFET인 도 9의 회로 구조일 때의 각종 입력 신호 및 발광 소자의 발광 시간을 나타낸 도면일 수 있다. 이하, CCG 블록의 츨력 트랜지스터의 타입에 따른 차이점을 중심으로 설명한다.
도 5 및 도 10의 제1 도면(1010)을 참조하면, 제8 트랜지스터(522)의 소스 단자가 제어 신호(VINT)의 입력 단자와 연결되어 있으므로, 제어 신호(SCCG[n])이 로우 전압으로 변경되어 제8 트랜지스터(522)가 온(on)상태로 되면, 제7 트랜지스터(521)의 게이트 단자로 로우 전압이 인가되어 제7 트랜지스터(521)가 온(on) 상태로 변경될 수 있다.
따라서 제어 신호(EM[n])이 로우 전압으로 변경되어 제1 트랜지스터(511), 제5 트랜지스터(515) 및 제9 트랜지스터(523)이 온(on)상태가 되고 발광 경로가 형성되면 발광 소자(430)이 발광할 수 있다.
제어 신호(Sweep)의 전위 변화에 따라 제3 트랜지스터(513)의 게이트 단자(B)의 전압이 커플링되어 제3 트랜지스터(513)이 점점 턴 온(turn-on) 상태로 변경될 수 있고, 제3 트랜지스터(513)가 턴 온 상태로 변경됨에 따라 제7 트랜지스터(521)의 게이트 단자(A)가 로우 전압에서 하이 전압으로 변경되어 온(on)상태의 제7 트랜지스터(521)가 오프(off) 상태로 변경될 수 있다.
발광 소자(430)은 제7 트랜지스터(521)가 오프 상태로 변경되기 전까지 발광을 유지할 수 있고, 제7 트랜지스터(521)가 오프 상태로 변경되면 발광이 중지될 수 있다.
도 9 및 도 10의 제2 도면(1020)을 참조하면, 제7 트랜지스터(911)는 턴 오프(turn-off) 전압으로 초기화될 수 있다. 따라서 제어 신호(EM[n])이 로우 전압으로 변경되어 제1 트랜지스터(511), 제5 트랜지스터(515) 및 제9 트랜지스터(913)이 온(on)상태가 되어도 처음에는 제7 트랜지스터(911)가 오프 상태이므로 발광 소자(430)는 발광하지 않을 수 있다. 그러나 제어 신호(Sweep)의 전위 변화에 따라 제3 트랜지스터(513)의 게이트 단자(B)의 전압이 커플링되어 제3 트랜지스터(513)이 점점 턴 온(turn-on) 상태로 변경되면 오프 상태의 제7 트랜지스터(911)가 온 상태로 변경될 수 있다.
발광 소자(430)은 제7 트랜지스터(911)가 온 상태로 변경되면 발광을 시작할 수 있고, 제어 신호(EM[n])가 하이 전압으로 변경되고 제7 트랜지스터(911)의 재 초기화 기간이 시작됨에 따라 발광이 중지될 수 있다.
PMOFET의 출력 트랜지스터는 온(on)상태로 초기화하고 제어 신호(Sweep)의 전위 변경에 따라 오프(off) 상태로 점차 변경되므로 블랙과 저계조 표현에 어려움이 있을 수 있다. 반면에 CCG 회로 블록의 출력 트랜지스터를 NMOSFET으로 구성하면 출력 트랜지스터를 오프(off) 상태로 초기화하고 제어 신호(Sweep)의 전위 변경에 따라 온(on) 상태로 점차 변경되므로 저계조 및 저휘도 구현에 유리할 수 있다.
본 개시의 일 실시예에 따른 전자 장치에 있어서, 제1 회로 블록, 제2 회로 블록 및 상기 제1 회로 블록과 상기 제2 회로 블록으로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 발광 소자를 포함하는 서브 픽셀, 상기 서브 픽셀을 포함하는 복수의 픽셀을 포함하는 디스플레이 패널, 상기 디스플레이 패널에 전기적으로 연결된 디스플레이 구동 회로, 및 상기 디스플레이 구동 회로에 전기적으로 연결된 프로세서를 포함하며, 상기 디스플레이 구동 회로는: 하나의 프레임(frame)에 대한 계조 데이터를 상기 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며, 상기 제1 출력 트랜지스터가 상기 제어 신호를 입력 받음에 따라 상기 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고, 상기 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 발광 소자의 발광 시간을 제어하며, 상기 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 상기 제2 게이트 단자에 상기 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 상기 제2 게이트 단자를 2회 이상 초기화하도록 제어할 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 하나의 프레임에 대한 상기 계조 데이터를 기반으로 상기 하나의 프레임 동안 상기 발광 소자를 2회 이상 발광하도록 제어할 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 제2 초기화 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 제2 출력 트랜지스터의 바이어스(bias) 인가 시간을 제어할 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 계조 데이터에 상기 제2 출력 트랜지스터의 소자 특성에 대한 보상 값을 반영할 수 있다.
본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터의 상기 소자 특성에 대한 정보는 상기 전자 장치의 메모리에 저장되어 있을 수 있다.
본 개시의 일 실시예에 따르면, 상기 하나의 프레임에서 상기 제1 출력 트랜지스터의 초기화 기간과 상기 제2 출력 트랜지스터의 초기화 기간은 동일하지 않을 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 제2 초기화 트랜지스터의 게이트 단자에 입력하는 제2 초기화 신호와 별도로 상기 제1 출력 트랜지스터를 초기화하는 제1 초기화 트랜지스터의 게이트 단자에 제1 초기화 신호를 입력할 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자와 드레인 단자 사이에 연결된 보상 트랜지스터를 이용하여 상기 제1 출력 트랜지스터의 소자 특성을 보상할 수 있다.
본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터는 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)이며, 상기 디스플레이 구동 회로는, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 온(on)상태로 초기화할 수 있다.
본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터는 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)이며, 상기 디스플레이 구동 회로는, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 오프(off)상태로 초기화할 수 있다.
본 개시의 일 실시예에 따른 디스플레이를 포함하는 전자 장치의 디스플레이 구동 방법은, 상기 전자 장치의 디스플레이 구동 회로를 통하여, 하나의 프레임(frame)에 대한 계조 데이터를 상기 디스플레이의 서브 픽셀에 포함된 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며, 상기 제1 출력 트랜지스터가 상기 제어 신호를 입력 받음에 따라 상기 서브 픽셀에 포함된 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고, 상기 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 서브 픽셀에 포함된 발광 소자의 발광 시간을 제어하며, 상기 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 상기 제2 게이트 단자에 상기 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 상기 제2 게이트 단자를 2회 이상 초기화하도록 제어할 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로를 통하여, 상기 하나의 프레임에 대한 상기 계조 데이터를 기반으로 상기 하나의 프레임 동안 상기 발광 소자를 2회 이상 발광하도록 제어할 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로를 통하여, 상기 제2 초기화 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 제2 출력 트랜지스터의 바이어스(bias) 인가 시간을 제어할 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로흫 통하여, 상기 계조 데이터에 상기 제2 출력 트랜지스터의 소자 특성에 대한 보상 값을 반영할 수 있다.
본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터의 상기 소자 특성에 대한 정보는 상기 전자 장치의 메모리에 저장되어 있을 수 있다.
본 개시의 일 실시예에 따르면, 상기 하나의 프레임에서 상기 제1 출력 트랜지스터의 초기화 기간과 상기 제2 출력 트랜지스터의 초기화 기간은 동일하지 않을 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로를 통하여, 상기 제2 초기화 트랜지스터의 게이트 단자에 입력하는 제2 초기화 신호와 별도로 상기 제1 출력 트랜지스터를 초기화하는 제1 초기화 트랜지스터의 게이트 단자에 제1 초기화 신호를 입력할 수 있다.
본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로를 통하여, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자와 드레인 단자 사이에 연결된 보상 트랜지스터를 이용하여 상기 제1 출력 트랜지스터의 소자 특성을 보상할 수 있다.
본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터는 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)이며, 상기 디스플레이 구동 회로를 통하여, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 온(on)상태로 초기화할 수 있다.
본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터는 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)이며, 상기 디스플레이 구동 회로를 통하여, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 오프(off)상태로 초기화할 수 있다.

Claims (15)

  1. 전자 장치에 있어서,
    제1 회로 블록, 제2 회로 블록 및 상기 제1 회로 블록과 상기 제2 회로 블록으로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 발광 소자를 포함하는 서브 픽셀;
    상기 서브 픽셀을 포함하는 복수의 픽셀을 포함하는 디스플레이 패널;
    상기 디스플레이 패널에 전기적으로 연결된 디스플레이 구동 회로; 및
    상기 디스플레이 구동 회로에 전기적으로 연결된 프로세서;를 포함하며,
    상기 디스플레이 구동 회로는:
    하나의 프레임(frame)에 대한 계조 데이터를 상기 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고,
    상기 제1 출력 트랜지스터의 상기 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며,
    상기 제1 출력 트랜지스터가 상기 제어 신호를 입력 받음에 따라 상기 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고,
    상기 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 발광 소자의 발광 시간을 제어하며,
    상기 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 상기 제2 게이트 단자에 상기 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 상기 제2 게이트 단자를 2회 이상 초기화하도록 제어하는, 전자 장치.
  2. 청구항 1에 있어서,
    상기 디스플레이 구동 회로는, 상기 하나의 프레임에 대한 상기 계조 데이터를 기반으로 상기 하나의 프레임 동안 상기 발광 소자를 2회 이상 발광하도록 제어하는, 전자 장치.
  3. 청구항 1에 있어서,
    상기 디스플레이 구동 회로는, 상기 제2 초기화 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 제2 출력 트랜지스터의 바이어스(bias) 인가 시간을 제어하는, 전자 장치.
  4. 청구항 1에 있어서,
    상기 디스플레이 구동 회로는, 상기 계조 데이터에 상기 제2 출력 트랜지스터의 소자 특성에 대한 보상 값을 반영하는, 전자 장치.
  5. 청구항 4에 있어서,
    상기 제2 출력 트랜지스터의 상기 소자 특성에 대한 정보는 상기 전자 장치의 메모리에 저장되어 있는, 전자 장치.
  6. 청구항 1에 있어서,
    상기 하나의 프레임에서 상기 제1 출력 트랜지스터의 초기화 기간과 상기 제2 출력 트랜지스터의 초기화 기간은 동일하지 않은, 전자 장치.
  7. 청구항 1에 있어서,
    상기 디스플레이 구동 회로는, 상기 제2 초기화 트랜지스터의 게이트 단자에 입력하는 제2 초기화 신호와 별도로 상기 제1 출력 트랜지스터를 초기화하는 제1 초기화 트랜지스터의 게이트 단자에 제1 초기화 신호를 입력하는, 전자 장치.
  8. 청구항 1에 있어서,
    상기 디스플레이 구동 회로는, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자와 드레인 단자 사이에 연결된 보상 트랜지스터를 이용하여 상기 제1 출력 트랜지스터의 소자 특성을 보상하는, 전자 장치.
  9. 청구항 1에 있어서,
    상기 제2 출력 트랜지스터는 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)이며,
    상기 디스플레이 구동 회로는, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 온(on)상태로 초기화하는, 전자 장치.
  10. 청구항 1에 있어서,
    상기 제2 출력 트랜지스터는 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)이며,
    상기 디스플레이 구동 회로는, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 오프(off)상태로 초기화하는, 전자 장치.
  11. 디스플레이를 포함하는 전자 장치의 디스플레이 구동 방법에 있어서,
    상기 전자 장치의 디스플레이 구동 회로를 통하여, 하나의 프레임(frame)에 대한 계조 데이터를 상기 디스플레이의 서브 픽셀에 포함된 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고,
    상기 제1 출력 트랜지스터의 상기 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며,
    상기 제1 출력 트랜지스터가 상기 제어 신호를 입력 받음에 따라 상기 서브 픽셀에 포함된 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고,
    상기 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 서브 픽셀에 포함된 발광 소자의 발광 시간을 제어하며,
    상기 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 상기 제2 게이트 단자에 상기 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 상기 제2 게이트 단자를 2회 이상 초기화하도록 제어하는, 디스플레이 구동 방법.
  12. 청구항 11에 있어서,
    상기 디스플레이 구동 회로를 통하여, 상기 하나의 프레임에 대한 상기 계조 데이터를 기반으로 상기 하나의 프레임 동안 상기 발광 소자를 2회 이상 발광하도록 제어하는, 디스플레이 구동 방법.
  13. 청구항 11에 있어서,
    상기 디스플레이 구동 회로를 통하여, 상기 제2 초기화 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 제2 출력 트랜지스터의 바이어스(bias) 인가 시간을 제어하는, 디스플레이 구동 방법.
  14. 청구항 11에 있어서,
    상기 디스플레이 구동 회로흫 통하여, 상기 계조 데이터에 상기 제2 출력 트랜지스터의 소자 특성에 대한 보상 값을 반영하는, 디스플레이 구동 방법.
  15. 청구항 14에 있어서,
    상기 제2 출력 트랜지스터의 상기 소자 특성에 대한 정보는 상기 전자 장치의 메모리에 저장되어 있는, 디스플레이 구동 방법.
PCT/KR2022/005366 2021-04-23 2022-04-13 디스플레이를 포함하는 전자 장치 및 그의 동작 방법 Ceased WO2022225253A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP22791953.7A EP4310824A4 (en) 2021-04-23 2022-04-13 ELECTRONIC DEVICE WITH DISPLAY AND OPERATING METHOD THEREFOR

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210053216A KR102873024B1 (ko) 2021-04-23 2021-04-23 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
KR10-2021-0053216 2021-04-23

Publications (1)

Publication Number Publication Date
WO2022225253A1 true WO2022225253A1 (ko) 2022-10-27

Family

ID=83722519

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/005366 Ceased WO2022225253A1 (ko) 2021-04-23 2022-04-13 디스플레이를 포함하는 전자 장치 및 그의 동작 방법

Country Status (3)

Country Link
EP (1) EP4310824A4 (ko)
KR (1) KR102873024B1 (ko)
WO (1) WO2022225253A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12531009B2 (en) * 2023-01-25 2026-01-20 Lg Display Co., Ltd. Display apparatus and method for driving the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20250036316A (ko) 2023-09-06 2025-03-14 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
KR20250150721A (ko) 2024-04-11 2025-10-21 삼성디스플레이 주식회사 표시 장치
KR20260011276A (ko) 2024-07-15 2026-01-23 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150002558A1 (en) * 2013-07-01 2015-01-01 Samsung Display Co., Ltd. Light-emitting display apparatus and driving method thereof
KR20170035058A (ko) * 2015-09-22 2017-03-30 엘지디스플레이 주식회사 곡률 가변형 유기발광다이오드 표시장치와 그 구동방법
KR20200038735A (ko) * 2018-10-04 2020-04-14 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR20200085249A (ko) * 2018-11-13 2020-07-14 주식회사 사피엔반도체 화소 및 이를 포함하는 표시장치
KR20200144050A (ko) * 2019-06-17 2020-12-28 삼성전자주식회사 디스플레이 모듈 및 이의 구동 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246320A (ja) * 2003-01-20 2004-09-02 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
JP2013076812A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
EP3754639B1 (en) * 2019-06-17 2023-09-27 Samsung Electronics Co., Ltd. Display module and driving method thereof
WO2021137663A1 (en) * 2020-01-03 2021-07-08 Samsung Electronics Co., Ltd. Display module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150002558A1 (en) * 2013-07-01 2015-01-01 Samsung Display Co., Ltd. Light-emitting display apparatus and driving method thereof
KR20170035058A (ko) * 2015-09-22 2017-03-30 엘지디스플레이 주식회사 곡률 가변형 유기발광다이오드 표시장치와 그 구동방법
KR20200038735A (ko) * 2018-10-04 2020-04-14 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR20200085249A (ko) * 2018-11-13 2020-07-14 주식회사 사피엔반도체 화소 및 이를 포함하는 표시장치
KR20200144050A (ko) * 2019-06-17 2020-12-28 삼성전자주식회사 디스플레이 모듈 및 이의 구동 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4310824A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12531009B2 (en) * 2023-01-25 2026-01-20 Lg Display Co., Ltd. Display apparatus and method for driving the same

Also Published As

Publication number Publication date
KR102873024B1 (ko) 2025-10-17
EP4310824A4 (en) 2024-06-26
KR20220146220A (ko) 2022-11-01
EP4310824A1 (en) 2024-01-24

Similar Documents

Publication Publication Date Title
WO2019226027A1 (en) Display device including scan driver for driving display panel in which empty area enclosed by display area is formed
WO2022158887A1 (ko) 디스플레이의 복수의 표시 영역들을 서로 다른 구동 주파수로 구동하는 전자 장치
WO2019199139A1 (ko) 표시 영역에 의해 둘러싸인 홀 영역을 우회하는 복수의 배선들을 포함하는 디스플레이 및 이를 포함하는 전자 장치
KR102873024B1 (ko) 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
WO2021149922A1 (ko) 디스플레이를 포함하는 전자 장치 및 상기 디스플레이를 구동하는 방법
WO2022231156A1 (ko) 유기 발광 디스플레이 장치를 포함하는 전자 장치
WO2022169092A1 (ko) 전자 장치 및 그 제어 방법
WO2022124734A1 (ko) 플렉서블 디스플레이를 포함하는 전자 장치, 그 동작 방법 및 저장 매체
WO2023033365A1 (ko) 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
WO2022255789A1 (ko) 터치스크린을 포함하는 전자 장치와 이의 동작 방법
WO2021066517A1 (ko) 센서의 발광으로 인한 누설 전류에 따른 화소의 구동 변화를 보상하는 방법 및 그 방법을 적용한 전자 장치
WO2024076031A1 (ko) 클럭 레이트를 제어하는 디스플레이 구동 회로를 포함하는 전자 장치
WO2022149908A1 (ko) 전자 장치 및 전자 장치에서 디스플레이 동작 제어 방법
WO2019143207A1 (ko) 누설 전류를 감소시키기 위한 디스플레이 및 전자 장치
WO2022154259A1 (ko) 디스플레이 패널 및 디스플레이 장치
WO2024071932A1 (ko) 디스플레이 구동 회로로의 송신을 위한 전자 장치 및 방법
WO2023027357A1 (ko) 전자 장치 및 그 제어 방법
WO2022186574A1 (ko) 센서 모듈의 성능을 향상 시킬 수 있는 전자 장치 및 방법
WO2021251655A1 (ko) 전자 장치 및 전자 장치에서 디스플레이 구동 신호 기반의 동기화 방법
WO2022030998A1 (ko) 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
WO2024154920A1 (ko) 표시 상태를 변경하는 전자 장치 및 방법
WO2024096317A1 (ko) 디스플레이에게 전력을 제공하기 위한 전자 장치
WO2022158798A1 (ko) 디스플레이를 다중 구동 주파수로 구동하는 방법 및 이를 수행하는 전자 장치
WO2024029686A1 (ko) 재생율을 변경하는 전자 장치 및 방법
KR20230158375A (ko) 전자 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22791953

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2022791953

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022791953

Country of ref document: EP

Effective date: 20231017

NENP Non-entry into the national phase

Ref country code: DE