WO2022241994A1 - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
WO2022241994A1
WO2022241994A1 PCT/CN2021/120125 CN2021120125W WO2022241994A1 WO 2022241994 A1 WO2022241994 A1 WO 2022241994A1 CN 2021120125 W CN2021120125 W CN 2021120125W WO 2022241994 A1 WO2022241994 A1 WO 2022241994A1
Authority
WO
WIPO (PCT)
Prior art keywords
mask layer
mask
layer
forming
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2021/120125
Other languages
English (en)
French (fr)
Inventor
卢经文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to EP21940441.5A priority Critical patent/EP4220699B1/en
Priority to US17/648,558 priority patent/US11417533B1/en
Publication of WO2022241994A1 publication Critical patent/WO2022241994A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Definitions

  • the present disclosure relates to, but is not limited to, a method of fabricating a semiconductor structure.
  • DRAM Dynamic Random Access Memory
  • DRAM Dynamic Random Access Memory
  • DRAM generally includes structures such as a substrate, word lines, and active regions.
  • the active region is usually formed by self-aligned double patterning (SADP).
  • SADP self-aligned double patterning
  • An embodiment of the present disclosure provides a method for manufacturing a semiconductor structure, and the method for manufacturing the semiconductor structure includes:
  • a plurality of mutually separated first mask layers and a plurality of mutually separated second mask layers are formed on the substrate, the first mask layers extend along a first direction, and the second mask layers extend along a first direction. Two directions extend, and the first direction is different from the second direction, the first mask layer and the second mask layer are intersected, and each of the second mask layers spans a plurality of the The first mask layer;
  • first sub-mask layer etching the substrate by using a first etching process to form active regions separated from each other;
  • the active region and the isolation structure are etched using the second mask layer as a mask to form word line trenches.
  • the second mask layer spans multiple first mask layers, so that the second mask layer can support and fix the first mask layer , so as to avoid problems such as displacement or inclination of the first sub-mask layer.
  • the second mask layer can also fix and support the active region through the first sub-mask layer, thereby preventing the active region from deflection or collapse.
  • the active region and the isolation structure are etched using the second mask layer as a mask to form word line trenches; The mask layer, in this way, can simplify the production process.
  • 1-2 are structural schematic diagrams corresponding to each step in a manufacturing method of a semiconductor structure
  • 3-25 are structural schematic diagrams corresponding to each step in a method for manufacturing a semiconductor structure according to an exemplary embodiment
  • 26-31 are structural schematic diagrams corresponding to each step in a method for manufacturing a semiconductor structure according to an exemplary embodiment.
  • DRAM Dynamic Random Access Memory
  • DRAM Dynamic Random Access Memory
  • the active region is usually formed by self-aligned double patterning (SADP).
  • SADP self-aligned double patterning
  • the active region is prone to tilt or collapse, which causes structural failure and reduces the yield of the semiconductor structure. Therefore, the yield rate of the semiconductor structure needs to be further improved.
  • 1-2 are structural diagrams corresponding to each step in a manufacturing method of a semiconductor structure. Referring to FIG. 1 , a substrate 30 is provided, and a strip-shaped first mask layer 31 is formed on the substrate 30 . Referring to FIG. 2, the first mask layer 31 (refer to FIG.
  • the substrate 30 is etched using the first sub-mask layer 311 as a mask to form an active region.
  • An embodiment of the present disclosure provides a method for manufacturing a semiconductor structure, including: forming a plurality of mutually separated first mask layers and a plurality of mutually separated second mask layers on a substrate, the first mask layer and the second mask The layers are intersected, and each second mask layer straddles multiple first mask layers; the first mask layer is truncated to form a plurality of mutually separated first sub-mask layers; because the second mask The layer spans multiple first mask layers, so the second mask layer can support and fix the first mask layer, thereby avoiding problems such as displacement or inclination of the first sub-mask layer.
  • the first sub-mask layer as a mask, etch the substrate to form active regions separated from each other; since the second mask layer can fix and support the first sub-mask layer, the etched In the process of etching the active area, the first sub-mask layer will not collapse or shift; in addition, because the first sub-mask layer is in contact with the active area, the second mask layer can pass through the first sub-mask
  • the film layer also plays a role of fixing and supporting the active area, so as to prevent the active area from shifting or collapsing.
  • the active region and the isolation structure are etched using the second mask layer as a mask to form word line trenches; that is, the second mask layer also serves as a mask for forming word line trenches
  • the film layer in this way, can simplify the production process.
  • FIGS. 3-25 are structural schematic diagrams corresponding to each step in the manufacturing method of the semiconductor structure. It will be described below in conjunction with the accompanying drawings.
  • a substrate 10 is provided, and a plurality of mutually separated first mask layers 11 and a plurality of mutually separated second mask layers 12 are formed on the substrate 10, and the first mask layer 11 is formed along a first direction.
  • X extends
  • the second mask layer 12 extends along the second direction Y
  • the first direction X is different from the second direction Y
  • the first mask layer 11 and the second mask layer 12 are intersected, and each second mask layer Layer 12 spans across the plurality of first mask layers 11 .
  • the material of the substrate 10 may be a semiconductor, and the material type of the substrate 10 may be an elemental semiconductor material or a crystalline inorganic compound semiconductor material.
  • the elemental semiconductor material may be silicon or germanium; the crystalline inorganic compound semiconductor material may be silicon germanium, gallium arsenide, or gallium indium.
  • the included angle between the first direction X and the second direction Y is 60°-70°, and the first direction X is the extension direction of the subsequently formed active region, and the second direction Y is the extension direction of the subsequently formed word lines.
  • each second mask layer 12 can support multiple first mask layers 11.
  • the second mask layer 12 can fix the first sub-mask layer to prevent it from tilting or shifting; It plays the role of fixing and supporting to prevent it from tilting or collapsing.
  • the first mask layer 11 is formed before the second mask layer 12 .
  • the second mask layer can also be formed before the first mask layer.
  • a first mask layer 11 is formed on the substrate 10 .
  • FIG. 3(a) is a partial cross-sectional view of FIG. 3(b) in the Y direction, and FIG. A mask layer 111 covers the entire upper surface of the substrate 10 .
  • the initial first mask layer 111 is a hard mask.
  • the material of the initial first mask layer 111 is polysilicon.
  • the material of the initial first mask layer can also be silicon oxide, nitrogen SiC or SiC.
  • the initial first mask layer 111 may be formed by chemical vapor deposition.
  • the seventh mask layers 117 are formed on the initial first mask layer 111 , and the seventh mask layers 117 extend along the first direction X.
  • the seventh mask layer 117 has a single-layer structure.
  • the seventh mask layer may also have a double-layer structure, so as to improve the accuracy of pattern transfer.
  • the seventh mask layer 117 is a hard mask, and its material may be polysilicon, silicon oxide, silicon nitride or silicon carbide.
  • the step of forming the seventh mask layer 117 includes: forming an initial seventh mask layer covering the upper surface of the initial first mask layer 111; The seventh mask layer 117 extending in the first direction X.
  • the initial seventh mask layer can be formed by chemical vapor deposition, and the initial seventh mask layer can be patterned by dry etching.
  • an initial eighth mask layer covering the initial first mask layer can also be formed before forming the seventh mask layer, and the initial eighth mask layer can improve the accuracy of pattern transfer .
  • the initial eighth mask layer can be a double-layer structure or a single-layer structure, and the material of the initial eighth mask layer can be silicon nitride, silicon carbide or silicon oxynitride.
  • FIG. 4(a) is a partial cross-sectional view of FIG. 4(b) in the Y direction
  • FIG. 4(b) is a top view of the semiconductor structure
  • a first sidewall is formed on the sidewall of the seventh mask layer 117 Layer 112.
  • the width of the seventh mask layer 117 is greater than the width of the first sidewall layer 112 .
  • the first spacer layer 112 is a hard mask, and its material is different from that of the seventh mask layer 117 , and its material may be polysilicon, silicon oxide, silicon nitride or silicon carbide.
  • the formation method of the first sidewall layer 112 may be an atomic layer deposition process or a chemical vapor deposition process.
  • FIG. 5(a) is a partial cross-sectional view of FIG. 5(b) in the Y direction
  • FIG. 5(b) is a top view of the semiconductor structure, removing the seventh mask layer 117 (referring to FIG. 4), and retaining The first side wall layer 112 .
  • the seventh mask layer 117 may be removed by wet etching. In other embodiments, the seventh mask layer can also be removed by dry etching.
  • FIG. 6(a) is a partial cross-sectional view of FIG. 6(b) in the Y direction
  • FIG. 6(b) is a top view of the semiconductor structure
  • a second sidewall is formed on the sidewall of the first sidewall layer 112 Layer 113.
  • the second spacer layer 113 is a hard mask, and its material is different from that of the first sidewall layer 112, and its material may be polysilicon, silicon oxide, silicon nitride or silicon carbide.
  • the formation method of the second sidewall layer 113 may be an atomic layer deposition process or a chemical vapor deposition process.
  • the initial eighth mask layer can be formed on the initial first mask layer; correspondingly, after removing the seventh mask layer, the initial eighth mask layer can be etched using the first sidewall layer as a mask. mask layer, to form a plurality of eighth mask layers separated from each other, thereby transferring the pattern of the first side wall layer to the eighth mask layer; the second side wall can also be formed on the side wall of the eighth mask layer Floor.
  • FIG. 7(a) is a partial cross-sectional view of FIG. 7(b) in the Y direction
  • FIG. 7(b) is a top view of the semiconductor structure, removing the first spacer layer 112 (referring to FIG. 6), and retaining The second side wall layer 113 .
  • the first sidewall layer 112 may be removed by wet etching. In other embodiments, the first sidewall layer may also be removed by dry etching.
  • FIG. 8(a) is a partial cross-sectional view of FIG. 8(b) in the Y direction
  • FIG. 8(b) is a top view of the semiconductor structure, using the second sidewall layer 113 (refer to FIG. 7) as a mask
  • the initial first mask layer 111 (refer to FIG. 7 ) is etched to form the first mask layer 11 .
  • the first mask layer 11 is a strip mask extending along the first direction X, and the first mask layer 11 also exposes part of the upper surface of the substrate 10 .
  • the first mask layer 11 is a hard mask layer.
  • the material of the first mask layer 11 is polysilicon, and in other embodiments, the material of the first mask layer 11 may also be silicon oxide, silicon nitride or silicon carbide. Since the hard mask layer has greater hardness and strength, the support and fixing effect of the subsequently formed second mask layer on the first mask layer can be improved.
  • FIG. 9(a) is a partial cross-sectional view of FIG. 9(b) in the Y direction
  • FIG. 9(b) is a top view of a semiconductor structure, forming an initial first mask layer 11 between adjacent first mask layers 11. Two mask layers 121 .
  • the initial second mask layer 121 is also located on the first mask layer 11 , that is, the top surface of the initial second mask layer 121 is higher than the top surface of the first mask layer 11 . It can be understood that, when the initial second mask layer 121 is still located on the first mask layer 11, the initial second mask layer 121 is also in contact with the top surface of the first mask layer 11, so that the two The contact area between them increases, thereby increasing the adhesion of the first mask layer 11 on the contact surface, thereby improving the supporting effect of the subsequently formed second mask layer on the first mask layer 11 .
  • the initial second mask layer may only be located between adjacent first mask layers, that is, the top surface of the initial second mask layer is flush with the top surface of the first mask layer, or the initial first mask layer The top surface of the second mask layer is lower than the top surface of the first mask layer.
  • the material of the initial second mask layer 121 is a hard mask layer, and the material of the initial second mask layer 121 is different from that of the first mask layer 11 .
  • the material of the initial second mask layer 121 may be silicon carbide, and in other embodiments, the material of the initial second mask layer may also be silicon nitride, silicon oxide, or silicon carbonitride.
  • Figure 11 is a cross-sectional view of Figure 10 in the direction of A-A1
  • Figure 12 is a cross-sectional view of Figure 10 in the direction of B-B1, using the second etching process for the initial second mask layer 121 (refer to FIG. 9 ) for patterning to form the second mask layer 12 .
  • the second etching process has a relatively large etching selectivity ratio for the initial second mask layer 121 and the first mask layer 11, so that in the process of etching the initial second mask layer 121, The second etching process has less damage to the first mask layer 11, so that the topography of the first mask layer 11 can be kept in its original state, thereby ensuring the precision of the pattern of the active region formed subsequently.
  • the material of the initial second mask layer 121 is silicon carbide, and correspondingly, the etching gas of the second etching process includes O 2 and Ar.
  • the initial second mask layer 121 (refer to FIG. 9 ) is also located on the first mask layer 11, and correspondingly, in the direction perpendicular to the top surface of the substrate 10, the top surface of the second mask layer 12 is as high as on the top surface of the first mask layer 11. It can be understood that when the top surface of the second mask layer 12 is higher than the top surface of the first mask layer 11, several discrete second mask layers 12 located between adjacent first mask layers 11 pass through the high The second mask layer 12 on the top surface of the first mask layer 11 is connected as a whole, and the second mask layer 12 is not only in contact with the sidewall of the first mask layer 11, but also with the side wall of the first mask layer 11.
  • the top surface is in contact, that is, the second mask layer 12 can play a role in pulling and fixing the first mask layer 11 through the sidewall and top of the first mask layer 11, thereby preventing the subsequent first sub-mask layer from Shifting or tilting occurs during the formation process; since the first sub-mask layer is still in contact with the substrate 10, the second mask layer 12 can also pass through the first sub-mask layer in the subsequent process of etching the substrate 10 to form an active region.
  • the mask layer fixes and supports the active area, thereby avoiding the collapse or inclination of the active area.
  • the second mask layer may only be located between adjacent first mask layers, that is, the second mask layer is a block structure separated from each other, and is only connected to the sidewall of the first mask layer. In contact, that is, the second mask layer can support and fix the first mask layer through the sidewall of the first mask layer.
  • the second mask layer 12 is a hard mask layer, so that the support strength of the second mask layer 12 to the first mask layer 11 can be further improved, thereby avoiding occurrence of the first mask layer 11 and subsequent active regions. Problems with tilting or collapsing.
  • the first mask layer 11 is truncated to form a plurality of mutually separated first sub-mask layers 118; the second mask layer 12 spans the plurality of first sub-mask layers 118 , and part of the sidewall of each first sub-mask layer 118 is covered by the second mask layer 12 .
  • the second mask layer 12 is in contact with the middle region and two edge regions of the first sub-mask layer 118, in other words, each sub-mask layer 118 is in contact with three second mask layers 12 (the first mask layer 11 and the second mask layer 12 at the edge position in the figure are not shown). Since the second mask layer 12 intersects with the plurality of first sub-mask layers 118, during the process of forming the first sub-mask layer 118, the second mask layer 12 can mask the plurality of first sub-mask layers. 118 is fixed and supported to prevent the first sub-mask layer 118 from tilting or shifting.
  • the mutually separated first sub-mask layers 118 serve as mask layers for subsequent formation of active regions. Since the first sub-mask layer 118 is fixed by the second mask layer 12, the precision of the subsequently formed active region can be improved; and since the first sub-mask layer 118 is also in contact with the active region, therefore , the second mask layer 12 can also support and fix the active region through the first sub-mask layer 118, so as to prevent the active region from tilting and collapsing.
  • a fifth mask layer 191 is formed on the first mask layer 11, and the fifth mask layer 191 is patterned to form a first mask layer 11 and a second mask layer 12 exposed.
  • part of the material of the fifth mask layer 191 is filled between the adjacent first mask layer 11 and the adjacent second mask layer 12; The material of the fifth mask layer 191 between adjacent first mask layers 11 and adjacent second mask layers 12 .
  • the fifth mask layer 191 exposing all the regions to be cut off of the first mask layer 11 is formed by one photolithography process.
  • two upper and lower mask layers can also be formed by two photolithography processes, the upper mask layer corresponds to the part of the area to be cut off in the first mask layer, and the lower mask layer corresponds to the first mask layer Another part of the region to be truncated.
  • a fifth mask layer 191 is formed on the first mask layer 11, and the fifth mask layer 191 is patterned to form truncated holes that are separated from each other, and the truncated holes expose the first mask Layer 11; the truncated hole comprises a first truncated hole 193 and a second truncated hole 194; The projections are arranged alternately.
  • the step of forming a truncated hole includes: referring to FIG. 14 , performing a first patterning treatment on the fifth mask layer 191 to form a first truncated hole 193 ; forming a first photoresist layer on the fifth mask layer 191 , for Expose and develop the first photoresist layer to form a patterned first photoresist layer, and use the patterned first photoresist layer as a mask to etch the fifth mask layer 191 to form a first patterned photoresist layer.
  • the truncated hole 193 is formed. After the first truncated hole 193 is formed, the patterned first photoresist layer is removed. Referring to FIG.
  • a sixth mask layer 192 is formed on the fifth mask layer 191, and the sixth mask layer 192 is patterned to form an initial second truncated hole;
  • a second photoresist layer is formed on the mask layer 192, and the second photoresist layer is exposed and developed to form a patterned second photoresist layer, and the patterned second photoresist layer is used as a mask film, etch the sixth mask layer 192 to form a patterned sixth mask layer 192, and after forming the patterned sixth mask layer 192, remove the second photoresist layer.
  • the fifth mask layer 191 is subjected to a second patterning process to form a second truncated hole 194.
  • the first truncated hole 194 is removed.
  • Six masking layers 192 are formed on the fifth mask layer 191 .
  • the first mask layer 11 may be etched along the cut-off hole to form a first sub-mask layer.
  • FIG. 17 is a partial top view of the semiconductor structure
  • FIG. 18 is a cross-sectional view of FIG. 17 in the direction A-A1
  • FIG. 19 is a cross-sectional view of FIG.
  • the film layer 191 is a mask, and the first mask layer 11 is etched to form the first sub-mask layer 118 .
  • the first sub-mask layer 118 can be avoided.
  • the film layer 118 is shifted and shifted, which is beneficial to improve the accuracy of the subsequent pattern of the active region.
  • the first mask layer 11 is cut off by dry etching.
  • the material of the first mask layer 11 is polysilicon, and correspondingly, the etching gas may be SF 6 , CF 4 or Cl 2 .
  • Figure 20 is a cross-sectional view of Figure 17 in the direction of A-A1
  • Figure 21 is a cross-sectional view of Figure 17 in the direction of B-B1
  • the semiconductor structure in this step The top view of the substrate 10 is the same as the top view of the semiconductor structure in the previous step.
  • the substrate 10 is etched by a first etching process to form active regions 119 separated from each other.
  • the first etching process is plasma etching, and plasma etching removes part of the substrate 10 through ion beams.
  • the first etching process can be divided into two stages. In the first stage, the direction of the ion beam is perpendicular to the top surface of the substrate 10, that is, the ion beam is inclined at 90° towards the bottom of the substrate along the first direction X, so as to remove the untreated Part of the substrate 10 shielded by the sub-mask layer 118 and the second mask layer 12; in the second stage, the ion beam is inclined 0° to 30° toward the bottom of the substrate along the first direction X to remove the portion located on the second mask
  • the substrate 10 directly below the layer 12 remains, while the substrate 10 directly below the first sub-mask layer 118 remains, thereby forming several independent active regions 119 .
  • the ion beam may etch the sidewall of the active region 119 along the first direction X.
  • the first direction can be appropriately increased.
  • the thickness of the sub-mask layer 118 is to save the loss margin for the active region 119 in advance, and the plasma etching in the second stage can remove the loss margin saved in the previous steps.
  • the order of the first stage and the second stage may also be exchanged, or there may be only the second stage.
  • the second mask layer 12 can pull and fix the active region 119 through the first sub-mask layer 118, during the process of forming the active region 119, the active region 119 can be prevented from tilting or collapsing, thereby The yield of the semiconductor structure can be improved.
  • the etching selectivity ratio of the first etching process to the substrate 10 and the second mask layer 12 is greater than 10, such as 12, 20, 50.
  • the first etching process can easily remove part of the substrate 10, thereby forming mutually discrete active regions 119, and can also avoid excessive damage to the second mask layer 12, Further, the supporting effect of the second mask layer 12 on the active region 119 is improved.
  • the etching gas for the first etching process may be SF 6 , CF 4 , Cl 2 , CHF 3 , O 2 , Ar or a mixture of the above gases.
  • FIG. 23 is a cross-sectional view of FIG. 22 in the direction of A-A1
  • FIG. 24 is a cross-sectional view of FIG. 22 in the direction of B-B1, forming an isolation structure between adjacent active regions 119 13, and remove the first sub-mask layer 118 not covered by the second mask layer 12.
  • the isolation structure 13 may be formed by chemical vapor deposition, and in other embodiments, the isolation structure may also be formed by physical vapor deposition.
  • the material of the isolation structure 13 can be silicon oxide, silicon nitride or silicon oxynitride.
  • the first sub-mask layer 118 not covered by the second mask layer 12 is removed, that is, the first sub-mask layer 118 located in the second mask layer 12 is retained.
  • part of the first sub-mask layer 118 may be removed by dry etching.
  • a third mask layer 15 is formed on two opposite sidewalls of the second mask layer 12; the active region 119 and the second mask layer 12 and the third mask layer 15 are used as masks to etch the active region 119 and The structure 13 is isolated to form a word line trench 16 .
  • the third mask layer 15 is formed before etching the active region 119 and the isolation structure 13 , and the third mask layer 15 is used to finely adjust the position and size of the word line trench 16 .
  • the third mask layer 15 has not been formed yet, that is, the third mask layer 15 will not block the part of the first mask layer 11 to be cut off. In this way, a larger process window can reduce the difficulty of cutting off the first mask layer 11 .
  • the ratio of the width of the second mask layer 12 to the width of the third mask layer 15 is 4:1 ⁇ 6:1. It can be understood that if the width of the second mask layer 12 is too large, it may increase the difficulty of cutting off the first mask layer 11, and if the width of the second mask layer 12 is too small, the second mask layer 11 may be reduced. The role of the mask layer 12 in supporting and fixing the first mask layer 11 . When the ratio of the width of the second mask layer 12 to the width of the third mask layer 15 is 4:1 to 6:1, the accuracy of the word line groove size can be ensured, and at the same time, the first mask layer 11 can be reduced. The difficulty of being truncated improves the supporting effect of the second mask layer 12 on the first mask layer 11 .
  • the third mask layer may not be formed on the sidewall of the second mask layer; correspondingly, the width of the third mask layer in the vertical direction of the second direction Y may be increased ; Subsequently, the active region and the isolation structure can be directly etched using the second mask layer as a mask.
  • After forming the word line trench 16 further include: forming a word line filling the word line trench 16 .
  • the first mask layer 11 and the second mask layer 12 are arranged intersecting, therefore, in the process of cutting off the first mask layer 11, the second mask layer 12 can It plays a role of supporting and fixing the first mask layer 11 , thereby avoiding problems such as displacement or inclination of the formed first sub-mask layer 118 .
  • the second mask layer 12 can also fix and support the active region 119 through the first sub-mask layer 118, thereby The active region is prevented from shifting or collapsing, thereby improving the yield of the semiconductor structure; the second mask layer 12 is also used as a mask layer for forming the word line trench 16 , so that the production process can be simplified.
  • Another embodiment of the present disclosure provides a method for manufacturing a semiconductor structure.
  • This embodiment is substantially the same as the previous embodiment, the main difference being that in this embodiment, the second mask layer is formed before the first mask layer.
  • 26-31 are structural schematic diagrams corresponding to each step in the manufacturing method of the semiconductor structure provided in this embodiment.
  • Fig. 27 is a sectional view of Fig. 26 in the direction of A-A1
  • Fig. 28 is a sectional view of Fig. 26 in the direction of B-B1
  • a substrate 20 is provided, on which a plurality of mutually separated
  • the first mask layer 21 and a plurality of mutually separated second mask layers 22 the first mask layer 21 extends along the first direction X
  • the second mask layer 22 extends along the second direction Y
  • the first direction X is different from the second direction Y
  • the first mask layer 21 and the second mask layer 22 are intersected and arranged
  • each second mask layer 22 straddles a plurality of first mask layers 21 .
  • the step of forming the second mask layer 22 includes: forming an initial second mask layer on the substrate 20, the initial second mask layer is a whole film layer covering the base; patterning the initial second mask layer to Forming mutually separate second mask layers.
  • steps of forming the second mask layer reference may be made to the detailed descriptions in the foregoing embodiments.
  • the step of forming the first mask layer 21 includes: forming an initial first mask layer located between adjacent second mask layers 22, forming a seventh mask layer separated from each other on the initial first mask layer, the first The seven mask layers extend along the first direction. Form a first spacer layer on the sidewall of the seventh mask layer; remove the seventh mask layer, and form a second sidewall layer on the sidewall of the first sidewall layer; remove the first sidewall layer, and use the second sidewall layer The two sidewall layers are used to etch the initial first mask layer to form the first mask layer.
  • steps of forming the first mask layer reference may be made to the detailed description in the foregoing embodiments.
  • the initial first mask layer is also located on the second mask layer 22, and correspondingly, the first mask layer 21 is also located on the second mask layer 22, that is, the top surface of the first mask layer 21 Higher than the top surface of the second mask layer 22, the first mask layer 21 is in contact with the sidewall and top surface of the second mask layer 22, therefore, the second mask layer 22 can
  • the first mask layer 21 plays a supporting role, and in the subsequent process of etching the first mask layer 21 to form the first sub-mask layer, the second mask layer 22 can fix the first sub-mask layer , to prevent it from tilting or shifting; in the subsequent process of etching the substrate to form the active region, the second mask layer 22 can also fix and support the active region, preventing it from tilting or collapsing.
  • the initial first mask layer may only be located between two adjacent second mask layers, correspondingly, the first mask layer is only located on two opposite side walls of the second mask layer, That is, the top surface of the first mask layer is flush with the top surface of the second mask layer, or is lower than the top surface of the second mask layer, because the sidewall of the first mask layer is in contact with the second mask layer It also has adhesive force, therefore, the second mask layer can support and fix the first mask layer through the sidewall.
  • Fig. 29-Fig. 31 is a sectional view of Fig. 29 in the direction of A-A1
  • Fig. 31 is a sectional view of Fig. 29 in the direction of B-B1
  • the first mask layer 21 is truncated to form A plurality of mutually discrete first sub-mask layers 218
  • the second mask layer 22 spans the plurality of first sub-mask layers 218, and part of the sidewall of each first sub-mask layer 218 is covered by the second mask Layer 22 covers.
  • the first mask layer 21 is in contact with the top surface and the sidewall of the second mask layer 22, therefore, the second mask layer 22 can fix and support the first mask layer 21, Further, the first sub-mask layer 218 is prevented from shifting or tilting.
  • the substrate is etched using a first etching process to form mutually separated active regions; during the formation of the active regions, the second mask layer 22 can pass through the first
  • the sub-mask layer 218 supports and fixes the active area, preventing the active area from collapsing or tilting.
  • the film layer 22 is used as a mask to etch the isolation structure and the active region to form word line trenches.
  • the second mask layer 22 is formed first, and then the first mask layer 21 is formed.
  • the first mask layer 21 and the second mask layer 22 intersect, so the second mask layer 22
  • the subsequently formed first sub-mask layer 218 and the subsequently formed active region can be fixed and supported, thereby preventing the first sub-mask layer 218 and the active region from collapsing or tilting, thus improving the quality of the semiconductor structure. rate; and the second mask layer is also used to form word line trenches, so the production process can be simplified.
  • the second mask layer spans multiple first mask layers, so that the second mask layer can support and fix the first mask layer , so as to avoid problems such as displacement or inclination of the first sub-mask layer.
  • the second mask layer can also fix and support the active region through the first sub-mask layer, thereby preventing the active region from deflection or collapse.
  • the active region and the isolation structure are etched using the second mask layer as a mask to form word line trenches; The mask layer, in this way, can simplify the production process and improve the yield rate of the semiconductor structure.

Landscapes

  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开公布了一种半导体结构的制造方法，包括：提供基底；在基底上形成第一掩膜层和第二掩膜层，第一掩膜层沿第一方向延伸，第二掩膜层沿第二方向延伸，且第一方向与第二方向不同，第一掩膜层与第二掩膜层相交设置；对第一掩膜层进行截断处理，以形成第一子掩膜层；第二掩膜层横跨多个第一子掩膜层，且每一第一子掩膜层的部分侧壁被第二掩膜层覆盖；采用第一刻蚀工艺刻蚀基底，以形成有源区；形成隔离结构；形成字线沟槽。

Description

半导体结构的制造方法
本公开基于申请号为202110553933.3，申请日为2021年05月20日，申请名称为“半导体结构的制造方法”的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本公开作为参考。
技术领域
本公开涉及但不限于一种半导体结构的制造方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种广泛应用于计算机系统的半导体存储器，其主要的作用原理是利用电容内存储电荷的多少来代表一个二进制比特(bit)。
DRAM通常包括基底、字线以及有源区等结构。现目前通常采用自对准双重成像技术(Self-aligned Double Patterning,SADP)形成有源区。然而在有源区的形成过程中，有源区容易发生倾斜或倒塌的问题，从而造成结构失效，降低半导体结构的良率。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种半导体结构的制造方法，所述半导体结构的制造方法包括：
提供基底；
在所述基底上形成多个相互分立的第一掩膜层和多个相互分立的第二掩膜层，所述第一掩膜层沿第一方向延伸，所述第二掩膜层沿第二方向延伸，且所述第一方向与所述第二方向不同，所述第一掩膜层与所述第二掩膜层相交设置，每一所述第二掩膜层横跨多个所述第一掩膜层；
对所述第一掩膜层进行截断处理，以形成多个相互分立的第一子掩 膜层，所述第二掩膜层横跨多个所述第一子掩膜层，且每一所述第一子掩膜层的部分侧壁被所述第二掩膜层覆盖；
以所述第一子掩膜层为掩膜，采用第一刻蚀工艺刻蚀所述基底，以形成相互分立的有源区；
形成位于相邻有源区之间的隔离结构，并去除未被所述第二掩膜层所覆盖的所述第一子掩膜层；
去除部分所述第一子掩膜层后，以所述第二掩膜层为掩膜刻蚀所述有源区和所述隔离结构，以形成字线沟槽。
本公开实施例所提供的半导体结构的制造方法中，通过第二掩膜层横跨多个第一掩膜层，使得第二掩膜层能够对第一掩膜层起到支撑和固定的作用，从而避免第一子掩膜层发生移位或倾斜等问题。此外，由于第一子掩膜层与有源区相接触，因此，第二掩膜层能够通过第一子掩膜层对有源区也起到固定和支撑的作用，从而避免有源区发生偏移或坍塌。此外，去除部分第一子掩膜层后，以第二掩膜层为掩膜刻蚀有源区和隔离结构，以形成字线沟槽；即第二掩膜层还作为形成字线沟槽的掩膜层，如此，能够简化生产工艺。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
下面结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1-图2为一种半导体结构的制造方法中各步骤对应的结构示意图；
图3-图25是根据一示例性实施例示出的半导体结构的制造方法中各步骤对应的结构示意图；
图26-图31是根据一示例性实施例示出的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)通常包括基底、字线以及有源区等结构。通常采用自对准双重成像技术(Self-aligned Double Patterning,SADP)形成有源区。然而在有源区的形成过程中，有源区容易发生倾斜或倒塌的问题，从而造成结构失效，降低半导体结构的良率。因此，半导体结构的良率有待进一步提升。图1-图2为一种半导体结构的制造方法中各步骤对应的结构示意图，参考图1，提供基底30，在基底30上形成条状的第一掩膜层31。参考图2，对第一掩膜层31(参考图1)进行截断处理，以形成多个相互分立的第一子掩膜层311，第一子掩膜层311为后续形成有源区的掩膜层。由于第一子掩膜层311为若干个相互分立的结构，且无其他结构对第一子掩膜层311进行固定和支撑，因此，在刻蚀过程中，第一子掩膜层311容易发生偏移和倾斜等问题。继续参考图2，以第一子掩膜层311为掩膜刻蚀基底30，以形成有源区。由于没有支撑结构固定第一子掩膜层311和有源区，且刻蚀深度较大，因此，第一子掩膜层311和有源区均可能发生坍塌和倾斜等问题，从而降低半导体结构的良率。
本公开实施例提供一种半导体结构的制造方法，包括：基底上形成多个相互分立的第一掩膜层和多个相互分立的第二掩膜层，第一掩膜层与第二掩膜层相交设置，每一第二掩膜层横跨多个第一掩膜层；对第一掩膜层进行截断处理，以形成多个相互分立的第一子掩膜层；由于第二掩膜层横跨多个第一掩膜层，因此，第二掩膜层能够对第一掩膜层起到支撑和固定的作用，从而避免第一子掩膜层发生移位或倾斜等问题。以第一子掩膜层为掩膜，刻蚀 基底，以形成相互分立的有源区；由于第二掩膜层能够对第一子掩膜层起到固定和支撑的作用，因此，在刻蚀有源区的过程中，第一子掩膜层不会坍塌或移位；此外，由于第一子掩膜层与有源区相接触，因此，第二掩膜层能够通过第一子掩膜层对有源区也起到固定和支撑的作用，从而避免有源区发生偏移或坍塌。去除部分第一子掩膜层后，以第二掩膜层为掩膜刻蚀有源区和隔离结构，以形成字线沟槽；即第二掩膜层还作为形成字线沟槽的掩膜层，如此，能够简化生产工艺。
本公开一实施例提供一种半导体结构，图3-图25为半导体结构的制造方法中各步骤对应的结构示意图。以下将结合附图进行说明。
参考图3-图12，提供基底10，在基底10上形成多个相互分立的第一掩膜层11和多个相互分立的第二掩膜层12，第一掩膜层11沿第一方向X延伸，第二掩膜层12沿第二方向Y延伸，且第一方向X与第二方向Y不同，第一掩膜层11与第二掩膜层12相交设置，每一第二掩膜层12横跨多个第一掩膜层11。
基底10的材料可以为半导体，基底10的材料类型可以为元素半导体材料或者晶态无机化合物半导体材料。元素半导体材料可以为硅或者锗；晶态无机化合物半导体材料可以为锗化硅、砷化镓或者镓化铟等。
第一方向X与第二方向Y的夹角为60°～70°，且第一方向X为后续形成的有源区的延伸方向，第二方向Y为后续形成的字线的延伸方向。
由于第二掩膜层12横跨多个第一掩膜层11，即第二掩膜层12至少与第一掩膜层11的侧壁相接触，因此，通过二者之间接触面的粘结力，每一第二掩膜层12可以对多个第一掩膜层11起到支撑作用，在后续对第一掩膜层11进行刻蚀以形成第一子掩膜层的过程中，第二掩膜层12能够固定第一子掩膜层，避免其发生倾斜或移位；在后续刻蚀基底10以形成有源区的过程中，第二掩膜层12还能够对有源区起到固定和支撑的作用，避免其发生倾斜或坍塌。
以下将对第一掩膜层11和第二掩膜层12的形成步骤进行详细说明。
值得说明的是，本实施例中，第一掩膜层11先于第二掩膜层12形成。在其他实施例中，第二掩膜层也可以先于第一掩膜层形成。
参考图3-图8，在基底10上形成第一掩膜层11。
参考图3，图3(a)为图3(b)在Y方向上的局部剖面图，图3(b)为半导体结构的俯视图，在基底10上形成初始第一掩膜层111，初始第一掩膜层111覆盖基底10的整个上表面。初始第一掩膜层111为硬掩膜，本实施例中，初始第一掩膜层111的材料为多晶硅，在其他实施例中，初始第一掩膜层的材料还可以为氧化硅、氮化硅或碳化硅。本实施例中，可以通过化学气相沉积形成初始第一掩膜层111。
在初始第一掩膜层111上形成相互分立的第七掩膜层117，第七掩膜层117沿第一方向X延伸。本实施例中，第七掩膜层117为单层结构，在其他实施例中，第七掩膜层也可以为双层结构，以提高图形转移的精度。第七掩膜层117为硬掩膜，其材料可以为多晶硅、氧化硅、氮化硅或碳化硅。本实施例中，形成第七掩膜层117的步骤包括：形成覆盖初始第一掩膜层111上表面的初始第七掩膜层；对初始第七掩膜层进行图形化处理，以形成沿第一方向X延伸的第七掩膜层117。本实施例中，可以通过化学气相沉积法形成初始第七掩膜层，并可以通过干法刻蚀对初始第七掩膜层进行图形化处理。
值得说明的是，在其他实施例中，还可以在形成第七掩膜层前，形成覆盖初始第一掩膜层的初始第八掩膜层，初始第八掩膜层可以提高图形转移的精度。初始第八掩膜层可以为双层结构也可以为单层结构，初始第八掩膜层的材料可以为氮化硅、碳化硅或氮氧化硅。
参考图4，图4(a)为图4(b)在Y方向上的局部剖面图，图4(b)为半导体结构的俯视图，在第七掩膜层117的侧壁形成第一侧墙层112。本实施例中，在第一方向X的垂直方向上，第七掩膜层117的宽度大于第一侧墙层112的宽度。第一侧墙层112为硬掩膜，其材料与第七掩膜层117的材料不同，其材料可以为多晶硅、氧化硅、氮化硅或碳化硅。第一侧墙层112的形成方法可以为原子层沉积工艺或化学气相沉积工艺。
参考图5，图5(a)为图5(b)在Y方向上的局部剖面图，图5(b)为半导体结构的俯视图，去除第七掩膜层117(参考图4)，并保留第一侧墙层112。本实施例中，可以通过湿法刻蚀去除第七掩膜层117。在其他实施例中，也可以通过干法刻蚀去除第七掩膜层。
参考图6，图6(a)为图6(b)在Y方向上的局部剖面图，图6(b)为半导体结构的俯视图，在第一侧墙层112的侧壁形成第二侧墙层113。第二 侧墙层113为硬掩膜，其材料与第一侧墙层112的材料不同，其材料可以为多晶硅、氧化硅、氮化硅或碳化硅。第二侧墙层113的形成方法可以为原子层沉积工艺或化学气相沉积工艺。
在其他实施例中，由于可以在初始第一掩膜层上形成初始第八掩膜层；相应的，去除第七掩膜层后，可以以第一侧墙层为掩膜刻蚀初始第八掩膜层，以形成多个相互分立的第八掩膜层，从而将第一侧墙层的图形转移给第八掩膜层；也可以在第八掩膜层的侧壁形成第二侧墙层。
参考图7，图7(a)为图7(b)在Y方向上的局部剖面图，图7(b)为半导体结构的俯视图，去除第一侧墙层112(参考图6)，并保留第二侧墙层113。本实施例中，可以通过湿法刻蚀去除第一侧墙层112。在其他实施例中，也可以通过干法刻蚀去除第一侧墙层。
值得说明的是，在其他实施例中，由于可以形成多个相互分立的第八掩膜层，并在第八掩膜层的侧壁形成第二侧墙层；相应的，形成第二侧墙层后，可以去除第八掩膜层。
参考图8，图8(a)为图8(b)在Y方向上的局部剖面图，图8(b)为半导体结构的俯视图，以第二侧墙层113(参考图7)为掩膜刻蚀初始第一掩膜层111(参考图7)，以形成第一掩膜层11。第一掩膜层11为沿着第一方向X延伸的条状掩膜，第一掩膜层11还露出部分基底10的部分上表面。第一掩膜层11为硬掩膜层。本实施例中，第一掩膜层11的材料为多晶硅，在其他实施例中，第一掩膜层11的材料还可以为氧化硅、氮化硅或碳化硅。由于硬掩膜层具有较大的硬度和强度，因此，可以提升后续形成的第二掩膜层对第一掩膜层的支撑和固定效果。
参考图9-图12，以下将对第二掩膜层12的形成步骤进行详细说明。
参考图9，图9(a)为图9(b)在Y方向上的局部剖面图，图9(b)为半导体结构的俯视图，形成位于相邻第一掩膜层11之间的初始第二掩膜层121。
本实施例中，初始第二掩膜层121还位于第一掩膜层11之上，即初始第二掩膜层121的顶面高于第一掩膜层11的顶面。可以理解的是，当初始第二掩膜层121还位于第一掩膜层11之上时，初始第二掩膜层121还与第一掩膜层11的顶面相接触，如此可以增大二者之间的接触面积，进而增大第一掩 膜层11在接触面的附着力，从而提高后续形成的第二掩膜层对第一掩膜层11的支撑的作用。在其他实施例中，初始第二掩膜层可以仅位于相邻第一掩膜层之间，即初始第二掩膜层的顶面与第一掩膜层的顶面齐平，或者初始第二掩膜层的顶面低于第一掩膜层的顶面。
初始第二掩膜层121的材料为硬掩膜层，且初始第二掩膜层121的材料与第一掩膜层11的材料不同。本实施例中，初始第二掩膜层121的材料可以为碳化硅，在其他实施例中，初始第二掩膜层的材料还可以为氮化硅、氧化硅或碳氮化硅等。
参考图10-图12，图11为图10在A-A1方向上的剖面图，图12为图10在B-B1方向上的剖面图，采用第二刻蚀工艺对初始第二掩膜层121(参考图9)进行图形化处理，以形成第二掩膜层12。
本实施例中，第二刻蚀工艺对初始第二掩膜层121和第一掩膜层11具有较大的刻蚀选择比，如此，在刻蚀初始第二掩膜层121的过程中，第二刻蚀工艺对第一掩膜层11的损伤较小，从而能够使得第一掩膜层11的形貌保持原有状态，进而保证后续形成的有源区的图形的精度。本实施例中，初始第二掩膜层121的材料为碳化硅，相应的，第二刻蚀工艺的刻蚀气体包括O 2和Ar。
由前述可知，初始第二掩膜层121(参考图9)还位于第一掩膜层11上，相应的，在垂直于基底10顶面的方向上，第二掩膜层12的顶面高于第一掩膜层11的顶面。可以理解的是，第二掩膜层12的顶面高于第一掩膜层11的顶面时，若干位于相邻第一掩膜层11之间的分立的第二掩膜层12通过高于第一掩膜层11顶面的第二掩膜层12连接为一个整体，第二掩膜层12不仅与第一掩膜层11的侧壁相接触，还与第一掩膜层11的顶面相接触，即第二掩膜层12可以通过第一掩膜层11的侧壁和顶面对第一掩膜层11起到牵引和固定的作用，从而避免后续第一子掩膜层在形成过程中发生移位或倾斜；由于第一子掩膜层还与基底10相接触，后续在刻蚀基底10以形成有源区的过程中，第二掩膜层12还可以通过第一子掩膜层对有源区起到固定和支撑作用，从而避免有源区发生坍塌或倾斜的问题。
在其他实施例，第二掩膜层也可以只位于相邻的第一掩膜层之间，即第二掩膜层为相互分立的块状结构，并且仅与第一掩膜层的侧壁相接触，即第 二掩膜层可以通过第一掩膜层的侧壁对第一掩膜层起到支撑和固定作用。
此外，第二掩膜层12为硬掩膜层，如此可以进一步提高第二掩膜层12对第一掩膜层11的支撑强度，从而避免第一掩膜层11以及后续的有源区发生倾斜或坍塌的问题。
参考图13-图19，对第一掩膜层11进行截断处理，以形成多个相互分立的第一子掩膜层118；第二掩膜层12横跨多个第一子掩膜层118，且每一第一子掩膜层118的部分侧壁被第二掩膜层12覆盖。
本实施例中，第二掩膜层12与第一子掩膜层118的中间区域以及两个边缘区域相接触，换句话说，每一子掩膜层118与三个第二掩膜层12相接触(图中位于边缘位置的第一掩膜层11和第二掩膜层12未进行示意)。由于第二掩膜层12与多个第一子掩膜层118相交，因此，在形成第一子掩膜层118的过程中，第二掩膜层12能够对多个第一子掩膜层118进行固定和支撑，以避免第一子掩膜层118发生倾斜或移位。
相互分立的第一子掩膜层118作为后续形成有源区的掩膜层。由于第一子掩膜层118的被第二掩膜层12所固定，如此，可以提高后续形成的有源区的精度；且由于第一子掩膜层118还与有源区相接触，因此，第二掩膜层12还可以通过第一子掩膜层118对有源区进行支撑和固定，从而避免有源区发生倾斜和坍塌。
以下将对第一子掩膜层118的形成步骤进行详细说明。
参考图13，在第一掩膜层11上形成第五掩膜层191，对第五掩膜层191进行图形化处理，以形成露出第一掩膜层11和第二掩膜层12的第二沟槽196；即可以只通过一次光刻形成图形化的第五掩膜层191，图形化的第五掩膜层191为条状结构，且横跨多个第一掩膜层11，第二沟槽196露出多个第一掩膜层11的待截断区域。后续将去除位于待截断区域的第一掩膜层11。
本实施例中，还有部分第五掩膜层191的材料填充于相邻第一掩膜层11以及相邻第二掩膜层12之间；相应地，进行截断处理后，还去除填充于相邻第一掩膜层11以及相邻第二掩膜层12之间的第五掩膜层191的材料。
本实施例中，通过一次光刻工艺形成了露出第一掩膜层11所有的待截断区域的第五掩膜层191。在其他实施例中，也可以通过两次光刻工艺形成上下两层掩膜层，上层掩膜层对应于第一掩膜层的部分待截断区域，下层掩 膜层对应于第一掩膜层的另一部分待截断区域。参考图14-图16，在第一掩膜层11上形成第五掩膜层191，对第五掩膜层191进行图形化处理，以形成相互分立的截断孔，截断孔露出第一掩膜层11；截断孔包括第一截断孔193和第二截断孔194；对于每一第一掩膜层11，第一截断孔193和第二截断孔194在第一掩膜层11顶面的正投影交替排列。
形成截断孔的步骤包括：参考图14，对第五掩膜层191进行第一图形化处理，以形成第一截断孔193；在第五掩膜层191上形成第一光刻胶层，对第一光刻胶层进行曝光显影处理，从而形成图形化的第一光刻胶层，以图形化的第一光刻胶层为掩膜，刻蚀第五掩膜层191，从而形成第一截断孔193，形成第一截断孔193后，去除图形化的第一光刻胶层。参考图15，形成第一截断孔193后，在第五掩膜层191上形成第六掩膜层192，对第六掩膜层192进行图形化处理，从而形成初始第二截断孔；在第六掩膜层192上形成第二光刻胶层，对第二光刻胶层进行曝光显影处理，从而形成图形化的第二光刻胶层，以图形化的第二光刻胶层为掩膜，刻蚀第六掩膜层192，从而形成图形化的第六掩膜层192，形成图形化的第六掩膜层192后，去除第二光刻胶层。参考图16，以图形化的第六掩膜层192为掩膜，对第五掩膜层191进行第二图形化处理，以形成第二截断孔194，形成第二截断孔194后，去除第六掩膜层192。如此，第五掩膜层191上则形成了交替排列的第一截断孔193和第二截断孔194。后续可以沿着截断孔刻蚀第一掩膜层11，以形成第一子掩膜层。
参考图17-图19，图17为半导体结构的局部俯视图，图18为图17在A-A1方向上的剖面图，图19为图17在B-B1方向上的剖面图，以第五掩膜层191为掩膜，刻蚀第一掩膜层11，以形成第一子掩膜层118。
可以理解的是，在形成第一子掩膜层118的过程中，由于第二掩膜层12能够对第一子掩膜层118起到牵引和固定的作用，因此，可以避免第一子掩膜层118发生偏移和移位，进而有利于提高后续形成有源区的图形的精度。
本实施例中，通过干法刻蚀对第一掩膜层11进行截断。本实施例中，第一掩膜层11的材料为多晶硅，相应的，刻蚀气体可以为SF 6、CF 4或Cl 2。
参考图17、图20和图21，图20为图17在A-A1方向上的剖面图，图21为图17在B-B1方向上的剖面图，值得注意的是，本步骤中半导体结构的 俯视图与前一步骤中半导体结构的俯视图相同，以第一子掩膜层118为掩膜，采用第一刻蚀工艺刻蚀基底10，以形成相互分立的有源区119。
本实施例中，第一刻蚀工艺为等离子体刻蚀，等离子体刻蚀通过离子束去除部分基底10。第一刻蚀工艺可以分为两个阶段，在第一阶段，离子束的方向垂直于基底10顶面，即离子束沿着第一方向X朝向基底底部倾斜90°，以去除未被第一子掩膜层118和第二掩膜层12所遮挡的部分基底10；在第二阶段，离子束沿着第一方向X朝向基底底部倾斜0°～30°，以去除部分位于第二掩膜层12正下方的基底10，而保留位于第一子掩膜层118正下方的基底10，从而形成若干个相互独立的有源区119。可以理解的是，在第二阶段中，离子束可能会沿第一方向X刻蚀有源区119的侧壁，为保证有源区119的实际图形与目标图形保持一致，可以适当增大第一子掩膜层118厚度，即提前为有源区119保存损失余量，第二阶段的等离子体刻蚀则可以去除前述步骤中保存的损失余量。在其他实施例中，还可以交换第一阶段和第二阶段的顺序，或者，还可以只有第二阶段。
由于第二掩膜层12通过第一子掩膜层118可以对有源区119进行牵引和固定，因此，在形成有源区119的过程中，可以避免有源区119发生倾斜或坍塌，进而可以提高半导体结构的良率。
第一刻蚀工艺对基底10与第二掩膜层12的刻蚀选择比大于10，比如可以为12、20、50。当刻蚀选择比大于10时，第一刻蚀工艺既可以较为容易地去除部分基底10，从而形成相互分立地有源区119，还可以避免对第二掩膜层12造成过多的损伤，进而提高第二掩膜层12对有源区119的支撑效果。
第一刻蚀工艺的刻蚀气体可以为SF 6、CF 4、Cl 2、CHF 3、O 2、Ar或上述气体的混合气体。
参考图22-图24，图23为图22在A-A1方向上的剖面图，图24为图22在B-B1方向上的剖面图，形成位于相邻有源区119之间的隔离结构13，并去除未被第二掩膜层12所覆盖的第一子掩膜层118。
本实施例中，可以通过化学气相沉积法形成隔离结构13，在其他实施例中，也可以通过物理气相沉积法形成隔离结构。隔离结构13的材料可以为氧化硅、氮化硅或氮氧化硅。
本实施例中，去除未被第二掩膜层12覆盖的第一子掩膜层118，也就是说位于第二掩膜层12内的第一子掩膜层118被保留下来。本实施例中，可以采用干法刻蚀去除部分第一子掩膜层118。
参考图25，在第二掩膜层12的两个相对的侧壁形成第三掩膜层15；以第二掩膜层12和第三掩膜层15为掩膜刻蚀有源区119和隔离结构13，以形成字线沟槽16。
在刻蚀有源区119和隔离结构13前形成第三掩膜层15，第三掩膜层15用于对字线沟槽16的位置和尺寸进行更为细致地调整。此外，在前述截断第一掩膜层11(参考图13)的过程中，还未形成第三掩膜层15，即第三掩膜层15不会遮挡第一掩膜层11的部分待截断区域，如此，较大的工艺窗口能够降低第一掩膜层11被截断的难度。
在第二方向Y的垂直方向上，第二掩膜层12的宽度与第三掩膜层15的宽度的比例为4:1～6:1。可以理解的是，若第二掩膜层12的宽度过大，则可能增大第一掩膜层11被截断的难度，若第二掩膜层12的宽度过小，则可能会降低第二掩膜层12对第一掩膜层11的支撑和固定的作用。当第二掩膜层12的宽度与第三掩膜层15的宽度的比例为4:1～6:1时，能够保证字线沟槽尺寸的精确度，同时，降低第一掩膜层11被截断的难度，提高第二掩膜层12对第一掩膜层11支撑的效果。
可以理解的是，在其他实施例中，也可以不在第二掩膜层的侧壁形成第三掩膜层；相应地，可以增加第三掩膜层在第二方向Y的垂直方向上的宽度；后续可以直接以第二掩膜层为掩膜刻蚀有源区和隔离结构。
形成字线沟槽16后，还包括：形成填充字线沟槽16的字线。
综上所述，本实施例中，第一掩膜层11与第二掩膜层12相交设置，因此，在对第一掩膜层11进行截断处理的过程中，第二掩膜层12能够对第一掩膜层11起到支撑和固定的作用，从而避免形成的第一子掩膜层118发生移位或倾斜等问题。此外，由于第一子掩膜层118与有源区119相接触，因此，第二掩膜层12能够通过第一子掩膜层118对有源区119也起到固定和支撑的作用，从而避免有源区发生偏移或坍塌，进而提高半导体结构的良率；第二掩膜层12还作为形成字线沟槽16的掩膜层，如此，能够简化生产工艺。
本公开另一实施例提供一种半导体结构的制造方法，本实施例与前一实施例大致相同，主要区别在于，本实施例中，第二掩膜层先于第一掩膜层形成。本实施例与前一实施例相同或相似的部分请参考前一实施例的详细描述，在此不再赘述。图26-图31为本实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。
以下将结合附图进行说明。
参考图26-图28，图27为图26在A-A1方向上的剖面图，图28为图26在B-B1方向上的剖面图，提供基底20，在基底20上形成多个相互分立的第一掩膜层21和多个相互分立的第二掩膜层22，第一掩膜层21沿第一方向X延伸，第二掩膜层22沿第二方向Y延伸，且第一方向X与第二方向Y不同，第一掩膜层21与第二掩膜层22相交设置，每一第二掩膜层22横跨多个第一掩膜层21。
形成第二掩膜层22的步骤包括：在基底20上形成初始第二掩膜层，初始第二掩膜层为覆盖基底的整面膜层；对初始第二掩膜层进行图形化处理，以形成相互分立的第二掩膜层。有关第二掩膜层形成的步骤可以参考前述实施例中的详细说明。
形成第一掩膜层21的步骤包括：形成位于相邻第二掩膜层22之间的初始第一掩膜层，在初始第一掩膜层上形成相互分立的第七掩膜层，第七掩膜层沿第一方向延伸。在第七掩膜层的侧壁形成第一侧墙层；去除第七掩膜层，并在第一侧墙层的侧壁形成第二侧墙层；去除第一侧墙层，并以第二侧墙层为掩膜刻蚀初始第一掩膜层，以形成第一掩膜层。有关第一掩膜层形成的步骤可以参考前述实施例中的详细说明。
本实施例中，初始第一掩膜层还位于第二掩膜层22上，相应的，第一掩膜层21还位于第二掩膜层22上，即第一掩膜层21的顶面高于第二掩膜层22的顶面，第一掩膜层21与第二掩膜层22的侧壁和顶面相接触，因此，第二掩膜层22可以通过侧壁和顶面对多个第一掩膜层21起到支撑作用，在后续对第一掩膜层21进行刻蚀以形成第一子掩膜层的过程中，第二掩膜层22能够固定第一子掩膜层，避免其发生倾斜或移位；在后续刻蚀基底以形成有源区的过程中，第二掩膜层22还能够对有源区起到固定和支撑的作用，避免其发生倾斜或坍塌。
在其他实施例中，初始第一掩膜层还可以只位于两个相邻第二掩膜层之间，相应的，第一掩膜层只位于第二掩膜层相对的两个侧壁，即第一掩膜层的顶面与第二掩膜层的顶面齐平，或者低于第二掩膜层的顶面，由于第一掩膜层与第二掩膜层相接触的侧壁也具有粘结力，因此，第二掩膜层可以通过侧壁对第一掩膜层进行支撑和固定。
参考图29-图31，图30为图29在A-A1方向上的剖面图，图31为图29在B-B1方向上的剖面图，对第一掩膜层21进行截断处理，以形成多个相互分立的第一子掩膜层218；第二掩膜层22横跨多个第一子掩膜层218，且每一第一子掩膜层218的部分侧壁被第二掩膜层22覆盖。
由前述可知，第一掩膜层21与第二掩膜层22的顶面和侧壁相接触，因此，第二掩膜层22能够对第一掩膜层21起到固定和支撑的作用，进而避免第一子掩膜层218发生偏移或倾斜。
以第一子掩膜层218为掩膜，采用第一刻蚀工艺刻蚀基底，以形成相互分立的有源区；在有源区的形成过程中，第二掩膜层22可以通过第一子掩膜层218对有源区进行支撑和固定，避免有源区发生坍塌或倾斜。
形成位于相邻有源区之间的隔离结构，并去除未被第二掩膜层22所覆盖的第一子掩膜层218；去除部分第一子掩膜层218后，可以以第二掩膜层22为掩膜刻蚀隔离结构和有源区，以形成字线沟槽。有关上述步骤的详细说明请参考前一实施例，在此不再赘述。
综上所述，本实施例中，先形成第二掩膜层22，后形成第一掩膜层21，第一掩膜层21与第二掩膜层22相交，因而第二掩膜层22可以对后续形成的第一子掩膜层218以及后续形成的有源区进行固定和支撑，进而避免第一子掩膜层218和有源区发生坍塌或倾斜，如此，可以提高半导体结构的良率；且第二掩膜层还用于形成字线沟槽，因此可以简化生产工艺。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含 于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
工业实用性
本公开实施例所提供的半导体结构的制造方法中，通过第二掩膜层横跨多个第一掩膜层，使得第二掩膜层能够对第一掩膜层起到支撑和固定的作用，从而避免第一子掩膜层发生移位或倾斜等问题。此外，由于第一子掩膜层与有源区相接触，因此，第二掩膜层能够通过第一子掩膜层对有源区也起到固定和支撑的作用，从而避免有源区发生偏移或坍塌。此外，去除部分第一子掩膜层后，以第二掩膜层为掩膜刻蚀有源区和隔离结构，以形成字线沟槽；即第二掩膜层还作为形成字线沟槽的掩膜层，如此，能够简化生产工艺，提高半导体结构的良率。

Claims (15)

  1. 一种半导体结构的制造方法，包括：
    提供基底；
    在所述基底上形成多个相互分立的第一掩膜层和多个相互分立的第二掩膜层，所述第一掩膜层沿第一方向延伸，所述第二掩膜层沿第二方向延伸，且所述第一方向与所述第二方向不同，所述第一掩膜层与所述第二掩膜层相交设置，每一所述第二掩膜层横跨多个所述第一掩膜层；
    对所述第一掩膜层进行截断处理，以形成多个相互分立的第一子掩膜层；所述第二掩膜层横跨多个所述第一子掩膜层，且每一所述第一子掩膜层的部分侧壁被所述第二掩膜层覆盖；
    以所述第一子掩膜层为掩膜，采用第一刻蚀工艺刻蚀所述基底，以形成相互分立的有源区；
    形成位于相邻所述有源区之间的隔离结构，并去除未被所述第二掩膜层所覆盖的所述第一子掩膜层；
    去除部分所述第一子掩膜层后，以所述第二掩膜层为掩膜刻蚀所述有源区和所述隔离结构，以形成字线沟槽。
  2. 根据权利要求1所述的半导体结构的制造方法，其中，去除部分所述第一子掩膜层后，还包括：在所述第二掩膜层的两个相对的侧壁形成第三掩膜层；
    形成所述字线沟槽，包括：以所述第二掩膜层和所述第三掩膜层为掩膜刻蚀所述有源区和所述隔离结构。
  3. 根据权利要求2所述的半导体结构的制造方法，其中，在所述第二方向的垂直方向上，所述第二掩膜层的宽度与所述第三掩膜层的宽度的比例为4:1～6:1。
  4. 根据权利要求1所述的半导体结构的制造方法，其中，形成所述第一掩膜层和所述第二掩膜层的步骤包括：
    在所述基底上形成初始第一掩膜层；
    在所述初始第一掩膜层上形成相互分立的第七掩膜层，所述第七掩膜层 沿所述第一方向延伸；
    在所述第七掩膜层的侧壁形成第一侧墙层；
    去除所述第七掩膜层，并在所述第一侧墙层的侧壁形成第二侧墙层；
    去除所述第一侧墙层，并以所述第二侧墙层为掩膜刻蚀所述初始第一掩膜层，以形成所述第一掩膜层；
    形成位于相邻所述第一掩膜层之间的初始第二掩膜层；
    采用第二刻蚀工艺对所述初始第二掩膜层进行图形化处理，以形成所述第二掩膜层。
  5. 根据权利要求4所述的半导体结构的制造方法，其中，所述第二刻蚀工艺的刻蚀气体包括O 2和Ar。
  6. 根据权利要求4所述的半导体结构的制造方法，其中，所述初始第二掩膜层还位于所述第一掩膜层上；
    在垂直于所述基底顶面的方向上，所述第二掩膜层的顶面高于所述第一掩膜层的顶面。
  7. 根据权利要求1所述的半导体结构的制造方法，其中，形成所述第一掩膜层和所述第二掩膜层的步骤包括：
    在所述基底上形成初始第二掩膜层；
    对所述初始第二掩膜层进行图形化处理，以形成相互分立的所述第二掩膜层；
    形成位于相邻所述第二掩膜层之间的初始第一掩膜层；
    在所述初始第一掩膜层上形成相互分立的第七掩膜层，所述第七掩膜层沿所述第一方向延伸；
    在所述第七掩膜层的侧壁形成第一侧墙层；
    去除所述第七掩膜层，并在所述第一侧墙层的侧壁形成第二侧墙层；
    去除所述第一侧墙层，并以所述第二侧墙层为掩膜刻蚀所述初始第一掩膜层，以形成所述第一掩膜层。
  8. 根据权利要求7所述的半导体结构的制造方法，其中，所述初始第一掩膜层还位于所述第二掩膜层上；
    在垂直于所述基底顶面的方向上，所述第一掩膜层的顶面高于所述第二掩膜层的顶面。
  9. 根据权利要求1所述的半导体结构的制造方法，其中，所述第一子掩膜层的形成步骤包括：在所述第一掩膜层上形成第五掩膜层，对第五掩膜层进行图形化处理，以形成相互分立的截断孔，所述截断孔露出所述第一掩膜层；沿着所述截断孔刻蚀所述第一掩膜层，以形成所述第一子掩膜层。
  10. 根据权利要求9所述的半导体结构的制造方法，其中，所述截断孔包括第一截断孔和第二截断孔；对于每一所述第一掩膜层，所述第一截断孔和所述第二截断孔在所述第一掩膜层顶面的正投影交替排列；
    形成所述截断孔的步骤包括：对所述第五掩膜层进行第一图形化处理，以形成所述第一截断孔；形成所述第一截断孔后，在所述第五掩膜层上形成第六掩膜层，对所述第六掩膜层进行图形化处理；以图形化的所述第六掩膜层为掩膜，对所述第五掩膜层进行第二图形化处理，以形成所述第二截断孔。
  11. 根据权利要求1所述的半导体结构的制造方法，其中，所述第一子掩膜层的形成步骤包括：在所述第一掩膜层上形成第五掩膜层，对所述第五掩膜层进行图形化处理，以形成露出所述第一掩膜层和所述第二掩膜层的第二沟槽；以所述第五掩膜层为掩膜，刻蚀所述第一掩膜层，以形成所述第一子掩膜层。
  12. 根据权利要求1所述的半导体结构的制造方法，其中，所述第一刻蚀工艺包括等离子体刻蚀；所述等离子体刻蚀通过离子束去除部分所述基底；所述离子束沿着所述第一方向朝向所述基底底部倾斜0°～30°，以去除部分位于所述第二掩膜层正下方的所述基底。
  13. 根据权利要求1所述的半导体结构的制造方法，其中，所述第一刻蚀工艺对所述基底与所述第二掩膜层的刻蚀选择比大于10。
  14. 根据权利要求1所述的半导体结构的制造方法，其中，所述第一掩膜层为硬掩膜层，所述第二掩膜层为硬掩膜层。
  15. 根据权利要求1所述的半导体结构的制造方法，其中，形成所述字线沟槽后，还包括：形成填充所述字线沟槽的字线。
PCT/CN2021/120125 2021-05-20 2021-09-24 半导体结构的制造方法 Ceased WO2022241994A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP21940441.5A EP4220699B1 (en) 2021-05-20 2021-09-24 Fabrication method for a dram structure
US17/648,558 US11417533B1 (en) 2021-05-20 2022-01-21 Manufacturing method of semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110553933.3 2021-05-20
CN202110553933.3A CN115377011A (zh) 2021-05-20 2021-05-20 半导体结构的制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/648,558 Continuation US11417533B1 (en) 2021-05-20 2022-01-21 Manufacturing method of semiconductor structure

Publications (1)

Publication Number Publication Date
WO2022241994A1 true WO2022241994A1 (zh) 2022-11-24

Family

ID=84059413

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/120125 Ceased WO2022241994A1 (zh) 2021-05-20 2021-09-24 半导体结构的制造方法

Country Status (2)

Country Link
CN (1) CN115377011A (zh)
WO (1) WO2022241994A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120040528A1 (en) * 2010-08-13 2012-02-16 Samsung Electronics Co., Ltd. Methods for patterning microelectronic devices using two sacrificial layers
US20120153385A1 (en) * 2010-12-17 2012-06-21 Dae-Young Seo Semiconductor device and method for fabricating the same
CN103794605A (zh) * 2012-10-26 2014-05-14 三星电子株式会社 具有限定有源区的线型沟道的半导体装置及其形成方法
US20150333059A1 (en) * 2014-05-14 2015-11-19 Dongbok Lee Semiconductor devices including isolation gate lines between active patterns and methods of manufacturing the same
US20170053920A1 (en) * 2015-08-19 2017-02-23 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US20170256413A1 (en) * 2015-01-14 2017-09-07 Chan-Sic Yoon Semiconductor Devices Using Auxiliary Layers for Trimming Margin and Devices So Formed
CN112786444A (zh) * 2019-11-08 2021-05-11 长鑫存储技术有限公司 存储器及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120040528A1 (en) * 2010-08-13 2012-02-16 Samsung Electronics Co., Ltd. Methods for patterning microelectronic devices using two sacrificial layers
US20120153385A1 (en) * 2010-12-17 2012-06-21 Dae-Young Seo Semiconductor device and method for fabricating the same
CN103794605A (zh) * 2012-10-26 2014-05-14 三星电子株式会社 具有限定有源区的线型沟道的半导体装置及其形成方法
US20150333059A1 (en) * 2014-05-14 2015-11-19 Dongbok Lee Semiconductor devices including isolation gate lines between active patterns and methods of manufacturing the same
US20170256413A1 (en) * 2015-01-14 2017-09-07 Chan-Sic Yoon Semiconductor Devices Using Auxiliary Layers for Trimming Margin and Devices So Formed
US20170053920A1 (en) * 2015-08-19 2017-02-23 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
CN112786444A (zh) * 2019-11-08 2021-05-11 长鑫存储技术有限公司 存储器及其形成方法

Also Published As

Publication number Publication date
CN115377011A (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
TWI477999B (zh) 使用間隔物圖案技術以製造半導體裝置之方法
KR20090085642A (ko) 패턴 층을 에칭하여 그 안에 스태거형 하이트들을 형성하는 방법 및 중간 반도체 디바이스 구조물
US20110312184A1 (en) Method for forming pattern of semiconductor device
WO2022205736A1 (zh) 半导体结构的制作方法
KR100739658B1 (ko) 반도체 장치의 제조 방법.
TW200939301A (en) Method for manufacturing a semiconductor device
WO2022205701A1 (zh) 半导体结构的制备方法及半导体结构
US20230230842A1 (en) Patterning method and method of manufacturing semiconductor structure
CN113921384A (zh) 自对准双重图形的形成方法及半导体结构
US7981803B2 (en) Method of forming micro pattern of semiconductor device
CN115274426A (zh) 半导体结构及其制作方法
CN115483158A (zh) 半导体结构及其形成方法
US11417533B1 (en) Manufacturing method of semiconductor structure
WO2022241994A1 (zh) 半导体结构的制造方法
CN108281413A (zh) 制作电容器的方法
WO2022148004A1 (zh) 位线接触结构的形成方法及半导体结构
CN115394634A (zh) 半导体结构的制造方法
CN113517179B (zh) 自对准图形工艺方法
CN115223863B (zh) 半导体结构的制作方法
WO2024027332A1 (zh) 半导体结构的制备方法及半导体结构
WO2022028175A1 (zh) 一种存储器的形成方法和存储器
US8110341B2 (en) Method for manufacturing a semiconductor device by using first and second exposure masks
KR102948230B1 (ko) 집적회로 소자의 제조 방법
US20230386843A1 (en) Method for forming semiconductor structure
US12100593B2 (en) Method for forming self-aligned double pattern and semiconductor structures

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21940441

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021940441

Country of ref document: EP

Effective date: 20230424

NENP Non-entry into the national phase

Ref country code: DE