WO2023020059A1 - Tft基板、显示模组及电子设备 - Google Patents

Tft基板、显示模组及电子设备 Download PDF

Info

Publication number
WO2023020059A1
WO2023020059A1 PCT/CN2022/095339 CN2022095339W WO2023020059A1 WO 2023020059 A1 WO2023020059 A1 WO 2023020059A1 CN 2022095339 W CN2022095339 W CN 2022095339W WO 2023020059 A1 WO2023020059 A1 WO 2023020059A1
Authority
WO
WIPO (PCT)
Prior art keywords
tft substrate
layer
source
coupled
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2022/095339
Other languages
English (en)
French (fr)
Inventor
安亚斌
苏懿
贺海明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honor Device Co Ltd
Original Assignee
Honor Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202111234925.9A external-priority patent/CN115249717B/zh
Application filed by Honor Device Co Ltd filed Critical Honor Device Co Ltd
Priority to US17/918,034 priority Critical patent/US20240215347A1/en
Priority to EP22773574.3A priority patent/EP4160691B1/en
Priority to EP24212055.8A priority patent/EP4550980A3/en
Publication of WO2023020059A1 publication Critical patent/WO2023020059A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Definitions

  • FIG. 1 is a schematic structural diagram of a display module with a lower fan-out area
  • FIG. 10 is a second structural schematic diagram of a TFT substrate provided in the embodiment of the present application.
  • first”, second, etc. are used for descriptive purposes only, and cannot be understood as indicating or implying relative importance or implicitly specifying the quantity of indicated technical features.
  • a feature defined as “first”, “second”, etc. may expressly or implicitly include one or more of that feature.
  • plural means two or more.
  • An embodiment of the present application provides an electronic device.
  • the electronic device includes a mobile phone, a tablet computer (pad), a computer, a smart wearable product (for example, a smart watch, a smart bracelet), a set-top box, a media player, a portable electronic device, a virtual reality (virtual reality, VR) Terminal equipment, augmented reality (augmented reality AR) terminal equipment and other electronic products with a display interface.
  • VR virtual reality
  • AR augmented reality
  • the wiring layer 210 can be used to reduce the load of the power supply wiring in the AM-OLED panel and reduce the voltage drop (IR drop).
  • the second metal wiring 2102 in the wiring layer 210 can be coupled with the common (common) electrode in the LCD panel to optimize ghost images (Ghost), uneven brightness (mura) and Bad loading problem.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例提供一种TFT基板、显示模组及电子设备。该TFT基板包括衬底、第一有源层、第一源漏极层、第一栅极、多条数据线以及布线层。其中，布线层设置于第一源漏极层远离衬底的一侧。布线层包括多条第一金属走线。多条第一金属走线的一端分别与多条数据线相耦接，且多条第一金属走线的另一端用于与显示驱动芯片相耦接。该布线层可以替代电子设备中显示区AA中的下部扇出区，用于连接TFT基板中的数据线和显示驱动芯片，以向TFT基板提供显示需要的图像信号。如此，可以实现在显示区AA扇出，从而使得电子设备的显示模组的下部扇出区不再占用非显示区，进而可以降低非显示区的面积，提高电子设备的屏占比。

Description

TFT基板、显示模组及电子设备
本申请要求于2021年8月20日提交国家知识产权局、申请号为202110962861.8、申请名称为“一种TFT面板”的中国专利申请的优先权，以及于2021年10月22日提交国家知识产权局、申请号为202111234925.9、发明名称为“TFT基板、显示模组及电子设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及显示技术领域，尤其涉及一种TFT基板、显示模组及电子设备。
背景技术
随着全面屏技术的不断发展，电子设备对屏占比的要求越来越高。通常情况下，电子设备包括用于显示图像的显示模组。显示模组可以包括显示区(active area，AA)和位于该显示区AA周边的非显示区。
通常情况下，非显示区包括外围驱动电路(如提供扫描信号的扫描电路，显示驱动芯片等)。为了提高屏占比，需要压缩非显示区的面积。其中，可以通过压缩扫描电路的方式、或者采用瀑布屏或曲面屏来压缩非显示区的面积，将非显示区由水平方向转变为垂直方向。然而，在显示区AA与显示驱动芯片之间还具有下部扇出(fanout)区，如图1所示。该下部扇出区通过扇出的方式使显示驱动芯片与显示区AA中的数据线(data line，DL)耦接，以向显示区AA提供图像信号。该下部扇出区不能通过压缩或者弯折的方式降低该区域的面积，因此电子设备下边框处的非显示区的面积较大，这将大大影响电子设备屏占比的提高。
发明内容
本申请实施例提供一种TFT基板、显示模组及电子设备，用于解决电子设备的非显示区面积较大的问题，以提高电子设备的屏占比。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，本申请提供一种TFT基板。该TFT基板具有行列排布的多个亚像素。该TFT基板包括衬底、第一有源层、第一源漏极层、第一栅极、多条数据线以及布线层。其中，第一有源层设置于衬底的一侧，且每个亚像素内均包括第一有源层。第一源漏极层设置于第一有源层远离衬底的一侧。第一源漏极层包括每个亚像素内的第一源极和第一漏极，且每个亚像素内的第一源极和第一漏极均耦接至亚像素内的第一有源层。第一栅极与第一有源层对应设置，且位于第一有源层与第一源漏极层之间。多条数据线位于第一源漏极层，且多条数据线分别与多列亚像素中的第一源极或第一漏极相耦接。布线层设置于第一源漏极层远离衬底的一侧。布线层包括多条第一金属走线。多条第一金属走线的一端分别与多条数据线相耦接，且多条第一金属走线的另一端用于与显示驱动芯片相耦接。
基于该TFT基板。该TFT基板中设置布线层，替代电子设备中显示区AA中的下部扇出区，用于连接TFT基板中的数据线和显示驱动芯片，以向TFT基板提供显示需要的图像信号。如此，可以实现在显示区AA扇出，从而使得电子设备的显示模组的 下部扇出区不再占用非显示区，进而可以降低非显示区的面积，提高电子设备的屏占比。
一种可能的实现方式中，多条第一金属走线中不同的第一金属走线相互隔开。应理解，不同的第一金属走线用于连接不同的数据线，从而避免数据串扰而造成显示质量问题，以提高电子设备的可靠性和稳定性。
一种可能的实现方式中，显示驱动芯片位于TFT基板的一侧边缘处，第一金属走线呈“L”形延伸。如此，可以既满足多条第一金属走线中不同的第一金属走线相互隔开，还能够便于第一金属走线的布线。
一种可能的实现方式中，多条第一金属走线在TFT基板上形成第一区域。布线层还包括位于TFT基板的第二区域中的多条第二金属走线。其中，第二区域为TFT基板上除第一区域以外的区域。第二金属走线与第一金属走线断开。如此一来，在布线层增加第二金属走线之后，可以有效降低因显示区AA中的金属走线(即第一金属走线)反光造成的显示不均一的问题，提高电子设备的显示质量。此外，还可以均一化像素电路的负载，提高显示区AA的显示质量。
一种可能的实现方式中，多条第二金属走线中的不同的第二金属走线之间相互隔开。如此一来，可以保证的整个TFT基板中的各像素电路的逻辑功能，避免发生串扰造成显示问题，提高电子设备的可靠性和稳定性。
一种可能的实现方式中，第一金属走线呈“L”形延伸。每条第二金属走线均包括第一子走线和第二子走线。其中，第一子走线与第一金属走线的“L”形的一边的延伸方向一致。第二子走线与第一金属走线的“L”形的另一边的延伸方向一致。如此一来，可以使得从显示区AA的整体上看，第一金属走线和第二金属走线的排列方向一致(即长程有序性)，从而使得第一金属走线和第二金属走线排列均一，进而有效降低因显示区AA中的金属走线(如第一金属走线)反光造成的显示不均一的问题，提高电子设备的显示质量。
一种可能的实现方式中，TFT基板还包括发光器件。该发光器件设置于布线层远离衬底的一侧，且发光器件与第一源漏极层相耦接。应理解，上述第一有源层、第一栅极、第一源极、第一漏极可以形成像素电路的晶体管。针对不同类型的像素电路可以包括多个不同的晶体管，多个不同的晶体管的源极和漏极均可位于第一源漏极层。发光器件与第一源漏极层相耦接是指发光器件与第一源漏极层中某晶体管的源极或漏极相耦接。因此，发光器件也可以设置在TFT基板中，并与第一源漏极层相耦接，以实现发光器件发光，从而使得显示模组中的各个亚像素能够按照预设的灰阶进行显示，进而使各个亚像素显示的灰阶形成图像。
一种可能的实现方式中，TFT基板还包括第二源漏极层。该第二源漏极层设置于第一源漏极层与布线层之间。发光器件通过第二源漏极层与第一源漏极层相耦接。如此可以提高显示模组的分辨率，提高显示质量。
一种可能的实现方式中，TFT基板还包括发光器件。该发光器件设置于布线层远离衬底的一侧。发光器件通过第二金属走线与第一源漏极层相耦接。当在布线层中设置第二金属走线之后，可通过第二金属走线实现发光器件与第一源漏极层相耦接，以降低电源走线的负载，减小压降(IR drop)。
一种可能的实现方式中，TFT基板还包括第二源漏极层。该第二源漏极层设置于第一源漏极层与布线层之间。第一源漏极层与第二源漏极层相耦接，第二源漏极层与第二金属走线相耦接。类似地，在通过第二源漏极层提高分辨率之后，第二源漏极层可以与第二金属走线相耦接，以实现发光器件与第一源漏极层相耦接，以降低电源走线的负载，减小压降(IR drop)。
第二方面，本申请提供一种显示模组。该显示模组包括显示驱动芯片以及如上第一方面任一种可能的实现方式中的TFT基板。显示驱动芯片与TFT基板中的布线层相耦接。
第三方面，本申请提供一种电子设备。该电子设备包括印刷电路板、驱动芯片以及如上第一方面任一种可能的实现方式中的TFT基板。该印刷电路板包括应用处理器。应用处理器与驱动芯片相耦接。驱动芯片包括显示驱动芯片；显示驱动芯片与TFT基板中的布线层相耦接。
可以理解地，上述第二方面提供的显示模组以及第三方面所述的电子设备均与上文第一方面所提供的TFT基板相关联，其所能达到的有益效果可参考上文第一方面所提供的TFT基板中的有益效果，此处不再赘述。
附图说明
图1为一种具有下部扇出区的显示模组的结构示意图；
图2为本申请实施例提供的一种电子设备的结构示意图；
图3为本申请实施例提供的一种显示模组的结构示意图一；
图4为本申请实施例提供的另一种电子设备的结构示意图；
图5为本申请实施例提供的一种显示模组的结构示意图二；
图6为本申请实施例提供的一种显示模组的结构示意图三；
图7为本申请实施例提供的一种晶体管的结构示意图；
图8为本申请实施例提供的一种像素电路的电路结构示意图；
图9为本申请实施例提供的一种TFT基板的结构示意图一；
图10为本申请实施例提供的一种TFT基板的结构示意图二；
图11为本申请实施例提供的一种显示模组的结构示意图四；
图12为图11中A处的局部放大图；
图13为本申请实施例提供的一种显示模组的结构示意图五；
图14为图13中A处的局部放大图；
图15为本申请实施例提供的一种TFT基板的结构示意图三；
图16为本申请实施例提供的一种TFT基板的结构示意图四。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“竖向”、“横向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“耦接”或“耦合”可以是实现信号传输的电性连接的方式。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
本申请实施例提供一种电子设备。该电子设备包括手机(mobile phone)、平板电脑(pad)、电脑、智能穿戴产品(例如，智能手表、智能手环)、机顶盒、媒体播放器、便携式电子设备、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality AR)终端设备等具有显示界面的电子产品。本申请实施例对上述电子设备的具体形式不做特殊限制。
为了方便说明，以下以电子设备01为如图2所示的手机为例。上述电子设备01包括显示模组10、中框11以及后壳12。中框11位于显示模组10和后壳12之间。显示模组10、后壳12分别与中框11相连接。其中，后壳12和中框11之间形成的容纳腔用于容纳电池、摄像头模组(图2中未示出)，以及如图2所示的印刷电路板(printed circuit board，PCB)等电子元器件。
应理解，上述电子设备01中的结构并不限于上述显示模组10、中框11以及后壳12等结构，还可以包括其他结构，如小板、电池盖、用户识别卡(subscriber identity module，SIM)等结构，本申请实施例不做特殊限制。
对于上述任意一种电子设备01而言，上述显示模组10主要用于显示图像，视频等。如图3所示，该显示模组10包括支撑背板101、像素电路102、外围驱动电路103、发光器件104以及顶部封装层105。其中，支撑背板101用于支撑像素电路102、外围驱动电路103以及发光器件104。顶部封装层105用于对像素电路102、外围驱动电路103以及发光器件104进行封装。像素电路102、外围驱动电路103均制作于支撑背板的一侧的同一平面，且外围驱动电路位于像素电路102的周围。发光器件104位于像素电路102远离支撑背板101的一侧。像素电路102用于驱动发光器件102发光，以使得显示模组10能够显示图像。外围驱动电路103用于电子设备01中的处理器，以控制像素电路102工作。
在此情况下，如图4所示，显示模组10可以包括显示区(active area，AA)(也可以称作像素区)和位于该显示区AA周边的非显示区。该显示区AA包括行列排布的多个亚像素(sub pixel)30。其中，每个亚像素30内均设置有如图2所示的像素电路102和发光器件104。像素电路102用于驱动发光器件104发光，以使得显示模组10中的各个亚像素30能够按照预设的灰阶进行显示。该非显示区包括扫描电路和驱动芯片20。其中，扫描电路为显示区AA提供图像显示需要的扫描信号。该驱动芯片可以包括显示驱动芯片(display driver integrated circuit，DDIC)以及扫描电路驱动芯 片。在此情况下，以OLED显示屏为例，同一列像素中的像素电路通过同一条数据线(data line，DL)与显示驱动芯片耦接，用于为显示区AA提供图像信号。扫描电路驱动芯片通过扫描线(scan line，SL)与扫描电路耦接，用于控制扫描电路向显示区AA输出扫描信号。上述扫描电路以及驱动芯片20可以构成如图3所示的外围驱动电路103。
在本申请的一些实施例中，上述发光器件104为液晶显示屏(liquid crystal display，LCD)，有机发光二极管(organic light-emitting diode，OLED)，柔性发光二极管(flex light-emittingdiode，FLED)，Miniled，MicroLed，Micro-oLed，量子点发光二极管(quantum dot lightemitting diodes，QLED)等等。以下为了方便说明，均是以发光器件104为OLED为例进行的说明。
此外，如图4所示，上述电子设备01还包括印刷电路板(printed circuit board，PCB)(或者驱动系统板)，以及安装于该PCB上的应用处理器(application processor，AP)(例如CPU)、电源管理芯片(power IC)。图4中的驱动芯片20通过柔性电路板(flexible printed circuit，FPC)与AP耦接。
这样一来，AP为显示驱动芯片和显示模组提供显示数据，用以展示实际的图像信息。电源管理芯片为显示驱动芯片和显示模组提供工作电压。FPC为PCB和显示模组之间提供信号传输连接路径，FPC与PCB之间通过连接器相连，另外一端FPC通过异向导电膜绑定(bonding)在显示模组上。驱动芯片负责接收PCB传输的信号并将信号按照特定的时序控制输送给显示模组。例如AP输出的显示数据通过驱动芯片20后，转换成数据电压Vdata传输至各条数据线DL所耦接的像素电路中。接下来，各个像素电路通过数据线DL上的数据电压Vdata，生成与该数据电压Vdata相匹配的驱动电流I，以驱动像素中的OLED器件发光。
显示模组10中各个像素中的像素电路、OLED器件以及数据线DL等可以制作于一衬底基板上(即支撑背板101)。该衬底基板可以采用柔性树脂材料构成。在此情况下，该OLED显示屏可以作为折叠显示屏。或者，上述OLED显示屏中的衬底基板还可以采用质地较硬的材料，例如玻璃构成。在此情况下，上述OLED显示屏为硬质显示屏。
需要说明的是，随着电子设备屏占比要求的提高，针对电子设备的显示模组10需要减少非显示区域，例如可以采用压缩扫描电路的方式、或者采用瀑布屏或曲面屏来压缩非显示区的面积，将非显示区由水平方向转变为垂直方向，即将非显示区域向下弯折。但是，如图5所示，在显示模组10中的显示区AA与驱动芯片20之间还具有下部扇出(fanout)区，该下部扇出区通过扇出的方式使驱动芯片20与显示区AA中的数据线DL耦接，以向显示区AA提供图像信号。该下部扇出区不能通过压缩或者弯折的方式降低该区域的面积，因此通常情况下，电子设备下边框处的非显示区的面积较大，这将大大影响电子设备屏占比的提高。
基于此，本申请的一些实施例提供一种TFT基板。该TFT基板可以将下部扇出区调整至显示区AA内，可称为AA区扇出(fanout in AA，FIAA)。如此一来，该下部扇出区将不再占用非显示区，从而可以降低非显示区的面积，提高电子设备的屏占比。
下面将结合附图对本申请的一些实施例提供的TFT基板进行详细说明。应理解， 该TFT基板包括上述图3所示的支撑背板101、像素电路102以及发光器件104，也即图4所示的显示模组10中的显示区AA。
如图6所示，显示模组中的显示区AA中的每个亚像素30均包括像素电路102和发光器件104。其中，像素电路102通过扫描线SL与扫描电路耦接，用于接收扫描电路的扫描信号，以及像素电路102还通过数据线DL与显示驱动芯片耦接，用于接收显示驱动芯片的图像信号，以驱动发光器件104发光，从而使得显示区AA中的各个亚像素30均能够按照预设的灰阶进行显示。各个亚像素30显示的灰阶可形成图像。
在本申请的一些实施例中，像素电路102可以包括多个晶体管和至少一个电容，该晶体管可以为薄膜晶体管(thin film transistor，TFT)。
上述任意一个晶体管可以包括如图7(晶体管的截面图)所示的栅极(gate，g)、有源层(active layer，AL)以及第一极，例如为源极(source，s)以及第二极，例如为漏极(drain，d)。或者，晶体管的第一极可以为漏极d，第二极为源极s。本申请对此不做限定，为了方便举例说明，以下均是以晶体管的第一极为源极s，第二极为漏极d为例进行的说明。
有源层AL采用半导体材料构成。当向晶体管的栅极g施加的电压能够导通晶体管时，上述有源层AL由绝缘体转换成导体，使得晶体管的源极s和漏极g相耦接。当向晶体管的栅极g施加的电压无法导通晶体管时，上述有源层AL处于绝缘状态，晶体管的源极s和漏极d断开。
构成上述晶体管的有源层的材料不同，该晶体管的性能也不同。例如，当构成晶体管的有源层的材料为多晶硅(例如，低温多晶硅，low temperature poly-silicon，LTPS)时，由于多晶硅晶体管的电子迁移率高，一般应用于切换频率较快的情况(例如电子设备01处于开启状态)，以提高开关效率。需要说明的是，上述低温多晶硅为在低温(例如温度低于600℃)环境下沉积的多晶硅。
或者，又例如，当构成晶体管的有源层的材料为半导体氧化物(例如，非晶态的氧化铟镓锌，indium gallium zinc oxide，IGZO)时，由于半导体氧化物晶体管的电子迁移率低于多晶硅晶体管，但却具有极低的关态电流，一般应用于切换频率较慢的情况(例如电子设备01处于待机状态)，可以用于减少漏电电流，从而降低功耗。以下为了方便说明，将有源层为多晶硅的晶体管称为第一晶体管，有源层为半导体氧化物的晶体管称为第二晶体管。
示例性地，在一些实施例中，为了使得像素电路102能够在高频驱动(例如电子设备01处于开启状态)时，快速开启，同时，在低频驱动(例如电子设备01处于待机状态)时，降低功耗，该像素电路102至少包括一个上述第一晶体管和一个上述第二晶体管。
如图8所示，上述像素电路102可以包括驱动晶体管Td和开关晶体管Tc，以及电容Cst。此时，该像素电路102为2T1C结构。其中，“2T”是指两个晶体管，“1C”是指一个存储电容。
例如，开关晶体管Tc的栅极g与栅线(gate line，GL)相耦接，且栅线GL与扫描线SL相耦接。开光晶体管Tc的源极s与数据线(data line，DL)相耦接，用于通过数据线D传输数据电压Vdata至开关晶体管Tc的源极s。开光晶体管Tc的漏极d 与成与存储电容Cst的一端耦接，存储电容Cst的另一端与电源VDD耦接。开关晶体管Tc的漏极d还与驱动晶体管Td的栅极g相耦接，驱动晶体管Td的源极s与电源VDD耦接，驱动晶体管Td的漏极d与发光器件104的阳极(anode)耦接，发光器件104的阴极(cathode)接地。
上述开关晶体管Tc用于在栅线(gate line，GL)的控制下处于导通状态，从而将数据电压Vdata写入至驱动晶体管Td的栅极g和存储电容Cst中。存储电容Cst可以对驱动晶体管Td的栅极电压进行保持，使得在一图像帧内驱动晶体管Td的栅极电压能够稳定。在此情况下，驱动晶体管Td可以根据该数据电压Vdata生成驱动电流，以使得发光器件104可以根据该驱动电流进行发光。
在本申请的一些实施例中，图8中的驱动晶体管Td可以为上述第一晶体管，例如该驱动晶体管Td的有源层为LTPS，此外，开关晶体管Tc可以为上述第二晶体管，例如该开关晶体管的有源层为IGZO，在此情况下，由于驱动晶体管Td(即第一晶体管)电子迁移率高，所以，当第一晶体管连接发光器件104时，能够快速开启发光器件104，而由于第二晶体管的关态电流极低，当用第二晶体管作为开关晶体管Tc控制电路开关时，可以减少漏电电流，从而降低功耗，增加设备的待机时间。
或者，在本申请的另一些实施例中，图8中的驱动晶体管Td可以为上述第二晶体管，例如该驱动晶体管Td的有源层为IGZO，此外，开关晶体管Tc可以为上述第一晶体管，即例如该开关晶体管Tc的有源层为LTPS。
应理解，上述像素电路102仅为举例说明，在一些实施例中，可以增加开关晶体管的数量，以消除驱动晶体管Td的阈值电压(Vth)对发光器件104发光亮度的影响，提高发光器件亮度的均一性，如像素电路102可以为7T1C或8T1C结构。当然，在一些实施例中，上述像素电路102也可以仅包括一个晶体管，如上述的第一晶体管或上述第二晶体管。因此，本申请实施例对像素电路102的结构不做特殊限定。
以下，为了方便说明，均是以像素电路102的结构为2T1C为例，且该像素电路102中驱动晶体管Td为上述第一晶体管(例如，有源层为LTPS)，开关晶体管Tc为第二晶体管(例如，有源层为IGZO)，对本申请实施例提供的TFT基板进行说明。
如图9或图10(沿图6中的虚线O-O进行剖切得到的剖视图)所示，本申请实施例提供的TFT基板包括衬底201，设置于该衬底201一侧的第一晶体管(例如，有源层为LTPS)202和第二晶体管(例如，有源层为IGZO)203，以及设置于第一晶体管202和第二晶体管203远离衬底201一侧的像素限定层(pixel definition layer，PDL)204。该像素限定层204具有多个镂空结构。一个上述发光器件104可以设置于像素限定层204中的其中一个镂空结构中。上述发光器件104可以包括从下至上依次层叠设置的阳极(anode)205、发光层206和阴极207。
在本申请的实施例中，构成衬底201的材料可以包括硬质材料，例如玻璃、蓝宝石或者金属材料中的至少一种。或者，构成上述衬底201的材料还可以包括柔性材料，例如高分子聚合物材料。示例性地，当衬底201的材料包括柔性材料时，如图9或图10所示，上述衬底201可以包括第一衬底层2011(例如聚酰亚胺(polyimide，PI)、第一阻挡层2012(例如，氧化硅，SiOx)、第二衬底层2013(例如：PI)和第二阻挡层2014(例如，氧化硅，SiOx)。第一衬底层2011、第一阻挡层2012、第二衬底层 2013以及第二阻挡层2014依次层叠设置。
由上述描述可知，该第一晶体管202可以包括栅极211、第一极(例如，源极s)、第二极(例如，漏极d)209以及有源层212。如图9或图10所示，第一晶体管202的栅极211和有源层212之间具有第一栅极绝缘层213(例如，氧化硅SiOx层)，且第一晶体管202的栅极211相对于有源层212言，更远离衬底201。因此，该第一晶体管202为顶栅型晶体管。
同样地，该第二晶体管203也可以包括栅极214(即第一栅极)、第一极(例如，源极s)(即第一源极)、第二极(例如，漏极d)(即第一漏极)以及有源层215(即第一有源层)。第二晶体管203的栅极214和有源层215间具有第二栅极绝缘层216(例如，氧化硅SiOx层)，且第二晶体管203的栅极214相对于有源层215而言，更远离衬底201。因此，该第二晶体管202页为顶栅型晶体管。
构成第一晶体管202的栅极211和第二晶体管203的栅极214的材料可以是钼
(Mo)，钛/铝/钛合金(Ti/Al/Ti)、(钼/铝/钼合金)Mo/Al/Mo、钛(Ti)等金属材料。
由于第一晶体管202的有源层212为多晶硅、第二晶体管203的有源层215为半导体氧化物。为避免第一晶体管202的有源层212和第二晶体管203的有源层215中的离子扩散对晶体管的功能造成影响，通常在第一栅极绝缘层213和第二栅极绝缘层216之间还具有阻隔层217。
此外，该TFT基板还包括存储电容Cst。该存储电容Cst还可以包括第一电极223和第二电极224。第一电极223位于第一栅极绝缘层213远离衬底201的一侧表面，第一电极223与第一晶体管202的栅极211同层同材料。在第一栅极绝缘层213与阻挡层217之间还设置有第三栅极绝缘层225。该第二电极224位于第三栅极绝缘层225远离衬底201的一侧表面，第二电极224与第一晶体管202相耦接，第二电极224与第二晶体管203的栅极211同材料。在此情况下，第二电极224为存储电容Cst的上极板，第一电极222是存储电容的下极板。
在第二栅极绝缘层216以及第二晶体管203的栅极214远离衬底201的一侧设置有层间电介质层218，用于隔离作用。在层间电介质层218远离衬底201的一侧覆盖一层有机膜作为第一平坦层(Planarization，PLN)219。
通常情况下，第一晶体管202的源极s和漏极d，以及第二晶体管203的源极s和漏极d设置在同一层级结构中。为方便描述，将第一晶体管202的源极s和漏极d，以及第二晶体管203的源极s和漏极d所在的层级结构称为第一源漏极层。在第一平坦层219远离衬底201的一侧可以制作第一源漏极层。该第一源漏极层中的源极s和漏极d可通过过孔耦接至对应的晶体管(如第一晶体管或第二晶体管)的有源层。
根据图8，上述第一晶体管202可以作为如图8所示的驱动晶体管Td。因此，在本申请的一些实施例中，如图9所示，该第一晶体管202的第二极209可以直接与发光器件104的阳极205相耦接。或者，如图10所示，该TFT基板还可以包括第二源漏极层208。该第二源漏极层208位于第一源漏极层远离衬底201的一侧。该第一晶体管202的第二极209可以通过第二源漏极层208与发光器件104的阳极205相耦接。相比较于该第一晶体管202的第二极209直接与发光器件104的阳极205相耦接，该 第一晶体管202的第二极209通过第二源漏极层208与发光器件104的阳极205相耦接，可以提高该TFT基板构成的显示模组的分辨率。
根据图8，上述第二晶体管203可以作为图8所示的开关晶体管Tc，且该开关晶体管Tc的源极s需要与数据线DL相耦接。通常情况下，数据线DL可以设置在该TFT基板中的第一源漏极层(图中未示出)，为保证信号的传输，现有技术中采用下部扇出区实现数据线DL与驱动芯片相耦接，以使驱动芯片提供的图像信号(即数据电压Vdata)能够传输至开关晶体管Tc中，进而传输至驱动晶体管Td中以驱动发光器件104发光。
然而，在本申请的一些实施例中，如图9或图10所示，该TFT基板还包括布线层210。当该第一晶体管202的第二极209直接与发光器件104的阳极205相耦接时，如图9所示，该布线层210位于第一源漏极层与像素限定层204之间。示例地，在第一源漏极层远离衬底201的一侧可以覆盖一层有机膜作为第二平坦层220。在该第二平坦层220远离衬底201的一侧可以制作布线层210。在该布线层210远离衬底201的一侧可以覆盖一层有机膜作为第三平坦层221。上述像素限定层可以位于第三平坦层221远离衬底201的一侧。
当第一晶体管202的第二极209通过第二源漏极层208与发光器件104的阳极205相耦接时，如图10所示，该布线层210位于第二源漏极层208与像素限定层204之间。示例地，在第一源漏极层远离衬底201的一侧可以覆盖一层有机膜作为第二平坦层220。在第二平坦层220远离衬底201的一侧可以制作第二源漏极层208，用于通过过孔耦接至第一源漏极层(如耦接至第一晶体管202的第二极209)。在第二源漏极层208远离衬底201的一侧可以覆盖一层有机膜作为第三平坦层221。在上述第三平坦层221远离衬底201的一侧可以制作上述布线层210。在布线层210远离衬底201的一侧可以覆盖一层有机膜作为第四平坦层222。上述像素限定层204可以设置于该第四平坦层222远离衬底201的一侧，并且该像素限定层204的镂空结构内部的发光器件104的阳极205可以通过过孔与第二源漏极层208相耦接，从而实现第一晶体管202的第二极209与发光器件104的阳极205相耦接。
该布线层210包括多条第一金属走线2101，该多条第一金属走线2101分别与TFT基板中的多条数据线(data line，DL)对应，并且该多条第一金属走线2101用于连接TFT基板中的多条数据线DL。示例的，TFT基板的多条数据线DL通常位于第一晶体管202的第一源漏极层，且可以与第二晶体管203的源极或者漏极相耦接，因此布线层210中的每一条第一金属走线2101可通过过孔(图中未示出，且过孔中填充有导电材料，如金属材料)与TFT基板中对应的数据线DL耦接。该布线层210的多条第一金属走线2101还可以通过导线(wirebond)与驱动芯片相耦接，从而实现在显示区AA扇出，以实现驱动芯片与TFT基板中的数据线DL耦接，进而降低非显示区的面积，提高电子设备的屏占比。
需要说明的是，在图9或图10所示的TFT基板中，布线层210仅包括用于连接TFT基板的数据线DL至驱动芯片的第一金属走线2101。通常情况下，驱动芯片位于显示AA区的下边缘处，因此布线层210中的第一金属走线2101分布于显示AA区的下部区域，如图11所示。此处的显示AA区的下部区域也包括显示AA区的两边，即 显示AA区的下部区域为显示AA区的下边缘沿着显示AA区的两边朝向显示AA区的中部延伸的所有区域)。此外，为方便布线层210中的走线布置，不同的第一金属走线2101之间不交叉且相互隔离(即相互隔开)。示例地，如图12(图11中A处的局部放大图)所示，不同的数据线DL上连接第一金属走线2101的过孔230，在数据线DL的延伸方向上相互错开。每一条第一金属走线2101连耦接至对应的数据线DL的过孔230后，在第二源漏极层210中呈“L”形延伸，从而使得所有的第一金属走线2101排列之后，所有的第一金属走线2101形成一个类似“房子”形状的第一区域。应理解，根据不同过孔230之间的排列不同，第一金属走线2101形成的区域可以为其他任意形状，如倒三角、梯形等。
增加了由第一金属走线2101形成的布线层210之后，覆盖有第一金属走线2101的亚像素30、以及未覆盖有第一金属走线2101的亚像素30之间会存在像素电路的负载不一致的问题，可能造成不同的亚像素30之间的亮度不一致的问题，从而使得电子设备的显示质量降低。此外，由第一金属走线2101形成的第一区域相比较没有第一金属走线2101的区域会形成反光区域，从而造成显示区AA的不同亚像素30的显示不均的问题。
在本申请的一些实施例中，为解决上述像素电路的负载不一致的问题，以及不同区域显示不均的问题，如图13所示，可以在显示区AA未覆盖第一金属走线2101的区域(即第二区域)(也可以称为Dummy区)覆盖第二金属走线2102。也就是说，在TFT基板中，布线层210包括第一金属走线2101和第二金属走线2102。第一金属走线2101的连接关系请参考上文描述，此处不再赘述。该第二金属走线2102与第一金属走线2101不连通，且不具有任何电学连接关系(即第二金属走线2102与第一金属走线2101隔开)。第二金属走线2102的排列方式可以与第一金属走线2101的排列方式类似，例如，如图14(图13中A处的局部放大图)所示，每一列亚像素30可对应一组第二金属走线2102，各组第二金属走线2102互不连通且不具有任何电学连接关系(即相互隔开)。每一组第二金属走线2102可以由交错设置的金属走线A(即第一子走线)和金属走线B(即第二子走线)耦接形成。其中，金属走线A可以与上述第一金属走线2101中的“L”形的一边方向一致，金属走线B可以与上述第一金属走线2101中的“L”形的另一边的方向一致。如此一来，可以使得从显示区AA的整体上看，第一金属走线2101和第二金属走线2102的排列方向一致(即长程有序性)，从而使得第一金属走线2101和第二金属走线2102排列均一，进而有效降低因显示区AA中的金属走线(如第一金属走线2101)反光造成的显示不均一的问题，提高电子设备的显示质量。此外，通过上述第二金属走线2102的设置，在局部微纳米电路(即像素电路)，不同的亚像素30中的像素电路相互隔开(即短程无序性)，从而保证的整个TFT基板中的各像素电路的逻辑功能，避免发生串扰造成显示问题，提高电子设备的可靠性和稳定性。
在布线层210设置了第二金属走线2102之后，如图15所示，发光器件104的阳极205可通过过孔耦接至布线层210中的第二金属走线2102，且布线层210中的第二金属走线2102通过过孔耦接至第一源漏极层(即耦接至第一晶体管202的第二极209)，从而实现第一晶体管202的第二极209与发光器件104的阳极205相耦接。或者，如 图16所示，发光器件104的阳极205可通过过孔耦接至布线层210中的第二金属走线2102，且布线层210中的第二金属走线2102通过过孔耦接至第二源漏极层208，从而实现第一晶体管202的第二极209与发光器件104的阳极205相耦接。
应理解，在电子设备设置有屏下摄像头(即设置在显示屏下方的摄像头)，或者电子设备存在其他异形设计区域(如电子设备边缘的圆弧形转角(conner))的情况下，在布线层210设置了第二金属走线2102之后，该区域发光器件104的阳极205也可以通过第二金属走线2102以及过孔耦接至第一晶体管202的第二极209。
该TFT基板应用于大尺寸的AM-OLED面板或者功耗较高的AM-OLED面板时，当布线层210中的第二金属走线2102通过过孔与第二源漏极层208或者与第一晶体管202的第二极209耦接后，该布线层210可用于降低AM-OLED面板中电源走线的负载，减小压降(IR drop)。当该TFT基板应用于LCD面板时，布线层210中的第二金属走线2102可以与LCD面板中的公共(common)电极耦接，以优化鬼影(Ghost)、亮度不均匀(mura)以及负载(loading)不良的问题。
综上所述，在TFT基板中设置布线层210，且布线层210包括第一金属走线2101和第二金属走线2102，可以有效降低因显示区AA中的金属走线(如第一金属走线2101)反光造成的显示不均一的问题，提高电子设备的显示质量。此外，还可以均一化像素电路的负载，提高显示区AA的显示质量。
本申请实施例还提供一种显示模组。该显示模组包括如上所述的任一种TFT基板以及驱动芯片。其中，驱动芯片可以包括显示驱动芯片。该显示驱动芯片与TFT基板的数据线相耦接。该显示模组具有与前述实施例提供的TFT基板相同的技术效果，此处不再赘述。
本申请实施例还提供一种电子设备。该电子设备包括印刷电路板、驱动芯片以及如上所述的任意一种TFT基板，该印刷电路板包括应用处理器。应用处理器与驱动芯片相耦接。驱动芯片包括显示驱动芯片；显示驱动芯片与TFT基板中的布线层相耦接。该电子设备具有与前述实施例提供的TFT基板相同的技术效果，此处不再赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (12)

  1. 一种TFT基板，其特征在于，具有行列排布的多个亚像素，所述TFT基板包括：
    衬底；
    第一有源层，设置于所述衬底的一侧；每个所述亚像素内均包括所述第一有源层；
    第一源漏极层，设置于所述第一有源层远离所述衬底的一侧；所述第一源漏极层包括每个亚像素内的第一源极和第一漏极；每个所述亚像素内的所述第一源极和所述第一漏极均耦接至所述亚像素内的所述第一有源层；
    第一栅极，与所述第一有源层对应设置，且位于所述第一有源层与所述第一源漏极层之间；
    多条数据线，位于所述第一源漏极层，所述多条数据线分别与多列所述亚像素中的所述第一源极或所述第一漏极相耦接；
    布线层，设置于所述第一源漏极层远离所述衬底的一侧；所述布线层包括多条第一金属走线；所述多条第一金属走线的一端分别与所述多条数据线相耦接，且所述多条第一金属走线的另一端用于与显示驱动芯片相耦接。
  2. 根据权利要求1所述的TFT基板，其特征在于，所述多条第一金属走线中不同的所述第一金属走线相互隔开。
  3. 根据权利要求1或2所述的TFT基板，其特征在于，所述显示驱动芯片位于所述TFT基板的一侧边缘处，所述第一金属走线呈“L”形延伸。
  4. 根据权利要求1-3任一项所述的TFT基板，其特征在于，所述多条第一金属走线在所述TFT基板上形成第一区域；所述布线层还包括：位于所述TFT基板的第二区域中的多条第二金属走线；所述第二区域为所述TFT基板上除所述第一区域以外的区域；所述第二金属走线与所述第一金属走线断开。
  5. 根据权利要求4所述的TFT基板，其特征在于，所述多条第二金属走线中的不同的所述第二金属走线之间相互隔开。
  6. 根据权利要求4或5所述的TFT基板，其特征在于，所述第一金属走线呈“L”形延伸；每条所述第二金属走线均包括第一子走线和第二子走线；所述第一子走线与所述第一金属走线的“L”形的一边的延伸方向一致；所述第二子走线与所述第一金属走线的“L”形的另一边的延伸方向一致。
  7. 根据权利要求1-6任一项所述的TFT基板，其特征在于，所述TFT基板还包括：
    发光器件，设置于所述布线层远离所述衬底的一侧；所述发光器件与所述第一源漏极层相耦接。
  8. 根据权利要求7所述的TFT基板，其特征在于，所述TFT基板还包括：
    第二源漏极层，设置于所述第一源漏极层与所述布线层之间；所述发光器件通过所述第二源漏极层与所述第一源漏极层相耦接。
  9. 根据权利要求4-6任一项所述的TFT基板，其特征在于，所述TFT基板还包括：
    发光器件，设置于所述布线层远离所述衬底的一侧；所述发光器件通过所述第二金属走线与所述第一源漏极层相耦接。
  10. 根据权利要求9所述的TFT基板，其特征在于，所述TFT基板还包括：
    第二源漏极层，设置于所述第一源漏极层与所述布线层之间；所述第二源漏极层与所述第二金属走线相耦接。
  11. 一种显示模组，其特征在于，包括显示驱动芯片，以及如权利要求1-10任一项所述的TFT基板；所述显示驱动芯片与所述TFT基板中的所述布线层相耦接。
  12. 一种电子设备，其特征在于，包括印刷电路板、驱动芯片以及如权利要求1-10任一项所述的TFT基板；
    所述印刷电路板包括应用处理器；所述应用处理器与所述驱动芯片相耦接；
    所述驱动芯片包括显示驱动芯片；所述显示驱动芯片与所述TFT基板中的所述布线层相耦接。
PCT/CN2022/095339 2021-08-20 2022-05-26 Tft基板、显示模组及电子设备 Ceased WO2023020059A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/918,034 US20240215347A1 (en) 2021-08-20 2022-05-26 TFT Substrate, Display Module, and Electronic Device
EP22773574.3A EP4160691B1 (en) 2021-08-20 2022-05-26 Tft substrate, display module, and electronic device
EP24212055.8A EP4550980A3 (en) 2021-08-20 2022-05-26 Tft substrate, display module, and electronic device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202110962861.8 2021-08-20
CN202110962861 2021-08-20
CN202111234925.9 2021-10-22
CN202111234925.9A CN115249717B (zh) 2021-08-20 2021-10-22 Tft基板、显示模组及电子设备

Publications (1)

Publication Number Publication Date
WO2023020059A1 true WO2023020059A1 (zh) 2023-02-23

Family

ID=83394730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/095339 Ceased WO2023020059A1 (zh) 2021-08-20 2022-05-26 Tft基板、显示模组及电子设备

Country Status (4)

Country Link
US (1) US20240215347A1 (zh)
EP (2) EP4550980A3 (zh)
CN (2) CN116469894A (zh)
WO (1) WO2023020059A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024198055A1 (zh) * 2023-03-28 2024-10-03 武汉华星光电半导体显示技术有限公司 一种显示面板及显示终端

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022006019T5 (de) * 2021-12-17 2025-01-02 Boe Technology Group Co., Ltd. Anzeigepanel und anzeigegerät
KR20240095554A (ko) * 2022-11-29 2024-06-26 삼성디스플레이 주식회사 표시 장치
CN116129747B (zh) * 2023-01-17 2024-07-19 武汉天马微电子有限公司 显示面板及显示装置
CN120596115B (zh) * 2025-08-07 2026-02-24 重庆御芯微信息技术有限公司 一种多芯片进行烧录的晶圆和系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140284574A1 (en) * 2013-03-20 2014-09-25 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN106057820A (zh) * 2016-07-21 2016-10-26 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
CN110911444A (zh) * 2018-09-14 2020-03-24 三星显示有限公司 显示装置
CN111653603A (zh) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 显示基板及显示装置
CN112216721A (zh) * 2019-07-10 2021-01-12 三星显示有限公司 显示设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
US7541213B2 (en) * 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101761580B1 (ko) * 2010-09-08 2017-07-27 엘지디스플레이 주식회사 터치 센서를 갖는 표시 장치
KR102378551B1 (ko) * 2015-06-25 2022-03-25 삼성디스플레이 주식회사 표시 장치
CN109791745A (zh) * 2016-09-27 2019-05-21 夏普株式会社 显示面板
US11430857B2 (en) * 2018-03-30 2022-08-30 Sharp Kabushiki Kaisha Display device with edge cover having slit partially surrounding display area
KR102562837B1 (ko) * 2018-09-13 2023-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109541865A (zh) * 2018-12-26 2019-03-29 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN112310125B (zh) * 2020-10-30 2022-08-09 合肥京东方卓印科技有限公司 显示基板及显示装置
US20240237434A9 (en) * 2021-03-25 2024-07-11 Sharp Display Technology Corporation Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140284574A1 (en) * 2013-03-20 2014-09-25 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN106057820A (zh) * 2016-07-21 2016-10-26 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
CN110911444A (zh) * 2018-09-14 2020-03-24 三星显示有限公司 显示装置
CN112216721A (zh) * 2019-07-10 2021-01-12 三星显示有限公司 显示设备
CN111653603A (zh) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 显示基板及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4160691A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024198055A1 (zh) * 2023-03-28 2024-10-03 武汉华星光电半导体显示技术有限公司 一种显示面板及显示终端

Also Published As

Publication number Publication date
CN115132763A (zh) 2022-09-30
CN116469894A (zh) 2023-07-21
EP4550980A2 (en) 2025-05-07
EP4160691A4 (en) 2023-10-25
US20240215347A1 (en) 2024-06-27
CN115132763B (zh) 2023-06-16
EP4550980A3 (en) 2025-08-06
EP4160691B1 (en) 2024-12-04
EP4160691A1 (en) 2023-04-05

Similar Documents

Publication Publication Date Title
CN115132763B (zh) Tft基板、显示模组及电子设备
US20240188354A1 (en) Display panel and display device
WO2021203358A1 (zh) 显示面板和显示装置
CN112599540B (zh) 阵列基板及其制备方法、显示面板
CN115425063A (zh) 显示面板和显示装置
US20230189596A1 (en) Display panel and display device
CN115249717B (zh) Tft基板、显示模组及电子设备
CN217606819U (zh) 显示装置
US20240324333A1 (en) Display Substrate and Preparation Method therefor, and Display Apparatus
WO2024007435A1 (zh) 显示面板
US11024697B2 (en) Display apparatus and method of manufacturing the same
WO2023044763A9 (zh) 阵列基板及显示装置
US12557495B2 (en) Display panel and display device
US20250056890A1 (en) Display panels including metal layer having fan-out segment and display terminals including the same
US20240407217A1 (en) Display substrate and display apparatus
US20220328725A1 (en) Display device and method of fabricating display device
WO2023230898A1 (zh) 触控显示面板和触控显示装置
HK40074919A (zh) Tft基板、显示模组及电子设备
WO2024060127A1 (zh) 显示基板和显示装置
HK40074919B (zh) Tft基板、显示模组及电子设备
US20250351692A1 (en) Display device
US12550441B2 (en) Display substrate, method for manufacturing same, and display device
US20230337479A1 (en) Display substrate and display device
US20250391322A1 (en) Display device
US20240397778A1 (en) Display device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17918034

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2022773574

Country of ref document: EP

Effective date: 20220930

WWE Wipo information: entry into national phase

Ref document number: 202437003534

Country of ref document: IN

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112024002456

Country of ref document: BR

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 112024002456

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20240206