WO2023157497A1 - 光検出装置およびその製造方法 - Google Patents

光検出装置およびその製造方法 Download PDF

Info

Publication number
WO2023157497A1
WO2023157497A1 PCT/JP2022/048449 JP2022048449W WO2023157497A1 WO 2023157497 A1 WO2023157497 A1 WO 2023157497A1 JP 2022048449 W JP2022048449 W JP 2022048449W WO 2023157497 A1 WO2023157497 A1 WO 2023157497A1
Authority
WO
WIPO (PCT)
Prior art keywords
photodetector
electrode
layer
photodetector according
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/048449
Other languages
English (en)
French (fr)
Inventor
洋一 江尻
隼人 熊谷
英信 津川
良一 中邑
睦聡 田代
裕太郎 藤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/836,664 priority Critical patent/US20250120213A1/en
Priority to KR1020247029584A priority patent/KR20240149416A/ko
Priority to JP2024501008A priority patent/JPWO2023157497A1/ja
Priority to CN202280089216.2A priority patent/CN118575286A/zh
Priority to EP22927379.2A priority patent/EP4481836A4/en
Publication of WO2023157497A1 publication Critical patent/WO2023157497A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H10F30/2255—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers form heterostructures, e.g. SAM structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/95—Circuit arrangements
    • H10F77/953—Circuit arrangements for devices having potential barriers
    • H10F77/959—Circuit arrangements for devices having potential barriers for devices working in avalanche mode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/498—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Definitions

  • the present disclosure relates to, for example, a photodetector using an avalanche photodiode and a manufacturing method thereof.
  • APD avalanche photodiodes
  • a photodetector includes a semiconductor substrate, a light receiving section, a multiplier section, a first electrode, a second electrode, and a resistor.
  • the semiconductor substrate has a first surface and a second surface facing each other, and a pixel array section in which a plurality of pixels are arranged in an array in the in-plane direction.
  • the light receiving section is provided inside the semiconductor substrate for each pixel, and generates carriers according to the amount of light received by photoelectric conversion.
  • the multiplication section is provided on the first surface of the semiconductor substrate for each pixel, has a laminated structure of a first conductivity type region and a second conductivity type region, and avalanche multiplies the carriers generated in the light receiving section. double.
  • the first electrode is electrically connected to the multiplier.
  • the second electrode is electrically connected to the light receiving section.
  • the resistor is made of a polycrystalline semiconductor material provided so as to face the first surface and be in contact with the first electrode.
  • a resistor made of a polycrystalline semiconductor material is connected to the first electrode electrically connected to the multiplier section. Therefore, the structural stability of the semiconductor substrate is higher than when the resistor is made of metal.
  • FIG. 1 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of a photodetector according to a first embodiment of the present disclosure.
  • FIG. 2 is a block diagram showing an example of a schematic configuration of the photodetector shown in FIG.
  • FIG. 3A is an example of an equivalent circuit diagram of a unit pixel of the photodetector shown in FIG.
  • FIG. 3B is a waveform diagram explaining the operation of the pixel circuit shown in FIG. 3A.
  • 4A is a schematic cross-sectional view showing a first structural example of a horizontal cross section of the photodetector shown in FIG. 1.
  • FIG. 1 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of a photodetector according to a first embodiment of the present disclosure.
  • FIG. 2 is a block diagram showing an example of a schematic configuration of the photodetector shown in FIG.
  • FIG. 3A is an example of an
  • FIG. 4B is a schematic cross-sectional view showing a second configuration example of the horizontal cross section of the photodetector shown in FIG. 1.
  • FIG. 4C is a schematic cross-sectional view showing a third configuration example of the horizontal cross section of the photodetector shown in FIG. 1.
  • FIG. 4D is a schematic cross-sectional view showing a fourth configuration example of the horizontal cross section of the photodetector shown in FIG. 1.
  • FIG. 4E is a schematic cross-sectional view showing a fifth configuration example of the horizontal cross section of the photodetector shown in FIG. 1.
  • FIG. 4F is a schematic cross-sectional view showing a sixth configuration example of the horizontal cross section of the photodetector shown in FIG. 1.
  • FIG. 4G is a schematic cross-sectional view showing a seventh structural example of the horizontal cross section of the photodetector shown in FIG. 1.
  • FIG. 4H is a schematic cross-sectional view showing an eighth configuration example of the horizontal cross section of the photodetector shown in FIG. 1.
  • FIG. FIG. 5 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of the photodetector according to the first modification of the first embodiment.
  • 6A is a schematic cross-sectional view showing a first structural example of a horizontal cross section of the photodetector shown in FIG. 5.
  • FIG. 6B is a schematic cross-sectional view showing a second configuration example of the horizontal cross section of the photodetector shown in FIG. 5.
  • FIG. 5 is a schematic cross-sectional view showing a configuration example of the horizontal cross section of the photodetector shown in FIG. 5.
  • FIG. 6C is a schematic cross-sectional view showing a third configuration example of the horizontal cross section of the photodetector shown in FIG. 5.
  • FIG. FIG. 7A is a schematic cross-sectional view showing a configuration example of a lamination cross-section of a photodetector according to a second modification of the first embodiment
  • FIG. 7B is a schematic cross-sectional view showing a configuration example of a horizontal cross section of the photodetector shown in FIG. 7A
  • 8A is a schematic cross-sectional view of lamination representing one step of the method for manufacturing the photodetector shown in FIG. 5.
  • FIG. FIG. 8B is a schematic diagram of a lamination cross section showing one step following FIG. 8A.
  • FIG. 8C is a schematic diagram of a lamination cross section showing one step following FIG. 8B.
  • FIG. 8D is a schematic diagram of a lamination cross section showing one step following FIG. 8C.
  • FIG. 8E is a schematic diagram of a lamination cross section showing one step following FIG. 8D.
  • FIG. 8F is a schematic diagram of a lamination cross section showing one step following FIG. 8E.
  • FIG. 8G is a schematic diagram of a lamination cross section showing one step following FIG. 8F.
  • FIG. 8H is a schematic diagram of a lamination cross section showing one step following FIG. 8G.
  • FIG. 8I is a schematic diagram of a lamination cross section showing one step following FIG. 8H.
  • FIG. 8J is a schematic diagram of a lamination cross section showing one step following FIG. 8I.
  • FIG. 9 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of the photodetector according to the second embodiment of the present disclosure.
  • 10A is a schematic cross-sectional view showing one structural example of a horizontal cross section of the photodetector shown in FIG. 9.
  • FIG. 10B is a schematic cross-sectional view showing one configuration example of a horizontal cross section of the photodetector shown in FIG. 9.
  • FIG. 11 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of a photodetector according to the first modification of the second embodiment.
  • FIG. 12 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of a photodetector according to a second modification of the second embodiment.
  • 13A is a schematic cross-sectional view showing a configuration example of a lamination cross-section of a photodetector according to a third modification of the second embodiment;
  • FIG. 13B is a schematic diagram showing a planar configuration example (planar layout) of the photodetector shown in FIG. 13A.
  • 14A is a schematic cross-sectional view showing a configuration example of a lamination cross-section of a photodetector according to a fourth modification of the second embodiment;
  • FIG. 14B is a schematic diagram illustrating a planar configuration example (planar layout) of the photodetector illustrated in FIG. 14A.
  • FIG. 15 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of the photodetector according to the third embodiment of the present disclosure.
  • 16A is a schematic cross-sectional view showing a first structural example of a horizontal cross section of the photodetector shown in FIG. 15.
  • FIG. 16B is a schematic cross-sectional view showing a second configuration example of the horizontal cross section of the photodetector shown in FIG. 15.
  • FIG. FIG. 17 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of the photodetector according to the first modification of the third embodiment.
  • FIG. 18 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of the photodetector according to the fourth embodiment of the present disclosure.
  • 19A is a schematic diagram showing a first structural example of a planar structural example (planar layout) of the photodetector shown in FIG. 18.
  • FIG. 19B is a schematic diagram illustrating a second configuration example of the planar configuration example (planar layout) of the photodetector illustrated in FIG. 18.
  • FIG. FIG. 20 is an example of an equivalent circuit diagram of a unit pixel of the photodetector shown in FIG. FIG.
  • 21A is a schematic diagram illustrating a configuration example of a planar configuration example (planar layout) of a photodetector according to the first modification of the fourth embodiment
  • FIG. 21B is a schematic diagram showing a configuration example of a planar configuration example (planar layout) of the photodetector according to the second modification of the fourth embodiment
  • 21C is a schematic diagram illustrating a configuration example of a planar configuration example (planar layout) of the photodetector according to the third modification of the fourth embodiment
  • FIG. FIG. 22 is a schematic cross-sectional view showing a configuration example of a lamination cross-section of the photodetector according to the fifth embodiment of the present disclosure.
  • FIG. 23 is an enlarged cross-sectional view showing an enlarged part of the photodetector shown in FIG. 22.
  • FIG. FIG. 24 is a schematic diagram showing a configuration example of a planar configuration example (planar layout) of the photodetector shown in FIG. 25A is a schematic cross-sectional view of a lamination showing one step of the method for manufacturing the photodetector shown in FIG. 22.
  • FIG. FIG. 25B is a schematic diagram of a lamination cross section showing one step following FIG. 25A.
  • FIG. 25C is a schematic diagram of a lamination cross section showing one step following FIG. 25B.
  • FIG. 25D is a schematic diagram of a lamination cross section showing one step following FIG. 25C.
  • FIG. 25E is a schematic diagram of a lamination cross section showing one step following FIG. 25D.
  • FIG. 25F is a schematic diagram of a lamination cross section showing one step following FIG. 25E.
  • FIG. 25G is a schematic diagram of a lamination cross section showing one step following FIG. 25F.
  • FIG. 25H is a schematic diagram of a lamination cross section showing one step following FIG. 25G.
  • FIG. 25I is a schematic diagram of a lamination cross section showing one step following FIG. 25H.
  • FIG. 26 is an enlarged cross-sectional view showing an enlarged part of the photodetector according to the first modification of the fifth embodiment of the present disclosure.
  • FIG. 27A is a schematic cross-sectional view of a lamination showing one step of the method for manufacturing the photodetector shown in FIG. 26.
  • FIG. FIG. 27B is a schematic diagram of a lamination cross section showing one step following FIG. 27A.
  • FIG. 27C is a schematic diagram of a lamination cross section showing one step following FIG. 27B.
  • FIG. 27D is a schematic diagram of a lamination cross section showing one step following FIG. 27C.
  • FIG. 27E is a schematic diagram of a lamination cross section showing one step following FIG. 27D.
  • FIG. 27F is a schematic diagram of a lamination cross section showing one step following FIG. 27E.
  • FIG. 28 is an enlarged cross-sectional view showing an enlarged part of the photodetector according to the second modification of the fifth embodiment of the present disclosure.
  • FIG. 29 is an enlarged cross-sectional view showing an enlarged part of the photodetector according to the third modification of the fifth embodiment of the present disclosure.
  • FIG. 30 is an enlarged cross-sectional view showing an enlarged part of the photodetector according to the fourth modification of the fifth embodiment of the present disclosure.
  • FIG. 31 is an enlarged cross-sectional view showing an enlarged part of the photodetector according to the fifth modification of the fifth embodiment of the present disclosure.
  • FIG. 32A is an enlarged plan view showing an enlarged part of the photodetector according to the sixth modification of the fifth embodiment of the present disclosure.
  • FIG. 32B is an enlarged cross-sectional view showing an enlarged part of the photodetector shown in FIG. 32A.
  • FIG. 33 is an enlarged plan view showing an enlarged part of the photodetector according to the seventh modification of the fifth embodiment of the present disclosure.
  • FIG. 34 is a functional block diagram showing an example of an electronic device using the photodetector shown in FIG. 1 and the like.
  • FIG. 35 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 36 is an explanatory diagram showing an example of installation positions of the vehicle exterior information detection unit and the imaging unit.
  • the above patent document discloses a structure in which a quench resistor is connected to the cathode via a metal electrode.
  • the high-concentration layer is formed by, for example, ion implantation.
  • ion implantation may cause crystal defects.
  • the Si substrate may be damaged during the formation of the metal electrodes. Such a possibility is a factor in reducing the reliability of APDs.
  • the graphene layer constitutes the quench resistor in the above patent document, a certain length is required in order to secure a sufficient resistance value as the quench resistor, which may hinder miniaturization. Therefore, the applicant of the present application has come to provide a highly reliable photodetector that is compatible with miniaturization.
  • FIG. 1 schematically illustrates an example of a cross-sectional configuration of a photodetector 1 according to the first embodiment of the present disclosure.
  • FIG. 2 is a block diagram showing a schematic configuration of the photodetector 1 shown in FIG. 3A is a circuit diagram showing an example of an equivalent circuit of the unit pixel P of the photodetector 1 shown in FIG. 1.
  • FIG. The photodetector 1 can be applied to, for example, a distance image sensor (distance image apparatus 1000 described later, see FIG. 34), an image sensor, or the like that measures distance by the ToF (Time-of-Flight) method.
  • a distance image sensor distance image apparatus 1000 described later, see FIG. 34
  • ToF Time-of-Flight
  • the photodetector 1 has, for example, a pixel array section 100A in which a plurality of unit pixels P are arranged in an array in row and column directions.
  • the photodetector 1 has a pixel array section 100A and a bias voltage application section 110, as shown in FIG.
  • the bias voltage applying section 110 applies a bias voltage to each unit pixel P of the pixel array section 100A.
  • a case of reading electrons as signal charges will be described.
  • the unit pixel P includes a light receiving element 12, a clamp circuit 50 as a protection circuit, a first control transistor 71, a current source 72, a terminal 73, and a second control transistor 74. , and a readout circuit 75 .
  • the light receiving element 12 converts incident light into an electric signal by photoelectric conversion and outputs the electric signal. Additionally, the light-receiving element 12 converts incident light (photons) into an electrical signal by photoelectric conversion, and outputs a pulse corresponding to the incidence of the photons.
  • the light receiving element 12 is, for example, a SPAD element.
  • the SPAD element forms an avalanche multiplication region (depletion layer) 12X, for example, by applying a large negative voltage to the cathode, and generates light in response to the incidence of one photon. It has the characteristic that electrons cause avalanche multiplication and a large current flows.
  • the anode of the light receiving element 12 is connected, for example, to the bias voltage applying section 110 .
  • the cathode of the light receiving element 12 is connected to a terminal 73 to which a power supply voltage VDD is applied via, for example, a first control transistor 71 and a current source 72 .
  • a power supply voltage VDD for example, a voltage of about 3V is applied.
  • a cathode of the light receiving element 12 is connected to a source terminal of the first control transistor 71 .
  • a device voltage VB is applied to the anode of the light receiving element 12 from a device voltage applying section.
  • the device voltage VB a large negative voltage at which avalanche multiplication occurs, that is, a voltage higher than the breakdown voltage (for example, about -20 V) is applied.
  • the first control transistor 71 is composed of a p-type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) and is also called a quenching resistance element.
  • the first control transistor 71 is connected in series with the light receiving element 12 via the clamp circuit 50 .
  • the source terminal of the first control transistor 71 is connected to the cathode of the light receiving element 12 and the drain terminal of the first control transistor 71 is connected to the terminal 73 via the current source 72 .
  • the first control transistor 71 becomes conductive when the enable signal EN applied to the gate electrode becomes low level, and the current from the current source 72 flows to the light receiving element 12 .
  • the second control transistor 74 is connected between the cathode of the light receiving element 12 and a reference potential node (eg, ground).
  • the second control transistor 74 is, for example, an N-type MOS transistor.
  • the second control transistor 74 becomes conductive when the signal xEN opposite in phase to the enable signal EN is applied to the gate electrode, and makes the voltage applied to the light receiving element 12 equal to or lower than the breakdown voltage. It is designed to be in an activated state.
  • the readout circuit 75 is, for example, a CMOS inverter circuit including a P-type MOS transistor Qp and an N-type MOS transistor Qn.
  • the readout circuit 75 has an input terminal connected to the cathode of the light receiving element 12, the source terminal of the first control transistor 71, and the second control transistor 74, and an output terminal connected to the arithmetic processing section 76, which will be described later. .
  • the readout circuit 75 outputs a received light signal based on the carrier (signal charge) multiplied by the light receiving element 12 . More specifically, the readout circuit 75 shapes the voltage generated by the electrons multiplied by the light receiving element 12 .
  • the readout circuit 75 outputs, to the arithmetic processing section 76, a light reception signal, for example, a pulse waveform generated from the arrival time of one photon.
  • a light reception signal for example, a pulse waveform generated from the arrival time of one photon.
  • the arithmetic processing unit 76 calculates the distance for each unit pixel P by performing arithmetic processing to obtain the distance to the object based on the timing at which a pulse indicating the arrival time of one photon is generated in each light reception signal. Based on these distances, a distance image is generated in which the distances to the subject detected by the plurality of unit pixels P are arranged two-dimensionally.
  • the clamp circuit 50 is a protection circuit provided between the light receiving element 12 and the input end of the readout circuit 75 .
  • the clamp circuit 50 suppresses the P-type MOS transistor Qp and the N-type MOS transistor Qn constituting the readout circuit 75 and the first control transistor from an overvoltage generated when the light receiving element 12 is irradiated with a large amount of laser light, for example.
  • 71 and the second control transistor 74 are overvoltage protection circuits.
  • the clamp circuit 50 between the light receiving element 12 and the input terminal of the readout circuit 75, even if the light receiving element 12 is irradiated with a large amount of laser light exceeding a predetermined light amount (more than expected), Even if there is, the read circuit 75 and the like can be protected from overvoltage.
  • the clamp circuit 50 has, for example, a resistive element 51, a first clamp element 54, and a second clamp element 55, as specifically shown in FIG.
  • One end of the resistance element 51 is connected to the cathode electrode of the light receiving element 12 .
  • the first clamp element 54 is, for example, a clamp diode having a cathode connected to the other end (output end) of the resistance element 51 and an anode connected to a reference potential node (eg, ground).
  • the resistance element 51 is provided to limit the current value flowing through the first clamping element 54 so as not to exceed its rated forward current when overvoltage occurs in the light receiving element 12 .
  • the clamp diode which is the first clamp element 54, clamps the overvoltage to a constant voltage (forward voltage VF) when an overvoltage exceeding the clamp voltage occurs in the light receiving element 12.
  • first clamping element 54 is not limited to a clamping diode.
  • a Schottky barrier diode or the like can be used as the first clamping element 54 in addition to the clamping diode.
  • the second clamp element 55 is composed of, for example, a P-type MOS transistor.
  • the second clamping element 55 is connected between the first clamping element 72 (for example, the anode of the clamping diode) and a node N to which the input terminal of the readout circuit 75 is connected.
  • a P-type MOS transistor as the second clamp element 55 has a gate electrode connected to a reference potential node (for example, ground) and a back gate connected to a source electrode.
  • the clamping operation when an overvoltage of minus several tens of volts is generated in the light receiving element 12 will be described with reference to the waveform diagram of FIG. 3B.
  • the clamp diode as the first clamp element 54 clamps the overvoltage generated in the light receiving element 12 to a constant voltage (forward voltage VF). Due to this clamping operation, the overvoltage generated in the light receiving element 12 is clamped to a negative voltage of about -1V to -3V, for example.
  • the negative voltage when a negative voltage is generated by the clamping operation of the first clamping element 54, the negative voltage may exceed the withstand voltage of the MOS transistor, which will be described later.
  • a second clamping device 55 is provided to address this negative voltage problem. That is, the second clamp element 55 clamps the voltage of the node N to which the input terminal of the readout circuit 75 is connected to the gate-source voltage Vgs (for example, about 0.5 V) of the P-type MOS transistor. As a result, the clamping operation of the first clamping element 54 can solve the negative voltage problem.
  • the photodetector 1 is a so-called back-illuminated photodetector.
  • the photodetector 1 includes, for example, a logic substrate 20 laminated on a surface of a sensor substrate 10 (for example, a first surface 11S1 which is a surface of a semiconductor substrate 11 constituting the sensor substrate 10). Light is received from the rear surface of the sensor substrate 10 (the second surface 11S2, which is the rear surface of the semiconductor substrate 11 forming the sensor substrate 10).
  • the photodetector 1 has a light receiving element 12 for each unit pixel P. As shown in FIG.
  • the light-receiving element 12 has a light-receiving portion 13 and a multiplier portion 14 , and the light-receiving portion 13 is embedded in the semiconductor substrate 11 .
  • Semiconductor substrate 11 further includes p-type semiconductor region (p+) 14X among p-type semiconductor region (p+) 14X and n-type semiconductor region (n+) 14Y forming multiplier section 14 on first surface 11S1. It is A semiconductor layer 15 is provided on the first surface 11S1 side of the semiconductor substrate 11 .
  • the semiconductor layer 15 is provided with an n-type semiconductor region (n+) 14 ⁇ /b>Y forming the multiplier section 14 .
  • the sensor substrate 10 has, for example, a semiconductor substrate 11 made of a silicon substrate, a semiconductor layer 15, and a multilayer wiring layer 18.
  • the semiconductor substrate 11 has a first surface 11S1 and a second surface 11S2 facing each other.
  • the semiconductor substrate 11 has a p-well (p) 111 common to a plurality of unit pixels P.
  • the semiconductor substrate 11 is provided with an n-type semiconductor region (n) 112 whose impurity concentration is controlled to be n-type, for example, for each unit pixel P, thereby forming a light receiving element 12 for each unit pixel P.
  • n semiconductor region
  • the semiconductor substrate 11 is further provided with a pixel separation portion 17 extending from the first surface 1S1 to the second surface 11S2.
  • the light receiving element 12 has a multiplication region for avalanche multiplication of carriers by a high electric field region, that is, an avalanche multiplication region.
  • the light receiving element 12 is a SPAD capable of forming an avalanche multiplication region (depletion layer) by applying a large positive voltage to the cathode and avalanche-multiplying electrons generated by the incidence of one photon. element.
  • the light receiving element 12 has a light receiving section 13 and a multiplier section 14 .
  • the light receiving section 13 performs photoelectric conversion by absorbing light incident from the second surface 11S2 side of the semiconductor substrate 11 and generating carriers according to the amount of received light.
  • the light receiving portion 13 includes the n-type semiconductor region (n) 112 whose impurity concentration is controlled to be n-type, as described above. Carriers (electrons) generated in the light receiving section 13 are transferred to the multiplication section 14 due to the potential gradient. Note that the light receiving unit 13 is a specific example corresponding to the “light receiving unit” of the present disclosure.
  • the multiplication unit 14 avalanche-multiplies the carriers (here, electrons) generated in the light receiving unit 13 .
  • the multiplication unit 14 includes, for example, a p-type semiconductor region (p+) 14X having a higher impurity concentration than the p-well (p) 111 and an n-type semiconductor region (n+) 14X having a higher impurity concentration than the n-type semiconductor region (n) 112. ) 14Y.
  • the p-type semiconductor region (p+) 14X is provided in the semiconductor substrate 11 so as to face the first surface 11S1.
  • the n-type semiconductor region (n+) 14Y is provided so as to protrude from the first surface 11S1 of the semiconductor substrate 11 .
  • the multiplier 14 is a specific example corresponding to the “multiplier” of the present disclosure.
  • a p-type semiconductor region (p+) 14X provided facing the first surface 11S1 of the semiconductor substrate 11 and an n-type semiconductor region (p+) provided facing the second surface 15S2 of the semiconductor layer 15
  • An avalanche multiplication region 12X is formed at the junction with n+) 14Y.
  • the avalanche multiplication region 12X is a high electric field region, ie a depletion layer, formed by a large negative voltage applied to the anode.
  • the avalanche multiplication region 12X is formed at the interface between the p-type semiconductor region (p+) 14X and the n-type semiconductor region (n+) 14Y. In the avalanche multiplication region 12X, electrons (e ⁇ ) generated by one photon incident on the light receiving element 12 are multiplied.
  • the semiconductor layer 15 is a semiconductor layer made of silicon, for example, formed on the first surface 11S1 of the semiconductor substrate 11 using, for example, an epitaxial crystal growth method, and corresponds to a specific example of the "semiconductor layer" of the present disclosure. It is.
  • the semiconductor layer 15 has a first surface 15S1 and a second surface 15S2 facing each other.
  • the first surface 15 S 1 faces the multilayer wiring layer 18 and the second surface 15 S 2 faces the semiconductor substrate 11 .
  • the semiconductor layer 15 is embedded with the n-type semiconductor region (n+) 14Y facing the second surface 15S2.
  • a contact electrode 16 is further provided on the n-type semiconductor region (n+) 14Y so as to face the first surface 15S1.
  • the contact electrode 16 is a cathode as a specific example corresponding to the “first electrode” of the present disclosure, and is electrically connected to the multiplier section 14 .
  • the contact electrode 16 is composed of, for example, an n-type semiconductor region (n++) having a higher impurity concentration than the n-type semiconductor region (n+) 14Y.
  • the pixel separating section 17 electrically separates the adjacent unit pixels P, and is provided in the pixel array section 100A in a grid pattern so as to surround each of the plurality of unit pixels P in plan view, for example. .
  • the pixel separating portion 17 extends from the second surface 11S2 of the semiconductor substrate 11 to the first surface 15S1 of the semiconductor layer 15. As shown in FIG. That is, the pixel separating portion 17 penetrates the semiconductor substrate 11 and the semiconductor layer 15 .
  • the pixel separation section 17 is formed using insulating films 17B and 17C such as silicon oxide (SiOx) films and a light shielding film 17A.
  • a p-type semiconductor region (p+) 113 having a higher impurity concentration than the p-well 111 is provided around the pixel isolation portion 17 .
  • the p-type semiconductor region (p+) 113 includes an extension portion 113X extending toward the inside of the unit pixel P in the vicinity of the first surface 11S1 of the semiconductor substrate 11 (see FIG. 1).
  • the extended portion 113X is an anode as a specific example corresponding to the “second electrode” of the present disclosure, and also serves as a contact electrode electrically connected to the light receiving portion 13 .
  • the p-type semiconductor region (p+) 113 further extends along the second surface 11S2 of the semiconductor substrate 11. As shown in FIG.
  • a semiconductor layer 15 and a multilayer wiring layer 18 are laminated in order on the first surface 11S1 of the semiconductor substrate 11 opposite to the second surface 11S2, which is the light incident surface.
  • a wiring layer 181 made up of one or more wirings is embedded in an interlayer insulating layer 182 .
  • the wiring layer 181 is, for example, a path for supplying a voltage to be applied to the semiconductor substrate 11 and the light receiving element 12 and extracting carriers generated in the light receiving element 12 .
  • Some of the wirings in the wiring layer 181 are electrically connected to the contact electrodes 16 and the extended portions 113X through the vias V1.
  • a plurality of pad electrodes 183 are embedded in the vicinity of the surface of the interlayer insulating layer 182 opposite to the semiconductor substrate 11 (the surface 18S1 of the multilayer wiring layer 18).
  • the plurality of pad electrodes 183 are electrically connected to some wirings of the wiring layer 181 via vias V2.
  • FIG. 1 shows an example in which one wiring layer 181 is formed in the multilayer wiring layer 18, the number of layers of the wiring layers 181 embedded in the multilayer wiring layer 18 is not limited.
  • a wiring layer may be formed.
  • the interlayer insulating layer 182 is, for example, a single layer film made of one of silicon oxide (SiOx), TEOS, silicon nitride (SiNx) and silicon oxynitride (SiOxNy), or made of two or more of these. It is composed of a laminated film.
  • the wiring layer 181 is formed using, for example, aluminum (Al), copper (Cu), tungsten (W), or the like.
  • the pad electrode 183 is exposed on the surface 18S1 of the multilayer wiring layer 18, which is the bonding surface with the logic substrate 20. As shown in FIG. The pad electrode 183 is used for connection with the logic substrate 20, for example.
  • the pad electrode 183 is formed using copper (Cu), for example.
  • a resistance element 51 is further provided in the interlayer insulating layer 182 .
  • the resistor element 51 is electrically connected to the contact layer 16 and is a resistor made of a polycrystalline semiconductor material such as polysilicon (Poly-Si) containing an n-type impurity element.
  • the resistive element 51 is, for example, the first It has a body portion 52 extending parallel to the surface 11S1, that is, extending along the XY plane, and a lead-out portion 53 connecting the body portion 52 and the contact layer 16 .
  • the body portion 52 is formed on the same layer as the wiring layer 181 in the example of the structure shown in FIG. However, the body portion 52 of the resistance element 51 may be provided on a layer different from the wiring layer 181 .
  • the distance between the lower surface of the body portion 52 and the upper surface of the contact layer 16, that is, the thickness G1 of the portion of the interlayer insulating layer 182 sandwiched between the body portion 52 and the contact layer 16 (see FIG. 1) is preferably greater than 150 nm when the dielectric constant ⁇ of the material forming the interlayer insulating layer 182 is 4.2. If the thickness G1 is smaller than this, a strong electric field is generated at an unintended location between the main body portion 52 and the multiplier portion 14, that is, at a location other than the first connection portion C1, and unintended avalanche multiplication of electrons occurs. This is because it may occur.
  • a via V2 is provided upright on the upper surface of the main body portion 52 .
  • the resistance element 51 is electrically connected to the pad electrode 183 through the via V2.
  • another wiring layer such as the wiring layer 181 may be further provided between the body portion 52 and the via V2, for example.
  • the via V2 connected to the resistance element 51 is a specific example corresponding to the "first wiring" of the present disclosure.
  • the position in the XY plane of the first connection portion C1 between the extraction portion 53 of the resistance element 51 and the contact layer 16 and the main body portion 52 of the resistance element 51 and the positions of the second connecting portion C2 with the via V2 in the XY plane are preferably different from each other in the XY plane. That is, it is preferable that the lead-out portion 53 and the via V2 are arranged so as not to overlap each other in the stacking direction (Z-axis direction) orthogonal to the first surface 11S1. This is because the resistance value of the resistance element 51, that is, the resistance value between the contact layer 16 and the via V2 increases in proportion to the path length L52.
  • 4A is a schematic cross-sectional view showing a first configuration example (planar layout) of the XY cross section of the photodetector 1.
  • the first connection portion C1 is located, for example, in the central region of the pixel P in the XY plane, and the second connection portion C2 is located in the peripheral region of the pixel P in the XY plane. do.
  • the main body portion 52 extends linearly in the XY plane, but the present disclosure is not limited to this.
  • the body portion 52 includes one bent portion on the path from the first connection portion C1 to the second connection portion C2.
  • the body portion 52 includes two bent portions on the route from the first connection portion C1 to the second connection portion C2.
  • the body portion 52 includes three bent portions on the route from the first connection portion C1 to the second connection portion C2. Furthermore, in the fifth configuration example of FIG. 4E, the body portion 52 spirally extends from the central region of the pixel P toward the peripheral region of the pixel P in the XY plane. In FIG. 4E, the body portion 52 has a shape that makes only about one turn, but in the present disclosure, the body portion 52 may have a spiral shape that makes multiple turns.
  • 4B to 4E are schematic cross-sectional views showing second to fifth configuration examples of the XY cross section of the photodetector 1. FIG.
  • the shape of the body portion 52 in the XY plane is not limited to being spiral, and may include a serpentine portion, as shown in FIG. 4F, for example.
  • the width of the body portion 52 may be smaller than the dimensions of the lead-out portion 53 in the XY plane and the dimensions of the via V2 in the XY plane.
  • FIG. 4F is a schematic cross-sectional view showing a sixth configuration example of the XY cross section of the photodetector 1 .
  • the first portion 52-1 is a portion of the body portion 52 that is connected to the extraction portion 53
  • the second portion 52-2 is a portion of the body portion 52 that is connected to the via V2
  • 52-3 is a central portion in the longitudinal direction connecting the first portion 52-1 and the second portion 52-2 of the body portion 52.
  • the third portion 52-3 has the highest volume resistivity, and the first portion 52-1 and the second portion 52-2 are lower than the third portion 52-3. It is preferable to have volume resistivity.
  • the third portion 52-3 may be made to have a high resistance.
  • the third portion 52-3 may be made to have a high resistance.
  • the resistance of the third portion 52-3 may be increased by adding at least one of O (oxygen) and N (nitrogen) to the third portion 52-3 and performing heat treatment.
  • Si silicon
  • Ar argon
  • the resistance of the third portion 52-3 is increased. You may do so.
  • the width of the third portion 52-3 of the main body portion 52 is set to the width of the first portion 52-1, for example, as in the eighth configuration example of the XY cross section of the photodetector 1 shown in FIG. 4H. and the width of the second portion 52-2 to increase the resistance of the third portion 52-3.
  • the logic board 20 has, for example, a semiconductor substrate 21 made of a silicon substrate and a multilayer wiring layer 22 .
  • the logic board 20 includes, for example, the bias voltage application section 110 described above, a readout circuit for outputting pixel signals based on charges output from the unit pixels P of the pixel array section 100A, a vertical drive circuit, a horizontal drive circuit, and an output circuit.
  • a logic circuit including circuits and the like is configured. Note that the logic circuit may include a column signal processing circuit.
  • a gate wiring 221 of a transistor constituting a readout circuit and wiring layers 222, 223, 224, 225 including one or more wirings are stacked in order from the semiconductor substrate 21 side.
  • An interlayer insulating layer 226 is provided in the gap between the gate wiring 221 of the transistor and the wiring layers 222, 223, 224, 225 including one or more wirings.
  • a plurality of pad electrodes 227 are embedded in a surface 22S1 of the multilayer wiring layer 22, which is the surface of the interlayer insulating layer 226 opposite to the semiconductor substrate 21. As shown in FIG. The plurality of pad electrodes 227 are electrically connected to some wirings of the wiring layer 225 via vias V3.
  • the interlayer insulating layer 117 is, for example, a single-layer film made of one of silicon oxide (SiOx), TEOS, silicon nitride (SiNx), silicon oxynitride (SiOxNy), or the like. It is composed of a laminated film composed of two or more kinds of single-layer films.
  • the gate wiring 221 and the wiring layers 222, 223, 224, and 225 are formed using, for example, aluminum (Al), copper (Cu), or tungsten (W), like the wiring layer 181.
  • the pad electrodes 227 are exposed on the surface 22S1 of the multilayer wiring layer 22, which is the joint surface with the sensor substrate 10, and are connected to the pad electrodes 183 of the sensor substrate 10, for example.
  • the pad electrode 227 is formed using copper (Cu), for example, like the pad electrode 183 .
  • the pad electrode 183 and the pad electrode 227 are, for example, CuCu bonded.
  • the cathode of the light receiving element 12 is electrically connected to the quenching resistance element 120 provided on the logic substrate 20 side, and the anode of the light receiving element 12 is electrically connected to the bias voltage applying section 110 .
  • a microlens 33 is provided for each unit pixel P, for example, via a passivation film 31 and a color filter 32, for example.
  • the microlens 33 converges the light incident from above onto the light receiving element 12, and is made of, for example, silicon oxide (SiOx).
  • FIG. 5 schematically illustrates an example of a layered cross-sectional configuration of a photodetector 1A as a first modified example according to the first embodiment of the present disclosure.
  • 6A to 6C are schematic cross-sectional views showing first to third configuration examples (planar layout) of the XY cross section of the photodetector 1A shown in FIG. 5, respectively.
  • the photodetector 1A further includes a reflective layer 41 as shown in FIGS. 5 and 6A to 6C.
  • the configuration of the photodetector 1A is substantially the same as the configuration of the photodetector 1, except that the reflective layer 41 is further provided.
  • a plurality of reflective layers 41 are discretely arranged along the XY plane around the body portion 52 , for example, on the same layer as the body portion 52 .
  • the reflective layer 41 can be formed using, for example, a wiring material having light reflectivity such as aluminum (Al).
  • the reflective layer 41 can also be formed using a nonmetallic material such as silicon oxide.
  • the reflective layer 41 may be made of the same kind of material as the polycrystalline semiconductor material forming the body portion 52 .
  • the reflective layer 41 is provided in the photodetector 1A of this modified example.
  • the light transmitted through the light receiving section 13 without being absorbed is reflected by the reflective layer 41 and enters the light receiving section 13 again. Therefore, compared with the photodetector 1 that does not have the reflective layer 41, it is possible to further improve the sensitivity to incident light.
  • FIG. 7A schematically illustrates an example of a laminated cross-sectional configuration of a photodetector 1B as a second modified example according to the first embodiment of the present disclosure.
  • FIG. 7B is a schematic cross-sectional view showing a configuration example (planar layout) of the XY cross section of the photodetector 1B shown in FIG. 7A.
  • the photodetector 1B like the photodetector 1A, further includes a plurality of reflective layers 41 as shown in FIGS. 7A and 7B.
  • a plurality of reflective layers 41 are discretely arranged along the XY plane.
  • the photodetector 1B further includes a plurality of reflective layers 41 in the layer between the layer on which the body portion 52 is provided and the layer on which the contact layer 16 is provided.
  • the body portion 52 and one reflective layer 41C of the plurality of reflective layers 41 overlap in the thickness direction (Z-axis direction).
  • the reflective layer 41 ⁇ /b>C may electrically connect the body portion 52 and the contact layer 16 .
  • the reflective layer 41C is connected to the body portion 52 through the extraction portion 53, and is connected to the contact layer 16 through the via V2.
  • the reflective layer 41 can be formed using, for example, a wiring material having light reflectivity such as aluminum (Al).
  • the reflective layer 41 can also be formed using a nonmetallic material such as silicon oxide.
  • the reflective layer 41 may be made of the same kind of polycrystalline semiconductor material as the polycrystalline semiconductor material forming the body portion 52, or may be made of a polycrystalline semiconductor material different in kind from the polycrystalline semiconductor material forming the body portion 52. It may be configured by
  • FIGS. 8A to 8J are schematic cross-sectional views of laminated layers representing one step of the method for manufacturing the photodetector 1A.
  • a semiconductor substrate 11 is prepared.
  • a p-well (p) 111, an n-type semiconductor region (n) 112, a p-type semiconductor region (p+) 113 and p-type semiconductor regions (p+) 113 are formed in the semiconductor substrate 11 by controlling the concentration of p-type or n-type impurities.
  • type semiconductor regions (p+) 14X are respectively formed.
  • a semiconductor layer 15 made of, for example, silicon (Si) is formed on the first surface 11S1 of the semiconductor substrate 11 by an epitaxial crystal growth method such as a metal organic chemical vapor deposition (MOCVD) method. do.
  • MOCVD metal organic chemical vapor deposition
  • the semiconductor layer 15 and the semiconductor substrate are etched by etching. 11 is formed through a through hole.
  • the insulating films 17B and 17C and the light shielding film 17A are sequentially formed inside the through holes by, for example, a CVD (Chemical Vapor Deposition) method, a PVD (Physical Vapor Deposition) method, an ALD (Atomic Layer Deposition) method, or a vapor deposition method. film.
  • CVD Chemical Vapor Deposition
  • PVD Physical Vapor Deposition
  • ALD Atomic Layer Deposition
  • an interlayer insulating layer 182-1 is formed on the first surface 15S1 of the semiconductor layer 15, as shown in FIG. 8B.
  • the first surface 15S1 of the semiconductor layer 15 may be planarized by, for example, CMP (Chemical Mechanical Polishing) before forming the interlayer insulating layer 182-1.
  • a resist mask R1 including an opening R1K is formed on the interlayer insulating layer 182-1 by photolithography. Further, a through hole TH1 is formed in the interlayer insulating layer 182-1 by dry etching such as RIE using the resist mask R1 or wet etching. The through hole TH1 is formed at a position overlapping the p-type semiconductor region (p+) 14X near the center of the light receiving portion 13. As shown in FIG. After forming the through hole TH1, the resist mask R1 is removed.
  • a polycrystalline semiconductor material such as polysilicon doped with an n-type impurity element such as P (phosphorus) or As (arsenic) is deposited so as to cover the interlayer insulating layer 182-1. is used to form a polycrystalline semiconductor layer 52Z.
  • a film of pure polysilicon containing no n-type impurities may be formed, and then n-type impurities may be ion-implanted.
  • the contact layer 16 and the n-type semiconductor region (n+) 14Y are formed in a self-aligned manner by diffusing the n-type impurity from the lead-out portion 53. Therefore, compared with the case of forming by ion implantation, for example, Thus, the contact layer 16 and the n-type semiconductor region (n+) 14Y can be formed in a narrower region with high precision.
  • the insulating film Z is removed.
  • a photolithographic method is used on the polycrystalline semiconductor layer 52Z to form a resist mask R2 including an opening R2K at a predetermined position.
  • the semiconductor layer 52Z is selectively removed by RIE or the like.
  • the body portion 52 and the reflective layer 41 are formed at predetermined positions on the interlayer insulating layer 182-1.
  • the resistive element 51 composed of the extraction portion 53 and the main body portion 52 is obtained.
  • an interlayer insulating layer 182-2 is formed so as to cover the interlayer insulating layer 182-1, the main body portion 52, and the reflective layer 41.
  • the upper surface of the interlayer insulating layer 182-2 is planarized in accordance with the above.
  • an interlayer insulating layer 182 consisting of an interlayer insulating layer 182-1 and an interlayer insulating layer 182-2 is obtained.
  • a portion of the interlayer insulating layer 182 and a portion of the semiconductor layer 15 are selectively removed using, for example, photolithography, and a position corresponding to the extended portion 113X in the Z-axis direction is removed.
  • the via V1 is formed by filling the opening with a conductive metal material such as W (tungsten).
  • W tungsten
  • the interlayer insulating layer 182 around the via V1 is selectively removed to form the wiring layer 181 on the via V1.
  • through holes TH2 are formed in the interlayer insulating layer 182.
  • the through holes TH2 are formed at a position corresponding to the wiring layer 181 and at a position corresponding to the main body portion 52 .
  • vias V2 are formed by filling the through holes TH2 with a conductive metal material such as W (tungsten).
  • pad electrodes 183 are formed so as to be in contact with the upper surfaces of the vias V2, and the periphery of the pad electrodes 183 is filled with an interlayer insulating layer 182. Then, as shown in FIG. Furthermore, by flattening the upper surfaces of the pad electrodes 183 and the interlayer insulating layer 182, the multilayer wiring layer 18 having a flat surface 18S1 is obtained. Thereby, the sensor substrate 10 is completed.
  • the separately produced logic board 20 is attached to the sensor board 10 .
  • a plurality of pad electrodes 183 exposed on the surface 18S1 of the multilayer wiring layer 18 serving as the bonding surface of the sensor substrate 10 and a plurality of pad portions exposed on the surface 22S of the multilayer wiring layer 22 serving as the bonding surface of the logic substrate 20 are formed.
  • 217 are Cu—Cu bonded.
  • the photodetector 1A shown in FIG. 5 is completed.
  • the photodetector 1 of the present embodiment the photodetector 1A as the first modified example, and the photodetector 1B as the second modified example (hereinafter referred to as the photodetector 1 of the present embodiment, etc.) 1
  • a resistance element 51 made of a polycrystalline semiconductor material is connected to the contact layer 16 electrically connected to the multiplier section 14 .
  • the semiconductor substrate 11 such as a Si substrate does not come into direct contact with the metal, a silicidation reaction between Si and the metal element does not occur, and the metal element can be prevented from entering the semiconductor substrate 11 . can. Therefore, the structural stability of the semiconductor substrate 11 is enhanced as compared with the case where the resistance element 51 is made of metal. That is, since it is possible to suppress the occurrence of crystal structure defects in the semiconductor substrate 11, it is possible to obtain high operational reliability of the semiconductor substrate 11, such as ensuring a sufficient withstand voltage.
  • the resistance element 51 has a body portion 52 extending in the XY plane, and a take-out portion 53 extending in the stacking direction (Z-axis direction) so as to connect the contact layer 16 and the body portion 52 . Therefore, the resistance value of the resistance element 51 can be arbitrarily set by forming the body portion 52 in a linear shape and adjusting the length of the path.
  • the resistance element 51 is made of a polycrystalline semiconductor such as polysilicon, it is easier to achieve a higher resistance than when the resistance element 51 is made of a metal material, and an unintended parasitic capacitance is also reduced. can be reduced. Furthermore, it is possible to reduce the power consumption required during operation, and it is also advantageous for speeding up.
  • the diffusion layer such as the contact layer 16 is manufactured in a self-aligned manner by diffusing the n-type impurity contained in the lead-out portion 53 of the resistance element 51. It is possible. Therefore, it is not necessary to implant ions into the semiconductor substrate 11 to form a diffusion layer, and the crystal structure of the semiconductor substrate 11 can be stably maintained.
  • the resistance element 51 constitutes a clamp circuit 50 as a protection circuit. Therefore, it is possible to avoid damage to the readout circuit 75 and the like due to an overvoltage that occurs when the light receiving element 12 is irradiated with a large amount of laser light, for example.
  • the photodetection devices 1A and 1B since a plurality of reflection layers 41 are provided, the light that has been incident from the second surface 11S2 and has passed through the light receiving section 13 is reflected and made to enter the light receiving section 13 again. can be done. Therefore, higher photodetection sensitivity can be obtained.
  • a single photon avalanche diode (SPAD) element for example, is known as a light receiving element that generates a signal in response to receiving a photon.
  • SPAD single photon avalanche diode
  • a voltage higher than the breakdown voltage is applied to the anode electrode (or cathode electrode) of the SPAD element to use the SPAD element ( For example, see JP-A-2019-125717).
  • the SPAD element when the SPAD element is irradiated with a large amount of laser light more than expected (a predetermined amount of light or more), such as when the SPAD element is directly irradiated with the laser beam, the SPAD element cannot perform photoelectric conversion with the large amount of light. As the influence becomes stronger, the internal impedance drops significantly. As a result, an excessive voltage is applied to the readout circuit that reads out the signal generated by the SPAD element, and the circuit elements constituting the readout circuit may be damaged. Therefore, in order to protect the readout circuit, a configuration has been proposed in which a resistive element made of metal is directly connected to the SPAD element (for example, Japanese Patent Application Laid-Open No. 2020-153929). Recently, however, there has been an increasing demand for further miniaturization of such light receiving elements and photodetectors equipped with such light receiving elements. Under these circumstances, the applicant of the present application has come to provide a highly reliable photodetector that can be miniaturized.
  • FIG. 9 schematically illustrates an example of a cross-sectional configuration of the photodetector 2 according to the second embodiment of the present disclosure.
  • FIGS. 10A and 10B are schematic cross-sectional views showing one structural example of the horizontal cross section of the photodetector 2 shown in FIG. 9, respectively.
  • FIG. 10A represents a horizontal cross section at the height position Lv1 shown in FIG. 9, and
  • FIG. 10B represents a horizontal cross section at the height position Lv2 shown in FIG.
  • FIG. 9 shows a cross section in the arrow direction along the IX-IX section line shown in FIGS. 10A and 10B.
  • the same reference numerals are given to the same components as those of the photodetector 1 of the first embodiment, and the description thereof will be omitted as appropriate.
  • the via V1 electrically connected to the p-type semiconductor region (p+) 113 as an anode corresponds to the light receiving section 13 of each pixel P in the cross section parallel to the XY plane. It is provided so as to surround the area where the Also, the vias V1 surrounding the light receiving portions 13 of the adjacent pixels P are provided so as to be connected to each other. Therefore, contact resistance on the anode side can be reduced.
  • the pixel separation section 17 is provided inside the semiconductor substrate 11 so as to surround the light receiving section 13 in a cross section parallel to the XY plane, and separates the plurality of pixels P from each other.
  • the wiring layer 181 is provided so as to form a lattice shape in a cross section parallel to the XY plane so as to overlap the pixel separating portion 17 in the thickness direction (Z-axis direction), and is electrically connected to the via V1.
  • the via V1 and the take-out portion 53 are made of a polycrystalline semiconductor material such as polysilicon.
  • the wiring layer 181 and the main body 52 are composed of a single layer film made of a metal material such as tungsten.
  • the via V2 may be made of Cu (copper).
  • the resistance value of the resistive element 51 is, for example, 5 k ⁇ or more.
  • the polysilicon forming the extraction portion 53 of the resistance element 51 and the via V1 has an impurity concentration of, for example, 1019 atoms/cm3 or more and less than 1021 atoms/cm3.
  • the contact layer 16 electrically connected to the multiplier section 14 is connected to the resistive element 51 including the extraction section 53 made of a polycrystalline semiconductor material.
  • the semiconductor substrate 11 such as a Si substrate does not come into direct contact with the metal, a silicidation reaction between Si and the metal element does not occur, and the metal element can be prevented from entering the semiconductor substrate 11 . can. Therefore, the structural stability of the semiconductor substrate 11 is enhanced as compared with the case where the resistance element 51 is made of metal.
  • the resistance element 51 constitutes a clamp circuit 50 as a protection circuit. Therefore, it is possible to avoid damage to the readout circuit 75 and the like due to an overvoltage that occurs when the light receiving element 12 is irradiated with a large amount of laser light, for example.
  • the vias V1 are provided so as to surround the regions corresponding to the light receiving portions 13 of the pixels P in the cross section parallel to the XY plane, and the vias V1 surrounding the light receiving portions 13 of the adjacent pixels P are provided. are connected to each other. Therefore, contact resistance on the anode side can be reduced.
  • the via V1 is not made of a polycrystalline semiconductor material such as polysilicon, but a metal such as W (tungsten) having a lower resistance than the polycrystalline semiconductor material. It may be made of material.
  • FIG. 11 schematically illustrates an example of a layered cross-sectional configuration of a photodetector 2A as a first modified example according to the second embodiment of the present disclosure.
  • the photodetector 2A is such that the wiring layer 181 and the body portion 52 each have a two-layer structure.
  • the configuration of the photodetector 2A is substantially the same as the configuration of the photodetector 2 except for this point.
  • the body portion 52 extending parallel to the XY plane has two layers: a first layer 52A in contact with the upper end of the lead-out portion 53 and a second layer 52B that covers the first layer 52A and contacts the via V2. It has a layered structure.
  • the wiring layer 181 has a two-layer structure of a first layer 181A in contact with the upper end of the via V1 and a second layer 181B covering the first layer 181A and in contact with the via V2.
  • the first layer 52A and the first layer 181A are preferably made of the same material, have the same thickness, and are positioned on substantially the same level.
  • the first layer 52A and the first layer 181A are, for example, WSi (tungsten silicon) layers.
  • the second layer 52B and the second layer 181B are preferably made of the same material, have the same thickness, and are positioned on substantially the same level.
  • the second layer 52B and the second layer 181B are, for example, W (tungsten) layers.
  • the lead-out portion 53 and the via V1 made of polysilicon are in contact with the first layer 52A and the first layer 181A, which are WSi (tungsten silicon) layers.
  • the extraction portion 53 and the via V1 made of polysilicon are in contact with the body portion 52 and the first layer 181 made of W (tungsten), respectively. there is Therefore, the contact resistance between the extraction portion 53 and the main body portion 52 and the contact resistance between the via V1 and the wiring layer 181 can be stabilized at a lower level than in the photodetector 2 of the second embodiment.
  • FIG. 12 schematically illustrates an example of a laminated cross-sectional configuration of a photodetector 2B as a second modified example according to the second embodiment of the present disclosure.
  • the photodetector 2B has a via V2 arranged directly above the lead-out portion 53 of the resistive element 51. As shown in FIG. That is, the take-out portion 53 and the via V2 provided on the main body portion 52 are provided at positions overlapping each other in the Z-axis direction.
  • the configuration of the photodetector 2B is substantially the same as the configuration of the photodetector 2 except for this point.
  • the via V2 is provided directly above the take-out portion 53, so that the dimension of the body portion 52 in the XY plane direction can be further reduced.
  • FIG. 13A schematically illustrates an example of a laminated cross-sectional configuration of a photodetector 2C as a third modified example according to the second embodiment of the present disclosure.
  • FIG. 13B is a schematic diagram showing a planar configuration example (planar layout) of the photodetector 2C shown in FIG. 13A. Note that FIG. 13A shows a cross section in the arrow direction along the XIIIA-XIIIA cutting line shown in FIG. 13B. Also, FIG. 13B shows an XY cross section of a layer including the reflective layer 41 and the like.
  • the photodetector 2C further includes a plurality of reflective layers 41 as shown in FIGS. 13A and 13B. Except for this point, the configuration of the photodetector 2C is the same as that of the photodetector 2B.
  • a plurality of reflective layers 41 are discretely arranged along the XY plane. Specifically, the plurality of reflective layers 41 are arranged two-dimensionally periodically to form a check pattern along the XY plane. That is, a gap is provided between the reflective layers 41 adjacent to each other in the X-axis direction and the Y-axis direction.
  • the multiple reflective layers 41 are provided on the same layer as the main body 52 and the wiring layer 181 , for example.
  • the multiple reflective layers 41 are made of a polycrystalline semiconductor such as polysilicon.
  • the body portion 52 and the wiring layer 181 are preferably made of the same kind of constituent material as the constituent material of the reflective layer 41 (the same kind of polycrystalline semiconductor such as polysilicon). This is because the reflective layer 41, the body portion 52, and the wiring layer 181 can be formed collectively.
  • the photodetector 2C of this modified example since a plurality of reflective layers 41 are provided, the light that is incident from the second surface 11S2 and has passed through the light receiving section 13 is reflected, can be made incident on Therefore, higher photodetection sensitivity can be obtained.
  • FIG. 14A schematically illustrates an example of a laminated cross-sectional configuration of a photodetector 2D as a fourth modified example according to the second embodiment of the present disclosure.
  • FIG. 14B is a schematic diagram showing a planar configuration example (planar layout) of the photodetector 2D shown in FIG. 14A. It should be noted that FIG. 14A represents a cross section in the arrow direction along the XIVA-XIVA cutting line shown in FIG. 14B.
  • the photodetector 2C further includes a plurality of reflective layers 41 and a plurality of reflective layers 42, as shown in FIGS. 14A and 14B. Except for this point, the configuration of the photodetector 2D is the same as that of the photodetector 2B.
  • a plurality of reflective layers 41 are discretely arranged along the XY plane. Specifically, the plurality of reflective layers 41 are arranged two-dimensionally periodically to form a check pattern along the XY plane. That is, a gap is provided between the reflective layers 41 adjacent to each other in the X-axis direction and the Y-axis direction. In the photodetector 2 ⁇ /b>D, the multiple reflective layers 41 are provided on the same layer as the main body 52 and the wiring layer 181 , for example.
  • the multiple reflective layers 41 are made of a polycrystalline semiconductor such as polysilicon.
  • the body portion 52 and the wiring layer 181 are preferably made of the same kind of constituent material as the constituent material of the reflective layer 41 (the same kind of polycrystalline semiconductor such as polysilicon). This is because the reflective layer 41, the body portion 52, and the wiring layer 181 can be formed collectively.
  • a plurality of reflective layers 42 are also arranged discretely along the XY plane. Specifically, the plurality of reflective layers 42 are arranged two-dimensionally periodically to form a check pattern along the XY plane. However, the plurality of reflective layers 42 are on a layer different from the layer on which the plurality of reflective layers 41 are provided, and are provided at positions that fill gap regions between the plurality of reflective layers 41 in the XY plane. That is, the multiple reflective layers 42 are provided at positions corresponding to the gaps between the multiple reflective layers 41 in the thickness direction (Z-axis direction). The multiple reflective layers 42 are embedded in the semiconductor layer 15, for example. The plurality of reflective layers 42 may be made of SiO2, for example.
  • the plurality of reflective layers 41 and the plurality of reflective layers 42 are provided.
  • the light can be efficiently reflected and made incident on the light receiving section 13 again. Therefore, even higher photodetection sensitivity can be obtained.
  • the via V1 and the take-out portion 53 are made of a polycrystalline semiconductor material such as polysilicon, while the wiring layer 181 and the body portion 52 are made of a metal material such as tungsten. It was made to consist of However, the present disclosure is not so limited.
  • the wiring layer 181 and the body portion 52 in addition to the via V1 and the extraction portion 53 may be made of a polycrystalline semiconductor such as polysilicon. This is because the via V1, the extraction portion 53, the wiring layer 181, and the main body portion 52 can be collectively formed.
  • the via V2 is preferably made of W (tungsten) instead of Cu (copper). This is because interdiffusion may occur when polysilicon and Cu are in direct contact with each other. Such interdiffusion can be avoided at the contact interface between polysilicon and W (tungsten).
  • FIG. 15 schematically illustrates an example of the cross-sectional configuration of the photodetector 3 according to the third embodiment of the present disclosure.
  • 16A and 16B are cross-sectional schematic diagrams showing a first configuration example and a second configuration example, respectively, of the horizontal cross section of the photodetector 3 shown in FIG. 15.
  • FIGS. 16A and 16B show horizontal cross sections at positions including the resistance element 51 shown in FIG.
  • FIG. 15 shows a cross section in the arrow direction along the XV-XV cutting line shown in FIGS. 16A and 16B.
  • the resistive element 51 and the contact layer 16 are electrically connected via the wiring layer 183 as the fourth wiring.
  • the wiring layer 183 is provided on the side opposite to the semiconductor substrate 11 when viewed from the resistance element 51 . More specifically, the resistance element 51 is connected to the contact layer 183 via a via V4 connected to the upper end of the contact layer 16, a wiring layer 183, and a via V5 sandwiched between the wiring layer 183 and the resistance element 51. 16 is connected.
  • the via V4 extends in the Z-axis direction inside the interlayer insulating layer 182 so as to connect the contact layer 16 and the wiring layer 183 .
  • the via V5 is provided in the same layer as the via V2.
  • the distance G1 (see FIG. 15) between the lower surface of the resistance element 51 and the upper surface of the contact layer 16, that is, the portion 182A of the interlayer insulating layer 182 sandwiched between the resistance element 51 and the contact layer 16 is The thickness is desirably greater than 150 nm when the dielectric constant ⁇ of the material forming the interlayer insulating layer 182 is 4.2. If the gap (thickness) G1 is even smaller than this, a strong electric field is generated at an unintended location between the main body portion 52 and the multiplier portion 14, that is, at a location other than the first connection portion C1, resulting in unintended avalanche of electrons. This is because multiplication may occur.
  • the resistance element 51 has resistance portions 51A to 51D extending substantially linearly along the XY plane and connected to each other by connection portions 56A to 56C made of copper or the like. be.
  • the resistance portions 51A to 51D are made of polycrystalline semiconductor such as polysilicon.
  • the resistance element 51 has only the resistance portions 51A to 51D extending substantially linearly. Easy to control resistance value.
  • the resistive element 51 may have a shape that circles along the inner edge of the pixel separating portion 17 that partitions the pixel P in the XY plane.
  • the path length of the resistance element 51 can be lengthened, and a larger resistance value can be obtained in a limited area.
  • it is somewhat difficult to obtain a desired resistance value because the resistance element 51 includes a bent portion.
  • FIG. 17 schematically illustrates an example of a laminated cross-sectional configuration of a photodetector 3A as a first modified example according to the third embodiment of the present disclosure.
  • the resistive element 51 includes two or more resistive layers 51-1 and 51-2 provided on different layers.
  • the configuration of the photodetector 3A is substantially the same as the configuration of the photodetector 3 except for this point.
  • the resistive element 51 is composed of a resistive layer 51-1 and a resistive layer 51-2 laminated thereon. Therefore, compared to the photodetector 3 or the like, the resistive element 51 can obtain a larger resistance value without increasing the area occupied in the XY plane.
  • a polycrystalline semiconductor such as polysilicon is connected to the cathode as a resistance element, it will have the same potential as the cathode (eg, +3 V), and the potential inside the semiconductor substrate may be modulated. In that case, the withstand voltage of the insulating film between the polysilicon as the resistance element and the semiconductor substrate is lowered. Also, dark current may increase.
  • the applicant of the present application has come to provide a highly reliable photodetector that is compatible with miniaturization.
  • FIG. 18 schematically illustrates an example of a cross-sectional configuration of the photodetector 4 according to the fourth embodiment of the present disclosure.
  • 19A and 19B are schematic diagrams showing first configuration examples and second configuration examples of the planar layout of the photodetector 4 shown in FIG.
  • FIGS. 19A and 19B mainly describe the shape, size, and arrangement position of the electrode body 61 (described later) and the resistance element 51, and partially omit other components.
  • FIG. 18 shows a cross section in the arrow direction along the XVIII-XVIII cutting line shown in FIGS. 19A and 19B.
  • FIG. 20 is a circuit diagram showing an example of an equivalent circuit of the unit pixel P of the photodetector 4 shown in FIG.
  • the photodetector 4 further includes an electrode body 61 .
  • a voltage different from the voltage applied to the resistance element 51 is applied to the electrode body 61 .
  • the polarity of the voltage applied to the electrode body 61 is preferably opposite to the polarity of the voltage applied to the resistance element 51 .
  • a voltage of +3 V is applied to the resistance element 51
  • a voltage of -3 V for example, from the power supply voltage VDD2 (see FIG. 20) is applied to the electrode body 61 via the via V6 (see FIGS. 19A and 19B).
  • the constituent material of the electrode body 61 may be the same as the constituent material of the resistance element 51, for example.
  • the electrode body 61 can be made of a polycrystalline semiconductor such as polysilicon.
  • the electrode body 61 may be made of a metal material such as W (tungsten) or Cu (copper).
  • the gap G2 between the electrode body 61 and the first surface 15S1 is preferably narrower than the gap G1 between the resistance element 51 and the first surface 15S1.
  • the resistance element 51 has, for example, four resistance portions 51A to 51D each having a rectangular planar shape extending in the Y-axis direction.
  • the four resistance portions 51A-51D are connected in series with each other via connection portions 56A-56C made of copper or the like.
  • two electrode bodies 61A and 61B are provided as the electrode body 61 .
  • Each of the electrode bodies 61A and 61B has, for example, a rectangular planar shape extending in the Y-axis direction, like the resistor portions 51A to 51D.
  • the electrode body 61A is provided, for example, between the resistance portion 51A and the pixel separating portion 17 in the light receiving region in which the light receiving portion 13 is provided. Further, the electrode body 61B is provided, for example, between the resistance portion 51D and the pixel separating portion 17 in the light receiving region in which the light receiving portion 13 is provided.
  • each of the electrode bodies 61C and 61D has a rectangular planar shape extending in the X-axis direction.
  • the electrode bodies 61C and 61D are provided, for example, in the gaps between the four resistance portions 51A to 51D and the pixel separating portion 17 in the light receiving region in which the light receiving portion 13 is provided.
  • the photodetector 4 of the present embodiment further includes an electrode body provided at a position facing the first surface 11S1 and to which a voltage different from the voltage applied to the resistance element 51 can be applied. Therefore, compared to the configuration in which the electrode body 61 is not provided as in the photodetector 3 of the above-described third embodiment, the potential modulation inside the semiconductor substrate 11 in the direction along the first surface 11S1. can be suppressed. As a result, sufficient withstand voltage is ensured without increasing the thickness of the insulating layer 182A provided between the resistance element 51 and the contact layer 16.
  • the resistance element 51 can be provided in the region of the light receiving section 13 instead of the region of the pixel separation section 17. can be done. Therefore, in the photodetector 4, a sufficiently large area for the light receiving portion 13 can be secured, and sufficient light receiving sensitivity can be obtained.
  • the electrode body 61 at a position facing the first surface 11S1 on the side opposite to the light incident surface of the semiconductor substrate 11, the photons transmitted through the semiconductor substrate 11 are reflected and diffused, and the photons transmitted through the semiconductor substrate 11 are reflected and diffused again. Photons can be incident on the light receiving section 13 . That is, the length of the path along which photons reentering the light receiving section 13 of the semiconductor substrate 11 travel, that is, the actual optical path length inside the light receiving section 13 is longer than when the electrode body 61 is not provided. Therefore, in the photodetector 4, the quantum efficiency is improved and the light receiving sensitivity is improved.
  • the interlayer insulating layer between the resistance element 51 and the first surface 15S1 It is possible to more effectively suppress potential modulation inside the semiconductor substrate 11 while sufficiently ensuring the withstand voltage of the portion 182A of the portion 182 .
  • FIG. 21A schematically illustrates an example of a planar layout of a photodetector 4A as a first modified example according to the fourth embodiment of the present disclosure.
  • the photodetector 4A six electrode bodies 61A to 61F each extending in the Y-axis direction are arranged in the X-axis direction.
  • resistance portions 51A to 51D that extend in the Y-axis direction and constitute the resistance element 51 are provided.
  • Resistive portion 51A is disposed between electrode body 61A and all pole body 61B
  • resistive portion 51B is disposed between electrode body 61B and all pole body 61C
  • resistive portion 51C is disposed between electrode body 61D and all pole body 61E.
  • the resistive portion 51D is arranged between the electrode body 61E and the total pole body 61F.
  • FIG. 21B schematically illustrates an example of a planar layout of a photodetector 4B as a second modified example according to the fourth embodiment of the present disclosure.
  • one electrode body 61 is provided in an annular shape along the outer edge of the light receiving section 13 .
  • FIG. 21C schematically illustrates an example of a planar layout of a photodetector 4C as a third modified example according to the fourth embodiment of the present disclosure.
  • the photodetector 4C includes one electrode body 61 having a spirally wound planar shape and one resistance element 51 having a spirally wound planar shape.
  • the plurality of wound portions of the electrode body 61 are arranged in the gaps between the plurality of wound portions of the resistive element 51 .
  • the applicant has come to provide a semiconductor device having a resistance element that can be adapted to high integration, and a method of manufacturing the same.
  • FIG. 22 schematically illustrates an example of the cross-sectional configuration of the photodetector 5 according to the fifth embodiment of the present disclosure.
  • FIG. 23 is an enlarged cross-sectional view showing an enlarged part of the photodetector 5 shown in FIG.
  • the structure of the resistance element 51 is different from that of the photodetector 2B described in the second embodiment, for example.
  • the configuration of the photodetector 5 is substantially the same as the configuration of the photodetector 2B (FIG. 12) except for the above points.
  • the resistive element 51 has resistive portions 51A to 51E.
  • the resistance portions 51A, 51C, 51E and the resistance portions 51B, 51D are provided at different height positions in the Z-axis direction.
  • the resistance portions 51A, 51C, 51E are formed on the first surface 15S1 of the semiconductor layer 15.
  • the resistance portions 51B and 51D are formed on the convex portion 182T forming part of the insulating layer 182.
  • the convex portion 182T is provided between the resistance portion 51A and the resistance portion 51C and between the resistance portion 51C and the resistance portion 51E in the X-axis direction.
  • a resistance portion 51B is provided between the resistance portions 51A and 51C
  • a resistance portion 51D is provided between the resistance portions 51C and 51E.
  • FIG. 24 shows a configuration example of a planar layout of the resistance element 51.
  • FIG. Each of the resistance portions 51A to 51E has a rectangular planar shape extending in the Y-axis direction.
  • the resistance portions 51A to 51E are laid out without gaps in the X-axis direction in plan view.
  • the resistance portions 51A, 51C, 51E and the resistance portions 51B, 51D are provided at different height positions in the Z-axis direction. , and the resistance portions 51B and 51D are separated from each other without being in direct contact with each other.
  • the resistance portions 51A-51E are connected in series by connection portions 56A-56D.
  • connection portion 56A connects the resistance portion 51C and the resistance portion 51E
  • connection portion 56B connects the resistance portion 51E and the resistance portion 51D
  • connection portion 56C connects the resistance portion 51D and the resistance portion 51B
  • connection portion 56D connects the resistance portion 51D and the resistance portion 51B. It connects the portion 51B and the resistance portion 51A. Therefore, the resistance portions 51A to 51E are integrated as the resistance element 51.
  • a connection portion 56E is provided at the opposite end of the resistance portion 51A to the connection portion 56D.
  • the resistance portion 51A is connected to the readout circuit 75 via the connection portion 56E. It is desirable that the thicknesses of the resistance portions 51A to 51E are constant in the XY plane and equal to each other.
  • FIGS. 25A to 25I are schematic cross-sectional views of laminated layers representing one step of the method of manufacturing the resistive element 51 of the photodetector 5, respectively.
  • an insulating film 182Z1 is formed on the semiconductor layer 15. Then, as shown in FIG. 25A, an insulating film 182Z1 is formed on the semiconductor layer 15. Then, as shown in FIG. 25A, an insulating film 182Z1 is formed on the semiconductor layer 15. Then, as shown in FIG. 25A, an insulating film 182Z1 is formed on the semiconductor layer 15. Then, as shown in FIG. 25A, an insulating film 182Z1 is formed on the semiconductor layer 15. Then, as shown in FIG.
  • a resist layer 182R1 is formed on the insulating film 182Z1.
  • a resist pattern 182RP1 having openings K182R1 at predetermined positions is formed by photolithography.
  • an etching process is performed using the resist pattern 182RP1 as a mask to select a portion of the insulating film 182Z1 that is exposed without being covered with the resist pattern 182RP1, that is, a portion corresponding to the opening K182R1. effectively remove. Thereby, a plurality of convex portions 182T are formed. At this time, the first surface 15S1 of the semiconductor layer 15 is exposed between the plurality of protrusions 182T.
  • a resistive film 51Z is formed so as to cover the plurality of protrusions 182T and the entire exposed first surface 15S1.
  • the resistive film 51Z is formed by, for example, a CVD (chemical vapor deposition) method, a PVD (Physical Vapor Deposition) method, or the like, using a polycrystalline semiconductor material such as polysilicon.
  • CVD chemical vapor deposition
  • PVD Physical Vapor Deposition
  • an insulating film 182Z2 is formed so as to entirely cover the resistive film 51Z.
  • isotropic etching is performed to remove the portion of the insulating film 182Z2 that covers the side surface of the projection 182T.
  • the resistive film 51Z covering the side surface of the projection 182T is removed.
  • the resistive film 51Z is separated into resistive portions 51A to 51E. That is, the resistance portions 51A, 51C, and 51E are formed in a self-aligning manner so as to match the widths W1, W3, and W5 of the regions where the first surface 15S1 is exposed without the protrusion 182T.
  • the resistance portions 51B and 51D are formed in a self-aligning manner so as to match the widths W2 and W4 of the projections 182T1 and 182T2, respectively. Therefore, the sum of the widths W1 to W5 of the resistance portions 51A to 51E matches the width W51 of the area occupied by the resistance element 51.
  • FIG. 25I after obtaining the insulating layer 182 by forming the insulating layer 182Z3 so as to cover the entire surface, the via V7 and the connecting portions 56A to 56E are formed to form the resistance portion 51A. 51E are connected to each other to complete the resistive element 51.
  • FIG. 25I after obtaining the insulating layer 182 by forming the insulating layer 182Z3 so as to cover the entire surface, the via V7 and the connecting portions 56A to 56E are formed to form the resistance portion 51A. 51E are connected to each other to complete the resistive element 51.
  • the resistance element 51 is formed such that the resistance portions adjacent to each other in the X-axis direction are formed at different height positions. Therefore, the plurality of resistance portions 51A to 51E can be arranged without gaps in the X-axis direction. As a result, more resistance portions can be formed within a region of a given area. That is, the resistance value of the resistance element 51 formed within a region of a certain area can be further increased. Therefore, according to the photodetector 5, it is possible to cope with further high integration.
  • the resistance element 51 has a structure in which a plurality of resistance portions 51A to 51E constituting the resistance element 51 can be collectively formed. For this reason, compared with the case of forming the plurality of resistance portions 51A to 51E individually, for example, the manufacturing efficiency is high, and variations in film thickness and film quality of the plurality of resistance portions 51A to 51E can be suppressed. Furthermore, even if the widths (dimensions in the X-axis direction) of the resistance portions 51A to 51E are different from each other, the total width of the resistance portions 51A to 51E is brought close to a constant value, thereby increasing the resistance value of the resistance element 51 as a whole. Variation can be reduced.
  • FIG. 26 is an enlarged cross-sectional view showing an enlarged part of a photodetector 5A as a first modified example according to the fifth embodiment of the present disclosure.
  • the resistive element 51 has resistive portions 51A to 51E.
  • the resistor portions 51A to 51E are provided in a layer between the semiconductor layer 15 and an insulating layer 182E forming a part of the insulating layer 182, and extend in the Y-axis direction like the photodetector 5. are doing.
  • the resistance portions 51A, 51C, 51E and the resistance portions 51B, 51D are provided at different height positions in the Z-axis direction.
  • the resistance portions 51A, 51C, 51E are formed on the first surface 15S1 of the semiconductor layer 15.
  • the resistance portions 51B and 51D are formed on an insulating layer 182D forming part of the insulating layer 182.
  • the resistance portions 51B and 51D are separated from the first surface 15S1 of the semiconductor layer 15 by the thickness of the insulating layer 182D. That is, the height positions of the lower surfaces of the resistance portions 51A, 51C, 51E and the height positions of the lower surfaces of the resistance portions 51B, 51D are shifted by the thickness of the insulating layer 182D.
  • the insulating layer 182D is provided so as to fill the gaps between the resistance portions 51A to 51E. It is desirable that the thicknesses of the resistance portions 51A to 51E are constant in the XY plane and equal to each other.
  • the resistive element 51 of the photodetector 5A as this modified example, a gap corresponding to the thickness of the insulating layer 182D is generated between the resistive portions adjacent to each other in the X-axis direction.
  • the resistance portions 51A to 51E are formed on substantially the same layer as each other. That is, when viewed in the X-axis direction, the resistance portions 51A to 51E are provided at positions where at least portions of the resistance portions 51A to 51E overlap in the layer between the semiconductor layer 15 and the insulating layer 182E. . Therefore, in the photodetector 5A, the thickness of the resistive element 51 is made thinner than in the photodetector 5A. Therefore, the embodiment of the photodetector 5A is more suitable for further thinning.
  • FIGS. 27A to 27F are schematic cross-sectional views of laminated layers representing one step of the method of manufacturing the resistive element 51 of the photodetector 5A.
  • a resistive film 51Z1 is formed entirely on the semiconductor layer 15. Then, as shown in FIG. 27A, a resistive film 51Z1 is formed entirely on the semiconductor layer 15. Then, as shown in FIG. The resistive film 51Z1 is formed by CVD or PVD using a polycrystalline semiconductor material such as polysilicon. Thereafter, a resist layer 182R1 is formed over the entire surface of the resistive film 51Z1.
  • a resist pattern 182RP2 having openings K182R2 at predetermined positions is formed by photolithography.
  • an etching process is performed using the resist pattern 182RP2 as a mask to select a portion of the resistive film 51Z1 that is exposed without being covered with the resist pattern 182RP2, that is, a portion corresponding to the opening K182R2. effectively remove. Thereby, resistance portions 51A, 51C and 51E are formed. At this time, the first surface 15S1 of the semiconductor layer 15 is exposed in the gaps between the resistor portions 51A, 51C, 51E.
  • an insulating film 182D is formed to entirely cover the resistance portions 51A, 51C, 51E and the first surface 15S1 of the semiconductor layer 15, as shown in FIG. 27D.
  • a resistive film 51Z2 is formed to entirely cover the insulating film 182D.
  • the entire surface is polished by CMP or the like to remove protruding portions of the resistance film 51Z2 until the insulating film 182D covering the resistance portions 51A, 51C and 51E is exposed.
  • a resistance portion 51B is formed between the resistance portions 51A and 51C
  • a resistance portion 51D is formed between the resistance portions 51C and 51E.
  • the photodetector device 5A of this modified example can also cope with higher integration.
  • FIG. 28 is an enlarged cross-sectional view showing an enlarged part of a photodetector 5B as a second modified example according to the fifth embodiment of the present disclosure.
  • an uneven structure 182TU having alternating convex portions 182T and concave portions 182U is provided on the first surface 15S1 of the semiconductor layer 15.
  • the concave portion 182U is provided with resistance portions 51A, 51C, and 51E
  • the convex portion 182T is provided with resistance portions 51B and 51D.
  • the resistance portions 51A to 51E are provided in the concave-convex structure 182TU. It is held by the uneven structure 182TU.
  • FIG. 29 is an enlarged cross-sectional view showing an enlarged part of a photodetector 5C as a third modified example according to the fifth embodiment of the present disclosure.
  • each of the resistance portions 51A to 51E is connected to the wiring layer 184 through the via V7, and further connected to the wiring layer 185 through the via V8.
  • the vias V7 and V8 and the wiring layers 184 and 185 are formed with predetermined resistance materials, respectively, a higher resistance structure including the resistance element 51, the vias V7 and V8 and the wiring layers 184 and 185 can be formed. .
  • FIG. 30 is an enlarged cross-sectional view showing an enlarged part of a photodetector 5D as a fourth modified example according to the fifth embodiment of the present disclosure.
  • the resistance portions 51A to 51E are provided at three different height positions. Specifically, in the Z-axis direction, the resistance portions 51A and 51E are provided at the lowest position, the resistance portion 51C is provided at the highest position, and the resistance portions 51B and 51D are provided at an intermediate height position. ing.
  • FIG. 31 is an enlarged cross-sectional view showing an enlarged part of a photodetector 5E as a fifth modified example according to the fifth embodiment of the present disclosure.
  • the resistive element 51 has a two-layer structure. Specifically, the resistance portions 51F to 51J are formed in the first layer, and the resistance portions 51A to 51E are formed in the second layer. The resistance portions 51F to 51J and the resistance portions 51A to 51E are connected in series to form one resistance element 51.
  • the photodetector 5 has a rectangular planar shape in which the resistive portions 51A to 51E each extend in one direction, the present disclosure is not limited to this.
  • 32A and 32B are a plan view and a cross-sectional view schematically showing a resistive element 51 that constitutes a photodetector 5F as a sixth modification according to the fifth embodiment of the present disclosure.
  • the resistance portions 51B to 51E forming the resistance element 51 are annular patterns having circular outer and inner edges, respectively, and are arranged concentrically around the resistance portion 51A.
  • FIG. 33 is a plan view schematically showing a resistive element 51 that configures a photodetector 5G as a seventh modification according to the fifth embodiment of the present disclosure.
  • the resistance portions 51B to 51E forming the resistance element 51 are annular patterns each having a rectangular outer edge and inner edge, and are arranged concentrically around the resistance portion 51A.
  • FIG. 34 illustrates an example of a schematic configuration of a distance imaging device 1000 as an electronic device including the photodetector (for example, photodetector 1) of the present disclosure.
  • the range imaging device 1000 is a specific example corresponding to the "ranging device" of the present disclosure.
  • the distance imaging device 1000 has, for example, a light source device 1100, an optical system 1200, a photodetector device 1, an image processing circuit 1300, a monitor 1400, and a memory 1500.
  • the distance imaging device 1000 projects light from the light source device 1100 toward the object to be irradiated 2000 and receives light (modulated light or pulsed light) reflected from the surface of the object to be irradiated 2000 . It is possible to acquire a distance image corresponding to the distance of .
  • the optical system 1200 includes one or more lenses, guides the image light (incident light) from the irradiation object 2000 to the photodetector 1, and directs it to the light receiving surface (sensor section) of the photodetector 1. to form an image.
  • the image processing circuit 1300 performs image processing for constructing a distance image based on the distance signal supplied from the photodetector 1, and the distance image (image data) obtained by the image processing is supplied to the monitor 1400. It is displayed, or is supplied to the memory 1500 and stored (recorded).
  • the distance imaging device 1000 configured in this way, by applying the above-described photodetector (for example, the photodetector 1), the irradiation object 2000 can be detected based only on the light reception signal from the unit pixel P with high stability. It is possible to calculate the distance to and generate a highly accurate distance image. That is, the distance imaging device 1000 can acquire a more accurate distance image.
  • the photodetector for example, the photodetector 1
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be applied to any type of movement such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, robots, construction machinery, agricultural machinery (tractors), etc. It may also be implemented as a body-mounted device.
  • FIG. 35 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an inside information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 36 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 has imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield in the vehicle interior, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 36 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided in the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the course of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the content of the present disclosure is not limited to the above-described embodiments and the like, and various modifications are possible.
  • the photodetector of the present disclosure need not include all of the constituent elements described in the above embodiments and the like, and conversely, may include other layers.
  • polysilicon was exemplified as the polycrystalline semiconductor that constitutes the resistance element, but in the present disclosure, other polycrystalline semiconductors may be used to constitute the resistor.
  • both the main body portion 52 and the extraction portion 53 of the resistance element 51 are made of polycrystalline semiconductor, but the present disclosure is not limited to this.
  • part or all of the body portion 52 may be replaced with a cermet resistor, and part of the extraction portion 53 may be replaced with a cermet resistor.
  • a portion of the lead-out portion 53 that constitutes the first connection portion C1 connected to the contact layer 16 is made of a polycrystalline semiconductor.
  • the p-type semiconductor region (p+) 113 which is the anode, is connected to the via V1 on the first surface 11S1 of the semiconductor substrate 11, and the wiring layer 181 and the like are connected. is used to secure a conduction path between the anode and the outside.
  • the connection with the p-type semiconductor region (p+) 113, which is the anode may be made on the second surface 11S2 of the semiconductor substrate 11.
  • the polarities of the semiconductor regions forming the photodetector of the present disclosure may be reversed.
  • the photodetector of the present disclosure may use holes as signal charges.
  • the respective potentials are not limited as long as avalanche multiplication is caused by applying a reverse bias between the anode and the cathode.
  • the semiconductor substrate 11 and the semiconductor layer 15 may be, for example, germanium (Ge) or silicon (Si) and germanium ( Ge) and compound semiconductors (eg, silicon germanium (SiGe)) can also be used.
  • a resistor made of a polycrystalline semiconductor material is connected to the first electrode electrically connected to the multiplier section. Therefore, the structural stability of the semiconductor substrate is higher than when the resistor is made of metal. That is, since it is possible to suppress the occurrence of crystal structure defects in the semiconductor substrate, it is possible to obtain high reliability of the semiconductor substrate 11, such as ensuring a sufficient withstand voltage.
  • the present disclosure may be configured as follows.
  • a semiconductor substrate having a first surface and a second surface facing each other and having a pixel array section in which a plurality of pixels are arranged in an array in an in-plane direction; a light receiving unit provided inside the semiconductor substrate for each pixel and configured to generate carriers according to the amount of light received by photoelectric conversion; provided on the first surface of the semiconductor substrate for each of the pixels, has a laminated structure of a first conductivity type region and a second conductivity type region, and avalanche-increases the carriers generated in the light receiving section; a multiplier for doubling; a first electrode electrically connected to the multiplier; a second electrode electrically connected to the light receiving section; A photodetector comprising: a resistor made of a polycrystalline semiconductor material provided so as to face the first surface and be in contact with the first electrode.
  • the photodetector according to . (5) The main body portion extends from the central region of the pixel toward the peripheral region of the pixel in a plane parallel to the first plane so that the traveling direction changes in at least one or more locations. 4) The photodetector as described. (6) The photodetector according to (4) above, wherein the body extends spirally from a central region of the pixel toward a peripheral region of the pixel in a plane parallel to the first plane. (7) The photodetector according to (4) above, further comprising a plurality of first reflective layers discretely arranged along the first surface on the same layer as the main body.
  • the first electrode is made of a first conductivity type semiconductor containing a first conductivity type impurity element, The photodetector according to any one of (1) to (14) above, wherein the resistor includes the first conductivity type impurity element.
  • the resistor has a resistance value of 5 k ⁇ or more.
  • the second wiring is made of the polycrystalline semiconductor material;
  • the resistor has a body portion extending parallel to the first surface and a lead-out portion connecting the body portion and the first electrode, the second wiring and the extraction portion are made of the polycrystalline semiconductor material;
  • the photodetector according to (20) above, wherein the third wiring and the main body are formed of a laminate of a tungsten silicon layer and a tungsten layer.
  • (25) a fourth wiring provided on the side opposite to the semiconductor substrate when viewed from the resistor; An insulating film provided between the resistor and the first electrode, The photodetector according to (1), wherein the resistor and the first electrode are electrically connected through the fourth wiring.
  • a semiconductor substrate having a first surface and a second surface facing each other and having a pixel array section in which a plurality of pixels are arranged in an array in an in-plane direction; a light receiving unit provided inside the semiconductor substrate for each pixel and configured to generate carriers according to the amount of light received by photoelectric conversion; provided on the first surface of the semiconductor substrate for each of the pixels, has a laminated structure of a first conductivity type region and a second conductivity type region, and avalanche-increases the carriers generated in the light receiving section; a multiplier for doubling; a first electrode electrically connected to the multiplier; a second electrode electrically connected to the light receiving section; a resistor made of a polycrystalline semiconductor material provided so as to be electrically connected to the first electrode at a position facing the first surface; and an electrode body provided at a position facing the first surface and to which a voltage different from the voltage applied to the resistive element can be applied.
  • one or more first resistive film portions positioned at a first height in the thickness direction; and at least one second resistive film portion positioned at a second height in the thickness direction and adjacent to the first resistive film portion in a first direction orthogonal to the thickness direction.
  • a method of manufacturing a semiconductor device comprising: forming an insulating film made of an insulating material on the semiconductor layer; selectively removing the insulating film to form, on the semiconductor layer, a convex portion made of the insulating material and including a top surface and a side surface; forming a resistive film made of a resistive material so as to cover both the convex portion and a portion of the semiconductor layer surrounding the convex portion; By removing a portion of the resistive film covering the side surface of the protrusion, the first resistive film portion covering the upper surface of the protrusion and the second resistive film portion covering the peripheral portion of the protrusion are formed.
  • a method of manufacturing a semiconductor device comprising:

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

高い動作信頼性を有する半導体装置を提供する。光検出装置（１）は、半導体基板（１１）と、受光部（１３）と、増倍部（１４）と、第１の電極（１６）と、第２の電極（１１３Ｘ）と、抵抗体（５１）とを備える。半導体基板（１１）は、対向する第１の面（１１Ｓ１）および第２の面（１１Ｓ２）を有すると共に、面内方向に複数の画素（Ｐ）がアレイ状に配置された画素アレイ部（１００Ａ）を有する。受光部（１３）は、画素（Ｐ）毎に半導体基板（１１）の内部に設けられ、受光量に応じたキャリアを光電変換により生成する。増倍部（１４）は、画素（Ｐ）毎に半導体基板（１１）の第１の面（１１Ｓ１）に設けられ、第１の導電型領域（１４Ｙ）と第２の導電型領域（１４Ｘ）との積層構造を有し、受光部（１３）において生成されたキャリアをアバランシェ増倍する。第１の電極（１６）は、増倍部（１４）と電気的に接続されている。第２の電極（１１３Ｘ）は、受光部（１３）と電気的に接続されている。抵抗体（５１）は、第１の面（１１Ｓ１）と対向しつつ第１の電極（１６）と接するように設けられた多結晶半導体材料からなる。

Description

光検出装置およびその製造方法
　本開示は、例えば、アバランシェフォトダイオードを用いた光検出装置およびその製造方法に関する。
　近年、アバランシェフォトダイオード（ＡＰＤ）を有する光検出装置が開発されている。ＡＰＤでは、フォトンが入射した際に、いわゆる電子なだれが生じる。そこで、ＡＰＤには、電子なだれを収束させるためのクエンチ抵抗が設けられている（例えば特許文献１参照）。
特開２０２０－１５０１６１号公報
　ところで、このような光検出装置では、高い動作信頼性を有することが望まれる。
　本開示の一実施形態に係る光検出装置は、半導体基板と、受光部と、増倍部と、第１の電極と、第２の電極と、抵抗体とを備える。半導体基板は、対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する。受光部は、画素毎に半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する。増倍部は、画素毎に半導体基板の第１の面に設けられ、第１の導電型領域と第２の導電型領域との積層構造を有し、受光部において生成されたキャリアをアバランシェ増倍する。第１の電極は、増倍部と電気的に接続されている。第２の電極は、受光部と電気的に接続されている。抵抗体は、第１の面と対向しつつ第１の電極と接するように設けられた多結晶半導体材料からなる。
　本開示の一実施形態に係る光検出装置では、増倍部と電気的に接続された第１の電極には、多結晶半導体材料により構成される抵抗体が接続されている。このため、抵抗体が金属により構成される場合よりも半導体基板の構造的安定性が高まる。
図１は、本開示の第１の実施の形態に係る光検出装置の積層断面の構成例を表す断面模式図である。 図２は、図１に示した光検出装置の概略構成の一例を表すブロック図である。 図３Ａは、図１に示した光検出装置の単位画素の等価回路図の一例である。 図３Ｂは、図３Ａに示した画素回路の動作を説明する波形図である。 図４Ａは、図１に示した光検出装置の水平断面の第１構成例を表す断面模式図である。 図４Ｂは、図１に示した光検出装置の水平断面の第２構成例を表す断面模式図である。 図４Ｃは、図１に示した光検出装置の水平断面の第３構成例を表す断面模式図である。 図４Ｄは、図１に示した光検出装置の水平断面の第４構成例を表す断面模式図である。 図４Ｅは、図１に示した光検出装置の水平断面の第５構成例を表す断面模式図である。 図４Ｆは、図１に示した光検出装置の水平断面の第６構成例を表す断面模式図である。 図４Ｇは、図１に示した光検出装置の水平断面の第７構成例を表す断面模式図である。 図４Ｈは、図１に示した光検出装置の水平断面の第８構成例を表す断面模式図である。 図５は、第１の実施の形態の第１変形例に係る光検出装置の積層断面の構成例を表す断面模式図である。 図６Ａは、図５に示した光検出装置の水平断面の第１構成例を表す断面模式図である。 図６Ｂは、図５に示した光検出装置の水平断面の第２構成例を表す断面模式図である。 図６Ｃは、図５に示した光検出装置の水平断面の第３構成例を表す断面模式図である。 図７Ａは、第１の実施の形態の第２変形例に係る光検出装置の積層断面の構成例を表す断面模式図である。 図７Ｂは、図７Ａに示した光検出装置の水平断面の構成例を表す断面模式図である。 図８Ａは、図５に示した光検出装置の製造方法の一工程を表す積層断面の模式図である。 図８Ｂは、図８Ａに続く一工程を表す積層断面の模式図である。 図８Ｃは、図８Ｂに続く一工程を表す積層断面の模式図である。 図８Ｄは、図８Ｃに続く一工程を表す積層断面の模式図である。 図８Ｅは、図８Ｄに続く一工程を表す積層断面の模式図である。 図８Ｆは、図８Ｅに続く一工程を表す積層断面の模式図である。 図８Ｇは、図８Ｆに続く一工程を表す積層断面の模式図である。 図８Ｈは、図８Ｇに続く一工程を表す積層断面の模式図である。 図８Ｉは、図８Ｈに続く一工程を表す積層断面の模式図である。 図８Ｊは、図８Ｉに続く一工程を表す積層断面の模式図である。 図９は、本開示の第２の実施の形態に係る光検出装置の積層断面の構成例を表す断面模式図である。 図１０Ａは、図９に示した光検出装置の水平断面の一構成例を表す断面模式図である。 図１０Ｂは、図９に示した光検出装置の水平断面の一構成例を表す断面模式図である。 図１１は、第２の実施の形態の第１変形例に係る光検出装置の積層断面の構成例を表す断面模式図である。 図１２は、第２の実施の形態の第２変形例に係る光検出装置の積層断面の構成例を表す断面模式図である。 図１３Ａは、第２の実施の形態の第３変形例に係る光検出装置の積層断面の構成例を表す断面模式図である。 図１３Ｂは、図１３Ａに示した光検出装置の平面構成例（平面レイアウト）を表す模式図である。 図１４Ａは、第２の実施の形態の第４変形例に係る光検出装置の積層断面の構成例を表す断面模式図である。 図１４Ｂは、図１４Ａに示した光検出装置の平面構成例（平面レイアウト）を表す模式図である。 図１５は、本開示の第３の実施の形態に係る光検出装置の積層断面の構成例を表す断面模式図である。 図１６Ａは、図１５に示した光検出装置の水平断面の第１構成例を表す断面模式図である。 図１６Ｂは、図１５に示した光検出装置の水平断面の第２構成例を表す断面模式図である。 図１７は、第３の実施の形態の第１変形例に係る光検出装置の積層断面の構成例を表す断面模式図である。 図１８は、本開示の第４の実施の形態に係る光検出装置の積層断面の構成例を表す断面模式図である。 図１９Ａは、図１８に示した光検出装置の平面構成例（平面レイアウト）の第１構成例を表す模式図である。 図１９Ｂは、図１８に示した光検出装置の平面構成例（平面レイアウト）の第２構成例を表す模式図である。 図２０は、図１８に示した光検出装置の単位画素の等価回路図の一例である。 図２１Ａは、第４の実施の形態の第１変形例に係る光検出装置の平面構成例（平面レイアウト）の構成例を表す模式図である。 図２１Ｂは、第４の実施の形態の第２変形例に係る光検出装置の平面構成例（平面レイアウト）の構成例を表す模式図である。 図２１Ｃは、第４の実施の形態の第３変形例に係る光検出装置の平面構成例（平面レイアウト）の構成例を表す模式図である。 図２２は、本開示の第５の実施の形態に係る光検出装置の積層断面の構成例を表す断面模式図である。 図２３は、図２２に示した光検出装置の一部を拡大して表す拡大断面図である。 図２４は、図２２に示した光検出装置の平面構成例（平面レイアウト）の構成例を表す模式図である。 図２５Ａは、図２２に示した光検出装置の製造方法の一工程を表す積層断面の模式図である。 図２５Ｂは、図２５Ａに続く一工程を表す積層断面の模式図である。 図２５Ｃは、図２５Ｂに続く一工程を表す積層断面の模式図である。 図２５Ｄは、図２５Ｃに続く一工程を表す積層断面の模式図である。 図２５Ｅは、図２５Ｄに続く一工程を表す積層断面の模式図である。 図２５Ｆは、図２５Ｅに続く一工程を表す積層断面の模式図である。 図２５Ｇは、図２５Ｆに続く一工程を表す積層断面の模式図である。 図２５Ｈは、図２５Ｇに続く一工程を表す積層断面の模式図である。 図２５Ｉは、図２５Ｈに続く一工程を表す積層断面の模式図である。 図２６は、本開示の第５の実施の形態の第１変形例に係る光検出装置の一部を拡大して表す拡大断面図である。 図２７Ａは、図２６に示した光検出装置の製造方法の一工程を表す積層断面の模式図である。 図２７Ｂは、図２７Ａに続く一工程を表す積層断面の模式図である。 図２７Ｃは、図２７Ｂに続く一工程を表す積層断面の模式図である。 図２７Ｄは、図２７Ｃに続く一工程を表す積層断面の模式図である。 図２７Ｅは、図２７Ｄに続く一工程を表す積層断面の模式図である。 図２７Ｆは、図２７Ｅに続く一工程を表す積層断面の模式図である。 図２８は、本開示の第５の実施の形態の第２変形例に係る光検出装置の一部を拡大して表す拡大断面図である。 図２９は、本開示の第５の実施の形態の第３変形例に係る光検出装置の一部を拡大して表す拡大断面図である。 図３０は、本開示の第５の実施の形態の第４変形例に係る光検出装置の一部を拡大して表す拡大断面図である。 図３１は、本開示の第５の実施の形態の第５変形例に係る光検出装置の一部を拡大して表す拡大断面図である。 図３２Ａは、本開示の第５の実施の形態の第６変形例に係る光検出装置の一部を拡大して表す拡大平面図である。 図３２Ｂは、図３２Ａに示した光検出装置の一部を拡大して表す拡大断面図である。 図３３は、本開示の第５の実施の形態の第７変形例に係る光検出装置の一部を拡大して表す拡大平面図である。 図３４は、図１等に示した光検出装置を用いた電子機器の一例を表す機能ブロック図である。 図３５は、車両制御システムの概略的な構成の一例を示すブロック図である。 図３６は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明は以下の順序で行う。

　１．第１の実施の形態
（カソード電極を挟んで増倍部と電気的に接続された非金属導電性材料からなる抵抗体を備える光検出装置）
　　　１－０．経緯
　　　１－１．構成
　　　１－２．変形例
　　　１－３．製造方法
　　　１－４．作用・効果
　２．第２の実施の形態
　　　２－０．経緯
　　　２－１．構成
　　　２－２．作用・効果
　　　２－３．変形例

　３．第３の実施の形態
　　　３－１．構成
　　　３－２．作用・効果
　　　３－３．変形例

　４．第４の実施の形態
　　　４－０．経緯
　　　４－１．構成
　　　４－２．作用・効果
　　　４－３．変形例

　５．第５の実施の形態
　　　４－０．経緯
　　　４－１．構成
　　　４－２．作用・効果
　　　４－３．変形例

　６．適用例
　７．応用例
＜１．第１の実施の形態＞
［１－０．経緯］
　従来、光を用いたリモートセンシング技術の一つであるＬＩＤＡＲ（Light Detection and Ranging）に適用されるＡＰＤ (avalanche photodiode)に関する技術が提案されている（例えば特開２０２０－１５０１６１号公報参照）。ＬＩＤＡＲとは、対象物に照射された光の反射光を受光して、対象物までの距離をセンシングする技術もしくはそれを用いた装置である。上記のＡＰＤに関する特許文献（特開２０２０－１５０１６１号公報）には、クエンチ抵抗により、フォトンが入射した際の電子なだれを収束させ、検出感度を上げる技術が公開されている。上記特許文献では、カソードに金属電極を介してクエンチ抵抗を接続する構造が開示されている。ところで上記の技術では、Ｓｉ基板中に金属電極を形成するため高濃度のｎ型不純物層が必要となるので、例えばイオン注入による高濃度層の形成が行われる。しかしながら、イオン注入により結晶欠陥が生じる可能性がある。また、金属電極を形成する際にＳｉ基板がダメージを負う可能性もある。そうした可能性はＡＰＤの信頼性低下の要因となる。また、上記特許文献ではグラフェン層によりクエンチ抵抗を構成しているが、クエンチ抵抗として十分な抵抗値を確保するためにある程度の長さが必要となり、微細化を阻害する可能性がある。そこで、本出願人は、小型化に対応しつつ、高い信頼性を有する光検出装置を提供するに至った。
［１－１．構成］
　図１は、本開示の第１の実施の形態に係る光検出装置１の断面構成の一例を模式的に表したものである。図２は、図１に示した光検出装置１の概略構成を表したブロック図である。図３Ａは、図１に示した光検出装置１の単位画素Ｐの等価回路の一例を表した回路図である。光検出装置１は、例えば、ＴｏＦ（Time-of-Flight）法により距離計測を行う距離画像センサ（後述の距離画像装置１０００、図３４参照）やイメージセンサ等に適用され得る。
　光検出装置１は、例えば、複数の単位画素Ｐが行方向および列方向にアレイ状に配置された画素アレイ部１００Ａを有している。光検出装置１は、図２に示したように、画素アレイ部１００Ａと共にバイアス電圧印加部１１０を有している。バイアス電圧印加部１１０は、画素アレイ部１００Ａの単位画素Ｐ毎にバイアス電圧を印加するものである。本実施の形態では、電子を信号電荷として読み出す場合について説明する。
（光検出装置１の回路構成）
　図３Ａに示したように、単位画素Ｐは、受光素子１２と、保護回路としてのクランプ回路５０と、第１の制御トランジスタ７１と、電流源７２と、端子７３と、第２の制御トランジスタ７４と、読出し回路７５とを備えている。
　受光素子１２は、入射された光を光電変換により電気信号に変換して出力する。付帯的には、受光素子１２は、入射された光（フォトン）を光電変換により電気信号に変換し、フォトンの入射に応じたパルスを出力する。受光素子１２は、例えばＳＰＡＤ素子であり、ＳＰＡＤ素子は、例えば、カソードに大きな負電圧が印加されることによってアバランシェ増倍領域（空乏層）１２Ｘを形成し、１フォトンの入射に応じて発生した電子がアバランシェ増倍を生じて大電流が流れる特性を有している。受光素子１２のアノードは、例えばバイアス電圧印加部１１０と接続される。具体的には、受光素子１２のカソードは、例えば第１の制御トランジスタ７１および電流源７２を介して、電源電圧ＶDDが与えられる端子７３に接続されている。電源電圧ＶDDとしては、例えば、３Ｖ程度の電圧が与えられる。受光素子１２のカソードは、第１の制御トランジスタ７１のソース端子と接続されている。受光素子１２のアノードには、デバイス電圧印加部からデバイス電圧ＶＢが印加される。デバイス電圧ＶＢとしては、アバランシェ増倍が発生する大きな負電圧、すなわち、ブレークダウン電圧以上の電圧（例えば－２０Ｖ程度）が印加される。
　第１の制御トランジスタ７１は、ｐ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）からなり、クエンチング抵抗素子とも呼ばれる。第１の制御トラ
ンジスタ７１は、クランプ回路５０を介して受光素子１２と直列に接続されている。第１の制御トランジスタ７１のソース端子は受光素子１２のカソードと接続され、第１の制御トランジスタ７１のドレイン端子は電流源７２を介して端子７３と接続されている。第１の制御トランジスタ７１は、ゲート電極に印加されるイネーブル信号ＥＮが低レベルになることで導通状態となり、電流源７２からの電流を受光素子１２に流すようになっている。第２の制御トランジスタ７４は、受光素子１２のカソードと基準電位ノード（例えば、グランド）との間に接続されている。第２の制御トランジスタ７４は、例えばＮ型ＭＯＳトランジスタからなる。第２の制御トランジスタ７４は、イネーブル信号ＥＮと逆相の信号ｘＥＮがゲート電極に印加されることで導通状態となり、受光素子１２に印加される電圧をブレークダウン電圧以下とし、受光素子１２を非活性化状態とするようになっている。
　読出し回路７５は、例えば、Ｐ型ＭＯＳトランジスタＱｐおよびＮ型ＭＯＳトランジスタＱｎを含むＣＭＯＳインバータ回路である。読出し回路７５は、受光素子１２のカソード、第１の制御トランジスタ７１のソース端子および第２の制御トランジスタ７４と接続された入力端子と、後述の演算処理部７６と接続された出力端子とを有する。読出し回路７５は、受光素子１２で増倍されたキャリア（信号電荷）に基づいて受光信号を出力する。より具体的には、読出し回路７５は、受光素子１２で増倍された電子により発生する電圧を整形する。読出し回路７５は、１フォトンの到来時刻を始点として、例えばパルス波形が発生する受光信号を演算処理部７６に出力する。例えば、演算処理部７６は、それぞれの受光信号において１フォトンの到来時刻を示すパルスが発生したタイミングに基づいて、被写体までの距離を求める演算処理を行って、単位画素Ｐ毎に距離を求める。それらの距離に基づいて、複数の単位画素Ｐにより検出された被写体までの距離を平面的に並べた距離画像が生成される。
　クランプ回路５０は、受光素子１２と読出し回路７５の入力端との間に設けられた保護回路である。クランプ回路５０は、例えば大光量のレーザ光が受光素子１２に照射されたときに生ずる過電圧から、読出し回路７５を構成するＰ型ＭＯＳトランジスタＱｐおよびＮ型ＭＯＳトランジスタＱｎ、ならびに、第１の制御トランジスタ７１や第２の制御トランジスタ７４を保護する過電圧保護回路である。
　このように、受光素子１２と読出し回路７５の入力端との間にクランプ回路５０を設けることで、所定の光量以上（想定以上）の大光量のレーザ光が受光素子１２に照射された場合であっても、読出し回路７５などを過電圧から保護することができる。
　クランプ回路５０は、具体的には図３に示したように、例えば抵抗素子５１、第１のクランプ素子５４、および第２のクランプ素子５５を有する。抵抗素子５１は、一端が受光素子１２のカソード電極に接続されている。第１のクランプ素子５４は、例えば、抵抗素子５１の他端（出力端）に接続されたカソードと、基準電位ノード（例えば、グランド）に接続されているアノードとを有するクランプダイオードからなる。
　抵抗素子５１は、受光素子１２で過電圧が発生した際に、第１のクランプ素子５４に流れる電流値が、その定格順電流を超えないように制限するために設けられている。第１のクランプ素子５４であるクランプダイオードは、受光素子１２において、クランプ電圧を超える過電圧が発生したとき、その過電圧を一定の電圧（順方向電圧ＶF）にクランプするようになっている。
　なお、第１のクランプ素子５４としては、クランプダイオードに限られるものではない。例えば、第１のクランプ素子５４として、クランプダイオードの他に、ショットキーバリアダイオード等を用いることができる。
　第２のクランプ素子５５は、例えば、Ｐ型ＭＯＳトランジスタからなる。第２のクランプ素子５５は、第１のクランプ素子７２（例えばクランプダイオードのアノード）と、読出し回路７５の入力端が接続されるノードＮとの間に接続されている。第２のクランプ素子５５としてのＰ型ＭＯＳトランジスタは、ゲート電極が基準電位ノード（例えば、グランド）に接続され、バックゲートがソース電極に接続されている。
　ここで、一例として、受光素子１２において、マイナス数１０Ｖの過電圧が発生した場合のクランプ動作について、図３Ｂの波形図を用いて説明する。先に述べたように、第１のクランプ素子５４としてのクランプダイオードは、受光素子１２で発生した過電圧を一定の電圧（順方向電圧ＶF）にクランプする。このクランプ動作により、受光素子１２で
発生した過電圧は、例えば、－１Ｖ～－３Ｖ程度の負電圧にクランプされる。
　ここで、第１のクランプ素子５４によるクランプ動作によって負電圧が発生することにより、その負電圧が、後述のＭＯＳトランジスタの耐圧を超える場合がある。この負電圧の問題に対処するために、第２のクランプ素子５５が設けられている。すなわち、第２のクランプ素子５５は、読出し回路７５の入力端が接続されるノードＮの電圧を、Ｐ型ＭＯＳトランジスタのゲート－ソース間電圧Ｖgs（例えば、０．５Ｖ程度）にクランプする。これにより、第１のクランプ素子５４によるクランプ動作によって負電圧の問題を解消することができる。
（光検出装置１の構造）
　光検出装置１は、いわゆる裏面照射型の光検出装置である。図１に示したように、光検出装置１は、例えば、センサ基板１０の表面（例えば、センサ基板１０を構成する半導体基板１１の表面である第１面１１Ｓ１）にロジック基板２０が積層されており、センサ基板１０の裏面（センサ基板１０を構成する半導体基板１１の裏面である第２面１１Ｓ２）から光を受光するようになっている。光検出装置１は、単位画素Ｐ毎に受光素子１２を有している。受光素子１２は、受光部１３と増倍部１４とを有し、半導体基板１１内に受光部１３が埋め込み形成されている。半導体基板１１にはさらに、第１面１１Ｓ１に、増倍部１４を構成するｐ型半導体領域（ｐ＋）１４Ｘとｎ型半導体領域（ｎ＋）１４Ｙのうちのｐ型半導体領域（ｐ＋）１４Ｘが設けられている。半導体基板１１の第１面１１Ｓ１側には半導体層１５が設けられている。半導体層１５には、増倍部１４を構成するｎ型半導体領域（ｎ＋）１４Ｙが設けられている。
　なお、図中の「ｐ」および「ｎ」の記号は、それぞれｐ型半導体領域およびｎ型半導体領域を表している。さらに、「ｐ」の末尾の「＋」または「－」は、いずれもｐ型半導体領域の不純物濃度を表している。同様に、「ｎ」の末尾の「＋」または「－」は、いずれもｎ型半導体領域の不純物濃度を表している。ここで、「＋」の数が多いほど不純物濃度が高いことを示し、「－」の数が多いほど不純物濃度が低いことを示す。これは、以降の図面についても同様である。
　センサ基板１０は、例えば、シリコン基板で構成された半導体基板１１と、半導体層１５と、多層配線層１８とを有している。半導体基板１１は、対向する第１面１１Ｓ１および第２面１１Ｓ２を有している。半導体基板１１は複数の単位画素Ｐに対して共通のｐウェル（ｐ）１１１を有している。半導体基板１１には、単位画素Ｐ毎に、例えばｎ型に不純物濃度が制御されたｎ型半導体領域（ｎ）１１２が設けられおり、これにより、単位画素Ｐ毎に受光素子１２が形成されている。半導体基板１１には、さらに、第１面１Ｓ１から第２面１１Ｓ２に至るまで延在する画素分離部１７が設けられている。
　受光素子１２は、高電界領域によりキャリアをアバランシェ増倍させる増倍領域、すなわちアバランシェ増倍領域を有する。受光素子１２は、上記のように、カソードに大きな正電圧を印加することによってアバランシェ増倍領域（空乏層）を形成し、１フォトンの入射で発生する電子をアバランシェ増倍させることが可能なＳＰＡＤ素子である。
　受光素子１２は、受光部１３と、増倍部１４とを有する。
　受光部１３は、半導体基板１１の第２面１１Ｓ２側から入射した光を吸収し、その受光量に応じたキャリアを生成するという、光電変換を行うものである。受光部１３は、上記のように、ｎ型に不純物濃度が制御されたｎ型半導体領域（ｎ）１１２を含んで構成されている。受光部１３において生成されたキャリア（電子）は、ポテンシャル勾配によって増倍部１４へ転送される。なお、受光部１３は、本開示の「受光部」に対応する一具体例である。
　増倍部１４は、受光部１３において生成されたキャリア（ここでは、電子）をアバランシェ増倍するものである。増倍部１４は、例えば、ｐウェル（ｐ）１１１よりも不純物濃度の高いｐ型半導体領域（ｐ＋）１４Ｘと、ｎ型半導体領域（ｎ）１１２よりも不純物濃度の高いｎ型半導体領域（ｎ＋）１４Ｙとから構成されている。ｐ型半導体領域（ｐ＋）１４Ｘは、半導体基板１１内に、第１面１１Ｓ１に面して設けられている。ｎ型半導体領域（ｎ＋）１４Ｙは、半導体基板１１の第１面１１Ｓ１から突出した状態に設けられている。具体的には、上記のように、半導体基板１１の第１面に設けられた半導体層１５内に、半導体層１５の第２面１５Ｓ２に面して埋め込み形成されている。なお、増倍部１４は、本開示の「増倍部」に対応する一具体例である。
　受光素子１２では、半導体基板１１の第１面１１Ｓ１に面して設けられたｐ型半導体領域（ｐ＋）１４Ｘと、半導体層１５の第２面１５Ｓ２に面して設けられたｎ型半導体領域（ｎ＋）１４Ｙとの接合部にアバランシェ増倍領域１２Ｘが形成される。アバランシェ増倍領域１２Ｘは、アノードに印加される大きな負電圧によって形成される高電界領域、すなわち空乏層である。アバランシェ増倍領域１２Ｘは、ｐ型半導体領域（ｐ＋）１４Ｘとｎ型半導体領域（ｎ＋）１４Ｙとの境界面に形成される。アバランシェ増倍領域１２Ｘでは、受光素子１２に入射する１フォトンで発生する電子（ｅ－）が増倍される。
　半導体層１５は、半導体基板１１の第１面１１Ｓ１に、例えばエピタキシャル結晶成長法を用いて形成された、例えばシリコンからなる半導体層であり、本開示の「半導体層」の一具体例に相当するものである。半導体層１５は、対向する第１面１５Ｓ１および第２面１５Ｓ２を有している。第１面１５Ｓ１は多層配線層１８に面し、第２面１５Ｓ２は半導体基板１１に面している。半導体層１５には、上記のように、第２面１５Ｓ２に面してｎ型半導体領域（ｎ＋）１４Ｙが埋め込み形成されている。
　半導体層１５には、さらに、コンタクト電極１６が、ｎ型半導体領域（ｎ＋）１４Ｙ上に第１面１５Ｓ１に面して設けられている。コンタクト電極１６は、本開示の「第１の電極」に対応する一具体例としてのカソードであり、増倍部１４と電気的に接続されている。コンタクト電極１６は、例えば、ｎ型半導体領域（ｎ＋）１４Ｙよりも不純物濃度の高いｎ型半導体領域（ｎ＋＋）によって構成されている。
　画素分離部１７は、隣り合う単位画素Ｐの間を電気的に分離するものであり、例えば平面視において、複数の単位画素Ｐそれぞれを囲むように画素アレイ部１００Ａに格子状に設けられている。画素分離部１７は、半導体基板１１の第２面１１Ｓ２から半導体層１５の第１面１５Ｓ１に至るまで延在している。すなわち、画素分離部１７は、半導体基板１１および半導体層１５を貫通している。画素分離部１７は、例えばシリコン酸化（ＳｉＯｘ）膜等の絶縁膜１７Ｂ，１７Ｃおよび遮光膜１７Ａを用いて形成されている。
　画素分離部１７の周囲には、ｐウェル１１１よりも不純物濃度の高いｐ型半導体領域（ｐ＋）１１３が設けられている。ｐ型半導体領域（ｐ＋）１１３は、半導体基板１１の第１面１１Ｓ１近傍において単位画素Ｐの内側に向かって拡張された拡張部１１３Ｘを含んでいる（図１参照）。拡張部１１３Ｘが、本開示の「第２の電極」に対応する一具体例としてのアノードであり、受光部１３と電気的に接続するコンタクト電極を兼ねている。ｐ型半導体領域（ｐ＋）１１３は、さらに、半導体基板１１の第２面１１Ｓ２に沿って広がっている。
　半導体基板１１の光入射面である第２面１１Ｓ２とは反対側の第１面１１Ｓ１には、半導体層１５と多層配線層１８とが順に積層されている。多層配線層１８では、１または複数の配線からなる配線層１８１が層間絶縁層１８２に埋設されている。配線層１８１は、例えば、半導体基板１１や受光素子１２に印加する電圧を供給したり、受光素子１２において発生したキャリアを取り出したりする経路である。配線層１８１のうちの一部の配線は、ビアＶ１を介してコンタクト電極１６や拡張部１１３Ｘと電気的に接続されている。層間絶縁層１８２の、半導体基板１１側とは反対側の表面（多層配線層１８の表面１８Ｓ１）の近傍には、複数のパッド電極１８３が埋め込まれている。複数のパッド電極１８３は、配線層１８１の一部の配線とビアＶ２を介して電気的に接続されている。なお、図１では、多層配線層１８に１つの配線層１８１が形成されている例を示したが、多層配線層１８に埋設される配線層１８１の層数は限定されず、２層以上の配線層が形成されていてもよい。
　層間絶縁層１８２は、例えば、酸化シリコン（ＳｉＯｘ）、ＴＥＯＳ、窒化シリコン（ＳｉＮｘ）および酸窒化シリコン（ＳｉＯｘＮｙ）等のうちの１種よりなる単層膜、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。
　配線層１８１は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）等を用いて形成されている。
　パッド電極１８３は、ロジック基板２０との接合面である多層配線層１８の表面１８Ｓ１に露出している。パッド電極１８３は、例えば、ロジック基板２０との接続に用いられる。パッド電極１８３は、例えば、銅（Ｃｕ）を用いて形成されている。
　層間絶縁層１８２には、抵抗素子５１がさらに設けられている。抵抗素子５１は、コンタクト層１６と電気的に接続されており、例えばｎ型不純物元素を含むポリシリコン（Poly-Si）などの多結晶半導体材料からなる抵抗体である。抵抗素子５１は、例えば、第１
面１１Ｓ１に平行に延在する、すなわちＸＹ面に沿って延在する本体部５２と、本体部５２とコンタクト層１６とを繋ぐ取り出し部５３とを有する。本体部５２は、図１に示した構造の例では配線層１８１と同じ階層に形成されている。但し、抵抗素子５１の本体部５２は、配線層１８１と異なる階層に設けられていてもよい。ここで、本体部５２の下面とコンタクト層１６の上面との距離、すなわち、層間絶縁層１８２のうち、本体部５２とコンタクト層１６との間に挟まれた部分の厚みＧ１（図１参照）は、層間絶縁層１８２を構成する材料の比誘電率εが４．２であるとき、１５０ｎｍよりも大きいことが望ましい。これによりも厚みＧ１が小さい場合、本体部５２と増倍部１４との間の意図しない箇所、すなわち第１接続部Ｃ１以外の箇所で強い電界が生じてしまい、意図しない電子のアバランシェ増倍が生じる可能性があるからである。また、本体部５２の上面にはビアＶ２が立設している。すなわち、抵抗素子５１は、ビアＶ２を介してパッド電極１８３と電気的に接続されている。但し、例えば本体部５２とビアＶ２との間に配線層１８１など他の配線層をさらに設けるようにしてもよい。なお、抵抗素子５１と接続されたビアＶ２が本開示の「第１の配線」に対応する一具体例である。
　また、本開示では、図１および図４Ａに示したように、抵抗素子５１の取り出し部５３とコンタクト層１６との第１接続部Ｃ１のＸＹ面内の位置と、抵抗素子５１の本体部５２とビアＶ２との第２接続部Ｃ２のＸＹ面内の位置とは、ＸＹ面内において互いに異なっているとよい。すなわち、取り出し部５３とビアＶ２とが、第１面１１Ｓ１と直交する積層方向（Ｚ軸方向）において互いに重ならないように配置されているとよい。抵抗素子５１の抵抗値、すなわち、コンタクト層１６とビアＶ２との間の抵抗値が、経路長Ｌ５２に比例して大きくなるからである。
　なお、図４Ａは、光検出装置１のＸＹ断面の第１の構成例（平面レイアウト）を表す断面模式図である。
　図１および図４Ａに示したように、第１接続部Ｃ１は、例えばＸＹ面内における画素Ｐの中央領域に位置し、第２接続部Ｃ２は、ＸＹ面内における画素Ｐの周辺領域に位置する。
　なお、図４Ａに示した第１の構成例では、本体部５２がＸＹ面内において直線状に延在しているが、本開示はこれに限定されるものではない。例えば図４Ｂ～４Ｅに示した光検出装置１のＸＹ断面の第２～第５の構成例のように、本体部５２は、ＸＹ面内における画素Ｐの中央領域から画素Ｐの周辺領域に向けて、少なくとも１か所以上において進行方向が変わるように延在していてもよい。図４Ｂの第２の構成例では、本体部５２が、第１接続部Ｃ１から第２接続部Ｃ２に至る経路上において１か所の屈曲部分を含んでいる。図４Ｃの第３の構成例では、本体部５２が、第１接続部Ｃ１から第２接続部Ｃ２に至る経路上において２か所の屈曲部分を含んでいる。図４Ｄの第４の構成例では、本体部５２が、第１接続部Ｃ１から第２接続部Ｃ２に至る経路上において３か所の屈曲部分を含んでいる。さらに、図４Ｅの第５の構成例では、本体部５２が、ＸＹ面内における画素Ｐの中央領域から画素Ｐの周辺領域に向けてらせん状に延在している。なお、図４Ｅでは、本体部５２が約１回だけ周回する形状を有しているが、本開示では本体部５２が複数回周回するようならせん形状を有していてもよい。
　なお、図４Ｂ～４Ｅは、光検出装置１のＸＹ断面の第２～５の構成例を表す断面模式図である。
　また、本開示では、本体部５２のＸＹ面内の形状はらせん状である場合に限定されず、例えば図４Ｆに示したように、つづら折り状の部分を含んでいてもよい。さらに、本体部５２の幅は、図４Ｆに示したように、取り出し部５３のＸＹ面内の寸法やビアＶ２のＸＹ面内の寸法よりも小さくともよい。
　なお、図４Ｆは、光検出装置１のＸＹ断面の第６の構成例を表す断面模式図である。
　また、本開示では、例えば図４Ｇに示した光検出装置１のＸＹ断面の第７の構成例のよ
うに、本体部５２が、互いに異なる体積抵抗率を有する第１～第３部分５２－１～５２－３を含むようにしてもよい。第１部分５２－１は本体部５２のうちの取り出し部５３と接続される部分であり、第２部分５２－２は本体部５２のうちのビアＶ２と接続される部分であり、第３部分５２－３は本体部５２のうちの第１部分５２－１と第２部分５２－２とを繋ぐ、長手方向の中央部分である。図４Ｇの第７の構成例では、例えば第３部分５２－３が最も高い体積抵抗率を有し、第１部分５２－１および第２部分５２－２は第３部分５２－３よりも低い体積抵抗率を有するとよい。その場合、例えば第１部分５２－１および第２部分５２－２におけるｎ型不純物濃度よりも低いｎ型不純物濃度を第３部分５２－３が有するようにすることで、第３部分５２－３の高抵抗化を図るようにしてもよい。あるいは、第３部分５２－３にのみｐ型不純物をイオン注入などにより添加することで、第３部分５２－３における実効的なｎ型不純物濃度を下げることで、第３部分５２－３の高抵抗化を図るようにしてもよい。または、第３部分５２－３にＯ（酸素）およびＮ（窒素）のうちの少なくとも一方を添加して熱処理を行うことにより、第３部分５２－３の高抵抗化を図るようにしてもよい。さらには、第３部分５２－３にＳｉ（珪素）やＡｒ（アルゴン）などをイオン注入してポリシリコンなどの多結晶半導体の結晶を壊すことにより第３部分５２－３の高抵抗化を図るようにしてもよい。
　さらに、本開示では、例えば図４Ｈに示した光検出装置１のＸＹ断面の第８の構成例のように、本体部５２のうちの第３部分５２－３の幅を第１部分５２－１の幅および第２部分５２－２の幅よりも狭くすることで、第３部分５２－３の高抵抗化を図るようにしてもよい。
　ロジック基板２０は、例えば、シリコン基板で構成された半導体基板２１と、多層配線層２２とを有している。ロジック基板２０には、例えば、上述したバイアス電圧印加部１１０や、画素アレイ部１００Ａの単位画素Ｐから出力された電荷に基づく画素信号を出力する読み出し回路や、垂直駆動回路、水平駆動回路および出力回路等を含むロジック回路が構成されている。なお、ロジック回路にカラム信号処理回路を含むようにしてもよい。
　多層配線層２２では、例えば、読み出し回路を構成するトランジスタのゲート配線２２１と、１または複数の配線を含む配線層２２２，２２３，２２４，２２５とが半導体基板２１側から順に積層されている。トランジスタのゲート配線２２１と、１または複数の配線を含む配線層２２２，２２３，２２４，２２５との隙間には層間絶縁層２２６が設けられている。層間絶縁層２２６の、半導体基板２１とは反対側の表面である多層配線層２２の表面２２Ｓ１には、複数のパッド電極２２７が埋め込まれている。複数のパッド電極２２７は、配線層２２５の一部の配線とビアＶ３を介してと電気的に接続されている。
　層間絶縁層１１７は、層間絶縁層１８２と同様に、例えば、酸化シリコン（ＳｉＯｘ）、ＴＥＯＳ、窒化シリコン（ＳｉＮｘ）および酸窒化シリコン（ＳｉＯｘＮｙ）等のうちの１種よりなる単層膜、あるいはこれらの単層膜うちの２種以上よりなる積層膜により構成されている。
　ゲート配線２２１および配線層２２２，２２３，２２４，２２５は、配線層１８１と同様に、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）等を用いて形成されている。
　パッド電極２２７は、センサ基板１０との接合面である多層配線層２２の表面２２Ｓ１に露出しており、例えば、センサ基板１０のパッド電極１８３と接続されるようになっている。パッド電極２２７は、パッド電極１８３と同様に、例えば、銅（Ｃｕ）を用いて形成されている。
　光検出装置１では、パッド電極１８３とパッド電極２２７との間で、例えばＣｕＣｕ接合がなされている。これにより、受光素子１２のカソードは、ロジック基板２０側に設けられたクエンチング抵抗素子１２０と電気的に接続され、受光素子１２のアノードは、バイアス電圧印加部１１０と電気的に接続される。
　半導体基板１１の光入射面である第２面１１Ｓ２には、例えば、パッシベーション膜３１およびカラーフィルタ３２を介してマイクロレンズ３３が、例えば単位画素Ｐ毎に設けられている。
　マイクロレンズ３３は、その上方から入射した光を受光素子１２へ集光させるものであり、例えば、酸化シリコン（ＳｉＯｘ）等を用いて形成されている。
［１－２．変形例］
（第１変形例）
　図５は、本開示の第１の実施の形態に係る第１変形例としての光検出装置１Ａの積層断面構成の一例を模式的に表したものである。図６Ａ～６Ｃは、それぞれ、図５に示した光検出装置１ＡのＸＹ断面の第１～第３の構成例（平面レイアウト）を表す断面模式図である。
　光検出装置１Ａは、図５および図６Ａ～６Ｃに示したように、反射層４１をさらに備えるようにしたものである。光検出装置１Ａの構成は、反射層４１をさらに備えるようにした点を除き、他は光検出装置１の構成と実質的に同じである。反射層４１は、例えば本体部５２と同じ階層に、本体部５２の周囲にＸＹ面に沿って離散的に複数配置されている。反射層４１は、例えば、アルミニウム（Ａｌ）等の光反射性を有する配線材料を用いて形成することができる。また、反射層４１は、酸化珪素などの非金属材料を用いて形成することもできる。あるいは、反射層４１は、本体部５２を構成する多結晶半導体材料と同種の材料により構成されていてもよい。
　このように、本変形例の光検出装置１Ａでは、反射層４１を設けるようにした。これにより、受光部１３において吸収されずに透過した光が反射層４１によって反射されて受光部１３に再入射するようになる。よって、反射層４１を有しない光検出装置１と比較して、入射光に対する感度をより向上させることが可能となる。
（第２変形例）
　図７Ａは、本開示の第１の実施の形態に係る第２変形例としての光検出装置１Ｂの積層断面構成の一例を模式的に表したものである。図７Ｂは、図７Ａに示した光検出装置１ＢのＸＹ断面の構成例（平面レイアウト）を表す断面模式図である。
　光検出装置１Ｂは、光検出装置１Ａと同様、図７Ａおよび図７Ｂに示したように複数の反射層４１をさらに備えるようにしたものである。複数の反射層４１は、ＸＹ面に沿って離散的に配置されている。但し、光検出装置１Ｂでは、本体部５２が設けられた階層とコンタクト層１６が設けられた階層との間の階層に複数の反射層４１をさらに備えるようにしている。ここで、本体部５２と複数の反射層４１のうちの一の反射層４１Ｃとが、厚さ方向（Ｚ軸方向）に重なり合っている。反射層４１Ｃは、本体部５２とコンタクト層１６とを電気的に接続しているとよい。反射層４１Ｃは、取り出し部５３を介して本体部５２と接続されると共に、ビアＶ２を介してコンタクト層１６と接続されている。反射層４１は、例えば、アルミニウム（Ａｌ）等の光反射性を有する配線材料を用いて形成することができる。また、反射層４１は、酸化珪素などの非金属材料を用いて形成することもできる。あるいは、反射層４１は、本体部５２を構成する多結晶半導体材料と同種の多結晶半導体材料により構成されていてもよいし、本体部５２を構成する多結晶半導体材料と異なる種類の多結晶半導体により構成されていてもよい。
［１－３．製造方法］
　以下、図８Ａから図８Ｊを参照して、本開示の光検出装置の製造方法について説明する。ここでは、図５に示した第１の実施の形態に係る第１変形例としての光検出装置１Ａの製造方法について説明する。図８Ａから図８Ｊは、それぞれ、光検出装置１Ａの製造方法の一工程を表す積層断面の模式図である。
　まず、図８Ａに示したように、半導体基板１１を用意する。次に、イオン注入により、半導体基板１１に、ｐ型またはｎ型の不純物濃度を制御してｐウェル（ｐ）１１１、ｎ型半導体領域（ｎ）１１２、ｐ型半導体領域（ｐ＋）１１３およびｐ型半導体領域（ｐ＋）１４Ｘをそれぞれ形成する。
　次に、例えば有機金属気相成長（Metal Organic Chemical Vapor Deposition ：ＭＯＣＶＤ）法等のエピタキシャル結晶成長法により、半導体基板１１の第１面１１Ｓ１に、例えば、シリコン（Ｓｉ）からなる半導体層１５を形成する。次に、半導体層１５の第１面１５Ｓ１に、例えば、酸化シリコン（ＳｉＯｘ）等の酸化膜または（ＳｉＮｘ）等の窒化膜をハードマスクとしてパターニングした後、エッチングにより、例えば半導体層１５および半導体基板１１を貫通する貫通孔を形成する。続いて、その貫通孔の内部に、例えばＣＶＤ（Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）法、ＡＬＤ（AtomicLayer Deposition）法または蒸着法等により絶縁膜１７Ｂ，１７Ｃおよび遮光膜１７Ａを順に成膜する。これにより、画素分離部１７を得る。
　続いて、図８Ｂに示したように、半導体層１５の第１面１５Ｓ１上に層間絶縁層１８２－１を形成する。なお、層間絶縁層１８２－１を形成する前に、例えばＣＭＰ（Chemical Mechanical Polishing）により、半導体層１５の第１面１５Ｓ１を平坦化してもよい。
　続いて、図８Ｃに示したように、層間絶縁層１８２－１の上に、フォトリソグラフィ法を用いて、開口Ｒ１Ｋを含むレジストマスクＲ１を形成する。さらに、レジストマスクＲ１を用いたＲＩＥなどのドライエッチング、またはウェットエッチングにより、層間絶縁層１８２－１にスルーホールＴＨ１を形成する。スルーホールＴＨ１は、受光部１３の中央付近のｐ型半導体領域（ｐ＋）１４Ｘと重なり合う位置に形成するようにする。スルーホールＴＨ１を形成したのち、レジストマスクＲ１を除去する。
　続いて、図８Ｄに示したように、層間絶縁層１８２－１を覆うように、例えばＰ（リン）やＡｓ（ヒ素）などのｎ型不純物元素が添加されたポリシリコンなどの多結晶半導体材料を用いて多結晶半導体層５２Ｚを形成する。なお、多結晶半導体層５２Ｚを形成するにあたっては、例えばｎ型不純物を含まないピュアのポリシリコンを成膜したのち、ｎ型不純物をイオン注入するようにしてもよい。
　続いて、図８Ｅに示したように、多結晶半導体層５２Ｚの上に絶縁膜Ｚを形成したのち、所定の温度で所定の時間に亘って加熱する。具体的には、例えば９００℃で３０分間に亘って加熱し、または１０５０℃で１０秒間に亘って加熱する。これにより、取り出し部５３を構成する多結晶半導体材料に含まれるｎ型不純物を半導体層１５に拡散させる。これによりコンタクト層１６およびｎ型半導体領域（ｎ＋）１４Ｙが取り出し部５３の近傍に形成される。このように、取り出し部５３からｎ型不純物を拡散させることでコンタクト層１６およびｎ型半導体領域（ｎ＋）１４Ｙを自己整合的に形成するようにしたので、例えばイオン注入により形成する場合と比較して、コンタクト層１６およびｎ型半導体領域（ｎ＋）１４Ｙをより狭い領域に高精度に形成することができる。コンタクト層１６およびｎ型半導体領域（ｎ＋）１４Ｙを形成したのち、絶縁膜Ｚを除去する。
　続いて、図８Ｆに示したように、多結晶半導体層５２Ｚの上にフォトリソグラフィ法を用いて、所定の位置に開口Ｒ２Ｋを含むレジストマスクＲ２を形成したのち、レジストマスクＲ２を用いて多結晶半導体層５２ＺをＲＩＥなどにより選択的に除去する。これにより、層間絶縁層１８２－１の上に本体部５２、および反射層４１がそれぞれ所定の位置に形成される。これにより、取り出し部５３および本体部５２からなる抵抗素子５１が得られる。
　続いて、レジストマスクＲ２を除去したのち、図８Ｇに示したように、層間絶縁層１８２－１と、本体部５２および反射層４１とを覆うように層間絶縁層１８２－２を形成し、必要に応じて層間絶縁層１８２－２の上面を平坦化する。これにより、層間絶縁層１８２－１および層間絶縁層１８２－２からなる層間絶縁層１８２が得られる。
　続いて、図８Ｈに示したように、例えばフォトリソグラフィ法を用いて層間絶縁層１８２の一部および半導体層１５の一部を選択的に除去し、Ｚ軸方向に拡張部１１３Ｘと対応する位置に選択的に開口を形成したのち、例えばＷ（タングステン）などの導電性金属材料によりその開口を埋めることでビアＶ１を形成する。さらに、ビアＶ１の周辺の層間絶縁層１８２を選択的に除去し、配線層１８１をビアＶ１の上に形成する。さらに、層間絶縁層１８２で全体を覆ったのち、層間絶縁層１８２にスルーホールＴＨ２を形成する。このとき、スルーホールＴＨ２は、配線層１８１と対応する位置と、本体部５２に対応する位置とに形成する。
　続いて、図８Ｉに示したように、例えばＷ（タングステン）などの導電性金属材料によりスルーホールＴＨ２を埋めることでビアＶ２を形成する。
　続いて、図８Ｊに示したように、ビアＶ２の上面と接するようにパッド電極１８３をそれぞれ形成し、パッド電極１８３の周囲を層間絶縁層１８２で埋めるようにする。さらに、パッド電極１８３および層間絶縁層１８２の上面を平坦化することにより、平坦な表面１８Ｓ１を有する多層配線層１８を得る。これにより、センサ基板１０が完成する。
　そののち、別途作成したロジック基板２０をセンサ基板１０に貼り合わせる。このとき、センサ基板１０の接合面となる多層配線層１８の表面１８Ｓ１に露出した複数のパッド電極１８３と、ロジック基板２０の接合面となる多層配線層２２の表面２２Ｓに露出した複数のパッド部２１７とが、Ｃｕ－Ｃｕ接合される。
　続いて、半導体基板１１の第２面１１Ｓ２を、例えばＣＭＰにより研磨したのち、遮光部１７Ｘ、パッシベーション膜３１、カラーフィルタ３２およびマイクロレンズ３３を順に形成する。これにより、図５に示した光検出装置１Ａが完成する。
［１－４．作用・効果］
　このように、本実施の形態の光検出装置１ならびに第１変形例としての光検出装置１Ａおよび第２変形例としての光検出装置１Ｂ（以下、本実施の形態の光検出装置１等という）によれば、増倍部１４と電気的に接続されたコンタクト層１６に、多結晶半導体材料により構成される抵抗素子５１を接続するようにしている。このため、例えばＳｉ基板などの半導体基板１１に金属が直接触れない構造であるので、Ｓｉと金属元素とのシリサイド反応が生じることがなく、半導体基板１１への金属元素の侵入を回避することができる。したがって、抵抗素子５１が金属により構成される場合よりも半導体基板１１の構造的安定性が高まる。すなわち、半導体基板１１の結晶構造欠陥が生じるのを抑制することができるので、十分な絶縁耐圧が確保されるなど、半導体基板１１の高い動作信頼性を得ることができる。
　また、抵抗素子５１は、ＸＹ面内に延びる本体部５２と、コンタクト層１６と本体部５２とを繋ぐように積層方向（Ｚ軸方向）に延びる取り出し部５３とを有する。このため、本体部５２を線状に形成し、その経路長を調整することにより、抵抗素子５１の抵抗値を任意に設定可能である。
　また、抵抗素子５１をポリシリコンなどの多結晶半導体により構成するようにしたので、抵抗素子５１が金属材料により構成される場合と比較して高抵抗化を実現しやすいうえ、意図しない寄生容量も低減することができる。さらに、動作時に要する消費電力を低減できるうえ、高速化にも有利である。
　さらに、本実施の形態の光検出装置１等によれば、抵抗素子５１のうちの取り出し部５３に含まれるｎ型不純物を拡散させることにより、コンタクト層１６などの拡散層を自己整合的に製造可能である。このため、拡散層を形成するために半導体基板１１にイオン注入する必要がなく、半導体基板１１の結晶構造を安定的に維持することができる。
　また、抵抗素子５１は保護回路としてのクランプ回路５０を構成している。このため、例えば大光量のレーザ光が受光素子１２に照射されたときに生ずる過電圧から、読出し回路７５などの損傷を回避することができる。
　また、光検出装置１Ａ，１Ｂでは、複数の反射層４１を設けるようにしたので、第２面１１Ｓ２から入射したのち受光部１３を透過した光を反射し、再度、受光部１３へ入射させることができる。よって、より高い光検出感度を得ることができる。
　以上説明したように、本実施の形態の光検出装置等によれば、小型化に対応しつつ、高い信頼性を確保することができる。
＜２．第２の実施の形態＞
［２－０．経緯］
　光子の受光に応じて信号を発生する受光素子としては、例えば、ＳＰＡＤ（Single Photon Avalanche Diode：単一光子アバランシェダイオード）素子が知られている。ＳＰＡＤ素子を受光素子として用いた受光装置では、受光装置の構成上、ＳＰＡＤ素子のアノード電極（もしくは、カソード電極）にブレークダウン電圧以上の電圧を印加してＳＰＡＤ素子を使用する構成がとられる（例えば、特開２０１９－１２５７１７号公報参照）。ところで、ＳＰＡＤ素子に直接レーザ光が照射される場合のような、想定以上（所定の光量以上）の大光量のレーザ光がＳＰＡＤ素子に照射された場合、ＳＰＡＤ素子は、大光量による光電変換の影響が強くなることで、内部インピーダンスが大きく低下する。その結果、ＳＰＡＤ素子が発生する信号を読み出す読出し回路に過剰な電圧が加わることになり、読出し回路を構成する回路素子が損傷を受ける可能性がある。そこで、読出し回路を保護するため、ＳＰＡＤ素子に金属からなる抵抗素子を直接に接続する構成が提案されている（例えば特開２０２０－１５３９２９号公報）。しかしながら、最近、このような受光素子、およびそれを備えた光検出装置に対して、さらなる小型化の要請が高まっている。そのような経緯から、本出願人は、小型化に対応しつつ、高い信頼性を有する光検出装置を提供するに至った。
［２－１．光検出装置の構成］
　図９は、本開示の第２の実施の形態に係る光検出装置２の断面構成の一例を模式的に表したものである。図１０Ａおよび図１０Ｂは、それぞれ、図９に示した光検出装置２の水平断面の一構成例を表す断面模式図である。但し、図１０Ａは、図９に示した高さ位置Ｌｖ１での水平断面を表し、図１０Ｂは、図９に示した高さ位置Ｌｖ２での水平断面を表している。また、図９は、図１０Ａおよび図１０Ｂにそれぞれ示したＩＸ－ＩＸ切断線に沿った矢視方向の断面を表している。
　なお、本実施の形態の光検出装置２では、上記第１の実施の形態の光検出装置１の構成要素と共通する構成要素については同じ符号を付し、適宜その説明を省略する。
　図９および図１０Ａに示したように、アノードとしてのｐ型半導体領域（ｐ＋）１１３と電気的に接続されたビアＶ１は、ＸＹ面に平行な断面において、各画素Ｐの受光部１３と対応する領域を取り囲むように設けられている。また、隣り合う画素Ｐの受光部１３を取り囲むビアＶ１同士が互いに連結されるように設けられている。このため、アノード側のコンタクト抵抗を低減することができる。
　また、画素分離部１７は、ＸＹ面に平行な断面において受光部１３を取り囲むように半導体基板１１の内部に設けられ、複数の画素Ｐを相互に分離するようになっている。さらに、配線層１８１は、厚さ方向（Ｚ軸方向）に画素分離部１７と重なり合うように、ＸＹ面に平行な断面において格子状をなすように設けられ、ビアＶ１と電気的に接続されている。
　光検出装置２では、ビアＶ１および取り出し部５３が、ポリシリコンなどの多結晶半導体材料により構成されている。光検出装置２では、配線層１８１および本体部５２が、例えばタングステンなどの金属材料からなる単層膜により構成されている。光検出装置２では、ビアＶ２はＣｕ（銅）により構成してもよい。
　光検出装置２では、抵抗素子５１の抵抗値が例えば５ｋΩ以上であることが望ましい。また、抵抗素子５１の取り出し部５３およびビアＶ１を構成するポリシリコンは、例えば１０１９原子／ｃｍ３以上１０２1原子／ｃｍ３未満の不純物濃度を有するものである。
［２－２．作用・効果］
　このように、本実施の形態の光検出装置２では、増倍部１４と電気的に接続されたコンタクト層１６に、多結晶半導体材料により構成される取り出し部５３を含む抵抗素子５１を接続するようにしている。このため、例えばＳｉ基板などの半導体基板１１に金属が直接触れない構造であるので、Ｓｉと金属元素とのシリサイド反応が生じることがなく、半導体基板１１への金属元素の侵入を回避することができる。したがって、抵抗素子５１が金属により構成される場合よりも半導体基板１１の構造的安定性が高まる。すなわち、半導体基板１１の結晶構造欠陥が生じるのを抑制することができるので、十分な絶縁耐圧が確保されるなど、半導体基板１１の高い信頼性を得ることができる。そのうえ、多層配線層１８に抵抗素子５１を埋設するようにしているので、さらなる小型化、薄型化にも対応可能である。
　また、光検出装置２では、抵抗素子５１が保護回路としてのクランプ回路５０を構成している。このため、例えば大光量のレーザ光が受光素子１２に照射されたときに生ずる過電圧から、読出し回路７５などの損傷を回避することができる。
　また、光検出装置２では、ＸＹ面に平行な断面において各画素Ｐの受光部１３と対応する領域を取り囲むようにビアＶ１を設けると共に、隣り合う画素Ｐの受光部１３を取り囲むビアＶ１同士が互いに連結されるようにしている。このため、アノード側のコンタクト抵抗を低減することができる。なお、アノード側のコンタクト抵抗をさらに低減するために、ビアＶ１を、ポリシリコンなどの多結晶半導体材料により構成するのではなく、Ｗ（タングステン）などの、多結晶半導体材料よりも低抵抗の金属材料により構成してもよい。
　以上説明したように、本実施の形態の光検出装置等によれば、小型化に対応しつつ、高い動作信頼性を確保することができる。
［２－３．光検出装置の変形例］
（第１変形例）
　図１１は、本開示の第２の実施の形態に係る第１変形例としての光検出装置２Ａの積層断面構成の一例を模式的に表したものである。
　光検出装置２Ａは、図１１に示したように、配線層１８１および本体部５２がそれぞれ２層構造を有するようにしたものである。光検出装置２Ａの構成は、その点を除き、他は光検出装置２の構成と実質的に同じである。
　光検出装置２Ａでは、ＸＹ面に平行に延在する本体部５２が、取り出し部５３の上端と接する第１層５２Ａと、第１層５２Ａを覆うと共にビアＶ２と接する第２層５２Ｂとの２層構造を有する。また、配線層１８１は、ビアＶ１の上端と接する第１層１８１Ａと、第１層１８１Ａを覆うと共にビアＶ２と接する第２層１８１Ｂとの２層構造を有する。ここで、第１層５２Ａと第１層１８１Ａとは、互いに同じ材料からなり、互いに同じ厚さを有し、互いに実質的に同じ階層に位置するとよい。第１層５２Ａおよび第１層１８１Ａは、例えばＷＳｉ（タングステンシリコン）層である。また、第２層５２Ｂと第２層１８１Ｂとは、互いに同じ材料からなり、互いに同じ厚さを有し、互いに実質的に同じ階層に位置するとよい。第２層５２Ｂおよび第２層１８１Ｂは、例えばＷ（タングステン）層である。
　このように、本変形例の光検出装置２Ａでは、ポリシリコンからなる取り出し部５３およびビアＶ１が、ＷＳｉ（タングステンシリコン）層である第１層５２Ａおよび第１層１８１Ａと接するようにしている。これに対し、上記第２の実施の形態の光検出装置２では、ポリシリコンからなる取り出し部５３およびビアＶ１が、Ｗ（タングステン）からなる本体部５２および第１層１８１とそれぞれ接するようにしている。このため、上記第２の実施の形態の光検出装置２と比較して、取り出し部５３と本体部５２とのコンタクト抵抗およびビアＶ１と配線層１８１とのコンタクト抵抗をより低く安定させることができる。
（第２変形例）
　図１２は、本開示の第２の実施の形態に係る第２変形例としての光検出装置２Ｂの積層断面構成の一例を模式的に表したものである。
　光検出装置２Ｂは、図１２に示したように、抵抗素子５１の取り出し部５３の直上にビアＶ２を配置するようにしたものである。すなわち、取り出し部５３と、本体部５２の上に設けられるビアＶ２とがＺ軸方向において互いに重なり合う位置に設けられている。光検出装置２Ｂの構成は、その点を除き、他は光検出装置２の構成と実質的に同じである。
　このように、本変形例の光検出装置２Ｂでは、取り出し部５３の直上にビアＶ２を設けるようにしたので、本体部５２のＸＹ面内方向の寸法をより小さくすることができる。
（第３変形例）
　図１３Ａは、本開示の第２の実施の形態に係る第３変形例としての光検出装置２Ｃの積層断面構成の一例を模式的に表したものである。図１３Ｂは、図１３Ａに示した光検出装置２Ｃの平面構成例（平面レイアウト）を表す模式図である。なお、図１３Ａは、図１３Ｂに示したＸＩＩＩＡ－ＸＩＩＩＡ切断線に沿った矢視方向の断面を表している。また、図１３Ｂは、反射層４１などを含む階層のＸＹ断面を表している。
　光検出装置２Ｃは、図１３Ａおよび図１３Ｂに示したように複数の反射層４１をさらに備えるようにしたものである。光検出装置２Ｃの構成はその点を除き、他は光検出装置２Ｂと同じ構成である。複数の反射層４１は、ＸＹ面に沿って離散的に配置されている。具体的には、複数の反射層４１は、ＸＹ面に沿ってチェックパターンを形成するように二次元周期配列されている。すなわち、Ｘ軸方向およびＹ軸方向にそれぞれ隣り合う反射層４１同士の間に隙間が設けられている。光検出装置２Ｃでは、複数の反射層４１は、例えば本体部５２および配線層１８１と同じ階層に設けられている。複数の反射層４１は、例えばポリシリコンなどの多結晶半導体により構成されている。その場合、本体部５２および配線層１８１も、反射層４１の構成材料と同種の構成材料（ポリシリコンなどの同種の多結晶半導体）により構成されているとよい。反射層４１、本体部５２および配線層１８１を一括して形成可能であるからである。
　このように、本変形例の光検出装置２Ｃでは、複数の反射層４１を設けるようにしたので、第２面１１Ｓ２から入射したのち受光部１３を透過した光を反射し、再度、受光部１３へ入射させることができる。よって、より高い光検出感度を得ることができる。
（第４変形例）
　図１４Ａは、本開示の第２の実施の形態に係る第４変形例としての光検出装置２Ｄの積層断面構成の一例を模式的に表したものである。図１４Ｂは、図１４Ａに示した光検出装置２Ｄの平面構成例（平面レイアウト）を表す模式図である。なお、図１４Ａは、図１４Ｂに示したＸＩＶＡ－ＸＩＶＡ切断線に沿った矢視方向の断面を表している。
　光検出装置２Ｃは、図１４Ａおよび図１４Ｂに示したように、複数の反射層４１と、複数の反射層４２とをさらに備えるようにしたものである。光検出装置２Ｄの構成はその点を除き、他は光検出装置２Ｂと同じ構成である。
　複数の反射層４１は、ＸＹ面に沿って離散的に配置されている。具体的には、複数の反射層４１は、ＸＹ面に沿ってチェックパターンを形成するように二次元周期配列されている。すなわち、Ｘ軸方向およびＹ軸方向にそれぞれ隣り合う反射層４１同士の間に隙間が設けられている。光検出装置２Ｄでは、複数の反射層４１は、例えば本体部５２および配線層１８１と同じ階層に設けられている。複数の反射層４１は、例えばポリシリコンなどの多結晶半導体により構成されている。その場合、本体部５２および配線層１８１も、反射層４１の構成材料と同種の構成材料（ポリシリコンなどの同種の多結晶半導体）により構成されているとよい。反射層４１、本体部５２および配線層１８１を一括して形成可能であるからである。
　複数の反射層４２についても、ＸＹ面に沿って離散的に配置されている。具体的には、複数の反射層４２は、ＸＹ面に沿ってチェックパターンを形成するように二次元周期配列されている。但し、複数の反射層４２は、複数の反射層４１が設けられた階層と異なる階層であって、ＸＹ面内のうち、複数の反射層４１の隙間の領域を埋める位置に設けられている。すなわち、複数の反射層４２は、厚さ方向（Ｚ軸方向）において複数の反射層４１の隙間と対応する位置に設けられている。複数の反射層４２は、例えば半導体層１５に埋設されている。複数の反射層４２は、例えばＳｉＯ２により構成され得る。
　このように、本変形例の光検出装置２Ｄでは、複数の反射層４１と複数の反射層４２とを設けるようにしたので、第２面１１Ｓ２から入射したのち受光部１３を透過した光をより効率的に反射し、再度、受光部１３へ入射させることができる。よって、よりいっそう高い光検出感度を得ることができる。
（第５変形例）
　上記第２の実施の形態の光検出装置２では、ビアＶ１および取り出し部５３がポリシリコンなどの多結晶半導体材料により構成される一方、配線層１８１および本体部５２が、例えばタングステンなどの金属材料により構成されるようにした。しかしながら、本開示はこれに限定されるものではない。例えばビアＶ１および取り出し部５３に加えて配線層１８１および本体部５２についてもポリシリコンなどの多結晶半導体により構成してもよい。ビアＶ１、取り出し部５３、配線層１８１および本体部５２を一括して形成可能となるからである。その場合、ビアＶ２を、Ｃｕ（銅）ではなくＷ（タングステン）により構成することが望ましい。ポリシリコンとＣｕとが直接的に接触すると、相互拡散が生じる可能性があるためである。ポリシリコンとＷ（タングステン）との接触界面ではそのような相互拡散を回避できる。
＜３．第３の実施の形態＞
［３－１．構成］
　図１５は、本開示の第３の実施の形態に係る光検出装置３の断面構成の一例を模式的に表したものである。図１６Ａおよび図１６Ｂは、それぞれ、図１５に示した光検出装置３の水平断面の第１構成例および第２構成例を表す断面模式図である。但し、図１６Ａおよび図１６Ｂは、図１５に示した抵抗素子５１を含む位置での水平断面を表している。また、図１５は、図１６Ａおよび図１６Ｂにそれぞれ示したＸＶ－ＸＶ切断線に沿った矢視方向の断面を表している。
　光検出装置３では、第４の配線としての配線層１８３を介して抵抗素子５１とコンタクト層１６とが電気的に接続されている。配線層１８３は、抵抗素子５１から見て半導体基板１１と反対側に設けられている。より詳細には、抵抗素子５１は、コンタクト層１６の上端と接続されたビアＶ４と、配線層１８３と、配線層１８３と抵抗素子５１との間に挟まれたビアＶ５とを介してコンタクト層１６と接続されている。ビアＶ４は、コンタクト層１６と配線層１８３とを繋ぐように、層間絶縁層１８２の内部をＺ軸方向に延びている。ビアＶ５は、ビアＶ２と同じ階層に設けられている。
　ここで、抵抗素子５１の下面とコンタクト層１６の上面との間隔Ｇ１（図１５参照）、すなわち、層間絶縁層１８２のうち、抵抗素子５１とコンタクト層１６との間に挟まれた部分１８２Ａの厚みは、層間絶縁層１８２を構成する材料の比誘電率εが４．２であるとき、１５０ｎｍよりも大きいことが望ましい。これによりも間隔（厚み）Ｇ１が小さい場合、本体部５２と増倍部１４との間の意図しない箇所、すなわち第１接続部Ｃ１以外の箇所で強い電界が生じてしまい、意図しない電子のアバランシェ増倍が生じる可能性があるからである。
　抵抗素子５１は、例えば図１６Ａに示したように、それぞれＸＹ面に沿って略直線状に延在する抵抗部分５１Ａ～５１Ｄが、銅などからなる接続部分５６Ａ～５６Ｃにより互いに連結されたものである。抵抗部分５１Ａ～５１Ｄは、例えばポリシリコンなどの多結晶半導体により構成されている。図１６Ａに示した抵抗素子５１の構成例では、抵抗素子５１が、略直線状に延在する抵抗部分５１Ａ～５１Ｄのみを有しているので、曲線部分を含むような形態と比較して自らの抵抗値を制御しやすい。
　抵抗素子５１は、例えば図１６Ｂに示したように、ＸＹ面内において、画素Ｐを区画する画素分離部１７の内縁に沿って周回する形状を有していてもよい。図１６Ａに比べて、抵抗素子５１の経路長を長くすることができ、限られた領域においてより大きな抵抗値を得ることができる。但し、図１６Ｂに比較して、抵抗素子５１が屈曲部分を含むことから、所望の抵抗値を得ることがやや難しい。
［３－２．作用・効果］
　このように、光検出装置３においても抵抗素子５１を設けるようにしたので、例えば大光量のレーザ光が受光素子１２に照射されたときに生ずる過電圧から、読出し回路７５などの損傷を回避することができる。
［３－３．変形例］
（第１変形例）
　図１７は、本開示の第３の実施の形態に係る第１変形例としての光検出装置３Ａの積層断面構成の一例を模式的に表したものである。
　光検出装置３Ａは、図１７に示したように、抵抗素子５１が、互いに異なる階層に設けられた２以上の抵抗体層５１－１，５１－２を含むようにしたものである。光検出装置３Ａの構成は、その点を除き、他は光検出装置３の構成と実質的に同じである。
　光検出装置３Ａでは、抵抗体層５１－１と、その上層として積層された抵抗体層５１－２とによって抵抗素子５１を構成するようにしている。このため、光検出装置３などと比較して、抵抗素子５１は、ＸＹ面内での占有面積を拡大することなく、より大きな抵抗値を得ることができる。
＜４．第４の実施の形態＞
［４－０．経緯］
　既に述べたように、想定以上（所定の光量以上）の大光量のレーザ光がＳＰＡＤ素子に照射された場合に、ＳＰＡＤ素子が発生する信号を読み出す読出し回路に過剰な電圧が加わることになり、読出し回路を構成する回路素子が損傷を受ける可能性がある。そのための対策として、抵抗素子をＳＰＡＤ素子と読み出し回路との間に挿入し、読出し回路への過電流の流入を防ぐことが有効であることについても上述した通りである。さらに、抵抗素子として、金属材料ではなくポリシリコンなどの多結晶半導体を用いたほうがよいことについても上述の説明のとおりである。
　しかしながら、ポリシリコンなどの多結晶半導体を抵抗素子としてカソードに接続した場合、カソードと同電位（例えば＋３Ｖ）となり、半導体基板内部のポテンシャルが変調される可能性がある。その場合、抵抗素子としてのポリシリコンと半導体基板との間の絶縁膜の絶縁耐圧が低下する。また、暗電流が増大する可能性もある。
　そのような半導体基板内部のポテンシャルの変調を回避する方策として、ポリシリコンからなる抵抗素子と半導体基板との間の絶縁膜の厚さを大きくすることが有効である。なお、画素（受光領域）の直上ではなく素子分離領域の直上にポリシリコンからなる抵抗素子を配置することでも半導体基板内部のポテンシャル（電位の分布）の変調を回避できる。ただし、この場合は、十分な抵抗値を得るために抵抗素子を大きくすると、それに応じて素子分離領域を拡張する相対的に受光領域が狭くなってしまう。
　そこで本出願人は、小型化に対応しつつ、高い信頼性を有する光検出装置を提供するに至った。
［４－１．構成］
　図１８は、本開示の第４の実施の形態に係る光検出装置４の断面構成の一例を模式的に表したものである。図１９Ａおよび図１９Ｂは、図１８に示した光検出装置４の平面レイアウトの第１構成例および第２構成例を表す模式図である。但し、図１９Ａおよび図１９Ｂでは、主に、電極体６１（後述）および抵抗素子５１の形状、大きなおよび配置位置について記載し、他の構成要素については一部省略している。また、図１８は、図１９Ａおよび図１９Ｂにそれぞれ示したＸＶＩＩＩ－ＸＶＩＩＩ切断線に沿った矢視方向の断面を表している。さらに、図２０は、図１８に示した光検出装置４の単位画素Ｐの等価回路の一例を表した回路図である。
　図１８などに示したように、光検出装置４は、電極体６１をさらに備える。図２０に示したように、電極体６１には、抵抗素子５１に付与される電圧と異なる電圧が印加されるようになっている。電極体６１に印加される電圧の極性は、抵抗素子５１に印加される電圧の極性と逆の極性であるとよい。すなわち、例えば抵抗素子５１に＋３Ｖの電圧が印加される場合、電極体６１には、例えばビアＶ６（図１９Ａ，１９Ｂ参照）を介して、電源電圧ＶDD2（図２０参照）から例えば－３Ｖの電圧が印加されるとよい。なお、電極体６１の構成材料は、例えば抵抗素子５１の構成材料と同じであってもよい。具体的には、ポリシリコンなどの多結晶半導体により電極体６１を構成することができる。但し、電極体６１は、Ｗ（タングステン）やＣｕ（銅）などの金属材料により構成されていてもよい。
　光検出装置４では、図１８に示したように、電極体６１と第１面１５Ｓ１との間隔Ｇ２は、抵抗素子５１と第１面１５Ｓ１との間隔Ｇ１よりも狭くなっているとよい。
　図１９Ａに示した第１構成例では、抵抗素子５１が、例えばそれぞれＹ軸方向に延在する矩形の平面形状をなす４つの抵抗部分５１Ａ～５１Ｄを有する。４つの抵抗部分５１Ａ～５１Ｄは、銅などからなる接続部分５６Ａ～５６Ｃを介して相互に直列接続されている。また、図１９Ａに示した第１構成例では、電極体６１として２つの電極体６１Ａ，６１Ｂが設けられている。電極体６１Ａ，６１Ｂは、いずれも抵抗部分５１Ａ～５１Ｄと同様に、例えばそれぞれＹ軸方向に延在する矩形の平面形状を有する。電極体６１Ａは、例えば、受光部１３が設けられた受光領域のうち、抵抗部分５１Ａと画素分離部１７との間に設けられている。また、電極体６１Ｂは、例えば、受光部１３が設けられた受光領域のうち、抵抗部分５１Ｄと画素分離部１７との間に設けられている。
　図１９Ｂに示した第２構成例では、図１９Ａに示した第１構成例に加えて、電極体６１として２つの電極体６１Ｃ，６１Ｄがさらに設けられている。電極体６１Ｃ，６１Ｄは、それぞれＸ軸方向に延在する矩形の平面形状を有する。電極体６１Ｃ，６１Ｄは、例えば、受光部１３が設けられた受光領域のうち、４つの抵抗部分５１Ａ～５１Ｄと画素分離部１７との隙間に設けられている。
［４－２．作用・効果］
　このように、本実施の形態の光検出装置４では、第１面１１Ｓ１と対向する位置に設けられて、抵抗素子５１に付与される電圧と異なる電圧が付与され得る電極体をさらに備える。このため、上述の第３の実施の形態の光検出装置３のように電極体６１を設けない構成と比較して、第１面１１Ｓ１に沿った方向における半導体基板１１の内部でのポテンシャルの変調を抑制できる。その結果、抵抗素子５１とコンタクト層１６との間に設けられた絶縁層１８２Ａの厚さを厚くしなくても十分な絶縁耐圧が確保される。また、絶縁層１８２Ａの厚さを増大させなくても、半導体基板１１の第１面１１Ｓ１に沿った暗電流の発生を抑制できる。その結果、受光素子１２の誤動作を回避できる。また、カソードの電圧（抵抗素子５１の電圧）と異なる電圧が印加される電極体６１を設けるようにしたことにより、画素分離部１７の領域ではなく受光部１３の領域に抵抗素子５１を設けることができる。このため、光検出装置４では、受光部１３の領域を十分に大きく確保でき、十分な受光感度が得られる。
　さらに、半導体基板１１の光入射面と反対側の第１面１１Ｓ１と対向する位置に電極体６１を設けることにより、半導体基板１１を透過したフォトンを反射させつつ拡散させ、再度、半導体基板１１の受光部１３にフォトンを入射させることができる。すなわち、電極体６１を設けない場合と比較して、半導体基板１１の受光部１３に再入射したフォトンの進行する経路の長さ、すなわち受光部１３の内部での実光路長が長くなる。よって、光検出装置４では、量子効率が向上し、受光感度が向上する。
　さらに、電極体６１と第１面１５Ｓ１との間隔Ｇ２を、抵抗素子５１と第１面１５Ｓ１との間隔Ｇ１よりも狭くすることにより、抵抗素子５１と第１面１５Ｓ１との間の層間絶縁層１８２の部分１８２Ａの絶縁耐圧をより十分に確保しつつ、半導体基板１１の内部でのポテンシャルの変調をより効果的に抑制できる。
［４－３．変形例］
　本実施の形態は、例えば以下に説明する種々の変形例を含み得る。以下の第１～第３の変形例においても上記実施の形態の光検出装置４と同様の効果が期待できる。
（第１変形例）
　図２１Ａは、本開示の第４の実施の形態に係る第１変形例としての光検出装置４Ａの平面レイアウトの一例を模式的に表したものである。光検出装置４Ａでは、それぞれＹ軸方向に延在する６つの電極体６１Ａ～６１ＦがＸ軸方向に並んでいる。また、それぞれＹ軸方向に延在し、抵抗素子５１を構成する抵抗部分５１Ａ～５１Ｄが設けられている。抵抗部分５１Ａは電極体６１Ａと全極体６１Ｂとの間に配置され、抵抗部分５１Ｂは電極体６１Ｂと全極体６１Ｃとの間に配置され、抵抗部分５１Ｃは電極体６１Ｄと全極体６１Ｅとの間に配置され、抵抗部分５１Ｄは電極体６１Ｅと全極体６１Ｆとの間に配置されている。
（第２変形例）
　図２１Ｂは、本開示の第４の実施の形態に係る第２変形例としての光検出装置４Ｂの平面レイアウトの一例を模式的に表したものである。光検出装置４Ｂでは、１つの電極体６１が受光部１３の外縁に沿って環状をなすように設けられている。
（第３変形例）
　図２１Ｃは、本開示の第４の実施の形態に係る第３変形例としての光検出装置４Ｃの平面レイアウトの一例を模式的に表したものである。光検出装置４Ｃは、らせん状に巻回する平面形状を有する１つの電極体６１と、らせん状に巻回する平面形状を有する１つの抵抗素子５１とを備えている。光検出装置４Ｃでは、抵抗素子５１の複数の巻回部分同士の隙間に電極体６１の複数の巻回部分が配置されるようになっている。
＜５．第５の実施の形態＞
［５－０．経緯］
　一般に、センサなどの電子デバイスや、それを備えた電子機器は、それらの性能向上と共に小型化が求められている。これまでに説明した光検出装置についても例外ではない。例えば上記いくつかの実施の形態で説明した光検出装置では抵抗素子を埋設するようにしているが、高解像度を得るための各画素のさらなる縮小化に対応するため、抵抗素子の抵抗値を向上させつつ高集積化することが望まれる。
　そのような経緯から、本出願人は、高集積化に対応可能な抵抗素子を有する半導体装置、およびその製造方法を提供するに至った。
［５－１．構成］
　図２２は、本開示の第５の実施の形態に係る光検出装置５の断面構成の一例を模式的に表したものである。図２３は、図２２に示した光検出装置５の一部を拡大して表す拡大断面図である。
　図２２に示した光検出装置５では、抵抗素子５１の構造が、例えば上記第２の実施の形態で説明した光検出装置２Ｂなどの構造と異なっている。光検出装置５の構成は、上記の点を除き、光検出装置２Ｂ（図１２）の構成と実質的に同じである。
　光検出装置５では、抵抗素子５１が抵抗部分５１Ａ～５１Ｅを有している。図２３に示したように、抵抗部分５１Ａ，５１Ｃ，５１Ｅと、抵抗部分５１Ｂ，５１Ｄとは、Ｚ軸方向において互いに異なる高さ位置に設けられている。具体的には、抵抗部分５１Ａ，５１Ｃ，５１Ｅは、半導体層１５の第１面１５Ｓ１の上に形成されている。これに対し、抵抗部分５１Ｂ，５１Ｄは、絶縁層１８２の一部を構成する凸部１８２Ｔの上に形成されている。凸部１８２Ｔは、Ｘ軸方向において、抵抗部分５１Ａと抵抗部分５１Ｃとの間、および抵抗部分５１Ｃと抵抗部分５１Ｅとの間に設けられている。Ｘ軸方向において、抵抗部分５１Ａと抵抗部分５１Ｃとの間に抵抗部分５１Ｂが設けられ、抵抗部分５１Ｃと抵抗部分５１Ｅとの間に抵抗部分５１Ｄが設けられている。
　図２４は、抵抗素子５１の平面レイアウトの構成例を表している。抵抗部分５１Ａ～５１Ｅは、それぞれＹ軸方向に延在する矩形の平面形状を有している。抵抗部分５１Ａ～５１Ｅは、平面視においてＸ軸方向に隙間なく敷き詰められている。しかしながら、図２３に示したように、抵抗部分５１Ａ，５１Ｃ，５１Ｅと、抵抗部分５１Ｂ，５１Ｄとは、Ｚ軸方向において互いに異なる高さ位置に設けられているので、抵抗部分５１Ａ，５１Ｃ，５１Ｅと、抵抗部分５１Ｂ，５１Ｄとは、直接接することなく、離間している。但し、抵抗部分５１Ａ～５１Ｅは、接続部分５６Ａ～５６Ｄにより、直列に接続されている。接続部分５６Ａは抵抗部分５１Ｃと抵抗部分５１Ｅとを繋ぎ、接続部分５６Ｂは抵抗部分５１Ｅと抵抗部分５１Ｄとを繋ぎ、接続部分５６Ｃは抵抗部分５１Ｄと抵抗部分５１Ｂとを繋ぎ、接続部分５６Ｄは抵抗部分５１Ｂと抵抗部分５１Ａとを繋いでいる。したがって、抵抗部分５１Ａ～５１Ｅは抵抗素子５１として一体化している。抵抗部分５１Ａのうち、接続部分５６Ｄと反対側の端部には、接続部分５６Ｅが設けられている。抵抗部分５１Ａは、接続部分５６Ｅを介して読出し回路７５と接続されている。抵抗部分５１Ａ～５１Ｅの厚みはＸＹ面内において一定であると共に、互いに等しいことが望ましい。
［５－２．製造方法］
　以下、図２５Ａから図２５Ｉを参照して、本実施の形態の光検出装置５のうちの抵抗素子５１の製造方法について説明する。図２５Ａから図２５Ｉは、それぞれ、光検出装置５の抵抗素子５１の製造方法の一工程を表す積層断面の模式図である。
　まず、図２５Ａに示したように、半導体層１５の上に、絶縁膜１８２Ｚ１を形成する。
　次に、図２５Ｂに示したように、絶縁膜１８２Ｚ１の上に、レジスト層１８２Ｒ１を形成する。
　次に、図２５Ｃに示したように、フォトリソグラフィ法により、所定の位置に開口Ｋ１８２Ｒ１を有するレジストパターン１８２ＲＰ１を形成する。
　次に、図２５Ｄに示したように、レジストパターン１８２ＲＰ１をマスクとして利用したエッチング処理を行い、絶縁膜１８２Ｚ１のうちレジストパターン１８２ＲＰ１に覆われずに露出した部分、すなわち開口Ｋ１８２Ｒ１に対応する部分を選択的に除去する。これにより、複数の凸部１８２Ｔが形成される。このとき、複数の凸部１８２Ｔの隙間には半導体層１５の第１面１５Ｓ１が露出することとなる。
　次に、レジストパターン１８２ＲＰ１を除去したのち、図２５Ｅに示したように、複数の凸部１８２Ｔおよび露出している第１面１５Ｓ１の全体を覆うように、抵抗膜５１Ｚを形成する。抵抗膜５１Ｚは、例えばポリシリコンなどの多結晶半導体材料を用いて、例えばＣＶＤ（chemical vapor deposition）法やＰＶＤ（Physical Vapor Deposition）法などにより形成する。抵抗膜５１Ｚを形成するにあたっては、抵抗膜５１Ｚのうち、凸部１８２Ｔの側面を覆う部分が、抵抗膜５１Ｚのうち凸部１８２Ｔの上面および半導体層１５の第１面１５Ｓ１を覆う部分よりも相対的に薄くなるようにする。
　次に、図２５Ｆに示したように、抵抗膜５１Ｚを全面的に覆うように絶縁膜１８２Ｚ２を形成する。
　次に、図２５Ｇに示したように、等方性エッチングにより、絶縁膜１８２Ｚ２のうち凸部１８２Ｔの側面を覆う部分を除去する。
　次に、図２５Ｈに示したように、抵抗膜５１Ｚのうち凸部１８２Ｔの側面を覆う部分を除去する。この結果、抵抗膜５１Ｚが抵抗部分５１Ａ～５１Ｅに分離される。すなわち、抵抗部分５１Ａ，５１Ｃ，５１Ｅは、それぞれ、凸部１８２Ｔが存在せずに第１面１５Ｓ１が露出した領域の幅Ｗ１，Ｗ３，Ｗ５と一致するように自己整合的に形成される。一方、抵抗部分５１Ｂ，５１Ｄは、それぞれ、凸部１８２Ｔ１，１８２Ｔ２の幅Ｗ２，Ｗ４と一致するように自己整合的に形成される。したがって、抵抗部分５１Ａ～５１Ｅの幅Ｗ１～Ｗ５の合計は、抵抗素子５１が占有する領域の幅Ｗ５１と一致する。
　続いて、図２５Ｉに示したように、全体を覆うように絶縁層１８２Ｚ３を形成することで絶縁層１８２を得たのち、ビアＶ７および接続部分５６Ａ～５６Ｅなどを形成することで、抵抗部分５１Ａ～５１Ｅが互いに連結されてなる抵抗素子５１が完成する。
［５－３．作用・効果］
　このように、本実施の形態の光検出装置５によれば、抵抗素子５１が、Ｘ軸方向に互いに隣り合う抵抗部分同士が異なる高さ位置に形成されるようにしている。このため、複数の抵抗部分５１Ａ～５１Ｅを、Ｘ軸方向に隙間なく並べることができる。その結果、一定の面積の領域内において、より多くの抵抗部分を形成することができる。すなわち、一定の面積の領域内に形成される抵抗素子５１の抵抗値を、より増大させることができる。したがって、光検出装置５によれば、さらなる高集積化に対応することができる。
　また、抵抗素子５１は、抵抗素子５１を構成する複数の抵抗部分５１Ａ～５１Ｅを一括して形成することができる構造を有する。このため、例えば複数の抵抗部分５１Ａ～５１Ｅを個別に形成する場合と比較して、製造効率が高いうえ、複数の抵抗部分５１Ａ～５１Ｅの膜厚のばらつきおよび膜質のばらつきを抑えることができる。さらに、抵抗部分５１Ａ～５１Ｅの各々の幅（Ｘ軸方向の寸法）が相互に異なっていても、抵抗部分５１Ａ～５１Ｅの合計の幅を一定に近づけることにより、抵抗素子５１全体の抵抗値のばらつきを小さくすることができる。
［５－４．変形例］
（第１変形例）
　図２６は、本開示の第５の実施の形態に係る第１変形例としての光検出装置５Ａの一部を拡大して表す拡大断面図である。図２６に示したように、光検出装置５Ａでは、抵抗素子５１が抵抗部分５１Ａ～５１Ｅを有している。抵抗部分５１Ａ～５１Ｅは、半導体層１５と、絶縁層１８２の一部を構成する絶縁層１８２Ｅとの間の階層に設けられており、光検出装置５と同じようにそれぞれＹ軸方向に延在している。抵抗部分５１Ａ，５１Ｃ，５１Ｅと、抵抗部分５１Ｂ，５１Ｄとは、Ｚ軸方向において互いに異なる高さ位置に設けられている。具体的には、抵抗部分５１Ａ，５１Ｃ，５１Ｅは、半導体層１５の第１面１５Ｓ１の上に形成されている。これに対し、抵抗部分５１Ｂ，５１Ｄは、絶縁層１８２の一部を構成する絶縁層１８２Ｄの上に形成されている。したがって、抵抗部分５１Ｂ，５１Ｄは、絶縁層１８２Ｄの厚み分だけ半導体層１５の第１面１５Ｓ１から離れている。すなわち、抵抗部分５１Ａ，５１Ｃ，５１Ｅの下面の高さ位置と、抵抗部分５１Ｂ，５１Ｄの下面の高さ位置とは絶縁層１８２Ｄの厚み分だけずれている。絶縁層１８２Ｄは、抵抗部分５１Ａ～５１Ｅの隙間を埋めるように設けられている。抵抗部分５１Ａ～５１Ｅの厚みはＸＹ面内において一定であると共に、互いに等しいことが望ましい。
　本変形例としての光検出装置５Ａの抵抗素子５１では、Ｘ軸方向において隣り合う抵抗部分同士の間に絶縁層１８２Ｄの厚み分のギャップが生じている。しかしながら、抵抗部分５１Ａ～５１Ｅは、互いにほぼ同じ階層に形成されている。すなわち、Ｘ軸方向に眺めた状態で、半導体層１５と絶縁層１８２Ｅとの間の階層において、抵抗部分５１Ａ～５１Ｅの各々の少なくとも一部分同士が重なり合う位置に抵抗部分５１Ａ～５１Ｅが設けられている。よって、光検出装置５Ａでは、光検出装置５と比較して抵抗素子５１の厚みが薄型化されている。したがって、光検出装置５Ａの態様は、より薄型化を図る場合により好適である。
　以下、図２７Ａから図２７Ｆを参照して、本実施の形態の光検出装置５Ａのうちの抵抗素子５１の製造方法について説明する。図２７Ａから図２７Ｆは、それぞれ、光検出装置５Ａの抵抗素子５１の製造方法の一工程を表す積層断面の模式図である。
　まず、図２７Ａに示したように、半導体層１５の上に、抵抗膜５１Ｚ１を全面的に形成する。抵抗膜５１Ｚ１は、例えばポリシリコンなどの多結晶半導体材料を用いてＣＶＤ法やＰＶＤ法を用いて形成する。そののち、抵抗膜５１Ｚ１の上に、レジスト層１８２Ｒ１を全面的に形成する。
　次に、図２７Ｂに示したように、フォトリソグラフィ法により、所定の位置に開口Ｋ１８２Ｒ２を有するレジストパターン１８２ＲＰ２を形成する。
　次に、図２７Ｃに示したように、レジストパターン１８２ＲＰ２をマスクとして利用したエッチング処理を行い、抵抗膜５１Ｚ１のうちレジストパターン１８２ＲＰ２に覆われずに露出した部分、すなわち開口Ｋ１８２Ｒ２に対応する部分を選択的に除去する。これにより、抵抗部分５１Ａ，５１Ｃ，５１Ｅが形成される。このとき、抵抗部分５１Ａ，５１Ｃ，５１Ｅの隙間には半導体層１５の第１面１５Ｓ１が露出することとなる。
　次に、レジストパターン１８２ＲＰ２を除去したのち、図２７Ｄに示したように、抵抗部分５１Ａ，５１Ｃ，５１Ｅおよび半導体層１５の第１面１５Ｓ１を全面的に覆うように絶縁膜１８２Ｄを形成する。
　次に、図２７Ｅに示したように、絶縁膜１８２Ｄを全面的に覆うように抵抗膜５１Ｚ２を形成する。
　次に、図２７Ｆに示したように、ＣＭＰなどにより全体の表面を研磨し、抵抗部分５１Ａ，５１Ｃ，５１Ｅを覆う絶縁膜１８２Ｄが露出するまで、抵抗膜５１Ｚ２のうちの突出した部分を除去する。その結果、抵抗部分５１Ａと抵抗部分５１Ｃとの間に抵抗部分５１Ｂが形成されると共に、抵抗部分５１Ｃと抵抗部分５１Ｅとの間に抵抗部分５１Ｄが形成される。
　最後に、全体を覆うように絶縁層１８２Ｅを形成することで絶縁層１８２を得たのち、ビアおよび接続部分などを形成することで、抵抗部分５１Ａ～５１Ｅが互いに連結されてなる抵抗素子５１が完成する。
　本変形例の光検出装置５Ａにおいても、さらなる高集積化に対応することができる。
（第２変形例）
　図２８は、本開示の第５の実施の形態に係る第２変形例としての光検出装置５Ｂの一部を拡大して表す拡大断面図である。光検出装置５Ｂでは、半導体層１５の第１面１５Ｓ１の上に、凸部１８２Ｔと凹部１８２Ｕとを交互に有する凹凸構造１８２ＴＵを設けるようにしている。光検出装置５Ｂでは、凹部１８２Ｕに抵抗部分５１Ａ，５１Ｃ，５１Ｅが設けられ、凸部１８２Ｔに抵抗部分５１Ｂ，５１Ｄが設けられている。本変形例の光検出装置５Ｂによれば、抵抗部分５１Ａ～５１Ｅが凹凸構造１８２ＴＵに設けられているので、光検出装置５，５Ａなどに比較して、より安定的に抵抗部分５１Ａ～５１Ｅが凹凸構造１８２ＴＵに保持される。
（第３変形例）
　図２９は、本開示の第５の実施の形態に係る第３変形例としての光検出装置５Ｃの一部を拡大して表す拡大断面図である。光検出装置５Ｃでは、抵抗部分５１Ａ～５１ＥのそれぞれについてビアＶ７を介して配線層１８４と接続し、さらにビアＶ８を介して配線層１８５と接続するようにしている。ビアＶ７，Ｖ８および配線層１８４，１８５をそれぞれ所定の抵抗材料により構成することにより、抵抗素子５１、ビアＶ７，Ｖ８および配線層１８４，１８５を含む、より高抵抗の構造を形成することができる。
（第４変形例）
　図３０は、本開示の第５の実施の形態に係る第４変形例としての光検出装置５Ｄの一部を拡大して表す拡大断面図である。光検出装置５Ｄでは、抵抗部分５１Ａ～５１Ｅが３段階の異なる高さ位置に設けられている。具体的には、Ｚ軸方向において、抵抗部分５１Ａ，５１Ｅが最も低い位置に設けられ、抵抗部分５１Ｃが最も高い位置に設けられ、抵抗部分５１Ｂ，５１Ｄがそれらの中間の高さ位置に設けられている。
（第５変形例）
　図３１は、本開示の第５の実施の形態に係る第５変形例としての光検出装置５Ｅの一部を拡大して表す拡大断面図である。光検出装置５Ｅでは、抵抗素子５１が２層構造を有する。具体的には、１層目には抵抗部分５１Ｆ～５１Ｊが形成されており、２層目には抵抗部分５１Ａ～５１Ｅが形成されている。抵抗部分５１Ｆ～５１Ｊと抵抗部分５１Ａ～５１Ｅとは互いに直列に接続され、一の抵抗素子５１を構成している。
（第６変形例）
　光検出装置５は抵抗部分５１Ａ～５１Ｅがそれぞれ一方向に延在する矩形の平面形状を有するようにしたが、本開示はこれに限定されるものではない。図３２Ａおよび図３２Ｂは、本開示の第５の実施の形態に係る第６変形例としての光検出装置５Ｆを構成する抵抗素子５１を模式的に表す平面図および断面図である。光検出装置５Ｆでは、抵抗素子５１を構成する抵抗部分５１Ｂ～５１Ｅがそれぞれ円形状の外縁および内縁を有する環状パターンであり、抵抗部分５１Ａを中心として同心円状に配置されるようになっている。
（第７変形例）
　図３３は、本開示の第５の実施の形態に係る第７変形例としての光検出装置５Ｇを構成する抵抗素子５１を模式的に表す平面図である。光検出装置５Ｇでは、抵抗素子５１を構成する抵抗部分５１Ｂ～５１Ｅがそれぞれ矩形状の外縁および内縁を有する環状パターンであり、抵抗部分５１Ａを中心として同心円状に配置されるようになっている。
＜６．適用例＞
　図３４は、本開示の光検出装置（例えば、光検出装置１）を備えた電子機器としての距離画像装置１０００の概略構成の一例を表したものである。距離画像装置１０００が、本開示の「測距装置」に対応する一具体例である。
　距離画像装置１０００は、例えば、光源装置１１００と、光学系１２００と、光検出装置１と、画像処理回路１３００と、モニタ１４００と、メモリ１５００とを有している。
　距離画像装置１０００は、光源装置１１００から照射対象物２０００に向かって投光され、照射対象物２０００の表面で反射された光（変調光やパルス光）を受光することにより、照射対象物２０００までの距離に応じた距離画像を取得することができる。
　光学系１２００は、１枚または複数枚のレンズを有して構成され、照射対象物２０００からの像光（入射光）を光検出装置１に導き、光検出装置１の受光面（センサ部）に結像させる。
　画像処理回路１３００は、光検出装置１から供給された距離信号に基づいて距離画像を構築する画像処理を行い、その画像処理により得られた距離画像（画像データ）は、モニタ１４００に供給されて表示されたり、メモリ１５００に供給されて記憶（記録）されたりする。
　このように構成された距離画像装置１０００では、上述した光検出装置（例えば、光検出装置１）を適用することで、安定性の高い単位画素Ｐからの受光信号のみに基づいて照射対象物２０００までの距離を演算し、精度の高い距離画像を生成することが可能となる。即ち、距離画像装置１０００は、より正確な距離画像を取得することができる。
＜７．応用例＞
（移動体への応用例）
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３６は、撮像部１２０３１の設置位置の例を示す図である。
　図３６では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、いくつかの実施の形態および変形例、ならびに適用例および応用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、本開示の光検出装置では、上記実施の形態等で説明した各構成要素の全てを備えている必要はなく、また逆に他の層を備えていてもよい。
　例えば、上記いくつかの実施の形態では、抵抗素子を構成する多結晶半導体としてポリシリコンを例示したが、本開示ではそれ以外の多結晶半導体を用いて抵抗体を構成するようにしてもよい。
　また、例えば上記第１の実施の形態では、抵抗素子５１の本体部５２および取り出し部５３の双方を多結晶半導体により構成するようにしたが、本開示はこれに限定されるものではない。本開示では、例えば、本体部５２の一部もしくは全部をサーメット抵抗に置き換えてもよいし、取り出し部５３の一部をサーメット抵抗に置き換えてもよい。但し、取り出し部５３のうち、コンタクト層１６と接続される第１接続部Ｃ１を構成する部分は多結晶半導体により形成されているとよい。
　また、上記第１の実施の形態の光検出装置１などでは、半導体基板１１の第１面１１Ｓ１においてアノードであるｐ型半導体領域（ｐ＋）１１３とビアＶ１とを接続し、配線層１８１などを用いてアノードと外部との導通経路を確保するようにしている。しかしながら本開示では、例えばアノードであるｐ型半導体領域（ｐ＋）１１３との接続を半導体基板１１の第２面１１Ｓ２において行うようにしてもよい。
　また、本開示の光検出装置を構成する半導体領域の極性は反転していてもよい。さらに、本開示の光検出装置は、正孔を信号電荷としてもよい。
　さらに、本開示の光検出装置は、アノードとカソードとの間に逆バイアスを印加することでアバランシェ増倍が起きるような状態であれば、それぞれの電位は限定されない。
　また、上記実施の形態等では、半導体基板１１および半導体層１５としてシリコンを用いた例を示したが、半導体基板１１および半導体層１５は、例えば、ゲルマニウム（Ｇｅ）またはシリコン（Ｓｉ）とゲルマニウム（Ｇｅ）との化合物半導体（例えば、シリコンゲルマニウム（ＳｉＧｅ））も用いることができる。
　なお、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、さらに他の効果を含んでいてもよい。
　本開示の一実施形態に係る光検出装置では、例えば、増倍部と電気的に接続された第１の電極には、多結晶半導体材料により構成される抵抗体が接続されている。このため、抵抗体が金属により構成される場合よりも半導体基板の構造的安定性が高まる。すなわち、半導体基板の結晶構造欠陥が生じるのを抑制することができるので、十分な絶縁耐圧が確保されるなど、半導体基板１１の高い信頼性を得ることができる。
　なお、本開示は、以下のような構成であってもよい。
（１）
　対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
　前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
　前記画素毎に前記半導体基板の前記第１の面に設けられ、第１の導電型領域と第２の導電型領域との積層構造を有し、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
　前記増倍部と電気的に接続された第１の電極と、
　前記受光部と電気的に接続された第２の電極と、
　前記第１の面と対向しつつ前記第１の電極と接するように設けられた多結晶半導体材料からなる抵抗体と
　を備えた光検出装置。
（２）
　前記抵抗体と電気的に接続された第１の配線をさらに備え、
　前記抵抗体と前記第１の電極との第１接続部の位置と、前記抵抗体と前記配線との第２接続部の位置とは、前記第１の面に平行な面内において互いに異なっている
　上記（１）記載の光検出装置。
（３）
　前記第１接続部は、前記第１の面に平行な面内における前記画素の中央領域に位置し、
　前記第２接続部は、前記第１の面に平行な面内における前記画素の周辺領域に位置する
　上記（２）記載の光検出装置。
（４）
　前記抵抗体は、前記第１の面に平行に延在する本体部と、前記本体部と前記第１の電極とを繋ぐ取り出し部とを有する
　上記（１）から（３）のいずれか１つに記載の光検出装置。
（５）
　前記本体部は、前記第１の面に平行な面内における前記画素の中央領域から前記画素の周辺領域に向けて、少なくとも１か所以上において進行方向が変わるように延在している
　　上記（４）記載の光検出装置。
（６）
　前記本体部は、前記第１の面に平行な面内における前記画素の中央領域から前記画素の周辺領域に向けてらせん状に延在している
　上記（４）記載の光検出装置。
（７）
　前記本体部と同じ階層に、前記第１の面に沿って離散的に配置された複数の第１反射層をさらに備える
　上記（４）記載の光検出装置。
（８）
　前記多結晶半導体材料と前記複数の第１反射層とは、同種の材料からなる
　上記（７）記載の光検出装置。
（９）
　前記複数の第１反射層が設けられた階層と異なる階層であって前記第１の面と直交する厚さ方向において前記複数の第１反射層の隙間と対応する位置に設けられ、前記第１の面に沿って離散的に配置された複数の第２反射層をさらに備え、
　前記抵抗体および前記複数の第１反射層は、いずれもポリシリコンからなり、
　前記複数の第２反射層はＳｉＯ２からなる
　上記（７）または（８）記載の光検出装置。
（１０）
　前記複数の第１反射層および前記複数の第２反射層は、それぞれ、前記第１の面に沿って二次元周期配列されている
　上記（９）記載の光検出装置。
（１１）
　前記本体部と前記第１の電極との間の階層に、前記第１の面に沿って離散的に配置された複数の反射層をさらに備え、
　前記本体部と前記複数の反射層のうちの一部とは、前記第１の面と直交する厚さ方向に重なり合っている
　上記（４）記載の光検出装置。
（１２）
　前記複数の反射層のうちの１つは、前記本体部と前記第１の電極とを電気的に接続している
　上記（１１）記載の光検出装置。
（１３）
　前記抵抗素子と前記複数の反射層とは、同種の材料からなる
　上記（１１）または（１２）記載の光検出装置。
（１４）
　前記多結晶半導体材料は、ポリシリコンである
　上記（１）から（１３）のいずれか１つに記載の光検出装置。
（１５）
　前記第１の電極は第１導電型不純物元素を含む第１導電型半導体からなり、
　前記抵抗体は、前記第１導電型不純物元素を含む
　上記（１）から（１４）のいずれか１つに記載の光検出装置。
（１６）
　前記抵抗体の抵抗値は５ｋΩ以上である
　上記（１）から（１５）のいずれか１つに記載の光検出装置。
（１７）
　前記抵抗体は、１０１９原子／ｃｍ３以上１０２1原子／ｃｍ３未満の不純物濃度を有
するポリシリコンからなる
　上記（１）から（１６）のいずれか１つに記載の光検出装置。
（１８）
　前記第２の電極と電気的に接続された第２の配線をさらに備え、
　前記第２の配線は、前記第１の面に平行な断面において前記受光部と対応する領域を取り囲むように設けられている
　上記（１）から（１７）のいずれか１つに記載の光検出装置。
（１９）
　前記第１の面に平行な断面において前記受光部を取り囲むように前記半導体基板の内部に設けられ、前記複数の画素を分離する画素分離部をさらに備えた
　上記（１８）記載の光検出装置。
（２０）
　前記第１の面に直交する厚さ方向に前記画素分離部と重なり合うように、前記第１の面に平行な断面において格子状をなすように設けられ、前記第２の配線と電気的に接続された第３の配線をさらに備えた
　上記（１９）記載の光検出装置。
（２１）
　前記第２の配線および前記第３の配線は、いずれも、前記多結晶半導体材料からなる
　上記（２０）記載の光検出装置。
（２２）
　前記多結晶半導体材料は、ポリシリコンである
　上記（２１）記載の光検出装置。
（２３）
　前記第２の配線は前記多結晶半導体材料からなり、
　前記第３の配線は、タングステンの単層膜からなり、または、タングステンシリコン層とタングステン層との積層体からなる
　上記（２０）記載の光検出装置。
（２４）
　前記抵抗体は、前記第１の面に平行に延在する本体部と、前記本体部と前記第１の電極とを繋ぐ取り出し部とを有し、
　前記第２の配線および前記取り出し部は前記多結晶半導体材料からなり、
　前記第３の配線および前記本体部は、タングステンシリコン層とタングステン層との積層体からなる
　上記（２０）記載の光検出装置。
（２５）
　前記抵抗体から見て前記半導体基板と反対側に設けられた第４の配線と、
　前記抵抗体と前記第１の電極との間に設けられた絶縁膜と
　をさらに備え、
　前記第４の配線を介して前記抵抗体と前記第１電極とが電気的に接続されている
　上記（１）記載の光検出装置。
（２６）
　前記絶縁膜は、比誘電率εが４．２であり、１５０ｎｍよりも大きな厚みを有する酸化膜である
　上記（２５）記載の光検出装置。
（２７）
　前記抵抗体は、互いに異なる階層に設けられた２以上の抵抗体層を含む
　上記（２５）または（２６）に記載の光検出装置。
（２８）
　対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
　前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
　前記画素毎に前記半導体基板の前記第１の面に設けられ、第１の導電型領域と第２の導電型領域との積層構造を有し、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
　前記増倍部と電気的に接続された第１の電極と、
　前記受光部と電気的に接続された第２の電極と、
　前記第１の面と対向する位置に前記第１の電極と導通するように設けられた、多結晶半導体材料からなる抵抗体と、
　前記第１の面と対向する位置に設けられ、前記抵抗素子に付与される電圧と異なる電圧が付与され得る電極体と
　を備えた光検出装置。
（２９）
　前記電極体に付与される電圧は、前記抵抗素子に付与される電圧の極性と逆の極性を有する
　上記（２８）記載の光検出装置。
（３０）
　前記電極体と前記第１の面との間隔は、前記抵抗素子前記第１の面との間隔よりも狭い
　上記（２８）または（２９）に記載の光検出装置。
（３１）
　前記抵抗素子と、前記電極体とが実質的に同じ構成材料からなる
　上記（２８）から（３０）のいずれか１つに記載の光検出装置。
（３２）
　前記抵抗素子と、前記電極体とが実質的に同じ方向に延在している
　上記（２８）から（３１）のいずれか１つに記載の光検出装置。
（３３）
　厚さ方向において第１の高さに位置する１以上の第１抵抗膜部分と、
　前記厚さ方向において第２の高さに位置すると共に、前記厚さ方向と直交する第１方向に前記第１抵抗膜部分と隣り合う１以上の第２抵抗膜部分と
　を有する抵抗素子を備え、
　前記第１抵抗膜部分と前記第２抵抗膜部分とは互いに離間している
　半導体装置。
（３４）
　前記厚さ方向および前記第１方向の双方と直交する第２方向にそれぞれ延在する、複数の前記第１抵抗膜部分および複数の前記第２抵抗膜部分を有し、
　前記複数の第１抵抗膜部分と、前記複数の第２抵抗膜部分とは、前記第１方向に、交互に配置されている
　上記（３３）記載の半導体装置。
（３５）
　厚さ方向において第１の高さに位置する１以上の第１抵抗膜部分と、
　前記厚さ方向において第２の高さに位置すると共に、前記厚さ方向と直交する第１方向に前記第１抵抗膜部分と隣り合う１以上の第２抵抗膜部分と
　を有する抵抗素子を備えた半導体装置の製造方法であって、
　半導体層の上に、絶縁材料からなる絶縁膜を形成することと、
　前記絶縁膜を選択的に除去することにより、前記半導体層の上に、前記絶縁材料からなると共に上面および側面を含む凸部を形成することと、
　前記凸部と、前記半導体層のうちの前記凸部の周囲の部分との双方を覆うように抵抗材料からなる抵抗膜を形成することと、
　前記抵抗膜のうち前記凸部の側面を覆う部分を除去することにより、前記凸部の上面を覆う前記第１抵抗膜部分と、前記凸部の周囲の部分を覆う前記第２抵抗膜部分とに分離することと
　を含む
　半導体装置の製造方法。
　本出願は、日本国特許庁において２０２２年２月１７日に出願された日本特許出願番号２０２２－０２３２１６号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (35)

  1. 　対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
    　前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
    　前記画素毎に前記半導体基板の前記第１の面に設けられ、第１の導電型領域と第２の導電型領域との積層構造を有し、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
    　前記増倍部と電気的に接続された第１の電極と、
    　前記受光部と電気的に接続された第２の電極と、
    　前記第１の面と対向しつつ前記第１の電極と接するように設けられた多結晶半導体材料からなる抵抗体と
    　を備えた光検出装置。
  2. 　前記抵抗体と電気的に接続された第１の配線をさらに備え、
    　前記抵抗体と前記第１の電極との第１接続部の位置と、前記抵抗体と前記配線との第２接続部の位置とは、前記第１の面に平行な面内において互いに異なっている
    　請求項１記載の光検出装置。
  3. 　前記第１接続部は、前記第１の面に平行な面内における前記画素の中央領域に位置し、
    　前記第２接続部は、前記第１の面に平行な面内における前記画素の周辺領域に位置する
    　請求項２記載の光検出装置。
  4. 　前記抵抗体は、前記第１の面に平行に延在する本体部と、前記本体部と前記第１の電極とを繋ぐ取り出し部とを有する
    　請求項１記載の光検出装置。
  5. 　前記本体部は、前記第１の面に平行な面内における前記画素の中央領域から前記画素の周辺領域に向けて、少なくとも１か所以上において進行方向が変わるように延在している
    　請求項４記載の光検出装置。
  6. 　前記本体部は、前記第１の面に平行な面内における前記画素の中央領域から前記画素の周辺領域に向けてらせん状に延在している
    　請求項４記載の光検出装置。
  7. 　前記本体部と同じ階層に、前記第１の面に沿って離散的に配置された複数の第１反射層をさらに備える
    　請求項４記載の光検出装置。
  8. 　前記多結晶半導体材料と前記複数の第１反射層とは、同種の材料からなる
    　請求項７記載の光検出装置。
  9. 　前記複数の第１反射層が設けられた階層と異なる階層であって前記第１の面と直交する厚さ方向において前記複数の第１反射層の隙間と対応する位置に設けられ、前記第１の面に沿って離散的に配置された複数の第２反射層をさらに備え、
    　前記抵抗体および前記複数の第１反射層は、いずれもポリシリコンからなり、
    　前記複数の第２反射層はＳｉＯ２からなる
    　請求項７記載の光検出装置。
  10. 　前記複数の第１反射層および前記複数の第２反射層は、それぞれ、前記第１の面に沿って二次元周期配列されている
    　請求項９記載の光検出装置。
  11. 　前記本体部と前記第１の電極との間の階層に、前記第１の面に沿って離散的に配置された複数の反射層をさらに備え、
    　前記本体部と前記複数の反射層のうちの一部とは、前記第１の面と直交する厚さ方向に重なり合っている
    　請求項４記載の光検出装置。
  12. 　前記複数の反射層のうちの１つは、前記本体部と前記第１の電極とを電気的に接続している
    　請求項１１記載の光検出装置。
  13. 　前記抵抗素子と前記複数の反射層とは、同種の材料からなる
    　請求項１１記載の光検出装置。
  14. 　前記多結晶半導体材料は、ポリシリコンである
    　請求項１記載の光検出装置。
  15. 　前記第１の電極は第１導電型不純物元素を含む第１導電型半導体からなり、
    　前記抵抗体は、前記第１導電型不純物元素を含む
    　請求項１記載の光検出装置。
  16. 　前記抵抗体の抵抗値は５ｋΩ以上である
    　請求項１記載の光検出装置。
  17. 　前記抵抗体は、１０１９原子／ｃｍ３以上１０２1原子／ｃｍ３未満の不純物濃度を有するポリシリコンからなる
    　請求項１記載の光検出装置。
  18. 　前記第２の電極と電気的に接続された第２の配線をさらに備え、
    　前記第２の配線は、前記第１の面に平行な断面において前記受光部と対応する領域を取り囲むように設けられている
    　請求項１記載の光検出装置。
  19. 　前記第１の面に平行な断面において前記受光部を取り囲むように前記半導体基板の内部に設けられ、前記複数の画素を分離する画素分離部をさらに備えた
    　請求項１８記載の光検出装置。
  20. 　前記第１の面に直交する厚さ方向に前記画素分離部と重なり合うように、前記第１の面に平行な断面において格子状をなすように設けられ、前記第２の配線と電気的に接続された第３の配線をさらに備えた
    　請求項１９記載の光検出装置。
  21. 　前記第２の配線および前記第３の配線は、いずれも、前記多結晶半導体材料からなる
    　請求項２０記載の光検出装置。
  22. 　前記多結晶半導体材料は、ポリシリコンである
    　請求項２１記載の光検出装置。
  23. 　前記第２の配線は前記多結晶半導体材料からなり、
    　前記第３の配線は、タングステンの単層膜からなり、または、タングステンシリコン層とタングステン層との積層体からなる
    　請求項２０記載の光検出装置。
  24. 　前記抵抗体は、前記第１の面に平行に延在する本体部と、前記本体部と前記第１の電極とを繋ぐ取り出し部とを有し、
    　前記第２の配線および前記取り出し部は前記多結晶半導体材料からなり、
    　前記第３の配線および前記本体部は、タングステンシリコン層とタングステン層との積層体からなる
    　請求項２０記載の光検出装置。
  25. 　前記抵抗体から見て前記半導体基板と反対側に設けられた第４の配線と、
    　前記抵抗体と前記第１の電極との間に設けられた絶縁膜と
    　をさらに備え、
    　前記第４の配線を介して前記抵抗体と前記第１電極とが電気的に接続されている
    　請求項１記載の光検出装置。
  26. 　前記絶縁膜は、比誘電率εが４．２であり、１５０ｎｍよりも大きな厚みを有する酸化膜である
    　請求項２５記載の光検出装置。
  27. 　前記抵抗体は、互いに異なる階層に設けられた２以上の抵抗体層を含む
    　請求項２５記載の光検出装置。
  28. 　対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
    　前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
    　前記画素毎に前記半導体基板の前記第１の面に設けられ、第１の導電型領域と第２の導電型領域との積層構造を有し、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
    　前記増倍部と電気的に接続された第１の電極と、
    　前記受光部と電気的に接続された第２の電極と、
    　前記第１の面と対向する位置に前記第１の電極と導通するように設けられた、多結晶半導体材料からなる抵抗体と、
    　前記第１の面と対向する位置に設けられ、前記抵抗素子に付与される電圧と異なる電圧が付与され得る電極体と
    　を備えた光検出装置。
  29. 　前記電極体に付与される電圧は、前記抵抗素子に付与される電圧の極性と逆の極性を有する
    　請求項２８記載の光検出装置。
  30. 　前記電極体と前記第１の面との間隔は、前記抵抗素子前記第１の面との間隔よりも狭い
    　請求項２８記載の光検出装置。
  31. 　前記抵抗素子と、前記電極体とが実質的に同じ構成材料からなる
    　請求項２８記載の光検出装置。
  32. 　前記抵抗素子と、前記電極体とが実質的に同じ方向に延在している
    　請求項２８記載の光検出装置。
  33. 　厚さ方向において第１の高さに位置する１以上の第１抵抗膜部分と、
    　前記厚さ方向において第２の高さに位置すると共に、前記厚さ方向と直交する第１方向に前記第１抵抗膜部分と隣り合う１以上の第２抵抗膜部分と
    　を有する抵抗素子を備え、
    　前記第１抵抗膜部分と前記第２抵抗膜部分とは互いに離間している
    　半導体装置。
  34. 　前記厚さ方向および前記第１方向の双方と直交する第２方向にそれぞれ延在する、複数の前記第１抵抗膜部分および複数の前記第２抵抗膜部分を有し、
    　前記複数の第１抵抗膜部分と、前記複数の第２抵抗膜部分とは、前記第１方向に、交互に配置されている
    　請求項３３記載の半導体装置。
  35. 　厚さ方向において第１の高さに位置する１以上の第１抵抗膜部分と、
    　前記厚さ方向において第２の高さに位置すると共に、前記厚さ方向と直交する第１方向に前記第１抵抗膜部分と隣り合う１以上の第２抵抗膜部分と
    　を有する抵抗素子を備えた半導体装置の製造方法であって、
    　半導体層の上に、絶縁材料からなる絶縁膜を形成することと、
    　前記絶縁膜を選択的に除去することにより、前記半導体層の上に、前記絶縁材料からなると共に上面および側面を含む凸部を形成することと、
    　前記凸部と、前記半導体層のうちの前記凸部の周囲の部分との双方を覆うように抵抗材料からなる抵抗膜を形成することと、
    　前記抵抗膜のうち前記凸部の側面を覆う部分を除去することにより、前記凸部の上面を覆う前記第１抵抗膜部分と、前記凸部の周囲の部分を覆う前記第２抵抗膜部分とに分離することと
    　を含む
    　半導体装置の製造方法。
PCT/JP2022/048449 2022-02-17 2022-12-28 光検出装置およびその製造方法 Ceased WO2023157497A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US18/836,664 US20250120213A1 (en) 2022-02-17 2022-12-28 Photodetection device and method of manufacturing photodetection device
KR1020247029584A KR20240149416A (ko) 2022-02-17 2022-12-28 광 검출 장치 및 그 제조 방법
JP2024501008A JPWO2023157497A1 (ja) 2022-02-17 2022-12-28
CN202280089216.2A CN118575286A (zh) 2022-02-17 2022-12-28 光电检测装置和光电检测装置的制造方法
EP22927379.2A EP4481836A4 (en) 2022-02-17 2022-12-28 PHOTODETECTION DEVICE AND METHOD FOR MANUFACTURING SAME

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-023216 2022-02-17
JP2022023216 2022-02-17

Publications (1)

Publication Number Publication Date
WO2023157497A1 true WO2023157497A1 (ja) 2023-08-24

Family

ID=87578062

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/048449 Ceased WO2023157497A1 (ja) 2022-02-17 2022-12-28 光検出装置およびその製造方法

Country Status (7)

Country Link
US (1) US20250120213A1 (ja)
EP (1) EP4481836A4 (ja)
JP (1) JPWO2023157497A1 (ja)
KR (1) KR20240149416A (ja)
CN (1) CN118575286A (ja)
TW (1) TW202343765A (ja)
WO (1) WO2023157497A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025192019A1 (ja) * 2024-03-11 2025-09-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び測距システム
WO2025197027A1 (ja) * 2024-03-21 2025-09-25 ソニーセミコンダクタソリューションズ株式会社 光検出素子および距離センサ
WO2026079610A1 (ko) * 2024-10-10 2026-04-16 엘지이노텍 주식회사 미앤더 구조의 저항기를 포함하는 일체형 spad 픽셀 구조

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025181975A1 (ja) * 2024-02-28 2025-09-04 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011056906A (ja) * 2009-09-14 2011-03-24 Canon Inc 液体吐出ヘッドの製造方法
JP2013135210A (ja) * 2011-12-26 2013-07-08 Samsung Electronics Co Ltd 半導体装置及びその製造方法
JP2019125717A (ja) 2018-01-17 2019-07-25 シャープ株式会社 シングルフォトンアバランシェダイオード制御回路
JP2020021889A (ja) * 2018-07-18 2020-02-06 浜松ホトニクス株式会社 半導体光検出装置
JP2020150161A (ja) 2019-03-14 2020-09-17 株式会社東芝 光検出器及びライダー装置
JP2020153929A (ja) 2019-03-22 2020-09-24 株式会社東芝 センサ及び距離計測装置
JP2021072347A (ja) * 2019-10-30 2021-05-06 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
WO2021172216A1 (ja) * 2020-02-27 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 受光素子、光学デバイス、及び電子機器
JP2022023216A (ja) 2017-08-31 2022-02-07 イミューンメッド インコーポレイテッド ビメンチン由来のペプチドに特異的に結合する物質を含む皮膚疾患の予防及び治療用組成物

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5832852B2 (ja) * 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
WO2021124697A1 (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011056906A (ja) * 2009-09-14 2011-03-24 Canon Inc 液体吐出ヘッドの製造方法
JP2013135210A (ja) * 2011-12-26 2013-07-08 Samsung Electronics Co Ltd 半導体装置及びその製造方法
JP2022023216A (ja) 2017-08-31 2022-02-07 イミューンメッド インコーポレイテッド ビメンチン由来のペプチドに特異的に結合する物質を含む皮膚疾患の予防及び治療用組成物
JP2019125717A (ja) 2018-01-17 2019-07-25 シャープ株式会社 シングルフォトンアバランシェダイオード制御回路
JP2020021889A (ja) * 2018-07-18 2020-02-06 浜松ホトニクス株式会社 半導体光検出装置
JP2020150161A (ja) 2019-03-14 2020-09-17 株式会社東芝 光検出器及びライダー装置
JP2020153929A (ja) 2019-03-22 2020-09-24 株式会社東芝 センサ及び距離計測装置
JP2021072347A (ja) * 2019-10-30 2021-05-06 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
WO2021172216A1 (ja) * 2020-02-27 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 受光素子、光学デバイス、及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4481836A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025192019A1 (ja) * 2024-03-11 2025-09-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び測距システム
WO2025197027A1 (ja) * 2024-03-21 2025-09-25 ソニーセミコンダクタソリューションズ株式会社 光検出素子および距離センサ
WO2026079610A1 (ko) * 2024-10-10 2026-04-16 엘지이노텍 주식회사 미앤더 구조의 저항기를 포함하는 일체형 spad 픽셀 구조

Also Published As

Publication number Publication date
EP4481836A1 (en) 2024-12-25
EP4481836A4 (en) 2025-10-15
KR20240149416A (ko) 2024-10-14
TW202343765A (zh) 2023-11-01
CN118575286A (zh) 2024-08-30
JPWO2023157497A1 (ja) 2023-08-24
US20250120213A1 (en) 2025-04-10

Similar Documents

Publication Publication Date Title
TWI872166B (zh) 受光元件及測距系統
JP7454549B2 (ja) センサチップ、電子機器、及び測距装置
WO2023157497A1 (ja) 光検出装置およびその製造方法
JP2022142865A (ja) 固体撮像装置および電子機器
CN110739321A (zh) 受光元件以及测距模块
US20220181363A1 (en) Sensor chip and distance measurement device
CN110739322A (zh) 受光元件以及测距模块
CN116568991A (zh) 光检测装置及测距装置
CN110739324B (zh) 受光元件以及测距模块
US20250072140A1 (en) Photodetection device
JP2023059071A (ja) 光検出装置および測距装置
US20250386615A1 (en) Light detection apparatus and its manufacturing method
US20240210529A1 (en) Photodetector and distance measurement apparatus
US20250199137A1 (en) Photodetector and distance measurement apparatus
WO2024166532A1 (ja) 光検出装置及び測距システム
WO2023234070A1 (ja) 光検出装置および測距装置
JP7835696B2 (ja) 光検出装置および測距装置
WO2025191768A1 (ja) 光検出装置および光検出装置の製造方法ならびに測距装置
WO2025099884A1 (ja) 光検出装置及び測距システム
WO2025192019A1 (ja) 光検出装置及び測距システム
TW202612541A (zh) 光檢測裝置及測距裝置
WO2026004127A1 (ja) 光検出装置および測距装置
WO2023090053A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22927379

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280089216.2

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2024501008

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18836664

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20247029584

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020247029584

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2022927379

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022927379

Country of ref document: EP

Effective date: 20240917

WWP Wipo information: published in national office

Ref document number: 18836664

Country of ref document: US