WO2025055253A1

WO2025055253A1 - 电路板、电路板组件及电子设备

Info

Publication number: WO2025055253A1
Application number: PCT/CN2024/074320
Authority: WO
Inventors: 安健; 贾梦华; 霍攀; 李东承; 解鑫
Original assignee: Honor Device Co Ltd
Current assignee: Honor Device Co Ltd
Priority date: 2023-09-12
Filing date: 2024-01-26
Publication date: 2025-03-20
Anticipated expiration: 2026-03-12
Also published as: CN116916530B; CN116916530A; EP4550947A1; EP4550947A4

Abstract

本申请实施例提供一种电路板、电路板组件及电子设备，应用于电子技术领域。该电路板用于承载目标存储芯片，目标存储芯片包括至少两种存储芯片中的任意一种存储芯片；电路板包括第一焊盘组，第一焊盘组用于与目标存储芯片连接，第一焊盘组包括多个第一焊盘，每个第一焊盘均与至少两路走线连接，至少部分的第一焊盘连接的每一路走线均包括第一跳选区域，第一跳选区域处的走线断开设置；在电路板用于承载目标存储芯片的情况下，至少部分的第一焊盘连接的目标走线包括的第一跳选区域用于装配跳选元件，目标走线为第一焊盘连接的至少两路走线中与目标存储芯片对应的一路走线。这样，可以实现在同一电路板上兼容不同类型的存储芯片。

Description

电路板、电路板组件及电子设备

本申请要求于2023年09月12日提交中国国家知识产权局、申请号为202311170956.1、申请名称为“电路板、电路板组件及电子设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及电子技术领域，尤其涉及一种电路板、电路板组件及电子设备。

背景技术

随着电子技术的不断发展，手机、平板电脑等电子设备已逐渐成为人们日常生活和工作中较为常见的工具。为了满足用户对电子设备多样化的需求，电子设备内可以设置有多种类型的芯片，如处理器芯片和存储芯片等。

以电子设备中设置存储芯片为例，存储芯片可以装配在电子设备内设置的电路板上。目前存在多种不同类型的存储芯片，在电路板上装配不同类型的存储芯片时，其所需的电路板也不同。这样，会导致同一类型的电路板的使用率降低，且导致电路板的设计成本增加。

发明内容

本申请实施例提供一种电路板、电路板组件及电子设备，其可以在同一电路板上兼容不同类型的存储芯片，从而提高同一类型的电路板的使用率，并降低电路板的设计成本。

第一方面，本申请实施例提出一种电路板，电路板用于承载目标存储芯片，目标存储芯片包括至少两种存储芯片中的任意一种存储芯片，至少两种存储芯片中的各种存储芯片的引脚数量均相等，且至少两种存储芯片中的各种存储芯片的引脚排布均相同。电路板包括第一焊盘组，第一焊盘组用于与目标存储芯片连接；第一焊盘组包括多个第一焊盘，每个第一焊盘均与至少两路走线连接，至少部分的第一焊盘连接的每一路走线均包括第一跳选区域，第一跳选区域处的走线断开设置。在电路板用于承载目标存储芯片的情况下，至少部分的第一焊盘连接的目标走线包括的第一跳选区域用于装配跳选元件，目标走线为第一焊盘连接的至少两路走线中与目标存储芯片对应的一路走线。

这样，通过将电路板上的每个第一焊盘设置成与至少两路走线连接，以兼容不同类型的存储芯片的引脚连接关系；并且，至少部分的第一焊盘连接的每一路走线均包括第一跳选区域，使得在电路板上装配不同类型的存储芯片时，可以在第一焊盘连接的至少两路走线中对应的一路走线包括的第一跳选区域处装配跳选元件，以实现选通。这样，实现在同一电路板上兼容不同类型的存储芯片，从而提高同一类型的电路板的使用率，并降低电路板的设计成本。

在一种可能的实现方式中，目标存储芯片包括第一存储芯片或第二存储芯片。每个第一焊盘均与两路走线连接，至少部分的第一焊盘连接的两路走线均包括第一跳选区域。在电路板用于承载第一存储芯片的情况下，至少部分的第一焊盘连接的第一走线包括的第一跳选区域用于装配跳选元件；第一走线为第一焊盘连接的两路走线中与第一存储芯片对应的一路走线；在电路板用于承载第二存储芯片的情况下，至少部分的第一焊盘连接的第二走线包括的第一跳选区域用于装配跳选元件；第二走线为第一焊盘连接的两路走线中与第二存储芯片对应的一路走线。这样，可以实现在同一电路板上兼容第一存储芯片和第二存储芯片。

在一种可能的实现方式中，多个第一焊盘包括第一类焊盘，第一类焊盘用于与第一存储芯片的电源引脚和/或第二存储芯片的电源引脚连接，且第一类焊盘不用于与第一存储芯片的未使用引脚或第二存储芯片的未使用引脚连接；电路板还用于承载第一电源模块。在第一类焊盘用于与第一存储芯片的电源引脚连接的情况下，第一电源模块用于通过第一走线与第一类焊盘连接；和/或，在第一类焊盘用于与第二存储芯片的电源引脚连接的情况下，第一电源模块用于通过第二走线与第一类焊盘连接。这样，提供了电路板中的第一类焊盘的具体连接关系。

在一种可能的实现方式中，第一类焊盘连接的第一走线和第二走线均包括第一跳选区域。在电路板用于承载第一存储芯片的情况下，第一类焊盘连接的第一走线包括的第一跳选区域用于装配跳选元件，且第一类焊盘连接的第二走线包括的第一跳选区域不用于装配跳选元件；在电路板用于承载第二存储芯片的情况下，第一类焊盘连接的第二走线包括的第一跳选区域用于装配跳选元件，且第一类焊盘连接的第一走线包括的第一跳选区域不用于装配跳选元件。这样，通过第一类焊盘连接的第一走线和第二走线包括的第一跳选区域的跳选，使得同一电路板上的第一类焊盘可以兼容第一存储芯片和第二存储芯片中的一些引脚。

在一种可能的实现方式中，与第一电源模块连接的第一走线和/或第二走线不包括第一跳选区域，未与第一电源模块连接的第一走线或第二走线包括第一跳选区域。在电路板用于承载第一存储芯片，且第一类焊盘用于与第一存储芯片的电源引脚连接的情况下，第一电源模块用于对第一类焊盘连接的第一走线进行上电；和/或，在电路板用于承载第二存储芯片，且第一类焊盘用于与第二存储芯片的电源引脚连接的情况下，第一电源模块用于对第一类焊盘连接的第二走线进行上电。这样，通过第一电源模块的上电，使得同一电路板上的第一类焊盘可以兼容第一存储芯片和第二存储芯片中的一些引脚，其可以减少第一跳选区域处需要装配的跳选元件，从而降低电路板组件的成本，且简化电路板组件的制作步骤。

在一种可能的实现方式中，与第一电源模块连接的第一走线和第二走线均不包括第一跳选区域。在电路板用于承载第一存储芯片，且第一类焊盘用于与第一存储芯片的电源引脚连接的情况下，第一电源模块用于对第一类焊盘连接的第一走线进行上电，且第一电源模块用于对第一类焊盘连接的第二走线不进行上电；并且，在电路板用于承载第二存储芯片，且第一类焊盘用于与第二存储芯片的电源引脚连接的情况下，第一电源模块用于对第一类焊盘连接的第二走线进行上电，且第一电源模块用于对第一类焊盘连接的第一走线不进行上电。

在一种可能的实现方式中，与第一电源模块连接的第一走线不包括第一跳选区域，未与第一电源模块连接的第二走线包括第一跳选区域。在电路板用于承载第一存储芯片，且第一类焊盘用于与第一存储芯片的电源引脚连接的情况下，第一电源模块用于对第一类焊盘连接的第一走线进行上电，且第一类焊盘连接的第二走线包括的第一跳选区域不用于装配跳选元件；并且，在电路板用于承载第二存储芯片，且第一类焊盘用于与第二存储芯片的信号引脚或接地引脚连接的情况下，第一类焊盘连接的第二走线包括的第一跳选区域用于装配跳选元件，且第一电源模块用于对第一类焊盘连接的第一走线不进行上电。

在一种可能的实现方式中，与第一电源模块连接的第二走线不包括第一跳选区域，未与第一电源模块连接的第一走线包括第一跳选区域。在电路板用于承载第一存储芯片，且第一类焊盘用于与第一存储芯片的信号引脚或接地引脚连接的情况下，第一类焊盘连接的第一走线包括的第一跳选区域用于装配跳选元件，且第一电源模块用于对第一类焊盘连接的第二走线不进行上电；并且，在电路板用于承载第二存储芯片，且第一类焊盘用于与第二存储芯片的电源引脚连接的情况下，第一电源模块用于对第一类焊盘连接的第二走线进行上电，且第一类焊盘连接的第一走线包括的第一跳选区域不用于装配跳选元件。

在一种可能的实现方式中，多个第一焊盘包括第二类焊盘，第二类焊盘用于与第一存储芯片的信号引脚和第二存储芯片的信号引脚连接，或者用于与第一存储芯片的信号引脚和第二存储芯片的接地引脚连接，或者用于与第一存储芯片的接地引脚和第二存储芯片的信号引脚连接。第二类焊盘连接的第一走线和第二走线均包括第一跳选区域；在电路板用于承载第一存储芯片的情况下，至少部分的第二类焊盘连接的第一走线包括的第一跳选区域用于装配跳选元件；在电路板用于承载第二存储芯片的情况下，第二类焊盘连接的第二走线包括的第一跳选区域用于装配跳选元件。这样，通过第二类焊盘连接的第一走线和第二走线包括的第一跳选区域的跳选，得同一电路板上的第二类焊盘可以兼容第一存储芯片和第二存储芯片中的一些引脚。

在一种可能的实现方式中，第一焊盘组还包括多个第二焊盘，每个第二焊盘均与一路走线连接，第二焊盘连接的一路走线为第三走线；部分的第二焊盘连接的第三走线包括第二跳选区域，第二跳选区域处的第三走线断开设置；另一部分的第二焊盘连接的第三走线不包括第二跳选区域。在电路板用于承载第一存储芯片或第二存储芯片的情况下，至少部分的第二焊盘连接的第三走线包括的第二跳选区域用于装配跳选元件。这样，提供了电路板中的第二焊盘的具体连接关系。

在一种可能的实现方式中，多个第二焊盘包括第三类焊盘，第三类焊盘用于与第一存储芯片的电源引脚和第二存储芯片的未使用引脚连接，或者用于与第一存储芯片的未使用引脚和第二存储芯片的电源引脚连接。电路板还用于承载第二电源模块，第二电源模块用于通过第三走线与第三类焊盘连接。

在一种可能的实现方式中，第三类焊盘连接的第三走线包括第二跳选区域。在电路板用于承载第一存储芯片，且第三类焊盘用于与第一存储芯片的电源引脚连接的情况下，第三类焊盘连接的第三走线包括的第二跳选区域用于装配跳选元件；在电路板用于承载第二存储芯片，且第三类焊盘用于与第二存储芯片的未使用引脚连接的情况下，第三类焊盘连接的第三走线包括的第二跳选区域不用于装配跳选元件。在电路板用于承载第一存储芯片，且第三类焊盘用于与第一存储芯片的未使用引脚连接的情况下，第三类焊盘连接的第三走线包括的第二跳选区域不用于装配跳选元件；在电路板用于承载第二存储芯片，且第三类焊盘用于与第二存储芯片的电源引脚连接的情况下，第三类焊盘连接的第三走线包括的第二跳选区域用于装配跳选元件。这样，通过第三类焊盘连接的第三走线包括的第二跳选区域是否装配跳选元件，使得同一电路板上的第三类焊盘可以兼容第一存储芯片和第二存储芯片中的一些引脚。

在一种可能的实现方式中，第三类焊盘连接的第三走线不包括第二跳选区域。在电路板用于承载第一存储芯片，且第三类焊盘用于与第一存储芯片的电源引脚连接的情况下，第二电源模块用于对第三类焊盘连接的第三走线进行上电；在电路板用于承载第二存储芯片，且第三类焊盘用于与第二存储芯片的未使用引脚连接的情况下，第二电源模块用于对第三类焊盘连接的第三走线不进行上电。在电路板用于承载第一存储芯片，且第三类焊盘用于与第一存储芯片的未使用引脚连接的情况下，第二电源模块用于对第三类焊盘连接的第三走线不进行上电；在电路板用于承载第二存储芯片，且第三类焊盘用于与第二存储芯片的电源引脚连接的情况下，第二电源模块用于对第三类焊盘连接的第三走线进行上电。这样，通过第二电源模块上电或不上电，使得同一电路板上的第三类焊盘可以兼容第一存储芯片和第二存储芯片中的一些引脚，其可以减少第二跳选区域处需要装配的跳选元件，从而降低电路板组件的成本，且简化电路板组件的制作步骤。

在一种可能的实现方式中，多个第二焊盘包括第四类焊盘，第四类焊盘用于与第一存储芯片的未使用引脚和/或第二存储芯片的未使用引脚连接，且第四类焊盘不用于与第一存储芯片的电源引脚或第二存储芯片的电源引脚连接。

在一种可能的实现方式中，第四类焊盘连接的第三走线包括第二跳选区域。在电路板用于承载第一存储芯片，且第四类焊盘用于与第一存储芯片的未使用引脚连接的情况下，第四类焊盘连接的第三走线包括的第二跳选区域不用于装配跳选元件；在电路板用于承载第二存储芯片，且第四类焊盘用于与第二存储芯片的接地引脚或信号引脚连接的情况下，第四类焊盘连接的第三走线包括的第二跳选区域用于装配跳选元件。在电路板用于承载第一存储芯片，且第四类焊盘用于与第一存储芯片的接地引脚或信号引脚连接的情况下，第四类焊盘连接的第三走线包括的第二跳选区域用于装配跳选元件或不用于装配跳选元件；在电路板用于承载第二存储芯片，且第四类焊盘用于与第二存储芯片的未使用引脚连接的情况下，第四类焊盘连接的第三走线包括的第二跳选区域不用于装配跳选元件。这样，通过第四类焊盘连接的第三走线包括的第二跳选区域是否装配跳选元件，使得同一电路板上的第四类焊盘可以兼容第一存储芯片和第二存储芯片中的一些引脚。

在一种可能的实现方式中，第四类焊盘连接的第三走线不包括第二跳选区域。这样，在电路板上装配第一存储芯片或第二存储芯片时，可以减少第二跳选区域处需要装配的跳选元件，从而降低电路板组件的成本，且简化电路板组件的制作步骤。

在一种可能的实现方式中，多个第二焊盘包括第五类焊盘，第五类焊盘用于与第一存储芯片的接地引脚和第二存储芯片的接地引脚连接。其中，第五类焊盘连接的第三走线包括第二跳选区域；在电路板用于承载第一存储芯片的情况下，第五类焊盘连接的第三走线包括的第二跳选区域用于装配跳选元件；在电路板用于承载第二存储芯片的情况下，第五类焊盘连接的第三走线包括的第二跳选区域用于装配跳选元件或不用于装配跳选元件；或者，第五类焊盘连接的第三走线不包括第二跳选区域。这样，提供了电路板中的第五类焊盘的具体连接关系，使得同一电路板上的第五类焊盘可以兼容第一存储芯片和第二存储芯片中的一些引脚。

在一种可能的实现方式中，电路板还包括第二焊盘组，第二焊盘组用于与处理器芯片连接，电路板还用于承载第三电源模块。多个第二焊盘包括第六类焊盘，第六类焊盘用于与第一存储芯片的电源引脚和第二存储芯片的电源引脚连接。在电路板用于承载第一存储芯片的情况下，第一存储芯片的电源引脚依次通过第六类焊盘、第三走线和第三电源模块与处理器芯片的第一电源引脚连接；在电路板用于承载第二存储芯片的情况下，第二存储芯片的电源引脚依次通过第六类焊盘、第三走线和第三电源模块与处理器芯片的第二电源引脚连接；第一电源引脚和第二电源引脚为同一电源引脚。其中，第六类焊盘连接的第三走线包括第二跳选区域；在电路板用于承载第一存储芯片或第二存储芯片的情况下，第六类焊盘连接的第三走线包括的第二跳选区域用于装配跳选元件。或者，第六类焊盘连接的第三走线不包括第二跳选区域；在电路板用于承载第一存储芯片或第二存储芯片的情况下，第三电源模块用于对第六类焊盘连接的第三走线进行上电。这样，在处理器芯片中的同一个电源引脚，分别与第一存储芯片和第二存储芯片中同一个位置处的电源引脚连接的情况下，可以将两路走线合并为一路走线，以简化电路板的结构。

在一种可能的实现方式中，跳选元件包括电阻、电容、二极管以及三极管中的任意一种。

在一种可能的实现方式中，至少两种存储芯片中的各种存储芯片的尺寸均相同。这样，便于在电路板中预留存储芯片的装配位置。

在一种可能的实现方式中，至少两种存储芯片包括第一通用闪存存储器(universal flash storage，UFS)存储芯片、第二UFS存储芯片以及嵌入式多媒体卡(embedded multi media card，EMMC)存储芯片中的至少两者；第一UFS存储芯片的接口版本与第二UFS存储芯片的接口版本不同。

第二方面，本申请实施例提出一种电路板组件，包括目标存储芯片以及上述的电路板，目标存储芯片连接于电路板上。

第三方面，本申请实施例提出一种电子设备，包括壳体以及上述的电路板组件，电路板组件设置于壳体内部。

第二方面和第三方面各可能的实现方式，效果与第一方面以及第一方面的可能的设计中的效果类似，在此不再赘述。

附图说明

图1为本申请实施例提供的电子设备的立体结构示意图；

图2为本申请实施例提供的电子设备的分解结构示意图；

图3为本申请实施例提供的电路板组件的结构示意图；

图4为本申请实施例提供的第一存储芯片或第二存储芯片封装后的引脚的布局示意图；

图5为本申请实施例提供的电路板的一种示例性的结构示意图；

图6为本申请实施例提供的第一类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图；

图7为本申请实施例提供的第一类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图；

图8为本申请实施例提供的第二类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图；

图9为本申请实施例提供的第二类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图；

图10为本申请实施例提供的第三类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图；

图11为本申请实施例提供的第三类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图；

图12为本申请实施例提供的第四类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图；

图13为本申请实施例提供的第四类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图；

图14为本申请实施例提供的第五类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图；

图15为本申请实施例提供的第五类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图；

图16为本申请实施例提供的第六类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图；

图17为本申请实施例提供的第七类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图；

图18为本申请实施例提供的第八类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图；

图19为本申请实施例提供的第九类引脚共用焊盘与第三走线的一种连接关系示意图；

图20为本申请实施例提供的第九类引脚共用焊盘与第三走线的另一种连接关系示意图；

图21为本申请实施例提供的第十类引脚共用焊盘与第三走线的一种连接关系示意图；

图22为本申请实施例提供的第十类引脚共用焊盘与第三走线的另一种连接关系示意图；

图23为本申请实施例提供的第十一类引脚共用焊盘与第三走线的一种连接关系示意图；

图24为本申请实施例提供的第十二类引脚共用焊盘与第三走线的一种连接关系示意图；

图25为本申请实施例提供的第十三类引脚共用焊盘与第三走线的一种连接关系示意图；

图26为本申请实施例提供的第十四类引脚共用焊盘与第三走线的一种连接关系示意图；

图27为本申请实施例提供的第十五类引脚共用焊盘与第三走线的一种连接关系示意图；

图28为本申请实施例提供的第十六类引脚共用焊盘与第三走线的一种连接关系示意图；

图29为本申请实施例提供的电路板上装配第一存储芯片的一种示例性的结构示意图；

图30为本申请实施例提供的电路板上装配第二存储芯片的一种示例性的结构示意图；

图31为本申请实施例提供的第六类焊盘与第三走线的一种连接关系示意图；

图32为本申请实施例提供的第六类焊盘与第三走线的另一种连接关系示意图。

具体实施方式

为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一芯片和第二芯片仅仅是为了区分不同的芯片，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b，或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。

在一些电子设备中，其内设置的电路板上可以装配存储芯片。目前，存在多种不同类型的存储芯片，不同类型的存储芯片的协议不同。这样，在电路板上装配不同类型的存储芯片时，其所需的电路板也不同，使得每一种类型的存储芯片需要单独制作一种电路板，从而导致同一类型的电路板的使用率降低，且导致电路板的设计成本增加。

基于此，本申请实施例提供了一种电路板、电路板组件及电子设备，该电路板用于承载目标存储芯片，目标存储芯片包括至少两种存储芯片中的任意一种存储芯片，至少两种存储芯片中的各种存储芯片的引脚数量均相等，且至少两种存储芯片中的各种存储芯片的引脚排布均相同；电路板包括第一焊盘组，第一焊盘组用于与目标存储芯片连接，第一焊盘组包括多个第一焊盘，每个第一焊盘均与至少两路走线连接，至少部分的第一焊盘连接的每一路走线均包括第一跳选区域，第一跳选区域处的走线断开设置；在电路板用于承载目标存储芯片的情况下，至少部分的第一焊盘连接的目标走线包括的第一跳选区域用于装配跳选元件，目标走线为第一焊盘连接的至少两路走线中与目标存储芯片对应的一路走线。

因此，通过将电路板上的每个第一焊盘设置成与至少两路走线连接，以兼容不同类型的存储芯片的引脚连接关系；并且，至少部分的第一焊盘连接的每一路走线均包括第一跳选区域，使得在电路板上装配不同类型的存储芯片时，可以在第一焊盘连接的至少两路走线中对应的一路走线包括的第一跳选区域处装配跳选元件，以实现选通。这样，实现在同一电路板上兼容不同类型的存储芯片，从而提高同一类型的电路板的使用率，并降低电路板的设计成本。

可以理解的是，本申请实施例中的电子设备可以是手机、平板电脑(Pad)、笔记本电脑、智能电视、穿戴式设备(如智能手表、智能手环等)、电子书阅读器、个人计算机(personal computer，PC)、个人数字助理(personal digital assistant，PDA)、车载设备、金融设备、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备等包括存储芯片的电子产品。本申请的实施例对电子设备所采用的具体技术和具体设备形态不做限定。

图1为本申请实施例提供的电子设备的立体结构示意图，图2为图1所示的电子设备的分解结构示意图。参照图1和图2所示，以电子设备为手机为例，电子设备可以显示模组10、壳体20和电路板组件30。其中，壳体20包括中框21和后盖22，中框21位于显示模组10和后盖22之间。

显示模组10用于实现显示功能。其中，显示模组10可以包括显示面板，显示面板可以为液晶显示面板(liquid crystal display，LCD)，有机发光二极管(organic light-emitting diode，OLED)显示面板，有源矩阵有机发光二极体或主动矩阵有机发光二极体(active-matrix organic light emitting diod，AMOLED)显示面板，柔性发光二极管(flex light-emitting diode，FLED)显示面板，Miniled显示面板，MicroLed显示面板，Micro-oled显示面板，量子点发光二极管(quantum dot light emitting diodes，QLED)显示面板等。

在一些实施例中，中框21和后盖22可以为一体成型结构，以增强电子设备的结构紧凑程度，降低电子设备在摔落时因后盖22脱离，而导致电子设备内部的电子元器件被摔坏的可能性。在另一些实施例中，中框21和后盖22也可以采用可拆卸的方式连接，以便电子设备内部的电池、电路板等电子元器件的维修或更换，增加电子设备的使用灵活性。

显示模组10、中框21和后盖22可以围设形成电子设备的容纳空间，该容纳空间可以放置电路板组件30、电池、摄像头模组等部件，以实现将电路板组件30设置于壳体20内部。示例性的，如图2所示，电路板组件30可以位于中框21朝向后盖22一侧的表面上。

示例性的，图3为本申请实施例提供的电路板组件的结构示意图。参照图3所示，电路板组件30包括电路板31、目标存储芯片32、处理器芯片33和电源管理芯片34，目标存储芯片32、处理器芯片33和电源管理芯片34可以连接于电路板31上。具体的，目标存储芯片32、处理器芯片33和电源管理芯片34可以通过焊接方式连接于电路板31上。

其中，电路板31可以为电子设备的主板，起到承载目标存储芯片32、处理器芯片33和电源管理芯片34等电子元器件，以及实现目标存储芯片32、处理器芯片33和电源管理芯片34之间电连接的作用。并且，电路板31可以包括但不限于印刷电路板(printed circuit board，PCB)、柔性电路板(flexible printed circuit，FPC)以及软硬结合电路板等。

在电子设备中，存储系统的核心组件包括目标存储芯片32、处理器芯片33、接口和总线等。目标存储芯片32的接口包括目标存储芯片32封装后的各个引脚，处理器芯片33的接口包括处理器芯片33封装后的各个引脚，总线指的是在将目标存储芯片32和处理器芯片33连接于电路板31上时，电路板31上可以实现目标存储芯片32与处理器芯片33之间进行通信传输的走线。

在电子设备的存储系统中，电源管理芯片34可以进行上电，并在协议的约束下可以在目标存储芯片32与处理器芯片33之间完成数据交互。其中，总线、接口和电源管理芯片34提供了电子设备的存储系统必要的硬件环境，协议用来规范硬件行为，减少高速传输情况下的数据出错的情况，维持存储系统的正常运行。

处理器芯片33包括但不限于中央处理器(central processing unit，CPU)芯片，处理器芯片33也可以称为主机芯片。一些处理器芯片33可以支持多种不同类型的存储芯片。

电源管理芯片34可以为电源管理集成电路(power management IC，PMIC)芯片，其主要用于将处理器芯片33提供的电压，转换成目标存储芯片32工作所需要的电压。

目标存储芯片32可以包括至少两种存储芯片中的任意一种存储芯片，至少两种存储芯片中的各种存储芯片的协议(协议模式或协议规格)有所不同。并且，至少两种存储芯片中的各种存储芯片的引脚数量均相等，且至少两种存储芯片中的各种存储芯片的引脚排布均相同。

需要说明的是，至少两种存储芯片中的各种存储芯片的引脚排布均相同具体指的是，至少两种存储芯片中的各种存储芯片在任意方向上排列的引脚数量，以及任意方向上排列的相邻两个引脚之间的间距均相等。

目前，应用于电子设备的存储芯片在协议和接口上得到了快速发展，目前存在的移动嵌入式存储芯片主要包括UFS存储芯片和EMMC存储芯片两大类。UFS存储芯片相对于EMMC存储芯片具有诸多优势，尤其在性能上表现最为突出；但在成本及供应上，EMMC存储芯片具有一定的优势。UFS存储芯片和EMMC存储芯片这两种类型的存储芯片在协议上相互独立，但是在引脚封装上是一致的，即UFS存储芯片的引脚数量与EMMC存储芯片的引脚数量相等，且UFS存储芯片的引脚排布与EMMC存储芯片的引脚排布相同。

其中，UFS存储芯片可以包括第一UFS存储芯片和第二UFS存储芯片，第一UFS存储芯片的接口版本与第二UFS存储芯片的接口版本不同。并且，第一UFS存储芯片的引脚数量、第二UFS存储芯片的引脚数量和EMMC存储芯片的引脚数量均相等，第一UFS存储芯片的引脚排布、第二UFS存储芯片的引脚排布和EMMC存储芯片的引脚排布均相同。

第一UFS存储芯片可以是UFS3.0及向上协议的UFS存储芯片，第二UFS存储芯片可以是UFS3.0向下协议的UFS存储芯片，第一UFS存储芯片向下兼容第二UFS存储芯片的协议。例如，第一UFS存储芯片可以是UFS3.1存储芯片，第二UFS存储芯片可以是UFS2.2存储芯片。EMMC存储芯片可以是EMMC5.1存储芯片。

在一些实施例中，处理器芯片33不仅支持UFS存储芯片，还可以支持EMMC存储芯片。例如，处理器芯片33支持第一UFS存储芯片和EMMC存储芯片，或者，处理器芯片33支持第二UFS存储芯片和EMMC存储芯片。

这样，通过将电路板31上的每个第一焊盘设置成与两路走线连接，以实现对处理器芯片33与UFS存储芯片之间的连接关系，以及对处理器芯片33与EMMC存储芯片的连接关系进行兼容设计，使得在电路板31上装配UFS存储芯片或EMMC存储芯片时，可以在第一焊盘连接的两路走线中对应的一路走线包括的第一跳选区域处装配跳选元件，以实现选通，从而实现在同一电路板31上兼容UFS存储芯片和EMMC存储芯片这两种类型的存储芯片。因此，本申请实施例可以在同一电路板31上实现对UFS存储芯片或EMMC存储芯片的访问与控制。

另一些实施例中，处理器芯片33还可以支持第一UFS存储芯片和第二UFS存储芯片。相应的，也可以实现在同一电路板31上兼容第一UFS存储芯片和第二UFS存储芯片这两种类型的存储芯片。

再一些实施例中，处理器芯片33还可以支持第一UFS存储芯片、第二UFS存储芯片和EMMC存储芯片。

这样，通过将电路板31上的每个第一焊盘设置成与至少两路走线连接，以实现对处理器芯片33与第一UFS存储芯片之间的连接关系，对处理器芯片33与第二UFS存储芯片之间的连接关系，以及对处理器芯片33与EMMC存储芯片的连接关系进行兼容设计，使得在电路板31上装配第一UFS存储芯片、第二UFS存储芯片以及EMMC存储芯片中的任意一种存储芯片时，可以在第一焊盘连接的至少两路走线中对应的一路走线包括的第一跳选区域处装配跳选元件，以实现选通，从而实现在同一电路板31上兼容第一UFS存储芯片、第二UFS存储芯片以及EMMC存储芯片这三种类型的存储芯片。

综上，至少两种存储芯片包括第一UFS存储芯片、第二UFS存储芯片以及EMMC存储芯片中的至少两者。这样，本申请实施例通过对不同协议的存储芯片的接口以及外部电路设计进行差异性分析，在处理器芯片33可以同时支持多种不同协议的存储芯片的前提下，实现在同一电路板31上兼容不同协议的存储芯片，提高存储系统的灵活性。

可以理解的是，在一些目标存储芯片32中，其可以包括存储介质和控制模块。其中，存储介质包括多个存储区域，存储介质中的多个存储区域分别用于存储业务数据。控制模块用于控制在存储区域中写入数据，或读取存储区域内的数据。

下面以目标存储芯片包括第一存储芯片或第二存储芯片，且第一存储芯片包括第一UFS存储芯片或第二UFS存储芯片，第二存储芯片包括EMMC存储芯片为例，说明本申请实施例中的电路板的具体结构。

示例性的，图4为本申请实施例提供的第一存储芯片或第二存储芯片封装后的引脚的布局示意图。参照图4所示，第一存储芯片或第二存储芯片中的各个引脚321呈阵列排布，将每一行引脚从上到下分别标记为第A行、第B行、第C行、第D行、第E行、第F行、第G行、第H行、第J行、第K行、第L行、第M行、第N行和第P行，将每一列引脚从左到右分别标记为第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列、第13列和第14列。并且，第一存储芯片或第二存储芯片均包括153个引脚。

其中，第一存储芯片或第二存储芯片中每一行均包括多个引脚321，不同行的引脚数量可以相等，也可以不相等。第一存储芯片或第二存储芯片中每一列均包括多个引脚321，不同列的引脚数量可以相等，也可以不相等。

按照第一存储芯片或第二存储芯片中引脚的功能，可以将第一存储芯片或第二存储芯片中的引脚划分为信号引脚、电源引脚、接地引脚以及未使用(not used，NU)引脚，即第一存储芯片包括信号引脚、电源引脚、接地引脚以及未使用引脚，第二存储芯片也包括信号引脚、电源引脚、接地引脚以及未使用引脚。

以第一存储芯片为例，第一存储芯片的信号引脚包括对第一存储芯片访问和控制的引脚，第一存储芯片的电源引脚为第一存储芯片提供电源，第一存储芯片的接地引脚是指该引脚直接或间接接地，第一存储芯片的未使用引脚指的是第一存储芯片在外部一般不进行连接处于悬空状态的引脚。其中，未使用引脚包括内部冗余(not connect，NC)引脚和预留功能(reserved for furture use，RFU)引脚，未使用引脚表示不连接任何元件。

需要说明的是，对于第一存储芯片或第二存储芯片的引脚名称而言，不同的存储芯片厂家存在不同的叫法，本申请实施例以引脚的实际功能为准进行说明。

示例性的，图5为本申请实施例提供的一种电路板的示例性的结构示意图。参照图5所示，电路板31用于承载目标存储芯片32(未在图5中示出)，目标存储芯片32包括第一存储芯片或第二存储芯片，第一存储芯片的引脚数量与第二存储芯片的引脚数量相等，且第一存储芯片的引脚排布与第二存储芯片的引脚排布相同。

需要说明的是，第一存储芯片的引脚排布与第二存储芯片的引脚排布相同具体指的是，第一存储芯片和第二存储芯片在任意方向上排列的引脚数量，以及任意方向上排列的相邻两个引脚之间的间距相等。

其中，电路板31包括第一焊盘组，第一焊盘组用于与第一存储芯片或第二存储芯片连接。第一焊盘组包括多个第一焊盘，每个第一焊盘均与两路走线连接，至少部分的第一焊盘连接的两路走线均包括第一跳选区域316，第一跳选区域316处的走线断开设置。

需要说明的是，第一跳选区域316可以由两个存在一定间隔的焊盘组成，使得第一跳选区域316处的走线没有连通。

在电路板31用于承载第一存储芯片的情况下，至少部分的第一焊盘连接的第一走线包括的第一跳选区域316用于装配跳选元件；第一走线为第一焊盘连接的两路走线中与第一存储芯片对应的一路走线；在电路板31用于承载第二存储芯片的情况下，至少部分的第一焊盘连接的第二走线包括的第一跳选区域316用于装配跳选元件；第二走线为第一焊盘连接的两路走线中与第二存储芯片对应的一路走线。

这样，通过将电路板31上的每个第一焊盘设置成与两路走线连接，在电路板31上装配第一存储芯片时，可以在第一焊盘连接的两路走线中的第一走线包括的第一跳选区域316处装配跳选元件以实现选通，并且在电路板31上装配第二存储芯片时，可以在第一焊盘连接的两路走线中的第二走线包括的第一跳选区域316处装配跳选元件以实现选通，从而实现在同一电路板31上兼容第一存储芯片和第二存储芯片。

在一些实施例中，第一焊盘组包括的各个焊盘呈阵列排布。并且，第一焊盘组包括的各个焊盘与第一存储芯片包括的各个引脚一一对应，第一焊盘组包括的各个焊盘与第二存储芯片包括的各个引脚也一一对应，相对应的焊盘和引脚用于进行电连接，以实现信号的传递。

具体的，第一焊盘组包括各个焊盘(包括第一焊盘和第二焊盘)的排布阵列与第一存储芯片包括的各个引脚的排布阵列相同，且第一焊盘组包括的焊盘数量与第一存储芯片包括的引脚数量相等。相应的，第一焊盘组包括各个焊盘的排布阵列与第二存储芯片包括的各个引脚的排布阵列相同，且第一焊盘组包括的焊盘数量与第二存储芯片包括的引脚数量相等。

由于本申请实施例可以在同一电路板31上兼容第一存储芯片和第二存储芯片，对于第一焊盘组中同一位置处的焊盘，其在连接第一存储芯片时的引脚的功能，与其在连接第二存储芯片时的引脚的功能可能不同。

因此，在电路板31上兼容第一存储芯片和第二存储芯片的情况下，电路板31上的第一焊盘组中的各个焊盘的具体连接关系可能存在以下十六种情况。

第一种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的电源引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的电源引脚连接，可以将这种焊盘称为第一类引脚共用焊盘。例如，第一类引脚共用焊盘可以为图5所示的UFS电源引脚/EMMC电源引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的电源引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的电源引脚连接。

第二种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的电源引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的信号引脚连接，可以将这种焊盘称为第二类引脚共用焊盘。例如，第二类引脚共用焊盘可以为图5所示的UFS电源引脚/EMMC信号引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的电源引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的信号引脚连接。

第三种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的电源引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的接地引脚连接，可以将这种焊盘称为第三类引脚共用焊盘。例如，第三类引脚共用焊盘可以为图5所示的UFS电源引脚/EMMC接地引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的电源引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的接地引脚连接。

第四种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的信号引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的电源引脚连接，可以将这种焊盘称为第四类引脚共用焊盘。以第一存储芯片为UFS存储芯片，第二存储芯片为EMMC存储芯片为例，电路板31上可能不存在第四类引脚共用焊盘，因此，未在图5中示出第四类引脚共用焊盘。当然，可以理解的是，当第一存储芯片和/或第二存储芯片为其他类型的存储芯片时，电路板31上也可能存在第四类引脚共用焊盘。

第五种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的接地引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的电源引脚连接，可以将这种焊盘称为第五类引脚共用焊盘。例如，第五类引脚共用焊盘可以为图5所示的UFS接地引脚/EMMC电源引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的接地引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的电源引脚连接。

第六种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的信号引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的信号引脚连接，可以将这种焊盘称为第六类引脚共用焊盘。以第一存储芯片为UFS存储芯片，第二存储芯片为EMMC存储芯片为例，电路板31上可能不存在第六类引脚共用焊盘，因此，未在图5中示出第六类引脚共用焊盘。当然，可以理解的是，当第一存储芯片和/或第二存储芯片为其他类型的存储芯片时，电路板31上也可能存在第六类引脚共用焊盘。

第七种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的接地引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的信号引脚连接，可以将这种焊盘称为第七类引脚共用焊盘。例如，第七类引脚共用焊盘可以为图5所示的UFS接地引脚/EMMC信号引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的接地引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的信号引脚连接。

第八种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的信号引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的接地引脚连接，可以将这种焊盘称为第八类引脚共用焊盘。以第一存储芯片为UFS存储芯片，第二存储芯片为EMMC存储芯片为例，电路板31上可能不存在第八类引脚共用焊盘，因此，未在图5中示出第八类引脚共用焊盘。当然，可以理解的是，当第一存储芯片和/或第二存储芯片为其他类型的存储芯片时，电路板31上也可能存在第八类引脚共用焊盘。

第九种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的未使用引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的电源引脚连接，可以将这种焊盘称为第九类引脚共用焊盘。例如，第九类引脚共用焊盘可以为图5所示的UFS未使用引脚//EMMC电源引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的未使用引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的电源引脚连接。

第十种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的电源引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的未使用引脚连接，可以将这种焊盘称为第十类引脚共用焊盘。例如，第十类引脚共用焊盘可以为图5所示的UFS电源引脚/EMMC未使用引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的电源引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的未使用引脚连接。

第十一种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的接地引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的未使用引脚连接，可以将这种焊盘称为第十一类引脚共用焊盘。例如，第十一类引脚共用焊盘可以为图5所示的UFS接地引脚/EMMC未使用引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的接地引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的未使用引脚连接。

第十二种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的未使用引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的接地引脚连接，可以将这种焊盘称为第十二类引脚共用焊盘。例如，第十二类引脚共用焊盘可以为图5所示的UFS未使用引脚/EMMC接地引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的未使用引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的接地引脚连接。

第十三种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的信号引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的未使用引脚连接，可以将这种焊盘称为第十三类引脚共用焊盘。例如，第十三类引脚共用焊盘可以为图5所示的UFS信号引脚/EMMC未使用引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的信号引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的未使用引脚连接。

第十四种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的未使用引脚连接，其在电路板31上装配第二存储芯片时与第二存储芯片的信号引脚连接，可以将这种焊盘称为第十四类引脚共用焊盘。例如，第十四类引脚共用焊盘可以为图5所示的UFS未使用引脚/EMMC信号引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的未使用引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的信号引脚连接。

第十五种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的未使用引脚连接，在电路板31上装配第二存储芯片时与第二存储芯片的未使用引脚连接，可以将这种焊盘称为第十五类引脚共用焊盘。例如，第十五类引脚共用焊盘可以为图5所示的UFS未使用引脚/EMMC未使用引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的未使用引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的未使用引脚连接。

第十六种情况，电路板31上同一位置处的焊盘，其在电路板31上装配第一存储芯片时与第一存储芯片的接地引脚连接，在电路板31上装配第二存储芯片时与第二存储芯片的接地引脚连接，可以将这种焊盘称为第十六类引脚共用焊盘。例如，第十六类引脚共用焊盘可以为图5所示的UFS接地引脚/EMMC接地引脚处的焊盘，其表示在电路板31上装配UFS存储芯片时与UFS存储芯片的接地引脚连接，其在电路板31上装配EMMC存储芯片时与EMMC存储芯片的接地引脚连接。

为了便于区分上述十六种情况，可以将第一焊盘组中用于与两路走线连接的焊盘称为第一焊盘，以及将第一焊盘组中用于与一路走线连接的焊盘称为第二焊盘。并且，将多个第一焊盘中用于与第一存储芯片的电源引脚和/或第二存储芯片的电源引脚连接的第一焊盘称为第一类焊盘311，以及将多个第一焊盘中不用于与第一存储芯片的电源引脚或第二存储芯片的电源引脚连接的第一焊盘称为第二类焊盘312。此外，将多个第二焊盘中用于与第一存储芯片的电源引脚或第二存储芯片的电源引脚连接的第二焊盘称为第三类焊盘313，将多个第二焊盘中与第一存储芯片的接地引脚和第二存储芯片的接地引脚连接的第二焊盘称为第五类焊盘315，以及将多个第二焊盘中剩余的第二焊盘称为第四类焊盘314。

因此，多个第一焊盘被划分为第一类焊盘311和第二类焊盘312；第一类焊盘311可以包括上述的第一类引脚共用焊盘、第二类引脚共用焊盘、第三类引脚共用焊盘、第四类引脚共用焊盘和第五类引脚共用焊盘；第二类焊盘312包括上述的第六类引脚共用焊盘、第七类引脚共用焊盘和第八类引脚共用焊盘。多个第二焊盘被划分为第三类焊盘313、第四类焊盘314和第五类焊盘315；第三类焊盘313包括上述的第九类引脚共用焊盘和第十类引脚共用焊盘；第四类焊盘314包括上述的第十一类引脚共用焊盘、第十二类引脚共用焊盘、第十三类引脚共用焊盘、第十四类引脚共用焊盘和第十五类引脚共用焊盘；第五类焊盘315包括上述的第十六类引脚共用焊盘。

针对第一焊盘组中的多个第一焊盘，每个第一焊盘在连接第一存储芯片时所对应连接的引脚，与其在连接第二存储芯片时所对应连接的引脚均对应一定的功能，因此，可以通过跳选的方式对每个第一焊盘连接的走线进行设计。

在一些实施例中，多个第一焊盘包括第一类焊盘311，第一类焊盘311用于与第一存储芯片的电源引脚和/或第二存储芯片的电源引脚连接，且第一类焊盘不用于与第一存储芯片的未使用引脚或第二存储芯片的未使用引脚连接。

由于第一存储芯片和第二存储芯片均包括信号引脚、电源引脚、接地引脚以及未使用引脚这四类引脚，因此，第一类焊盘311用于与第一存储芯片的电源引脚和第二存储芯片的电源引脚连接，或者用于与第一存储芯片的电源引脚和第二存储芯片的信号引脚连接，或者用于与第一存储芯片的电源引脚和第二存储芯片的接地引脚连接，或者用于与第一存储芯片的信号引脚和第二存储芯片的电源引脚连接，或者用于与第一存储芯片的接地引脚和第二存储芯片的电源引脚连接。

并且，电路板31还用于承载第一电源模块。在第一类焊盘311用于与第一存储芯片的电源引脚连接的情况下，第一电源模块用于通过第一走线与第一类焊盘311连接；和/或，在第一类焊盘311用于与第二存储芯片的电源引脚连接的情况下，第一电源模块用于通过第二走线与第一类焊盘311连接。

图6为本申请实施例提供的第一类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图，图7为本申请实施例提供的第一类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图。参照图6和图7所示，针对第一类焊盘311中的第一类引脚共用焊盘3111，其可以为UFS电源引脚/EMMC电源引脚处的焊盘，即第一类引脚共用焊盘3111用于与第一存储芯片的电源引脚和第二存储芯片的电源引脚连接。第一类引脚共用焊盘3111与两路走线连接，第一类引脚共用焊盘3111连接的两路走线分别为UFS存储芯片对应的第一走线41和EMMC存储芯片对应的第二走线42。第一电源模块341可以包括第一电源单元和第二电源单元，第一电源单元通过第一走线41与第一类引脚共用焊盘3111连接，且第二电源单元通过第二走线42与第一类引脚共用焊盘3111连接。此外，第一电源模块341中的第一电源单元与处理器芯片33的一个电源引脚连接，第一电源模块341中的第二电源单元还与处理器芯片33的另一个电源引脚连接。

一种方式，如图6所示，第一类引脚共用焊盘3111连接的第一走线41和第二走线42均包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，在第一类引脚共用焊盘3111连接的第一走线41包括的第一跳选区域316处装配跳选元件，使得第一类引脚共用焊盘3111连接的第一走线41导通，这样，在处理器芯片33中与第一存储芯片对应的电源引脚输出相应的电压给第一电源模块341，第一电源模块341中的第一电源单元将该电压转换成第一存储芯片工作所需要的电压之后，第一电源单元转换后的电压可以通过第一走线41和第一类引脚共用焊盘3111，传输给第一存储芯片的电源引脚。并且，在第一类引脚共用焊盘3111连接的第二走线42包括的第一跳选区域316处不装配跳选元件，使得第一类引脚共用焊盘3111连接的第二走线42断开设置。

例如，处理器芯片33中与第一存储芯片对应的电源引脚输出的电压可以为3.0V，第一存储芯片工作所需要的电压可以为2.5V，则第一电源模块341中的第一电源单元可以将3.0V的电压转换成2.5V，以通过第一走线41和第一类引脚共用焊盘3111，传输给第一存储芯片的电源引脚。

相应的，在电路板31上装配第二存储芯片的情况下，在第一类引脚共用焊盘3111连接的第二走线42包括的第一跳选区域316处装配跳选元件，使得第一类引脚共用焊盘3111连接的第二走线42导通，这样，在处理器芯片33中与第二存储芯片对应的电源引脚输出相应的电压给第一电源模块341，第一电源模块341中的第二电源单元将该电压转换成第二存储芯片工作所需要的电压之后，第二电源单元转换后的电压可以通过第二走线42和第一类引脚共用焊盘3111，传输给第二存储芯片的电源引脚。并且，在第一类引脚共用焊盘3111连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第一类引脚共用焊盘3111连接的第一走线41断开设置。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于F5位置处的引脚为VCCQ引脚(即电源引脚)，且EMMC存储芯片中位于F5位置处的引脚为VCC引脚(即电源引脚)，因此，第一类引脚共用焊盘3111包括第一UFS存储芯片和EMMC存储芯片中位于F5位置处的引脚所连接的第一焊盘。这样，在电路板31上装配第一UFS存储芯片时，第一类引脚共用焊盘3111与第一UFS存储芯片中位于F5位置处的引脚连接，并在第一类引脚共用焊盘3111连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，第一类引脚共用焊盘3111与EMMC存储芯片中位于F5位置处的引脚连接，并在第一类引脚共用焊盘3111连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

应理解，第一UFS存储芯片中位于F5位置处的引脚，表示第一UFS存储芯片中位于第F行第5列位置处的引脚，EMMC存储芯片中位于F5位置处的引脚，表示EMMC存储芯片中位于第F行第5列位置处的引脚，以下关于引脚位置的描述可对应参照F5位置。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第二UFS存储芯片中位于C6位置处的引脚为VCCQ2引脚(即电源引脚)，且EMMC存储芯片中位于C6位置处的引脚为VCCQ引脚(即电源引脚)，因此，第一类引脚共用焊盘3111包括第二UFS存储芯片和EMMC存储芯片中位于C6位置处的引脚所连接的第一焊盘。这样，在电路板31上装配第二UFS存储芯片时，第一类引脚共用焊盘3111与第二UFS存储芯片中位于C6位置处的引脚连接，并在第一类引脚共用焊盘3111连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，第一类引脚共用焊盘3111与EMMC存储芯片中位于C6位置处的引脚连接，并在第一类引脚共用焊盘3111连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

另一种方式，如图7所示，第一类引脚共用焊盘3111连接的第一走线41和第二走线42均不包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，第一电源模块341中的第一电源单元对第一类引脚共用焊盘3111连接的第一走线41进行上电，即第一电源单元将处理器芯片33提供的电压转换为第一存储芯片工作所需要的电压，并输出给第一类引脚共用焊盘3111连接的第一走线41，使得第一电源单元转换后的电压可以通过第一走线41和第一类引脚共用焊盘3111，传输给第一存储芯片的电源引脚。并且，第一电源模块341中的第二电源单元对第一类引脚共用焊盘3111连接的第二走线42不进行上电，即第二电源单元不会将处理器芯片33提供的电压转换为第二存储芯片工作所需要的电压，也不会输出第二存储芯片工作所需要的电压给第一类引脚共用焊盘3111连接的第二走线42。

相应的，在电路板31上装配第二存储芯片的情况下，第一电源模块341中的第二电源单元对第一类引脚共用焊盘3111连接的第二走线42进行上电，即第二电源单元将处理器芯片33提供的电压转换为第二存储芯片工作所需要的电压，并输出给第一类引脚共用焊盘3111连接的第二走线42，使得第二电源单元转换后的电压可以通过第二走线42和第一类引脚共用焊盘3111，传输给第二存储芯片的电源引脚。并且，第一电源模块341中的第一电源单元对第一类引脚共用焊盘3111连接的第一走线41不进行上电，即第一电源单元不会将处理器芯片33提供的电压转换为第一存储芯片工作所需要的电压，也不会输出第一存储芯片工作所需要的电压给第一类引脚共用焊盘3111连接的第一走线41。

因此，针对图7所示的第一类焊盘311中的第一类引脚共用焊盘3111，与第一电源模块341连接的第一走线41和第二走线42均不包括第一跳选区域316。在电路板31用于承载第一存储芯片，且第一类焊盘311用于与第一存储芯片的电源引脚连接的情况下，第一电源模块341用于对第一类焊盘311连接的第一走线41进行上电，且第一电源模块341用于对第一类焊盘311连接的第二走线42不进行上电；并且，在电路板31用于承载第二存储芯片，且第一类焊盘311用于与第二存储芯片的电源引脚连接的情况下，第一电源模块341用于对第一类焊盘311连接的第二走线42进行上电，且第一电源模块341用于对第一类焊盘311连接的第一走线41不进行上电。

图8为本申请实施例提供的第二类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图；图9为本申请实施例提供的第二类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图。参照图8和图9所示，针对第一类焊盘311中的第二类引脚共用焊盘3112，其可以为UFS电源引脚/EMMC信号引脚处的焊盘，即第二类引脚共用焊盘3112用于与第一存储芯片的电源引脚和第二存储芯片的信号引脚连接。第二类引脚共用焊盘3112与两路走线连接，第二类引脚共用焊盘3112连接的两路走线分别为UFS存储芯片对应的第一走线41和EMMC存储芯片对应的第二走线42，第一电源模块341还可以包括第三电源单元，第三电源单元通过第一走线41与第二类引脚共用焊盘3112连接。此外，第一电源模块341中的第三电源单元还与处理器芯片33的一个电源引脚连接，处理器芯片33的一个信号引脚还通过第二走线42与第二类引脚共用焊盘3112连接。

一种方式，如图8所示，第二类引脚共用焊盘3112连接的第一走线41和第二走线42均包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，在第二类引脚共用焊盘3112连接的第一走线41包括的第一跳选区域316处装配跳选元件，使得第二类引脚共用焊盘3112连接的第一走线41导通，这样，在处理器芯片33中的电源引脚输出相应的电压给第一电源模块341，第一电源模块341中的第三电源单元将该电压转换成第一存储芯片工作所需要的电压之后，第三电源单元转换后的电压可以通过第一走线41和第二类引脚共用焊盘3112，传输给第一存储芯片的电源引脚。并且，在第二类引脚共用焊盘3112连接的第二走线42包括的第一跳选区域316处不装配跳选元件，使得第二类引脚共用焊盘3112连接的第二走线42断开设置。

相应的，在电路板31上装配第二存储芯片的情况下，在第二类引脚共用焊盘3112连接的第二走线42包括的第一跳选区域316处装配跳选元件，使得第二类引脚共用焊盘3112连接的第二走线42导通，这样，处理器芯片33中的信号引脚输出的信号可以通过第二走线42和第二类引脚共用焊盘3112，传输给第二存储芯片的信号引脚。并且，在第二类引脚共用焊盘3112连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第二类引脚共用焊盘3112连接的第一走线41断开设置。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于A4位置、A5位置、B4位置以及B5位置处的引脚为VCCQ引脚(即电源引脚)，且EMMC存储芯片中位于A4位置处的引脚为DAT1引脚(即信号引脚)，EMMC存储芯片中位于A5位置处的引脚为DAT2引脚(即信号引脚)，EMMC存储芯片中位于B4位置处的引脚为DAT5引脚(即信号引脚)，EMMC存储芯片中位于B5位置处的引脚为DAT6引脚(即信号引脚)。因此，第二类引脚共用焊盘3112可以包括：第一UFS存储芯片和EMMC存储芯片中位于A4位置、A5位置、B4位置以及B5位置处的引脚所连接的第一焊盘。

这样，在电路板31上装配第一UFS存储芯片时，第二类引脚共用焊盘3112所包括的多个第一焊盘，分别与第一UFS存储芯片中位于A4位置、A5位置、B4位置以及B5位置处的引脚连接，并在第二类引脚共用焊盘3112连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，第二类引脚共用焊盘3112所包括的多个第一焊盘，分别与EMMC存储芯片中位于A4位置、A5位置、B4位置以及B5位置处的引脚连接，并在第二类引脚共用焊盘3112连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第二UFS存储芯片中位于B6位置处的引脚为VCCQ2引脚(即电源引脚)，且EMMC存储芯片中位于B6位置处的引脚为DAT7引脚(即信号引脚)。因此，第二类引脚共用焊盘3112包括第二UFS存储芯片和EMMC存储芯片中位于B6位置处的引脚所连接的第一焊盘。

这样，在电路板31上装配第二UFS存储芯片时，第二类引脚共用焊盘3112与第二UFS存储芯片中位于B6位置处的引脚连接，并在第二类引脚共用焊盘3112连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，第二类引脚共用焊盘3112与EMMC存储芯片中位于B6位置处的引脚连接，并在第二类引脚共用焊盘3112连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

另一种方式，如图9所示，第二类引脚共用焊盘3112连接的第一走线41不包括第一跳选区域316，第二类引脚共用焊盘3112连接的第二走线42包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，第一电源模块341中的第三电源单元对第二类引脚共用焊盘3112连接的第一走线41进行上电，即第三电源单元将处理器芯片33提供的电压转换为第一存储芯片工作所需要的电压，并输出给第二类引脚共用焊盘3112连接的第一走线41，使得第三电源单元转换后的电压可以通过第一走线41和第二类引脚共用焊盘3112，传输给第一存储芯片的电源引脚。并且，在第二类引脚共用焊盘3112连接的第二走线42包括的第一跳选区域316处不装配跳选元件，使得第二类引脚共用焊盘3112连接的第二走线42断开设置。

相应的，在电路板31上装配第二存储芯片的情况下，在第二类引脚共用焊盘3112连接的第二走线42包括的第一跳选区域316处装配跳选元件，使得第二类引脚共用焊盘3112连接的第二走线42导通，则处理器芯片33中的信号引脚输出的信号可以通过第二走线42和第二类引脚共用焊盘3112，传输给第二存储芯片的信号引脚。并且，第一电源模块341中的第三电源单元对第二类引脚共用焊盘3112连接的第一走线41不进行上电，即第三电源单元不会将处理器芯片33提供的电压转换为第一存储芯片工作所需要的电压，也不会输出第一存储芯片工作所需要的电压给第二类引脚共用焊盘3112连接的第一走线41。

图10为本申请实施例提供的第三类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图，图11为本申请实施例提供的第三类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图。参照图10和图11所示，针对第一类焊盘311中的第三类引脚共用焊盘3113，其可以为UFS电源引脚/EMMC接地引脚处的焊盘，即第三类引脚共用焊盘3113用于与第一存储芯片的电源引脚和第二存储芯片的接地引脚连接。第三类引脚共用焊盘3113与两路走线连接，第三类引脚共用焊盘3113连接的两路走线分别为UFS存储芯片对应的第一走线41和EMMC存储芯片对应的第二走线42，第一电源模块341还可以包括第四电源单元，第四电源单元通过第一走线41与第三类引脚共用焊盘3113连接。此外，第一电源模块341中的第四电源单元还与处理器芯片33的一个电源引脚连接，第三类引脚共用焊盘3113所连接的第二走线42还与电路板31中的接地端GND连接。

一种方式，如图10所示，第三类引脚共用焊盘3113连接的第一走线41和第二走线42均包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，在第三类引脚共用焊盘3113连接的第一走线41包括的第一跳选区域316处装配跳选元件，使得第三类引脚共用焊盘3113连接的第一走线41导通，这样，在处理器芯片33中的电源引脚输出相应的电压给第一电源模块341，第一电源模块341中的第四电源单元将该电压转换成第一存储芯片工作所需要的电压之后，第四电源单元转换后的电压可以通过第一走线41和第三类引脚共用焊盘3113，传输给第一存储芯片的电源引脚。并且，在第三类引脚共用焊盘3113连接的第二走线42包括的第一跳选区域316处不装配跳选元件，使得第三类引脚共用焊盘3113连接的第二走线42断开设置。

相应的，在电路板31上装配第二存储芯片的情况下，在第三类引脚共用焊盘3113连接的第二走线42包括的第一跳选区域316处装配跳选元件，使得第三类引脚共用焊盘3113连接的第二走线42导通，这样，第二存储芯片的接地引脚可以依次通过第三类引脚共用焊盘3113和第二走线42与接地端GND导通。并且，在第三类引脚共用焊盘3113连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第三类引脚共用焊盘3113连接的第一走线41断开设置。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于C4位置处的引脚为VCCQ引脚(即电源引脚)，第一UFS存储芯片中位于K8位置处的引脚为VCC引脚(即电源引脚)，且EMMC存储芯片中位于C4位置和K8位置处的引脚均为VSS引脚(即接地引脚)。因此，第三类引脚共用焊盘3113可以包括第一UFS存储芯片和EMMC存储芯片中位于C4位置以及K8位置处的引脚所连接的第一焊盘。

这样，在电路板31上装配第一UFS存储芯片时，第三类引脚共用焊盘3113所包括的多个第一焊盘，分别与第一UFS存储芯片中位于C4位置以及K8位置处的引脚连接，并在第三类引脚共用焊盘3113连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，第三类引脚共用焊盘3113所包括的多个第一焊盘，分别与EMMC存储芯片中位于C4位置以及K8位置处的引脚连接，并在第三类引脚共用焊盘3113连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第二UFS存储芯片中位于A6位置处的引脚为VCCQ2引脚(即电源引脚)，第二UFS存储芯片中位于K8位置处的引脚为VCC引脚(即电源引脚)，且EMMC存储芯片中位于A6位置和K8位置处的引脚均为VSS引脚(即接地引脚)。因此，第三类引脚共用焊盘3113可以包括第二UFS存储芯片和EMMC存储芯片中位于A6位置以及K8位置处的引脚所连接的第一焊盘。

这样，在电路板31上装配第二UFS存储芯片时，第三类引脚共用焊盘3113所包括的多个第一焊盘，分别与第二UFS存储芯片中位于A6位置以及K8位置处的引脚连接，并在第三类引脚共用焊盘3113连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，第三类引脚共用焊盘3113所包括的多个第一焊盘，分别与EMMC存储芯片中位于A6位置以及K8位置处的引脚连接，并在第三类引脚共用焊盘3113连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

另一种方式，如图11所示，第三类引脚共用焊盘3113连接的第一走线41不包括第一跳选区域316，第三类引脚共用焊盘3113连接的第二走线42包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，第一电源模块341中的第四电源单元对第三类引脚共用焊盘3113连接的第一走线41进行上电，即第四电源单元将处理器芯片33提供的电压转换为第一存储芯片工作所需要的电压，并输出给第三类引脚共用焊盘3113连接的第一走线41，使得第四电源单元转换后的电压可以依次通过第一走线41和第三类引脚共用焊盘3113，传输给第一存储芯片的电源引脚。并且，在第三类引脚共用焊盘3113连接的第二走线42包括的第一跳选区域316处不装配跳选元件，使得第三类引脚共用焊盘3113连接的第二走线42断开设置。

相应的，在电路板31上装配第二存储芯片的情况下，在第三类引脚共用焊盘3113连接的第二走线42包括的第一跳选区域316处装配跳选元件，使得第三类引脚共用焊盘3113连接的第二走线42导通，这样，第二存储芯片的接地引脚可以依次通过第三类引脚共用焊盘3113和第二走线42与接地端GND导通。并且，第一电源模块341中的第四电源单元对第三类引脚共用焊盘3113连接的第一走线41不进行上电，即第四电源单元不会将处理器芯片33提供的电压转换为第一存储芯片工作所需要的电压，也不会输出第一存储芯片工作所需要的电压给第三类引脚共用焊盘3113连接的第一走线41。

因此，结合图9和图11，可以得知，与第一电源模块341连接的第一走线41不包括第一跳选区域316，未与第一电源模块341连接的第二走线42包括第一跳选区域316。在电路板31用于承载第一存储芯片，且第一类焊盘311用于与第一存储芯片的电源引脚连接的情况下，第一电源模块341用于对第一类焊盘311连接的第一走线41进行上电，且第一类焊盘311连接的第二走线42包括的第一跳选区域316不用于装配跳选元件；并且，在电路板31用于承载第二存储芯片，且第一类焊盘311用于与第二存储芯片的信号引脚或接地引脚连接的情况下，第一类焊盘311连接的第二走线42包括的第一跳选区域316用于装配跳选元件，且第一电源模块341用于对第一类焊盘311连接的第一走线41不进行上电。

图12为本申请实施例提供的第四类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图，图13为本申请实施例提供的第四类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图。参照图12和图13所示，针对第一类焊盘311中的第四类引脚共用焊盘3114，其可以为UFS信号引脚/EMMC电源引脚处的焊盘，即第四类引脚共用焊盘3114用于与第一存储芯片的信号引脚和第二存储芯片的电源引脚连接。第四类引脚共用焊盘3114与两路走线连接，第四类引脚共用焊盘3114连接的两路走线分别为UFS存储芯片对应的第一走线41和EMMC存储芯片对应的第二走线42，第一电源模块341还包括第五电源单元，第五电源单元通过第二走线42与第四类引脚共用焊盘3114连接。此外，第一电源模块341中的第五电源单元还与处理器芯片33的一个电源引脚连接，处理器芯片33的一个信号引脚还通过第一走线41与第四类引脚共用焊盘3114连接。

一种方式，如图12所示，第四类引脚共用焊盘3114连接的第一走线41和第二走线42均包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，在第四类引脚共用焊盘3114连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件，使得第四类引脚共用焊盘3114连接的第一走线41导通，这样，处理器芯片33中的信号引脚输出的信号可以通过第一走线41和第四类引脚共用焊盘3114，传输给第二存储芯片的信号引脚。并且，在第四类引脚共用焊盘3114连接的第二走线42包括的第一跳选区域316处不装配跳选元件，使得第四类引脚共用焊盘3114连接的第二走线42断开设置。

相应的，在电路板31上装配第二存储芯片的情况下，在第四类引脚共用焊盘3114连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件，使得第四类引脚共用焊盘3114连接的第二走线42导通，这样，在处理器芯片33中的电源引脚输出相应的电压给第一电源模块341，第一电源模块341中的第五电源单元将该电压转换成第二存储芯片工作所需要的电压之后，第五电源单元转换后的电压可以通过第二走线42和第四类引脚共用焊盘3114，传输给第二存储芯片的电源引脚。并且，在第四类引脚共用焊盘3114连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第四类引脚共用焊盘3114连接的第一走线41断开设置。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例，第一UFS存储芯片和EMMC存储芯片中不存在同一个位置处的引脚，与第四类引脚共用焊盘3114连接的情况，即电路板31上可能不存在第四类引脚共用焊盘3114。或者，以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例，第二UFS存储芯片和EMMC存储芯片中也不存在同一个位置处的引脚，与第四类引脚共用焊盘3114连接的情况。

另一种方式，如图13所示，第四类引脚共用焊盘3114连接的第一走线41包括第一跳选区域316，第四类引脚共用焊盘3114连接的第二走线42不包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，在第四类引脚共用焊盘3114连接的第一走线41包括第一跳选区域316处装配跳选元件，使得第四类引脚共用焊盘3114 连接的第一走线41导通，则处理器芯片33中的信号引脚输出的信号可以通过第一走线41和第四类引脚共用焊盘3114，传输给第一存储芯片的信号引脚。并且，第一电源模块341中的第五电源单元对第四类引脚共用焊盘3114连接的第二走线42不进行上电，即第五电源单元不会将处理器芯片33提供的电压转换为第二存储芯片工作所需要的电压，也不会输出第二存储芯片工作所需要的电压给第四类引脚共用焊盘3114连接的第二走线42。

相应的，在电路板31上装配第二存储芯片的情况下，第一电源模块341中的第五电源单元对第四类引脚共用焊盘3114连接的第二走线42进行上电，即第五电源单元将处理器芯片33提供的电压转换为第二存储芯片工作所需要的电压，并输出给第四类引脚共用焊盘3114连接的第二走线42，使得第五电源单元转换后的电压可以通过第二走线42和第四类引脚共用焊盘3114，传输给第二存储芯片的电源引脚。并且，在第四类引脚共用焊盘3114连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第四类引脚共用焊盘3114连接的第一走线41断开设置。

图14为本申请实施例提供的第五类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图，图15为本申请实施例提供的第五类引脚共用焊盘与第一走线和第二走线的另一种连接关系示意图。参照图14和图15所示，针对第一类焊盘311中的第五类引脚共用焊盘3115，其可以为UFS接地引脚/EMMC电源引脚处的焊盘，即第五类引脚共用焊盘3115用于与第一存储芯片的接地引脚和第二存储芯片的电源引脚连接。第五类引脚共用焊盘3115与两路走线连接，第五类引脚共用焊盘3115连接的两路走线分别为UFS存储芯片对应的第一走线41和EMMC存储芯片对应的第二走线42，第一电源模块341还可以包括第六电源单元，第六电源单元通过第二走线42与第五类引脚共用焊盘3115连接。此外，第一电源模块341中的第六电源单元还与处理器芯片33的一个电源引脚连接，第五类引脚共用焊盘3115所连接的第一走线41还与电路板31中的接地端GND连接。

一种方式，如图14所示，第五类引脚共用焊盘3115连接的第一走线41和第二走线42均包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，在第五类引脚共用焊盘3115连接的第一走线41包括的第一跳选区域316处装配跳选元件，使得第五类引脚共用焊盘3115连接的第一走线41导通，这样，第一存储芯片的接地引脚可以依次通过第五类引脚共用焊盘3115和第一走线41与接地端GND导通。并且，在第五类引脚共用焊盘3115连接的第二走线42包括的第一跳选区域316处不装配跳选元件，使得第五类引脚共用焊盘3115连接的第二走线42断开设置。

相应的，在电路板31上装配第二存储芯片的情况下，在第五类引脚共用焊盘3115连接的第二走线42包括的第一跳选区域316处装配跳选元件，使得第五类引脚共用焊盘3115连接的第二走线42导通，这样，在处理器芯片33中的电源引脚输出相应的电压给第一电源模块341，第一电源模块341中的第六电源单元将该电压转换成第二存储芯片工作所需要的电压之后，第六电源单元转换后的电压可以通过第二走线42和第五类引脚共用焊盘3115，传输给第二存储芯片的电源引脚。并且，在第五类引脚共用焊盘3115连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第五类引脚共用焊盘3115连接的第一走线41断开设置。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于M4位置、N4位置以及P5位置处的引脚均为VSS引脚(即接地引脚)，且EMMC存储芯片中位于M4位置、N4位置以及P5位置处的引脚均为VCCQ引脚(即电源引脚)。因此，第五类引脚共用焊盘3115可以包括第一UFS存储芯片和EMMC存储芯片中位于M4位置、N4位置以及P5位置处的引脚所连接的第一焊盘。

这样，在电路板31上装配第一UFS存储芯片时，第五类引脚共用焊盘3115所包括的多个第一焊盘，分别与第一UFS存储芯片中位于M4位置、N4位置以及P5位置处的引脚连接，并在第五类引脚共用焊盘3115连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，第五类引脚共用焊盘3115所包括的多个第一焊盘，分别与EMMC存储芯片中位于M4位置、N4位置以及P5位置处的引脚连接，并在第五类引脚共用焊盘3115连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第二UFS存储芯片中位于M4位置、N4位置以及P5位置处的引脚均为VSS引脚(即接地引脚)，且EMMC存储芯片中位于M4位置、N4位置以及P5位置处的引脚均为VCCQ引脚(即电源引脚)。因此，第五类引脚共用焊盘3115可以包括第二UFS存储芯片和EMMC存储芯片中位于M4位置、N4位置以及P5位置处的引脚所连接的第一焊盘。

这样，在电路板31上装配第二UFS存储芯片时，第五类引脚共用焊盘3115所包括的多个第一焊盘，分别与第二UFS存储芯片中位于M4位置、N4位置以及P5位置处的引脚连接，并在第五类引脚共用焊盘3115连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，第五类引脚共用焊盘3115所包括的多个第一焊盘，分别与EMMC存储芯片中位于M4位置、N4位置以及P5位置处的引脚连接，并在第五类引脚共用焊盘3115连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

另一种方式，如图15所示，第五类引脚共用焊盘3115连接的第一走线41包括第一跳选区域316，第五类引脚共用焊盘3115连接的第二走线42不包括第一跳选区域316。

电路板31上装配第一存储芯片的情况下，在第五类引脚共用焊盘3115连接的第一走线41包括的第一跳选区域316处装配跳选元件，使得第五类引脚共用焊盘3115连接的第一走线41导通，这样，第一存储芯片的接地引脚可以依次通过第五类引脚共用焊盘3115和第一走线41与接地端GND导通。并且，第一电源模块341中的第六电源单元对第五类引脚共用焊盘3115连接的第二走线42不进行上电，即第六电源单元不会将处理器芯片33提供的电压转换为第二存储芯片工作所需要的电压，也不会输出第二存储芯片工作所需要的电压给第五类引脚共用焊盘3115连接的第二走线42。

相应的，在电路板31上装配第二存储芯片的情况下，第一电源模块341中的第六电源单元对第五类引脚共用焊盘3115连接的第二走线42进行上电，即第六电源单元将处理器芯片33提供的电压转换为第二存储芯片工作所需要的电压，并输出给第五类引脚共用焊盘3115连接的第二走线42，使得第六电源单元转换后的电压可以依次通过第二走线42和第五类引脚共用焊盘3115，传输给第二存储芯片的电源引脚。并且，在第五类引脚共用焊盘3115连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第五类引脚共用焊盘3115连接的第一走线41断开设置。

因此，结合图13和图15，可以得知，与第一电源模块341连接的第二走线42不包括第一跳选区域316，未与第一电源模块341连接的第一走线41包括第一跳选区域316。在电路板31用于承载第一存储芯片，且第一类焊盘311用于与第一存储芯片的信号引脚或接地引脚连接的情况下，第一类焊盘311连接的第一走线41包括的第一跳选区域316用于装配跳选元件，且第一电源模块341用于对第一类焊盘311连接的第二走线42不进行上电；并且，在电路板31用于承载第二存储芯片，且第一类焊盘311用于与第二存储芯片的电源引脚连接的情况下，第一电源模块341用于对第一类焊盘311连接的第二走线42进行上电，且第一类焊盘311连接的第一走线41包括的第一跳选区域316不用于装配跳选元件。

综上，结合上述的图6、图8、图10、图12和图14，第一类焊盘311连接的第一走线41和第二走线42均包括第一跳选区域316。在电路板31用于承载第一存储芯片的情况下，第一类焊盘311连接的第一走线41包括的第一跳选区域316用于装配跳选元件，且第一类焊盘311连接的第二走线42包括的第一跳选区域316不用于装配跳选元件；在电路板31用于承载第二存储芯片的情况下，第一类焊盘311连接的第二走线42包括的第一跳选区域316用于装配跳选元件，且第一类焊盘311连接的第一走线41包括的第一跳选区域316不用于装配跳选元件。

综上，结合上述的图7、图9、图11、图13和图15所示，与第一电源模块341连接的第一走线41和/或第二走线42不包括第一跳选区域316，未与第一电源模块341连接的第一走线41或第二走线42包括第一跳选区域316。在电路板31用于承载第一存储芯片，且第一类焊盘311用于与第一存储芯片的电源引脚连接的情况下，第一电源模块341用于对第一类焊盘311连接的第一走线41进行上电；和/或，在电路板31用于承载第二存储芯片，且第一类焊盘311用于与第二存储芯片的电源引脚连接的情况下，第一电源模块341用于对第一类焊盘311连接的第二走线42进行上电。

需要说明的是，上述的第一电源单元、第二电源单元、第三电源单元、第四电源单元、第五电源单元和第六电源单元，可以是第一电源模块341中的同一个用于电压转换的功能单元，也可以是第一电源模块341中多个不同的用于电压转换的功能单元。并且，上述的第一电源单元、第二电源单元、第三电源单元、第四电源单元、第五电源单元和第六电源单元可以集成在同一个器件内，如均集成在电源管理芯片34内，或者，上述的第一电源单元、第二电源单元、第三电源单元、第四电源单元、第五电源单元和第六电源单元也可以独立设置，本申请实施例对此不进行限定。

在一些实施例中，多个第一焊盘包括第二类焊盘312，第二类焊盘312用于与第一存储芯片的信号引脚和第二存储芯片的信号引脚连接，或者用于与第一存储芯片的信号引脚和第二存储芯片的接地引脚连接，或者用于与第一存储芯片的接地引脚和第二存储芯片的信号引脚连接。并且，第二类焊盘312连接的第一走线41和第二走线 42均包括第一跳选区域316；在电路板31用于承载第一存储芯片的情况下，至少部分的第二类焊盘312连接的第一走线41包括的第一跳选区域316用于装配跳选元件；在电路板31用于承载第二存储芯片的情况下，第二类焊盘312连接的第二走线42包括的第一跳选区域316用于装配跳选元件。

图16为本申请实施例提供的第六类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图。参照图16所示，针对第二类焊盘312中的第六类引脚共用焊盘3121，其可以为UFS信号引脚/EMMC信号引脚处的焊盘，即第六类引脚共用焊盘3121用于与第一存储芯片的信号引脚和第二存储芯片的信号引脚连接。第六类引脚共用焊盘3121与两路走线连接，第六类引脚共用焊盘3121连接的两路走线分别为UFS存储芯片对应的第一走线41和EMMC存储芯片对应的第二走线42。此外，处理器芯片33的一个信号引脚通过第一走线41与第六类引脚共用焊盘3121连接，处理器芯片33的另一个信号引脚还通过第二走线42与第六类引脚共用焊盘3121连接。

其中，第六类引脚共用焊盘3121连接的第一走线41和第二走线42均包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，在第六类引脚共用焊盘3121连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件，使得第六类引脚共用焊盘3121连接的第一走线41导通，这样，处理器芯片33中与第一存储芯片对应的信号引脚输出的信号，可以依次通过第一走线41和第六类引脚共用焊盘3121传输给第一存储芯片的信号引脚。并且，在第六类引脚共用焊盘3121连接的第二走线42包括的第一跳选区域316处不装配跳选元件，使得第六类引脚共用焊盘3121连接的第二走线42断开设置。

相应的，在电路板31上装配第二存储芯片的情况下，在第六类引脚共用焊盘3121连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件，使得第六类引脚共用焊盘3121连接的第二走线42导通，这样，处理器芯片33中与第二存储芯片对应的信号引脚输出的信号，可以依次通过第二走线42和第六类引脚共用焊盘3121传输给第二存储芯片的信号引脚。并且，在第六类引脚共用焊盘3121连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第六类引脚共用焊盘3121连接的第一走线41断开设置。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例，第一UFS存储芯片和EMMC存储芯片中不存在同一个位置处的引脚，与第六类引脚共用焊盘3121连接的情况，即电路板31上可能不存在第六类引脚共用焊盘3121。或者，以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例，第二UFS存储芯片和EMMC存储芯片中也不存在同一个位置处的引脚，与第六类引脚共用焊盘3121连接的情况。

图17为本申请实施例提供的第七类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图。参照图17所示，针对第二类焊盘312中的第七类引脚共用焊盘3122，其可以为UFS接地引脚/EMMC信号引脚处的焊盘，即第七类引脚共用焊盘3122用于与第一存储芯片的接地引脚和第二存储芯片的信号引脚连接。第七类引脚共用焊盘3122与两路走线连接，第七类引脚共用焊盘3122连接的两路走线分别为UFS存储芯片对应的第一走线41和EMMC存储芯片对应的第二走线42。此外，第七类引脚共用焊盘3122所连接的第一走线41还与电路板31中的接地端GND连接，处理器芯片33的一个信号引脚通过第二走线42与第七类引脚共用焊盘3122连接。

其中，第七类引脚共用焊盘3122连接的第一走线41和第二走线42均包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，在第七类引脚共用焊盘3122连接的第一走线41包括的第一跳选区域316处装配跳选元件或不装配跳选元件。并且，在第七类引脚共用焊盘3122连接的第二走线42包括的第一跳选区域316处不装配跳选元件。

相应的，在电路板31上装配第二存储芯片的情况下，在第七类引脚共用焊盘3122连接的第二走线42包括的第一跳选区域316处装配跳选元件，使得第七类引脚共用焊盘3122连接的第二走线42导通，这样，处理器芯片33中的信号引脚输出的信号可以通过第二走线42和第七类引脚共用焊盘3122，传输给第二存储芯片的信号引脚。并且，在第七类引脚共用焊盘3122连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第七类引脚共用焊盘3122连接的第一走线41断开设置。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于A3位置处的引脚为VDDiQ引脚(即接地引脚)，且EMMC存储芯片中位于A3位置处的引脚为DAT0引脚(即信号引脚)；第一UFS存储芯片中位于B2位置、H5位置、K5位置以及M5位置处的引脚均为VSS引脚(即接地引脚)，且EMMC存储芯片中位于B2位置处的引脚为DAT3引脚(即信号引脚)，EMMC存储芯片中位于H5位置处的引脚为DS引脚(即信号引脚)，EMMC存储芯片中位于K5位置处的引脚为RST_n引脚(即信号引脚)，EMMC存储芯片中位于M5位置处的引脚为CMD引脚(即信号引脚)。因此，第七类引脚共用焊盘3122可以包括第一UFS存储芯片和EMMC存储芯片中位于A3位置、B2位置、H5位置、K5位置以及M5位置处的引脚所连接的第一焊盘。

这样，对于第七类引脚共用焊盘3122中，与第一UFS存储芯片和EMMC存储芯片中位于A3位置处的引脚连接的第一焊盘。在电路板31上装配第一UFS存储芯片时，在第一UFS存储芯片中位于A3位置处的引脚所对应连接的第一走线41包括的第一跳选区域316处装配电容，或者不装配任何跳选元件，若第一UFS存储芯片中位于A3位置处的引脚所对应连接的第一走线41包括的第一跳选区域316处不装配任何跳选元件，可以使得第一UFS存储芯片中位于A3位置处的引脚所对应连接的第一走线41处于开路状态。在电路板31上装配EMMC存储芯片时，在EMMC存储芯片中位于A3位置处的引脚所对应连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

并且，对于第七类引脚共用焊盘3122中，与第一UFS存储芯片和EMMC存储芯片中位于B2位置、H5位置、K5位置以及M5位置处的引脚连接的第一焊盘。在电路板31上装配第一UFS存储芯片时，在第一UFS存储芯片中位于B2位置、H5位置、K5位置以及M5位置处的引脚所对应连接的第一走线41包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，在 EMMC存储芯片位于B2位置、H5位置、K5位置以及M5位置处的引脚所对应连接的第二走线42包括的第一跳选区域316处装配电阻、二极管或三极管等跳选元件。

需要说明的是，在第一存储芯片为第二UFS存储芯片的情况下，第七类引脚共用焊盘3122包括的多个第一焊盘的位置、所连接的引脚功能、每个第一跳选区域316处是否装配跳选元件，以及在第一跳选区域316处装配跳选元件时跳选元件的类型，与第一存储芯片为第一UFS存储芯片的情况下，第七类引脚共用焊盘3122包括的多个第一焊盘的位置、所连接的引脚功能、每个第一跳选区域316处是否装配跳选元件，以及在第一跳选区域316处装配跳选元件时跳选元件的类型均对应相同，在此不再详述。

图18为本申请实施例提供的第八类引脚共用焊盘与第一走线和第二走线的一种连接关系示意图。参照图18所示，针对第二类焊盘312中的第八类引脚共用焊盘3123，其可以为UFS信号引脚/EMMC接地引脚处的焊盘，即第八类引脚共用焊盘3123用于与第一存储芯片的信号引脚和第二存储芯片的接地引脚连接。第八类引脚共用焊盘3123与两路走线连接，第八类引脚共用焊盘3123连接的两路走线分别为UFS存储芯片对应的第一走线41和EMMC存储芯片对应的第二走线42。此外，处理器芯片33的一个信号引脚通过第一走线41与第八类引脚共用焊盘3123连接，第八类引脚共用焊盘3123所连接的第二走线42还与电路板31中的接地端GND连接。

其中，第八类引脚共用焊盘3123连接的第一走线41和第二走线42均包括第一跳选区域316。

在电路板31上装配第一存储芯片的情况下，在第八类引脚共用焊盘3123连接的第一走线41包括的第一跳选区域316处装配电阻、电容、二极管或三极管等跳选元件，使得第八类引脚共用焊盘3123连接的第一走线41导通，这样，处理器芯片33中的信号引脚输出的信号，可以通过第一走线41和第八类引脚共用焊盘3123传输给第一存储芯片的信号引脚。并且，在第八类引脚共用焊盘3123连接的第二走线42包括的第一跳选区域316处不装配跳选元件，使得第八类引脚共用焊盘3123连接的第二走线42断开设置。

相应的，在电路板31上装配第二存储芯片的情况下，在第八类引脚共用焊盘3123连接的第二走线42包括的第一跳选区域316处装配电阻、电容、二极管或三极管等跳选元件，使得第八类引脚共用焊盘3123连接的第二走线42导通，这样，第二存储芯片的接地引脚可以依次通过第八类引脚共用焊盘3123和第二走线42与接地端GND导通。并且，在第八类引脚共用焊盘3123连接的第一走线41包括的第一跳选区域316处不装配跳选元件，使得第八类引脚共用焊盘3123连接的第一走线41断开设置。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例，第一UFS存储芯片和EMMC存储芯片中不存在同一个位置处的引脚，与第八类引脚共用焊盘3123连接的情况，即电路板31上可能不存在第八类引脚共用焊盘3123。或者，以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例，第二UFS存储芯片和EMMC存储芯片中也不存在同一个位置处的引脚，与第八类引脚共用焊盘3123连接的情况。

在一些实施例中，如图5所示，第一焊盘组还包括多个第二焊盘，每个第二焊盘均与一路走线连接，第二焊盘连接的一路走线为第三走线；部分的第二焊盘连接的第三走线包括第二跳选区域317，第二跳选区域317处的第三走线断开设置；另一部分的第二焊盘连接的第三走线不包括第二跳选区域317。在电路板31用于承载第一存储芯片或第二存储芯片的情况下，至少部分的第二焊盘连接的第三走线包括的第二跳选区域317用于装配跳选元件。

需要说明的是，第二跳选区域317可以由两个存在一定间隔的焊盘组成，使得第二跳选区域317处的走线没有连通。

多个第二焊盘包括第三类焊盘313，第三类焊盘313用于与第一存储芯片的电源引脚和第二存储芯片的未使用引脚连接，或者用于与第一存储芯片的未使用引脚和第二存储芯片的电源引脚连接。并且，电路板31还用于承载第二电源模块，第二电源模块用于通过第三走线与第三类焊盘313连接。

图19为本申请实施例提供的第九类引脚共用焊盘与第三走线的一种连接关系示意图，图20为本申请实施例提供的第九类引脚共用焊盘与第三走线的另一种连接关系示意图。参照图19和图20所示，针对第三类焊盘313中的第九类引脚共用焊盘3131，其可以为UFS未使用引脚/EMMC电源引脚处的焊盘，即第九类引脚共用焊盘3131用于与第一存储芯片的未使用引脚和第二存储芯片的电源引脚连接。第九类引脚共用焊盘3131与一路走线连接，第九类引脚共用焊盘3131连接的一路走线为UFS存储芯片和EMMC存储芯片对应的第三走线43。第二电源模块342可以包括第七电源单元，第七电源单元通过第三走线43与第九类引脚共用焊盘3131连接，第七电源单元还与处理器芯片33的一个电源引脚连接。

一种方式，如图19所示，第九类引脚共用焊盘3131连接的第三走线43包括第二跳选区域317。

在电路板31上装配第一存储芯片的情况下，在第九类引脚共用焊盘3131连接的第三走线43包括的第二跳选区域317处不装配跳选元件，使得第九类引脚共用焊盘3131连接的第三走线43处于开路状态。在电路板31上装配第二存储芯片的情况下，在第九类引脚共用焊盘3131连接的第三走线43包括的第二跳选区域317处装配跳选元件，使得第九类引脚共用焊盘3131连接的第三走线43导通，这样，在处理器芯片33中的电源引脚输出相应的电压给第二电源模块342，第二电源模块342中的第七电源单元将该电压转换成第二存储芯片工作所需要的电压之后，第七电源单元转换后的电压可以通过第三走线43和第九类引脚共用焊盘3131，传输给第二存储芯片的电源引脚。

另一种方式，如图20所示，第九类引脚共用焊盘3131连接的第三走线43不包括第二跳选区域317。也就是说，电路板31中的第三走线43在制作时直接导通，且不存在第二跳选区域317。

在电路板31上装配第一存储芯片的情况下，第二电源模块342中的第七电源单元对第九类引脚共用焊盘3131连接的第三走线43不进行上电。在电路板31上装配第二存储芯片的情况下，第二电源模块342中的第七电源单元对第九类引脚共用焊盘3131连接的第三走线43进行上电，即第七电源单元将处理器芯片33提供的电压转换为第二存储芯片工作所需要的电压，并输出给第九类引脚共用焊盘3131连接的第三走线 43，使得第七电源单元转换后的电压可以依次通过第三走线43和第九类引脚共用焊盘3131，传输给第二存储芯片的电源引脚。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于C6位置处的引脚为NU引脚(即未使用引脚)，且EMMC存储芯片中位于C6位置处的引脚为VCCQ引脚(即电源引脚)；第一UFS存储芯片中位于E6位置处的引脚为VSF引脚(调试用引脚，也属于未使用引脚)，且EMMC存储芯片中位于E6位置处的引脚为VCC引脚(即电源引脚)；第一UFS存储芯片中位于J10位置处的引脚为VSF引脚(即未使用引脚)，且EMMC存储芯片中位于J10位置处的引脚为VCC引脚(即电源引脚)；第一UFS存储芯片中位于K9位置处的引脚为NU引脚(即未使用引脚)，且EMMC存储芯片中位于K9位置处的引脚VCC引脚(即电源引脚)；第一UFS存储芯片中位于P3位置处的引脚为NU引脚(即未使用引脚)，且EMMC存储芯片中位于P3位置处的引脚为VCCQ引脚(即电源引脚)。因此，第九类引脚共用焊盘3131包括第一UFS存储芯片和EMMC存储芯片中位于C6位置、E6位置、J10位置、K9位置以及P3位置处的引脚所连接的第二焊盘。

这样，对于第九类引脚共用焊盘3131中，分别与第一UFS存储芯片和EMMC存储芯片中位于C6位置、K9位置以及P3位置处的引脚连接的第二焊盘，其连接的第三走线43不包括第二跳选区域317，使得在电路板31上装配第一UFS存储芯片或EMMC存储芯片时，位于C6位置、K9位置以及P3位置处的引脚所对应连接的第三走线43均处于短路状态。

或者，对于第九类引脚共用焊盘3131中，分别与第一UFS存储芯片和EMMC存储芯片中位于C6位置、K9位置以及P3位置处的引脚连接的多个第二焊盘，其连接的第三走线43包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于C6位置、K9位置以及P3位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得这些第三走线43处于开路状态；而在电路板31上装配EMMC存储芯片时，在位于C6位置、K9位置以及P3位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

并且，对于第九类引脚共用焊盘3131中，分别与第一UFS存储芯片和EMMC存储芯片中位于E6位置以及J10位置处的引脚连接的第二焊盘，其连接的第三走线43包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于E6位置以及J10位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得这些第三走线43处于开路状态；在电路板31上装配EMMC存储芯片时，在位于E6位置以及J10位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第二UFS存储芯片中位于E6位置处的引脚为VSF引脚(即未使用引脚)，且EMMC存储芯片中位于E6位置处的引脚为VCC引脚(即电源引脚)；第二UFS存储芯片中位于F5位置处的引脚为NU引脚(即未使用引脚)，且EMMC存储芯片中位于F5位置处的引脚为VCC引脚(即电源引脚)；第二UFS存储芯片中位于J10位置处的引脚为VSF引脚(即未使用引脚)，且EMMC存储芯片中位于J10位置处的引脚为 VCC引脚(即电源引脚)；第二UFS存储芯片中位于K9位置处的引脚为NU引脚(即未使用引脚)，且EMMC存储芯片中位于K9位置处的引脚VCC引脚(即电源引脚)；第二UFS存储芯片中位于P3位置处的引脚为NU引脚(即未使用引脚)，且EMMC存储芯片中位于P3位置处的引脚为VCCQ引脚(即电源引脚)。因此，第九类引脚共用焊盘3131包括第二UFS存储芯片和EMMC存储芯片中位于E6位置、F5位置、J10位置、K9位置以及P3位置处的引脚所连接的第二焊盘。

这样，对于第九类引脚共用焊盘3131中，分别与第二UFS存储芯片和EMMC存储芯片中位于F5位置、K9位置以及P3位置处的引脚连接的多个第二焊盘，其连接的第三走线43不包括第二跳选区域317，使得在电路板31上装配第二UFS存储芯片或EMMC存储芯片时，位于F5位置、K9位置以及P3位置处的引脚所对应连接的第三走线43均处于短路状态。

或者，对于第九类引脚共用焊盘3131中，分别与第二UFS存储芯片和EMMC存储芯片中位于F5位置、K9位置以及P3位置处的引脚连接的多个第二焊盘，其连接的第三走线43包括第二跳选区域317。在电路板31上装配第二UFS存储芯片时，在位于F5位置、K9位置以及P3位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得这些第三走线43处于开路状态；而在电路板31上装配EMMC存储芯片时，在位于F5位置、K9位置以及P3位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

并且，对于第九类引脚共用焊盘3131中，分别与第二UFS存储芯片中位于E6位置以及J10位置处的引脚连接的第二焊盘，其连接的第三走线43包括第二跳选区域317。在电路板31上装配第二UFS存储芯片时，在位于E6位置以及J10位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得这些第三走线43处于开路状态；在电路板31上装配EMMC存储芯片时，在位于E6位置以及J10位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

图21为本申请实施例提供的第十类引脚共用焊盘与第三走线的一种连接关系示意图，图22为本申请实施例提供的第十类引脚共用焊盘与第三走线的另一种连接关系示意图。参照图21和图22所示，针对第三类焊盘313中的第十类引脚共用焊盘3132，其可以为UFS电源引脚/EMMC未使用引脚处的焊盘，即第十类引脚共用焊盘3132用于与第一存储芯片的电源引脚和第二存储芯片的未使用引脚连接。第十类引脚共用焊盘3132与一路走线连接，第十类引脚共用焊盘3132连接的一路走线为UFS存储芯片和EMMC存储芯片对应的第三走线43。第二电源模块342可以包括第八电源单元，第八电源单元通过第三走线43与第十类引脚共用焊盘3132连接，第八电源单元还与处理器芯片33的一个电源引脚连接。

一种方式，如图21所示，第十类引脚共用焊盘3132连接的第三走线43包括第二跳选区域317。

在电路板31上装配第一存储芯片的情况下，在第十类引脚共用焊盘3132连接的第三走线43包括的第二跳选区域317处装配跳选元件，使得第十类引脚共用焊盘3132连接的第三走线43导通，这样，在处理器芯片33中的电源引脚输出相应的电压给第二电源模块342，第二电源模块342中的第八电源单元将该电压转换成第一存储芯片工作所需要的电压之后，第八电源单元转换后的电压可以通过第三走线43和第十类引脚共用焊盘3132，传输给第一存储芯片的电源引脚。在电路板31上装配第二存储芯片的情况下，在第十类引脚共用焊盘3132连接的第三走线43包括的第二跳选区域317处不装配跳选元件，使得第十类引脚共用焊盘3132连接的第三走线43处于开路状态。

另一种方式，如图22所示，第十类引脚共用焊盘3132连接的第三走线43不包括第二跳选区域317。

在电路板31上装配第一存储芯片的情况下，第二电源模块342中的第八电源单元对第十类引脚共用焊盘3132连接的第三走线43进行上电，即第八电源单元将处理器芯片33提供的电压转换为第一存储芯片工作所需要的电压，并输出给第十类引脚共用焊盘3132连接的第三走线43，使得第八电源单元转换后的电压可以依次通过第三走线43和第十类引脚共用焊盘3132，传输给第一存储芯片的电源引脚。在电路板31上装配第二存储芯片的情况下，第二电源模块342中的第八电源单元对第十类引脚共用焊盘3132连接的第三走线43不进行上电。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于A9位置、C5位置以及E5位置处的引脚均为VCCQ引脚(即电源引脚)，第一UFS存储芯片中位于B8位置、B9位置、C8位置、C9位置、E8位置、N8位置、N9位置、P8位置以及P9位置处的引脚均为VCC引脚(即电源引脚)，且EMMC存储芯片中位于A9位置、B8位置、B9位置、C5位置、C8位置、C9位置、E5位置、E8位置、N8位置、N9位置、P8位置以及P9位置处的引脚均为NU引脚(即未使用引脚)。因此，第十类引脚共用焊盘3132包括第一UFS存储芯片和EMMC存储芯片中位于A9位置、B8位置、B9位置、C5位置、C8位置、C9位置、E5位置、E8位置、N8位置、N9位置、P8位置以及P9位置处的引脚所连接的第二焊盘。

这样，第十类引脚共用焊盘3132连接的第三走线43可以不包括第二跳选区域317，使得在电路板31上装配第一UFS存储芯片或EMMC存储芯片时，位于A9位置、B8位置、B9位置、C5位置、C8位置、C9位置、E5位置、E8位置、N8位置、N9位置、P8位置以及P9位置处的引脚所对应连接的第三走线43均处于短路状态。

或者，第十类引脚共用焊盘3132连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于A9位置、B8位置、B9位置、C5位置、C8位置、C9位置、E5位置、E8位置、N8位置、N9位置、P8位置以及P9位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件；而在电路板31上装配EMMC存储芯片时，在位于A9位置、B8位置、B9位置、C5位置、C8位置、C9位置、E5位置、E8位置、N8位置、N9位置、P8位置以及P9位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得这些第三走线43处于开路状态。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第二UFS存储芯片中位于A7位置、B7位置、C7位置、K6位置以及K7位置处的引脚均为VCCQ2引脚(即电源引脚)，第二UFS存储芯片中位于B8位置、B9位置、C8位置、C9位置、E8位置、N8位置、N9位置、P8位置以及P9位置处的引脚均为 VCC引脚(即电源引脚)，且EMMC存储芯片中位于A7位置、B7位置、B8位置、B9位置、C7位置、C8位置、C9位置、E8位置、K6位置、K7位置、N8位置、N9位置、P8位置以及P9位置处的引脚均为NU引脚(即未使用引脚)。因此，第十类引脚共用焊盘3132包括第二UFS存储芯片和EMMC存储芯片中位于A7位置、B7位置、B8位置、B9位置、C7位置、C8位置、C9位置、E8位置、K6位置、K7位置、N8位置、N9位置、P8位置以及P9位置处的引脚所连接的第二焊盘。

这样，第十类引脚共用焊盘3132连接的第三走线43可以不包括第二跳选区域317，使得在电路板31上装配第二UFS存储芯片或EMMC存储芯片时，位于A7位置、B7位置、B8位置、B9位置、C7位置、C8位置、C9位置、E8位置、K6位置、K7位置、N8位置、N9位置、P8位置以及P9位置处的引脚所对应连接的第三走线43均处于短路状态。

或者，第十类引脚共用焊盘3132连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第二UFS存储芯片时，在位于A7位置、B7位置、B8位置、B9位置、C7位置、C8位置、C9位置、E8位置、K6位置、K7位置、N8位置、N9位置、P8位置以及P9位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件；而在电路板31上装配EMMC存储芯片时，在位于A7位置、B7位置、B8位置、B9位置、C7位置、C8位置、C9位置、E8位置、K6位置、K7位置、N8位置、N9位置、P8位置以及P9位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得这些第三走线43处于开路状态。

因此，结合上述的图19和图21所示，第三类焊盘313连接的第三走线43包括第二跳选区域317。如图21所示，在电路板31用于承载第一存储芯片，且第三类焊盘313用于与第一存储芯片的电源引脚连接的情况下，第三类焊盘313连接的第三走线43包括的第二跳选区域317用于装配跳选元件；在电路板31用于承载第二存储芯片，且第三类焊盘313用于与第二存储芯片的未使用引脚连接的情况下，第三类焊盘313连接的第三走线43包括的第二跳选区域317不用于装配跳选元件。如图19所示，在电路板31用于承载第一存储芯片，且第三类焊盘313用于与第一存储芯片的未使用引脚连接的情况下，第三类焊盘313连接的第三走线43包括的第二跳选区域317不用于装配跳选元件；在电路板31用于承载第二存储芯片，且第三类焊盘313用于与第二存储芯片的电源引脚连接的情况下，第三类焊盘313连接的第三走线43包括的第二跳选区域317用于装配跳选元件。

因此，结合上述的图20和图22所示，第三类焊盘313连接的第三走线43不包括第二跳选区域317。如图22所示，在电路板31用于承载第一存储芯片，且第三类焊盘313用于与第一存储芯片的电源引脚连接的情况下，第二电源模块342用于对第三类焊盘313连接的第三走线43进行上电；在电路板31用于承载第二存储芯片，且第三类焊盘313用于与第二存储芯片的未使用引脚连接的情况下，第二电源模块342用于对第三类焊盘313连接的第三走线43不进行上电。如图20所示，在电路板31用于承载第一存储芯片，且第三类焊盘313用于与第一存储芯片的未使用引脚连接的情况下，第二电源模块342用于对第三类焊盘313连接的第三走线43不进行上电；在电路板31用于承载第二存储芯片，且第三类焊盘313用于与第二存储芯片的电源引脚连接的情况下，第二电源模块342用于对第三类焊盘313连接的第三走线43进行上电。

需要说明的是，上述的第七电源单元和第八电源单元，可以是第二电源模块342中两个不同的用于电压转换的功能单元。并且，上述的第七电源单元和第八电源单元可以集成在同一个器件内，如均集成在电源管理芯片34内，或者，上述的第七电源单元和第八电源单元也可以独立设置，本申请实施例对此不进行限定。

在一些实施例中，第一电源模块341和第二电源模块342可以集成在电源管理芯片34中。当然，第一电源模块341和第二电源模块342也可以独立设置。

在一些实施例中，如图5所示，多个第二焊盘包括第四类焊盘314，第四类焊盘314用于与第一存储芯片的未使用引脚和/或第二存储芯片的未使用引脚连接，且第四类焊盘314不用于与第一存储芯片的电源引脚或第二存储芯片的电源引脚连接。

由于第一存储芯片和第二存储芯片均包括信号引脚、电源引脚、接地引脚以及未使用引脚这四类引脚，因此，第四类焊盘314用于与第一存储芯片的接地引脚和第二存储芯片的未使用引脚连接，用于与第一存储芯片的未使用引脚和第二存储芯片的接地引脚连接，用于与第一存储芯片的信号引脚和第二存储芯片的未使用引脚连接，用于与第一存储芯片的未使用引脚和第二存储芯片的信号引脚连接，以及用于与第一存储芯片的未使用引脚和第二存储芯片的未使用引脚连接。

图23为本申请实施例提供的第十一类引脚共用焊盘与第三走线的一种连接关系示意图。参照图23所示，针对第四类焊盘314中的第十一类引脚共用焊盘3141，其可以为UFS接地引脚/EMMC未使用引脚处的焊盘，即第十一类引脚共用焊盘3141用于与第一存储芯片的接地引脚和第二存储芯片的未使用引脚连接。第十一类引脚共用焊盘3141与一路走线连接，第十一类引脚共用焊盘3141连接的一路走线为UFS存储芯片和EMMC存储芯片对应的第三走线43。此外，第十一类引脚共用焊盘3141所连接的第三走线43还与电路板31中的接地端GND连接。

一种方式，如图23所示，第十一类引脚共用焊盘3141连接的第三走线43包括第二跳选区域317。

在电路板31上装配第一存储芯片的情况下，在第十一类引脚共用焊盘3141连接的第三走线43包括的第二跳选区域317处装配跳选元件或不装配跳选元件。在电路板31上装配第二存储芯片的情况下，在第十一类引脚共用焊盘3141连接的第三走线43包括的第二跳选区域317处不装配跳选元件，使得第十一类引脚共用焊盘3141连接的第三走线43处于开路状态。

另一种方式，第十一类引脚共用焊盘3141连接的第三走线43不包括第二跳选区域317。这样，在电路板31上装配第一存储芯片或第二存储芯片时，第十一类引脚共用焊盘3141连接的第三走线43均处于短路状态。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于A8位置处的引脚为VDDiQ2引脚(即接地引脚)，且EMMC存储芯片中位于A8位置处的引脚为NU引脚(即未使用引脚)；第一UFS存储芯片中位于B11位置、B12位置、C1位置、C3位置、C11位置、C12位置、D3位置、D12位置、D13位置、D14位置、E1位置、E2位置、E3位置、F3位置、F12位置、F13 位置、F14位置、G1位置、G2位置、G3位置、G10位置、G12位置、H3位置、H12位置、H13位置、H14位置、J1位置、J2位置、J3位置、J12位置、K3位置、K12位置、K13位置、K14位置、L1位置、L2位置、L3位置、L12位置、M3位置、M12位置、M13位置、M14位置、N3位置、N11位置、N12位置、P11位置以及P12位置处的引脚均为VSS引脚(即接地引脚)，且EMMC存储芯片中位于B11位置、B12位置、C1位置、C3位置、C11位置、C12位置、D3位置、D12位置、D13位置、D14位置、E1位置、E2位置、E3位置、F3位置、F12位置、F13位置、F14位置、G1位置、G2位置、G3位置、G10位置、G12位置、H3位置、H12位置、H13位置、H14位置、J1位置、J2位置、J3位置、J12位置、K3位置、K12位置、K13位置、K14位置、L1位置、L2位置、L3位置、L12位置、M3位置、M12位置、M13位置、M14位置、N3位置、N11位置、N12位置、P11位置以及P12位置处的引脚均为NU引脚(即未使用引脚)。因此，第十一类引脚共用焊盘3141包括第一UFS存储芯片和EMMC存储芯片中，位于A8位置、B11位置、B12位置、C1位置、C3位置、C11位置、C12位置、D3位置、D12位置、D13位置、D14位置、E1位置、E2位置、E3位置、F3位置、F12位置、F13位置、F14位置、G1位置、G2位置、G3位置、G10位置、G12位置、H3位置、H12位置、H13位置、H14位置、J1位置、J2位置、J3位置、J12位置、K3位置、K12位置、K13位置、K14位置、L1位置、L2位置、L3位置、L12位置、M3位置、M12位置、M13位置、M14位置、N3位置、N11位置、N12位置、P11位置以及P12位置处的引脚所连接的第二焊盘。

这样，对于第十一类引脚共用焊盘3141中，分别与第一UFS存储芯片和EMMC存储芯片中位于A8位置处的引脚连接的第二焊盘，其连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于A8位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电容等跳选元件，或者不装配任何跳选元件，若在位于A8位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，可以使得位于A8位置处的引脚所对应连接的第三走线43处于开路状态；而在电路板31上装配EMMC存储芯片时，在位于A8位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得位于A8位置处的引脚所对应连接的第三走线43处于开路状态，或者，也可以在位于A8位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配跳选元件，使得位于A8位置处的引脚所对应连接的第三走线43处于短路状态。

并且，对于第十一类引脚共用焊盘3141中，除了与A8位置处的引脚所连接的第二焊盘以外的其余第二焊盘，其连接的第三走线43包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于B11位置、B12位置、C1位置、C3位置、C11位置、C12位置、D3位置、D12位置、D13位置、D14位置、E1位置、E2位置、E3位置、F3位置、F12位置、F13位置、F14位置、G1位置、G2位置、G3位置、G10位置、G12位置、H3位置、H12位置、H13位置、H14位置、J1位置、J2位置、J3位置、J12位置、K3位置、K12位置、K13位置、K14位置、L1位置、L2位置、L3位置、L12位置、M3位置、M12位置、M13位置、M14位置、N3位置、N11位置、N12位置、P11位置以及P12位置处引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，在位于B11位置、B12位置、C1位置、C3位置、C11位置、C12位置、D3位置、D12位置、D13位置、D14位置、E1位置、E2位置、E3位置、F3位置、F12位置、F13位置、F14位置、G1位置、G2位置、G3位置、G10位置、G12位置、H3位置、H12位置、H13位置、H14位置、J1位置、J2位置、J3位置、J12位置、K3位置、K12位置、K13位置、K14位置、L1位置、L2位置、L3位置、L12位置、M3位置、M12位置、M13位置、M14位置、N3位置、N11位置、N12位置、P11位置以及P12位置处引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得这些第三走线43处于开路状态。

或者，对于第十一类引脚共用焊盘3141中，除了与A8位置处的引脚所连接的第二焊盘以外的其余第二焊盘，其连接的第三走线43不包括第二跳选区域317。在电路板31上装配第一UFS存储芯片或EMMC存储芯片时，位于B11位置、B12位置、C1位置、C3位置、C11位置、C12位置、D3位置、D12位置、D13位置、D14位置、E1位置、E2位置、E3位置、F3位置、F12位置、F13位置、F14位置、G1位置、G2位置、G3位置、G10位置、G12位置、H3位置、H12位置、H13位置、H14位置、J1位置、J2位置、J3位置、J12位置、K3位置、K12位置、K13位置、K14位置、L1位置、L2位置、L3位置、L12位置、M3位置、M12位置、M13位置、M14位置、N3位置、N11位置、N12位置、P11位置以及P12位置处的引脚所对应连接的第三走线43均处于短路状态。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例，第十一类引脚共用焊盘3141包括第二UFS存储芯片和EMMC存储芯片中，位于A8位置、A9位置、B11位置、B12位置、C1位置、C3位置、C11位置、C12位置、D3位置、D12位置、D13位置、D14位置、E1位置、E2位置、E3位置、F3位置、F12位置、F13位置、F14位置、G1位置、G2位置、G3位置、G10位置、G12位置、H3位置、H12位置、H13位置、H14位置、J1位置、J2位置、J3位置、J12位置、K3位置、K12位置、K13位置、K14位置、L1位置、L2位置、L3位置、L12位置、M3位置、M12位置、M13位置、M14位置、N3位置、N11位置、N12位置、P11位置以及P12位置处的引脚所连接的第二焊盘。

其中，第二UFS存储芯片中位于A9位置处的引脚为VDDi引脚(即接地引脚)，且EMMC存储芯片中位于A9位置处的引脚为NU引脚(即未使用引脚)。这样，对于第十一类引脚共用焊盘3141中，分别与第二UFS存储芯片和EMMC存储芯片中位于A9位置处的引脚连接的第二焊盘，其连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第二UFS存储芯片时，在位于A9位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电容等跳选元件，或者不装配任何跳选元件；而在电路板31上装配EMMC存储芯片时，在位于A9位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得位于A9位置处的引脚所对应连接的第三走线43处于开路状态，或者，也可以在位于A9位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配跳选元件，使得位于A9位置处的引脚所对应连接的第三走线43处于短路状态。

而第二UFS存储芯片中，与第十一类引脚共用焊盘3141连接的引脚位置除了A9位置以外的其余引脚的位置、所连接的引脚功能、每个第二跳选区域317处是否装配跳选元件，以及在第二跳选区域317处装配跳选元件时跳选元件的类型，与第一UFS存储芯片中，与第十一类引脚共用焊盘3141连接的引脚的位置，所连接的引脚功能，每个第二跳选区域317处是否装配跳选元件，以及在第二跳选区域317处装配跳选元件时跳选元件的类型均对应相同，在此不再详述。

图24为本申请实施例提供的第十二类引脚共用焊盘与第三走线的一种连接关系示意图。参照图24所示，针对第四类焊盘314中的第十二类引脚共用焊盘3142，其可以为UFS未使用引脚/EMMC接地引脚处的焊盘，即第十二类引脚共用焊盘3142用于与第一存储芯片的未使用引脚和第二存储芯片的接地引脚连接。第十二类引脚共用焊盘3142与一路走线连接，第十二类引脚共用焊盘3142连接的一路走线为UFS存储芯片和EMMC存储芯片对应的第三走线43。此外，第十二类引脚共用焊盘3142所连接的第三走线43还与电路板31中的接地端GND连接。

一种方式，如图24所示，第十二类引脚共用焊盘3142连接的第三走线43包括第二跳选区域317。

在电路板31上装配第一存储芯片的情况下，在第十二类引脚共用焊盘3142连接的第三走线43包括第二跳选区域317处不装配跳选元件，使得第十二类引脚共用焊盘3142连接的第三走线43处于开路状态。在电路板31上装配第二存储芯片的情况下，在第十二类引脚共用焊盘3142连接的第三走线43包括第二跳选区域317处装配跳选元件。

另一种方式，第十二类引脚共用焊盘3142连接的第三走线43不包括第二跳选区域317。这样，在电路板31上装配第一存储芯片或第二存储芯片时，第十二类引脚共用焊盘3142连接的第三走线43均处于短路状态。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于G5位置以及E7位置处的引脚均为VSF引脚(即未使用引脚)，第一UFS存储芯片中位于A6位置以及P6位置处的引脚均为NU引脚(即未使用引脚)，且EMMC存储芯片中位于G5位置、E7位置、A6位置以及P6位置处的引脚均为VSS引脚(即接地引脚)。因此，第十二类引脚共用焊盘3142包括第一UFS存储芯片和EMMC存储芯片中，位于G5位置、E7位置、A6位置以及P6位置处的引脚所连接的第二焊盘。

这样，对于第十二类引脚共用焊盘3142中，分别与第一UFS存储芯片和EMMC存储芯片中位于G5位置以及E7位置处的引脚连接的第二焊盘，其连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于G5位置以及E7位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得位于G5位置以及E7位置处的引脚所对应连接的第三走线43处于开路状态；而在电路板31上装配EMMC存储芯片时，在位于G5位置以及E7位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

对于第十二类引脚共用焊盘3142中，分别与第一UFS存储芯片和EMMC存储芯片中位于A6位置以及P6位置处的引脚连接的第二焊盘，其连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于A6位置以及P6位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得位于A6位置以及P6位置处的引脚所对应连接的第三走线43处于开路状态；而在电路板31上装配EMMC存储芯片时，在位于A6位置以及P6位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

或者，对于第十二类引脚共用焊盘3142中，分别与第一UFS存储芯片和EMMC存储芯片中位于A6位置以及P6位置处的引脚连接的第二焊盘，其连接的第三走线43可以不包括第二跳选区域317。在电路板31上装配第一UFS存储芯片或EMMC存储芯片时，位于A6位置以及P6位置处的引脚所对应连接的第三走线43均处于短路状态。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第二UFS存储芯片中位于E7位置以及G5位置处的引脚均为VSF引脚(即未使用引脚)，第二UFS存储芯片中位于C4位置以及P6位置处的引脚均为NU引脚(即未使用引脚)，且EMMC存储芯片中位于E7位置、G5位置、C4位置以及P6位置处的引脚均为VSS引脚(即接地引脚)。因此，第十二类引脚共用焊盘3142包括第二UFS存储芯片和EMMC存储芯片中，位于E7位置、G5位置、C4位置以及P6位置处的引脚所连接的第二焊盘。

这样，对于第十二类引脚共用焊盘3142中，分别与第二UFS存储芯片和EMMC存储芯片中位于G5位置以及E7位置处的引脚连接的第二焊盘，其连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第二UFS存储芯片时，在位于G5位置以及E7位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得位于G5位置以及E7位置处的引脚所对应连接的第三走线43处于开路状态；而在电路板31上装配EMMC存储芯片时，在位于G5位置以及E7位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

对于第十二类引脚共用焊盘3142中，分别与第二UFS存储芯片和EMMC存储芯片中位于C4位置以及P6位置处的引脚连接的第二焊盘，其连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第二UFS存储芯片时，在位于C4位置以及P6位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得位于C4位置以及P6位置处的引脚所对应连接的第三走线43处于开路状态；而在电路板31上装配EMMC存储芯片时，在位于C4位置以及P6位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

或者，对于第十二类引脚共用焊盘3142中，分别与第二UFS存储芯片和EMMC存储芯片中位于C4位置以及P6位置处的引脚连接的第二焊盘，其连接的第三走线43可以不包括第二跳选区域317。在电路板31上装配第二UFS存储芯片或EMMC存储芯片时，位于C4位置以及P6位置处的引脚所对应连接的第三走线43均处于短路状态。

图25为本申请实施例提供的第十三类引脚共用焊盘与第三走线的一种连接关系示意图。参照图25所示，针对第四类焊盘314中的第十三类引脚共用焊盘3143，其可以为UFS信号引脚/EMMC未使用引脚处的焊盘，即第十三类引脚共用焊盘3143用于与第一存储芯片的信号引脚和第二存储芯片的未使用引脚连接。第十三类引脚共用焊盘3143与一路走线连接，第十三类引脚共用焊盘3143连接的一路走线为UFS存储芯片和EMMC存储芯片对应的第三走线43。此外，处理器芯片33的一个信号引脚还通过第三走线43与第十三类引脚共用焊盘3143连接。

一种方式，如图25所示，第十三类引脚共用焊盘3143连接的第三走线43包括第二跳选区域317。

在电路板31上装配第一存储芯片的情况下，在第十三类引脚共用焊盘3143连接的第三走线43包括的第二跳选区域317处装配跳选元件。在电路板31上装配第二存储芯片的情况下，在第十三类引脚共用焊盘3143连接的第三走线43包括的第二跳选区域317处不装配跳选元件，使得第十三类引脚共用焊盘3143连接的第三走线43处于开路状态。

另一种方式，第十三类引脚共用焊盘3143连接的第三走线43不包括第二跳选区域317。这样，在电路板31上装配第一存储芯片或第二存储芯片时，第十三类引脚共用焊盘3143连接的第三走线43均处于短路状态。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于D1位置处的引脚为DIN1_T引脚(即信号引脚)，第一UFS存储芯片中位于D2位置处的引脚为DIN1_C引脚(即信号引脚)，第一UFS存储芯片中位于F1位置处的引脚为DIN0_T引脚(即信号引脚)，第一UFS存储芯片中位于F2位置处的引脚为DIN0_C引脚(即信号引脚)，第一UFS存储芯片中位于H1位置处的引脚为REF_CLK引脚(即信号引脚)，第一UFS存储芯片中位于H2位置处的引脚为RST_N引脚(即信号引脚)，第一UFS存储芯片中位于K1位置处的引脚为DOUT0_C引脚(即信号引脚)，第一UFS存储芯片中位于K2位置处的引脚为DOUT0_T引脚(即信号引脚)，第一UFS存储芯片中位于M1位置处的脚为DOUT1_C引脚(即信号引脚)，第一UFS存储芯片中位于M2位置处的脚为DOUT1_T引脚(即信号引脚)；且EMMC存储芯片中位于D1位置、D2位置、F1位置、F2位置、H1位置、H2位置、K1位置、K2位置、M1位置以及M2位置处的引脚均为NU引脚(即未使用引脚)。因此，第十三类引脚共用焊盘3143包括第一UFS存储芯片和EMMC存储芯片中，位于D1位置、D2位置、F1位置、F2位置、H1位置、H2位置、K1位置、K2位置、M1位置以及M2位置处的引脚所连接的第二焊盘。

这样，第十三类引脚共用焊盘3143连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于D1位置、D2位置、F1位置、F2位置、H1位置、H2位置、K1位置、K2位置、M1位置以及M2位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件；而在电路板31上装配EMMC存储芯片时，在位于D1位置、D2位置、F1位置、F2位置、H1位置、H2位置、K1位置、K2位置、M1位置以及M2位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得这些第三走线43处于开路状态。

或者，第十三类引脚共用焊盘3143连接的第三走线43可以不包括第二跳选区域317。在电路板31上装配第一UFS存储芯片或EMMC存储芯片时，位于D1位置、D2位置、F1位置、F2位置、H1位置、H2位置、K1位置、K2位置、M1位置以及M2位置处的引脚所对应连接的第三走线43均处于短路状态。

在第一存储芯片为第二UFS存储芯片的情况下，第十三类引脚共用焊盘3143包括的多个第二焊盘的位置、所连接的引脚功能、每个第二跳选区域317处是否装配跳选元件，以及在第二跳选区域317处装配跳选元件时跳选元件的类型，与第一存储芯片为第一UFS存储芯片的情况下，第十三类引脚共用焊盘3143包括的多个第二焊盘的位置、所连接的引脚功能、每个第二跳选区域317处是否装配跳选元件，以及在第二跳选区域317处装配跳选元件时跳选元件的类型均对应相同，在此不再详述。

图26为本申请实施例提供的第十四类引脚共用焊盘与第三走线的一种连接关系示意图。参照图26所示，针对第四类焊盘314中的第十四类引脚共用焊盘3144，其可以为UFS未使用引脚/EMMC信号引脚处的焊盘，即第十四类引脚共用焊盘3144用于与第一存储芯片的未使用引脚和第二存储芯片的信号引脚连接。第十四类引脚共用焊盘3144与一路走线连接，第十四类引脚共用焊盘3144连接的一路走线为UFS存储芯片和EMMC存储芯片对应的第三走线43。此外，处理器芯片33的一个信号引脚还通过第三走线43与第十四类引脚共用焊盘3144连接。

一种方式，如图26所示，第十四类引脚共用焊盘3144连接的第三走线43包括第二跳选区域317。

在电路板31上装配第一存储芯片的情况下，在第十四类引脚共用焊盘3144连接的第三走线43包括第二跳选区域317处不装配跳选元件，使得第十四类引脚共用焊盘3144连接的第三走线43处于开路状态。在电路板31上装配第二存储芯片的情况下，在第十四类引脚共用焊盘3144连接的第三走线43包括第二跳选区域317处装配跳选元件。

另一种方式，第十四类引脚共用焊盘3144连接的第三走线43不包括第二跳选区域317。这样，在电路板31上装配第一存储芯片或第二存储芯片时，第十四类引脚共用焊盘3144连接的第三走线43均处于短路状态。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于B3位置、B6位置以及M6位置处的引脚均为NU引脚(即未使用引脚)，且EMMC存储芯片中位于B3位置处的引脚为DAT4引脚(即信号引脚)，EMMC存储芯片中位于B6位置处的引脚为DAT7引脚(即信号引脚)，EMMC存储芯片中位于M6位置处的引脚为CLK引脚(即信号引脚)。因此，第十四类引脚共用焊盘3144包括第一UFS存储芯片和EMMC存储芯片中，位于B3位置、B6位置以及M6位置处的引脚所连接的第二焊盘。

这样，第十四类引脚共用焊盘3144连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于B3位置、B6位置以及M6位置处的引脚所连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得位于B3位置、B6位置以及M6位置处的引脚所连接的第三走线43处于开路状态；而在电路板31上装配EMMC存储芯片时，在位于B3位置、B6位置以及M6位置处的引脚所连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

或者，第十四类引脚共用焊盘3144连接的第三走线43可以不包括第二跳选区域317。在电路板31上装配第一UFS存储芯片或EMMC存储芯片时，位于B3位置、B6位置以及M6位置处的引脚所连接的第三走线43均处于短路状态。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第二UFS存储芯片中位于A4位置、A5位置、B3位置、B4位置、B5位置以及M6位置处的引脚均为NU引脚(即未使用引脚)，且EMMC存储芯片中位于A4位置处的引脚为DAT1引脚(即信号引脚)，EMMC存储芯片中位于A5位置处的引脚为DAT2引脚(即信号引脚)，EMMC存储芯片中位于B3位置处的引脚为DAT4引脚(即信号引脚)，EMMC存储芯片中位于B4位置处的引脚为DAT5引脚(即信号引脚)，

EMMC存储芯片中位于B5位置处的引脚为DAT6引脚(即信号引脚)，EMMC存储芯片中位于M6位置处的引脚为CLK引脚(即信号引脚)。因此，第十四类引脚共用焊盘3144包括第二UFS存储芯片和EMMC存储芯片中，位于A4位置、A5位置、B3位置、B4位置、B5位置以及M6位置处的引脚所连接的第二焊盘。

这样，第十四类引脚共用焊盘3144连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第二UFS存储芯片时，在位于A4位置、A5位置、B3位置、B4位置、B5位置以及M6位置处的引脚所连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件，使得位于A4位置、A5位置、B3位置、B4位置、B5位置以及M6位置处的引脚所连接的第三走线43处于开路状态；而在电路板31上装配EMMC存储芯片时，在位于A4位置、A5位置、B3位置、B4位置、B5位置以及M6位置处的引脚所连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件。

或者，第十四类引脚共用焊盘3144连接的第三走线43可以不包括第二跳选区域317。在电路板31上装配第二UFS存储芯片或EMMC存储芯片时，位于A4位置、A5位置、B3位置、B4位置、B5位置以及M6位置处的引脚所连接的第三走线43均处于短路状态。

需要说明的是，对于上述图25所示的场景，在电路板31上装配第一存储芯片时，第十三类引脚共用焊盘3143连接的第三走线43包括的第二跳选区域317处装配的电阻，可以与第一存储芯片的内部阻抗匹配，以提高第一存储芯片的信号传输质量。相应的，对于上述图26所示的场景，在电路板31上装配第二存储芯片时，第十四类引脚共用焊盘3144连接的第三走线43包括的第二跳选区域317处装配的电阻，可以与第二存储芯片的内部阻抗匹配，以提高第二存储芯片的信号传输质量。

因此，结合图23至图26所示，第四类焊盘314连接的第三走线43包括第二跳选区域317。如图24和图26所示，在电路板31用于承载第一存储芯片，且第四类焊盘314用于与第一存储芯片的未使用引脚连接的情况下，第四类焊盘314连接的第三走线43包括的第二跳选区域317不用于装配跳选元件；在电路板31用于承载第二存储芯片，且第四类焊盘314用于与第二存储芯片的接地引脚或信号引脚连接的情况下，第四类焊盘314连接的第三走线43包括的第二跳选区域317用于装配跳选元件。如图23和图25所示，在电路板31用于承载第一存储芯片，且第四类焊盘314用于与第一存储芯片的接地引脚或信号引脚连接的情况下，第四类焊盘314连接的第三走线43包括的第二跳选区域317用于装配跳选元件或不用于装配跳选元件；在电路板31用于承载第二存储芯片，且第四类焊盘314用于与第二存储芯片的未使用引脚连接的情况下，第四类焊盘314连接的第三走线43包括的第二跳选区域317不用于装配跳选元件。

或者，针对包括上述第十一类引脚共用焊盘3141、第十二类引脚共用焊盘3142、第十三类引脚共用焊盘3143以及第十四类引脚共用焊盘3144的第四类焊盘314，其连接的第三走线43不包括第二跳选区域317。

图27为本申请实施例提供的第十五类引脚共用焊盘与第三走线的一种连接关系示意图。参照图27所示，针对第四类焊盘314中的第十五类引脚共用焊盘3145，其可以为UFS未使用引脚/EMMC未使用引脚处的焊盘，即第十五类引脚共用焊盘3145用于与第一存储芯片的未使用引脚和第二存储芯片的未使用引脚连接。第十五类引脚共用焊盘3145与一路走线连接，第十五类引脚共用焊盘3145连接的一路走线为UFS存储芯片和EMMC存储芯片对应的第三走线43。

其中，第十五类引脚共用焊盘3145连接的第三走线43不包括第二跳选区域317。这样，在电路板31上装配第一存储芯片或第二存储芯片时，第十五类引脚共用焊盘3145连接的第三走线43均处于短路状态，使得第十五类引脚共用焊盘3145连接的引脚均处于悬空状态。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片和EMMC存储芯片中，位于A1位置、A2位置、A7位置、A10位置、A11位置、A12位置、A13位置、A14位置、B1位置、B7位置、B10位置、B13位置、B14位置、C7位置、C10位置、C13位置、C14位置、D4位置、E9位置、E10位置、E12位置、E13位置、E14位置、F10位置、G13位置、G14位置、J13位置、J14位置、K6位置、K7位置、K10位置、L13位置、L14位置、M7位置、M8位置、M9位置、M10位置、M11位置、N1位置、N6位置、N7位置、N10位置、N13位置、N14位置、P1位置、P2位置、P7位置、P10位置、P13位置以及P14位置处的引脚均为未使用引脚。因此，第十五类引脚共用焊盘3145包括第一UFS存储芯片和EMMC存储芯片中，上述位置处的引脚所连接的第二焊盘。并且，第十五类引脚共用焊盘3145连接的第三走线43不包括第二跳选区域317，在电路板31上装配第一UFS存储芯片或EMMC存储芯片时，上述位置处的引脚所对应连接的第三走线43均处于短路状态。

以第一存储芯片为第二UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第二UFS存储芯片和EMMC存储芯片中，位于A1位置、A2位置、A10位置、A11位置、A12位置、A13位置、A14位置、B1位置、B10位置、B13位置、B14位置、C5位置、C10位置、C13位置、C14位置、D4位置、E5位置、E9位置、E10位置、E12位置、E13位置、E14位置、F10位置、G13位置、G14位置、J13位置、J14位置、K10位置、L13位置、L14位置、M7位置、M8位置、M9位置、M10位置、M11位置、N1位置、N6位置、N7位置、N10位置、N13位置、N14位置、P1位置、P2位置、P7位置、P10位置、P13位置以及P14位置处的引脚均为未使用引脚。因此，第十五类引脚共用焊盘3145包括第二UFS存储芯片和EMMC存储芯片中，上述位置处的引脚所连接的第二焊盘。并且，第十五类引脚共用焊盘3145连接的第三走线43不包括第二跳选区域317，在电路板31上装配第二UFS存储芯片或EMMC存储芯片时，上述位置处的引脚所对应连接的第三走线43均处于短路状态。

在一些实施例中，如图5所示，多个第二焊盘包括第五类焊盘315，第五类焊盘315用于与第一存储芯片的接地引脚和第二存储芯片的接地引脚连接。其中，第五类焊盘315连接的第三走线43包括第二跳选区域317；在电路板31用于承载第一存储芯片的情况下，第五类焊盘315连接的第三走线43包括的第二跳选区域317用于装配跳选元件；在电路板31用于承载第二存储芯片的情况下，第五类焊盘315连接的第三走线43包括的第二跳选区域317用于装配跳选元件或不用于装配跳选元件。或者，第五类焊盘315连接的第三走线43不包括第二跳选区域317。

图28为本申请实施例提供的第十六类引脚共用焊盘与第三走线的一种连接关系示意图。参照图28所示，针对第五类焊盘315中的第十六类引脚共用焊盘3151，其可以为UFS接地引脚/EMMC接地引脚处的焊盘，即第十六类引脚共用焊盘3151用于与第一存储芯片的接地引脚和第二存储芯片的接地引脚连接。第十六类引脚共用焊盘3151与一路走线连接，第十六类引脚共用焊盘3151连接的一路走线为UFS存储芯片和EMMC存储芯片对应的第三走线43。此外，第十六类引脚共用焊盘3151所连接的第三走线43还与电路板31中的接地端GND连接。

一种方式，如图28所示，第十六类引脚共用焊盘3151连接的第三走线43包括第二跳选区域317。

在电路板31上装配第一存储芯片的情况下，在第十六类引脚共用焊盘3151连接的第三走线43包括第二跳选区域317处装配跳选元件。在电路板31上装配第二存储芯片的情况下，在第十六类引脚共用焊盘3151连接的第三走线43包括第二跳选区域317处装配跳选元件或不装配跳选元件。

可以理解的是，针对UFS接地引脚/EMMC接地引脚处的焊盘所连接的一些引脚，其可能需要通过电容等元件进行接地，因此，这种情况下，UFS接地引脚/EMMC接地引脚处的焊盘连接的一些第三走线43需要包括第二跳选区域317。

另一种方式，第十六类引脚共用焊盘3151连接的第三走线43不包括第二跳选区域317。这样，在电路板31上装配第一存储芯片或第二存储芯片时，第十六类引脚共用焊盘3151连接的第三走线43均处于短路状态。

以第一存储芯片为第一UFS存储芯片，且第二存储芯片为EMMC存储芯片为例。第一UFS存储芯片中位于C2位置、H10位置、J5位置、N2位置、N5位置以及P4位置处的引脚均为VSS引脚(即接地引脚)，且EMMC存储芯片中位于C2位置处的引脚为VDDi引脚(即接地引脚)，EMMC存储芯片中位于H10位置、J5位置、N2位置、N5位置以及P4位置处的引脚均为VSS引脚(即接地引脚)。因此，第十六类引脚共用焊盘3151包括第一UFS存储芯片和EMMC存储芯片中，位于C2位置、H10位置、J5位置、N2位置、N5位置以及P4位置处的引脚所连接的第二焊盘。

这样，对于第十六类引脚共用焊盘3151中，分别与第一UFS存储芯片和EMMC 存储芯片中位于C2位置处的引脚连接的第二焊盘，其连接的第三走线43可以包括第二跳选区域317。在电路板31上装配第一UFS存储芯片时，在位于C2位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电阻、二极管或三极管等跳选元件；在电路板31上装配EMMC存储芯片时，在位于C2位置处的引脚所对应连接的第三走线43包括的第二跳选区域317处装配电容等跳选元件，或者不装配任何跳选元件。

并且，对于第十六类引脚共用焊盘3151中，分别与第一UFS存储芯片和EMMC存储芯片中位于H10位置、J5位置、N2位置、N5位置以及P4位置处的引脚连接的第二焊盘，其连接的第三走线43可以不包括第二跳选区域317，在电路板31上装配第一UFS存储芯片或EMMC存储芯片时，位于H10位置、J5位置、N2位置、N5位置以及P4位置处的引脚所对应连接的第三走线43均处于短路状态。

在第一存储芯片为第二UFS存储芯片的情况下，第十六类引脚共用焊盘3151包括的多个第二焊盘的位置、所连接的引脚功能、每个第二跳选区域317处是否装配跳选元件，以及在第二跳选区域317处装配跳选元件时跳选元件的类型，与第一存储芯片为第一UFS存储芯片的情况下，第十六类引脚共用焊盘3151包括的多个第二焊盘的位置、所连接的引脚功能、每个第二跳选区域317处是否装配跳选元件，以及在第二跳选区域317处装配跳选元件时跳选元件的类型均对应相同，在此不再详述。

应理解，上述虽然针对同一个引脚连接的走线包括的跳选区域(第一跳选区域316或第二跳选区域317)处，列举出了多个不同的跳选方式，如跳选方式可以为开路、短路、装配电阻、电容、二极管或三极管等跳选元件的方式，其并不表示该引脚的所有跳选方式都在实际设计中遍历应用。对于每一个引脚连接的走线包括的跳选区域处的跳选方式的选择，可以根据具体引脚的功能以及外部电路等进行选择，尽可能使得电路板31的整体设计趋于精简，本申请实施例对每一个引脚连接的走线包括的跳选区域处的跳选方式不进行具体限定。

在本申请实施例中，跳选元件包括电阻、电容、二极管以及三极管中的任意一种。

需要说明的是，图5所示的电路板31仅仅是为了示例性说明，第一焊盘组中的各个焊盘连接的走线以及走线中设置的跳选区域，其不构成对电路板31上设置的第一焊盘组中的各个焊盘的位置、第一焊盘组中的焊盘数量以及走线的分布位置等的限定，电路板31上设置的第一焊盘组中的各个焊盘的位置、第一焊盘组中的焊盘数量以及走线的分布位置等，可以根据实际情况进行设定。并且，在图5所示的电路板31上还可以装配电源管理芯片34和处理器芯片33等，且电源管理芯片34可以包括上述的第一电源模块341和第二电源模块342。

图29为本申请实施例提供的电路板上装配第一存储芯片的一种示例性的结构示意图。在图5所示的电路板31上装配第一存储芯片时，如第一存储芯片为UFS存储芯片时，可以得到如图29所示的电路板组件。

其中，在UFS电源引脚/EMMC电源引脚处的焊盘连接的第一走线41包括的第一跳选区域316处装配电阻；在UFS电源引脚/EMMC信号引脚处的焊盘连接的第一走线41包括的第一跳选区域316处装配电阻；在UFS电源引脚/EMMC接地引脚处的焊盘连接的第一走线41包括的第一跳选区域316处装配电阻；在UFS接地引脚/EMMC 电源引脚处的焊盘连接的第一走线41包括的第一跳选区域316处装配电阻；在UFS接地引脚/EMMC信号引脚处的焊盘连接的第一走线41包括的第一跳选区域316处装配电阻；在UFS未使用引脚/EMMC电源引脚处的焊盘连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件；在UFS电源引脚/EMMC未使用引脚处的焊盘连接的第三走线43包括的第二跳选区域317处装配电阻；在UFS接地引脚/EMMC未使用引脚处的焊盘连接的第三走线43包括的第二跳选区域317处装配电阻；在UFS未使用引脚/EMMC接地引脚处的焊盘连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件；在UFS信号引脚/EMMC未使用引脚处的焊盘连接的第三走线43包括的第二跳选区域317处装配电阻；在UFS未使用引脚/EMMC信号引脚处的焊盘连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件；UFS未使用引脚/EMMC未使用引脚处的焊盘连接的第三走线43不包括第二跳选区域317；在UFS接地引脚/EMMC接地引脚处的焊盘连接的第三走线43包括的第二跳选区域317处装配电阻。

图30为本申请实施例提供的电路板上装配第二存储芯片的一种示例性的结构示意图。图5所示的电路板31上装配第二存储芯片时，如第二存储芯片为EMMC存储芯片时，可以得到如图30所示的电路板组件。

其中，在UFS电源引脚/EMMC电源引脚处的焊盘连接的第二走线42包括的第一跳选区域316处装配电阻；在UFS电源引脚/EMMC信号引脚处的焊盘连接的第二走线42包括的第一跳选区域316处装配电阻；在UFS电源引脚/EMMC接地引脚处的焊盘连接的第二走线42包括的第一跳选区域316处装配电阻；在UFS接地引脚/EMMC电源引脚处的焊盘连接的第二走线42包括的第一跳选区域316处装配电阻；在UFS接地引脚/EMMC信号引脚处的焊盘连接的第二走线42包括的第一跳选区域316处装配电阻；在UFS未使用引脚/EMMC电源引脚处的焊盘连接的第三走线43包括的第二跳选区域317处装配电阻；在UFS电源引脚/EMMC未使用引脚处的焊盘连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件；在UFS接地引脚/EMMC未使用引脚处的焊盘连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件；在UFS未使用引脚/EMMC接地引脚处的焊盘连接的第三走线43包括的第二跳选区域317处装配电阻；在UFS信号引脚/EMMC未使用引脚处的焊盘连接的第三走线43包括的第二跳选区域317处不装配任何跳选元件；在UFS未使用引脚/EMMC信号引脚处的焊盘连接的第三走线43包括的第二跳选区域317处装配电阻；UFS未使用引脚/EMMC未使用引脚处的焊盘连接的第三走线43不包括第二跳选区域317；在UFS接地引脚/EMMC接地引脚处的焊盘连接的第三走线43包括的第二跳选区域317处装配电容。

综上所述，本申请实施例提供的同一电路板31可以兼容第一存储芯片和第二存储芯片。

在一些可能的实现方式中，针对第一类焊盘311中的第一类引脚共用焊盘3111，其用于与第一存储芯片的电源引脚和第二存储芯片的电源引脚连接。在电路板31上装配第一存储芯片或第二存储芯片时，若第一类引脚共用焊盘3111对应连接的处理器芯片33的电源引脚为同一电源引脚，这种情况下，可以将两路走线合并为一路走线。

图31为本申请实施例提供的第六类焊盘与第三走线的一种连接关系示意图，图32为本申请实施例提供的第六类焊盘与第三走线的另一种连接关系示意图。参照图31和图32所示，电路板31还包括第二焊盘组，第二焊盘组用于与处理器芯片33连接，电路板31还用于承载第三电源模块343。多个第二焊盘包括第六类焊盘51，第六类焊盘51用于与第一存储芯片的电源引脚和第二存储芯片的电源引脚连接；在电路板31用于承载第一存储芯片的情况下，第一存储芯片的电源引脚依次通过第六类焊盘51、第三走线43和第三电源模块343与处理器芯片33的第一电源引脚连接；在电路板31用于承载第二存储芯片的情况下，第二存储芯片的电源引脚依次通过第六类焊盘51、第三走线43和第三电源模块343与处理器芯片33的第二电源引脚连接；第一电源引脚和第二电源引脚为同一电源引脚。

一种方式，如图31所示，第六类焊盘51连接的第三走线43包括第二跳选区域317；在电路板31用于承载第一存储芯片或第二存储芯片的情况下，第六类焊盘51连接的第三走线43包括的第二跳选区域317用于装配跳选元件。

另一种方式，如图32所示，第六类焊盘51连接的第三走线43不包括第二跳选区域317；在电路板31用于承载第一存储芯片或第二存储芯片的情况下，第三电源模块343用于对第六类焊盘51连接的第三走线43进行上电。并且，在电路板31上装配第一存储芯片时第三电源模块343上电所输出的电压，与在电路板31上装配第二存储芯片时第三电源模块343上电所输出的电压可能不同。

在一些实施例中，第一存储芯片的尺寸与第二存储芯片的尺寸一致。

在一些实施例中，目标存储芯片32和处理器芯片33可以位于电路板31的第一表面。在电路板31上装配第一存储芯片或第二存储芯片时，第一跳选区域316处装配的跳选元件可以位于电路板31的第二表面，第二表面和第一表面可以为电路板中相对设置的两个表面。

这样，针对同一个焊盘所连接的两路走线，可以将第一跳选区域316处装配的跳选元件，与目标存储芯片32和处理器芯片33分布在电路板31的两侧，以减少两路走线造成的信号匹配问题。

在另一些实施例中，目标存储芯片32、处理器芯片33和第一跳选区域316处装配的跳选元件也可以位于电路板31的同一表面上，且第一跳选区域316与目标存储芯片32之间的距离，小于第一跳选区域316与处理器芯片33之间的距离。

这样，针对同一个焊盘所连接的两路走线，其包括的第一跳选区域316可以尽量靠近目标存储芯片32所在的位置，使得在第一跳选区域316处装配电阻等跳选元件后，可以减少两路走线造成的信号匹配问题。

在一些实施例中，针对信号线兼容的场景，如图16所示的场景，两路走线在分叉前的走线宽度与分叉后的走线宽度之间的差值小于预设值，预设值可以为0或者趋于0的数值，使得两路走线在分叉前的走线宽度与分叉后的走线宽度基本保持一致。这样，可以调整两路走线传输的信号的阻抗。

以上描述主要针对的是在同一电路板31上兼容第一存储芯片和第二存储芯片的实现方式。当然，本申请实施例中的电路板31还可以兼容三种或三种以上类型的存储芯片。

具体的，电路板31用于承载目标存储芯片32，目标存储芯片32包括至少两种存储芯片中的任意一种存储芯片，至少两种存储芯片中的各种存储芯片的引脚数量均相等，且至少两种存储芯片中的各种存储芯片的引脚排布均相同。电路板31包括第一焊盘组，第一焊盘组用于与目标存储芯片32连接；第一焊盘组包括多个第一焊盘，每个第一焊盘均与至少两路走线连接，至少部分的第一焊盘连接的每一路走线均包括第一跳选区域316，第一跳选区域316处的走线断开设置。在电路板31用于承载目标存储芯片32的情况下，至少部分的第一焊盘连接的目标走线包括的第一跳选区域316用于装配跳选元件，目标走线为第一焊盘连接的至少两路走线中与目标存储芯片32对应的一路走线。

在一些实施例中，第一焊盘组包括的各个焊盘与目标存储芯片32包括的各个引脚一一对应。具体的，第一焊盘组包括各个焊盘的排布阵列与目标存储芯片32包括的各个引脚的排布阵列相同，且第一焊盘组包括的焊盘数量与目标存储芯片32包括的引脚数量相等。

在一些实施例中，至少两种存储芯片中的各种存储芯片的尺寸均相同。

因此，本申请实施例中的同一电路板31可以兼容至少两种存储芯片。并且，同一电路板31兼容的至少两种存储芯片包括但不限于第一UFS存储芯片、第二UFS存储芯片以及EMMC存储芯片中的至少两者。

以上的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

Claims

一种电路板，其特征在于，所述电路板用于承载目标存储芯片，所述目标存储芯片包括至少两种存储芯片中的任意一种存储芯片，所述至少两种存储芯片中的各种存储芯片的引脚数量均相等，且所述至少两种存储芯片中的各种存储芯片的引脚排布均相同；

所述电路板包括第一焊盘组，所述第一焊盘组用于与所述目标存储芯片连接；所述第一焊盘组包括多个第一焊盘，每个所述第一焊盘均与至少两路走线连接，至少部分的所述第一焊盘连接的每一路走线均包括第一跳选区域，所述第一跳选区域处的走线断开设置；

在所述电路板用于承载所述目标存储芯片的情况下，至少部分的所述第一焊盘连接的目标走线包括的所述第一跳选区域用于装配跳选元件，所述目标走线为所述第一焊盘连接的所述至少两路走线中与所述目标存储芯片对应的一路走线。
根据权利要求1所述的电路板，其特征在于，所述目标存储芯片包括第一存储芯片或第二存储芯片；

每个所述第一焊盘均与两路走线连接，至少部分的所述第一焊盘连接的两路走线均包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片的情况下，至少部分的所述第一焊盘连接的第一走线包括的所述第一跳选区域用于装配跳选元件；所述第一走线为所述第一焊盘连接的所述两路走线中与所述第一存储芯片对应的一路走线；

在所述电路板用于承载所述第二存储芯片的情况下，至少部分的所述第一焊盘连接的第二走线包括的所述第一跳选区域用于装配跳选元件；所述第二走线为所述第一焊盘连接的所述两路走线中与所述第二存储芯片对应的一路走线。
根据权利要求2所述的电路板，其特征在于，所述多个第一焊盘包括第一类焊盘，所述第一类焊盘用于与所述第一存储芯片的电源引脚和/或所述第二存储芯片的电源引脚连接，且所述第一类焊盘不用于与所述第一存储芯片的未使用引脚或所述第二存储芯片的未使用引脚连接；所述电路板还用于承载第一电源模块；

在所述第一类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第一电源模块用于通过所述第一走线与所述第一类焊盘连接；和/或，在所述第一类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第一电源模块用于通过所述第二走线与所述第一类焊盘连接。
根据权利要求3所述的电路板，其特征在于，所述第一类焊盘连接的所述第一走线和所述第二走线均包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片的情况下，所述第一类焊盘连接的所述第一走线包括的所述第一跳选区域用于装配跳选元件，且所述第一类焊盘连接的所述第二走线包括的所述第一跳选区域不用于装配跳选元件；

在所述电路板用于承载所述第二存储芯片的情况下，所述第一类焊盘连接的所述第二走线包括的所述第一跳选区域用于装配跳选元件，且所述第一类焊盘连接的所述第一走线包括的所述第一跳选区域不用于装配跳选元件。
根据权利要求3所述的电路板，其特征在于，与所述第一电源模块连接的所述第一走线和/或所述第二走线不包括所述第一跳选区域，未与所述第一电源模块连接的所述第一走线或所述第二走线包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第一类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第一走线进行上电；

和/或，在所述电路板用于承载所述第二存储芯片，且所述第一类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第二走线进行上电。
根据权利要求5所述的电路板，其特征在于，与所述第一电源模块连接的所述第一走线和所述第二走线均不包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第一类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第一走线进行上电，且所述第一电源模块用于对所述第一类焊盘连接的所述第二走线不进行上电；

并且，在所述电路板用于承载所述第二存储芯片，且所述第一类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第二走线进行上电，且所述第一电源模块用于对所述第一类焊盘连接的所述第一走线不进行上电。
根据权利要求5所述的电路板，其特征在于，与所述第一电源模块连接的所述第一走线不包括所述第一跳选区域，未与所述第一电源模块连接的所述第二走线包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第一类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第一走线进行上电，且所述第一类焊盘连接的所述第二走线包括的所述第一跳选区域不用于装配跳选元件；

并且，在所述电路板用于承载所述第二存储芯片，且所述第一类焊盘用于与所述第二存储芯片的信号引脚或接地引脚连接的情况下，所述第一类焊盘连接的所述第二走线包括的所述第一跳选区域用于装配跳选元件，且所述第一电源模块用于对所述第一类焊盘连接的所述第一走线不进行上电。
根据权利要求5所述的电路板，其特征在于，与所述第一电源模块连接的所述第二走线不包括所述第一跳选区域，未与所述第一电源模块连接的所述第一走线包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第一类焊盘用于与所述第一存储芯片的信号引脚或接地引脚连接的情况下，所述第一类焊盘连接的所述第一走线包括的所述第一跳选区域用于装配跳选元件，且所述第一电源模块用于对所述第一类焊盘连接的所述第二走线不进行上电；

并且，在所述电路板用于承载所述第二存储芯片，且所述第一类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第二走线进行上电，且所述第一类焊盘连接的所述第一走线包括的所述第一跳选区域不用于装配跳选元件。
根据权利要求2所述的电路板，其特征在于，所述多个第一焊盘包括第二类焊盘，所述第二类焊盘用于与所述第一存储芯片的信号引脚和所述第二存储芯片的信号引脚连接，或者用于与所述第一存储芯片的信号引脚和所述第二存储芯片的接地引脚连接，或者用于与所述第一存储芯片的接地引脚和所述第二存储芯片的信号引脚连接；

所述第二类焊盘连接的所述第一走线和所述第二走线均包括所述第一跳选区域；在所述电路板用于承载所述第一存储芯片的情况下，至少部分的所述第二类焊盘连接的所述第一走线包括的所述第一跳选区域用于装配跳选元件；在所述电路板用于承载所述第二存储芯片的情况下，所述第二类焊盘连接的所述第二走线包括的所述第一跳选区域用于装配跳选元件。
根据权利要求2所述的电路板，其特征在于，所述第一焊盘组还包括多个第二焊盘，每个所述第二焊盘均与一路走线连接，所述第二焊盘连接的一路走线为第三走线；部分的所述第二焊盘连接的所述第三走线包括第二跳选区域，所述第二跳选区域处的所述第三走线断开设置；另一部分的所述第二焊盘连接的所述第三走线不包括所述第二跳选区域；

在所述电路板用于承载所述第一存储芯片或所述第二存储芯片的情况下，至少部分的所述第二焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件。
根据权利要求10所述的电路板，其特征在于，所述多个第二焊盘包括第三类焊盘，所述第三类焊盘用于与所述第一存储芯片的电源引脚和所述第二存储芯片的未使用引脚连接，或者用于与所述第一存储芯片的未使用引脚和所述第二存储芯片的电源引脚连接；

所述电路板还用于承载第二电源模块，所述第二电源模块用于通过所述第三走线与所述第三类焊盘连接。
根据权利要求11所述的电路板，其特征在于，所述第三类焊盘连接的所述第三走线包括所述第二跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第三类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第三类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件；在所述电路板用于承载所述第二存储芯片，且所述第三类焊盘用于与所述第二存储芯片的未使用引脚连接的情况下，所述第三类焊盘连接的所述第三走线包括的所述第二跳选区域不用于装配跳选元件；

在所述电路板用于承载所述第一存储芯片，且所述第三类焊盘用于与所述第一存储芯片的未使用引脚连接的情况下，所述第三类焊盘连接的所述第三走线包括的所述第二跳选区域不用于装配跳选元件；在所述电路板用于承载所述第二存储芯片，且所述第三类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第三类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件。
根据权利要求11所述的电路板，其特征在于，所述第三类焊盘连接的所述第三走线不包括所述第二跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第三类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第二电源模块用于对所述第三类焊盘连接的所述第三走线进行上电；在所述电路板用于承载所述第二存储芯片，且所述第三类焊盘用于与所述第二存储芯片的未使用引脚连接的情况下，所述第二电源模块用于对所述第三类焊盘连接的所述第三走线不进行上电；

在所述电路板用于承载所述第一存储芯片，且所述第三类焊盘用于与所述第一存储芯片的未使用引脚连接的情况下，所述第二电源模块用于对所述第三类焊盘连接的所述第三走线不进行上电；在所述电路板用于承载所述第二存储芯片，且所述第三类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第二电源模块用于对所述第三类焊盘连接的所述第三走线进行上电。
根据权利要求10所述的电路板，其特征在于，所述多个第二焊盘包括第四类焊盘，所述第四类焊盘用于与所述第一存储芯片的未使用引脚和/或所述第二存储芯片的未使用引脚连接，且所述第四类焊盘不用于与所述第一存储芯片的电源引脚或所述第二存储芯片的电源引脚连接。
根据权利要求14所述的电路板，其特征在于，所述第四类焊盘连接的所述第三走线包括所述第二跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第四类焊盘用于与所述第一存储芯片的未使用引脚连接的情况下，所述第四类焊盘连接的所述第三走线包括的所述第二跳选区域不用于装配跳选元件；在所述电路板用于承载所述第二存储芯片，且所述第四类焊盘用于与所述第二存储芯片的接地引脚或信号引脚连接的情况下，所述第四类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件；

在所述电路板用于承载所述第一存储芯片，且所述第四类焊盘用于与所述第一存储芯片的接地引脚或信号引脚连接的情况下，所述第四类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件或不用于装配跳选元件；在所述电路板用于承载所述第二存储芯片，且所述第四类焊盘用于与所述第二存储芯片的未使用引脚连接的情况下，所述第四类焊盘连接的所述第三走线包括的所述第二跳选区域不用于装配跳选元件。
根据权利要求14所述的电路板，其特征在于，所述第四类焊盘连接的所述第三走线不包括所述第二跳选区域。
根据权利要求10所述的电路板，其特征在于，所述多个第二焊盘包括第五类焊盘，所述第五类焊盘用于与所述第一存储芯片的接地引脚和所述第二存储芯片的接地引脚连接；

其中，所述第五类焊盘连接的所述第三走线包括所述第二跳选区域；在所述电路板用于承载所述第一存储芯片的情况下，所述第五类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件；在所述电路板用于承载所述第二存储芯片的情况下，所述第五类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件或不用于装配跳选元件；

或者，所述第五类焊盘连接的所述第三走线不包括所述第二跳选区域。
根据权利要求10所述的电路板，其特征在于，所述电路板还包括第二焊盘组，所述第二焊盘组用于与处理器芯片连接，所述电路板还用于承载第三电源模块；

所述多个第二焊盘包括第六类焊盘，所述第六类焊盘用于与所述第一存储芯片的电源引脚和所述第二存储芯片的电源引脚连接；在所述电路板用于承载所述第一存储芯片的情况下，所述第一存储芯片的电源引脚依次通过所述第六类焊盘、所述第三走线和所述第三电源模块与所述处理器芯片的第一电源引脚连接；在所述电路板用于承载所述第二存储芯片的情况下，所述第二存储芯片的电源引脚依次通过所述第六类焊盘、所述第三走线和所述第三电源模块与所述处理器芯片的第二电源引脚连接；所述第一电源引脚和所述第二电源引脚为同一电源引脚；

其中，所述第六类焊盘连接的所述第三走线包括所述第二跳选区域；在所述电路板用于承载所述第一存储芯片或所述第二存储芯片的情况下，所述第六类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件；

或者，所述第六类焊盘连接的所述第三走线不包括所述第二跳选区域；在所述电路板用于承载所述第一存储芯片或所述第二存储芯片的情况下，所述第三电源模块用于对所述第六类焊盘连接的所述第三走线进行上电。
根据权利要求1至18中任一项所述的电路板，其特征在于，所述跳选元件包括电阻、电容、二极管以及三极管中的任意一种。
根据权利要求1至18中任一项所述的电路板，其特征在于，所述至少两种存储芯片中的各种存储芯片的尺寸均相同。
根据权利要求1至18中任一项所述的电路板，其特征在于，所述至少两种存储芯片包括第一UFS存储芯片、第二UFS存储芯片以及EMMC存储芯片中的至少两者；所述第一UFS存储芯片的接口版本与所述第二UFS存储芯片的接口版本不同。
一种电路板组件，其特征在于，包括目标存储芯片以及如权利要求1至21中任一项所述的电路板，所述目标存储芯片连接于所述电路板上。
一种电子设备，其特征在于，包括壳体以及如权利要求22所述的电路板组件，所述电路板组件设置于所述壳体内部。
一种电路板，其特征在于，所述电路板用于承载目标存储芯片，所述目标存储芯片包括至少两种存储芯片中的任意一种存储芯片，所述至少两种存储芯片中的各种存储芯片的引脚数量均相等，且所述至少两种存储芯片中的各种存储芯片的引脚排布均相同；

所述电路板包括第一焊盘组，所述第一焊盘组用于与所述目标存储芯片连接；所述第一焊盘组包括多个第一焊盘，每个所述第一焊盘均与至少两路走线连接，至少部分的所述第一焊盘连接的每一路走线均包括第一跳选区域，所述第一跳选区域处的走线断开设置；

在所述电路板用于承载所述目标存储芯片的情况下，至少部分的所述第一焊盘连接的目标走线包括的所述第一跳选区域用于装配跳选元件，所述目标走线为所述第一焊盘连接的所述至少两路走线中与所述目标存储芯片对应的一路走线；

其中，所述第一焊盘组包括的焊盘数量与所述目标存储芯片的引脚数量相等；所述第一跳选区域为所述走线中未连通的区域，所述跳选元件为待装配的电子元件。
根据权利要求24所述的电路板，其特征在于，所述目标存储芯片包括第一存储芯片或第二存储芯片；

每个所述第一焊盘均与两路走线连接，至少部分的所述第一焊盘连接的两路走线均包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片的情况下，至少部分的所述第一焊盘连接的第一走线包括的所述第一跳选区域用于装配跳选元件；所述第一走线为所述第一焊盘连接的所述两路走线中与所述第一存储芯片对应的一路走线；

在所述电路板用于承载所述第二存储芯片的情况下，至少部分的所述第一焊盘连接的第二走线包括的所述第一跳选区域用于装配跳选元件；所述第二走线为所述第一焊盘连接的所述两路走线中与所述第二存储芯片对应的一路走线。
根据权利要求25所述的电路板，其特征在于，所述多个第一焊盘包括第一类焊盘，所述第一类焊盘用于与所述第一存储芯片的电源引脚和/或所述第二存储芯片的电源引脚连接，且所述第一类焊盘不用于与所述第一存储芯片的未使用引脚或所述第二存储芯片的未使用引脚连接；所述电路板还用于承载第一电源模块；

在所述第一类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第一电源模块用于通过所述第一走线与所述第一类焊盘连接；和/或，在所述第一类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第一电源模块用于通过所述第二走线与所述第一类焊盘连接。
根据权利要求26所述的电路板，其特征在于，所述第一类焊盘连接的所述第一走线和所述第二走线均包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片的情况下，所述第一类焊盘连接的所述第一走线包括的所述第一跳选区域用于装配跳选元件，且所述第一类焊盘连接的所述第二走线包括的所述第一跳选区域不用于装配跳选元件；

在所述电路板用于承载所述第二存储芯片的情况下，所述第一类焊盘连接的所述第二走线包括的所述第一跳选区域用于装配跳选元件，且所述第一类焊盘连接的所述第一走线包括的所述第一跳选区域不用于装配跳选元件。
根据权利要求26所述的电路板，其特征在于，与所述第一电源模块连接的所述第一走线和/或所述第二走线不包括所述第一跳选区域，未与所述第一电源模块连接的所述第一走线或所述第二走线包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第一类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第一走线进行上电；

和/或，在所述电路板用于承载所述第二存储芯片，且所述第一类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第二走线进行上电。
根据权利要求28所述的电路板，其特征在于，与所述第一电源模块连接的所述第一走线和所述第二走线均不包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第一类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第一走线进行上电，且所述第一电源模块用于对所述第一类焊盘连接的所述第二走线不进行上电；

并且，在所述电路板用于承载所述第二存储芯片，且所述第一类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第二走线进行上电，且所述第一电源模块用于对所述第一类焊盘连接的所述第一走线不进行上电。
根据权利要求28所述的电路板，其特征在于，与所述第一电源模块连接的所述第一走线不包括所述第一跳选区域，未与所述第一电源模块连接的所述第二走线包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第一类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第一走线进行上电，且所述第一类焊盘连接的所述第二走线包括的所述第一跳选区域不用于装配跳选元件；

并且，在所述电路板用于承载所述第二存储芯片，且所述第一类焊盘用于与所述第二存储芯片的信号引脚或接地引脚连接的情况下，所述第一类焊盘连接的所述第二走线包括的所述第一跳选区域用于装配跳选元件，且所述第一电源模块用于对所述第一类焊盘连接的所述第一走线不进行上电。
根据权利要求28所述的电路板，其特征在于，与所述第一电源模块连接的所述第二走线不包括所述第一跳选区域，未与所述第一电源模块连接的所述第一走线包括所述第一跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第一类焊盘用于与所述第一存储芯片的信号引脚或接地引脚连接的情况下，所述第一类焊盘连接的所述第一走线包括的所述第一跳选区域用于装配跳选元件，且所述第一电源模块用于对所述第一类焊盘连接的所述第二走线不进行上电；

并且，在所述电路板用于承载所述第二存储芯片，且所述第一类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第一电源模块用于对所述第一类焊盘连接的所述第二走线进行上电，且所述第一类焊盘连接的所述第一走线包括的所述第一跳选区域不用于装配跳选元件。
根据权利要求25所述的电路板，其特征在于，所述多个第一焊盘包括第二类焊盘，所述第二类焊盘用于与所述第一存储芯片的信号引脚和所述第二存储芯片的信号引脚连接，或者用于与所述第一存储芯片的信号引脚和所述第二存储芯片的接地引脚连接，或者用于与所述第一存储芯片的接地引脚和所述第二存储芯片的信号引脚连接；

所述第二类焊盘连接的所述第一走线和所述第二走线均包括所述第一跳选区域；在所述电路板用于承载所述第一存储芯片的情况下，至少部分的所述第二类焊盘连接的所述第一走线包括的所述第一跳选区域用于装配跳选元件；在所述电路板用于承载所述第二存储芯片的情况下，所述第二类焊盘连接的所述第二走线包括的所述第一跳选区域用于装配跳选元件。
根据权利要求25所述的电路板，其特征在于，所述第一焊盘组还包括多个第二焊盘，每个所述第二焊盘均与一路走线连接，所述第二焊盘连接的一路走线为第三走线；部分的所述第二焊盘连接的所述第三走线包括第二跳选区域，所述第二跳选区域处的所述第三走线断开设置；另一部分的所述第二焊盘连接的所述第三走线不包括所述第二跳选区域；

在所述电路板用于承载所述第一存储芯片或所述第二存储芯片的情况下，至少部分的所述第二焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件；所述第二跳选区域为所述第三走线中未连通的区域。
根据权利要求33所述的电路板，其特征在于，所述多个第二焊盘包括第三类焊盘，所述第三类焊盘用于与所述第一存储芯片的电源引脚和所述第二存储芯片的未使用引脚连接，或者用于与所述第一存储芯片的未使用引脚和所述第二存储芯片的电源引脚连接；

所述电路板还用于承载第二电源模块，所述第二电源模块用于通过所述第三走线与所述第三类焊盘连接。
根据权利要求34所述的电路板，其特征在于，所述第三类焊盘连接的所述第三走线包括所述第二跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第三类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第三类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件；在所述电路板用于承载所述第二存储芯片，且所述第三类焊盘用于与所述第二存储芯片的未使用引脚连接的情况下，所述第三类焊盘连接的所述第三走线包括的所述第二跳选区域不用于装配跳选元件；

在所述电路板用于承载所述第一存储芯片，且所述第三类焊盘用于与所述第一存储芯片的未使用引脚连接的情况下，所述第三类焊盘连接的所述第三走线包括的所述第二跳选区域不用于装配跳选元件；在所述电路板用于承载所述第二存储芯片，且所述第三类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第三类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件。
根据权利要求34所述的电路板，其特征在于，所述第三类焊盘连接的所述第三走线不包括所述第二跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第三类焊盘用于与所述第一存储芯片的电源引脚连接的情况下，所述第二电源模块用于对所述第三类焊盘连接的所述第三走线进行上电；在所述电路板用于承载所述第二存储芯片，且所述第三类焊盘用于与所述第二存储芯片的未使用引脚连接的情况下，所述第二电源模块用于对所述第三类焊盘连接的所述第三走线不进行上电；

在所述电路板用于承载所述第一存储芯片，且所述第三类焊盘用于与所述第一存储芯片的未使用引脚连接的情况下，所述第二电源模块用于对所述第三类焊盘连接的所述第三走线不进行上电；在所述电路板用于承载所述第二存储芯片，且所述第三类焊盘用于与所述第二存储芯片的电源引脚连接的情况下，所述第二电源模块用于对所述第三类焊盘连接的所述第三走线进行上电。
根据权利要求33所述的电路板，其特征在于，所述多个第二焊盘包括第四类焊盘，所述第四类焊盘用于与所述第一存储芯片的未使用引脚和/或所述第二存储芯片的未使用引脚连接，且所述第四类焊盘不用于与所述第一存储芯片的电源引脚或所述第二存储芯片的电源引脚连接。
根据权利要求37所述的电路板，其特征在于，所述第四类焊盘连接的所述第三走线包括所述第二跳选区域；

在所述电路板用于承载所述第一存储芯片，且所述第四类焊盘用于与所述第一存储芯片的未使用引脚连接的情况下，所述第四类焊盘连接的所述第三走线包括的所述第二跳选区域不用于装配跳选元件；在所述电路板用于承载所述第二存储芯片，且所述第四类焊盘用于与所述第二存储芯片的接地引脚或信号引脚连接的情况下，所述第四类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件；

在所述电路板用于承载所述第一存储芯片，且所述第四类焊盘用于与所述第一存储芯片的接地引脚或信号引脚连接的情况下，所述第四类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件或不用于装配跳选元件；在所述电路板用于承载所述第二存储芯片，且所述第四类焊盘用于与所述第二存储芯片的未使用引脚连接的情况下，所述第四类焊盘连接的所述第三走线包括的所述第二跳选区域不用于装配跳选元件。
根据权利要求37所述的电路板，其特征在于，所述第四类焊盘连接的所述第三走线不包括所述第二跳选区域。
根据权利要求33所述的电路板，其特征在于，所述多个第二焊盘包括第五类焊盘，所述第五类焊盘用于与所述第一存储芯片的接地引脚和所述第二存储芯片的接地引脚连接；

其中，所述第五类焊盘连接的所述第三走线包括所述第二跳选区域；在所述电路板用于承载所述第一存储芯片的情况下，所述第五类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件；在所述电路板用于承载所述第二存储芯片的情况下，所述第五类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件或不用于装配跳选元件；

或者，所述第五类焊盘连接的所述第三走线不包括所述第二跳选区域。
根据权利要求33所述的电路板，其特征在于，所述电路板还包括第二焊盘组，所述第二焊盘组用于与处理器芯片连接，所述电路板还用于承载第三电源模块；

所述多个第二焊盘包括第六类焊盘，所述第六类焊盘用于与所述第一存储芯片的电源引脚和所述第二存储芯片的电源引脚连接；在所述电路板用于承载所述第一存储芯片的情况下，所述第一存储芯片的电源引脚依次通过所述第六类焊盘、所述第三走线和所述第三电源模块与所述处理器芯片的第一电源引脚连接；在所述电路板用于承载所述第二存储芯片的情况下，所述第二存储芯片的电源引脚依次通过所述第六类焊盘、所述第三走线和所述第三电源模块与所述处理器芯片的第二电源引脚连接；所述第一电源引脚和所述第二电源引脚为同一电源引脚；

其中，所述第六类焊盘连接的所述第三走线包括所述第二跳选区域；在所述电路板用于承载所述第一存储芯片或所述第二存储芯片的情况下，所述第六类焊盘连接的所述第三走线包括的所述第二跳选区域用于装配跳选元件；

或者，所述第六类焊盘连接的所述第三走线不包括所述第二跳选区域；在所述电路板用于承载所述第一存储芯片或所述第二存储芯片的情况下，所述第三电源模块用于对所述第六类焊盘连接的所述第三走线进行上电。
根据权利要求24至41中任一项所述的电路板，其特征在于，所述跳选元件包括电阻、电容、二极管以及三极管中的任意一种。
根据权利要求24至41中任一项所述的电路板，其特征在于，所述至少两种存储芯片中的各种存储芯片的尺寸均相同。
根据权利要求24至41中任一项所述的电路板，其特征在于，所述至少两种存储芯片包括第一UFS存储芯片、第二UFS存储芯片以及EMMC存储芯片中的至少两者；所述第一UFS存储芯片的接口版本与所述第二UFS存储芯片的接口版本不同。