WO2025152873A1 - 一种太阳能电池及光伏组件 - Google Patents

一种太阳能电池及光伏组件

Info

Publication number
WO2025152873A1
WO2025152873A1 PCT/CN2025/071890 CN2025071890W WO2025152873A1 WO 2025152873 A1 WO2025152873 A1 WO 2025152873A1 CN 2025071890 W CN2025071890 W CN 2025071890W WO 2025152873 A1 WO2025152873 A1 WO 2025152873A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon substrate
thickness
passivation layer
doped silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/CN2025/071890
Other languages
English (en)
French (fr)
Inventor
邱浩然
李君君
汪根顺
吴华
于明哲
叶枫
方亮
徐希翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longi Green Energy Technology Co Ltd
Original Assignee
Longi Green Energy Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202410065730.3A external-priority patent/CN117995917A/zh
Priority claimed from CN202411295529.0A external-priority patent/CN119181730A/zh
Application filed by Longi Green Energy Technology Co Ltd filed Critical Longi Green Energy Technology Co Ltd
Priority to AU2025205537A priority Critical patent/AU2025205537B2/en
Priority to EP25741435.9A priority patent/EP4646059A4/en
Publication of WO2025152873A1 publication Critical patent/WO2025152873A1/zh
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/133—Providing edge isolation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings

Definitions

  • the present application belongs to the field of photovoltaic technology, and specifically relates to a solar cell and a photovoltaic module.
  • a solar cell is a device that can convert sunlight into electrical energy. Specifically, when the solar cell is in operation, sunlight shines on the semiconductor p-n junction of the solar cell, forming new hole-electron pairs. Under the action of the built-in electric field of the p-n junction, photogenerated holes flow to the p region, and photogenerated electrons flow to the n region. When the circuit is connected, current can be generated.
  • a solar cell in which both the positive electrode and the negative electrode are on the back of the cell is a back-contact cell. Compared with a double-sided contact solar cell, the front of the back-contact cell is not blocked by a metal electrode, so that the light-receiving side of the back-contact cell has a higher light utilization rate. Therefore, the back-contact cell has a higher short-circuit current and photoelectric conversion efficiency, and is one of the current technical directions for achieving high-efficiency crystalline silicon cells.
  • back-contact cells passivate the front and back sides of the silicon substrate, while the sides of the silicon substrate are directly exposed. This causes severe side recombination and the risk of damage, thereby reducing the efficiency of the back-contact cell.
  • the present application provides a solar cell, comprising: a silicon substrate; the silicon substrate having a light-receiving surface and a backlight surface opposite to each other, and a side surface disposed between the light-receiving surface and the backlight surface;
  • a protective layer is arranged on the side surface.
  • the protective layer comprises a first conductive layer, an insulating layer and a second conductive layer arranged on the side surface in sequence.
  • the first conductive layer and the second conductive layer have opposite conductive types.
  • a protective layer is provided on the side of the silicon substrate, and the protective layer includes a first conductive layer, an insulating layer, and a second conductive layer provided on the side of the silicon substrate.
  • the insulating layer is used to insulate and isolate the first conductive layer from the second conductive layer, so that the conductive layer formed by plating on the side of the silicon substrate does not need to be removed during the battery preparation process, which helps to simplify the battery production process.
  • the protective layer can play a role in passivation protection of the side of the silicon substrate, which can not only avoid the risk of damage and leakage caused by direct exposure of the side of the silicon substrate, but also reduce the carrier recombination on the side of the silicon substrate, thereby improving the conversion efficiency of the battery.
  • the backlight surface has first regions and second regions that are alternately arranged; a first conductive layer is formed in the first region, and a second conductive layer is formed in the second region.
  • the protective layer further includes a first passivation layer located between the side surface and the first conductive layer and a second passivation layer located between the insulating layer and the second conductive layer;
  • the backlight surface has a first area and a second area that are alternately arranged; along the direction away from the silicon substrate, the first area has a first passivation layer and a first conductive layer formed in sequence, and the second area has a second passivation layer and a second conductive layer formed in sequence; an insulating layer is provided between the first area and the second area.
  • the thickness of the protective layer at the first position is D1
  • the thickness of the protective layer at the second position is D2, satisfying: 1 ⁇ D1/D2 ⁇ 10.
  • the total thickness of the first passivation layer and the first conductive layer on the backlight surface is H1
  • the total thickness of the first passivation layer and the first conductive layer at the first position is H11
  • the total thickness of the first passivation layer and the first conductive layer at the second position is H12, satisfying: H12 ⁇ H11 ⁇ H1.
  • the total thickness of the first passivation layer and the first conductive layer at the first position on the side is H11 and the total thickness of the first passivation layer and the first conductive layer at the second position on the side is H12 which satisfies: 0.2 ⁇ H12/H11 ⁇ 1.
  • a total thickness H1 of the first passivation layer and the first conductive layer on the backlight surface and a total thickness H11 of the first passivation layer and the first conductive layer located at the first position satisfy: 0.5 ⁇ H11/H1 ⁇ 1.
  • the thickness of the insulating layer on the backlight surface is H2
  • the thickness of the insulating layer at the first position is H21
  • the thickness of the insulating layer at the second position is H22, satisfying: H22 ⁇ H21 ⁇ H2.
  • the thickness of the insulating layer at the first position on the side surface is H21 and the thickness of the insulating layer at the second position on the side surface is H22 which satisfies: 0.2 ⁇ H22/H21 ⁇ 1.
  • a thickness H2 of the insulating layer on the backlight surface and a thickness H21 of the insulating layer located at the first position satisfy: 0.5 ⁇ H21/H2 ⁇ 1.
  • the thickness H2 of the insulating layer on the backlight surface and the total thickness H22 of the insulating layer located at the second position satisfy: 0.2 ⁇ H22/H2 ⁇ 0.6.
  • a total thickness H3 of the second passivation layer and the second conductive layer on the backlight surface and a total thickness H31 of the second passivation layer and the second conductive layer located at the first position satisfy: 0.5 ⁇ H31/H3 ⁇ 1.
  • the total thickness of the third passivation layer and the anti-reflection layer on the light receiving surface is H4
  • the total thickness of the third passivation layer and the anti-reflection layer at the first position is H41
  • the total thickness of the third passivation layer and the anti-reflection layer at the second position is H42, satisfying: H41 ⁇ H42 ⁇ H4.
  • the total thickness of the third passivation layer and the anti-reflection layer at the first position on the side is H41 and the total thickness of the third passivation layer and the anti-reflection layer at the second position on the side is H42 which satisfies: 0.1 ⁇ H42/H41 ⁇ 1.
  • the total thickness H4 of the third passivation layer and the anti-reflection layer on the light-receiving surface and the total thickness H41 of the third passivation layer and the anti-reflection layer located at the first position satisfy: 0.1 ⁇ H41/H4 ⁇ 0.4.
  • the total thickness H4 of the third passivation layer and the anti-reflection layer on the light-receiving surface and the total thickness H42 of the third passivation layer and the anti-reflection layer located at the second position satisfy: 0.5 ⁇ H42/H4 ⁇ 0.8.
  • the first interface passivation layer and the first doped silicon layer have a protective effect on most areas of the side of the silicon substrate, and when preventing the intrusion of water vapor, etc., it is ensured that the side of the silicon substrate has a thicker stacking protection, further improving the protection effect of the side of the silicon substrate.
  • the surface of the area on the side that is not covered with the first interface passivation layer and the first doped silicon layer is velvet, and the application principle of the beneficial effect of the ratio between the maximum extension length of the velvet on the side and the thickness of the silicon substrate is less than or equal to 30% can be referred to the above, and will not be repeated here.
  • the surface of the area covering the first interface passivation layer and the first doped silicon layer in the side surface is a polished surface
  • the surface of the area covering the first interface passivation layer and the first doped silicon layer in the side surface is relatively flat, which is conducive to forming a thicker first interface passivation layer and first doped silicon layer in this area, thereby enhancing the passivation effect of the first interface passivation layer and the first doped silicon layer on the corresponding area of the side surface, and further improving the conversion efficiency of the back contact battery.
  • the thickness of at least one of the intrinsic silicon layer, the second doped silicon layer and the transparent conductive layer gradually increases from the light-receiving surface to the backlight surface.
  • the thickness of at least one of the intrinsic silicon layer, the second doped silicon layer and the transparent conductive layer is larger near the backlight surface, which is beneficial to improve the protective effect of the film layer on the area near the backlight surface of the side of the silicon substrate, and can further improve the structural reliability of the side of the back contact battery.
  • the thickness of the first interface passivation layer located on the bottom surface of the tower-shaped texture structure is less than the thickness of the first interface passivation layer located on the side wall of the tower-shaped texture structure, it is beneficial for the portion of the thickness of the first interface passivation layer located on the side wall of the tower-shaped texture structure to have a relatively high passivation effect, thereby meeting the demand for high passivation effect of the side wall of the tower-shaped texture structure, reducing the carrier recombination rate of the side wall of the tower-shaped texture structure, and further improving the working efficiency of the back contact battery.
  • the side of the silicon substrate has a tower-like texture structure; wherein the thickness of the first interface passivation layer at the bottom surface of the tower-like texture structure is less than the thickness of the first interface passivation layer at the side wall of the tower-like texture structure; the thickness of the intrinsic silicon layer at the bottom surface of the tower-like texture structure is greater than the thickness of the intrinsic silicon layer at the side wall of the tower-like texture structure; and/or the thickness of the second doped silicon layer at the bottom surface of the tower-like texture structure is greater than the thickness of the second doped silicon layer at the side wall of the tower-like texture structure.
  • the solar cell is a back contact cell
  • an insulating mask layer is also disposed, which can reduce the thickness requirement of the intrinsic silicon layer while ensuring the reduction of forward leakage loss, reduce the tunneling resistance of the intrinsic silicon layer, and help improve the collection efficiency of the second doped silicon layer disposed on the backlight side of the silicon substrate for carriers, and further improve the conversion efficiency of the back contact battery.
  • the presence of the insulating mask layer can also enhance the protection of the side of the silicon substrate, and further improve the side structure reliability of the back contact battery.
  • the back contact cell further includes an anti-reflection layer disposed on the light-receiving surface, the anti-reflection layer extending from the light-receiving surface to the side surface; on the side surface, the anti-reflection layer is disposed between the second doped silicon layer and the transparent conductive layer in the direction away from the side surface.
  • an anti-reflection layer is added to the film layer disposed on the side surface of the silicon substrate, which can further improve the protection of the side surface of the silicon substrate, reduce the risk of damage to the side surface of the silicon substrate, and reduce the forward leakage loss.
  • the thickness of the first doped silicon layer is greater than or equal to 30 nm and less than or equal to 140 nm.
  • the first doped silicon layer, the intrinsic silicon layer, and the second doped silicon layer arranged on the side of the silicon substrate can also protect the side of the silicon substrate, reduce the risk of damage and leakage due to the side of the silicon substrate being directly exposed to the outside, and improve the structural reliability of the back contact battery.
  • the order in which the corresponding film layers are formed on the backlight side and the light-receiving side of the silicon substrate affects the order in which the corresponding film layers are formed on the side of the silicon substrate.
  • the thickness of the second interface passivation layer (or the second interface passivation layer and the surface passivation layer) from being large due to the large thickness of the intrinsic silicon layer, ensuring that the second interface passivation layer has a lower tunneling resistance, and the surface passivation layer has a lower barrier effect on light transmission, ensuring that the back contact battery has a higher conversion efficiency.
  • the thicknesses of various parts of the first interface passivation layer and/or the first doped silicon layer are the same.
  • the thickness of the surface passivation layer is uniform, or the thickness of the surface passivation layer gradually increases from the backlight surface to the light-receiving surface.
  • the thickness of the second doped silicon layer and/or the transparent conductive layer gradually increases along the direction from the light-receiving surface to the backlight surface.
  • the thickness of the first doped silicon layer is greater than or equal to 30 nm and less than or equal to 140 nm.
  • the side of the silicon substrate has a tower-like texture structure; wherein the thickness of the first interface passivation layer at the bottom surface of the tower-like texture structure is less than the thickness of the first interface passivation layer at the side wall of the tower-like texture structure; the thickness of the intrinsic silicon layer at the bottom surface of the tower-like texture structure is greater than the thickness of the intrinsic silicon layer at the side wall of the tower-like texture structure; and/or the thickness of the second doped silicon layer at the bottom surface of the tower-like texture structure is greater than the thickness of the second doped silicon layer at the side wall of the tower-like texture structure.
  • FIG2 is a schematic diagram of a silicon substrate according to an embodiment of the present application.
  • FIG4 is a schematic diagram of the structure of another edge of a solar cell according to an embodiment of the present application.
  • FIG5 is one of the structural schematic diagrams of another edge of a solar cell according to an embodiment of the present application.
  • FIG7 is a partial side cross-sectional view of a solar cell according to an embodiment of the present application.
  • FIG9 is a second schematic longitudinal cross-sectional view of the structure of a back-contact battery provided in an embodiment of the present application.
  • FIG17 is a tenth schematic longitudinal cross-sectional view of the structure of a back-contact battery provided in an embodiment of the present application.
  • Reference numerals 100-silicon substrate; 110-light-receiving surface; 120-backlight surface; 120a-first area; 120b-second area; 130-side; 130a-first position; 130b-second position; 200-protective layer; 201-first passivation layer; 202-first conductive layer; 203-insulating layer; 204- Second passivation layer; 205 - second conductive layer; 206 - third passivation layer; 207 - anti-reflection layer; 208 - transparent conductive layer; 12-first doped silicon layer; 13-surface passivation layer; 15-intrinsic silicon layer; 16-second doped silicon layer; 20 - first interface passivation layer; 21 - insulating mask layer; 22 - second interface passivation layer.
  • the terms “installed”, “connected”, and “connected” should be understood in a broad sense, for example, it can be a fixed connection, a detachable connection, or an integral connection; it can be a mechanical connection or an electrical connection; it can be a direct connection, or it can be indirectly connected through an intermediate medium, or it can be the internal communication of two components.
  • installed should be understood in a broad sense, for example, it can be a fixed connection, a detachable connection, or an integral connection; it can be a mechanical connection or an electrical connection; it can be a direct connection, or it can be indirectly connected through an intermediate medium, or it can be the internal communication of two components.
  • the backlight surface 120 has first regions 120 a and second regions 120 b that are alternately arranged; the first region 120 a is formed with a first conductive layer 202 , and the second region 120 b is formed with a second conductive layer 205 .
  • the solar cell structure in the embodiment of the present application can be applied to a back-contact cell, for example, can be applied to a HBC cell, in which the PN junction and the metal grid line are both arranged on the backlight surface 120 of the cell.
  • a processing technique such as a PECVD process can be used to sequentially form a first passivation layer 201, a first conductive layer 202, and an insulating layer 203 on the backlight surface 120 and the surrounding side surfaces 130 of the silicon substrate 100.
  • a mask layer is set on the surface of the insulating layer 203 on the backlight surface 120 of the silicon substrate 100, and the film layer structure of the backlight surface 120 of the silicon substrate 100 is patterned through processes such as photolithography or laser and etching to form a first region 120a and a second region 120b on the backlight surface 120, and the first passivation layer 201 and the first conductive layer 202 in the second region 120b are removed.
  • a processing technique such as a PECVD process is used to form a second passivation layer 204 and a second conductive layer 205 in the second region 120b, and at the same time, a second passivation layer 204 and a second conductive layer 205 are also formed on the surrounding side surfaces 130 of the silicon substrate 100.
  • first passivation layer 201 and the first conductive layer 202 may be prepared by a PECVD process or other preparation processes, which is not limited in the embodiment of the present application.
  • the total thickness H11 of the first passivation layer 201 and the first conductive layer 202 at the first position 130a on the side surface 130 and the total thickness H12 of the first passivation layer 201 and the first conductive layer 202 at the second position 130b on the side surface 130 satisfy: 0.2 ⁇ H12/H11 ⁇ 1.
  • the first passivation layer 201 and the first conductive layer 202 can be used to shield and protect the side surface of the silicon substrate 100, and at the same time, the protection of the side surface 130 of the silicon substrate 100 close to the backlight surface 120 is strengthened.
  • the total thickness H1 of the first passivation layer 201 and the first conductive layer 202 on the backlight surface 120 of the silicon substrate 100 refers to the total thickness of the first passivation layer 201 and the first conductive layer 202 on the backlight surface 120 of the silicon substrate 100 along a direction perpendicular to the backlight surface 120.
  • the total thickness of the first passivation layer 201 and the first conductive layer 202 on the side surface 130 of the silicon substrate 100 refers to the total thickness of the first passivation layer 201 and the first conductive layer 202 on the side surface 130 of the silicon substrate 100 along a direction perpendicular to the side surface 130.
  • the thickness of the insulating layer 203 on the backlight surface 120 is H2
  • the thickness of the insulating layer 203 at the first position 130a on the side surface 130 is H21
  • the thickness of the insulating layer 203 at the second position 130b on the side surface 130 is H22, satisfying: H22 ⁇ H21 ⁇ H2.
  • the thickness of the insulating layer 203 on the side surface 130 of the silicon substrate 100 is set to be less than or equal to the thickness of the insulating layer 203 on the backlight surface 120 of the silicon substrate 100, so as to reduce the material loss of the insulating layer 203 while using the insulating layer 203 to shield and protect the side surface 130 of the silicon substrate 100.
  • the thickness H21 of the insulating layer 203 on the side surface 130 of the silicon substrate 100 at the first position 130a is greater than the thickness H22 at the second position 130b, so as to strengthen the protection of the side surface 130 of the silicon substrate 100 close to the backlight surface 120.
  • the insulating layer 203 on the backlight surface 120 and the side surface 130 of the silicon substrate 100 in the embodiment of the present application can be obtained by a one-time molding process.
  • a PECVD process can be used to simultaneously deposit the insulating layer 203 on the backlight surface 120 and the side surface 130 of the silicon substrate 100.
  • the specific preparation method of the insulating layer 203 can be flexibly set according to actual conditions, and the embodiment of the present application is not limited to this.
  • a reasonable value range of H22/H21 is set so that the insulating layer 203 can be used to insulate and isolate the first conductive layer 202 and the second conductive layer 205 on the side surface 130, and then a protective layer is formed by the insulating layer 203 and the first conductive layer 202 and the second conductive layer 205 to shield and protect the side surface 130 of the silicon substrate 100. At the same time, the protection of the side surface 130 of the silicon substrate 100 close to the backlight surface 120 can be strengthened.
  • the ratio H22/H21 of the thickness H22 of the insulating layer 203 on the side 130 at the second position 130b to the thickness H21 at the first position 130a can be set to any number such as 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 0.95, or a range between any two values.
  • a thickness H2 of the insulating layer 203 on the backlight surface 120 and a thickness H21 of the insulating layer 203 located at the first position 130 a on the side surface 130 satisfy: 0.5 ⁇ H21/H2 ⁇ 1.
  • the insulating layer 203 is used to form a protective layer 200 with the first conductive layer 202 and the second conductive layer 205 to shield and protect the side surface 130 of the silicon substrate 100, and it can also reduce the material loss required for preparing the insulating layer 203, thereby reducing production costs.
  • the ratio H21/H2 of the thickness H21 of the insulating layer 203 at the first position 130a on the side 130 to the thickness H2 of the insulating layer 203 on the backlight surface 120 can be set to any number such as 0.5, 0.55, 0.6, 0.65, 0.7, 0.75, 0.8, 0.85, 0.9, 0.95, 1, or a range between any two values.
  • the thickness H2 of the insulating layer 203 on the backlight surface 120 and the total thickness H22 of the insulating layer 203 at the second position 130 b on the side surface 130 satisfy: 0.2 ⁇ H22/H2 ⁇ 0.6.
  • the insulating layer 203 is used to form a protective layer 200 with the first conductive layer 202 and the second conductive layer 205 to shield and protect the side surface 130 of the silicon substrate 100, and it can also reduce the material loss required for preparing the insulating layer 203 and reduce the production cost.
  • the thickness H2 of the insulating layer 203 on the backlight surface 120 of the silicon substrate 100 refers to the thickness of the insulating layer 203 on the backlight surface 120 along a direction perpendicular to the backlight surface 120.
  • the thickness of the insulating layer 203 on the side surface 130 of the silicon substrate 100 refers to the thickness of the insulating layer 203 on the side surface 130 along a direction perpendicular to the side surface 130.
  • the structure of the second passivation layer 204 and the second conductive layer 205 on the side 130 of the silicon substrate 100 can be reasonably set according to the structure of the second passivation layer 204 and the second conductive layer 205 on the backlight surface 120 of the silicon substrate 100, so as to play a passivation protection role on the side 130 of the silicon substrate 100, and can also reduce the material loss in preparing the second passivation layer 204 and the second conductive layer 205, thereby reducing the production cost.
  • the ratio H31/H3 of the total thickness H31 of the second passivation layer 204 and the second conductive layer 205 at the first position 130a on the side 130 to the total thickness H3 of the second passivation layer 204 and the second conductive layer 205 on the backlight surface 120 can be set to any number such as 0.5, 0.55, 0.6, 0.65, 0.7, 0.75, 0.8, 0.85, 0.9, 0.95, 1, or a range between any two values.
  • the structure of the second passivation layer 204 and the second conductive layer 205 on the side surface 130 of the silicon substrate 100 can be reasonably set according to the structure of the second passivation layer 204 and the second conductive layer 205 on the backlight surface 120 of the silicon substrate 100.
  • This can play a passivation protection role on the side surface 130 of the silicon substrate 100, and can also reduce the material loss of preparing the second passivation layer 204 and the second conductive layer 205, thereby reducing the production cost.
  • the ratio of the total thickness H32 of the second passivation layer 204 and the second conductive layer 205 at the second position 130b on the side 130 to the total thickness H3 of the second passivation layer 204 and the second conductive layer 205 on the backlight surface 120 can be set to any number such as 0.2, 0.25, 0.3, 0.35, 0.4, 0.45, 0.5, 0.55, 0.6, or a range between any two values.
  • the total thickness H3 of the second passivation layer 204 and the second conductive layer 205 on the backlight surface 120 of the silicon substrate 100 refers to the total thickness of the second passivation layer 204 and the second conductive layer 205 on the backlight surface 120 in a direction perpendicular to the backlight surface 120.
  • the total thickness of the second passivation layer 204 and the second conductive layer 205 on the side surface 130 of the silicon substrate 100 refers to the total thickness of the second passivation layer 204 and the second conductive layer 205 on the side surface 130 in a direction perpendicular to the side surface 130.
  • a third passivation layer 206 and an anti-reflection layer 207 are formed on both the light-receiving surface 110 and the side surface 130 of the silicon substrate 100, so as to meet the structural design requirements of the light-receiving surface 110 of the silicon substrate 100, and at the same time, a third passivation layer 206 and an anti-reflection layer 207 are correspondingly formed on the side surface 130 of the silicon substrate 100, thereby enhancing the shielding and protection effect on the side surface 130 of the silicon substrate 100.
  • the third passivation layer 206 can be made of at least one of an amorphous silicon layer, a hydrogenated amorphous silicon layer, a carbon-doped amorphous silicon layer, and an intrinsic amorphous silicon layer.
  • the anti-reflection layer 207 can be made of one or more of silicon oxide, titanium oxide, silicon nitride, and silicon carbide.
  • the materials and specific preparation processes of the third passivation layer 206 and the anti-reflection layer 207 can be flexibly set according to actual needs, and the embodiments of the present application do not limit this.
  • the total thickness of the third passivation layer 206 and the anti-reflection layer 207 on the light receiving surface 110 is H4
  • the total thickness of the third passivation layer 206 and the anti-reflection layer 207 located at the first position 130a on the side 130 is H41
  • the total thickness of the third passivation layer 206 and the anti-reflection layer 207 located at the second position 130b on the side 130 is H42, satisfying: H41 ⁇ H42 ⁇ H4.
  • the total thickness of the third passivation layer 206 and the anti-reflection layer 207 located on the side 130 of the silicon substrate 100 is set to be less than or equal to the total thickness of the third passivation layer 206 and the anti-reflection layer 207 located on the light-receiving surface 110 of the silicon substrate 100, so that the third passivation layer 206 and the anti-reflection layer 207 can be used to shield and protect the side 130 of the silicon substrate 100 without affecting the conversion efficiency of the battery.
  • the third passivation layer 206 and the anti-reflection layer 207 are set on the side 130 of the silicon substrate 100, and the total thickness H42 at the second position 130b is greater than the total thickness H41 at the first position 130a, so that the third passivation layer 206 and the anti-reflection layer 207 form a smooth transition in size at the junction area between the edge of the light-receiving surface 110 of the silicon substrate 100 and the side 130, so as to enhance the protection effect on the edge of the silicon substrate 100.
  • the total thickness H41 of the third passivation layer 206 and the anti-reflection layer 207 at the first position 130a on the side surface 130 and the total thickness H42 of the third passivation layer 206 and the anti-reflection layer 207 at the second position 130b on the side surface 130 satisfy: 0.1 ⁇ H42/H41 ⁇ 1.
  • the third passivation layer 206 and the anti-reflection layer 207 can be used to shield and protect the side surface 130 of the silicon substrate 100, and at the same time, it is convenient for actual processing and forming.
  • the ratio H42/H41 of the total thickness H42 of the third passivation layer 206 and the anti-reflection layer 207 on the side 130 at the second position 130b to the total thickness H41 at the first position 130a can be set to any number such as 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 0.95, or a range between any two values.
  • the total thickness H4 of the third passivation layer 206 and the anti-reflection layer 207 on the light receiving surface 110 and the total thickness H41 of the third passivation layer 206 and the anti-reflection layer 207 at the first position 130 a on the side surface 130 satisfy: 0.1 ⁇ H41/H4 ⁇ 0.4.
  • the structure of the third passivation layer 206 and the anti-reflection layer 207 on the side surface 130 of the silicon substrate 100 can be reasonably set according to the structure of the third passivation layer 206 and the anti-reflection layer 207 on the light-receiving surface 110 of the silicon substrate 100.
  • the third passivation layer 206 and the anti-reflection layer 207 are used to further shield and protect the side surface 130 of the silicon substrate 100, and the material loss of preparing the third passivation layer 206 and the anti-reflection layer 207 can also be reduced, thereby reducing the production cost.
  • the ratio of the total thickness H41 of the third passivation layer 206 and the anti-reflection layer 207 located at the first position 130a on the side 130 to the total thickness H4 of the third passivation layer 206 and the anti-reflection layer 207 on the light receiving surface 110 can be set to any number such as 0.1, 0.15, 0.2, 0.25, 0.3, 0.35, 0.4, or a range between any two values.
  • the total thickness H4 of the third passivation layer 206 and the anti-reflection layer 207 on the light receiving surface 110 and the total thickness H42 of the third passivation layer 206 and the anti-reflection layer 207 at the second position 130 b on the side surface 130 satisfy: 0.5 ⁇ H42/H4 ⁇ 0.8.
  • the structure of the third passivation layer 206 and the anti-reflection layer 207 on the side surface 130 of the silicon substrate 100 can be reasonably set according to the structure of the third passivation layer 206 and the anti-reflection layer 207 on the light-receiving surface 110 of the silicon substrate 100.
  • a transparent conductive layer 208 is provided on both the backlight surface 120 and the side surface 130 of the silicon substrate 100 so as to meet the structural design requirements of the backlight surface 120 of the silicon substrate 100 and, at the same time, form a corresponding transparent conductive layer 208 on the side surface 130 of the silicon substrate 100, thereby further enhancing the shielding and protection effect on the side surface 130 of the silicon substrate 100.
  • the transparent conductive layer 208 on the backlight surface 120 and the side surface 130 of the silicon substrate 100 can be prepared by the same process.
  • the transparent conductive layer 208 can be deposited on the backlight surface 120 and the side surface 130 of the silicon substrate 100 by using the PECVD process.
  • the transparent conductive layer 208 can also be prepared by other processing techniques, which is not limited in the embodiment of the present application.
  • a thickness H5 of the transparent conductive layer 208 on the backlight surface 120 and a thickness H51 of the transparent conductive layer 208 at the first position 130 a on the side surface 130 satisfy: 0.5 ⁇ H51/H5 ⁇ 1.
  • a thickness H5 of the transparent conductive layer 208 on the backlight surface 120 and a thickness H52 of the transparent conductive layer 208 at the second position 130 b on the side surface 130 satisfy: 0.2 ⁇ H52/H5 ⁇ 0.5.
  • Step 9 Deposit a transparent conductive layer in the first area 120a and the second area 120b of the backlight surface 120 of the silicon substrate 100.
  • the thickness of the transparent conductive layer is in the range of 10-300nm, and the deposition method can be PVD, RPD process, etc.
  • a first interface passivation layer 20 on the side of the silicon substrate 100 and in the direction away from the side, a first interface passivation layer 20, a first doped silicon layer 12, a surface passivation layer 13, an anti-reflection layer 207, an intrinsic silicon layer 15, a second doped silicon layer 16 and a transparent conductive layer 208 are sequentially arranged.
  • the presence of each film layer can isolate the side of the silicon substrate 100 from the external environment, reducing the risk of scratches and other damage to the side of the silicon substrate 100 due to extrusion, collision and other factors after transportation or packaging.
  • the surface passivation layer 13 that realizes the insulation isolation of the first doped silicon layer 12 and the second doped silicon layer 16 on the side can also passivate the side of the silicon substrate 100, further reducing the carrier recombination rate on the side of the silicon substrate 100 and improving the conversion efficiency of the back contact battery.
  • the order in which the corresponding film layers are formed on the backlight side and the light-receiving side of the silicon substrate affects the order in which the corresponding film layers are formed on the side of the silicon substrate.
  • the order in which the film layers are formed on the backlight side and the light-receiving side of the silicon substrate is closely related to the process, battery structure, equipment, etc., the order in which the film layers are formed on the backlight side and the light-receiving side of the silicon substrate cannot be adjusted arbitrarily, that is to say, the order in which the film layers are formed on the side of the silicon substrate cannot be adjusted arbitrarily, and needs to be comprehensively considered based on the requirements for the order in which the film layers are formed on the side of the silicon substrate, the technical problems to be solved, as well as the requirements for the order in which the film layers are formed on the front and back sides, and the technical problems to be solved.
  • the conductivity type of the silicon substrate can be N-type, P-type, or intrinsic type.
  • the first interface passivation layer 20, the first doped silicon layer 12, the intrinsic silicon layer 15, the second doped silicon layer 16 and the transparent conductive layer 208 included in the back contact cell are not only arranged on the side of the silicon substrate 100, but also arranged on the backlight side of the silicon substrate 100.
  • the transparent conductive layer 208 covers the side of the first doped silicon layer 12 and the second doped silicon layer 16 away from the silicon substrate 100, and a through isolation groove is arranged in the transparent conductive layer 208 to disconnect the part of the transparent conductive layer 208 corresponding to the first doped silicon layer 12 from the part of the transparent conductive layer 208 corresponding to the second doped silicon layer 16 to prevent short circuit.
  • the distribution of the first interface passivation layer 20, the first doped silicon layer 12, the intrinsic silicon layer 15 and the second doped silicon layer 16 on the backlight side of the silicon substrate 100 it can be set according to actual needs and is not specifically limited here.
  • the backlight surface may include a first region and a second region that do not overlap each other, the first interface passivation layer and the first doped silicon layer are arranged on the first region, and the intrinsic silicon layer and the second doped silicon layer are sequentially stacked on the second region in a direction away from the silicon substrate.
  • the distribution range of the first region and the second region on the backlight surface can be determined according to the distribution of the first doped silicon layer and the second doped silicon layer on the backlight surface in an actual application scenario.
  • the backlight surface may include a first region and a second region that are spaced apart, and a third region between the first region and the second region.
  • the first interface passivation layer and the first doped silicon layer are disposed on the first region, and the intrinsic silicon layer and the second doped silicon layer are sequentially stacked on the second region in a direction away from the silicon substrate.
  • the distribution range of the first region and the second region on the backlight surface may be determined according to the distribution of the first doped silicon layer and the second doped silicon layer on the backlight surface in an actual application scenario.
  • the third region is a region on the backlight surface where the first doped silicon layer and the second doped silicon layer are not disposed.
  • the backlight surface includes a first region 120a and a second region 120b that are spaced apart.
  • the first interface passivation layer 20 and the first doped silicon layer 12 are disposed on the first region 120a.
  • the intrinsic silicon layer 15 and the second doped silicon layer 16 are disposed in the second region 120b, and extend from the second region 120b to the first region 120a, and cover a portion of the first interface passivation layer 20 and the first doped silicon layer 12.
  • the intrinsic silicon layer 15 and the second doped silicon layer 16 are not only stacked in sequence in the second region 120b along the thickness direction of the silicon substrate 100, but also cover a portion of the first interface passivation layer 20 and the first doped silicon layer 12.
  • the formation range of the intrinsic silicon layer 15 and the second doped silicon layer 16 on the backlight side of the silicon substrate 100 is relatively large, which is conducive to reducing the etching range of the entire layer of the intrinsic silicon layer 15 and the second doped silicon layer 16 during the manufacturing process, and is conducive to improving the etching capacity.
  • the distribution range of the first region 120a on the backlight surface can be determined according to the distribution of the first doped silicon layer 12 on the backlight surface in the actual application scenario.
  • the distribution range of the second region 120 b on the backlight surface may be determined according to the distribution of the portion of the second doped silicon layer 16 that does not overlap the first doped silicon layer 12 in an actual application scenario.
  • the light-receiving surface of the silicon substrate can be a polished surface or a velvet surface.
  • the backlight surface of the silicon substrate can be a polished surface; or, in the backlight surface of the silicon substrate, the surface of the area corresponding to the first interface passivation layer and the first doped silicon layer can be a polished surface, and the surface in contact with the intrinsic silicon layer and the second doped silicon layer can be a velvet surface.
  • the side morphology of the silicon substrate can be determined according to the formation range of the first interface passivation layer and the first doped silicon layer on the side of the silicon substrate, and the actual manufacturing process, and is not specifically limited here.
  • the first interface passivation layer 20 and the first doped silicon layer 12 arranged on the side cover the entire area of the side.
  • the surface reflectivity and/or surface morphology of each partial area of the side of the silicon substrate 100 can be substantially the same.
  • the surface of each area of the side of the silicon substrate 100 can be a polished surface, or can be a suede surface or the like.
  • the surface morphology of the area on the side not covered by the first interface passivation layer and the first doped silicon layer can be the same as the surface morphology of the area on the side covered with the first interface passivation layer and the first doped silicon layer, while the size of the texture structure on the surface of the area on the side not covered by the first interface passivation layer and the first doped silicon layer is different from the size of the texture structure on the surface of the area on the side covered with the first interface passivation layer and the first doped silicon layer.
  • the surface of the area on the side not covered by the first interface passivation layer and the first doped silicon layer and the surface of the area on the side covered by the first interface passivation layer and the first doped silicon layer may both have a pyramid-shaped texture structure, and the side length (or diagonal, height) of the bottom of the pyramid-shaped texture structure on the surface of the area on the side not covered by the first interface passivation layer and the first doped silicon layer is greater than the side length (or diagonal, height) of the pyramid-shaped texture structure on the surface of the area on the side covered by the first interface passivation layer and the first doped silicon layer.
  • the surface morphology of the area on the side surface not covered with the first interface passivation layer and the first doped silicon layer may also be different from the surface morphology of the area on the side surface covered with the first interface passivation layer and the first doped silicon layer.
  • the surface morphologies of the two areas on the side surface may be determined based on the reflectivity relationship and the actual manufacturing process, and are not specifically limited here.
  • the thickness of the first interface passivation layer located at the bottom surface of the tower-like texture structure can be equal to the thickness of the first interface passivation layer located on the side wall of the tower-like texture structure.
  • the first interface passivation layer has a high passivation effect on both the bottom surface and the side wall of the tower-like texture structure.
  • the thickness of the first interface passivation layer located on the bottom surface of the tower-shaped texture structure may also be less than the thickness of the first interface passivation layer located on the side wall of the tower-shaped texture structure.
  • the bottom surface of the tower-shaped texture structure and the side surface of the tower-shaped texture structure have different crystal orientations. Specifically, the bottom surface of the tower-shaped texture structure is the [110] crystal orientation, and the number of dangling bonds on the surface of the [110] crystal orientation is relatively small; while the side surface of the tower-shaped texture structure is the [111] crystal orientation, and the number of dangling bonds in the [111] crystal orientation is relatively large.
  • the thickness of the first interface passivation layer located on the bottom surface of the tower-shaped texture structure is less than the thickness of the first interface passivation layer located on the side wall of the tower-shaped texture structure, it is beneficial to make the thickness of the first interface passivation layer located on the side wall of the tower-shaped texture structure have a relatively high passivation effect, meet the demand for high passivation effect on the side surface of the tower-shaped texture structure, reduce the carrier recombination rate on the side surface of the tower-shaped texture structure, and further improve the working efficiency of the back contact battery.
  • the thickness of the first interface passivation layer at the bottom surface of the tower-shaped texture structure and the thickness of the first interface passivation layer on the side wall of the tower-shaped texture structure can be determined according to the requirements for the passivation effect of different areas of the tower-shaped texture structure and the actual manufacturing process, and are not specifically limited here.
  • the thickness of the first interface passivation layer located at the bottom surface of the tower base-shaped texture structure can be greater than or equal to 0.5nm and less than or equal to 1.5nm.
  • the thickness of the first interface passivation layer located at the bottom surface of the tower base-shaped texture structure can be 0.5nm, 0.6nm, 0.8nm, 1nm, 1.2nm, 1.3nm or 1.5nm, etc.
  • the thickness of the first interface passivation layer located at the bottom surface of the tower base-shaped texture structure is within the above range, which is beneficial to prevent the first interface passivation layer from being located at the bottom surface of the tower base-shaped texture structure.
  • the thickness is small and the passivation effect of the part on the silicon substrate is relatively low, while reducing the carrier recombination rate on the side of the tower base-shaped texture structure.
  • the thickness of the first interface passivation layer on the side wall of the tower-shaped texture structure can be greater than or equal to 0.5nm and less than or equal to 2nm.
  • the thickness of the first interface passivation layer on the side wall of the tower-shaped texture structure can be 0.5nm, 0.8nm, 1nm, 1.2nm, 1.5nm, 1.8nm or 2nm.
  • the thickness of the first interface passivation layer on the side wall of the tower-shaped texture structure is within the above range, which is conducive to preventing the passivation effect of the first interface passivation layer from being low due to the small thickness of the part, and reducing the carrier recombination rate on the side of the tower-shaped texture structure.
  • the first interface passivation layer and the first doped silicon layer disposed on the side may cover the entire area of the side.
  • the first interface passivation layer and the first doped silicon layer disposed on the side may also be located only on a local area of the side and close to the backlight surface; in this case, the extension range of the first interface passivation layer and the first doped silicon layer on the side may be set according to the actual manufacturing process and actual needs, and is not specifically limited here.
  • the ratio between the maximum extension length of the first interface passivation layer 20 and the first doped silicon layer 12 on the side and the thickness of the silicon substrate 100 may be greater than or equal to 70%.
  • the ratio between the maximum extension length of the first interface passivation layer 20 and the first doped silicon layer 12 on the side and the thickness of the silicon substrate 100 may be 70%, 75%, 80%, 85%, 90%, 95% or 98%, etc.
  • the first interface passivation layer 20 and the first doped silicon layer 12 have a passivation effect on the side of the silicon substrate 100.
  • the first interface passivation layer 20 and the first doped silicon layer 12 have a protective effect on most areas of the side of the silicon substrate 100, and when preventing water vapor from intruding, it is ensured that the side of the silicon substrate 100 has a thicker laminated protection, further improving the protective effect of the side of the silicon substrate 100.
  • the material of the surface passivation layer may include at least one of aluminum oxide, intrinsic amorphous silicon, and doped silicon glass.
  • the conductivity type of the doped silicon glass is the same as or opposite to the conductivity type of the first doped silicon layer.
  • the material of the surface passivation layer may include only aluminum oxide, intrinsic amorphous silicon, or doped silicon glass.
  • the material of the surface passivation layer may include any two of aluminum oxide, intrinsic amorphous silicon, and doped silicon glass.
  • the material of the surface passivation layer may also include aluminum oxide, intrinsic amorphous silicon, and doped silicon glass at the same time.
  • the surface passivation layer 13 and the anti-reflection layer 207 may be plated around the backlight side.
  • the surface passivation layer 13 and the anti-reflection layer 207 on the backlight side will affect the carrier collection effect of the intrinsic silicon layer 15 and the second doped silicon layer 16 formed later, so it is necessary to remove the surface passivation layer 13 and the anti-reflection layer 207 on the backlight side.
  • the ratio between the maximum extension length of the surface passivation layer and the anti-reflection layer on the side and the thickness of the silicon substrate can be less than or equal to 80%.
  • the ratio between the maximum extension length of the surface passivation layer and the anti-reflection layer on the side and the thickness of the silicon substrate can be 5%, 10%, 15%, 20%, 30%, 40%, 50%, 60%, 70% or 80%, etc.
  • the difficulty of removing the surface passivation layer and the anti-reflection layer around the backlight surface can be reduced, and the manufacturing precision requirements can be reduced.
  • the first doped silicon layer can be electrically contacted with the second doped silicon layer of the opposite conductivity type to itself through the intrinsic silicon layer, thereby forming a diode structure with a lower reverse breakdown voltage on the side of the silicon substrate, which is conducive to reducing the risk of hot spots of the back contact battery and improving the anti-burning ability of the back contact battery.
  • the forward leakage, hot spot risk and side protection of the back-contact battery can be regulated by adjusting the maximum extension length of the surface passivation layer and the anti-reflection layer on the side, which is conducive to achieving a balance between the forward leakage, hot spot risk and side protection of the back-contact battery.
  • the thickness of the surface passivation layer and the anti-reflection layer can be roughly the same, so that each area on the light-receiving side of the silicon substrate corresponds to a higher passivation effect, and it is beneficial for each area on the light-receiving side of the back contact cell to have a relatively low reflectivity, thereby further improving the conversion efficiency of the back contact cell.
  • the thickness of the surface passivation layer and the anti-reflection layer on the side of the silicon substrate can be the same. In this case, within a certain range, the thickness of the surface passivation layer is proportional to its own passivation effect and insulation isolation effect.
  • each part of the surface passivation layer has a higher passivation effect and a higher insulation isolation characteristic, which is conducive to making each area covered with the surface passivation layer on the side of the silicon substrate have a lower number of surface defects, and is also conducive to better realizing the electrical isolation effect of the first doped silicon layer and the second doped silicon layer through the surface passivation layer with uniform thickness, reducing forward leakage.
  • each part of the anti-reflection layer in the side has a higher insulation characteristic and protective effect, which is conducive to better realizing the electrical isolation effect of the first doped silicon layer and the second doped silicon layer through the anti-reflection layer with uniform thickness, reducing forward leakage, and improving the structural reliability of the side of the back contact battery.
  • the thickness of the surface passivation layer 13 and/or the anti-reflection layer 207 may be gradually increased in the direction from the backlight surface to the light-receiving surface.
  • the portion of the surface passivation layer 13 on the side close to the light-receiving surface has a higher passivation effect and better insulation isolation characteristics, further reducing the number of surface defects in the area close to the light-receiving surface in the side of the silicon substrate 100, while further reducing the leakage risk between the first doped silicon layer 12 and the second doped silicon layer 16, which is conducive to increasing the open circuit voltage and fill factor of the back contact battery.
  • the portion of the surface passivation layer 13 on the side close to the light-receiving surface has better insulation isolation characteristics, further reducing the leakage risk between the first doped silicon layer 12 and the second doped silicon layer 16, which is conducive to increasing the open circuit voltage and fill factor of the back contact battery.
  • the material of the intrinsic silicon layer and/or the second doped silicon layer may include at least one of amorphous silicon, microcrystalline silicon and nanocrystalline silicon.
  • the conductivity type of the second doped silicon layer and the first doped silicon layer can be determined according to the material of the first doped silicon layer and the actual application scenario, as long as the conductivity types of the first doped silicon layer and the second doped silicon layer are opposite.
  • the conductivity type of the first doped silicon layer can be N-type, in which case the conductivity type of the second doped silicon layer is P-type.
  • the conductivity type of the first doped silicon layer can also be P-type, in which case the conductivity type of the second doped silicon layer is N-type.
  • the insulating mask layer 21 can cover various areas of the side of the silicon substrate 100.
  • the insulating mask layer 21 disposed on the side can also be located on a local area of the side.
  • the application principle of the beneficial effect in this case can refer to the application principle of the beneficial effect of the transparent conductive layer 208 being located on a local area of the side and close to the backlight surface as described above, and will not be repeated here.
  • the extension length of the insulating mask layer on the side the larger the range of the reverse leakage area formed between the first doped silicon layer and the second doped silicon layer in the side of the silicon substrate, and the lower the risk of hot spots of the back contact battery.
  • the ratio of the maximum extension length of the insulating mask layer on the side to the thickness of the silicon substrate is less than or equal to 80%, the forward leakage, hot spot risk and side protection of the back contact battery can be regulated by adjusting the maximum extension length of the insulating mask layer on the side according to the actual application scenario requirements of the back contact battery, which is conducive to achieving a balance between the forward leakage, hot spot risk and side protection of the back contact battery.
  • FIG15 shows a schematic diagram of a back contact cell according to an embodiment of the present application.
  • the solar cell is a back contact cell;
  • the first conductive layer 202 is a first doped silicon layer 12
  • the second conductive layer 205 is a second doped silicon layer 16
  • the insulating layer 203 includes an insulating mask layer 21 .
  • the back contact cell includes: a silicon substrate, a first interface passivation layer 20, a first doped silicon layer 12, an insulating mask layer 21, an intrinsic silicon layer 15, a second doped silicon layer 16 and a transparent conductive layer 208.
  • the silicon substrate includes a backlight surface and a light-receiving surface that are arranged opposite to each other, and a side surface connecting the backlight surface and the light-receiving surface.
  • the first interface passivation layer 20, the first doped silicon layer 12, the insulating mask layer 21, the intrinsic silicon layer 15, the second doped silicon layer 16 and the transparent conductive layer 208 are sequentially arranged on the side surface.
  • the first doped silicon layer 12 and the second doped silicon layer 16 have opposite conductivity types.
  • the back contact battery includes a surface passivation layer 13 arranged on the light-receiving surface, and the surface passivation layer 13 extends from the light-receiving surface to the side;
  • the back contact battery also includes a second interface passivation layer 22 arranged on the backlight surface and located between the silicon substrate and the second doped silicon layer 16, and the second interface passivation layer 22 extends from the backlight surface to the side;
  • the intrinsic silicon layer 15 includes a surface passivation layer 13 and a second interface passivation layer 22 stacked in a direction away from the side.
  • an insulating mask layer is also provided between the first doped silicon layer and the second doped silicon layer, which can reduce the thickness requirement of the intrinsic silicon layer while ensuring the reduction of forward leakage loss, reduce the tunneling resistance of the intrinsic silicon layer, and help improve the hand collection efficiency of the second doped silicon layer provided on the backlight side of the silicon substrate for carriers, and further improve the conversion efficiency of the back contact battery.
  • the presence of the insulating mask layer can also enhance the protection of the side of the silicon substrate, and further improve the side structure reliability of the back contact battery.
  • the first interface passivation layer 20, the first doped silicon layer 12, the insulating mask layer 21, the intrinsic silicon layer 15, the second doped silicon layer 16 and the transparent conductive layer 208 included in the back contact cell are not only arranged on the side of the silicon substrate 100, but also arranged on the backlight side of the silicon substrate 100.
  • the distribution of the first interface passivation layer 20 the first doped silicon layer 12, the insulating mask layer 21, the intrinsic silicon layer 15 and the second doped silicon layer 16 on the backlight side of the silicon substrate 100
  • the second doped silicon layer can be directly in contact with the transparent conductive layer.
  • the back contact battery may also include an anti-reflection layer 207 arranged on the light-receiving surface, and the anti-reflection layer 207 extends from the light-receiving surface to the side.
  • the anti-reflection layer 207 is arranged between the second doped silicon layer 16 and the transparent conductive layer 208 in the direction away from the side.
  • an anti-reflection layer is added to the film layer arranged on the side of the silicon substrate, which can further improve the protection of the side of the silicon substrate, reduce the risk of damage to the side of the silicon substrate, and reduce the forward leakage loss.
  • the anti-reflection layer is directly formed on the side of the second doped silicon layer away from the silicon substrate. Because there is a difference between the materials of the surface passivation layer and the second doped silicon layer, and the anti-reflection layer is easier to deposit on the surface passivation layer.
  • the plating range of the anti-reflection layer on the backlight side can be reduced, thereby reducing the amount of etching when removing the anti-reflection layer on the backlight side, thereby improving manufacturing efficiency.
  • the insulating mask layer can cover various areas of the side surface.
  • the insulating mask layer 21 can also be arranged on a local area of the side surface and close to the side of the backlight surface.
  • the coverage of the insulating mask layer 21 on the side surface can refer to the corresponding description in the previous text, and will not be repeated here.
  • the solar cell is a back contact cell, comprising: a silicon substrate 100, a first interface passivation layer 20, a first doped silicon layer 12, a surface passivation layer 13, an anti-reflection layer 207, an intrinsic silicon layer 15, a second doped silicon layer 16 and a transparent conductive layer 208.
  • the silicon substrate 100 comprises a backlight surface and a light-receiving surface arranged opposite to each other, and a side surface connecting the backlight surface and the light-receiving surface.
  • the first interface passivation layer 20, the first doped silicon layer 12, the surface passivation layer 13, the anti-reflection layer 207, the intrinsic silicon layer 15, the second doped silicon layer 16 and the transparent conductive layer 208 are sequentially arranged on the side surface.
  • the first doped silicon layer 12 and the second doped silicon layer 16 have opposite conductivity types.
  • the surface passivation layer 13 and the anti-reflection layer 207 are also sequentially arranged on the light-receiving surface, and the surface passivation layer 13 and the anti-reflection layer 207 extend from the light-receiving surface to the side surface.
  • the protective layer 200 includes a first doped silicon layer 12, a surface passivation layer 13, an anti-reflection layer 207, and a second doped silicon layer 16, and the insulating layer 203 includes a surface passivation layer 13 and an anti-reflection layer 207.
  • the junction of the side surface 130 and the backlight surface 120 is a first position 130a
  • the junction of the side surface 130 and the light receiving surface 110 is a second position 130b.
  • the thickness of the protective layer 200 at the first position 130a is D1
  • the thickness of the protective layer 200 at the second position 130b is D2, which satisfies: 1 ⁇ D1/D2 ⁇ 10; preferably, 2.5 ⁇ D1/D2 ⁇ 10.
  • the surface passivation layer 13 and the anti-reflection layer 207 are not only located on the light-receiving surface of the silicon substrate 100, but also extend to the side of the silicon substrate 100. At this time, on the side of the silicon substrate 100, the first doped silicon layer 12 and the second doped silicon layer 16 of opposite conductivity types can be separated by the surface passivation layer 13 and the anti-reflection layer 207 to prevent the two from being turned on and leaking electricity, thereby reducing forward leakage loss, so that the back contact cell has a higher conversion efficiency.
  • the surface passivation layer 13 and the anti-reflection layer 207 are arranged on the light-receiving surface to reduce carrier recombination and surface reflectivity.
  • the two are then extended to the side of the silicon substrate 100, and can also be used to isolate the first doped silicon layer 12 and the second doped silicon layer 16. There is no need to form other insulating layers through other deposition steps to prevent leakage between the first doped silicon layer 12 and the second doped silicon layer 16.
  • the manufacturing process of the back contact battery can be simplified. At the same time, there is no need to consider the compatibility between the film layer that isolates the first doped silicon layer 12 and the second doped silicon layer 16 and other structures in the back contact battery, ensuring that the back contact battery has a high yield.
  • the surface passivation layer 13 that realizes the insulation isolation of the first doped silicon layer 12 and the second doped silicon layer 16 on the side can also passivate the side of the silicon substrate 100, further reducing the carrier recombination rate on the side of the silicon substrate 100 and improving the conversion efficiency of the back contact battery.
  • the thickness of the protective layer 200 at different positions of the side surface 130 of the silicon substrate 100 is different. In this way, effective shielding protection can be formed for the entire side surface 130 of the silicon substrate 100, and the material consumption required for preparing the protective layer 200 can be appropriately reduced.
  • the thickness of the insulating layer 203 i.e., the surface passivation layer 13 and the anti-reflection layer 207) on the backlight surface 120 is H2
  • the thickness of the insulating layer 203 at the first position 130a on the side surface 130 is H21
  • the thickness of the insulating layer 203 at the second position 130b on the side surface 130 is H22, satisfying: H22 ⁇ H21 ⁇ H2.
  • the technical effect of H22 ⁇ H21 ⁇ H2 can be referred to the above, and will not be repeated here.
  • the solar cell is a back contact cell, comprising: a silicon substrate, a first interface passivation layer 20, a first doped silicon layer 12, an insulating mask layer 21, an intrinsic silicon layer 15, a second doped silicon layer 16 and a transparent conductive layer 208.
  • the silicon substrate comprises a backlight surface and a light receiving surface arranged opposite to each other, and a side surface connecting the backlight surface and the light receiving surface.
  • the first interface passivation layer 20, the first doped silicon layer 12, the insulating mask layer 21, the intrinsic silicon layer 15, the second doped silicon layer 16 and the transparent conductive layer 208 are sequentially arranged on the side surface.
  • the first doped silicon layer 12 and the second doped silicon layer 16 have opposite conductivity types.
  • the back contact cell includes a surface passivation layer 13 disposed on the light receiving surface, and the surface passivation layer 13 extends from the light receiving surface to the side surface; the back contact cell also includes a second interface passivation layer 22 disposed on the back light surface and located between the silicon substrate and the second doped silicon layer 16, and the second interface passivation layer 22 extends from the back light surface to the side surface; on the side surface, the intrinsic silicon layer 15 includes a surface passivation layer 13 and a second interface passivation layer 22 stacked in a direction away from the side surface.
  • the protective layer 200 includes a first doped silicon layer 12, an insulating mask layer 21, and a second doped silicon layer 16, and the insulating layer 203 includes an insulating mask layer 21.
  • the total thickness of the second passivation layer 204 (i.e., the intrinsic silicon layer 15) and the second conductive layer 205 (i.e., the second doped silicon layer 16) on the backlight surface 120 is H3
  • the total thickness of the second passivation layer 204 and the second conductive layer 205 at the first position 130a on the side 130 is H31
  • the total thickness of the second passivation layer 204 and the second conductive layer 205 at the second position 130b on the side 130 is H32, satisfying: H32 ⁇ H31 ⁇ H3.
  • H32 ⁇ H31 ⁇ H3 please refer to the above text and will not be repeated here.
  • the back contact cell includes: a silicon substrate 100, a first interface passivation layer 20, a first doped silicon layer 12, an intrinsic silicon layer 15, a second doped silicon layer 16 and a transparent conductive layer 208.
  • the silicon substrate 100 includes a backlight surface and a light-receiving surface that are arranged opposite to each other, and a side surface connecting the backlight surface and the light-receiving surface.
  • the first doped silicon layer 12, the intrinsic silicon layer 15, the second doped silicon layer 16 and the transparent conductive layer 208 are sequentially arranged on the side surface.
  • the first doped silicon layer 12 and the intrinsic silicon layer 15 are in direct contact. Among them, the conductivity types of the first doped silicon layer 12 and the second doped silicon layer 16 are opposite.
  • the first doped silicon layer 12, the intrinsic silicon layer 15, and the second doped silicon layer 16 arranged on the side of the silicon substrate 100 can also protect the side of the silicon substrate 100, reduce the risk of damage and leakage due to the side of the silicon substrate 100 being directly exposed to the outside, and improve the structural reliability of the back contact battery.
  • the following is only used to illustrate the differences between the back contact cell provided in the second aspect of the embodiment of the present application and the contact cell provided in the first aspect.
  • the similarities between the back contact cell provided in the second aspect and the contact cell provided in the first aspect, such as the conductivity type of the silicon substrate, the formation range and thickness of the first doped silicon layer on the side, and the formation range and thickness of the intrinsic silicon layer and the second doped silicon layer on the side, can refer to the corresponding description in the first aspect, and will not be repeated here.
  • the intrinsic silicon layer 15 has a certain transmission resistance, which is beneficial to reduce the forward leakage of the back contact cell and to balance the conversion efficiency and hot spot risk of the back contact cell.
  • the intrinsic silicon layer 15 has a certain transmission resistance, which is beneficial to reduce the forward leakage of the back contact cell and to balance the conversion efficiency and hot spot risk of the back contact cell.
  • the specific thickness of the intrinsic silicon layer disposed on the side of the silicon substrate can be determined according to the anti-leakage requirements of the first doped silicon layer and the second doped silicon layer disposed on the side of the silicon substrate in actual application scenarios, and is not specifically limited here.
  • the thickness of the intrinsic silicon layer can be greater than or equal to 5nm and less than or equal to 30nm.
  • the thickness of the intrinsic silicon layer is within the above range, which is conducive to preventing the poor passivation performance and protection of the intrinsic silicon layer due to its small thickness, ensuring that the side has a lower carrier recombination rate and higher structural reliability, and at the same time, it is also conducive to reducing the forward leakage loss of the back contact battery.
  • the thickness of the second interface passivation layer (or the second interface passivation layer and the surface passivation layer) from being large due to the large thickness of the intrinsic silicon layer, ensuring that the second interface passivation layer has a lower tunneling resistance, and the surface passivation layer has a lower barrier effect on light transmission, ensuring that the back contact battery has a higher conversion efficiency.
  • the back contact cell may further include an anti-reflection layer 207.
  • the anti-reflection layer 207 is disposed on the side of the surface passivation layer 13 away from the silicon substrate 100.
  • the anti-reflection layer 207 extends from the light-receiving side to the side, and the side anti-reflection layer 207 is disposed between the second doped silicon layer 16 and the transparent conductive layer 208.
  • an anti-reflection layer 207 is added to the film layer disposed on the side of the silicon substrate 100, which can further enhance the protection of the side of the silicon substrate 100, reduce the risk of damage to the side of the silicon substrate 100, and reduce forward leakage loss.
  • an embodiment of the present application further provides a photovoltaic assembly, comprising the solar cell in any of the above embodiments.

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

本申请公开了一种太阳能电池及光伏组件，太阳能电池包括：硅基底；硅基底具有相对的受光面和背光面，以及设于受光面和背光面之间的侧面；侧面上设有保护层，保护层包括依次设置于侧面上的第一导电层、绝缘层和第二导电层；第一导电层与第二导电层导电类型相反。利用绝缘层对第一导电层与第二导电层之间进行绝缘隔离，以便在电池制备过程中无需专门去除硅基底的侧面上绕镀形成的导电层，有助于简化电池的生产工艺。并且，利用保护层对硅基底的侧面形成遮挡保护，既能避免硅基底的侧面直接暴露而存在的受损和漏电的风险，又能减少硅基底的侧面的载流子复合，提升电池的转换效率。

Description

一种太阳能电池及光伏组件
相关申请的交叉引用
本申请要求于2024年01月16日提交中国专利局、申请号为202410065730.3、名称为“一种太阳能电池及光伏组件”的中国专利申请的优先权，以及于2024年09月14日提交中国专利局、申请号为202411295529.0、名称为“一种背接触电池和光伏组件”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请属于光伏技术领域，具体涉及一种太阳能电池及光伏组件。
背景技术
太阳能电池是一种能够将太阳的光能转化为电能的装置。具体地，在太阳能电池处于工作状态下，太阳光照在太阳能电池的半导体p-n结上，形成新的空穴-电子对，在p-n结内建电场的作用下，光生空穴流向p区，光生电子流向n区，接通电路后就能够产生电流。其中，正电极和负电极都处于电池的背面的太阳能电池为背接触电池。与双面接触太阳能电池相比，该背接触电池的正面没有金属电极的遮挡，使得背接触电池的受光面一侧具有更高的光线利用率，因此背接触电池具有更高的短路电流和光电转换效率，是目前实现高效晶体硅电池的技术方向之一。
但是，现有的背接触电池都是对硅基底的正面和背面进行钝化，而硅基底的侧面直接暴露在外，这样侧面复合严重，且容易出现受损风险，从而降低了背接触电池的效率。
发明内容
本申请旨在提供一种太阳能电池及光伏组件，通过设置在硅基底侧面的膜层对硅基底的侧面进行保护，降低侧面受损风险的同时，还能够对硅基底的侧面进行钝化处理，降低硅基底侧面的载流子复合，提高背接触电池的转换效率。
为了解决上述技术问题，本申请是这样实现的：
在第一方面，本申请提出了一种太阳能电池，包括：硅基底；硅基底具有相对的受光面和背光面，以及设于受光面和背光面之间的侧面；
侧面上设有保护层，沿远离硅基底的方向，保护层包括依次设置于侧面上的第一导电层、绝缘层和第二导电层；第一导电层与第二导电层导电类型相反。
在本申请中，通过在硅基底的侧面上设置保护层，保护层包括设于硅基底的侧面上的第一导电层、绝缘层和第二导电层，利用绝缘层对第一导电层与第二导电层之间进行绝缘隔离，以便在电池制备过程中无需专门去除硅基底的侧面上绕镀形成的导电层，有助于简化电池的生产工艺。并且，利用保护层可以起到对硅基底的侧面的钝化保护作用，既能避免硅基底的侧面直接暴露而存在的受损和漏电的风险，又能减少硅基底的侧面的载流子复合，提升电池的转换效率。
可选地，沿平行于背光面的方向，背光面具有交替设置的第一区域和第二区域；第一区域形成有第一导电层，第二区域形成有第二导电层。
可选地，保护层还包括位于侧面和第一导电层之间的第一钝化层以及位于绝缘层和第二导电层之间的第二钝化层；
沿平行于背光面的方向，背光面具有交替设置的第一区域和第二区域；沿远离硅基底的方向，第一区域依次形成有第一钝化层和第一导电层，第二区域依次形成有第二钝化层和第二导电层；第一区域与第二区域之间设有绝缘层。
可选地，侧面与背光面交界处为第一位置，侧面与受光面交界处为第二位置，保护层在第一位置的厚度大于保护层在第二位置的厚度。
可选地，保护层在第一位置的厚度为D1，保护层在第二位置的厚度为D2，满足：1＜D1/D2≤10。
可选地，背光面上的第一钝化层和第一导电层的总厚度为H1，位于第一位置的第一钝化层和第一导电层的总厚度为H11，位于第二位置的第一钝化层和第一导电层的总厚度为H12，满足：H12＜H11≤H1。
可选地，侧面上位于第一位置的第一钝化层和第一导电层的总厚度为H11与侧面上位于第二位置的第一钝化层和第一导电层的总厚度为H12满足：0.2≤H12/H11＜1。
可选地，背光面上的第一钝化层和第一导电层的总厚度H1与位于第一位置的第一钝化层和第一导电层的总厚度H11满足：0.5≤H11/H1≤1。
可选地，背光面上的第一钝化层和第一导电层的总厚度H1与位于第二位置的第一钝化层和第一导电层的总厚度H12满足：0.2≤H12/H1≤0.6。
可选地，背光面上的绝缘层的厚度为H2，位于第一位置的绝缘层的厚度为H21，位于第二位置的绝缘层的厚度为H22，满足：H22＜H21≤H2。
可选地，侧面上位于第一位置的绝缘层的厚度为H21与侧面上位于第二位置的绝缘层的厚度为H22满足：0.2≤H22/H21＜1。
可选地，背光面上的绝缘层的厚度H2与位于第一位置的绝缘层的厚度H21满足：0.5≤H21/H2≤1。
可选地，背光面上的绝缘层的厚度H2与位于第二位置的绝缘层的总厚度H22满足：0.2≤H22/H2≤0.6。
可选地，背光面上的第二钝化层和第二导电层的总厚度为H3，位于第一位置的第二钝化层和第二导电层的总厚度为H31，位于第二位置的第二钝化层和第二导电层的总厚度为H32，满足：H32＜H31≤H3。
可选地，侧面上位于第一位置的第二钝化层和第二导电层的总厚度为H31与侧面上位于第二位置的第二钝化层和第二导电层的总厚度为H32满足：0.2≤H32/H31＜1。
可选地，背光面上的第二钝化层和第二导电层的总厚度H3与位于第一位置的第二钝化层和第二导电层的总厚度H31满足：0.5≤H31/H3≤1。
可选地，背光面上的第二钝化层和第二导电层的总厚度H3与位于第二位置的第二钝化层和第二导电层的总厚度H32满足：0.2≤H32/H3≤0.6。
可选地，保护层还包括第三钝化层和减反层，第三钝化层设于第二导电层背离侧面的一侧，减反层设于第三钝化层背离第二导电层的一侧；
沿远离硅基底的方向，受光面上依次形成有第三钝化层和减反层。
可选地，受光面上的第三钝化层和减反层的总厚度为H4，位于第一位置的第三钝化层和减反层的总厚度为H41，位于第二位置的第三钝化层和减反层的总厚度为H42，满足：H41＜H42≤H4。
可选地，侧面上位于第一位置的第三钝化层和减反层的总厚度为H41与侧面上位于第二位置的第三钝化层和减反层的总厚度为H42满足：0.1≤H42/H41＜1。
可选地，受光面上的第三钝化层和减反层的总厚度H4与位于第一位置的第三钝化层和减反层的总厚度H41满足：0.1≤H41/H4≤0.4。
可选地，受光面上的第三钝化层和减反层的总厚度H4与位于第二位置的第三钝化层和减反层的总厚度H42满足：0.5≤H42/H4≤0.8。
可选地，保护层还包括：透明导电层，透明导电层设于减反层背离侧面一侧；
第一区域和第二区域中至少一个设有透明导电层，透明导电层设于第一导电层和/或第二导电层背离背光面的一侧。
可选地，位于背光面的透明导电层的厚度为H5，位于第一位置的透明导电层的厚度为H51，位于第二位置的透明导电层的厚度为H52，满足：H52＜H51≤H5。
可选地，侧面上位于第一位置的透明导电层的厚度为H51与侧面上位于第二位置的透明导电层的厚度为H52满足：0.3≤H52/H51＜1。
可选地，背光面上的透明导电层的厚度H5与位于第一位置的透明导电层的厚度H51满足：0.5≤H51/H5≤1。
可选地，背光面上的透明导电层的厚度H5与位于第二位置的透明导电层的厚度H52满足：0.2≤H52/H5≤0.5。
在第一方面的第一组可能的实现方案中，进一步地，太阳能电池为背接触电池；
第一导电层为第一掺杂硅层，第二导电层为第二掺杂硅层，绝缘层包括表面钝化层和减反层；
其中，背接触电池包括：沿远离硅基底的方向，依次设置在侧面上的第一界面钝化层、第一掺杂硅层、表面钝化层、减反层、本征硅层、第二掺杂硅层和透明导电层；
其中，沿硅基底的厚度方向，表面钝化层和减反层还依次设置于受光面上，且表面钝化层和减反层由受光面延伸至侧面。
在本申请中，采用上述技术方案的情况下，在硅基底的侧面上，且沿背离侧面的方向，依次设置有第一界面钝化层、第一掺杂硅层、表面钝化层、减反层、本征硅层、第二掺杂硅层和透明导电层，上述各膜层的存在可以将硅基底的侧面与外界环境隔离开，降低硅基底的侧面在转运或封装后因挤压、碰撞等因素而出现划伤等受损问题的风险。同时，还能够降低水汽等从电池侧面进入电池内造成电池失效的风险，提高背接触电池的使用寿命。此外，表面钝化层和减反层不仅位于硅基底的受光面上，还延伸至硅基底的侧面。此时，在硅基底的侧面，导电类型相反的第一掺杂硅层和第二掺杂硅层可以通过表面钝化层和减反层隔离开，防止二者导通漏电，使得背接触电池具有较高的转换效率。另外，表面钝化层和减反层设置在受光面的部分能够降低载流子复合和表面反射率，再将二者延伸至硅基底的侧面，还能够用于将第一掺杂硅层和第二掺杂硅层隔离开，无须为了防止第一掺杂硅层和第二掺杂硅层之间漏电而通过其它沉积步骤额外形成其它绝缘层，可以简化背接触电池的制造过程同时，也无须考虑将第一掺杂硅层和第二掺杂硅层隔离开的膜层与背接触电池中其它结构之间的兼容，确保背接触电池具有较高的良率。同时，不仅设置在硅基底的侧面的第一界面钝化层和第一掺杂硅层对硅基底具有钝化作用，上述实现侧面的第一掺杂硅层和第二掺杂硅层绝缘隔离的表面钝化层也能够对硅基底的侧面进行钝化，进一步降低硅基底的侧面的载流子复合速率，提高背接触电池的转换效率。
另外，在实际的制造过程中，设置在硅基底的背光面和受光面上的相应膜层形成的先后顺序影响着硅基底的侧面上相应膜层的形成顺序，由于硅基底的背光面和受光面上膜层形成的先后顺序与工艺、电池结构、设备等都密切相关，因此硅基底的背光面和受光面上膜层形成的先后顺序不能任意调整，也就是说硅基底的侧面上形成的膜层顺序不能任意调整，需要根据硅基底的侧面的膜层形成顺序要求、要解决的技术问题，以及正背面膜层的形成顺序要求、解决的技术问题等综合考虑。
可选地，背光面包括第一区域和第二区域；第一界面钝化层和第一掺杂硅层位于第一区域；本征硅层和第二掺杂硅层位于第二区域，且由第二区域延伸至第一区域，并覆盖部分第一界面钝化层和第一掺杂硅层；绝缘层还包括绝缘掩膜层；绝缘掩膜层设置在位于侧面的第一掺杂硅层和表面钝化层之间，且绝缘掩膜层还沿硅基底的厚度方向设置在位于背光面的本征硅层和第一掺杂硅层之间。采用上述技术方案的情况下，在硅基底的背光面，本征硅层和第二掺杂硅层不仅沿硅基底的厚度方向依次层叠设置在第二区域，而且还覆盖在部分第一界面钝化层和第一掺杂硅层上。此时，本征硅层和第二掺杂硅层在硅基底的背光面一侧的形成范围较大，利于在制造过程中降低对整层设置的本征硅层和第二掺杂硅层的刻蚀范围，利于提高刻蚀产能。并且，本征硅层和第二掺杂硅层覆盖在第一掺杂硅层上的部分，能够对第一掺杂硅层的边缘进行保护，防止刻蚀剂对第一掺杂硅层的边缘造成影响，确保第一掺杂硅层的边缘具有较高的载流子收集效率。绝缘掩膜层可以与表面钝化层和减反层一同，将侧面的第一掺杂硅层和第二掺杂硅层间隔开，进一步抑制侧面漏电。同时还能够对硅基底的侧面进行钝化，进一步降低硅基底侧面的缺陷数量。另外，在侧面也形成绝缘掩膜层，还利于降低对本征硅层的厚度要求，在确保第一掺杂硅层和第二掺杂硅层之间具有较低的正向漏电的同时，使得本征硅层具有较低的隧穿电阻，利于提高背光面一侧的第二掺杂硅层的载流子收集效率。
可选地，在硅基底的侧面，绝缘掩膜层的厚度沿受光面至背光面的方向逐渐增大。
可选地，设置在侧面的绝缘掩膜层位于侧面的局部区域上；沿硅基底的厚度方向，绝缘掩膜层在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于80％。采用上述技术方案的情况下，可以理解的是，绝缘掩膜层在侧面的延伸长度越大，硅基底的侧面中第一掺杂硅层和第二掺杂硅层可以通过形成范围更大的绝缘掩膜层隔离开，背接触电池的正向漏电越低，绝缘掩膜层对硅基底侧面的保护作用越强。而绝缘掩膜层在侧面的延伸长度越小，硅基底的侧面中第一掺杂硅层和第二掺杂硅层之间形成的反向漏电区域范围越大，背接触电池的热斑风险越低。基于此，当绝缘掩膜层在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于80％时，可以根据背接触电池的实际应用场景要求通过调整绝缘掩膜层在侧面上的最大延伸长度的方式对背接触电池的正向漏电、热斑风险和侧面保护进行调控，利于实现背接触电池的正向漏电、热斑风险和侧面保护之间的平衡。
可选地，设置在侧面的第一界面钝化层和第一掺杂硅层仅位于侧面的局部区域上、且靠近背光面；其中，沿硅基底的厚度方向，第一界面钝化层和第一掺杂硅层在侧面上的最大延伸长度与硅基底的厚度之间的比值大于等于70％；和/或，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面为绒面，且绒面在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于30％；和/或，在侧面中，未覆盖第一界面钝化层和第一掺杂硅层的区域的表面反射率小于覆盖第一界面钝化层和第一掺杂硅层的区域的表面反射率；和/或，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面为绒面；和/或，侧面中覆盖第一界面钝化层和第一掺杂硅层的区域表面为抛光面。采用上述技术方案的情况下，如前文所述，第一界面钝化层和第一掺杂硅层对硅基底的侧面具有钝化作用，因此当第一界面钝化层和第一掺杂硅层在侧面上的最大延伸长度与硅基底的厚度之间的比值大于等于70％时，确保第一界面钝化层和第一掺杂硅层在硅基底的侧面上具有较大的形成范围，从而使得侧面中更多区域表面具有较低的载流子复合速率，进一步提高背接触电池的转换效率。并且，使得硅基底的侧面中大部分区域均覆盖有第一界面钝化层和第一掺杂硅层，此时第一界面钝化层和第一掺杂硅层对硅基底侧面大部分区域均具有保护作用，防止水汽等侵入的时候，确保硅基底侧面具有厚度较大的叠层保护，进一步提高硅基底侧面的保护效果。侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面为绒面，且绒面在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于30％的有益效果的应用原理可以参考前文，此处不再赘述。另外，与侧面中覆盖第一界面钝化层和第一掺杂硅层的区域相比，硅基底的侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域的表面反射率较小，此时虽然硅基底的侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面的钝化效果相对较低，但是该区域表面具有相对较高的陷光效果，利于使得更多光线由硅基底的侧面中靠近受光面的一侧折射至硅基底内，利于提高背接触电池的转换效率。另外，也无须为了在去除绕镀至受光面上的第一界面钝化层和第一掺杂硅层的过程中将侧面的第一界面钝化层和第一掺杂硅层全部保留而严格控制制造条件，降低背接触电池的制造难度。再者，当侧面中覆盖第一界面钝化层和第一掺杂硅层的区域表面为抛光面时，侧面中覆盖第一界面钝化层和第一掺杂硅层的区域表面较为平坦，利于在该区域上形成较厚的第一界面钝化层和第一掺杂硅层，增强第一界面钝化层和第一掺杂硅层对侧面相应区域的钝化效果，进一步提高背接触电池的转换效率。
可选地，第一界面钝化层和/或第一掺杂硅层各部分的厚度相同。在此情况下，利于使得第一界面钝化层和/或第一掺杂硅层的各部分均具有较高的钝化效果，从而使得硅基底中与第一界面钝化层，和/或，硅基底中与第一掺杂硅层对应的各区域均具有相对较低的载流子复合速率，进一步提高背接触电池的转换效率。
可选地，在硅基底的侧面，表面钝化层的厚度相等，或，表面钝化层的厚度沿背光面至受光面的方向逐渐增大。采用上述技术方案的情况下，在一定范围内，表面钝化层的厚度与自身的钝化效果和绝缘隔离效果呈正比。基于此，当在硅基底的侧面，表面钝化层的厚度相等时，表面钝化层各部分均具有较高的钝化效果和较高的绝缘隔离特性，利于使得硅基底侧面中覆盖有表面钝化层的各区域均具有较低的表面缺陷数量，还利于通过厚度均匀的表面钝化层更好的实现第一掺杂硅层和第二掺杂硅层的电隔离效果，降低正向漏电。而当表面钝化层的厚度沿背光面至受光面的方向逐渐增大时，使得侧面上的表面钝化层靠近受光面的部分具有较高的钝化效果、以及更好的绝缘隔离特性，进一步降低硅基底侧面中靠近受光面的区域表面缺陷数量的同时，进一步降低第一掺杂硅层和第二掺杂硅层之间的漏电风险，利于增大背接触电池的开路电压和填充因子。
可选地，在硅基底的侧面，减反层的厚度沿背光面至受光面的方向逐渐增大。在此情况下，使得侧面上的表面钝化层靠近受光面的部分具有更好的绝缘隔离特性，进一步降低第一掺杂硅层和第二掺杂硅层之间的漏电风险，利于增大背接触电池的开路电压和填充因子。
可选地，在硅基底的侧面，本征硅层、第二掺杂硅层和透明导电层中的至少一者的厚度沿受光面至背光面的方向逐渐增大。采用上述技术方案的情况下，在硅基底的侧面，本征硅层、第二掺杂硅层和透明导电层中的至少一者在靠近背光面的厚度较大，利于提高该膜层对硅基底侧面中靠近背光面的区域的保护作用，可以进一步提高背接触电池中侧面的结构可靠性。
可选地，设置在侧面的表面钝化层和减反层位于侧面的局部区域上、且靠近受光面；沿硅基底的厚度方向，表面钝化层和减反层在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于80％。采用上述技术方案的情况下，在硅基底的受光面和侧面形成表面钝化层和减反层时，可能会因绕镀而在背光面一侧也形成有表面钝化层和减反层。为消除背光面的表面钝化层和减反层对第二界面钝化层和第二掺杂硅层的载流子收集效率的影响，需要将二者绕镀至背光面的部分去除。基于此，当设置在侧面的表面钝化层和减反层可以位于侧面的局部区域上时，可以降低去除表面钝化层和减反层绕镀至背光面的部分的难度，降低制造精度要求。另外，硅基底的侧面中未覆盖表面钝化层和减反层区域处，第一掺杂硅层可以通过第二界面钝化层和与自身导电类型相反的第二掺杂硅层电性接触，从而在硅基底的侧面形成具有较低反向击穿电压的二极管结构，利于降低背接触电池的热斑风险，提高背接触电池的抗烧毁能力。或者，设置在侧面的表面钝化层位于侧面的局部区域上、且靠近受光面；沿硅基底的厚度方向，表面钝化层在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于80％，该特征对应的有益效果，此处不再赘述。
可选地，表面钝化层的材料包括氧化铝、本征非晶硅、掺杂硅玻璃中的至少一种。采用上述技术方案的情况下，氧化铝和本征非晶硅中含有氢，当表面钝化层的材料包括氧化铝和/或本征非晶硅时，可以对硅基底和第一掺杂硅层进行氢钝化，进一步提高表面钝化层的钝化效果。而掺杂硅玻璃中掺杂有相应导电类型的杂质，还可以对硅基底和第一掺杂硅层进行场钝化，也可以进一步提高表面钝化层的钝化效果。其次，材料为掺杂硅玻璃的表面钝化层的制造过程也较为简单，利于降低背接触电池的制造难度。
可选地，第一掺杂硅层的厚度大于等于30nm、且小于等于140nm。采用上述技术方案的情况下，透明导电层的存在可以提高载流子的收集效率，并且为减薄第一掺杂硅层留出余量。换句话说，在不降低载流子收集效率的前提下，因透明导电层的存在可以适当降低第一掺杂硅层的厚度。基于此，当第一掺杂硅层的厚度在上述范围内时，第一掺杂硅层的厚度较小，利于降低自身的寄生吸收，进一步提高背接触电池的工作效率。并且，还可以降低第一掺杂硅层的沉积时间，提高第一掺杂硅层的制作效率。
可选地，本征硅层的厚度大于等于8nm、且小于等于14nm。在此情况下，本征硅层的厚度较大，利于增强本征硅层对第一掺杂硅层和第二掺杂硅层之间的隔离效果，降低正向漏电风险。
可选地，在硅基底的侧面中，设置有第一界面钝化层和第一掺杂硅层的区域具有塔基状纹理结构；其中，第一界面钝化层位于塔基状纹理结构的底面的厚度小于第一界面钝化层位于塔基状纹理结构的侧壁的厚度。采用上述技术方案的情况下，可以理解的是，上述塔基状纹理结构的底面和塔基状纹理结构的侧壁具有不同的晶向。具体的，塔基状纹理结构的底面为[110]晶向，该[110]晶向的表面的悬挂键数量相对较少；而塔基状纹理结构的侧壁为[111]晶向，该[111]晶向的悬挂键数量相对较多。基于此，当第一界面钝化层位于塔基状纹理结构的底面的厚度，小于第一界面钝化层位于塔基状纹理结构的侧壁上的厚度时，利于使得第一界面钝化层位于塔基状纹理结构的侧壁上的厚度的部分具有相对较高的钝化效果，满足塔基状纹理结构的侧壁对高钝化效果的需求，降低塔基状纹理结构的侧壁的载流子复合速率，进一步提高背接触电池的工作效率。
可选地，硅基底的侧面具有塔基状纹理结构；其中，第一界面钝化层位于塔基状纹理结构的底面的厚度小于第一界面钝化层位于塔基状纹理结构的侧壁的厚度；本征硅层位于塔基状纹理结构的底面的厚度大于本征硅层位于塔基状纹理结构的侧壁的厚度；和/或，第二掺杂硅层位于塔基状纹理结构的底面的厚度大于第二掺杂硅层位于塔基状纹理结构的侧壁的厚度。采用上述技术方案的情况下，第一界面钝化层在塔基状纹理结构的底面和侧壁的厚度大小关系，与本征硅层和/或第二掺杂硅层在塔基状纹理结构的底面和侧壁的厚度大小关系相反，此时第一界面钝化层位于塔基状纹理结构的侧壁的厚度较大，可以弥补因本征硅层和/或第二掺杂硅层在塔基状纹理结构的侧壁的厚度较小使得自身的钝化效果和保护作用较弱；并且，本征硅层和/或第二掺杂硅层位于塔基状纹理结构的底面的厚度较大，可以弥补因第一界面钝化层在塔基状纹理结构的底面的厚度较小使得自身的钝化效果和保护作用较弱，确保在第一界面钝化层、以及本征硅层和/或第二掺杂硅层的共同的钝化作用和保护作用下，硅基底侧面对应塔基状纹理结构的底面和侧面均具有较高的钝化效果和保护强度。
可选地，在硅基底的侧面中，设置有第一界面钝化层和第一掺杂硅层的区域表面上具有塔基状纹理结构。并且，第一界面钝化层位于塔基状纹理结构的底面的厚度大于第一界面钝化层位于塔基状纹理结构的侧壁上的厚度。
可选地，硅基底的侧面内形成有掺杂层；掺杂层内的掺杂剂包括第一掺杂硅层内的掺杂剂。采用上述技术方案的情况下，掺杂层可以与第一掺杂硅层之间形成高低结，使得第一掺杂硅层与硅基底侧面之间的能带更加匹配，提高第一掺杂硅层对硅基底侧面的钝化效果，增大背接触电池的开路电压。
在第一方面的第二组可能的实现方案中，进一步地，太阳能电池为背接触电池；
第一导电层为第一掺杂硅层，第二导电层为第二掺杂硅层，绝缘层包括绝缘掩膜层；其中，背接触电池包括：沿远离硅基底的方向，依次设置在侧面上的第一界面钝化层、第一掺杂硅层、绝缘掩膜层、本征硅层、第二掺杂硅层和透明导电层；其中，背接触电池包括设置于受光面的表面钝化层，且表面钝化层由受光面延伸至侧面；背接触电池还包括设置于背光面、且位于硅基底和第二掺杂硅层之间的第二界面钝化层，第二界面钝化层由背光面延伸至侧面；在侧面，本征硅层包括沿背离侧面的方向层叠设置的表面钝化层和第二界面钝化层。
在本申请中，采用上述技术方案的情况下，第一掺杂硅层和第二掺杂硅层之间处理设置有本征硅层之外，还设置有绝缘掩膜层，在确保降低正向漏电损耗的同时，还可以降低对本征硅层的厚度要求，降低本征硅层的隧穿电阻，利于提高设置在硅基底背光面一侧的第二掺杂硅层对载流子的手收集效率，进一步提高背接触电池的转换效率。并且，绝缘掩膜层的存在还可以增强对硅基底的侧面的保护作用，进一步提高背接触电池的侧面结构可靠性。另外，在实际的制造过程中，设置在硅基底的背光面和受光面上的相应膜层形成的先后顺序影响着硅基底的侧面上相应膜层的形成顺序，由于硅基底的背光面和受光面上膜层形成的先后顺序与工艺、电池结构、设备等都密切相关，因此硅基底的背光面和受光面上膜层形成的先后顺序不能任意调整，也就是说硅基底的侧面上形成的膜层顺序不能任意调整，需要根据硅基底的侧面的膜层形成顺序要求、要解决的技术问题，以及正背面膜层的形成顺序要求、解决的技术问题等综合考虑。
可选地，背接触电池还包括设置于受光面的减反层，减反层由受光面延伸至侧面；在侧面，沿背离侧面的方向减反层设置在第二掺杂硅层和透明导电层之间。采用上述技术方案的情况下，设置在硅基底的侧面的膜层中又增加了一层减反层，可以进一步提高对硅基底侧面的保护作用，降低硅基底的侧面出现受损的风险、以及降低正向漏电损耗。另外，该情况下，减反层直接形成在第二掺杂硅层背离硅基底的一侧。因表面钝化层和第二掺杂硅层的材料之间存在差异，并且减反层更容易在表面钝化层上沉积。基于此，与减反层直接形成在表面钝化层上相比，减反层直接形成在第二掺杂硅层背离硅基底的一侧时，可以降低减反层在背光面一侧的绕镀范围，从而可以降低去除减反层在背光面绕镀时的刻蚀量，提高制造效率。
可选地，设置在侧面的第一界面钝化层和第一掺杂硅层仅位于侧面的局部区域上、且靠近背光面；其中，沿硅基底的厚度方向，第一界面钝化层和第一掺杂硅层在侧面上的最大延伸长度与硅基底的厚度之间的比值大于等于70％；和/或，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面为绒面，且绒面在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于30％；和/或，在侧面中，未覆盖第一界面钝化层和第一掺杂硅层的区域的表面反射率小于覆盖第一界面钝化层和第一掺杂硅层的区域的表面反射率；和/或，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面为绒面；和/或，侧面中覆盖第一界面钝化层和第一掺杂硅层的区域表面为抛光面。
可选地，第一界面钝化层和/或第一掺杂硅层各部分的厚度相同。
可选地，在硅基底的侧面，表面钝化层的厚度相等，或，表面钝化层的厚度沿背光面至受光面的方向逐渐增大。
可选地，在硅基底的侧面，减反层的厚度沿背光面至受光面的方向逐渐增大。
可选地，在硅基底的侧面，本征硅层、第二掺杂硅层和透明导电层中的至少一者的厚度沿受光面至背光面的方向逐渐增大。
可选地，设置在侧面的表面钝化层和减反层位于侧面的局部区域上、且靠近受光面；沿硅基底的厚度方向，表面钝化层和减反层在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于80％。
可选地，表面钝化层的材料包括氧化铝、本征非晶硅、掺杂硅玻璃中的至少一种。
可选地，第一掺杂硅层的厚度大于等于30nm、且小于等于140nm。
可选地，本征硅层的厚度大于等于8nm、且小于等于14nm。
可选地，在硅基底的侧面中，设置有第一界面钝化层和第一掺杂硅层的区域具有塔基状纹理结构；其中，第一界面钝化层位于塔基状纹理结构的底面的厚度小于第一界面钝化层位于塔基状纹理结构的侧壁的厚度。
可选地，在硅基底的侧面中，设置有第一界面钝化层和第一掺杂硅层的区域表面上具有塔基状纹理结构。并且，第一界面钝化层位于塔基状纹理结构的底面的厚度大于第一界面钝化层位于塔基状纹理结构的侧壁上的厚度。
可选地，硅基底的侧面具有塔基状纹理结构；其中，第一界面钝化层位于塔基状纹理结构的底面的厚度小于第一界面钝化层位于塔基状纹理结构的侧壁的厚度；本征硅层位于塔基状纹理结构的底面的厚度大于本征硅层位于塔基状纹理结构的侧壁的厚度；和/或，第二掺杂硅层位于塔基状纹理结构的底面的厚度大于第二掺杂硅层位于塔基状纹理结构的侧壁的厚度。
可选地，硅基底的侧面内形成有掺杂层；掺杂层内的掺杂剂包括第一掺杂硅层内的掺杂剂。
应当理解，第一方面的第二组和第一组中，相同或相似的可选方案具有相同或相似的技术效果，在此不进行赘述。
在第二方面，本申请提出了一种太阳能电池，太阳能电池为背接触电池，其中，背接触电池包括：
硅基底，硅基底包括相对设置的背光面和受光面，以及连接背光面和受光面的侧面；
以及沿背离侧面的方向，依次设置在侧面上的第一界面钝化层、第一掺杂硅层、本征硅层、第二掺杂硅层和透明导电层；在硅基底的侧面，第一掺杂硅层和本征硅层直接接触；其中，第一掺杂硅层和第二掺杂硅层的导电类型相反。
在本申请中，采用上述技术方案的情况下，在硅基底的侧面，第一掺杂硅层可以通过本征硅层和与自身导电类型相反的第二掺杂硅层电性连接，从而在硅基底的侧面形成具有较低反向击穿电压的二极管结构，降低背接触电池的热斑风险。同时，设置在硅基底的侧面的第一掺杂硅层、本征硅层和第二掺杂硅层还能够对硅基底的侧面进行钝化，降低硅基底的侧面的载流子复合速率，提高背接触电池的转换效率。其次，设置在硅基底的侧面的第一掺杂硅层、本征硅层和第二掺杂硅层，也能够对硅基底的侧面进行保护，降低因硅基底的侧面直接暴露在外而容易出现受损和漏电的风险，提高背接触电池的结构可靠性。另外，在实际的制造过程中，设置在硅基底的背光面和受光面上的相应膜层形成的先后顺序影响着硅基底的侧面上相应膜层的形成顺序，由于硅基底的背光面和受光面上膜层形成的先后顺序与工艺、电池结构、设备等都密切相关，因此硅基底的背光面和受光面上膜层形成的先后顺序不能任意调整，也就是说硅基底的侧面上形成的膜层顺序不能任意调整，需要根据硅基底的侧面的膜层形成顺序要求、要解决的技术问题，以及正背面膜层的形成顺序要求、解决的技术问题等综合考虑。
可选地，背接触电池包括设置于受光面上的表面钝化层，且表面钝化层由受光面延伸至侧面。并且，背接触电池还包括设置于背光面，且位于硅基底和第二掺杂硅层之间的第二界面钝化层，第二界面钝化层由背光面延伸至侧面。基于此，在侧面。本征硅层包括沿背离侧面的方向，层叠设置的表面钝化层和第二界面钝化层。采用上述技术方案的情况下，在硅基底的侧面，第一掺杂硅层和第二掺杂硅层之间具有表面钝化层和第二界面钝化层这两个膜层，此时本征硅层具有一定的传输电阻，利于降低背接触电池的正向漏电，利于平衡背接触电池的转换效率和热斑风险。另外，在获得较低正向漏电的同时，无须为了形成厚度较大的本征硅层而导致单一的第二界面钝化层或表面钝化层的厚度较大，确保第二界面钝化层具有较低的隧穿电阻、以及表面钝化层对光线传输具有较低的阻碍作用，确保背接触电池具有较高的转换效率。
可选地，在硅基底的侧面，本征硅层各部分的厚度相同。在此情况下，使得设置在硅基底侧面的本征硅层各部分均具有较高的钝化性能和保护作用，能够进一步降低硅基底侧面的载流子复合速率，提高背接触电池的结构可靠性。
可选地，在硅基底的侧面，本征硅层的厚度大于等于5nm、且小于等于30nm。采用上述技术方案的情况下，在硅基底的侧面，本征硅层的厚度在上述范围内，利于防止因本征硅层的厚度较小而导致自身的钝化性能和保护作用不佳，确保侧面具有较低的载流子复合速率和较高的结构可靠性，同时还利于降低背接触电池的正向漏电损耗。还可以防止因本征硅层的厚度较大而导致第二界面钝化层(或第二界面钝化层和表面钝化层)的厚度也较大，确保第二界面钝化层具有较低的隧穿电阻、以及表面钝化层对光线传输具有较低的阻碍作用，确保背接触电池具有较高的转换效率。
可选地，背接触电池还包括减反层。在受光面，减反层设置在表面钝化层背离硅基底的一侧。减反层由受光面延伸至侧面，且在侧面，减反层设置在第二掺杂硅层和透明导电层之间。采用上述技术方案的情况下，设置在硅基底的侧面的膜层中又增加了一层减反层，可以进一步提高对硅基底侧面的保护作用，降低硅基底的侧面出现受损的风险、以及降低正向漏电损耗。另外，该情况下，减反层直接形成在第二掺杂硅层背离硅基底的一侧。因表面钝化层和第二掺杂硅层的材料之间存在差异，并且减反层更容易在表面钝化层上沉积。基于此，与减反层直接形成在表面钝化层上相比，减反层直接形成在第二掺杂硅层背离硅基底的一侧时，可以降低减反层在背光面一侧的绕镀范围，从而可以降低去除减反层在背光面绕镀时的刻蚀量，提高制造效率。
可选地，背接触电池还包括沿硅基底的厚度方向依次设置于受光面上的表面钝化层和减反层，且表面钝化层和减反层由受光面延伸至侧面。并且，在侧面，且沿背离侧面的方向，表面钝化层和减反层依次层叠设置在第二掺杂硅层和透明导电层之间。在此情况下，表面钝化层和减反层的存在可以进一步提高对硅基底的侧面的保护作用，降低硅基底的侧面出现受损的风险。
可选地，硅基底的侧面内形成有掺杂层。掺杂层内的掺杂剂包括第一掺杂硅层内的掺杂剂。
可选地，设置在侧面的第一界面钝化层和第一掺杂硅层仅位于侧面的局部区域上、且靠近背光面。其中，沿硅基底的厚度方向，第一界面钝化层和第一掺杂硅层在侧面上的最大延伸长度与硅基底的厚度之间的比值大于等于70％；和/或，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面为绒面，且绒面在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于30％；和/或，在侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域的表面反射率小于覆盖第一界面钝化层和第一掺杂硅层的区域的表面反射率；和/或，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面为绒面；和/或，侧面中覆盖第一界面钝化层和第一掺杂硅层的区域表面为抛光面。
可选地，第一界面钝化层和/或第一掺杂硅层各部分的厚度相同。
可选地，在硅基底的侧面，表面钝化层的厚度相等，或表面钝化层的厚度沿背光面至受光面的方向逐渐增大。
可选地，在硅基底的侧面，减反层的厚度沿背光面至受光面的方向逐渐增大。
可选地，在硅基底的侧面，第二掺杂硅层和/或透明导电层的厚度沿受光面至背光面的方向逐渐增大。
可选地，设置在侧面的表面钝化层和减反层位于侧面的局部区域上、且靠近受光面；沿硅基底的厚度方向，表面钝化层和减反层在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于80％。
可选地，表面钝化层的材料包括氧化铝、本征非晶硅、掺杂硅玻璃中的至少一种。
可选地，第一掺杂硅层的厚度大于等于30nm、且小于等于140nm。
可选地，在硅基底的侧面中，设置有第一界面钝化层和第一掺杂硅层的区域表面上具有塔基状纹理结构。并且，第一界面钝化层位于塔基状纹理结构的底面的厚度小于第一界面钝化层位于塔基状纹理结构的侧壁上的厚度。
可选地，在硅基底的侧面中，设置有第一界面钝化层和第一掺杂硅层的区域表面上具有塔基状纹理结构。并且，第一界面钝化层位于塔基状纹理结构的底面的厚度大于第一界面钝化层位于塔基状纹理结构的侧壁上的厚度。
可选地，硅基底的侧面具有塔基状纹理结构；其中，第一界面钝化层位于塔基状纹理结构的底面的厚度小于第一界面钝化层位于塔基状纹理结构的侧壁的厚度；本征硅层位于塔基状纹理结构的底面的厚度大于本征硅层位于塔基状纹理结构的侧壁的厚度；和/或，第二掺杂硅层位于塔基状纹理结构的底面的厚度大于第二掺杂硅层位于塔基状纹理结构的侧壁的厚度。
应当理解，第二方面和第一方面中，相同或相似的可选方案具有相同或相似的技术效果，在此不进行赘述。
在第三方面，本申请提出了一种光伏组件，包括上述任一项的太阳能电池。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本申请实施例的太阳能电池的示意图；
图2是根据本申请实施例的硅基底的示意图；
图3是根据本申请实施例的一种太阳能电池边缘处的结构示意图；
图4是根据本申请实施例的另一种太阳能电池边缘处的结构示意图；
图5是根据本申请实施例的又一种太阳能电池边缘处的结构示意图之一；
图6是根据本申请实施例的又一种太阳能电池边缘处的结构示意图之二；
图7是根据本申请实施例的太阳能电池的局部侧剖图；
图8为本申请实施例提供的背接触电池的结构纵向剖视示意图之一；
图9为本申请实施例提供的背接触电池的结构纵向剖视示意图之二；
图10为本申请实施例提供的背接触电池的结构纵向剖视示意图之三；
图11为本申请实施例提供的背接触电池的结构纵向剖视示意图之四；
图12为本申请实施例提供的背接触电池的结构纵向剖视示意图之五；
图13为本申请实施例提供的背接触电池的结构纵向剖视示意图之六；
图14为本申请实施例提供的背接触电池的结构纵向剖视示意图之七；
图15为本申请实施例提供的背接触电池的结构纵向剖视示意图之八；
图16为本申请实施例提供的背接触电池的结构纵向剖视示意图之九；
图17为本申请实施例提供的背接触电池的结构纵向剖视示意图之十；
图18为本申请实施例提供的背接触电池的结构纵向剖视示意图之十一。
附图标记：
100-硅基底；110-受光面；120-背光面；
120a-第一区域；120b-第二区域；
130-侧面；130a-第一位置；130b-第二位置；
200-保护层；201-第一钝化层；202-第一导电层；203-绝缘层；204-
第二钝化层；205-第二导电层；206-第三钝化层；207-减反层；208-透明导电层；
12-第一掺杂硅层；13-表面钝化层；15-本征硅层；16-第二掺杂硅层；
20-第一界面钝化层；21-绝缘掩膜层；22-第二界面钝化层。
具体实施方式
以下
下面将详细描述本申请的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的太阳能电池及光伏组件进行详细地说明。在第一方面，参照图1所示，图1示出了本申请实施例的太阳能电池的示意图。根据本申请一些实施例的太阳能电池，包括：硅基底100；硅基底100具有相对的受光面110和背光面120，以及设于受光面110和背光面120之间的侧面130；侧面130上设有保护层200，如图3所示，保护层200包括依次设置于侧面130上的第一导电层202、绝缘层203和第二导电层205；第一导电层202与第二导电层205的导电类型相反。
在本申请的实施例中，通过在硅基底100的侧面130上设置保护层200，保护层200包括第一导电层202、绝缘层203和第二导电层205，利用绝缘层203对第一导电层202与第二导电层205之间进行绝缘隔离，以便在电池制备过程中无需专门去除硅基底100的侧面130上绕镀形成的导电层，有助于简化电池的生产工艺。并且，利用保护层200可以起到对硅基底100的侧面130的钝化保护作用，既能避免硅基底100的侧面130直接暴露而存在的受损和漏电的风险，又能减少硅基底100的侧面130的载流子复合，提升电池的转换效率。
下面结合图1至图7，对本申请实施例的一些实施例的太阳能电池的结构等进行详述。
具体地，如图2所示，图2示出了本申请实施例的硅基底的示意图。太阳能电池中的硅基底100具有相对的受光面110和背光面120，以及设置于硅基底100四周的侧面130。其中，受光面110为硅基底100接收入射光的一面，背光面120为硅基底100中背离受光面110的一面，侧面130连接受光面110和背光面120。进而，在硅基底100的四周侧面130设置保护层200，以利用保护层200对硅基底100的四周侧面130形成遮挡保护。
可以理解的是，在太阳能电池制备工艺中，通常需要在硅基底100的受光面110和/或背光面120上加工形成导电类型不同的第一导电层202和第二导电层205，在此过程中不可避免的会在硅基底100的侧面130形成绕镀层。为了避免侧面130绕镀形成的第一导电层202和第二导电层205直接接触导通而导致漏电问题，本申请实施例中，通过在侧面130上的第一导电层202和第二导电层205之间设置绝缘层203，以对第一导电层202和第二导电层205进行绝缘隔离。这样，在电池制备工艺中，不用专门去除侧面130绕镀的第一导电层202和第二导电层205，不仅能够解决绕镀引起的侧面130漏电问题，简化加工工艺。而且，由绝缘层203与第一导电层202、第二导电层205形成的保护层200还能起到对侧面130的钝化保护作用，有助于提升电池性能。
需要说明的是，本申请实施例中硅基底100的侧面130设置的绝缘层203可以是在电池制备工艺中单独制备得到的。也可以是基于现有的电池制备工艺，在对硅基底100的背光面120和/或受光面110进行膜层结构制备过程中，同时在硅基底100的四周侧面130形成相应的绝缘层203，可以根据实际情况灵活设置，本申请实施例对此不作限定。
在一些实施例中，第一导电层202与第二导电层205的电性相反。其中，第一导电层202和第二导电层205中的其中一个可以设为：N型非晶硅层、N型微晶硅层、N型非晶硅与微晶硅的混合层、N型过渡金属化合物层、N型多晶硅层等。第一导电层202和第二导电层205中的另一个可以设为：P型非晶硅、P型微晶硅、P型非晶硅与微晶硅的混合层、P型过渡金属化合物层或P型多晶硅层等。
在一些实施例中，绝缘层203可以选用氮化硅、氧化硅、氮氧化硅、碳化硅层等材料制成，当然，绝缘层203还可以选用其它材料制备得到，本申请实施例对此不作限定。
可选地，如图7所示，沿平行于背光面120的方向，背光面120具有交替设置的第一区域120a和第二区域120b；第一区域120a形成有第一导电层202，第二区域120b形成有第二导电层205。
可以理解的是，本申请实施例中的太阳能电池结构可以应用于背接触电池中，例如，可以应用于HBC电池，在背接触电池中，将PN结和金属栅线都设置于电池的背光面120。
在背接触电池制备过程中，需要在硅基底100的背光面120的第一区域120a内沉积形成第一导电层202，以及在第二区域120b内沉积形成有第二导电层205，在此过程中，硅基底100的侧面130会同时绕镀上第一导电层202和第二导电层205，通过在侧面130上的第一导电层202和第二导电层205之间设置绝缘层203，可以避免硅基底100的侧面130上的第一导电层202和第二导电层205直接接触导通而导致漏电问题，同时利用保护层200还能起到对侧面130的钝化保护作用。
在具体地应用中，可以仅在硅基底100的侧面130设置绝缘层203；也可以在硅基底100的侧面130和背光面120均设置绝缘层203，例如，在第一区域120a和第二区域120b之间也设置绝缘层203，可以根据实际情况灵活设置，本申请在此不作限定。
可选地，如图3所示，保护层200还包括位于硅基底100的侧面130和第一导电层202之间的第一钝化层201、以及位于绝缘层203和第二导电层205之间的第二钝化层204；如图7所示，沿平行于背光面120的方向，背光面120具有交替设置的第一区域120a和第二区域120b；沿远离硅基底100的方向，第一区域120a依次形成有第一钝化层201和第一导电层202，第二区域120b依次形成有第二钝化层204和第二导电层205；第一区域120a与第二区域120b之间设有绝缘层203。
在本申请实施例中，通过在硅基底100和第一导电层202之间设置第一钝化层201，以及在绝缘层203和第二导电层205之间设置第二钝化层204，在对硅基底100的侧面130形成遮挡保护的同时，能够进一步提升整个保护层200对硅基底100的侧面130的钝化作用，进而提高电池的转换效率。
并且，通过设置硅基底100的侧面130的膜层结构与硅基底100的背光面120的膜层结构相适配，以便在电池加工工艺中，对硅基底100的背光面120进行膜层结构加工成型时，可以同时在硅基底100的侧面130形成相应的保护层200，这样，可以简化加工流程，提高加工效率。
可以理解的是，在硅基底100的背光面120和侧面130的膜层结构中，相同类型的膜层结构可以采用相应的工艺一次性加工形成。例如，可以采用PECVD工艺在硅基底100的背光面120和侧面130同时沉积形成第一钝化层201。相应地，也可以采用PECVD工艺进一步在第一钝化层201的表面沉积形成第一导电层202，这样，就可以在硅基底100的背光面120和侧面130同时加工得到第一钝化层201和第一导电层202。
其中，如图7所示，图7示出了本申请实施例的太阳能电池的局部侧剖图；硅基底100的背光面120具有交替的第一区域120a和第二区域120b，在第一区域120a中硅基底100的背光面上依次设有第一钝化层201和第一导电层202，在第二区域120b中硅基底100的背光面上依次设有第二钝化层204和第二导电层205，并在第一区域120a和第二区域120b之间设置绝缘层203，以对第一区域120a和第二区域120b进行绝缘隔离。
在具体地应用中，可以采用PECVD工艺等加工工艺，在硅基底100的背光面120和四周侧面130依次加工形成第一钝化层201、第一导电层202和绝缘层203。进而，在硅基底100的背光面120的绝缘层203表面设置掩膜层，经过光刻或激光以及刻蚀等工艺，对硅基底100的背光面120的膜层结构进行图形化，以在背光面120形成第一区域120a和第二区域120b，并去除第二区域120b内的第一钝化层201和第一导电层202。然后，采用PECVD工艺等加工工艺，在第二区域120b内加工形成第二钝化层204和第二导电层205，同时，在硅基底100的四周侧面130也形成第二钝化层204和第二导电层205。
这样，可以使硅基底100的四周侧面130所形成的保护层200与硅基底100的背光面120的膜层结构相适配，以便在不增加加工工序的前提下，实现对硅基底100的侧面130的保护层200加工。从而既有助于简化电池的加工流程，又能够实现对硅基底100的侧面130的遮挡保护。
需要说明的是，硅基底100的背光面120上的具体膜层结构可以根据实际需要进行设置，本申请实施例在此不做限制。
在另一些实施例中，第一钝化层201和第二钝化层204可以设为：非晶硅层、氢化非晶硅层和掺碳非晶硅层、本征非晶硅层中的至少一种。
当然，第一导电层202、第二导电层205、第一钝化层201以及第二钝化层204的具体结构和制备材料，可以根据太阳能电池的结构设计灵活选用，本申请实施例对此不做限定。
可选地，如图1所示，侧面130与背光面120交界处为第一位置130a，侧面130与受光面110交界处为第二位置130b，保护层200在第一位置130a的厚度大于保护层200在第二位置130b的厚度。
在本申请实施例中，通过设置保护层200在靠近硅基底100的背光面120一侧的厚度大于靠近硅基底100的受光面110一侧的厚度，进而加强对硅基底100的侧面130靠近背光面120一侧的保护作用。
通常，在背接触电池中，P+和N+发射极、背场以及正负电极都设置在硅基底100的背光面120，因此，硅基底100的四周侧面130在靠近背光面120的一侧存在漏电的风险更大。因而，本申请实施例中通过设置硅基底100的侧面130的保护层200在靠近背光面120一侧的厚度大于在靠近受光面110一侧的厚度，以增加保护层200对硅基底100的侧面130靠近背光面120一侧的保护作用。
可选地，如图1所示，保护层200在第一位置130a的厚度为D1，保护层200在第二位置130b的厚度为D2，满足：1＜D1/D2≤10；可选地，2.5≤D1/D2≤10。
在本申请实施例中，通过设置硅基底100的侧面130的保护层200在第一位置130a的厚度D1与保护层200在第二位置130b的厚度D2之间的比值D1/D2的合理取值范围，以使硅基底100的侧面130的保护层200在不同位置的厚度不同。这样，既能实现对硅基底100的整个侧面130形成有效遮挡保护，又能适当减少制备保护层200所需要的材料耗损。
示例性地，保护层200在第一位置130a的总厚度D1与保护层200在第二位置130b的总厚度D2的比值D1/D2可以设为：1.5、2、2.5、3、3.5、4、5、6、7、8、9、10等任意数值或任意两个数值之间的范围。
其中，位于硅基底100的侧面130的保护层200的厚度是指沿垂直于硅基底100的侧面130方向，保护层200朝向硅基底100一侧与保护层200背离硅基底100一侧之间的直线距离。
可选地，如图3所示，背光面120上的第一钝化层201和第一导电层202的总厚度为H1，侧面130上位于第一位置130a的第一钝化层201和第一导电层202的总厚度为H11，侧面130上位于第二位置130b的第一钝化层201和第一导电层202的总厚度为H12，满足：H12＜H11≤H1。
在本申请实施例中，通过设置位于硅基底100的侧面130的第一钝化层201和第一导电层202的总厚度小于或等于位于硅基底100的背光面120上的第一钝化层201和第一导电层202的总厚度，以在满足对硅基底100的侧面130形成遮挡保护的同时，减少制备第一钝化层201和第一导电层202所需的材料损耗。并且，设置硅基底100的侧面130上的第一钝化层201和第一导电层202，在第一位置130a的总厚度H11大于在第二位置130b的总厚度H12，进而加强对硅基底100的侧面130靠近背光面120一侧的保护作用。
可以理解的是，本申请实施例中硅基底100的背光面120和侧面130上的第一钝化层201可以采用一次成型工艺加工得到，例如，可以采用PECVD工艺，在硅基底100的背光面120和侧面130同时沉积形成第一钝化层201。同样地，也可以采用一次成型工艺，在硅基底100的背光面120和侧面130上第一钝化层201的表面加工得到第一导电层202，以使第一导电层202对第一钝化层201的表面形成覆盖。
需要说明的是，第一钝化层201和第一导电层202的制备方式可以采用PECVD工艺，也可以采用其它的制备工艺得到，本申请实施例对此不作限定。
可选地，侧面130上位于第一位置130a的第一钝化层201和第一导电层202的总厚度H11与侧面130上位于第二位置130b的第一钝化层201和第一导电层202的总厚度H12满足：0.2≤H12/H11＜1。通过设置H12/H11的合理取值范围，既能利用第一钝化层201和第一导电层202对硅基底100的侧面形成遮挡保护，同时，加强对硅基底100的侧面130靠近背光面120一侧的保护作用。
具体地，侧面130上的第一钝化层201和第一导电层202在第二位置130b的总厚度H12与在第一位置130a的总厚度H11的比值H12/H11可以设为：0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、0.95等任意数或任意两个数值之间的范围。
可选地，如图3所示，背光面120上的第一钝化层201和第一导电层202的总厚度H1与侧面130上位于第一位置130a的第一钝化层201和第一导电层202的总厚度H11满足：0.5≤H11/H1≤1。
在本申请实施例中，通过设置硅基底100的侧面130上在第一位置130a的第一钝化层201和第一导电层202的总厚度H11与硅基底100的背光面120上的第一钝化层201和第一导电层202的总厚度H1的比值H11/H1的合理取值范围，以便可以根据硅基底100的背光面120上的第一钝化层201和第一导电层202的结构合理设置硅基底100的侧面130上的第一钝化层201和第一导电层202的结构，进而实现对硅基底100的侧面130的钝化保护作用，减小侧面130的载流子复合，并且还能够减少制备第一钝化层201和第一导电层202的材料损耗，降低生产成本。
示例性地，侧面130上位于第一位置130a的第一钝化层201和第一导电层202的总厚度H11与背光面120上的第一钝化层201和第一导电层202的总厚度H1的比值H11/H1可以设为：0.5、0.55、0.6、0.65、0.7、0.75、0.8、0.85、0.9、0.95、1等任意数或任意两个数值之间的范围。
可选地，如图3所示，背光面120上的第一钝化层201和第一导电层202的总厚度H1与侧面130上位于第二位置130b的第一钝化层201和第一导电层202的总厚度H12满足：0.2≤H12/H1≤0.6。
在本申请实施例中，通过设置硅基底100的侧面130上在第二位置130b的第一钝化层201和第一导电层202的总厚度H12与硅基底100的背光面120上的第一钝化层201和第一导电层202的总厚度H1的比值H12/H1的合理取值范围，以便可以根据硅基底100的背光面120上的第一钝化层201和第一导电层202的结构合理设置硅基底100的侧面130上的第一钝化层201和第一导电层202的结构，进而实现对硅基底100的侧面130的钝化保护作用，并且还能够减少制备第一钝化层201和第一导电层202的材料损耗，降低生产成本。
示例性地，侧面130上位于第二位置130b的第一钝化层201和第一导电层202的总厚度H12与背光面120上的第一钝化层201和第一导电层202的总厚度H1的比值H12/H1可以设为：0.2、0.25、0.3、0.35、0.4、0.45、0.5、0.55、0.6等任意数或任意两个数值之间的范围。
需要说明的是，硅基底100的背光面120上的第一钝化层201和第一导电层202的总厚度H1是指沿垂直于背光面120的方向，位于硅基底100的背光面120上的第一钝化层201和第一导电层202的总厚度尺寸。硅基底100的侧面130上的第一钝化层201和第一导电层202的总厚度是指沿垂直于侧面130的方向，位于硅基底100的侧面130上的第一钝化层201和第一导电层202的总厚度尺寸。
可选地，如图3所示，背光面120上的绝缘层203的厚度为H2，侧面130上位于第一位置130a的绝缘层203的厚度为H21，侧面130上位于第二位置130b的绝缘层203的厚度为H22，满足：H22＜H21≤H2。
在本申请实施例中，通过设置位于硅基底100的侧面130上的绝缘层203的厚度小于或等于位于硅基底100的背光面120上的绝缘层203的厚度，以在利用绝缘层203对硅基底100的侧面130形成遮挡保护的同时，减少制备绝缘层203的材料损耗。并且，设置硅基底100的侧面130上的绝缘层203，在第一位置130a的厚度H21大于在第二位置130b的厚度H22，从而加强对硅基底100的侧面130靠近背光面120一侧的保护作用。
可以理解的是，本申请实施例中硅基底100的背光面120和侧面130的绝缘层203可以采用一次成型工艺加工得到，例如，可以采用PECVD工艺，在硅基底100的背光面120和侧面130同时沉积形成绝缘层203。需要说明的是，绝缘层203的具体制备方式可以根据实际进行灵活设置，本申请实施例对此不作限定。
可选地，侧面130上位于第一位置130a的绝缘层203的厚度H21与侧面130上位于第二位置130b的绝缘层203的厚度H22满足：0.2≤H22/H21＜1。
在本申请实施例中，通过设置H22/H21的合理取值范围，以便利用绝缘层203起到对侧面130上的第一导电层202和第二导电层205之间的绝缘隔离作用，进而由绝缘层203与第一导电层202、第二导电层205形成保护层，以对硅基底100的侧面130形成遮挡保护，同时，还能加强对硅基底100的侧面130靠近背光面120一侧的保护作用。
具体地，侧面130上的绝缘层203，在第二位置130b的厚度H22与在第一位置130a的厚度H21的比值H22/H21可以设为：0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、0.95等任意数或任意两个数值之间的范围。
可选地，如图3所示，背光面120上的绝缘层203的厚度H2与侧面130上位于第一位置130a的绝缘层203的厚度H21满足：0.5≤H21/H2≤1。
在本申请实施例中，通过设置硅基底100的侧面130在第一位置130a的绝缘层203的厚度H21与硅基底100的背光面120上的绝缘层203的厚度H2的比值H21/H2的合理取值范围，以便可以根据硅基底100的背光面120上的绝缘层203的结构合理设置硅基底100的侧面130的绝缘层203的结构，进而方便实际的加工成型，同时，利用绝缘层203与第一导电层202、第二导电层205形成保护层200，以对硅基底100的侧面130形成遮挡保护作用，并且还能够减少制备绝缘层203所需的材料损耗，降低生产成本。
示例性地，侧面130上位于第一位置130a的绝缘层203的厚度H21与背光面120上的绝缘层203的厚度H2的比值H21/H2可以设为：0.5、0.55、0.6、0.65、0.7、0.75、0.8、0.85、0.9、0.95、1等任意数或任意两个数值之间的范围。
可选地，如图3所示，背光面120上的绝缘层203的厚度H2与侧面130上位于第二位置130b的绝缘层203的总厚度H22满足：0.2≤H22/H2≤0.6。
在本申请实施例中，通过设置硅基底100的侧面130在第二位置130b的绝缘层203的厚度H22与硅基底100的背光面120上的绝缘层203的厚度H2的比值H22/H2的合理取值范围，以便可以根据硅基底100的背光面120的绝缘层203的结构合理设置硅基底100的侧面130的绝缘层203的结构，进而方便实际的加工成型，同时，利用绝缘层203与第一导电层202、第二导电层205形成保护层200，以对硅基底100的侧面130形成遮挡保护作用，并且还能够减少制备绝缘层203所需的材料损耗，降低生产成本。
示例性地，侧面130上位于第二位置130b的绝缘层203的总厚度H22与背光面120上的绝缘层203的厚度H2的比值H22/H2可以设为：0.2、0.25、0.3、0.35、0.4、0.45、0.5、0.55、0.6等任意数或任意两个数值之间的范围。
需要说明的是，硅基底100的背光面120上的绝缘层203的厚度H2是指沿垂直于背光面120的方向，位于背光面120上的绝缘层203的厚度尺寸。硅基底100的侧面130上的绝缘层203的厚度是指沿垂直于侧面130的方向，位于侧面130上的绝缘层203的厚度尺寸。
可选地，如图3所示，背光面120上的第二钝化层204和第二导电层205的总厚度为H3，侧面130上位于第一位置130a的第二钝化层204和第二导电层205的总厚度为H31，侧面130上位于第二位置130b的第二钝化层204和第二导电层205的总厚度为H32，满足：H32＜H31≤H3。
在本申请实施例中，通过设置位于硅基底100的侧面130的第二钝化层204和第二导电层205层的总厚度小于或等于位于硅基底100的背光面120上的第二钝化层204和第二导电层205的总厚度，以在满足对硅基底100的侧面130形成遮挡保护的同时，减少制备第二钝化层204和第二导电层205层的材料损耗。并且，设置硅基底100的侧面130上的第二钝化层204和第二导电层205，在第一位置130a的总厚度H31大于在第二位置130b的总厚度H32，进而加强对硅基底100的侧面130靠近背光面120一侧的保护作用。
可以理解的是，本申请实施例中硅基底100的背光面120和侧面130上的第二钝化层204可以采用一次成型工艺加工得到，例如，可以先采用PECVD工艺，在硅基底100的背光面120和侧面130同时沉积形成第二钝化层204。同样地，也可以采用一次成型工艺，在第二钝化层204的表面进一步加工得到第二导电层205，使第二导电层205对第二钝化层204的表面形成覆盖。
需要说明的是，第二钝化层204和第二导电层205的制备方式可以采用PECVD工艺，也可以采用其它的制备工艺得到，本申请实施例对此不作限定。
可选地，侧面130上位于第一位置130a的第二钝化层204和第二导电层205的总厚度H31与侧面130上位于第二位置130b的第二钝化层204和第二导电层205的总厚度H32满足：0.2≤H32/H31＜1。通过设置H32/H31的合理取值范围，以便利用第二钝化层204和第二导电层205对硅基底100的侧面130形成钝化保护的同时，加强对硅基底100的侧面130靠近背光面120一侧的保护作用。
具体地，侧面130上的第二钝化层204和第二导电层205，在第二位置130b的总厚度H32与在第一位置130a的总厚度H31的比值H32/H31可以设为：0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、0.95等任意数或任意两个数值之间的范围。可选地，如图3所示，背光面120上的第二钝化层204和第二导电层205的总厚度H3与侧面130上位于第一位置130a的第二钝化层204和第二导电层205的总厚度H31满足：0.5≤H31/H3≤1。
在本申请实施例中，通过设置硅基底100的侧面130上在第一位置130a的第二钝化层204和第二导电层205的总厚度H31与背光面120上的第二钝化层204和第二导电层205的总厚度H3的比值H31/H3的合理取值范围，以便可以根据硅基底100的背光面120上的第二钝化层204和第二导电层205的结构合理设置硅基底100的侧面130上的第二钝化层204和第二导电层205的结构，以对硅基底100的侧面130起到钝化保护作用，并且还能够减少制备第二钝化层204和第二导电层205的材料损耗，降低生产成本。
示例性地，侧面130上位于第一位置130a的第二钝化层204和第二导电层205的总厚度H31与背光面120上的第二钝化层204和第二导电层205的总厚度H3的比值H31/H3可以设为：0.5、0.55、0.6、0.65、0.7、0.75、0.8、0.85、0.9、0.95、1等任意数或任意两个数值之间的范围。
可选地，如图3所示，背光面120上的第二钝化层204和第二导电层205的总厚度H3与侧面130上位于第二位置130b的第二钝化层204和第二导电层205的总厚度H32满足：0.2≤H32/H3≤0.6。
在本申请实施例中，通过设置硅基底100的侧面130上位于第二位置130b的第二钝化层204和第二导电层205的总厚度H32与硅基底100的背光面120上的第二钝化层204和第二导电层205的总厚度H3的比值H32/H3的合理取值范围，以便可以根据硅基底100的背光面120上的第二钝化层204和第二导电层205的结构合理设置硅基底100的侧面130上的第二钝化层204和第二导电层205的结构。以对硅基底100的侧面130起到钝化保护作用，并且还能够减少制备第二钝化层204和第二导电层205的材料损耗，降低生产成本。
示例性地，侧面130上位于第二位置130b的第二钝化层204和第二导电层205的总厚度H32与背光面120上的第二钝化层204和第二导电层205的总厚度H3的比值可以设为：0.2、0.25、0.3、0.35、0.4、0.45、0.5、0.55、0.6等任意数或任意两个数值之间的范围。
需要说明的是，硅基底100的背光面120上的第二钝化层204和第二导电层205的总厚度H3是指沿垂直于背光面120的方向，位于背光面120上的第二钝化层204和第二导电层205的总厚度尺寸。硅基底100的侧面130上的第二钝化层204和第二导电层205的总厚度是指沿垂直于侧面130的方向，位于侧面130上的第二钝化层204和第二导电层205的总厚度尺寸。
可选地，如图4所示，图4示出了本申请实施例的另一种太阳能电池边缘处的示意图；保护层200还包括第三钝化层206和减反层207，第三钝化层206设于第二导电层205背离侧面130的一侧，减反层207设于第三钝化层206背离第二导电层205的一侧；沿远离硅基底100的方向，受光面110上依次形成有第三钝化层206和减反层207。
在本申请实施例中，通过设置硅基底100的受光面110和侧面130均形成有第三钝化层206和减反层207，以在满足硅基底100的受光面110结构设计需求的同时，在硅基底100的侧面130上对应形成第三钝化层206和减反层207，从而提升对硅基底100的侧面130的遮挡保护作用。
可以理解的是，硅基底100的受光面110和侧面130中的第三钝化层206可以采用一次成型工艺加工得到，例如，可以采用PECVD工艺，在硅基底100的受光面110和侧面130同时沉积形成第三钝化层206。同样地，也可以采用一次成型工艺，在硅基底100的受光面110和侧面130上第三钝化层206的表面加工得到减反层207，以使减反层207对第三钝化层206的表面形成覆盖。
在一些实施例中，第三钝化层206可以设为：非晶硅层、氢化非晶硅层和掺碳非晶硅层、本征非晶硅层中的至少一种。减反层207可以选用氧化硅、氧化钛、氮化硅、碳化硅中的一种或多种制成。
需要说明的是，第三钝化层206和减反层207的制成材料及具体制备工艺，可以根据实际需要进行灵活设置，本申请实施例对此不作限定。
可选地，如图4所示，受光面110上的第三钝化层206和减反层207的总厚度为H4，侧面130上位于第一位置130a的第三钝化层206和减反层207的总厚度为H41，侧面130上位于第二位置130b的第三钝化层206和减反层207的总厚度为H42，满足：H41＜H42≤H4。
在本申请实施例中，通过设置位于硅基底100的侧面130的第三钝化层206和减反层207的总厚度小于或等于位于硅基底100的受光面110上的第三钝化层206和减反层207的总厚度，以在不影响电池转换效率的同时，可以利用第三钝化层206和减反层207对硅基底100的侧面130形成遮挡保护。并且，设置硅基底100的侧面130上的第三钝化层206和减反层207，在第二位置130b的总厚度H42大于在第一位置130a的总厚度H41，以使第三钝化层206和减反层207在硅基底100的受光面110边缘与侧面130交界区域形成尺寸平缓过渡，以提升对硅基底100边缘处的保护作用。
可选地，侧面130上位于第一位置130a的第三钝化层206和减反层207的总厚度H41与侧面130上位于第二位置130b的第三钝化层206和减反层207的总厚度H42满足：0.1≤H42/H41＜1。通过设置H42/H41的合理取值范围，以便利用第三钝化层206和减反层207对硅基底100的侧面130形成遮挡保护，同时，便于实际的加工成型。
具体地，侧面130上的第三钝化层206和减反层207，位于第二位置130b的总厚度H42与位于第一位置130a的总厚度H41的比值H42/H41可以设为：0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、0.95等任意数或任意两个数值之间的范围。
可选地，如图4所示，受光面110上的第三钝化层206和减反层207的总厚度H4与侧面130上位于第一位置130a的第三钝化层206和减反层207的总厚度H41满足：0.1≤H41/H4≤0.4。
在本申请实施例中，通过设置硅基底100的侧面130上位于第一位置130a的第三钝化层206和减反层207的总厚度H41与硅基底100的受光面110上的第三钝化层206和减反层207的总厚度H4的比值H41/H4的合理取值范围，以便可以根据硅基底100的受光面110上的第三钝化层206和减反层207的结构合理设置硅基底100的侧面130上的第三钝化层206和减反层207的结构。进而，利用第三钝化层206和减反层207对硅基底100的侧面130形成进一步的遮挡保护作用，并且还能够减少制备第三钝化层206和减反层207的材料损耗，降低生产成本。
示例性地，侧面130上位于第一位置130a的第三钝化层206和减反层207的总厚度H41与受光面110上的第三钝化层206和减反层207的总厚度H4的比值可以设为：0.1、0.15、0.2、0.25、0.3、0.35、0.4等任意数或任意两个数值之间的范围。
可选地，如图4所示，受光面110上的第三钝化层206和减反层207的总厚度H4与侧面130上位于第二位置130b的第三钝化层206和减反层207的总厚度H42满足：0.5≤H42/H4≤0.8。
在本申请实施例中，通过设置硅基底100的侧面130上位于第二位置130b的第三钝化层206和减反层207的总厚度H42与硅基底100的受光面110上的第三钝化层206和减反层207的总厚度H4的比值H42/H4的合理取值范围，以便可以根据硅基底100的受光面110上的第三钝化层206和减反层207的结构合理设置硅基底100的侧面130上的第三钝化层206和减反层207的结构。进而，利用第三钝化层206和减反层207对硅基底100的侧面130形成进一步的遮挡保护作用，并且还能够减少制备第三钝化层206和减反层207的材料损耗，降低生产成本。
示例性地，侧面130上位于第二位置130b的第三钝化层206和减反层207的总厚度H42与受光面110上的第三钝化层206和减反层207的总厚度H4的比值H42/H4可以设为：0.5、0.55、0.6、0.65、0.7、0.75、0.8等任意数或任意两个数值之间的范围。
需要说明的是，硅基底100的受光面110上的第三钝化层206和减反层207的总厚度H4是指沿垂直于受光面110的方向，位于受光面110上的第三钝化层206和减反层207的总厚度尺寸。硅基底100的侧面130上的第三钝化层206和减反层207的总厚度是指沿垂直于侧面130的方向，侧面130上的第三钝化层206和减反层207的总厚度尺寸。
可选地，如图7和图8所示，图7和图8示出了又一种太阳能电池边缘处的结构示意图。保护层200还包括：透明导电层208，透明导电层208设于减反层207背离侧面130一侧；在第一区域120a和第二区域120b中至少一个区域设有透明导电层208，透明导电层208设于第一导电层202和/或第二导电层205背离背光面120的一侧。
在本申请实施例中，通过在硅基底100的背光面120和侧面130均设置透明导电层208，以在满足硅基底100的背光面120结构设计需求的同时，在硅基底100的侧面130上对应形成透明导电层208，从而进一步提升对硅基底100的侧面130的遮挡保护作用。
其中，硅基底100的背光面120和侧面130上的透明导电层208可以采用相同的工艺制备得到。例如，可以采用PECVD工艺在硅基底100的背光面120和侧面130同时沉积形成透明导电层208。当然，还可以采用其它的加工工艺制备得到透明导电层208，本申请实施例对此不作限定。
示例性地，透明导电层208可以选用氧化铟锡、导电聚合物、掺氟二氧化锡、掺铝氧化锌等材料制成，也可以选用其它类型的透明导电材料制成，可以根据实际需要进行灵活选用，本申请实施例对此不作限定。
可选地，如图6所示，位于背光面120的透明导电层208的厚度为H5，侧面130上位于第一位置130a的透明导电层208的厚度为H51，侧面130上位于第二位置130b的透明导电层208的厚度为H52，满足：H52＜H51≤H5。
在本申请实施例中，通过设置位于硅基底100的侧面130的透明导电层208的厚度小于或等于位于硅基底100的背光面120上的透明导电层208的厚度，以在不影响电池转换效率的同时，可以利用透明导电层208对硅基底100的侧面130形成遮挡保护。并且，设置硅基底100的侧面130上的透明导电层208，在第一位置130a的厚度H51大于在第二位置130b的厚度H52，从而加强对硅基底100的侧面130靠近背光面120一侧的保护作用。同时，使透明导电层208在背光面120边缘与侧面130交界区域形成尺寸平缓过渡，以便提升对硅基底100边缘处的保护作用。
可选地，侧面130上位于第一位置130a的透明导电层208的厚度H51，侧面130上位于第二位置130b的透明导电层208的厚度H52满足：0.3≤H52/H51＜1。通过设置H52/H51的比值，以便利用透明导电层208对硅基底100的侧面130形成遮挡保护，同时，便于实际的加工成型。
具体地，侧面130上的透明导电层208，在第二位置130b的第二位置130b的与在第一位置130a的厚度H51的比值H52/H51可以设为：0.3、0.4、0.5、0.6、0.7、0.8、0.9、0.95等任意数或任意两个数值之间的范围。
可选地，如图6所示，背光面120上的透明导电层208的厚度H5与侧面130上位于第一位置130a的透明导电层208的厚度H51满足：0.5≤H51/H5≤1。
在本申请实施例中，通过设置硅基底100的侧面130上在第一位置130a的透明导电层208的厚度H51与硅基底100的背光面120上的透明导电层208的厚度H5的比值H51/H5的合理取值范围，以便可以根据硅基底100的背光面120上的透明导电层208的结构合理设置硅基底100的侧面130上的透明导电层208的结构。进而，既能利用透明导电层208对硅基底100的侧面130形成进一步的遮挡保护，又能减少制备透明导电层208的材料损耗，降低生产成本。
示例性地，侧面130上位于第一位置130a的透明导电层208的厚度H51与背光面120上的透明导电层208的厚度H5的比值H51/H5可以设为：0.5、0.55、0.6、0.65、0.7、0.75、0.8、0.85、0.9、0.95、1等任意数或任意两个数值之间的范围。
可选地，如图6所示，背光面120上的透明导电层208的厚度H5与侧面130上位于第二位置130b的透明导电层208的厚度H52满足：0.2≤H52/H5≤0.5。
在本申请实施例中，在本申请实施例中，通过设置硅基底100的侧面130上在第二位置130b的透明导电层208的厚度H52与硅基底100的背光面120上的透明导电层208的厚度H5的比值H52/H5的合理取值范围，以便可以根据硅基底100的背光面120上的透明导电层208的结构合理设置硅基底100的侧面130上的透明导电层208的结构。进而，既能利用透明导电层208对硅基底100的侧面130形成遮挡保护，又能减少制备透明导电层208的材料损耗，降低生产成本。
示例性地，侧面130上位于第二位置130b的透明导电层208的厚度H52与背光面120上的透明导电层208的厚度H5的比值H52/H5可以设为：0.2、0.25、0.3、0.35、0.4、0.45、0.5等任意数或任意两个数值之间的范围。
在一些实施例中，在硅基底100的背光面120上的第一区域和第二区域还分别设有电极，电极的具体结构可以参见相关技术，本申请实施例在此不再赘述。
在一些实施例中，本申请实施例中的太阳能电池的制备流程包括：
步骤1：对硅基底100进行抛光、清洗，硅基底100包括受光面110、背光面120，以及设于受光面110和背光面120之间的侧面130，其中，背光面120具有交替设置的第一区域120a和第二区域120b。
步骤2：在硅基底100的背光面120的整面及侧面130依次沉积第一钝化层201、第一导电层202以及绝缘层203。其中，第一钝化层201的厚度范围为4-200nm，第一导电层202的厚度范围为4-300nm，绝缘层203的厚度范围为30-300nm。沉积方式可以采用PECVD、LPCVD等工艺，在此不做限制。
步骤3：采用激光去除硅基底100的背光面120中第二区域120b内的绝缘层203，形成开口。使用的激光波长可以是355nm、532nm、1064nm等。
步骤4：采用碱性溶液进行刻蚀，去除开口处的第一钝化层201、第一导电层202，暴露出第二区域120b内的硅基底100；同时对开口处的硅基底100及硅基底100的受光面110进行制绒、清洗。其中，使用的碱性刻蚀液可以是NaOH、KOH等碱性溶液。
步骤5：在硅基底100的背光面120的整面和侧面130依次沉积第二钝化层204和第二导电层205。其中，第二钝化层204的厚度范围为：4-200nm，第二导电层205的厚度范围为5-300nm。沉积方式可以采用PECVD、LPCVD等工艺，在此不做限制。
步骤6:采用激光去除第一区域120a上覆盖的第二钝化层204和第二导电层205。使用的激光波长可以是355nm、532nm、1064nm等。
步骤7：采用湿法工艺刻蚀第一区域120a中的绝缘层203。
步骤8：在硅基底100的受光面110和侧面130依次沉积第三钝化层206及减反层207。其中，第三钝化层206的厚度范围为：4-200nm，减反层207的厚度为：5-300nm。沉积方式可以采用PECVD、LPCVD等工艺，在此不做限制。
步骤9：在硅基底100的背光面120的第一区域120a和第二区域120b内沉积透明导电层。其中，透明导电层的厚度范围为10-300nm，沉积方式可以采用PVD、RPD工艺等，
步骤10：采用丝网印刷工艺在第一区域120a和第二区域120b内制备金属电极。
在另一些实例中，参照上述制备工艺，通过调整制备过程中的工艺参数，以控制在硅基底100的侧面130沉积得到的膜层结构的厚度，进而制备得到不同结构的太阳能电池，并对相应的太阳能电池进行开路电压、短路电流以及转换效率等性能测试。
其中，对比例1中只在硅基底100的背光面120和受光面110沉积形成膜层结构，在制备过程中对硅基底100的侧面130存在的绕镀层进行去除，以露出硅基底100的侧面130。实施例1至实施例3，以及对比例2至对比例4中在硅基底100的背光面120和受光面110形成膜层的同时，在硅基底100的侧面130形成相应的膜层结构，区别在于硅基底100的侧面130所形成的膜层结构的总厚度不同。
此外，为了对比分析方便，以对比例1的性能数据结果为基准，对其它各组试验数据进行比例换算，具体的试验结果如下表1：
表1
从表1中的试验数据可以看出，相较于将硅基底100的侧面130直接暴露在外，通过在硅基底100的侧面130上形成相应的膜层结构，可以对硅基底100的侧面130形成遮挡保护作用，从而避免硅基底100的侧面130存在的受损和漏电的风险。且在侧面130上形成膜层结构时，通过合理设置硅基底100的侧面130的膜层结构的厚度，可以实现对硅基底100的侧面130的钝化作用，进而降低侧面130载流子的复合，提高太阳能电池的性能。
进而，通过控制硅基底100的侧面130上的膜层结构在第一位置130a(也即靠近背光面120一侧)的厚度D1与在第二位置130b(也即靠近受光面110一侧)的厚度D2在一定的范围内，对硅基底100的侧面130进行钝化保护，进而降低侧面130载流子的复合。由于侧面130上保护层200的厚度一般不会超过背光面120的膜层和受光面110的膜层的厚度总和，即侧面130上的保护层200的厚度是相对固定的范围，如果D1/D2的比值过大，则D1的值过小，难以对硅基底100的侧面130靠近受光面110的部分形成可靠的遮挡保护，且侧面130靠近受光面110的部分钝化效果差，降低了太阳能电池的整体性能。
为此，本申请实施例中通过设置侧面130上的保护层200在第一位置130a的厚度D1与在第二位置130b的厚度D2的比值范围为：1＜D1/D2≤10，这样，不仅能够提升对硅基底100的侧面130的保护作用，还能够适当提升太阳能电池的性能。
下面结合图8至图14，对本申请第一方面的另一些实施例的太阳能电池的结构等进行详述。
在图8至图14所示的太阳能电池中，该太阳能电池为背接触电池；第一导电层202为第一掺杂硅层12，第二导电层205为第二掺杂硅层16，绝缘层203包括表面钝化层13和减反层207。
如图8所示，本申请实施例提供的背接触电池包括：硅基底100、第一界面钝化层20、第一掺杂硅层12、表面钝化层13、减反层207、本征硅层15、第二掺杂硅层16和透明导电层208。硅基底100包括相对设置的背光面和受光面，以及连接背光面和受光面的侧面。沿背离侧面的方向，第一界面钝化层20、第一掺杂硅层12、表面钝化层13、减反层207、本征硅层15、第二掺杂硅层16和透明导电层208依次设置在侧面上。第一掺杂硅层12和第二掺杂硅层16的导电类型相反。其中，沿硅基底100的厚度方向，表面钝化层13和减反层207还依次设置于受光面上，且表面钝化层13和减反层207由受光面延伸至侧面。
可以理解，本部分，第一界面钝化层20也可以称为前述的第一钝化层201，本征硅层15也可以称为前述的第二钝化层204，“沿背离侧面的方向”也是“沿远离硅基底的方向”。
采用上述技术方案的情况下，如图8所示，在硅基底100的侧面上，且沿背离侧面的方向，依次设置有第一界面钝化层20、第一掺杂硅层12、表面钝化层13、减反层207、本征硅层15、第二掺杂硅层16和透明导电层208，各膜层的存在可以将硅基底100的侧面与外界环境隔离开，降低硅基底100的侧面在转运或封装后因挤压、碰撞等因素而出现划伤等受损问题的风险。同时，还能够降低水汽等从电池侧面进入电池内造成电池失效的风险，提高背接触电池的使用寿命。此外，表面钝化层13和减反层207不仅位于硅基底100的受光面上，还延伸至硅基底100的侧面。此时，在硅基底100的侧面，导电类型相反的第一掺杂硅层12和第二掺杂硅层16可以通过表面钝化层13和减反层207隔离开，防止二者导通漏电，降低正向漏电损耗，使得背接触电池具有较高的转换效率。另外，表面钝化层13和减反层207设置在受光面的部分能够降低载流子复合和表面反射率，再将二者延伸至硅基底100的侧面，还能够用于将第一掺杂硅层12和第二掺杂硅层16隔离开，无须为了防止第一掺杂硅层12和第二掺杂硅层16之间漏电而通过其它沉积步骤额外形成其它绝缘层，可以简化背接触电池的制造过程同时，也无须考虑将第一掺杂硅层12和第二掺杂硅层16隔离开的膜层与背接触电池中其它结构之间的兼容，确保背接触电池具有较高的良率。同时，不仅设置在硅基底100的侧面的第一界面钝化层20和第一掺杂硅层12对硅基底100具有钝化作用，实现侧面的第一掺杂硅层12和第二掺杂硅层16绝缘隔离的表面钝化层13也能够对硅基底100的侧面进行钝化，进一步降低硅基底100的侧面的载流子复合速率，提高背接触电池的转换效率。
另外，值得注意的是，在实际的制造过程中，设置在硅基底的背光面和受光面上的相应膜层形成的先后顺序影响着硅基底的侧面上相应膜层的形成顺序，由于硅基底的背光面和受光面上膜层形成的先后顺序与工艺、电池结构、设备等都密切相关，因此硅基底的背光面和受光面上膜层形成的先后顺序不能任意调整，也就是说硅基底的侧面上形成的膜层顺序不能任意调整，需要根据硅基底的侧面的膜层形成顺序要求、要解决的技术问题，以及正背面膜层的形成顺序要求、解决的技术问题等综合考虑。
在实际的应用过程中，本申请实施例对硅基底的导电类型不做具体限定。硅基底的导电类型可以为N型，也可以为P型，还可以是本征型。
在上述情况下，如图8所示，背接触电池包括的第一界面钝化层20、第一掺杂硅层12、本征硅层15、第二掺杂硅层16和透明导电层208不仅设置在硅基底100的侧面，还设置在硅基底100的背光面。具体地，在硅基底100的背光面一侧，透明导电层208覆盖在第一掺杂硅层12和第二掺杂硅层16背离硅基底100的一侧，并且透明导电层208内设置有贯穿的隔离槽，以将透明导电层208对应第一掺杂硅层12的部分与透明导电层208对应第二掺杂硅层16的部分相互断开，防止短路。至于第一界面钝化层20、第一掺杂硅层12、本征硅层15和第二掺杂硅层16在硅基底100的背光面一侧的分布情况，可以根据实际需求设置，此处不做具体限定。
示例性地，背光面可以包括互不交叠的第一区域和第二区域，第一界面钝化层和第一掺杂硅层设置在第一区域上，本征硅层和第二掺杂硅层沿背离硅基底的方向依次层叠设置在第二区域上。在此情况下，第一区域和第二区域在背光面的分布范围可以分别根据实际应用场景中第一掺杂硅层和第二掺杂硅层在背光面的分布情况确定。
示例性地，背光面可以包括间隔分布的第一区域和第二区域、以及位于第一区域和第二区域之间的第三区域。第一界面钝化层和第一掺杂硅层设置在第一区域上，本征硅层和第二掺杂硅层沿背离硅基底的方向依次层叠设置在第二区域上。在此情况下，第一区域和第二区域在背光面的分布范围可以分别根据实际应用场景中第一掺杂硅层和第二掺杂硅层在背光面的分布情况确定。第三区域为背光面中未设置第一掺杂硅层和第二掺杂硅层的区域。
示例性地，如图8所示，背光面包括间隔分布的第一区域120a和第二区域120b。第一界面钝化层20和第一掺杂硅层12设置在第一区域120a上。本征硅层15和第二掺杂硅层16设置在第二区域120b，且由第二区域120b延伸至第一区域120a，并覆盖部分第一界面钝化层20和第一掺杂硅层12。在此情况下，在硅基底100的背光面，本征硅层15和第二掺杂硅层16不仅沿硅基底100的厚度方向依次层叠设置在第二区域120b，而且还覆盖在部分第一界面钝化层20和第一掺杂硅层12上。此时，本征硅层15和第二掺杂硅层16在硅基底100的背光面一侧的形成范围较大，利于在制造过程中降低对整层设置的本征硅层15和第二掺杂硅层16的刻蚀范围，利于提高刻蚀产能。并且，本征硅层15和第二掺杂硅层16覆盖在第一掺杂硅层12上的部分，能够对第一掺杂硅层12的边缘进行保护，防止刻蚀剂对第一掺杂硅层12的边缘造成影响，确保第一掺杂硅层12的边缘具有较高的载流子收集效率。另外，第一界面钝化层20、第一掺杂硅层与第二界面钝化层、第二掺杂硅层之间未设置隔离槽，因此第一界面钝化层、第一掺杂硅层12与硅基底100的接触面积、以及本征硅层15、第二掺杂硅层16与硅基底100的接触面积可以实现最大化，因而可以提高对硅基底100的利用率，进而可以提高光电转换效率。具体地，在该情况下，第一区域120a在背光面的分布范围可以根据实际应用场景中第一掺杂硅层12在背光面的分布情况确定。第二区域120b在背光面的分布范围可以根据实际应用场景中对第二掺杂硅层16未交叠在第一掺杂硅层12的部分的分布情况确定。
至于硅基底的表面形貌，硅基底的受光面可以为抛光面，也可以为绒面。其中，当硅基底的受光面为绒面时，可以提高自身的陷光效果，进一步提高背接触电池的转换效率。其次，硅基底的背光面可以均为抛光面；或者，在硅基底的背光面中，与第一界面钝化层和第一掺杂硅层对应的区域表面可以为抛光面，与本征硅层和第二掺杂硅层接触的表面可以为绒面，此时可以在至少去除第一界面钝化层和第一掺杂硅层覆盖在背光面中对应本征硅层和第二掺杂硅层的区域上的部分后，对受光面进行制绒处理的同时，也对背光面中对应本征硅层和第二掺杂硅层的区域表面进行了制绒，以增大第二掺杂硅层与透明导电层的接触面积，降低二者之间的接触损耗。
此外，硅基底的侧面形貌可以根据第一界面钝化层和第一掺杂硅层在硅基底的侧面的形成范围、以及实际制造过程确定，此处不做具体限定。在实际的应用过程中，如图8所示，设置在侧面的第一界面钝化层20和第一掺杂硅层12覆盖在侧面的全部区域上。或者，如图9所示，设置在侧面的第一界面钝化层20和第一掺杂硅层12可以位于侧面的局部区域上、且靠近背光面；该情况下，可以理解的是，在实际的制造过程中，在硅基底100的背光面和侧面上形成第一掺杂硅层12时，可能在受光面上绕镀有第一掺杂硅层12。位于受光面上的第一掺杂硅层12存在寄生吸收，需要被去除，以提高硅基底对光线的利用率。基于此，当设置在侧面的第一界面钝化层20和第一掺杂硅层12位于侧面的局部区域上时，无须为了在去除绕镀至受光面上的第一界面钝化层20和第一掺杂硅层12的过程中将形成在侧面的第一掺杂硅层12全部保留而严格控制制造条件，降低背接触电池的制造难度。
其中，如图8所示，当设置在侧面的第一界面钝化层20和第一掺杂硅层12覆盖在侧面的全部区域上时，硅基底100的侧面的各部分区域的表面反射率和/或表面形貌可以大致相同。此时，硅基底100的侧面的各区域表面可以均为抛光面，可以均为绒面等形貌。
示例性地，如图10所示，当设置在侧面的第一界面钝化层20和第一掺杂硅层12位于侧面的局部区域上、且靠近背光面时，侧面中未覆盖第一掺杂硅层12的区域的表面反射率可以小于侧面中覆盖有第一界面钝化层20和第一掺杂硅层12的区域的表面反射率。此时，虽然硅基底100的侧面中未覆盖第一界面钝化层20和第一掺杂硅层12的区域表面的钝化效果相对较低，但是该区域表面具有相对较高的陷光效果，利于使得更多光线由硅基底100的侧面中靠近受光面的一侧折射至硅基底100内，利于提高背接触电池的转换效率。
其中，当侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域的表面反射率小于侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域的表面反射率时，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域的表面形貌可以与侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域的表面形貌相同，而侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面具有的纹理结构的尺寸与侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域表面具有的纹理结构的尺寸不同。
例如：侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面和侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域表面可以均具有塔基状纹理结构，并且侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面具有的塔基状纹理结构的边长小于侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域表面具有的塔基状纹理结构的边长，和/或，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面具有的塔基状纹理结构的高度大于侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域表面具有的塔基状纹理结构的高度。
又例如：侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面和侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域表面可以均具有金字塔型纹理结构，并且侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面具有的金字塔型纹理结构塔底的边长(或对角线、高度)大于侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域表面具有的金字塔型纹理结构的边长(或对角线、高度)。
或者，当侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域的表面反射率小于侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域的表面反射率时，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域的表面形貌也可以与侧面中覆盖有第一界面钝化层和第一掺杂硅层的区域的表面形貌不同。此时，侧面中的这两个区域的表面形貌可以根据反射率大小关系、以及实际制造过程确定，此处不做具体限定。
示例性地，如图10所示，侧面中未覆盖第一界面钝化层20和第一掺杂硅层12的区域表面可以为绒面。在此情况下，侧面中未覆盖第一界面钝化层20和第一掺杂硅层12的区域表面具有相对较高的陷光效果，利于使得更多光线由硅基底100的侧面中靠近受光面的一侧折射至硅基底100内，利于提高背接触电池的转换效率。
示例性地，如图10所示，侧面中覆盖有第一界面钝化层20和第一掺杂硅层12的区域表面为抛光面。在此情况下，侧面中覆盖有第一界面钝化层20和第一掺杂硅层12的区域表面较为平坦，利于在该区域上形成较厚的第一界面钝化层20和第一掺杂硅层12，增强第一界面钝化层20和第一掺杂硅层12对侧面相应区域的钝化效果，进一步提高背接触电池的转换效率。
对于第一掺杂硅层来说，从物质的排列形式方面来讲，第一掺杂硅层的晶相可以为非晶、微晶、纳米晶、单晶或多晶等。第一掺杂硅层的具体晶相可以根据第一界面钝化层的种类确定。其中，第一界面钝化层可以为隧穿钝化层例如隧穿氧化层，此时第一掺杂硅层为掺杂晶硅层，该掺杂晶硅层的材料可以包括多晶硅和/或单晶硅。或者，第一界面钝化层也可以为本征硅钝化层例如本征非晶硅，此时第一界面钝化层和第一掺杂硅层的材料可以包括非晶硅、纳晶硅和微晶硅中的至少一者。
值得注意的是，当第一界面钝化层为隧穿钝化层，第一掺杂硅层为掺杂晶硅层时，第一界面钝化层具有更高的膜层致密性，使得自身对硅基底的钝化作用进一步提高，从而可以进一步降低硅基底的表面缺陷，提高背接触电池的转换效率。
从厚度方面来讲，如图8所示，第一掺杂硅层12各部分的厚度可以相同；如图9所示，或者也可以是第一掺杂硅层12设置在背光面一侧的厚度大于第一掺杂硅层12设置在侧面的厚度。其中，当第一掺杂硅层12各部分的厚度相同时，利于使得第一掺杂硅层12的各部分均具有较高的钝化效果，从而使得硅基底100中与第一掺杂硅层12对应的各区域均具有相对较低的载流子复合速率，进一步提高背接触电池的转换效率。
至于第一掺杂硅层的具体厚度，可以根据实际需求、以及第一掺杂硅层的材料确定，此处不做具体限定。示例性地，第一掺杂硅层的厚度可以大于等于30nm、且小于等于140nm。例如：第一掺杂硅层的厚度可以为30nm、40nm、50nm、60nm、80nm、100nm、120nm、130nm或140nm等。如此设置，透明导电层的存在可以提高载流子的收集效率，并且为减薄第一掺杂硅层留出余量。换句话说，在不降低载流子收集效率的前提下，因透明导电层的存在可以适当降低第一掺杂硅层的厚度。基于此，当第一掺杂硅层的厚度在上述范围内时，第一掺杂硅层的厚度较小，利于降低自身的寄生吸收，进一步提高背接触电池的工作效率；并且，还可以降低第一掺杂硅层的沉积时间，提高第一掺杂硅层的制作效率。另外，第一掺杂硅层的厚度也不能太小，避免影响载流子的收集。
对于第一界面钝化层来说，如图8所示，第一界面钝化层20的各部分的厚度可以相同；或者，也可以是第一界面钝化层设置在背光面一侧的厚度大于第一界面钝化层设置在侧面的厚度。其中，当第一界面钝化层的各部分的厚度相同时，利于使得第一界面钝化层20各部分均具有较高的钝化效果，从而使得硅基底100中与第一界面钝化层20对应的各区域均具有相对较低的载流子复合速率，进一步提高背接触电池的转换效率。
至于第一界面钝化层的具体厚度，可以根据实际需求、以及第一界面钝化层的材料确定，此处不做具体限定。
另外，在硅基底的侧面中，设置有第一界面钝化层和第一掺杂硅层的区域表面上具有塔基状纹理结构的情况下，第一界面钝化层位于塔基状纹理结构的底面的厚度可以等于第一界面钝化层位于塔基状纹理结构的侧壁上的厚度。此时，第一界面钝化层对塔基状纹理结构的底面和侧壁均具有较高的钝化效果。
或者，第一界面钝化层位于塔基状纹理结构的底面的厚度也可以小于第一界面钝化层位于塔基状纹理结构的侧壁上的厚度。在此情况下，可以理解的是，塔基状纹理结构的底面和塔基状纹理结构的侧面具有不同的晶向。具体地，塔基状纹理结构的底面为[110]晶向，该[110]晶向的表面的悬挂键数量相对较少；而塔基状纹理结构的侧面为[111]晶向，该[111]晶向的悬挂键数量相对较多。基于此，当第一界面钝化层位于塔基状纹理结构的底面的厚度小于第一界面钝化层位于塔基状纹理结构的侧壁上的厚度时，利于使得第一界面钝化层位于塔基状纹理结构的侧壁上的厚度的部分具有相对较高的钝化效果，满足塔基状纹理结构的侧面对高钝化效果的需求，降低塔基状纹理结构的侧面的载流子复合速率，进一步提高背接触电池的工作效率。
至于第一界面钝化层位于塔基状纹理结构的底面的厚度、以及第一界面钝化层位于塔基状纹理结构的侧壁上的厚度可以根据对塔基状纹理结构不同区域的钝化效果的要求、以及实际制造过程确定，此处不做具体限定。
示例性地，第一界面钝化层位于塔基状纹理结构的底面的厚度可以大于等于0.5nm、且小于等于1.5nm。例如：第一界面钝化层位于塔基状纹理结构的底面的厚度可以为0.5nm、0.6nm、0.8nm、1nm、1.2nm、1.3nm或1.5nm等。在此情况下，第一界面钝化层位于塔基状纹理结构的底面的厚度在上述范围内，利于防止因第一界面钝化层位于塔基状纹理结构的底面的厚度较小而导致该部分对硅基底的钝化效果较低，降低塔基状纹理结构侧面的载流子复合速率的同时。
示例性地，第一界面钝化层位于塔基状纹理结构的侧壁上的厚度可以大于等于0.5nm、且小于等于2nm。例如：第一界面钝化层位于塔基状纹理结构的侧壁上的厚度可以为0.5nm、0.8nm、1nm、1.2nm、1.5nm、1.8nm或2nm等。在此情况下，第一界面钝化层位于塔基状纹理结构的侧壁上的厚度在上述范围内，利于防止因该部分的厚度较小而导致自身的钝化效果较低，降低塔基状纹理结构侧面的载流子复合速率。
至于第一界面钝化层和第一掺杂硅层在硅基底的侧面的形成范围，如前文所述，设置在侧面的第一界面钝化层和第一掺杂硅层可以覆盖在侧面的全部区域上。或者，设置在侧面的第一界面钝化层和第一掺杂硅层也可以仅位于侧面的局部区域上、且靠近背光面；该情况下，第一界面钝化层和第一掺杂硅层在侧面的延伸范围可以根据实际制造过程和实际需求设置，此处不做具体限定。
示例性地，如图10所示，沿硅基底100的厚度方向，第一界面钝化层20和第一掺杂硅层12在侧面上的最大延伸长度与硅基底100的厚度之间的比值可以大于等于70％。例如：第一界面钝化层20和第一掺杂硅层12在侧面上的最大延伸长度与硅基底100的厚度之间的比值可以为70％、75％、80％、85％、90％、95％或98％等。在此情况下，如前文所述，第一界面钝化层20和第一掺杂硅层12对硅基底100的侧面具有钝化作用，因此当第一界面钝化层20和第一掺杂硅层12在侧面上的最大延伸长度与硅基底100的厚度之间的比值大于等于70％时，确保第一界面钝化层20和第一掺杂硅层12在硅基底100的侧面上具有较大的形成范围，从而使得侧面中更多区域表面具有较低的载流子复合速率，进一步提高背接触电池的转换效率。并且，使得硅基底100的侧面中大部分区域均覆盖有第一界面钝化层20和第一掺杂硅层12，此时第一界面钝化层20和第一掺杂硅层12对硅基底100的侧面大部分区域均具有保护作用，防止水汽等侵入的时候，确保硅基底100的侧面具有厚度较大的叠层保护，进一步提高硅基底100的侧面的保护效果。
示例性地，在设置在侧面的第一界面钝化层和第一掺杂硅层仅位于侧面的局部区域上、且靠近背光面的情况下，侧面中未覆盖第一界面钝化层和第一掺杂硅层的区域表面为绒面，且绒面在侧面上的最大延伸长度与硅基底的厚度之间的比值可以小于等于30％。例如：绒面在侧面上的最大延伸长度与硅基底的厚度之间的比值可以为1％、5％、10％、15％、20％、25％或30％等。该情况下的有益效果的应用原理可以参考前文所述的第一界面钝化层和第一掺杂硅层在侧面上的最大延伸长度与硅基底的厚度之间的比值大于等于70％的有益效果的应用原理，此处不再赘述。
对于表面钝化层和减反层来说，本申请实施例对表面钝化层和减反层的材料不做具体限定，只要能够应用至本申请实施例提供的背接触电池中均可。
示例性地，表面钝化层的材料可以包括氧化铝、本征非晶硅、掺杂硅玻璃中的至少一种。其中，该掺杂硅玻璃的导电类型与第一掺杂硅层的导电类型相同或相反。具体地，表面钝化层的材料可以仅包括氧化铝、本征非晶硅或掺杂硅玻璃。或者，表面钝化层的材料可以包括氧化铝、本征非晶硅和掺杂硅玻璃中的任意两者。又或者，表面钝化层的材料还可以同时包括氧化铝、本征非晶硅和掺杂硅玻璃。具体地，当表面钝化层的材料包括至少两种时，不同材料之间的分布情况可以根据实际需求、以及实际制造过程确定，此处不做具体限定。在此情况下，氧化铝和本征非晶硅中含有氢，当表面钝化层的材料包括氧化铝和/或本征非晶硅时，可以对硅基底和第一掺杂硅层进行氢钝化，进一步提高表面钝化层的钝化效果。而掺杂硅玻璃中掺杂有相应导电类型的杂质，还可以对硅基底和第一掺杂硅层进行场钝化，也可以进一步提高表面钝化层的钝化效果。其次，材料为掺杂硅玻璃的表面钝化层的制造过程也较为简单，利于降低背接触电池的制造难度。
示例性地，减反层的材料可以包括氮化硅和/或氮氧化硅等。
至于表面钝化层和减反层在硅基底的侧面的形成范围，如图8至图10所示，沿硅基底100的厚度方向，表面钝化层13和减反层207可以覆盖在硅基底100的侧面的各个区域即覆盖整个侧面。或者，如图11所示，设置在侧面的表面钝化层13和减反层207也可以位于侧面的局部区域上、且靠近受光面。在该情况下，可以理解的是，在实际的制造过程中，在硅基底100的受光面和侧面形成表面钝化层13和减反层207时，为确保在侧面形成有覆盖范围较大的表面钝化层13和减反层207，可能会在背光面一侧绕镀有表面钝化层13和减反层207。而背光面的表面钝化层13和减反层207会影响在后形成的本征硅层15和第二掺杂硅层16对载流子的收集效果，因此需要去除背光面的表面钝化层13和减反层207。基于此，当设置在侧面的表面钝化层13和减反层207位于侧面的局部区域上时，无须为了在去除绕镀至背光面上的表面钝化层13和减反层207的过程中将侧面的表面钝化层13和减反层207全部保留而严格控制制造条件，降低背接触电池的制造难度。
具体地，可以理解的是，表面钝化层和减反层在侧面的延伸长度越大，硅基底的侧面中第一掺杂硅层和第二掺杂硅层可以通过形成范围更大的表面钝化层和减反层隔离开，背接触电池的正向漏电越低，同时表面钝化层和减反层对硅基底的侧面的保护范围最大。而表面钝化层和减反层在侧面的延伸长度越小，硅基底的侧面中第一掺杂硅层和第二掺杂硅层之间形成的反向漏电区域范围越大，背接触电池的热斑风险越低。基于此，表面钝化层和减反层在侧面的延伸范围可以根据实际应用场景中对背接触电池的正向漏电损耗、侧面保护、热斑风险、以及实际制造过程中确定，此处不做具体限定。
示例性地，沿硅基底的厚度方向，表面钝化层和减反层在侧面上的最大延伸长度与硅基底的厚度之间的比值可以小于等于80％。例如：表面钝化层和减反层在侧面上的最大延伸长度与硅基底的厚度之间的比值可以为5％、10％、15％、20％、30％、40％、50％、60％、70％或80％等。在此情况下，可以降低去除表面钝化层和减反层绕镀至背光面的部分的难度，降低制造精度要求。另外，硅基底的侧面中未覆盖表面钝化层和减反层区域处，第一掺杂硅层可以通过本征硅层和与自身导电类型相反的第二掺杂硅层电性接触，从而在硅基底的侧面形成具有较低反向击穿电压的二极管结构，利于降低背接触电池的热斑风险，提高背接触电池的抗烧毁能力。另外，可以根据背接触电池的实际应用场景要求通过调整表面钝化层和减反层在侧面上的最大延伸长度的方式对背接触电池的正向漏电、热斑风险和侧面保护进行调控，利于实现背接触电池的正向漏电、热斑风险和侧面保护之间的平衡。
至于表面钝化层和减反层的厚度，其中，表面钝化层和/或减反层在硅基底的受光面一侧的厚度可以大致相同，以使得硅基底的受光面一侧的各区域均对应较高的钝化效果、以及利于使得背接触电池在受光面一侧的各区域均具有相对较低的反射率，进一步提高背接触电池的转换效率。
至于表面钝化层和减反层在硅基底的侧面的厚度，表面钝化层和/或减反层在硅基底的侧面的各部分的厚度可以相同。在此情况下，在一定范围内，表面钝化层的厚度与自身的钝化效果和绝缘隔离效果呈正比。基于此，当在硅基底的侧面，表面钝化层的厚度相等时，表面钝化层各部分均具有较高的钝化效果和较高的绝缘隔离特性，利于使得硅基底的侧面中覆盖有表面钝化层的各区域均具有较低的表面缺陷数量，还利于通过厚度均匀的表面钝化层更好的实现第一掺杂硅层和第二掺杂硅层的电隔离效果，降低正向漏电。其次，当减反层在硅基底的侧面的各部分的厚度相同时，利于使得侧面中减反层各部分均具有较高的绝缘特性和保护作用，利于通过厚度均匀的减反层更好的实现第一掺杂硅层和第二掺杂硅层的电隔离效果，降低正向漏电，提高背接触电池侧面的结构可靠性。
或者，如图11所示，在硅基底100的侧面，表面钝化层13和/或减反层207的厚度可以沿背光面至受光面的方向逐渐增大。在此情况下，可以理解的是，当表面钝化层13的厚度沿背光面至受光面的方向逐渐增大时，使得侧面上的表面钝化层13靠近受光面的部分具有较高的钝化效果、以及更好的绝缘隔离特性，进一步降低硅基底100的侧面中靠近受光面的区域表面缺陷数量的同时，进一步降低第一掺杂硅层12和第二掺杂硅层16之间的漏电风险，利于增大背接触电池的开路电压和填充因子。当减反层207的厚度沿背光面至受光面的方向逐渐增大时，使得侧面上的表面钝化层13靠近受光面的部分具有更好的绝缘隔离特性，进一步降低第一掺杂硅层12和第二掺杂硅层16之间的漏电风险，利于增大背接触电池的开路电压和填充因子。
其中，在硅基底的侧面，表面钝化层和/或减反层的厚度沿背光面至受光面的方向逐渐增大的幅度、以及表面钝化层和/或减反层靠近背光面或受光面的部分的厚度大小可以根据实际需求设置，此处不做具体限定。
对于本征硅层和第二掺杂硅层来说，从材料方面来讲，本征硅层和/或第二掺杂硅层的材料可以包括非晶硅、微晶硅和纳晶硅中的至少一种。其次，第二掺杂硅层和第一掺杂硅层的导电类型可以根据第一掺杂硅层的材料、以及实际应用场景确定，只要满足第一掺杂硅层和第二掺杂硅层的导电类型相反均可。具体地，第一掺杂硅层的导电类型可以为N型，此时第二掺杂硅层的导电类型为P型。或者，第一掺杂硅层的导电类型也可以为P型，此时第二掺杂硅层的导电类型为N型。
可选的，在第一掺杂硅层的材料包括多晶硅时，第一掺杂硅层的导电类型可以为N型，第二掺杂硅层的导电类型为P型。在此情况下，与P型掺杂非晶硅、P型掺杂微晶硅和型掺杂纳晶硅材料相比，P型掺杂多晶硅材料与电极的接触电阻较高、且场钝化效果较差，故在第一掺杂硅层的导电类型设置为N型、且将第二掺杂硅层的导电类型设置为P型时，可以进一步提高第一掺杂硅层的场钝化效果，同时能够降低第一掺杂硅层与电极的接触电阻，利于提升背接触电池的电学性能。
至于本征硅层和第二掺杂硅层在硅基底的侧面的形成范围，如图8至图10所示，沿硅基底100的厚度方向，本征硅层15和第二掺杂硅层16可以覆盖在硅基底100的侧面的各个区域，即整个侧面。或者，如图12所示，设置在侧面的本征硅层15和第二掺杂硅层16也可以位于侧面的局部区域上、且靠近背光面。该情况下，可以理解的是，在实际的制造过程中，在硅基底100的背光面和侧面形成本征硅层15和第二掺杂硅层16时，为确保在侧面形成有覆盖范围较大的本征硅层15和第二掺杂硅层16，可能会在受光面一侧绕镀有本征硅层15和第二掺杂硅层16。而受光面上的本征硅层15和第二掺杂硅层16存在寄生吸收，因此需要去除受光面上的本征硅层15和第二掺杂硅层16。基于此，当设置在侧面的本征硅层15和第二掺杂硅层16位于侧面的局部区域上时，无须为了在去除绕镀至受光面上的本征硅层15和第二掺杂硅层16的过程中将侧面的本征硅层15和第二掺杂硅层16全部保留而严格控制制造条件，降低背接触电池的制造难度。具体地，该情况下，本征硅层15和第二掺杂硅层16在侧面的延伸范围可以根据实际应用场景中对硅基底100的侧面的钝化和保护要求、设置在硅基底100的侧面的第一掺杂硅层12和第二掺杂硅层16之间的防漏电要求、以及实际制造过程中确定，此处不做具体限定。
至于本征硅层和第二掺杂硅层在硅基底的侧面的厚度，二者在硅基底的侧面的厚度沿背光面至受光面的方向可以大致相同。或者，如图12所示，在硅基底100的侧面，本征硅层15和/或第二掺杂硅层16的厚度沿受光面至背光面的方向逐渐增大。在此情况下，利于提高本征硅层15和/或第二掺杂硅层16对硅基底100的侧面中靠近背光面的区域的保护作用，可以进一步提高背接触电池中侧面的结构可靠性。
示例性地，本征硅层的厚度可以大于等于8nm、且小于等于14nm。例如：本征硅层的厚度可以为8nm、9nm、10nm、11nm、12nm、13nm或14nm等。在此情况下，本征硅层的厚度较大，利于增强本征硅层对第一掺杂硅层和第二掺杂硅层之间的隔离效果，降低正向漏电风险。
另外，在硅基底的侧面中，覆盖有本征硅层和/或第二掺杂硅层的区域表面具有塔基状纹理结构的情况下，本征硅层和/或第二掺杂硅层位于塔基状纹理结构的底面的厚度，可以等于本征硅层和/或第二掺杂硅层位于塔基状纹理结构的侧壁的厚度；或者，本征硅层和/或第二掺杂硅层位于塔基状纹理结构的底面的厚度，也可以大于本征硅层和/或第二掺杂硅层位于塔基状纹理结构的侧壁的厚度。可以理解的是，本征硅层和/或第二掺杂硅层位于塔基状纹理结构的底面的部分在侧面中的占比较大，因此当本征硅层和/或第二掺杂硅层位于塔基状纹理结构的底面的厚度较大时，可以使得本征硅层和/或第二掺杂硅层中占比较大的部分具有较高的钝化和保护作用，可以进一步降低背接触电池的侧面的缺陷数量，提高对硅基底的侧面的保护作用。当然，还可以是本征硅层和/或第二掺杂硅层位于塔基状纹理结构的底面的厚度小于本征硅层和/或第二掺杂硅层位于塔基状纹理结构的侧壁的厚度，以提高本申请实施例提供的背接触电池在不同应用场景下的适用性。
本文中，“本征硅层和/或第二掺杂硅层位于塔基状纹理结构的底面的厚度”可以指本征硅层位于塔基状纹理结构的底面的厚度，也可以指第二掺杂硅层位于塔基状纹理结构的底面的厚度；当然还可以指本征硅层和第二掺杂硅层位于塔基状纹理结构的底面的厚度之和。本文中，“本征硅层和/或第二掺杂硅层位于塔基状纹理结构的侧壁的厚度”与前述解释类似，此处不再赘述。
另外，位于塔基状纹理结构的底面的厚度和位于塔基状纹理结构的侧壁的厚度在对比时，应是相同的膜层进行对比，例如，本征硅层，又例如第二掺杂硅层，再例如，本征硅层和第二掺杂硅层的厚度之和。
作为一种可能的实现方案，在硅基底的侧面具有塔基状纹理结构的情况下，第一界面钝化层位于塔基状纹理结构的底面的厚度，可以小于第一界面钝化层位于塔基状纹理结构的侧壁的厚度。并且，本征硅层位于塔基状纹理结构的底面的厚度大于本征硅层位于塔基状纹理结构的侧壁的厚度；和/或，第二掺杂硅层位于塔基状纹理结构的底面的厚度大于第二掺杂硅层位于塔基状纹理结构的侧壁的厚度。“本征硅层位于塔基状纹理结构的底面的厚度大于本征硅层位于塔基状纹理结构的侧壁的厚度；和第二掺杂硅层位于塔基状纹理结构的底面的厚度大于第二掺杂硅层位于塔基状纹理结构的侧壁的厚度。”指的是本征硅层和第二掺杂硅层位于塔基状纹理结构的底面的厚度之和大于本征硅层和第二掺杂硅层位于塔基状纹理结构的侧壁的厚度之和。具体地，在本征硅层和第二掺杂硅层中，可以仅是本征硅层位于塔基状纹理结构的底面的厚度大于本征硅层位于塔基状纹理结构的侧壁的厚度，而第二掺杂硅层位于塔基状纹理结构的底面的厚度小于等于第二掺杂硅层位于塔基状纹理结构的侧壁的厚度；也可以是在本征硅层和第二掺杂硅层中，本征硅层位于塔基状纹理结构的底面的厚度小于等于本征硅层位于塔基状纹理结构的侧壁的厚度，而第二掺杂硅层位于塔基状纹理结构的底面的厚度大于第二掺杂硅层位于塔基状纹理结构的侧壁的厚度。还可以是在本征硅层和第二掺杂硅层中，本征硅层位于塔基状纹理结构的底面的厚度大于本征硅层位于塔基状纹理结构的侧壁的厚度，并且第二掺杂硅层位于塔基状纹理结构的底面的厚度也大于第二掺杂硅层位于塔基状纹理结构的侧壁的厚度。
采用上述技术方案的情况下，第一界面钝化层在塔基状纹理结构的底面和侧壁的厚度大小关系，与本征硅层和/或第二掺杂硅层在塔基状纹理结构的底面和侧壁的厚度大小关系相反，此时第一界面钝化层位于塔基状纹理结构的侧壁的厚度较大，可以弥补因本征硅层和/或第二掺杂硅层在塔基状纹理结构的侧壁的厚度较小使得自身的钝化效果和保护作用较弱；并且，本征硅层和/或第二掺杂硅层位于塔基状纹理结构的底面的厚度较大，可以弥补因第一界面钝化层在塔基状纹理结构的底面的厚度较小使得自身的钝化效果和保护作用较弱，确保在第一界面钝化层、以及本征硅层和/或第二掺杂硅层的共同的钝化作用和保护作用下，硅基底的侧面对应塔基状纹理结构的底面和侧面均具有较高的钝化效果和保护强度。
对于透明导电层来说，如图8所示，沿硅基底100的厚度方向，透明导电层208可以覆盖在硅基底100的侧面的各个区域。或者，如图12所示，设置在侧面的透明导电层208也可以位于侧面的局部区域上、且靠近背光面。该情况下，无须为了在去除绕镀至受光面上的透明导电层208的过程中将侧面的透明导电层208全部保留而严格控制制造条件，降低背接触电池的制造难度。具体地，该情况下，透明导电层208在侧面的延伸范围可以根据实际应用场景中对硅基底100的侧面的保护要求、设置在硅基底100的侧面的第一掺杂硅层12和第二掺杂硅层16之间的防漏电要求、以及实际制造过程中确定，此处不做具体限定。
至于透明导电层在硅基底的侧面的厚度，其在硅基底的侧面的厚度沿背光面至受光面的方向可以大致相同。或者，如图12所示，在硅基底100的侧面，透明导电层208的厚度沿受光面至背光面的方向逐渐增大。在此情况下，利于提高透明导电层208对硅基底100的侧面中靠近背光面的区域的保护作用，可以进一步提高背接触电池中侧面的结构可靠性。
另外，透明导电层的材料可以包括氧化铟锡、掺铝的氧化锌、掺氟的氧化锡或掺锑的氧化锡等。
作为一种可能的实现方案，如图13所示，背接触电池还可以包括绝缘掩膜层21。绝缘掩膜层21设置在位于侧面的第一掺杂硅层12和表面钝化层13之间，且绝缘掩膜层21还沿硅基底100的厚度方向设置在背光面的本征硅层15和第一掺杂硅层12之间。在此情况下，绝缘掩膜层21可以与表面钝化层13和减反层207一同，将侧面的第一掺杂硅层12和第二掺杂硅层16间隔开，进一步抑制侧面漏电。同时还能够对硅基底100的侧面进行钝化，进一步降低硅基底100的侧面的缺陷数量。另外，在侧面也形成绝缘掩膜层21，还利于降低对本征硅层15的厚度要求，在确保第一掺杂硅层12和第二掺杂硅层16之间具有较低的正向漏电的同时，使得本征硅层15的厚度较小以具有较低的隧穿电阻，利于提高背光面一侧的第二掺杂硅层16的载流子收集效率。
从材料方面来讲，绝缘掩膜层的材料可以包括任一种具有掩膜保护作用的绝缘材料，此处不做具体限定。例如：绝缘掩膜层可以包括掺杂硅玻璃层、氧化铝层和氮化硅层中的至少一种。其中，该掺杂硅玻璃层的导电类型与第一掺杂硅层的导电类型相反。
从侧面的覆盖范围方面来讲，如图13所示，沿硅基底100的厚度方向，绝缘掩膜层21可以覆盖在硅基底100的侧面的各个区域。或者，如图14所示，设置在侧面的绝缘掩膜层21也可以位于侧面的局部区域上。该情况下的有益效果的应用原理可以参考前文所述的透明导电层208位于侧面的局部区域上、且靠近背光面的有益效果的应用原理，此处不再赘述。其中，当设置在侧面的绝缘掩膜层21位于侧面的局部区域上时，位于侧面的绝缘掩膜层21可以靠近背光面一侧，也可以靠近受光面一侧，还可以是位于侧面的中部区域上。
具体地，在硅基底的背光面和侧面形成绝缘掩膜层时，也可能在受光面绕镀有绝缘掩膜层。此时，在去除绕镀至受光面的绝缘掩膜层时，若将绝缘掩膜层位于侧面且靠近受光面的部分也一同去除，并且在去除绕镀至背光面的表面钝化层和减反层时，刻蚀剂对绝缘掩膜层没有影响或影响较小的情况下，背接触电池中位于侧面的绝缘掩膜层靠近背光面一侧。或者，在去除绕镀至受光面的绝缘掩膜层时，并未对侧面的绝缘掩膜层造成影响；并且在去除绕镀至背光面的表面钝化层和减反层时，刻蚀剂将侧面的绝缘掩膜层靠近背光面的部分一同去除的情况下，背接触电池中位于侧面的绝缘掩膜层靠近受光面一侧。又或者，在去除绕镀至受光面的绝缘掩膜层时，相应刻蚀剂将绝缘掩膜层位于侧面且靠近受光面的部分一同去除；并且在去除绕镀至背光面的表面钝化层和减反层时，刻蚀剂将侧面的绝缘掩膜层靠近背光面的部分一同去除的情况下，背接触电池中位于侧面的绝缘掩膜层可能位于侧面的中部区域上。
另外，该情况下，绝缘掩膜层在侧面的延伸范围可以根据实际应用场景中对硅基底的侧面的钝化和保护要求、设置在硅基底的侧面的第一掺杂硅层和第二掺杂硅层之间的防漏电要求、以及实际制造过程中确定，此处不做具体限定。
示例性地，绝缘掩膜层在侧面上的最大延伸长度与硅基底的厚度之间的比值可以小于等于80％。例如：绝缘掩膜层在侧面上的最大延伸长度与硅基底的厚度之间的比值可以为5％、10％、20％、30％、40％、50％、60％、70％或80％等。在此情况下，可以理解的是，绝缘掩膜层在侧面的延伸长度越大，硅基底的侧面中第一掺杂硅层和第二掺杂硅层可以通过形成范围更大的绝缘掩膜层隔离开，背接触电池的正向漏电越低，绝缘掩膜层对硅基底的侧面的保护作用越强。而绝缘掩膜层在侧面的延伸长度越小，硅基底的侧面中第一掺杂硅层和第二掺杂硅层之间形成的反向漏电区域范围越大，背接触电池的热斑风险越低。基于此，当绝缘掩膜层在侧面上的最大延伸长度与硅基底的厚度之间的比值小于等于80％时，可以根据背接触电池的实际应用场景要求通过调整绝缘掩膜层在侧面上的最大延伸长度的方式对背接触电池的正向漏电、热斑风险和侧面保护进行调控，利于实现背接触电池的正向漏电、热斑风险和侧面保护之间的平衡。
至于绝缘掩膜层在硅基底的侧面的厚度，其在硅基底的侧面的厚度沿背光面至受光面的方向可以大致相同。或者，如图14所示，在硅基底100的侧面，绝缘掩膜层21的厚度沿受光面至背光面的方向逐渐增大。该情况下的有益效果的应用原理与前文所述的在硅基底100的侧面，表面钝化层13的厚度沿背光面至受光面的方向逐渐增大的有益效果的应用原理相似，此处不再赘述。
作为一种可能的实现方案，硅基底的侧面内还可以形成有掺杂层。该掺杂层内的掺杂剂包括第一掺杂硅层内的掺杂剂。在此情况下，掺杂层是在形成第一掺杂硅层时，通过控制制造工艺、第一掺杂硅层中的掺杂剂的浓度、第一掺杂硅层的厚度、以及第一界面钝化层的厚度和致密性等，使得第一掺杂硅层内的部分掺杂剂穿过第一界面钝化层进入硅基底的侧面区域所形成；或者也可以是掺杂层与第一掺杂硅层分别形成。基于此，掺杂层可以与第一掺杂硅层之间形成高低结，使得第一掺杂硅层与硅基底的侧面之间的能带更加匹配，提高第一掺杂硅层对硅基底的侧面的钝化效果，增大背接触电池的开路电压。具体地，该掺杂层的形成范围、以及掺杂层中掺杂剂的掺杂浓度等可以根据第一界面钝化层和第一掺杂硅层在侧面的形成范围、第一界面钝化层的厚度和致密性、以及第一掺杂硅层的掺杂浓度，或者根据实际需求确定，此处不做具体限定。
下面结合图15，对本申请第一方面的又一些实施例的太阳能电池的结构等进行详述。
参照图15所示，图15示出了本申请实施例的背接触电池的示意图。该太阳能电池为背接触电池；第一导电层202为第一掺杂硅层12，第二导电层205为第二掺杂硅层16，绝缘层203包括绝缘掩膜层21。
具体地，如图15所示，该背接触电池包括：硅基底、第一界面钝化层20、第一掺杂硅层12、绝缘掩膜层21、本征硅层15、第二掺杂硅层16和透明导电层208。硅基底包括相对设置的背光面和受光面，以及连接背光面和受光面的侧面。沿背离侧面的方向，第一界面钝化层20、第一掺杂硅层12、绝缘掩膜层21、本征硅层15、第二掺杂硅层16和透明导电层208依次设置在侧面上。第一掺杂硅层12和第二掺杂硅层16的导电类型相反。其中，背接触电池包括设置于受光面的表面钝化层13，且表面钝化层13由受光面延伸至侧面；背接触电池还包括设置于背光面，且位于硅基底和第二掺杂硅层16之间的第二界面钝化层22，第二界面钝化层22由背光面延伸至侧面；在侧面，本征硅层15包括沿背离侧面的方向，层叠设置的表面钝化层13和第二界面钝化层22。
可以理解，本部分，第一界面钝化层20也可以称为前述的第一钝化层201，本征硅层15也可以称为前述的第二钝化层204，“沿背离侧面的方向”也是“沿远离硅基底的方向”。
采用上述技术方案的情况下，第一掺杂硅层和第二掺杂硅层之间除了设置有本征硅层之外，还设置有绝缘掩膜层，在确保降低正向漏电损耗的同时，还可以降低对本征硅层的厚度要求，降低本征硅层的隧穿电阻，利于提高设置在硅基底背光面一侧的第二掺杂硅层对载流子的手收集效率，进一步提高背接触电池的转换效率。并且，绝缘掩膜层的存在还可以增强对硅基底的侧面的保护作用，进一步提高背接触电池的侧面结构可靠性。
在上述情况下，如图15所示，背接触电池包括的第一界面钝化层20、第一掺杂硅层12、绝缘掩膜层21、本征硅层15、第二掺杂硅层16和透明导电层208不仅设置在硅基底100的侧面，还设置在硅基底100的背光面。具体地，在硅基底100的背光面一侧，透明导电层208覆盖在第一掺杂硅层12和第二掺杂硅层16背离硅基底100的一侧，并且透明导电层208内设置有贯穿的隔离槽，以将透明导电层208对应第一掺杂硅层12的部分与透明导电层208对应第二掺杂硅层16的部分相互断开，防止短路。至于第一界面钝化层20、第一掺杂硅层12、绝缘掩膜层21、本征硅层15和第二掺杂硅层16在硅基底100的背光面一侧的分布情况，可以参考前文在图8-图14的描述中所述的第一界面钝化层20、第一掺杂硅层12、本征硅层15和第二掺杂硅层16在硅基底100的背光面一侧的分布情况，此处不做具体限定。
另外，背接触电池的侧面中，第二掺杂硅层可以直接与透明导电层接触。或者，如图15所示，背接触电池还可以包括设置于受光面的减反层207，减反层207由受光面延伸至侧面。在侧面，沿背离侧面的方向减反层207设置在第二掺杂硅层16和透明导电层208之间。在此情况下，设置在硅基底的侧面的膜层中又增加了一层减反层，可以进一步提高对硅基底的侧面的保护作用，降低硅基底的侧面出现受损的风险、以及降低正向漏电损耗。另外，该情况下，减反层直接形成在第二掺杂硅层背离硅基底的一侧。因表面钝化层和第二掺杂硅层的材料之间存在差异，并且减反层更容易在表面钝化层上沉积。基于此，与减反层直接形成在表面钝化层上相比，减反层直接形成在第二掺杂硅层背离硅基底的一侧时，可以降低减反层在背光面一侧的绕镀范围，从而可以降低去除减反层在背光面绕镀时的刻蚀量，提高制造效率。
绝缘掩膜层可以覆盖在侧面的各个区域上。或者，如图15所示，绝缘掩膜层21也可以设置在侧面的局部区域上、且靠近背光面的一侧。绝缘掩膜层21在侧面的覆盖范围可以参考前文中的相应描述，此处不再赘述。
应当理解，在第一方面中，不同实施例中的各个特征可以单独应用或者按需组合应用。
下面结合图3和图8，对本申请第一方面的再一些实施例的太阳能电池的结构等进行详述。
在一些实施例中，太阳能电池为背接触电池，包括：硅基底100、第一界面钝化层20、第一掺杂硅层12、表面钝化层13、减反层207、本征硅层15、第二掺杂硅层16和透明导电层208。硅基底100包括相对设置的背光面和受光面，以及连接背光面和受光面的侧面。沿背离侧面的方向，第一界面钝化层20、第一掺杂硅层12、表面钝化层13、减反层207、本征硅层15、第二掺杂硅层16和透明导电层208依次设置在侧面上。第一掺杂硅层12和第二掺杂硅层16的导电类型相反。其中，沿硅基底100的厚度方向，表面钝化层13和减反层207还依次设置于受光面上，且表面钝化层13和减反层207由受光面延伸至侧面。其中，保护层200包括第一掺杂硅层12、表面钝化层13、减反层207、第二掺杂硅层16，并且其中，绝缘层203包括表面钝化层13、减反层207。侧面130与背光面120交界处为第一位置130a，侧面130与受光面110交界处为第二位置130b。保护层200在第一位置130a的厚度为D1，保护层200在第二位置130b的厚度为D2，满足：1＜D1/D2≤10；优选地，2.5≤D1/D2≤10。
此外，表面钝化层13和减反层207不仅位于硅基底100的受光面上，还延伸至硅基底100的侧面。此时，在硅基底100的侧面，导电类型相反的第一掺杂硅层12和第二掺杂硅层16可以通过表面钝化层13和减反层207隔离开，防止二者导通漏电，降低正向漏电损耗，使得背接触电池具有较高的转换效率。另外，表面钝化层13和减反层207设置在受光面的部分能够降低载流子复合和表面反射率，再将二者延伸至硅基底100的侧面，还能够用于将第一掺杂硅层12和第二掺杂硅层16隔离开，无须为了防止第一掺杂硅层12和第二掺杂硅层16之间漏电而通过其它沉积步骤额外形成其它绝缘层，可以简化背接触电池的制造过程同时，也无须考虑将第一掺杂硅层12和第二掺杂硅层16隔离开的膜层与背接触电池中其它结构之间的兼容，确保背接触电池具有较高的良率。同时，不仅设置在硅基底100的侧面的第一界面钝化层20和第一掺杂硅层12对硅基底100具有钝化作用，实现侧面的第一掺杂硅层12和第二掺杂硅层16绝缘隔离的表面钝化层13也能够对硅基底100的侧面进行钝化，进一步降低硅基底100的侧面的载流子复合速率，提高背接触电池的转换效率。并且，通过设置硅基底100的侧面130的保护层200在第一位置130a的厚度D1与保护层200在第二位置130b的厚度D2之间的比值D1/D2的合理取值范围，以使硅基底100的侧面130的保护层200在不同位置的厚度不同，这样，既能实现对硅基底100的整个侧面130形成有效遮挡保护，又能适当减少制备保护层200所需要的材料耗损。
进一步地，背光面120上的绝缘层203(即表面钝化层13和减反层207)的厚度为H2，侧面130上位于第一位置130a的绝缘层203的厚度为H21，侧面130上位于第二位置130b的绝缘层203的厚度为H22，满足：H22＜H21≤H2。对于H22＜H21≤H2的技术效果可参考前文，在此不进行赘述。
进一步地，背光面120上的第一钝化层201(即第一界面钝化层20)和第一导电层202(即第一掺杂硅层12)的总厚度为H1，侧面130上位于第一位置130a的第一钝化层201和第一导电层202的总厚度为H11，侧面130上位于第二位置130b的第一钝化层201和第一导电层202的总厚度为H12，满足：H12＜H11≤H1。对于H12＜H11≤H1的技术效果可参考前文，在此不进行赘述。
进一步地，背光面120上的第二钝化层204(即本征硅层15)和第二导电层205(即第二掺杂硅层16)的总厚度为H3，侧面130上位于第一位置130a的第二钝化层204和第二导电层205的总厚度为H31，侧面130上位于第二位置130b的第二钝化层204和第二导电层205的总厚度为H32，满足：H32＜H31≤H3。对于H32＜H31≤H3的技术效果可参考前文，在此不进行赘述。
下面结合图3和图15，对本申请第一方面的另一些实施例的太阳能电池的结构等进行详述。
在另一些实施例中，太阳能电池为背接触电池，包括：硅基底、第一界面钝化层20、第一掺杂硅层12、绝缘掩膜层21、本征硅层15、第二掺杂硅层16和透明导电层208。硅基底包括相对设置的背光面和受光面，以及连接背光面和受光面的侧面。沿背离侧面的方向，第一界面钝化层20、第一掺杂硅层12、绝缘掩膜层21、本征硅层15、第二掺杂硅层16和透明导电层208依次设置在侧面上。第一掺杂硅层12和第二掺杂硅层16的导电类型相反。其中，背接触电池包括设置于受光面的表面钝化层13，且表面钝化层13由受光面延伸至侧面；背接触电池还包括设置于背光面，且位于硅基底和第二掺杂硅层16之间的第二界面钝化层22，第二界面钝化层22由背光面延伸至侧面；在侧面，本征硅层15包括沿背离侧面的方向，层叠设置的表面钝化层13和第二界面钝化层22。其中，保护层200包括第一掺杂硅层12、绝缘掩膜层21、第二掺杂硅层16，并且其中，绝缘层203包括绝缘掩膜层21。侧面130与背光面120交界处为第一位置130a，侧面130与受光面110交界处为第二位置130b。保护层200在第一位置130a的厚度为D1，保护层200在第二位置130b的厚度为D2，满足：1＜D1/D2≤10；优选地，2.5≤D1/D2≤10。
第一掺杂硅层和第二掺杂硅层之间除了设置有本征硅层之外，还设置有绝缘掩膜层，在确保降低正向漏电损耗的同时，还可以降低对本征硅层的厚度要求，降低本征硅层的隧穿电阻，利于提高设置在硅基底背光面一侧的第二掺杂硅层对载流子的手收集效率，进一步提高背接触电池的转换效率。并且，绝缘掩膜层的存在还可以增强对硅基底的侧面的保护作用，进一步提高背接触电池的侧面结构可靠性。并且，通过设置硅基底100的侧面130的保护层200在第一位置130a的厚度D1与保护层200在第二位置130b的厚度D2之间的比值D1/D2的合理取值范围，以使硅基底100的侧面130的保护层200在不同位置的厚度不同，这样，既能实现对硅基底100的整个侧面130形成有效遮挡保护，又能适当减少制备保护层200所需要的材料耗损。
进一步地，背光面120上的绝缘层203(即绝缘掩膜层21)的厚度为H2，侧面130上位于第一位置130a的绝缘层203的厚度为H21，侧面130上位于第二位置130b的绝缘层203的厚度为H22，满足：H22＜H21≤H2。对于H22＜H21≤H2的技术效果可参考前文，在此不进行赘述。
进一步地，背光面120上的第一钝化层201(即第一界面钝化层20)和第一导电层202(即第一掺杂硅层12)的总厚度为H1，侧面130上位于第一位置130a的第一钝化层201和第一导电层202的总厚度为H11，侧面130上位于第二位置130b的第一钝化层201和第一导电层202的总厚度为H12，满足：H12＜H11≤H1。对于H12＜H11≤H1的技术效果可参考前文，在此不进行赘述。
进一步地，背光面120上的第二钝化层204(即本征硅层15)和第二导电层205(即第二掺杂硅层16)的总厚度为H3，侧面130上位于第一位置130a的第二钝化层204和第二导电层205的总厚度为H31，侧面130上位于第二位置130b的第二钝化层204和第二导电层205的总厚度为H32，满足：H32＜H31≤H3。对于H32＜H31≤H3的技术效果可参考前文，在此不进行赘述。
在第二方面，参照图16-图18所示，示出了本申请实施例的另一种太阳能电池的示意图。
如图16所示，该背接触电池包括：硅基底100、第一界面钝化层20、第一掺杂硅层12、本征硅层15、第二掺杂硅层16和透明导电层208。硅基底100包括相对设置的背光面和受光面，以及连接背光面和受光面的侧面。沿背离侧面的方向，第一掺杂硅层12、本征硅层15、第二掺杂硅层16和透明导电层208依次设置在侧面上。在硅基底100的侧面，第一掺杂硅层12和本征硅层15直接接触。其中，第一掺杂硅层12和第二掺杂硅层16的导电类型相反。
采用上述技术方案的情况下，如图16所示，在硅基底100的侧面，第一掺杂硅层12可以通过本征硅层15和与自身导电类型相反的第二掺杂硅层16电性连接，从而在硅基底100的侧面形成具有较低反向击穿电压的二极管结构，降低背接触电池的热斑风险。同时，设置在硅基底100的侧面的第一掺杂硅层12、本征硅层15和第二掺杂硅层16还能够对硅基底100的侧面进行钝化，降低硅基底100的侧面的载流子复合速率，提高背接触电池的转换效率。其次，设置在硅基底100的侧面的第一掺杂硅层12、本征硅层15和第二掺杂硅层16，也能够对硅基底100的侧面进行保护，降低因硅基底100的侧面直接暴露在外而容易出现受损和漏电的风险，提高背接触电池的结构可靠性。
在上述情况下，如图16所示，背接触电池包括的第一界面钝化层20、第一掺杂硅层12、本征硅层15、第二掺杂硅层16和透明导电层208不仅设置在硅基底100的侧面，还设置在硅基底100的背光面。具体地，在硅基底100的背光面一侧，透明导电层208覆盖在第一掺杂硅层12和第二掺杂硅层16背离硅基底100的一侧，并且透明导电层208内设置有贯穿的隔离槽，以将透明导电层208对应第一掺杂硅层12的部分与透明导电层208对应第二掺杂硅层16的部分相互断开，防止短路。至于第一界面钝化层20、第一掺杂硅层12、本征硅层15和第二掺杂硅层16在硅基底100的背光面一侧的分布情况，可以参考前文所述的第一方面中的第一界面钝化层20、第一掺杂硅层12、本征硅层15和第二掺杂硅层16在硅基底100的背光面一侧的分布情况，此处不做具体限定。
需要说明的是，下文仅用于说明本申请实施例中第二方面提供的背接触电池与第一方面提供的接触电池的不同之处。第二方面提供的背接触电池与第一方面提供的接触电池的相同之处，如硅基底的导电类型、第一掺杂硅层在侧面的形成范围和厚度、以及本征硅层和第二掺杂硅层在侧面的形成范围和厚度等可以参考第一方面中的相应描述，此处不再赘述。
对于本征硅层来说，该本征硅层可以为单层结构，此时本征硅层的各部分可以与第二掺杂硅层构成选择性接触结构，以实现对载流子的选择性吸收，且能够对自身与硅基底接触的表面进行钝化。
或者，如图17所示，背接触电池包括设置于受光面上的表面钝化层13，且表面钝化层13由受光面延伸至侧面。并且，背接触电池还包括设置于背光面，且位于硅基底100和第二掺杂硅层16之间的第二界面钝化层22，第二界面钝化层22由背光面延伸至侧面。基于此，在侧面，本征硅层15包括沿背离侧面的方向，层叠设置的表面钝化层13和第二界面钝化层22。在此情况下，在硅基底100的侧面，第一掺杂硅层12和第二掺杂硅层16之间具有表面钝化层13和第二界面钝化层22这两个膜层，此时本征硅层15具有一定的传输电阻，利于降低背接触电池的正向漏电，利于平衡背接触电池的转换效率和热斑风险。另外，在获得较低正向漏电的同时，无须为了形成厚度较大的本征硅层15而导致单一的第二界面钝化层22或表面钝化层13的厚度较大，确保第二界面钝化层22具有较低的隧穿电阻、以及表面钝化层13对光线传输具有较低的阻碍作用，确保背接触电池具有较高的转换效率。
其中，本申请实施例提供的背接触电池中对本征硅层包括的表面钝化层和第二界面钝化层的形成顺序不做具体限定。可以是先形成表面钝化层，再形成第二界面钝化层，此时本征硅层包括沿背离侧面的方向，依次设置的表面钝化层和第二界面钝化层。或者，也可以是先形成第二界面钝化层，再形成表面钝化层，此时本征硅层包括沿背离侧面的方向，依次设置的第二界面钝化层和表面钝化层。
至于本征硅层在硅基底的侧面的厚度，如图16和图17所示，在硅基底100的侧面，本征硅层15各部分的厚度相同。在此情况下，使得设置在硅基底100的侧面的本征硅层15各部分均具有较高的钝化性能和保护作用，能够进一步降低硅基底100的侧面的载流子复合速率，提高背接触电池的结构可靠性。
或者，如图18所示，在硅基底100的侧面，本征硅层15的厚度也可以沿受光面至背光面的方向逐渐增大。该情况下的有益效果的应用原理可以参考前文，此处不再赘述。
至于设置在硅基底的侧面的本征硅层的具体厚度可以根据实际应用场景中对设置在硅基底的侧面的第一掺杂硅层和第二掺杂硅层的防漏电要求确定，此处不做具体限定。
示例性地，在硅基底的侧面，本征硅层的厚度可以大于等于5nm、且小于等于30nm。在此情况下，在硅基底的侧面，本征硅层的厚度在上述范围内，利于防止因本征硅层的厚度较小而导致自身的钝化性能和保护作用不佳，确保侧面具有较低的载流子复合速率和较高的结构可靠性，同时还利于降低背接触电池的正向漏电损耗。还可以防止因本征硅层的厚度较大而导致第二界面钝化层(或第二界面钝化层和表面钝化层)的厚度也较大，确保第二界面钝化层具有较低的隧穿电阻、以及表面钝化层对光线传输具有较低的阻碍作用，确保背接触电池具有较高的转换效率。
可选地，如图17所示，背接触电池还可以包括减反层207。在受光面，减反层207设置在表面钝化层13背离硅基底100的一侧。减反层207由受光面延伸至侧面，且在侧面减反层207设置在第二掺杂硅层16和透明导电层208之间。在此情况下，设置在硅基底100的侧面的膜层中又增加了一层减反层207，可以进一步提高对硅基底100的侧面的保护作用，降低硅基底100的侧面出现受损的风险、以及降低正向漏电损耗。另外，该情况下，减反层207直接形成在第二掺杂硅层16背离硅基底100的一侧。与减反层207直接形成在表面钝化层13上相比，减反层207直接形成在第二掺杂硅层16背离硅基底100的一侧时，可以降低减反层207在背光面一侧的绕镀范围，从而可以降低去除减反层207在背光面绕镀时的刻蚀量，提高制造效率。
可选地，如图18所示，背接触电池还包括沿硅基底的厚度方向依次设置于受光面上的表面钝化层13和减反层207，且表面钝化层13和减反层207由受光面延伸至侧面。并且，在侧面，且沿背离侧面的方向，表面钝化层13和减反层207依次层叠设置在第二掺杂硅层16和透明导电层208之间。在该情况下，表面钝化层13和减反层207的存在可以进一步提高对硅基底100的侧面的保护作用，降低硅基底100的侧面出现受损的风险。
在第三方面，本申请实施例还提供一种光伏组件，包括上述任意实施例中的太阳能电池。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何可能的一个或多个实施例或示例中以合适的方式结合。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (30)

  1. 一种太阳能电池，其中，包括：硅基底；所述硅基底具有相对的受光面和背光面，以及设于所述受光面和所述背光面之间的侧面；
    所述侧面上设有保护层，沿远离所述硅基底的方向，所述保护层包括依次设置于所述侧面上的第一导电层、绝缘层和第二导电层；所述第一导电层与所述第二导电层导电类型相反。
  2. 根据权利要求1所述的太阳能电池，其中，沿平行于所述背光面的方向，所述背光面具有交替设置的第一区域和第二区域；所述第一区域形成有所述第一导电层，所述第二区域形成有所述第二导电层。
  3. 根据权利要求1所述的太阳能电池，其中，所述保护层还包括位于所述侧面和所述第一导电层之间的第一钝化层、以及位于所述绝缘层和所述第二导电层之间的第二钝化层；
    沿平行于所述背光面的方向，所述背光面具有交替设置的第一区域和第二区域；沿远离所述硅基底的方向，所述第一区域依次形成有所述第一钝化层和所述第一导电层，所述第二区域依次形成有所述第二钝化层和所述第二导电层；所述第一区域与所述第二区域之间设有所述绝缘层。
  4. 根据权利要求3所述的太阳能电池，其中，所述侧面与所述背光面交界处为第一位置，所述侧面与所述受光面交界处为第二位置，所述保护层在所述第一位置的厚度大于所述保护层在所述第二位置的厚度。
  5. 根据权利要求4所述的太阳能电池，其中，所述保护层在所述第一位置的厚度为D1，所述保护层在所述第二位置的厚度为D2，满足：1＜D1/D2≤10。
  6. 根据权利要求4所述的太阳能电池，其中，所述背光面上的所述绝缘层的厚度为H2，所述侧面上位于所述第一位置的所述绝缘层的厚度为H21，所述侧面上位于所述第二位置的所述绝缘层的厚度为H22，H2、H21、H22满足以下关系式中的至少一个：H22＜H21≤H2、0.2≤H22/H21＜1、0.5≤H21/H2≤1、0.2≤H22/H2≤0.6。
  7. 根据权利要求4所述的太阳能电池，其中，所述背光面上的所述第一钝化层和所述第一导电层的总厚度为H1，所述侧面上位于所述第一位置的所述第一钝化层和所述第一导电层的总厚度为H11，所述侧面上位于所述第二位置的所述第一钝化层和所述第一导电层的总厚度为H12，H1、H11、H12满足以下关系式中的至少一个：H12＜H11≤H1、0.2≤H12/H11＜1、0.5≤H11/H1≤1、0.2≤H12/H1≤0.6。
  8. 根据权利要求4所述的太阳能电池，其中，所述背光面上的所述第二钝化层和所述第二导电层的总厚度为H3，所述侧面上位于所述第一位置的所述第二钝化层和所述第二导电层的总厚度为H31，所述侧面上位于所述第二位置的所述第二钝化层和所述第二导电层的总厚度为H32，H3、H31、H32满足以下关系式中的至少一个：H32＜H31≤H3、0.2≤H32/H31＜1、0.5≤H31/H3≤1、0.2≤H32/H3≤0.6。
  9. 根据权利要求4所述的太阳能电池，其中，所述保护层还包括第三钝化层和减反层，所述第三钝化层设于所述第二导电层背离所述侧面的一侧，所述减反层设于所述第三钝化层背离所述第二导电层的一侧；
    沿远离所述硅基底的方向，所述受光面上依次形成有所述第三钝化层和所述减反层。
  10. 根据权利要求9所述的太阳能电池，其中，所述受光面上的所述第三钝化层和所述减反层的总厚度为H4，所述侧面上位于所述第一位置的所述第三钝化层和所述减反层的总厚度为H41，所述侧面上位于所述第二位置的所述第三钝化层和所述减反层的总厚度为H42，H4、H41、H42满足以下关系式中的至少一个：H41＜H42≤H4、0.1≤H42/H41＜1、0.1≤H41/H4≤0.4、0.5≤H42/H4≤0.8。
  11. 根据权利要求4所述的太阳能电池，其中，所述保护层还包括：透明导电层，所述透明导电层设于所述第二导电层背离所述侧面一侧；
    在所述第一区域和所述第二区域中至少一个区域设有所述透明导电层，所述透明导电层设于所述第一导电层和/或所述第二导电层背离所述背光面的一侧。
  12. 根据权利要求11所述的太阳能电池，其中，位于所述背光面的所述透明导电层的厚度为H5，所述侧面上位于所述第一位置的所述透明导电层的厚度为H51，所述侧面上位于所述第二位置的所述透明导电层的厚度为H52，H5、H51、H52满足以下关系式中的至少一个：H52＜H51≤H5、0.3≤H52/H51＜1、0.5≤H51/H5≤1、0.2≤H52/H5≤0.5。
  13. 根据权利要求1所述的太阳能电池，其中，所述太阳能电池为背接触电池；
    所述第一导电层为第一掺杂硅层，所述第二导电层为第二掺杂硅层，所述绝缘层包括表面钝化层和减反层；
    其中，所述背接触电池包括：沿远离所述硅基底的方向，依次设置在所述侧面上的第一界面钝化层、所述第一掺杂硅层、所述表面钝化层、所述减反层、本征硅层、所述第二掺杂硅层和透明导电层；
    其中，沿所述硅基底的厚度方向，所述表面钝化层和所述减反层还依次设置于所述受光面上，且所述表面钝化层和所述减反层由所述受光面延伸至所述侧面。
  14. 根据权利要求13所述的太阳能电池，其中，所述背光面包括第一区域和第二区域；所述第一界面钝化层和所述第一掺杂硅层位于所述第一区域；所述本征硅层和所述第二掺杂硅层位于所述第二区域，且由所述第二区域延伸至所述第一区域，并覆盖部分所述第一界面钝化层和所述第一掺杂硅层；
    所述绝缘层还包括绝缘掩膜层；所述绝缘掩膜层设置在位于所述侧面的所述第一掺杂硅层和所述表面钝化层之间，且所述绝缘掩膜层还沿所述硅基底的厚度方向设置在位于所述背光面的所述本征硅层和所述第一掺杂硅层之间。
  15. 根据权利要求14所述的太阳能电池，其中，在所述硅基底的侧面，所述绝缘掩膜层的厚度沿所述受光面至所述背光面的方向逐渐增大；
    和/或，设置在所述侧面的所述绝缘掩膜层位于所述侧面的局部区域上；沿所述硅基底的厚度方向，所述绝缘掩膜层在所述侧面上的最大延伸长度与所述硅基底的厚度之间的比值小于等于80％。
  16. 根据权利要求1所述的太阳能电池，其中，
    所述太阳能电池为背接触电池；
    所述第一导电层为第一掺杂硅层，所述第二导电层为第二掺杂硅层，所述绝缘层包括绝缘掩膜层；
    其中，所述背接触电池包括：沿远离所述硅基底的方向，依次设置在所述侧面上的第一界面钝化层、所述第一掺杂硅层、所述绝缘掩膜层、本征硅层、所述第二掺杂硅层和透明导电层；其中，所述背接触电池包括设置于所述受光面的表面钝化层，且所述表面钝化层由所述受光面延伸至所述侧面；所述背接触电池还包括设置于所述背光面、且位于所述硅基底和所述第二掺杂硅层之间的第二界面钝化层，所述第二界面钝化层由所述背光面延伸至所述侧面；在所述侧面，所述本征硅层包括沿背离所述侧面的方向层叠设置的所述表面钝化层和所述第二界面钝化层。
  17. 根据权利要求16所述的太阳能电池，其中，所述背接触电池还包括设置于所述受光面的减反层，所述减反层由所述受光面延伸至所述侧面；
    在所述侧面，沿背离所述侧面的方向所述减反层设置在所述第二掺杂硅层和所述透明导电层之间。
  18. 根据权利要求13或16所述的太阳能电池，其中，设置在所述侧面的所述第一界面钝化层和所述第一掺杂硅层仅位于所述侧面的局部区域上、且靠近所述背光面；
    其中，沿所述硅基底的厚度方向，所述第一界面钝化层和所述第一掺杂硅层在所述侧面上的最大延伸长度与所述硅基底的厚度之间的比值大于等于70％；和/或，所述侧面中未覆盖所述第一界面钝化层和所述第一掺杂硅层的区域表面为绒面，且所述绒面在所述侧面上的最大延伸长度与所述硅基底的厚度之间的比值小于等于30％；
    和/或，在所述侧面中，未覆盖所述第一界面钝化层和所述第一掺杂硅层的区域的表面反射率小于覆盖所述第一界面钝化层和所述第一掺杂硅层的区域的表面反射率；
    和/或，所述侧面中未覆盖所述第一界面钝化层和所述第一掺杂硅层的区域表面为绒面；和/或，所述侧面中覆盖所述第一界面钝化层和所述第一掺杂硅层的区域表面为抛光面。
  19. 根据权利要求13或16所述的太阳能电池，其中，所述第一界面钝化层和/或所述第一掺杂硅层各部分的厚度相同；
    和/或，在所述硅基底的侧面，所述表面钝化层的厚度相等，或，所述表面钝化层的厚度沿所述背光面至所述受光面的方向逐渐增大；
    和/或，在所述硅基底的侧面，所述本征硅层、所述第二掺杂硅层和所述透明导电层中的至少一者的厚度沿所述受光面至所述背光面的方向逐渐增大。
  20. 根据权利要求13或16所述的太阳能电池，其中，设置在所述侧面的所述表面钝化层位于所述侧面的局部区域上、且靠近所述受光面；沿所述硅基底的厚度方向，所述表面钝化层在所述侧面上的最大延伸长度与所述硅基底的厚度之间的比值小于等于80％。
  21. 根据权利要求13或16所述的太阳能电池，其中，所述表面钝化层的材料包括氧化铝、本征非晶硅、掺杂硅玻璃中的至少一种；
    和/或，
    所述第一掺杂硅层的厚度大于等于30nm、且小于等于140nm；
    和/或，
    所述本征硅层的厚度大于等于8nm、且小于等于14nm。
  22. 根据权利要求13或16所述的太阳能电池，其中，在所述硅基底的侧面中，设置有所述第一界面钝化层和所述第一掺杂硅层的区域具有塔基状纹理结构；
    其中，所述第一界面钝化层位于所述塔基状纹理结构的底面的厚度小于所述第一界面钝化层位于所述塔基状纹理结构的侧壁的厚度。
  23. 根据权利要求13或16所述的太阳能电池，其中，所述硅基底的侧面具有塔基状纹理结构；
    其中，所述第一界面钝化层位于所述塔基状纹理结构的底面的厚度小于所述第一界面钝化层位于所述塔基状纹理结构的侧壁的厚度；
    所述本征硅层位于所述塔基状纹理结构的底面的厚度大于所述本征硅层位于所述塔基状纹理结构的侧壁的厚度；和/或，所述第二掺杂硅层位于所述塔基状纹理结构的底面的厚度大于所述第二掺杂硅层位于所述塔基状纹理结构的侧壁的厚度。
  24. 根据权利要求13或16所述的太阳能电池，其中，所述硅基底的侧面内形成有掺杂层；所述掺杂层内的掺杂剂包括所述第一掺杂硅层内的掺杂剂。
  25. 一种太阳能电池，所述太阳能电池为背接触电池，其中，所述背接触电池包括：
    硅基底，所述硅基底包括相对设置的背光面和受光面，以及连接所述背光面和所述受光面的侧面；
    以及沿背离所述侧面的方向，依次设置在所述侧面上的第一界面钝化层、第一掺杂硅层、本征硅层、第二掺杂硅层和透明导电层；在所述硅基底的侧面，所述第一掺杂硅层和所述本征硅层直接接触；其中，所述第一掺杂硅层和所述第二掺杂硅层的导电类型相反。
  26. 根据权利要求25所述的太阳能电池，其中，所述背接触电池包括设置于所述受光面上的表面钝化层，且所述表面钝化层由所述受光面延伸至所述侧面；所述背接触电池还包括设置于所述背光面，且位于所述硅基底和所述第二掺杂硅层之间的第二界面钝化层，所述第二界面钝化层由所述背光面延伸至所述侧面；在所述侧面，所述本征硅层包括沿背离所述侧面的方向，层叠设置的所述表面钝化层和所述第二界面钝化层；
    和/或，在所述硅基底的侧面，所述本征硅层各部分的厚度相同；
    和/或，在所述硅基底的侧面，所述本征硅层的厚度大于等于5nm、且小于等于30nm。
  27. 根据权利要求26所述的太阳能电池，其中，所述背接触电池还包括减反层；在所述受光面，所述减反层设置在所述表面钝化层背离所述硅基底一侧；所述减反层由所述受光面延伸至所述侧面，且在所述侧面，所述减反层设置在所述第二掺杂硅层和所述透明导电层之间。
  28. 根据权利要求25所述的太阳能电池，其中，所述背接触电池还包括沿硅基底的厚度方向依次设置于所述受光面上的表面钝化层和减反层，且所述表面钝化层和所述减反层由所述受光面延伸至所述侧面；
    在所述侧面，且沿背离所述侧面的方向，所述表面钝化层和所述减反层依次层叠设置在所述第二掺杂硅层和所述透明导电层之间。
  29. 根据权利要求25所述的太阳能电池，其中，所述硅基底的侧面内形成有掺杂层；所述掺杂层内的掺杂剂包括所述第一掺杂硅层内的掺杂剂。
  30. 一种光伏组件，其中，所述光伏组件包括根据权利要求1-24中任一项所述的太阳能电池，或者，所述光伏组件包括根据权利要求25-29中任一项所述的太阳能电池。
PCT/CN2025/071890 2024-01-16 2025-01-10 一种太阳能电池及光伏组件 Pending WO2025152873A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2025205537A AU2025205537B2 (en) 2024-01-16 2025-01-10 Solar cell and photovoltaic module
EP25741435.9A EP4646059A4 (en) 2024-01-16 2025-01-10 SOLAR CELL AND PHOTOVOLTAIC MODULE

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202410065730.3A CN117995917A (zh) 2024-01-16 2024-01-16 一种太阳能电池及光伏组件
CN202410065730.3 2024-01-16
CN202411295529.0A CN119181730A (zh) 2024-09-14 2024-09-14 一种背接触电池和光伏组件
CN202411295529.0 2024-09-14

Publications (1)

Publication Number Publication Date
WO2025152873A1 true WO2025152873A1 (zh) 2025-07-24

Family

ID=95466248

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2025/071890 Pending WO2025152873A1 (zh) 2024-01-16 2025-01-10 一种太阳能电池及光伏组件

Country Status (4)

Country Link
EP (1) EP4646059A4 (zh)
CN (1) CN119907362A (zh)
AU (1) AU2025205537B2 (zh)
WO (1) WO2025152873A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120786988A (zh) * 2025-09-10 2025-10-14 天合光能股份有限公司 背接触电池和光伏组件
CN121815752A (zh) * 2026-03-10 2026-04-07 通威太阳能（成都）有限公司 背接触太阳电池及光伏组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013150021A (ja) * 2013-05-10 2013-08-01 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
CN115832065A (zh) * 2022-11-29 2023-03-21 隆基绿能科技股份有限公司 一种背接触电池及其制造方法、光伏组件
CN116230783A (zh) * 2023-05-09 2023-06-06 天合光能股份有限公司 太阳能电池、太阳能电池片和光伏组件
CN117995917A (zh) * 2024-01-16 2024-05-07 隆基绿能科技股份有限公司 一种太阳能电池及光伏组件
CN119181730A (zh) * 2024-09-14 2024-12-24 隆基绿能科技股份有限公司 一种背接触电池和光伏组件
CN119208461A (zh) * 2024-09-14 2024-12-27 隆基绿能科技股份有限公司 一种背接触电池的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851672B (zh) * 2015-06-30 2020-05-19 夏普株式会社 光电转换元件
WO2018084159A1 (ja) * 2016-11-02 2018-05-11 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP6430090B1 (ja) * 2017-04-27 2018-11-28 京セラ株式会社 太陽電池素子および太陽電池素子の製造方法
KR102611046B1 (ko) * 2019-04-25 2023-12-08 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지
CN114784140B (zh) * 2022-04-02 2024-04-05 西安隆基乐叶光伏科技有限公司 Topcon电池制备方法、Topcon电池及去绕镀槽式清洗机

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013150021A (ja) * 2013-05-10 2013-08-01 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
CN115832065A (zh) * 2022-11-29 2023-03-21 隆基绿能科技股份有限公司 一种背接触电池及其制造方法、光伏组件
CN116230783A (zh) * 2023-05-09 2023-06-06 天合光能股份有限公司 太阳能电池、太阳能电池片和光伏组件
CN117995917A (zh) * 2024-01-16 2024-05-07 隆基绿能科技股份有限公司 一种太阳能电池及光伏组件
CN119181730A (zh) * 2024-09-14 2024-12-24 隆基绿能科技股份有限公司 一种背接触电池和光伏组件
CN119208461A (zh) * 2024-09-14 2024-12-27 隆基绿能科技股份有限公司 一种背接触电池的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4646059A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120786988A (zh) * 2025-09-10 2025-10-14 天合光能股份有限公司 背接触电池和光伏组件
CN121815752A (zh) * 2026-03-10 2026-04-07 通威太阳能（成都）有限公司 背接触太阳电池及光伏组件

Also Published As

Publication number Publication date
EP4646059A1 (en) 2025-11-05
AU2025205537B2 (en) 2026-02-26
AU2025205537A1 (en) 2025-08-14
EP4646059A4 (en) 2026-04-29
CN119907362A (zh) 2025-04-29

Similar Documents

Publication Publication Date Title
CN119421555B (zh) 一种背接触电池及其制造方法、光伏组件
CN116741850A (zh) 一种太阳能电池及光伏组件
CN114068729B (zh) 一种双面背接触太阳能电池及其背面结构
WO2025152873A1 (zh) 一种太阳能电池及光伏组件
JP2023155865A (ja) 太陽電池、光起電力モジュールおよび太陽電池の製造方法
CN218975459U (zh) 一种背接触电池及光伏组件
JP2015525961A (ja) 太陽電池
CN118712243B (zh) 背接触光伏电池及其制备方法
US20240363773A1 (en) Solar cell, preparation method thereof and photovoltaic module
CN119181730A (zh) 一种背接触电池和光伏组件
CN220543926U (zh) 太阳能电池和光伏组件
CN119208461B (zh) 一种背接触电池的制造方法
CN119300552A (zh) 太阳能电池及其制备方法、光伏组件
CN116314360B (zh) 太阳能电池
US20250241072A1 (en) Back contact solar cell, preparation method therefor, and photovoltaic module
CN120417498B (zh) 背接触太阳能电池、其制备方法及光伏组件
US20250338668A1 (en) Solar cell and photovoltaic module
US20250151453A1 (en) Solar cell
CN119050169A (zh) 太阳能电池及其制备方法、光伏组件和光伏系统
CN119133262A (zh) 太阳能电池及其制备方法、光伏组件
WO2025087221A1 (zh) 一种背接触电池及其制造方法
CN120676714A (zh) 背接触电池及其制备方法、光伏组件
US20260068354A1 (en) Solar cell, method for preparing the same, and photovoltaic module
CN120603382A (zh) 混合钝化背接触太阳能电池及其制备方法
CN120264936A (zh) 太阳能电池片及其制作方法、光伏组件

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2025741435

Country of ref document: EP

Effective date: 20250730

ENP Entry into the national phase

Ref document number: 2025741435

Country of ref document: EP

Effective date: 20250730

ENP Entry into the national phase

Ref document number: 2025205537

Country of ref document: AU

Date of ref document: 20250110

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25741435

Country of ref document: EP

Kind code of ref document: A1