WO2025232297A1 - 硅太阳能电池及组件 - Google Patents

硅太阳能电池及组件

Info

Publication number
WO2025232297A1
WO2025232297A1 PCT/CN2025/073536 CN2025073536W WO2025232297A1 WO 2025232297 A1 WO2025232297 A1 WO 2025232297A1 CN 2025073536 W CN2025073536 W CN 2025073536W WO 2025232297 A1 WO2025232297 A1 WO 2025232297A1
Authority
WO
WIPO (PCT)
Prior art keywords
antimony
layer
region
silicon substrate
doped semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/CN2025/073536
Other languages
English (en)
French (fr)
Inventor
靳玉鹏
於龙
童洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longi Green Energy Technology Co Ltd
Original Assignee
Longi Green Energy Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Longi Green Energy Technology Co Ltd filed Critical Longi Green Energy Technology Co Ltd
Priority to AU2025202535A priority Critical patent/AU2025202535A1/en
Priority to EP25725416.9A priority patent/EP4679979A4/en
Priority to US19/124,103 priority patent/US20260114073A1/en
Publication of WO2025232297A1 publication Critical patent/WO2025232297A1/zh
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H10F77/1223—Active materials comprising only Group IV materials characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H10F10/174—Photovoltaic cells having only PIN junction potential barriers comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells

Definitions

  • This application relates to the field of solar photovoltaics, specifically to silicon solar cells and modules.
  • silicon solar cells typically use silicon wafers with n-type or p-type doped substrates.
  • P-type and n-type doped semiconductors are formed at different locations on the silicon wafer, and electrodes are then formed on the respective regions of the p-type and n-type doped semiconductors.
  • electrodes are then formed on the respective regions of the p-type and n-type doped semiconductors.
  • When light enters the silicon cell substrate electron-hole pairs are generated. These ionized electron-hole pairs undergo carrier separation, causing electrons to accumulate near the n-electrode and holes to accumulate near the p-electrode. Connecting an external circuit to the electrodes allows for current output.
  • p-type or n-type substrates are typically used as semiconductor substrates for photovoltaics.
  • P-type substrates are usually doped with boron or gallium.
  • N-type substrates are usually doped with phosphorus.
  • n-type substrates when used in silicon solar cells, allow for the collection of more charge carriers compared to p-type substrates, resulting in higher efficiency.
  • n-type substrates are typically doped with phosphorus.
  • both n-type and p-type substrates suffer from efficiency reduction due to poor passivation. Therefore, this application aims to address the problem of poor passivation in the aforementioned prior art.
  • the inventors of this application have discovered that when antimony is doped into a silicon substrate, the antimony will overflow into the semiconductor layer to a certain extent.
  • the antimony that overflows into the semiconductor layer will bond with the Si in the semiconductor layer, suppressing the generation of bubbles in the semiconductor layer and avoiding the formation of voids. This can effectively improve passivation and solve the problem of carrier transport suppression.
  • a silicon solar cell comprising:
  • a carrier separation layer is formed on the silicon substrate, wherein,
  • the carrier separation layer has an antimony-containing layer in at least a portion of its region on the side closest to the silicon substrate, the antimony-containing layer containing antimony.
  • the peak concentration of antimony in the antimony-containing layer is a1 , and a1 is equal to or greater than 1E13 atoms/ cm3 .
  • a solar cell module comprising the silicon solar cell described in any of the embodiments.
  • Figure 1 is a structural diagram of a conventional TOPCon battery
  • Figure 2 is a detailed view of the passivated contact structure containing antimony.
  • Figure 3 is a partial TOPCon battery structure diagram containing antimony
  • Figure 4 is a structural diagram of a back contact battery containing antimony.
  • Figure 6 is a structural diagram of a back contact battery containing antimony.
  • Figure 7 is a structural diagram of a back contact battery containing antimony.
  • Figure 8 is a structural diagram of a back contact battery (HPBC structure) containing antimony.
  • the front side of the silicon substrate refers to the surface facing sunlight under normal battery operating conditions, while the back side refers to the surface of the silicon substrate on the other side opposite to the front side.
  • the doped region can also be used to separate photogenerated carriers, such as the region in the TOPCon cell described below that has been diffused with a Group 3 element (boron).
  • the silicon substrate is obtained from bare silicon wafers. It consists of a silicon matrix and doped regions.
  • the silicon matrix is the undoped bulk region used in battery manufacturing, and its performance is identical to that of the raw bare silicon wafer.
  • the doped regions can be regions whose properties and parameters are essentially the same as the bulk region, except for the doping element. These can be formed by direct doping or inward doping within the bare silicon wafer.
  • the doped regions are made of antimony or other doping elements, such as Group 3 and Group 5 elements, specifically areas where B or P accumulates. In other cases, the doped regions may be essentially the same as the bulk region, primarily consisting of antimony-doped areas.
  • the silicon substrate typically includes a doped region formed within at least one surface of the silicon substrate.
  • the performance of this doped region is identical to that of the raw silicon wafer.
  • the doped region may have properties and parameters substantially the same as the bulk region, except for the doping element; that is, properties such as antimony concentration, resistivity change rate, and resistivity shift rate are substantially the same.
  • Such a doped region can be formed by direct doping of the raw silicon wafer as described in detail below, or by doping the doping element into the raw silicon wafer through layers such as doped passivation layers and interface passivation layers.
  • the doped region generally refers to a region formed by direct doping or inward doping within the raw silicon wafer, wherein inward doping is formed by doping polysilicon, referred to as the doped layer, into the interior of the raw silicon wafer through a tunneling layer, referred to as the passivation layer.
  • the length of at least one side of the silicon wafer or silicon substrate (including the stripped portion of the silicon substrate after recycling and stripping other layer structures) of this application is greater than 156 mm, such as (158 ⁇ 2) mm, (160 ⁇ 2) mm, (165 ⁇ 2) mm, (170 ⁇ 2) mm, (175 ⁇ 2) mm, (180 ⁇ 2) mm, (185 ⁇ 2) mm, 190 ⁇ 2 mm, (195 ⁇ 2) mm, (200 ⁇ 2) mm.
  • the thickness of the silicon wafer or photosilicon substrate (including the stripped portion of the silicon substrate after recovering and peeling off other layers) of this application is at least 40 ⁇ m to 170 ⁇ m, such as 40 ⁇ m, 50 ⁇ m, 60 ⁇ m, 70 ⁇ m, 80 ⁇ m, 90 ⁇ m, 100 ⁇ m, 110 ⁇ m, 120 ⁇ m, 130 ⁇ m, 140 ⁇ m, 150 ⁇ m, 160 ⁇ m, or 170 ⁇ m.
  • the size of the stripped portion of the silicon substrate after recovering and peeling off other layers can be smaller than the above-mentioned size, as long as it is possible to detect the concentration of antimony, resistivity, and calculate the resistivity change rate, resistivity average offset rate, etc., as defined in this application.
  • the concentration of antimony in the silicon wafer, silicon substrate, or carrier separation layer can be detected by any method known to those skilled in the art. Those skilled in the art can choose the appropriate method based on their needs, such as SIMS, ICP-MS, GDMS, etc., with ICP-MS being preferred.
  • concentration of antimony in the silicon wafer or silicon substrate can refer to the concentration of antimony at any site on the surface of the silicon wafer, silicon substrate, or carrier separation layer, or at any location within the silicon wafer, silicon substrate, or carrier separation layer.
  • the concentration of antimony refers to the average value detected over the thickness of the silicon wafer, silicon substrate, or carrier separation layer. For example, the concentration of antimony in the silicon wafer is detected in a thickness direction using the SIMS method, and the average concentration in that thickness direction is calculated.
  • the concentration of antimony in the silicon substrate detected as described above is considered as a; the maximum value of the concentration of antimony in the antimony-containing layer formed by the above method in at least a portion of the region near the silicon substrate in the carrier separation layer, i.e., the peak concentration of antimony in the antimony-containing layer, is a1 .
  • the concentrations of B ⁇ sub>x ⁇ /sub> , B ⁇ sub>xn ⁇ /sub> , and B ⁇ sub> xp ⁇ /sub> in the silicon substrate can be detected by any method known to those skilled in the art. Those skilled in the art can choose the appropriate method based on their needs, such as SIMS, ICP-MS, GDMS, etc., with ICP-MS being preferred.
  • the concentrations of B ⁇ sub>x ⁇ /sub>, B ⁇ sub>xn ⁇ /sub> , and B ⁇ sub>xp ⁇ /sub> in the silicon substrate can refer to the concentrations of B ⁇ sub>x ⁇ /sub>, B ⁇ sub>xn ⁇ /sub>, and B ⁇ sub> xp ⁇ /sub> at any site on the surface of the doped region of the silicon substrate, or at any site within the doped region of the silicon substrate.
  • B ⁇ sub>x ⁇ /sub> , B ⁇ sub> xn ⁇ /sub>, and B ⁇ sub>xp ⁇ /sub> at multiple sites or the average concentration of B ⁇ sub>x ⁇ /sub> , B ⁇ sub>xn ⁇ /sub> , and B ⁇ sub> xp ⁇ /sub> across the entire doped region of the silicon substrate.
  • the concentrations of Bx , Bxn , and Bxp refer to the average values detected over the thickness of the doped region of the silicon substrate.
  • the concentrations of Bx , Bxn , and Bxp in the doped region of the silicon substrate are detected in one thickness direction using the SIMS method, and the average values of the concentrations of Bx , Bxn , and Bxp in this thickness direction are calculated.
  • the detection method for whether a certain element is present in the silicon wafer or silicon substrate can be achieved by methods such as SIMS, ICP-MS, and GDMS, with ICP-MS being the preferred method for detecting metallic elements.
  • the solar cell is also referred to as a battery.
  • the silicon wafer e.g., bare silicon wafer
  • silicon substrate of this application is doped with antimony as a Group 5 dopant element instead of phosphorus.
  • antimony as a Group 5 dopant element instead of phosphorus.
  • the silicon wafer or silicon substrate itself may contain other elements, such as any one, two, or three of phosphorus, gallium, and germanium, but only antimony is actively doped as a Group 5 dopant element instead of phosphorus.
  • Figure 1 shows a conventional TOPCon cell, which consists of a silicon substrate 1, an interface passivation layer 2, and a doped semiconductor layer 3.
  • a conventional TOPCon cell which consists of a silicon substrate 1, an interface passivation layer 2, and a doped semiconductor layer 3.
  • Existing solar cells suffer from efficiency reduction due to poor passivation.
  • this application provides a silicon solar cell, as shown in Figure 2, which includes: a silicon substrate 1 containing antimony, and a carrier separation layer formed on the silicon substrate 1.
  • the carrier separation layer has an antimony-containing layer 4 formed of antimony in at least a portion of a region on the side close to the silicon substrate 1.
  • the peak concentration of antimony in the antimony-containing layer 4 is a1 , and a1 is equal to or greater than 1E13 atoms/ cm3 .
  • the peak concentration of antimony in antimony layer 4 can be 1E13 atoms/ cm3 , 5E13 atoms/ cm3 , 1E14 atoms/ cm3 , 5E14 atoms/ cm3 , 1E15 atoms/ cm3 , 5E15 atoms/ cm3 , 1E16 atoms/ cm3 , 5E16 atoms/ cm3 , 1E17 atoms/ cm3 , 5E17 atoms/ cm3 , 1E18 atoms/ cm3 , and any value between these values.
  • the peak concentration of antimony in the antimony-containing layer 4 is greater than 1E13 atoms/ cm3 , which can reduce the proportion of bubbles in the carrier separation layer of the prior art, and can also take into account the passivation problem and electrical transport of the carrier separation layer, while improving the mechanical performance of the cell, thereby improving the efficiency of the solar cell.
  • the concentration of antimony in the silicon substrate 1 is 'a', where 'a' ranges from 1E13 to 1E18 atoms/ cm3 , for example, it can be 1E13 atoms/ cm3 , 5E13 atoms/ cm3 , 1E14 atoms/ cm3 , 5E14 atoms/ cm3 , 1E15 atoms/ cm3 , 5E15 atoms/ cm3 , 1E16 atoms/ cm3 , 5E16 atoms/ cm3 , 1E17 atoms/ cm3 , 5E17 atoms/ cm3 , 1E18 atoms/ cm3 , and any value between these values.
  • the thickness d1 of the region in the antimony layer 4 where the concentration of antimony is greater than 1E13 atoms/ cm3 is 2nm or more, for example, it can be 2nm, 5nm, 10nm, 15nm, 20nm, 25nm, 30nm, or any value between these values.
  • a/ a1 is defined as u, where u ranges from 0.8 to 1E10.
  • u ranges from 0.8 to 1E10.
  • it can be 0.8, 0.9, 1, 2, 5, 10, 50, 100, 500, 1000, 1E5, 5E5, E6, 5E6, 1E7, 5E7, 1E8, 5E8, 1E9, 5E9, 1E10, and any value between these values.
  • u is 2 to 1E9. In some specific embodiments, u is 10 to 1E8. In some specific embodiments, u is 100 to 1E7.
  • no interface passivation layer 2 is provided between the silicon substrate and the carrier separation layer.
  • the range of u is 1 to 2, for example, u can be 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, or 2.0.
  • an interface passivation layer 2 with impurity adsorption function is disposed between the silicon substrate and the carrier separation layer.
  • u ranges from 0.8 to 1E10, for example, it can be 0.8, 0.9, 1, 2, 5, 10, 50, 100, 500, 1000, 1E5, 5E5, E6, 5E6, 1E7, 5E7, 1E8, 5E8, 1E9, 5E9, 1E10, and any value between these values.
  • an interface passivation layer 2 that does not adsorb impurities is provided between the silicon substrate and the carrier separation layer.
  • u ranges from 2 to 1E9, for example, it can be 2, 3, 4, 5, 6, 7, 8, 9, 10, 50, 100, 500, 1000, 1E5, 5E5, E6, 5E6, 1E7, 5E7, 1E8, 5E8, 1E9, or any value between these values.
  • the thickness d1 of the region where the concentration of antimony in the silicon substrate 1 is 1E13 to 1E18 atoms/ cm3 and/or the concentration of antimony in the antimony-containing layer 4 is equal to or greater than 1E13 atoms/ cm3 is 2 nm or more. Since recombination at the interface between the carrier separation layer and the silicon substrate 1 mainly originates from a carrier separation layer of a certain thickness close to the silicon substrate, controlling the concentration of antimony within the above range can reduce the proportion of bubbles within the 2 nm thickness range, further improving the recombination problem caused by bubbles in the bottom layer of the carrier separation layer. This can basically solve the passivation problem of the entire carrier separation layer, thereby improving the efficiency of the solar cell.
  • the carrier separation layer can be selected from a doped semiconductor layer, a molybdenum oxide layer, a PEDOT:PSS layer, etc.
  • the carrier separation layer is a doped semiconductor layer 3
  • an interface passivation layer 2 is disposed between the silicon substrate 1 and the carrier separation layer.
  • the interface passivation layer 2 can further improve the interface passivation effect between the silicon substrate and the carrier separation layer.
  • the materials and thicknesses of the doped semiconductor layer 3 and the interface passivation layer 2 can both be those known in the prior art.
  • the thickness of the doped semiconductor layer 3 can be 50 nm to 300 nm; the material of the doped semiconductor layer 3 can be selected from one or more of polycrystalline silicon, amorphous silicon, or microcrystalline silicon.
  • the thickness of the interface passivation layer 2 can be 0.1 nm to 5 nm; the material of the interface passivation layer 2 can be selected from one or more of silicon oxide, aluminum oxide, silicon nitride, molybdenum oxide, or intrinsic amorphous silicon.
  • the above parameter range can reduce the proportion of bubbles within a 2 nm thickness range, further improving the recombination problem caused by bubbles in the bottom layer of the carrier separation layer. This can essentially solve the passivation problem of the entire carrier separation layer, thereby improving the efficiency of the solar cell.
  • the silicon substrate 1 has at least a portion of Bx elements on the side near the interface passivation layer 2, forming a Bx - containing layer 5.
  • the Bx elements can be elements from Group 5 (e.g., phosphorus) or Group 6 (e.g., sulfur), or elements from Group 3, such as boron or aluminum. Because at least a portion of the region near the interface passivation layer 2 contains Bx elements, an emitter or high/low junction can be formed in the silicon substrate 1, thereby achieving passivation and further improving battery performance.
  • the thickness d2 of the region containing the concentration of Bx element in layer 5 greater than 1E17 atoms/ cm3 is 20 nm or more, for example, it can be 20 nm, 50 nm, 100 nm, 200 nm , 500 nm, 1 ⁇ m, 2 ⁇ m, 5 ⁇ m, and any value between these values.
  • the doped semiconductor layer 3 contains Bx elements, and the concentration of Bx elements in the doped semiconductor layer 3 is b, where b ranges from 1E18 to 5E22 atoms/ cm3 .
  • the peak concentration of Bx elements in the Bx- containing layer 5 is b1 atoms/ cm3 .
  • b/ b1 is defined as v, where v ranges from 0.5 to 1E10, for example, it can be 0.5, 0.6, 0.7, 0.8, 0.9, 1, 2, 5, 10, 50, 100, 500, 1000, 1E5, 5E5, E6, 5E6, 1E7, 5E7, 1E8, 5E8, 1E9, 5E9, 1E10, and any value between these values.
  • v is 2 to 1E9.
  • v is 10 to 1E8.
  • v is 100 to 1E5.
  • the phosphorus concentration in the interface passivation layer 2 is higher than that in the carrier separation layer (doped semiconductor layer 3).
  • v ranges from 0.5 to 1E10.
  • Bx is another element, v ranges from 1 to 1E10.
  • Bx can expand into the silicon substrate 1 to form a predetermined concentration. Depending on its properties, such Bx elements can form emitters or high/low junctions, improving passivation. However, excessively high Bx doping concentrations can introduce recombination centers into the silicon substrate 1, thus reducing battery performance. In this application, by controlling the range of v, the passivation effect can be improved without affecting battery performance.
  • b ⁇ sub>1 ⁇ /sub> /a ⁇ sub> 1 ⁇ /sub> is defined as w, where w>1.
  • w can be 10, 100, 1000, 1E4, 5E4, 1E5, 5E5, 1E6, 5E6, 1E7, 5E7, 1E8, or any value between these.
  • w is greater than 1000.
  • w is between 1E3 and 1E8.
  • b1 cannot be too small, i.e., w cannot be too small. If w is too small, the passivation effect of the emitter or high/low junction will be worse. Therefore, w should be greater than 1. However, excessively high b1 (i.e., excessively large w) will introduce recombination centers in the silicon substrate 1, thereby reducing battery performance. In this application, by controlling the range of w, the passivation effect can be improved without affecting battery performance.
  • the iVoc of the battery can be increased, thereby improving the passivation performance of the battery. Furthermore, regardless of whether the structure formed by the above-described n-type or p-type doping is used, the passivation performance of the resulting battery can be effectively improved.
  • d2 / d1 is defined as x, where x is greater than or equal to 1.
  • x can be 1, 10, 20, 100, 1000, 1E4, 5E4, 1E5, 5E5, 1E6, 5E6, 1E7, 5E7, 1E8, or any value between these values.
  • x ranges from 10 to 1E8. In some specific implementations, x ranges from 20 to 1E7.
  • d2 cannot be too small, meaning x cannot be too small; otherwise, the passivation effect of the emitter or high-low junction will deteriorate.
  • excessively high d2 will cause the Auger recombination region to be too wide, thereby reducing battery performance.
  • the passivation effect can be improved without affecting battery performance.
  • the iVoc of the battery can be increased, thus improving the passivation performance of the battery. Furthermore, regardless of whether the structure formed by the above-described n-type or p-type doping is used, the passivation performance of the resulting battery can be effectively improved.
  • the peak concentration of antimony in the interface passivation layer 2 is a2 , ranging from 1E13 to 1E18 atoms/ cm3 .
  • the interface passivation layer 2 contains Bx , and the peak concentration of Bx in the interface passivation layer 2 is b2 , ranging from 1E19 to 1E22 atoms/ cm3 . This is because if the concentration of Bx in the interface passivation layer 2 is too low, the carrier transport efficiency of the interface passivation layer 2 will be low, and the concentration of b2 cannot reach above 1E22 atoms/ cm3 due to the influence of solid solubility.
  • the presence of antimony in the interface passivation layer 2 at a concentration of 1E13 to 1E18 atoms/cm3 ensures that the carrier separation layer has a predetermined concentration of antimony.
  • b2 / a2 is defined as y, where y > 1.
  • y can be 1, 2, 5, 10, 50, 100, 500, 1000, 1E5, 5E5, E6, 5E6, 1E7, 5E7, 1E8, 5E8, 1E9, or any value between these values.
  • the range of y is 10 to 1E9.
  • the Bx element is selected from Group 5 or Group 6, and the thickness d1 of the region in the antimony-containing layer 4 where the antimony concentration is greater than 1E13 atoms/ cm3 is greater than 2nm, and w ranges from 1E4 to 1E8.
  • the escaped antimony element is also a Group 5 element, which increases the effective doping concentration of the carrier separation layer, thereby increasing the electron concentration of the carrier separation layer, improving the passivation effect and conductivity of the carrier separation layer, reducing the transport resistance of the carrier separation layer, and reducing the interface resistance between the silicon substrate and the carrier separation layer.
  • the concentration of Bx element in the doped semiconductor layer 3 is 1E19 to 5E22 atoms/ cm3 .
  • the Bx- containing layer is a phosphorus-containing layer.
  • the thickness d2 of the region in the phosphorus-containing layer where the phosphorus concentration is greater than 1E17 atoms/ cm3 is 20 nm or more, preferably 30 nm or more, 40 nm or more, or 50 nm or more, and more preferably 120 nm or more, 200 nm or more, or 300 nm or more.
  • the Bx element is selected from Group III, and the thickness d1 of the region in the antimony-containing layer 4 where the concentration of antimony is greater than 1E13 atoms/ cm3 is 3 nm or more, preferably in the range of 1E3 to 1E7.
  • the carrier separation layer when the carrier separation layer is a silicon thin film, and Bx is a Group 3 element, the carrier separation layer is P-type. Therefore, as a Group 5 element, antimony is doped at a faster rate in the carrier separation layer, resulting in a thicker antimony-containing layer.
  • the concentration of Bx element in the doped semiconductor layer 3 is 1E18 to 5E21 atoms/ cm3 .
  • the Bx -containing layer is a boron-containing layer.
  • the thickness d2 of the region in the boron-containing layer where the boron concentration is greater than 1E17 atoms/ cm3 is 30 nm or more, preferably 40 nm or more, 50 nm or more, and even more preferably 100 nm or more, 200 nm or more, 300 nm or more, 400 nm or more, 500 nm or more, 600 nm or more, 700 nm or more, 800 nm or more, 900 nm or more, 1000 nm or more, 1100 nm or more, or 1200 nm or more.
  • silicon solar cells can encompass various types of silicon solar cells with the structure shown in Figure 2, as long as the cell structure, the concentration of antimony and Bx elements in the cell, and their distribution within the cell all meet the above requirements.
  • the silicon solar cells mentioned in this application can be TOPCon cells, partial TOPCon cells, back-contact cells, HPBC cells, etc.
  • the silicon solar cell is a TOPCon cell, which has the structure shown in Figure 2.
  • a TOPCon cell includes: a silicon substrate 1 containing antimony; an interface passivation layer 2 formed on the silicon substrate 1; and a doped semiconductor layer 3 formed on the interface passivation layer 2.
  • the doped semiconductor layer 3 has an antimony-containing layer 4 in at least a portion of its region near the silicon substrate 1, with a peak antimony concentration of a1 equal to or greater than 1E13 atoms/ cm3 .
  • the doped semiconductor layer 3 can be a p-type or n-type doped semiconductor layer.
  • the peak concentration of antimony element in the antimony-containing layer is a1p , and a/ a1p is defined as up , where up ranges from 0.8 to 1E10, preferably from 2 to 1E9, more preferably from 10 to 1E8, and most preferably from 100 to 1E7.
  • the thickness d1p of the region in the antimony-containing layer is greater than 3 nm, where the concentration of antimony is greater than 1E13 atoms/ cm3 .
  • the peak concentration of antimony element in the antimony-containing layer is a1n , and a/ a1n is defined as un , where un ranges from 0.8 to 1E10, preferably from 2 to 1E9, more preferably from 10 to 1E8, and most preferably from 100 to 1E7.
  • the thickness d1n of the region in the antimony-containing layer where the concentration of antimony is greater than 1E13 atoms/ cm3 is greater than 2nm.
  • Auger recombination and bubbles can be balanced.
  • the structure shown in Figure 2 is formed on the front or back side of a silicon substrate.
  • an interface passivation layer 2 is disposed on the back side of the silicon substrate, and a p-type doped semiconductor layer or an n-type doped semiconductor layer is disposed on the side of the interface passivation layer 2 facing away from the silicon substrate. That is, the carrier separation layer and the interface passivation layer 2 are formed on the back side of the silicon substrate, forming a PN junction with the silicon substrate.
  • the antimony-doped silicon substrate has less interstitial doping, less recombination occurs, and the TOPCon structure shown in Figure 2, with the emitter disposed on the back side, has a more advantageous battery performance.
  • the silicon solar cell is a partial TOPCon cell.
  • the partial TOPCon cell includes: a silicon substrate 1 containing antimony; a first interface passivation layer 21 and a second interface passivation layer 22, respectively formed on opposite sides of the silicon substrate 1; a first doped semiconductor layer 31 and a second doped semiconductor layer 32, both doped semiconductor layers formed on the side of the first interface passivation layer 21 away from the silicon substrate 1 and the side of the second interface passivation layer 22 away from the silicon substrate 1, respectively; the area of the first doped semiconductor layer 31 is smaller or larger than the area of the second doped semiconductor layer 32.
  • Figure 3 shows a case where the first doped semiconductor layer 31 is formed on a portion of the silicon substrate 1, and the second doped semiconductor layer 32 is formed on the entire area of the silicon substrate 1; however, those skilled in the art will fully understand that such a structure is merely exemplary. Those skilled in the art can design its structure based on their understanding of partial TOPCon cells.
  • the first doped semiconductor layer 31 is doped with a Group 3 element
  • the second doped semiconductor layer 32 is doped with a Group 5 or Group 6 element.
  • the first doped semiconductor layer 31 has a first antimony-containing layer 41 containing antimony in at least a portion of its region near the first interface passivation layer 21.
  • the second doped semiconductor layer 32 has a second antimony-containing layer 42 containing antimony in at least a portion of its region near the second interface passivation layer 22.
  • the peak concentration of antimony in the first antimony-containing layer 41 is a1p
  • a1p is equal to or greater than 1E13 atoms/ cm3
  • the peak concentration of antimony in the second antimony-containing layer 42 is a1n , and a1n is equal to or greater than 1E13 atoms/ cm3 .
  • the thickness d1p of the region in the first antimony-containing layer where the concentration of antimony is greater than 1E13 atoms/ cm3 is greater than or equal to the thickness d1n of the region in the second antimony-containing layer where the concentration of antimony is greater than 1E13 atoms/ cm3 , i.e., d1p ⁇ d1n .
  • the thickness d1p of the region where the concentration of antimony is greater than 1E13 atoms/ cm3 is 3nm or more
  • the thickness d1n of the region where the concentration of antimony is greater than 1E13 atoms/ cm3 is 2nm or more.
  • the concentration of antimony in the antimony-containing layer of the first doped semiconductor layer 31 gradually decreases in the direction from the side close to the silicon substrate 1 to the side away from the silicon substrate 1
  • the concentration of antimony in the antimony-containing layer of the second doped semiconductor layer 32 gradually decreases in the direction from the side close to the silicon substrate 1 to the side away from the silicon substrate 1.
  • a/a 1p is defined as up , and up ranges from 0.8 to 1E10, preferably from 2 to 1E9, further preferably from 10 to 1E8, and preferably from 100 to 1E7;
  • a/a 1n is defined as un , and un ranges from 0.8 to 1E10, preferably from 2 to 1E9, further preferably from 10 to 1E8, and preferably from 100 to 1E7.
  • the silicon substrate 1 has B xp elements in at least a portion of its region on the side near the first interface passivation layer 21, forming a B xp- containing layer 51; the silicon substrate 1 has B xn elements in at least a portion of its region on the side near the second interface passivation layer 22, forming a B xn -containing layer 52; the thickness d2p of the region in the B xp- containing layer 51 where the concentration of B xp elements is greater than 1E17 atoms/ cm3 is 30 nm or more; the thickness d2n of the region in the B xn- containing layer 52 where the concentration of B xn elements is greater than 1E17 atoms/ cm3 is 20 nm or more.
  • Bxp is an element selected from Group 3.
  • the concentration of Bxp in the first doped semiconductor layer 31 is bp , and bp ranges from 1E18 to 5E21 atoms/ cm3.
  • the peak concentration of Bxp in the Bxp- containing layer 51 is b1p .
  • Bxn is an element selected from Group 5 or Group 6.
  • the concentration of Bxn in the second doped semiconductor layer 32 is bn , and bn ranges from 1E19 to 5E22 atoms/ cm3 .
  • the peak concentration of Bxn in the Bxn -containing layer 52 is b1n .
  • bp / b1p is defined as vp , and vp ranges from 1 to 1E10, preferably 2 to 1E9, more preferably 10 to 1E8, and most preferably 100 to 1E5.
  • b n / b 1n is defined as v n , and the range of v n is 0.5 to 1E10, preferably 2 to 1E9, further preferably 10 to 1E8, and more preferably 100 to 1E5.
  • b 1p / a 1p be defined as wp , where wp > 1, preferably > 100, preferably greater than 1000, preferably 1E3 to 1E8, and more preferably 1E3 to 1E7.
  • b 1n / a 1n be defined as wn , where wn > 1, preferably > 100, preferably greater than 1000, preferably 1E3 to 1E8, and more preferably 1E4 to 1E8.
  • d2p / d1p is greater than or equal to 1, preferably 10 to 1E8, more preferably 20 to 1E7; d2n / d1n is greater than or equal to 1, preferably 10 to 1E8, more preferably 20 to 1E7; preferably d1p ⁇ d1n ; and/or d2p > d2n , preferably d2p - d2n ⁇ 5nm, more preferably ⁇ 10nm.
  • d2p > d2n when light shines on the silicon substrate, a single photon excites an electron-hole pair. Under the separation effect of the PN junction, the electron-hole pair separates at the PN junction, forming electron and hole carriers.
  • d2p > d2n ensures effective carrier separation within the PN junction. Since the p-region is the emitter region, better passivation is required. Therefore , d1p ⁇ d1n allows more antimony to escape, which is beneficial for the passivation of the carrier selection layer interface in the emitter region. The emitter is even more important for the battery; better emitter passivation leads to better battery efficiency.
  • the first interface passivation layer 21 contains antimony, and the peak concentration of antimony in the first interface passivation layer 21 is a 2p , where a 2p ranges from 1E13 to 1E18 atoms/ cm3 .
  • the first interface passivation layer 21 also contains B xp , and the peak concentration of B xp in the first interface passivation layer 21 is b 2p , where b 2p ranges from 1E19 to 1E22 atoms/ cm3 .
  • b 2p /a 2p > 1, and more preferably 10 to 1E9.
  • the second interface passivation layer 22 contains antimony, with a peak concentration of a 2n , ranging from 1E13 to 1E18 atoms/ cm3 .
  • the second interface passivation layer 22 also contains B xn , with a peak concentration of b 2n , ranging from 1E19 to 1E22 atoms/ cm3 .
  • b 2n / a 2n > 1, and more preferably 10 to 1E9.
  • the thickness d 2p of the region containing B xp layer 51 with a boron concentration greater than 1E17 atoms/cm 3 is 30 nm or more, preferably 40 nm or more, or 50 nm or more, and more preferably 100 nm or more, 200 nm or more, 300 nm or more, 400 nm or more, 500 nm or more, 600 nm or more, 700 nm or more, 800 nm or more, 900 nm or more, 1000 nm or more, 1100 nm or more, or 1200 nm or more.
  • the silicon solar cell is a back-contact cell.
  • Figures 4-7 show the structures of several typical back-contact cells.
  • a back-contact cell includes: a silicon substrate 1 containing antimony; a first interface passivation layer 21 and a second interface passivation layer 22 formed on the same side of the silicon substrate 1; a first doped semiconductor layer 31 and a second doped semiconductor layer 32, both doped semiconductor layers formed on the side of the first interface passivation layer 21 away from the silicon substrate 1 and the side of the second interface passivation layer 22 away from the silicon substrate 1, respectively; the first doped semiconductor layer 31 is doped with a Group 3 element, and the second doped semiconductor layer 32 is doped with a Group 5 or Group 6 element.
  • the concentrations and distributions of antimony and dopant elements in the silicon substrate 1, the first interface passivation layer 21 and the second interface passivation layer 22, as well as the first doped semiconductor layer 31 and the second doped semiconductor layer 32, can be found in the above description of the local TOPCon cell.
  • a substrate passivation layer 6 is disposed in the gap between the p-type region and the n-type region.
  • the substrate passivation layer 6 covers the gap between the silicon substrate 1 that is not covered by the p-type region and the n-type region.
  • the condition d1 passivation layer ⁇ d1n ⁇ d1p is because the passivation layer is not an electrically charged region, so it is not subject to many restrictions.
  • High-quality passivation materials such as alumina/silicon nitride can be used directly for passivation. Therefore, it is not necessary to use too much antimony to reduce bubbles and improve the passivation effect of the passivation region.
  • the technical effect of d1n ⁇ d1p can be referred to above, and will not be repeated here.
  • the intrinsic semiconductor since the intrinsic semiconductor has slightly low passivation performance and generally does not undergo many thermal processes, its crystal structure may be poor. Therefore, a slightly larger amount of antimony is needed to improve the passivation effect of the bottom layer. Thus, controlling d 1i ⁇ 2nm can better maintain the passivation effect.
  • the passivation performance of the PN region can be improved, and the iVoc of the spacer region can be further increased, thereby improving the passivation performance of the battery.
  • the intrinsic region passivation layer 7, located near the silicon substrate 1, may contain antimony.
  • the concentration of antimony in the intrinsic region passivation layer 7 is a3 .
  • the thickness d1 of the passivation layer is greater than 1E13 atoms/ cm3 , and d1 passivation layer ⁇ d1n ⁇ d1p , preferably d1 passivation layer ⁇ 2nm.
  • d1 passivation layer ⁇ d1n ⁇ d1p preferably d1 passivation layer ⁇ 2nm.
  • an intrinsic region side interface passivation layer 10 may be provided between the intrinsic interval region and the p-type region or between the intrinsic interval region and the n-type region.
  • the side interface passivation layer 10 may be provided on the side closer to the p-type region or on the side closer to the n-type region.
  • the silicon solar cell is a back-contact cell with an HPBC structure.
  • the HPBC back-contact cell includes: a silicon substrate 1 containing antimony, an interface passivation layer 2 formed on the silicon substrate 1, a doped semiconductor layer 3 formed on the interface passivation layer 2 and being an n-type doped semiconductor layer to form an n-type region, a p-region electrode 11 formed on the side of the silicon substrate with the n-type doped semiconductor layer and spaced apart from the n-type doped semiconductor layer, and a BSF layer formed in the silicon substrate 1 corresponding to the p-region electrode 11, wherein the BSF layer and the p-region electrode have the same metal element.
  • the doped semiconductor layer 3 has an antimony-containing layer 4 formed of antimony in at least a portion of its region near the silicon substrate 1, the peak concentration of antimony in the antimony-containing layer 4 being a ⁇ sub>1n ⁇ /sub>, and a ⁇ sub>1n ⁇ /sub> being equal to or greater than 1E ⁇ sup>13 ⁇ /sup>atoms/cm ⁇ sup> 3 ⁇ /sup>.
  • the p-region electrode can be a metal electrode known in the art that can form a p-region, such as an aluminum electrode.
  • the concentrations and distributions of antimony and dopant elements in silicon substrate 1, interface passivation layer 2, doped semiconductor layer 3, and antimony-containing layer 4 can be found in the above description of the doped element Bx as an element selected from Group 5 or Group 6.
  • Silicon wafers with different antimony and phosphorus concentrations were prepared based on the method described in CN117702269A. The concentrations of phosphorus and antimony in the prepared silicon wafers are shown in Table 1.
  • n-type silicon wafers were polished with an alkaline solution, followed by acid cleaning, slow water washing and drying. After drying, they were placed in an LPCVD furnace tube for single-sided deposition of a tunneling oxide layer and an amorphous silicon layer. Then, a crystallization treatment was performed at 900°C. Each experimental tube contained 1600 silicon wafers, and 12 wafers were randomly selected from each tube. The surfaces with full poly areas were checked for the presence of bubbles. Statistical data are shown in Table 1 below.
  • n-type silicon wafers prepared in Example 1 above (using n-type phosphorus-containing silicon wafers with a phosphorus concentration of 1E15 atoms/ cm3 and n-type antimony-containing silicon wafers with an antimony concentration of 1E15 atoms/ cm3 ) were polished with an alkaline solution, followed by acid cleaning, slow pulling with water washing, and drying. They were then placed in an LPCVD furnace tube for single-sided deposition of a tunneling oxide layer and an amorphous silicon layer. Phosphorus diffusion doping crystallization treatment was then performed (maximum doping temperature 850°C, using a POCl3 source). The generated PSG (phosphosilicate glass) was removed using HF, and then double-sided alumina + silicon nitride films were deposited. iVoc testing was then performed using a Sinton analyzer, and the results are shown in Table 3.
  • the iVoc of the antimony-containing silicon wafer is significantly increased, indicating a significant improvement in passivation performance.

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

本申请涉及一种硅太阳能电池，其包括：硅基底，所述硅基底含有锑元素，以及载流子分离层，其形成在硅基底上，其中，所述载流子分离层在靠近所述硅基底的一侧的至少部分区域具有含锑层，所述含锑层中含有锑元素；所述含锑层中锑元素的峰值浓度为a1，且a1等于大于1E13atoms/cm3。

Description

硅太阳能电池及组件
本申请要求2024年05月08日提交的、发明名称为“一种太阳能电池及组件”的中国专利申请No.202410564554.8的优先权，并且该中国专利申请的全部内容通过引用并入本文中。
技术领域
本申请涉及太阳能光伏领域，具体涉及硅太阳能电池和组件。
背景技术
目前硅太阳电池中，基底通常使用n型或者p型掺杂衬底的硅片。在硅片的不同位置分别形成p型和n型的掺杂半导体，然后在p型和n型掺杂半导体的区域上各自形成电极。在光线射入到硅电池基底时，生成电子空穴对。游离电子空穴对经过载流子分离，使得电子在n极附近聚集，空穴在p极附近聚集。电极处接入外接电路，即可输出电流。
相关技术中，通常使用p型基底或者n型基底作为光伏的半导体基底。p型基底通常掺杂有硼元素，或者镓元素。n型衬底通常掺杂有磷元素。
发明内容
n型基底由于其少子扩散长度长的优势，应用于硅太阳电池的发电时，相比p型基底，会有更多的载流子被收集，也就相应的具有更高的效率。n型基底通常由于掺杂有磷元素。但无论是n型基底还是p型基底，都存在由于钝化不良而带来的效率降低，因此本申请意在改变上述现有技术中存在的钝化不良的问题。
本申请的发明人发现当在硅基底中掺杂有锑元素时，由于锑元素会在一定的程度上外溢到半导体层中，外溢到半导体层中的锑元素会和半导体层中的Si键和，抑制半导体层中的气泡产生，避免形成空洞，能够有效地改善钝化，解决载流子传输抑制的问题。
本申请涉及如下内容：
第一方面，提供一种硅太阳能电池，其包括：
硅基底，所述硅基底含有锑元素，以及
载流子分离层，其形成在所述硅基底上，其中，
所述载流子分离层在靠近所述硅基底的一侧的至少部分区域具有含锑层，所述含锑层中含有锑元素；
所述含锑层中锑元素的峰值浓度为a1，且a1等于大于1E13atoms/cm3。
第二方面，提供一种太阳能电池组件，其包括任一实施例所述的硅太阳能电池。
附图说明
图1是常规TOPCon电池结构图；
图2是含有锑元素的钝化接触结构的细节图；
图3是含有锑元素的局部TOPCon电池结构图；
图4是含有锑元素的背接触电池结构图；
图5是含有锑元素的背接触电池结构图；
图6是含有锑元素的背接触电池结构图；
图7是含有锑元素的背接触电池结构图；
图8是含有锑元素的背接触电池(HPBC结构)结构图。
附图标记：
1硅基底，2界面钝化层，3掺杂半导体层，4含锑层，5含Bx层，21第
一界面钝化层，31第一掺杂半导体层，41第一含锑层，51含Bxp层，22第二界面钝化层，32第二掺杂半导体层，42第二含锑层，52含Bxn层，6基底钝化层，7本征区界面钝化层，8含锑元素的本征半导体层，9不含锑元素的本征半导体层，10本征区侧面界面钝化层，11P区电极。
具体实施方式
本申请的以下实施方式仅用来说明实现本申请的具体实施方式，这些实施方式不能理解为是对本申请的限制。其他的任何在未背离本申请的精神实质与原理下所作的改变、修饰、替代、组合、简化，均视为等效的置换方式，落在本申请的保护范围之内。
下面将更详细地描述本申请的具体实施例。然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
需要说明的是，在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可以理解，技术人员可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语，故应解释成“包含但不限定于”。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明书的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
如本文所用，就特定组分而言“基本上不含”在本文中用于表示特定组分未被有目的地配制到组合物中和/或仅作为污染物或以痕量存在。因此，由组合物的任何意外污染导致的特定组分的总量低于0.05％，优选低于0.01％。最优选的是其中特定组分的量用标准分析方法检测不到的组合物。
如在本说明书中所使用的，“一”或“一个”可以表示一个或多个。如权利要求中所使用的，当与单词“包含”一起使用时，单词“一”或“一个”可以表示一个或多于一个。
在权利要求中使用术语“或”用于表示“和/或”，除非明确指出仅指代替代方案或者替代方案是相互排斥的，尽管本公开内容支持仅指代替代方案和“和/或”的定义。如本文所用，“另一个”可以表示至少第二个或更多个。
在本申请中，硅基底的正面是指电池正常工作条件下，面向太阳光一侧的表面，而背面是指和正面相对的硅基底另一侧的表面。
本领域技术人员可以理解，硅片通常指代原材料裸硅片，硅基底通常指代在电池中由硅片形成的部分。光吸收体通常指代电池中用于吸收光子，产生光生载流子并将光生载流子进行分离的功能体，其包括硅基底以及分离由硅基底产生的载流子的区域(例如TOPCon结构中的隧穿层和掺杂多晶层)，其中硅基底用于吸收光、产生光生载流子。可以理解的是，单纯的减发射层、其它功能层、以及电极并不属于光吸收体。本领域技术人员可以理解从电池中可以回收光吸收体或硅基底，并且通过剥离不同的叠层结构可以得到本申请定义的硅基底。
在本申请中，掺杂区也可以用于分离光生载流子，例如下述TOPCon电池中的扩散了第三主族元素(硼元素)的区域。
即硅基底是由裸硅片得到的，硅基底包括硅基体部分和掺杂区部分，其中硅基体部分是在电池工艺中未经掺杂的体区，性能与原材料的裸硅片是相同的。掺杂区可以是除了掺杂元素不同，其他性能和参数与体区基本相同，比如在裸硅片内部直接掺杂或内扩掺杂形成的掺杂区。此外，在一些情况下，掺杂区为锑元素或其他掺杂元素，例如第三主族元素和第五主族元素，具体的例如B或P聚集的地方，在一些情况下，掺杂区可能与体区基本相同，即主要包括锑元素掺杂区域。
在针对至少部分具有TOPCon的结构电池(例如，TOPCon电池，局部TOPCon电池、背接触杂化电池和TBC电池)中，通常硅基底包括形成在所述硅基底至少一侧表面之内的掺杂区，这个掺杂区部分的性能与原材料的裸硅片是相同的。掺杂区可以是除了掺杂元素不同，其他性能和参数与体区基本相同，即锑元素浓度、电阻率变化率、电阻率偏移率等这些性质基本相同。这样的掺杂区可以是通过对裸硅片利用下文详细阐述的直接掺杂形成的，也可以是通过例如经由掺杂钝化层和界面钝化层这样的层使得掺杂元素掺杂到裸硅片中形成的。在本申请中，针对至少部分具有TOPCon的结构电池，掺杂区通常是指在原料硅片内部直接掺杂或内扩掺杂形成的区域，其中内扩掺杂是通过被称为掺杂层掺杂多晶硅经由被称为钝化层的隧穿层进入到裸硅片的内部形成的。
在本申请中，对于上述本申请涉及的硅片本身没有进一步的限定，可以是在硅棒拉制结束后经机加、切片后得到的硅片(也可以称为裸硅片)。本申请中的硅基底可以是从电池组件上剥离回收的部分硅基底，只要是其能够具有一定的形状，并能够呈现为片状，即在一个面的尺寸大于与其垂直的面的尺寸，呈扁平状或板状即可。对本申请的硅片或硅基底的大小也没有任何限定，硅片或硅基底可以是任何的大小，从电池组件上回收光吸收体并剥离其他层结构的剥离后部分硅基底。此外，本领域技术人员可以理解在剥离时候，如果掺杂区有部分被破坏，但只要仍然存在部分掺杂区即也应当理解是本申请所描述的硅基底，具有这样的硅基底的电池也是符合本申请定义的电池。例如在一个具体的实施方式中本申请的硅片或硅基底(包括回收并剥离其他层结构的剥离后部分硅基底)的至少一边的长度大于156mm，例如可以为(158±2)mm、(160±2)mm、(165±2)mm、(170±2)mm、(175±2)mm、(180±2)mm、(185±2)mm、190±2mm、(195±2)mm、(200±2)mm、(205±2)mm、(210±2)mm、(215±2)mm、(220±2)mm、(225±2)mm、(230±2)mm、(235±2)mm、(240±2)mm、(245±2)mm、(250±2)mm、(255±2)mm、(260±2)mm、(265±2)mm、(270±2)mm、(275±2)mm，以及这些数值之间的任意范围。例如在一个具体的实施方式中本申请的硅片或光硅基底(包括回收并剥离其他层结构的剥离后部分硅基底)的厚度至少为40μm～170μm，例如可以为40μm、50μm、60μm、70μm、80μm、90μm、100μm、110μm、120μm、130μm、140μm、150μm、160μm、或170μm。在一个具体的实施方式中，回收并剥离其他层结构的剥离后部分硅基底的尺寸可以小于上述尺寸，只要能够针对其检测锑元素的浓度、电阻率进行检测、能够计算电阻率变化率、电阻率平均偏移率等本申请涉及的限定即可。
在本申请中，硅片、硅基底或载流子分离层(例如掺杂半导体层、氧化钼层、PEDOT:PSS层)中的锑元素的浓度可以通过本领域技术人员任何已知的方法来检测，本领域技术人员可以基于需求进行选择，例如可以通过SIMS，ICP-MS，GDMS等方法检测，优选通过ICP-MS方法检测。本领域技术人员可以理解硅片或硅基底中的锑元素的浓度可以是指硅片、硅基底或载流子分离层表面、硅片、硅基底或载流子分离层内的任意位点的锑元素的浓度，当然也可以是多个位置的锑元素浓度的平均值或者是整个硅片、硅基底或载流子分离层上的锑元素浓度的平均值。本领域技术人员可以基于检测的条件和采用的仪器来基于实际情况选取上述任意位点来进行检测，也可以检测多个位点后计算多个位点的平均值，来作为锑元素的浓度。在一个具体的实施方式中，锑元素的浓度是指在硅片、硅基底或载流子分离层厚度上检测的平均值，例如，利用SIMS方法在一个厚度方向上对硅片中的锑元素的浓度进行检测，并求出在这个厚度方向上的浓度的平均值。
在本申请中，如上所述检测的硅基底中锑元素的浓度视为a；载流子分离层中靠近所述硅基底的一侧的至少部分区域具有锑元素形成的含锑层中通过上述方法检测的锑元素的浓度的最大值，即含锑层中锑元素的峰值浓度为a1。
在本申请中，硅基底中的Bx、Bxn、Bxp的浓度可以通过本领域技术人员任何已知的方法来检测，本领域技术人员可以基于需求进行选择，例如可以通过SIMS，ICP-MS，GDMS等方法检测，优选通过ICP-MS方法检测。本领域技术人员可以理解硅基底中的Bx、Bxn、Bxp的浓度可以是指硅基底的掺杂区的表面、硅基底的掺杂区内的任意位点的Bx、Bxn、Bxp的浓度，当然也可以是多个位置的Bx、Bxn、Bxp浓度的平均值或者是整个硅基底的掺杂区范围内的Bx、Bxn、Bxp浓度的平均值。本领域技术人员可以基于检测的条件和采用的仪器来基于实际情况选取上述任意位点来进行检测，也可以检测多个位点后计算多个位点的平均值，来作为Bx、Bxn、Bxp的浓度。在一个具体的实施方式中，Bx、Bxn、Bxp的浓度是指在硅基底的掺杂区的厚度上检测的平均值，例如，利用SIMS方法在一个厚度方向上对硅基底掺杂区中的Bx、Bxn、Bxp的浓度进行检测，并求出在这个厚度方向上的Bx、Bxn、Bxp浓度的平均值。
本领域技术人员完全可以理解，上述硅片或硅基底的检测可以是针对任何大小的硅片或硅基底进行的检测，针对硅棒拉制结束后经切割得到的裸硅片进行的检测，也可以是针对从电池或组件上回收并剥离其他层结构的剥离后的硅基底，只要其按照本申请描述的方法进行检测后得到的检测结果均落在本申请的范围内，均应该认为是涵盖在本申请所要求保护的硅片、太阳能电池、电池串或太阳能组件的范围内的。
本申请中，硅片或硅基底中是否含有某种元素的检测方法可以通过SIMS，ICP-MS，GDMS等方法检测，优选通过ICP-MS方法检测金属元素。在本申请中，太阳能电池也称为电池。
在本申请的一个具体的实施方式中，在本申请的硅片(例如裸硅片)或硅基底中仅掺杂锑元素作为第五主族掺杂元素以代替掺杂磷元素。在这种情况下本领域技术人员可以理解取决于硅片原料的不同来源，硅片或硅基底本身可以含有其他元素，例如磷、镓、锗中的任意一种或两种或三种，但仅主动掺杂锑元素作为第五主族掺杂元素来代替磷元素掺杂。
图1显示了一种常规TOPCon电池，其依次包括硅基底1，界面钝化层2和掺杂半导体层3。现有的太阳能电池存在由于钝化不良而带来的效率降低的问题。
针对现有技术存在的问题，本申请提供一种硅太阳能电池，如图2所示，其包括：硅基底1，硅基底1含有锑元素，以及载流子分离层，其形成在硅基底1上，其中，载流子分离层在靠近硅基底1的一侧的至少部分区域具有锑元素形成的含锑层4，含锑层4中锑元素的峰值浓度为a1，且a1等于大于1E13atoms/cm3。例如，含锑层4中锑元素的峰值浓度可以为1E13 atoms/cm3、5E13atoms/cm3、1E14atoms/cm3、5E14atoms/cm3、1E15atoms/cm3、5E15atoms/cm3、1E16atoms/cm3、5E16atoms/cm3、1E17atoms/cm3、5E17atoms/cm3、1E18atoms/cm3，以及这些数值之间的任意数值。
含锑层4中锑元素的峰值浓度等于大于1E13atoms/cm3，可以减少现有技术载流子分离层中存在的气泡比例，并可以兼顾载流子分离层的钝化问题及电传输，同时提高电池的机械性能，从而提高太阳能电池的效率。
在一些具体的实施方式中，硅基底1中锑元素的浓度为a，a的范围为1E13～1E18atoms/cm3，例如，可以为1E13atoms/cm3、5E13atoms/cm3、1E14atoms/cm3、5E14atoms/cm3、1E15atoms/cm3、5E15atoms/cm3、1E16atoms/cm3、5E16atoms/cm3、1E17atoms/cm3、5E17atoms/cm3、1E18atoms/cm3，以及这些数值之间的任意数值。
由于本申请在硅基底1中掺杂Sb元素，由于低浓度掺杂，缺陷少，可以提高硅基体的电荷迁移率以及降低硅基体的电阻率；其次，Sb元素可以减少由于掺杂导致的晶硅带边能级分化，且Sb元素掺杂离化率较高。
在一些具体的实施方式中，含锑层4中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1为2nm以上，例如可以为2nm、5nm、10nm、15nm、20nm、25nm、30nm，以及这些数值之间的任意数值。
在一些具体的实施方式中，a/a1定义为u，u的范围为0.8～1E10，例如可以为0.8、0.9、1、2、5、10、50、100、500、1000、1E5、5E5、E6、5E6、1E7、5E7、1E8、5E8、1E9、5E9、1E10，以及这些数值之间的任意数值。
在一些具体的实施方式中，u为2～1E9。在一些具体的实施方式中，u为10～1E8。在一些具体的实施方式中，u为100～1E7。
在一些具体的实施方式中，在硅基底和载流子分离层之间不设置界面钝化层2，此时u的范围为1～2，例如u可以为1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2.0。通过将u设置在上述范围能够确保从硅基底中外逸到载流子分离层中的锑浓度达到预设值，从而减小气泡比例，提高钝化效果。
在一些具体的实施方式中，在硅基底和载流子分离层之间设置有具有吸附杂质作用的界面钝化层2，此时u的范围为0.8～1E10，例如可以为0.8、0.9、1、2、5、10、50、100、500、1000、1E5、5E5、E6、5E6、1E7、5E7、1E8、5E8、1E9、5E9、1E10，以及这些数值之间的任意数值。通过将u设置在上述范围能够确保从硅基底中外逸到载流子分离层中的锑浓度达到预设值，从而减小气泡比例，提高钝化效果。
在一些具体的实施方式中，在硅基底和载流子分离层之间设置有不具吸附杂质的作用的界面钝化层2，此时u的范围为2～1E9，例如可以为2、3、4、5、6、7、8、9、10、50、100、500、1000、1E5、5E5、E6、5E6、1E7、5E7、1E8、5E8、1E9，以及这些数值之间的任意数值。通过将u设置在上述范围能够确保从硅基底中外逸到载流子分离层中的锑浓度达到预设值，从而减小气泡比例，提高钝化效果。
使硅基底1中锑元素的浓度为1E13～1E18atoms/cm3，和/或含锑层4中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1为2nm以上，由于载流子分离层与硅基底1的界面处复合主要来自于靠近硅基底的一定厚度的载流子分离层，通过控制锑元素的浓度在上述范围能减少2nm厚度范围内的气泡比例，进一步改善载流子分离层底层由气泡带来的复合问题，可以基本解决整个载流子分离层的钝化问题，从而提高太阳能电池的效率。
在本申请中，载流子分离层可以选自掺杂半导体层、氧化钼层、PEDOT:PSS层等。其中，在载流子分离层为掺杂半导体层3时，在硅基底1和载流子分离层之间设置有界面钝化层2。界面钝化层2可以进一步提高硅基底和载流子分离层的界面钝化效果。
其中，掺杂半导体层3和界面钝化层2的材料和厚度均可以采用现有技术已知的材料和厚度。例如，掺杂半导体层3的厚度可以为50nm～300nm；掺杂半导体层3的材料可以选自多晶硅、非晶硅或微晶硅中的一种或两种以上。界面钝化层2的厚度可以为0.1nm～5nm；界面钝化层2的材料可以选自氧化硅、氧化铝、氮化硅、氧化钼或本征非晶硅中的一种或两种以上。由于载流子分离层与界面钝化层2的界面处复合主要来自于靠近界面钝化层2的一定厚度的载流子分离层，上述参数范围能减少2nm厚度范围内的气泡比例，进一步改善载流子分离层底层由气泡带来的复合问题，可以基本解决整个载流子分离层的钝化问题，从而提高太阳能电池的效率。
在一些具体的实施方式中，在载流子分离层的含锑层4中的锑元素的浓度从靠近硅基底1一侧向背离硅基底1一侧的方向上逐渐减小。这样设置主要是因为当越靠近硅基底1的一侧锑的浓度越大时，能够实现气泡越少，从而由气泡带来的复合问题复合越少。硅基底中没有气泡，硅基底1中的锑元素外逸不会影响硅基底1的钝化。此外，表面复合对整体复合的影响大，因此载流子分离层4越靠近表面的锑浓度越大，在界面处带来的钝化效果越好。
进一步地，如图2所示，硅基底1在靠近界面钝化层2的一侧的至少部分区域具有Bx元素，形成含Bx层5。其中，Bx元素可以为第五主族(例如磷)或第六主族(例如硫)的元素，也可以为第三主族的元素，例如硼、铝。由于在靠近界面钝化层2的一侧的至少部分区域具有Bx元素，能够在硅基底1中形成发射极或高低结，从而起到钝化作用并进一步提高电池性能。
在一些具体的实施方式中，含Bx层5中Bx元素的浓度大于1E17atoms/cm3的区域的厚度d2为20nm以上，例如可以为20nm、50nm、100nm、200nm、500nm、1μm、2μm、5μm，以及这些数值之间的任意数值。
在一些具体的实施方式中，掺杂半导体层3中含有Bx元素，掺杂半导体层3中含有Bx元素的浓度为b，b的范围为1E18～5E22atoms/cm3，所述含Bx层5中的Bx元素的峰值浓度为b1atoms/cm3，将b/b1定义为v，v的范围为0.5～1E10，例如可以为0.5、0.6、0.7、0.8、0.9、1、2、5、10、50、100、500、1000、1E5、5E5、E6、5E6、1E7、5E7、1E8、5E8、1E9、5E9、1E10，以及这些数值之间的任意数值。在一些具体的实施方式中，v为2～1E9。在一些具体的实施方式中，v为10～1E8。在一些具体的实施方式中，v为100～1E5。
在一些具体的实施方式中，界面钝化层2中的磷浓度比载流子分离层(掺杂半导体层3)高。
当Bx为磷元素时，v的范围为0.5～1E10。当Bx为其他元素时，v的范围为1～1E10。Bx能够内扩到硅基底1形成预设浓度，这样的Bx元素取决于其性质，能够形成发射极或高低结，提高钝化效果。但Bx过高的掺杂浓度会在硅基底1中引入复合中心，反而降低了电池性能。在本申请中，通过控制v的范围能够提高钝化效果同时不会影响电池性能。
在一些具体的实施方式中，将b1/a1定义为w，w>1，例如可以为10、100、1000、1E4、5E4、1E5、5E5、1E6、5E6、1E7、5E7、1E8，以及这些数值之间的任意数值。在一些具体的实施方式中，w>100。在一些具体的实施方式中，w大于1000。在一些具体的实施方式中，w为1E3～1E8。
在本申请中，b1越大，形成的发射极或高低结的钝化效果越好，电池性能越高，因此b1不能太小，即w不能太小，太小的话形成的发射极或高低结的钝化效果会变差，因此w应大于1。但过高的b1(即w过大)会在硅基底1中引入复合中心，从而降低电池性能。在本申请中，通过控制w的范围能够提高钝化效果同时不会影响电池性能。
在本申请中，通过将w控制在上述范围，可以提高电池的iVoc，改善电池的钝化性能。且无论是针对由上述结构形成的n型掺杂结构或p型掺杂结构，均能够有效地改善由此形成的电池的钝化性能。
在一些具体的实施方式中，将d2/d1定义为x，x大于等于1，例如可以为1、10、20、100、1000、1E4、5E4、1E5、5E5、1E6、5E6、1E7、5E7、1E8，以及这些数值之间的任意数值。在一些具体的实施方式中，x的范围为10～1E8。在一些具体的实施方式中，x为20～1E7。
在本申请中，d2越大，形成的发射极或高低结的钝化效果越好，电池性能越高，因此d2不能太小，即x不能太小，太小的话形成的发射极或高低结的钝化效果会变差。但过高的d2会使俄歇复合区域过宽，从而降低电池性能。本申请中，通过控制x的范围能够提高钝化效果同时不会影响电池性能。
在本申请中，与上述w的效果类似，通过将x控制在上述范围，可以提高电池的iVoc，改善电池的钝化性能。且无论是针对由上述结构形成的n型掺杂结构或p型掺杂结构，均能够有效地改善由此形成的电池的钝化性能。
在一些具体的实施方式中，界面钝化层2中的锑元素的峰值浓度为a2，a2的范围为1E13～1E18atoms/cm3，界面钝化层2含有Bx元素，界面钝化层2中的Bx元素的峰值浓度为b2，b2的范围为1E19～1E22atoms/cm3。这是因为界面钝化层2中Bx元素过低会使界面钝化层2的载流子传输效率变低，受固溶度的影响b2浓度无法达到1E22atoms/cm3以上。另一方面，界面钝化层2中具有1E13～1E18atoms/cm3的锑元素，可以确保载流子分离层中具有预设浓度的锑元素。
在一些具体的实施方式中，将b2/a2定义为y，y>1，例如可以为1、2、5、10、50、100、500、1000、1E5、5E5、E6、5E6、1E7、5E7、1E8、5E8、1E9，以及这些数值之间的任意数值。在一些具体的实施方式中，y的范围为10～1E9。
在一些具体的实施方式中，Bx元素为选自第五主族或第六主族的元素，含锑层4中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1为2nm以上，w的范围为1E4～1E8。当Bx元素为选自第五主族或第六主族的元素时，外逸的锑元素也是第五主族元素，会增加载流子分离层的有效掺杂浓度，从而增大载流子分离层的电子浓度，提高载流子分离层的钝化作用和导电性，降低载流子分离层的传输电阻，降低硅基底和载流子分离层之间的界面电阻。
进一步地，掺杂半导体层3中Bx元素的浓度为1E19～5E22atoms/cm3。所述Bx元素为磷元素时，此时含Bx层为含磷层，含磷层中磷元素的浓度大于1E17atoms/cm3的区域的厚度d2为20nm以上，优选为30nm以上、40nm以上、或者50nm以上，进一步优选厚度d2为120nm以上，200nm以上或者300nm以上。
在一些具体的实施方式中，Bx元素为选自第三主族的元素，所述含锑层4中锑元素的浓度大于1E13atoms/cm3的区域的厚度d1为3nm以上，优选w的范围为1E3～1E7。
在一个具体实施方式中，载流子分离层是硅薄膜的情况下，当Bx是第三主族元素时，载流子分离层是P型，因此锑元素作为第五主族元素，在载流子分离层的掺杂速度更快，形成的含锑层厚度较厚。
进一步地，掺杂半导体层3中Bx元素的浓度为1E18～5E21atoms/cm3，当Bx元素为硼元素时，此时含Bx层为含硼层，含硼层中硼元素的浓度大于1E17atoms/cm3的区域的厚度d2为30nm以上，优选为40nm以上、50nm以上，进一步优选厚度d2为100nm以上，200nm以上，300nm以上，400nm以上，500nm以上，600nm以上，700nm以上，800nm以上，900nm以上，1000nm以上，1100nm以上或1200nm以上。
本领域技术人员可以理解，上述硅太阳能电池可以涵盖具有图2所示结构的各种硅太阳能电池类型，只要电池的结构、电池中的锑元素、Bx元素的浓度及在电池中的分布情况均满足上述内容即可。例如，本申请提及的硅太阳能电池可以是TOPCon电池、局部TOPCon电池、背接触电池、HPBC电池等。
在一个具体的实施方式中，所述硅太阳能电池为TOPCon电池，其具有如图2所示的结构，通常TOPCon电池包括：硅基底1，所述硅基底1含有锑元素，界面钝化层2，其形成在硅基底1上，掺杂半导体层3，其为掺杂半导体层且形成在界面钝化层2上，其中，掺杂半导体层3在靠近所述硅基底1的一侧的至少部分区域具有锑元素形成的含锑层4，含锑层4中锑元素的峰值浓度为a1，且a1等于大于1E13atoms/cm3。掺杂半导体层3可以为p型掺杂半导体层或n型掺杂半导体层。
当掺杂半导体层3为p型掺杂半导体层，且在硅基底1远离p型掺杂半导体层的另一侧内形成n型掺杂半导体层时，含锑层中的锑元素的峰值浓度为a1p，将a/a1p定义为up，up的范围为0.8～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E7。
在一个具体的方式中，含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1p为3nm以上。
当掺杂半导体层3为n型掺杂半导体层，且在硅基底1远离n型掺杂半导体层的另一侧内形成p型掺杂半导体层时，含锑层中锑元素的峰值浓度为a1n，将a/a1n定义为un，un的范围为0.8～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E7。
在一个具体的方式中，含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1n为2nm以上。
将u、un或up控制在上述范围内，可以兼顾俄歇复合和气泡，锑元素逸出越多，气泡越少，表面钝化越好，半导体层俄歇复合会降低。
在一个具体的实施方式中，如图2所示的结构形成在硅基底的正面或背面。当图2所示的结构形成在硅基底的背面时，即在所述硅基底的背面设置有界面钝化层2，在界面钝化层2背离硅基底的一侧设置有p型掺杂半导体层或n型掺杂半导体层。即载流子分离层和所述界面钝化层2形成在所述硅基底的背面，与硅基底形成PN结，此时，由于锑掺杂的硅基底的间隙位掺杂更少，产生的复合更少，图2所示的TOPCon结构作为发射极设置在背面的电池性能更有优势。
在一个具体的实施方式中，硅太阳能电池为局部TOPCon电池。如图3所示，局部TOPCon电池包括：硅基底1，所述硅基底1含有锑元素，第一界面钝化层21和第二界面钝化层22，其分别形成在硅基底1的两侧，第一掺杂半导体层31和第二掺杂半导体层32，其均为掺杂半导体层且分别形成在第一界面钝化层21远离硅基底1的一侧上和第二界面钝化层22远离硅基底1的一侧上，第一掺杂半导体层31的面积小于或大于第二掺杂半导体层32的面积。在图3中示出了第一掺杂半导体层31形成在硅基底1的部分区域上，第二掺杂半导体层32形成在硅基底1的全部区域上的情况，但本领域技术人员完全可以理解，这样的结构仅仅是示例性的。本领域技术人员可以基于其对于局部TOPCon电池的理解来设计其结构。
第一掺杂半导体层31掺杂有第三主族元素，第二掺杂半导体层32掺杂有第五主族或第六主族元素。其中，第一掺杂半导体层31在靠近第一界面钝化层21的一侧的至少部分区域具有第一含锑层41，第一含锑层41中含有锑元素，第二掺杂半导体层32在靠近第二界面钝化层22的一侧的至少部分区域具有第二含锑层42，第二含锑层42中含有锑元素，第一含锑层41中锑元素的峰值浓度为a1p，且a1p等于大于1E13atoms/cm3，第二含锑层42中锑元素的峰值浓度为a1n，且a1n等于大于1E13atoms/cm3。
本领域技术人员可以理解，第一界面钝化层21和第二界面钝化层22，以及第一掺杂半导体层31和第二掺杂半导体层32中锑元素和掺杂元素的浓度及分布均满足上述对于界面钝化层2和掺杂半导体层3的描述。
在一个具体的方式中，针对图3所示的电池，第一含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1p大于等于第二含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1n，即d1p≥d1n。
具体地，第一含锑层41中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1p为3nm以上，第二含锑层42中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1n为2nm以上。
在第一掺杂半导体层31的含锑层中的锑元素浓度在从靠近硅基底1一侧向背离硅基底1一侧的方向上逐渐减小，在第二掺杂半导体层32的含锑层中的锑元素浓度在从靠近硅基底1一侧向背离硅基底1一侧的方向上逐渐减小。
将a/a1p定义为up，up的范围为0.8～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E7；将a/a1n定义为un，un的范围为0.8～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E7。
硅基底1在靠近所述第一界面钝化层21的一侧的至少部分区域具有Bxp元素，形成含Bxp层51；硅基底1在靠近所述第二界面钝化层22的一侧的至少部分区域具有Bxn元素，形成含Bxn层52；含Bxp层51中Bxp元素的浓度大于1E17toms/cm3的区域的厚度d2p为30nm以上；含Bxn层52中Bxn元素的浓度大于1E17atoms/cm3的区域的厚度d2n为20nm以上。
其中，Bxp元素为选自第三主族的元素，第一掺杂半导体层31中Bxp元素的浓度为bp，bp的范围为1E18～5E21atoms/cm3，含Bxp层51中的Bxp元素的峰值浓度为b1p。Bxn元素为选自第五主族或第六主族的元素，第二掺杂半导体层32中Bxn元素的浓度为bn，bn的范围为1E19～5E22atoms/cm3，含Bxn层52中的Bxn元素的峰值浓度为b1n。将bp/b1p定义为vp，vp的范围为1～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E5。将bn/b1n定义为vn，vn的范围为0.5～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E5。
将b1p/a1p定义为wp，wp>1，优选>100，优选大于1000，优选为1E3～1E8，进一步优选为1E3～1E7。将b1n/a1n定义为wn，wn>1，优选>100，优选大于1000，优选为1E3～1E8，进一步优选为1E4～1E8。在本申请中，通过将wp控制在上述范围，可以提高电池的iVoc，改善电池的钝化性能。在本申请中，通过将wn控制在上述范围，可以提高电池的iVoc，改善电池的钝化性能。
d2p/d1p大于等于1，优选为10～1E8，进一步优选为20～1E7，d2n/d1n大于等于1，优选为10～1E8，进一步优选为20～1E7；优选d1p≥d1n；和/或d2p>d2n，优选d2p-d2n≥5nm，优选≥10nm。
其中，由于控制使得d2p>d2n，此时当光照射到硅基底上后，一个有效的光子会激发一个电子-空穴对，在PN结的分离作用下，电子-空穴对会在PN结处分离，形成电子载流子和空穴载流子。d2p>d2n可以保证PN结对于载流子的有效分离。由于p区域是发射极区域，因此需要更好的钝化效果，因此d1p≥d1n能够使得更多的锑元素溢出，有利于发射极区的载流子选择层界面的钝化。发射极对于电池更重要，即发射极的钝化效果好，能够实现更好的电池效率。
在本申请中，与上述wp的效果类似，通过将d2p/d1p控制在上述范围，可以提高电池的iVoc，改善电池的钝化性能。在本申请中，与上述wn的效果类似，通过将d2n/d1n控制在上述范围，可以提高电池的iVoc，改善电池的钝化性能。
第一界面钝化层21含有锑元素，在第一界面钝化层21中的锑元素的峰值浓度为a2p，a2p的范围为1E13～1E18atoms/cm3。第一界面钝化层21含有Bxp元素，在第一界面钝化层21中的Bxp元素的峰值浓度为b2p，b2p的范围为1E19～1E22atoms/cm3。优选b2p/a2p>1，优选为10～1E9。
第二界面钝化层22含有锑元素，在第二界面钝化层22中的锑元素的峰值浓度为a2n，a2n的范围为1E13～1E18atoms/cm3，第二界面钝化层22含有Bxn元素，在第二界面钝化层22中的Bxn元素的峰值浓度为b2n，b2n的范围为1E19～1E22atoms/cm3。优选b2n/a2n>1，优选为10～1E9。
当Bxn元素为磷元素时，此时含Bxn层52中磷元素的浓度大于1E17atoms/cm3的区域的厚度d2n为20nm以上，优选为30nm以上、40nm以上、或者50nm以上，进一步优选厚度d2n为120nm以上，200nm以上或者300nm以上。当Bxp元素为硼元素时，此时含Bxp层51中硼元素的浓度大于1E17atoms/cm3的区域的厚度d2p为30nm以上，优选为40nm以上、50nm以上，进一步优选厚度d2p为100nm以上，200nm以上，300nm以上，400nm以上，500nm以上，600nm以上，700nm以上，800nm以上，900nm以上，1000nm以上，1100nm以上或1200nm以上。
在一个具体的实施方式中，硅太阳能电池为背接触电池。图4-7示出了几种典型的背接触电池的结构。背接触电池包括：硅基底1，所述硅基底1含有锑元素，第一界面钝化层21和第二界面钝化层22，其形成在硅基底1的同一侧，第一掺杂半导体层31和第二掺杂半导体层32，其均为掺杂半导体层且分别形成在第一界面钝化层21远离硅基底1的一侧上和第二界面钝化层22远离硅基底1的一侧上，第一掺杂半导体层31掺杂有第三主族元素，第二掺杂半导体层32掺杂有第五主族或第六主族元素。其中，第一掺杂半导体层31在靠近所述第一界面钝化层21的一侧的至少部分区域具有第一含锑层41，第一含锑层41中含有锑元素，第二掺杂半导体层32在靠近所述第二界面钝化层22的一侧的至少部分区域具有第二含锑层42，第二含锑层42中含有锑元素，第一含锑层41中锑元素的峰值浓度为a1p，且a1p等于大于1E13atoms/cm3，第二含锑层42中锑元素的峰值浓度为a1n，且a1n等于大于1E13atoms/cm3。第一界面钝化层21和第一掺杂半导体层31形成p型区域，第二界面钝化层22和第二掺杂半导体层32形成n型区域。
其中，针对硅基底1、第一界面钝化层21和第二界面钝化层22，以及第一掺杂半导体层31和第二掺杂半导体层32中锑元素和掺杂元素的浓度及分布均可参见上述对于局部TOPCon电池的描述。
在一个具体的方式中，针对图4-7所示的电池，第一含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1p大于等于第二含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1n，即d1p≥d1n。
如图4-7所示，p型区域和n型区域之间具有间隔区域，在p型区域和n型区域的间隔区域设置有基底钝化层6，基底钝化层6覆盖未被p型区域和n型区域覆盖的硅基底1的间隔区域。
进一步地，在基底钝化层6靠近硅基底1的区域中形成含锑区域，含锑区域的锑元素的浓度为a3，a3大于1E13atoms/cm3的区域的厚度d1钝化层，d1钝化层≤d1n≤d1p，优选所述d1钝化层≥1nm。
其中d1钝化层≤d1n≤d1p是由于钝化层不是电性区域，所以受限不多，可以直接使用高钝化质量的氧化铝/氮化硅之类的钝化材料进行钝化，因此，不需要太多的锑元素作为降低气泡用来提高钝化区的钝化效果。d1n≤d1p的技术效果可以参考上文，这里不再赘述。
在本申请中，通过控制d1钝化层≤d1n≤d1p，可以在改善PN区的钝化性能基础上，进一步可以提高间隔区域的iVoc，可以改善电池的钝化性能。
在p型区域和n型区域之间的间隔区域可以为本征间隔区域，本征间隔区域覆盖未被p型区域和n型区域覆盖的硅基底1的间隔区域，且从硅基底1起朝向远离硅基底的方向依次包括含锑元素的本征半导体层8和不含锑元素的本征半导体层9，优选从硅基底起朝向远离硅基底的方向依次包括本征区界面钝化层7、含锑元素的本征半导体层8和不含锑元素的本征半导体层9。
其中，含锑元素的本征半导体层8的锑元素的浓度为a3，a3大于1E13atoms/cm3的区域的厚度d1i，d1i≤d1n≤d1p；优选所述d1i≥2nm。
在本申请中，控制d1钝化层≤d1n，则可以实现不需要太多的锑元素用于降低气泡就能够提高钝化区的钝化效果。
在本申请中，由于本征半导体钝化性能略低，并且一般情况下本征半导体层经过的热制程不多，因此其晶化结构可能不佳，因此需要稍多的锑元素用以提高底层的钝化效果，因此控制d1i≥2nm可以更好地维持钝化效果。
在本申请中，通过控制d1i≤d1n≤d1p，在改善PN区的钝化性能基础上，进一步可以提高间隔区域的iVoc，可以改善电池的钝化性能。
本征区界面钝化层7中靠近硅基底1的区域中可以含有锑元素，本征区界面钝化层7含有的锑元素的浓度为a3，a3大于1E13atoms/cm3的区域的厚度d1钝 化层，d1钝化层≤d1n≤d1p，优选所述d1钝化层≥2nm。在本申请中，通过将d1钝化层≤d1n≤d1p控制在上述范围，在改善PN区的钝化性能基础上，进一步可以提高间隔区域的iVoc，可以改善电池的钝化性能。
进一步地，在本征间隔区域与p型区域之间或与n型区域之间还可以设置有本征区侧面界面钝化层10。侧面界面钝化层10可以设置在靠近p型区域的一侧，也可以设置在靠近n型区域的一侧。
在一个具体的实施方式中，硅太阳能电池为HPBC结构的背接触电池。如图8所示，HPBC结构的背接触电池包括：硅基底1，硅基底1含有锑元素，界面钝化层2，其形成在硅基底1上，掺杂半导体层3，其为掺杂半导体层且形成在界面钝化层2上且为n型掺杂半导体层以形成n型区域，p区电极11，其形成在硅基底具有n型掺杂半导体层的一侧且与n型掺杂半导体层间隔排列，以及BSF层，其形成在p区电极11所对应的硅基底1中，且BSF层和p区电极具有相同的金属元素。其中，所述掺杂半导体层3在靠近所述硅基底1的一侧的至少部分区域具有锑元素形成的含锑层4，所述含锑层4中锑元素的峰值浓度为a1n，且a1n等于大于1E13atoms/cm3。
p区电极可以是本领域已知的可以形成p区的金属电极，例如铝电极。
硅基底1、界面钝化层2、掺杂半导体层3以及含锑层4中锑元素和掺杂元素的浓度及分布均可参见上述对于掺杂的元素Bx为选自第五主族或第六主族的元素部分的描述。
本申请还提供一种太阳能电池组件，其包括上述任意一种硅太阳能电池。
实施例
本申请对试验中所用到的材料以及试验方法进行一般性和/或具体的描述，在下面的实施例中，如果无其他特别的说明，％表示wt％，即重量百分数。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规试剂产品。
制备例
基于CN117702269A中的记载的方法制备了掺杂有不同锑浓度和磷浓度的硅片。制备得到的硅片中磷元素和锑元素的浓度如表1所示。
实施例1气泡试验对比(含锑浓度)
将n型硅片进行碱溶液抛光，并经过酸清洗，以及水洗慢提拉，并烘干后，置入LPCVD炉管进行单面沉积隧穿氧化层和非晶硅层。然后进行900℃晶化处理。每管实验片包含1600片硅片，每管抽取12片，对有整面poly的面进行是否出现气泡的检测。统计数据如下表1所示：
表1

可以看到，使用含锑硅片后，出现气泡的poly片数均降低非常明显。出现poly气泡的批次，也明显降低。
实施例2掺硼poly的钝化质量测试对比试验
将上述实施例1制备得到的n型硅片(使用其中磷浓度为1E15atoms/cm3的n型含磷硅片和锑浓度为1E15atoms/cm3的n型含锑硅片)进行碱溶液抛光，并经过酸清洗，以及水洗慢提拉，并烘干后，置入LPCVD炉管进行单面沉积隧穿氧化层和非晶硅层。然后进行硼扩散掺杂晶化处理(掺杂最高温度950℃，使用BBr3源进行掺杂)。使用HF去除生成的BSG(硼硅玻璃)，然后双面镀氧化铝+氮化硅膜，然后使用Sinton测试仪进行iVoc测试。测试结果如表2所示。
表2
可以看到含锑硅片的iVoc明显升高，表明钝化性能有明显提升。
实施例3掺磷poly的钝化质量测试对比试验
将上述实施例1制备得到的n型硅片(使用其中磷浓度为1E15atoms/cm3的n型含磷硅片和锑浓度为1E15atoms/cm3的n型含锑硅片)进行碱溶液抛光，并经过酸清洗，以及水洗慢提拉，并烘干后，置入LPCVD炉管进行单面沉积隧穿氧化层和非晶硅层。然后进行磷扩散掺杂晶化处理(掺杂最高温度850℃，使用POCl3源进行掺杂)。使用HF去除生成的PSG(磷硅玻璃)，然后双面镀氧化铝+氮化硅膜，然后使用Sinton测试仪进行iVoc测试，结果如表3所示。
表3
可以看到含锑硅片的iVoc明显升高，表明钝化性能有明显提升。
尽管以上结合对本申请的实施方案进行了描述，但本申请并不局限于上述的具体实施方案和应用领域，上述的具体实施方案仅仅是示意性的、指导性的，而不是限制性的。本领域的普通技术人员在本说明书的启示下和在不脱离本申请权利要求所保护的范围的情况下，还可以做出很多种的形式，这些均属于本申请保护之列。

Claims (30)

  1. 一种硅太阳能电池，其包括：
    硅基底，所述硅基底含有锑元素，以及
    载流子分离层，其形成在所述硅基底上，其中，
    所述载流子分离层在靠近所述硅基底的一侧的至少部分区域具有含锑层，所述含锑层中含有锑元素；
    所述含锑层中锑元素的峰值浓度为a1，且a1等于大于1E13atoms/cm3。
  2. 根据权利要求1所述的硅太阳能电池，其中，
    所述硅基底中锑元素的浓度为a，所述a的范围为1E13～1E18atoms/cm3；或者
    所述含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1为2nm以上。
  3. 根据权利要求2所述的硅太阳能电池，其中，
    所述载流子分离层选自掺杂半导体层、氧化钼层、PEDOT:PSS层，
    在所述载流子分离层为掺杂半导体层时，在所述硅基底和载流子分离层之间设置有界面钝化层，优选所述界面钝化层的材质选自氧化硅、氧化铝、氮化硅、氧化钼或本征非晶硅中的一种或两种以上。
  4. 根据权利要求1～3中任一项所述的硅太阳能电池，其中，所述载流子分离层的含锑层中的锑元素的浓度从靠近硅基底一侧向背离硅基底一侧的方向上逐渐减小。
  5. 根据权利要求2所述的硅太阳能电池，其中，将a/a1定义为u，u的范围为0.8～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E7。
  6. 根据权利要求3所述的硅太阳能电池，其中，
    所述硅基底在靠近所述界面钝化层的一侧的至少部分区域具有Bx元素，形成含Bx层，
    所述含Bx层中Bx元素的浓度大于1E17atoms/cm3的区域的厚度d2为20nm以上。
  7. 根据权利要求6所述的硅太阳能电池，其中，
    所述掺杂半导体层中含有Bx元素,所述掺杂半导体层中含有Bx元素的浓度为b，b的范围为1E18～5E22atoms/cm3，
    所述含Bx层中的Bx元素的峰值浓度为b1，
    将b/b1定义为v，v的范围为0.5～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E5。
  8. 根据权利要求7所述的硅太阳能电池，其中，
    将b1/a1定义为w，w>1，优选w>100，优选w大于1000，进一步优选为1E3～1E8。
  9. 根据权利要求6所述的硅太阳能电池，其中，
    将d2/d1定义为x，x大于等于1，优选x的范围为10～1E8，进一步优选为20～1E7。
  10. 根据权利要求6～9中任一项所述的硅太阳能电池，其中，
    所述界面钝化层含有锑元素，所述界面钝化层中的锑元素的峰值浓度为a2，a2的范围为1E13～1E18atoms/cm3，和/或
    所述界面钝化层含有Bx元素，所述界面钝化层中的Bx元素的峰值浓度为b2，b2的范围为1E19～1E22atoms/cm3，
    将b2/a2定义为y，y>1，优选y的范围为10～1E9。
  11. 根据权利要求8所述的硅太阳能电池，其中，
    所述Bx元素为选自第五主族或第六主族的元素时，所述含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1为2nm以上，优选所述w的范围为1E4～1E8。
  12. 根据权利要求11所述的硅太阳能电池，其中，
    所述掺杂半导体层中Bx元素的浓度为1E19～5E22atoms/cm3；
    优选所述Bx元素为磷元素，此时含Bx层为含磷层，含磷层中磷元素的浓度大于1E17atoms/cm3的区域的厚度d2为20nm以上，优选为30nm以上、40nm以上、或者50nm以上，进一步优选厚度d2为120nm以上，200nm以上或者300nm以上。
  13. 根据权利要求8所述的硅太阳能电池，其中，
    所述Bx元素为选自第三主族的元素时，所述含锑层中锑元素的浓度大于1E13atoms/cm3的区域的厚度d1为3nm以上，优选所述w的范围为1E3～1E7。
  14. 根据权利要求13所述的硅太阳能电池，其中，
    所述掺杂半导体层中Bx元素的浓度为1E18～5E21atoms/cm3；
    优选所述Bx元素为硼元素时，此时含Bx层为含硼层，含硼层中硼元素的浓度大于1E17atoms/cm3的区域的厚度d2为30nm以上，优选为40nm以上、50nm以上，进一步优选厚度d2为100nm以上，200nm以上，300nm以上，400nm以上，500nm以上，600nm以上，700nm以上，800nm以上，900nm以上，1000nm以上，1100nm以上或1200nm以上。
  15. 根据权利要求3和6～14中任一项所述的硅太阳能电池，其中，
    当所述掺杂半导体层为p型掺杂半导体层，且在所述硅基底远离所述p型掺杂半导体层的另一侧内形成n型掺杂半导体层时，含锑层中的锑元素的峰值浓度为a1p，将a/a1p定义为up，up的范围为0.8～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E7；或者
    当所述掺杂半导体层为n型掺杂半导体层，且在所述硅基底远离所述n型掺杂半导体层的另一侧内形成p型掺杂半导体层时，所述含锑层中锑元素的峰值浓度为a1n，将a/a1n定义为un，un的范围为0.8～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E7。
  16. 根据权利要求3和6～14中任一项所述的硅太阳能电池，其中，
    当所述掺杂半导体层为p型掺杂半导体层，且在所述硅基底靠近所述P型掺杂半导体层的一侧形成n型掺杂半导体层时，所述含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1p为3nm以上；或者
    当所述掺杂半导体层n型掺杂半导体层，且在所述硅基底靠近所述N型掺杂半导体层的一侧形成p型掺杂半导体层时，所述含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度d1n为2nm以上。
  17. 根据权利要求3和6～14中任一项所述的硅太阳能电池，其中，
    所述载流子分离层和所述界面钝化层形成在所述硅基底的背面，与所述硅基底形成PN结。
  18. 根据权利要求3和6～14中任一项所述的硅太阳能电池，其中，
    所述界面钝化层包括第一界面钝化层和第二界面钝化层，第一界面钝化层和第二界面钝化层分别形成在所述硅基底两侧，所述掺杂半导体层包括第一掺杂半导体层和第二掺杂半导体层，所述第一掺杂半导体层和第二掺杂半导体层分别形成在第一界面钝化层远离硅基底的一侧上和第二界面钝化层远离硅基底的一侧上，所述第一掺杂半导体层掺杂有第三主族元素，所述第二掺杂半导体层掺杂有第五主族或第六主族元素，
    所述第一掺杂半导体层的面积小于或大于所述第二掺杂半导体层的面积，
    所述第一掺杂半导体层在靠近所述第一界面钝化层的一侧的至少部分区域具有第一含锑层，所述第一含锑层中含有锑元素，所述第二掺杂半导体层在靠近所述第二界面钝化层的一侧的至少部分区域具有第二含锑层，所述第二含锑层中含有锑元素，
    所述第一含锑层中锑元素的峰值浓度为a1p，且a1p等于大于1E13atoms/cm3，所述第二含锑层中锑元素的峰值浓度为a1n，且a1n等于大于1E13atoms/cm3。
  19. 根据权利要求18所述的硅太阳能电池，其中，
    所述第一含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度为d1p；
    所述第二含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的为厚度d1n，即d1p≥d1n。
  20. 根据权利要求19所述的硅太阳能电池，其中，
    所述硅基底在靠近所述第一界面钝化层的一侧的至少部分区域具有Bxp元素，形成含Bxp层；
    所述硅基底在靠近所述第二界面钝化层的一侧的至少部分区域具有Bxn元素，形成含Bxn层；
    所述含Bxp层中Bxp元素的浓度大于1E17atoms/cm3的区域的厚度d2p为30nm以上；
    所述含Bxn层中Bxn元素的浓度大于1E17atoms/cm3的区域的厚度d2n为20nm以上。
  21. 根据权利要求3和6～14中任一项所述的硅太阳能电池，其中，
    所述界面钝化层包括第一界面钝化层和第二界面钝化层，所述第一界面钝化层和第二界面钝化层形成在硅基底同一侧，所述掺杂半导体层包括第一掺杂半导体层和第二掺杂半导体层，所述第一掺杂半导体层和第二掺杂半导体层分别形成在第一界面钝化层远离硅基底的一侧上和第二界面钝化层远离硅基底的一侧上，
    所述第一掺杂半导体层掺杂有第三主族元素，所述第二掺杂半导体层掺杂有第五主族或第六主族元素，
    所述第一界面钝化层和第一掺杂半导体层形成p型区域；所述第二界面钝化层和第二掺杂半导体层形成n型区域；
    所述第一掺杂半导体层在靠近所述第一界面钝化层的一侧的至少部分区域具有第一含锑层，所述第一含锑层中含有元素，所述第二掺杂半导体层在靠近所述第二界面钝化层的一侧的至少部分区域具有第二含锑层，所述第二含锑层中含有锑元素，
    所述第一含锑层中锑元素的峰值浓度为a1p，且a1p等于大于1E13atoms/cm3，所述第二含锑层中锑元素的峰值浓度为a1n，且a1n等于大于1E13atoms/cm3。
  22. 根据权利要求21所述的硅太阳电池，其中，
    所述第一含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度为d1p；
    所述第二含锑层中锑元素的浓度等于大于1E13atoms/cm3的区域的厚度为d1n，即d1p≥d1n。
  23. 根据权利要求22所述的硅太阳能电池，其中，
    所述硅基底在靠近所述第一界面钝化层的一侧的至少部分区域具有Bxp元素，形成含Bxp层；
    所述硅基底在靠近所述第二界面钝化层的一侧的至少部分区域具有Bxn元素，形成含Bxn层；
    所述含Bxp层中Bxp元素的浓度大于1E17atoms/cm3的区域的厚度d2p为30nm以上；
    所述含Bxn层中Bxn元素的浓度大于1E17atoms/cm3的区域的厚度d2n为20nm以上。
  24. 根据权利要求20或23所述的硅太阳能电池，其中，
    d2p/d1p大于等于1，优选为10～1E8，进一步优选为20～1E7，
    d2n/d1n大于等于1，优选为10～1E8，进一步优选为20～1E7；
    优选d2p＞d2n，优选d2p-d2n≥5nm，优选≥10nm。
  25. 根据权利要求22所述的硅太阳能电池，其中，p型区域和n型区域之间具有间隔区域，在p型区域和n型区域之间的间隔区域设置有基底钝化层，所述基底钝化层覆盖未被p型区域和n型区域覆盖的所述硅基底的间隔区域，
    在所述基底钝化层靠近硅基底的区域中形成含锑区域，所述含锑区域的锑元素的浓度为a3，a3大于1E13atoms/cm3的区域的厚度d1钝化层，
    d1钝化层≤d1n≤d1p，
    优选所述d1钝化层≥1nm。
  26. 根据权利要求25所述的硅太阳能电池，其中，在p型区域和n型区域之间的间隔区域设置有本征间隔区域，所述本征间隔区域覆盖未被p型区域和n型区域覆盖的所述硅基底的间隔区域，且
    沿所述硅基底的厚度方向，在远离所述硅基底的方向，所述硅基底的间隔区域上依次包括含锑元素的本征半导体层和不含锑元素的本征半导体层；
    优选沿所述硅基底的厚度方向，从所述硅基底起朝向所述硅基底的背面的方向上，依次包括本征区界面钝化层、含锑元素的本征半导体层和不含锑元素的本征半导体层；
    其中，含锑元素的本征半导体层的锑元素的浓度为a3，a3大于1E13atoms/cm3的区域的厚度为d1i，
    d1i≤d1n≤d1p；
    优选所述d1i≥2nm；
    优选本征区界面钝化层中靠近硅基底的区域中含有锑元素，本征区界面钝化层含有的锑元素的浓度为a3，a3大于1E13atoms/cm3的区域的厚度d1钝化层，d1钝 化层≤d1n≤d1p，优选所述d1钝化层≥2nm。
  27. 根据权利要求26所述的硅太阳能电池，其中，在本征间隔区域与p型区域之间或在本征间隔区域与n型区域之间，设置有本征区侧面界面钝化层。
  28. 根据权利要求3和6～14中任一项所述的硅太阳能电池，
    所述掺杂半导体层为n型掺杂半导体层以形成n型区域，
    其还包括：
    p区电极，其形成在所述硅基底具有n型掺杂半导体层的一侧且与所述n型掺杂半导体层间隔排列；以及
    BSF层，其形成在p区电极所对应的硅基底中，且BSF层和p区电极具有相同的金属元素，所述含锑层中锑元素的峰值浓度为a1n，将a/a1n定义为un，un的范围为0.8～1E10，优选2～1E9，进一步优选10～1E8，优选为100～1E7。
  29. 根据权利要求28所述的硅太阳能电池，其中，
    所述硅基底在靠近所述界面钝化层的一侧的至少部分区域具有Bxn元素，形成含Bxn层；所述含Bxn层中Bxn元素的浓度大于1E17atoms/cm3的区域的厚度d2n为20nm以上。
  30. 一种太阳能电池组件，其包括权利要求1～29中任一项所述的硅太阳能电池。
PCT/CN2025/073536 2024-05-08 2025-01-21 硅太阳能电池及组件 Pending WO2025232297A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AU2025202535A AU2025202535A1 (en) 2024-05-08 2025-01-21 Silicon solar cell and module
EP25725416.9A EP4679979A4 (en) 2024-05-08 2025-01-21 SILICON SOLAR CELL AND ASSEMBLY
US19/124,103 US20260114073A1 (en) 2024-05-08 2025-01-21 Silicon solar cell and module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202410564554.8 2024-05-08
CN202410564554.8A CN118398684B (zh) 2024-05-08 2024-05-08 一种太阳能电池及组件

Publications (1)

Publication Number Publication Date
WO2025232297A1 true WO2025232297A1 (zh) 2025-11-13

Family

ID=91997561

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2025/073536 Pending WO2025232297A1 (zh) 2024-05-08 2025-01-21 硅太阳能电池及组件

Country Status (5)

Country Link
US (1) US20260114073A1 (zh)
EP (1) EP4679979A4 (zh)
CN (2) CN120981027A (zh)
AU (1) AU2025202535A1 (zh)
WO (1) WO2025232297A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120981027A (zh) * 2024-05-08 2025-11-18 隆基绿能科技股份有限公司 一种太阳能电池及组件
CN119008718A (zh) * 2024-09-06 2024-11-22 浙江爱旭太阳能科技有限公司 一种太阳能电池及电池组件
CN119836046B (zh) * 2025-03-17 2025-06-03 晶科能源(海宁)有限公司 一种太阳能电池及太阳能电池的制备方法
CN119894172B (zh) * 2025-03-17 2025-08-08 晶科能源(海宁)有限公司 太阳能电池
CN121285100A (zh) * 2025-09-23 2026-01-06 隆基绿能科技股份有限公司 太阳能电池及光伏组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113948601A (zh) * 2021-10-22 2022-01-18 天合光能股份有限公司 一种新型异质结晶硅电池及其制作方法
CN114744063A (zh) * 2020-12-23 2022-07-12 泰州隆基乐叶光伏科技有限公司 太阳能电池及生产方法、光伏组件
WO2023123808A1 (zh) * 2021-12-29 2023-07-06 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制备方法
CN116722049A (zh) * 2022-04-11 2023-09-08 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN117712204A (zh) * 2023-02-23 2024-03-15 隆基绿能科技股份有限公司 一种低氧硅片及其制备方法
CN118398684A (zh) * 2024-05-08 2024-07-26 隆基绿能科技股份有限公司 一种太阳能电池及组件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025802B1 (ko) * 2008-10-20 2011-04-04 주식회사 밀레니엄투자 태양 전지 및 이의 제조 방법
KR101444957B1 (ko) * 2008-12-05 2014-09-29 엘지전자 주식회사 태양 전지
KR100990108B1 (ko) * 2010-04-14 2010-10-29 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101879781B1 (ko) * 2012-05-11 2018-08-16 엘지전자 주식회사 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
CN103107236B (zh) * 2012-12-06 2016-05-04 杭州赛昂电力有限公司 异质结太阳能电池及其制作方法
KR20160084261A (ko) * 2015-01-05 2016-07-13 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP2020167238A (ja) * 2019-03-28 2020-10-08 パナソニック株式会社 太陽電池セルおよび太陽電池モジュール
WO2022134991A1 (zh) * 2020-12-23 2022-06-30 泰州隆基乐叶光伏科技有限公司 太阳能电池及生产方法、光伏组件
WO2023097365A1 (en) * 2021-12-01 2023-06-08 Australian National University Tandem photovoltaic cell
EP4287267B1 (en) * 2022-06-01 2024-12-25 Jinko Solar (Haining) Co., Ltd. Photovoltaic cell and photovoltaic module
CN119836046B (zh) * 2025-03-17 2025-06-03 晶科能源(海宁)有限公司 一种太阳能电池及太阳能电池的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744063A (zh) * 2020-12-23 2022-07-12 泰州隆基乐叶光伏科技有限公司 太阳能电池及生产方法、光伏组件
CN113948601A (zh) * 2021-10-22 2022-01-18 天合光能股份有限公司 一种新型异质结晶硅电池及其制作方法
WO2023123808A1 (zh) * 2021-12-29 2023-07-06 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制备方法
CN116722049A (zh) * 2022-04-11 2023-09-08 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN117712204A (zh) * 2023-02-23 2024-03-15 隆基绿能科技股份有限公司 一种低氧硅片及其制备方法
CN117702269A (zh) 2023-02-23 2024-03-15 隆基绿能科技股份有限公司 一种高寿命硅片及硅片吸杂方法
CN118398684A (zh) * 2024-05-08 2024-07-26 隆基绿能科技股份有限公司 一种太阳能电池及组件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4679979A4

Also Published As

Publication number Publication date
CN120981027A (zh) 2025-11-18
CN118398684A (zh) 2024-07-26
EP4679979A4 (en) 2026-04-29
CN118398684B (zh) 2025-01-21
AU2025202535A1 (en) 2025-11-27
US20260114073A1 (en) 2026-04-23
EP4679979A1 (en) 2026-01-14

Similar Documents

Publication Publication Date Title
WO2025232297A1 (zh) 硅太阳能电池及组件
Amkreutz et al. Electron‐beam crystallized large grained silicon solar cell on glass substrate
CN109494261A (zh) 硅基太阳能电池及制备方法、光伏组件
US20080283120A1 (en) Method of Manufacturing N-Type Multicrystalline Silicon Solar Cells
CN101632180A (zh) 混合硅太阳电池及其制造方法
WO2024175120A1 (zh) 一种硅片、电池、电池串以及太阳能组件
CN209183556U (zh) 硅基太阳能电池及光伏组件
JP5314697B2 (ja) シリコン系薄膜太陽電池およびその製造方法
WO2013106827A1 (en) Silicon heterojunction solar cells
CN218769554U (zh) 一种太阳能电池以及光伏组件
WO2025218309A1 (zh) 一种太阳能电池及光伏组件
CN107534064A (zh) 太阳能电池钝化层
US20130247981A1 (en) Solar cell fabrication using a pre-doping dielectric layer
US8609451B2 (en) Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells
WO2026032089A1 (zh) 一种太阳能电池及其制备方法和应用
US12439725B2 (en) Solar cell, solar cell module, and method for manufacturing solar cell
US9437768B2 (en) Photoelectric conversion device
JP5745653B2 (ja) 光起電力装置およびその製造方法、光起電力モジュール
JP2012212769A (ja) 太陽電池素子
CN118156336A (zh) 太阳能电池及其制备方法、光伏组件
CN101312223A (zh) 应用溅镀工艺在太阳能电池基板上制作薄膜的方法
CN118099229A (zh) 太阳能电池、光伏组件
Kohler et al. Upgraded metallurgical grade silicon solar cells: A detailed material analysis
WO2017007972A1 (en) High efficiency single crystal silicon solar cell with epitaxially deposited silicon layers with deep junction(s)
CN107002277A (zh) 采用简化沉积工艺制造的太阳能电池

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2025725416

Country of ref document: EP

Effective date: 20250523

ENP Entry into the national phase

Ref document number: 2025202535

Country of ref document: AU

Date of ref document: 20250121

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25725416

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 2025725416

Country of ref document: EP