AT13436U1 - Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt - Google Patents

Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt Download PDF

Info

Publication number
AT13436U1
AT13436U1 ATGM482/2011U AT4822011U AT13436U1 AT 13436 U1 AT13436 U1 AT 13436U1 AT 4822011 U AT4822011 U AT 4822011U AT 13436 U1 AT13436 U1 AT 13436U1
Authority
AT
Austria
Prior art keywords
circuit board
printed circuit
component
integrated
layer
Prior art date
Application number
ATGM482/2011U
Other languages
English (en)
Original Assignee
Austria Tech & System Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Tech & System Tech filed Critical Austria Tech & System Tech
Priority to ATGM482/2011U priority Critical patent/AT13436U1/de
Priority to PCT/AT2012/000226 priority patent/WO2013029074A1/de
Priority to DE112012003623.9T priority patent/DE112012003623A5/de
Publication of AT13436U1 publication Critical patent/AT13436U1/de

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H05K1/188Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Bei einem Verfahren zur Integration eines Bauteils in eine Leiterplatte oder Leiterplatten-Zwischenprodukt sind die folgenden Schritte vorgesehen:- Bereitstellen einer Schicht (1) zur wenigstens temporären Abstützung des zu integrierenden Bauteils (3),- Festlegen des zu integrierenden Bauteils (3) auf der abstützenden Schicht (1),- Bereitstellen eines Leiterplattenelements (4) mit einer Ausnehmung (5), welche Abmessungen zumindest entsprechend der Größe und Form des zu integrierenden Bauteils (3) aufweist,Festlegen des Leiterplattenelements (4) auf der abstützenden Schicht (1), wobei der zu integrierende Bauteil (3) in der Ausnehmung (5) aufgenommen wird,- Verbinden bzw. Koppeln des zu integrierenden Bauteils (3) mit dem Leiterplattenelement (4),wobei das die Ausnehmung (5) zur Aufnahme des zu integrierenden Bauteils (3) aufweisende Leiterplattenelement (4) von einem wenigstens eine leitende und eine nicht-leitende Schicht aufweisenden Core-Element der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gebildet wird.Darüber hinaus wird eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt zur Verfügung gestellt.

Description

österreichisches Patentamt AT13 436U1 2013-12-15
Beschreibung [0001] Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Integration wenigstens eines Bauteils in eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt sowie auf eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt.
[0002] Im Zusammenhang mit wachsenden Produktfunktionalitäten von mit insbesondere elektronischen Bauteilen versehenen Geräten und einer zunehmenden Miniaturisierung derartiger Bauteile sowie einer zunehmenden Anzahl von Bauteilen, mit welchen Leiterplatten zu bestücken sind, werden zunehmend leistungsfähige feld- bzw. arrayförmig aufgebaute Bauteile bzw. Packages mit mehreren elektronischen Komponenten eingesetzt, die eine Vielzahl von Kontakten bzw. Anschlüssen bei zunehmend verringertem Abstand dieser Kontakte aufweisen. Zur Festlegung bzw. Kontaktierung derartiger Bauteile wird zunehmend der Einsatz von stark entflochtenen Leiterplatten erforderlich, wobei davon auszugehen ist, dass bei einer gleichzeitigen Verringerung der Produktgröße sowie der einzusetzenden Bauteile und Leiterplatten sowohl hinsichtlich der Dicke als auch der Fläche derartiger Elemente zu erwarten ist, dass eine Bestückung bzw. Anordnung derartiger Bauteile über die erforderliche Vielzahl von Kontaktstellen an Leiterplatten problematisch wird bzw. an Grenzen der möglichen Auflösung derartiger Kontaktstellen gelangt.
[0003] Bei einer Integration von Bauteilen in eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt wurde ursprünglich ein derartiger Bauteil oder eine Komponente im Wesentlichen auf einer Schicht bzw. Lage einer Leiterplatte angeordnet, wobei die Dicke eines derartigen Bauteils die Dicke wenigstens einer Schicht bzw. Lage zur Ummantelung desselben bestimmte. Eine derartige Ummantelung erfolgte bei bekannten Ausführungsformen aus einem isolierenden bzw. nicht-leitenden Material, wodurch sich eine entsprechende Vergrößerung der Gesamtdicke der herzustellenden Leiterplatte oder des Leiterplatten-Zwischenprodukts ergibt.
[0004] Zur Lösung derartiger Probleme wurde vorgeschlagen, Bauteile wenigstens teilweise in eine Leiterplatte zu integrieren, wobei beispielsweise auf die WO 03/065778, die WO 03/065779 oder die WO 2004/077902 verwiesen wird. Bei diesen bekannten Verfahren bzw. Ausführungsformen von in einer Leiterplatte integrierten Bauteilen bzw. Komponenten ist jedoch nachteilig, dass für die Aufnahme derartiger elektronischer Bauteile bzw. Komponenten jeweils Ausnehmungen bzw. Löcher in einem Grundelement einer Leiterplatte vorzusehen sind, wobei darüber hinaus vor Anordnung eines Bauteils in einem derartigen Loch Leiterbahnen ausgebildet werden. Für eine Kontaktierung der Bauteile werden Lötprozesse und Bondtechniken eingesetzt, wobei üblicherweise Kontaktstellen zwischen Materialien unterschiedlichen Typs zwischen Elementen der Leiterbahnen als auch den Kontakt- bzw. Anschlussstellen der Bauteile resultieren. Vor allem bei einem Einsatz derartiger Systeme in Umgebungen mit großem Temperaturunterschied bzw. Temperaturwechselbereichen ergeben sich durch den Einsatz unterschiedlicher Materialien im Bereich der Kontakt- bzw. Anschlussstellen unter Berücksichtigung der unterschiedlichen thermischen Ausdehnungskoeffizienten mechanisch bzw. thermisch induzierte Spannungen, welche zum Riss wenigstens einer Kontakt- bzw. Anschlussstelle und somit zum Versagen des Bauteils führen können. Darüber hinaus ist davon auszugehen, dass zusätzlich erforderliche Bohrungen, insbesondere Laserbohrungen, zur Herstellung von Kontaktflächen die Komponenten belasten. Weiters ist nachteilig, dass eine Kontaktierung der in den herzustellenden Ausnehmungen bzw. Vertiefungen eingebetteten Bauteile an Leiterbahnen und Kontaktflächen durch Lötpasten oder Bonddrähte erschwert wird bzw. insbesondere bei einem Einsatz mit schwankenden Temperaturbelastungen nicht zuverlässig erzielbar ist. Ergänzend ist nachteilig, dass gegebenenfalls vorzusehende, hohe Drücke und Temperaturen während des Leiterplatten-Herstellungsprozesses die eingebetteten und kontaktierten Komponenten belasten. Weiters ist eine Wärmeableitung von gegebenenfalls stärker belasteten Bauteilen problematisch.
[0005] Die vorliegende Erfindung zielt daher darauf ab, die oben genannten Probleme bei einer Integration bzw. Aufnahme eines Bauteils in eine Leiterplatte bzw. ein Leiterplatten-Zwischen- 1 /12 österreichisches Patentamt AT 13 436 Ul 2013-12-15
Produkt zu beheben oder zumindest zu minimieren, und zielt insbesondere darauf ab, ein Verfahren der eingangs genannten Art sowie eine Leiterplatte oder ein Leiterplatten-Zwischenpro-dukt zur Verfügung zu stellen, bei welchen nicht nur eine einfache und zuverlässige Anordnung eines derartigen Bauteils in einer Leiterplatte bzw. in einem Leiterplatten-Zwischenprodukt ermöglicht wird, sondern auch selbst bei Bauteilen mit insbesondere großer Dicke eine Reduzierung bzw. Minimierung der gesamten Dicke der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts erzielbar ist.
[0006] Zur Lösung dieser Aufgaben umfasst ein Verfahren der eingangs genannten Art im Wesentlichen die folgenden Schritte: [0007] - Bereitstellen einer Schicht zur wenigstens temporären Abstützung des zu integrieren den Bauteils, [0008] - Festlegen des zu integrierenden Bauteils auf der abstützenden Schicht, [0009] - Bereitstellen eines Leiterplattenelements mit einer Ausnehmung, welche Abmessun gen zumindest entsprechend der Größe und Form des zu integrierenden Bauteils aufweist, [0010] - Festlegen des Leiterplattenelements auf der abstützenden Schicht, wobei der zu integrierende Bauteil in der Ausnehmung aufgenommen wird, [0011] - Verbinden bzw. Koppeln des zu integrierenden Bauteils mit dem Leiterplattenele ment, [0012] wobei das die Ausnehmung zur Aufnahme des zu integrierenden Bauteils aufweisende Leiterplattenelement von einem wenigstens eine leitende und eine nicht-leitende Schicht aufweisenden Core-Element der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gebildet wird.
[0013] Durch die erfindungsgemäß vorgeschlagenen Verfahrensschritte lässt sich in einfacher und zuverlässiger Weise ein Bauteil in einer Ausnehmung eines Leiterplattenelements zuverlässig festlegen bzw. mit dem Leiterplattenelement koppeln. Dadurch, dass erfindungsgemäß das Leiterplattenelement von einem wenigstens eine leitende und eine nicht-leitende Schicht aufweisenden Core-Element gebildet wird, wird die Möglichkeit gegeben, selbst bei Einsatz von eine vergleichsweise große Dicke aufweisenden, zu integrierenden Bauteilen in weiterer Folge eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt mit entsprechend reduzierter Gesamthöhe zur Verfügung zu stellen, da in Teilbereichen der Leiterplatte oder des Leiterplatten-Zwischenprodukts, welche den zu integrierenden Bauteil umgeben, ein wenigstens eine leitende und beispielsweise strukturierte Schicht aufweisendes Core-Element vorgesehen ist, wobei dieses Core-Element entsprechend zum Aufbau der Leiterplatte oder des Leiterplatten-Zwischenprodukts eingesetzt werden kann. Im Gegensatz zum Stand der Technik ist somit nicht erforderlich, zwischen einzelnen leitenden Schichten einen Abstand einzuhalten, welcher zumindest der Dicke des zu integrierenden Bauteils entspricht, sondern es wird möglich, derartige leitende Strukturen im Wesentlichen auf gleicher Höhe wie den zu integrierenden Bauteil und entsprechend abgeschirmt bzw. geschützt gegenüber dem zu integrierenden Bauteil durch die erfindungsgemäß vorgesehene Verbindung bzw. Kopplung mit dem Leiterplattenelement zur Verfügung zu stellen. Bei entsprechend großer Dicke des zu integrierenden Bauteils kann das erfindungsgemäß vorgesehene Core-Element eine entsprechend größere Anzahl sowohl von leitenden als auch nicht-leitenden Schichten beinhalten, wodurch insgesamt eine weitere Reduktion der gesamten Dicke der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts erzielbar ist. Die Reihenfolge einer Festlegung des zu integrierenden Bauteils sowie des umgebenden Leiterplattenelements auf der abstützenden Schicht ist frei wählbar, solange sichergestellt ist, dass der Bauteil in der Ausnehmung des Leiterplattenelements aufgenommen und mit dem Leiterplattenelement in weiterer Folge gekoppelt bzw. verbunden wird.
[0014] Für eine besonders einfache und zuverlässige Verbindung bzw. Kopplung zwischen dem zu integrierenden Bauteil und dem Leiterplattenelement wird gemäß einer bevorzugten 2/12 österreichisches Patentamt AT 13 436 Ul 2013-12-15
Ausführungsform vorgeschlagen, dass das Verbinden bzw. Koppeln des zu integrierenden Bauteils mit dem Leiterplattenelement durch Verwendung eines Klebers, eines Klebebands, durch ein Löten oder dgl. vorgenommen wird.
[0015] Neben einer Verbindung bzw. Kopplung zwischen dem zu integrierenden Bauteil und dem Leiterplattenelement im Bereich der in dem Leiterplattenelement vorgesehenen Ausnehmung zur Aufnahme bzw. Einbettung des zu integrierenden Bauteils ist für eine zusätzliche Verbindung bzw. Kopplung bei einem weiteren Aufbau der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts gemäß einer weiters bevorzugten Ausführungsform vorgesehen, dass das Verbinden bzw. Koppeln des zu integrierenden Bauteils mit dem Leiterplattenelement durch Anordnen wenigstens einer den Bauteil und das Leiterplattenelement übergreifenden Schicht der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts vorgenommen wird.
[0016] In diesem Zusammenhang wird darüber hinaus vorgeschlagen, dass die wenigstens eine zusätzliche Schicht mit dem zu integrierenden Bauteil und dem Leiterplattenelement laminiert wird, wie dies einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht. Derartige Laminiervorgänge zwischen einzelnen Schichten bzw. Lagen einer mehrlagigen Leiterplatte sind für sich gesehen bei der Herstellung einer Leiterplatte bekannt, so dass mit an sich bekannten Verfahrensschritten das erfindungsgemäße Verfahren zur Integration eines Bauteils in eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt umgesetzt werden kann.
[0017] In Abhängigkeit von der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts erfolgt nach einer Einbettung bzw. Aufnahme des zu integrierenden Bauteils in dem von einem Core-Element gebildeten Leiterplattenelement eine weitere Anordnung von Schichten bzw. Lagen und Verbindung derselben zur Herstellung der Leiterplatte. Hierbei wird gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen, dass die abstützende Schicht nach einem Verbinden bzw. Koppeln des zu integrierenden Bauteils mit dem Leiterplattenelement entfernt wird. Es wird die abstützende Schicht im Wesentlichen nur für eine provisorische Abstützung eingesetzt, worauf nach einer Entfernung derselben ein Aufbau von weiteren Schichten bzw. Lagen, welche sowohl den eingebetteten Bauteil als auch das umgebende Core-Element abdecken, vorgenommen werden kann.
[0018] Gemäß einer alternativen Verfahrensführung wird erfindungsgemäß bevorzugt vorgeschlagen, dass die abstützende Schicht von einer insbesondere mehrlagigen Folie gebildet wird, welche aus wenigstens einer leitenden und wenigstens einer nicht-leitenden Schicht besteht, welche nach der Festlegung des zu integrierenden Bauteils und des Leiterplattenelements einen Teilbereich der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts bildet. Derart kann die abstützende Schicht unmittelbar als Folie zur weiteren Herstellung bzw. zum weiteren Aufbau der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts eingesetzt werden, wobei beispielsweise die leitende Schicht dieser abstützenden mehrlagigen Folie auch einer entsprechenden Strukturierung unterworfen werden kann.
[0019] Mit dem erfindungsgemäßen Verfahren lässt sich eine unterschiedliche Vielzahl von Bauteilen in eine herzustellende Leiterplatte insbesondere unter einer Reduktion bzw. Minimierung der Dicke der herzustellenden Leiterplatte integrieren, wobei in diesem Zusammenhang gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen wird, dass der zu integrierende Bauteil von einem aktiven Bauteil, wie beispielsweise einem elektronischen Bauteil, einem Chip, einem Sensor, oder einem passiven Bauteil, wie beispielsweise einem Kühlelement gebildet wird.
[0020] Für eine zuverlässige Kopplung bzw. Kontaktierung einer gegebenenfalls großen Vielzahl von Kontakten eines derartigen zu integrierenden, insbesondere elektronischen Bauteils wird darüber hinaus vorgeschlagen, dass Kontakte des zu integrierenden Bauteils oder eine insbesondere leitende Schicht desselben nach einer Verbindung mit dem Leiterplattenelement 3/12 österreichisches Patentamt AT 13 436 Ul 2013-12-15 mit leitenden Bereichen des Leiterplattenelements und/oder leitenden Bereichen der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gekoppelt wird bzw. werden, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht.
[0021] Für eine einfache und zuverlässige Festlegung sowohl des aufzunehmenden bzw. zu integrierenden Bauteils als auch des den Bauteil umgebenden Leiterplattenelements bzw. Core-Elements wird darüber hinaus bevorzugt vorgeschlagen, dass der zu integrierende Bauteil und das Leiterplattenelement unter Vermittlung eines Klebers, einer klebenden Folie, einer adhäsiven Beschichtung, durch ein Löten oder dgl. auf der abstützenden Schicht festgelegt werden. Insbesondere in Abhängigkeit davon, ob die abstützende Schicht lediglich für eine provisorische Abstützung oder gegebenenfalls für einen weiteren Aufbau der mehrlagigen Leiterplatte eingesetzt wird, kann eine entsprechende Wahl der einzusetzenden Verbindungsmittel erfolgen.
[0022] Zur Erzielung einer entsprechend geringen Gesamtdicke der herzustellenden Leiterplatte ist darüber hinaus vorgesehen, dass eine Klebeschicht oder -folie oder Beschichtung mit einer Dicke von maximal 15 gm, insbesondere etwa 0,1 bis 10 gm ausgebildet wird, wie dies einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht. Hierbei können für ein einfaches Aufbringen einer derartigen Klebeschicht für sich gesehen bekannte Verfahren eingesetzt werden, wobei erfindungsgemäß bevorzugt vorgeschlagen wird, dass eine Klebeschicht durch Tinten-, Flex-, Tiefen-, Sieb- oder Offsetdruck aufgebracht wird.
[0023] Für eine einfache Registrierung und Positionierung des zu integrierenden Bauteils ist darüber hinaus vorgesehen, dass der zu integrierende Bauteil relativ zu Markierungen auf der abstützenden Schicht und/oder auf dem die Ausnehmung aufweisenden Leiterplattenelement auf der abstützenden Schicht positioniert wird, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht.
[0024] Wie bereits mehrfach erwähnt, gelingt durch die erfindungsgemäß vorgeschlagene Anordnung bzw. Einbettung eines zu integrierenden Bauteils in einem von einem Core-Element gebildeten Leiterplattenelement eine Reduktion bzw. Minimierung der gesamten Dicke der herzustellenden Leiterplatte selbst bei Einsatz von große Abmessungen und insbesondere große Dicken aufweisenden zu integrierenden Bauteilen. Hierbei wird gemäß einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen, dass die Dicke des die Ausnehmung zur Aufnahme des zu integrierenden Bauteils aufweisenden Leiterplattenelements zumindest entsprechend der Dicke des zu integrierenden Bauteils gewählt wird.
[0025] Zur Lösung der eingangs genannten Aufgaben ist darüber hinaus eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt im Wesentlichen dadurch gekennzeichnet, dass ein zu integrierender Bauteil in einer Ausnehmung eines von einem Core-Element gebildeten Leiterplattenelements aufgenommen ist und mit dem Leiterplattenelement verbunden bzw. verbindbar ist, wobei das die Ausnehmung zur Aufnahme des zu integrierenden Bauteils aufweisende Leiterplattenelement von einem wenigstens eine leitende und eine nicht-leitende Schicht aufweisenden Core-Element der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gebildet ist. Wie bereits oben ausgeführt, gelingt durch Verwendung eines wenigstens eine leitende und eine nicht-leitende Schicht aufweisenden Core-Elements als Leiterplattenelement, welches mit einer Ausnehmung zur Aufnahme des zu integrierenden Bauteils versehen ist, eine Reduktion bzw. Minimierung der Gesamtdicke der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts, da insbesondere im Gegensatz zum bekannten Stand der Technik das Core-Element in den zu integrierenden Bauteil umgebenden Teilbereichen ebenfalls für einen Aufbau von leitenden Strukturen eingesetzt werden kann und somit derartige leitende Strukturen oder Schichten nicht in entsprechend großen Abständen in Abhängigkeit von gegebenenfalls eine große Dicke aufweisenden zu integrierenden Bauteilen angeordnet werden müssen.
[0026] Gemäß einer bevorzugten Ausführungsform wird vorgeschlagen, dass zumindest an einer Oberfläche des Leiterplattenelements und des zu integrierenden Bauteils eine weitere 4/12 österreichisches Patentamt AT13 436U1 2013-12-15
Schicht bzw. Lage der Leiterplatte oder des Leiterplatten-Zwischenprodukts vorgesehen ist, so dass sich neben einer einfachen und zuverlässigen Integration des zu integrierenden Bauteils auch eine zuverlässige Verbindung zwischen dem Bauteil und dem umgebenden, von einem Core-Element gebildeten Leiterplattenelement erzielen lässt.
[0027] Für eine Kopplung bzw. Kontaktierung einer gegebenenfalls großen Anzahl von Kontakten des zu integrierenden Bauteils wird darüber hinaus vorgeschlagen, dass Kontakte oder eine leitende Schicht des zu integrierenden Bauteils mit leitenden Strukturen des Leiterplattenelements und/oder weiteren Schichten der Leiterplatte oder des Leiterplatten-Zwischenprodukts verbunden bzw. gekoppelt ist bzw. sind, wie dies einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Leiterplatte oder des erfindungsgemäßen Leiterplatten-Zwischenprodukts entspricht.
[0028] Wie bereits erwähnt, ist eine große Vielzahl von unterschiedlichen Bauteilen in eine derartige erfindungsgemäße Leiterplatte integrierbar, wobei gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen wird, dass der zu integrierende Bauteil von einem aktiven Bauteil, wie beispielsweise einem elektronischen Bauteil, einem Chip, einem Sensor, oder einem passiven Bauteil, wie beispielsweise einem Kühlelement gebildet ist.
[0029] Die Erfindung wird nachfolgend anhand von in der beiliegenden Zeichnung schematisch dargestellten Ausführungsbeispielen näher erläutert. In dieser zeigen: [0030] Fig. 1 a bis 1 e unterschiedliche Verfahrensschritte eines erfindungsgemäßen Verfahrens zur Herstellung einer erfindungsgemäßen Leiterplatte oder eines erfindungsgemäßen Leiterplatten-Zwischenprodukts; und [0031] Fig. 2 in einer Darstellung ähnlich zu Fig. 1b ein Detail einer abgewandelten
Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung einer erfindungsgemäßen Leiterplatte.
[0032] In dem in Fig. 1 a dargestellten Verfahrensschritt werden auf einer abstützenden Schicht I unter Vermittlung einer mit 2 bezeichneten Kleberschicht sowohl ein mit 3 bezeichneter Bauteil als auch ein den Bauteil 3 umgebendes Leiterplattenelement 4 angeordnet und festgelegt, wobei das Leiterplattenelement 4 eine Ausnehmung 5 aufweist, in welcher der Bauteil 3 aufgenommen wird.
[0033] Das Leiterplattenelement 4 wird von einem mehrlagigen Core-Element gebildet, wobei eine im Wesentlichen mittige bzw. zentrale nicht-leitende Schicht mit 6 bezeichnet ist, während zusätzlich leitende und strukturierte Schichten 7 und 8 vorgesehen sind. Durchkontaktierungen insbesondere zwischen den leitenden Schichten 7 und 8 des Leiterplattenelements bzw. Core-Elements 4 sind mit 9 angedeutet.
[0034] Für eine zuverlässige Positionierung des zu integrierenden Bauteils 3 relativ zu dem umgebenden Leiterplattenelement 4 sind darüber hinaus schematisch Markierungen bzw. Fte-gistrationsmarken mit 10 angedeutet.
[0035] Weiters ist ersichtlich, dass der zu integrierende Bauteil 4 eine Mehrzahl von Kontakten II aufweist.
[0036] Bei dem in Fig. 1b dargestellten Verfahrensschritt ist ersichtlich, dass nach einem Anordnen des Bauteils 3 in der Ausnehmung 5 des Leiterplattenelements 4 eine Ummantelung des zu integrierenden Bauteils 3 durch einen Kleber 12 erfolgt, wobei durch diesen Kleber 12 eine sichere und zuverlässige Verbindung zwischen dem Bauteil 3 und dem umgebenden Core-Element bzw. Leiterplattenelement 4 erzielbar ist. Dieser Kleber 12 bzw. das Harz kann beispielsweise in einem Siebdruck-, Inkjetverfahren oder durch eine Abgabevorrichtung aufgebracht bzw. eingebracht werden.
[0037] Falls, wie dies in Fig. 1 dargestellt ist, der zu integrierende Bauteil 3 eine entsprechend geringe Dicke bzw. Höhe aufweist, welche insbesondere geringer als die Dicke des umgebenden Leiterplattenelements 4 ist, erfolgt eine Anordnung bzw. ein im Wesentlichen weitestgehendes Verfüllen der Ausnehmung 5 mit dem Kleber bzw. Harz 12 im Wesentlichen bis zur 5/12 österreichisches Patentamt AT13 436U1 2013-12-15
Oberkante des Leiterplattenelements 4. Nachfolgend wird für eine ordnungsgemäße Verbindung zwischen dem Leiterplattenelement 4 und dem zu integrierenden Bauteil 3 ein Aushärten des Klebers bzw. Harzes 12 vorgenommen.
[0038] Vor einem weiteren Aufbau zusätzlicher Schichten bzw. Lagen der herzustellenden Leiterplatte, wie dies in Fig. 1c dargestellt ist, erfolgt nach dem Aushärten des Klebers bzw. Harzes 12 und somit einer ordnungsgemäßen Verbindung zwischen dem zu integrierenden Bauteil 3 und dem Leiterplattenelement 4 ein Entfernen der Trägerschicht 1 sowie der Klebeschicht 2, so dass, wie dies in Fig. 1c im mittleren Bereich dargestellt ist, an der Unterseite des Leiterplattenelements 4 die strukturierte leitende Schicht 8 des Leiterplattenelements 4 und auch die Kontakte 11 des zu integrierenden Bauteils 3 freigelegt werden.
[0039] Vor einem weiteren Verbinden bzw. Verpressen mit schematisch mit 13 und 14 ange-deuteten mehrlagigen Folien, welche beispielsweise wiederum jeweils aus einer nicht leitenden Schicht 13' bzw. 14' und einer leitenden Schicht 13" und 14" bestehen, kann insbesondere für eine weitere Haftungsverbesserung und zur Erzielung einer entsprechenden Leitfähigkeit eine Behandlung der freigelegten Oberflächen sowohl der leitenden und strukturierten Schichten 7 und 8 als auch der Kontakte 11 des eingebetteten Bauteils 3 vorgenommen werden.
[0040] Ein derartiges Verpressen des Leiterplattenelements 4, in welches der Bauteil 3 integriert bzw. aufgenommen ist, mit den zusätzlichen Schichten 13 und 14 ist in Fig. 1d dargestellt, wobei nachfolgend, wie dies im mittleren Bereich von Fig. 1e gezeigt ist, beispielsweise eine Kontaktierung der Kontakte 11 des integrierten Bauteils 3 durch Kontaktierungen 15 vorgenommen wird. Weitere Kontaktierungen zwischen den leitenden Schichten 13 und 14 sowie den leitenden strukturierten Schichten 7 und 8 des Leiterplattenelements 4 sind in Fig. 1e mit 16 angedeutet.
[0041] Für einen weiteren Aufbau einer insbesondere mehrlagigen Leiterplatte oder eines mehrlagigen Leiterplatten-Zwischenprodukts sind in Fig. 1e zusätzliche, wiederum mehrlagige Schichten 17 und 18 angedeutet. Ein derartiges Verbinden bzw. Verpressen mit weiteren Schichten bzw. Lagen, welche jeweils wenigstens eine leitende und eine nicht-leitende Schicht beinhalten, wie dies in Fig. 1c bis 1e dargestellt ist, wird entsprechend den Anforderungen wiederholt, bis der gewünschte mehrlagige Aufbau der herzustellenden Leiterplatte bzw. eines herzustellenden Leiterplatten-Zwischenprodukts erhalten ist.
[0042] In Fig. 2 ist ähnlich der Darstellung gemäß Fig. 1d ein Detail einer abgewandelten Ausführungsform gezeigt, wobei auf einer wiederum mit 1 bezeichneten abstützenden Schicht unter Vermittlung einer Klebeschicht 2 ein zu integrierender Bauteil 21 in einer Ausnehmung 22 eines Leiterplattenelements 23 aufgenommen wird.
[0043] Auch gemäß der Ausführungsform gemäß Fig. 2 wird das Leiterplattenelement 23 von einem mehrlagigen Core-Element gebildet, wobei neben einer zentralen bzw. mittigen Schicht 24 wiederum strukturierte leitende Schichten 25 und 26 mit angedeuteten Durchkontaktierungen 27 vorgesehen sind.
[0044] Im Gegensatz zu der Ausführungsform gemäß Fig. 1 weist der zu integrierende Bauteil 21 im Wesentlichen die gleiche Höhe bzw. Dicke wie das umgebende Leiterplattenelement 23 auf, so dass eine Befestigung zwischen dem zu integrierenden Bauteil 21 und dem Leiterplattenelement bzw. Core-Element 23 über im Verbindungsbereich angeordnete Klebestellen 28 erfolgt, über welche nach einer entsprechenden Behandlung, insbesondere einem Aushärten, eine zuverlässige Verbindung zwischen dem zu integrierenden Bauteil 21 und dem umgebenden Leiterplattenelement 23 erzielbar ist.
[0045] Nach einer derartigen Verbindung bzw. Kopplung zwischen dem zu integrierenden Bauteil 21 und dem umgebenden Leiterplattenelement bzw. Core-Element 23 erfolgt, ähnlich wie bei der Ausführungsform von Fig. 1, wiederum ein weiterer Aufbau von zusätzlichen Schichten bzw. Lagen einer herzustellenden mehrlagigen Leiterplatte oder eines Leiterplatten-Zwischenprodukts mit einer Kontaktierung des integrierten Bauteils 21.
[0046] Aus der Ausführungsform gemäß Fig. 2 ist unmittelbar ersichtlich, dass insbesondere bei 6/12 österreichisches Patentamt AT13 436U1 2013-12-15 eine große Dicke aufweisenden, zu integrierenden Bauteilen 21 eine Minimierung der gesamten Dicke der herzustellenden Leiterplatte dadurch erzielt werden kann, dass die Dicke bzw. Abmessung des umgebenden Leiterplattenelements 23, welches als Core-Element strukturierte leitende Schichten 25, 26 einer herzustellenden Leiterplatte enthält, entsprechend reduziert bzw. minimiert werden kann.
[0047] Der zu integrierende Bauteil 3 oder 21 kann von einem aktiven Bauteil, wie beispielsweise einem elektronischen Bauteil, einem Chip oder einem Sensor gebildet sein, wobei derartige Bauteile üblicherweise eine Vielzahl von Kontakten bzw. Kontaktstellen aufweisen, wie dies in den obigen Figuren angedeutet ist. Anstelle eines derartigen aktiven Bauteils kann der zu integrierende Bauteil auch von einem passiven Bauteil, wie beispielsweise einem Kühlelement gebildet sein, wobei derartige Kühlelemente zur Bereitstellung einer entsprechend hohen Wärmeab-leitkapazität üblicherweise große Abmessungen und auch eine große Dicke aufweisen, so dass durch eine Integration in eine Ausnehmung eines umgebenden Leiterplattenelements eine entsprechende Minimierung bzw. Reduktion der gesamten Dicke des herzustellenden Leiter-platten-Zwischenprodukts oder der herzustellenden Leiterplatte erzielbar ist.
[0048] Anstelle eines Verpressens von zusätzlichen, insbesondere mehrlagigen Schichten der herzustellenden Leiterplatte, wie dies insbesondere in Fig. 1c und 1d dargestellt ist, kann eine Verbindung bzw. Kopplung mit derartigen zusätzlichen, insbesondere mehrlagigen Schichten auch durch Vorsehen einer Verklebung im Bereich der strukturierten Schichten 7 und 8 oder 25 und 26 vorgesehen sein.
[0049] Darüber hinaus kann der zu integrierende Bauteil 3 bzw. 21 anstelle eine Vorsehens von Kontakten bzw. Kontaktstellen 11 oder 29 an lediglich einer Seite bzw. Oberfläche an beiden einander gegenüberliegenden Oberflächen mit derartigen Kontakten oder Kontaktstellen ausgebildet sein, um derart eine Kontaktierung auch mit an beiden Seiten insbesondere des umgebenden Leiterplattenelements bzw. Core-Elements 4 bzw. 23 vorzusehenden Kontaktierungen zu ermöglichen. 7/12

Claims (17)

  1. österreichisches Patentamt AT13 436U1 2013-12-15 Ansprüche 1. Verfahren zur Integration eines Bauteils in eine Leiterplatte oder ein Leiterplatten-Zwi-schenprodukt, umfassend die folgenden Schritte: - Bereitstellen einer Schicht (1) zur wenigstens temporären Abstützung des zu integrierenden Bauteils (3, 21), - Festlegen des zu integrierenden Bauteils (3, 21) auf der abstützenden Schicht (1), - Bereitstellen eines Leiterplattenelements (4, 23) mit einer Ausnehmung (5, 22), welche Abmessungen zumindest entsprechend der Größe und Form des zu integrierenden Bauteils (3, 21) aufweist, - Festlegen des Leiterplattenelements (4, 23) auf der abstützenden Schicht (1), wobei der zu integrierende Bauteil (3, 21) in der Ausnehmung (5) aufgenommen wird, - Verbinden bzw. Koppeln des zu integrierenden Bauteils (3, 21) mit dem Leiterplattenelement (4, 23), wobei das die Ausnehmung (5, 22) zur Aufnahme des zu integrierenden Bauteils (3, 21) aufweisende Leiterplattenelement (4, 23) von einem wenigstens eine leitende und eine nicht-leitende Schicht (7, 8, 25, 26) aufweisenden Core-Element der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gebildet wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verbinden bzw. Koppeln des zu integrierenden Bauteils (3, 21) mit dem Leiterplattenelement (4, 23) durch Verwendung eines Klebers (12, 28), eines Klebebands, durch ein Löten oder dgl. vorgenommen wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Verbinden bzw. Koppeln des zu integrierenden Bauteils (3, 21) mit dem Leiterplattenelement (4, 23) durch Anordnen wenigstens einer den Bauteil und das Leiterplattenelement (4, 23) übergreifenden Schicht (13, 14) der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts vorgenommen wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die wenigstens eine zusätzliche Schicht (13, 14) mit dem zu integrierenden Bauteil (3, 21) und dem Leiterplattenelement (4, 23) laminiert wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die abstützende Schicht (1) nach einem Verbinden bzw. Koppeln des zu integrierenden Bauteils mit dem Leiterplattenelement (4) entfernt wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die abstützende Schicht (1) von einer insbesondere mehrlagigen Folie gebildet wird, welche aus wenigstens einer leitenden und wenigstens einer nicht-leitenden Schicht besteht, welche nach der Festlegung des zu integrierenden Bauteils (3, 21) und des Leiterplattenelements (4, 23) einen Teilbereich der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts bildet.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der zu integrierende Bauteil (3, 21) von einem aktiven Bauteil, wie beispielsweise einem elektronischen Bauteil, einem Chip, einem Sensor, oder einem passiven Bauteil, wie beispielsweise einem Kühlelement gebildet wird.
  8. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass Kontakte (11, 29) des zu integrierenden Bauteils (3, 21) oder eine insbesondere leitende Schicht desselben nach einer Verbindung mit dem Leiterplattenelement (4, 23) mit leitenden Bereichen des Leiterplattenelements (4, 23) und/oder leitenden Bereichen der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gekoppelt wird bzw. werden. 8/12 österreichisches Patentamt AT13 436U1 2013-12-15
  9. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der zu integrierende Bauteil (3) und das Leiterplattenelement (4) unter Vermittlung eines Klebers, einer klebenden Folie (2), einer adhäsiven Beschichtung, durch ein Löten oder dgl. auf der abstützenden Schicht (1) festgelegt werden.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass eine Klebeschicht oder -folie (2) oder Beschichtung mit einer Dicke von maximal 15 pm, insbesondere etwa 0,1 bis 10 pm ausgebildet wird.
  11. 11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass eine Klebeschicht (2) durch Tinten-, Flex-, Tiefen-, Sieb- oder Offsetdruck aufgebracht wird.
  12. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der zu integrierende Bauteil (3) relativ zu Markierungen (10) auf der abstützenden Schicht (1) und/oder auf dem die Ausnehmung (5) aufweisenden Leiterplattenelement (4) auf der abstützenden Schicht (1) positioniert wird.
  13. 13. Verfahren nach Anspruch 1 bis 12, dadurch gekennzeichnet, dass die Dicke des die Ausnehmung (5, 22) zur Aufnahme des zu integrierenden Bauteils (3, 21) aufweisenden Leiterplattenelements (4, 23) zumindest entsprechend der Dicke des zu integrierenden Bauteils (3, 21) gewählt wird.
  14. 14. Leiterplatte oder Leiterplatten-Zwischenprodukt, dadurch gekennzeichnet, dass ein zu integrierender Bauteil (3, 21) in einer Ausnehmung (5, 22) eines von einem Core-Element gebildeten Leiterplattenelements (4, 23) aufgenommen ist und mit dem Leiterplattenelement (4, 23) verbunden bzw. verbindbar ist, wobei das die Ausnehmung (5, 22) zur Aufnahme des zu integrierenden Bauteils (3, 21) aufweisende Leiterplattenelement (4, 23) von einem wenigstens eine leitende und eine nicht-leitende Schicht (7, 8, 25, 26) aufweisenden Core-Element der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gebildet ist.
  15. 15. Leiterplatte oder Leiterplatten-Zwischenprodukt nach Anspruch 14, dadurch gekennzeichnet, dass zumindest an einer Oberfläche des Leiterplattenelements (4, 23) und des zu integrierenden Bauteils (3, 21) eine weitere Schicht bzw. Lage (13, 14) der Leiterplatte oder des Leiterplatten-Zwischenprodukts vorgesehen ist.
  16. 16. Leiterplatte oder Leiterplatten-Zwischenprodukt nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass Kontakte (11, 29) oder eine leitende Schicht des zu integrierenden Bauteils (3, 21) mit leitenden Strukturen des Leiterplattenelements (4, 23) und/oder weiteren Schichten (13, 14) der Leiterplatte oder des Leiterplatten-Zwischenprodukts verbunden bzw. gekoppelt ist bzw. sind.
  17. 17. Leiterplatte oder Leiterplatten-Zwischenprodukt nach Anspruch 14, 15 oder 16, dadurch gekennzeichnet, dass der zu integrierende Bauteil (3, 21) von einem aktiven Bauteil, wie beispielsweise einem elektronischen Bauteil, einem Chip, einem Sensor, oder einem passiven Bauteil, wie beispielsweise einem Kühlelement gebildet ist. Hierzu 3 Blatt Zeichnungen 9/12
ATGM482/2011U 2011-08-31 2011-08-31 Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt AT13436U1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
ATGM482/2011U AT13436U1 (de) 2011-08-31 2011-08-31 Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
PCT/AT2012/000226 WO2013029074A1 (de) 2011-08-31 2012-08-29 Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
DE112012003623.9T DE112012003623A5 (de) 2011-08-31 2012-08-29 Verfahren zur Integration eines Bauteils in eine Leiterplatte oder ein Leiterplatten- Zwischenprodukt sowie Leiterplatte oder Leiterplatten-Zwischenprodukt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ATGM482/2011U AT13436U1 (de) 2011-08-31 2011-08-31 Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt

Publications (1)

Publication Number Publication Date
AT13436U1 true AT13436U1 (de) 2013-12-15

Family

ID=47755092

Family Applications (1)

Application Number Title Priority Date Filing Date
ATGM482/2011U AT13436U1 (de) 2011-08-31 2011-08-31 Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt

Country Status (3)

Country Link
AT (1) AT13436U1 (de)
DE (1) DE112012003623A5 (de)
WO (1) WO2013029074A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) * 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
AT515443B1 (de) * 2014-02-28 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
AT14563U1 (de) * 2014-03-31 2016-01-15 At&S Austria Technologie & Systemtechnik Ag Verfahren zur Herstellung einer Leiterplatte mit zumindest einer optoelektronischen Komponente

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120056A1 (en) * 2004-12-06 2006-06-08 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US20090205859A1 (en) * 2008-02-14 2009-08-20 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US20090237900A1 (en) * 2008-03-24 2009-09-24 Makoto Origuchi Component built-in wiring board
WO2011099817A2 (en) * 2010-02-12 2011-08-18 Lg Innotek Co., Ltd. Embedded printed circuit board and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120056A1 (en) * 2004-12-06 2006-06-08 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US20090205859A1 (en) * 2008-02-14 2009-08-20 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US20090237900A1 (en) * 2008-03-24 2009-09-24 Makoto Origuchi Component built-in wiring board
WO2011099817A2 (en) * 2010-02-12 2011-08-18 Lg Innotek Co., Ltd. Embedded printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
WO2013029074A1 (de) 2013-03-07
DE112012003623A5 (de) 2014-05-15

Similar Documents

Publication Publication Date Title
EP2668835B1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
EP2524394B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE69428181T2 (de) Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
AT12319U1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE112005001414T5 (de) Verfahren zur Herstellung eines Elektronikmoduls
DE102016212129B4 (de) Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
WO2013029073A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
AT13436U1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
EP2798920B1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE112006001506T5 (de) Platinenstruktur und Verfahren zu ihrer Herstellung
EP2018666B1 (de) Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte, herstellungverfahren einer trägerlage und einer zwischenlage, sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
AT515443B1 (de) Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
EP2617272B1 (de) Verfahren zum herstellen einer aus mehreren leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
DE202009009950U1 (de) Elektronische Baugruppe
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen
DE19549647C2 (de) Halbleitervorrichtung, zugehöriges Herstellungsverfahren, Verfahren zum Testen von Halbleiterelementen, Testsubstrat für das Verfahren sowie Verfahren zur Herstellung des Testsubstrats
DE112019005093T5 (de) Laminierung mit umgedrehtem leiter-patch für die erzeugung eines substrats mit ultrafeinen leitungen
DE102006000622B4 (de) Miniaturisiertes Multi-Chip Modul und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
MM01 Lapse because of not paying annual fees

Effective date: 20200831