<Desc/Clms Page number 1>
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur frequenz- und amplitudengere- gelten Ansteuerung eines Schallgebers für einen Werkstoff-Prüfling, bei welcher der Geber an einen Leistungsverstärker angeschlossen ist, der ein Eingangssignal von einem gesteuerten Oszil- lator erhält und mit einem Sensor zur Erfassung eines mit der Schwingungsamplitude des Prüflings korrelierten Sensorsignals, die über eine Phasenregeleinheit zur Nachregelung der Frequenz des gesteuerten Oszillators und über eine Amplitudenregeleinheit zur Regelung der Amplitude des Eingangssignals des Leistungsverstärkers herangezogen ist.
Eine solche Schaltungsanordnung ist aus dem Papier : Mayer "Fatigue crack growth and threshold measurements at very high frequencies ", International Material Reviews 1999, Vol. 44, No. 1, ISSN 0950-6608, bekannt geworden. In diesem Papier sind auch die unterschiedlichen Aspekte und Probleme beschrieben, die mit Ermüdungsprüfungen von Werkstoffen bei Anwendung von Ultraschall verbunden sind.
Bei der Prüfung der Ermüdungsfestigkeit (auch Schwingfestigkeit oder Wechselfestigkeit ge- nannt) von Werkstoffen wird eine Werkstoffprobe einer zeitlich veränderlichen Belastung unterwor- fen, welche je nach Art und Stärke der Belastung zu einer Schädigung der Probe, wie z. B. zur Bildung eines Ermüdungsrisses, zum Wachstum eines entstandenen Ermüdungsrisses und letzt- lich zum Bruch der Probe führt. Ein typischer Versuch zur Charakterisierung der Ermüdungsfestig- keit eines Werkstoffes ist der sogenannte Wöhler-Versuch, bei dem die Probe mit einer zumeist sinusförmig zeitlich variierenden Belastung mit konstantem minimalen und maximalen Belastungs- wert beansprucht wird.
Als Messgrösse wird die Zahl der Be- und Entlastungen (der sogenannten Lastspiele oder Lastwechsel) bis zum Bruch oder die Lastspielzahl ohne Bruch als Funktion der Belastungshöhe (meist charakterisiert durch die Dehnungsamplitude oder die Spannungsamplitu- de) ermittelt.
Die Ermüdungsschädigung des Werkstoff-Prüflings hängt wesentlich von der Belastung, cha- rakterisiert z. B. durch den minimalen und maximalen Spannungswert, ab, wogegen die Belas- tungsfrequenz, d. h. die Zahl der Lastwechselspiele je Sekunde, nur einen geringen, oft vernach- lässigbaren Einfluss auf das Ermüdungsverhalten hat. Dies berücksichtigend werden seit längerer Zeit Wöhler-Versuche und Rissausbreitungsversuche bei Schall- oder Ultraschallfrequenzen durchgeführt, um die Prüfzeit kurz zu halten. Verglichen mit herkömmlichen servohydraulischen Anlagen, die z. B. bei Wechselbiegeversuchen im Bereich von 20 bis 200 Hz arbeiten, ergibt sich bei Frequenzen von 10 bis 100 kHz eine Reduktion der Prüfzeit um einen Faktor 500. Wegen der oft verwendeten Frequenz im Bereich von 20 kHz ist für dieses Verfahren der Begriff "Ultraschall- verfahren" gebräuchlich.
Trotz der offensichtlichen Vorteile des Ultraschallverfahrens, wie einer Verminderung der Prüf- zeit um grössenordnungsmässig einen Faktor 500, wird das Verfahren in der industriellen Praxis nur wenig angewendet, da die Genauigkeit und Reproduzierbarkeit der Versuchskenngrössen, insbe- sondere der Belastungsstärke, schlechter als bei herkömmlichen Prüfverfahren ist. Je nach der vorgewählten Belastungshöhe, der Form der zu prüfenden Probe und dem untersuchten Werkstoff können Abweichungen zwischen der im Versuch erzielten Belastungshöhe und der vorgewählten Belastungshöhe auftreten, welche das Messergebnis verfälschen.
Dies liegt vor allem daran, dass bei Ultraschall-Materialprüfungen die Prüffrequenz so gewählt wird, dass sie zumindest im wesentlichen der Resonanzfrequenz des durch den Schallgeber anzuregenden Systems, bestehend im wesentlichen aus dem Prüfling und gegebenenfalls einem Horn, welches die Schallenergie von dem Schallgeber auf den Prüfling überträgt, entspricht. Ände- rungen im Probenstück, z. B. eine beginnende Rissbildung, führen zu einer Änderung der Reso- nanzfrequenz, die, auch wenn sie verhältnismässig gering ist, im Hinblick auf die hohe Güte des Schwingungssystems eine Verstimmung zur Folge hat, die zu einem drastischen Abfall der Schwingungsamplitude führt.
Es ist daher erforderlich, die Frequenz des gesteuerten Oszillators möglichst rasch auf die tat- sächliche Resonanzfrequenz nachzuführen, was mit üblichen Phasenregelschleifen, bei welchen eine hochkonstante Referenzfrequenz vorliegt, nicht möglich ist. Gleichzeitig muss aber die Ampli- tudenregelung auf die Nichtlinearität der Strecke Schallgeber - Prüfling Bedacht nehmen.
Es ist somit eine Aufgabe der Erfindung, eine Schaltungsanordnung zu schaffen, welche die oben aufgezeigten Probleme löst und damit eine Schwingungsamplitude des Prüflings, welche der vorgegebenen entspricht, sicherstellt.
<Desc/Clms Page number 2>
Diese Aufgabe wird mit einer Schaltungsanordnung der eingangs genannten Art gelöst, bei welcher erfindungsgemäss die Phasenregeleinheit einen Phasendetektor aufweist, dem einerseits ein aus dem Sensorsignal abgeleitetes erstes Messsignal mit ausgeprägten Flanken und anderer- seits ein aus dem Ausgangssignal des Oszillators abgeleitetes zweites Messsignal mit ausgepräg- ten Flanken zugeführt ist, und der dazu eingerichtet ist, periodisch die Zeitdifferenz zwischen korrespondierenden Flanken der beiden Signale zu ermitteln und während dieser Zeitdifferenz mittels eines Zeit/Spannungswandlers jeweils eine der Zeitdifferenz proportionale Spannung zu erzeugen, bis zu der nächsten Messung auf ihrem Wert zu halten und sodann auf einen, der neu gemessenen Zeitdifferenz entsprechenden Wert zu setzen.
Dank der Erfindung kann äusserst rasch, nämlich bereits innerhalb einer oder auch einer halben Schwingungsperiode die Anregungsfrequenz auf die Resonanzfrequenz nachgestellt werden und es ist möglich, die Belastung der Probe während der gesamten Prüfung äusserst genau, nämlich im Bereich von einigen Prozenten und weniger, einzuhalten.
Bei einer einfach realisierbaren Ausführungsform ist vorgesehen, dass der Phasendetektor ei- ne Konstantstromquelle aufweist, welche einen Kondensator während der Zeitdifferenz zur Erzeu- gung dieser proportionalen Spannung auflädt.
Im Sinne des erwünschten raschen Ermittelns der Phasendifferenz ist es weiters zweckmässig, wenn der Phasendetektor eine Übernahmeeinheit aufweist, welcher unmittelbar nach jeder Zeitdif- ferenzmessung die ermittelte Spannung zuführbar ist.
Falls der Phasendetektor je einen Zeit/Spannungswandler für die Messung abwechselnd zwi- schen aufeinanderfolgenden, z. B. steigenden und fallenden Flanken aufweist, ist ein besonders rasches Ermitteln der Phasendifferenz möglich, nämlich sogar innerhalb einer einzigen Halbwelle.
Um für den dem Phasendetektor vorgeschalteten Sinus/Rechteckwandler ein pegelunabhängi- ges Eingangssignal zu erhalten, ist zweckmässigerweise vorgesehen, dass das Sensorsignal einem Signalverstärker und dessen Ausgangssignal als verstärktes Sensorsignal einem Gleichrichter zugeführt ist und das verstärkte Sensorsignal sowie das gleichgerichtete Sensorsignal einem Di\idierer zugeführt sind, welcher ein dem Quotienten des verstärkten Sensorsignals und des gleichgerichteten Sensorsignals proportionales Ausgangssignal bildet, das als dividiertes Sensor- signal einem Sinus/Rechteckwandler zur Bildung des ersten Messsignals zugeführt ist.
Zur zweckmässigen Verknüpfung des Phasenregelkreises mit dem Amplitudenregelkreis kann vorgesehen sein, dass ein Regelverstärker vorgesehen ist, welchem einerseits ein gleichgerichte- tes Sensorsignal und andererseits ein Sollwert eines Sollwertgebers zugeführt ist, das Ausgangs- signal des Regelverstärkers als Regelsignal einem Eingang eines Multiplizierers zugeführt ist, an dessen anderem Eingang das Ausgangssignal des gesteuerten Oszillators liegt, und der das Eingangssignal des Leistungsverstärkers erzeugt.
Dabei ist es vorteilhaft, falls der Regelverstärker einen Operationsverstärker aufweist, dessen nicht invertierendem Eingang der Sollwert und dessen invertierendem Eingang über einen Wider- stand das gleichgerichtete Sensorsignal zugeführt ist, wobei der Gegenkoppelungszweig ein Serien RC-Glied enthält, da sich hierdurch eine rasche Übernahme des Sollwertes erreichen lässt.
Um jedoch insbesondere nach einer Belastungspause ein exzessives Überschwingen zu vermei- den, kann es ratsam sein, wenn der Sollwert dem Operationsverstärker über ein Verzögerungs- glied zugeführt ist.
Um bei dem Übergang in Belastungspausen eine Sättigung des Operationsverstärkers wegen eines Nachschwingens des Schallgebers und Prüflings zu verhindern, kann es angebracht sein, wenn der Gegenkoppelungszweig mittels eines von einem Pausensignal gesteuerten Schalters während der Impulspausen des Sollwertgebers überbrückbar ist.
Die Erfindung samt weiterer Vorteile ist im folgenden anhand beispielsweiser Ausführungsfor- men näher erläutert, die in der Zeichnung veranschaulicht sind. In dieser zeigen
Fig. 1 ein vereinfachtes Blockschaltbild einer Schaltungsanordnung nach der Erfindung,
Fig. 2 das bevorzugte Prinzipschaltbild eines Regelverstärkers in der Schaltung nach Fig. 1,
Fig. 3 eine bevorzugte Ausbildung eines Phasendetektors in der Schaltungsanordnung nach
Fig. 1,
Fig. 4 in einem Diagramm den zeitlichen Verlauf verschiedener Signale des Phasendetektors nach Fig. 2,
Fig. 5 eine mögliche Ausbildung der Logikeinheit des Phasendetektors gemäss Fig. 3, und
<Desc/Clms Page number 3>
Fig. 6 eine zweckmässige Ausbildung eines Phasenschiebers in der Schaltung nach Fig. 1.
Wie aus Fig. 1 ersichtlich, ist ein Schallgeber SCH an einen Leistungsverstärker LVS ange- schlossen, der auf noch näher zu beschreibende Weise den Schallgeber SCH mit einer vorzugs- weise sinusförmigen Spannung speist, deren Frequenz im Bereich von z. B. 5 bis 40 kHz liegen kann. Der Schallgeber kann z. B. ein piezoelektrischer oder magnetostriktiver Schwinger sein, wobei piezoelektrische Schallgeber wegen ihres hohen Wirkungsgrades bevorzugt werden. Die benötigte Leistung, die meist in der Grössenordnung von 100 bis 1000 W liegt, kann z. B. von herkömmlichen HiFi-Verstärkern geliefert werden. Bevorzugt werden Frequenzen oberhalb des Hörbereichs, z. B. 20 kHz, um die Umgebung nicht durch hörbaren Schall zu beeinträchtigen.
Die mechanische Schall leistung wird hier über ein Horn HOR in den eigentlichen Prüfling PSK eingeleitet, der auch in nicht näher gezeigter Weise gehaltert oder eingespannt ist. Typische Längsabmessungen von Prüflingen betragen 30 bis 100 mm, bei Querschnitten, die sich von 10 bis 20 mm auf 3 bis 8 mm einschnüren. Die gewählten Abmessungen hängen auch davon ab, ob man das Probestück bzw. den Prüfling zu Longitudinal- oder Torsionsschwingungen anregt.
Um die Schwingungen des Prüflings PSK zu messen, ist ein Sensor SEN vorgesehen, der nach Möglichkeit kontaktlos ein den Schwingungsamplituden proportionales Signal, nämlich ein Sensorsignal ss liefern soll. Als Sensoren kommen elektromagnetische Sensoren mit einer Sensor- spule in Betracht, doch haben sich auch andere Verfahren zum Erfassen der Schwingungen als brauchbar erwiesen, wie z. B. Dehnmessstreifen. Man kann in einigen Fällen als Sensor SEN letztlich auch einen Messwiderstand in der Leitung zwischen Leistungsverstärker LVS und Schall- geber SCH verwenden, da sich bei einer Änderung des Schwingungsverhaltens der Probe auch Amplitude und Phasenlage des Speisestroms ändern.
Das Sensorsignal S6 wird in einem Sensorverstärker SVS nach Bedarf verstärkt, um zur Rege- lung in einem Amplitudenregelkreis einerseits und einem Phasenregelkreis andererseits herange- zogen zu werden.
EMI3.1
nem Gleichrichter GLR gleichgerichtet und als gleichgerichtetes Sensorsignal Sg einem Eingang eines Regelverstärkers RVS zugeführt. Der andere Eingang dieses Verstärkers erhält ein Sollwert- signal SW von einem Sollwertgeber SWG, welcher die Schwingungsamplitude für den Prüfling PSK vorgibt. Eine Steuerung STE, im einfachsten Fall eine händische, kann dabei den zeitlichen Ablauf der Prüfungsbelastung vorgeben, z. B. ein Abwechseln von Belastungsphasen mit Pausen, trep- penförmig ansteigende bzw. abfallende Probenbelastung, etc.
Das Ausgangssignal Sa des Regelverstärkers RVS wird einem Eingang eines Multiplikators MUL zugeführt ; anderen Eingang dieses Multiplikators MUL ist das Ausgangssignal Sf eines gesteuerten Oszillators VCO zugeführt.
Eine praxisbewährte Prinzipschaltung des Regelverstärkers RVS ist Fig. 2 zu entnehmen. Dem nicht invertierenden Eingang eines Operationsverstärkers OPr ist das Sollwertsignal SW des Soll- wertgebers zugeführt, wogegen dem invertierenden Eingang des Operationsverstärkers OPr über einen Widerstand R, das gleichgerichtete Sensorsignal Sg zugeführt ist. Im Gegenkopplungszweig des Verstärkers liegt ein Serien-RC-Glied, bestehend aus einem Widerstand R und einem Kon- densator C1. Zweckmässigerweise sind der Widerstand R und/oder der Kondensator Q einstellbar ausgebildet, um die Charakteristik des Verstärkers RVS den jeweiligen Betriebsbedingungen optimal anpassen zu können.
EMI3.2
das Sollwertsignal SW1 was für ein rasches Erreichen der gewünschten Amplitude im gepulsten Betrieb besonders wichtig ist.
Allerdings kann ein Verzögerungsglied TGL vor den nicht invertie- renden Eingang geschaltet sein, um ein exzessives Überschwingen zu vermeiden, indem der Impulsanstieg des Sollwertsignals sw etwas abgeflacht wird. Ein einfaches RC-Glied ist in er Praxis als Verzögerungsglied TGL hinreichend.
Ein von einem Pausensignal Sb der Steuerung STE gesteuerter Schalter SWR überbrückt wäh- rend der Pausen zwischen Impulsen den Gegenkopplungszweig und entlädt den Kondensator C1 um gleich nach dem Beginn einer Pulspause das Anregungssignal für den Schallgeber SCH tat- sächlich auf Null zu bringen. Ohne den Schalter SWR wäre dies wegen des Nachschwingen des Systems Schallgeber-Prüfling nicht gewährleistet.
Wieder zu Fig. 1 zurückkehrend wird nun der Phasenregelkreis näher erläutert. Das verstärkte
<Desc/Clms Page number 4>
Sensorsignal ist zu einem Eingang eines Dividierers DIV geführt, an dessen anderem Eingang das gleichgerichtete Sensorsignal Sg liegt. Der Dividierer bildet ein Signal Sd1, welches gleich oder
EMI4.1
des Dividierers im wesentlichen immer die gleiche Amplitude, unabhängig von der tatsächlichen Amplitude des Sensorsignals Ss', Dies ist zweckmässig, da auf den Dividierer DIV ein Sinus/Recht- eckwandler SR1 folgt und bei einem solchen unabhängig von seinem Funktionsprinzip grosse Amplitudenschwankungen seiner Eingangsspannung zu Phasenfehlern führen.
Auch das Ausgangssignal des gesteuerten Oszillators VCO wird einem Snus/Rechteck-
EMI4.2
liegen an den Eingängen eines einstellbaren Phasenschiebers PHS, mit dessen Hilfe systembe- dingte Phasenverschiebungen korrigiert werden können. Eine praxisgerechte Realisierung eines
EMI4.3
NAND-Gatter G1, G2 und gegenläufig gekoppelt einstellbare Widerstände R1, R2, z. B. lineare Doppelpotentiometer zu Kondensatoren C1, C2 bzw. den Ausgängen geführt. An die anderen beiden Eingänge der Gatter G1, G2 kann ein Pausensignal Sb der Steuerung STE gelegt werden.
EMI4.4
schiebers PHS zugeführt. Das Ausgangssignal Sp des Phasendetektors PHD liegt an einem Steu- ereingang des gesteuerten Oszillators VCO. Frequenzeinstellungen des Oszillators VCO können gegebenenfalls über ein Einstellsignal Se von der Steuerung STE aus erfolgen.
Ein Anzeigesignal Sz des Phasendetektors PHD kann zu einer Anzeige ANZ geführt sein, welche die Phasenlage der beiden Signale e1, e2 anzeigt.
Die genauere Funktion des speziellen, im Rahmen der Erfindung zum Einsatz gelangenden Phasendetektors ist nun nachstehend unter Bezugnahme auf die Fig. 3 und 4 bzw. 5 erläutert.
In den ersten beiden Zeilen der Fig. 4 ist stark komprimiert ein möglicher Verlauf von zwei Ein-
EMI4.5
Signal 6] um eine Zeit At nach. Die Erfindung sieht nun vor, dass der Phasendetektor PHD diese
EMI4.6
Zeitdifferenz proportionales Signal S1' im allgemeinen eine Spannung, erzeugt. Diese Messung
EMI4.7
Spannungswert wird gehalten und bei der nächsten Messung auf einen Wert gesetzt, welchen der neu gemessenen Zeitdifferenz entspricht.
In Fig. 3 ist ein Block für eine Logik LOG dargestellt, der entsprechend der hier beschriebenen Vorgaben auf unterschiedliche Weise von einem Fachmann mit Hilfe bekannter Elemente, wie logischen Gattern und Flip-Flop s realisiert werden kann. Wenngleich der Aufbau der Logik LOG als solcher nicht Gegenstand der Erfindung ist, ist eine mögliche Realisierung in Fig. 5 gezeigt.
Bei dem in Fig. 3 dargestellten Ausführungsbeispiel eines Phasendetektors PHD steuert die Logik LOG eine Zeitschalteinheit ZSa für die Zeitmessung zwischen ansteigenden Flanken und eine Zeitschalteinheit ZSb für die Messung zwischen fallenden Flanken an. Diese Ausgestaltung führt, was die Geschwindigkeit der Messung anbelangt, zu der optimalsten Ermittlung der Phasen- lage. Die in den beiden Zeitschalteinheiten ZSa, ZSb oder Zeit/Spannungswandlern ermittelten Werte werden an eine gleichfalls von der Logik LOG gesteuerte Übernahmeeinheit UNE weiterge- leitet.
Jede der beiden Zeitschalteinheiten Zsa, ZSb enthält gesteuerte Schalter S1a, S1b bzw. S2a, S2b über die bei ihrem Schliessen ein positiver bzw. negativer fester Spannungswert +UR bzw. - UR über einen Widerstand Ra1 Rb einem Operationsverstärker Opa, OPb je an seinem invertierenden Eingang zugeführt wird. Im Gegenkopplungszweig jedes Operationsverstärkers Opa, OPb liegt ein Kondensator Ca, Cb, der von einem gesteuerten Schalter S3a bzw. S3b überbrückbar ist.
Die Ausgangspotentiale der beiden Operationsverstärker Opa, OPb können über gesteuerte Schalter S4a, S4b an einen Kondensator Q, in der Übernahmeeinheit UNE gelegt werden, wobei die Spannung an diesem Kondensator dem nicht invertierenden Eingang eines Operationsverstär- kers OPu zugeführt ist, in dessen Gegenkopplungszweig ein Kondensator C3 liegt. Der nicht inver- tierende Eingang des Operationsverstärkers OPu liegt über einen Widerstand R3 und einen ge- steuerten Schalter SWU an Masse. Der Schalter SWU kann durch ein von der Steuerung STE einlangendes Pausensignal Sb während Pulspausen geöffnet werden.
Bevor die Funktion des Phasendetektors PHD anhand insbesondere des Signalverlaufs nach
<Desc/Clms Page number 5>
Fig. 4 erklärt wird, sei vorangestellt, dass der Einfachheit halber jene Signale, welche die gesteuer- ten Schalter nach Fig. 3 öffnen bzw. schliessen, ebenso bezeichnet sind wie die jeweiligen Schalter.
Da die beiden Zeitschalteinheiten ZSa und ZSb de facto identisch aufgebaut sind, wird bei der folgenden Erläuterung in erster Linie die Einheit ZSa berücksichtigt, da dies zur Erklärung der Erfindung genügt.
Der Operationsverstärker Opa bildet mit dem Widerstand Rj und dem Kondensator Q in Ver- bindung mit den Schaltern S1a, S2a und S3a einen bipolaren Rampengenerator mit Speicherung.
Schliesst S1a oder S2a, so fliesst von der festen Spannung Ur ein konstanter Strom über den Wider- stand R1, da der Operationsverstärker OPa an dem invertierenden Eingang ebenso wie an dem nicht invertierenden Eingang, der auf Masse liegt, die gleiche Spannung einzustellen versucht.
Dazu muss der Ausgang des Operationsverstärkers OPa eine Gegenspannung der Grösse liefern, dass im Kondensator Ca der selbe Strom fliesst wie in dem Widerstand R1, wodurch entsprechend der Ladung des Kondensators C1 eine lineare Spannungsrampe entsteht. Öffnet der Schalter S1a oder S2a wieder, so fliesst über den Widerstand R1 kein Strom mehr, doch bleibt die Ladung des Kondensators Ca erhalten, d. h. der Ausgang des Operationsverstärkers OPa bleibt auf der zuletzt erreichten Rampenhöhe oder mit anderen Worten, dieser Wert wird gespeichert. Wird S1a einge- schaltet, so wird die Rampe negativ, erhält S2a einen Einschaltbefehl, so wird sie positiv. Schaltet S3a ein, so wird der Kondensator Ca kurzgeschlossen und der Ausgang des Operationsverstärkers OPa geht auf Null, was einem Löschen der Speicherung entspricht.
Aus Fig. 4 kann man erkennen, dass während der Zeitdifferenz At der Schalter S2a geschlos- sen ist und eine Rampe der Höhe St erzeugt wird, was in der ersten Zeile des zweiten Teils von Fig. 4 unter OPa ersichtlich ist. Hier soll angemerkt sein, dass die ersten 10 Zeilen der Fig. 4 digita- le Zustände beschreiben, wogegen die Spannungen in den letzten drei Zeilen der Fig. 4 analoge Zustände zeigen. Die Schaltzustände sind im Sinne einer positiven Logik zu verstehen, d. h. wenn das entsprechende Ansteuerungssignal "hoch" ist, ist der zugehörige Schalter eingeschaltet.
Schaltet nun der Schalter S4a in der Zeit zwischen dem Rampenaufbau (S1a oder S2a) und der Löschung (S3a), so wird die gespeicherte Spannung des Operationsverstärkerausganges dem
EMI5.1
s2a kann dazu verwendet werden, um den augenblicklichen Zustand an einer Anzeige sichtbar zu machen, was in Fig. 1 angedeutet ist.
Wie man weiters der Fig. 4 entnehmen kann, führt die Logik LOG des Phasendetektors PHD nicht wie üblich zu lediglich einem einzigen Ausgang, sondern zu vier bzw. 8 decodierten Befehlen für die Schalterfunktionen S1a bis S4b. Gleichheit der Eingangssignale e1 und e2 bedeutet Spei- chern (S4a, b) oder Löschen (S3a, b), eine Differenz dieser Signale einen Rampenaufbau. Dadurch erhält man bereits innerhalb jeder Halbwelle des Signals e1 eine der Phasenverschiebung des Signals e2 proportionale Spannung am Kondensator Cn
Wie bereits vermerkt, stellen die letzten drei Zeilen der Fig. 4 das Analogverhalten der Aus- gänge der Operationsverstärker OPa und OPb dar, sowie das Potential an dem Kondensator Q bei verschiedenen Phasenlagen.
Die senkrechten Pfeile in den letzten drei Zeilen der Fig. 4 weisen auf die Übertragung der Ausgangsspannungen der Operationsverstärker OPa, OPb auf den Kondensa- tor Cn hin.
Würde man das an dem Kondensator Cn anliegende Signal Sa direkt als Nachregelgrösse für den gesteuerten Oszillator VCO verwenden, so bekäme man zwar eine Frequenz- bzw. Phasen- korrektur, doch wäre diese, abhängig von dem Abstand des Eingangssignals e1 zur Leerlauffre- quenz des gesteuerten Oszillators VCO nur unvollständig. Möchte man den gesteuerten Oszillator VCO exakt, d. h. ohne Phasenverschiebung an die Eingangsfrequenz e1 heranführen, so benötigt man einen Integrator, welcher die Differenz kompensieren kann, vorzugsweise einen positiven Integrator, da ein solcher das eigentliche Korrektursignal sp nicht verzögert.
Ein solcher positiver Integrator ist in der Übernahmeeinheit UNE mit Hilfe des Operationsver- stärkers OPu realisiert. Der nicht invertierende Eingang dieses Operationsverstärkers liegt an dem Kondensator Ca und übernimmt somit dessen Spannung ohne Änderungen sofort an seinen Aus- gang sp. Da jedoch der invertierende Eingang des Operationsverstärkers OPu über den Widerstand R3 normalerweise mit Masse (Spannung 0) verbunden ist, ändert er gleitend mit der Ladezeit des Kondensators C3 im Verhältnis zu dem Widerstand R3 seine Ausgangsspannung, bis der gesteu- erte Oszillator VCO so korrigiert ist, dass der Phasendetektor keine Verschiebung mehr feststellt
<Desc/Clms Page number 6>
und das Ausgangssignal Sz sich auf Null befindet. Die Frequenz bzw.
Phasenkorrekturgrösse für den gesteuerten Oszillator VCO ist dann nur noch durch die Ladung des Kondensators C3 gege- ben, sodass das Ausgangssignal sp nicht nur eine Rückführungsgrösse ist, sondern auch ein direk- tes Mass für die Schwingfrequenzänderung der Probe während der Testzeit.
Im Pulspausebetrieb ginge in der Pause diese Grösse verloren und das System müsste sich je- weils neu einschwingen. Um dies zu verhindern, öffnet man während dieser Zeit den gesteuerten Schalter SWU, wodurch die Spannung am Kondensator C3 gespeichert bleibt, da durch den Wi- derstand R3 kein Strom mehr fliessen kann.
Die Ausgangsfrequenz des gesteuerten Oszillators VCO wird zweckmässigerweise bei Beginn eines Tests so gewählt, dass sie der Anfangsresonanzfrequenz der Anordnung Schallgeber-Horn- Prüfling entspricht, so dass beide Ausgänge Sz und Sp des Phasendetektors PHD sich auf Null befinden. Beispielsweise könnte man zu diesem Zweck zwischen dem Ausgang Sp und dem ge- steuerten Oszillator VCO einen Differenzverstärker anordnen, dessen positiver Zweig an eine einstellbare Referenzspannung führt, mit der man die Grundfrequenz des Oszillators bestimmt.
Das Signal Sp würde in diesem Fall dem negativen Zweig, d. h. dem nicht invertierenden Eingang des Differenzverstärkers zugeführt, sodass in die Grundfrequenz des gesteuerten Oszillators VCO die Korrekturspannung eingebracht wird. In Fig. 1 ist diese Frequenzeinstellung durch das Einstell- signal Se angedeutet.
Wie bereits erwähnt, zeigt Fig. 5 einen möglichen, aber keineswegs zwingenden Aufbau der Logik LOG für den Phasendetektor PHD. Im vorliegenden Fall wurde ein Aufbau unter ausschliess- licher Verwendung von NAND-Gattern gewählt, wobei einige dieser Gatter als einfache Inverter geschaltet, d. h. ihre beiden Eingänge miteinander verbunden sind. Die NAND-Gatter sind im folgenden mit n1 bis n16 bezeichnet, wobei n1, n2, n8 bis n12 und n15, n16 de facto Inverter sind.
Die Eingangssignale e1, e2 gelangen direkt an n8 und über n1 bzw. n2 an n5. Die Ausgänge von n5 und n8 sind zu den als Flip-Flop geschalteten n6 und n7 geführt. Dadurch sind, falls die Eingangssignale e1 und e2 tief sind, die Ausgänge von n1 und n2 hoch, was den Ausgang von n5 auf tief setzt und das Flip-Flop n6, n7 wird über n6 gekippt. Werden andererseits die Eingangssig- nale e1 und e2 hoch, so wird der Ausgang von n8 auf tief gesetzt und das Flip-Flop n6, n7 kippt über n7 zurück. Der Ausgang von n7 ist somit nur hoch, wenn die Eingangssignale e1 und e2 beide hoch waren. Berücksichtigend, dass der Ausgang von n7 mit je einem Eingang von n3 und n4 verbunden ist, sind diese aktiviert. Zu den beiden anderen Eingängen von n3 und n4 liegen - über n1 und n2 invertiert - die Eingangssignale e1, e2.
Somit werden die Gatter n3 und n4 deakti- viert, wenn die Eingangssignale e1, e2 hoch sind. Werden aber die Eingangssignale e1, e2 tief, so werden auch die Ausgänge der Gatter n3 oder n4 tief.
Da eine positive Logik bevorzugt wird, werden die Ausgänge der Gatter n3 und n4 über n10 und n9 invertiert. Folgt nun eines der beiden Eingangssignale e1 oder e2 dem anderen auf tief, so schaltet das Flip-Flop n6-n7 um und sperrt die Gatter n3, n4, wodurch nicht beide Ausgänge von n9 und n10, die zu den Schaltern S1a und S2a führen, hoch werden können. Somit wird nun der Übergang bzw. die Verzögerung eines Eingangssignals e2 oder e1 von hoch nach tief selektiert.
Die Gatter n13 und n14 sind in den nicht invertierenden Zweig geschaltet und selektieren daher nur die Verzögerung der beiden Eingangssignale von tief zu hoch. Die Ausgänge der Gatter n5 und n8, welche das Flip-Flop n6-n7 umschalten, dienen gleichzeitig zum Speichern - Schalter S4a, S4b - und zum Löschen - Schalter S3a, S3b. Auch sie müssen mit n11bzw. n12invertiert werden. Für die Schalter S3b und S4b müssen die Ausgänge von n11und n12 bloss vertauscht werden.
Es sollte klar sein, dass es für die Erfindung wesentlich ist, die beiden Signale ss, Sv hinsichtlich ihrer zeitlichen Differenz zu bewerten. Dazu wird diesen beiden Signalen und je ein Messsignal e1 bzw. e2 abgeleitet, dessen Flanken im wesentlichen mit den Null-Durchgängen der beiden Signale zusammenfallen. Der im Zusammenhang mit dem Ausführungsbeispiel verwendete Begriff "Recht- ecksignal" ist somit keineswegs einschränkend zu verstehen, vielmehr muss es sich um ein logisch interpretierbares Signal handeln, aus dem die zeitliche Verschiebung oder Phasenverschiebung zweier Signale bestimmbar ist, wozu ausgeprägte Flanken erforderlich sind, z. B. die steigende und fallende Flanken bei einem Rechtecksignal. Man könnte als Messsignal aber auch aus den Null- Durchgängen des Sensor- bzw. Oszillatorsignals abgeleitete "Spikes" verwenden.