ATE143542T1 - Schaltung zur durchführung des viterbi algorithmus - Google Patents
Schaltung zur durchführung des viterbi algorithmusInfo
- Publication number
- ATE143542T1 ATE143542T1 AT90305301T AT90305301T ATE143542T1 AT E143542 T1 ATE143542 T1 AT E143542T1 AT 90305301 T AT90305301 T AT 90305301T AT 90305301 T AT90305301 T AT 90305301T AT E143542 T1 ATE143542 T1 AT E143542T1
- Authority
- AT
- Austria
- Prior art keywords
- viterbi algorithm
- executing
- circuit
- bits
- circuitry
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Developing Agents For Electrophotography (AREA)
- Lubricants (AREA)
- Complex Calculations (AREA)
- Mobile Radio Communication Systems (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI892370A FI82871C (fi) | 1989-05-17 | 1989-05-17 | Kretsanordning foer foerverkligande av en viterbi-algoritm. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ATE143542T1 true ATE143542T1 (de) | 1996-10-15 |
Family
ID=8528443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| AT90305301T ATE143542T1 (de) | 1989-05-17 | 1990-05-16 | Schaltung zur durchführung des viterbi algorithmus |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0398690B1 (de) |
| AT (1) | ATE143542T1 (de) |
| DE (1) | DE69028656T2 (de) |
| FI (1) | FI82871C (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2246272B (en) | 1990-07-19 | 1994-09-14 | Technophone Ltd | Maximum likelihood sequence detector |
| US5375129A (en) * | 1990-07-19 | 1994-12-20 | Technophone Limited | Maximum likelihood sequence detector |
| US5502735A (en) * | 1991-07-16 | 1996-03-26 | Nokia Mobile Phones (U.K.) Limited | Maximum likelihood sequence detector |
| EP0851591B1 (de) * | 1996-12-24 | 2001-09-12 | Matsushita Electric Industrial Co., Ltd. | Datenprozessor und Verfahren zur Datenverarbeitung |
| US6938172B2 (en) * | 2001-03-21 | 2005-08-30 | Tektronix, Inc. | Data transformation for the reduction of power and noise in CMOS structures |
-
1989
- 1989-05-17 FI FI892370A patent/FI82871C/fi not_active IP Right Cessation
-
1990
- 1990-05-16 AT AT90305301T patent/ATE143542T1/de not_active IP Right Cessation
- 1990-05-16 EP EP90305301A patent/EP0398690B1/de not_active Expired - Lifetime
- 1990-05-16 DE DE69028656T patent/DE69028656T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0398690B1 (de) | 1996-09-25 |
| EP0398690A2 (de) | 1990-11-22 |
| FI82871B (fi) | 1991-01-15 |
| EP0398690A3 (de) | 1992-01-02 |
| FI892370L (fi) | 1990-11-18 |
| FI892370A0 (fi) | 1989-05-17 |
| DE69028656T2 (de) | 1997-02-27 |
| FI82871C (fi) | 1991-04-25 |
| DE69028656D1 (de) | 1996-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69500157D1 (de) | Signalverarbeitungsschaltung zur Durchführung des Viterbi Algorithmus | |
| ATE300846T1 (de) | Methode zur erzeugung von kontrollsignalen basierend auf positionen von mobilfunkgeräten | |
| ATE476027T1 (de) | Verfahren zur kodierung und übertragung von formatkombinationsindikatoren | |
| DE60229001D1 (de) | Verfahren und vorrichtung für eine gps-fähige antenne | |
| EP0998033A4 (de) | Halbleiterschaltung | |
| DE3788586D1 (de) | Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung. | |
| ES2058878T3 (es) | Un metodo de generar factores de calidad para digitos binarios obtenidos en el analisis de viterbi de una señal. | |
| EP0899887A3 (de) | Viterbi-Dekoder mit geringem Stromverbrauch | |
| AT348031B (de) | Schaltungsanordnung zur ueberwachung der folgerichtigkeit von codesignalgruppen, insbes. von binaerzahlen vorgegebener laenge in programmgesteuerten einrichtungen der nachrichtenverarbeitung | |
| ATE143542T1 (de) | Schaltung zur durchführung des viterbi algorithmus | |
| TW320299U (en) | Integrated circuit device | |
| TR26886A (tr) | Düsük büzmeli, yüksek siklikta poli (epsilon-kaproamid ) ipligi ve bu ipligin yapilmasi icin islem. | |
| DE68922210D1 (de) | Signalbearbeitungsschaltungen. | |
| FI890412A7 (fi) | Integroitu piiri, joka käsittää logiikkapiirejä ja ainakin yhden vuorovaiheasteen | |
| DE3788290D1 (de) | Arithmetische Schaltung, welche Gleitkommaoperationen und Festkommaoperationen ausführen kann. | |
| EP1056213A3 (de) | Dekodierungsverfahren und Vorrichtung | |
| DE69320974D1 (de) | Operationsverstärkerschutzschaltkreis, der entweder im Betrieb oder beim Einschalten die gleichen Schaltkreiselemente zur Erkennung von permanenten anormalen Ausgangszuständen benutzt | |
| DE59009376D1 (de) | Einrichtung zur Fehlermustergenerierung bei Soft-Decision-Decodierung von Blockcodes. | |
| DE3854617D1 (de) | Elektronischer hochgeschwindigkeitsschaltkreis in kaskodenkonfiguration. | |
| DE69013876D1 (de) | Unsymmetrische Empfänger und Sender für bipolare Signale. | |
| NO901464D0 (no) | Radiofrekvensbegrenserkrets. | |
| DE68913322D1 (de) | Empfänger sowie für den Empfänger geeignete Demodulationsschaltung. | |
| DE68924641D1 (de) | Demodulatorschaltung für audiosignale. | |
| DE68906908D1 (de) | Signalverarbeitungsschaltung und -verfahren. | |
| FR2655748B1 (fr) | Circuit decaleur avec generateur de bits de parite. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RER | Ceased as to paragraph 5 lit. 3 law introducing patent treaties |