ATE226741T1 - Organisationssystem und verfahren zur reihenfolgebestimmung der schaltungen eines mikroprozessors - Google Patents

Organisationssystem und verfahren zur reihenfolgebestimmung der schaltungen eines mikroprozessors

Info

Publication number
ATE226741T1
ATE226741T1 AT96927110T AT96927110T ATE226741T1 AT E226741 T1 ATE226741 T1 AT E226741T1 AT 96927110 T AT96927110 T AT 96927110T AT 96927110 T AT96927110 T AT 96927110T AT E226741 T1 ATE226741 T1 AT E226741T1
Authority
AT
Austria
Prior art keywords
microprocessor
circuits
determining
order
register
Prior art date
Application number
AT96927110T
Other languages
English (en)
Inventor
Jean-Marc Masgonty
Claude Arm
Christian Piguet
Original Assignee
Suisse Electronique Microtech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suisse Electronique Microtech filed Critical Suisse Electronique Microtech
Application granted granted Critical
Publication of ATE226741T1 publication Critical patent/ATE226741T1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3873—Variable length pipelines, e.g. elastic pipeline
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
AT96927110T 1995-07-31 1996-07-30 Organisationssystem und verfahren zur reihenfolgebestimmung der schaltungen eines mikroprozessors ATE226741T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9509316A FR2737589B1 (fr) 1995-07-31 1995-07-31 Systeme d'organisation et procede de sequencement des circuits d'un microprocesseur
PCT/FR1996/001203 WO1997005545A1 (fr) 1995-07-31 1996-07-30 Systeme d'organisation et procede de sequencement des circuits d'un microprocesseur

Publications (1)

Publication Number Publication Date
ATE226741T1 true ATE226741T1 (de) 2002-11-15

Family

ID=9481568

Family Applications (1)

Application Number Title Priority Date Filing Date
AT96927110T ATE226741T1 (de) 1995-07-31 1996-07-30 Organisationssystem und verfahren zur reihenfolgebestimmung der schaltungen eines mikroprozessors

Country Status (8)

Country Link
US (1) US6275928B1 (de)
EP (1) EP0842465B1 (de)
AT (1) ATE226741T1 (de)
CA (1) CA2228703A1 (de)
DE (1) DE69624484T2 (de)
FR (1) FR2737589B1 (de)
TW (1) TW359798B (de)
WO (1) WO1997005545A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3853098B2 (ja) * 1999-01-18 2006-12-06 シャープ株式会社 データ駆動型情報処理システム
US6651176B1 (en) * 1999-12-08 2003-11-18 Hewlett-Packard Development Company, L.P. Systems and methods for variable control of power dissipation in a pipelined processor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106636A (ja) * 1981-12-18 1983-06-25 Hitachi Ltd パイプライン演算装置
US4980817A (en) * 1987-08-31 1990-12-25 Digital Equipment Vector register system for executing plural read/write commands concurrently and independently routing data to plural read/write ports
US5471626A (en) * 1992-05-06 1995-11-28 International Business Machines Corporation Variable stage entry/exit instruction pipeline
JP2636695B2 (ja) * 1993-08-03 1997-07-30 日本電気株式会社 パイプライン処理回路
US5526501A (en) 1993-08-12 1996-06-11 Hughes Aircraft Company Variable accuracy indirect addressing scheme for SIMD multi-processors and apparatus implementing same
US5835753A (en) * 1995-04-12 1998-11-10 Advanced Micro Devices, Inc. Microprocessor with dynamically extendable pipeline stages and a classifying circuit

Also Published As

Publication number Publication date
FR2737589B1 (fr) 1997-09-12
TW359798B (en) 1999-06-01
FR2737589A1 (fr) 1997-02-07
DE69624484D1 (de) 2002-11-28
EP0842465B1 (de) 2002-10-23
US6275928B1 (en) 2001-08-14
EP0842465A1 (de) 1998-05-20
DE69624484T2 (de) 2004-04-08
WO1997005545A1 (fr) 1997-02-13
CA2228703A1 (fr) 1997-02-13

Similar Documents

Publication Publication Date Title
DE69202682D1 (de) System und Verfahren zur Detektieren der unerlaubten Benutzung von Identifizierern für Rechnerzugriff.
DE69505137D1 (de) Kassen-überwachungssystem und verfahren für geschäfte mit schnellkassen
DE69533396D1 (de) Universelle elektronische transaktionskarte und verfahren zum durchführen von elektronischen transaktionen
DE69810694D1 (de) System und Verfahren zur Überprüfung von elektronischen Preisschildern
DE69621975D1 (de) Verfahren und System zum Ermöglichen der Zusammenarbeit von zur Ausführung auf unterschiedlichen Betriebssystemen geschriebenen Prozessen
DE69630738D1 (de) Verfahren und Einrichtung für ein elektronisches Geldsystem mit Ursprungserkennung
FI955354L (fi) Menetelmä ja järjestelmä elektronisen maksutapahtuman suorittamiseksi
DE19681574T1 (de) System und Verfahren zum Erhöhen der Funktionalität am PCI-Bus
DE69831568T2 (de) Verfahren und system zur parallelen verarbeitung von transaktionen auf fernsprech-guthabenkonten
DE68929116D1 (de) Rechnersystem und Verfahren zur Behütung des Systemzustandes
DE69614944D1 (de) System und Verfahren zur transparenten Integrierung von verschlüsselten Funktionen von einer IC-Karte mit kryptographischen Diensten auf Basis des Hauptrechners
DE69628143D1 (de) Jtag-prüfung eines busses unter verwendung von einsteckkarten mit jtag-logikschaltung
DE69428634D1 (de) Hardware-Anordnung und Verfahren zur Ausdehnung der Datenverarbeitungszeit in den Fliessbandstufen eines Mikrorechnersystems
DE69611211D1 (de) System und Verfahren zum Etikettieren von elektronischen Preisschildern
BR9408315A (pt) Dispositivo eletrônico de computação usável projetado para operações de entrada feitas por um usuário sem precisar utilizar as mãos método para usar um dispositivo eletrônico de computação e dispositivo eletrônico de computação para determinar informações com relação ao local do dispositivo eletrônico de computação
EP0171595A3 (en) Floating point arithmetic unit
DE69019688D1 (de) Verfahren und Einrichtung zur Erfassung thermischer Spannungen in integrierten Schaltungen.
DE68924546D1 (de) Verfahren und Vorrichtung zur Ausführung von Befehlen für ein Vektorverarbeitungssystem.
DE69430637D1 (de) Vorrichtung und verfahren zum testen von integrierten schaltkreisen
DE69123095D1 (de) Verfahren und Vorrichtung für den Rückfluss von gedruckten Schaltungen
GB2281986B (en) Data processing reset
ATE289088T1 (de) Kodierte takte zur verteilung von mehreren taktsignalen zu mehreren geräten eines rechnersystems
DE69533567D1 (de) Vorrichtung und Verfahren zum Auffinden von False-Timing-Paths in digitalen Schaltkreisen
CH687352C1 (de) Verfahren und vorrichtung zum bestimmen von betriedaraus ergebender geldbetraege. bs- und/oder fahrdaten eines fahrzeuges bzw. sich
KR900012279A (ko) 데이타 처리 시스템에서의 오퍼랜드 이용도를 증가시키는 장치 및 방법

Legal Events

Date Code Title Description
UEP Publication of translation of european patent specification

Ref document number: 0842465

Country of ref document: EP

REN Ceased due to non-payment of the annual fee