ATE532129T1 - Verfahren und vorrichtung zum parallelzugriff auf mehrere speichermodule - Google Patents

Verfahren und vorrichtung zum parallelzugriff auf mehrere speichermodule

Info

Publication number
ATE532129T1
ATE532129T1 AT03702962T AT03702962T ATE532129T1 AT E532129 T1 ATE532129 T1 AT E532129T1 AT 03702962 T AT03702962 T AT 03702962T AT 03702962 T AT03702962 T AT 03702962T AT E532129 T1 ATE532129 T1 AT E532129T1
Authority
AT
Austria
Prior art keywords
memory modules
address
bit
several memory
parallel access
Prior art date
Application number
AT03702962T
Other languages
English (en)
Inventor
Jarmo Takala
Original Assignee
Nokia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Corp filed Critical Nokia Corp
Application granted granted Critical
Publication of ATE532129T1 publication Critical patent/ATE532129T1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)
  • Communication Control (AREA)
  • Image Input (AREA)
AT03702962T 2002-03-07 2003-02-28 Verfahren und vorrichtung zum parallelzugriff auf mehrere speichermodule ATE532129T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/094,518 US6640296B2 (en) 2002-03-07 2002-03-07 Data processing method and device for parallel stride access
PCT/IB2003/000774 WO2003075153A1 (en) 2002-03-07 2003-02-28 Method and apparatus for parallel access to multiple memory modules

Publications (1)

Publication Number Publication Date
ATE532129T1 true ATE532129T1 (de) 2011-11-15

Family

ID=27788124

Family Applications (1)

Application Number Title Priority Date Filing Date
AT03702962T ATE532129T1 (de) 2002-03-07 2003-02-28 Verfahren und vorrichtung zum parallelzugriff auf mehrere speichermodule

Country Status (6)

Country Link
US (1) US6640296B2 (de)
EP (1) EP1481319B1 (de)
CN (1) CN100350378C (de)
AT (1) ATE532129T1 (de)
AU (1) AU2003206078A1 (de)
WO (1) WO2003075153A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW594743B (en) * 2001-11-07 2004-06-21 Fujitsu Ltd Memory device and internal control method therefor
US7171514B2 (en) * 2003-11-20 2007-01-30 International Business Machines Corporation Apparatus and method to control access to logical volumes using parallel access volumes
TWI298448B (en) * 2005-05-05 2008-07-01 Ind Tech Res Inst Memory-based fast fourier transformer (fft)
TWI369611B (en) * 2008-08-14 2012-08-01 Asustek Comp Inc Main board and interface control method for memory slot thereof
US8327062B2 (en) * 2008-12-09 2012-12-04 Infineon Technologies Ag Memory circuit and method for programming in parallel a number of bits within data blocks
US20100199067A1 (en) * 2009-02-02 2010-08-05 International Business Machines Corporation Split Vector Loads and Stores with Stride Separated Words
US9392143B1 (en) * 2010-03-31 2016-07-12 Ambarella, Inc. High performance memory system for 3D color correction
US8683113B2 (en) * 2011-02-04 2014-03-25 Western Digital Technologies, Inc. Concurrently searching multiple devices of a non-volatile semiconductor memory
CN111240581B (zh) * 2018-11-29 2023-08-08 北京地平线机器人技术研发有限公司 存储器访问控制方法、装置和电子设备
CN111813447B (zh) * 2019-04-12 2022-11-08 杭州中天微系统有限公司 一种数据拼接指令的处理方法和处理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806886A (en) * 1972-12-29 1974-04-23 Gte Information Syst Inc Apparatus for storing several messages received simultaneously
US4736287A (en) * 1983-06-20 1988-04-05 Rational Set association memory system
US4992979A (en) * 1985-10-28 1991-02-12 International Business Machines Corporation Memory structure for nonsequential storage of block bytes in multi bit chips
JPH0715800B2 (ja) * 1987-02-27 1995-02-22 日本電気アイシーマイコンシステム株式会社 記憶回路
US5111389A (en) 1987-10-29 1992-05-05 International Business Machines Corporation Aperiodic mapping system using power-of-two stride access to interleaved devices
US4918600A (en) 1988-08-01 1990-04-17 Board Of Regents, University Of Texas System Dynamic address mapping for conflict-free vector access
US5210845A (en) * 1990-11-28 1993-05-11 Intel Corporation Controller for two-way set associative cache
US5991866A (en) * 1992-03-25 1999-11-23 Tm Patents, Lp Method and system for generating a program to facilitate rearrangement of address bits among addresses in a massively parallel processor system
JPH06203597A (ja) * 1992-09-25 1994-07-22 Nec Corp ダイナミックｒａｍ
KR100336951B1 (ko) * 1994-04-29 2002-10-09 텍사스 인스트루먼츠 인코포레이티드 병렬블럭기입동작을사용하여메모리회로를테스팅하기위한방법및장치
DE19917016A1 (de) * 1999-04-15 2000-10-19 Philips Corp Intellectual Pty Schaltungsanordnung zur Parallel/Seriell-Umsetzung

Also Published As

Publication number Publication date
CN100350378C (zh) 2007-11-21
CN1639683A (zh) 2005-07-13
EP1481319A1 (de) 2004-12-01
EP1481319B1 (de) 2011-11-02
AU2003206078A1 (en) 2003-09-16
EP1481319A4 (de) 2007-12-05
US20030172245A1 (en) 2003-09-11
US6640296B2 (en) 2003-10-28
WO2003075153A1 (en) 2003-09-12

Similar Documents

Publication Publication Date Title
EP1481319A4 (de) Verfahren und vorrichtung zum parallelzugriff auf mehrere speichermodule
EP4495781A3 (de) System und speicher mit datenschutz eines konfigurierbaren fehlerkorrekturcodes (ecc) und zugehörige verfahren
EP1097516A4 (de) Vorrichtung und verfahren zur turboverschaltelung
KR880014468A (ko) 메모리 테스트 방법 및 장치
DE60205266T8 (de) Datenschreibvorrichtung, datenschreibverfahren und programm
ATE466337T1 (de) Verfahren und vorrichtung zur seitengruppierung in einem block
EP4221102A4 (de) Datenverarbeitungsverfahren und -vorrichtung, speichermedium und elektronische vorrichtung
DE10335643A1 (de) Vorrichtung und Verfahren zum Steuern des Zugriffs von mehreren Datenverarbeitungseinrichtungen auf einen Speicher
WO2003007303A3 (en) Memory device having different burst order addressing for read and write operations
DE502005008714D1 (de) Verfahren und vorrichtung zum zugriff auf daten eines botschaftsspeichers eines kommunikationsbausteins
EP4099646C0 (de) Verfahren und vorrichtung zum informationsaustausch, elektronische vorrichtung und speichermedium
FR2430648A1 (fr) Sous-systeme de cartes de modules de memoire
EP4459504A4 (de) Datenverarbeitungsverfahren, netzwerktrainingsverfahren, elektronische vorrichtung und speichermedium
EP4411751A4 (de) Datenverarbeitungsverfahren und -vorrichtung, elektronische vorrichtung und speichermedium
SG138454A1 (en) Memory testing apparatus and method
ATE514135T1 (de) Vefahren und apparat zur bit-serialer verbindung von hochparallelen prozessormatrizen mit speichermatrizen
WO2004051482A3 (en) Address encryption method for flash memories
ATE444556T1 (de) Informationsträger sowie system und verfahren zum lesen eines derartigen informationsträgers
DE60313637D1 (de) Verfahren und vorrichtung zum verarbeiten von verschlüsselungsoperationen mit beliebiger schlüsselbitlänge mit ähnlichen effizienzen
ATE469501T1 (de) Ethernet-adressierung über physikalische position für massiv parallele systeme
DE60326750D1 (de) Schaltungsanordnung mit nichtflüchtigem speichermodul und verfahren zum registrieren von lichtattacken an dem nichtflüchtigen speichermodul
EP4697680A4 (de) Datenerfassungsverfahren und -system, elektronische vorrichtung und speichermedium
TW200731126A (en) System and method for memory array access with fast address decoder
EP4521406A4 (de) Ferroelektrischer speicher und datenleseverfahren und datenschreibverfahren dafür sowie elektronische vorrichtung
EP4715609A4 (de) Datenverarbeitungssystem, speicher, datenschreib-leseverfahren und vorrichtung