<Desc/Clms Page number 1>
"Développement et système de développement de microprocesseur".
La présente invention se rapporte à un système de développement de microprocesseurs et au développement de ceux-ci.
Suivant l'invention, il est prévu un système de dévelop- pement de microprocesseurs comportant : un circuit de commande en vue de gérer le fonctionne- ment du système, un circuit d'interface pour la sortie et la réception de données de développement du microprocesseur d'exécution, vers et en provenance d'un ordinateur central, un circuit de mémoire de surveillance pour le stockage de sous-programmes de surveillance du microprocesseur d'exécution, ledit circuit de mémoire de surveillance comportant un circuit de mémoire à lecture simple d'instructions initiales, relié à un circuit de mémoire à accès sélectif, et un circuit de commande de mémoire qui permet à la mémoire à accès sélectif de stocker un code de surveil- lance qui a été transmis à partir de l'ordinateur central ou d'exécuter ce code de surveillance,
un circuit de confirmation de points d'interruption pour la confirmation de points d'interruption dans des adresses de mémoire de microprocesseur d'exécution, un circuit de mémoire et de commande d'analyse relié de manière opérationnelle à un circuit de rythmeur d'exécution, un circuit de mémoire et de commande d'émulation relié à un capteur externe en vue d'une connexion au microprocesseur d'exécution, un circuit de programmation du microprocesseur d'exécution, et une source d'alimentation.
L'invention sera plus clairement comprise à partir de la description suivante de certaines formes de réalisation avantageu- ses données au moyen d'un exemple, en faisant uniquement référence aux dessins annexés.
<Desc/Clms Page number 2>
La figure 1 est un schéma fonctionnel d'un système de développement de microprocesseur suivant l'invention.
La figure 2 est un schéma fonctionnel qui illustre une partie du système.
La figure 3 est un schéma fonctionnel qui illustre une autre partie du système.
La figure 4 est un schéma de circuit illustrant une partie du système qui se raccorde à un certain type de microproces- seur d'exécution.
Les figures 5 et 6 sont des schémas fonctionnels qui illustrent d'autres sources d'alimentation à utiliser avec le système de développement de microprocesseur.
En se reportant aux dessins et d'abord à la figure 1, il y est illustré un système de développement de microprocesseur suivant l'invention, indiqué dans son ensemble par la référence 1.
Le système 1 est illustré en service, relié à un processeur central 2 et, par un capteur 4 qui peut être dénommé aussi capteur d'émulation en circuit, à un microprocesseur d'exécution 3. Des moyens de com- mande du système sont fournis par un circuit de commande 8 qui commande un interface 9 RS232C destiné à l'ordinateur central 2. Le circuit de commande 8 comporte aussi une mémoire d'analyse, des rythmeurs d'exécution et un circuit logique de traitement de déclenchement. Des moyens d'émulation en circuit et spécifiques pour le microprocesseur sont fournis par un circuit d'ensemble 11 relié au circuit de commande 8 par une voie d'analyse 12 et par une voie générale 13.
Le circuit d'ensemble Il comporte des circuits d'émulation et une mémoire et aussi des circuits de points d'interruption, de détection de déclenchement et de représentation des correspondances.
Un câble d'émulation 15 est relié au circuit d'ensemble 11. La voie générale 13commande la synchronisation de tous les circuits du système 1 et réalise l'interconnexion du circuit de commande 8, du circuit d'ensemble Il et d'un circuit de programmation PROM 16. La voie d'analyse 12 relie le circuit d'ensemble 11 et la mémoire d'analyse du circuit de commande 8. Une source d'alimentation 17 fournit l'énergie au système.
<Desc/Clms Page number 3>
En bref, l'ordinateur central 2 en service est chargé d'un logiciel qui réagit en réciprocité avec le système 1. Un fichier de source d'utilisateur est ensuite introduit dans l'ordinateur central 2 et un assembleur ou un compilateur transforme le fichier de source en un code objet qui est stocké dans l'ordinateur central 2. L'utilisateur peut ensuite utiliser le système en vue d'une émulation dans laquelle le code est passé au système 1 qui simule une exécution du micro- processeur d'exécution de l'utilisateur. Dans ce cas, l'ordinateur central 2 transmet le code objet à la mémoire à accès sélectif du système 1.
En outre, le système 1 peut être utilisé pour une émulation en circuit, qui implique une connexion du système 1 au système de microprocesseur d'exécution par le capteur 4. Dans ce cas, le système 1 produit tous les signaux de commande nécessaires pour passer, analyser et surveiller le système de microprocesseur d'exécution. Lorsqu'il est utilisé pour une émulation en circuit, l'ordina- teur central 2 transmet par le capteur 4 le code objet à la mémoire à accès sélectif du système de microprocesseur d'exécution.
Une exécution du code objet peut être arrêtée à des points d'interruption auxquels les contenus courants de registres, d'emplacements de mémoire et de portes d'entrée/de sortie peuvent être analysés. L'utilisateur peut comparer un état de microprocesseur souhaité à un état réel en utilisant des fenêtres d'analyse affichées sur l'écran de l'ordinateur central 2. L'ordinateur central 2 peut être relié à une imprimante pour l'impression d'analyses ou d'un état de microprocesseur et l'utilisa- teur peut opter pour une analyse d'un état complet de registres de processeur et de marques, après l'exécution de chaque instruction.
En outre, des analyses de registres particuliers ou d'emplacements de mémoire peuvent n'être imprimée que lorsque les contenus changent.
En se reportant à la figure 2, le circuit.de commande 8 y est illustré avec plus de détails. Le but du circuit de commande 8 consiste à effectuer les opérations qui sont communes pour l'émulation de n'importe quel type de système de microprocesseur d'exécution.
En conséquence, le circuit de commande 8 doit avoir la possibilité de réaliser des échanges avec n'importe quel type de circuit d'ensemble
<Desc/Clms Page number 4>
11et aussi avec le circuit de programmation 16. Le circuit de commande
8 comporte un microprocesseur 20 dont la fréquence d'horloge est choisie pour fournir le taux de baud adapté à l'interface 9. Il y a plusieurs zones différentes de mémoire dont l'accès est commandé par des commutateurs de commande de sélection de banque 21. Les programmes et les données qui sont utilisés pour la commande des fonctions du système sont contenus dans une mémoire de surveillance 22.
Pour garantir que le circuit de commande 8 a la possibilité de faire démarrer l'exécution d'un programme de surveillance et pour garantir qu'il a la possibilité d'établir une communication entre l'ordina- teur central 2, il est nécessaire que la mémoire de surveillance 22 comporte des données de surveillance d'instructions initiales qui résident dans une EPROM 221. De plus, pour garantir que la circuit de com- mande 8 a la possibilité d'exécuter une variété de différents program- mes de surveillance qui correspondent à différents types de micropro- cesseurs d'exécution, il est nécessaire que la mémoire de surveillance 22 comporte des données de programme de surveillance qui résident dans une RAM 222 et qui peuvent être chargées avec un programme de surveillance particulier par l'ordinateur central 2.
Dans certaines installations, le microprocesseur de commande 20 peut être d'un type, semblable au type 8031, qui exige que la zone de mémoire de code ou de programme du microprocesseur soit séparée de la zone des données. Pour surmonter les problèmes d'établissement de communica- tion avec un programme de surveillance d'instructions initiales qui réside dans l'EPROM, de chargement d'une partie des données de surveillance dans la RAM et d'exécution du programme de surveillance -dans une zone séparée de programme ou de code, la mémoire de surveillance 22 comporte des circuits 223 qui autorisent à l'exécution d'une surveillance de commuter de l'EPROM à la RAM et qui autorisent à la zone de RAM d'apparaître au microprocesseur de commande, soit en tant que zone de données (afin de permettre au programme de surveillance d'être chargé)
soit en tant que zone de code ou de programme (afin d'autoriser le microprocesseur de commande d'exécuter un programme de surveillance à partir d'une zone de code ou de programme).
<Desc/Clms Page number 5>
Le circuit de commande 8 comporte aussi un circuit d'analyse 23 qui comprend une mémoire d'analyse (qui peut être à accès sélectif) 231, un ensemble de circuit de combinaison d'horloge 232, un ensemble de circuit de marche-arrêt 233 (ou de commande d'analyse) un ensemble de circuit de bit d'état, un compteur d'adresse d'analyse 234, un ensemble de circuit d'interruption et un circuit destiné à relire l'analyse. Une analyse peut être effectuée soit dans un mode continu soit dans un mode de bloc. En mode continu, un déclenchement de démarrage amorce un comptage du nombre de zones qui sont en cours d'analyse. Dans le mode de bloc, un déclenche- ment central est utilisé et il y a une mémoire tampon circulaire qui est analysée circulairement jusqu'à ce que survienne un déclenche- ment de démarrage.
Pour exécuter le mode de bloc, un compteur spécial, c'est-à-dire un compteur d'adresse d'analyse, est utilisé.
Le circuit de commande 8 comporte aussi un rythmeur d'exécution 24 comprenant trois compteurs, le premier traitant les 16 premiers bits du rythmeur de programme, le deuxième traitant les 14 bits suivants et le troisième traitant les 14 derniers bits. Des diodes électroluminescentes (LED) 25, respectivement pour l'alimenta- tion, pour l'émulation et pour la commande, et un connecteur d'exten- sion 26 sont montés sur le circuit de commande 8.
Un interface 27 (ou mémoire tampon de sélection de tableau ou encore mémoire tampon) est prévu pour la voie générale 13et comporte des mémoires tampons séparées pour des données, pour des adresses, pour une ligne de lecture et pour une ligne d'écriture.
Un circuit de combinaison d'évènements 28 est prévu pour des signaux d'évènement de qualification transmis à partir du système de micropro- cesseur d'exécution 3, par la voie générale 13. Un circuit d'unité arithmétique et logique (ALU) d'évènement 29 combine des signaux d'évènement qui ont été reçus et armés. Des signaux d'évènement semblables peuvent être utilisés pour une sélection de données ou pour démarrer un déclencheur.
Le circuit de commande 8 comporte un circuit de points d'interruption 30. Pour les types de microprocesseurs d'éxécu- tion qui présentent une gamme d'adresses de 64 K le circuit de points
<Desc/Clms Page number 6>
d'interruption peut être un dispositif RAM du type 64K X 1 auquel est appliquée la voie d'adresse du microprocesseur d'exécution 3.
S'il arrivait que l'adresse corresponde à une adresse de points d'inter- ruption qui a été réglée, le signal de données de sortie peut être utilisé pour arrêter l'exécution du programme visé. Pour certains types de microprocesseurs d'exécution, il peut être nécessaire d'admet- tre une gamme d'adresses considérablement plus grande que 64 K, par exemple de 512 K ou de 1 Mbyte.
Le circuit de commande 8 comporte encore une fenêtre d'analyse 81, une voie de commande 82 un dispositif de remise à l'état initial 83 et une voie de communication 84 avec le panneau d'ensemble.
Un circuit d'ensemble 11 particulier est illustré à la figure 3. Comme établi ci-dessus, le circuit d'ensemble 11 compor- te un ensemble de circuit qui est particulier au microprocesseur d'exé- cution. Plus particulièrement, le circuit d'ensemble comporte un ensem- ble de circuit d'émulation et un ensemble de circuit de mémoire, de points d'interruption, de correspondance et de détection de déclen- chement en plus de différents éléments de logique de commande associés au processus d'émulation.
La figure 3 montre entre autre une voie d'analyse 12, une voie d'exécution 302, une mémoire tampon d'analyse 303, une détection de déclenchement 304, une mémoire tampon 305 et une mémoire tampon de communication 15. La figure 3 montre aussi une mémoire de programme d'émulation 306, une mémoire de données d'émulation 307 une mise en correspondance des données 308, une mise en correspondance du programme 309, une bascule d'interruption 310 et une reconnaissance de données 311. La figure 3 comporte encore des mémoires à accès sélectif en série 312 et d'analyse 313, ainsi que des dispositifs de points d'interruption de lecture 314, d'écri- ture 315et de programme 316.
On voit aussi à la figure 3, une com- mande d'état 117 une détection et sélection d'horloge 318 une détection de Vcc 319 une sélection de banque 320 et une voie de communication 13 en provenance du circuit de commande.
Si l'on se reporte maintenant à la figure 4, une
<Desc/Clms Page number 7>
partie d'un circuit d'ensemble 11 à utiliser avec un microprocesseur d'exécution 3, comme par exemple celui du type 8051, y est décrit.
Le microprocesseur d'exécution 3 comporte quatre portes PO à P3, de huit lignes chacune. Ces portes sont quasiment bidirectionnelles, en ce sens que des signaux voyagent dans les deux directions et qu'il n'y a pas de portes d'entrée ou de sortie dédicacées. Une telle disposi- tion peut provoquer des problèmes lorsque le système 1 change du mode d'émulation au mode de commande, auquel cas il est possible que des données doivent être transmises au circuit de commande 8. Pour garantir que le fonctionnement du microprocesseur d'exécution ne subit pas d'interférence par le fonctionnement du système 1, un circuit de reconstitution 35 et une RAM en série 37 sont reliés à une ligne 38 qui est reliée à la broche de porte P3. 7.
La RAM en série 37 transforme une information d'émulation en série sous une forme parallèle en vue d'être traitée par le circuit d'ensemble 11 et par le circuit de commande 8. Le circuit de reconstitution 35 transmet une information qui devrait être normalement transmise sur la ligne 38 pour un fonctionnement normal du microprocesseur 3, et garantit que le comportement de ces lignes dans le système d'exécution est identique au comportement du microprocesseur d'exécu- tion lui-même, malgré l'utilisation de la RAM en série 37 pour transfé- rer une information au circuit de commande.
Les signaux d'entrée à la broche P3. 7 sont appliqués au microporcesseur d'exécution 3 au travers d'une mémoire tampon à 3 états 40. Des signaux de sortie en provenance de la broche P3.7 sont appliqués au travers du circuit à bascule du type D 36, d'une porte ET 41 et d'une mémoire tampon à trois états 42, au capteur externe 4. Pendant un cycle de lecture dans le mode d'émulation, la mémoire tampon à trois états d'entrée 40 est validée et le micropro- cesseur 3 peut lire avec précision l'état de la broche P3. 7 sur le capteur externe 4. Pendant un cycle d'écriture, des données de sortie en provenance du microprocesseur d'exécution 3 sont bloquées dans la bascule 36. Si le microprocesseur émet un signal logique bas, une bascule 43 actionne la mémoire tampon à trois états 42 qui a son tour amène la broche P3. 7 a un niveau bas.
Pour un signal logique
<Desc/Clms Page number 8>
haut, la mémoire tampon à trois états 42 est mise hors service par la bascule 43 et la broche P3. 7 est amenée à un niveau logique haut par la résistance de la polarisation 44. Ces caractéristiques simulent avec précision l'effet de la broche de porte de microprocesseur elle- même tout en garantissant que pendant les modes de surveillance ou de commande, le microprocesseur d'exécution 3 peut être isolé ou efficacement déconnecté du capteur externe 4 en mettant hors service les deux mémoires tampon à trois états 40 et 42. Dans le mode de surveillance ou de commande, la RAM en série 37 est arrêtée par un circuit de validation 37 (b). La RAM en série 37 reçoit son entrée à partir de la broche P3. 7 et est synchronisée par un compteur d'adresse de RAM en série 45.
Les données de RAM en série sont transmises à la voie générale 13 par une bascule de sélection de banque 46.
Il sera apprécié que cette particularité de l' invention permet une utilisation du système 1 avec des microprocesseurs du type de "microcircuit de commande à puce unique" dans lesquels le transfert d'une information dans le mode de commande ne doit pas être-autorisée à interférer avec le comportement du système d'exécution.
En ce qui concerne la source d'alimentation 17, il s'agit du type de régulateur linéaire à rendement élevé, illustré à la figure 5. Des diodes Schottky 50 constituent les éléments redresseurs de courant principaux. Un transistor principal de passage en série 51 reçoit son courant de base dérivé d'une alimentation de tension auxiliaire (non lissée) 52, de tension supérieure à celle de l'alimentation principale. Le courant d'alimentation de sortie est mesuré en surveillant la chute de tension au travers d'une résistance de sortie 53 en série et un échantillon de l'alimentation principale en courant continu est ajouté à cette chute de tension par une résistance 54 (dénommée résistance d'échantillonnage de la tension d'entrée) pour permettre l'utilisation d'une valeur de résistance basse pour la résistance de sortie 53.
En conséquence, la source d'alimentation du régulateur linéaire présente un rendement relativement élevé et il y a une dissipa- tion de chaleur inférieure à celle de sources d'alimentation convention-
<Desc/Clms Page number 9>
ne l les.
La figure 5 montre encore une entrée de courant alternatif 501, un circuit de redressement 502, un circuit de multiplica- tion de tension 503, des sorties 504 de ce dernier, et un régulateur 505.
En se reportant maintenant à la figure 6, il y est illustré une autre construction d'une source d'alimentation, c'est-à-dire une source d'alimentation à découpage secondaire 60 qui présente un transformateur 61 usuel d'isolation en fréquence du secteur et qui fournit une sortie secondaire à basse tension. En conséquence, la conception procure le rendement élevé qui est une caractéristique des conceptions de régulateurs à découpage mais cela n'expose pas les utilisateurs du système à un choc électrique dangereux qui pourrait exister si le régulateur à découpage fonctionnait à une tension élevée.
La figure 6 montre encore une alimentation en courant alternatif 600, un circuit de redressement et de découpage 601, un régulateur à découpage secondaire à 5 volts 602, un régulateur linéaire à 33 volts 603, un régulateur linéaire à 11 volts 604 et un régulateur linéaire à - Il volts 605.
Il doit être entendu que l'invention n'est nullement limitée aux formes de réalisation décrites et que bien des modifications peuvent être apportées à ces dernières sans sortir du cadre de la- dite invention.
<Desc / Clms Page number 1>
"Microprocessor development and development system".
The present invention relates to a microprocessor development system and to the development thereof.
According to the invention, there is provided a microprocessor development system comprising: a control circuit for managing the operation of the system, an interface circuit for the output and reception of microprocessor development data of execution, to and from a central computer, a surveillance memory circuit for storing surveillance subroutines of the execution microprocessor, said surveillance memory circuit comprising a single-reading memory circuit d initial instructions, connected to a selective access memory circuit, and a memory control circuit which allows the selective access memory to store a surveillance code which has been transmitted from the central computer or 'execute this monitoring code,
a breakpoint confirmation circuit for confirming breakpoints in execution microprocessor memory addresses, a memory and analysis control circuit operatively connected to an execution timer circuit , an emulation memory and control circuit connected to an external sensor for connection to the execution microprocessor, a programming circuit for the execution microprocessor, and a power source.
The invention will be more clearly understood from the following description of certain advantageous embodiments given by way of an example, with reference only to the accompanying drawings.
<Desc / Clms Page number 2>
Figure 1 is a block diagram of a microprocessor development system according to the invention.
Figure 2 is a block diagram illustrating part of the system.
Figure 3 is a block diagram illustrating another part of the system.
FIG. 4 is a circuit diagram illustrating a part of the system which is connected to a certain type of execution microprocessor.
Figures 5 and 6 are block diagrams which illustrate other power sources for use with the microprocessor development system.
Referring to the drawings and firstly to FIG. 1, there is illustrated a microprocessor development system according to the invention, indicated as a whole by the reference 1.
The system 1 is illustrated in service, connected to a central processor 2 and, by a sensor 4 which can also be called an emulation sensor in circuit, to an execution microprocessor 3. Means for controlling the system are provided by a control circuit 8 which controls an RS232C interface 9 intended for the central computer 2. The control circuit 8 also includes an analysis memory, execution timers and a logic circuit for processing the trigger. In-circuit and specific emulation means for the microprocessor are provided by an overall circuit 11 connected to the control circuit 8 by an analysis channel 12 and by a general channel 13.
The overall circuit It includes emulation circuits and a memory, as well as circuits for interrupt points, trigger detection and representation of correspondences.
An emulation cable 15 is connected to the assembly circuit 11. The general path 13 controls the synchronization of all the circuits of the system 1 and interconnects the control circuit 8, the assembly circuit II and a circuit PROM programming 16. The analysis channel 12 connects the assembly circuit 11 and the analysis memory of the control circuit 8. A power source 17 supplies the system with energy.
<Desc / Clms Page number 3>
In short, the central computer 2 in service is loaded with software which reacts in reciprocity with the system 1. A user source file is then introduced into the central computer 2 and an assembler or a compiler transforms the file from source to an object code which is stored in the central computer 2. The user can then use the system for an emulation in which the code is passed to the system 1 which simulates an execution of the execution microprocessor of the user. In this case, the central computer 2 transmits the object code to the selective access memory of the system 1.
In addition, system 1 can be used for circuit emulation, which involves connection of system 1 to the execution microprocessor system by sensor 4. In this case, system 1 produces all of the control signals necessary to pass , analyze and monitor the execution microprocessor system. When used for circuit emulation, the central computer 2 transmits by the sensor 4 the object code to the selective access memory of the execution microprocessor system.
An execution of the object code can be stopped at breakpoints at which the current contents of registers, memory locations and entry / exit gates can be analyzed. The user can compare a desired microprocessor state with an actual state by using analysis windows displayed on the screen of the central computer 2. The central computer 2 can be connected to a printer for printing analyzes or of a microprocessor state and the user can opt for an analysis of a complete state of processor registers and marks, after the execution of each instruction.
In addition, analyzes of particular registers or memory locations may only be printed when the contents change.
Referring to Figure 2, the control circuit 8 is illustrated therein in more detail. The purpose of the control circuit 8 is to perform the operations that are common for emulating any type of execution microprocessor system.
Consequently, the control circuit 8 must have the possibility of carrying out exchanges with any type of assembly circuit.
<Desc / Clms Page number 4>
11and also with the programming circuit 16. The control circuit
8 includes a microprocessor 20 whose clock frequency is chosen to provide the baud rate adapted to the interface 9. There are several different memory areas whose access is controlled by bank selection control switches 21 The programs and data which are used for controlling the functions of the system are contained in a monitoring memory 22.
To guarantee that the control circuit 8 has the possibility of starting the execution of a monitoring program and to guarantee that it has the possibility of establishing communication between the central computer 2, it is necessary that the monitoring memory 22 includes initial instruction monitoring data which resides in an EPROM 221. In addition, to ensure that the control circuit 8 is able to execute a variety of different monitoring programs which correspond to different types of execution microprocessors, it is necessary that the monitoring memory 22 includes monitoring program data which resides in a RAM 222 and which can be loaded with a particular monitoring program by the central computer 2.
In some installations, the control microprocessor 20 may be of a type, similar to the type 8031, which requires that the code or program memory area of the microprocessor be separated from the data area. To overcome the problems of establishing communication with an initial instruction monitoring program which resides in the EPROM, loading part of the monitoring data into RAM and executing the monitoring program -in a separate program or code area, the monitoring memory 22 includes circuits 223 which authorize the execution of monitoring to switch from the EPROM to the RAM and which allow the RAM area to appear at the microprocessor either as a data area (to allow the monitoring program to be loaded)
either as a code or program area (to allow the control microprocessor to execute a monitoring program from a code or program area).
<Desc / Clms Page number 5>
The control circuit 8 also includes an analysis circuit 23 which includes an analysis memory (which may be selective access) 231, a set of clock combination circuits 232, a set of on-off circuits 233 (or analysis control) a set of status bit circuits, an analysis address counter 234, a set of interrupt circuits and a circuit intended to read back the analysis. An analysis can be performed either in a continuous mode or in a block mode. In continuous mode, a start trigger starts counting the number of zones that are being analyzed. In block mode, a central trigger is used and there is a circular buffer which is analyzed circularly until a start trigger occurs.
To execute block mode, a special counter, i.e. an analysis address counter, is used.
The control circuit 8 also includes an execution timer 24 comprising three counters, the first processing the first 16 bits of the program timer, the second processing the next 14 bits and the third processing the last 14 bits. Light-emitting diodes (LEDs) 25, respectively for the power supply, for the emulation and for the control, and an extension connector 26 are mounted on the control circuit 8.
An interface 27 (or table selection buffer memory or buffer memory) is provided for the general channel 13 and comprises separate buffer memories for data, for addresses, for a read line and for a write line.
An event combination circuit 28 is provided for qualification event signals transmitted from the execution microprocessor system 3, by the general path 13. An arithmetic and logic unit (ALU) circuit d Event 29 combines event signals that have been received and armed. Similar event signals can be used for data selection or to start a trigger.
The control circuit 8 comprises an interrupt point circuit 30. For the types of execution microprocessors which have an address range of 64 K, the point circuit
<Desc / Clms Page number 6>
of interruption can be a RAM device of the type 64K X 1 to which the address channel of the execution microprocessor 3 is applied.
If it happens that the address corresponds to an interrupt point address that has been set, the output data signal can be used to stop the execution of the target program. For certain types of execution microprocessors, it may be necessary to admit a range of addresses considerably greater than 64 K, for example 512 K or 1 Mbyte.
The control circuit 8 also includes an analysis window 81, a control channel 82, a reset device 83 and a communication channel 84 with the overall panel.
A particular assembly circuit 11 is illustrated in FIG. 3. As established above, the assembly circuit 11 includes a circuit assembly which is specific to the execution microprocessor. More particularly, the assembly circuit includes an emulation circuit assembly and a memory circuit, interruption point, correspondence and trigger detection circuit assembly in addition to various control logic elements. associated with the emulation process.
FIG. 3 shows inter alia an analysis channel 12, an execution channel 302, an analysis buffer memory 303, a trigger detection 304, a buffer memory 305 and a communication buffer memory 15. FIG. 3 shows also an emulation program memory 306, an emulation data memory 307, data mapping 308, program mapping 309, interrupt flip-flop 310, and data recognition 311. Figure 3 also comprises memories with selective access in series 312 and of analysis 313, as well as devices of interrupt points for reading 314, writing 315 and program 316.
FIG. 3 also shows a state command 117 a clock detection and selection 318 a Vcc detection 319 a bank selection 320 and a communication channel 13 coming from the control circuit.
Referring now to Figure 4, a
<Desc / Clms Page number 7>
part of an overall circuit 11 to be used with an execution microprocessor 3, such as that of the type 8051, is described there.
The execution microprocessor 3 has four doors PO to P3, of eight lines each. These doors are almost bi-directional, in the sense that signals travel in both directions and that there are no dedicated entry or exit doors. Such an arrangement can cause problems when the system 1 changes from emulation mode to control mode, in which case it is possible that data must be transmitted to the control circuit 8. To guarantee that the operation of the microprocessor of execution is not affected by the operation of the system 1, a reconstitution circuit 35 and a RAM in series 37 are connected to a line 38 which is connected to the door pin P3. 7.
The serial RAM 37 transforms serial emulation information in parallel form for processing by the assembly circuit 11 and by the control circuit 8. The reconstitution circuit 35 transmits information which should be normally transmitted on line 38 for normal operation of microprocessor 3, and guarantees that the behavior of these lines in the execution system is identical to the behavior of the execution microprocessor itself, despite the use of RAM in series 37 to transfer information to the control circuit.
Input signals to pin P3. 7 are applied to the execution microporcessor 3 through a 3-state buffer memory 40. Output signals from pin P3.7 are applied through the D 36 flip-flop circuit, a door AND 41 and a three-state buffer memory 42, to the external sensor 4. During a reading cycle in the emulation mode, the three-state input buffer memory 40 is validated and the microprocessor 3 can read with precision the state of pin P3. 7 on the external sensor 4. During a write cycle, output data coming from the execution microprocessor 3 are blocked in the flip-flop 36. If the microprocessor emits a low logic signal, a flip-flop 43 actuates the buffer memory at three states 42 which in turn brings pin P3. 7 has a low level.
For a logic signal
<Desc / Clms Page number 8>
high, the three-state buffer memory 42 is deactivated by the flip-flop 43 and the pin P3. 7 is brought to a high logic level by the polarization resistance 44. These characteristics precisely simulate the effect of the microprocessor door pin itself while ensuring that during the monitoring or control modes, the microprocessor d execution 3 can be isolated or effectively disconnected from the external sensor 4 by deactivating the two three-state buffer memories 40 and 42. In the monitoring or control mode, the serial RAM 37 is stopped by a validation circuit 37 (b). The serial RAM 37 receives its input from pin P3. 7 and is synchronized by a serial RAM address counter 45.
The serial RAM data is transmitted to the general channel 13 by a bank selection flip-flop 46.
It will be appreciated that this particular feature of the invention allows use of the system 1 with microprocessors of the “single chip control microcircuit” type in which the transfer of information in the control mode must not be authorized to interfere with the behavior of the execution system.
With regard to the power source 17, this is the type of high-efficiency linear regulator, illustrated in FIG. 5. Schottky diodes 50 constitute the main current rectifying elements. A main transistor in series passage 51 receives its base current derived from an auxiliary (non-smoothed) voltage supply 52, of voltage greater than that of the main supply. The output supply current is measured by monitoring the voltage drop through an output resistor 53 in series and a sample of the main direct current supply is added to this voltage drop by a resistor 54 (called sampling resistance of the input voltage) to allow the use of a low resistance value for the output resistance 53.
As a result, the power supply for the linear regulator has a relatively high efficiency and there is less heat dissipation than conventional power sources.
<Desc / Clms Page number 9>
don't l.
FIG. 5 also shows an alternating current input 501, a rectification circuit 502, a voltage multiplication circuit 503, outputs 504 of the latter, and a regulator 505.
Referring now to Figure 6, there is illustrated another construction of a power source, that is to say a secondary switching power source 60 which has a conventional transformer 61 in isolation mains frequency and which provides a low voltage secondary output. As a result, the design provides the high efficiency which is a feature of switch regulator designs but this does not expose users of the system to a dangerous electric shock which could exist if the switch regulator operated at high voltage.
FIG. 6 also shows an AC power supply 600, a rectification and chopping circuit 601, a secondary switching regulator at 5 volts 602, a linear regulator at 33 volts 603, a linear regulator at 11 volts 604 and a linear regulator at - It volts 605.
It should be understood that the invention is in no way limited to the embodiments described and that many modifications can be made to these without departing from the scope of the said invention.