BE563738A - - Google Patents

Description

   <Desc/Clms Page number 1> 
 



   La présente invention est relative à des cir- cuits de traitement de données, et plus spécifiquement à des circuits de traitement d'information digitale dans les- quels on utilise des transistors et des diodes. 



   Jusqu'à présent, les circuits de traitement de données les plus prometteurs utilisant des éléments à l'état solide, se sont présentés sous l'une des deux formes décrites ci-dessous. Dans un type de circuit, les diodes ont été utilisées uniquement pour des fonctions logiques ou de commutation et les transistors ont été utilisés comme amplificateurs. Ces circuits exigent d'une manière caracté- ristique,des oscillations relativement grandes de la   tensior   de signal et de nombreux niveaux de tension d'alimentation en puissance. De plus, des points d'impédance élevés sont souvent présents immédiatement avant les amplificateurs à transistors, et les amplificateurs sont de ce fait sujets à interférence et captation de bruit.

   Quoique ces circuits aient été très efficaces dans certaines applications, les facteurs mentionnés ci-dessus ont souvent donné lieu à des circuits qui ne sont pas entièrement satisfaisante lors du fonctionnement et¯ qui sont inutilement complexes et coûteux. 



   Un autre type prometteur de circuit de traite- ment de données est le circuit "logique à transistor à couple -ge direct", ou D.C.T.L., tel qu'il est habituellement dési- gné. D.C.T.L. a été décrit pour la première fois dans un article de R.H. Beter et autres apparaissant aux pages 139 à 145 de la   4ème   partie de "1955 Institute of Radio Engineer Convention   Record!!   Les circuits D. C.T.L. ont l'avantage d'une grande simplicité, mais sont sujet aux désavantages 

 <Desc/Clms Page number 2> 

 des problèmes   d'interférnnce   et de la confiance en un fonc- tionnement basé sur des propriétés critiques des transis- tors.

   En particulier, dans les situations où la stabilité aux variations de température est importante, on ne dispose généralement pas de transistors ayant des propriétés qui conviennent pour des circuits D.C.T.L. 



   Un objet de la présente invention est d'accroître la sécurité de fonctionnement de circuits de traitement de données utilisant des éléments sous forme de solides et a couplage direct. 



   Un autre objet est de simplifier les circuits de traitement de données dans lesquels des diodes et des tran- sistors sont utilisés. 



   Suivant la présente invention, des diodes sont couplées de manière conductrice dans le circuit entre les collecteurs d'un groupe de transistors de commande et l'élec- trode de base d'entrée d'un transistor contrôlé. En outre, les diodes ont des électrodes semblables   connectéesentre   elles et à un élément de circuit résistif qui est connecté à la base du transistor.

   Les polarisations appliquées aux deux côtés de l'élément résistif sont telles que la mise à la terre d'une ou de plusieurs des diodes commute le transis- tor contrôlé de l'état excité à   l'état   désexcité.   Lorsqu'on   utilise des transistors à faible résistance de collecteur à émetteur, l'excitation de n'importe lequel des transistors de commande met effectivement à la masse la diode couplée au collecteur du transistor de commande. Par conséquent, lors- que n'importe lequel des transistors de commande est exci- té, le transistor contrôlé est désexcité; réciproquement, le transistor contrôlé est uniquement excité lorsque tous les transistors de commande sont désexcités. 



   Il est une caractéristique de la présente inven- tion que les diodes sont connectées dans des circuits conduc- 

 <Desc/Clms Page number 3> 

 tifs entre les collecteurs d'une pluralité de transistors et la base d'un autre transistor- 
Suivant une autre caractéristique de la présente invention, les diodes entre les transistors de commande et le transistor contrôlé sont leurs électrodes semblables connectées entre elles et à un élément résistif qui est connecté à la base du transistor contrôlé,

   et les diodes ont leur sens de circulation de courant à faible résistance disposé en opposition par rapport au sens à faible résistance du circuit base à émetteur du   transistor contrôlé*   
Il est une caractéristique supplémentaire de la présente invention qu'une source de tension est couplée au point entre les diodes et l'élément résistif du circuit décrit ci-dessus en vue de polariser le transistor contrôlé vers l'état excité, et que des moyens comprenant ledit élé- ment résistif sont prévus pour désexciter le transistor contrôlé lorsque n'importe lequel des transistors de comman- de est excité.

   Si l'élément résistif est une résistance or, dinaire, une source de tension supplémentaire qui est pola risée de manière opposée par rapport à l'autre source de tension de polarisation est couplée à la base du transis- tor contrôlé; cependant, si l'élément résistif est. une diode Zener, aucun circuit supplémentaire n'est requis pour réaliser la fonction de désexcitation. 



   Les présents circuits offrent un certain nombre   d'avantages   comparés   aux circuits   à diodes et transistors de la technique antérieure. Spécifiquement, l'alternance de circuits conditionnels à diodes et d'un étage d'amplifica- tion à transistors produit un système logique dans lequel le gain est distribué et dans lequel les impédances sont relativement faibles, avec comme résultat qu'il y aura peu de tendance à l'interférence ou à la captation de bruit. 



   D'autres avantages consistent dans les faibles oscillations de tension qui sont utilisées et la réductior 

 <Desc/Clms Page number 4> 

 du nombre de tensions d'alimentation qui est requis,comparé avec de nombreux circuits à diodes et transistors de la technique antérieure. De plus, l'utilisation de circuits conductifs interconnectant les étages successifs à travers un circuit conditionnel à diode unique signifie qu'un che- min conductif peut être établi entre le collecteur d'un transistor de commande et la base du transistor contrôlé dans l'étage ultérieur suivant. Le transistor de commande peut dès lors "agir à travers" le circuit logique à diode et extraire un courant de base inverse directement à partir du transistor contrôlé de manière à accélérer sa désexcita- tion. 



   D'autres objets, caractéristiques et avantages de la présente invention peuvent être facilement obtenus par la considération de la description détaillée suivante et du dessin dans lequel : - la figure 1 représente un circuit logique élé- mentaire à transistors et diodes suivant la présente inven- tion ; et - la figure 2 représente un circuit logique simple suivant la présente invention, qui est réalisé à partir du circuit de la figure 1. 



   En se référant plus particulièrement aux dessins, la figure 1 représente à titre d'exemple, un circuit logi- que de base comprenant le transistor 12 et les trois diodes 14, 16 et 18. Le transistor a son émetteur à la masse et le circuit de contrôle d'entrée connecté à la base du tran- sistor comprend l'élément résistif 20 et les trois diodes 14, 16 et 18. Le transistor 12 est un transistor à jonction et est représenté dans le dessin comme étant un transistor   N-P-N.   Il peut bien entendu êtreun transistor   P-N-P   si la polarité du circuit associé est également inversée. 



  Lorsque l'entrée à la base du transistor 12 est positive 

 <Desc/Clms Page number 5> 

 de sorte que le circuit de base à émetteur est polarisé dans le sens direct, le transistor 12 est excité. Lorsqu'un transistor à jonction est excité, la résistance de collec- teur à émetteur est très faible et la tension du collecteur tombe à peu près au potentiel de la masse. Cependant, lors- que la base est polarisée dans le sens à résistance élevée par rapport à l'émetteur, la résistance de collecteur à émetteur est très élevée et le collecteur est   essentiellement   à circuit ouvert. 



   En se référant au transistor N-P-N 12 de la figure 
1, une tension négative à la base tend à couper le transis- tor et une tension d'entrée positive tend à exciter le transistor. La tension négative fournie à la borne 22 est couplée à la base du transistor 12 par la résistance 24 et polarise le transistor vers l'état désexcité. La source de tension positive à la borne 26 est couplée à la base du transistor 12 par les résistances 28 et 20 et polarise le transistor vers l'état excité. 



   Lorsque lex circuits d'entrée aux trois diodes 
14,16 et 18 sont ouverts, la polarisation positive   surpas-   se la polarisation négative et le transistor 12 est excité. 



   Cependant, lorsque l'entrée à n'importe laquelle des diodes   14,16   eu 18 est à la masse, la polarisation positive procu- rée par la source de tension positive connectée à la borne exemple 26 est   court-circuitée   vers la masse. Ceci peut   par/être   réalisé par la fermeture de l'interrupteur 30 connecté à la diode 18 ou par l'excitation du transistor 32 connecté à la diode 14. Lorsque la polarisation positive est court- circuitée vers la masse, la base du transistor 12 devient légèrement négative et le transistor 12 est coupé. Le con- densateur 34 a son utilité dans l'accélération de la commu- tation du transistor 12, particulièrement lorsqu'il se dé- 

 <Desc/Clms Page number 6> 

 secite.

   Plus spécifiquement, lorsqu'une des entrées de diode est à la masse, le condensateur   34   produit une poin- te de courant initiale dans le sens qui tend à décharger le condensateur. Ceci est également le sens de courant inverse de la partie base à émetteur du transistor 12, de sorte que la pointe de courant accélère l'action de commutation. 



   Dans le language du circuit de calculateur, il est récemment devenu habituel de parler de circuits "ET" ou de circuits   "OU".   A certains points de vue, le circuit de la figure 1 peut être considéré comme   éta3t   soit un circuit ET soit un circuit OU. Par exemple, lorsque les trois entrées aux diodes 14 à 18 de la figure 1 sont à circuit ouvert, le transistor 12 est excité et le collec- teur du transistor 12 est sensiblement au potentiel de la masse. Le circuit peut de ce fait être considéré comme étant un circuit ET. Cependant, si n'importe lequel des circuits   d'entrée aux diodes 14 à 18 est à la masse ; letransistor   
12 est désexcité et son électrode collectrice   de   sortie est à circuit ouvert ou "élevée".

   Sous ce rapport, le circuit peut dès lors être considéré comme étant un circuit OU. Le concept de circuits ET ou OU n'est pas entièrement satis- faisant pour le présent circuit du fait que chaque étage de circuit logique, comprenant un circuit tel que celui représenté à la figure 1, introduit une inversion des si- gnaux d'entrée de l'état à la masse à l'état à circuit ou- vert, ou   gice-versa.   Il est dès lors très désirable d'ana- lyser le fonctionnement de chaque circuit individuellement. 



   Quoique de nombreuses combinaisons différentes de valeurs d'éléments de circuit puissent   treutilisées,   un jeu qui a été utilisé avec succès est donné ci-dessous 
R-20 - 1. 000 ohms 
R-24   24.000   ohms 
R-28- 11.000 ohms 

 <Desc/Clms Page number 7> 

 
C-34 - 2.000 micromicrofarads tension à la borne 22 - -22 volts tension à la borne 26 - +22 volts 
Les transistors qui étaient utilisés étaient des transistors au silicium à base diffusée. N'importe quelle diode de calcul rapide peut être utilisée.

   Avec les élé-   ments   de circuit ayant les valeurs indiquées ci-dessus, une oscillation de tension d'environ   +1   à   +3   volts est produite du côté diode de la résistance 20 et il y a une oscillation de tension d'environ 0 à +1 volt à   ltentiée   de la base du transistor 12 pour les deux états de fonction- nement du circuit. 



   Il est à noter que le circuit de la figure 1 peut être simplifié par la substitution d'un élément résistif non linéaire d'un type particulier à la résistance 20 de la figu- re 1. Spécifiquement, une diode   Eener   ayant une tension d'amorçage d'environ 2 ou 3 volts dans le sens de courant inverse peut être substituée à la résistance 20, avec l'ano- de de la diode Zener connectée à la base du transistor 12. 



  La polarité de la diode Zener sera inversée pour   l'utilisa-   tion avec des transistors   P-N-P.   La diode Zener sera de préférence une diode à jonction au silicium avec une capa- cité de jonction relativement élevée. Lorsque cette substi- tution est faite, la résistance 24, la source de tension négative connectée à la résistance 24 et le condensateur   34   peuvent être éliminés en plus de la résistance 20. Lorsque les entrées aux diodes 14, 16 et 18 sont à circuit ouvert, la. tension positive appliquée à la borne 26 produit l'amor- çage de la diode Zener et le transistor 12 est excité. 



  Lorsque l'entrée 4 une des diodes 14, 16 ou   18   est à la masse, la diode Zener retourne dans son état à résistance élevée et aucun courant de base ne circule dans le transis- 

 <Desc/Clms Page number 8> 

 tor 12. Le transistor est dès lors désexcité. Il est à rap- perler que le condensateur 34 à la figure laidait à accé- lérer la désexcitation du transistor 12. La capacité de jonction élevée de la diode Zener réalise la mêmefonction lorsqu'un tel élément résistif est substitué à la résistan- ce 20 tel qu'indiqué plus haut. 



   Le circuit de la figure 2 est un circuit logique utilisant des réseaux de commutation qui sont semblables à celui représenté à la figure 1. Les cinq réseaux de commu- tation élémentaires qui sont utilisés à la figure 2 sont les réseaux 40, 42, 44, 46 et 48. En comparant le circuit dans le cadre en traits mixtes 44 à celui de la figure 1, il est à noter que les trois diodes 50, 52 et 54 sont tou- tes connectées au collecteur du transistor 56, alors que dans la figure 1, les trois diodes 14, 16 et 18 sont con- nectées à l'électrode de base d'entrée du transistor 12.      



  Du point de vue du circuit, il est clair que les deux cir- cuits sont sensiblement équivalents, c'est-à-dire que d'un point de vue circuit logique il n'y a aucune différence que les diodes soient disposées à la sortie de chaque étage précédent ou soient groupées ensemble à l'entrée de l'étage suivant. Pour la facilité de l'explication, les diodes 14, 16 et 18 à la figure 1 étaient groupées à l'entrée de l'u- nité de circuit. Dans un cas particulier, un type de grou- page peut être préféré à l'autre, suivant la distribution des capacités du câblage. Par conséquent, à la figure 2, les diodes sont représentées disposées près des collec- teurs des transistors, à titre de variante de la disposi- tion de la figure 1. 



   Dans le circuit de la figure 2, les deux éléments de circuit logique 40 et 42 sont interconnectés de manière à former une multivibrateur. Ceci peut être facilement réa- lisé en connectant la sortie d'une des diodes de chaque 

 <Desc/Clms Page number 9> 

 circuit à l'entrée de l'autre circuit. Les signaux de basculement et de rappel appliqués respectivement aux conduc. teurs d'entrée 62 et 64 du multivibrateur doivent avoir l'effet d'une   mse   à la masse des conducteurs d'entrée en vue de changer l'état du multivibrateur. Ainsi, par exemple, si le conducteur d'entrée 62 au circuit 40 est à la masse, le transistor 66 dans le circuit   40   est désexcité et le transistor 68 dans le circuit   42   est excité. 



   La nature¯du circuit de la figure 2 sera maintes nant examinée plus en détail. Initialement, la convention qui sera utilisée pour exprimer la relation entre les si- gnaux en différents points du circuit sera basée sur les principes de l'algèbre de Booleo Ces principes sont bien connus dans la technique du calcul et de la commutation; par exemple, l'algèbre de Boole est exposée dans un texte intitulé "The Design of Switching Circuits" de W. Keister, A. E.Ritchie et S.H.Washburn, D.Van Nostrand Company, Inc. , New York 1951. Pour utiliser l'algèbre de Boole des lettres majuscules seront employées pour désigner les conditions à tensions "élevées" ou à circuit ouvert en un point parti- culier dudit circuit, et les lettres majuscules avec indi- ce prime désigneront les conditions de tension "faible" ou potentiel de masse aux mêmes points.

   Ainsi, la désigna-   tion"X"   indique une tension "élevée" à l'entrée du circuit 44 et un état à la masse à l'entrée du circuit   44   est désigné par le symbole "X' ". 



   En considérant le fonctionnement du circuit   46,   la sortie au collecteur du transistor 70 inclus dans ce      circuit est élevée lorsque l'une ou l'autre des deux entrée au circuit 46 est à la masse. L'entrée au circuit 46 et provenant du circuit   44   est à la masse lorsque l'entrée au circuit 44 est élevée. Ceci correspond à la condition désignée par X. La sortie du circuit 46 est également 

 <Desc/Clms Page number 10> 

 élevée si l'entrée au circuit 46 et provenant du circuit 40 est à la masse. Ceci correspond à l'état "rappelé" du multivibrateur et est désigné par A', par opposition à la désignation A pour l'état "basculé" du multivibrateur. 



  Suivant l'algèbre de Boole, une fonction OU est désignée par un signe + .Par conséquent, la sortie au collecteur du transistor 70 est élevée et est indiquée suivant les con- ditions de l'algèbre de Bolle par A'+ X. 



   En considérant le mode de fonctionnement du cir- cuit 48 à la figure 2, sa sortie sera élevés ou à circuit ouvert lorsque l'un ou l'autre de oes deux conducteurs d'entrée est à la masse. Lorsque l'entrée   X   est élevée, le conducteur connectant l'élément de circuit 44 au circuit 48 est au potentiel de masse. En considérant maintenant le circuit d'entrée au circuit 48 provenant du circuit   46,.   ce circuit d'entrée est au potentiel de masse lorsque les deux entrées au circuit   46   sont élevées. Ceci a lieu lors- que l'entrée au circuit   44   est faible ou à la masse, et lorsque le multivibrateur est dans l'état   "basculé"..Des   conditions simultanées requises sont rexprimées dans l'al- gèbre de Boole sous forme d'un produit.

   Les conditions re- quises pour rendre la sortie du circuit 46 faible sont ine diquées par l'expression algébrique de Boole A.X'. Par conséquent, l'expression algébrique de Boole pour les condi- tions pour lesquelles la sortie du circuit 48 est élevée est X + A.X'. Ceci signifie que le signal de sortie est élevé lorsque X est élevé, ou lorsque l'entrée X est faible et lorsque le multivibrateur 40, 42 est dans l'état "bas- culé" requis pour produire un signal élevé à la sortie A. 



   En plus du conducteur dé sortie 72 du circuit 48, il y a deux conducteurs de sortie supplémentaires 74 et 76 représentés dans le coin supérieur droit de la figure 2. Le conducteur de sortie 74 est connecté directement à la sortie du circuit 40 du multivibrateur et est de ce fai 

 <Desc/Clms Page number 11> 

 élevé lorsque le multivibrateur est dans l'état "rappelé". 



  Ceci est indiqué par la lettre A associée à ce conducteur de sortie. Le conducteur de sortie 76 est connecté à la sortie du circuit 46.   Tl   est dans l'état élevé ou ] cir- cuit ouvert dans les conditions indiquées par l'expression. algébrique de Boole A' + X . 



   Dans le circuit de la figure 2, chacun des cir- cuits connectant les "blocs" logiques 40,   42   et 44 au bloc logique qui suit   46   ou 48 comprend une diode. Il est occasionnellement désirable d'insérer un étage d'inversion dans le circuit logique du type exposé dans la présente demande. Un tel circuit d'inversion change simplement des signaux d'entrée élevés en des signaux d'entrée fai- bles et vice-versa. Si deux étages sont connectés sortie à entrée, et que le premier étage n'est pas connecté à l'en- trée de n'importe quel autre   étge,   aucune diode n'est requise dans le circuit de connexion entre les deux étages. 



  En se référant à la figure 2, le circuit 46 est un étage d'inversion, et les diodes à la sortie du circuit   46   sont uniquement nécessaires pour éviter le couplage des si- gnaux provenant du circuit 44 au conducteur de sortie 76. 



  En l'absence des circuits additionnels couplés au conduc- teur 76, le collecteur du transistor 70 peut être connecté directement à l'entrée du circuit 48. 



   A cet endroit de l'exposé, il est considéré comme désirable de mettre l'accent sur les connexions di- rectes entre les transistors dans les circuits suivant la présente invention. Lorsqu'on utilise ces connexions directes, un transistor de commande peut extraire un cou- rant de base inverse directement à partir d'un transistor contrôlé dans un étage ultérieur. L'expression "circuit conductif" est dès lors utilisée pour distinguer les présen- tes interconnexions des circuits moins efficaces de 

 <Desc/Clms Page number 12> 

 la technique antérieure   danslaquelle   les circuits de cou- plage comprenaient des condensateurs, des transformateurs ou des diodes à tension inverse élevée et à poles opposés. 



   Quelques fonctions logiques simples sont réali- sées par le circuit de la figure 2. Cependant, à la lumière des principes de l'algèbre de   oole,   il est clair que n'importe quelle fonction de commutation combinatoire peut être réalisée par une disposition convenable des "blocs" logiques exposés ci-dessus. Tel qu'indiqué dans le texte cité plus haut et dans un article intitulé "An Application of   Bolean   Algebra to the Design of Electronic Switching Circuits" de S.H. Washburn, A.I.E.E. Transactions, Partie   I,   Communications and Electronics, Vol. 72, Septembre, 1953, n'importe quel circuit de commutation combinatoire peut être formé à partir de circuits ET, de circuits OU,      et de circuits de négation.

   L'article cité ci-dessus mon- tre également qu'un circuit OU avec des circuits de néga- tion ou d'inversion en série avec ses conducteurs d'entrée et de sortie est l'équivalent complet d'un circuit ET. Par conséquent, un circuit ET et un circuit d'inversion constituent un   "jeu   fondamental" d'opérateurs logiques en ce sens que n'importe quelle fonction de commutation combinaitoire peut être réalisée à partir de ces circuits élémentaires ; semblablement, un circuit OU et un circuit d'inversion est également un "jeu fondamental". Il a été noté plus haut que le circuit de la figure 1 est un circuit d'inversion lorsqu'il a une seule entrée et une seule sortie et qu'il peut exécuter soit une fonction OU, soit une foncé tion ET, suivant la convention de signal qui est utilisée. 



  Il est dès lors clair qu'un circuit pour réaliser n'impor- te quelle fonction de commutation combinatoire désirée peut   être mise   en oeuvre avec les blocs logiques exposés dans les dessins et décrits ci-dessus. 

 <Desc/Clms Page number 13> 

 



   Il est bien entendu que les dispositions décri- tes ci-dessus sont illustratives de-l'application des principes de la présente invention. De nombreuses autres dispositions peuvent être conçues par les techniciens aver- tis sans se départir de l'esprit et de la portée de la pré- sente invention. 



   REVENDICATIONS.- 
1.- Dans un circuit logique à transistors et dio- des, des premier, second et troisième transistors ayant chacun leur électrode émettrice à la masse, un élément de circuit résistif ayant une borne connectée à la base dudit troisième transistor, une première et une seconde diode connectées respectivement des collecteurs des dits premier et second transistors à l'autre bofne dudit élément résis- tif, lesdites diodes ayant leur sens à faible résistance disposé en opposition par rapport au sens à faible résistance du circuit de base à émetteur dudit troisième transistor, les circuits connectés entre les collecteurs desdits premier et second transistors et la base dudit troi -sième transistor étant des circuits entièrement conduc- tifs,

   des premiers moyens comprenant une source de tension connectée au côté diode dudit élément résistif en vue de polariser normalement la partie base à émetteur du dit troisième transistor dans l'état à faible résistance, et des seconds moyens comprenant une autre source de ten- sion couplée au côté transistor dudit élément résis- tif en vue de polariser la partie base à émetteur dudit transistor dans le sens à résistance élevée. 

**ATTENTION** fin du champ DESC peut contenir debut de CLMS **.

Claims (1)

1. 2. - En combinaison, une pluralité de circuits lo- giques à transistors et diodes à couplage direct comprenant chacun une premier circuit conditionnel à diodes compre- nant une pluralité de diodes-ayant les bornes semblables <Desc/Clms Page number 14> connectées entre elles, un transistor ayant son émetteur à la masse, une résistance interconnectant lesdites bornes semblables desdites diodes et la base dudit transistor, le sens à faible résistance du circuit redresseur de base à émetteur dudit transistor étant disposé en opposition par rapport à celui desdites diodes, des premiers moyens comprenant une source de tension connectée au côté diode de ladite résistance en vue de polariser normalement la partie base à émetteur dudit transistor dans l'état à fai- ble résistance,

   et des seconds moyens comprenant une se- conde source de tension couplée au côté transistor de la dite résistance en vue de polariser la partie base à émet- teur dudit transistor dans le sens à résistance élevée, lesdits seconds moyens surpassant normalement lesdits pre- miers moyens, et des moyens pour coupler le collecteur d'un transistor dans un premier desdits circuits logiques à uaa des diodes à l'entrée d'un second desdits circuits, la connexion d'ensemble du collecteur-du transistor dans le dit premier circuit logique à la base du transistor dans ledit second circuit logique étant un circuit conductif.

   3.- En combinaison, des premier, second et troi- sième transistors, une résistance ayant une borne connectée à la base dudit troisième transistor, et une première et une seconde diodes connectées respectivement, des col- lecteurs desdits premier et second transistors à l'autre borne de ladite résistance, les circuits connectés entre les collecteurs desdits premier et second transistors et la base dudit troisième transistor étant des circuits entièrement conductifs.

   4.- En combinaison, des premier, second et troi- sième transistors, un élément résistif ayant une borne connectée à la base dudit troisième transistor, une pre- mière et une seconde diodes connectées respectivement <Desc/Clms Page number 15> des collecteurs des dits premier et second transistors à l'autre borne dudit élément résistif, les circuits connec- tés entre les collecteurs desdits premier et second tran- sistor et la base dudit troisième transistor étant des cir- cuits entièrement conductifs, et des moyens pour appliquer des tensions de polarisation de polarités opposées aux deux bornes dudit élément résistif.

   5. - En combinaison, des premier, second et troiè sième transistors ayant leur électrode émettrice à la mas- se, une résistance ayant une borne connectée à la base du dit troisième transistor, une première et une seconde diodes connectées respectivement des collecteurs desdits premier et second transistors à l'autre borne de ladite résistance, les circuits connectés entre les collecteurs desdits pre- mier et second transistors et la base dudit troisième transistor étant des circuits entièrement conductifs, et des moyens pour appliquer des tensions de polarisation de polarités opposées aux deux bornes de ladite résistance.

   6. - Dans un circuit logique à transistors et diodes à couplage direct, un circuit à diodes comprenant une plura- lité de diodes ayant les bornes semblables connectées en- tre elles, un transistor ayant son émetteur à la base, une résistance interconnectant lesdites bornes semblables desdites diodes et la base dudit transistor, le sens à faible résistance du circuit redresseur de base à émetieur dudit transistor étant disposé de manière opposée par rap- port à celui desdites diodes, des premiers moyens compre- nant une source de tension d'une certaine polarité connec- tée au côté diode de ladite résistance en vue de polariser normalement la partie base à émetteur dudit transistor dans un certain sens,

   des seconds moyens comprenant une seconde source de tension de polarité opposée couplée <Desc/Clms Page number 16> au cté transistor de ladite résistance en vue de polariser la partie base à émetteur dudit transistor dans le sens opposé, lesdits premiers moyens surpassant normalement lesdits seconds moyens et des moyens de contrôle pour exciter ledit circuit à diodes et mettre hors d'état les dits premiers moyens de polarisation.

   7.- En combinaison, des premier, second et troisième transistors ayant leur électrode émettrice à la masse, une résistance ayant une borne connectée à la base dudit troisième transistor, et une première et seconde diodes connectées reppectivement des collecteurs desdits premier et second transistors à l'autre borne de ladite résistance, les circuits connectés entre les collecteurs desdits premier et second transistors et la base dudit troisième transistor étant des circuits entièrement conduc- tifs.

   8.- En combinaison, une pluralité de circuits lggiques à transistors et diodes à couplage direct com- prenant chacun un premier circuit conditionnel à diodes comprenant une pluralité de diodes aant les bornes sem- bmables connectées entre elles, un transistor ayant son émetteur à la base, une résistance interconnectant les di- tes bornes semblables desdites diodes et la base dudit transistor, le sens à faible résistance du circuit redres- seur de base à émetteur dudit transistor étant disposé de manière opposée par rapport à celui desdites diodes, des premiers moyens comprenant une source de tension con- nectée au côté diode de ladite résistance en vue de pola- riser normalement la partie base à émetteur dudit transis- tor dans l'état à faible résistance,

   et des seconds moyens comprenant une seconde source de tension couplée au côté transistor de ladite résistance en vue de polariser la partie base à émetteur dudit transistor dans le sens <Desc/Clms Page number 17> à résistance élevée, lesdits seconds moyens surpassant normalement lesdits premiers moyens, des moyens pour coupler le collecteur d'un transistor de commande dans un , à 'premier desdits circuits logiques/une des diodes à l'entrée d'un second desdits circuits, et des moyens pour coupler le collecteur d'un transistor de commande supplémentaire 'à une autre des diodes à entrée dudit second circuit, les connexions d'ensemble des collecteurs desdits transis- tors de commande à la base du transistor dans ledit second circuit logique étant un circuit conductif.

   9.- En combinaison, des premier, second et troisième transistors et une première et seconde diodes connectées respectivement des collecteurs desdits pre- mier et second transistors à la base dudit troisième tran- sistor, les circuits connectés entre les collecteurs des dits premier et second transistors et la base dudit troi- sième transistor étant des circuits entièrement conductifs.

   10. - En combinaison, des premier, second et troisième transistors, un élément résistif ayant une borne connectée à la base dudit troisième transistor, une première et seconde diodes connectées respectivement des collecteurs desdits premier et second transistors à la seconde borne dudit élément résistif, lesdites diodes ayant leur sens à faible résistance disposé en opposition par rapport au sens à faible résistance du circuit de base à émetteur dudit troisième transistor, les circuits connectés entre les collecteurs desdits pre- mier et second transistors et la base dudit troisième tran- sistor étant des circuits entièrement conductifs,

   et des moyens connectés à ladite seconde borne dudit élément ré- sistif en vue de polariser ledit troisième transistor dans l'état excité lorsque lesdits premier et second transistors <Desc/Clms Page number 18> sont désexcités.

   11.- En combinaison, des premier, second et troi- sième transistors, un élément de circuit résistif ayant une borne connectée à la base dudit troisième transistor, des premier et second dispositifs à conduction asymétrique connectés respectivement des'collecteurs desdits premier et second transistors à l'autre borne dudit élément ré- sistif, lesdits dispositifs à conduction asymétrique ayant leur sens à faible résistance disposé en opposition .par rapport au sens à faible résistance du circuit de base à émetteur dudit troisième transistor, les circuits connec- tés entre les collecteurs desdits premier et second tran- sistors et la base desdit troisième transistor étant des circuits entièrement conductifs,

   des premiers moyens comprenant une première source de tension couplée au côté transistor dudit élément résistif en vue de/polariser la partie base à émetteur dudit transistor vers le sens à résistance élevée, et des seconds moyens comprenant une seconde source de tension connectée à ladite autre borne dudit élément résistif en vue de polariser norma- lement la partie base à émetteur dudit troisième transis- tor dans l'état à faible résistance.

   12..- Dans un circuit logique à transistor et diodes, des premier, second et troisième transistors ayant chacun leur électrode émettrice à la masse, un élément de circuit résistif ayant une première borne connectée à la base dudit troisième transistor, une diode connectée du collecteur dudit premier transistor à la seconde borne dudit élément résistif, ladite diode ayant son sens à faible résistance polarisé en opposition par rapport au sens à faible résistance du circuit de base à émetteur dudit troisième transistor, des moyens de circuit connectant <Desc/Clms Page number 19> le collecteur d.udit second transistor à ladite seconde borne dudit élément résistif,

   les circuits connectés entre les collecteurs desdits premier et second transis- tors et la base dudit troisième transistor étant des circuits entièrement conductifs, des premiers moyens comprenant une source de tension connectée au côté dio- de dudit élément résistif en vue de polariser normalement la partie base à émetteur dudit troisième transistor dans l'état à faible résistance, et des seconds moyens comprenant une autre source de tension couplée au coté transistor dudit élément résistif en vue de polariser la partie base à émetteur.dudit transistor vers le sens à résistance élevée.

   13.- Dans un circuit .logique à transistor, des premier, second, et troisième transistors, une résistance ayant une borne connectée à la base dudit troisième transir -tor, une diode connectée du collecteur dudit premier transistor à la seconde borne de ladite résistance, des moyens de circuit connectant le collecteur dudit second transistor à ladite seconde borne, les circuits connectés entre les collecteurs desdits premier et second transistors et la base dudit troisième transistor étant des circuits entièrement, conductifs, et des moyens pour appliquer des tensions de polarisation de polarités opposées aux deux bornes de ladite résistance.

   14.- Dans un circuit logique à transistors, des premier, second et troisième transistors ayant cha- cuti leur électrode émettrice à la masse, un élément de circuit résistif ayant une borne connectée 'à la base dudit troisième transistor, des premier et second moyens de circuit entièrement conduct.ifs connectés respective- ment des collecteurs desdits premier et second transistors <Desc/Clms Page number 20> à l'autre borne dudit élément résistif, des premiers moyens comprenant une source de tension connectée au côté d'entrée duditélément résistif en vue de polariser nor- malement la partie base à émetteur dudit troisième transis- tor dans l'état à faible résistance,

   et des seconds moyens comprenant une autre source de tension couplée au côté dudit élément résistif connecté a.udit troisième transistor auvue de polariser la partie base à relieur dudit -transis- tor vers l'état à ré¯sistance Élevée.

   15.- En combinaison, des premier, second et troisième transistors, un élément résistif ayant une borne connectée à la base dudit troisième transistor, et une première et seconde diodes connectées respectivement des collecteurs desdits premier et second transistors à l'autre borne dudit élément résistif, lesdites diodes ayant leur sens à faible résistance disposé en opposition par iapport au sens à faible résistance du circuit de base à émetteur dudit troisième transistor, les circuits connectés entre les collecteurs des dits premier et second transistorset la base dudit troisième transistor étant des circuits entièrement conductifs.

   16.- Dans un circuit logique à transistors, une pluralité de premiers transistors qui sont normale- ment désexcités, un second transistor, un élément d'impé- daace connecté directement à la base dudit second transis- tor, une diode connectant directement les collecteurs de chacun desdits premiers transistors au dit élément d'im- pédance,

   et des moyens comprenant leditélément d'impé- dance en vue de polariser normalement la partie base à émetteur dudit second transistor vers l'état à faible résistance et de polariser la partie base à émetteur <Desc/Clms Page number 21> dudit second transistor vers l'état à impédance élevée lorsde L'excitation d'un desdits premiers transistors, ledit moyen comprenaut en outre une source de tension connectée auditélément d'impédance et auxdites diodes.

   17.- Dans un circuit logique à transistors, la combinaison suivant la revendication 16, dans laquelle ledit élément d'impédance est une résistance, lesdits moyens comprenant en' outre une seconde source de tension connectée à ladite résistance et à la base dudit second transistor, lesdites sources de tension étant de polarités opposées.

   18.- Dans un circuit logique à transistors, un premier transistor, des second et troisième transistors pour contrôler ledit premier transistor, lesdits seconds et troisième transistors étant normalement désexcités, une première et seconde diodes connectées des collecteurs desdits premier et second transistorsà un point comme des moyens comprenant une source de tension coupléeaudit point commun en vue de polariser normalement ledit pre- Plier transistor dans le sens à faible résistance,

   et des moyens comprenant un élément d'impédance connecté entre ledit point commun et la base dudit premier transistor en vue de désexciter ledit premier transistor lorsque, un ou plusieurs desdits second et troisième transistors sont excités* 19.- Dans un circuit logique à transistors, dans lequel les transistors sont connectés suivant la configuration de circuit à émetteur commun, un premier EMI21.1 trallS i8 Gor, des 88cúr'iJ oi, ;

   1J.'ols lèlUC' bransisbors pour con- trôler ledit premier transistor, lesdits second et troisiè- me transistors étant normalement désexcités, des première <Desc/Clms Page number 22> et seconde diodes connectées directement des collecteurs desdits premier et second transistors à un point commun, une? résistance, des moyens comprenant mie source de tau- sion couplée à travers ladite résistance audit point commun en vue de polariser normalement ledit premier trin- sistor dans le sens à faible résistance, et des moyens - comprenant un élément résistif connecté entre ledit point commun et la base dudit premier transistor en vue de désexciter le dit premier transistor lorsqu'un ou plusieurs desdits second et troisième transistors sont excités,

   le sens à faible résistance desdites première et seconde diodes étant disposé en opposition par rapport au sens à faible résistance du circuit de base à émetteur dudit premier transistor.