<Desc/Clms Page number 1>
MEMOIRE A TORES DE FERRITE.-
<Desc/Clms Page number 2>
La présente ivnention se rapporte à une mémoire ma- tri@ielle à tores de ferrite.
Les tores de ferrite présentent une caractéristique d'hystérésis magnétique d'allure sensbibement rectangulaire.
Il faut donc un courant d'intensité déterminée I pour que se produise un changement du sens d'aimantation du tore, un cou- rant d'intensité 1/2 étant pratiquement sans effet sur sa va- leur d'aimantation.
Une mémoire à tores de ferrite classique est consti- tuée par un grand nombre de tores disposas sous la force d'une matrice carrée ou rectangulaire. Tous les tores d'une même ran- gée sont traversés par un fil de sélection horizontale, et tous les tores d'une même colonne sont traversés par un fil de sé- lection verticale. Un tore se trouve donc au croissaient de cha- que fil horizontal et de chaque fil vertical. Dans une forme de réalisation la plus simple actuellement connue, il faut encore un troisième fil, dit de lecture, traversant tous les tores en série dans un sens tel que le changement du sens d'aimantation donne le même courant quel que soit le tore. La lecture d'un tore se fait alors en appliquant simultanément une impulsion négative aux deux fils qui s'y croisent.
Si le tore est dans l'état 0, le fil de lecture est le siège d'un signal de faible amplitude. Si, au contraire, le tore testé se trouve dans l'état 1, il passe dans l'état 0 et la variation de flux résultante induit un signal d'amplitude notablement plus grande dans le fil de lec- ture. Quant à l'inscription dans un tore, elle a lieu en appli- quant une impulsion positive simultanément aux deux fils qui s'y croisent.
<Desc/Clms Page number 3>
Dans une mémoire de grande capacité, le nombre de fils devient considérable et le câblage s'avère délicat.
La présente invention a pour but de procurer une -mémoire à tores de ferrite dans laquelle le nombre de fils est considérablement réduit et dont le câblage peut être réalisé sous forme de circuit imprimé et par des procédés mécaniques ou automatiques.
La mémoire selon l'invention se caractérise en ce que chaque tore est traversé par deux fils seulement appar- tenant à deux réseaux orthogonaux et en ce que deux diodes sont associées à chaque fil de l'un desdits réseaux, ces dio- des étant orientées en sorte que la cathode de la première dio- de et l'anode de la seconde diode soient connectées au fil au- quel elles sont associées, l'anode de la première diode étant connectée à un potentiel positif par rapport à sa cathode lorsque la rangée correspondante est sélectionnée pour une première opération dans la mémoire tandis que la cathode de la seconde diode est connectée à un potentiel négatif par rapport à son anode lorsque la rangée correspondante est sélectionnée pour l'opération inverse dans la mémoire.
Selon une forme de réalisation préférée, la mémoire à tores de ferrite selon l'invention comporte des réseaux de fils orthogonaux imprimés sur un support en matériau isolant.
L'invention sera décrite plus en détails ci-après en se référant aux dessins joints dans lesquels: - la figure 1 est un diagramme montrant la carac- téristique d'aimantation d'un noyau de ferrite ; - la figure 2 est un schéma simplifié illustrant le principe de la mémoirematricielle selon l'invention.
La figure 1 montre la caractéristique d'hystérésis rectangulaire d'une ferrite. Celle-ci peut se trouver dans l'un des deux états d'aimantation rémanente de signes contrai-
<Desc/Clms Page number 4>
res que l'on désigne conventionnellement par les valeurs binaires 0 et 1. Supposons que la ferrite sa trouve initia- lement dans l'état 0. Tant que le courant appliqué ne dé- passe pas la valeur IA correspondant au point A, le point figuratif de l'état d'aimantation se déplace entre 0 et A et revient au point 0 lorsque le courant disparaît. Pour un courant I, le point figuratif de l'état d'aimantation varie jusqu'en B, puis sa stabilise en 1 lorsque le cou- rant disparaît.
Inversement, pour un courant atteignant l'amplitude -I, l'état d'aimantation passe de l'état à l'état 0 en suivant le trajet 1CDO. Pour un courant 1/2, quelle qu'en soit la polarité, on voit que l'état d'aiman- tation ne se trouve pas affecté.
La figure 2 représente une matrice de tores de ferrite selon l'invention. Les tores sont disposés en ran-
EMI4.1
géeS' orthogonales Hp H2... Hm; Vie t V2'" Vn. La matrice se complète par deux réseaux de fils orthogonaux, un tore se trouvant à chaque point de croisement entra les fils des deux réseaux. A chaque fil de l'un des réseaux, aux fils du réseau horizontal H par exemple, sont connectées deux diodes telles que 1B et 1L. La cathode de la diode 1E et l'anode de la diode 1L sont connectées au fil H1 La seconde électrode de chacune de ces deux diodes est connectée à un point de po- tentiel de polarité appropriée. Sur le dessin on a représen- té en outre les commutatours de sélection de la rangée hori- zontale H1 par les deux contacts 2E et 2L.
Cette matrice fonctionne comme suit- en supposant que tous les tores sont initialement dans l'état 0. Pour écrire un 11 bi- naire dans un tore déterminé, c'est-à-dire pour amener ce tore dans l'état 1, on fait passer un courant 1/2 dans chacun des fils qui se croisent dans le tore considéré. Comme on le voit sur
<Desc/Clms Page number 5>
la figure 1, le courant total I fait passer le tore dans l'état d'aimantation correspondant à l'état 1, Les toréa dont les fils qui s'y croisent ne sont pas parcourus si- multanément par un courant 1/2, restent dans l'état 0.
Si l'on applique un courant 1/2 au fil V2, par exemple, il ne se passe rien, les tores traversas par ce fil V2 ne commu- tent pas puisqu'un courant 1/2 est insuffisant pour inver- ser leur état d'aimantation. Mais si, par la fermeture du contact de sélection 2S, on applique en même temps un cou- rant 1/2 au fil H1, par exemple, dans un sens tel que la diode lE soit passante, le tore se trouvant au croisement
EMI5.1
du fil H1 et du fil 112, et celui-là seul&snt ccsaute et passe dans l'état 1. Il en est de tl:ne pour chaqua tore dans lecuel est induit un champ CCtS,;."1.3tique correapondant au cou- rant I, par l'application d'un courant 1/2 à chacun des deux fils qui s'y croisent.
Pour tester l'état des tores de la rangée horizontale H1 par exemple, - on fait passer dans ce fil H1, par la
EMI5.2
f émettra du contact de sélection 2L, un courant d'amplitu- de I dans un sens tel que la diJ3e iL coit On r.,- cueille alors sur les fils V11 V.. Vn des irptllsians de cou- rint prop>rtior-ne13,es aux N-xria#ion3 de flux aGnétiqu$ dn3 les tores de la rangée Hl.
Cn recueillera une impulsion de courant d'aplit14e élevée loi-squa le tore correspondant se trouve dans 1?état i, la variation de flux maC,,i4tique étant alors donnée pour la di±1±re#ce d'crèonr.ée ntre les points 1 et D sur la figure 1. Par centre, lorsqu'un tore se trouve dans l'état 0, la veriation de flux est donnée
EMI5.3
par la différe=ne dornnee "L-Lis points 0 et D, et l'on recueille 1111e izp#al-tici; de courrai: da faible amplitude.
<Desc/Clms Page number 6>
On voit en outre sur la figure 1 que lorsqu'un tore se trouve dans l'état 0, il rsste dans cet état après avoir été testé puisque le point figuratif de son état d'aimantation se déplace sur le tronçon DO. Par contre, lorsqu'il se trouve préalablement dans l'état 1, un tore se trouve dans l'état 0 après avoir été testé puisque le point figuratif de son état d'aimantation suit le trajet 1CD, puis se stabilise au point 0.
La lecture de l'information contenue dans un tore se fait donc d'une manière destructive. Il faut alors rétablir l'in- formation lue si l'on désire qu'elle soit conservée. Cela peut se faire au moyen d'un circuit annexe approprié dont la
EMI6.1
réalisation relêve de la compétence na a3 de ltho#e de l'art. Cans ce cas, avant d'écrire une information, on pro- céde à ua effasescHt de ltinformation artxs..suro de caniaro à remettre tous les tores à zéro. L'effaccement consiste en une opération de lecture telle qu'on l'a décrite plus haut,
EMI6.2
1#i,nfr:tin lue n'état cepondint pas récupérée dans ce cas.
On a ainsi réalisé une mécoira atriciel1e dont cha- que tore n'est traversé que par deux fils seulement, l'un d'eux servant a=#. bien à la sélection d'écriture qu'à la sélec- tion de .a .¯ras D=3 une re:':oire de Gr..."1da capacité, le noa- bre de fils et trouve ainsi c:si.er.3.-:t réduit. ra plus, corne une m4=oire selon l'invention ne cola- arte que doux réseaux de fils qui se croisent, il est possi- Me de les i;.: ,r sur un support isolatit, ce qui peut se fai- @e d'une façon sicple et peu coûteuse par des procédés mécani-
EMI6.3
sues ou autcratiques. L'impression de réseaux de fils peut être effectuée sur une seule ou sur les deux faces d'une plaque isolante.
Les diodes peuvent âtre disposées sur ces plaques sous force d'éléments discrets ou y âtre déposées par un pro- c@dé quelconque.
<Desc/Clms Page number 7>
Une mémoire matricielle selon l'invention permet de réaliser, avec un encombrement et un coût réduits, une mémoire pour emmagasiner un très grand nombre de valeurs analogiques sous fonce binaire. Dans ce cas, en effet, cha- que valeur analogique nécessite l'emmagasinage d'un nombre binaire à cinq chiffres, c'est-à-dire que pour chaque valeur analogique à mémoriser, il faut cinq tores de ferrite, ce qui conduit très vite à des nombres de circuits considérables et souvent prohibitifs par les techniques de mémoire matricielle traditionnelles. La technique selon l'invention, par contre, permet de réaliser de tellas mémoires de façon simple et avec un encombrement réduit.
REVENDICATIONS.
1.- Mémoire à tores de ferrite disposés sous forme d'une matrice de rangées orthogonales, caractérisée en ce que chaque tore est traversé par deux fils seulement appartenant à deux réseaux orthogonaux et en ce que deux diodes sont asso- ciées à chaque fil de l'un desdits réseaux, ces diodes étant orientées en sorte que la cathode de la première et l'anode de la seconde soient connectées au fil auquel elles sont asso- ciées, l'anode de la première diode étant connectée à un pc- tentiel positif par rapport à sa cathode lorsque la rangée cor- respondante eat sélectionnée pour une première opération dans la mémoire tandis que la cathode de la seconde diode est con- nectée à un potentiel négatif par rapport à son anode lorsque la rangée correspondante est sélectionnée pour l'opération in- velse dans la mémoire.