<Desc/Clms Page number 1>
PULS CODE MODULATIE OMZETTERS
<Desc/Clms Page number 2>
De onderhavige uitvinding heeft betrekking op een Pulse Code Modulator (PCM) omzetter voor de omzetting van een lineair PCM woord in een samengedrukt PCM woord welke een 3-bit segmentcode en een 4-bit stapcode omvat.
Een doelstelling van de uitvinding bestaat erin een dergelijke omzetter te verschaffen, die ingericht is om op selektieve wijze de omzetting naar de A-wet of naar de mu-wet uit te voeren en niettegenstaande dit toch betrekke- lijk eenvoudig van opbouw is.
Volgens de uitvinding wordt deze doelstelling bereikt, doordat hij ingericht is voor de bepaling van de functie 4-1 Kl
J = (L + a. 2 + b. 2). 2 + c waarin J dit ingangswoord is :
L deze stapcode is a, b en c veranderlijken zijn ;
K'met deze segmentcode verband houdt en samen met a, b en c afhankelijk is van een besturingsbit (A) die aangeeft of dit uitgangswoord volgens de A-wet of mu-wet gecodeerd is.
Uit deze funktie volgt dat uit te voeren bewerkingen voor de A-wet en de mu-wet volkomen gelijkaardig zijn en slechts in details verschillen, hetgeen toelaat een zelfde opbouw van de omzetter voor beide wetten te gebruiken.
Een ander kenmerk van de omzetter is dat
<Desc/Clms Page number 3>
hij omvat : - decodeermiddelen om deze 3-bit segmentcode in een l-uit-8 code S7, S6,... S'l, S'# om te zetten ; - logische middelen die met deze decodeermiddelen gekoppeld zijn en door deze besturingsbit bestuurd worden en de ver- anderlijken verschaffen :
EMI3.1
a = S'0 + A b = S' (ST + A) so = S'.
A SI = S'. waarbij het codewoord S7, S6,..., een gewijzigde segmentcode vormt met decimale waarde K' - gekoppeld met deze logische middelen om deze stapgo. door middel van deze veranderlijken te wijzigen teneinde een gewijzigde stapcode
4-1
L + a. 2 + b. 2 te verkrijgen ; - vermenigvuldigingsmiddelen gekoppeld met deze wijzigingsmiddelen om deze gewijzigde stapcode met 2 ter vermenig- vuldigen teneinde het product (L + a. 24 + b. 2-1). 2 te verkrijgen ; - en optelmiddelen gekoppeld met deze vermenigvuldigingsmiddelen en bestuurd door deze besturingsbit om deze veranderlijke bij dit product te tellen teneinde dit uitgangswoord te verkrijgen.
Onder de besturing van een selekteerbare besturingsbit n door de aanwezigheid van betrekkelijk een- voudige logische middelen is de omzetter dus in staat om een omzetting ofwel in de A-wet ofwel in de mu-wet uit te voeren.
De onderhavige uitvinding heeft eveneens betrekking op een Pulse Code Modulatie (PCM) omzetter voor de omzetting van een samengedrukt PCM ingangswoord, welke
<Desc/Clms Page number 4>
een 3-bit segmentcode en een 4-bit stapcode omvat, in een linea PCM uitgangswoord.
Een andere doelstelling van de uitvinding bestaat erin een dergelijke omzetter te verschaffen, die hoewel hij ingericht is om op selekteerbare wijze de omzetting naar de A-wet of de mu-wet uit te voeren toch eenvoudig blijft.
EMI4.1
Volgens de uitvinding wordt deze doelstelling
EMI4.2
bereikt doordat ht ingericht is voor de bepaling van de functies : K = Log & ] L = (J + c). 2-d
EMI4.3
waarin K deze segmentcode is ; L deze stapcode isj c en d veranderlijken zijn ;
K'met deze segmentcode verband houdt en samen met c en d afhankelijk is van een besturingsbit die aangeeft of het ingangswoord volgens de A-wet of de mu-wet gecodeerd is.
Een ander kenmerk van de onderhavige PCM omzetter is dat hij omvat :
EMI4.4
- bestuurd door deze besturingsbit om deze cl veranderlijkebij dit ingangswoord op te tellen teneinde
EMI4.5
een gewijzigd ingangswoord te verkrijgen in een schuif- register op te slaan - decodeermiddelen gekoppeld met dit schuifregister om de 8
EMI4.6
meest beduidende bits van dit gewijzigd ingangswoord te decoderen in een l-uit-8 code waarbij enkel de geactiveerde
EMI4.7
-TE. bit-de van dit gewijzigd ingangswoord in aan-
EMI4.8
merking wordt genomen ; - gekoppeld met deze decodeermiddelen voor de . codering van deze l-uit-8 code'n een 3-bit segmentcode - middelen die met deze decodeermiddelen gekoppeld
<Desc/Clms Page number 5>
zijn en door deze besturingsbit bestuurd worden en de
EMI5.1
veranderlijken verschaffen So = S'. A SI = S'.
A + S'l waarbij het codewoord S7,..., SI, So een decimale waarde :K'heeft ; - vermenigvuldigings-en optelmiddelen die met deze logische
EMI5.2
middelen zijn voor het vermenigvuldigen van dit gewijzigde ingangswoord met 2 het optellen van de
EMI5.3
veranderliDëbij dit product teneinde deze stapcode te verkrijgen.
Ook in dit geval is door de aanwezigheid van betrekkelijk eenvoudige logische middelen en met behoud van dezelfde opbouw een omzetting in de A-wet of in de mu-wet mogelijk en dit op selekteerbare wijze door middel van een besturingsbit.
De uitvinding heeft eveneens betrekking op een schuifregistercel met een gegevensingang gekoppeld met een gegevensuitgang van de serieverbinding van een ingangsopslagtrap en een uitgangsopslagtrap.
Deze schuifregistercel is gekenmerkt doordat zij ook een gegevenshulpingang heeft, waarbij deze gegevenshulpingang en de uitgang van deze eerste opslagtrap met de ingang van deze tweede opslagtrap gekoppeld zijn via eerste en tweede poortmiddelen met een gemeenschappelijke besturingsingang en zodanig dat ze altijd in een tegengestelde geleidingstoestand verkeren.
Verder heeft de uitvinding ook betrekking op een vermenigvuldigingsinrichting om een in een eerste schuifregister opgeslagen binair woord te vermenigvuldigen met 2x met x = ,..., K, door dit woord door x trappen van een tweede schuifregister te schuiven.
Deze vermenigvuldigingsinrichting wordt
<Desc/Clms Page number 6>
EMI6.1
-6- gekenmerkt doordat dit tweede schuifregister-trappen omvat
EMI6.2
t en een uitgang van dit eerste schuifregister met de trappen van dit tweede schuifregister gekoppeld is via respektieve eerste poortmiddelen die door respektieve bits bestuurd worden van een binaire l-uit-t code die deze decimale waarde x heeft en dat aan elk van deze trappen een tweede poortmiddel is toegevoegd waarbij deze tweede poortmiddelen ook door deze
EMI6.3
respektieve bits bestuurd wordeny .
j een en ander zodanig dat als een eerste poortmiddel de verbinding verwezenlijkt van de uitgang van het eerste schuifregister met Entrap van het tweede schuifregister, deze trap van de voorafgaande trappen in dit schuifregister wordt geïsoleerd door het daaraan toegevoegde tweede poortmiddel.
<Desc/Clms Page number 7>
- 7-
De hierboven vermelde en andere doeleinden en kenmerken van de uitvinding zullen duidelijker worden en de uitvinding zelf zal het best begrepen worden aan de hand van de hiernavolgende beschrijving van een uitvoeringsvoorbeeld en van de bijbehorende tekeningen waarin :
Fig. l een schematisch blokdiagram is van een telecommunicatielijnketen LC, die een PCM omzetterketen TC volgens de uitvinding omvat ;
Fig. 2 en 3 respektievelijk de delen COLl en LICO van deze omzetterketen in meer detail tonen ;
Fig. 4 een gedetailleerd zicht is van een in Fig. 2 en 3 schematisch getoonde registercel :
Fig. 5 timeerimpulsen voor het besturen van de omzetterketen toont.
Zoals getoond in Fig. 1 maakt de omzetter-of transcodeerketen TC deel uit van een telefonielijnketen LC, die tussen een telefoonlijn LI en een numeriek schakelnetwerk SNW verbonden is en de serieverbinding omvat van een abonneelijntussenketen SLIC, die lijnbesturing en toezicht kan uitvoeren, een numeriek-signaalprocessor DSP die voornamelijk ingericht is om analoog-naar-numeriek en
EMI7.1
numeriek-naar-analoog omzettingsbewerkingen uit te voeren, de
EMI7.2
genoemde transcodeerketen TC en een eindbesturingsketen 88e
EMI7.3
met twee processors DPTC, die de algemene besturing van de lijnketen op zich neemt. De DSP verwerkt enkel lineaire PCM signalen, terwijl de DPTC enkel op samengedrukte PCM signalen werkt.
Het doel van de transcodeerketen TC en meer in het
EMI7.4
bijzonder van zijn COLI keten bestaat er daarom in de samen-
EMI7.5
gedrukte PCM signalen, die op zijn ingangsklem INl.
+ transcoder werden ontvangennuit de DPTi. signalen, die dan naar de D$# de uitgangsklem OUT1 over-
EMI7.6
gedragen worden. vice-versa in de LICO keten voor de signalen die op de ingangsklem IN2 vanuit de DSP worden ontvangen en
<Desc/Clms Page number 8>
EMI8.1
via de uitgangsklem OUT2 naar de DPTC worden overgedragen.
De TC is gemeenschappelijk aanwezig voor acht DEP SLIC ketens, zoals door de pijlen is aangeduid, maar zou ook voor tot 32 DSP en SLIC keten gebruikt kunnen worden. Inderdaad, de gegevens die in de TC ontvangen en vandaaruit overgedragen worden maken deel uit van een 32-kanaal freem waarvan er slechts 8 effektief gebruikt worden en waarin ieder kanaal een herhalingsperiode van 125 microseconden heeft. De bitgegevens, die tussen TC en DSP uitgewisseld worden, hebben een bitsnelheid van 4.096 Kbit/sec., en elk gebruikt kanaal bevat een 16-bit PCM signaal waarvan 13 bits bl tot bl3 samen een lineair PCM signaal vormen. Bit bl is het teken bit S en bits b2 tot b13 bepalen de absolute grootte J van het signaal. Bit bl wordt door twee identieke bits voorafgegaan en bit b13 wordt door een bit gevolgd dat als een afrondingsbit gebruikt kan worden.
Dit 16-bitpatroon wordt bijvoorbeeld ontvangen in een vorm waarin alle bits zijn omgekeerd en het complement van 2 werd genomen. De gegevens die tussen TC en DPTC uitgewisseld worden hebben een bitsnelheid van 2.048 Kbit/sec en ieder gebruikt kanaal omvat een 8-bit samengedrukt PCM signaal bestaande uit de bits bl tot b8. Dit PCM signaal is gecodeerd volgens de gesegmenteerde logarithmische A-wet of mu-wet, die voor elk van de waarden van het teken S aangegeven door bit bl ieder 8 segmenten omvat. De 3 bits b2 tot b4 bepalen één segment K onder 8 mogelijke segmenten K tot K7 en de bits b5 tot b8 bepalen één stap L onder 16 mogelijke gelijke stappen in het segment.
Volgens de mu-wet zijn de relatieve waarden van de stapafmetingen in de segmenten
EMI8.2
K tot K7 respektievelijk gelijk aan zij '3 7
EMI8.3
in de A-wet respektievelijk gelijk zijn aan 2, 2, 2,..., 2.. betekent dat de stapamct-ing in segment K volgens de 1-c \ A-wet tweemaal de star-ring bedraagt in segment KO volgens
EMI8.4
de mu-wet. Het samengedrukte PCM signaal bl tot b8 wordt
<Desc/Clms Page number 9>
20bijvoorbeeld ontvangen van en overgedragen naar de DPTC in een vorm waarin alle bits behalve het tekenbit zijn omgekeerd (mu-wet) of waarin slechts de even genummerde bits omgekeerd zijn (A-wet).
Er wordt nu verwezen naar Fig. 5 en naar Fig. 2, die de COLI keten van de transcodeerketen TC toont welke ingericht is om een 8-bit samengedrukt PCM signaal in een 13-bit lineair PCM signaal te transcoderen.
De Colt keten omvat een ingangsketen INPl, een serieel-in parallel-uit register SIPOl, een parallel-inserieel-uit register PISO, een schuifregister SR, een segmentdecodeerketen SDECI, een optelketen ADDS, een uitgangsketen OCI, een logische keten LOG1, vergrendelketens LCI tot LC4, een poortketen GC en een timeerketen TC die timeerimpulsen voortbrengt waarvan slechts TPl tot TP7) die nodig zijn om de werking van de COLI keten uiteen te zetten, in Fig. 5 getoond zijn. De vergrendelketens LCl, LC2, LC3 en LC4 worden respektievelijk door TP2, TP4, TP3 en TP5 bestuurd en de poortketen GC wordt door TP6 bestuurd.
De ingang IN1 van de COLI keten is via de ingangsketen INP1 gekoppeld met de ingang van SIP01 waarvan de uitgangen gekoppeld zijn met de ingangen van LC1 die uitgang Rl tot R4 heeft. Uitgang Rl is met de uitgangsketen
EMI9.1
OCl via de vergrendelketens LC3 en LC4 verbonden ; de uitgangen R2 tot R4 zijn met de respektieve ingangen van SDEC1 verbonden en Rl tot R4 zijn bovendien via LC2 gekoppeld met de gegevensingangen 3 van de cellen PC2 tot PCS van PISO. Deze omvat de onderling verbonden cellen PCI tot PC6 met verenigde besturingsingangen 4 die door de timeerimpulsen TP7 bestuurd worden alsook met verenigde besturingsingangen 5 bestuurd door de timeerimpulsen TP3.
De uitgang 2 van elk van deze cellen is met de ingang 1 van de volgende verbonden, uitgezonderd voor de ingang l van PCl die geaard is en voor de
<Desc/Clms Page number 10>
uitgang 2 van PC6 die met de gemeenschappelijke gegevensingangen 3 van de cellen PCll tot PC18 van SR verbonden is.
Laatstgenoemde cellen hebben bovendien onderling verbonden besturingsingangen 4, die door de timeerimpulsen TPl worden bestuurd, alsook individuele besturingsingangen 5. De segmentdecodeerketen SDEC1 heeft uitgangen S'O, S'l en S2 tot S7 vaarvan S2 tot S7 via de serieschakeling van de vergrendelketens LC3 en LC4 en van de poortketen GC met de laatstgenoemde besturingsingangen 5 van de cellen PC14 tot PC18 van SR verbonden zijn. De uitgangen S' en S'l van SDEC1 zijn via de vergrendelketen LC3 verbonden met de ingangen van de logische keten LOG1 die nog een ingang A en uitgangen a, b en SI, So heeft. De ingang A geeft aan of het gaat om de A-wet of de mu-wet, waarbij A dan respektievelijk 0 en 1 is.
EMI10.1
De uitgangen a en b zijn via LC4 met de gegevensingangen 3
EMI10.2
van decellen ak en PC6 van PISO verbonden,
EMI10.3
terwijl de uitgangen SO en Si via LC4 en GC in serie met de besturingsingangen van de cellen respektievelijk PCll en PC12 van SR gekoppeld zijn. De uitgang 2 van PCll is gekoppeld met de uitgangsketen OC1 via een optelketen ADD1 die ook door de voornoemde ingang A bestuurd wordt.
EMI10.4
Elk van de cellen PC1 tot PC6 van PISO is van het type getoond in Fig. 4, te beschouwen met enkel schakelaar SI, en omvat twee identieke ingang-en uitgangsketens. De celingangsketen bestaat uit de PMOS transistoren PM1 en PM2 en de NMOS transistoren'NMl en NM2 waarvan de bron-naar drain en drain-naar bronpaden in serie tussen V+ en grond verbonden zijn. De onderling verbonden poorten
EMI10.5
van PM1 en NM2 en van PM2 en NMl vormen respektievelijk de ingang 1 en de uitgang 0 van de celingangsketen, waarbij de
EMI10.6
poorten van NM1 en van PYX rechtstreeks door
EMI10.7
worden. De samenstellende componenten van de uitgangsketen
<Desc/Clms Page number 11>
EMI11.1
- - zijn door hetzelfde cijfer aangeduid als in de ingangsketen, echter voorzien van een accent.
De poorten van NM'l en PM'2 worden nu vanuit de celbesturingsingang 4 respektievelijk via de inverter INVl en rechtstreeks bestuurd. De ingang I
EMI11.2
en de uitgang 0'zijn respektievelijk met de seriële gegevensingang 1 en met de seriële gegevensuitgang 2 van de cel
EMI11.3
verbonden en een parallele gegevensingang 3 is met de gemeTrschappelijke en de ingang I'van de celingangs-
EMI11.4
en uitgangsketerggekoppeld via een schakelaar SI. Deze bestaat uit PMOS transistor PM3 en NMOS transistor NM3 waar- van de bron en drainelektroden respektievelijk met de drainen bronelektroden van NM3 en PM3 verbonden zijn. De poorten van NM3 en PM3 worden vanuit de besturingsingang 5 respektievelijk rechtstreeks en via een inverter INV2 bestuurd.
Het is duidelijk dat schakelaar SI gesloten is als de besturingsingang 5 bekrachtigd is (1).
EMI11.5
Elk van de cellen PCll tot PC18 van SR is weer van het type getoond in Fig. 4, echter te beschouwen met beide
EMI11.6
schakelaars SI en S2. De schakelaar S2 is van dezelfde P opbouw als de schakelaar SI maar en NM4 worden nu vanuit
EMI11.7
de besturingsingang 5 respektievelijk rechtstreeks en via de inverter INV2 bestuurd, zodat de schakelaar S2 gesloten is als de besturingsingang 5 gedeactiveerd is (0).
Een celketen PCl/6 van PISO werkt als volgt.
Om gegevens gelegd aan de seriële ingang 1 binnen te nemen en over te dragen wordt de besturingsingang 4 afwisselend geactiveerd en gedeactiveerd en wordt de besturingsingang 5 in de gedeactiveerde toestand gehouden, terwijl om gegevens gelegd aan de andere gegevensingang 3 binnen te nemen en over te dragen de besturingsingangen 5 en 4 gelijktijdig respektievelijk geactiveerd en gedeactiveerd moeten worden. In het eerste geval worden de gegevens gelegd aan de seriële gegevensingang l omgekeerd in de celingangsketen en vergrendeld in
<Desc/Clms Page number 12>
de cel als de besturingsingang 4 geactiveerd wordt en vervolgens omgekeerd in de celuitgangsketen en overgedragen naar de celuitgang 2 als de besturingsingang 4 gedeactiveerd wordt.
In het tweede geval worden de gegevens gelegd aan de gegevensingang 3 omgekeerd en overgedragen naar de celuitgang 2 als de besturingsingangen Sen 4 respektievelijk geactiveerd en gedeactiveerd worden. Inderdaad : - als de besturingsingang 4 van de celketen geactiveerd is, zijn NM1 en PM2 van de celingangsketen geleidend terwijl
PM'2 en NM'l van de celuitgangsketen geblokkeerd zijn.
EMI12.1
Aldus worden de drainelektroden van PMl en NM2 verenigd met de uitgang 0, zodat de celingangsketen optreedt als een inverter voor de gegevens gelegd aan zijn ingang I of l ; - als de besturingsingang 4 gedeactiveerd is, worden de voornoemde rollen van de ingang-en uitgangsketens omge- keerd ; - als de besturingsingangen 5 en 4 gelijktijdig respektie- velijk geactiveerd en gedeactiveerd zijn, worden de gege- vens gelegd aan ingang 3 via schakelaar SI aan de cel- uitgangsketen gelegd en daarin omgekeerd en aan de cel- uitgang 2 gelegd.
EMI12.2
Een celketen PCll/18 van SR werkt op gelijkaardige wijze als hiervoor beschreven voor een celketen PCl/6, maar de celingangsketen is nu van de celuitgangsketen losgekoppeld door de schakelaar S2 telkens schakelaar SI gesloten wordt en vice-versa gezien deze schakelaars door tegengestelde besturingssignalen worden bestuurd.
Er kan aangetoond worden dat een geschikt algoritme voor de omzetting van een 8-bit samengedrukt PCM woord, dat bestaat uit bits bl tot b8 met tekenbit S = bl, segment K = b2b3b4 en stap L = b5b6b7b8, tot een 13-bit lineair PCM woord J, gegeven wordt door :
<Desc/Clms Page number 13>
- 13-
EMI13.1
Jazz (L + a. 2 b. 2) + c +of J = J'+ c waarin : - c = 0 voor de A-wet en c =-16 voor de mu-wet : - K'gelijk is aan 0 tot 7 voor de segmenten K tot K7, behalve voor segment K in de A-wet waarvoor deze waarde
1 is in plaats van 0 ; - a = b = 1 voor de segmenten K2 tot K7 in beide wetten en voor Kl in de mu-wet, zodat
J'=2K' (L+24+2-1)
EMI13.2
- = 1 en b = 0 voor segment K (mu-wet) en Kl (A-wet), zodat K'4 J'= 2 (L + 2) - a = b = 0 en Kas = 1 voor segment K, zodat
J'= 2.
L
De hiervoor beschreven COLI keten kan dit algoritme op de hierna uiteengezette wijze berekenen.
Een samengedrukt PCM woord toegevoerd aan de ingang IN1 van de COLI, met de meest beduidende bit (MSB) eerst, wordt eventueel in de ingangsketen INPl omgevormd en het resulterend 8-bit samengedrukt PCM woord dat de bits bl tot b8 (Fig. 1) bevat en dat de hierboven vermelde S, K en L bepaalt, wordt seriëel in de SIPO1 ingevoerd onder de vorm van twee opeenvolgende stellen van vier bits bl tot b4 en b5 tot b8.
Eerst worden de vier bits bl tot b4 beschouwd.
Deze worden in de vergrendelketen LC1 vergrendeld onder de besturing van een eerste timeerimpuls TP2 (Fig. 5). Het tekenbit S = bl wordt dus aan de vergrendelketen LC3 gelegd, terwijl de 3-bit segment code K = b2b3b4 wordt toegevoerd aan
EMI13.3
de segmentdecodeerketen SDECl waarin hij gedecodeerd wordt in een l-uit-8 segmentcode gevormd door de bits S7 S6 S5 S4 S3 S2 S'l S'
<Desc/Clms Page number 14>
EMI14.1
die aan de gelijknamige uitgangen van SDECl verschaft worden.
Deze code bepaalt de segmenten K tot K7 volgens de volgende tabel S7 S6 S5 S4 S3 S2 S'l S'o Decimale waarde K 00000001 Kl 00000010 *.
K7 .
EMI14.2
//Aldus sMean de uitgangsdraden S'O, eLk. t van 5DEClvgeactiveerd voor een overeenkomstige van de segmenten K, Kl, K2,.... K7 en aan deze segmenten worden de decimale waarden KI 2,... 7 f) toegewezen. Neebs Volgens ohiervooge algoritme ZIV.
Jì is dit-tiet juist voor segment K in de A-wet daar de waarde
EMI14.3
) van K'dan gelijk moet zijn aan 1 in plaats van 0.
Onder de besturing van een eerste timeerimpuls TP3 worden de bit bl en uitgangscode S'O, S'l, S2,... S7 van SDEC1 vergrendeld in LC3 zodat de bits bl en S2 tot S7
EMI14.4
('aan de vergrendelketen LC4 worden, terwijl de bits S' en S'l toegevoerd worden aan de logische keten LOG1 die
EMI14.5
gebruikt wordt om de voornoemde waarden a en b van de algoritme te berekenen in functie van de gebruikte wet (aangeduid door A) en ook om de juiste waarde van K'voor het segment K in de A-wet te berekenen. Aan zijn uitgangen a, b, So en SI verschaft de keten LOG1 de gelijknamige signalen a = S'o + A b = S'O (S'l + A) So = S'. A SI = S'.
A + S'l
EMI14.6
en uit deze vergelijkingen volgt, zoals vereist door gethiervoor algoritme, dat : 1
<Desc/Clms Page number 15>
a = b = l voor de segmenten K2 tot KTzowel in de A en muwetten gekenmerkt door respektievelijk A = 0 en A = 1 : a = l en b = 0 voor segment K (mu-wet) en Kl (A-wet); a = b = 0 voor segment K (A-wet) zodat de hiervoor gegeven segmentcodes nu veranderd zijn in de volgende gewijzigde segmentcodes :
EMI15.1
S7 S6 S5 S4 S3 S2 SI So K (mu) I K (A)) I en (mu) K7 1 00000010 en Kl K7 10000000 Aldus is de decimale waarde K'= l nu aan K in de A-wet toegewezen, zoals vereist.
Gedurende de hierboven beschreven bewerkingen werd het tweede stel bits b5b6b7b8, dat de stapcode L bepaalt, in SIP01 gebracht. Deze bits worden in LC1 vergrendeld onder de besturing van de getoonde tweede timeerpuls TP2 en achteraf in LC2 door de timeerpuls TP4 vergrendeld.
Als gevolg hiervan worden deze bits b5 tot b8 aan de gegevensingangen van de respektieve cellen PC2 tot PC5 van PISO gelegd.
Door een volgende timeerpuls TP5 worden zowel de bits bl, SO, SI, S2 tot S7 als de bits a, b aan de uitgangen van LC3 en LOG vergrendeld in de vergrendelketen LC4,
EMI15.2
als gevolg waarvan bl wordt toegevoerd aan OC1, de S-bits aan de poortketen GC worden gelegd en de bits a en b aan de gegevensingangen 3 van de cellen PC1 en PC6 van PISO worden toegevoerd. De gewijzigde stapcode gevormd door de bits a, b5, b6, b7, b8, b worden nu in de PISO gevoerd onder de besturing van een tweede timeerpuls TP3 en daarin omgekeerd en naar de uitgangen van de cellen PC1 tot PC6 overgedragen omdat de timeerpuls TP7 dan gedeactiveerd wordt. Bijgevolg zijn a, b5, b6, b7, b8, b dan op de uitgangen van deze cellen aanwezig.
Op deze wijze wordt de gewijzigde stapcode
<Desc/Clms Page number 16>
4 -1 L + a. 2 + b. 2
EMI16.1
met de bits omgekeerd, opgeslagen in de cellen PC1 tot PC6 4-l waaraan respektievelijk de waarden 2 tot zijn toegekend.
2Uit het algoritme volgt dat deze waarde nu met 2 vermeng- vuldigd moet worden om de hierboven vermelde waarde J'te verkrijgen. Dit wordt hierna beschreven.
Door de hierboven vermelde negatief gerichte timeerpuls TP6 worden ook de bits SO, SI en S2 tot S7 aan de besturingsingangen 5 van de respektieve cellen PCll tot PC18 van SR gelegd en omdat slechts één enkele van deze bits op 1 is worden de schakelaars SI en S2 enkel respektievelijk gesloten en geopend in de cel waaraan deze bit wordt gelegd en in alle andere cellen respektievelijk geopend en gesloten.
Aldus wordt een verbinding verwezenlijkt tussen de uitgang 2 van PISO en de uitgang van PCll van SR via een aantal cellen dat gelijk is aan de waarde K'. Bijvoorbeeld, voor de segmenten So en S7 zijn de schakelaars SI en S2 respektievelijk open en toe in de cellen PCll en PC18, die aan deze segmenten zijn toegevoegd. Onder de besturing van zes timeerpulsen TP7, gelegd aan de besturingsingang 4 van PISO, en van de timeerpulsen TP1, toegevoerd aan de besturingsingang 4 van SR, worden
EMI16.2
de hierboven vermelde bits b, b8, b7, b6, doorheen de in serie verbonden cellen van PISO en SR geschoven, waarbij in de eerste gebruikte cel van SR een omkering plaats vindt.
Op deze wijze wordt de waarde opgeslagen in PISO omgekeerd en T t vermenigvuldigd met een factor gelijk aan 2, zodat de hierboven vermelde binaire waarde J'aan de uitgang van SR verkregen wordt.
Volgens het hierboven vermelde algoritme moet ofwel een waarde c = 0 voor de A-wet of een waarde c =-16 voor de mu-wet aan deze waarde J'toegevoegd worden om de gewenste waarde J te verkrijgen. Dit wordt gedaan in de optelketen ADDl die door dezelfde besturingsbit A
<Desc/Clms Page number 17>
als LOG1 bestuurd wordt. Het resultaat J en het tekenbit S worden dan in de uitgangsketen OC gecombineerd en eventueel omgevormd vooraleer aan de uitgangsklem OUT1 toegevoerd te worden.
Er wordt nu verwezen naar Fig. 3 die de LICO keten van de transcodeerketen TC toont, welke ingericht is om een 13-bit binair PCM woord in een 8-bit samengedrukt PCM woord om te vormen. Zoals in de COLI keten, wordt de LICO keten bestuurd door een timeerketen, die nu echter niet getoond is omdat hij klaarblijkelijk is uit de beschrijving van de werking van de LICO keten. die later gegeven zal vorden.
De LICO keten omvat een ingangsketen INP2, een 13-bit schuifregister-en vergrendelketen SRLC, twee seriëel-in-parallel-uit registers SIP02 en SIP03, een segmentdecodeerketen SDEC2, een codeerketen ENC, een optelketen ADD2, een logische keten LOG2, vergrendelketens LC5 tot LC7, uitgangsketen OC2 en schakelaars SWO tot SW7. De cellen van SIP02 en SIP03 zijn van het type getoond in Fig. 4, echter te beschouwen zonder SI en S2. Hun besturingsingangen 4 zijn verenigd en bestuurd door de timeerpulsen TP (niet getoond). De schakelaars SW tot SW7 zijn gelijkaardig aan deze die in de COLI keten worden gebruikt en in Fig. 4 zijn getoond.
De ingang IN2 van de LICO keten is via de ingangsketen INP2 verbonden met de ingang van SRLC die 13 cellen omvat en een uitgang heeft, welke via optelketen ADD2 met de ingang 1 van SIP02 gekoppeld is. Een uitgang van de eerste cel van SRLC is verbonden met uitgangsketen OC2, en de optelketen ADD2 wordt bestuurd door de besturingsbit A die dezelfde is als in de COLI keten en daarom op 0 is voor CE A-wet en op Invoer de mu-wet. De SIP02 bestaat uit 12 onderling verbonden cellen SCl tot SC12 met uitgangen, die
<Desc/Clms Page number 18>
verbonden zijn met de ingangenvan de segmentdecodeerketen SDEC2 die uitgangen S'O, S'l, S2,...., S7 heeft welke via de vergrendelketen LC5met de codeerketen ENC zijn gekoppeld.
De uitgangen S' en S'l van SDEC2 zijn ook gekoppeld met de ingangen van de logische keten LOG2, die ook voorzien is van
EMI18.1
ingangsklem A en van uitgangen So en SI die met LC5 zijn verbonden. Die uitgangen SO tot S7 van LC5 en ook hun omgekeerden S0 zijn met de besturingsingangen respektie- velijk van de schakelaars Swo tot SW7 verbonden. De gegevensingangen van deze schakelaars zijn verbonden met de uitgangen van de respektieve cellen SC5 tot SC12 van PIS02 en hun gegevensuitgangen zijn verenigd en verbonden met de ingang van SIP03. De uitgangen van SIP03 en deze van de codeerketen. ENC zijn via de respektieve vergrendelketens LC6 en LC7 verbonden met de uitgangsketen OC2 wiens uitgang OUT2 de uitgang van de LICO vormt.
Er kan aangetoond worden dat een geschikt algoritme voor de omzetting van een 13-bit lineair PCM woord,
EMI18.2
dat bestaat uit de bits bl tot b13 met tekenbit S = bl , en grootte J bepaald door de bits b2 tot bl3, n een 8-bit samengedrukt PCM woord met tekenbit S, segment K en stap L gegeven, door K = Log J + cl en
L = (J + c). 2 - d waarin : c = 0 voor de A-wet ; c = 16 voor de mu-wet ; en met K'gelijk aan 0 tot 7 en d = 16 voor de segmenten K tot K7, met uitzondering van segment K in de A-wet voor dewelke deze waarde 1 is in plaats van 0 en voor dewelke ook d = 0 is.
<Desc/Clms Page number 19>
De hierboven beschreven LICO, keten kan d1t algor1tme op de hierna uiteengezette wijze berekenen.
Een lineair PCM woordt gelegd aan de ingang
EMI19.1
INP2 van de LICO, met de minst beduidende bit (LSB) eerst, wordt eerst eventueel in de ingangsketen INP2 omgevormd en het resulterend 13-bit lineair PCM woord dat bestaat uit de bits bl tot b13 (Fig. 1) met tekenbit S = bl en grootte J = b2,.... b3 wordt in het register SRLC opgeslagen. Het teken- bit S = bl wordt aan de uitgangsketen OC2 gelegd en de bits b2 tot b13 die de grootte bepalen, worden seriëel met de timeerpulsen TP in SIP02 gevoerd via de optelketen ADD2 waarin c = 0 of c = 16 aan de waarde J wordt toegevoegd af- hankelijk van het feit of een omzetting in de A-wet of in de mu-wet vereist is (zoals door de besturingsingang A is aan- geduid). Het in SIP02 opgeslagen woord is dus het gewijzigde ingangswoord J + c.
Gezien bit b13 de minst beduidende bit is en het gewich 2 heeft bepalen de acht bits b2 tot b9 de waarde (J + c). , die nu gebruikt zal worden voor de bepaling van - 4
EMI19.2
K = Logt (J + c). 2 Dit wordt gedaan door enkel de hoogste macht van 2 in - 4 (J + c). 2 te bepalen. Deze hoogste macht bepaalt de ondergrens van het segment. zoals later zal worden uiteengezet.
Met dit doel worden de ingangen b2 tot b9 van de cellen SC1 tot SC8 van SIP02 verbonden met een klaarblijkelijke decodeerketen SDEC2, wlke de volgende 8-bit binaire ingangscodes
EMI19.3
,
<Desc/Clms Page number 20>
EMI20.1
b2 b3 b4 b5 b6 b7 b8 b9 1 01XXXXXX 001XXXXX 0001XXXX 00001XXX 00000 000000six
EMI20.2
0000000X 1 X X X 1 x x waarin X een willekeurige waarde heeft, omzet in de volgende overeenkomstige l-uit-8 segmentcodes, die aan de gelijknamige uitgangen van SDEC2 wordt verschaft : S7 S6 S5 S4 S3 S2 SI Decimale ) K7 1000000 K6 01000000) 6 K5 00100000 5 K4 00010000) 4 K3 00001000 K2 KI
EMI20.3
p 0 / SDEC2 omvat bijvoorbeeld een aantalVEN-poorten, die de Boolese funkties bepalen : b2 b2. b3. b4 I b2 b3 b4 b5 b6 b7 b8.
De uitgang van elk poorten fE /is verbonden met een overeenkomstige enkelevvan de uitgangs- draden S7,..... S'# rechtstreeks en via inverters met de andere draden.
De laatstgenoemde uitgangsdraden S'O, S'l,..., S7 van SDEC2 zijn toegevoegd aan respektieve segmenten K, Kil,..., K7 waars de aangeduide decimale waarden K'zijn toegevoegd.
Uit de bovenstaande eerste tabel volgt dat SDEC2 in feite de eerste 1 in de reeks van bits b2 tot bd
<Desc/Clms Page number 21>
detekteert, uitgezonderd voor K, en de volgende binaire waarden in deze reeks buiten beschouwing laat. Dit betekent dat hij de hoogste macttvan 2 detekteert en met de lagere machten van 2 geen rekening houdt. Aldus wordt elk van de segmenten K tot K7 door zijn ondergrens bepaald. K wordt gedetekteerd als alle bits b2 tot b8 op 0 zijn en onafhankelijk van b9, gezien us dan zeker is dat het gaat om segment 0.
De genoemde uitgangen S'O, S'l,..., S7 worden aan de vergrendelketen LC5 gelegd en vandaar toegevoerd aan de codeerketen ENC die de l-uit-8 segmentcodes volgens de laatst gegeven tabel omzet in 3-bit segmentcodes, welke via de vergrendelketen LC7 aan de uitgangsketen OC2 worden
EMI21.1
Gedurende de hierboven beschreven bewerkingen werd de waarde J + c in de SIP02 één stap naar rechts verschoven zodat de bits b2 tot b3 nu aan de uitgangen van de respektieve cellen SC1 tot SC2 daarvan aanwezig zijn.
De bovengenoemde stapwaarde
L = (J + c). 2 - d wordt nu bepaald. Hiervoor kan de hierboven gegeven decimale waarde van K'gebruikt worden voor de segmenten K (mu-wet) en K2 tot K7 (beide wetten), maar niet voor het segment K (A-wet) omdat in dit geval de stapwaarde gelijk is aan deze voor het segment Kl. Om hiermee rekening te houden worden de uitgangssignalen S'o en S'l van SDEC2 toegevoerd aan de logische keten LOG2, die aan zijn uitgangen SO en SI de signalen
EMI21.2
So = S A en SI = S'. + S'l verschaft. De uitgangssignalen SO tot S7 worden nu samen met I .So tot S7 aan de besturingsingangen van de respektieve schakelaars SWO tot SW7 gelegd.
Als gevolg hiervan en afhankelijk van het feit of de decimale waarde van K'gelijk is aan
<Desc/Clms Page number 22>
0, 1, ....., 7 wordt de uitgang van respektievelijk SC12, SC1l,....., SC8 met de ingang van SIP03 verbonden. Daar de inhoud van de cellen aan de linkerkant van de laatstge- noemde cellen uit te schuiven zou men de waarde (J + c) dz verkrijgen.
Men schuift echter slechts vier bits in de vier cellen van SIP03, zodat daarin de volgende binaire waarden opgeslagen
EMI22.1
<tb>
<tb> - <SEP> Voor <SEP> KO <SEP> (mu-wet) <SEP> blo <SEP> bll <SEP> b12 <SEP> b13 <SEP>
<tb> - <SEP> Voor <SEP> K <SEP> (A-wet) <SEP> en
<tb> Kl <SEP> (A, <SEP> mu-wetten) <SEP> b9 <SEP> blo <SEP> bll <SEP> bl2
<tb> - <SEP> Voor <SEP> K7 <SEP> (A, <SEP> mu-wetten) <SEP> b3 <SEP> b4 <SEP> b5 <SEP> b6
<tb>
Aldus laat men telkens de vorige bits buiten beschouwing, waarbij deze bits alle op zijn uitgezonderd de laatste, die 1 is voor de segmenten K (mu-wet) en Kl tot K7 (beide wetten) en 0 is voor het segment K (A-wet).
Met andere woorden, bits b9 (K, mu-wet) en b8 (Kl, beide wetten) tot b3 (K7, beide wetten) zijn 1, terwijl b8 = # (K, A-wet).
EMI22.2
Door met deze bits gel te houd men dus 4 4 in feite 1. of 0. af van de in SIP03 opgeslagen waarde.
Bijgevolg is deze waarde werkelijk de 4-bit stapcode
L=(J + c). 2 - 16 of L : : (J + c). 2-K' zoals vereist.
De inhoud van SIP03 wordt vergrendeld in LC6 en aldus aan de uitgangsketen OC2 gelegd. Daarin wordt het teken, de 3-bit segmentcode en de 4-bit stapcode seriëel aan de uitgang OUT2 toegevoerd.
Hoewel de principes van de uitvinding hierboven zijn beschreven aan de hand van bepaalde uitvoeringsvormen, is het duidelijk, dat de
<Desc/Clms Page number 23>
beschrijving slechts bij wijze van voorbeeld is gegeven en de uitvinding niet daartoe is beperkt.