BRPI0016643B1 - Método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico, dispositivo de exibição ou memória - Google Patents

Método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico, dispositivo de exibição ou memória Download PDF

Info

Publication number
BRPI0016643B1
BRPI0016643B1 BRPI0016643-0A BRPI0016643A BRPI0016643B1 BR PI0016643 B1 BRPI0016643 B1 BR PI0016643B1 BR PI0016643 A BRPI0016643 A BR PI0016643A BR PI0016643 B1 BRPI0016643 B1 BR PI0016643B1
Authority
BR
Brazil
Prior art keywords
zone
substrate
fact
deposited
area
Prior art date
Application number
BRPI0016643-0A
Other languages
English (en)
Inventor
Henning Sirringhaus
Richard Henry Friend
Takeo Kawase
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority claimed from PCT/GB2000/004942 external-priority patent/WO2001047045A1/en
Publication of BRPI0016643B1 publication Critical patent/BRPI0016643B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Ink Jet (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

"método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico e dispositivo de exibição ou de memória". um método para formar sobre um substrato um dispositivo eletrônico que inclui um material eletricamente condutor ou semicondutor em uma pluralidade de regiões, a operação do dispositivo utilizando fluxo de corrente de uma primeira região para uma segunda região, o método compreendendo: formar uma mistura misturando o material com um líquido, formando sobre o substrato uma estrutura de confinamento incluindo uma primeira zona em uma primeira área do substrato e uma segunda zona em uma segunda área do substrato, a primeira zona tendo uma maior repelência pela mistura do que a segunda zona, e uma terceira zona em uma terceira área do substrato espaçada da segunda área pela primeira área, a primeira zona tendo uma maior repelência pela mistura do que a terceira zona, e depositando o material sobre o substrato aplicando a mistura sobre o substrato com isto o material depositado pode é confinado pela repelência relativa da primeira zona para regiões mutuamente espaçadas definindo as primeira e segunda regiões do dispositivo e sendo eletricamente separadas no seu plano por intermédio da repelência relativa da primeira zona e estar ausente da primeira área do substrato de maneira a resistir ao fluxo através da primeira zona de corrente elétrica entre as regiões mutuamente espaçadas do material depositado.

Description

(54) Título: MÉTODO PARA FORMAR SOBRE UM SUBSTRATO UM DISPOSITIVO ELETRÔNICO, E, CIRCUITO LÓGICO, DISPOSITIVO DE EXIBIÇÃO OU MEMÓRIA (73) Titular: SEIKO EPSON CORPORATION, Sociedade Japonesa. Endereço: 4-1, NISHIHINJUKU 2-CHOME, SHINJUKU-KU, TÓQUIO, JAPÃO(JP); FLEXENABLE LIMITED. Endereço: 34 CAMBRIDGE SCIENCE PARK, MILTON ROAD, CAMBRIDGE, CAMBRIDGESHIRE CB4 0FX, REINO UNIDO(GB) (72) Inventor: HENNING SIRRINGHAUS; RICHARD HENRY FRIEND; TAKEO KAWASE
Prazo de Validade: 10 (dez) anos contados a partir de 03/04/2018, observadas as condições legais
Expedida em: 03/04/2018
Assinado digitalmente por:
Júlio César Castelo Branco Reis Moreira
Diretor de Patente
1/50 “MÉTODO PARA FORMAR SOBRE UM SUBSTRATO UM DISPOSITIVO ELETRÔNICO, E, CIRCUITO LÓGICO, DISPOSITIVO DE EXIBIÇÃO OU MEMÓRIA”.
[001] A presente invenção diz respeito a dispositivos processados por solução e métodos para formar tais dispositivos.
[002] Transistores de filme finos (TFTs) de polímero conjugado semi-condutor tomaram-se recentemente de interesse para aplicações em circuitos lógicos integrados em substratos plásticos baratos (C. Drury et al., APL 73, 108 (1998)) e dispositivos integrados optoeletrônicos e comutadores de transistor de pixel em elementos de exibição de matriz ativa de alta resolução (H. Sirringhaus et al., Science 280, 1741 (1998), A. Dodabalapur et al. Appl. Phys. Lett. 73, 142 (1998)). Nas configurações do dispositivo de teste com um semicondutor polimérico e eletrodos de metal inorgânico e camadas porta dielétricas, TFTs de alto desempenho foram demonstrados. Mobilidades portadoras de carga de até 0,1 cm2/Vs e relações de corrente LIGA-DESLIGA de 106 até 108 foram atingidas, que são comparáveis ao desempenho de TFTs de silício amorfo (H. Sirringhaus et al., Advances in Solid State Physics 39, 101 (1999)).
[003] Filmes finos de semicondutores poliméricos conjugados podem ser formados revestindo-se uma solução do polímero num solvente orgânico sobre o substrato. A tecnologia é, por conseguinte, idealmente adaptada para processamento com solução de área grande e barato compatível com substratos plásticos e flexíveis. Para fazer uso completo do custo potencial e para tomar facilmente disponível as vantagens de processamento, é desejável que todos os componentes dos dispositivos, incluindo as camadas semicondutoras, camadas dielétricas bem como eletrodos condutores e interconexões sejam depositados a partir da solução.
[004] Para fabricação de dispositivos e circuitos de TFTs totalmente poliméricos, os seguintes problemas principais devem ser superados:
Petição 870170066371, de 06/09/2017, pág. 12/74
2/50
- Integridade de estrutura das múltiplas camadas: durante uma deposição da solução das camadas semicondutoras, isolantes e/ou condutoras subsequentes, as camadas que estão por baixo não devem ser dissolvidas, ou intumescidas pelo solvente usado para a deposição das camadas subsequentes. Intumescimento ocorre se o solvente for incorporado na camada que está por baixo, o que usualmente resulta numa degradação das propriedades da camada.
- Padronização em alta resolução de eletrodos: As camadas condutoras precisam ser padronizadas para formar interconexões bem definidas e canais de TFT com dimensões de canal L < 10 pm.
- Para a fabricação de circuitos de TFT, áreas de interconexão verticais (via lacunas) necessitam ser formadas para conectar eletricamente os eletrodos em camadas diferentes do dispositivo.
[005] No documento WO 99/10939 A2, um método para fabricar um
TFT totalmente polimérico é demonstrado, o qual conta com a conversão das camadas processadas por solução do dispositivo numa forma insolúvel antes da deposição das camadas subsequentes do dispositivo. Isto supera os problemas de dissolução e intumescimento das camadas que estão por baixo. Entretanto, isto limita severamente a escolha de materiais semicondutores, que podem ser usados, a uma classe pequena e em alguns aspectos indesejável de polímeros precursores. Ademais, uma reticulação da camada isoladora da porta dielétrica toma difícil a fabricação de via lacunas através de tais camadas dielétricas, tal que técnicas, tais como perfuração mecânica, são usadas (WO 99/10939 Al).
[006] De acordo com um aspecto da presente invenção é provido um método para formar sobre um substrato um dispositivo eletrônico, o qual inclui um material eletricamente condutor, ou semicondutor, em uma pluralidade de regiões, a operação do dispositivo utilizando fluxo de corrente de uma primeira região para uma segunda região, o dito método compreendendo: formar uma mistura misturando-se o material com um
Petição 870170066371, de 06/09/2017, pág. 13/74
3/50 líquido; formar sobre dito substrato uma estrutura de confinamento incluindo uma primeira zona em uma primeira área do substrato e uma segunda zona em uma segunda área do substrato, a primeira zona tendo uma repelência maior para a mistura do que a segunda zona, e uma terceira zona em uma terceira área do substrato espaçada da dita segunda área pela primeira área, a primeira zona tendo uma repelência maior para a mistura do que a terceira zona, e depositar o material sobre o substrato aplicando-se a mistura sobre o substrato por meio do qual o material depositado pode ser confinado pela repelência relativa da dita primeira zona para regiões mutuamente espaçadas, definindo as referidas primeira e segunda regiões do dispositivo e sendo eletricamente separadas no seu plano por intermédio da repelência relativa da primeira zona e para estar ausente da primeira área do substrato de maneira a resistir ao fluxo através da primeira zona da corrente elétrica entre as regiões mutuamente espaçadas do material depositado.
[007] Em conformidade com um outro aspecto da presente invenção é fornecido um método para formar em um substrato um dispositivo comutador eletrônico, incluindo um material eletricamente condutor ou semicondutor em um pluralidade de regiões, dito método compreendendo: formar uma mistura misturando-se o material com um líquido; formar no substrato uma estrutura de confinamento incluindo uma primeira zona numa primeira área do substrato e uma segunda zona numa segunda área do substrato, a primeira zona tendo uma repelência maior para a mistura do que a segunda zona, e uma terceira zona numa terceira área do substrato espaçada da primeira área pela referida segunda área, a terceira zona tendo uma repelência maior para a mistura do que a segunda zona; e depositar o material no substrato aplicando-se a mistura sobre o substrato; por meio do qual o material depositado pode ser confinado pela repelência relativa das ditas primeira e terceira zonas para a dita segunda zona.
[008] A largura da dita primeira área entre as segunda e terceira
Petição 870170066371, de 06/09/2017, pág. 14/74
4/50 áreas é adequadamente menor do que 20 mícrons, e, preferencialmente, menor do que 10 mícrons. O material formado nas ditas regiões mutuamente espaçadas adequadamente forma os eletrodos de fonte e dreno de um transistor.
[009] O método, adequadamente, compreende a etapa de depositar um material adicional no espaço entre as ditas regiões mutuamente espaçadas. O material adicional depositado no espaço entre as ditas regiões mutuamente espaçadas pode formar um canal do transistor. O primeiro material pode ser eletricamente condutor e o dito material adicional pode ser semicondutor. O material adicional pode ser um material polimérico. O material adicional pode ser depositado a partir da solução, preferencialmente uma solução num líquido que não seja substancialmente repelido pela primeira zona.
[0010] A largura da dita segunda zona é adequadamente menor do que 20 mícrons. A dita largura da segunda zona é adequadamente menor do que 10 mícrons. O material depositado na segunda zona é adequada e eletricamente condutor. Tal material adequadamente forma uma interconexão. O material pode formar um eletrodo porta de um transistor. [0011] A largura da região de sobreposição entre o eletrodo porta do transistor e os eletrodos fonte e dreno, respectivamente, é preferencialmente menor do que 20 mícrons.
[0012] A largura da região de sobreposição entre o eletrodo porta do transistor e os eletrodos fonte e dreno, respectivamente, é preferencialmente menor do que 10 mícrons.
[0013] A superfície do substrato pode ser fornecida por meio de uma monocamada automontada, e pelo menos uma das primeira e segunda zonas pode ser definida por padronização da monocamada automontada.
[0014] A etapa de padronização da monocamada automontada pode ser realizada por exposição à luz através de uma máscara de sombra.
Petição 870170066371, de 06/09/2017, pág. 15/74
5/50 [0015] A etapa de padronização da monocamada automontada pode ser realizada levando-se o substrato em contato com uma estampa mole. [0016] As primeira e segunda zonas podem ser formadas na superfície exposta de uma camada depositada em um membro estrutural planar.
[0017] O ângulo de contato da mistura na primeira área é adequado e maior em 20°, 40°, ou 80°, do que o ângulo de contato da mistura na segunda área.
[0018] Um método como divulgado caracteriza-se pelo fato de que a superfície do substrato é fornecida por uma monocamada automontada e pelo menos uma de ditas primeira e segunda zonas é definida pela padronização da monocamada automontada.
[0019] A dita etapa de padronização da monocamada automontada é adequadamente realizada pela exposição à luz através de uma máscara de sombra.
[0020] A dita etapa de padronização da monocamada automontada é realizada levando-se o substrato em contato com uma estampa mole.
[0021] Um método como divulgado caracteriza-se pelo fato de que a superfície do substrato é fornecida por um material não polar e ao menos uma dentre as primeira e segunda zonas é definida pelo tratamento de superfície do polímero não polar.
[0022] O material não polar pode ser uma poliimida.
[0023] O método pode compreender a etapa de polir mecanicamente, ou, de outro modo, tratar superficialmente a poliimida a fim de promover um alinhamento molecular da poliimida.
[0024] O método pode compreender a etapa de tratar opticamente a poliimida para promover um alinhamento molecular da poliimida.
[0025] O dito tratamento da superfície pode ser gravação por meio de ataque químico. O dito tratamento da superfície pode ser tratamento a plasma.
Petição 870170066371, de 06/09/2017, pág. 16/74
6/50
O plasma é preferencialmente um plasma de tetrafluoreto de carbono e/ou de oxigênio.
[0026] O tratamento da superfície pode compreender uma exposição à luz ultravioleta.
[0027] Preferencialmente, a mencionada uma das zonas é a segunda zona.
[0028] A primeira zona pode induzir ou, ainda, ser capaz de induzir uma estrutura molecular alinhada do material semicondutor ou eletricamente condutor.
[0029] A primeira zona é mais preferencialmente capaz de induzir um alinhamento de cadeias poliméricas no dito polímero eletricamente condutor ou semicondutor.
[0030] A referida primeira zona é adequadamente capaz de induzir o alinhamento das cadeias de um material polimérico depositado sobre a dita primeira zona.
[0031] O dito alinhamento é, preferencialmente, em uma direção que se estende entre as segunda e terceira zonas.
[0032] Preferencialmente, as ditas cadeias são cadeias do dito material adicional.
[0033] Preferencialmente, o dito polímero eletricamente condutor ou semicondutor é depositado pela deposição de gotícula.
[0034] Preferencialmente, o dito polímero eletricamente condutor ou semicondutor é depositado pela impressão a jato de tinta.
[0035] Preferencialmente, a largura de pelo menos uma das zonas é menor do que o diâmetro da gotícula formado na dita etapa de impressão a jato de tinta.
[0036] Preferencialmente, a área limite entre ditas primeira e segunda zonas é opticamente distinta, e o método inclui a etapa de detectar opticamente a área limite entre ditas primeira e segunda zonas e localizar o
Petição 870170066371, de 06/09/2017, pág. 17/74
7/50 mecanismo ou o aparelho de impressão a jato de tinta relativo ao substrato na dependência daquela detecção.
[0037] O primeiro material pode ser um polímero, preferencialmente um polímero conjugado. O primeiro material pode ser um material particulado inorgânico susceptível de suspensão no dito líquido.
[0038] De acordo com um aspecto adicional da presente invenção é propiciado um circuito lógico, dispositivo de exibição ou de memória formado pelo método descrito anteriormente.
[0039] De acordo com outro aspecto da presente invenção é fornecido um circuito lógico, dispositivo de exibição ou memória, que compreende um arranjo de matriz ativa de uma pluralidade de transistores formados pelo dito método descrito anteriormente.
[0040] A presente invenção será agora descrita a título de exemplo, com referência aos desenhos anexos, em que:
A Figura 1 mostra configurações de dispositivos diferentes de TFTs totalmente poliméricos, processados por solução;
A Figura 2 mostra as características de transferência de TFTs poliméricos de acordo com a Fig. lc, com uma camada ativa de F8T2, uma camada isoladora porta de PVP e um eletrodo porta de PEDOT/PSS;
A Figura 3 mostra as características de transferência de TFTs poliméricos de acordo com a Fig. lc, com uma camada ativa de F8T2, uma camada isoladora porta de PVP e um eletrodo porta de PEDOT/PSS depositado com a amostra mantida na temperatura ambiente (a) e em aproximadamente 50°C (b);
A Figura 4 mostra saída (a) e características de transferência (b) de um TFT totalmente polimérico de F8T2, o qual contém uma barreira de difusão F8 e uma camada de modificação da superfície de PVP como aquela na Figura 1 (a);
A Figura 5 mostra as características de transferência de TFTs
Petição 870170066371, de 06/09/2017, pág. 18/74
8/50 totalmente poliméricos de F8T2 como na Figura l(a), com uma barreira de difusão de TFB (a) e de poliestireno (b), e uma camada de modificação da superfície de PVP;
A Figura 6 mostra uma micrografia ótica de um TFT totalmente pobmérico segundo a Figura l(a), com uma camada ativa de F8T2 e eletrodos fonte-dreno impressos diretamente sobre um substrato de vidro descoberto;
A Figura 7 mostra a fabricação de TFTs com dimensão de canal pequena e capacitância de sobreposição pequena através da padronização da superfície do substrato em áreas hidrofóbicas e hidrofflicas;
A Figura 8 mostra micrografias ópticas da região de canal de transistores com L = 20 pm (a) e L = 5 pm (b), depois de uma deposição a UP de eletrodos fonte/dreno de PEDOT/PSS na vizinhança de uma barreira de pobimida hidrofóbica;
A Figura 9 mostra as micrografias ópticas tomadas durante a deposição de gotículas de tinta na vizinhança de uma barreira de pobimida;
Figuras 10 e 11 exibem saídas e características de transferência de transistores formados como na Figura 7(c) e possuindo dimensões de canal L = 20 pm e 7 pm, respectivamente;
A Figura 12 exibe um diagrama esquemático de (a) perfilometria de Dektak e micrografias ópticas (b) do processo de formar via lacunas pela deposição sucessiva de gotículas de metanol sobre uma camada dielétrica porta de PVP de 1,3 pm de espessura e (c) a dependência do diâmetro externo e interno da via lacuna sobre o diâmetro das gotículas a jato de tinta, bem como da espessura da camada de PVP;
A Figura 13 mostra características de corrente-tensão através de uma via lacuna com um eletrodo de PEDOT de fundo e um eletrodo de topo;
A Figura 14 ilustra processos diferentes para fabricação de via lacunas;
A Figura 15 mostra apbcações de via lacunas, como inversores
Petição 870170066371, de 06/09/2017, pág. 19/74
9/50 lógicos (carga de depleção (a), carga de realce (b) e carga de resistência (c)), e esquemas de interconexão de múltiplos níveis (d);
A Figura 16 mostra as características dos circuitos inversores de carga de realce tal como na Figura l(a), fabricados com TFTs totalmente pobméricos impressos com relações diferentes das dimensões W/L dos dois transistores;
A Figura 17 mostra uma configuração de dispositivo de fundoporta alternativa;
A Figura 18 mostra um desenho esquemático de um pixel de matriz ativa em que o elemento de exibição ou memória é controlado por uma tensão ou voltagem (a) ou uma corrente (b);
A Figura 19 mostra configurações possíveis do pixel de uma matriz ativa;
A Figura 20 mostra uma absorção óptica polarizada de um TFT de F8T2 abnhado;
A Figura 21 mostra (a) tais TFTs pobméricos com uma ilha de camada ativa padronizada fabricada por impressão de camadas semicondutoras e dielétricas e (b) a região de sobreposição entre as interconexões condutoras separadas por uma ilha de isolamento impressa; e
A Figura 22 mostra uma matriz de dispositivos de transistores conectada por uma rede de interconexões a UP para a fabricação dos circuitos eletrônicos definidos pelo usuário.
[0041] Os métodos de fabricação preferidos aqui descritos permitem a fabricação de um transistor de filme fino (TFT) processado por solução, totalmente orgânico, em que nenhuma das camadas é convertida ou reticulada em uma forma insolúvel. Cada camada de tal dispositivo pode permanecer em uma forma que seja solúvel no solvente a partir do qual ela foi depositada. Como será descrito em mais detalhes abaixo, isto permite uma maneira simples de fabricar via lacunas através de camadas isoladoras dielétricas com
Petição 870170066371, de 06/09/2017, pág. 20/74
10/50 base na deposição focal de solventes.
[0042] Tal dispositivo pode compreender, por exemplo, um ou mais dos seguintes componentes:
- eletrodos fonte-dreno e de porta condutores e interconexões padronizadas.
- uma camada semicondutora com uma mobilidade portadora de carga que exceda 0,01 cm2/Vs e uma relação comutadora de corrente LIGADESLIGA alta que exceda 104.
- uma camada isoladora porta delgada.
- uma camada de barreira de difusão que protege a camada semicondutora e a camada isoladora contra a dopagem não intencional pelas impurezas e difusão iônica.
- uma camada de modificação de superfície que permita a padronização de alta resolução do eletrodo porta pelas técnicas de impressão.
- via lacunas para interconexões através das ditas camadas dielétricas.
[0043] Entretanto, será avaliado que os métodos aqui descritos não são limitados à fabricação de dispositivos tendo todas as características apresentadas acima.
[0044] A fabricação de um primeiro dispositivo ilustrativo será agora descrita com referência à figura 1. O dispositivo da figura 1 é um transistor de efeito de campo de filme fino (TFT) configurado para ter uma estrutura de porta de topo.
[0045] No topo de um substrato de vidro 7059 limpo 1 eletrodos fonte-dreno 2, 3 e linhas interconectoras entre os eletrodos e os blocos de contato (não mostrados) são depositadas por meio da impressão a jato de tinta de uma solução do polímero condutor de polietilenodioxitiofeno/poliestirolsulfonato (PEDOT (0,5 % em peso) / PSS (0,8 % em peso)) em água. Outros solventes, tais como: metanol, etanol, isopropanol, ou acetona, podem ser
Petição 870170066371, de 06/09/2017, pág. 21/74
11/50 adicionados para afetar as propriedades de tensão superficial, viscosidade e umectação da tinta. O PEDOT/PSS é comercialmente obtido da Bayer (disponível como “Baytron P”). A impressora de IJP é do tipo piezoelétrico. E equipada com um estágio de tradução bidimensional de precisão e outro estágio de microscópio que facibta abnhamento dos padrões subsequentemente impressos em relação um ao outro. A cabeça de UP é acionada com um pulso de voltagem. Condições de impulso adequadas para ejetar gotículas de um teor de sóbdos típico de 0,4 ng por gotícula são obtidas com uma altura de pulso de 20V, tempo de ascensão de 10 ps e um tempo de queda de 10 ps. Depois da secagem sobre o substrato de vidro produzem um o
ponto de PEDOT com diâmetro típico de 50 pm e espessura típica de 500 A. [0046] IJP de eletrodos fonte-dreno é realizada por meio de via aérea.
Posteriormente, as amostras são transferidas para um sistema de caixa de luvas de atmosfera inerte. Os substratos são depois secados por rotação no solvente orgânico que será usado mais tarde para a deposição da camada semicondutora ativa, tal como xilenos mistos no caso de polímeros de pobfluoreno. Eles são depois recozidos durante 20 minutos a 200° C em atmosfera inerte de nitrogênio para remover o solvente residual e outras espécies voláteis nos eletrodos de PEDOT/PSS. Depois, um filme de 200 a 1000 Â de espessura do condutor de semipolímero ativo 4 é depositado por revestimento por rotação. Vários condutores semipobméricos foram usados tais como poli-3-hexiltiafeno regiorregular (P3HT) e copolímeros de pobfluoreno tais como pob-9,9’-dioctilfluoreno-co-ditiofeno (F8T2). O F8T2 é uma escolha preferida visto que exibe boa estabilidade ao ar durante a deposição do eletrodo porta ao ar. Uma solução de 5 a 10 mg/ml de F8T2 em xilenos mistos, anidros (adquiridos da Romil) é revestida por rotação a 1500 a 2000 rpm. No caso do P3HT uma solução a 1 % em peso em xileno misto foi usada. Os eletrodos de PEDOT que estão por baixo são insolúveis em um solvente não polar orgânico tal como o xileno. Os filmes são depois secados
Petição 870170066371, de 06/09/2017, pág. 22/74
12/50 por rotação no solvente que será usado mais tarde para a deposição da camada isoladora porta 5, tal como isopropanol ou metanol.
[0047] Uma etapa de recozimento subsequente pode ser depois reabzada para realçar as propriedades de transporte de carga do polímero semicondutor. Para os polímeros que exibem uma fase cristabna líquida em temperaturas elevadas o recozimento em uma temperatura acima da transição líquido-cristalina resulta na orientação das cadeias pobméricas paralelas umas às outras. No caso do F8T2, o recozimento é reabzado entre 275 a 285° C durante 5 a 20 minutos sob atmosfera inerte de N2. As amostras são depois rapidamente arrefecidas até a temperatura ambiente até congelar na orientação das cadeias e produzir um vidro amorfo. Se as amostras são preparadas sobre substratos de vidro plano sem uma camada de abnhamento o polímero adota uma configuração de domínio múltiplo em que diversos domínios líquido-cristalinos com orientação aleatória são localizados dentro do canal de TFT. Dispositivos de transistor em que o F8T2 é preparado em um estado vítreo pelo arrefecimento a partir de uma fase líquido-cristalina exibe mobilidades da ordem de 5.10-3 cm2/Vs, que são em mais do que uma ordem de grandeza mais altas do que as mobibdades medidas em dispositivos com filmes F8T2 igualmente girados. Dispositivos igualmente depositados também exibem voltagens de ligação V0 superiores. Isto é atribuído a uma densidade mais baixa de estados de armadilhas eletrônicas localizadas na fase vítrea comparado com a fase igualmente depositada, que é parcialmente cristalina.
[0048] Melhorias adicionais da mobibdade em tipicamente um fator de 3 a 5 podem ser obtidas se o polímero é preparado em um estado de monodomínio com o alinhamento uniaxial das cadeias pobméricas paralelo ao canal do transistor. Isto pode ser obtido revestindo-se o substrato vítreo com uma camada de alinhamento adequada, tal como uma camada de poliimida mecanicamente atritada (9 na figura l(b)). No estado de
Petição 870170066371, de 06/09/2017, pág. 23/74
13/50 monodomínio as cadeias poliméricas são alinhadas uniaxialmente paralelas à direção de atrito da camada de poliimida que está por baixo. Isto resulta em um realce adicional da mobilidade transportadora de carga em dispositivos em que o canal de TFT é paralelo à direção de alinhamento das cadeias. Tal processo está descrito em mais detalhes em nosso pedido de patente UK copendente número 9914489.1.
[0049] Depois da deposição da camada semicondutora, a camada isoladora porta 5 é depositada por revestimento por rotação de uma solução de poliidroxiestireno (também chamado de polivinilfenol (PVP)) a partir de um solvente polar no qual o polímero semicondutor que está por baixo não seja solúvel. Uma escolha preferida de solventes são álcoois tais como metanol, 2-propanol ou butanol, em que os polímeros não polares tais como F8T2 têm solubilidade excepcionalmente baixa e não intumesce. A espessura da camada isoladora porta é entre 300 nm (concentração da solução de 30 mg/ml) e 1,3 μιη (concentração da solução de 100 mg/ml). Outros polímeros isoladores e solventes que satisfazem as exigências de solubilidade tal como álcool polivinílico (PVA) em água ou metacrilato de polimetila (PMMA) em acetato de butila ou acetato de éter metílico de propileno glicol também podem ser usados.
[0050] O eletrodo porta 6 é, em seguida, depositado sobre a camada isoladora porta. A camada de eletrodo porta pode ser depositada diretamente sobre a camada isoladora porta (ver a figura l(c)), ou pode ser uma ou mais camadas intermediárias (ver figura 1 (a) e figura 1 (b)), por exemplo, para a modificação da superfície, barreira de difusão ou por razões de processo tal como compatibilidade de solvente.
[0051] Para formar o dispositivo mais simples da figura l(c) uma porta de PEDOT/PSS 6 pode ser impressa diretamente no topo da camada isoladora de PVP 5. O substrato é transferido para a estação de UP mais uma vez ao ar onde um padrão de eletrodo porta de PEDOT/PSS é impresso a
Petição 870170066371, de 06/09/2017, pág. 24/74
14/50 partir de uma solução aquosa. A camada isoladora porta de PVP que está por baixo tem uma solubilidade baixa em água tal que a integridade do dielétrico porta é preservada durante a impressão do eletrodo porta de PEDOT/PSS. Embora o PVP contenha uma densidade grande de grupos hidroxila polares, a sua solubilidade em água é baixa por causa da cadeia principal como a do pobestireno extremamente não polar. Similarmente, o PMMA é insolúvel em água. A Figura 2 mostra as características de transferência de um TFT a UP com uma camada semicondutora de F8T2, uma camada isoladora porta de PVP e eletrodos fonte-dreno e porta de PEDOT/PSS a IJP. As características do dispositivo são medidas sob atmosfera de nitrogênio. Medições consecutivas são mostradas com voltagem de porta crescentes (triângulos ascendentes) e decrescentes (triângulos descendentes), respectivamente. As características fazem parte de dispositivos fabricados a partir de um lote recém preparado (a) e um lote de um ano de idade (b) de PEDOT/PSS (Baytron P). A ação do transistor pode ser claramente observada entretanto, os dispositivos exibem um comportamento normalmente bgado não usual com voltagens de patamar positivo VO > 10V, ao passo que os dispositivos de referência fabricados com eletrodos fonte-dreno e porta de ouro evaporado foram descobertos exibir comportamento normalmente desligado (VO < 0). Em dispositivos formados a partir do lote “velho” de PEDOT (figura 2(b)) efeitos de histerese grandes foram observados que são atribuídos á concentração alta de impurezas iônicas móveis (ver abaixo). Se o movimento é iniciado em esgotamento profundo (Vg = +40V), o transistor bga a VfO ~ +20V (triângulos ascendentes). Entretanto, na varredura reversa (triângulos descendentes) o transistor desbga apenas a VrO > +35V.
[0052] O comportamento normalmente ligado e os efeitos de histerese devem ser provavelmente causados pela difusão de espécies iônicas em uma das camadas do dispositivo. Os valores positivos não usualmente grandes de VO sugerem que o íon é negativo. Uma espécie positiva seria
Petição 870170066371, de 06/09/2017, pág. 25/74
15/50 esperada para compensar alguma da carga móvel na camada de acúmulo e levar a uma mudança de VO para valores mais negativos. Para identificar a origem destas espécies iônicas dispositivos foram fabricados em que o eletrodo de PEDOT a UP de porta de topo foi substituído por um eletrodo de ouro evaporado enquanto as outras camadas e os eletrodos de fonte/dreno de PEDOT foram fabricados como descrito acima. Foi descoberto que nesta configuração os dispositivos são normalmente desligados e exibem voltagens de patamar estáveis. Isto implica que os efeitos de dopagem e de histerese no dispositivo totalmente polimérico estão relacionados com a deposição da solução do eletrodo porta de topo de polímero condutor e a difusão possível de impurezas iônicas, móveis da solução/filme de PEDOT nas camadas que estão por baixo do dispositivo.
[0053] Foi descoberto ser possível controlar o valor da voltagem de patamar e reduzir a quantidade de histerese depositando-se o eletrodo porta sobre um substrato aquecido. Isto reduz o tempo de secagem da gotícula no substrato. A Fig. 3(b) mostra as características de transferência de um dispositivo de TFT para o qual o substrato foi aquecido até uma temperatura de 50° C durante a deposição do eletrodo porta. Pode ser observado que o efeito de histerese é muito menor do que para a deposição de porta na temperatura ambiente (Fig. 3b) e que VO tem um valor positivo relativamente pequeno de 6V. Controlando-se a temperatura de deposição a voltagem de patamar pode ser ajustada em uma faixa de VO = 1 a 20V.
[0054] Dispositivos com eletrodos porta depositados diretamente sobre a camada de PVP como na figura l(c) são do tipo de esgotamento. Este comportamento normalmente ligado é útil para circuitos lógicos do tipo esgotamento tais como o inversor lógico de carga de esgotamento simples (figura 1.4(a)).
[0055] Para se fabricar TFTs normalmente desligados, do tipo de realce a dopagem do semicondutor durante a deposição da porta pode ser
Petição 870170066371, de 06/09/2017, pág. 26/74
16/50 impedida pela incorporação de uma camada de barreira de difusão. No dispositivo da figura l(a) e (b) uma camada delgada 7 de um polímero não polar é depositada no topo da camada isoladora porta de PVP antes da deposição do eletrodo porta de polímero condutor. Acredita-se que esta camada atue como barreira de difusão bloqueando a difusão de espécies iônicas através do isolador de PVP moderadamente polar. O PVP contém uma densidade alta de grupos hidroxilas polares que tendem a realçar a condutividade e a difusividade de íons através do filme. Diversos polímeros não polares foram usados tais como poli-9,9’-dioctilfluoreno (F8), poliestireno (PS), poli(9,9’-dioctil-fluoreno-co-N-(4-butilfenil) difenilamina) (TFB) ou F8T2. Tais filmes finos destes polímeros da ordem de 50 a 100 nm podem ser depositados na superfície da camada isoladora porta de PVP a partir de uma solução em um solvente não polar orgânico tal como o xileno, em que o PVP é insolúvel.
[0056] A impressão direta de PEDOT/PSS a partir de uma solução polar em água no topo da camada de barreira de difusão não polar ou no topo de um polímero moderadamente polar tal como PMMA foi descoberto ser problemática por causa da umectação deficiente e ângulos de contato grandes. Para tratar isto, uma camada de modificação de superfície 8 é depositada no topo do polímero não polar. Esta camada fornece uma superfície hidrofílica ao invés de hidrofóbica sobre a qual o PEDOT/PSS pode ser mais facilmente formado. Isto permite facilidades de impressão de alta resolução do padrão de eletrodo porta. Para formar a camada de modificação de superfície, uma camada delgada de PVP pode ser depositada a partir da solução de isopropanol, em que a camada de barreira de difusão que esta por baixo é insolúvel. A espessura da camada de PVP é preferencialmente menor do que 50 nm. A impressão de alta resolução de PEDOT/PSS é possível na superfície de PVP. Camadas de modificação da superfície alternativas podem ser usadas. Estas incluem camadas delgadas de
Petição 870170066371, de 06/09/2017, pág. 27/74
17/50 tensoativos como sabão ou polímeros contendo um grupo funcional hidrofíbco ou hidrofóbico. Estas moléculas podem tender a separar de fase com os grupos hidrofóbicos e hidrofílicos sendo atraídos contra a interface com o polímero não polar que está por baixo e a superfície livre, respectivamente. Uma outra possibilidade é a exposição breve da superfície da barreira de difusão não polar a um plasma de 02 brando que toma a superfície hidrofílica. Um tratamento de plasma adequado que não degrada o desempenho do dispositivo de TFT é a exposição a um plasma de 02 de 13,5 MHz com uma energia de 50 W durante 12 s.
[0057] Uma camada de modificação de superfície no topo da barreira de difusão não polar pode não ser requerida se o eletrodo porta é impresso a partir de um solvente que seja menos polar do que a água tal como a formulação contendo álcoois (isopropanol, metanol, etc.).
[0058] A integridade da seqüência de camada conta com a deposição alternada de materiais poliméricos a partir de solventes polares e não polares. E desejável que a solubilidade de uma primeira camada no solvente usado para a deposição de uma segunda camada seja menor do que 0,1 % em peso por volume, preferencialmente menor do que 0,01 % em peso por volume. [0059] O critério para a compatibibdade de solvente pode ser quantificado usando os parâmetros de solubibdade de Hildebrand pelos quais o grau de polaridade pode ser quantificado (D. W. van Krevelen, Properties of polymers, Elsevier, Amsterdam (1990)). O comportamento de solubibdade de cada polímero (solvente) é descrito por três parâmetros característicos ôd, δρ, ôh, que caracterizam o grau de interações dispersivas, interações de bgação polar e de hidrogênio entre as moléculas do polímero (solvente) no estado líquido. Os valores para estes parâmetros podem ser calculados se a estrutura molecular é conhecida pela adição das contribuições dos diferentes grupos funcionais do polímero. Estes são tabulados para os polímeros mais comuns. Freqüentemente δρ e ôd são combinados para δν2 = Ôd2 + δρ2.
Petição 870170066371, de 06/09/2017, pág. 28/74
18/50 [0060] A energia livre da mistura é dada por AGm = AHm - T. ASm, onde ASm > 0 é a entropia da mistura e AHm = V.<|)p.<|)s.((ôvP-ôvS)2 + (ôhPôhS)2). (V: volume; φρ e φβ: fração volumétrica do polímero (P)/solvente (S) na dita mistura). A partir disto, é esperado que um polímero (P) seja o mais solúvel num solvente (S) quanto menor for AHm, isto é, o D = ((5vP-ôvS)2 + (5hP-ôhS)2)l/2. Como um critério aproximado, se o parâmetro de interação D for menor do que aproximadamente 5 o polímero é solúvel no solvente. Se D estiver entre 5 e 10, o intumescimento é freqüentemente observado. Se D é maior do que 10, o polímero é substancialmente insolúvel no solvente, sendo que nenhum intumescimento ocorre.
[0061] De modo a se obter interfaces suficientemente abruptas em um dispositivo de TFT processado por solução é portanto desejável que os respectivos valores de D para cada uma das camadas poliméricas e do solvente da camada seguinte devem ser maiores do que aproximadamente 10. Isto é particularmente importante para a camada semicondutora polimérica e o solvente do dielétrico porta. No caso do F8T2 e isopropanol (acetato de butila) estimamos que D seja aproximadamente 16 (12).
[0062] Para algumas configurações de dispositivo a estrutura inteira da camada múltipla pode ser construída por uma seqüência alternada de polímeros que contenham principalmente grupos polares e sejam solúveis em um solvente altamente polar tal como a água e polímeros que contenham apenas uns poucos ou não contenham nenhum grupo polar e sejam solúveis em um solvente não polar, tal como o xileno. Neste caso o parâmetro de interação D é grande por causa das diferenças de δΡ para a camada polimérica e o solvente da camada seguinte. Um exemplo seria um dispositivo de transistor que compreende um eletrodo de fonte-dreno altamente polar de PEDOT/PSS, uma camada semicondutora não polar tal como F8T2, uma camada dielétrica porta altamente polar tal como um álcool polivinílico depositado a partir de solução aquosa, uma camada de barreira de
Petição 870170066371, de 06/09/2017, pág. 29/74
19/50 difusão não polar de TFB que também atua como uma camada tampão para facilitar a deposição da seqüência de camada e um eletrodo porta de PEDOT/PSS.
[0063] Entretanto, é freqüentemente conveniente ter uma camada semicondutora não polar e uma camada de eletrodo porta polar separadas por uma única camada dielétrica. Esta seqüência de camada também é possível usando-se uma camada polimérica moderadamente polar depositada a partir de um solvente moderadamente polar intercalada entre a camada polimérica altamente polar e a não polar. Um polímero moderadamente polar é um polímero que contenha tanto grupos polares quanto não polares e seja substancialmente insolúvel em um solvente altamente polar. Analogamente, um solvente moderadamente polar contém tanto grupos polares quanto não polares, mas não dissolve substancialmente um polímero não polar. Em termos dos parâmetros de solubilidade um solvente moderadamente polar pode ser definido como um onde o parâmetro de solubilidade ôh é enormemente diferente daquele do polímero que está por baixo. Neste caso o intumescimento pode ser evitado (D grande) mesmo se o parâmetro de solubilidade polar δρ (δν) do solvente possa ser similar àquele da camada polimérica que está por baixo. O polímero moderadamente polar pode conter um grupo funcional específico tal como um grupo hidroxila que o toma solúvel em um solvente contendo um grupo funcional que é atraído para o grupo funcional do polímero. Esta atração pode ser uma interação de ligação de hidrogênio. Esta funcionalidade do polímero pode ser usada para realçar a sua solubilidade em um solvente moderadamente polar e diminuir a sua solubilidade em um solvente polar. Um exemplo de um polímero moderadamente polar é uma camada de dielétrico porta de PVP intercalada entre uma camada semicondutora não polar e uma camada de eletrodo porta de PEDOT/PSS (Fig. lc). Um exemplo de um solvente moderadamente polar é um álcool alquílico tal como IPA (ôh = 8; F8T2: ôh ~ 0).
Petição 870170066371, de 06/09/2017, pág. 30/74
20/50 [0064] A Figura 4 mostra as características de saída (a) e de transferência (b) de um TFT IJP F8T2 totalmente polimérico com uma camada isoladora porta de PVP, uma camada de barreira de difusão F8 e uma camada de modificação da superfície de PVP, como ilustrado na figura l(a) (L = 50 μιη). O dispositivo exibe ação de transistor quase ideal normalmente desligada, limpa com ligação a V0 < 0V. A voltagem de mudança de patamar entre movimentos de voltagem crescentes (triângulos ascendentes) e decrescentes (triângulos descendentes) é < 1 V. As características do dispositivo são muito similares àquelas de dispositivos padrão fabricados sob condições de atmosfera inerte com eletrodos fonte-dreno e porta de Au. O efeito de campo-mobilidade é da ordem de 0,005 a 0,01 cm2/Vs e a relação de corrente LIGA-DESLIGA medida entre Vg = O e -60V é da ordem de 104 a 106.
[0065] Os dispositivos foram fabricados com uma faixa ampla de camadas de barreira de difusão não polares, tais como F8, TFB (a figura 5(a) mostra características de transferência), PS (a figura 5(b) mostra características de transferência) e F8T2. Em cada caso comportamento normalmente desligado limpo e efeitos de histerese pequenos e mudanças de voltagem de patamar foram observados, que foram da mesma ordem de magnitude como aqueles dos dispositivos de referência com eletrodos fontedreno de ouro. Isto sustentou a interpretação de que a inserção de um polímero não polar abaixo do eletrodo porta bloqueia a difusão de impurezas iônicas durante e depois da deposição da solução da camada isoladora porta. Descobriu-se que isto resulta em voltagens de patamar de TFT reprodutíveis e boa estabilidade de operação.
[0066] Dispositivos normalmente desligados contendo uma barreira de difusão são preferidos comparados ao dispositivo do tipo esgotamento descrito acima, visto que é esperado que o último exiba melhor estabilidade de voltagem de patamar de longa duração e melhor tempo de vida devido á
Petição 870170066371, de 06/09/2017, pág. 31/74
21/50 supressão da difusão iônica.
[0067] Para a camada semicondutora qualquer material polimérico ou oligomérico conjugado processável por solução que exiba mobilidades de efeito de campo adequadas que exceda 10-3 cm2/Vs, preferencialmente que exceda 10-2 cm2/Vs, pode ser usado. Os materiais adequados são revistos por exemplo em Η. E. Katz, J. Mater. Chem. 7, 369 (1997) ou Z. Bao, Advanced Materials 12, 227 (2000).
[0068] Uma das exigências importantes para se fabricar TFTs impressos com boa estabilidade e relação de corrente LIGA-DESLIGA alta é a boa estabilidade do material semicondutor contra a dopagem não intencional pelo oxigênio atmosférico e água durante as etapas de processamento e impressão. Os TFTs impressos foram fabricados com uma faixa de polímeros semicondutores como a camada semicondutora ativa, tal como F8T2 (ver acima) ou PVT regiorregular depositado a partir de solução de xileno misto. No caso dos TFTs de P3HT preparados nas configurações do dispositivo de teste sob atmosfera inerte a mobilidade de efeito de campo de 0,05 a 0,1 cm2/Vs é um tanto mais alta do que no caso do F8T2. Entretanto, o P3HT regiorregular é instável contra a dopagem pelo oxigênio e/ou pela água, resultando num aumento da condutividade do filme durante as etapas de impressão ao ar e relação de corrente LIGA-DESLIGA deficiente. Isto está relacionado com o potencial de ionização relativamente baixo do P3HT, Ip ~
4,9 eV. Relações de corrente LIGA-DESLIGA altas de > 106 foram demonstradas para ο P3HT, mas isto requer uma etapa de desdopagem redutiva depois da deposição, tal como a exposição ao vapor de hidrazina (H. Sirringhaus et al., Advances in Solid State Physics 39, 101 (1999)). Entretanto, nos TFTs UP descritos acima esta etapa de pós processamento redutivo não pode ser realizada visto que também podería resultar na desdopagem dos eletrodos de PEDOT e reduzir significantemente a sua condutividade. Portanto, para se alcançar relações de comutação de corrente
Petição 870170066371, de 06/09/2017, pág. 32/74
22/50 altas é importante que um semicondutor polimérico seja usado com boa estabilidade contra a dopagem não intencional pelo oxigênio ou água.
[0069] Uma classe preferida de materiais para se alcançar boa estabilidade ambiental e alta mobilidade são copolímeros de bloco de vareta rígida A-B contendo uma seqüência ordenada regular de blocos A e B. Os blocos A adequados são estruturalmente bem definidos, porções do tipo escada com um alto intervalo de banda, que têm altos potenciais de ionização maiores do que 5,5 eV como um homopolímero e boa estabilidade ambiental. Os exemplos dos blocos A adequados são derivados de fluoreno (US 5.777.070), derivados de indenofluoreno (S. Setayesh, Macromolecules 33, 2016 (2000)), fenileno ou derivados de fenileno do tipo escada (J. Grimme et al., Adv. Mat. 7, 292 (1995)). Os blocos B adequados são porções que transportam lacuna com intervalos de banda inferiores que contêm heteroátomos tais como enxofre ou nitrogênio e como um homopolímero têm potenciais de ionização menores do que 5,5 eV. Os exemplos de blocos B que transportam lacuna são derivados de tiofeno ou derivados de triarilamina. O efeito do bloco B é diminuir o potencial de ionização do copolímero de bloco. O potencial de ionização do copolímero de bloco está preferencialmente na faixa de 4,9 eV < Ip 5,5 eV. Os exemplos de tais copolímeros são F8T2 (potencial de ionização 5,5 eV) ou TFB (US 5.777.070).
[0070] Outros polímeros que transportam lacuna adequados são homopolímeros de derivados de politiofeno com potencial de ionização maior do que 5 eV, tal como politiofenos com cadeias laterais de alcóxi ou fluoradas (R. D. McCullough, Advanced Materials 10, 93 (1998)).
[0071] Ao invés de polímeros semicondutores que transportam lacuna, materiais que transportam elétron solúveis também podem ser usados. Estes requerem uma afinidade a elétron alta, maior do que 3 eV, preferencialmente maior do que 3,5 eV, para impedir que impurezas
Petição 870170066371, de 06/09/2017, pág. 33/74
23/50 atmosféricas residuais tais como o oxigênio atuem como armadilhas carregadoras. Os materiais adequados podem incluir semicondutores de molécula pequena que transportam elétron, processáveis em solução (Η. E. Katz et al., Nature 404, 478 (2000)) ou derivados de politiofeno com cadeias laterais fluoradas deficientes em elétron. Os copolímeros de bloco do tipo AB com um bloco A do tipo escada, estruturalmente bem definido com um alto potencial de ionização maior do que 5,5 eV e um bloco B transportador de elétron que aumenta a afinidade de elétron do copolímero a um valor mais alto do que 3 eV, preferencialmente mais alto do que 3,5 eV também são adequados. Os exemplos de bloco A são derivados de fluoreno (US 5.777.070), derivados de indenofluoreno (S. Setayesh, Macromolecules 33, 2016 (2000)), fenileno ou derivados de fenileno do tipo escada (J. Grimme et al., Adv. Mat. 7, 292 (1995)). Os exemplos de blocos B transportadores de elétron são derivados de benzotiadiazol (US 5.777.070), derivados de perileno, derivados de diimida naftalenotetracarboxílico (Η. E. Katz et al., Nature 404, 478 (2000)) ou derivados de tiofeno fluorados.
[0072] Para a operação rápida de circuitos lógicos o comprimento do canal L dos transistores e a sobreposição entre d fonte/dreno e porta devem ser tão pequenos quanto possível, que são tipicamente de uns poucos mícrons. A dimensão mais crítica é L, porque a velocidade de operação de um circuito de transistor é aproximadamente proporcional a L-2. Isto é particularmente importante para camadas semicondutoras com mobilidade relativamente baixa.
[0073] Tal padronização de alta resolução não pode ser obtida com a tecnologia de impressão a jato de tinta atual, que é limitada a tamanhos característicos de 10 a 20 μιη mesmo com a tecnologia UP no estado da técnica (figura 6). Se operação mais rápida e empacotamento mais denso de características são requeridos então uma técnica que permita resolução de características mais fina deve ser utilizada. A técnica descrita abaixo faz uso
Petição 870170066371, de 06/09/2017, pág. 34/74
24/50 de interações de superfície da tinta para confinar as gotículas de jato de tinta na superfície de um substrato. Esta técnica pode ser usada para se obter comprimentos de canal muito menores do que podem ser obtidos pela impressão a jato de tinta convencional.
[0074] Esta técnica de confinamento pode ser usada para permitir a deposição de resolução fina de um material depositado sobre um substrato. A superfície do substrato é primeiro tratada de modo a tomar partes selecionadas desta relativamente atrativa e relativamente repelente para o material a ser depositado. Por exemplo, o substrato pode ser pré-padronizado de modo a ser parcialmente hidrofóbico em algumas áreas e parcialmente hidrofílico em outras áreas. Com a etapa de pré-padronização reabzada em alta resolução e/ou registro preciso a deposição subseqüente pode ser precisamente definida.
[0075] Uma forma de reabzação de pré-padronização é ilustrada na figura 7. A Figura 7 ilustra a formação de um dispositivo do tipo mostrado na figura l(c) mas com um comprimento de canal L especialmente fino. Partes semelhantes são numeradas como para a figura l(c). A Figura 7(a) ilustra um método para se fabricar um substrato pré-padronizado. A Figura 7(b) ilustra a impressão e o confinamento da tinta em um substrato pré-padronizado.
[0076] Antes da deposição dos eletrodos fonte-dreno 2, 3 um camada de pobimida delgada 10 é formada sobre a chapa de vidro 1. Esta camada de pobimida é finamente padronizada para removê-la nos lugares em que os eletrodos fonte-dreno devam ser formados. A etapa de remoção pode ser feita por um processo fotobtográfico para facilitar a definição de característica fina e/ou registro preciso. Em um exemplo de tal processo a pobimida pode ser coberta com uma camada de fotoprotetor 11. O fotoprotetor pode ser fotohtograficamente padronizado para remove-lo nos lugares onde a pobimida deva ser removida. Em seguida a poliimida é removida por um processo ao qual o fotoprotetor é resistente. Depois o fotoprotetor pode ser
Petição 870170066371, de 06/09/2017, pág. 35/74
25/50 removido para deixar a poliimida precisamente padronizada. A poliimida é selecionada porque é relativamente hidrofóbica, ao passo que o substrato vítreo é relativamente hidrofílico. Na etapa seguinte o material de PEDOT para formar os eletrodos fonte-dreno é depositado pela impressão a jato de tinta sobre as áreas de substrato hidrofílico 12. Quando as gotículas de tinta que se espalham sobre as áreas do substrato de vidro atingem o limite de uma região de poliimida hidrofóbica 10 a tinta é repelida e impedida de fluir nas áreas de superfície hidrofóbicas. Através deste efeito de confinamento a tinta é depositada apenas nas áreas de superfície hidrofílicas e padrões de alta resolução com intervalos pequenos e comprimentos de canal de transistor de menos do que 10 μιη podem ser definidos (figura 7(b)).
[0077] Um exemplo de um processo pelo qual a poliimida pode ser removida ou que pode ser utilizado para realçar os efeitos de superfície relativa depois da remoção da poliimida, é ilustrado na figura 7(a). A camada de poliimida 10 e o fotoprotetor 11 são expostos a um plasma de oxigênio. O plasma de oxigênio grava a camada de poliimida delgada (500 Â) mais rápido do que a camada de fotoprotetor espessa (1,5 μιη). A superfície de vidro descoberta exposta 12 na área dos eletrodos fonte-dreno é feita muito hidrofílica pela exposição a um plasma de 02 antes da remoção do fotoprotetor. Observe que durante a remoção da poliimida, a superfície da poliimida é protegida pelo fotoprotetor e permanece hidrofóbica.
[0078] Se requerido a superfície de poliimida pode ser feita ainda mais hidrofóbica por uma exposição adicional a um plasma de CF4. O plasma de CF4 fluorina a superfície da poliimida, mas não interage com o substrato de vidro hidrofílico. Este tratamento de plasma adicional pode ser realizado antes da remoção do fotoprotetor, caso em que apenas as paredes laterais do padrão de poliimida 10 tomam-se fluoradas ou depois da remoção do protetor.
[0079] O ângulo de contato de PEDOT/PSS em água no vidro 7059
Petição 870170066371, de 06/09/2017, pág. 36/74
26/50 tratado com plasma de 02 é Ovidro ~ 20° comparado com um ângulo de contato de ΘΡΙ ~ 70° a 80° na superfície de poliimida. O ângulo de contato de PEDOT/PSS em água na poliimida fluorada é de 120°.
[0080] Quando PEDOT/PSS é depositado a partir de uma solução aquosa sobre a camada de poliimida pré-padronizada como descrito, a tinta de PEDOT/PSS é confinada às áreas de eletrodo fonte-dreno mesmo se o comprimento do canal L é de apenas uns poucos mícrons (figura 7(b)).
[0081] Para facilitar o confinamento das gotículas de tinta a energia cinética das gotículas de tinta é mantida tão pequena quanto possível. Quanto maior o tamanho das gotículas, maior a energia cinética e maior a probabilidade de que as gotículas que se espalham ‘ignorarão’ a estrutura de confinamento hidrofílico e transbordarão sobre as regiões hidrofílicas vizinhas.
[0082] Preferencialmente a deposição das gotículas de tinta 13 é sobre as áreas de substrato hidrofílico 12 a uma distância d entre o centro da gotícula e o limite de poliimida. Por um lado d necessita ser suficientemente pequeno de modo que o limite seja atingido pela tinta que se espalha e o filme de PEDOT se estenda por todo o caminho até o limite de poliimida. Por outro lado, d necessita ser suficientemente grande de modo que a tinta que se espalha rapidamente não “transborde” nas áreas de superfície hidrofóbicas. Isto poderia aumentar o risco de deposição de PEDOT no topo da região de poliimida 10 que define o canal de TFT e pode dar origem a curto circuitos entre os eletrodos de fonte e dreno. Para gotículas de PEDOT com um teor de sólidos de 0,4 ng depositadas com uma intensidade lateral de 12,5 Nm entre duas gotículas sucessivas sobre vidro 7059 tratado com plasma de 02 um valor de d ~ 30 a 40 μιη foi considerado adequado. O valor d ótimo depende das propriedades de umectação na superfície bem como da intensidade de deposição, que é a distância lateral entre gotículas subseqüentemente depositadas, a freqüência, com que as gotículas são depositadas e o tempo de
Petição 870170066371, de 06/09/2017, pág. 37/74
27/50 secagem da solução.
[0083] A camada de confinamento hidrofóbico para definir o comprimento do canal do transistor também pode fornecer uma segunda funcionalidade. Esta pode ser usada como um padrão de alinhamento para a deposição subseqüente do polímero semicondutor no canal do transistor. A camada de poliimida 10 pode ser mecanicamente atritada ou fotoalinhada e pode ser depois usada como uma camada de alinhamento 9 (figura l(b)) para fornecer alinhamento de monodomínio de um polímero semicondutor líquido-cristalino 4.
[0084] O eletrodo porta 6 pode ser similarmente confinado por uma camada padronizada 14 formada no topo da camada isoladora porta 5 o que fornece áreas de superfície atrativas e repelentes para a solução a partir da qual o eletrodo porta é depositado. A camada padronizada 6 pode ser alinhada com respeito ao padrão da fonte-dreno para minimizar a área de sobreposição entre eletrodos fonte/dreno e porta (figura 7 (c)).
[0085] Materiais outros que não a poliimida podem ser usados para a camada pré-padronizada. Outras técnicas de pré-padronizar precisas que não a fotolitografia podem ser usadas.
[0086] A Figura 8 demonstra a capacidade de uma estrutura de camadas relativamente hidrofóbicas e hidrofílicas para confinar “Tinta” líquida depositada pela impressão a jato de tinta. A Figura 8 mostra micrografias óticas de substratos incluindo tiras delgadas de poliimida 10 que foram tratadas como descrito acima para serem relativamente hidrofóbicas e regiões maiores do substrato de vidro descoberto 12 que foram tratadas como descrito acima para serem relativamente hidrofílicas. O material de PEDOT para os eletrodos de fonte e dreno foi depositado pela impressão a jato de tinta de uma série de gotículas que correm nas linhas 2 e 3 próximas às tiras
10. Embora o material jateado como tinta mostre contraste baixo pode ser observado a partir da forma abruptamente terminada das superfícies das
Petição 870170066371, de 06/09/2017, pág. 38/74
28/50 extremidades 2 e 3 do material depositado que o material depositado foi confinado pelas tiras 10 mesmo abaixo de uma espessura de tira de L = 5 pm. [0087] A Figura 9 mostra fotografias do processo de deposição a jato de tinta na vizinhança de uma tira de poliimida 10. As imagens foram tomadas com uma câmara estroboscópica montada sob o substrato transparente. As bordas do padrão de poliimida 10 podem ser vistas como Unhas brancas. As gotículas de tinta 21 são expebdas do bocal da cabeça de jato de tinta 20 e cai com o seu centro tendo uma distância d distante da tira de poliimida 10. Imagens como estas podem ser usadas para definir o ahnhamento local da deposição a jato de tinta com respeito ao padrão da tira 10 e também podem ser usadas para automatizar o procedimento de ahnhamento local usando o reconhecimento de padrão (ver abaixo).
[0088] As Figuras 10 e 11 mostram as características de saída e de transferência de transistores formadas como na figura 7(c) e tendo comprimentos de canal L de 20 pm e 7 pm, respectivamente, definidos por meio do processo de umectação diferencial descrito acima. Em ambos os casos a largura do canal W é 3 mm. A Figura 10(a) mostra as características de saída do dispositivo de 20 pm. A Figura 10(b) mostra as características de saída do dispositivo de 7 pm. A Figura 11 (a) mostra as características de transferência do dispositivo de 20 pm. A Figura 11 (b) mostra as características de transferência do dispositivo de 7 pm. O dispositivo de 7 pm apresenta comportamento de canal curto característico com corrente reduzida em voltagem de fonte-dreno pequena e condutância de saída finita no regime de saturação. A mobilidade e a relação de corrente LIGA-DESLIGA de dispositivos de canal curto são similares àquelas dos dispositivos de canal longo debatidos acima, isto é N = 0,005 a 0,01 cm2/Vs e 1ON/1OFF = 104 a 105.
[0089] O confinamento da tinta é um resultado da diferença nas propriedades de umectação nas superfícies hidrofóbicas e hidrofíbcas e não
Petição 870170066371, de 06/09/2017, pág. 39/74
29/50 requer a existência de um perfil topográfico. Na forma de realização acima, o filme de poliimida pode ser feito muito fino (500 Â), que é muito mais fino do que o tamanho das gotículas a jato de tinta no estado líquido (diversos micrômetros). Portanto, técnicas alternativas para se fabricar um substrato pré-padronizado podem ser usadas, tais como a funcionabzação da superfície do substrato vítreo com uma monocamada automontada padronizada (SAM), por exemplo uma SAM contendo grupos de alquila ou fluoro hidrofóbicos tais como trifhioropropil-trimetoxissilano ou grupos polares tais como grupos alcóxi. A SAM pode ser padronizada por técnicas adequadas tais como Exposição à luz UV através de uma máscara de sombra (H. Sugimura et al., Langmuir 2000, 885 (2000)) ou impressão de microcontato (Brittain et al., Physics World May 1998, p. 31).
[0090] A pré-padronização do substrato é facilmente compatível com o fluxo de processo descrito acima visto que a pré-padronização é realizada antes da deposição das camadas do TFT. Portanto, uma faixa ampla de técnicas de padronização e de impressão pode ser usada para gerar o prépadrão de alta resolução sem o risco de degradação das camadas poliméricas ativas.
[0091] Técnicas similares podem ser apbcadas para pré-padronizar a superfície da camada isoladora porta ou a camada de modificação de superfície antes da deposição do eletrodo porta para se obter capacitância de sobreposição pequena. Como mostrado na figura 7(c) o eletrodo porta 6 pode ser confinado por uma camada padronizada 14. Uma forma de realização possível de tal pré-padronização é a impressão de microcontato ou o fotopadronização por UV de uma monocamada automontada (SAM) contendo grupos clorossilano ou metóxi silano, tais como octadeciltriclorossilano. Estas moléculas formam monocamadas estáveis na superfície de um substrato de SiO2 ou vidro onde eles se ligam quimicamente aos grupos hidroxila na superfície polar e tomam a superfície hidrofóbica.
Petição 870170066371, de 06/09/2017, pág. 40/74
30/50
Descobrimos que é possível formar monocamadas similares na superfície do polímero dielétrico porta tal como PVP ou PMMA. Acredita-se que isto seja devido à ligação das moléculas aos grupos hidroxila na superfície do PVP. Uma padrão de energia bvre superficial que consiste de uma linha hidrofíbca fina com uma sobreposição pequena bem definida com os eletrodos fontedreno circundados por regiões hidrofóbicas, revestidas por SAM pode ser facilmente definido por estampagem btográfica mole. A estampagem pode ser realizada sob um microscópio ótico ou um alinhador de máscara de modo a alinhar o padrão da estampa com respeito aos eletrodos fonte-dreno que estão por baixo. Quando uma tinta polimérica com base em água, condutora é depositada no topo, a deposição é confinada à linha hidrofíbca fina definida pela monocamada automontada. Deste modo uma largura de linha menor pode ser obtida que não a largura de linha normal em uma camada dielétrica porta não padronizada. Isto resulta em uma redução da capacitância de sobreposição fonte/dreno para porta.
[0092] Com o auxílio de substratos pré-padronizados é possível fabricar circuitos lógicos de alta velocidade com base nos processos de fabricação de TFT e via lacuna aqui descritos.
[0093] Uma das exigências cruciais para a fabricação de circuitos de transistor em áreas grandes é o registro e o abnhamento da deposição com respeito ao padrão no substrato. Obter o registro adequado é particularmente difícil nos substratos flexíveis que exibem distorções em áreas grandes. Se entre as etapas de padronização subseqüentes o substrato distorce, o nível de máscara seguinte em um processo fotolitográfico não irá mais se sobrepor com o padrão que está por baixo. O processo de impressão a jato de tinta de alta resolução aqui desenvolvido é adequado para se obter registro preciso em áreas grandes ainda que em substratos plásticos, visto que a posição da cabeça de jato de tinta pode ser ajustada localmente com respeito ao padrão no substrato (figura 9). Este processo de abnhamento local pode ser
Petição 870170066371, de 06/09/2017, pág. 41/74
31/50 automatizado usando-se técnicas de reconhecimento de padrão usando imagens tais como aquela da figura 9 combinadas com um mecanismo de realimentação para corrigir a posição da cabeça de jato de tinta.
[0094] De modo a formar um circuito integrado de transistor múltiplo usando dispositivos do tipo descrito acima, é desejável ser capaz de realizar interconexões de via lacuna diretamente através da espessura do dispositivo. Isto pode permitir que tais circuitos sejam formados de modo especialmente compacto. Um método de fabricar tais interconexões é pelo uso de via lacunas formadas por solvente, como será agora descrito. O método leva a vantagem do fato de que nenhuma das camadas processadas por solução dos TFTs descritos acima foram convertidas em uma forma insolúvel. Isto permite a abertura de via lacunas pela deposição local de solventes.
[0095] De modo a fabricar uma via lacuna formada por solvente (figura 12(a)), uma quantidade de um solvente adequado 29 é depositada localmente no topo das camadas através da qual a via lacuna deva ser formada. O solvente é selecionado de modo que seja capaz de dissolver as camadas que estão por baixo através das quais a lacuna deva ser formada. O solvente perfura através das camadas pela dissolução progressiva até que a via lacuna seja formada. O material dissolvido é depositado sobre as paredes laterais W da via lacuna. O tipo de solvente e o método de depositá-lo podem ser selecionados para aplicações individuais. Entretanto, três aspectos preferidos são:
1. que o solvente e as condições do processo sejam tais que o solvente evapore ou seja de outro modo facilmente removido de modo que não interfira com o processamento subseqüente e não cause dissolução excessiva ou não precisa do dispositivo e
2. que o solvente seja depositado por um processo seletivo tal como UP, por meio do qual volumes precisamente controlados do solvente possam ser precisamente aplicados na localização desejada no substrato e
Petição 870170066371, de 06/09/2017, pág. 42/74
32/50
3. que o diâmetro da via lacuna seja afetado pela tensão superficial da gotícula do solvente e pela capacidade do solvente para umedecer o substrato e
4. que o solvente não dissolva a camada que está por baixo da qual uma conexão elétrica deva ser feita.
[0096] A Figura 12(a) ilustra a deposição de uma gotícula 29 de solvente de metanol (contendo 20 ng por gotícula) sobre um dispositivo de transistor parcialmente formado do tipo geral ilustrado na figura l(c). O dispositivo parcial da figura 12(a) inclui uma camada isoladora de 1,3 μιη de espessura de PVP 28, uma camada semicondutora de F8T2 27, uma camada de eletrodo de PEDOT 26 e um substrato de vidro 25. Neste exemplo é desejado formar uma via lacuna através da camada isoladora de PVP. O metanol é selecionado como o solvente por causa da capacidade para dissolver facilmente o PVP; porque pode evaporar-se facilmente de modo a não atrapalhar o processamento subsequente e porque tem propriedades de umectação satisfatórias para o PVP. De modo a formar a via lacuna neste exemplo uma cabeça de impressão a UP é movida para o local no substrato no qual deseja-se que a via lacuna seja formada. Depois o número necessário de gotículas adequadamente dimensionadas de metanol são gotejada da cabeça de UP até que a via esteja completa. O período entre gotas sucessivas é selecionado para compatibilidade com a razão na qual o metanol dissolve as camadas do dispositivo. E preferido que cada gota tenha evaporado completamente ou quase completamente antes que a gota seguinte seja depositada. Note que quando a via lacuna atinge o fundo da camada semicondutora não polar a gravação para tal que as camadas que estão por baixo não são removidas. Outros solventes tais como isopropanol, etanol, butanol ou acetona também podem ser usados. Para se obter alto rendimento é desejável completar a via lacuna pela deposição de uma única gotícula de solvente. Para um filme de 300 nm de espessura e uma gotícula com um
Petição 870170066371, de 06/09/2017, pág. 43/74
33/50 volume de 30 μΐ e um diâmetro de 50 μιη isto requer que a solubilidade da camada no solvente seja superior a 1 a 2 % em peso por volume. Um ponto de ebulição mais alto também é desejável se a formação da via lacuna com uma única gotícula é requerida. No caso do PVP, l,2-dimentil-2imidazolidinona (DMI) com um ponto de ebulição de 225° C pode ser usada. [0097] A Figura 12(b) ilustra o efeito do gotejamento de diversas gotículas de metanol em seqüência sobre o local da via lacuna. Os painéis da direita mostram micrografias do dispositivo depois de 1, 3 e 10 gotículas terem sido gotejadas. Os painéis da esquerda mostram medições de perfil de superfície Dektak dos mesmos dispositivos através da via lacuna conforme esta é formada. (A localização da via lacuna é indicada no geral na posição “V” em cada painel). Quando diversas gotículas são depositadas em seqüência sobre a mesma localização uma cratera se abre no filme de PVP. A profundidade da cratera aumenta conforme as gotículas sucessivas atuam e depois de aproximadamente 6 gotículas a superfície da camada de F8T2 que está por baixo é descoberta. O material de PVP dissolvido é depositado em uma parede W nos lados da via lacuna. O diâmetro da via lacuna é da ordem de 50 μιη limitado pelo tamanho da gotícula. Este tamanho é adequado para muitas aplicações tais como circuitos lógicos e dispositivos de exibição de área grande.
[0098] O diâmetro da via lacuna é determinado pelo tamanho das gotículas do solvente a jato de tinta. O diâmetro da lacuna foi observado ser diretamente proporcional ao diâmetro das gotículas (ver a Fig. 12c). O diâmetro externo da parede lateral é determinado pelo tamanho e espalhamento da primeira gotícula e é independente da espessura da camada polimérica que é dissolvida. O diâmetro interno da parede lateral diminui conforme a espessura do polímero aumenta. Para aplicações onde lacunas ainda menores são requeridas, tais como dispositivos de exibição de alta resolução tamanhos de gotícula ainda menores podem ser usados ou a
Petição 870170066371, de 06/09/2017, pág. 44/74
34/50 superfície do substrato pode ser pré-padronizada por uma técnica adequada para confinar a gotícula na superfície como descrito acima. Outros solventes também podem ser usados.
[0099] Será observado a partir das medições do perfil de superfície que a formação da via lacuna faz com que o material seja dissolvido e deslocado para as bordas da via lacuna, onde permanece depois do solvente ter sido evaporado (indicado em W na figura 12(b)). Deve ser observado que o material deslocado é de uma formação mais lisa do que ilustrado pela figura 12(b), os eixos x e y dos pontos de perfil de superfície da figura 12(b) sendo para dissimilar as crostas (x em unidades de μιη, y em unidades de Â).
[00100] O mecanismo para a formação de via lacuna, isto é o movimento de material para as paredes laterais, acredita-se seja similar àquele do efeito bem conhecido da mancha de café, que ocorre se a linha de contato de uma gotícula seca contendo um soluto é apertada. O aperto pode ocorrer por exemplo devido ao enrugamento da superfície ou heterogenicidade química. Observe que a deposição de um bom solvente sempre gera o enrugamento da superfície durante a dissolução. Quando o solvente evapora, o fluxo capilar ocorre de modo a substituir o solvente que evapora próximo à Unha de contato. Mais solvente está evaporando próximo à linha de contato por causa da relação de superfície para carga maior próximo à Unha de contato. A velocidade do fluxo capilar é grande comparada com a velocidade de difusão típica, tal que o soluto é carregado para as bordas da gotícula e a deposição de soluto ocorre apenas próximo à orla, mas não no centro da gotícula seca (R. D. Deegan et al., Nature 389, 827 (7997)). A difusão de soluto pode tender a favorecer a redeposição homogênea do polímero sobre o toda a área na secagem do solvente, ao invés da formação de uma parede lateral. A teoria prognostica que a velocidade do fluxo capilar v(r) (r: distância do centro; R; raio da gotícula) é proporcional a (R - r)-X, onde λ = (π - 2θο)/(2π - 20c). Portanto, v aumenta conforme λ
Petição 870170066371, de 06/09/2017, pág. 45/74
35/50 aumenta, isto é diminui o ângulo de contato 0c. Portanto, quanto menor o ângulo de contato mais rápida a deposição de massa nas bordas ocorre. [00101] Para a abertura de via lacunas é importante portanto que (a) a Unha de contato da gotícula inicial seja apertada, (b) que o ângulo de contato das gotículas no topo do polímero a ser dissolvido seja suficientemente pequeno e (c) que a evaporação do solvente seja suficientemente rápida tal que a difusão do soluto pobmérico possa ser negbgenciada. No caso de IPA sobre PVP o ângulo de contato é da ordem de 12° e as gotículas tipicamente secam dentro de menos do que 1 s.
[00102] Quanto menor o ângulo de contato, mais rápida será a velocidade do fluxo capilar dentro da gotícula, isto é mais confiável será a formação da parede lateral. Entretanto, por outro lado, quanto menor o ângulo de contato maior o diâmetro da gotícula. Um ângulo de contato ótimo portanto existe para se obter via lacunas de diâmetro pequeno com paredes laterais bem definidas. Para se obter um ângulo de contato maior para um bom solvente a superfície do substrato pode ser tratada, por exemplo com uma monocamada automontada com uma repelência maior para o solvente. A monocamada automontada pode ser padronizada, tal como para fornecer regiões de superfície hidrofóbicas e hidrofíbcas, de modo a confinar a deposição do solvente a uma área pequena.
[00103] A profundidade e a razão de gravação da via lacuna podem ser controladas por uma combinação do número de gotas de solvente que são gotejadas, da freqüência na qual são depositadas e da taxa de evaporação do solvente em comparação com a taxa na qual o mesmo é capaz de dissolver o substrato. O ambiente em que a deposição ocorre e a temperatura do substrato podem influenciar a taxa de evaporação. Uma camada de material que seja insolúvel ou apenas lentamente solúvel no solvente pode ser usada para limitar a profundidade de dissolução.
[00104] Visto que a seqüência de camada do TFT consiste em alternar
Petição 870170066371, de 06/09/2017, pág. 46/74
36/50 camadas polares e não polares, é possível escolher solventes e combinações de solvente tais que a gravação pare em profundidades bem definidas.
[00105] De modo a fazer contato através da via lacuna uma camada condutiva pode ser depositada sobre ela de modo que se estenda dentro da via lacuna e faça conexão elétrica com o material no fundo da via lacuna. A Figura 13 (a) mostra um dispositivo do tipo mostrado na figura 12(a) mas incluindo um eletrodo de ouro 25 formado depois da fabricação de uma via lacuna como descrito acima.
[00106] A Figura 13 mostra na curva 30 as características de voltagem de corrente medidas entre o eletrodo de PEDOT de fundo 26 e um eletrodo condutor 29 depositado no topo da camada isoladora porta de PVP 28. O diâmetro da via lacuna foi 50 pm. Para comparação, a curva 31 mostra uma amostra de referência, em que nenhuma via lacuna está locabzada na região de sobreposição entre os eletrodos de topo e de fundo. As características mostram claramente que a corrente através da via lacuna é diversas ordens de magnitude mais alta do que a corrente de vazamento através do isolador porta na ausência da via lacuna. A corrente medida através da via lacuna é bmitada pela condutividade dos eletrodos de PEDOT, como pode ser observado realizando-se as medições de condutividade dos eletrodos de PEDOT individuais. Esta não é bmitada pela resistência da via lacuna, tal que apenas um limite inferior estimado para a resistência da via lacuna Rv pode ser obtido destas medições: Rv < 500 kO.
[00107] O método de formação de via lacuna descrito acima em relação à figura 12 é diretamente apbcável aos dispositivos do tipo esgotamento sem uma barreira de difusão (como na figura l(c)) e aos dispositivos em que a barreira de difusão é depositada depois da abertura das via lacunas. A Figura 14(a) mostra um dispositivo em que uma via lacuna foi formada e o eletrodo porta depois depositado sem uma barreira de difusão de camada intermediária. A Figura 14(b) mostra um dispositivo similar em que
Petição 870170066371, de 06/09/2017, pág. 47/74
37/50 depois da formação da via lacuna uma polímero de barreira de difusão 7 foi formado antes da deposição do eletrodo porta 6. Neste caso a camada de barreira de difusão necessita para exibir boa carga propriedades de transporte de modo a minimizar a resistência da via lacuna Rv. Uma barreira de difusão adequada é uma camada delgada de TFB como mostrado na figura 5(a). [00108] Se uma resistência de contato ainda mais baixa é requerida então as camadas semicondutoras também podem ser removidas no local da via lacuna. Isto é preferencialmente feito depois da barreira de difusão ter sido formada. A barreira de difusão 7 e o polímero semicondutor 4 podem ser localmente dissolvidos por deposição por UP de um bom solvente para eles tal como xileno neste exemplo. Misturando-se bons solventes tanto para o material semicondutor quanto para o isolador, ambas as camadas podem ser dissolvidas ao mesmo tempo. Um dispositivo em que isto tenha sido feito seguido pela deposição do eletrodo porta é mostrado na figura 14(c).
[00109] Misturas de solventes também podem ser usados para reduzir o diâmetro da via lacuna aumentando-se o ângulo de contato da mistura do solvente na camada a ser dissolvida.
[00110] Uma técnica alternativa para formar uma interconexão de via lacuna e depois depositar um material condutor para ligá-lo em ponte é depositar localmente um material que seja capaz de modificar localmente a(s) camada(s) de substrato que está(ão) por baixo de modo a tomá-la(s) condutiva(s). Um exemplo é a deposição a IJP local de uma solução contendo um dopante móvel que é capaz de difundir-se em uma ou em diversas das camadas. Isto é ilustrado na figura 14(d), onde a região 32 indica material que foi tomado condutor pelo tratamento com um dopante. O dopante pode ser uma molécula conjugada pequena tal como uma triarilamina como N,N’ -difenil-Ν,Ν’ -bis(3-metilfenil)-(l, 1 ’ -bifenil)-4,4’ -diamina (TPD). O dopante é preferencialmente liberado como para o caso do solvente.
[00111] O método de formação de via lacuna através de camadas
Petição 870170066371, de 06/09/2017, pág. 48/74
38/50 dielétricas de PVP pode ser usado para conectar o eletrodo porta do TFT a um eletrodo fonte ou dreno na camada que está por baixo como requerido, por exemplo, para um dispositivo inversor lógico como mostrado na Fig. 15. Conexões de via lacuna similares são requeridas na maioria dos circuitos de transistor lógicos. A Figura 16 mostra pontos das características dispositivos inversores de realce-carga formados com dois dispositivos de transistor normalmente desligados como na figura 15(b). Dois inversores com relações diferentes da relação da largura do canal para o comprimento do canal (W/L) para os dois transistores são mostrados (ponto 35 relação 3:1, ponto 36 relação 5:1)). Pode ser observado que as mudanças de voltagem de saída de um estado lógico alto (-20 V) para um lógico baixo 0 V) quando a voltagem de entrada muda de lógico baixo para lógico alto. O ganho do inversor, que é a inclinação máxima das características é maior do que 1, que é uma condição necessária para facilitar a fabricação de circuitos mais complexos tais como osciladores de anel.
[00112] Via lacunas como descritas acima também podem ser usadas para fornecer conexões elétricas entre linhas interconectoras em camadas diferentes. Para circuitos eletrônicos complexos, esquemas de interconexão de nível múltiplo são requeridos. Estes podem ser fabricados depositando-se uma seqüência de interconexões 72 e camadas dielétricas diferentes 70, 71 depositadas a partir de solventes compatíveis (figura 15(d)). Via lacunas 73 podem ser depois formadas pelo modo descrito acima com as Unhas interconectoras que forneçam parada de corrosão automática.
[00113] Os exemplos para materiais dielétricos adequados são aqueles polímeros polares (70) tais como PVP e polímeros dielétricos não polares (71) tais como poliestireno. Estes podem ser altemativamente depositados a partir de solventes polares e não polares. As via lacunas podem ser abertas por deposição local de bons solventes na respectiva camada dielétrica enquanto a camada dielétrica que está por baixo é que fornece uma camada
Petição 870170066371, de 06/09/2017, pág. 49/74
39/50 de parada de gravação.
[00114] Na seleção de materiais e nos processos de deposição para os dispositivos do tipo descrito acima, deve se levar em consideração que várias e enormes vantagens podem ser obtidas se cada camada é depositada a partir de um solvente que não dissolve substancialmente a camada que está abaixo imediatamente. Desse modo, camadas sucessivas podem ser formadas pelo processamento em solução. Uma maneira para simplificar a seleção de tais materiais e as etapas de processo é ter em vista a deposição de duas ou mais camadas altemadamente a partir de solventes polares e não polares, como exemplificado para a seqüência de camada descrita acima. Desse modo, os dispositivos de camada múltipla tendo camadas condutoras, semicondutoras e isoladoras solúveis podem ser facilmente formadas. Isso pode evitar aqueles problemas de dissolução e intumescimento das camadas que estão por baixo. [00115] As estruturas, materiais e processos de dispositivo descritos acima são meramente ilustrativos. Será avaliado que podem ser variados. [00116] Outras configurações de dispositivo que não a configuração porta de topo mostrada na figura 1 podem ser usadas. Uma configuração alternativa é a configuração porta de fundo mais padrão mostradas na figura 17, em que também é possível incorporar uma barreira de difusão 7 e camada de modificação de superfície 8 se requerido. Na figura 17 partes semelhantes são numeradas como para a figura 1. Outras configurações de dispositivo com seqüência de camadas diferente também podem ser usadas. Dispositivos outros que não transistores pode ser formados de uma maneira análoga. [00117] O PEDOT/PSS pode ser substituído por qualquer polímero condutor que possa ser depositado a partir da solução. Os exemplos incluem polianilina ou polipirrol. Entretanto, algumas das características atraentes de PEDOT/PSS são: (a) um dopante polimérico (PSS) com uma difusividade inerentemente baixa, (b) boa estabilidade térmica e estabilidade ao ar e (c) um função de trabalho de = 5,1 eV, o que é bem comparável ao potencial de
Petição 870170066371, de 06/09/2017, pág. 50/74
40/50 ionização de polímeros semicondutores transportadores de lacuna comuns permitindo a injeção de carregador de carga de lacuna eficiente.
[00118] Injeção de carregador de carga eficiente é crucial, em especial, para dispositivos de transistor de canal curto possuindo dimensões de canal, L < 10 pm. Em tais dispositivos fonte-dreno, efeitos de resistência de contato podem limitar a corrente do TFT a voltagens de fonte-dreno pequenas (figura 10(b)). Em dispositivos de comprimento de canal comparável foi descoberto que a injeção de eletrodos fonte/dreno de PEDOT é mais eficiente do que a injeção de eletrodos inorgânicos de ouro. Isto indica que um eletrodo de fonte-dreno polimérico com um potencial de ionização que é bem igualado àquele do semicondutor pode ser preferível a um material de eletrodo inorgânico.
[00119] A condutividade de PEDOT/PSS depositado a partir de uma solução aquosa (Baytron P) é da ordem de 0,1 a 1 S/cm. Condutividades mais altas de até 100 S/cm podem ser obtidas com formulações que contenham uma mistura de solventes (Bayer CPP 105T, contendo isopropanol e N-metil2-pirrolidona (NMP)). Em último caso, um cuidado deve ser tomado para que a combinação de solvente da formulação seja compatível com as exigências de solubilidade da seqüência de camada. Para aplicações em que condutividades ainda mais altas são requeridas outros condutores poliméricos ou condutores inorgânicos processáveis por solução, tais como suspensões coloidais de partículas inorgânicas metálicas em um líquido, podem ser usados.
[00120] Os processos e dispositivos aqui descritos não são limitados aos dispositivos fabricados com polímeros processados por solução. Alguns dos eletrodos condutores dos TFTs e/ou as interconexões em um circuito ou dispositivo de exibição (ver abaixo) podem ser formados a partir de condutores inorgânicos, que podem ser, por exemplo, depositados pela impressão de uma suspensão coloidal ou por eletrogalvanização sobre um
Petição 870170066371, de 06/09/2017, pág. 51/74
41/50 substrato previamente padronizado. Naqueles dispositivos em que nem todas as camadas devam ser depositadas da solução uma ou mais porções de PEDOT/PSS do dispositivo podem ser substituídas com um material condutor insolúvel tal como um condutor depositado a vácuo.
[00121] A camada semicondutora também pode ser substituída por um outro material semicondutor processável por solução. As possibilidades incluem moléculas conjugadas pequenas com cadeias laterais solubilizadoras (J. G. Laquindanum et al., J. Am. Chem. Soc. 120, 664 (1998)), materiais híbridos orgânicos-inorgânicos semicondutores automontados a partir da solução (C. R. Kagan et al., Science 286, 946 (1999)) ou semicondutores inorgânicos depositados por solução tais como nanopartículas de CdSe (Β. A. Ridley et al., Science 286, 746 (1999)).
[00122] Os eletrodos podem ser padronizados por técnicas outras que não impressão a jato de tinta. As técnicas adequadas incluem impressão litográfica mole (J. A. Rogers et al., Appl. Phys. Lett. 75, 1010 (1999); S. Brittain et al., Physics World May 1998, p. 31), impressão de tela (Z. Bao et al., Chem. Mat. 9, 12999 (1997)), padronização fotolitográfica (ver WO 99110939) ou galvanização ou revestimento de imersão simples de um substrato padronizado com regiões de superfície hidrofóbicas e hidrofílicas. A impressão a jato de tinta é considerada ser particularmente adequada para padronizar áreas grandes com bom registro, em particular para substratos plásticos flexíveis.
[00123] Ao invés de uma chapa de vidro, o(s) dispositivo(s) pode(m) ser depositado(s) sobre um outro material de substrato, tal como Perspex ou um substrato plástico, flexível tal como polietersulfona. Tal material está preferencialmente na forma de uma chapa, é preferencialmente de um material polimérico e pode ser transparente e/ou flexível.
[00124] Embora, preferencialmente, todas as camadas e componentes do dispositivo e circuito sejam depositados e padronizados por
Petição 870170066371, de 06/09/2017, pág. 52/74
42/50 processamento em solução e técnicas de impressão, um ou mais componentes, tais como uma camada semicondutora, também podem ser depositados por intermédio das técnicas de deposição a vácuo e/ou padronizadas por meio de um processo fotobtográfico.
[00125] Dispositivos tais como TFTs fabricados como descrito acima podem ser parte de um circuito ou dispositivo mais complexo em que um ou mais de tais dispositivos podem ser integrados um com o outro e ou com outros dispositivos. Os exemplos de aplicações incluem circuitos lógicos e circuitos de matriz ativa para uma exibição ou um dispositivo de memória ou um circuito de disposição de porta definido pelo usuário.
[00126] O componente básico de um circuito lógico é o inversor mostrado na figura 15. Se todos os transistores no substrato são do tipo de esgotamento ou do tipo de acúmulo três configurações possíveis são possíveis. A carga do inversor de esgotamento (figura 15(a)) é adequada para o dispositivo que são normalmente ligados, (figura l(c) e 3) e a carga de configuração de realce (figura 15(b)) é usada para transistores normalmente desligados (figuras l(a/b) e 4). Ambas as configurações requerem uma via lacuna entre o eletrodo porta do transistor e o seu eletrodo fonte e dreno, respectivamente. Uma configuração alternativa é o inversor de carga de resistência (figura 15(c)). O último dispositivo pode ser fabricado pela impressão de uma linha de PEDOT fina, estreita de comprimento adequado e condutividade como o resistor de carga. Reduzindo-se a condutividade de PEDOT, por exemplo, aumentando-se a relação de PSS para PEDOT, o comprimento da Unha resistora pode ser minimizado. A condutividade do Baytron P PEDOT/PSS com uma relação em peso de PEDOT/(PEDOT + PSS) de 0,4 foi medida para ser da ordem de 0,2 S/cm para um filme como depositado. Recozendo-se a 280° C durante 20 min sob atmosfera de N2 a condutividade aumentou para 2 S/cm. Diluindo-se a solução com PSS a condutividade pode ser diminuída em ordens de magnitude. Para uma relação
Petição 870170066371, de 06/09/2017, pág. 53/74
43/50 em peso de PEDOT/(PEDOT+PSS) de 0,04 uma condutividade de 10-3 S/cm foi medida depois de recozimento a 280° C. Resistores com uma resistência de 50 ΜΩ foram fabricados pela impressão a jato de tinta de uma linha de PEDOT com uma largura da ordem de 60 μιη e um comprimento de 500 μιη. [00127] Os componentes da impressão a jato de tinta diferentes que foram desenvolvidos, isto é transistores, interconexões via lacuna, resistores, capacitores, esquemas de interconexão de camada múltipla, etc., podem ser integrados para se fabricar circuitos eletrônicos integrados por uma combinação da impressão direta e processamento por solução. A impressão a jato de tinta pode ser usada para todas as etapas do processamento onde a padronização lateral é requerida. Os circuitos inversores simples descritos acima são os blocos de construção para circuitos lógicos mais complexos. [00128] Os TFTs processados por solução como descrito acima podem ser usados como transistores de comutação de pixel de dispositivos de exibição matriz ativa tais como dispositivos de exibição de cristal líquido (LCD) ou eletroforéticos (B. Comiskey et al., Nature 394, 253 (1998)) para o qual um circuito adequado é mostrado na figura 18(a) e dispositivos de exibição de diodo emissor de luz (H. Sirringhaus et al., Science 280, 1741 (1998), para o qual um circuito adequado é mostrado na figura 18(b); ou como uma elemento de comunicação de matriz ativa de um dispositivo de memória, tal como memória de acesso aleatório (RAM). Nas figuras 18(a) e (b) transistores TI e/ou T2 podem ser formados a partir dos transistores como descrito acima. As características 40 representam um elemento de exibição ou de memória com blocos de fornecimento de corrente e voltagem.
[00129] Os exemplos de configurações de dispositivo possíveis para controlar a voltagem no eletrodo de um LCD ou um dispositivo de exibição eletroforético são mostrados na figura 19, em que partes semelhantes são numeradas como para a figura 1. Nos desenhos da figura 19 (como para as figuras 7, 14 e 17, por exemplo) a camada isoladora porta pode incluir uma
Petição 870170066371, de 06/09/2017, pág. 54/74
44/50 estrutura da camada múltipla contendo uma barreira de difusão e/ou camada de modificação de superfície, como na figura l(a).
[00130] Referindo-se à figura 19, os eletrodos fonte e porta 2, 6 do TFT são conectados às linhas de dados 44 e de endereçamento 43 da matriz ativa, que pode ser fabricados a partir de um material condutor diferente para se obter condutividade adequada em comprimentos mais longos. O eletrodo dreno 3 do TFT também podem ser o eletrodo de pixel 41. O eletrodo de pixel pode ser formado a partir de um material condutor diferente como na figura 19. Em dispositivos que contam com a aplicação de um campo elétrico ao invés de uma injeção carregadora de carga não é requerido que este eletrodo 41 esteja em contato direto com o elemento de exibição 40, tal como um cristal líquido ou tinta eletroforética, etc. Nesta configuração a área de pixel total ocupada pelo TFT e as Unhas interconectoras devem ser mantidas pequenas para se obter razão de abertura adequada e para reduzir a diafonia potencial entre o elemento de exibição 40 e os sinais nas linhas de dados e endereçamento 43 e 44.
[00131] A configuração na figura 19(b) é mais complicada. Entretanto, os pixel totais ou uma grande parte da área de pixel está disponível para os TFTs e linhas interconectoras e o elemento de exibição é protegido dos sinais nas linhas de dados e de endereçamento 44 e 43 pelo eletrodo de pixel 41. A fabricação desta configuração requer uma camada dielétrica adicional 42 e uma via lacuna cheia com material condutor 45 para conectar o eletrodo de pixel 41 ao eletrodo dreno do TFT 3. A via lacuna pode ser fabricada pelo procedimento descrito acima.
[00132] Note que nesta configuração a razão de abertura pode ser maximizada e pode ser aproximadamente 100 %. Esta configuração também pode ser usada para aplicação de exibição com uma iluminação por detrás tal como dispositivos de exibição de LCD transmissivo, visto que TFTs totalmente poliméricos como aqui fabricados são altamente transparentes na
Petição 870170066371, de 06/09/2017, pág. 55/74
45/50 faixa espectral visível. A Figura 20 mostra o espectro de absorção ótica medido em um TFT de polímero F8T2, em que as cadeias poliméricas são uniaxialmente alinhadas depositando-se o polímero semicondutor líquidocristalino em uma camada de alinhamento de poliimida emborrachada que também serve como a camada de pré-padronização para a impressão de alta resolução. Pode ser observado que o dispositivo é altamente transparente na maior parte da faixa espectral visível por causa do intervalo de banda relativamente alto do F8T2. Transparência ainda melhor pode ser obtida se camadas semicondutoras tais como F8 ou TFB ou outro derivado de polifluorenos (US 5.777.070) com intervalos de banda mais altos são usados. O alinhamento das cadeias poliméricas dá origem à anisotropia ótica tal que a luz polarizada paralela à direção do alinhamento (ponto rotulado “I I”) é mais fortemente absorvido do que a luz polarizada perpendicular à direção do alinhamento (ponto rotulado “±”). A anisotropia ótica pode ser usada em um dispositivo de exibição de LCD para aumentar mais a transparência ótica dos TFTs pela orientação da direção do alinhamento das cadeias poliméricas normais ao polarizador entre o plano de trás de vidro e a luz por detrás. Sob luz polarizada os dispositivos de transistor parecem quase incolores na luz visível, se a espessura da camada de F8T2 for abaixo de 500 Â. Todas as outras camadas do TFT incluindo a de PEDOT tem baixa absorção ótica na faixa espectral visível.
[00133] Uma outra vantagem da baixa absorção ótica da camada semicondutora é a fotossensibilidade reduzida do TFT característico para luz visível. No caso dos TFTs de silício amorfo uma matriz preta deve ser usada para evitar corrente OFF grande sob iluminação de luz. No caso dos TFTs poliméricos com semicondutores de intervalo de banda amplo não é requerido proteger os TFTs da luz ambiente e da luz por detrás do dispositivo de exibição.
[00134] A configuração na figura 19(b) também é bem adaptada para o
Petição 870170066371, de 06/09/2017, pág. 56/74
46/50 transistor de impulso TI de um dispositivo de exibição LED (figura 18(b)), visto que esta permite que a corrente de impulso do TFT seja aumentada pela fabricação de uma série interdigitada de eletrodo fonte-dreno com grande largura de canal W fazendo uso da área completa situada embaixo do eletrodo de pixel 41.
[00135] Altemativamente, a configuração de TFT de porta do fundo da figura 17 também pode ser usada em todas as aplicações acima (figura 19(c)). [00136] Um dos resultados tecnológicos importantes para a fabricação de circuitos de matriz ativa é o contato entre o TFT de PEDOT/PSS e os eletrodos de pixel 2,3,6 e as linhas interconectoras metáhcas 43, 44 e 41. Devido à sua natureza ácida forte o PEDOT/PSS não é compatível com muitos metais inorgânicos comuns tais como o alumínio. O alumínio 15 facilmente oxidou em contato com o PEDOT/PSS. Uma solução possível é a fabricação de Unhas interconectoras e eletrodos de pixel 43, 44 e 41 a partir de óxido de índio-estanho (ITO) ou tântalo, tungstênio e outros metais refratários ou um outro material tendo mais estabihdade neste ambiente ou o uso de uma camada de barreira adequada.
[00137] No caso de uma aplicação em exibição também pode ser desejável fabricar TFTs com um comprimento de canal pequeno pela impressão sobre um substrato pré-padronizado indicado como 10 na figura 19, como descrito acima.
[00138] Configurações de dispositivo similares para comutadores de transistor de matriz ativa também podem ser usadas se o elemento de pixel a ser controlado não é um elemento de exibição mas um elemento de memória tal como um capacitor ou um diodo, como por exemplo em uma memória de acesso aleatório dinâmico.
[00139] Além dos eletrodos condutores, alguma das outras camadas dos TFTs também podem ser padronizadas pelos métodos de impressão direta, tais como a impressão de tela ou UP. A Figura 21 (a) (em que partes
Petição 870170066371, de 06/09/2017, pág. 57/74
47/50 semelhantes são numeradas como para a figura 1) mostra um dispositivo em que uma ilha de camada ativa da camada semicondutora 4 e a camada isoladora porta 5 podem ser diretamente impressas. Neste caso nenhuma via lacuna é requerida, mas conexões podem ser feitas pela impressão direta de um padrão de eletrodo porta adequado B. Em áreas onde a comunicação ou as Unhas interconectoras 43, 44 sobrepõe ilhas espessas de um polímero dielétrico 46 podem ser impressas para fornecer isolamento elétrico (figura 21(b)).
[00140] Uma pluralidade de dispositivos formados como descrito acima pode ser formada em um único substrato e interconectada por camadas condutivas. Os dispositivos pode ser formados em um único nível ou em mais do que um nível, alguns dispositivos sendo formados no topo de outros. Usando-se tiras de interconexão e via lacunas como descrito acima disposições de circuito especialmente compactos podem ser formadas.
[00141] A tecnologia aqui desenvolvida para fabricação de transistores, via lacunas e linhas interconectoras impressos a jato de tinta pode ser usada para se fabricar circuitos eletrônicos integrados pela impressão a jato de tinta. Um substrato pré fabricado contendo uma disposição de regiões de superfície hidrofílicas e hidrofóbicas pode ser usado o que define o comprimento do canal dos transistores e/ou a largura das Unhas interconectoras. O substrato também pode conter uma disposição de Unhas interconectoras metálicas altamente condutoras. Usando uma combinação de impressão a jato de tinta e deposição de camadas contínuas da solução uma série de dispositivos de transistor é definida em localizações feitas por encomenda e com larguras de canal feitas por encomenda. Um circuito integrado é então fabricado pela formação de conexões elétricas entre pares de transistores e interconexões adequadas usando-se a impressão a jato de tinta de via lacunas e linhas condutoras.
[00142] Também é possível que o dito substrato pré-fabricado já possa
Petição 870170066371, de 06/09/2017, pág. 58/74
48/50 conter um ou mais dos componentes dos dispositivos de transistores. O dito substrato pode conter, por exemplo, uma série de dispositivos de transistores inorgânicos completados, cada um tendo pelo menos um eletrodo exposto. No presente caso, a fabricação a jato de tinta de um circuito integrado poderá compreender a formação de conexões elétricas entre pares de transistores e a deposição de um esquema de interconexões em nível único ou múltiplo, pelo uso de via lacunas, linhas interconectoras e blocos de isolação impressos a jato de tinta (ver a figura 15(d)).
[00143] Além dos dispositivos de transistores, dito circuito eletrônico também pode compreender outros elementos de circuito ativos e passivos tais como aqueles elementos de exibição ou de memória ou elementos capacitivos ou resisti vos.
[00144] Usando-se as técnicas descritas acima uma unidade tendo uma plurabdade de transistores pode ser formada e depois configurada para um uso subsequente específico por meio do processamento com base em solução. Por exemplo, um substrato tendo uma pluralidade de transistores 50 do tipo mostrado na figura l(a), (b) ou (c), na forma de uma disposição de porta, por exemplo, pode ser formada sobre uma chapa plástica (figura 22). Outros dispositivos tais como diodos ou capacitores também podem ser formados na chapa. Depois a chapa pode ser colocada em uma impressora a jato de tinta tendo uma cabeça de impressão para um solvente adequado para formar via lacunas 52 (por exemplo, metanol) e um material adequado para formar pistas condutivas 53 e para encher as via lacunas (por exemplo, PEDOT). A impressora a jato de tinta pode ser operável sob o controle de um computador adequadamente programado, com conhecimento da locabzação e configuração dos transistores sobre a chapa. Depois, por uma combinação de formação de via lacuna e etapas de interconexão a impressão a jato de tinta pode configurar o circuito para realizar uma função eletrônica ou lógica desejada, mediante a interconexão dos transistores na maneira desejada. Esta
Petição 870170066371, de 06/09/2017, pág. 59/74
49/50 tecnologia permite assim a formação de circuitos específicos lógicos sobre substratos usando aparelhagem pequena, barata.
[00145] Os exemplos da aplicação de tal circuito são para a impressão de bilhetes eletrônicos ativos, etiquetas de bagagens, e de identificação. Um dispositivo impresso de bilhete ou etiqueta pode ser carregado com um número de unidades não configuradas, cada uma compreendendo um substrato que carrega uma pluralidade de transistores. O dito dispositivo de impressão de bilhete inclui um computador que é capaz de controlar uma impressora a jato de tinta como descrito acima e de determinar um circuito eletrônico que seja indicativo da função válida do bilhete. Quando requerido para imprimir um bilhete o dispositivo de impressão configura um substrato para o circuito eletrônico apropriado pela impressão de via lacunas e/ou material condutor de modo que o transistores no substrato sejam apropriadamente configurados. O substrato pode ser depois encapsulado, por exemplo selando-se com chapa plástica adesiva, deixando os terminais de conexão elétrica 54, 55 expostos. O bilhete é então dispensado. Quando dito bilhete deve ser validado, entradas são apbcadas a uma ou mais terminais de entrada e as saídas do circuito em um ou mais terminais de saída são monitorados para uma verificação do seu funcionamento. Os ditos bilhetes podem ser, de preferência, impressos sobre substratos plásticos e flexíveis para tomá-los conveniente para o uso como bilhetes.
[00146] Circuitos outros definidos pelo usuário que não para propósitos de valor ou rotulação podem ser fabricados de um modo similar. A verificação e leitura dos circuitos também podem ser feitas por sondagem remota usando, por exemplo, uma radiação de radiofrequência (Physics World, March 1999, página 31).
[00147] A capacidade do usuário final de definir circuitos pela simples impressão a jato de tinta de conexões apropriadas sobre uma disposição ou um arranjo padrão oferece flexibibdade significativamente aumentada,
Petição 870170066371, de 06/09/2017, pág. 60/74
50/50 comparada aos circuitos planejados em fábrica.
[00148] A presente invenção não é bmitada aos exemplos precedentes. Note-se que aspectos da presente invenção incluem todos os aspectos novos e/ou inventivos dos conceitos aqui descritos e todas as combinações novas e/ou inventivas das características aqui descritas.
[00149] Os Requerentes chamam atenção para o fato de que a presente invenção pode incluir qualquer característica ou combinação de características aqui divulgadas implícita ou explicitamente ou qualquer generalização destas, sem bmitação ao escopo de quaisquer definições apresentadas acima. Em vista da descrição precedente, será evidente a uma pessoa habilitada na técnica que várias modificações podem ser feitas dentro do escopo da invenção a partir de suas reivindicações apensas.
Petição 870170066371, de 06/09/2017, pág. 61/74
1/7

Claims (47)

  1. REIVINDICAÇÕES
    1. Método para formar sobre um substrato um dispositivo eletrônico que inclui um material polimérico condutor que pode ser depositado da solução em uma pluralidade de regiões, a operação do dispositivo utilizando passagem de corrente de uma primeira região para uma segunda região, o método caracterizado pelo fato de que compreende:
    formar uma mistura misturando o material polimérico condutor que pode ser depositado da solução com água;
    formar sobre o substrato uma estrutura de confinamento que inclui uma primeira zona (10) em uma primeira área do substrato e uma segunda zona (12) em uma segunda área do substrato, a primeira zona (10) dotada de uma maior repelência para a mistura do que a segunda zona (12), e uma terceira zona (12) em uma terceira área do substrato espaçada da segunda área pela primeira área, a primeira zona (10) dotada de uma maior repelência para a mistura do que a terceira zona (12);
    e depositar o material sobre o substrato aplicando a solução sobre o substrato;
    pelo que o material depositado é confinado pela repelência relativa da primeira zona às regiões mutuamente espaçadas definindo as ditas primeira e segunda regiões do dispositivo e sendo eletricamente separadas no seu plano por intermédio da repelência relativa da primeira zona.
  2. 2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a largura da primeira área (10) entre a segunda e terceira áreas (12) é inferior a 20 mícrons.
  3. 3. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a largura da primeira área (10) entre a segunda e terceira áreas (12) é inferior a 10 mícrons.
  4. 4. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que o material formado nas regiões
    Petição 870170066371, de 06/09/2017, pág. 62/74
    2/7 mutuamente espaçadas forma eletrodos fonte e dreno (2, 3) de um transistor.
  5. 5. Método, de acordo com a reivindicação 4, caracterizado pelo fato de que compreende a etapa de depositar um material adicional (4) no espaço entre as regiões mutuamente espaçadas.
  6. 6. Método, de acordo com a reivindicação 5, caracterizado pelo fato de que o material adicional (4) depositado no espaço entre as regiões mutuamente espaçadas forma um canal do transistor.
  7. 7. Método, de acordo com a reivindicação 6, caracterizado pelo fato de que o dito material adicional (4) é semicondutor.
  8. 8. Método, de acordo com qualquer uma das reivindicações 5 a 7, caracterizado pelo fato de que o material adicional (4) é um material polimérico.
  9. 9. Método, de acordo com qualquer uma das reivindicações 5 a 8, caracterizado pelo fato de que o material adicional (4) é depositado a partir de solução.
  10. 10. Método para formar sobre um substrato um dispositivo eletrônico de comutação que inclui um material eletricamente condutor ou material semicondutor (6) em uma plurabdade de regiões, o método caracterizado pelo fato de que compreende:
    formar uma mistura misturando o material com um liquido; formar sobre o substrato uma estrutura de confinamento que inclui uma primeira zona (14) em uma primeira área do substrato e uma segunda zona em uma segunda área do substrato, a primeira zona tendo uma maior repelência pela mistura do que a segunda zona, e uma terceira zona (14) em uma terceira área do substrato espaçada da primeira área pela segunda área, a terceira zona (14) tendo uma maior repelência pela mistura do que a segunda zona;
    e depositar o material (6) sobre o substrato apbcando a mistura sobre o substrato;
    Petição 870170066371, de 06/09/2017, pág. 63/74
    3/7 de acordo com o qual o material depositado pode é confinado pela repelência relativa das primeira e terceira zonas (14) à segunda zona.
  11. 11. Método, de acordo com a reivindicação 10, caracterizado pelo fato de que a largura da segunda zona entre a primeira e a terceira zona (14) tem menos de 20 mícrons.
  12. 12. Método de acordo com a reivindicação 10, caracterizado pelo fato de que a largura da segunda zona entre a primeira e a terceira zona (14) tem menos de 10 mícrons.
  13. 13. Método, de acordo com qualquer uma das reivindicações 10 a 12, caracterizado pelo fato de que o material (6) é eletricamente condutor.
  14. 14. Método, de acordo com a reivindicação 13, caracterizado pelo fato de que material (6) forma um eletrodo de controle do transistor, a tensão sobre o qual é suscetível de influenciar a passagem de corrente entre regiões contíguas do dispositivo.
  15. 15. Método, de acordo com a reivindicação 13 ou 14, caracterizado pelo fato de que o material (6) forma um eletrodo porta de um transistor.
  16. 16. Método, de acordo com a reivindicação 15, caracterizado pelo fato de que a largura da região de superposição entre o eletrodo porta (6) do transistor e os eletrodos fonte e dreno (2, 3), respectivamente, é inferior a 20 mícrons.
  17. 17. Método, de acordo com a reivindicação 15, caracterizado pelo fato de que a largura da região de superposição entre o eletrodo porta do transistor e os eletrodos fonte e dreno, respectivamente, é de menos de 10 mícrons.
  18. 18. Método, de acordo com qualquer uma das reivindicações 10 a 17, caracterizado pelo fato de que superfície do substrato é provida por uma monocamada auto-montada (14) e pelo menos uma das primeira e
    Petição 870170066371, de 06/09/2017, pág. 64/74
    ΜΊ segunda zonas é definida pela configuração da monocamada auto-montada.
  19. 19. Método, de acordo com a reivindicação 18, caracterizado pelo fato de que a etapa de configurar a monocamada auto-montada é realizada ela exposição à luz através de uma máscara de sombra.
  20. 20. Método, de acordo com a reivindicação 19, caracterizado pelo fato de que a etapa de configurar a monocamada auto-montada é realizada colocando o substrato em contato com um estampo macio.
  21. 21. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que as primeira e segunda zonas (10, 12, 14 ) são formadas sobre a superfície exposta de uma camada (10, 14) depositada sobre um membro estrutural planar.
  22. 22. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que o ângulo de contato da mistura na primeira área (10) é maior em 20° que o ângulo de contato da mistura na segunda área.
  23. 23. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que o ângulo de contato da mistura na primeira área (10) é maior em 40° que o ângulo de contato da mistura na segunda área.
  24. 24. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que o ângulo de contato da mistura na primeira área (10) é maior em 80° que o ângulo de contato da mistura na segunda área.
  25. 25. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que a superfície do substrato é provida por uma monocamada auto-montada (10, 14) e pelo menos uma das primeira e segunda zonas é definida pela configuração da mono-camada automontada.
  26. 26. Método, de acordo com a reivindicação 25, caracterizado
    Petição 870170066371, de 06/09/2017, pág. 65/74 pelo fato de que a etapa de configurar a monocamada auto-montada (10, 14) é realizada pela exposição à luz através de uma máscara de sombra.
  27. 27. Método, de acordo com a reivindicação 25, caracterizado pelo fato de que a etapa de configurar a monocamada auto-montada (10, 14) é realizada dispondo o substrato em contato com um estampo macio.
  28. 28. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que a superfície do substrato é provida por um material não polar (10, 14) e pelo menos uma das primeira e segunda zonas é definida pelo tratamento da superfície do polímero não polar.
  29. 29. Método, de acordo com a reivindicação 28, caracterizado pelo fato de que o material não polar (10, 14) é uma poliimida.
  30. 30. Método, de acordo com a reivindicação 29, caracterizado pelo fato de que compreende a etapa de polir mecanicamente a poliimida (10, 14) para promover o alinhamento molecular da poliimida.
  31. 31. Método, de acordo com a reivindicação 29, caracterizado pelo fato de que compreende a etapa de tratar opticamente a poliimida (10) para promover o alinhamento molecular da poliimida.
  32. 32. Método, de acordo com a reivindicação 28, caracterizado pelo fato de que o tratamento da superfície é o ataque químico.
  33. 33. Método, de acordo com a reivindicação 28, caracterizado pelo fato de que o tratamento da superfície é tratamento a plasma.
  34. 34. Método, de acordo com a reivindicação 33, caracterizado pelo fato de que o plasma é de tetrafluoreto de carbono e/ou de oxigênio.
  35. 35. Método, de acordo com a reivindicação 28, caracterizado pelo fato de que o tratamento da superfície compreende sua exposição à luz ultravioleta.
  36. 36. Método, de acordo com qualquer uma das reivindicações 28 a 35, caracterizado pelo fato da dita uma das zonas é a segunda zona (12).
    Petição 870170066371, de 06/09/2017, pág. 66/74
    6/7
  37. 37. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que a primeira zona (10) induz uma estrutura molecular alinhada do material polimérico condutor que pode ser depositado da solução.
  38. 38. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que a primeira zona (10) é suscetível de induzir o alinhamento de cadeias de polímeros no material polimérico condutor que pode ser depositado da solução.
  39. 39. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que a primeira zona (10) é suscetível de induzir o alinhamento das cadeias de um material polimérico (4) depositado sobre a primeira zona.
  40. 40. Método, de acordo com a reivindicação 38, caracterizado pelo fato de que o alinhamento é em uma direção se estendendo entre as segunda e terceira zonas (12).
  41. 41. Método, de acordo com a reivindicação 39, caracterizado pelo fato das cadeias são cadeias do dito material adicional (4).
  42. 42. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que o material polimérico condutor que pode ser depositado da solução é depositado por deposição de gotículas (13).
  43. 43. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que o material polimérico condutor que pode ser depositado da solução é depositado por impressão a jato de tinta (13).
  44. 44. Método, de acordo com a reivindicação 42 ou 43, caracterizado pelo fato de que a largura de pelo menos uma das zonas (10) é menor que o diâmetro de gotícula formado na etapa de impressão a jato de tinta.
    Petição 870170066371, de 06/09/2017, pág. 67/74
    7/7
  45. 45. Método, de acordo com a reivindicação 43 ou 44, caracterizado pelo fato da área limite entre as primeira e segunda zonas (10, 12) é opticamente distinta, e o método incluir a etapa de opticamente detectar a área limite entre as primeira e segunda zonas (10, 12) e localizar o aparelho de impressão a jato de tinta em relação ao substrato na dependência daquela detecção.
  46. 46. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que o material polimérico condutor que pode ser depositado da solução é um polímero conjugado.
  47. 47. Circuito lógico e dispositivo de exibição ou de memória (40), caracterizado pelo fato de que compreende um conjunto de matriz ativo de uma pluralidade de transistores formado pelo método de acordo com qualquer uma das reivindicações precedentes.
    Petição 870170066371, de 06/09/2017, pág. 68/74
    1/19
    1'ÒY
BRPI0016643-0A 1999-12-21 2000-12-21 Método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico, dispositivo de exibição ou memória BRPI0016643B1 (pt)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GBGB9930217.6A GB9930217D0 (en) 1999-12-21 1999-12-21 Solutiion processed transistors
GB9930217.6 1999-12-21
GBGB0009915.0A GB0009915D0 (en) 1999-12-21 2000-04-20 Solution processing
GB0009915.0 2000-04-20
PCT/GB2000/004942 WO2001047045A1 (en) 1999-12-21 2000-12-21 Solution processing

Publications (1)

Publication Number Publication Date
BRPI0016643B1 true BRPI0016643B1 (pt) 2018-04-03

Family

ID=10866760

Family Applications (3)

Application Number Title Priority Date Filing Date
BRPI0016660-0A BRPI0016660B1 (pt) 1999-12-21 2000-12-21 método para formar um transistor, o qual inclui uma camada semicondutora não polar e uma camada porta dielétrica polar
BRPI0016670-7A BRPI0016670B1 (pt) 1999-12-21 2000-12-21 método para configuração de um circuito eletrônico, e, circuito eletrônico
BRPI0016643-0A BRPI0016643B1 (pt) 1999-12-21 2000-12-21 Método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico, dispositivo de exibição ou memória

Family Applications Before (2)

Application Number Title Priority Date Filing Date
BRPI0016660-0A BRPI0016660B1 (pt) 1999-12-21 2000-12-21 método para formar um transistor, o qual inclui uma camada semicondutora não polar e uma camada porta dielétrica polar
BRPI0016670-7A BRPI0016670B1 (pt) 1999-12-21 2000-12-21 método para configuração de um circuito eletrônico, e, circuito eletrônico

Country Status (6)

Country Link
JP (2) JP5014547B2 (pt)
KR (3) KR100909481B1 (pt)
BR (3) BRPI0016660B1 (pt)
CA (1) CA2829416C (pt)
GB (5) GB9930217D0 (pt)
HK (3) HK1053013B (pt)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906934B2 (ja) * 2003-06-02 2012-03-28 株式会社リコー 電子素子、電子素子アレイ及び表示装置
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
KR101166358B1 (ko) 2003-10-28 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 형성 방법, 박막 트랜지스터 제조 방법, 및 액적 토출방법
JP4666999B2 (ja) * 2003-10-28 2011-04-06 株式会社半導体エネルギー研究所 配線及び薄膜トランジスタの作製方法
JP4713192B2 (ja) * 2004-03-25 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4665545B2 (ja) * 2005-02-24 2011-04-06 凸版印刷株式会社 薄膜トランジスタの製造方法
JP2006261535A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法
JP4556838B2 (ja) * 2005-05-13 2010-10-06 セイコーエプソン株式会社 バンクの形成方法および膜パターンの形成方法
KR100696555B1 (ko) * 2006-02-28 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법, 이로부터 제조된 유기박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한평판 표시 장치
KR100792407B1 (ko) * 2006-10-10 2008-01-08 고려대학교 산학협력단 플렉시블 기판 상에 나노 입자를 이용한 전면 게이트 박막트랜지스터 및 그 제조 방법
JP4096985B2 (ja) 2006-07-14 2008-06-04 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、及び電気光学装置
JP4415977B2 (ja) 2006-07-14 2010-02-17 セイコーエプソン株式会社 半導体装置の製造方法、及び転写用の基板
KR100777741B1 (ko) * 2006-07-19 2007-11-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치
KR100792036B1 (ko) * 2006-10-17 2008-01-04 한양대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
GB2461670B (en) * 2007-04-25 2012-05-16 Merck Patent Gmbh Process for preparing an electronic device
JP2009105258A (ja) * 2007-10-24 2009-05-14 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
JP2011216647A (ja) 2010-03-31 2011-10-27 Dainippon Printing Co Ltd パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
JP5866783B2 (ja) * 2011-03-25 2016-02-17 セイコーエプソン株式会社 回路基板の製造方法
JP6531319B2 (ja) * 2016-05-16 2019-06-19 株式会社Ｎｓｃ 表示装置製造方法
JP6804082B2 (ja) * 2016-09-21 2020-12-23 国立研究開発法人物質・材料研究機構 有機トランジスタとその動作制御方法および動作制御装置
CN106953029B (zh) * 2017-03-22 2019-08-02 京东方科技集团股份有限公司 一种薄膜封装方法及封装薄膜、喷墨打印设备
JP7030352B2 (ja) * 2020-10-13 2022-03-07 国立研究開発法人物質・材料研究機構 有機トランジスタおよび有機トランジスタの動作制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JP2507153B2 (ja) 1990-07-31 1996-06-12 松下電器産業株式会社 有機デバイスとその製造方法
JP3941169B2 (ja) 1997-07-16 2007-07-04 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
EP0968537B1 (en) * 1997-08-22 2012-05-02 Creator Technology B.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
WO1999019900A2 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
EP1029369A4 (en) 1997-10-17 2002-04-03 Univ California INK-JET PRINTING METHOD FOR THE PRODUCTION OF ORGANIC SEMICONDUCTOR ARRANGEMENTS
WO1999048339A1 (en) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrate for patterning thin film and surface treatment thereof
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
WO2000079617A1 (en) * 1999-06-21 2000-12-28 Cambridge University Technical Services Limited Aligned polymers for an organic tft

Also Published As

Publication number Publication date
HK1053012A1 (zh) 2003-10-03
GB0009917D0 (en) 2000-06-07
HK1053013B (zh) 2008-11-28
JP5014547B2 (ja) 2012-08-29
KR20020086870A (ko) 2002-11-20
KR20020089313A (ko) 2002-11-29
KR100909481B1 (ko) 2009-07-28
BRPI0016670B1 (pt) 2018-09-11
CA2829416A1 (en) 2001-06-28
JP2003518756A (ja) 2003-06-10
GB0009913D0 (en) 2000-06-07
KR20020088065A (ko) 2002-11-25
JP5658789B2 (ja) 2015-01-28
GB0009915D0 (en) 2000-06-07
JP2013211565A (ja) 2013-10-10
GB0009911D0 (en) 2000-06-07
HK1053012B (zh) 2010-01-15
HK1053011B (zh) 2008-11-28
CA2829416C (en) 2018-04-10
KR100872154B1 (ko) 2008-12-08
BRPI0016660B1 (pt) 2018-09-25
GB9930217D0 (en) 2000-02-09
HK1053011A1 (zh) 2003-10-03
HK1053013A1 (zh) 2003-10-03
KR100927890B1 (ko) 2009-11-23

Similar Documents

Publication Publication Date Title
US7763501B2 (en) Forming interconnects
US6808972B2 (en) Method of processing solution on a substrate
US7572651B2 (en) Inkjet-fabricated integrated circuits
US6905906B2 (en) Solution processed devices
BRPI0016643B1 (pt) Método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico, dispositivo de exibição ou memória