BRPI0416892A - calibração de circuito integrado em um dispositivo eletrÈnico - Google Patents

calibração de circuito integrado em um dispositivo eletrÈnico

Info

Publication number
BRPI0416892A
BRPI0416892A BRPI0416892-5A BRPI0416892A BRPI0416892A BR PI0416892 A BRPI0416892 A BR PI0416892A BR PI0416892 A BRPI0416892 A BR PI0416892A BR PI0416892 A BRPI0416892 A BR PI0416892A
Authority
BR
Brazil
Prior art keywords
integrated circuit
electronic device
electronic component
calibration
external clock
Prior art date
Application number
BRPI0416892-5A
Other languages
English (en)
Inventor
Jagrut V Patel
Dexter Tamio Chun
Gregory Bullard
Raghu Sankuratri
Rajeev Prabhakaran
Sanat Kapoor
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of BRPI0416892A publication Critical patent/BRPI0416892A/pt

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Pulse Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

"CALIBRAçãO DE CIRCUITO INTEGRADO EM UM DISPOSITIVO ELETRÈNICO". Trata-se de sistemas de técnicas que referem-se à calibração de um circuito integrado em um componente eletrónico para equilibrar o processo, tensão sobre variações de temperatura. Os sistemas e técnicas incluem um circuito integrado configurado para gerar um relógio de sistema e um relógio externo que possui um atraso programável a partir do relógio de sistema. O circuito integrado também pode ser configurado para proporcionar o relógio externo ao componente eletrónico para sustentar comunicação com estes, se comunicar com o componente eletrónico, e calibrar o atraso de relógio externo como uma função da comunicação.
BRPI0416892-5A 2003-11-24 2004-11-24 calibração de circuito integrado em um dispositivo eletrÈnico BRPI0416892A (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US52510303P 2003-11-24 2003-11-24
US10/722,350 US20050114725A1 (en) 2003-11-24 2003-11-25 Calibrating an integrated circuit to an electronic device
PCT/US2004/039691 WO2005052771A1 (en) 2003-11-24 2004-11-24 Calibrating an integrated circuit to an electronic device

Publications (1)

Publication Number Publication Date
BRPI0416892A true BRPI0416892A (pt) 2007-03-06

Family

ID=34595239

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0416892-5A BRPI0416892A (pt) 2003-11-24 2004-11-24 calibração de circuito integrado em um dispositivo eletrÈnico

Country Status (5)

Country Link
US (1) US20050114725A1 (pt)
KR (1) KR100826843B1 (pt)
BR (1) BRPI0416892A (pt)
IL (1) IL175587A0 (pt)
WO (1) WO2005052771A1 (pt)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004355163A (ja) * 2003-05-28 2004-12-16 Renesas Technology Corp データ処理装置および電子機器
US7478253B2 (en) * 2004-05-21 2009-01-13 Intel Corporation Reduction of power consumption in electrical devices
US9431091B2 (en) 2008-06-06 2016-08-30 Uniquify, Inc. Multiple gating modes and half-frequency dynamic calibration for DDR memory controllers
US8805505B1 (en) 2013-01-25 2014-08-12 Medtronic, Inc. Using telemetry downlink for real time clock calibration
US9484940B2 (en) 2013-01-25 2016-11-01 Medtronic, Inc. Using high frequency crystal from external module to trim real time clock
US10775876B2 (en) * 2017-12-29 2020-09-15 Advanced Micro Devices, Inc. Method and apparatus for controlling power consumption of an integrated circuit
US10690721B2 (en) 2018-09-12 2020-06-23 Stmicroelectronics Asia Pacific Pte Ltd Adaptive glitch detector for system on a chip
US11935613B2 (en) * 2020-08-05 2024-03-19 Texas Instruments Incorporated Method for tuning an external memory interface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498977A (en) * 1995-03-03 1996-03-12 Hewlett-Packard Company Output driver having process, voltage and temperature compensation for delay and risetime
US6175928B1 (en) * 1997-12-31 2001-01-16 Intel Corporation Reducing timing variance of signals from an electronic device
JP2000304817A (ja) * 1999-04-21 2000-11-02 Nec Corp 集積回路試験システム及びタイミング調整方法並びに記録媒体
US6445238B1 (en) * 1999-12-01 2002-09-03 Xilinx, Inc. Method and apparatus for adjusting delay in a delay locked loop for temperature variations
US6639438B2 (en) * 2001-06-30 2003-10-28 Intel Corporation Apparatus and method for communication link having parallel signal detect with hysteresis
CN1393993A (zh) * 2001-07-02 2003-01-29 朗迅科技公司 延迟补偿电路
US6489820B1 (en) * 2001-09-28 2002-12-03 Agilent Technologies, Inc. Method and apparatus for distributing clocks
US6930949B2 (en) * 2002-08-26 2005-08-16 Micron Technology, Inc. Power savings in active standby mode

Also Published As

Publication number Publication date
WO2005052771A1 (en) 2005-06-09
KR20060096118A (ko) 2006-09-06
IL175587A0 (en) 2006-09-05
US20050114725A1 (en) 2005-05-26
KR100826843B1 (ko) 2008-05-06

Similar Documents

Publication Publication Date Title
BRPI0900510B8 (pt) sistema médico implantável e método para esterilizar um dispositivo médico implantável
BRPI0703804A (pt) terminal móvel
BRPI0417070A (pt) medidor de combustìvel adaptado para uso com fonte de combustìvel e equipamento eletrÈnico acionado por uma célula de combustìvel
BRPI0416892A (pt) calibração de circuito integrado em um dispositivo eletrÈnico
ES2182024T3 (es) Dispositivo electronico con suplemento de carcasa.
MY154194A (en) Configuring an identifier for an access point of a femto cell
ATE232308T1 (de) Zusammenbau von mikroenkapsulierter elektronischer anzeige
BRPI0512207A (pt) método implementado em computador para anexar uma aplicação a um módulo de mapeamento usando a interface do programa de aplicação, produto de programa de computador, sistema de interface do programa de aplicação, dispositivo eletrÈnico, e, método implementado em computador para associar um evento a uma ou mais aplicações
BR112012009884A2 (pt) "conector elétrico"
MY197878A (en) Electronic device involving display
BRPI0600624A (pt) ações acionadas por dados para formulários de rede
DE602007004346D1 (de) beta-nukleiertes Propylen-Copolymer
BR112015014699A2 (pt) película de silicone
AU2010257415B2 (en) Method of manufacturing electronic cards
BR9601425B1 (pt) método para impedir que um instrumento telefÈnico conectável a uma linha telefÈnica, que tem capacidade de acoplar um elemento elétrico em circuito com a citada linha telefÈnica, acople o citado elemento elétrico em circuito com a citada linha telefÈnica, disposição de circuito para para impedir que um instrumento telefÈnico conectável a uma linha telefÈnica que tem capacidade de acoplar um elemento elétrico em circuito com a citada linha telefÈnica acople o citado elemento elétrico.
DE502005005624D1 (de) Schutzsystem für eine Datenverarbeitungsanlage
DE602007014043D1 (de) Dynamische peripheriefunktionsumabbildung auf externe eingangs-ausgangs-verbindungen einer integrierten schaltungsanordnung
WO2005050395A3 (en) Content communication system and methods
ATE524057T1 (de) Elektronisches modul und verzahntes bussystem damit
EP4283434A4 (en) FOLDING GLASS AND ELECTRONIC DEVICE COMPRISING SAME
BRPI0620229A8 (pt) formulação
BR112015017762A2 (pt) unidade de controle adaptada para ser acoplada em comunicação com uma janela, e, sistema
TW200745874A (en) Computer and main circuit board thereof
BRPI0800087A (pt) luva de fusìvel tendo janela para indicação de fusìvel queimado
EP3722869A4 (en) BACKLIGHT MODULE, DISPLAY AND ELECTRONIC DEVICE

Legal Events

Date Code Title Description
B08L Patent application lapsed because of non payment of annual fee [chapter 8.12 patent gazette]

Free format text: REFERENTE AO NAO RECOLHIMENTO DAS 8A E 9A ANUIDADES.

B08I Publication cancelled [chapter 8.9 patent gazette]

Free format text: ANULADA A PUBLICACAO CODIGO 8.12 NA RPI NO 2259 DE 22/04/2014 POR TER SIDO INDEVIDA.

B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE AS 8A, 9A, 10A, 11A, 12A, 13A, 14A E 15A ANUIDADES.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2602 DE 17-11-2020 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.