BRPI0608893B1

BRPI0608893B1 - desacoplamento de atribuição de link direto e reverso para sistemas de comunicação sem fio multiportadora

Info

Publication number: BRPI0608893B1
Application number: BRPI0608893-7A
Authority: BR
Inventors: Bhushan Naga; J Black Peter; A Attar Rashid
Original assignee: Qualcomm Inc
Priority date: 2005-03-08
Filing date: 2006-03-07
Publication date: 2019-11-12
Also published as: EP1856942A1; TWI382697B; EP1856942B1; TW200704235A; BRPI0608893A2; JP2008533828A; US20060203779A1; WO2006096765A1; CN101171864A; RU2381635C2; CA2600150A1; DE602006006421D1; HK1121321A1; JP4773507B2; KR20070110909A; CA2600150C; SG160366A1; KR100944926B1; ATE429792T1; RU2007137025A

Abstract

desacoplamento de atribuição de link direto e reverso para sistemas de comunicação sem fio multiportadora. método e sistema para desacoplamento de atribuição de link reverso e direto para sistemas de comunicação sem fio multiportadora são descritos. um método pode designar duas ou mais portadoras de acesso múltiplo por divisão de código (cdma) de link direto para transmitir dados de uma estação base para um terminal de acesso; designar uma ou mais portadoras cdma de link reverso para transmitir dados do terminal de acesso para a estação base; e limitar as transmissões de overhead de link reverso correspondentes para duas ou mais portadoras cdma de link direto.

Description

DESACOPLAMENTO DE ATRIBUIÇÃO DE LINK REVERSO E DIRETO PARA SISTEMAS DE COMUNICAÇÃO SEM FIO MULTIPORTADORA

Reivindicação de prioridade de acordo com 35 U.S.C. § 119.

presente pedido de patente reivindica a prioridade do Pedido Provisório de Patente U.S. N² de Série 60/659 955 da Requerente, intitulado DE-COUPLING FORWARD AND REVERSE LINK ASSIGNMENT FOR MULTI-CARRIER WIRELESS

COMMUNICATION SYSTEMS,	depositado em 8 de março de pela presente referência.	2005, o
qual é aqui	incorporado
10		FUNDAMENTOS
CAMPO
A	presente	invenção está	de um modo	geral
relacionada	a sistemas de comunicação sem	fio e

especificamente a métodos e equipamentos para desacoplar a 15 atribuição de links reverso e direto em sistemas de comunicação sem fio multiportadora.

FUNDAMENTOS

Um sistema de comunicação pode prover comunicação entre várias estações base e terminais de acesso. O link 20 direto ou downlink se refere à transmissão de uma estação base para um terminal de acesso. O link reverso ou uplink se refere à transmissão de um terminal de acesso para uma estação base. Cada terminal de acesso pode se comunicar com uma ou mais estações base através dos links reverso e 25 direto em um dado momento, dependendo de se o terminal de acesso está ativo e se o terminal de acesso está em repasse suave ou soft handoff.

BREVE DESCRIÇÃO DOS DESENHOS

As características, natureza e vantagens da 30 presente invenção ficarão mais claras através da descrição detalhada apresentada a seguir com os desenhos. As referências numéricas e caracteres similares podem identificar objetos iguais ou similares.

2/24

A Figura 1 ilustra um sistema de comunicação sem fio com estações base e terminais de acesso.

A Figura 2 ilustra um exemplo de atribuição simétrica de portadoras de link direto e link reverso.

As Figuras 3A e 3B ilustram exemplos de atribuição de portadora assimétrica.

A Figura 4A ilustra um exemplo de uma transmissão de link reverso de controle de taxa de dados (DRC) para uma única portadora de link direto.

As Figuras 4B a 4F ilustram exemplos de DRC de multiportadora multiplexadas por divisão de tempo.

As Figuras 5A e 5B ilustram um exemplo de um terminal de acesso enviando duas requisições de transmissão de canal DRC para uma estação base para duas portadoras de link direto para transmissão de dados em duas taxas diferentes.

As Figuras 5C e 5D ilustram uma estação base transmitindo sub-pacotes de canal de tráfego de emissão através de duas portadoras de link direto em duas taxas diferentes.

A Figura 5E ilustra um terminal de acesso enviando confirmações (ACK - acknowledgement) e confirmações negativas (NAK) através de um único canal de link reverso para as duas portadoras de link direto.

A Figura 6 ilustra um processo e uma estrutura para preparação de mensagens DRC de portadora única para transmissão.

As Figuras 7 e 8 ilustram processos e estruturas para transmissão separada de cobertura e taxa DRC por multiportadora.

A Figura 9 ilustra uma estrutura e um processo para a preparação de transmissões de canal ACK.

A Figura 10A ilustra um exemplo de uma cadeia, estrutura, ou processo de transmissão de link direto, que pode ser implementado em um terminal de acesso da Figura 1.

3/24

A Figura 10B ilustra um exemplo de uma cadeia, estrutura, ou processo de recepção de link direto, que pode

ser implementado em um terminal de acesso da Figura 1.	um
A Figura	11 ilustra alguns	componentes	de
terminal de acesso	da Figura 1.
	DESCRIÇÃO DETALHADA
Qualquer	modalidade aqui	descrita	não	é
necessariamente preferível ou vantajosa	em relação a	outras

modalidades. Apesar de vários aspectos da presente invenção serem apresentados nos desenhos, os desenhos não estão necessariamente desenhados em escala, ou desenhados de forma a serem completamente abrangentes.

A Figura 1 ilustra um sistema de comunicação sem fio 100, que inclui um controlador do sistema 102, estações base 104a e 104b e uma pluralidade de terminais de acesso 106a a 106h. O sistema 100 pode possuir qualquer número de controladores 102, estações base 104 e terminais de acesso 106. Vários aspectos e modalidades da presente invenção descritos a seguir podem ser implementados no sistema 100.

Os terminais de acesso 106 podem ser móveis ou estacionários e podem estar dispersados por todo o sistema de comunicação 100 da Figura 1. Um terminal de acesso 106 pode estar conectado a, ou implementado em, um dispositivo de computação, tal como um computador pessoal do tipo laptop. Alternativamente, um terminal de acesso pode ser um dispositivo de dados auto-suficiente, tal como um assistente de dados pessoal ou PDA. O termo terminal de acesso 106 pode se referir a vários tipos de dispositivos, tais como um telefone por cabo, um telefone sem fio, um telefone celular, um computador laptop, uma placa de comunicação sem fio de computador pessoal (PC), um assistente de dados pessoal (PDA), um modem externo ou interno, etc. Um terminal de acesso pode ser qualquer dispositivo que propicie conectividade de dados para um usuário por comunicação através de um canal sem fio ou

4/24 através de um canal cabeado, utilizando por exemplo fibras ópticas ou cabos coaxiais. Um terminal de acesso pode ser atribuído de várias maneiras, tais como estação móvel, unidade de acesso, unidade de assinante, dispositivo móvel, 5 terminal móvel, unidade móvel, telefone móvel, telemóvel, estação remota, terminal remoto, unidade remota, dispositivo de usuário, equipamento de usuário, dispositivo portátil, etc.

sistema 100 provê comunicação para várias 10 células, em que cada célula é servida por uma ou mais estações base 104. Uma estação base 104 pode também ser atribuída como um sistema transceptor de estação base (BTS), um ponto de acesso, uma parte ou peça de uma rede de acesso, um transceptor de grupo ou pool de modems (MPT), 15 ou um nodo B. O termo rede de acesso se refere a equipamentos de rede provendo conectividade de dados entre uma rede de dados comutada em pacotes (por exemplo a Internet) e os terminais de acesso 106.

O link direto (FL) ou downlink se refere à 20 transmissão de uma estação base 104 para um terminal de acesso 106. O link reverso (RL) ou uplink se refere à transmissão de um terminal de acesso 106 para uma estação base 104. .

Uma estação base 104 pode transmitir dados para 25 um terminal de acesso 106 utilizando uma taxa de dados selecionada dentre um conjunto de diferentes taxas de dados. Um terminal de acesso 106 pode medir uma razão de sinal para ruído mais interferência (SNIR) de um sinal piloto enviado pela estação base 104 e determinar uma taxa de dados desejada para a estação base 104 para a transmissão de dados para o terminal de acesso 106. 0 terminal de acesso 106 pode enviar mensagens de canal de requisição de dados ou de controle de taxa de dados (DRC) para a estação base 104 para informar à estação base 104 35 sobre a taxa de dados desejada.

5/24

O controlador do sistema 102 (também atribuído como um controlador de estação base - BSC) pode prover coordenação e controle para as estações base 104, podendo também controlar o roteamento ou direcionamento de chamadas para os terminais de acesso 106 através das estações base 104. O controlador de sistema 102 pode estar também acoplado a uma rede pública de comutação telefônica (PSTN) através de um centro de comutação móvel (MSC), e a uma rede de dados em pacotes através de um nodo servidor de dados em pacotes (PDSN).

O sistema de comunicação 100 pode usar uma ou mais técnicas de comunicação, tais como a de múltiplo acesso por divisão de código (CDMA), IS-95, dados em pacotes em taxa elevada (HRPD), também atribuída como alta taxa de dados (HDR) , tal como especificado na CDMA 2000 High Rate Packet Data Air Interface Specification, TIA/EIA/IS-856, CDMA IxEV-DO EV-DO (Evolution Data Optimized), IxEV-DV, CDMA de banda larga (W-CDMA), sistema de telecomunicação móvel universal (UMTS), CDMA sincronizado por divisão de tempo (TD-SCDMA), multiplexação por divisão de frequência ortogonal (OFDM), etc. Os exemplos descritos mais adiante propiciam detalhes para melhor compreensão. As idéias aqui apresentadas também podem ser aplicadas a outros sistemas, os presentes exemplos não tencionando limitar a presente invenção. SISTEMA MULTIPORTADORA

Um sistema multiportadora aqui descrito pode utilizar multiplexação por divisão de freqüência, em que cada portadora corresponde a uma faixa de rádio frequências. Como exemplo, uma portadora pode ter amplitude de 1,25 MHz, porém podem ser usados outros tamanhos de portadoras. Uma portadora pode também ser denominada como uma portadora CDMA, um link, ou um canal CDMA.

As exigências quanto ao fluxo de dados podem se inclinar para uma utilização mais pesada de um link direto

6/24 ou reverso. A descrição que se segue está relacionada ao desacoplamento de atribuição de link direto e link reverso em um sistema de comunicação sem fio multiportadora. O sistema 100 pode atribuir M links (ou portadoras) de emissão e N links (ou portadoras) reversos para um terminal de acesso 106, em que M e N podem não ser iguais. A descrição que se segue apresenta mecanismos para transmissões de canal de overhead para reduzir o overhead de link reverso.

As estações base, BSCs, ou MSC podem determinar um certo número de portadoras de link direto atribuídas para um terminal de acesso. As estações base, BSCs, ou MSC podem também modificar o número de portadoras de link direto atribuídas para um terminal de acesso, dependendo das condições, tais como as condições de canal, dados disponíveis para o terminal, folga do amplificador de potência do terminal e fluxos de aplicativos.

Os terminais de acesso 106 podem operar aplicativos, tais como aplicativos da Internet, vídeo conferência, filmes, jogos, etc., os quais podem utilizar voz, arquivos de imagem, clipes de vídeo, arquivos de dados, etc., transmitidos a partir das estações base 104. os aplicativos podem ser de dois tipos:

1. Tolerantes a retardo, de alta capacidade de transmissão do link direto e baixa capacidade de transmissão do link reverso; e

2. Sensíveis a retardo, de baixa capacidade de transmissão do link direto e baixa capacidade de transmissão do link reverso.

Podem também existir outros tipos de aplicativos.

Caso o sistema 100 use multiportadora no link direto para obter elevada capacidade de transmissão ou para maximizar a eficiência espectral, um terminal de acesso 106 pode evitar a transmissão através de todas as portadoras

7/24 associadas no link reverso para melhorar a eficiência do link reverso.

Para aplicativos do tipo 1, em que uma atualização DRC mais lenta é aceitável, um terminal de acesso 106 pode:

a) Transmitir um sinal piloto contínuo através de uma portadora de link reverso primária;

b) Transmitir dados apenas através da portadora de link reverso primária;

c) Transmitir DRC para cada portadora de link direto na forma multiplexada por divisão de tempo através da portadora de link reverso primária, o que presume que uma atualização mais lenta do canal DRC é aceitável; e

d) Transmitir mensagens de confirmação (ACK) ou confirmação negativa (NAK) para cada portadora de link direto conforme a necessidade. Um terminal de acesso 106 pode transmitir um piloto gateado ou gated (no mesmo nível de potência que o piloto na portadora de link reverso primária) através de portadoras secundárias ao transmitir o canal ACK, por exemplo uma pausa de 1/2 partição em torno da transmissão ACK para aquecimento do filtro de piloto.

Para aplicativos do tipo 1, em que uma atualização DRC mais lenta pode não ser aceitável, um terminal de acesso 106 pode:

a) Transmitir um sinal piloto contínuo através de todas as portadoras de link reverso associadas a portadoras de link direto habilitadas;

b) Transmitir somente dados através da portadora de link reverso primária; e

c) Transmitir ACK para cada portadora de link direto conforme necessário.

8/24

Para aplicativos do tipo 2, um terminal de acesso

106 pode:

a) Transmitir um sinal piloto contínuo através da portadora de link reverso primária;

b) Transmitir apenas dados através da portadora de link reverso primária;

c) Transmitir DRC para cada portadora de link direto multiplexado por divisão de tempo através da portadora de link reverso primária, o que presume que uma atualização mais lenta do canal DRC é aceitável; e

d) Transmitir apenas ACK através da portadora de link reverso primária. Uma estação base 104 pode ser restringida para assegurar que não mais de um pacote está em percurso através de todas as portadoras de link direto. Uma estação base 104 pode determinar a associação ACK com base no timing do pacote de link direto transmitido.

Alternativamente, um terminal de acesso 106 pode efetuar uma forma alternativa de transmissão de canal ACK:

a) Reduzir o intervalo de tempo de transmissão do canal ACK caso desejado, por exemplo, caso o sistema 100 dê suporte a portadoras de link direto adicionais (em um sistema EV-DO, ACK pode ser transmitida em 1/2 partição);

b) Transmissão do canal ACK para N portadoras de link direto dentro de uma única 1/2 partição;

c) O intervalo de transmissão do canal ACK é uma função do número de portadoras de link direto habilitadas; e

d) As transmissões do canal ACK através do estabelecimento de associação de link reverso e link direto podem ser implementadas através de sinalização na camada de controle de acesso a meio (MAC) 1100 (Figura 11) .

9/24

MAC DE CANAL DE TRÁFEGO DE EMISSÃO DE MULTIPORTADORA

Podem existir dois modos de atribuição de portadora: atribuição de portadora simétrica e atribuição de portadora assimétrica.

A Figura 2 ilustra um exemplo de atribuição simétrica de portadora com três portadoras de link direto 200a a 200c, por exemplo usadas para dados EV-DO, e três correspondentes portadoras de link reverso 202a a 202c. A atribuição simétrica de portadoras pode ser usada para (a) aplicativos com exigências de taxa de dados simétricas e/ou (b) aplicativos com exigências de taxa de dados assimétricas suportadas em hardware que exige operação de link direto / link reverso simétrica.

As Figuras 3A e 3B ilustram exemplos de atribuição de portadora assimétrica. A Figura 3A apresenta três portadoras de link direto 300a a 300c e uma portadora de link reverso correspondente 302. A Figura 3B apresenta três portadoras de link direto 300a a 300c, e duas portadoras de link reverso correspondentes 304a e 304b. A atribuição de portadoras assimétrica pode ser usada para aplicativos com exigências de taxa de dados assimétricas, tais como o download de protocolo de transferência de arquivos (FTP). A atribuição de portadoras assimétrica pode ter (a) overhead de link reverso reduzido e (b) canais MAC que permitem que a atribuição de portadora de tráfego de link direto (FLT) seja separada da atribuição de portadora de controle de potência reversa (RPC).

ATRIBUIÇÃO ASSIMÉTRICA DE LINKS REVERSO E DIRETO - DRC MULTIPORTADORA

Um terminal de acesso 106 pode multiplexar por divisão de tempo a transmissão do canal DRC para multiportadora de link direto em uma única portadora de link reverso.

10/24

A Figura 11 ilustra um multiplexador por divisão de tempo 1102 para multiplexar informações DRC em um terminal de acesso 106 da Figura 1.

Uma camada MAC 1100 (Figura 11) no terminal de acesso 106 pode prover a associação DRC para link direto com base no tempo de transmissão DRC. O número de portadoras de link direto (para as quais as transmissões DRC estão indicadas por uma única portadora de link reverso) podem depender de: (i) uma amplitude DRC máxima aceitável, a qual é um intervalo de tempo necessário para transmissão de DRC para todas as portadoras de link direto atribuídas, por exemplo amplitude DRC = max(16 partições, DRCLength (por portadora) x número de portadoras); e (ii) número de portadoras suportadas pelo hardware, tal como uma placa de canal IxEV-DO Rev A. Em uma modalidade, quatro portadoras de link direto estão associadas a uma única portadora de link reverso, a qual pode estar limitada pelo envio de ACKs para as quatro portadoras de link direto.

Em outra modalidade, um terminal de acesso 106 pode usar um único canal para todas as portadoras. Dito de outra forma, um terminal de acesso 106 envia um único DRC para uma estação, base 104 para todas as portadoras de link direto atribuídas para transmitir dados na taxa atribuída pelo DRC para tal terminal de acesso 106.

Em outra modalidade, um terminal de acesso 106 pode usar uma combinação de (a) um único canal DRC através de multiportadora (o mesmo DRC para algumas portadoras de link direto do número total de portadoras de link direto) e (b) um canal DRC multiplexado por divisão de tempo.

A Figura 4A ilustra um exemplo de uma transmissão de link reverso DRC (comprimento DRC = 8 partições) , que requisita uma taxa de transmissão de dados para uso de uma única portadora de link direto. As Figuras 4B a 4F ilustram exemplos de DRC de multiportadora multiplexadas por divisão de tempo. Especificamente, a Figura 4B mostra um exemplo de

11/24 dois DRCs (comprimento DRC = 4 partições cada um; amplitude DRC = 8 partições) transmitidos através de uma única portadora de link reverso para duas portadoras de link direto. A Figura 4C mostra um exemplo de quatro DRCs (comprimento DRC = 2 partições cada um; amplitude DRC = 8 partições) transmitidos através de uma única portadora de link reverso para quatro portadoras de link direto.

A Figura 4D ilustra um exemplo de dois DRCs entrelaçados (comprimento DRC = 4 partições cada um; amplitude DRC = 8 partições) transmitidos através de uma única portadora de link reverso para duas portadoras de link direto. A transmissão do canal DRC entrelaçada pode propiciar diversidade de tempo adicional para um dado DRCLength. A Figura 4E mostra um exemplo de quatro DRCs entrelaçados (comprimento DRC = 4 partições cada um; amplitude DRC = 16 partições) transmitidos através de uma única portadora de link reverso para quatro portadoras de link direto. A Figura 4F mostra um exemplo de quatro DRCs entrelaçados (comprimento DRC = 2 partições cada um; amplitude DRC = 8 partições) transmitidos através de uma única portadora de link reverso para quatro portadoras de link direto.

ATRIBUIÇÃOASSIMÉTRICA DE LINKS REVERSO E DIRETO - ACK DE MULTIPORTADORA

Um terminal de acesso 106 pode multiplexar por divisão de tempo a transmissão do canal ACK para multiportadora de link direto em uma única portadora de link reverso, tal como explanado mais adiante com referência à Figura 5E. A Figura 11 ilustra um multiplexador por divisão de tempo 1104 para multiplexar informações ACK em um terminal de acesso 106 da Figura 1.

A transmissão do canal ACK por portadora pode ser reduzida, por exemplo, de 1 partição para 1/4 de partição (cada ACK transmitida por 1/4 de partição - em lugar da 1/2 partição usada na EV-DO Rev A) , o que pode depender do

12/24 número de portadoras de link direto para as quais o canal ACK é transmitido. A camada MAC 1100 (Figura 11) no terminal de acesso 106 pode prover a associação ACK para link direto com base no tempo de transmissão ACK.

As Figuras 5A e 5B ilustram um exemplo de duas requisições de transmissão de canal DRC enviadas por um terminal de acesso 106 para uma estação base 104 para duas portadoras de link direto (portadoras 1 e 2) para transmissão de dados de link direto em duas taxas diferentes (por exemplo, 153,6 e 307,2 kbps). As Figuras 5A e 5B podem apresentar os DRCs decodificados pela estação base 104, porém as Figuras 5A e 5B não indicam o método pelo qual os DRCs são multiplexados por divisão de tempo em uma única portadora de link reverso como nas Figuras 4B a 4F.

Em resposta aos DRCs, a estação base 104 transmite sub-pacotes do canal de tráfego de emissão (FTC) através das duas portadoras de link direto nas duas taxas diferentes (por exemplo, 153,6 e 307,2 kbps) nas Figuras 5C e 5D.

A estação base 104 pode repetir e processar bits de dados de. um pacote de dados original para uma pluralidade de sub-pacotes correspondentes para transmissão para o terminal de acesso 106. Caso o terminal de acesso 106 experimente um sinal de elevada razão de sinal para ruído, o primeiro sub-pacote pode conter informações suficientes para que o terminal de acesso 106 decodifique e derive o pacote de dados original. Caso o terminal de acesso 106 experimente um sinal com fading ou de baixa razão de sinal para ruído, o terminal de acesso 106 pode ter uma probabilidade relativamente baixa de decodificar e derivar corretamente o pacote de dados original a partir apenas do primeiro sub-pacote.

Caso o terminal de acesso 106 não decodifique com sucesso o primeiro sub-pacote, o terminal de acesso 106

13/24 envia uma NAK para a estação base 104. A estação base 104 então envia um segundo sub-pacote. 0 terminal de acesso 106 pode combinar informações provenientes dos primeiro e segundo sub-pacotes para tentar decodificar o pacote de dados original. A medida que o terminal de acesso 106 recebe mais sub-pacotes e combina informações derivadas a partir de cada sub-pacote recebido, aumenta a probabilidade de decodificar e derivar o pacote de dados original.

Na Figura 5C, uma estação base 104 envia um primeiro sub-pacote de um pacote de dados original para o terminal de acesso 106 na partição 1 da portadora 1. Simultaneamente, na Figura 5D, a estação base 104 envia um primeiro sub-pacote de outro pacote de dados original para o terminal de acesso 106 na partição 1 da portadora 2.

O terminal de acesso 106 tenta decodificar os dois pacotes de dados originais a partir dos primeiros subpacotes recebidos através das portadoras 1 e 2, respectivamente. O terminal de acesso 106 não pode decodificar corretamente o primeiro sub-pacote recebido através da portadora 1; envia uma NAK através do canal ACK para a estação base 104 na Figura 5E; não pode decodificar corretamente um segundo sub-pacote recebido através da portadora 1; envia uma NAK através do canal ACK para a estação base 104; não pode decodificar corretamente um terceiro sub-pacote recebido através da portadora 1; envia uma NAK através do canal ACK para a estação base 104; decodifica corretamente um quarto sub-pacote recebido através da portadora 1; e envia uma ACK através do canal ACK para a estação base 104.

Também na Figura 5E, o terminal de acesso 106 não pode decodificar corretamente os primeiro e segundo subpacotes recebidos através da portadora 2 e envia NAKs para a estação base 104. O terminal de acesso 106 decodifica corretamente o segundo pacote original (usando, por exemplo, uma conferência de redundância cíclica (CRC) ou

14/24 outra técnica de detecção de erros) após receber e processar o terceiro sub—pacote na partição 3 da portadora 2. O terminal de acesso 106 envia um sinal de confirmação (ACK) para a estação base 104 para que não envie um quarto sub-pacote para o segundo pacote original através da portadora 2.

A estação base 104 pode a seguir enviar um primeiro sub-pacote de um novo pacote na partição 1 (n + 12) da portadora 2. Na Figura 5E, o terminal de acesso 106 envia ACKs e NAKs através de um único canal ACK/NAK RLÇ para as duas portadoras FL (transmissões de 1/2 partição no canal ACK/NAK com 1/4 de partição por portadora de link direto).

Em outra modalidade de um ACK de multiportadora, um terminal de acesso 106 pode usar um único canal RL ACK, em que o RL ACK é associado ao FL com base no timing da recepção do pacote (o que é também atribuído como associação de canal ACK baseada no instante de transmissão). Isto pode ser usado para tráfego do tipo voz através de protocolo Internet (VOIP). A associação de canal ACK baseada no instante de transmissão pode adicionar uma restrição sobre um programador FL para limitar a transmissão através de uma única portadora FL para um dado terminal de acesso 106 de cada vez.

DRC AMPLIADO DE MULTIPORTADORA

Em outra modalidade, um terminal de acesso 106 pode implementar um DRC ampliado de multiportadora, o qual pode incluir:

a) Dividir as informações de taxa DRC e cobertura DRC (Figuras 7 e 8), isto é, um terminal de acesso 106 pode transmitir mensagens separadas de taxa DRC e cobertura DRC. Um terminal de acesso 106 usa uma cobertura DRC para especificar um setor para transmissão de dados, tal como um setor no conjunto ativo do terminal de acesso. Um terminal de acesso

15/24

106 pode transmitir a mesma cobertura DRC para todas as portadoras de link direto. O comprimento / duração da cobertura DRC pode ser igual à duração da taxa DRC. A duração da taxa DRC pode corresponder à transmissão de taxa DRC para todas as portadoras FL atribuídas.

b) Codificação biortogonal por portadora para a taxa (Figura 7), isto é, o terminal de acesso 106 pode repetir seletivamente símbolos codificados biortogonais por portadora FL para obter um total de 64 símbolos binários por partição.

c) Um único canal de cobertura DRC (Figura 8 pode ser usado para um terminal de acesso 106, independentemente do número de portadoras FL. O canal de cobertura DRC pode incluir a cobertura DRC e o número de portadoras FL ativas, por exemplo, de a 16.

d)

A associação das transmissões do canal pode ser do RL e FL estabelecida sinalização na camada

DRC através através de

A Figura 6 ilustra

1100 (Figura 11).

processo e uma estrutura DRC de portadora única para biortogonal 600 codifica

MAC um para preparação de mensagens transmissão. Um codificador símbolos DRC (um símbolo de 4 bits por partição ativa) e emite 8 símbolos binários por partição ativa. Um multiplicador 602 aplica uma cobertura / código Walsh para produzir 16 símbolos binários por partição ativa. Um bloco de mapeamento de ponto de sinal 604 mapeia zeros e uns para +1 e -1. Outros multiplicadores 606, 608 podem aplicar coberturas / códigos Walsh adicionais.

As Figuras 7 e 8 ilustram processos e estruturas para transmissão separada de cobertura e taxa DRC por multiportadora. Especificamente, a Figura 7 apresenta um processo e uma estrutura para a preparação de informações de taxa DRC de multiportadora para transmissão. Um

16/24 codificador biortogonal 700 codifica símbolos DRC (um símbolo de 4 bits por portadora de link direto por partição ativa) , um bloco repetidor ou de repetição de palavra código 702 pode repetir palavras código por portadora. Outro bloco de repetição de palavra código 704 pode repetir palavras código para produzir 64 símbolos binários por partição ativa. Um bloco de mapeamento de ponto de sinal 706 mapeia zeros e uns para +1 e -1. Um multiplicador 708 aplica uma cobertura / código Walsh para indicar um canal de taxa DRC.

A Figura 9 ilustra uma estrutura e um processo para a preparação de informações ampliadas de cobertura DRC de multiportadora para transmissão. Um codificador biortogonal 800 codifica informações de cobertura DRC (por exemplo, um símbolo de 3 bits por partição ativa) e o número de portadoras FL ativas (por exemplo, um símbolo de 4 bits por partição ativa) e produz 16 símbolos binários por partição ativa. Um bloco repetidor ou de repetição de palavras código 802 pode repetir palavras código com um fator de quatro para produzir 64 símbolos binários por partição ativa. Um bloco de mapeamento de ponto de sinal 804 mapeia zeros e uns para +1 e -1. Um multiplicador 806 aplica uma cobertura / código Walsh para indicar um canal de cobertura Walsh.

USO DE CANAL WALSH DE LINK REVERSO DE MULTIPORTADORA

O Apêndice A mostra exemplos de formatos de canal de cobertura DRC e de taxa DRC que podem ser implementados pelos processos e estruturas das Figuras 7 e 8 para DRC ampliado de multiportadora. Outros formatos de canal de cobertura DRC e canal de taxa DRC podem ser implementados em lugar dos, ou em adição aos, formatos apresentados no Apêndice A.

ACK AMPLIADA DE MULTIPORTADORA

Um terminal de acesso 106 pode usar uma ACK ampliada de multiportadora por:

17/24

a) Transmitir a ACK através de 1/2 partição ou 1 partição, dependendo de um número de portadoras FL para as quais o canal de ACK é transmitido.

b) Transmitir o canal ACK para as primeiras 4 portadoras usando I/Q fases (componentes em fase (I) e em quadratura (Q) ) do código Walsh W(32, 12) e fases I / Q de W(32, 20). Dessa forma, o terminal de acesso 106 pode suportar ACKs para até 8 portadoras FL com uma única portadora RL.

c) As transmissões do canal ACK através de associação do link reverso e link direto podem ser estabelecidas através de sinalização na camada MAC 1100 (Figura 11).

A Figura 9 ilustra uma estrutura e processo para a preparação de transmissões de canal ACK de multiportadora. Um bloco de repetição de bits ou repetidor 900 recebe bits do canal ACK (1 bit por partição por portadora atribuída) e pode repetir bits com um fator de 32 ou 64 para produzir 32 (1/2 partição) ou 64 (1 partição) símbolos binários (transmitidos em 1/2 partição ou 1 partição). Um bloco de mapeamento de ponto de sinal 902 mapeia zeros e uns para +1 e -1. Um multiplicador 904 aplica uma cobertura / código Walsh (fase I ou fase Q) para indicar um canal ACK / NAK.

TRANSMISSÃO DE CANAL DSC DE MULTIPORTADORA

Um terminal de acesso 106 pode transmitir o canal de fonte de dados (DSC) de multiportadora através de uma única portadora RL primária. 0 terminal de acesso 106 pode usar a atribuição de camada MAC da portadora.

MODO DE COMBINAÇÃO SUAVE DO LINK DIRETO

Um terminal de acesso 106 pode usar o DRC de multiportadora com um modo de combinação suave de link direto (combinado de forma soft os dados recebidos através de multiportadora FL). Em tal modo, a estação base 104 não necessita transmitir os pacotes através dos links de

18/24 emissão individuais ao mesmo tempo, isto é, o esquema irá dar suporte ao repasse suave através de portadoras com transmissões assincronas. Um terminal de acesso 106 pode indicar um índice DRC com base na transmissão para o terminal de acesso 106 em uma dada partição em multiportadora FL pela mesma estação base 104.

Em uma modalidade, o sistema ou rede 100 pode usar o protocolo de atualização de atributos geral (GAUP) para indicar que todas as transmissões de pacotes para um dado terminal 106 serão transmissões de multiportadora por um certo período de tempo. O terminal de acesso 106 pode, até ser instruído em contrário, transmitir um DRC com base em uma previsão de SNIR combinada. A camada MAC 1100 (Figura 11) pode prover mapeamento de sinais.

A rede pode possuir alguma flexibilidade para servir o terminal de acesso 106 usando uma portadora ou uma combinação de portadoras neste mesmo intervalo de tempo. Isto pode utilizar DRCs individuais por portadora, bem como DRCs baseados em uma previsão de SNIR combinada. A rede pode configurar o terminal de acesso 106 para operar em um destes dois modos de reporte de DRC. 0 modo de combinação suave de link direto pode ser usado, por exemplo, quando o terminal de acesso 106 experimenta condições fracas de canal para fluxos VOIP ou para todos os tipos de fluxos. NÚMERO DE ÍNDICES MAC

O sistema 100 pode usar índices MAC adicionais para transmissão de preâmbulos para os terminais de acesso 106 atribuídos com multiportadora FL. Um número total de índices MAC por portadora pode ser elevado para 256 com um índice MAC de preâmbulo de 8 bits e um preâmbulo de 128 chips codificado de forma biortogonal:

W(128, i/4) , 0 < i < 255

W(128, (i-1)/4) , 1 < i < 255

W(128, (i-2)/4), 2 < i < 255

19/24

W(128, (i —3)/4), 3 < i < 255

O sistema 100 pode modificar um campo de informações de pacote (Packetinfo) em um header / cabeçalho de pacote de múltiplos usuários (MUP): campo de formato de 1 bit + índice de programa (MAC) de 7 bits (por exemplo, o campo de formato indica um pacote de camada de conexão do formato A ou formato B) e índice de programa (MAC) de 8 bits.

A Figura 10Ά ilustra um exemplo de uma cadeia, estrutura, ou processo de transmissão de link direto, que pode ser implementado em uma estação base 104 da Figura 1. As funções e componentes apresentados na Figura 10A podem ser implementados por meio de software, hardware, ou uma combinação de software e hardware. Outras funções podem ser adicionadas à Figura 10A em adição às, ou em lugar das, funções apresentadas na Figura 10A.

No bloco 1002, um codificador codifica bits de dados usando um ou mais esquemas de codificação para prover chips de dados codificados. Cada esquema de codificação pode incluir um ou mais tipos de codificação, tais como conferência de redundância cíclica (CRC), codificação convolucional, codificação turbo, codificação em bloco, outros tipos de codificação, ou nenhuma codificação. Outros esquemas de codificação podem incluir a requisição automática para retransmissão (ARQ), ARQ híbrida e técnicas de repetição de redundância incrementai. Diferentes tipos de dados podem ser codificados com diferentes esquemas de codificação.

No bloco 1004, um intercalador intercala os bits de dados codificados para combater o fading. No bloco 1006, um modulador modula dados codificados intercalados para gerar dados modulados. Os exemplos de técnicas de modulação incluem o chaveamento binário de deslocamento de fase

20/24 (BPSK) e o deslocamento por chaveamento de fase em quadrature (QPSK).

No bloco 1008, um repetidor pode repetir uma seqüência de dados modulados ou uma unidade de puncionamento ou inserção de símbolos pode puncionar bits de um símbolo. No bloco 1010, um espalhador (por exemplo, um multiplicador) pode espalhar os dados m,odulados com uma cobertura Walsh (isto é, código Walsh) para formar chips de dados.

No bloco 1012, um multiplexador pode multiplexar por divisão de tempo os chips de dados com chips de piloto e chips MAC para formar uma corrente de chips. No bloco 1014, um espalhador de ruído pseudo aleatório (PN) pode espalhar a corrente de chips com um ou mais códigos PN (por exemplo, código curto, código longo). O sinal modulado de link direto (chips transmitidos) é a seguir transmitido por uma antena através de um link de comunicação sem fio para um ou mais terminais de acesso 106.

A Figura 10B ilustra um exemplo de uma cadeia, estrutura, ou processo de recepção de link direto, que pode ser implementado em um terminal de acesso 106 da Figura 1. as funções e componentes apresentados na Figura 10B podem ser implementadas por meio de software, hardware, ou uma combinação de software e hardware. Outras funções podem ser adicionadas à Figura 10B em adição às, ou em lugar das, funções apresentadas na Figura 10B.

Uma ou mais antenas 1020A e 1020B recebem os sinais modulados de link direto provenientes de uma ou mais estações base 104. Múltiplas antenas 1020A e 1020B podem prover diversidade espacial contra efeitos prejudiciais de trajetória tais como fading. Cada sinal recebido é provido a um respectivo bloco de filtração de receptor de antena 1022, o qual condiciona (por exemplo, filtra, amplifica, converte para recepção) e digitaliza o sinal recebido para gerar amostras de dados para tal sinal recebido.

21/24

Um equalizador linear adaptável em cascata 1024 recebe amostras de dados e gera chips equalizados para o bloco 1025. 0 bloco 1025 pode desespalhar as amostras com um ou mais códigos PN usados no bloco 1014. O bloco 1026 pode remover a distorção de tempo dos pilotos e inserir brancos ou vazios (blanks). No bloco 1028, urn desespalhador pode de-Walsh, isto é, desespalhar ou remover codigos Walsh das amostras de dados recebidas, com a mesma sequência de espalhamento usada para espalhar os dados no bloco 1010 na estação base.

No bloco 1030, urn demodulador demodula as amostras de dados para todos os sinais recebidos para prover símbolos recuperados. Para o CDMA 2000, a demodulação tenta recuperar uma transmissão de dados por (1) canalização das amostras desespalhadas para isolar ou canalizar os dados e piloto recebidos para seus respectivos canais de códio, e (2) demodulação coerente dos dados canalizados com um piloto recuperado para prover dados demodulados. O bloco de demodulação 1030 pode implementar um receptor RAKE para processar múltiplos casos de sinais.

O bloco 1034 pode receber localizações / locais de símbolos puncionados e converter os símbolos para bits consecutivos. O bloco 1032 pode zerar as razões de probabilidade logarítmica (LLRs) nas épocas de bits puncionados. O bloco 1036 pode aplicar uma deintercalação de canal.

No bloco 1038, um decodificador de canal decodifica os dados demodulados para recuperar bits de dados decodificados transmitidos pela estação base 104.

Os técnicos na área notarão que as informações e sinais podem ser representados usando-se quaisquer dentre uma diversidade de diferentes tecnologias e técnicas. Como exemplo, os dados, instruções, comandos, informações, sinais, bits, símbolos e chips que possam ter sido mencionados por toda a descrição acima podem ser

22/24 representados por voltagens, correntes, ondas eletromagnéticas, campos ou partículas eletromagnéticas, campos ou partículas ópticas, ou quaisquer combinações de tais.

Os técnicos na área notarão também que os vários exemplos de blocos lógicos, módulos, circuitos e etapas de algoritmos descritos em conexão com as modalidades aqui descritas podem ser implementados na forma de hardware eletrônico, software de computadores, ou combinações de 10 tais. Para ilustrar claramente tal intercambialidade de hardware e software, vários exemplos de componentes, blocos, módulos, circuitos e etapas foram acima descritos de um modo geral em termos de sua funcionalidade. Se tal funcionalidade é implementada na forma de um hardware ou 15 software depende da aplicação e restrições de projeto específicas impostas ao sistema como um todo. Os técnicos na área podem implementar a funcionalidade descrita de diversas formas para cada aplicação específica, porém tais decisões de implementação não devem ser interpretadas como 20 um afastamento do escopo da presente invenção.

Os vários exemplos de blocos lógicos, módulos e circuitos aqui descritos em conexão com as modalidades aqui apresentadas podem ser implementados ou efetivados por meio de um processador de uso geral, um processador de sinais 25 digitais (DSP), um circuito integrado específico para aplicação (ASIC), arranjos de porta programáveis no campo (FPGA) ou outros dispositivos lógicos programáveis, portas individuais ou lógica de transistores, componentes de hardware individuais, ou quaisquer combinações de tais 30 projetadas para efetuar as funções aqui descritas. Um processador de uso geral pode ser um microprocessador, porém como alternativa o processador pode ser qualquer processador, controlador, micro controlador, ou máquina de estado convencionais. Um processador pode também ser 35 implementado na forma de uma combinação de dispositivos de

23/24 computação, por exemplo, uma combinação de um DSP e um microprocessador, uma pluralidade de microprocessadores, um ou mais microprocessadores em conjunto com um núcleo DSP, ou qualquer outra configuração similar.

As etapas de um método ou algoritmo descritos em conexão com as modalidades aqui apresentadas podem ser efetivadas diretamente em hardware, em um módulo de software executado por um processador, ou em uma combinação de ambos. Um módulo de software pode residir em uma memória RAM, memória flash, memória ROM, memória EPROM, memória EEPROM, registradores, disco rígido, um disco removível, um CD-ROM, ou qualquer outra forma de meio de armazenamento conhecido pelos técnicos na área. Um exemplo de meio de armazenamento pode ser acoplado ao processador de tal forma que o processador possa ler informações provenientes do, e gravar informações no, meio de armazenamento. Como alternativa, o meio de armazenamento pode estar integrado ao processador. O processador e o meio de armazenamento podem residir em um ASIC. O ASIC pode residir em um terminal de usuário. Como alternativa, o processador e o meio de armazenamento podem residir na forma de componentes individuais em um terminal de usuário.

Os cabeçalhos ou títulos de seções são aqui incluídos como referência e para auxiliar na localização de certas seções. Tais cabeçalhos não se destinam a limitar o escopo dos conceitos ali descritos e tais conceitos podem ser aplicados em outras seções por todo o relatório descritivo.

A descrição acima das modalidades é provida para permitir que os técnicos na área efetivem ou façam uso da presente invenção. As diferentes modificações dessas modalidades ficarão prontamente claras para os técnicos na área e os princípios genéricos aqui definidos podem ser aplicados a outras modalidades sem o uso das faculdades inventivas. Dessa forma, a presente invenção não deve ser

24/24 limitada às modalidades aqui apresentadas, devendo receber o escopo mais amplo, consistente com os princípios e características novas aqui descritos. Apêndice A

Cobertura (bits)	N- de portadoras de link Direto (bits)	Codificação Repetição	Cobertura Walsh	Total de chips
biortogonal (símbolos binários)	de palavra código
4 [3 + 0 (preenchimento)]	4	16	4	W(32, 24)	2048

Cobertura (bits)	N^e de portadoras de diretas modificadas	Codificação biortogonal (símbolos binários)	Repetição de palavra código	Cobertura Walsh	Total de chips
3	1	8	8	W (32, 24)	2048

N² de portadoras de link direto	Taxa (bits)	Codificação biortogonal por portadora	Repetição de palavra código da portadora	Cobertura Walsh	Repetição de palavra código	Total de chips
1	4	8	0	W (32, 8)	8	2048
W (32, 8)	4	2048
2	8	16	0
3	12	24	1	W (32, 8)	2	2048
4	16	32	0	W (32, 8)	2	2048
5	20	40	3	W (32, 8)	1	2048
6	24	48	2	W (32, 8)	1	2048
7	28	56	1	W (32, 8)	1	2048
8	32	64	0	W (32, 8)	1	2048

REIVINDICAÇÕES

Claims

REIVINDICAÇÕES

1. Um método compreendendo:

atribuir duas ou mais portadoras de link direto de múltiplo acesso por divisão de código (CDMA) para transmitir dados de uma estação base para um terminal de acesso;

atribuir uma ou mais portadoras de link reverso CDMA para transmitir dados do terminal de acesso para a estação base; e limitar as transmissões de overhead de link reverso correspondentes às duas ou mais portadoras de link direto CDMA a um número menor de portadoras no link reverso do que no link direto.
2. O método, de acordo com a reivindicação 1, no qual cada portadora de link direto possui 1,25 MHz de amplitude.
3. O método, de acordo com a reivindicação 1, no qual o limitar as transmissões de overhead de link reverso compreende:

multiplexer por divisão de tempo informações de controle de taxa de dados (DRC) correspondentes às duas ou mais portadoras CDMA de link direto; e transmitir as informações DRC multiplexadas por divisão de tempo através de uma portadora CDMA de link reverso para a estação base.
4. O método, de acordo com a reivindicação 1, no qual o limitar as transmissões de overhead de link reverso compreende:

transmitir informações de controle de taxa de dados (DRC) e uma cobertura DRC separadamente através de uma ou mais portadoras CDMA de link reverso para a estação base, em que a mesma cobertura DRC é transmitida para duas ou mais portadoras CDMA de link direto.

2/5
5. 0 método, de acordo com a reivindicação 4, no qual a cobertura DRC não é repetida com informações DRC transmitidas para cada portadora CDMA de link direto.
6. 0 método, de acordo com a reivindicação 1,

5 no qual o limitar as transmissões de overhead de link reverso compreende:

multiplexar por divisão de tempo confirmações (ACKs) e confirmações negativas (NAKs) correspondentes às duas ou mais portadoras CDMA de link direto; e ]_0 transmitir as ACKs e NAKs multiplexadas por divisão de tempo através de uma portadora CDMA de link reverso para a estação base.
7. 0 método, de acordo com a reivindicação 6, no qual o tempo de transmissão de canal de uma ACK é de 1/4

15 de partição.
8. 0 método, de acordo com a reivindicação 1, no qual o limitar as transmissões de overhead de link reverso compreende:

' transmitir um canal de confirmações (ACKs) e

20 confirmações negativas (NAKs) com uma duração de tempo de meia partição a uma partição usando componentes em fase e em quadratura de múltiplos códigos Walsh.
9. O método, de acordo com a reivindicação 1, no qual o limitar as transmissões de overhead de link

25 reverso compreende:

transmitir uma única transmissão de canal de fonte de dados (DSC) através de uma única portadora de link reverso do terminal de acesso para a estação base.
10. O método, de acordo com a reivindicação 1,

30 compreendendo também combinar de forma soft dados recebidos a partir das duas ou mais portadoras de link direto.
11. O método, de acordo com a reivindicação 10, compreendendo também:

transmitir pacotes de dados através de portadoras

35 individuais de link direto em diferentes momentos; e

3/5 dar suporte ao repasse entre portadoras de link direto com transmissões assincronas.
12. O método, de acordo com a reivindicação 1, compreendendo também elevar um número de indices de controle de acesso médio (MAC) para tráfego de link direto.
13. O método, de acordo com a reivindicação 1, compreendendo também usar uma pluralidade de índices de controle de acesso médio (MAC) para transmissão de preâmbulos para terminais de acesso aos quais foram atribuídas multiportadora de link direto.
14. Um sistema compreendendo:

um controlador adaptado para:

atribuir duas ou mais portadoras de link direto de múltiplo acesso por divisão de código (CDMA) para transmitir dados de uma estação base para um terminal de acesso; e atribuir uma ou mais portadoras de link reverso CDMA para transmitir dados do terminal de acesso para a estação base; e o terminal de acesso estando adaptado para limitar as transmissões de overhead de link reverso correspondentes às duas ou mais portadoras de link direto CDMA a um número menor de portadoras no link reverso do que no link direto.
15. O sistema, de acordo com a reivindicação 14, no qual o controlador está na estação base.
16. O sistema, de acordo com a reivindicação 14, no qual o controlador está em um controlador de estaçao base.
17. O sistema, de acordo com a reivindicação 14, no qual cada portadora de link direto possui 1,25 MHz de amplitude.
18. O sistema, de acordo com a reivindicação 14, no qual o controlador está também adaptado para transmitir

4/5 pacotes de dados através de portadoras individuais de link direto em diferentes momentos.
19. Um terminal de acesso compreendendo.

um receptor para receber dados provenientes de uma estação base através de duas ou mais portadoras de link direto de múltiplo acesso por divisão de código (CDMA);

um transmissor para transmitir dados através de uma ou mais portadoras de link reverso CDMA para a estaçao base; e dispositivos para limitar as transmissões de overhead de link reverso correspondentes às duas ou mais portadoras de link direto CDMA a um número menor de portadoras no link reverso do que no link direto.
20. O terminal de acesso, de acordo com a reivindicação 19, no qual os dispositivos para limitar as transmissões de overhead de link reverso compreendem:

dispositivos para multiplexar por divisão de tempo informações de controle de taxa de dados (DRC) correspondentes às portadoras CDMA de link direto; e dispositivos para transmitir as informações DRC multiplexadas por divisão de tempo através de uma portadora CDMA de link reverso para a estação base.
21. O terminal de acesso, de acordo com a reivindicação 19, no qual os dispositivos para limitar as transmissões de overhead de link reverso compreendem:

dispositivos para transmitir informações de controle de taxa de dados (DRC) separadas de uma cobertura DRC através de uma ou mais portadoras CDMA de link reverso para a estação base, em que a cobertura DRC não é repetida com as informações DRC transmitidas para cada portadora CDMA de link direto.
22. O terminal de acesso, de acordo com a reivindicação 19, no qual os dispositivos para limita transmissões de overhead de link reverso compreendem:

5/5 dispositivos para multiplexar por divisão de tempo confirmações (ACKs) e confirmações negativas (NAKs) correspondentes às portadoras CDMA de link direto, e dispositivos para transmitir as ACKs e NAKs multiplexadas por divisão de tempo através de uma portadora CDMA de link reverso para a estação base.
23. O terminal de acesso, de acordo com a reivindicação 22, no qual o tempo de transmissão de canal de uma ACK é de 1/4 de partição.
24. O terminal de acesso, de acordo com a reivindicação 19, no qual os dispositivos para limitar as transmissões de overhead de link reverso compreendem:

dispositivos para transmitir um canal de confirmações (ACKs) e confirmações negativas (NAKs) com uma duração de tempo de 1 partição ou 1/2 partição usando componentes em fase e em quadratura de múltiplos códigos Walsh.
25. O terminal de acesso, de acordo com a reivindicação 19, no qual os dispositivos para limitar as transmissões de overhead de link reverso compreendem:

dispositivos para transmitir uma única transmissão de canal de fonte de dados (DSC) através de uma única portadora de link reverso do terminal de acesso para a estação base.
26. O terminal de acesso, de acordo com a reivindicação 19, compreendendo também dispositivos para combinar de forma soft dados recebidos a partir das duas ou mais portadoras de link direto.
27. O terminal de acesso, de acordo com a reivindicação 19, compreendendo também dispositivos para dar suporte ao repasse suave entre portadoras de ±ink direto com transmissões assíncronas.