BRPI0613468A2

BRPI0613468A2 - aparelhos para identificar um perda de um sinal de transformador de corrente especìfico e uma perda de um transformador de corrente especìfico, e, método para detectar e identificar uma perda de um sinal de transformador de corrente especìfico

Info

Publication number: BRPI0613468A2
Application number: BRPI0613468-8A
Authority: BR
Inventors: Normann Fischer
Original assignee: Schweitzer Engineering Lab Inc
Priority date: 2005-07-14
Filing date: 2006-07-14
Publication date: 2012-11-06
Also published as: WO2007011710A2; WO2007011710A3; CA2614245C; CA2614245A1; MX2008000619A; ZA200800830B; US20070014062A1; US7345863B2

Abstract

APARELHOS PARA IDENTIFICAR UMA PERDA DE UM SINAL DE TRANSFORMADOR DE CORRENTE ESPECìFICO E UMA PERDA DE UM TRANSFORMADOR DE CORRENTE ESPECìFICO, E, MéTODO PARA DETECTAR E IDENTIFICAR UMA PERDA DE UM SINAL DE TRANSFORMADOR DE CORRENTE ESPECìFICO. é fornecido um aparelho e método para identificar um sinal de trsnformador de corrente (CT) de perda específico de número de sinais de CT fornecido através de um número correspondente de CTs acoplado um relá de proteção à, pelo menos, uma zona de proteção. O método inclui seletivamente fornacer pares de primeiro e segundo sinais de controle binário correspondendo à cada um dos sinais de CT em resposta as comparações de mudança de corrente RMS dos respectivos sinais de CT. Um terceiro sinal de controle binário associasdo com uma zona de proteção é fornecido em respota a recepção dos pares de primeiro e segundo sinais de controle binários. Um primeiro valor para somente um dos primeiros sinais de controle binários, um primeiro valor para todos, dos segundos sinais de controle binários e o primeiro valor para o terceiro sinal de controle binário para um tempo predeterminado indicam a perda do sinal de CT correspondendo ao primeiro sinal de controle binário tendo o primeiro valor.

Description

"APARELHOS PARA IDENTIFICAR UMA PERDA DE UM SINAL DE TRANSFORMADOR DE CORRENTE ESPECÍFICO E UMA PERDA DE UM TRANSFORMADOR DE CORRENTE ESPECÍFICO, E, MÉTODO PARA DETECTAR E IDENTIFICAR UMA PERDA DE UM SINAL DE TRANSFORMADOR DE CORRENTE ESPECÍFICO"

Referência Cruzada das aplicações Relacionadas

Esta aplicação é referenciada o pedido de patente U.S. não provisório com o título de uAn apparatus and Method for Detecting the Loss of a Current Transformer connection coupling a Current differential relay to an Element of a Power system", depositado em 02 de março, 2005, nomeado Guzman-Casillas et al, como inventores.

Conhecimento da Invenção

A presente invenção geralmente se refere à proteção de sistema de potência, e mais especificamente, a um aparelho e método par identificar uma perda de um sinal de transformador de corrente em um sistema de potência.

Sistemas de utilidade elétrica ou sistemas de potência são designados para gerar, transmitir e distribuir energia elétrica para cargas. De modo a fazer isso, sistemas de potência geralmente incluem uma variedade de elementos de sistema de potência tais como geradores elétricos, motores elétricos, transformadores de potência, linhas de transmissão de potência, barras de conexões e capacitores modalidade da invenção, para nomear uns poucos. Como um resultado, sistemas de potência também precisam incluir dispositivos de proteção e procedimentos para proteger os elementos de sistema de potência de condições anormais, tais como um curto circuito elétrico, sobrecargas, excursões de freqüência, flutuações de voltagem, o similar.

Dispositivos de proteção e procedimentos atual para isolar algum elemento(s) de sistema de potência do restante do sistema ao detectar a condição anormal ou um falha no, ou relacionado ao elemento(s) de sistema de potência. Zonas de proteção agrupadas logicamente, ou zonas de proteção utilizando os dispositivos de proteção e procedimentos são estabelecidos para eficientemente gerenciar falhas ou outras condições anormais ocorrendo nos elementos de sistema de potência.

Em geral, zonas de proteção podem ser classificada em seis tipos incluindo: (1) geradores e elementos de transformador e gerador, (2) transformador, (3) barras de conexão, (4) linhas (transmissão,sub transmissão e distribuição), (5) equipamentos de utilização (motores, cargas estáticas), e (6) banco de capacitores ou reatores. Como um resultado, uma variedade de dispositivos de proteção são requeridos. Tais dispositivos de proteção podem incluir diferentes tipos de relês de proteção, protetores de pico, intervalos de arco e disjuntores e restabelecedores associados.

Embora os fundamentos de proteção de sistema de potência são similares, cada um dos seis tipos de zonas de proteção usa dispositivos de proteção que são baseados nas características dos elementos de sistema de potência naquela categoria. Mais especificamente, diferentes relês de proteção utilizando uma variedade de esquemas de proteção (e. g., comparações de corrente diferencial, comparações de magnitudes, sensoriamento de freqüência), são requeridos para proteger os vários elementos de sistema de potência. Por exemplo, um relê diferencial de corrente de linha, tendo nn conexões elétricas, é designado para monitorar fluxo de corrente em um linha de transmissão sobrecarregada (i. e„ um zona de proteção de linha) medindo o fluxo de corrente na linha de transmissão sobrecarregada e calculando inter alia, a soma de todas as correntes medidas, ou corrente de operação. Como é conhecido, quando a linha de transmissão sobrecarregada está operando sob condições normais, a soma de todas das (primárias) correntes entrando a linha de transmissão sobrecarregada é zero. Se a linha de transmissão sobrecarregada/aérea/suspensa tem um curto circuito, ou esta com falha, sua corrente de operação será substancialmente diferente de zero, indicando que há algum caminho não permitido através do qual a corrente está fluindo. Se a corrente de operação excede algum limite ou capta corrente, o relê diferencial de corrente emite um sinal de disparo para um disjuntor(s) fazendo-o abrir e isolar a linha de transmissão sobrecarregada/aérea/suspensa falha do restante do sistema de potência.

Porque correntes de sistema de potência podem facilmente exceder 10.000 ampéres (amps) e voltagens de sistema de potência podem atingir vários milhares de volts, e porque um relê de proteção, tal como o relê diferencial de corrente de linha descrito acima, é designado para medir correntes não maiores do que 100 amps através de suas nn conexões elétricas, o relê de proteção é acoplado aos elementos de sistema de potência através de um número de transformadores de corrente. Os transformadores de corrente operam proporcionalmente para reduzir o fluxo de corrente do sistema de potência dentro da zona de proteção (enquanto retém a mesma relação de fase), para uma magnitude que pode ser facilmente monitorada e medida pelo relê de proteção. Com é conhecido, o fluxo de corrente de três fases dentro da zona de proteção é comumente referenciado como uma corrente primária, e o fluxo de corrente dos transformadores de corrente para o relê de proteção é comumente referenciado como uma corrente secundária. As correntes secundárias mais baixas resultantes ou "sinais de CT" podem ser filtrada, amostradas, etc., pelo relê de proteção para determinar fasores correspondentes representativo do fluxo de corrente primário dentro do elemento de sistema de potência protegido. Os fasores então são usados nas vários esquemas lógicos de sobre corrente, de direção,de distância, e diferenciais dos vários dispositivos de proteção.

Porções das zonas de proteção tipicamente se sobrepõem uma com a outra, para fornecer redundância e para assegurar que falhas e suas localizações seja apropriadamente identificadas. Assim sendo, cada zona de proteção normalmente inclui relês de proteção que fornecem backup para os relês protegendo os elementos de sistema de potência das zonas de proteção adjacentes. A superposição é tipicamente cumprida através da localização dos transformadores de corrente. Como um resultado, alguns dos elementos de sistema de potência e transformadores de corrente podem ser "comutados" dentro e fora, ou reatribuídos para diferentes zonas de proteção de sobreposição. Tal reatribuição pode ser o resultado de uma mudança na carga do sistema de potência, re-configuração do sistema de potência, e o similar. Uma descrição de um sistema para seleção de zona de proteção é fornecido na U. S. Patent No. 6.411.865, emitia em 25 de junho, 2002 por Qin, et aL, com o título "System for Protection Zone Selection in Microprocessor-Based Relays in an Electronic Power System", que é aqui incorporada em sua totalidade e para todas as finalidades.

Devido ao seu papel integral no sistema de potência, se um transformador de corrente defeituoso entrega um corrente secundária incorreta ou errante para um relê de proteção (e. g., um relê diferencial de corrente, um relê de distância de sobre corrente), problemas podem surgir na operação do relé. Porque a corrente secundária incorreta ou errante não é reflexiva da corrente de operação real, um disjuntor na zona de proteção pode deixar de ser acionado no evento de um curto circuito na zona de proteção, ou um disparo errado pode ocorrer quando nenhum curto circuito existe. Em outras palavras, o relé de proteção pode incorretamente "perceber" um curto circuito ou outra falha na zona de proteção quando acorrente errante é realmente devida a um problema do transformador de corrente.

Assim sendo, em alguns casso quando uma das conexões nn do transformador de corrente entre o transformador de corrente e o relé de proteção se torna aberta ou em curto circuito, o sinal de CT entrando no relé de proteção diminui substancialmente para zero. Em tais casos, o relé de proteção potencialmente pode não operar. Por exemplo, em um relé diferencial de corrente, a corrente faltante cria uma falsa "alta" corrente de operação que pode potencialmente exceder o limite de disparo. Como um resultado, um sinal de disparo não desejado pode ser emitido, apesar da ausência de um curto circuito na zona de proteção. Tal uma conexão de transformador de corrente aberta, ou um sinal de transformador de corrente perdido, ocorrendo entre o transformador de corrente e o relê de proteção é referenciado aqui como um sinal de CT perdido ou uma condição de CT aberto.

Vários algoritmos da arte anterior tem tentado detectar qualidade um sinal de CT perdido está presente, contudo, todo tem limitações. Por exemplo, em um algoritmo de arte anterior implementado em um relê diferencial de corrente, um sinal de CT perdido é detectado somente para CTs carregando uma corrente de entrada. Ainda, enquanto um sinal de CT perdido pode ser detectado usando tal um algoritmo da arte anterior, o sinal de CT perdido específico de dentre um número de sinais de CT não é identificado. Como um resultado, seu transformador de corrente específico associado não pode ser identificado.

Sumário da invenção

De acordo com a invenção, um aparelho é fornecido .em um relê de proteção para identificar uma perda de um sinal (CT) de transformador de corrente de uma grande quantidade de sinais de CT. A grande quantidade de sinais de CT é fornecida para o relê de proteção através de uma grande quantidade de CTs acoplando o relê de proteção a, pelo menos, uma zona de proteção de um sistema de potência. O aparelho inclui um número de primeiros circuitos lógicos. Cada um dos primeiros circuitos lógicos é configurado para fornecer um par de sinais de controle binário tendo um primeiro sinal de controle binário e um segundo sinal de controle binário em resposta as comparações de um primeiro valor RMS de um fluxo de amostra de corrente digitalizada de um correspondente sinal de CT amostrado na primeira vez com um segundo valor RMS do fluxo de amostra de corrente digitalizada amostrada em uma segunda vez. O aparelho também inclui, pelo menos, segundo circuito lógico operativamente acoplado aos primeiros circuitos lógicos e configurado para fornecer um terceiro sinal de controle binário em resposta a recepção da grande quantidade de pares de sinais de controle binário. Durante operação, um primeiro valor para somente um da grande quantidade de primeiros sinais de controle binário e um segundo valor para todos dos segundos sinais de controle binário e o primeiro valor para o terceiro sinal de controle binário para um intervalo de tempo predefinido indica a perda do sinal de CT específico correspondendo ao primeiro circuito lógico fornecendo o primeiro sinal de controle binário tendo o primeiro valor, e evitar emissão de um sinal de disparo do relê de proteção.

De acordo com uma outra modalidade da invenção, um aparelho para identificar uma perda de um transformador de corrente (CT) específico em um sistema de potência é fornecido. O aparelho inclui um primeiro circuito lógico configurado para fornecer uma par de sinais de controle binário tendo um primeiro sinal de controle binário e um segundo sinal de controle binário em resposta as comparações de um primeiro valor RMS de um fluxo de amostra de corrente digitalizada do sinal de CT amostrado na primeira vez com um segundo valor RMS do fluxo de amostra de corrente digitalizada amostrada em uma segunda vez. O aparelho também inclui um segundo circuito lógico operativamente acoplado ao primeiro circuito lógico e configurado para fornecer um terceiro sinal de controle binário em resposta a recepção do par de sinais de controle binário. Um primeiro valor para o primeiro sinal de controle binário e um segundo valor para o segundo sinal de controle binário e o primeiro valor para o terceiro sinal de controle binário indicam a perda do sinal de CT específico

De acordo ainda com uma outro aspecto da invenção, é fornecido um aparelho para identificar uma perda de um sinal de (CT) transformador de corrente (CT) em um sistema de potência. 0 aparelho inclui um circuito lógico de corrente delta específico de CT configurado para fornecer uma par de sinais de controle binário tendo um primeiro sinal de controle binário e um segundo sinal de controle binário em resposta as comparações de um primeiro valor RMS de um fluxo de amostra de corrente digitalizada do sinal de CT amostrado na primeira vez com um segundo valor RMS do fluxo de amostra de corrente digitalizada amostrada em uma segunda vez. 0 aparelho também inclui uma área de armazenamento temporária histórica acoplada ao circuito lógico de corrente delta específico de CT. A área de armazenamento temporária histórica é configurada para fornecer o primeiro valor RMS para o circuito lógico de corrente delta específico de CT na segunda vez, onde a segunda vez é um número predeterminado de ciclos de sistema de potência após a primeira vez. O aparelho ainda inclui um circuito lógico de permissão acoplado ao circuito lógico de corrente delta específico de CT. O circuito lógico de permissão é configurado para permitir operação do circuito lógico de corrente delta específico de CT quando o primeiro valor RMS for maior do que uma primeira percentagem predeterminada de uma classificação de corrente nominal. Um primeiro valor para o primeiro sinal de controle binário para um intervalo de tempo predeterminado indica a perda do sinal de CT.

De acordo ainda com uma outro aspecto da invenção, é fornecido um método para detectar e identificar uma perda de um sinal de (CT) transformador de corrente (CT) específico de uma grande quantidade de sinais de CT fornecido para um relê de proteção através de uma correspondente grande quantidade de CTs acoplando o relê de proteção à, pelo menos, um zona de proteção de um sistema de potência. O método inclui fornecer uma grande quantidade de pares de sinais de controle binário tendo um primeiro sinal de controle binário e um segundo sinal de controle binário correspondendo à grande quantidade de sinais de CT. Cada um da grande quantidade de pares de sinais de controle binário é fornecido em resposta as comparações de um primeiro valor RMS de um fluxo de amostra de corrente digitalizada de um correspondente sinal de CT amostrado na primeira vez com um segundo valor RMS do fluxo de amostra de corrente digitalizada amostrada em uma segunda vez, onde a segunda vez ocorre um número predeterminado de ciclos de sistema de potência após a primeira vez. O método também inclui fornecer um terceiro sinal de controle binário em resposta a recepção da grande quantidade de pares de sinais de controle binário. Um primeiro valor para somente um dos primeiros sinais de controle binário e um segundo valor para todos dos segundos sinais de controle e o primeiro valor para o terceiro sinal de controle binário para um intervalo de tempo predefinido indica a perda do sinal de CT específico correspondendo a somente um dos primeiros sinais de circuito lógico tendo o primeiro valor.

Deve ser entendido que a presente invenção inclui um número de diferentes aspectos e / ou características que podem ser utilizados, sozinhos e / ou em combinação com outros aspectos ou características. Conseqüentemente, este resumo não é uma identificação exaustiva de cada tal aspecto ou, daqui adiante, pode ser reivindicado, mas representa uma visão geral de certos aspectos da presente invenção para ajudar no entendimento de mais detalhes descrito a seguir. O escopo da invenção não é limitado às modalidades específicas descritas abaixo, mas é agora estabelecido nas reivindicações ou daqui adiante depositadas.

Descrição Breve dos Desenhos

FIGURA 1 é um diagrama esquemático de linha único de um sistema de potência que pode ser utilizada em uma típica área metropolitana.

FIGURA 2 é um diagrama em bloco de um relê de proteção acoplado à zona de proteção do sistema de potência da FIG. 1, de acordo com uma modalidade da invenção.

FIGURA 3 é um diagrama em bloco de uma configuração exemplar do relê de proteção da FIG. 2.

FIGURA 4a-b é um diagrama em bloco lógico de um esquema de detecção e identificação de sinal de CT perdido, executado pelo relê de proteção da FIG. 2, de acordo com uma modalidade da invenção.

FIGURA 5 é um fluxograma de um método para detectar e identificar uma perda de um sinal de transformador de corrente e seu transformador de corrente associado na zona de proteção da FIG. 2, de acordo com a modalidade da invenção. Descrição Detalhada da Invenção

Em adição a identificar uma ocorrência de um sinal (CT) de transformador de corrente perdida de entre um número de sinais de CT, implementação do aparelho e métodos divulgados aquele ainda possibilitam a identificação de um sinal de CT perdido específico fornecido por um de um número de CTs acoplando um relê de proteção à uma zona de proteção de um sistema de potência trifásico. Como um resultado, o CT associado responsável pelo sinal de CT perdido específico pode ser identificado e passos podem ser tomados para evitar falha de operação no relê de proteção e para endereçar o CT perdido específico.

Para facilitar a discussão, aspectos da presente invenção podem ser mais completamente entendidos limitando a discussão detalhada para um zona de proteção que seja monitorada por um relê de proteção, tal como um relê diferencial de corrente, acoplado à zona de proteção através de um número nn de transformadores de corrente. Tal uma zona de proteção é definida aqui para incluir uma parte de uma sub estação de sistema de potência onde somente correntes primárias de fase A são monitoradas. Ainda, o aparelho e método divulgados aqui também são aplicáveis à qualquer relê de proteção requerendo correntes de reduzidas para operação.

FIGURA 1 é um diagrama esquemático de linha único de um sistema de potência 10 que pode ser utilizado em uma típica área metropolitana. Como ilustrado na FIG. I5 o sistema de potência 10 inclui, entre outras coisas, dois geradores 12 configurados para gerar formas de onda senoidal trifásica, por exemplo formas de onda senoidal trifásica de 12kV, dois transformadores de potência de elevação 14 configurados para aumentar as formas de onda senoidal de 12 kV para uma voltagem mais alta, tal como 345 kV e um número de disjuntores 18. Os transformadores de potência de elevação 14 fornecem formas de onda senoidal de voltagem mais alta para um número de linhas de transmissão de longa distância tais como as linhas de transmissão 20. Em uma modalidade local, uma primeira sub estação 15 pode ser definida para incluir os geradores 12, os transformadores de potência de elevação 14 e os disjuntores 18, todos interconectados através uma primeira barra de conexões 19. No final da linha de transmissão 20 de longa distância, uma segunda sub estação 22 inclui transformadores de potência de redução 24 para transformar formas de onda senoidal de voltagem mais alta para formas de onda senoidal de voltagem mais baixa (e. g., sub estação 15 kV) adequada para distribuição através de uma linha de distribuição linha de distribuição 26 para vários usuários finais linha de distribuição 26 e cargas de fluxo de bits 30.

Como anteriormente mencionado, o sistema de potência 10 inclui dispositivos de proteção e procedimentos para proteger elementos de sistema de potência de falhas ou outras condições anormais. Os dispositivos de proteção e procedimentos utilizam uma variedade de esquemas lógicos de proteção para determinar se uma falha ou outro problema existe no sistema de potência 10. Por exemplo, alguns tipos de relês de proteção utilizam uma comparação diferencial de corrente para determinar se uma falha existe na zona de proteção. Outros tipos de relês de proteção comparam a magnitude de fasores calculados, representativos das formas de onda senoidal de sistema de potência, para determinar se uma falha existe na zona de proteção. Técnicas de sensoriamento de freqüência e detecção do conteúdo de harmônicos também são incorporadas nos relês de proteção para detectar condições de falha. Similarmente, esquemas de modelos térmicos são utilizados pelos relês de proteção para determinar se um problema térmico existe na zona de proteção.

Referenciando de novo à FIG. 1, uma zona de proteção zona de proteção 16 é estabelecida para incluir uma parte da primeira sub estação 15, Um relê de proteção, por exemplo, um relê diferencial de corrente, é acoplado á zona de proteção 16 através um número de transformadores de corrente. Embora cinco transformadores de corrente acoplem o relê de proteção aos condutores elétricos (e. g., a linha de transmissão 20) da zona de proteção 16, mais ou menos transformadores de corrente e / ou transformadores de voltagem podem ser utilizados, dependendo da configuração do relê de proteção.

FIG. 2 é um diagrama em bloco de um relê de proteção acoplado à zona de proteção zona de proteção 16 da FIG. 1 de acordo com uma moda da invenção. Embora somente uma zona de proteção 16 é incluída para facilitar a discussão, o sistema de potência 10 pode incluir muitas zonas de proteção sobrepostas onde as zonas de proteção sobrepostas (e. g. Zona 1, Zona 2... Zona mm)podem ser dinamicamente configuradas como descrito em conexão com a FIG. 4. Referenciando às FIGS. 1 e 2, a zona de proteção 16 é configurada para proteger uma parte da primeira sub estação 15 através da operação do relê de proteção, acoplado à zona de proteção através de nn transformadores de corrente 54, 56, 58 à 60. Para facilitar a discussão, o relê de proteção é configurado como um relê diferencial de corrente 100, adaptado para monitorar somente correntes primária de fase A fluindo na zona de proteção 16. Assim sendo, duas zonas de proteção adicionais tendo a mesma "pegada" também podem ser configuradas com dois respectivos relês diferenciais de corrente adicionais para monitorar as correntes de fase B e de fase C fluindo nas zonas de proteção correspondentes. Alternativamente, um relê diferencial de corrente pode ser configurado para monitorar mais do que uma zona de proteção.

Embora ilustrado usando o relê diferencial de corrente 100, deve ser notado que outros tipos de dispositivos de proteção (e. g., um relê de sobre corrente) pode ser utilizado para implementar o aparelho e métodos divulgados aqui. Aindaj embora ilustra como quatro transformadores de corrente, deve ser notado que nn transformadores de corrente 54, 56, 58 a 60 representam todos os transformadores de corrente acoplando o relê diferencial de corrente 100 à zona de proteção.

Como anteriormente mencionado, a zona de proteção 16 pode ser definida tal que o relê diferencial de corrente 100 utiliza as formas de onda de corrente secundária de fase A dos transformadores de corrente. Assim sendo, cada um dos nn transformadores de corrente 54, 56, 58 à 60 é configurado para reduzir as magnitudes de corrente das respectivas formas de onda de corrente primária de fase A 64, 65, 68 à 70 para correspondentes formas de onda de corrente secundárias 74, 76, 78 à 80, tendo magnitudes adequadas para uso pelo relê diferencial de corrente 100. Ainda, cada uma das formas de onda de corrente primária de fase A 64, 65, 68 à 70 é igual as respectivas correspondentes formas de onda de corrente secundárias 74, 76, 78 à 80 multiplicadas pela respectivas proporções de transformadores de corrente (proporções de voltas) dos respectivos transformadores de corrente 54, 56, 58 à 60, Por exemplo,

<formula>formula see original document page 13</formula>

onde nl é a proporção de volta do transformador de corrente 54.

Em geral, o relê diferencial de corrente 100 processa as formas de onda de corrente secundárias 74, 76, 78 à 80 recebidas através dos respectivos transformadores de corrente 54, 56, 58 à 60. As formas de onda de corrente secundárias 74, 76, 78 à 80 são filtradas, amostradas e então digitalizadas para uso por um microprocessador ou FPGA) do relê diferencial de corrente 100. O microprocessador então calcula uma série de fasores, cada um tendo uma magnitude e angulo de fase que são representativos de cada um das formas de onda de corrente primária de fase A 64, 65, 68 à 70, e então efetua cálculos para determinar se um curto circuito ou falha existe na zona de proteção 16.

Por exemplo, FIG. 3 é um diagrama de bloco de uma configuração exemplar do relê diferencial de corrente 100 da FIG. 2 onde formas de onda de corrente secundárias 74, 76, 78 à 80 são ilustrada como IAsh IaS2, ^As3 à IAsnn- Embora somente formas de onda de corrente secundárias 74, 76, 78 à 80 são mostradas na FIG. 4, deve ser notado que todas formas de onda de corrente secundárias (i. e. sinais de CT), resultando dos transformador de corrente acoplando o relê diferencial de corrente 100 à zona de proteção 16, são recebidas e processadas pelo relê diferencial de corrente 100.

Referenciando à FIG. 3, durante operação, as formas de onda de corrente secundárias 74, 76, 78 à 80 recebidas pelo relê diferencial de corrente 100 são ainda transformadas em correspondentes formas de onda de voltagem através dos respectivos transformadores de corrente 102, 104, 106 à 108 e resistores (não ilustrados separadamente), e filtrados através de respectivos filtros passa baixo analógicos 112, 114, 116 à 118. Um conversor (A / D) analógico para digital 120 então multiplexa, amostra e digitaliza as formas de onda de corrente secundárias para formar fluxos de amostra de corrente digitalizada correspondentes (e. g., 1011001010001111).

Os fluxos de amostra de corrente digitalizada correspondentes são recebidas por um micro-controlador 130, onde elas são digitalmente filtradas através de, por exemplo, um filtro Cosine para eliminar DC e componentes de freqüência de harmônicos indesejáveis. Em uma moda, o micro-controlador 130 inclui um microprocessador, ou CPU 132, uma memória de programa (134 (e.g., FLASH EPROM) e uma memória de parâmetro 136 (e. g., uma EEPROM). Como será apreciado problema aqueles com habilidade na arte, outras configurações de micro-controlador (OU configurações de FPGA) podem ser utilizadas.

O microprocessador 132 executando um programa de computador, algoritmo de proteção ou esquema lógico de relê (discutido abaixo) processa cada um dos fluxos de amostra de corrente digitalizada para extrair fasores representativos de usa correspondentes formas de onda de corrente primária de fase A 64, 65, 68 á 70, e então efetua vários cálculo usando os fasores para determinar ser falha (e. g., um curto circuito) existe na zona de proteção 16. Se uma falha é detectada, o micro-controlador 130 subseqüentemente, faz os contatos de saída binária 140 serem fechados, e por meio disso abrindo um disjuntor de potência associado (e. g. o disjuntor 18) para isolar a parte da zona de proteção 16 experimentado a falha, do restante do sistema de potência.

Em adição a efetuar vários cálculo para determinar se uma falha existe na zona de proteção, o micro-controlador 130 também é configurado para identificar um sinal de CT perdido específico, identificar seu CT associado e prevenir emissão de um sinal de disparo quando o sinal de CT perdido específico é identificado de acordo com uma moda da invenção. FIG. 4 é um diagrama em bloco lógico de uma detecção e esquema de identificação de sinal de CT perdido exemplar 150 executado pelo microprocessador 132 para detecta a perda de um sinal de CT na zona de proteção 16, para identificar o transformador de corrente associado com o sinal de CT perdido e para evitar emissão de um sinal de disparo. Embora aplicável a um número de tipos de relê de proteção tendo uma variedade de corrente secundária e / ou entradas de voltagens, a detecção e esquema de identificação de sinal de CT perdido 150 é descrita aqui com referência ao relê diferencial de corrente 100 tendo correntes secundária Isnn.

Referenciando à FIG. 4, a detecção e esquema de identificação de sinal de CT perdido 150 incluem um circuito lógico de corrente delta de (CT) transformador de corrente 152 e uma grande quantidade de circuitos lógicos de identificação de CT aberto 155a a 155 mm operativamente acoplado ao circuito lógico de corrente delta de CT 152 inclui um número de circuitos lógicos de comparação de corrente de CT individuais 157a a 157 nn, correspondendo ao número nn de transformadores de corrente 54, 56, 58 à 60. Em uma modalidade, cada um dos circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn podem se pré-designados para uma zona de proteção (e. g. a zona de proteção 16). Em uma outra modalidade, cada um dos circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn pode ser individualmente dinamicamente designados à zonas de proteção diferentes pelo circuito lógico de seleção de zona 154.

Como discutido acima, um número de zonas de proteção correspondendo à, por exemplo, cada uma das três fases da sistema de potência 10, pode ser estabelecida e monitorada por relê diferencial de corrente 100 individuais. Por exemplo, o circuito lógico de corrente delta de CT 152 pode ser incluído em um primeiro relê diferencial de corrente para corresponder às formas de onda de corrente de fase A entrando na zona de proteção 16, e também pode ser incluído em um segundo relê diferencial de corrente para corresponder às formas de onda de corrente de fase Bloco entrando na zona de proteção 16. Como discutido em detalhes abaixo, o circuito lógico de seleção de zona 154 é configurado para seletivamente agrupar saídas de circuito lógico de comparação de CT correntes em nas zonas de proteção (e. g., Zona I9 Zona 2... Zona mm) para propósitos de monitoração de transformador de corrente.

Em um outro exemplo, mais do que uma zona de proteção pode ser monitorada por um relê diferencial de corrente 100. Assim sendo, a detecção e esquema de identificação de sinal de CT perdido detecção de sinal e esquema de identificação de CT perdido 150 é adaptável para monitorar uma ou mais zonas de proteção, dependendo da configuração do relê diferencial de corrente 100 (ou outro relê de proteção). Mais ainda, embora elementos lógicos, arrumados como mostrado na FIG. 4 sejam usados para propósitos ilustrativos, deve ser notado que a detecção de sinal e esquema de identificação de CT perdido 150 pode ser similarmente descrita usando elementos lógicos em outros arranjos ou usando um ou mais fluxogramas representando um ou mas programas de computador executado no microprocessador 132.

Referenciando às FIGS, 3 e 4, cada um dos circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn do circuito lógico de corrente delta de CT 152 é configurado para receber valores (RMS) raiz quadrada média dos fluxos de amostra de corrente digitalizada correspondendo à uma das formas de onda de corrente secundárias 74, 76, 78 à 80 dos respectivos transformadores de corrente 54, 56, 58 à 60 (recebendo as formas de onda de corrente primária de fase A 64, 65, 68 à 70, respectivamente). Os valores de corrente RMS dos fluxos de amostra de corrente digitalizada das formas de onda de corrente secundárias 74, 76, 78 à 80 são ilustradas com o I01MS 160a a Innms 160nn. Embora somente quatro formas de onda de corrente secundárias 64, 65, 68 à 70 (ver FIG. 3) e dois valores RMS resultantes Ioims 160a a Innms 160nn (ver FIG. 4) são ilustradas, deve ser notado que qualquer número nn de formas de onda de corrente secundárias resultando de um correspondente número nn de transformadores de corrente na zona de proteção 16 (e. g. Zona 1) pode ser utilizado pela detecção de sinal e esquema de identificação de CT perdido 150, dependendo da configuração do relê diferencial de corrente 100.

Como mencionado em conexão com FIG. 3, os fluxos de amostra de corrente digitalizada da formas de onda de corrente secundárias são processadas pelo micro-controlador 130 para extrair correspondentes fasores (e. g. fasor fundamentais). De acordo com princípios matemáticos bem conhecidos, uma magnitude de fasor (expressa em coordenadas polares) é o valor RMS do sinal senoidal original (expresso no domínio do tempo). Os valores RMS para cada um dos fasores fundamentais são proporcionais ao valor de pico da forma de onda correspondente. Assim sendo, uma mudança em qualquer da formas de onda de corrente primárias de fase A da zona de proteção 16 será refletida com uma mudança no valor RMS de seu fluxo de amostra de corrente digitalizada.

Cada um dos circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn corresponde a um transformador de corrente individual. Como ilustrado, o circuito lógico de comparação de corrente de CT individual 157a é adaptado para receber os valores RMS de corrente do fluxo de amostra de corrente digitalizada resultando da operação do transformador de corrente 54 somente, e o circuito lógico de comparação de corrente de CT individuais 157nn é adaptado para receber os valores RMS corrente do fluxo de amostra de corrente digitalizada resultando da operação do transformador de corrente 60 somente.

Embora não ilustrada separadamente, o circuito lógico de corrente delta de CT 152 ainda inclui circuitos lógicos de comparação de corrente de CT adicionais adaptados para receber valores RMS de corrente dos fluxos de amostra de corrente digitalizada respectivas, resultando da operação dos transformadores de corrente 56 e 58, assim como transformadores de corrente adicionais que podem ser acoplando o relê diferencial de corrente 100 à zona de proteção 16. Em adição, embora somente o circuito lógico de comparação de corrente de CT individual 157a será discutido em detalhe deve ser notado que cada um dos circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn do circuito lógico de corrente delta de CT 152 são identicamente configurados e operacionais. Por exemplo, referenciando de novo à FIG. 1, se cinco transformadores de corrente acoplam o relê diferencial de corrente 100 ao sistema de potência 10, então o circuito lógico de corrente delta de CT 152 pode incluir cinco circuitos lógicos de comparação de corrente de CT 157a, 157b, 157c, 157d e 157e.

Cada um dos circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn é configurado para fornecer um correspondente primeiro sinal de controle binário Ndelt e um correspondente segundo sinal de controle binário Delt, ou um par de sinais de controle binário, em resposta as mudanças no valores RMS de corrente, ao longo do tempo, dos fluxos de amostra de corrente digitalizada correspondendo às formas de onda de corrente secundárias resultando da Operação de uses respectivos transformador de corrente. Por exemplo, o circuitos lógico de comparação de corrente de CT individuais 157 é configurado para fornecer um primeiro sinal de controle binário 173 Ndelt „ e um segundo sinal de controle binário 174 Delt 01 em resposta as comparações de mudanças em valores RMS de fluxo de amostra de corrente digitalizada resultando da operação do transformador de corrente 54. Igualmente, o circuito lógico de comparação de corrente de CT individuais 157nn é configurado para fornecer um nn par de sinais de controle binário tendo um primeiro sinal de controle binário 189 Ndelt nn e um segundo sinal de controle binário 179 Delt nn em resposta as comparações de mudanças em valores RMS de fluxo de amostra de corrente digitalizada resultando da operação do transformador de corrente 60.

O circuito lógico de seleção de zona 154 seletivamente designa os pares de sinais de controle binário (e. g„ valor binário de Ndelt „i e valor binário de Delt 0x), resultando da operação dos circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn, em uma ou mais mm zonas de proteção individuais. Por exemplo, um primeiro par de sinais de controle binário Ndelt „ e Delt 01 indicativo de operação de transformador de corrente 54 pode ser designado para a Zona de Proteção 1, um segundo par de sinais de controle binário Ndelt 02 e Delt „2 indicativo de operação de transformador de corrente 56 pode ser designado para a Zona de Proteção 1, e um terceiro par de sinais de controle binário Ndelt „3 e Delt 03 indicativo de operação de transformador de corrente 54 pode ser designado para a Zona de Proteção 2. Embora um número de circuitos lógicos de identificação de CT aberto 155a a 155mm correspondendo à um número igual de zonas de proteção são ilustrados, somente um circuito lógico de identificação de CT aberto 155a correspondendo à zona de proteção 16 será discutido em detalhes abaixo.

Referenciando de novo à FIG. 4, cada um da grande quantidade de circuitos lógicos de identificação de CT aberto 155a a ISSmm corresponde à uma das mm zonas de proteção individuais, e é configurado para receber os pares de sinal de controle binário designado para ele pelo circuito lógico de seleção de zona 154. Em geral, cada um dos circuitos lógicos de identificação de CT aberto 155a a 155mm é configurado para fornecer um terceiro sinal de controle binário na recepção de seus pares de sinal de controle binário designados. O valor de, e número de ocorrências seqüenciais de, o terceiro sinal de controle binário são determinantes de se um sinal de CT perdido é declarado para uma zona de proteção particular (i. e„ uma condição de CT aberto existe naquela zona particular) e se geração de sinal de disparo pelo relê diferencial de corrente 100 é evitada.

Em geral, durante operação da detecção de sinal e esquema de identificação de CT perdido 150, um primeiro valor, valor alto lógico (e. g., 1) para somente um dos primeiros sinais de controle binário do número de pares de sinal de controle binário designados para a zona de proteção indica um possível perda de sinal de CT. O sinal de CT perdido corresponde à um dos circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn que fornecem o primeiro sinal de controle binário tendo o primeiro valor (se outras condições estão presentes como discutido abaixo). Por exemplo, um valor alto lógico para um primeiro sinal de controle binário Ndelt 01 173 do circuito lógico de comparação de corrente de CT individual 157a indica um possível sinal de CT perdido correspondendo ao circuito lógico de comparação de corrente de CT individual 157a, se o valor alto lógico persiste para um período de temo predeterminado e se outras condições estão presente.

Mais especificamente, para todos dos pares de sinal de controle binário designados para a zona de proteção 16, quando somente um dos primeiros sinais de controle binário dos pares de sinal de controle binário tem um primeiro valor, ou alto lógico e todos dos segundos sinais de controle binário dos pares de sinal de controle binário tem o segundo valor, um terceiro sinal de controle binário 186 fornecido pelo circuito lógico de identificação de CT aberto 155a tem o primeiro valor quando uma condição de comutação não estiver afirmada. Se tais condições persistem para um número predeterminado de ciclos do sistema de potência, (a) um sinal de CT perdido é declarado para o sinal de CT correspondendo ao circuito lógico de corrente de CT que forneceu o primeiro sinal de controle binário tendo o primeiro valor, (b) o CT associado é identificado, e (c) o relê diferencial de corrente 100 é prevenido de emitir um sinal de disparo para um disjuntor. Inversamente, quando qualquer dos segundos sinais de controle binário dos pares de sinal de controle binário tem o primeiro valor, e / ou zero ou mais dos sina(s) de controle binário tem o primeiro valor, o terceiro sinal de controle binário tem o segundo valor, ou um lógico baixo. Como um resultado, o relê diferencial de corrente 100 não é prevenido de emitir um sinal de disparo para um disjuntor associado. Em outras palavras, porque o segundo Sinal(S) de controle binário tendo o primeiro valor pode ser indicativo de uma falha ou outra condição anormal em um condutor elétrico da zona de proteção monitorada, por exemplo, a zona de proteção 16, o relê diferencial de corrente 100 não é prevenido de isolar o condutor elétrico falho do sistema de potência 10.

Referindo especificamente à um dos circuitos lógicos de comparação de corrente de CT da FIG. 4, o circuito lógico de comparação de corrente de CT individual 157a inclui um circuito lógico de corrente delta específico de CT 159 configurado para fornecer o primeiro sinal de controle binário 173 e o segundo sinal de controle binário 174 (ou um par de sinais de controle binário) em resposta as comparações em uma segunda vez de um primeiro valor RMS 163 do fluxo de amostra de corrente digitalizada correspondente amostrada em uma primeira vez, com um segundo valor RMS 160 do fluxo de amostra de corrente digitalizada amostrada na segunda vez. Em uma modalidade, a segunda vez a segunda vez ocorre dois ciclos de sistema de potência após a primeira vez, contudo, outros intervalos de tempo de ciclo de sistema de potência são contemplados. Assim sendo, o primeiro valor RMS pode ser visto com um valor RMS "antigo", e o segundo valor RMS pode ser visto com um valor RMS "novo", onde uma mudança positiva e negativa entre o valor RMS antigo e o valor RMS novo fornece uma indicação de um mudança de corrente na zona de proteção 16. A mudança de corrente pode ser o resultado de um curto circuito ou outra falha, ou pode ser o resultado de uma condição de CT aberto.

O circuito lógico de comparação de corrente de CT individuais 157a a 157nn e um circuito lógico de permissão 193 acoplado ao circuito lógico de corrente delta especifico de CT 159. A área de armazenamento temporária histórica 162 é configurada para fornecer o primeiro valor RMS 163 para o circuito lógico de corrente delta especifico de CT 159 na segunda vez. O circuito lógico de permissão 193 é configurado para possibilitar operação do circuito lógico de corrente delta especifico de CT 159 quando o primeiro valor RMS 163 for maior do que uma primeira percentagem predeterminada 179 de uma classificação de corrente nominal do relê diferencial de corrente 100. Em uma modalidade a primeira percentagem predeterminada é selecionada para ser 5 %. Conseqüentemente, operação da detecção de sinal e esquema de identificação de CT perdido 150 é possibilitado quando o primeiro valor RMS 163 for maior do que 5 % de uma classificação de corrente nominal do relê diferencial de corrente 100. Embora a primeira percentagem predefmida seja preferencialmente 5 %, é contemplado que outros valores de percentagem podem se utilizados para o propósito de permitir operação do circuito lógico de corrente delta especifico de CT 159.

O circuito lógico de corrente delta especifico de CT 159 inclui um primeiro comparador 172 tendo uma primeira e segunda entrada. A primeira entrada do primeiro comparador 172 é adaptada para receber um valor de corrente delta 165 resultado da subtração do primeiro valor RMS 163 do segundo valor RMS 160. O valor de corrente delta 165 é equivalente a uma mudança no valor RMS da correspondente fluxo de amostra de corrente digitalizada, sobre dois ciclos do sistema de potência. A segunda entrada do comparador 172 é adaptada para receber uma segunda percentagem predeterminada 191 negativa do primeiro valor RMS 163. Como um resultado da comparação do valor de corrente delta 165 com a segunda percentagem predeterminada negativa do primeiro valor RMS 163, o primeiro 1'73 fornece o primeiro sinal de controle binário 173 do par de sinais de controle binário correspondendo à operação do transformador de corrente 54.

Mais especificamente, quando o valor de corrente delta 165 é menos do que a segunda percentagem predeterminada 191 negativa do primeiro valor RMS 163, o primeiro sinal binário 173 tem o primeiro valor. Por exemplo, se a segunda percentagem predeterminada 191 negativa é selecionada para ser-50 %, então o primeiro sinal de controle binário 173 será um alto lógico quando o valor de corrente delta 165 for menos do que-50 % do primeiro valor RMS 163. Em outras palavras, se uma mudança no valor RMS corrente sobre dois ciclos de sistema de potência é uma diminuição de mais do que 50 %, o primeiro sinal de controle binário 173 Ndelt será afirmado. Outros valores para a segunda percentagem predeterminada 191 negativa também podem ser selecionados.

O detecção de sinal e esquema de identificação de CT perdido 150 também inclui um segundo comparador 170 e um primeira porta AND 178. O segundo comparador 170 tem um a primeira entrada adaptada para receber uma terceira percentagem predeterminada 168 (e. g., 5 %) do primeiro valor RMS 163, e uma segunda entrada adaptada para receber um valor absoluto do valor de corrente delta 165. Durante operação, um sinal de saída lógica binária 171 do segundo comparador 170 terá o primeiro valor quando o valor absoluto do valor de corrente delta 165 forma maior do que a terceira percentagem predeterminada 168 do primeiro valor RMS 163. Em outras palavras, o sinal de saída lógica binária 171 do segundo comparador 170 será um alto lógico quando uma mudança no valor RMS corrente sobre dois ciclos de sistema de potência for maior do que ou menos do que 5 % do antigo, ou do primeiro valor RMS. Outros valores para a terceira percentagem predeterminada também podem ser selecionados

A primeira porta AND 178 tem uma primeira entrada adaptada para receber um inverso do primeiro sinal de controle binário Ndelt 0i 173, e tem uma segunda entrada adaptada para receber o sinal de saída lógica binária 171 do segundo comparador 170. A primeira porta AND 178 é configurada para fornecer o segundo sinal de controle binário Delt 0i 174. Durante operação, o segundo sinal de controle binário 174 tem o primeiro valor quando o sinal de saída lógica binária 171 tiver o primeiro valor e o primeiro sinal de controle binário 173 tiver o segundo valor (e. g. um baixo lógico). Ainda, como um resultado de operação da primeira porta AND 178, o primeiro valor para o primeiro sinal de controle binário 173 previne ocorrência do primeiro valor para o segundo sinal de controle binário 174. Em outras palavras, afirmação de somente o primeiro sinal de controle binário 173, indicando uma possível condição de CT aberto em um transformador de corrente correspondente, evita afirmação do segundo sinal de controle binário

174. Inversamente, afirmação de um ou mais dos segundos sinais de controle binário Delt dos pares de sinal de controle binário designados para a zona de proteção 16 indica uma possível falha na zona de proteção 16.

Cada um dos pares de sinal de controle binário são seletivamente encaminhados, através do circuito lógico de seleção de zona 154, para um dos circuitos lógicos de identificação de CT aberto 155a a 155mm. REferindo à FIG. 4, o circuito lógico de identificação de CT aberto 155a associado com a zona de proteção 16 inclui uma porta de soma 180. A porta de soma 180 é configurada para fornecer um sinal de saída da porta de soma binário 183 em resposta a recepção de todos dos primeiros sinais de controle binário (i. e., Ndelt 01 à Ndelt nn) dos pares de sinal de controle binário designados para o circuito lógico de identificação de CT aberto 155a. O sinal de saída da porta de soma binário 183 tem o primeiro valor quando exatamente um dos primeiros sinais de controle binário primeiro sinal de controle binário 173 tem o primeiro valor. Se zero ou mais dos primeiros sinais de controle binário tem o primeiro valor, o sinal de saída da porta de soma binário 183 terá o segundo valor. Assim sendo, ao contrário uma porta OR tendo um saída de alto lógico quando, pelo menos, um sinal de entrada é um alto lógico modo o porta de soma 180 fornece uma saída tendo um alto lógico quando exatamente um dos primeiros sinais de controle binário é um alto lógico.

O circuito lógico de identificação de CT aberto 155a também inclui uma porta OR 181 e uma segunda porta AND 185. A porta OR 181 é configurada para fornecer um sinal de saída de porta OR binário 184 em resposta a recepção de qualquer dos segundos sinais de controle binário (i. e., Delt oi à Delt nn) dos pares de sinal de controle binário designados para o circuito lógico de identificação de CT aberto 155a. O segunda porta AND 185 é configurada para fornecer o terceiro sinal de controle 186, e inclui uma primeira entrada adaptada para receber o sinal de saída da porta de soma binário 183, uma segunda entrada adaptada para receber um inverso do sinal de saída de porta OR binário 184, e uma terceira entrada adaptada para receber o inverso de um sinal de comutação binário 182.

O sinal de comutação binário 182 é configurado para ter o primeiro valor durante reatribuição de qualquer dos sinais de CT e / ou durante reatribuição de qualquer dos pares de sinal de controle binário para o circuito lógico de identificação de CT aberto 155a. Assim sendo, o inverso de uma afirmação do sinal de comutação binário 182 durante reatribuição ou abertura ou fechamento de chave de desconexão, irá fornecer um baixo lógico para a porta AND, e por meio disso prevenir afirmação do terceiro sinal de controle binário 186.

Durante operação da porta AND 185 modo o terceiro sinal de controle binário 186 terá o primeiro valor quando (1) o sinal de saída da porta de soma binário 183 tiver o primeiro o primeiro valor, indicando um condição de CT aberto, (2) todos de todos os segundos sinais de controle binário tiverem o segundo valor, indicando nenhuma condição de falha, (3) o sinal de comutação binário 182 tiver o segundo valor, indicando que nenhuma reatribuição ou comutação está a caminho.

De modo a verificar uma ocorrência de um a condição de CT aberto, o circuito lógico de identificação de CT aberto 155a ainda inclui um contador de tempo de segurança 187 adaptado para receber o terceiro sinal de controle binário 186 e para fornecer um sinal de saída do contador de tempo binário sinal de saída do contador de tempo binário 194. O contador de tempo de segurança 187 é configurado para incrementar de um cada vez que o terceiro sinal de controle binário 186 tem o primeiro valor. Quando um numero predeterminado de contagem for atingido (e. grupo, 4 ocorrências seqüenciais do terceiro sinal de controle binário 186 tendo o primeiro valor), o sinal de saída do contador de tempo binário 194 tem o primeiro valor.

Em uma modalidade, cada um dos circuitos lógicos de identificação de CT aberto inclui uma terceira porta AND tendo uma primeira entrada adaptada para receber o terceiro sinal de controle binário e tendo uma segunda entrada adaptada para receber o sinal de saída do contador de tempo binário. Por exemplo, o circuito lógico de identificação de CT aberto 155a inclui uma terceira porta AND 196 tendo uma primeira entrada adaptada para receber o terceiro sinal de controle binário 186 e tendo uma segunda entrada adaptada para receber o sinal de saída do contador de tempo binário 194. A terceira porta AND 196 é configurada para possibilitar o primeiro sinal de controle binário tendo o primeiro valor de ser carregado em uma área de armazenamento temporária do micro-controlador 130 se (1) o terceiro sinal de controle binário 186 tiver o primeiro valor e (2) o sinal de saída do contador de tempo binário 194 tiver o primeiro valor. Conseqüentemente, se (1) somente o primeiro sinal de controle binário Ndelt 01 tiver o primeiro valor, (2) todos dos segundos sinais de controle binário Delt M à Delt „„ tiverem o segundo valor, e (3) o sinal de comutação binário 182 tiver o segundo valor, para (4) um número predeterminado de contagens (e, grupo, ciclos de sistema de potência), Ndelt 01 é carregado na área de armazenamento temporária do micro-controlador 130. Como um resultado, o sinal de CT perdido correspondendo ao Ndelt „ e seu CT associado são identificados.

Cada um dos circuitos lógicos de identificação de CT aberto 155a a 155mm ainda inclui o flip-flop de liga-desliga, ou um trinco de SR para "selar" uma indicação do sinal de CT perdido até passos apropriados serem tomado para retificar a condição de CT aberto associada. Referindo ao circuito lógico de identificação de CT aberto 155a, o trinco de SR 156 inclui uma entrada de liga S adaptada para receber o sinal de saída do contador de tempo binário 194 do contador de tempo de segurança 187, uma entrada de desliga Rede adaptada para receber uma saída de equação lógica de desliga 188, e um sinal de saída binário de transformador aberto 190 responsivo para afirmação seletiva de um da entrada de liga S e a entrada de desliga R. O sinal de saída binário de transformador aberto 190 fornece uma indicação da perda do sinal de CT específico quando a entrada de liga S estiver afirmada onde afirmação da entrada de liga evita emissões de um sinal de disparo pelo relê de proteção, e fornece uma indicação de nenhuma perda de um sinal de CT quando a entrada de desliga R estiver afirmada. Durante operação, a entrada de liga S é afirmada quando o sinal de saída do contador de tempo binário 194 tiver o primeiro valor quando o contador de tempo de segurança 187 atinge um número predefmido de contagem. A entrada de liga S somente pode ficar afirmada por um tempo igual ao número predeterminado de ciclos de potência entre a primeira vez e a segunda vez. A entrada de desliga R é afirmada quando a saída de equação lógica de desliga 188 tem o primeiro valor.

Como mencionado acima, a detecção de sinal e esquema de identificação de CT perdido 150 inclui o circuito lógico de seleção de zona 154, seletivamente acoplando os circuitos lógicos de identificação de CT aberto 155a a 155mm aos pares de sinal de controle binário dos circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn. Em geral, o circuito lógico de seleção de zona 154 é configurado para designar os srnaxs de CT (i. e. as formas de onda de corrente secundárias 64, 76, 78 à 80), assim como os primeiros e segundos sinais de controle binário (ou pares de sinal de controle binário) para as várias zonas de proteção do sistema de potência 10.

Mais especificamente, o circuito lógico de seleção de zona 154 é configurado par permitir a um usuário predefinir seleção de zona de proteção em casos onde a zona de proteção não muda. Exemplos de tais zonas de proteção que não mudam inclui zonas de proteção de transformador de potência, linhas de potência ou zonas de proteção de barra de conexões única, Inversamente, em zonas de barras de conexões de múltipla zona de proteção, sinais de imagem de CT pode ser dinamicamente designados para diferentes zonas de proteção, dependendo da configuração do sistema de potência 10. Igualmente, o circuito lógico de seleção de zona 154 também é configurado para designar cada primeiro sinal de controle binário e segundo sinal de controle binário para a zona de proteção apropriada. Assim sendo,, o circuito lógico de seleção de zona 154 determinar qual do primeiro e segundo sinais de controle binário são recebidos por cada um dos circuitos lógicos de identificação de CT aberto 155a a 155mm.

Como ilustrado na FIG. 4, cada um dos sinais de CT associados com os circuitos lógicos de comparação de corrente de CT individuais 157a a 157nn e seus primeiros e segundos sinais de controle binário resultantes são pré-designados para uma zona (e. g. para zona de proteção 16) antes da operação da detecção de sinal e esquema de identificação de CT perdido 150. É contemplado contudo, que cada um dos sinais de CT associados com os 57 e seus primeiros e segundos sinais de controle binário resultante podem ser dinamicamente designados para zonas durante operação da detecção de sinal e esquema de identificação de CT perdido 150. Naquele caso, pode haver circuitos lógicos de identificação de CT aberto, cada um tendo um trinco de S/R correspondente e cada um tendo um sinal de saída binário de transformador aberto sinal de saída binário de transformador aberto 190 (e. g., OCTZ1, OCTZ2, etc.).

FIGURA 5 é um fluxograma de um método 250 para detectar e identificar um sinal de entrada CT perdido e seu CT associado de acordo com uma modalidade da invenção. O sinal de CT perdido é detectado e identificado dentre um número de iss de CT fornecidos por um número de CTS acoplando o relê diferencial de corrente 100 à uma zona de proteção 16. Embora executado pelo 132 do relê diferencial de corrente 100, é contemplado que o método 250 pode ser executado por um FPGA ou similar, e / ou ode ser executado em um outro tipo de relê de proteção de sistema de potência requerendo acoplamento ao sistema de potência através de um número de transformador de redução.

O método 250 começa quando o microprocessador 132 amostra, em uma primeira vez, um número de primeiros valores RMS de fluxos de amostra de corrente digitalizada correspondendo ao número de sinais de CT (passo 252), A seguir, se o microprocessador determinar que cada um dos número dos primeiros valores RMS é maior do que um primeiro valor predeterminado de uma corrente de operação nominal do relê diferencial de corrente 100, o microprocessador 132 amostra, em uma segunda vez, um número de segundos valores RMS dos fluxos de amostra de corrente digitalizada correspondendo ao número de sinais de CT (passo 254). A segunda vez em uma modalidade, número predeterminado de ciclos do sistema de potência após a primeira vez. Assim sendo, para cada um dos CTS, microprocessador 132 utilizando um fluxo de amostra de corrente digitalizada, calcula um primeiro valor RMS em uma primeira vez e um segundo valor RMS em uma segunda vez,

O microprocessador 132 então calcula um número de valores de corrente delta subtraindo cada um dos primeiro valores RMS de seus correspondentes segundos valores RMS (passo 256). Assim sendo, um primeiro valor RMS e seu segundo valor RMS correspondente são usados para formar um valor de corrente delta correspondente de seu fluxo de amostra de corrente digitalizada, em geral, um valor de corrente delta positivo grande indica que um sinal de CT correspondente pode ser aumentado; um valor de corrente delta negativo grande indica que um sinal de CT correspondente pode ser diminuído, e um valor de corrente delta positivo ou negativo pequeno indica que o sinal de CT correspondente pode ser relativamente estável.

A seguir, o microprocessador 132 compara uma segunda percentagem predeterminada negativa de cada um dos valores RMS com um valor de corrente delta correspondente negativo para formar um número correspondente dos primeiros sinais de controle binário Ndelt „i e Ndelt „„ (passo 258). Um primeiro sinal de controle binário tem um primeiro valor (e. g., um lógico 1 ou alto) quando seu valor de corrente delta correspondente for menos do que a segunda percentagem predeterminada negativa de seu primeiro valor RMS correspondente. Inversamente, um primeiro sinal de controle binário tem um segundo valor (e. g., um lógico 0 ou baixo) quando seu valor de corrente delta correspondente for maior do que a segunda percentagem predeterminada negativa de seu primeiro valor RMS correspondente.

O microprocessador 132 também forma uma número correspondente de segundos sinais de controle binário Delt 01 e Delt nn onde cada um dos segundos sinais de controle binário é baseado em um primeiro sinal de controle binário correspondente e um comparação de uma terceira percentagem predeterminada do primeiro valor RMS correspondente com um valor absoluto do valor de corrente delta correspondente (passo 260). Um primeiro sinal de controle binário e seus segundo sinal de controle binário formam um par de sinais de controle binário. Em uma modalidade, a primeira percentagem predeterminada é cinco por cento, a segunda percentagem predeterminada negativa é 50 por cento negativo, e a terceira percentagem predeterminada é cinco por cento. Como será apreciado, por aqueles com habilidade na arte, a primeira percentagem predeterminada, a segunda percentagem predeterminada negativa, e a terceira percentagem predeterminada podem variar, dependendo da sensitividade desejada da detecção de sinal e esquema de identificação de CT perdido.

Um segundo sinal de controle binário tem o primeiro valor quando o valor absoluto do valor de corrente delta correspondente for maior do que a terceira percentagem predeterminada do primeiro valor RMS correspondente, e o primeiro sinal de controle binário correspondente tem o segundo valor. Inversamente, um segundo sinal de controle binário tem o segundo valor quando o valor absoluto do valor de corrente delta correlação for menos do que a terceira percentagem predeterminada do primeiro valor RMS correspondente.

Em adição, usando pares de sinal de controle binário, o microprocessador 132 fornece uma terceiro sinal de controle binário. O valor do terceiro sinal de controle binário é baseado nos valores dos primeiro e segundo sinais de controle binário dos pares de sinal de controle binário. Por exemplo, o terceiro sinal de controle binário tem o primeiro valor quando (1) somente um dos primeiros sinais binários tiver o primeiro valor, quando (2) todos dos segundos sinais binários tiverem o segundo valor e quando (3) um sinal de comutação binária tiver o segundo valor (ou quando o sinal de comutação binária não tiver o primeiro valor). O sinal de comutação binário tem o primeiro valor durante reatribuição de qualquer dos sinais de CT e durante reatribuição de qualquer dos pares de sinal de controle binário.

Quando um dos primeiros sinais de controle binário tiver o primeiro valor, quando todos dos segundos sinais de controle binário tiverem o segundo valor, e quando o sinal de comutação binária tiver o segundo valor, o microprocessador 132 fornece o terceiro sinal de controle binário tendo o primeiro valor (passo 262). Se o terceiro sinal de controle tem o primeiro valor para um número predeterminado de contagem seqüencial, o microprocessador 132 declara um sinal de CT específico perdido e identifica o CT correspondente (passo 264), fornece uma indicação da perda do sinal de CT específico e previne emissões de um sinal de disparo pelo relê de proteção

(passo 266).

Como pode ser aparente da discussão acima, implementação do aparelho e método divulgado aqui detecta e identifica um sinal de CT perdido específico e seu CT associado, acoplando o relê de proteção à uma zona de proteção, e ainda previne o relê de proteção de operar erroneamente (e. g. gerando um sinal de disparo) quando o sinal de CT perdido é detectado. Implementação do aparelho e método divulgado aqui também possibilita identificação do sinal de CT perdido, mesmo quando sua corrente associada é bem pequena, As modalidades do aparelho e método divulgados aqui são aplicáveis à uma variedade dispositivos de proteção configurados para proteger um ampla gama de elementos de sistema de potência tais como geradores elétricos, motores elétricos, transformadores de potência, linhas de transmissão de potência, barras de conexões e capacitores, para nomear alguns, ainda, as modalidades do aparelho e método divulgadas aqui podem ser utilizadas em uma variedade de aplicações adequadas tais com gerar um alarme para notificar o pessoal de um sinal de CT perdido, ou prevenir um sinal de disparo de ser erroneamente gerado que não existir falha real na zona de proteção.

Enquanto esta invenção tem sido descrita com referência a certos aspectos ilustrativos, deve ser entendido que esta descrição não deve ser interpretada em um senso de limitação. Mais propriamente, várias mudanças e modificações podem ser feitas às modalidades ilustrativas sem fugir do verdadeiro espírito, características centrais e escopo da invenção, incluindo aquelas combinações de características que são individualmente divulgadas e reivindicadas aqui. Por exemplo, usando os princípios inventivos divulgados aqui, substituições de portas lógicas para as configurações de portas lógicas exemplares da FIG. 4 podem ser usadas para detectar e identificar um sinal de transformador de corrente perdido e seu transformador de corrente associado. Ainda mais, será apreciado que quaisquer tais mudanças e modificações será reconhecida por aqueles com habilidade na arte como um equivalente para um ou mais elementos das reivindicações a seguir e devem ser cobertas por tais reivindicações para a mais completa extensão permitida por lei.

Claims

1. Aparelho para identificar uma perda de um sinal de (CT) transformador de corrente específico de uma grande quantidade de sinais de CT em um relê de proteção a grande quantidade de sinais de CT fornecida para o relê de proteção através de uma grande quantidade de CTs correspondentes acoplando o relê de proteção à, pelo menos, uma zona de proteção de um sistema de potência, caracterizado pelo fato de compreender: - uma grande quantidade de primeiros circuitos lógicos, cada um da grande quantidade de circuitos lógicos configurado para fornecer um par de sinais de controle binário tendo um primeiro sinal de controle binário e um segundo sinal de controle binário em resposta as comparações de um primeiro valor RMS de um fluxo de amostra de corrente digitalizada de um sinal de CT correspondente amostrado em uma primeira vez, com um segundo valor RMS do fluxo de amostra de corrente digitalizada amostrada em uma segunda vez; e - em pelo menos, um segundo circuito lógico operativamente acoplado à grande quantidade de primeiros circuitos lógicos e configurado para fornecer um terceiro sinal de controle binário em resposta a recepção da grande quantidade de pares de sinal de controle binário, - um primeiro valor para somente um da grande quantidade de primeiros sinais de controle binário e um segundo valor para todos dos segundos sinais de controle binário e o primeiro valor para o terceiro sinal de controle binário para um intervalo de tempo predefmido indicando a perda do sinal de CT específico correspondente ao primeiro circuito lógico fornecendo o primeiro sinal de controle binário tendo o primeiro valor e prevenindo emissões de um sinal de disparo do relê de proteção.

2. Aparelho de acordo com a reivindicação 1, caracterizado pelo de que cada um do, pelo menos, segundo circuito lógico é associado com uma zona de proteção da, pelo menos, zona de proteção do sistema de potência.

3. Aparelho de acordo com a reivindicação 2, caracterizado pelo fato de compreender um terceiro circuito lógico operativamente acoplando a grande quantidade de primeiros circuitos lógicos ao, pelo menos, um segundo circuito lógico, o terceiro circuito lógico configurado para designar a grande quantidade de sinais de CT e a grande quantidade de pares de sinal de controle binário a um segundo circuito lógico do, pelo menos, um segundo circuito lógico antes de detectar e identificar a predeterminada do sinal de CT específico.

4. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro valor para mais do que um, da grande quantidade de segundos sinais de controle binário indicam uma condição potencial de falha no sistema de potência.

5.Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro valor para o primeiro sinal de controle binário previne ocorrência do primeiro valor para o segundo sinal de controle binário correspondente.

6. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que cada um da grande quantidade de primeiros circuitos lógicos compreende: - um circuito lógico de corrente delta específico de CT configurado para fornecer o primeiro sinal de controle binário e o segundo sinal de controle binário; e - uma área de armazenamento temporária histórica acoplada ao circuito lógico de corrente delta específico de CT, a área de armazenamento temporária histórica configurada para fornecer o primeiro valor RMS do circuito lógico de corrente delta específico de CT em uma segunda vez, a segunda vez ocorrendo um número predeterminado de ciclos de sistema de potência após a primeira vez.

7. Aparelho de acordo com a reivindicação 6, caracterizado pelo fato de que o número predeterminado de ciclos de sistema de potência compreende dois ciclos de sistema de potência.

8. Aparelho de acordo com a reivindicação 6, caracterizado pelo fato de que cada um da grande quantidade de primeiros circuitos lógicos ainda compreende um circuito lógico de permissão acoplado ao circuito lógico de corrente delta específico de CTj o circuito lógico de permissão configurado para possibilitar operação do circuito lógico de corrente delta específico de CT quando o primeiro valor RMS for maior do que uma primeira percentagem predeterminada de uma classificação de corrente nominal do relê de proteção.

9. Aparelho de acordo com a reivindicação 8, caracterizado pelo fato de que o circuito lógico de corrente delta específico de CT compreende: - um primeiro comparador tendo uma primeira entrada adaptada para receber um valor de corrente delta resultando da subtração do primeiro valor RMS do segundo valor RMS e tendo uma segunda entrada adaptada para receber uma segunda percentagem predeterminada negativa do primeiro valor RMS, o primeiro comparador fornecendo o primeiro sinal de controle binário tendo o primeiro valor quando uma mudança negativa no valor de corrente delta for menos do que a primeira percentagem predeterminada negativa do primeiro valor RMS; - um segundo comparador tendo uma primeira entrada adaptada para receber uma terceira percentagem predeterminada do primeiro valor RMS e tendo uma segunda entrada adaptada, para receber um valor absoluto do valor de corrente delta, o segundo comparador fornecendo um sinal de saída lógico binário tendo o primeiro valor quando o valor absoluto do valor de corrente delta for maior do que a segunda percentagem predeterminada do primeiro valor RMS; e - uma primeira porta AND tendo uma primeira entrada adaptada para receber um inverso do primeiro sinal de controle binário e tendo uma segunda entrada adaptada para receber o sinal de saída lógico binário, a primeira porta AND fornecendo o segundo sinal de controle binário tendo o primeiro valor quando o sinal de saída lógico binário tiver o primeiro valor binário e o primeiro sinal de controle binário tiver o segundo valor.

10. Aparelho de acordo com a reivindicação 9, caracterizado pelo fato de que a primeira percentagem predeterminada compreende cinco por cento, em que a segunda percentagem predeterminada negativa compreende menos 50 por cento, e em que a terceira percentagem predeterminada compreende cinco por cento.

11. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que cada um do, pelo menos, segundo circuito lógico compreende: - uma porta de soma configurada para fornecer um sinal de saída de porta de soma binário em resposta a recepção da grande quantidade de primeiros sinais de controle binário, o sinal de saída de porta de soma binário tendo o primeiro valor quando somente um da grande quantidade de primeiros sinais de controle binário tiver o primeiro valor; - uma porta OR configurada para fornecer um sinal de saída de porta OR binário em resposta a recepção da grande quantidade de segundos sinais de controle binário; e - uma segunda porta AND tendo uma primeira entrada adaptada para receber o sinal de saída de porta de soma binário e tendo uma segunda entrada adaptada para receber um inverso do sinal de saída de porta OR binário e tendo uma terceira entrada adaptada, para receber um sinal de comutação binário, o sinal de comutação binário tendo o primeiro valor durante reatribuição de qualquer da grande quantidade de sinais de CT e durante reatribuição de qualquer da grande quantidade de primeiros sinais de controle binário e durante reatribuição de qualquer da grande quantidade de segundos sinais de controle binário.

12. Aparelho de acordo com a reivindicação 11, caracterizado pelo fato de que o terceiro sinal de controle binário tem o primeiro valor quando o sinal de saída de porta de soma binário tiver o primeiro valor e a grande quantidade de segundos sinais de controle binário tiver o segundo valor e o sinal de comutação binário tiver o segundo valor.

13. Aparelho de acordo com a reivindicação 11, caracterizado pelo fato de que cada um do, pelo menos, um segundo circuito lógico compreende um contador de tempo de segurança adaptada para receber o terceiro sinal de controle binário e para fornecer um sinal de saída de contador de tempo binário, o contador de tempo de segurança incrementando a contagem de um cada vez que o terceiro sinal de controle binário tiver o primeiro valor.

14. Aparelho de acordo com a reivindicação 13, caracterizado pelo fato de que cada um do, pelo menos, um segundo circuito lógico ainda compreende um flip flop liga-desliga tendo uma entrada de liga adaptada para receber o sinal de saída de contador de tempo binário do contador de tempo de segurança e tendo uma entrada de desliga adaptada para receber uma saída de equação lógica binária, o flip flop de liga-desliga configurado para fornecer um sinal binário de transformador aberto em resposta a afirmação seletiva de uma da entrada de liga e da entrada de desliga, o sinal binário de transformador aberto fornecendo uma indicação da perda do CT específico quando a entrada de liga estiver afirmada e fornecendo uma indicação de nenhuma perda do sinal de CT específico quando a entrada desliga estiver afirmada, afirmação da entrada de liga prevenindo emissão de um sinal de disparo pelo relê de proteção.

15. Aparelho de acordo com a reivindicação 14, caracterizado pelo fato de que a entrada de liga é afirmada quando o sinal de saída de contador de tempo binário tiver o primeiro valor quando o contador de tempo atingir o intervalo de tempo predeterminado.

16. Aparelho de acordo com a reivindicação 14, caracterizado pelo fato de que a entrada de liga é afirmada para um tempo máximo igual ao número predeterminado de ciclos de potência entre a primeira vez e a segunda vez.

17. Aparelho de acordo com a reivindicação 14, caracterizado pelo fato de que a entrada de desliga é afirmada quando a saída de equação lógica binária tiver o primeiro valor.

18. Aparelho de acordo com a reivindicação 14, caracterizado pelo fato de que cada um do, pelo menos, segundo circuito lógico ainda compreende uma terceira porta AND configurada para carregar o primeiro sinal binário tendo o primeiro valor para uma área de armazenamento temporária do aparelho em resposta a recepção do terceiro sinal de controle binário tendo o primeiro valor e recepção do sinal de saída do contador de tempo binário tendo o primeiro valor.

19. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que o relê de proteção compreende um relê de proteção.

20. Aparelho de acordo com a reivindicação 19, caracterizado pelo fato de que o relê de proteção compreende um relê diferencial de corrente.

21. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que o sistema de potência compreende um sistema de potência trifásico.

22. Aparelho para identificar uma perda de um transformador de corrente específico (CT) em um sistema de potência, caracterizado pelo fato de compreender: - um primeiro circuito lógico configurado para fornecer um par de sinais de controle binário tendo um primeiro sinal de controle binário e um segundo sinal de controle binário em resposta as comparações de um primeiro valor RMS de um fluxo de amostra de corrente digitalizada do sinal de ICT amostrado em uma primeira vez, com um segundo valor RMS do fluxo de amostra de corrente digitalizada amostrada em uma segunda vez; e - um segundo circuito lógico operativamente acoplado ao primeiro circuito lógico e configurado para fornecer um terceiro sinal de controle binário em resposta a recepção do par de sinais de controle binário, - um primeiro valor para o primeiro sinal de controle binário e um segundo valor para o segundo sinal de controle binário e o primeiro valor para o terceiro sinal de controle binário indicando a perda do sinal de CT específico.

23. Aparelho de acordo com a reivindicação 22, caracterizado pelo de que o segundo circuito lógico é associado com uma zona de proteção do sistema de potência.

24. Aparelho de acordo com a reivindicação 23, caracterizado pelo fato de que o primeiro valor para o segundo sinal de controle binário indica uma potencial condição de falha na zona de proteção.

25. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro circuito lógico compreende: - um circuito lógico de corrente delta específico de CT configurado para fornecer um par de sinais de controle binários; e - uma área de armazenamento temporária histórica acoplada ao circuito lógico de corrente delta específico de CT5 a área de armazenamento temporária histórica configurada para fornecer o primeiro valor RMS do circuito lógico de corrente delta específico de CT em uma segunda vez, a segunda vez ocorrendo um número predeterminado de ciclos de sistema de potência após a primeira vez.

26. Aparelho de acordo com a reivindicação 25, caracterizado pelo fato de que o primeiro circuito lógico ainda compreende um circuito lógico de permissão acoplado ao circuito lógico de corrente delta específico de CT5 o circuito lógico de permissão configurado para possibilitar operação do circuito lógico de corrente delta específico de CT quando o primeiro valor RMS for maior do que a primeira percentagem predeterminada de uma classificação de corrente nominal.

27. Aparelho de acordo com a reivindicação 25, caracterizado pelo fato de que o circuito lógico de corrente delta específico de CT compreende: - um primeiro comparador tendo uma primeira entrada adaptada para receber um valor de corrente delta resultando da subtração do primeiro valor RMS do segundo valor RMS e tendo uma segunda entrada adaptada para receber uma segunda percentagem predeterminada negativa do primeiro valor RMS, o primeiro comparador fornecendo o primeiro sinal de controle binário tendo o primeiro valor quando uma percentagem predeterminada negativa no valor de corrente delta for menos do que a primeira percentagem predeterminada negativa do primeiro valor RMS; - um segundo comparador tendo uma primeira entrada adaptada para receber uma terceira percentagem predeterminada do primeiro valor RMS e tendo uma segunda entrada adaptada, para receber um valor absoluto do valor de corrente delta, o segundo comparador fornecendo um sinal de saída lógico binário tendo o primeiro valor quando o valor absoluto do valor de corrente delta for maior do que a segunda percentagem predeterminada do primeiro valor RMS; e - uma primeira porta AND tendo uma primeira entrada adaptada para receber um inverso do primeiro sinal de controle binário e tendo uma segunda entrada adaptada para receber o sinal de saída lógico binário, a primeira porta AND fornecendo o segundo sinal de controle binário tendo o primeiro valor quando o sinal de saída lógico binário tiver o primeiro valor binário e o primeiro sinal de controle binário tiver o segundo valor.

28. Aparelho de acordo com a reivindicação 22, caracterizado pelo fato de que o segundo circuito lógico compreende: - uma porta de soma configurada para fornecer um sinal de saída de porta de soma binário em resposta a recepção do primeiro sinal de controle binário, o sinal de saída de porta de soma binário tendo o primeiro valor quando somente um o primeiro sinal de controle binário tiver o primeiro valor; - uma segunda porta AND tendo uma primeira entrada adaptada para receber o sinal de saída de porta de soma binário e tendo uma segunda entrada adaptada para receber um inverso do segundo sinal de controle binário e tendo uma terceira entrada adaptada, para receber um sinal de comutação binário, o sinal de comutação binário tendo o primeiro valor durante reatribuição do sinal de CT e durante reatribuição do par de sinais de controle binários; e - um contador de tempo de segurança adaptada para receber o terceiro sinal de controle binário e para fornecer um sinal de saída de contador de tempo binário, o contador de tempo de segurança incrementando a contagem de um cada vez que o terceiro sinal de controle binário tiver o primeiro valor.

29. Aparelho de acordo com a reivindicação 28, caracterizado pelo fato de que o segundo circuito lógico ainda compreende um flip flop de liga-desliga tendo uma entrada de liga adaptada para receber o sinal de saída de contador de tempo binário e tendo uma entrada de desliga adaptada para receber uma saída de equação lógica binária, o flip flop de liga-desliga configurado para fornecer um sinal binário de transformador aberto em resposta a afirmação seletiva de uma da entrada de liga e da entrada de desliga, o sinal binário de transformador aberto fornecendo uma indicação da perda do CT específico quando a entrada de liga estiver afirmada e fornecendo uma indicação de nenhuma perda do sinal de CT específico quando a entrada de desliga estiver afirmada, afirmação da entrada de liga prevenindo emissão de um sinal de disparo pelo relê de proteção.

30. Aparelho de acordo com a reivindicação 29, caracterizado pelo fato de que o segundo circuito lógico ainda compreende uma terceira porta AND configurada para carregar o primeiro sinal binário tendo o primeiro valor para uma área de armazenamento temporária do aparelho em resposta a recepção do terceiro sinal de controle binário tendo o primeiro valor e recepção do sinal de saída do contador de tempo binário tendo o primeiro valor.

31. Aparelho para identificar a perda de um sinal (CT) de transformador de corrente específico (CT) em um sistema de potência, caracterizado pelo fato de compreender: - um circuito lógico de corrente delta específico de CT configurado para fornecer um par de sinais de controle binário tendo um primeiro sinal de controle binário e um segundo sinal de controle binário em resposta as comparações de um primeiro valor de um fluxo de amostra de corrente digitalizada do sinal de CT amostrado em uma primeira vez, com um segundo valor RMS do fluxo de amostra de corrente digitalizada amostrada em uma segunda vez; - uma área de armazenamento temporária histórica acoplada ao circuito lógico de corrente delta específico de CT, a área de armazenamento temporária histórica configurada para fornecer o primeiro valor RMS do circuito lógico de corrente delta específico de CT em uma segunda vez, a segunda vez ocorrendo um número predeterminado de ciclos de sistema de potência após a primeira vez; e - um circuito lógico de permissão acoplado ao circuito lógico de corrente delta específico de CT, o circuito lógico de permissão configurado para possibilitar operação do circuito lógico de corrente delta específico de CT quando o primeiro valor RMS for maior do que uma primeira percentagem predeterminada de uma classificação de corrente nominal, um primeiro valor para o primeiro sinal de controle binário por um intervalo de tempo predefmido indicando a perda do sinal de CT.

32. Aparelho de acordo com a reivindicação 31, caracterizado pelo fato de que o número predeterminado de ciclos de sistema de potência compreende dois ciclos de sistema de potência.

33. Aparelho de acordo com a reivindicação 31, caracterizado pelo fato de que o circuito lógico de corrente delta específico de CT compreende: - um primeiro comparador tendo uma primeira entrada adaptada para receber um valor de corrente delta resultando da subtração do primeiro valor RMS do segundo valor RMS e tendo uma segunda entrada adaptada para receber uma segunda percentagem predeterminada negativa do primeiro valor RMS, o primeiro comparador fornecendo o primeiro sinal de controle binário tendo o primeiro valor quando uma mudança negativa no valor de corrente delta for menos do que a segunda percentagem predeterminada negativa do primeiro valor RMS; - um segundo comparador tendo uma primeira entrada adaptada para receber uma terceira percentagem predeterminada do primeiro valor RMS e tendo uma segunda entrada adaptada, para receber um valor absoluto do valor de corrente delta, o segundo comparador fornecendo um sinal de saída lógico binário tendo o primeiro valor quando o valor absoluto do valor de corrente delta for maior do que a segunda percentagem predeterminada do primeiro valor RMS; e - uma primeira porta AND tendo uma primeira entrada adaptada para receber um inverso do primeiro sinal de controle binário e tendo uma segunda entrada adaptada para receber o sinal de saída lógico binário, a primeira porta AND fornecendo o segundo sinal de controle binário tendo o primeiro valor quando o sinal de saída lógico binário tiver o primeiro valor binário e o primeiro sinal de controle binário tiver o segundo valor.

34. Aparelho de acordo com a reivindicação 33, caracterizado pelo fato de que a primeira percentagem predeterminada compreende cinco por cento, em que a segunda percentagem predeterminada negativa compreende menos 50 por cento, e em que a terceira percentagem predeterminada compreende cinco por cento.

35. Aparelho de acordo com a reivindicação 31, caracterizado pelo fato de que o sistema de potência compreende um sistema de potência trifásico, onde o aparelho é incluído em um relê de proteção e onde o sinal de CT é um sinal de corrente secundário gerado por um transformador.de corrente acoplando o relê de proteção à uma zona de proteção do sistema de potência.

36. Método para detectar e identificar uma perda de um sinal de (CT) transformador de corrente específico de uma grande quantidade de sinais de CT fornecida para um relê de proteção através de uma grande quantidade de CTs correspondente acoplando o relê de proteção à, pelo menos, uma zona de proteção de um sistema de potência, caracterizado pelo fato de compreender: - fornecer uma grande quantidade de pares de sinal de controle binário tendo um primeiro sinal de controle binário e um segundo sinal de controle binário correspondendo à grande quantidade de sinais de CT, cada um da grande quantidade de pares de sinal de controle binário fornecida em resposta às comparações de um primeiro valor RMS de um fluxo de amostra de corrente digitalizada de um sinal de CT correspondente amostrado em uma primeira vez, com um segundo valor RMS do fluxo de amostra de corrente digitalizada amostrada em uma segunda vez, a segunda vez ocorrendo um número predeterminado de ciclos de sistema de potência após a primeira vez; e - fornecer um terceiro sinal de controle binário em resposta a recepção da grande quantidade de pares de sinal de controle binário, - um primeiro valor para somente um dos primeiros sinais de controle binário e um segundo valor para todos dos segundos sinais de controle binário e o primeiro valor para o terceiro sinal de controle binário para um intervalo de tempo predefmido indicando a perda do sinal de CT específico correspondendo ao somente um dos primeiros circuitos lógicos tendo o primeiro valor.

37. Método de acordo com a reivindicação 36, caracterizado pelo fato de que o primeiro valor para mais do que um, da grande quantidade de segundos sinais de controle binário indicam uma condição potencial de falha no sistema de potência.

38. Método de acordo com a reivindicação 36, caracterizado pelo fato de que o primeiro valor para o somente um da grande quantidade de primeiros sinais de controle binários previne ocorrência do primeiro valor para o segundo sinal de controle binário correspondente.

39. Método de acordo com a reivindicação 36, caracterizado pelo fato de compreende designar a grande quantidade de sinais de CT e a grande quantidade de pares de sinal de controle binário para uma zona de proteção do, pelo menos, uma zona de proteção antes de detectar e identificar a predeterminada do sinal de CT específico.

40. Método de acordo com a reivindicação 36, caracterizado pelo fato de compreender possibilitar a detecção e identificação de perda do sinal de CT específico quando o primeiro valor RMS do fluxo de amostra de corrente digitalizada correspondente for maior do que uma primeira percentagem predeterminada de uma classificação de corrente nominal do relê de proteção.

41. Método de acordo com a reivindicação 40, caracterizado pelo fato de que cada um, da grande quantidade de primeiros sinais de controle binários é fornecido em resposta a comparação de um valor de corrente delta com uma segunda percentagem predeterminada negativa de um primeiro valor RMS 163 do fluxo de amostra de corrente digitalizada correspondente, o valor de corrente delta resultando da subtração do primeiro valor RMS do fluxo de amostra de corrente digitalizada de um segundo valor RMS 160 do fluxo de amostra de corrente digitalizada correspondente, um primeiro sinal de controle binário da grande quantidade de sinais de controle binários tendo o primeiro valor quando uma mudança negativa no valor de corrente delta for menos do que a segunda percentagem predeterminada negativa do primeiro valor RMS do fluxo de amostra de corrente digitalizada correspondente.

42. Método de acordo com a reivindicação 41, caracterizado pelo fato de que cada um da grande quantidade de respectivos segundos sinais de controle binários é fornecida em resposta a recepção de um sinal de controle binário correspondente e um quarto sinal de controle binário correspondente resultando da comparação de uma terceira percentagem predeterminada do primeiro valor RMS do fluxo de amostra de corrente digitalizada correspondente com um valor absoluto do valor de corrente delta correlação, e - onde cada um da grande quantidade de segundos sinais de controle binários tem o primeiro valor quando o valor absoluto do valor de corrente delta correspondente for maior do que a terceira percentagem predeterminada do primeiro valor RMS do fluxo de amostra de corrente digitalizada correspondente, e o primeiro sinal de controle binário correspondente tem o segundo valor.

43. Método de acordo com a reivindicação 42, caracterizado pelo fato de que a primeira percentagem predeterminada compreende cinco por cento, em que a segunda percentagem predeterminada negativa compreende menos 50 por cento, e em que a terceira percentagem predeterminada compreende cinco por cento.

44. Método de acordo com a reivindicação 42, caracterizado pelo fato de compreender: - fornecer um quinto sinal de controle binário em resposta a recepção da grande quantidade de primeiros sinais de controle binário, o quinto sinal de controle binário tendo o primeiro valor quando o somente um da grande quantidade de primeiros sinais de controle binário tiver o primeiro valor; - fornecer um sexto sinal de controle binário em resposta a recepção da grande quantidade de segundos sinais de controle binário, o sexto sinal de controle binário tendo o primeiro valor quando qualquer um da grande quantidade de segundos sinais de controle binário correspondente tiver o primeiro valor; - fornecer um terceiro sinal de controle binário terceiro sinal de controle binário 186 baseado no quinto sinal de controle binário e um sétimo sinal de controle binário, o sétimo sinal de controle binário tendo o primeiro valor durante reatribuição de qualquer da grande quantidade de sinais de CT e durante reatribuição de qualquer da grande quantidade de pares de sinal de controle binário.

45. Método de acordo com a reivindicação 45, caracterizado pelo fato de compreender fornecer o terceiro sinal de controle binário tendo o primeiro valor quando o quinto sinal de controle binário tiver o primeiro valor e quando a grande quantidade de segundos sinais de controle binário tiver o segundo valor e qualidade o sétimo sinal de controle binário tiver o segundo valor.

46. Método de acordo com a reivindicação 36, caracterizado pelo fato de compreende incrementar um contador de segurança cada vez que o terceiro sinal de controle binário tiver o primeiro valor.

47. Método de acordo com a reivindicação 46, caracterizado pelo fato de compreender: - fornecer uma indicação da perda do sinal de CT específico quando o terceiro sinal de controle binário tiver o primeiro valor para o intervalo de tempo predefmido, a indicação da detecção da perda do sinal de CT específico prevenindo emissão de uma sinalização de disparo pelo relê de proteção; e - fornecer uma indicação de nenhuma detecção de perda de sinal de CT quando o terceiro sinal de controle binário não tiver o primeiro valor para o intervalo predefmido.