BRPI0622069B1 - Dispositivo de ejeção de fluido e método de operação do dispositivo de ejeção de fluido - Google Patents

Description

"DISPOSITIVO DE EJEÇÃO DE FLUIDO E MÉTODO DE OPERAÇÃO DO DISPOSITIVO DE EJEÇÃO DE FLUIDO".

Histórico da Invenção [001] Um sistema de impressão de jato de tinta, em uma configuração de um sistema de ejeção de fluido, pode incluir uma cabeça de impressão, e um reservatório de tinta que provê tinta liquida à cabeça de impressão, e um controlador eletrônico que controla a cabeça de impressão. A cabeça de impressão, em uma configuração de dispositivo de ejeção de fluido, ejeta gotas de tinta por uma pluralidade de orificios. A tinta é projetada sobre uma mídia de impressão, tal como uma folha de papel. Os orifícios são tipicamente arranjados em um ou mais arranjos, de modo que a ejeção de tinta, apropriadamente seqüenciada pelos orifícios produza caracteres ou imagens sobre a mídia de impressão, enquanto a cabeça de impressão e a mídia de impressão se deslocam uma em relação à outra. [002] Em sistemas térmicos típicos de impressão de jato de tinta, a cabeça de impressão ejeta gotas de tinta pelos orifícios aquecendo rapidamente pequenos volumes de tinta em câmaras de vaporização. A tinta é aquecida por pequenos resistores elétricos, por exemplo, resistores de filme-fino, que aqui serão chamados "resistores de disparo". O aquecimento vaporiza a tinta e faz a mesma ser ejetada pelos orifícios. [003] Para ejetar uma gota de tinta, o controlador eletrônico que controla a cabeça de impressão provê uma corrente elétrica a partir de uma fonte de energia elétrica para a cabeça de impressão. A corrente elétrica passa pelo resistor de disparo selecionado, que aquece a tinta na respectiva câmara de vaporização, e ejeta a mesma pelo correspondente orificio. Geradores de gota conhecidos incluem um resistor de disparo, a correspondente câmara de vaporização, e o correspondente orificio. [004] À medida que as cabeças de impressão evoluem, o número de geradores de gotas na cabeça de impressão se torna maior, melhorando a velocidade e/ou qualidade de impressão. O aumento do número de geradores de gotas per cabeça de impressão resulta no correspondente aumento do número de sapatas na placa da cabeça de impressão para energizar o maior número de resistores de disparo. Uma sapata de entrada per resistor de disparo vai se tornando impraticável a medida que o número de resistores aumenta. [005] O número de geradores de gotas per sapata de entrada é significativamente aumentado em outro tipo de cabeça de impressão tendo primitivos (caracteres básicos). Cada resistor de disparo é acoplado em série a um terminal elétrico e à trajetória de drenagem de um correspondente transistor de efeito campo (FET). A porta de cada transistor de efeito campo FET para um primitivo é acoplada a um terminal de endereço energizável separado, que é compartilhado por múltiplos primitivos. [006] Os fabricantes continuam aumentando o número de geradores de gotas per sapata de entrada, reduzindo o número de terminais e/ou aumentando o número de geradores de terminal na placa da cabeça de impressão. Uma cabeça de impressão com menos terminais tipicamente é mais barata que uma cabeça de impressão com mais terminais. Ademais, uma cabeça de impressão com mais geradores de tinta tipicamente imprime com mais qualidade e/ou velocidade. [007] Por estas e outras razões, a invenção é necessária. Sumário da Invenção [008] Um aspecto da invenção provê um dispositivo de ejeção de fluido incluindo linhas de dados, circuitagem de travamento, e primeiros gerador de gotas e segundo gerador de gotas. A primeira linha de disparo é adaptada para conduzir um primeiro sinal de energia incluindo primeiros pulsos de energia, enquanto a segunda linha de disparo é adaptada para conduzir um segundo sinal de energia incluindo segundos pulsos de energia. As linhas de dados são adaptadas para conduzir sinais de dados que representem uma imagem, e a circuitagem de travamento é configurada para travar os sinais de dados para prover sinais de dados travados com base em pelo menos um sinal de relógio. Os primeiros geradores de gotas são configurados para responderem ao primeiro sinal de energia para ejetar fluido com base nos sinais de dados travados, enquanto os segundos geradores de gotas são configurados para responderem ao segundo sinal de energia para ejetar fluido com base nos sinais de dados travados. Descrição Resumida dos Desenhos [009] As configurações da invenção serão mais bem entendidas com referência aos desenhos que se seguem. Nos quais, os elementos não estão necessariamente em escala um em relação ao outros. Números de referência iguais designam partes correspondentes similares. [0010] A figura 1 ilustra a configuração de um sistema de impressão de jato de tinta; [0011] A figura 2 é um diagrama que ilustra uma porção de uma configuração de placa de cabeça de impressão; [0012] A figura 3 é um diagrama que ilustra um leiaut de gerador de gotas localizado em um slot de alimentação de tinta em uma configuração de placa de cabeça de impressão; [0013] A figura 4 é um diagrama que ilustra uma configuração de célula de disparo, que é empregada em uma configuração de placa de cabeça de impressão; [0014] A figura 5 é um diagrama esquemático que ilustra uma configuração de arranjo de célula de disparo de cabeça de impressão de jato de tinta; [0015] A figura 6 é um diagrama esquemático que ilustra uma configuração de célula de disparo pré-carregada; [0016] A figura 7 é um diagrama esquemático que ilustra uma configuração de arranjo de célula de disparo de cabeça de impressão de jato de tinta; [0017] A figura 8 é um diagrama de tempo que ilustra a operação de uma configuração de arranjo de célula de disparo; [0018] A figura 9 é um diagrama esquemático que ilustra uma configuração de célula de disparo pré-carregada, configurada para travar dados; [0019] A figura 10 é um diagrama esquemático que ilustra uma configuração de circuito de célula de disparo de taxa de dados dupla; [0020] A figura 11 é um diagrama de tempo que ilustra a operação de uma configuração de circuito de célula de disparo de taxa de dados dupla; [0021] A figura 12 é um diagrama esquemático que ilustra uma configuração de célula de disparo pré-carregada; [0022] A figura 13 é um diagrama de tempo que ilustra a operação de um circuito de célula de disparo de taxa de dados dupla usando a célula de disparo pré-carregada da figura 12; [0023] A figura 14 é um diagrama esquemático que ilustra uma configuração de célula de disparo pré-carregada de transistor de duas passagens; e [0024] A figura 15 é um diagrama de tempo que ilustra a operação de uma configuração do circuito de célula de disparo de taxa de dados dupla da figura 12 e célula de disparo pré-carregada de transistor de duas passagens da figura 14. Descrição Detalhada da Invenção [0025] Na descrição detalhada que se segue, faz-se referência aos desenhos anexos, que fazem parte da invenção, qual invenção será mostrada por meio de ilustração de configurações especificas, através das quais pode ser implementada. A este respeito se utiliza uma terminologia convencional, tal como, "topo", "base", "frente", "trás", "dianteira", "traseira", etc. com referência à orientação das figuras. Em virtude de os componentes das configurações poderem ser dispostos em um número de diversas orientações, a terminologia direcional tem um propósito de ilustração, e não limita de nenhum modo o escopo da invenção. Deve ser entendido que outras configurações poderíam ser utilizadas, sem sair do escopo da presente invenção. A descrição detalhada que se segue, por conseguinte, não deve ser tomada em senso restrito, sendo que o escopo da presente invenção será definido apenas pelas reivindicações anexas. [0026] A figura 1 ilustra uma configuração de um sistema de impressão de jato de tinta 20. O sistema de impressão de jato de tinta 20 constitui uma configuração de um sistema de ejeção de fluido que inclui um dispositivo de ejeção de fluido, tal como um conjunto de cabeça de impressão de jato de tinta 22, e um conjunto de suprimento de fluido, tal como um conjunto de suprimento de tinta 24. A sistema de impressão de jato de tinta de 20 também inclui um conjunto de montagem 26, um conjunto de transporte de midia 28, e controlador eletrônico 30. Pelo menos uma fonte de energia elétrica 32 fornece energia elétrica aos diversos componentes elétricos e eletrônicos do sistema de impressão de jato de tinta 20. [0027] Em uma configuração, o conjunto de cabeça de impressão de jato de tinta 22 inclui pelo menos uma cabeça de impressão ou placa de cabeça de impressão 40 que ejeta gotas de tinta através de uma pluralidade de bocais 34 sobre uma midia de impressão 36, de modo a imprimir sobre a midia de impressão 36. A cabeça de impressão 40 é uma configuração de dispositivo de ejeção de fluido. A midia de impressão 36 pode ser qualquer tipo de material em folha adequado, tal como, papel, papelão, transparências, Mylar, tecidos, etc.. Tipicamente, os bocais 34 são arranjados em uma ou mais colunas ou arranjos, de modo que uma ejeção apropriadamente seqüenciada de tinta pelos orifícios 34 produza caracteres, símbolos, e quaisquer grafismos ou imagens para impressão sobre a mídia de impressão 36, quando o conjunto de cabeça de impressão de jato de tinta 22 e a mídia de impressão se deslocam um em relação ao outro. Embora a descrição a seguir se refira à ejeção de tinta a partir de um conjunto de cabeça de impressão 22, deve ser entendido que outros líquidos, fluidos, ou quaisquer materiais fluíveis, incluindo fluidos de limpeza, podem ser ejetados a partir do conjunto de cabeça de impressão 22. [0028] O conjunto de suprimento de tinta 24, em uma configuração de conjunto de suprimento de fluido, provê tinta para o conjunto de cabeça de impressão 22, e inclui um reservatório 38 para armazenamento de tinta. Assim, a tinta flui do reservatório 38 para o conjunto de cabeça de impressão de jato de tinta 22. 0 conjunto de suprimento de tinta 24 e o conjunto de cabeça de impressão de jato de tinta 22 podem formar um sistema de fornecimento de tinta de uma via ou um sistema de fornecimento de tinta recirculante. Em um sistema de fornecimento de tinta de uma via, substancialmente toda a tinta provida ao conjunto de cabeça de impressão de jato de tinta 22 é consumida durante a impressão, enquanto no sistema de fornecimento de tinta recirculante 22 apenas uma porção da tinta provida ao conjunto de cabeça de impressão 22 é consumida durante a impressão. A tinta não consumida retorna para o conjunto de suprimento de tinta 24. [0029] Em uma configuração, o conjunto de cabeça de impressão de jato de tinta 22 e o conjunto de suprimento de tinta 24 são alojados juntos em um cartucho ou caneta em uma configuração de dispositivo de ejeção de fluido. Em outra configuração, o conjunto de suprimento de tinta 24 é separado do conjunto de cabeça de impressão de jato de tinta 22 e supre tinta ao conjunto de cabeça de impressão de jato de tinta 22 através de uma conexão de interface, tal como, por exemplo, um tubo de suprimento (não mostrado) . Em qualquer configuração, o reservatório do conjunto de suprimento de tinta 24 pode ser removido, substituído, e/ou recarregado. Em uma configuração, onde o conjunto de cabeça de impressão de jato de tinta 22 e o conjunto de suprimento de tinta 24 são alojados juntos em um cartucho de jato de tinta, o reservatório 38 inclui um reservatório local dentro do cartucho, e ademais pode incluir um reservatório maior separado do cartucho, que serve para recarregar o reservatório local. Portanto, o reservatório separado e/ou local podem ser removidos, substituídos, ou recarregados. [0030] O conjunto de montagem 26 posiciona o conjunto de cabeça de impressão de jato de tinta 22 em relação ao conjunto de transporte de midia 28, e o conjunto de transporte de midia 28, por sua vez, posiciona a midia de impressão 36 em relação ao conjunto de cabeça de impressão de jato de tinta 22. Assim, a zona de impressão 37 é definida adjacente aos orifícios 34 em uma área entre o conjunto de cabeça de impressão de jato de tinta 22 e a midia de impressão 36. Em uma configuração, o conjunto de cabeça de impressão de jato de tinta 22 constitui um conjunto de cabeça de impressão tipo scanner. O conjunto de montagem 26 inclui um carro (não mostrado) para mover o conjunto de cabeça de impressão de jato de tinta 22 em relação ao conjunto de transporte de midia 28 para escanear a midia de impressão 36. Em outra configuração, o conjunto de cabeça de impressão de jato de tinta 22 constitui um conjunto de cabeça de impressão não-scanner. Assim, o conjunto de montagem 26 fixa o conjunto de cabeça de impressão de jato de tinta em uma certa posição em relação ao conjunto de transporte de midia 28. Assim, o conjunto de transporte de midia 28 posiciona a midia de impressão 36 em relação ao conjunto de cabeça de impressão de jato de tinta 22. [0031] Um controlador eletrônico ou controlador de impressora 30 tipicamente inclui um processador, um firmware e outros componentes eletrônicos, ou qualquer combinação destes para se comunicar com e controlar o conjunto de cabeça de impressão de jato de tinta 22, conjunto de montagem 26, e conjunto de transporte de midia 28. O controlador eletrônico 30 recebe dados 39 de um sistema hospedeiro, tal como um computador, usualmente incluindo uma memória para temporariamente armazenar dados 39. Tipicamente, os dados são enviados a um sistema de impressão de jato de tinta 20 ao longo de uma trajetória de transferência eletrônica, por infravermelho, por meios ópticos, etc.. Os dados 39 representam, por exemplo, um documento e/ou arquivo a ser impresso. Assim, os dados 39 compõem uma tarefa de impressão para um sistema de impressão de jato de tinta 20, incluindo um ou mais comandos de tarefa de impressão e/ou parâmetros de comando. [0032] Em uma configuração, o controlador eletrônico 30 controla o conjunto de cabeça de impressão de jato de tinta 22 para ejetar gotas de tinta através dos orificios 34. Assim, o controlador eletrônico 30 define um padrão de gotas de tinta que formam caracteres, símbolos, e/ou quaisquer grafismos ou imagens sobre a mídia de impressão. O padrão de gotas de tinta é determinado por comandos de impressão e/ou parâmetros de comando. [0033] Em uma configuração, o conjunto de cabeça de impressão de jato de tinta 22 inclui uma cabeça de impressão 40. Em outra configuração, o conjunto de cabeça de impressão de jato de tinta 22 constitui um arranjo amplo ou um conjunto de cabeça de impressão de várias cabeças. Em uma configuração de arranjo amplo, o conjunto de cabeça de impressão de jato de tinta 2 inclui um suporte que suporta placas de cabeça de impressão 40, e provê uma comunicação elétrica entre as placas de cabeça de impressão 40 e o controlador eletrônico 30, e provê comunicação fluídica entre as placas de cabeça de impressão 40 e o conjunto de suprimento de tinta 24. [0034] A figura 2 é um diagrama que ilustra uma porção de uma configuração de placa de cabeça de impressão 40. A placa de cabeça de impressão 40 inclui um arranjo de impressão ou elementos de ejeção de fluido ou impressão 42. Os elementos de impressão 42 são formados sobre um substrato 44 que tem um slot de alimentação de tinta 46. Assim, o slot de alimentação de tinta 46 provê um suprimento de tinta liquida para os elementos de impressão 42. O slot de alimentação de tinta 46 constitui uma configuração de fonte de alimentação de tinta. Outras configurações de fonte de alimentação de fluido incluem, mas não se limitam a, aberturas individuais de alimentação de tinta que correspondem às câmaras de vaporização e canais de alimentação de tinta, cada uma delas alimentando grupos correspondentes de elementos de ejeção de tinta. Uma estrutura de filme fino 4 8 tem um canal de alimentação de tinta 54 que se comunica com o slot de alimentação de tinta 46 no substrato 44. Uma camada de orifício 50 tem uma face frontal 50a e uma abertura de bocal 34 formada na face frontal 50a. A camada de orifício 50 também tem uma câmara de bocal ou câmara de vaporização 56 que se comunica com a abertura de bocal 34 e o canal de alimentação de tinta 54 na estrutura de filme fino 48. Um resistor de disparo 52 é posicionado dentro da câmara de vaporização 56 e terminais 58 acoplam eletricamente o resistor de disparo 52 à circuitagem que controla a aplicação de corrente elétrica a resistores de disparo selecionados. Um gerador de gotas 60 inclui resistor de disparo 52, câmara de orifício ou vaporização 56, e abertura de bocal 34. [0035] Durante a impressão, a tinta flui do slot de alimentação de tinta 46 para a câmara de vaporização 56 através do canal de alimentação de tinta 54. A abertura de bocal 34 é operativamente associada ao resistor de disparo 52, de modo que gotas de tinta dentro da câmara de vaporização 56 sejam ejetadas através da abertura de bocal 34 (substancialmente normal ao plano do resistor de disparo 52) em direção à midia de impressão 36, quando o resistor de disparo 52 for energizado. [0036] Configurações exemplares de placas de cabeça de impressão 40 incluem uma cabeça de impressão térmica, uma cabeça de impressão piezo-elétrica, uma cabeça de impressão eletrostática, ou qualquer outro tipo de dispositivo de ejeção de fluido conhecido na técnica, que possa ser integrado a uma estrutura multicamada. O substrato 44 pode ser feito, por exemplo, de silicio, vidro, cerâmica, ou de um polimero estável, e uma estrutura de filme fino 48 é formada de modo a incluir uma ou mais camadas de passivação ou isolação de dióxido de silicio, carbeto de silicio, nitreto de silicio, tântalo, vidro polisilicico, ou qualquer outro material adequado. A estrutura de filme fino 48 também inclui, pelo menos uma camada condutiva que define o resistor de disparo 52 e terminais 58. A camada condutiva é feita, por exemplo, para incluir alumínio, ouro, tântalo, tântalo-alumínio, ou outros metais ou ligas metálicas. Em uma configuração, a circuitagem de célula de disparo, como será descrito em detalhes adiante, é implementada como um substrato de camada de filme fino, tal como um substrato 44 e estrutura de filme fino 48. [0037] Em uma configuração, a camada de orifício 50 compreende uma resina de epóxi foto-imaginável, por exemplo, epóxi - SU8 da Micro-Chem, Newton, MA. Técnicas exemplares para fabricar uma camada de orifício 50, fazendo uso de SU8 ou outros polímeros, estão descritas em detalhes na Patente U.S. N° 6.162.589, que está incorporada nesta por referência. Em uma configuração, a camada de orifício 50 é formada de duas camadas separadas, chamadas camadas de barreira (camada de barreira foto-resistente de filme seco) e uma camada metálica (camada de níquel, cobre, ligas de níquel/ ferro, paládio, ouro, ou ródio) formada sobre a camada de barreira. No entanto, outros materiais adequados poderão ser empregados para formar a camada de orifício 50. [0038] A figura 3 é um diagrama que ilustra geradores de gotas 60 localizados ao longo do slot de alimentação de tinta 46 em uma configuração de placa de cabeça de impressão 40. [0039] O slot de alimentação de tinta 46 inclui lados opostos de slot de alimentação de tinta 46a e 46b. Os geradores de gotas 60 são dispostos ao longo de cada lado 46a e 46b do slot de alimentação de tinta. Um total de n geradores de tinta 60 é localizado ao longo do slot de alimentação de tinta 46, com m geradores de tinta 60 localizados ao longo do lado do slot de alimentação de tinta 46a e n-m geradores de tinta 60 localizados ao longo do lado de slot de alimentação de tinta 46b. Em uma configuração, n é igual a 200 geradores de tinta localizados ao longo do slot de alimentação de tinta 46 e m é igual a 100 geradores de tinta 60 localizados ao longo de cada um dos lados 46a e 46b do slot de alimentação de tinta. Em outras configurações, qualquer número adequado de geradores de tinta 60 pode ser disposto ao longo do slot de alimentação de tinta 46. [0040] O slot de alimentação de tinta 46 provê tinta para os geradores de gotas 60 dispostos ao longo do slot de alimentação de tinta 46. Cada gerador de tinta 60 inclui um resistor de disparo 52, uma câmara de vaporização 56 e um bocal 34. Cada uma das n câmaras de vaporização 56 é fluidicamente acoplada ao slot de alimentação de tinta 46 através de pelo menos um canal de alimentação de tinta 54. Os resistores de disparo 52 dos geradores de tinta 60 são energizados em seqüência controlada, para ejetar fluido das câmaras de vaporização 56 através dos bocais 34 para imprimir imagens e/ou caracteres sobre uma mídia de impressão 36. [0041] A figura 4 é um diagrama que ilustra uma configuração de uma célula de disparo 70 empregada em uma configuração de placa de cabeça de impressão 40. A célula de disparo 70 inclui um resistor de disparo 52, uma chave de acionamento de resistor 72, e um circuito de memória 74. O resistor de disparo 52 faz parte de um gerador de gotas 60. A chave de acionamento 72 e o circuito de memória 74 fazem parte de uma circuitagem que controla a aplicação de corrente elétrica aos resistores de disparo 52. A célula de disparo 70 é formada na estrutura de filme fino 48 no substrato 44. [0042] Em uma configuração, o resistor de disparo 52 é um filme fino e a chave de acionamento 72 um transistor de efeito campo (FET). O resistor de disparo 52 é eletricamente acoplado a uma linha de disparo 76 e à trajetória fonte-dreno da chave de acionamento 72. A trajetória fonte-dreno da chave de acionamento 72 também é eletricamente acoplada a uma linha de referência 78 que, por sua vez, é acoplada a uma voltagem de referência, tal como ao Terra. A porta da chave de acionamento 72 é acoplada ao circuito de memória 74 que controla o estado da chave de acionamento 72. [0043] O circuito de memória 74 é eletricamente acoplado a uma linha de dados 80 e às linhas de habilitação 82. A linha de dados 80 recebe um sinal de dados, que representa parte de uma imagem, e as linhas de habilitação 82 recebem sinais de habilitação para controlar operação do circuito de memória 74. O circuito de memória 74 armazena um bit de dado, quando este bit de dado é habilitado pelos sinais de habilitação. O nível lógico do bit de dado armazenado determina o estado (ligado/ desligado) da chave de acionamento 72. Os sinais de habilitação incluem um ou mais sinais de seleção e um ou mais sinais de endereço. [0044] A linha de disparo 76 recebe um sinal de energia compreendendo pulsos de energia e provê um pulso de energia para o resistor de disparo 52. Em uma configuração, os pulsos de energia são providos pelo controlador eletrônico 30 para prover tempos de início temporizados e duração temporizada, resultando em tempos de fim temporizados para prover uma quantidade apropriada de energia para aquecer e vaporizar o fluido na câmara de vaporização 56 de um gerador de gotas 60. Com a chave de acionamento 72 ligada (em estado condutivo), o pulso de calor energiza o resistor de disparo 52 que aquece e ejeta o fluido a partir do gerador de gotas 60, mas com a chave de acionamento 72 desligada (no estado não condutivo), o pulso de energia não energiza o resistor de disparo 52, que, por conseguinte, não aquece o fluido que permanece no gerador de gotas 60. [0045] A figura 5 é um diagrama esquemático que ilustra uma configuração de arranjo de célula de disparo de cabeça de impressão de tinta 100. O arranjo de célula de disparo 100 inclui uma pluralidade de células de disparo 70 arranjada em n grupos de disparo 102a a 102n. Em uma configuração, as células de disparo 70 são arranjadas em seis grupos de disparo 102a a 102n. Em outras configurações, as células de disparo pré-carregadas 70 podem ser arranjadas em qualquer número adequado de grupos de disparo 102a a 102n, tal como quatro ou mais grupos de disparo 102a a 102n. [0046] As células de disparo 70 no arranjo 100 são esquematicamente arranjadas em L fileiras e m colunas. As L fileiras de células de disparo 70 são eletricamente acopladas às linhas de habilitação 104 que recebem sinais de habilitação. Cada fileira de células de disparo 70, chamada aqui "subgrupo de fileira" ou "subgrupo de células de disparo", é eletricamente acoplada ao conjunto de linhas de habilitação de subgrupo 106a a 106L. As linhas de habilitação de subgrupo 106a a 106L recebem os sinais de habilitação de subgrupo SG1, SG2,... SGL que habilitam o correspondente subgrupo de células de disparo 70. [0047] As m colunas são eletricamente acopladas a m linhas de dados 108a a 108m que respectivamente recebem os sinais de dados Dl, D2,... Dm. Cada uma das m colunas inclui células de disparo 70 em cada um dos n grupos de disparo 102a a 102n, e cada coluna de células de disparo 70, aqui chamada "grupo de linha de dados" ou "grupo de dado", é eletricamente acoplada a uma das linhas de dados 108a a 108m. Em outras palavras, cada uma das linhas de dados 108a a 108m é eletricamente acoplada a cada uma das células de disparo 70 na coluna mais a esquerda, incluindo as células de disparo 70 em cada um dos grupos de disparo 102a a 102n. A linha de dados 108b é eletricamente acoplada a cada uma das células de disparo 70 na coluna adjacente, e assim por adiante, até e incluindo a linha de dados 108m eletricamente acoplada a cada uma das células de disparo 70 na coluna mais a esquerda, incluindo as células de disparo 70 em cada um dos grupos de disparo 102a a 102n. [0048] Em uma configuração, o arranjo 100 é arranjado em seis grupos de disparo 102a a 102n, e cada um destes grupos de disparo 102a a 102n inclui treze subgrupos e oito grupos de linha de dados. Em outras configurações, o arranjo 100 pode ser arranjado em qualquer número adequado de subgrupos de grupos de linha de dados. Em qualquer configuração, os grupos de disparo 102a a 102n não se limitam ao mesmo número de subgrupos e grupos de linha de dados. Ao invés, cada um dos grupos de disparo 102a a 102n pode ter um número diferente de subgrupos e/ou grupos de linha de dados em comparação com qualquer outro grupo de disparo 102a a 102n. Em adição, cada subgrupo pode ter um número diferente de células de disparo 70 em comparação com qualquer outro subgrupo, e cada grupo de linha de dados pode ter um número diferente de células de disparo 70 em comparação com qualquer outro grupo de linha de dados. [0049] As células de disparo 70, em cada um dos grupos de disparo 102a a 102n, são eletricamente acopladas a uma das linhas de disparos 110a a 110η. No grupo de disparo 102a, cada uma das células de disparo 70 é eletricamente acoplada à linha de disparo 110a que recebe o sinal de disparo ou sinal de energia FIRE1. No grupo de disparo 102b, cada uma das células de disparo 70 é eletricamente acoplada à linha de disparo 110b que recebe o sinal de disparo ou sinal de energia FIRE2, e assim por diante, até e incluindo o grupo de disparo 102n, onde cada uma das células de disparo 70 é eletricamente acoplada à linha de disparo 110η, que recebe o sinal de disparo ou sinal de energia FIREn. Em adição, cada uma das células de disparo 7 0 em cada um dos grupos de disparo 102a a 102n é eletricamente acoplada a uma linha de referência comum 112 - ligada ao terra. [0050] Em operação, provêem-se os sinais de habilitação SG1, SG2, . . . SGl para as linhas de habilitação 106a a 106L para habilitar um subgrupo de células de disparo 70. As células de disparo 70 habilitadas armazenam sinais de dados Dl, Dl,... Dm nas linhas de dados 108a a 108m. Os sinais de dados Dl, D2,..., Dm são armazenados em circuitos de memória 74 nas células de disparo 70 habilitadas. Cada um dos sinais de dados armazenados Dl, D2,... Dm determina o estado da chave de acionamento 72 em uma das células de disparo 7 0 habilitadas. A chave de acionamento 72 é ajustada para conduzir ou não, com base no valor do sinal de dados armazenado. [0051] Depois de o estado da chave de acionamento ter sido ajustado, provê-se um sinal de energia FIREl a FIREn na linha de disparo 110a a 110η correspondente ao grupo de disparo 102a a 102n, incluindo o subgrupo selecionado de células de disparo 70. O sinal de energia FIREl a FIREn inclui um pulso de energia. O pulso de energia é provido na linha de disparo selecionada 110a a 110η para energizar o resistor de disparo 52 nas células de disparos 70 que tenham as chaves de acionamento 72 no estado condutivo. Os resistores de disparo 52 energizados aquecem e ejetam a tinta sobre a midia de impressão 36 para imprimir as imagens representadas pelos sinais de dados Dl, D2,... Dm. O processo de habilitar subgrupo de células de disparo, armazenar sinais de dados Dl, D2,... Dm no subgrupo habilitado, e prover um sinal de energia FIRE1 a FIRE2 para energizar os resistores de disparo 52 no subgrupo habilitado continua até parar a impressão. [0052] Em uma configuração, quando se provê um sinal de energia FIREl a FIREn para um grupo de disparo 102n selecionado, os sinais de habilitação de subgrupo SG1, SG2,... SGl mudam para selecionar e habilitar outro subgrupo em um diferente grupo de disparo 102a a 102n. O subgrupo recém habilitado armazena os sinais de dados Dl, D2,... Dm providos nas linhas de dados 108a a 108m, e provê-se um sinal de energia FIREl a FIREn em uma das linhas de disparos 110a a 110η, para energizar os resistores de disparo 52 nas células de disparo 70 recém habilitadas. De uma vez, apenas um subgrupo de células de disparo pré-carregadas 70 é habilitado pelos sinais de habilitação de subgrupo SGl, SG2,... SGl para armazenar os sinais de dados Dl, D2,... Dm providos nas linhas de dados 108a a 108m. Neste aspecto, os sinais de dados Dl, D2, ... Dm nas linhas de dados 108a a 108m são sinais de dados multiplexados por divisão de tempo. Também apenas um subgrupo em um grupo de disparo selecionado 102a a 102n inclui chaves de acionamento 72 que são levadas a conduzir, enquanto provê-se um sinal de energia FIREl a FIREn para o grupo de disparo 102a a 102n selecionado. No entanto, sinais de energia FIREl a FIREn providos para diferentes grupos de disparo 102a a 102n podem se sobrepor, e de fato se sobrepõem. [0053] A figura 6 é um diagrama esquemático que ilustra uma configuração de célula de disparo pré-carregada 120. A célula de disparo pré-carregada 120 inclui uma chave de acionamento 172 eletricamente acoplada a um resistor de disparo 52. Em uma configuração, a chave de acionamento 172 é um transistor de efeito campo FET incluindo uma trajetória dreno-fonte eletricamente acoplada por uma extremidade a um terminal de resistor de disparo 52 e pela outra extremidade a uma linha de referência 122. A linha de referência 122 é ligada a uma voltagem de referência, tal como ao terra. 0 outro terminal do resistor de disparo 52 é eletricamente acoplado a uma linha de disparo 124, que recebe um sinal de disparo ou sinal de energia FIRE incluindo pulsos de energia. Os pulsos de energia energizam o resistor de disparo 52, se a chave de acionamento 172 estiver ligada (em estado condutivo). [0054] A porta da chave de acionamento 172 forma uma capacitância de nó de armazenamento 126 que funciona como elemento de memória para armazenar dados com respeito à ativação seqüencial de um transistor de pré-carga 128 e transistor de seleção 130. A capacitância de nó de armazenamento 126 é mostrada em linhas tracejadas, fazendo parte da chave de acionamento 172. Alternativamente, um capacitor separado da chave de acionamento 172 pode ser usado como elemento de memória. [0055] A trajetória dreno-fonte e a porta de transistor pré-carga 128 são eletricamente acopladas a uma linha de pré-carga 132 que recebe um sinal de pré-carga. A porta da chave de acionamento 172 é eletricamente acoplada à trajetória dreno-fonte do transistor de pré-carga 128 e à trajetória dreno-fonte do transistor de seleção 130. A porta do transistor de seleção 130 é eletricamente acoplada a uma linha de seleção 134 que recebe um sinal de seleção. O sinal de pré-carga é um tipo de sinal de controle de carga pulsante. Outro tipo de sinal de controle de carga pulsante é um sinal de descarga que é empregado em configurações de uma célula de disparo descarregada. [0056] Um transistor de dado 136, um primeiro transistor de endereço 138, e um segundo transistor de endereço 140 incluem trajetórias dreno-fonte eletricamente acopladas em paralelo. A combinação paralela de transistor de dado 136 e primeiro e segundo transistores de endereço 1348 e 140 é eletricamente acoplada entre a trajetória dreno-fonte do transistor de seleção 130 e a linha de referência 122. O circuito serial incluindo o transistor de seleção 130 acoplado à combinação paralela de transistor de dado 136 e primeiro e segundo transistores de endereço 138 140 é eletricamente acoplado através da capacitância de nó 126 da chave de acionamento 172. A porta de transistor de dado 136 é eletricamente acoplada à linha de dados 142, que recebe sinais de dados ~DATA. A porta do primeiro transistor de endereço 138 é eletricamente acoplada a uma primeira linha de endereço 144 que recebe sinais de endereço ~ADRESS1, e a porta do segundo transistor de endereço 140 é eletricamente acoplada a uma segunda linha de endereço 146 que recebe sinais de endereço ~ADRESS2. Os sinais de dados ~DATA e os sinais de endereço ~ADRESS1 e ~ADRESS2 são ativos, se baixos, como indicado por um til (~) no inicio do nome do sinal. A capacitância de nó 126, o transistor pré-carga 128, o transistor de seleção 130, o transistor de dado 136, e os transistores 138, 140 formam a célula de memória. [0057] Em operação, a capacitância de nó 126 é pré-carregada através de um transistor de pré-carga 128, provendo um pulso de voltagem de nivel alto na linha de pré-carga 132. Em uma configuração, depois do pulso de voltagem de nivel alto na linha de pré-carga 132, provê-se um sinal de dados ~DATA na linha de dados 142 para ajustar o estado do transistor de dado 136, e provêem-se os sinais de endereço ~ADRESS1 e ~ADRESS2 para as linhas de endereço 144 e 146 para ajustar os estados do primeiro transistor de endereço 138 e segundo transistor de endereço 138. Provê-se um pulso de voltagem de nivel alto para a linha de seleção 134 para ligar o transistor de seleção 130, e a capacitância de nó 126 descarrega, se o transistor de dado 126, primeiro transistor de endereço 138 e/ou segundo transistor de endereço 140 estiverem ligados. Alternativamente, as capacitâncias de nó 126 se mantêm carregadas, se o transistor de dado 136, o primeiro transistor de endereço, e o segundo transistor de endereço 138 e 140 estiverem todos desligados. [0058] A célula de disparo pré-carregada 120 é uma célula de disparo endereçada, se ambos sinais de endereço ~ADRESS1 e ~ADRESS2 forem baixos, e as capacitâncias de nó 126 quer descarregam, se o sinal de dados ~DATA for alto, ou se mantêm carregadas, se o sinal de dados ~DATA for baixo. A célula de disparo pré-carregada 120 não é uma célula de disparo pré-carregada, se pelo menos um dos sinais de endereço ~ADRESS1 e ~ADRESS2 for alto, e as capacitâncias de nó 126 descarregam, a despeito do nivel de voltagem ~DATA do sinal de dados. O primeiro transistor de endereço e o segundo transistor de endereço 136 138 compreendem um decodificador de endereço, e um transistor de dado 136 controla o nivel de voltagem da capacitância de nó 126, se a célula de disparo pré-carregada 120 for endereçada. [0059] A figura 7 é um diagrama esquemático que ilustra uma configuração de arranjo de célula de disparo de cabeça de impressão de jato de tinta 200. O arranjo de célula de disparo 200 inclui uma pluralidade de células de disparo pré-carregadas 120 arranjadas em seis grupos de disparo 202a a 202f. As células de disparo pré-carregadas 120, em cada grupo de disparo 202a a 202f, são esquematicamente arranjadas em treze fileiras e oito colunas. Os grupos de disparo 202a a 202f e células de disparo pré-carregadas 120 no arranjo 200 são esquematicamente arranjados em setenta e oito fileiras e oito colunas. [0060] As oito colunas das células de disparo pré-carregadas 120 são eletricamente acopladas a oito linhas de dados 208a a 208h que recebem os sinais de dados ~D1, ~D2,... ~D8, respectivamente. Cada uma das oito colunas, aqui chamadas "grupo de linha de dados" ou "grupo de dados", inclui células de disparo pré-carregadas 120 em cada um dos seis grupos de disparo 202a a 202f. Cada uma das células de disparo 120 em cada coluna de células de disparo pré-carregadas 120 é eletricamente acoplada a uma das linhas de dados 208a a 208h. Todas as células de disparo pré-carregadas 120 em um grupo de linhas de dados são eletricamente acopladas à mesma linha de dados 208a a 208h, que é eletricamente acoplada à mesma linha de dados 208a a 208h que, por sua vez, é eletricamente acoplada às portas dos transistores de dado 136 nas células de disparo pré-carregadas 120 na coluna. Em uma configuração, cada um dos sinais de dados ~D1, ~D2,... ~D8 representa uma porção de imagem. Também, em uma configuração, cada uma das linhas de dados 208a a 208h é eletricamente acoplada a uma circuitagem de controle externa pela correspondente sapata de interface. [0061] A linha de dados 208a é eletricamente acoplada a cada uma das células de disparo pré-carregadas 120 na coluna mais a esquerda, incluindo as células de disparo pré-carregadas em cada um dos grupos de disparo 202a a 202f. A linha de dados 208b é eletricamente acoplada a cada uma das células de disparo pré-carregadas 120 na coluna adjacente, e assim por diante até e incluindo a linha de dados 208h que é eletricamente acoplada a cada uma das células de disparo pré-carregadas 120 em cada um dos grupos de disparo 202a a 202f. [0062] As setenta e oito fileiras de células de disparo pré-carregadas 120 são eletricamente acopladas às linhas de endereço 206a a 206g que respectivamente recebem os sinais de endereço ~A1, A2,..~A7. Cada uma das células de disparo pré-carregadas 120 em uma fileira de células de disparo pré-carregadas 120, que aqui é chamada "subgrupo de fileira" ou "subgrupo de células de disparo pré-carregadas", é eletricamente acoplada a duas das linhas de endereço 206a a 206g. Todas células de disparo pré-carregadas 120 em um subgrupo de fileira são eletricamente acopladas às mesmas duas linhas de endereço 206a a 206g. [0063] Os subgrupos de grupos de disparo 202a a 202f são identificados como subgrupos SG1-1 a SG1-13 no grupo de disparo UM (FG1) 202a, subgrupos SG2-1 a SG2-13 no grupo de disparo DOIS (FG2) 202b, e assim por diante, até e incluindo os subgrupos SG6-1 a SG6-13 no grupo de disparo SEIS (FG6) 202f. Em outras configurações, cada grupo de disparo 202a a 202f pode incluir qualquer número adequado de subgrupos, tal como 14 ou mais subgrupos. [0064] Cada subgrupo de células de disparo pré-carregadas 120 é eletricamente acoplado a duas linhas de endereço 206a a 206g. As duas linhas de endereço 206a a 206g correspondentes a um subgrupo sâo eletricamente acopladas aos primeiro e segundo transistores de endereço 138 e 140 em todas as células de disparo pré-carregadas 120 do subgrupo. Uma linha de endereço 206a a 2G6g é eletricamente acoplada à porta de um dos primeiro e segundo transistores de endereço 138 e 140, e a outra linha de endereço 206a a 206g é eletricamente acoplada à porta de um dos primeiro e segundo transistores de endereço 138 e 140. As linhas de endereço 206a a 206g recebem sinais de endereço ~Α1, A2,...~A7, e provê sinais de endereço '“Al, A2, . . . ~A7 para os subgrupos do arranjo 20, como segue: [0065] Em outras configurações, as linhas de endereço 206a a 206g são eletricamente acopladas a subgrupos de arranjo 200 com qualquer acoplamento adequado de linhas de endereço 206a a 206g a subgrupos, para prover qualquer mapeamento adequado de sinais de endereço de subgrupo de fileira para subgrupos de fileira. [0066] Subgrupos de células de disparo pré-carregadas 120 são endereçadas provendo sinais de endereço ~A1, A2,..~A7 nas linhas de endereço 206a a 206g. Em uma configuração, as linhas de endereço 20 6a a 206g sâo eletricamente acopladas a um ou mais geradores de endereço providos na placa de cabeça de impressão 40. Em outras configurações, as linhas de endereço 206a a 206g são eletricamente acopladas a uma circuitagem de controle externo por sapatas de interface. [0067] As linhas de pré-carga 210a a 210f recebem sinais de pré-carga PREl, PRE2,..., PRE6 e provêem os sinais de pré-carga PRE1, PRE2,..., PRE6 para os correspondentes grupos de disparo 202a a 202f. A linha de pré-carga 210a é eletricamente acoplada a todas as células de disparo pré-carregadas 120 em FG1 202a. A linha de pré-carga 210b é eletricamente acoplada a todas as células de disparo pré-carregadas 120 na FG2 202b, e assim por diante até e incluindo a linha de pré-carga 210f, que é eletricamente acoplada a todas as células de disparo pré-carregadas 120 em FG6 202f. Cada uma das linhas de pré-carga 210a a 210f é eletricamente acoplada à porta e à trajetória dreno-fonte de todos os transistores de pré-carga 128 no correspondente grupo de disparo 202a a 202f, e todas células de disparo pré-carregadas 120 em um grupo de disparo 202a a 202f são eletricamente acopladas a apenas uma linha de pré-carga 210a a 210f. Assim, as capacitâncias de nó 126 de todas células de disparo pré-carregadas 120 no grupo de disparo 202a a 202f são carregadas, provendo o correspondente sinal de pré-carga PREl, PRE2,..., PRE6 para a correspondente linha de pré-carga 210a a 210f. Em uma configuração, cada uma das linhas de pré-carga 210a a 210f é eletricamente acoplada a uma circuitagem de controle externa através da correspondente sapata de interface. [0068] As linhas de seleção 212a a 212f recebem sinais de seleção SELl, SEL2, . . . SEL6 e provêem os sinais de seleção SEL1, SEL2,... SEL6 para os correspondentes grupos de disparo 202a a 202f. A linha de seleção 212a é eletricamente acoplada a todas as células de disparo pré-carregadas 120 em FG1 202a. A linha de seleção 212b é eletricamente acoplada a todas as células de disparo pré-carregadas 120 em FG2 202b, e assim por diante até e incluindo a linha de seleção 212f que é eletricamente acoplada a todas as células de disparo pré-carregadas 120 em FG6 202f. Cada uma das linhas de seleção 212a a 212f é eletricamente acoplada à porta de todos os transistores de seleção 130 no correspondente grupo de disparo 202a a 202f, e todas células de disparo pré-carregadas 120 em um grupo de disparo 202a a 202f são eletricamente acopladas a apenas uma linha de seleção 212a a 212f. Em uma configuração, cada uma das linhas de seleção 212a a 212f é eletricamente acoplada a uma circuitagem de controle externa, através da correspondente sapata de interface. Também, em uma configuração, algumas das linhas de pré-carga 210a a 210f e algumas das linhas de seleção 212a a 212f são eletricamente acopladas juntas para compartilhar as sapatas de interface. [0069] As linhas de disparo 214a a 214f recebem sinais de disparo ou sinais de energia FIREl, FIRE2,... FIRE6 e provêm sinais de energia FIREl, FIRE2,... FIRE6 aos correspondentes grupos de disparo 202a a 202f. A linha de disparo 214a é eletricamente acoplada a todas as células de disparo pré-carregadas 120 em FG1 202a. A linha de disparo 2124b é eletricamente acoplada a todas células de disparo pré-carregadas 120 em FG2 202b, e assim por diante, até e incluindo a linha de disparo 214f que é eletricamente acoplada a todas células de disparo pré-carregadas 120 em FG6 202f. Cada uma das linhas de disparo 214a a 214f é eletricamente acoplada a todos os resistores de disparo 52 no correspondente grupo de disparo 202a a 202f, e todas as células de disparo pré-carregadas em um grupo de disparo 202a a 202f são eletricamente acopladas a apenas uma linha de disparo 214a a 214f. As linhas de disparo 214a a 214f são eletricamente acopladas a uma circuitagem de fonte externa por sapatas de interface apropriadas. Todas as células de disparo 120 no arranjo 200 são eletricamente acopladas a uma linha de referência 216, que é ligada a uma voltagem de referência, tal como ao terra. Assim, as células de disparo pré-carregadas 120 no subgrupo de fileira das células de disparo pré-carregadas 120 são eletricamente acopladas às mesmas linhas de endereço 206a a 206g, linhas de pré-carga 210a a 210f, linhas de seleção 212a a 212f, e linhas de disparo 214a a 214f. [0070] Em operação, em uma configuração, os grupos de disparo 202a a 202f são selecionados para disparar em sucessão. O grupo de disparo FG1 202a é selecionado antes do grupo de disparo FG2 202b que, por sua vez, é selecionado antes do grupo de disparo FG3, assim por diante, até o grupo de disparo FG6 202f. Depois do grupo de disparo FG6 202f, o ciclo de grupo de disparo reinicia com FG1 202a. [0071] Os sinais de endereço ~A1, ~A2,..~A7 ciciam através de treze endereços de subgrupo de fileira, antes de repetir um endereço de subgrupo de fileira. Os sinais de endereço ~A1, ~A2,..~A7 providos nas linhas de endereço 206a a 206g são determinados para um endereço de subgrupo de fileira durante cada ciclo, através dos grupos de disparo 202a a 202f. Os sinais de endereço ~A1, ~A2,... ~A7 selecionam um subgrupo de fileira em cada um dos grupos de disparo 202a a 202f para um ciclo nos grupos de disparo 202a a 202f. Para o próximo ciclo nos grupos de disparo 202a a 202f, os sinais de endereço ~A1, ~A2,..~A7 são alterados para selecionar outro subgrupo de fileira em cada um dos grupos de disparo 202a a 202f. Isto continua até os sinais de endereço ~A1, ~A2,..~A7 selecionarem o último subgrupo de fileira nos grupos de disparo 202a a 202f. Depois do subgrupo da última fileira, os sinais de endereço ~A1, ~A2,..~A7 selecionam o primeiro subgrupo de fileira para recomeçar o ciclo. [0072] Em outro aspecto da operação, um dos grupos de disparo 202a a 202f é operado provendo um sinal de porta PRE1, PRE2, . . . PRE6 para a linha de pré-carga 210a a 210f do grupo de disparo 202a a 202f. O sinal de pré-carga PREl, PRE2,... PRE6 define um intervalo ou período de tempo de pré-carga, durante o qual a capacitância de nó 126 em cada chave de acionamento 172 no grupo de disparo 202a a 202f é carregada para um nível de voltagem alto para pré-carregar o grupo de disparo 202a a 202f. [0073] Provêem-se sinais de endereço ~A1, ~A2,..~A7 para as linhas de endereço 206a a 206g para endereçar um subgrupo de fileira em um dos grupos de disparo 202a a 202f, incluindo um subgrupo de fileira no grupo de disparo pré-carregado 202a a 202f. Provêem-se sinais de dados ~D1, ~D2,..~D8 para as linhas de dados 208a a 208h para prover dados a todos grupos de disparo 202a a 202f incluindo o subgrupo de fileira endereçado no grupo de disparo pré-carregado 202a a 202f. [0074] A seguir, provê-se um sinal de seleção SELl, SEL2,... SEL6 para a linha de seleção 212a a 212f do grupo de disparo pré-carregado 202a a 202f para selecionar o grupo de disparo pré-carregado 202a a 202f. O sinal de seleção SELl, SEL2,...SEL6 define um intervalo de tempo de descarga para descarregar a capacitância de nó 12 6 em cada chave de acionamento 172 em uma célula de disparo pré-carregada 120, que pode estar ou não no subgrupo de fileira endereçado no grupo de disparo selecionado 202a a 202f, ou endereçada no grupo de disparo selecionado 202a a 202f, e receber o sinal de dados de nivel alto ~D1, ~D2,...,~D8. As capacitâncias de nó 126 não descarregam nas células de disparo pré-carregadas 120 que estão endereçadas no grupo de disparo selecionado 202a a 202f, e recebem um sinal de dados de nivel baixo ~D1, ~D2,..., ~D8. Um nivel de alta voltagem na capacitância de nó 126 liga a chave de acionamento (no estado condutivo). [0075] Depois de as chaves 172 no grupo de disparo selecionado 202a a 202f forem ajustadas para conduzir (ou não), provê-se um pulso de energia ou pulso de voltagem para a linha de disparo 214a a 214f do grupo de disparo selecionado 202a a 202f. Células de disparo pré-carregadas 120 com as chaves de acionamento 172, no estado condutivo, aplicam uma corrente elétrica ao resistor de disparo 52 para aquecer a ejetar a tinta a partir do correspondente gerador de gotas 60. [0076] Com os grupos de disparo 202a a 202f operados em sucessão, o sinal de seleção SELl, SEL2,... SEL6 para um grupo de disparo 202a a 202f é usado como sinal de pré-carga PREl, PRE2, . . . PRE6 para o próximo grupo de disparo 202a a 202f. O sinal de pré-carga PREl, PRE2,... PRE6 para um grupo de disparo 202a a 202f precede o sinal de seleção SELl, SEL2,...SEL6 e o sinal de energia FIRE1, FIRE2,...FIRE6 para aquele grupo de disparo 202a a 202f. Depois do sinal de pré- carga PRE1, PRE2,... PRE6, os sinais de dados ~D1, ~D2,...~D8 são multiplexados em tempo e armazenados no subgrupo de fileira endereçado daquele grupo de disparo 202a a 202f pelo sinal de seleção SELl, SEL2, . . . SEL6. O sinal de seleção SEL1, SEL2, . . . SEL6 para o grupo de disparo 202a a 202f também é o sinal de pré-carga PREl, PRE2,... PRE6 para o grupo de disparo 202a a 202f que se segue. Depois de o sinal de seleção SELl, SEL2,... SEL6 para o grupo de disparo selecionado 202a a 202f ter sido completado, provê-se o sinal de seleção SELl, SEL2,...SEL6 para o grupo de disparo 202a a 202f que se segue. As células de disparo pré-carregadas 120 no subgrupo selecionado ativam ou aquecem a tinta, com base nos sinais de dados armazenados ~D1, ~D2,... ~D8, quando se provê o sinal de energia FIREl, FIRE2,...FIRE6, incluindo um pulso de energia para o grupo de disparo 202a a 202f selecionado. [0077] A figura 8 é um diagrama de tempo que ilustra a operação de uma configuração de arranjo de célula de disparo 200. Os grupos de disparo 202a a 202f são selecionados em sucessão para energizar células de disparo pré-carregadas 120 com base nos sinais de dados ~D1, ~D2,..~D8, indicados em 300. Os sinais de dados ~D1, ~D2,..~D8 em 300 são alterados conforme necessário, como indicado em 302, para cada combinação de subgrupo de fileira e grupo de disparo 202a a 202f. Provêem-se sinais de endereço ~A1, ~A2,..~A7 em 304 para as linhas de endereço 206a a 206g para endereçar um subgrupo de fileira a partir de cada um dos grupos de disparo 202a a 202f. Os sinais de endereço ~A1, ~A2,..~A7 em 304 são ajustados para um endereço, como indicado em 306, para um ciclo através dos grupos de disparo 202a a 202f.

Depois de completar o ciclo, os sinais de endereço ~A1, ~A2,..~A7 são alterados em 308 para endereçar um diferente subgrupo de fileira a partir de cada um dos grupos de disparo 202a a 202f. Os sinais de endereço ~A1, ~A2,..~A7 em 304 se incrementam através dos subgrupos de fileira para endereçar os subgrupos de fileira em ordem seqüencial de um a treze, e voltando a um. Em outras configurações, os sinais de endereço ~A1, ~A2,..~A7 em 304 podem ser ajustados para endereçar subgrupos de fileira em qualquer ordem adequada. [0078] Durante um ciclo através dos grupos de disparo 202a a 202f, a linha de seleção 212f acoplada a FG6 202f e a linha de pré-carga 210a acoplada a FG1 202a recebe um sinal SEL6/ PREl 309 incluindo o sinal de pulso SEL6/ PREl 310. Em uma configuração, a linha de seleção 212f e a linha de pré-carga 210a são eletricamente acopladas juntas para receber o mesmo sinal. Em outra configuração, a linha de seleção 212f e a linha de pré-carga 210a não são eletricamente acopladas juntas, mas recebem sinais similares. [0079] O pulso de sinal SEL6/ PREl em 310 na linha de pré-carga 210a pré-carrega todas células de disparo 120 em FG1 202a. A capacitância de nó 126 para cada uma das células de disparo pré-carregadas 120 é carregada em uma voltagem de nivel alto. As capacitâncias de nó 12 6 para as células de disparo pré-carregadas 120 em um subgrupo de fileira SG1-K, como indicado em terceiro, são pré-carregadas para um nivel de voltagem alto em 312. O endereço de subgrupo de fileira em 306 seleciona o subgrupo SG1-K, e provê-se um sinal de dados ajustado em 314 para os transistores de dado 136 em todas células de disparo pré-carregadas 120 de todos grupos de disparo 202a a 202f, incluindo o subgrupo de fileira de endereço selecionado SG1-K. [0080] A linha de seleção 212a para FG1 202a e a linha de pré-carga 210b para FG2 202b recebem o sinal SELl/ PRE2 315 incluindo o sinal de pulso SELl/ PRE2 316. O sinal de pulso SELl/ PRE2 316 na linha de seleção 212a liga o transistor de seleção 130 em cada uma das células de disparo 120 em FG1 202a. A capacitância de nó de 126 é descarregada em todas células de disparo pré-carregadas 120 em FG1 202a que não se encontrem no subgrupo de fileira de endereço selecionado Sei-Κ. No subgrupo de fileira selecionado de endereço SG1-K, os dados em 314 são armazenados, como indicado em 318, nas capacitâncias de nó 12 6 das chaves de acionamento 172 no subgrupo de fileira SG1-K para quer ligar ou desligar a chave de acionamento 172. [0081] O pulso de sinal SELl/ PRE2 em 316 na linha de pré- carga 210b pré-carrega todas as células de disparo em FG2 202b. A capacitância de nó 126 para cada uma das células de disparo 120 em FG2 202b é carregada para um nivel de voltagem alto. As capacitâncias de nó 126 para células de disparo pré-carregadas 120 em um subgrupo de fileira SG2-K, como indicado em 319, são pré-carregadas para um nivel de voltagem alto em 320. O endereço de subgrupo de fileira em 306 seleciona o subgrupo SG2-K, e provê-se um sinal de dados ajustado em 328 para os transistores de dado 136 em todas as células de disparo 120 de todos grupos de disparo 202a a 202f, incluindo o subgrupo de fileira de endereço selecionado SG2-K. [0082] A linha de disparo 214a recebe o sinal de energia FIREl, como indicado em 323, incluindo um pulso de energia em 322 para energizar os resistores de disparo 52 nas células de disparo pré-carregadas 120 que tenham as chaves de acionamento 172 no estado condutivo em FG1 202a. O pulso de energia FIREl 322 sobe, enquanto o pulso de sinal SELl/ PRE2 316 for alto, e enquanto a capacitância de nó 126 nas chaves de acionamento 172, em estado não condutivo, estiver sendo ativamente baixada, como indicado no sinal de energia FIREl 323 em 324. Aumentar o pulso de energia 322, enquanto as capacitâncias de nó 126 estiverem sendo baixadas ativamente, impede que as capacitâncias de nó 126 sejam inadvertidamente carregadas pela chave de acionamento 172, quando o pulso de energia 322 sobe. O sinal SELl/ PRE2 315 baixa, e provê-se o pulso de energia 322 para FG1 2 02a por um pré-determinado periodo de tempo para aquecer e ejetar a tinta através dos bocais 34 correspondentes a células de disparo pré-carregadas 120 no estado condutivo. [0083] A linha de seleção 212b para FG2 202b e a linha de pré-carga 210c para FG3 202c recebem o sinal SEL2/ PRE2 325, incluindo o pulso de sinal SEL2/ PRE3 326. Depois de o pulso de sinal SELl/ PRE2 316 baixar, e enquanto o pulso de energia baixa for alto, o pulso de sinal SEL2/ PRE3 326 na linha de seleção 212b liga o transistor de seleção 130 em cada uma das células de disparo pré-carregadas 120 em FG2 202b. A capacitância de nó é descarregada em todas células de disparo pré-carregadas 120 em FG2 202b que não estiverem no subgrupo de fileira de endereço selecionado SG2-K. O sinal de dados ajustado 328 do subgrupo SG2-K é armazenado nas células de disparo 120 do subgrupo SG2-K, como indicado em 330, para ligar ou desligar as chaves de acionamento 172. O pulso de sinal SEL2/ PRE3 na linha de disparo de pré-carga 210c pré- carrega todas células de disparo pré-carregadas 120 em FG3 202c. [0084] A linha de disparo 214b recebe o sinal de energia FIRE2, como indicado em 331, incluindo o pulso de energia 332 para energizar os resistores de disparo 52 nas células de disparo pré-carregadas 120 de FG2 202b que tenham as chaves de acionamento 172 no estado condutivo. O pulso de energia FIRE2 332 sobe, enquanto o pulso de sinal SEL2/ PRE3 326 for alto, como indicado em 334. O pulso de sinal SEL2/ PRE3 baixa e o pulso de energia FIRE2 332 se mantém alto para aquecer e ejetar a tinta do correspondente gerador de gotas 60. [0085] Depois de o pulso de sinal SEL2/ PRE3 326 baixar, e enquanto o pulso de energia 332 for alto, provê-se um sinal SEL3/ PRE4 para selecionar FG3 202c e pré-carregar FG4 202d. O processo de pré-carregar, selecionar, e prover um sinal de energia incluindo um pulso de energia continua até e incluindo FG6 202f. [0086] O pulso de sinal SEL5/ PRE6 na linha de pré-carga 210f, pré-carrega todas células de disparo 120 em FG6 202f. A capacitância de nó 126 para 120 em FG6 202f é carregada em um nivel de alta voltagem. As capacitâncias de nó 126 para as células de disparo pré-carregadas 120 em um subgrupo de fileira SG6-K, como indicado em 339, são pré-carregadas para um nivel de alta voltagem em 341. O endereço de subgrupo de fileira em 306 seleciona o subgrupo SG6-K e provê-se o sinal de dados 338 para os transistores de dado 136 em todas células de disparo pré-carregadas 120 de todos grupos de disparo 202a a 202f, incluindo o subgrupo de fileira de endereço selecionado. [0087] A linha de disparo de seleção 212f para FG6 202f e linha de pré-carga 210a para FG1 202a recebem um segundo pulso de sinal SEL6/ PRE1 em 336. O segundo pulso de sinal SEL6/ PREl 336 na linha de seleção 212f liga o transistor de seleção 130 em cada uma das células de disparo pré-carregadas 120 em FG6 202f. A capacitância de nó 126 é descarregada em todas células de disparo pré-carregadas 120 em FG6 202f que não estiverem no subgrupo de fileira de endereço selecionado SG6-K. No subgrupo de fileira de endereço selecionado SG6-K, os dados 338 são armazenados em 340 nas capacitâncias de nó 126 de cada chave de acionamento 172 para quer ligar ou desligar a chave de acionamento. [0088] O sinal SEL6/ PREl na linha de pré-carga 210a, pré-carrega as capacitâncias de nó 126 em todas células de disparo pré-carregadas 120 em FG1 202a, incluindo células de disparo pré-carregadas 120 no subgrupo de fileira ____ SG1-K, como indicado em 342, para um nível de voltagem alto. As células de disparo 120 na FG1 202a são pré-carregadas, enquanto os sinais de endereço ~A1, ~A2,..~A7 304 selecionam os subgrupos de fileira 126 SG1-K, SG2-K assim por diante, até o subgrupo de fileira SG6-K. [0089] A linha de disparo 214f recebe o sinal de energia FIRE6, como indicado em 343, incluindo um pulso de energia em 344 para energizar os resistores de disparo 52 nas células de disparo pré-carregadas 120 que tenham as chaves de acionamento 172 no estado condutivo em FG6 202f. O pulso de energia 344 sobe, enquanto o pulso de sinal SEL6/ PREl 336 for alto, e as capacitâncias de nó 126 nas chaves de acionamento em estado não condutivo forem ativamente baixadas. Aumentar o pulso de energia 344, enquanto as capacitâncias de nó 126 estiverem sendo baixadas ativamente, impede que as capacitâncias de nó 126 sejam inadvertidamente carregadas através da chave de acionamento 172, quando o pulso de energia 344 sobe. 0 pulso de energia SEL6/ PREl 33 baixa, e o pulso de energia 344 é mantido alto por um certo periodo de tempo para aquecer a tinta e ejetar a tinta através dos bocais 34 correspondentes às células de disparo pré-carregadas 120 no estado condutivo. [0090] Depois de o sinal de pulso SEL6/ PREl 336 baixar e enquanto o pulso de energia 344 for alto, os sinais de endereço ~A1, ~A2,..~A7 são alterados em 308 para selecionar outro conjunto de subgrupos SG1-K+1, SG2-K+1, e assim por diante até SG6-K+1. A linha de seleção 212a para FG1 202a e a linha de pré-carga 210b para FG2 202b recebem um pulso de sinal SEL6/ PREl, como indicado em 348. O pulso de sinal SELl/ PRE2 348 na linha de seleção 212a liga o transistor de seleção 130 em cada uma das células de disparo pré-carregadas 120 em FG1 202a. A capacitância de nó 126 é descarregada em todas células de disparo pré-carregadas 120 em FG1 202a que não estiverem nos subgrupos de endereço selecionado SG1-K+1. O sinal de dados ajustado 350 para o subgrupo de fileira SG1-K+l é armazenado nas células de disparo pré-carregadas 120 do subgrupo SG1-K+1 para quer ligar ou desligar as chaves de acionamento 172. O pulso de sinal SEL6/ PREl 348 na linha de pré-carga 210b pré-carrega todas células de disparo 120 em FG2 202b. [0091] A linha de disparo 214a recebe o pulso de energia 352 para energizar os resistores de disparo 120 de FG1 202a que tenham as chaves de acionamento 172 no estado condutivo. O pulso de energia 352 sobe, enquanto o pulso de sinal SEL1/ PRE2 em 348 se mantém alto para aquecer e ejetar tinta a partir do respectivo gerador de gotas 60. O processo continua até a impressão parar. [0092] A figura 9 é um diagrama esquemático que ilustra uma configuração da célula de disparo pré-carregada 150 configurada para travar dados. Em uma configuração, a célula de disparo pré-carregada 150 faz parte de um grupo de disparo corrente que, por sua vez, faz parte de um arranjo de célula de disparo de cabeça de impressão de jato de tinta. O arranjo de célula de disparo de cabeça de impressão de jato de tinta inclui múltiplos grupos de disparo. [0093] A célula de disparo pré-carregada 150 é similar à célula de disparo pré-carregada 120 da figura 6, e inclui chave de acionamento 172, resistor de disparo 52, e a célula de memória da célula de disparo pré-carregada 120. Os elementos de célula de disparo pré-carregada 150, que coincidem com os elementos da célula de disparo pré-carregada 120, recebem o mesmo número daqueles e juntos são eletricamente acoplados às linhas de sinal, como descrito na figura 6, com exceção de a porta do transistor de dado 136 ser acoplada eletricamente à linha de dados travados 156 que recebe o sinal de dados travados ~LDATAIN, ao invés de ser acoplada à linha de dados 142 que recebe o sinal de dados ~DATA. Em adição, os elementos da célula de disparo pré-carregada 150 que coincidem com os elementos da célula de disparo pré-carregada 120 funcionam e operam como descrito na figura 6. [0094] A célula de disparo pré-carregada 150 inclui um transistor de trava 152 que, por sua vez, inclui uma trajetória dreno-fonte acoplada eletricamente entre a linha de dados 154 e a linha de dados travados 156. A linha de dados 154 recebe sinais de dados ~DATAIN e o transistor de travamento de dado 152 trava dados na célula de disparo pré-carregada 150 para prover sinais de dados travados ~LDATAIN. Os sinais de dados ~DATAIN e sinais de dados travados ~LDATAIN são ativos se forem baixos, que é indicado por um til (~) no inicio do nome do sinal. A porta do transistor de travamento de dados 152 é acoplada eletricamente à linha de pré-carga 132 que recebe o sinal de pré-carga a partir do grupo de disparo corrente. [0095] Em outra configuração, a porta do transistor de travamento de dado 152 não é eletricamente acoplada à linha de pré-carga 132 do grupo de disparo corrente. Ao invés, a porta do transistor de travamento de dado 152 é acoplada eletricamente a uma linha de sinal diferente que provê um sinal pulsante, tal como uma linha de pré-carga de outro grupo de disparo. [0096] Em uma configuração, o transistor de travamento de dado 152 é um transistor minimamente dimensionado para minimizar o compartilhamento de carga entre a linha de dados travados 156 e a porta para o nó do transistor de travamento de dado 152, quando o sinal de pré-carga passa de um nivel de voltagem alto para um nivel de voltagem baixo. Este compartilhamento de carga reduz o dado travado de nivel de voltagem alto. Também, em uma configuração, o dreno do transistor de travamento de dado 152 determina a capacitância vista na linha de dados 154, quando o sinal de pré-carga estiver em um nivel de voltagem baixo, e o transistor minimamente dimensionado mantém esta capacitância baixa. [0097] O transistor de travamento de dado 152 passa dados da linha de dados 154 para a linha de dados travados 154 e para uma capacitância de nó de armazenamento de dados travados 158 através de um sinal de pré-carga de nível alto. 0 dado é travado na linha de dados travados 154 e na capacitância de nó de armazenamento de dados travados 158, quando o sinal de pré-carga passa de um nível alto para um nível baixo. A capacitância de nó de armazenamento de dados travados 158 é mostrada em linhas tracejadas, fazendo parte do transistor de dado 136. Alternativamente, um capacitor separado do transistor de dado 136 pode ser usado para armazenar dados travados. [00 98] A capacitância de nó de armazenamento de dados travados 158 deve ser suficientemente grande para se manter substancialmente em um nível alto, quando o sinal de pré-carga passar de um nível alto para um nível baixo. Também, a capacitância de nó de armazenamento de dados travados 158 deve ser suficientemente grande para se manter em um nível baixo, quando o pulso de energia for provido pelo sinal de disparo FIRE, e um pulso de alta voltagem for provido no sinal de seleção SELECT. Ademais, o transistor de dado 136 deve ser suficientemente pequeno para manter um nível baixo na capacitância de nó de armazenamento de dados travados 158, quando a porta da chave de acionamento 172 for descarregada e suficientemente grande para descarregar totalmente a porta da chave de acionamento 172, antes de começar o pulso de energia no sinal de disparo FIRE. [0099] Em uma configuração, múltiplas células de disparo pré-carregadas usam o mesmo dado e compartilham o mesmo transistor de travamento de dado 152 e o sinal de dados de trava ~LDATAIN em 156. O sinal de dados travados ~LDATAIN em 156 é travado uma vez e usado pelas múltiplas células de disparo pré-carregadas. Isto aumenta a capacitância em qualquer linha de dados travados individual 156 e a tornando menos suscetivel a problemas e reduzindo a capacitância total na linha de dados 154. [00100] Em operação, o sinal de dados ~DATAIN é recebido pela linha de dados 154 e passado para a linha de dados travados 156 e para a capacitância de nó de armazenamento de dados travados 158 através do transistor de travamento de dado 152, provendo um pulso de voltagem de nivel alto na linha de pré-carga 132. Também, a capacitância de nó de armazenamento 126 é pré-carregada através do transistor de pré-carga 128 pelo pulso de voltagem de nivel alto na linha de pré-carga 132. O transistor de travamento de dado 152 é desligado para prover sinais de dados travados ~LDATAIN, quando o pulso de voltagem na linha pré-carga 132 passa de um nivel alto para um nivel baixo. Provê-se o dado a ser travado para a célula de disparo pré-carregada 150, enquanto o sinal de pré-carga estiver em um nivel de alta voltagem, que é mantido até depois de o sinal de pré-carga passar para um nivel de voltagem baixo. Em contraste, provê-se o dado a ser travado na célula de disparo pré-carregada 120 da figura 6, enquanto o sinal de seleção estiver em um nivel de voltagem alta. [00101] Em outra configuração, a porta do transistor de travamento de dado 152 não é eletricamente acoplada à linha de pré-carga 132 do grupo de disparo corrente. Ao invés, a porta do transistor de travamento de dado 152 é eletricamente acoplada a uma linha de pré-carga de outro grupo de disparo. O sinal de dados ~DATAIN recebido pela linha de dados 154 é passado para a linha de dados travados 156 e para a capacitância de nó de armazenamento de dados travados 158 através do transistor de travamento de dado 152, provendo um pulso de voltagem de nivel alto na linha de pré-carga do outro grupo de disparo. 0 transistor de travamento de dado 152 é desligado para prover sinais de dados travados ~LDATAIN, quando o pulso de voltagem na linha de pré-carga do outro grupo de disparo passar de um nivel de voltagem alto para um nivel de voltagem baixo. A capacitância de nó de armazenamento 126 é pré-carregada através do transistor de pré-carga 128 pelo pulso de voltagem de nivel alto na linha de pré-carga 132. 0 pulso de alta voltagem na linha de pré-carga 132 ocorre depois de o pulso de voltagem na linha de pré-carga do outro grupo de disparo passar de um nivel de voltagem alto para um nivel de voltagem baixo. [00102] Em uma configuração, a porta de um transistor de travamento de dado, tal como o transistor de travamento de dado 152 de uma primeira célula de disparo pré-carregada no grupo de disparo corrente, é acoplada eletricamente a uma primeira linha de pré-carga de um primeiro grupo de disparo diferente do grupo de disparo corrente. Também, a porta de um transistor de travamento de dado, tal como o transistor de travamento de dado 152 de uma segunda célula de disparo pré-carregada no grupo de disparo corrente, é acoplada eletricamente a uma segunda linha de pré-carga de um segundo grupo de disparo diferente do primeiro grupo de disparo e do grupo de disparo corrente. A linha de dados 154 provê dados durante os niveis de alta voltagem dos sinais de pré-carga dos primeiro e segundo e grupos de disparo. O dado travado nas primeira e segunda células de disparo pré-carregadas é usado através de sinais de pré-carga e seleção do grupo de disparo corrente. Em uma configuração, a linha de dados 154 não é eletricamente acoplada a cada grupo de disparo no arranjo de célula de disparo de cabeça de impressão de jato de tinta. [00103] Em uma configuração de célula de disparo pré-carregada 150, depois do pulso de voltagem de nivel alto na linha de pré-carga, provêem-se sinais de endereço ~ADRESS1 e ~ADRESS2 para as linhas de endereço 144 e 146 para ajustar os estados do primeiro transistor de endereço 138 e segundo transistor de endereço 140. Provê-se um pulso de voltagem de nivel alto para a linha de seleção 134 para ligar o transistor de seleção 130, e a capacitância de nó de armazenamento 126 descarrega, se o transistor de dado 136, primeiro transistor de endereço 138 e/ou segundo transistor de endereço 140 estiverem ligados. Alternativamente, as capacitâncias de nó de armazenamento 126 se mantêm carregadas, se o transistor de dado 136, o primeiro transistor de endereço, e o segundo transistor de endereço 138 e 140 estiverem todos desligados. [00104] A célula de disparo pré-carregada 150 é uma célula de disparo endereçada, se ambos sinais de endereço ~ADRESS1 e ~ADRESS2 forem baixos, e a capacitância de nó de armazenamento 126 descarrega, se o sinal de dados travados ~LDATAIN for baixo. A célula de disparo pré-carregada 150 não é uma célula de disparo endereçada, se pelo menos um dos sinais de endereço ~ADRESS1 e ~ADRESS2 for alto, e a capacitância de nó de armazenamento 126 descarrega a despeito do nivel de voltagem do sinal de dados travados ~LDATAIN. Os primeiro e segundo transistores de endereço 136 138 compreendem um decodificador de endereço, e se a célula de disparo pré-carregada 150 for endereçada, o transistor de dado 136 controla o nivel de voltagem na capacitância de nó de armazenamento 126. [00105] A figura 10 é um diagrama esquemático que ilustra uma configuração de um circuito de célula de disparo de dupla taxa de dados. O circuito de célula de disparo de taxa de dados dupla 400 trava os dois bits de dado de cada linha de dados em cada pulso de alta voltagem no sinal de pré-carga. Assim, o número de resistores de disparo pode ser energizado duas vezes sem aumentar a freqüência de disparo ou o número de sapatas de entrada. O número de geradores de gotas per sapata de entrada pode ser maior, tal como, por exemplo, aumentando o número de geradores de gotas na cabeça de impressão e usando o mesmo número de sapatas de entrada ou o mesmo número de geradores de gotas na cabeça de impressão e reduzindo o número de sapatas de entrada. Uma cabeça de impressão com mais geradores de gotas tipicamente imprime com mais qualidade e/ou velocidade. Também, uma cabeça de impressão com menos sapatas de entrada tipicamente é menos cara que uma cabeça de impressão com mais sapatas de entrada. [00106] O circuito de célula de disparo de taxa de dados dupla 400 inclui uma pluralidade de grupos de disparo, tal como, por exemplo, grupo de disparo 402, e um circuito de travamento de relógio 404. O grupo de disparo 402 inclui uma pluralidade de células de disparo 150 configurada para travar dados e uma pluralidade de subgrupos de fileira, tal como, por exemplo, o subgrupo de fileira 406, que inclui as células de disparo 150a a 150m. [00107] Cada uma das células de disparo 150 no grupo de disparo 402 é eletricamente acoplada à linha de pré-carga 408, para receber o sinal de pré-carga PRECHARGE, à linha de seleção 410, para receber sinal de seleção SELECT, e à linha de disparo 412, para receber o sinal de disparo FIRE. Cada uma das células de disparo 150a a 150m no subgrupo de fileira 406 é eletricamente acoplado à primeira linha de endereço 414, para receber o primeiro sinal de endereço ~ADRESS1, e à segunda linha de endereço 416, para receber o segundo sinal de endereço ~ADRESS2. As células de disparo 150 recebem sinais e operam como descrito na figura 9. [00108] O circuito de travamento de relógio 404 inclui transistores de travamento de relógio 418a a 418n. A porta de cada transistor de travamento de relógio 418a a 418n é eletricamente acoplada a uma linha de relógio 420 para receber o sinal de relógio de dado DCLK. A trajetória dreno-fonte de cada transistor de travamento de relógio 418a a 418n é eletricamente acoplada a uma das linhas de dados 422an para receber um dos sinais de relógio ~D1 a ~Dn, como indicado em 422. O outro lado da trajetória dreno-fonte de cada transistor de travamento de relógio 418a a 418n é eletricamente acoplado às células de disparo 150 no grupo de disparo 402 e a todos os outros grupos de disparo no circuito de célula de disparo de taxa de dados dupla 400 através das linhas de dados de relógio 424a a 424n. O fato de ter todas as células de disparo pré-carregadas 150 em um grupo de linha de dados eletricamente acoplado a um único transistor da pluralidade de transistores de travamento de relógio 418a a 418n, garante uma capacitância suficiente nas linhas de dados de relógio 424a a 424n para garantir que a carga compartilhada pelos sinais de dados temporizados ~D1 a ~Dn seja suficientemente pequena para manter um nível de voltagem mínimo nos dados travados para as células de disparo pré-carregadas 150, quando o sinal de pré-carga passa para um nível de voltagem baixo, e quando o sinal de relógio de dado DCLK em 420 passa para um nível de voltagem baixo. [00109] Em outras configurações, cada um dos transistores de travamento de relógio 418a a 418n e as correspondentes linhas de dados de relógio 424a a 424n podem se dividir em múltiplos transistores e em múltiplas linhas de dados. Em uma configuração, um dos múltiplos transistores que corresponde a um dos múltiplos transistores de travamento de relógio 418a a 418n e uma das múltiplas linhas de dados que corresponde a uma das linhas de dados de relógio 424a a 424n são acoplados a bocais do grupo de disparo em um lado de um canal de fluido. Também, outro transistor dos múltiplos transistores, correspondente ao mesmo transistor dos diversos transistores de travamento de relógio 418a a 418n e outra linha das múltiplas linhas de dados correspondente à mesma linha das diversas linhas de dados de relógio 424a a 424n são acoplados a bocais do grupo de disparo no outro lado do canal de fluido. Em uma configuração, cada bocal pode ser ligado a um transistor separado dos múltiplos transistores através de uma linha separada das múltiplas linhas de dados. [00110] O transistor de travamento de relógio 418a inclui uma trajetória dreno-fonte eletricamente acoplada por uma extremidade à linha de dados 422a para receber sinal ~D1. A outra extremidade da trajetória dreno-fonte do transistor de travamento de relógio 418a é eletricamente acoplada em 424a à célula de disparo pré-carregada 150a e a todas as células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados, como célula de disparo pré-carregada 150a, incluindo as células de disparo pré-carregadas 150 no grupo de disparo 402 e em outros grupos de disparo no circuito de célula de disparo de taxa de dados dupla 400. A trajetória dreno-fonte do transistor de travamento de relógio 418a é eletricamente acoplada à linha de dados 154 e à trajetória dreno-fonte do transistor de travamento de relógio 152 em cada uma das células de disparo pré-carregadas 150 no correspondente grupo de linha de dados. O transistor de travamento de relógio 418a recebe um sinal de dados ~D1 em 422a e provê um sinal de dados temporizado ~DC1 em 424a para o grupo de linha de dados que inclui a célula de disparo pré-carregada 150a. [00111] A linha de dados 422a também é eletricamente acoplada à célula de disparo pré-carregada 150b e a todas células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados como célula de disparo pré-carregada 150b, incluindo as células de disparo pré-carregadas 150 no grupo de disparo 402 e em outros grupos de disparo no circuito de célula de disparo de taxa de dados dupla 400. A linha de dados 422a é eletricamente acoplada à linha de dados 154 e à trajetória dreno-fonte do transistor de travamento de dado 152 em cada uma das células de disparo pré-carregadas 150 no correspondente grupo de linha de dados. O grupo de linha de dados que inclui a célula de disparo pré-carregada 150b recebe o sinal de dados ~D1 em 422a. [00112] O transistor de travamento de dado 418b inclui uma trajetória dreno-fonte eletricamente acoplada por uma extremidade à linha de dados 422b para receber o sinal de dados ~D2. A outra extremidade da trajetória dreno-fonte do transistor de travamento de dado 418b é eletricamente acoplada em 424b à célula de disparo pré-carregada 150c e a todas células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados, como célula de disparo pré-carregada 150c, incluindo as células de disparo pré-carregadas 150 no grupo de disparo 402 e em outros grupos de disparo no circuito de célula de disparo de taxa de dados dupla 400. A trajetória dreno-fonte de transistor de travamento de dado 418b é eletricamente acoplada à linha de dados 154 e à trajetória dreno-fonte do transistor de travamento de dado 152 em cada uma das células de disparo pré-carregadas 150 no correspondente grupo de linha de dados. O transistor de travamento de dado 418b recebe um sinal de dados ~D2 em 422b e provê um sinal de dados temporizado ~D2 em 424b para o grupo de linha de dados que inclui a célula de disparo pré-carregada 150c. [00113] A linha de dados 422b também é eletricamente acoplada à célula de disparo pré-carregada 150d e a todas células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados, como célula de disparo pré-carregada 150d, incluindo células de disparo pré-carregadas 150 no grupo de disparo 4 02 e em outros grupos de disparo no circuito de célula de disparo de taxa de dados dupla 400. A linha de dados 422 é eletricamente acoplada à linha de dados 154 e à trajetória dreno-fonte do transistor de travamento de dado 152 em cada uma das células de disparo pré-carregadas 150 no correspondente grupo de linha de dados. O grupo de linha de dados, que inclui a célula de disparo pré-carregada 150d, recebe o sinal de dados ~D2 em 422b. [00114] Os transistores de travamento de dado 418 restantes no circuito de célula de disparo de taxa de dados dupla 400 são similarmente acoplados às células de disparo pré-carregadas 150 no circuito de célula de disparo de taxa de dados dupla 400, até e incluindo o transistor de travamento de dado 418n, que inclui uma trajetória dreno-fonte eletricamente acoplada por uma extremidade à linha de dados 422n para receber o sinal de dados ~Dn. A outra extremidade da trajetória dreno-fonte do transistor de travamento de dado 418n é eletricamente acoplada em 424n à célula de disparo pré-carregada 150m-l e a todas células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados, como célula de disparo pré-carregada 150m-l, incluindo as células de disparo pré-carregadas 150 no grupo de disparo 402 e em outros grupos de disparo no circuito de célula de disparo de taxa de dados dupla 400. A trajetória dreno-fonte do transistor de travamento de dado 418n é eletricamente acoplada à linha de dados 154 e à trajetória dreno-fonte do transistor de travamento de dado 152 em cada uma das células de disparo pré-carregadas 150 no correspondente grupo de linha de dados. O transistor de travamento de dado 418n recebe o sinal de ~Dn em 422n e provê o sinal de dados temporizado ~DCn em 424n para o grupo de linha de dados que inclui a célula de disparo pré-carregada 150m-l. [00115] A linha de dados 422n também é eletricamente acoplada à célula de disparo pré-carregada 150m e a todas células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados como célula de disparo pré-carregada 150m, incluindo as células de disparo pré-carregadas 150 do grupo de disparo 402 e de outros grupos de disparo no circuito de célula de disparo de taxa de dados dupla 400. A linha de dados 422n é eletricamente acoplada à linha de dados 154 e à trajetória dreno-fonte do transistor de travamento de dado 152, em cada uma das células de disparo pré-carregadas 150 do correspondente grupo de linha de dados. O grupo de linha de dados que inclui a célula de disparo pré-carregada 150m recebe o sinal de dados ~Dn em 422n. [00116] Cada uma das linhas de dados 422a a 422n carrega nós de dados travados através de transistores de travamento de dado 152 nas células de disparo pré-carregadas 150 que se encontrem no grupo de disparo que estiver recebendo um sinal de pré-carga de nivel de voltagem alto. Também, cada uma das linhas de dados 422a a 422n carrega linhas de dados temporizado 424a a 424n em cada pulso de alta voltagem no sinal de relógio de dado CLK e os nós de linha de dados travados acoplados através de transistores de travamento de dado 152 nas células de disparo pré-carregadas 150 que estiverem no grupo de disparo que estiver recebendo um sinal de pré-carga de nivel de voltagem alto. Os nós de dado são carregados através das linhas de dados 422a que tenham capacitâncias mais altas (em uma certa extensão) que as capacitâncias de porta de circuitos de célula de disparo de taxa de dados não dupla. [00117] Nesta configuração, substancialmente metade das células de disparo pré-carregadas 150 são acopladas para receber sinais de dados temporizados ~DC1 a ~DCn, e substancialmente metade das células de disparo pré-carregadas 150 são acopladas para receber sinais de dados ~D1 a ~Dn. Também, todas as outras células de disparo pré-carregadas 150 em um subgrupo de fileira são eletricamente acopladas para receber sinais de dados temporizados ~DC1 a ~DCn, e as outras são acopladas para receber sinais ~D1 a ~Dn. Em outras configurações, qualquer porcentagem adequada de células de disparo pré-carregadas 150 pode ser acoplada para receber sinais de dados temporizados ~DC1 a ~DCn, e qualquer porcentagem pode ser acoplada para receber sinais de dados ~D1 a ~Dn. Em outras configurações, as células de disparo pré-carregadas 150 podem ser acopladas para receber sinais de dados temporizados ~DC1 a ~DCn e sinais de dados ~D1 a ~Dn em qualquer seqüência ou padrão adequado, ou mesmo em nenhuma seqüência. [00118] Cada um dos sinais de dados ~D1 a ~Dn inclui um primeiro bit de dado durante a primeira metade do pulso de alta voltagem no sinal de pré-carga PRECHARGE e um segundo bit de dado durante a segunda metade do pulso de alta voltagem. Também, o sinal de relógio DCLK inclui um pulso de alta voltagem durante a primeira metade do pulso de alta voltagem no sinal de pré-carga PRECHARGE. [00119] Em operação, o sinal de pré-carga PRECHARGE e o sinal de relógio DCLK passam para niveis de voltagem altos, e cada um dos sinais de dados ~D1 a ~Dn inclui um primeiro bit de dados que é provido para o correspondente transistor de travamento de dado 418a durante o pulso de alta voltagem no sinal de relógio DCLK. Os transistores de travamento de dado 418a a 418n passam os primeiros bits de dado para o correspondente grupo de linha de dados das células de disparo pré-carregadas 150a, 150c, assim por diante até 150m-l.

Quando o pulso de alta voltagem no sinal de relógio DCLK passa para um nivel de voltagem baixo, os transistores de travamento de dado 418a a 418n travam os primeiros bits de dado para prover sinais de dados temporizados ~DC1 a ~DCn. Os primeiros bits de dado são também providos para o correspondente grupo de linha de dados das células de disparo pré-carregadas 150b, 150d, e assim por diante até 150m. [00120] A seguir, cada um dos sinais de dados ~D1 a ~Dn inclui um segundo bit de dado provido para o correspondente transistor de travamento de dado 418a a 418n, para o correspondente grupo de linha de dados das células de disparo pré-carregadas 150b, 159d e assim por diante até 150m durante a segunda metade do pulso de alta voltagem no sinal de pré-carga PRECHARGE. Os transistores de travamento de dado 418a a 418n são desligados através do nível de baixa voltagem do sinal de relógio CLK, que impede que os segundos bits de dado passem para o correspondente grupo de linha de dados das células de disparo pré-carregadas 150a, 150c, e assim por diante até 150m. [00121] Os sinais de dados temporizados ~DC1 a ~DCn e os segundos bits de dado nos sinais de dados ~D1 a ~Dn são recebidos por todas células de disparo pré-carregadas 150 nos correspondentes grupos de linha de dados no circuito de célula de disparo de taxa de dados dupla 400. No grupo de disparo 402, os sinais de dados temporizados ~DC1 a ~DCn e os segundos bits de dado nos sinais de dados ~D1 a ~Dn são recebidos pelas linhas de dados 154 nas células de disparo pré-carregadas 150 e passados para as linhas de dados travados 156 e para as capacitâncias de nó de armazenamento de dados travados 158 através de transistores de travamento de dado 152 e do pulso de voltagem de nível alto no sinal de pré-carga PRECHARGE. Também, no grupo de disparo 402, as capacitâncias de nó de armazenamento 126 são pré-carregadas pelos transistores de pré-carga 128 através do pulso de voltagem de nível alto no sinal de pré-carga PRECHARGE. A seguir, no grupo de disparo 402, os transistores de travamento de dado 152 são desligados para travar nos sinais de dados travados ~DC1 a ~DCn e nos segundos bits de dado nos sinais de dados ~D1 a ~Dn para prover sinais de dados travados ~LDATAIN, quando o sinal de pré-carga PRECHARGE passa para uma voltagem de nível baixo. [00122] Em uma configuração das células de disparo pré-carregadas 150, depois de o pulso de alta voltagem no sinal de pré-carga PRECHARGE passar para um nível de voltagem baixo, provêem-se sinais de endereço ~ADRESS1 e ~ADRESS2 para selecionar o subgrupo de fileira 406, e provê-se um pulso de alta voltagem para o sinal de seleção SELECT para ligar o transistor de seleção 130. No subgrupo de fileira 406, as capacitâncias de nó de armazenamento 126 que descarregam, se o sinal de dados travados ~LDATAIN for alto, ou sem mantêm carregadas, se o sinal de dados ~LDATAIN for baixo. Nos subgrupos de fileira não endereçados, as capacitâncias de nó de armazenamento 126 descarregam, a despeito do nível de voltagem do sinal de dados travados ~LDATAIN. Provê-se um pulso de energia para o sinal de disparo FIRE para energizar os resistores de disparo 52 acoplados às chaves de acionamento 172, no estado condutivo, no subgrupo 406. [00123] Em uma configuração, a energização das células de disparo pré-carregadas 150 no circuito de célula de disparo de taxa de dados dupla 40 continua através da temporização nos primeiros bits de dado e células de disparo 150 no outro grupo de disparo. Os sinais de dados temporizados e segundos bits de dado são travados nas células de disparo pré- carregadas 150 através do lado decrescente do sinal de pré-carga, e provêem-se sinais de endereço para selecionar um subgrupo de fileira. Provê-se um pulso de nivel de alta voltagem em um sinal de seleção e um pulso de energia em um sinal de disparo para energizar células de disparo pré-carregadas 150 no estado condutivo no outro grupo de disparo. O processo continua até completar a ejeção de fluido. [00124] Em outras configurações, o circuito de célula de disparo pode incluir qualquer número adequado de circuitos de travamento de relógio, tal como o circuito de travamento de relógio 404, para prover travamento em qualquer número adequado de bits de dado, tal como três ou quatro ou mais bits de dado, em cada pulso de alta voltagem no sinal de pré-carga PRECHARGE. Por exemplo, o circuito de célula de disparo pode incluir um segundo circuito de travamento de relógio que temporiza em um terceiro bit de dado através de um segundo relógio de dado, e o circuito de célula de disparo trava os primeiro, segundo, e terceiro bits de dado, quando o sinal de pré-carga PRECHARGE passa de um nivel de voltagem alto para um nivel de voltagem baixo, de modo que o circuito de célula de disparo seja um circuito de célula de disparo de taxa de dados tripla. [00125] A figura 11 é um diagrama de tempo que ilustra operação de uma configuração de circuito de célula de disparo de taxa de dados dupla 400 da figura 10. O circuito de célula de disparo de taxa de dados dupla 400 inclui primeiro, segundo, e terceiro grupos de disparo FG1, FG2, FG3, e outros grupos de disparo até o grupo de disparo FGn. O circuito de célula de disparo de taxa de dados dupla 400 recebe sinais de pré-carga/ seleção S0, Sl, S2 e outros sinais de pré-carga/ seleção até Sn. Os sinais SO-Sn são usados como sinais de pré-carga e/ou seleção no circuito de célula de disparo de taxa de dados dupla 400. [00126] O primeiro grupo de disparo FG1 recebe o sinal SO em 500 como sinal de pré-carga e o sinal SI em 502 como sinal de seleção. O segundo grupo de disparo FG2 recebe o sinal SI em 502 como sinal de pré-carga e o sinal S2 em 504 como sinal de seleção. O terceiro grupo de disparo FG3 recebe o sinal S2 em 504 como sinal de pré-carga e o sinal S3 (não mostrado) como sinal de seleção, e assim por diante até o grupo de disparo FGn que recebe o sinal Sn-1 (não mostrado) como sinal de pré-carga, e o sinal Sn (não mostrado) como sinal de seleção. [00127] O circuito de travamento de relógio 404 recebe o sinal de dados de relógio DCLK em 506 e sinais de dados ~D1 a ~Dn em 508 e provê sinais de dados temporizados ~DC1 a ~DCn em 510. Os grupos de disparo FG1 a FGn travam os sinais de dados ~D1 a ~Dn em 508 e sinais de dados temporizados ~DC1 a ~DCn em 510 para prover um travamento dos sinais de dados travados e travamento dos sinais de dados, que são usados para ligar as chaves de acionamento 172 para energizar os resistores de disparo 52 selecionados. Cada grupo de disparo recebe um sinal de dados incluindo pulsos de energia para energizar os resistores de disparo 52 selecionados. Em uma configuração, um pulso de energia inicia substancialmente em direção à parte média ou final do pulso de alta voltagem no sinal selecionado do grupo de disparo para energizar os resistores de disparo selecionados no 52 grupo de disparo. [00128] O primeiro grupo de disparo FG1 trava os sinais de dados ~D1 a ~Dn em 508 e sinais de dados temporizados ~DC1 a ~DCn em 510 para prover sinais de dados travados temporizado de primeiro grupo de disparo FG1C em 512 e sinais de dados travados de primeiros grupo de disparo FG1D em 514. O segundo grupo de disparo FG2 trava os sinais de dados ~D1 a ~Dn em 508 e sinais de dados temporizados ~DC1 a ~DCn em 510 para prover sinais de dados travados temporizados de segundo grupo de disparo FG2C em 516 e sinais de dados travados de segundo grupo de disparo FG2D em 518. O terceiro grupo de disparo FG3 trava os sinais de dados ~D1 a ~Dn em 508 e sinais de dados temporizados ~DC1 a ~DCn em 510 para prover sinais de dados travados temporizados de terceiro grupo de disparo FG3C em 520 e sinais de dados travados de terceiro grupo de disparo FG3D em 522. Os outros grupos de disparo também travam os sinais de dados ~D1 a ~Dn em 508 e sinais de dados temporizados ~DC1 a ~DCn em 510 para prover sinais de dados temporizados travados e sinais de dados travados similares aos grupos de disparo FG1 a FG3. [00129] Para iniciar, o sinal SO em 500 provê um pulso de alta voltagem em 524 para o sinal de pré-carga do primeiro grupo de disparo FG1 no sinal de pré-carga do primeiro grupo de disparo FG1 e o sinal de dados de relógio DLCK em 506 provê um pulso de alta voltagem em 52 6 durante a primeira metade do pulso de alta voltagem em 524. O circuito de travamento de relógio 404 recebe o pulso de alta voltagem em 526 e passa os sinais de dados ~D1 a ~Dn em 508 para prover sinais de dados temporizados ~DC1 a ~DCn em 510. [00130] Durante a primeira metade do pulso de alta voltagem em 524, os sinais de dados ~D1 a ~Dn em 508 incluem sinais de dados temporizados de primeiro grupo de disparo 1C em 528, que são passados através do circuito de travamento de relógio 404 para prover sinais de dados temporizados de primeiro grupo de disparo 1C em 530 para os sinais de dados temporizados ~DC1 a ~DCn em 510. Também, os sinais de dados de primeiro grupo de disparo 1C em 530 são passados através dos transistores de travamento de dado 152 nas células de disparo pré-carregadas 150 do primeiro grupo de disparo FG1 para prover sinais de dados temporizados de primeiro grupo de disparo 1C em 532 para os sinais de dados temporizados travados de primeiro grupo de disparo FG1C em 512. Os sinais de dados temporizados de primeiro grupo de disparo 1C em 530 são travados como sinais de dados temporizados ~DC1 a ~DCn em 510, quando o pulso de alta voltagem 526 passa para um nivel lógico baixo. Os sinais de dados temporizados de primeiro grupo de disparo 1C em 528 devem ser mantidos até depois de o pulso de alta voltagem 526 ficar abaixo do valor limite de transistor. [00131] Durante a segunda metade do pulso de alta voltagem em 524, os sinais de dados ~D1 a ~Dn em 508 incluem sinais de dados temporizados de primeiro grupo de disparo 1D em 534. Quais sinais de dados temporizados de primeiro grupo de disparo 1D em 534 são passados através dos transistores de travamento de dado 152 nas células de disparo pré-carregadas 150 do primeiro grupo de disparo FG1 que são ligadas às linhas de dados 422 para prover sinais de dados de primeiro grupo de disparo 1D em 536 para os sinais de dados travados de primeiro grupo de disparo FG1D em 514. Os sinais de dados temporizados de primeiro grupo de disparo 1C em 532 e os sinais de dados de primeiro grupo de disparo 1D em 536 são travados nas células de disparo pré-carregadas 150 do primeiro grupo de disparo FG1, quando o pulso de alta voltagem 524 passa para um nível lógico baixo. Os sinais de dados temporizados de primeiro grupo de disparo 1D em 534 devem ser mantidos até depois de o pulso de alta voltagem 524 ficar abaixo do valor limite de transistor. [00132] Provêem-se sinais de endereço para selecionar um subgrupo de fileira, e o sinal SI em 502 provê um pulso de alta voltagem em 538 para o sinal de seleção do primeiro grupo de disparo FG1 e para o sinal de pré-carga do segundo grupo de disparo FG2. O pulso de alta voltagem em 538 liga os transistores de seleção 130 nas células de disparo pré-carregadas 150 do primeiro grupo de disparo FG1. No subgrupo de fileira endereçado, as capacitâncias de nó de armazenamento 126 quer descarregam, se o dado travado de primeiro grupo de disparo FG1C em 512 e FG1D em 514 for alto, ou se mantêm carregadas, se o dado travado de primeiro grupo de disparo FG1C em 512 e FG1D em 514 for baixo. Nos subgrupos de fileira não endereçados, as capacitâncias de nó de armazenamento 126 descarregam, a despeito do nível de voltagem do dado travado de primeiro grupo de disparo FG1C em 512 e FG1D em 514. Provê-se um pulso de energia para o sinal de disparo de primeiro grupo de disparo para energizar resistores de disparo 52 acoplados às chaves de acionamento 172 no estado condutivo no subgrupo de fileira endereçado. [00133] O sinal de dados de relógio DCLK em 506 provê um pulso de alta voltagem em 540 durante a primeira metade do pulso de alta voltagem em 538. O circuito de travamento de relógio 404 recebe o pulso de alta voltagem em 540 e passa os sinais de dados ~D1 a ~Dn em 508 para prover sinais de dados temporizados ~DC1 a ~DCn em 510. [00134] Durante a primeira metade do pulso de alta voltagem em 538, os sinais de dados ~D1 a ~Dn em 508 incluem sinais de dados temporizados de segundo grupo de disparo 2C em 542, que são passados através do circuito de travamento de relógio 404 para prover sinais de dados temporizados de segundo grupo de disparo 2C em 544 para os sinais de dados temporizados ~DC1 a ~DCn em 510. Também, os sinais de dados temporizados de segundo grupo de disparo 2C em 544 são passados através dos transistores de travamento de dado 152 nas células de disparo pré-carregadas 150 do segundo grupo de disparo FG2 para prover sinais de dados temporizados de segundo grupo de disparo 2C em 54 6 para os sinais de dados travados temporizados de segundo grupo de disparo FG2C em 516. Os sinais de dados temporizados de segundo grupo de disparo 2C em 544 são travados nos sinais de dados temporizados ~DC1 a ~DCn em 510, quando o pulso de alta voltagem 540 passa para um nivel lógico baixo. Os sinais de dados temporizados de segundo grupo de disparo 2C em 542 devem ser mantidos até depois de o pulso de alta voltagem 540 ficar abaixo do valor limite de transistor. [00135] Durante a segunda metade do pulso de alta voltagem em 538, os sinais de dados ~D1 a ~Dn em 508 incluem sinais de dados de segundo grupo de disparo 2D em 548. Quais sinais de dados de segundo grupo de disparo 2D em 548 são passados através dos transistores de travamento de dado 152 nas células de disparo pré-carregadas 150 do segundo grupo de disparo FG2 que são ligadas às linhas de dados 422 para prover sinais de dados de segundo grupo de disparo 2D em 550 para os sinais de dados travados de segundo grupo de disparo FG2D em 518. Os sinais de dados temporizados de segundo grupo de disparo 2C em 546 e os sinais de dados de segundo grupo de disparo 2D em 550 são travados nas células de disparo pré-carregadas 150 do segundo grupo de disparo FG2, quando o pulso de alta voltagem 538 passa para um nivel lógico baixo. Os sinais de dados temporizados de segundo grupo de disparo 2D em 548 devem ser mantidos até depois de o pulso de alta voltagem 538 ficar abaixo do valor limite de transistor. [00136] Provêem-se sinais de endereço para selecionar um subgrupo de fileira, e o sinal S2 em 504 provê um pulso de alta voltagem em 552 para o sinal de seleção do segundo grupo de disparo FG2 e para o sinal de pré-carga do terceiro grupo de disparo FG3. O pulso de alta voltagem em 552 liga os transistores de seleção 130 nas células de disparo pré-carregadas 150 do terceiro grupo de disparo FG3. No subgrupo de fileira endereçado, as capacitâncias de nó de armazenamento 126 quer descarregam, se o dado travado de segundo grupo de disparo FG2C em 516 e FG2D em 518 for alto, ou se mantêm carregadas, se o dado travado de segundo grupo de disparo FG2C em 516 e FG2D em 518 for baixo. Nos subgrupos de fileira não endereçados, as capacitâncias de nó de armazenamento 126 descarregam a despeito do nivel de voltagem do dado travado de primeiro grupo de disparo FG2C em 516 e FG2D em 518. Provê-se um pulso de energia para o sinal de disparo de segundo grupo de disparo para energizar os resistores de disparo 52 acoplados às chaves de acionamento 172, no estado condutivo, no subgrupo de fileira endereçado. [00137] O sinal de dados de relógio DCLK em 506 provê um pulso de alta voltagem em 554 durante a primeira metade do pulso de alta voltagem em 552. O circuito de travamento de relógio 404 recebe o pulso de alta voltagem em 554 e passa os sinais de dados ~D1 a ~Dn em 508 para prover sinais de dados temporizados ~DC1 a ~DCn em 510. [00138] Durante a primeira metade do pulso de alta voltagem em 552, os sinais de dados ~D1 a ~Dn em 508 incluem sinais de dados temporizados de terceiro grupo de disparo 3C em 556, que são passados através do circuito de travamento de relógio 404 para prover sinais de dados temporizados de terceiro grupo de disparo 3C em 558 para os sinais de dados temporizados ~DC1 a ~DCn em 510. Também, os sinais de dados temporizados de terceiro grupo de disparo 3C em 558 são passados através dos transistores de travamento de dado 152 nas células de disparo pré-carregadas 150 do terceiro grupo de disparo FG3 para prover sinais de dados temporizados de terceiro grupo de disparo 3C em 560 para os sinais de dados temporizados travados de terceiro grupo de disparo FG3C em 520. Os sinais de dados temporizados de terceiro grupo de disparo 3C em 558 são travados nos sinais de dados temporizados ~DC1 a ~DCn em 510, quando o pulso de alta voltagem 556 passa para um nivel lógico baixo. Os sinais de dados temporizados de terceiro grupo de disparo 3C em 556 devem ser mantidos até depois de o pulso de alta voltagem ficar abaixo do valor limite de transistor. [00139] Durante a segunda metade do pulso de alta voltagem em 552, os sinais de dados ~D1 a ~Dn em 508 incluem sinais de dados de terceiro grupo de disparo 3D em 562. Quais sinais de dados de terceiro grupo de disparo 3D em 562 são passados através dos transistores de travamento de dado 152 nas células de disparo pré-carregadas 150 de terceiro grupo de disparo FG3, que são ligadas às linhas de dados 422 para prover sinais de dados de terceiro grupo de disparo 3D em 564 para os sinais de dados travados de terceiro grupo de disparo FG3D em 522. Os sinais de dados temporizados de terceiro grupo de disparo 3C em 560 e os sinais de dados de terceiro grupo de disparo 3D em 564 são travados nas células de disparo pré-carregadas 150 no terceiro grupo de disparo FG3, quando o pulso de alta voltagem 552 passa para um nivel lógico baixo. Os sinais de dados temporizados de terceiro grupo de disparo 3D em 562 devem ser mantidos até depois de o pulso de alta voltagem 552 ficar abaixo do valor limite de transistor. [00140] Este processo continua até e incluindo o grupo de disparo FGn que recebe o sinal Sn-1 como sinal de pré-carga e o sinal Sn como sinal de seleção. O processo então repete com o primeiro grupo de disparo FG1 até completar a ejeção de fluido. [00141] A figura 12 é um diagrama esquemático ilustrando configuração de célula de disparo pré-carregada 160 que pode ser usada em circuitos de célula de disparo de taxa de dados múltipla. A célula de disparo pré-carregada 160 é similar à célula de disparo pré-carregada 120 da figura 6 e inclui chave de acionamento 172, resistor de disparo 52, e célula de memória da célula de disparo pré-carregada 120. Os elementos de célula de disparo pré-carregada 160 que coincidem com os elementos da célula de disparo pré-carregada 120 devem ter os mesmos números de referência dos elementos da célula de disparo pré-carregada 120 e são eletricamente acoplados juntos às linhas de sinal, como descrito na figura 6, com exceção de a porta do transistor de dado 136 ser eletricamente acoplada à linha de dados travados 166 que recebe o sinal de dados travados ~LDATAIN ao invés de ser acoplada ao sinal de dados 142, que recebe o sinal de dados ~DATA. Em adição, os elementos de célula de disparo pré-carregada 160, que coincidem com os elementos na célula de disparo pré-carregada 120, funcionam e operam como descrito na figura 6. [00142] A célula de disparo pré-carregada 160 inclui um transistor de travamento de dado 162 que inclui uma trajetória dreno-fonte eletricamente acoplada entre a linha de dados 164 e a linha de dados travados 166. A linha de dados 164 recebe sinais de dados ~DATAIN e o transistor de travamento de dado 162 trava os dados na célula de disparo pré-carregada 166 para prover sinais de dados travados ~DATAIN. Os sinais de dados ~DATAIN e sinais de dados travados ~LDATAIN são ativos quando baixos, como indicado por um til (~) no começo do nome do sinal. A porta do transistor de travamento de dado 162 é eletricamente acoplada à linha de seleção de dado 17 0 que recebe um sinal de seleção de dado DATASEL. [00143] Em uma configuração, o transistor de travamento de dado 162 se constitui um transistor minimamente dimensionado para minimizar o compartilhamento de carga entre a linha de dados travados 166 e a porta para o nó do transistor de travamento de dado 162, quando o sinal de seleção de dado passa de um nivel de voltagem alto para um nivel de voltagem baixo. Ademais, em uma configuração, o dreno do transistor de travamento de dado 162 determina a capacitância na linha de dados 164, quando o sinal de seleção de dado estiver em um nivel de voltagem baixo e um transistor minimamente dimensionado mantiver esta capacitância baixa. [00144] O transistor de travamento de dado 162 passa dados da linha de dados 164 para a linha de dados travados 166 e para uma capacitância de nó de armazenamento de dados travados 168 através de um sinal de seleção de dado de nivel alto. 0 dado é travado na linha de dados travados 164 e na capacitância de nó de armazenamento de dados 168, quando o sinal de seleção de dado passa de um nivel de voltagem alto para um nivel de voltagem baixo. A capacitância de nó de armazenamento de dados travados 168 é mostrada em linhas tracejadas, fazendo parte do transistor de dado 136. Alternativamente, um capacitor separado do transistor de dado 136 pode ser usado para guardar dados travados. [00145] As capacitâncias de nó de armazenamento de dados travados 168 devem ser suficientemente grandes para se manterem substancialmente em um nivel alto, quando o sinal de seleção de dado passa de um nivel alto para um nivel baixo. Também, a capacitância de nó de armazenamento de dados travados 168 deve ser suficientemente grande para se manter substancialmente em um nivel baixo, quando for provido um pulso de energia através de um sinal de disparo FIRE, um pulso de alta voltagem no sinal seleção SELECT, e um pulso de alta voltagem no sinal de pré-carga PRECHARGE. Em adição, o transistor de dado deve ser suficientemente pequeno para manter um nivel baixo na capacitância de nó de armazenamento de dados travados 168, quando a porta da chave de acionamento 172 for descarregada, e suficientemente grande para descarregar totalmente a porta da chave de acionamento 172 antes de começar um pulso de energia no sinal de disparo FIRE. [00146] Em uma configuração de circuito de célula de disparo de taxa de dados dupla 160, cada linha de seleção de dado 170 é eletricamente acoplada a uma linha de pré-carga, e a um primeiro relógio ou segundo relógio. Em alguns grupos de disparo, o primeiro relógio é eletricamente acoplado às linhas de seleção de dado 170 em algumas células de disparo pré-carregadas 160, e a linha de pré-carga é eletricamente acoplada às linhas de seleção de dado 170 nas outras células de disparo pré-carregadas 160. Em outros grupos de disparo, o segundo relógio é eletricamente acoplado às linhas de seleção de dado 170 em algumas células de disparo pré-carregadas 160, e a linha de pré-carga é eletricamente acoplada às linhas de seleção de dado 170 nas outras células de disparo pré-carregadas 160. O primeiro relógio inclui um pulso de alta voltagem na primeira metade de cada pulso de alta voltagem nos sinais de pré-carga dos grupos de disparo acoplados ao primeiro relógio. O segundo relógio inclui um pulso de alta voltagem na primeira metade de cada pulso de alta voltagem nos sinais de pré-carga dos grupos de disparo acoplados ao segundo relógio. Assim, em alguns grupos de disparo, o primeiro relógio e o sinal de pré-carga travam dois bits de dado durante cada pulso de alta voltagem no sinal de pré-carga, e, em outros grupos de disparo, o segundo relógio e o sinal de pré-carga travam dois bits de dado durante cada pulso de alta voltagem no sinal de pré-carga. Em outras configurações de circuitos de célula de disparo de taxa de dados múltipla que usam células de disparo pré-carregadas 160, qualquer número adequado de sinais de relógio pode ser usado para travar múltiplos bits de dado, tal como três ou mais bits de dado durante o pulso de alta voltagem de um sinal de pré-carga. [00147] Em um circuito de célula de disparo de taxa de dados múltipla que usa células de disparo pré-carregadas 160, algumas linhas de dados carregam nós de linha de dados travados em um grupo de disparo por vez, onde cada grupo de disparo recebe o nivel de voltagem alto no sinal de pré-carga do grupo de disparo. Outras linhas de dados carregam nós de linha de dados travados em um número de grupos de disparo, onde um número de grupos de disparo recebe o pulso de alta voltagem em um sinal de relógio. [00148] Durante operação da célula de disparo pré-carregada 160, o sinal de dados ~DATAIN é recebido pela linha de dados 164 e passado para a linha de dados travada 166 e para a capacitância de nó de armazenamento de dados travados 168 através de transistor de travamento de dado 162, provendo um pulso de voltagem alta para a linha de seleção de dado 170. A capacitância de nó de armazenamento 126 é pré-carregada através de um transistor de pré-carga 128 através do pulso de alta voltagem na linha de pré-carga 132. O transistor de travamento de dado 162 é desligado, para prover sinais de dados travados ~LDATAIN, quando o pulso de voltagem na linha de seleção de dado 17 0 passa de um nivel de voltagem alto para um nivel de voltagem baixo. Provê-se o dado a ser travado na célula de disparo pré-carregada 160, enquanto o sinal de seleção de dado estiver em um nivel de voltagem alto e mantido assim até depois de o sinal de seleção de dado passar para um nivel de voltagem baixo. O pulso de alta voltagem no sinal de seleção de dado ocorre durante um pulso de alta voltagem no sinal de pré-carga, ou é o pulso de alta voltagem no sinal de pré-carga. Ao invés, provê-se o dado a ser travado para a célula de disparo pré-carregada 120 da figura 6, enquanto o sinal de seleção estiver em um nivel de voltagem alto. [00149] Em uma configuração de célula de disparo pré-carregada 160 depois do pulso de alta voltagem na linha de seleção de dado 170, provêem-se os sinais de endereço ~ADRESS1 e ~ADRESS2 para as linhas de endereço 144 e 146 para ajustar os estados de primeiro transistor de endereço 138 e segundo transistor de endereço 140. Provê-se um pulso de alta voltagem para a linha de seleção 134 para ligar o transistor de seleção 130, e as capacitâncias de nó de armazenamento 126 descarregam, se o transistor de dado 136, primeiro transistor de endereço 138, e/ou segundo transistor de endereço 140 estiverem ligados. Alternativamente, as capacitâncias de nó de armazenamento 126 se mantêm carregadas, se o transistor de dado 136, primeiro transistor de endereço 138, e segundo transistor de endereço 140 estiverem todos desligados. [00150] A célula de disparo pré-carregada 160 é uma célula de disparo endereçada, se ambos sinais de endereço ~ADRESS1 e ~ADRESS2 forem baixos, e as capacitâncias de nó de armazenamento 12 6 quer descarregam, se o sinal de dados travados ~LDATAIN for alto, ou se mantêm carregadas se o sinal de dados travados ~LDATAIN for baixo. A célula de disparo pré-carregada 160 não é uma célula de disparo pré-carregada endereçada, se pelo menos um dos sinais de endereço ~ADRESS1 e ~ADRESS2 for alto, e as capacitâncias de nó de armazenamento 126 descarregam, a despeito do nivel de voltagem de dados travados ~LDATAIN. Os primeiros e segundo transistores de endereço 136 e 138 compreendem um decodificador de endereço, e, se a célula de disparo pré-carregada 160 for endereçada, o transistor de dado 136 controla o nivel de voltagem na capacitância de nó de armazenamento 126. [00151] A figura 13 é um diagrama de tempo que ilustra a operação de uma configuração de circuito de célula de disparo de taxa de dados dupla usando células de disparo pré-carregadas 160. Cada linha de seleção de dado 170 é eletricamente acoplada a uma linha de pré-carga, e primeiro ou segundo relógio de dado. O circuito de célula de disparo de taxa de dados dupla inclui um primeiro grupo de disparo FG1, um segundo grupo de disparo FG2, um terceiro grupo de disparo, e outros grupos de disparo, até o grupo de disparo FGn. O circuito de célula de disparo de taxa de dados dupla recebe sinais de seleção/ pré-carga S0, Sl, S2, e outros sinais de seleção/ pré-carga até Sn. Os sinais de seleção/ pré-carga SO-Sni são usados como sinais de pré-carga e/ou sinal de seleção no circuito de célula de disparo de taxa de dados dupla. [00152] O primeiro grupo de disparo FG1 recebe um sinal S0 em 600 como sinal de pré-carga, e um sinal Sl em 602, como sinal de seleção. O segundo grupo de disparo FG2 recebe o sinal Sl em 602 como sinal de pré-carga, e o sinal S2 em 604 como sinal de seleção. O terceiro grupo de disparo FG3 recebe o sinal S2 em 604 como sinal de pré-carga, e o sinal S3 (não mostrado) como sinal de seleção, e assim por diante, até o grupo de disparo FGn, que recebe o sinal Sn-1 (não mostrado) como sinal de pré-carga e o sinal Sn (não mostrado) como sinal de seleção. [00153] O circuito de célula de disparo de taxa de dados dupla recebe um primeiro sinal de relógio de dado DCLKl em 606 através de um primeiro relógio de dado, e um segundo sinal de relógio de dado DCLK2 em 608 através de um segundo relógio de dado. 0 primeiro relógio de dado é eletricamente acoplado às linhas de seleção de dado 170 substancialmente em metade das células de disparo pré-carregadas 160 nos grupos de disparo impar, tal como o primeiro e terceiro grupos de disparo FG1 e FG3. A linha de pré-carga de cada grupo de disparo é eletricamente acoplada às linhas de seleção de dado 170 substancialmente na outra metade das células de disparo pré-carregadas 160 nos grupos de disparo impares. O segundo relógio de dado é eletricamente acoplado às linhas de seleção de dados 170 substancialmente em metade das células de disparo pré-carregadas 160 nos grupos de disparo pares, tal como os segundo e quarto grupos de disparo FG2 e FG4, e a linha de pré-carga dos grupos de disparo é eletricamente acoplada às linhas de seleção de dado 170, substancialmente na outra metade das células de disparo pré-carregadas 160 nos grupos de disparo pares. [00154] O primeiro sinal de relógio de dado DCLK1 em 606 inclui um pulso de alta voltagem na primeira metade de cada pulso de alta voltagem nos sinais de pré-carga dos grupos de disparo acoplados ao primeiro relógio de dado, e o segundo sinal de relógio de dado DCLK2 em 608 inclui um pulso de alta voltagem na primeira metade de cada pulso de alta voltagem nos sinais de pré-carga de grupos de disparo acoplados ao segundo relógio de dado. As linhas de dados provêem sinais de dados ~D1 a ~Dn em 610, onde cada uma das linhas de dados provê um dos sinais de dados ~D1 a ~Dn em 610 e um primeiro bit de dado durante a primeira metade do pulso de alta voltagem no sinal de pré-carga e um segundo bit de dado durante a segundo metade do pulso de alta voltagem no sinal de pré-carga. Cada linha de dados é eletricamente acoplada às células de disparo pré-carregadas 160 em todos grupos de disparo. Também, cada linha de dados é eletricamente acoplada às células de disparo pré-carregadas 160 em um grupo de disparo tendo linhas de seleção 170 acopladas aos primeiro ou segundo relógio de dado e às células de disparo pré-carregadas 160 no grupo de disparo que tem linhas de seleção 170 acopladas à linha de pré-carga do grupo de disparo. [00155] Nos grupos de disparo impares, o primeiro sinal de relógio de dado DCLK1 em 606 e um sinal de pré-carga travam dois bits de dado durante cada pulso de alta voltagem no sinal de pré-carga. Nos grupos de disparo pares, o segundo sinal de relógio de dado DCLK2 em 608 e um sinal de pré-carga travam dois bits de dado durante cada pulso de alta voltagem no sinal de pré-carga. Em outras configurações de circuito de célula de disparo de taxa de dados múltipla que usa células de disparo pré-carregadas 160, qualquer número adequado de sinais de relógio de dado pode ser usado para travar múltiplos bits de dado, tal como três ou mais bits de dado, durante o pulso de alta voltagem de um sinal de pré-carga. [00156] Os grupos de disparo FG1 a FGn travam os sinais de dados ~D1 a ~Dn em 610 para prover sinais de dados travados e sinais de dados de pré-carga, que são usados para ligar as chaves de acionamento 172 para energizar os resistores de disparo selecionados 52. Cada grupo de disparo recebe um sinal de disparo que inclui pulsos de energia para energizar os resistores de disparo selecionados 52. Em uma configuração, um pulso de energia começa substancialmente em direção à parte média ou final do pulso de alta voltagem no sinal de seleção do grupo de disparo para energizar resistores de disparo selecionados 52 no grupo de disparo. [00157] O primeiro grupo de disparo FG1 trava os sinais de dados ~D1 a ~Dn em 610 para prover sinais de dados temporizados travados de primeiro grupo de disparo FG1C em 612 e sinais de dados de pré-carga travados de primeiro grupo de disparo FG1P em 614. O segundo grupo de disparo FG2 trava os sinais de dados ~D1 a ~Dn em 610 para prover sinais de dados temporizados travados de segundo grupo de disparo FG2C em 616 e sinais de dados de pré-carga travados de segundo grupo FG2P em 618. O terceiro grupo de disparo FG3 trava os sinais de dados ~D1 a ~Dn em 610 para prover sinais de dados temporizados travados de terceiro grupo de disparo FG3C em 620 e sinais de dados de pré-carga travados de terceiro grupo de disparo FG3P em 622. Os outros grupos de disparo também travam os sinais de dados ~D1 a ~Dn em 610 para prover sinais de dados temporizados travados e sinais de dados de pré-carga travados similares para os grupos de disparo FG1 a FG3. [00158] Para começar, o sinal SO em 600 provê um pulso de alta voltagem em 624 para o sinal de pré-carga do primeiro grupo de disparo FG1. Durante a primeira metade do pulso de alta voltagem em 624, o primeiro sinal de dados de relógio DCLK1 em 60 6 provê um pulso de alta voltagem em 62 6. Sinais de dado ~D1 a ~Dn em 610 incluem sinais de dados temporizados de primeiro grupo de disparo 1C em 628 que são passados através dos transistores de travamento de dado 162 acoplados ao primeiro relógio de dado no primeiro grupo de disparo FG1 para prover sinais de dados temporizados de primeiro grupo de disparo 1C em 630 para os sinais de dados temporizados travados de primeiro grupo de disparo FG1C em 612. Os sinais de dados temporizados de primeiro grupo de disparo 1C em 630 são travados, quando o pulso de alta voltagem 626 passa para um nível lógico baixo. Os sinais de dados temporizados de primeiro grupo de disparo 1C em 628 devem ser mantidos até depois de o pulso de alta voltagem 626 ficar abaixo do valor limite de transistor. [00159] Durante a segunda metade do pulso de alta voltagem em 624, os sinais de dados ~D1 a ~Dn em 610 incluem sinais de dados temporizados de primeiro grupo de disparo IP em 632. Quais sinais de dados temporizados de primeiro grupo de disparo IP em 632 são passados através dos transistores de travamento de dados 162 que são acoplados à linha de pré-carga do primeiro grupo de disparo FG1 para prover sinais de dados de pré-carga de primeiro grupo de disparo IP em 634 para os sinais de dados de pré-carga travados de primeiro grupo de disparo FG1P em 614. Os sinais de dados de pré-carga de primeiro grupo de disparo IP em 634 são travados nas células de disparo pré-carregadas 160 no primeiro grupo de disparo FG1, quando o pulso de alta voltagem 624 passa para um nível lógico baixo. Os sinais de dados temporizados de primeiro grupo de disparo IP em 632 devem ser mantidos até depois de o pulso de alta voltagem 624 ficar abaixo do valor limite de transistor. [00160] Provêem-se sinais de endereço para selecionar um subgrupo de fileira, e o sinal SI em 602 provê um pulso de alta voltagem em 636 para o sinal de seleção do primeiro grupo de disparo FG1 e para o sinal de pré-carga do segundo grupo de disparo FG2. O pulso de alta voltagem em 636 liga os transistores de seleção 130 nas células de disparo pré-carregadas 160 do primeiro grupo de disparo FG1. No subgrupo de fileira endereçado, as capacitâncias de nó de armazenamento 126 quer descarregam, se o dado travado de primeiro grupo de disparo FG1C em 612 e FG1P em 614 for alto, ou se mantêm carregadas, se o dado travado de primeiro grupo de disparo FG1C em 612 e FG1P em 614 for baixo. Nos subgrupos de fileira não endereçados, as capacitâncias de nó de armazenamento 126 descarregam, a despeito do nível de voltagem do dado travado de primeiro grupo de disparo FG1C em 612 e FG1P em 614. Provê-se um pulso de energia para o sinal de disparo de primeiro grupo de disparo para energizar resistores de disparo 52 acoplados às chaves de acionamento no estado condutivo no subgrupo de fileira endereçado. [00161] Durante a primeira metade do pulso de alta voltagem em 636, o segundo sinal de relógio de dado DCLK2 em 608 provê um pulso de alta voltagem em 638. Sinais de dados ~D1 a ~Dn em 610 incluem sinais de dados temporizados de segundo grupo de disparo 2C em 640, que são passados através de transistores de travamento de dados 162 acoplados ao segundo relógio de dado no segundo grupo de disparo FG2 para prover sinais de dados temporizados de segundo grupo de disparo 2C em 642 para os sinais de dados temporizados travados de segundo grupo de disparo FG2C em 616. Os sinais de dados temporizados de segundo grupo de disparo 2C em 642 são travados, quando o pulso de alta voltagem 638 passa para um nível lógico baixo. Os sinais de dados de pré-carga de segundo grupo de disparo 2C em 640 devem ser mantidos até depois de o pulso de alta voltagem 638 ficar abaixo do valor limite de transistor.

[00162] Durante a segunda metade do pulso de alta voltagem em 636, sinais de dados ~D1 a ~Dn em 610 incluem sinais de dados de pré-carga de segundo grupo de disparo 2P em 644. Sinais de dado de pré-carga de segundo grupo de disparo 2P são passados através de transistores de travamento de dados 162 que são acoplados à linha de pré-carga do segundo grupo de disparo FG2 para prover sinais de dados de pré-carga de segundo grupo de disparo 2P em 646 para os sinais de dados de pré-carga travados de segundo grupo de disparo FG2P em 618. Os sinais de dados de pré-carga de segundo grupo de disparo 2P em 646 são travados nas células de disparo pré-carregadas 160 no segundo grupo de disparo FG2, quando o pulso de alta voltagem 638 passa para um nivel lógico baixo. Os sinais de dados temporizados de segundo grupo de disparo 2P em 644 devem ser mantidos até depois de o pulso de alta voltagem 636 ficar abaixo do valor limite de transistor. [00163] Provêem-se sinais de endereço para selecionar um subgrupo de fileira, e o sinal S2 em 604 provê um pulso de alta voltagem em 648 para o sinal de seleção do primeiro grupo de disparo FG2 e para o sinal de pré-carga do segundo grupo de disparo FG3. O pulso de alta voltagem em 648 liga o transistor de seleção 130 nas células de disparo pré-carregadas 160 do segundo grupo de disparo FG2. No subgrupo de fileira endereçado, as capacitâncias de nó de armazenamento 126 descarregam, se o dado travado de primeiro grupo de disparo FG2C em 616 e FG2P em 618 for alto, ou se mantêm carregadas, se o dado travado de primeiro grupo de disparo FG2C em 616 e FG2P em 614 for baixo. Nos subgrupos de fileira não endereçados, as capacitâncias de nó de armazenamento 126 descarregam, a despeito do nivel de voltagem do dado travado de segundo grupo de disparo FG2C em 616 e FG2P em 618. Provê-se um pulso de energia para o sinal de disparo de segundo grupo de disparo para energizar os resistores de disparo 52 acoplados às chaves de acionamento 172 no estado condutivo no subgrupo de fileira endereçado. [00164] Durante a primeira metade do pulso de alta voltagem em 648, o primeiro sinal de relógio de dado DCLK1 em 606 provê um pulso de alta voltagem em 650. Sinais de dado ~D1 a ~Dn em 610 incluem sinais de dados temporizados de terceiro grupo de disparo 3C em 652, que são passados através de transistores de travamento de dados 162 acoplados ao primeiro relógio de dado no terceiro grupo de disparo FG3, para prover sinais de dados temporizados de terceiro grupo de disparo 3C em 654 para os sinais de dados temporizados travados de terceiro grupo de disparo FG3C em 620. Os sinais de dados temporizados de terceiro grupo de disparo 3C em 654 são travados, quando o pulso de alta voltagem 638 passa para um nivel lógico baixo. Os sinais de dados temporizados de terceiro grupo de disparo 3C em 652 devem ser mantidos até depois de o pulso de alta voltagem 650 ficar abaixo do valor limite de transistor. [00165] Durante a segunda metade do pulso de alta voltagem em 648, sinais de dados ~D1 a ~Dn em 610 incluem sinais de dados de pré-carga de terceiro grupo de disparo 3P em 656. Quais sinais de dados de pré-carga de terceiro grupo de disparo 3P em 656 são passados através dos transistores de travamento de dado 162 que são acoplados à linha de pré-carga do terceiro grupo de disparo FG3 para prover sinais de dados de pré-carga de terceiro grupo de disparo 3P em 658 para os sinais de dados de pré-carga de terceiro grupo de disparo FG3P em 622. Os sinais de dados de pré-carga de terceiro grupo de disparo 3P em 658 são travados nas células de disparo pré-carregadas 160 no terceiro grupo de disparo FG3, quando o pulso de alta voltagem 648 passa para um nivel lógico baixo. Os sinais de dados temporizados de terceiro grupo de disparo 3P em 656 devem ser mantidos até depois de o pulso de alta voltagem 638 ficar abaixo do valor limite de transistor. [00166] Este processo continua até e incluindo o grupo de disparo FGn que recebe o sinal Sn-1 como sinal de pré-carga e sinal Sn como sinal de seleção. O processo então repete com o primeiro grupo de disparo FG1 até completar a ejeção de fluido. [00167] A figura 14 é um diagrama esquemático ilustrando configuração de célula de disparo pré-carregada de transistor de duas passagens 180. A célula de disparo pré-carregada 180 pode ser usada com a célula de disparo pré-carregada 160 da figura 12 em circuitos de célula de disparo de taxa de dados múltipla. Em uma configuração de circuito de célula de disparo de taxa de dados múltipla que usa apenas as células de disparo pré-carregadas 160 da figura 12, algumas linhas de dados carregam nós de linha de dados travados acoplados a transistores de travamento de dados 162 que recebem um pulso de alta voltagem em um sinal de relógio de dado, incluindo nós de dados travados em todos os grupos de disparo que recebem o sinal de relógio de dado. Nestes circuitos de célula de disparo de taxa de dados múltipla, a célula de disparo pré-carregada de transistor de duas passagens 180 pode ser usada em lugar das células de disparo pré-carregadas 160 que recebem sinais de relógio de dado. As células de disparo pré-carregadas de transistores de duas passagens 180 reduzem a capacitância da linha de dados, de modo que as linhas de dados carreguem os nós de linha de dados apenas no grupo de disparo que esteja recebendo um pulso de alta voltagem no sinal de pré-carga do grupo de disparo. [00168] A célula de disparo pré-carregada 180 é similar à célula de disparo 180 da figura 6 e inclui chave de acionamento 172, resistor de disparo 52, e célula de memória da célula de disparo pré-carregada 120. Elementos da célula de disparo pré-carregada 180 que coincidem com elementos da célula de disparo pré-carregada 120 recebem os mesmos números de referência dos elementos da célula de disparo pré-carregada 120, e são eletricamente acoplados juntos às linhas de sinal, como descrito na figura 6, com a exceção de a porta do transistor de dado 136 ser eletricamente acoplada à linha de dados travados 182 que recebe um sinal de dados travados ~LDATAIN, ao invés de à linha de dados 142, que recebe um sinal de dados ~LDATAIN. Em adição, os elementos de célula de disparo pré-carregada 180 que coincidem com elementos na célula de disparo pré-carregada 120 funcionam e operam como descrito na figura 6. [00169] A célula de disparo pré-carregada 180 inclui um transistor de travamento de dados 184 e transistor de passagem de pré-carga 186. O transistor de travamento de dados temporizados 184 inclui uma trajetória dreno-fonte acoplada entre a trajetória dreno-fonte do transistor de passagem de pré-carga 186 e a linha de dados travados 182. A trajetória dreno-fonte do transistor de passagem de pré-carga 186 é eletricamente acoplada entre a trajetória dreno-fonte do transistor de travamento de dados temporizado 184 e a linha de dados 188. A porta do transistor de travamento de dados 184 é eletricamente acoplada à linha de relógio de dado 190 que recebe um sinal de relógio de dado DCLK, e a porta do transistor de passagem de pré-carga 186 é eletricamente acoplada à linha de pré-carga 132, que recebe o sinal de pré-carga PRECHARGE. 0 sinal de relógio de dado DCLK em 190 inclui um pulso de alta voltagem durante o pulso de alta voltagem no sinal de pré-carga PRECHARGE. A linha de dados 188 recebe sinais de dados ~DATAIN, e o transistor de travamento de dados temporizados 184 trava os dados na célula de disparo pré-carregada 180, para prover sinais de dados travados ~LDATAIN. Sinais de dado ~DATAIN e sinais de dados travados ~LDATAIN são ativos, quando baixos, como indicado por um til (~) no começo do nome do sinal. [00170] A linha de dados 188 recebe sinais de dados ~DATAIN, e o transistor de passagem de pré-carga 186 passa os dados da linha de dados 18 para o transistor de travamento temporizado 184 através de um pulso de alta voltagem no sinal de pré-carga. O transistor de travamento temporizado 184 passa os dados para a linha de dados travados 182 e para uma capacitância de nó de armazenamento de dados travados 192 através de um pulso de alta voltagem no sinal de relógio de dado. O pulso de alta voltagem no sinal de relógio de dado ocorre durante o pulso de alta voltagem no sinal de pré-carga . [00171] O dado é travado na linha de dados travados 182 e na capacitância de nó de armazenamento de dados travados 192, quando o sinal de relógio passa de um nivel de voltagem alto para um nivel de voltagem baixo. A capacitância de nó de armazenamento de dados travados 192 é mostrada em linhas tracejadas, fazendo parte do transistor de dado 136. Alternativamente, um capacitor separado do transistor de dado 136 pode ser usado para guardar dados travados. [00172] A capacitância de nó de armazenamento de dados travados 192 deve ser suficientemente grande para permanecer substancialmente em um nivel alto, quando o sinal de relógio travado passa de um nivel alto para um nivel baixo. Também, a capacitância de nó de armazenamento de dados travados 192 deve ser suficientemente grande para se manter em um nivel baixo, quando um pulso de energia for provido para o sinal de seleção SELECT, e um pulso de alta voltagem for provido para o sinal de pré-carga PRECHARGE. Em adição, o transistor de dado 136 deve ser suficientemente pequeno para manter um nivel baixo na capacitância de nó de armazenamento de dados travados 192, quando a porta da chave de acionamento 172 estiver descarregada antes de começar um pulso de energia no sinal de disparo FIRE. [00173] Em uma configuração de circuito de célula de disparo de taxa de dados dupla usando células de disparo pré-carregadas 160 e células de disparo pré-carregadas de transistor de duas passagens 180, cada grupo de disparo inclui substancialmente metade de células de disparo pré-carregadas 160 e substancialmente metade de células de disparo pré-carregadas de transistor de duas passagens 180. As linhas de seleção de dado 17 0 das células de disparo pré-carregadas 170 no grupo de disparo são eletricamente acopladas à linha de pré-carga daquele grupo de disparo. Também, os transistores de passagem de pré-carga 186 de todas as células de disparo pré-carregadas 180 em um grupo de disparo são eletricamente acoplados à linha de pré-carga daquele grupo de disparo. Um primeiro relógio é eletricamente acoplado a todas linhas de relógio de dado 190 nas células de disparo pré-carregadas 180 em alguns grupos de disparo, e um segundo relógio é eletricamente acoplado a todas linhas de relógio de dado 190 nas células de disparo pré-carregadas 180 nos outros grupos de disparo. O primeiro relógio inclui um pulso de alta voltagem na primeira metade de cada pulso de voltagem nos sinais de pré-carga dos grupos de disparo acoplados ao primeiro relógio. O segundo relógio inclui um pulso de alta voltagem na primeira metade de cada pulso de alta voltagem nos sinais de pré-carga de grupos de disparo acoplados ao segundo relógio. Assim, em alguns grupos de disparo, o primeiro relógio e o sinal de pré-carga travam dois bits de dado durante cada pulso de voltagem no sinal de pré-carga, e em outros grupos de disparo, o segundo relógio e o sinal de pré-carga travam dois bits de dado durante cada pulso de voltagem no sinal de pré-carga. Neste circuito de célula de disparo de taxa de dados múltipla que usa células de disparo pré-carregadas 160 e células de disparo pré-carregadas de transistor de duas passagens 160, as linhas de dados carregam nós de linha de dados travados no grupo de disparo que recebem um sinal de pré-carga com nivel de voltagem alto. [00174] Na operação de célula de disparo pré-carregada 180, o sinal de dados ~DATAIN é recebido pela linha de dados 188 e transferida para um transistor de travamento de dados temporizados 184 através de um transistor de passagem de pré-carga 186 provendo um pulso de alta voltagem no sinal de pré-carga. O transistor de travamento de dados temporizados 184 transfere o dado para a linha de dados travados 182 e para a capacitância de nó de armazenamento de dados travados 192 através de um pulso de alta voltagem no sinal de relógio de dado. O pulso de alta voltagem no sinal de relógio de dado ocorre durante o pulso de alta voltagem no sinal pré-carga. [00175] As capacitâncias de nó de armazenamento 126 são pré- carregadas através de um transistor de pré-carga 128 através de um pulso de alta voltagem no sinal de pré-carga. O transistor de travamento de dados temporizado 184 é desligado para prover sinais de dados travados ~LDATAIN como pulso de alta voltagem, quando o pulso de alta voltagem no sinal de relógio de dado passa de um nível de voltagem alto para um nível de voltagem baixo. Provê-se o dado travado na célula de disparo pré-carregada 180 enquanto o sinal de relógio de dado estiver em um nível de alta voltagem, e mantido até depois de o sinal de relógio de dado passar para um nível de voltagem baixo, que ocorre durante o pulso de alta voltagem no sinal de pré-carga. Em contraste, provê-se o dado a ser travado na célula de disparo pré-carregada 120 da figura 6, enquanto o sinal de seleção estiver em um nível de voltagem alto. [00176] Em uma configuração de célula de disparo pré-carregada 180, depois do pulso de voltagem de nível alto no sinal de relógio de dado, provêem-se os sinais de endereço ~ADRESS1 e ~ADRESS2 para as linhas de endereço 144 a 146 para ajustar os estados de primeiro transistor de endereço 138 e segundo transistor de endereço 140. Provê-se um pulso de alta voltagem para a linha de seleção 134 para ligar o transistor de seleção 130, e as capacitâncias de nó de armazenamento 126 descarregam, se o transistor dado 136, o primeiro transistor de endereço 138 e/ou o segundo transistor de endereço 126 estiverem ligados. Alternativamente, as capacitâncias de nó de armazenamento 126 se mantêm carregadas, se o transistor de dado 136, o primeiro transistor de endereço 138 e o segundo transistor de endereço 140, forem todos desligados. [00177] A célula de disparo pré-carregada 180 é uma célula de disparo endereçada, se ambos sinais de endereço ~ADRESS1 e ~ADRESS2 forem baixos, e as capacitâncias de nó de armazenamento 12 6 quer descarregam, se o sinal de dados ~LDATAIN for alto, se mantêm carregadas, se o sinal de dados travados ~LDATAIN for baixo. A célula de disparo pré-carregada 180 não é uma célula de disparo endereçada, se pelo menos um sinal de endereço ~ADRESS1 ou ~ADRESS2 for alto, e as capacitâncias de nó de armazenamento 126 descarregam, a despeito do nivel de voltagem do sinal de dados travados ~LDATAIN. Os primeiro e segundo transistores de endereço 136 e 138 compreendem um decodificador de endereço, e, se a célula de disparo pré-carregada 180 for endereçada, o transistor de dado 136 controla o nivel de voltagem nas capacitâncias de nó de armazenamento 126. [00178] A figura 15 é um diagrama de tempo que ilustra a operação de uma configuração de circuito de célula de disparo de taxa de dados dupla usando células de disparo pré-carregadas 160 e células de disparo pré-carregadas de transistor de duas passagens 180. O circuito de célula de disparo de taxa de dados dupla inclui uma pluralidade de grupos de disparo e cada grupo de disparo inclui substancialmente metade de células de disparo pré-carregadas 160 e substancialmente metade de células de disparo pré-carregadas de transistor de duas passagens 180. [00179] O circuito de célula de disparo de taxa de dados dupla inclui um primeiro grupo de disparo FG1, um segundo grupo de disparo FG2, um terceiro grupo de disparo FG3, e outros grupos de disparo, até o grupo de disparo FGn. O circuito de célula de disparo de taxa de dados dupla recebe sinais de pré-carga/ seleção S0, Sl, S2 e outros sinais de pré-carga/ seleção até Sn. 0 primeiro grupo de disparo FG1 recebe um sinal SO em 700 como sinal de pré-carga, e um sinal 51 em 7 02 como sinal de seleção. O segundo grupo de disparo FG2 recebe um sinal SI em 702 como sinal de pré-carga e sinal 52 em 704 como sinal de seleção. O terceiro grupo de disparo FG3 recebe sinal S2 em 704 como sinal de pré-carga e sinal S3 (não mostrado) como sinal de seleção, e assim por diante, até o grupo de disparo FGn, que recebe o sinal Sn-1 (não mostrado) como sinal de pré-carga e sinal Sn (não mostrado) como sinal de seleção. [00180] O circuito de célula de disparo de taxa de dados dupla recebe um primeiro sinal de relógio DLCKl em 706 através de um primeiro relógio de dado e um segundo sinal de relógio de dado DLCK2 em 708 através de um segundo relógio de dado. O primeiro relógio de dado é eletricamente acoplado a todas linhas de relógio de dado 190 nas células de disparo pré-carregadas 180 nos grupos de disparo impares, tal como primeiro e terceiro grupos de disparo FG1 e FG3. O segundo relógio de dado é eletricamente acoplado a todas linhas de relógio de dado 190 nas células de disparo pré-carregadas 180 nos grupos de disparo pares, tal como segundo e quarto grupos de disparo FG2 e FG4. As linhas de seleção de dado 170 de todas células de disparo pré-carregadas 160 em um grupo de disparo são eletricamente acopladas à linha de pré-carga daquele grupo de disparo. Também, os transistores de passagem de pré-carga 186 de todas células de disparo pré-carregadas 180 em um grupo de disparo são eletricamente acoplados à linha de pré-carga daquele grupo. [00181] O primeiro sinal de relógio de dado DCLK1 em 706 inclui um pulso de alta voltagem na primeira metade de cada pulso de alta voltagem nos sinais de pré-carga dos grupos de disparo acoplados ao primeiro relógio de dado, e o segundo sinal de relógio de dado DCLK2 em 708 inclui um pulso de alta voltagem na primeira metade de cada pulso de alta voltagem nos sinais de pré-carga de grupos de disparo acoplados ao segundo relógio de dado. As linhas de dados provêem sinais de dados ~D1 a ~Dn, onde cada linha de dados provê um dos sinais de dados ~D1 a ~Dn em 710 e um primeiro bit de dado durante a primeira metade do pulso de alta voltagem em um sinal de pré-carga e um segundo bit de dado durante a segunda metade do pulso de alta voltagem no sinal de pré-carga. Cada linha de dados é eletricamente acoplada às células de disparo pré-carregadas 160 e às células de disparo pré-carregadas de transistor de duas passagens 180 em cada um dos grupos de disparo FG1 a FGn. [00182] Nos grupos de disparo impares, o sinal de relógio de dado DCLK1 em 706 e um sinal de pré-carga travam dois bits de dado durante cada pulso de alta voltagem no sinal de pré-carga. Nos grupos de disparo pares, o segundo sinal de relógio de dado DCLK2 em 7 08 e um sinal de pré-carga travam dois bits de dado durante cada pulso de alta voltagem no sinal de pré-carga. Em outras configurações de circuitos de célula de disparo de taxa de dados múltipla que usam células de disparo de pré-carga 160 e células de disparo pré-carregadas de transistor de duas passagens 180, qualquer número adequado de sinais de relógio pode ser usado para travar múltiplos bits de dado, tal como três ou mais bits, durante o pulso de alta voltagem de um sinal de pré-carga. [00183] Os grupos de disparo FG1 a FGn travam os sinais de dados ~D1 a ~Dn em 710 para prover sinais de dados temporizados e travados nos sinais de dados de pré-carga, que são usados para ligar as chaves de acionamento 172 para energizar os resistores de disparo 52 selecionados. Cada grupo de disparo recebe um sinal de disparo que inclui pulsos de energia para energizar os resistores de disparo selecionados 52. Em uma configuração, um pulso de energia inicia substancialmente em direção à parte média ou final do pulso de alta voltagem no sinal de seleção do grupo de disparo para energizar os resistores de disparo selecionados 52 no grupo de disparo. [00184] O primeiro grupo de disparo FG1 trava os sinais de dados ~D1 a ~Dn em 710, para prover sinais de dados temporizados travado de primeiro grupo FG1C em 712 e sinais de dados travados de pré-carga de primeiro grupo de disparo FG1P em 714. O segundo grupo de disparo FG2 trava os sinais de dados ~D1 a ~Dn em 710, para prover sinais de dados temporizados travados de segundo grupo de disparo FG2C em 716 e sinais de dados travados de pré-carga de segundo grupo de disparo FG2P em 718. O terceiro grupo de disparo FG3 trava os sinais de dados ~D1 a ~Dn em 710, para prover sinais de dados temporizados travados de terceiro grupo de disparo FG3C em 720 e sinais de dados de pré-carga travados de terceiro grupo de disparo FG3P em 722. Os outros grupos de disparo também travam os sinais de dados ~D1 a ~Dn em 710 para prover sinais de dados temporizados travados e sinais de dados de pré-carga travados similares aos grupos de disparo FG1 a FG3. [00185] O sinal SO em 700 provê um pulso de alta voltagem em 724 para o sinal de pré-carga do primeiro grupo de disparo FG1. Durante a primeira metade do pulso de alta voltagem em 724, o primeiro sinal de relógio de dado DLCKl em 70 6 provê um pulso de alta voltagem em 72 6. Os sinais de dados ~D1 a ~Dn em 710 incluem os sinais de dados temporizados de primeiro grupo de disparo 1C em 728, que são passados através dos transistores de passagem de pré-carga 186 acoplados à linha de pré-carga do primeiro grupo de disparo FG1 e aos transistores de travamento de dados temporizado 184 acoplados ao primeiro relógio de dado no primeiro grupo de disparo FG1 para prover sinais de dados temporizados de primeiro grupo de disparo 1C em 730 para os sinais de dados temporizados de primeiro grupo de disparo FG1C em 712. Os sinais de dados temporizados de primeiro grupo de disparo 1C em 730 são travados, quando o pulso de alta voltagem 526 passa para um nivel lógico baixo. Os sinais de dados temporizados de primeiro grupo de disparo 1C em 728 devem ser mantidos até depois de o pulso de alta voltagem 726 ficar abaixo do valor limite de transistor. [00186] Durante a segunda metade do pulso de alta voltagem em 724, os sinais de dados ~D1 a ~Dn em 710 incluem sinais de dados de pré-carga de primeiro grupo de disparo IP em 732. Quais sinais de dados temporizados de primeiro grupo de disparo IP em 732 são passados através dos transistores de travamento de dados 162 que são acoplados à linha de pré-carga do primeiro grupo de disparo FG1 para prover sinais de dados de pré-carga de primeiro grupo de disparo IP em 734 para os sinais de dados travados de pré-carga de primeiro grupo de disparo de FG1P em 714. Os sinais de dados de pré-carga temporizado de primeiro grupo de disparo IP em 734 são travados nas células de disparo pré-carregadas 160 no primeiro grupo de disparo FG1, quando o pulso de alta voltagem 724 passa para um nivel lógico baixo. Os sinais de dados de pré-carga de primeiro grupo de disparo IP em 732 devem ser mantidos até depois de o pulso de alta voltagem 724 ficar abaixo do valor limite de transistor. [00187] Provêem-se sinais de endereço para selecionar um subgrupo de fileira, e um sinal SI em 7 02 provê um pulso de alta voltagem em 736 para o sinal de seleção do primeiro grupo de disparo FG1 e para o sinal de pré-carga do segundo grupo de disparo FG2. O pulso de voltagem em 736 liga os transistores de seleção 130 nas células de disparo pré-carregadas 160 e os transistores de seleção nas células de disparo pré-carregadas 180 do primeiro grupo de disparo FG1. No subgrupo de fileira endereçado, as capacitâncias de nó de armazenamento 126 quer descarregam, se o dado travado de primeiro grupo de disparo FG1C em 712 e FG1P em 714 for alto, ou se mantêm carregadas se o dado travado de primeiro grupo de disparo FG1C em 712 e FG1P em 714 for baixo. Nos subgrupos de fileira não endereçados, as capacitâncias de nó de armazenamento 126 descarregam, a despeito do nivel de voltagem do dado travado de primeiro grupo de disparo FG1C em 712 e FG1P em 714. Provê-se um pulso de energia para o sinal de disparo de primeiro grupo de disparo para energizar os resistores de disparo 52 acoplados às chaves de acionamento 172 no estado condutivo no subgrupo de fileira endereçado. [00188] Durante a primeira metade do pulso de alta voltagem em 736, o segundo sinal de relógio de dado DLCK2 em 708 provê um pulso de alta voltagem em 738. Os sinais de dados ~D1 a ~Dn em 710 incluem sinais de dados temporizados de segundo grupo de disparo 2C em 740, que são passados através dos transistores de passagem de pré-carga 186 acoplados à linha de pré-carga do segundo grupo de disparo FG2 e aos transistores de travamento de dados temporizado 184 acoplados ao segundo relógio de dado no segundo grupo de disparo FG2, para prover sinais de dados temporizados de segundo grupo de disparo 2C em 7 42 para os sinais de dados temporizados de segundo grupo de disparo FG2C em 716. Os sinais de dados temporizados de segundo grupo de disparo 2C em 742 são travados, quando o pulso de alta voltagem 738 passa para um nivel lógico baixo. Os sinais de dados temporizados de segundo grupo de disparo 2C em 740 devem ser mantidos até depois de o pulso de alta voltagem 738 ficar abaixo do valor limite de transistor. [00189] Durante a segunda metade do pulso de alta voltagem em 736, os sinais de dados ~D1 a ~Dn em 710 incluem sinais de dados de pré-carga de segundo grupo de disparo 2P em 744. Os sinais de dados de pré-carga de segundo grupo de disparo 2P em 744 são passados através de transistores de travamento de pré-carga 162 que são acoplados à linha de pré-carga do segundo grupo de disparo FG2 para prover sinais de dados de pré-carga de segundo grupo de disparo 2P em 74 6 para os sinais de dados de pré-carga de segundo grupo de disparo travado FG2P em 718. Os sinais de dados de pré-carga de segundo grupo de disparo 2P em 746 são travados no segundo grupo de disparo FG2, quando o pulso de alta voltagem 52 4 passa para um nivel lógico baixo. Os sinais de dados de pré-carga de segundo grupo de disparo 2P em 744 devem ser mantidos até depois de o pulso de alta voltagem 738 ficar abaixo do valor limite de transistor. [00190] Provêem-se sinais de endereço para selecionar um subgrupo de fileira, e o sinal S2 em 7 04 provê um pulso de alta voltagem para o sinal de seleção do segundo grupo de disparo FG2 e para o sinal de pré-carga do terceiro grupo de disparo FG3. 0 pulso de alta voltagem em 748 liga os transistores de seleção 130 nas células de disparo pré-carregadas 160 e os transistores de seleção 130 nas células de disparo pré-carregadas 180 do segundo grupo de disparo FG2. No subgrupo de fileira endereçado, as capacitâncias de nó de armazenamento 12 6 quer descarregam, se o dado de segundo grupo de disparo travado FG2C em 716 e FG2P em 718 for alto, ou se mantêm carregadas, se o dado travado de segundo grupo de disparo FG2C em 716 e FG2P em 718 for baixo. Nos subgrupos de fileira não endereçados, as capacitâncias de nó de armazenamento 126 descarregam, a despeito do nivel de voltagem do dado travado de segundo grupo de disparo FG2C em 716 e FG2P em 718. Provê-se um pulso de energia para o sinal de disparo de primeiro grupo de disparo para energizar os resistores de disparo 52 acoplados às chaves de acionamento 172 no estado condutivo no subgrupo de fileira endereçado. [00191] Durante a primeira metade do pulso de alta voltagem em 74 8, o primeiro sinal de relógio de dado DLCK1 em 70 6 provê um pulso de alta voltagem em 750, que liga os transistores de travamento de dados temporizado 180 nos grupos de disparo impares, incluindo os transistores de travamento de dados temporizado 184 no primeiro grupo de disparo FG1. Quando os transistores de travamento de dados temporizado 184 no primeiro grupo de são ligados, o dado no sinal travado de dado temporizado de primeiro grupo de disparo FG1C em 712 se torna indeterminado em 752. [00192] Os sinais de dados ~D1 a ~Dn em 710 incluem os sinais de dados temporizados de terceiro grupo de disparo 3C em 754, que são passados através dos transistores de passagem de pré-carga 186 acoplados à linha de pré-carga do terceiro grupo de disparo FG3 e aos transistores de travamento de dados 184 acoplados ao primeiro relógio de dado no terceiro grupo de disparo FG3 para prover sinais de dados temporizados de terceiro grupo de disparo 3C em 756 para os sinais de dados travados temporizados de terceiro grupo de disparo FG3C em 720. Os sinais de dados de pré-carga de terceiro grupo de disparo 3C em 756 são travados, quando o pulso de alta voltagem 750 passa para um nivel lógico baixo. Os sinais de dados de pré-carga de terceiro grupo de disparo 3C em 754 devem ser mantidos até depois de o pulso de alta voltagem 750 ficar abaixo do valor limite de transistor. [00193] Durante a segunda metade do pulso de alta voltagem 748, os sinais de dados ~D1 a ~Dn incluem sinais de dados de pré-carga de terceiro grupo de disparo 3P em 758. Os sinais de dados de pré-carga de terceiro grupo de disparo 3P em 758 são passados através de transistores de travamento de dados 162 que são acoplados à linha de pré-carga do terceiro grupo de disparo FG3 para prover sinais de dados de pré-carga de terceiro grupo de disparo 3P em 7 60 para os sinais de dados de pré-carga de terceiro grupo de disparo FG3P em 722. Os sinais de dados de pré-carga de terceiro grupo de disparo 3P em 760 são travados nas células de disparo pré-carregadas 160 no terceiro grupo de disparo FG3, quando o pulso de alta voltagem 748 passa para um nivel lógico baixo. Os sinais de dados de pré-carga de terceiro grupo de disparo 3P em 758 devem ser mantidos até depois de o pulso de alta voltagem 748 ficar abaixo do valor limite de transistor. [00194] Durante a primeira metade de um pulso de alta voltagem no sinal S3 (não mostrado) , o segundo sinal de relógio de dado DLCK2 em 708 provê um pulso de alta voltagem, como em 762. Isto liga os transistores de travamento de dados temporizados nos grupos de disparo de número par, incluindo os transistores de travamento de dados temporizados 184 no segundo grupo de disparo FG2. Quando os transistores de travamento de dados temporizados 184 no segundo grupo de disparo FG2 são ligados, o dado no sinal de dados travados temporizado de segundo grupo de disparo FG2C em 716 se torna indeterminado em 716. Este processo continua até e incluindo o grupo de disparo FGn que recebe o sinal Sn-1 como sinal de pré-carga e o sinal Sn como sinal de seleção. O processo então repete com o primeiro grupo de disparo FG1 até completar a ejeção de fluido. [00195] Embora configurações especificas tenham sido ilustradas e descritas nesta especificação, deve ser apreciado, por aqueles habilitados na técnica, que uma variedade de implementações alternativas e equivalentes poderá ser substituída pelas configurações específicas mostradas e descritas, sem fugir do escopo da invenção. O Pedido de Patente pretende cobrir quaisquer adaptações ou variações às configurações específicas descritas e mostradas. Portanto, pretende-se que a presente invenção se limite apenas pelas reivindicações e seus equivalentes.

Claims (9)

1- Dispositivo de ejeção de fluido, caracterizado pelo fato de compreender pelo menos: -um primeiro grupo de disparo (402) de células de disparo (150, 160, 180) do primeiro grupo tendo uma primeira linha de disparo (124, 412) adaptada para conduzir um primeiro sinal de energia incluindo primeiros pulsos de energia, linhas de dados (DATAIN, ~Dl-~Dn,-~DCl-~DCn) adaptados para conduzir sinais de dados que representem uma imagem, cada célula de disparo compreendendo circuitagem de travamento para travar sinais de dados e primeiros geradores de gotas configurados para responderem ao primeiro sinal de energia para ejetar fluido com base nos sinais de dados travados; - um segundo grupo de células de disparo tendo uma segunda linha de disparo, adaptada para conduzir um segundo sinal de energia incluindo segundos pulsos de energia, as linhas de dados adaptadas para conduzir sinais de dados que representem uma imagem, cada célula de disparo compreendendo uma circuitagem de travamento configurada para travar sinais de dados; e segundos geradores de gotas (60) configurados para responderem ao segundo sinal de energia para ejetar fluido com base nos sinais de dados travados, sendo que algumas células de disparo de cada grupo tem chaves (418) controladas pelos sinais de relógio, as chaves sendo configuradas para receber alguns sinais de dados para algumas das células de disparo com base nos sinais de relógio, outros sinais de dados sendo, por outro lado, alocados para outras das células de disparo.

2- Dispositivo, de acordo com a reivindicação 1, caracterizado pelo fato de um dos primeiros pulsos de energia incluir um tempo de inicio e um tempo de fim, e um dos segundos pulsos de energia ser iniciado entre o tempo de inicio e o tempo de fim.

3- Dispositivo, de acordo com a reivindicação 1, caracterizado pelo fato de a primeira linha de disparo ser eletricamente isolada da segunda linha de disparo.

4- Dispositivo, de acordo com a reivindicação 1, caracterizado pelo fato de cada célula de disparo (150, 160, 180) compreender: - um resistor de disparo (52); - uma chave de acionamento (172) configurada para habilitar o resistor de disparo a responder ao sinal de energia; uma primeira chave de dado (152, 162, 184) configurada para receber um citado sinal de dados e para travar os sinais de dados para prover sinais de dados travados; e uma segunda chave de dado (136) configurada para receber os sinais de dados travados e controlar a chave de acionamento para habilitar o resistor de disparo a responder o sinal de energia e aquecer o fluido a ser ejetado com base nos sinais de dados travados.

5. Dispositivo, de acordo com a reivindicação 4, caracterizado pelo fato de nas citadas algumas das células de disparo, a primeira chave de dados (152, 162) é configurada para travar os sinais de dados baseado no sinal de relógio; e nas citadas outras das células de disparo, a primeira chave de dados (152, 162) é configurada para travar os sinais de dados através de um sinal de pré-carga.

6. Dispositivo, de acordo com a reivindicação 5, caracterizado pelo fato de cada uma das citadas algumas das células de disparo compreender: uma terceira chave de dados (186) configurada para passar os sinais de dados para a primeira chave de dados com base no sinal de pré-carga.

7. Método de operação do dispositivo de ejeção de fluido, o dispositivo de ejeção de fluido compreendendo: um primeiro grupo (402) de células de disparo (150, 160, 180) , o primeiro grupo tendo uma primeira linha de disparo (124, 412), linhas de dados (DATAIN, ~Dl,~Dn, ~DC1—DCn) adaptada para conduzir sinais de dados que representam uma imagem, cada célula de disparo compreendendo circuitagem de travamento e primeiros geradores de gotas configurados para ejetar fluido, um segundo grupo de células tendo uma segunda linha de disparo, linhas de dados adaptadas para conduzir sinais de dados que representam uma imagem, cada célula de disparo compreendendo circuitagem de travamento e segundos geradores de gotas configurados para ejetar fluido com base nos sinais de dados travados, sendo que algumas das células de disparo de cada grupo têm chaves (418) conectadas a uma linha de relógio, o citado método sendo caracterizado pelo fato de compreender: - conduzir um primeiro sinal de energia incluindo primeiros pulsos de energia através de uma primeira linha de disparo (124, 412), para as células de disparo do primeiro grupo; conduzir um segundo sinal de energia incluindo segundos pulsos de energia através de uma segunda linha de disparo, para as células de disparo do segundo grupo e, dentro de cada grupo; conduzir os sinais de dados através de linhas de dados; - conduzir sinais de relógio através da linha de relógio para as citadas chaves de algumas das células, as citadas chaves de algumas das células de disparo alocando alguns sinais de dados para algumas das células para serem travadas com base nos sinais de relógio, outros dos sinais de dados sendo, por outro lado, alocados para outras das células a serem travadas, a circuitagem de travamento recebendo os sinais de dados, travando os sinais de dados e respondendo ao sinal de energia para ejetar fluido com base nos sinais de dados travados.

8. Método, de acordo com a reivindicação 7, caracterizado pelo fato de o travamento dos citados alguns dos sinais de dados compreender: travar alguns dos sinais de dados através de citadas chaves sujeitas ao sinal de relógio; e travar os outros sinais de dados sujeitos a um sinal de controle de carga pulsante para prover os sinais de dados travados.

9- Método, de acordo com a reivindicação 8, caracterizado pelo fato de o travamento dos citados alguns dos sinais de dados compreender adicionalmente: passar os sinais de dados através de uma chave de passagem (186) com base nos sinais de controle de carga pulsante.