BRPI0709654A2

BRPI0709654A2 - processador digital

Info

Publication number: BRPI0709654A2
Application number: BRPI0709654-2A
Authority: BR
Inventors: Tsukasa Kobata; Tsuyoshi Shiobara
Original assignee: Nihon Dempa Kogyo Co
Priority date: 2006-03-31
Filing date: 2007-03-30
Publication date: 2011-07-19
Also published as: CN101416395A; US7764207B2; EP2003783A4; CN101416395B; WO2007114523A1; EP2003783A2; EP2003783A9; US20090115652A1

Abstract

PROCESSADOR DIGITAL. Um objetivo da presente invenção consiste na redução de geração de ruído espúrio devido a um funcionamento incorreto de um conversor A/D em um dispositivo que realiza processamento digital mediante conversão de um sinal analógico de características altamente cíclicas em um sinal digital utilizando o conversor A/D. Como meio de solução concreta, por exemplo, em um sintetizador de freqUência de um determinado sistema, o conversor A/D é provido em um lado de saída de um oscilador controlado por voltagem, e seu sinal de saída é fornecido para um dispositivo que realiza processamento digital para realimentação do resultado do processamento para o oscilador controlado por voltagem através de conversão D/A. Neste caso, o ruido gerado no gerador de ruído de banda é adicionado a um sinal de entrada do conversor analógico/digital descrito acima. Este ruído de banda é de uma banda que não afeta o processamento digital de sinais realizado pelo dispositivo.

Description

PROCESSADOR DIGITAL

Área Técnica

A presente invenção refere-se a um sistema deredução de ruído espúrio de um processador digital queobtém sinais analógicos através de um conversoranalógico/digital (A/D), e refere-se particularmente àprevenção de uma avaria do conversor A/D particularmente emum sintetizador de freqüência de um sistema de malha defase sincrona PLL.

Técnica Anterior

O processador digital deste tipo inclui, porexemplo, um dispositivo de comunicação via rádio tal comoum telefone celular, um analisador de forma de onda, umsintetizador de freqüência e similares. O sintetizador defreqüência inclui um dispositivo ao qual é aplicada umamalha de fase sincrona ("Phase Locked Loop" - PLL) conformeilustrado na FIG. 18, e inclui adicionalmente uma função decomparação de fase configurada com um dispositivo lógicoprogramável ("Programmable Logic Device" - PLD) . Nestedesenho, a PLL funciona de tal forma que divide uma saídade oscilação de um oscilador controlado por voltagem 101por l/N com um divisor 102, alimenta como entrada a saídadividida para um terminal de entrada de um comparador defase 103, e ao mesmo tempo,, divide a saída de oscilação 104de, por exemplo, um oscilador de cristal 104 constituindoum gerador de sinal de referência, por l/M com um divisor100, alimenta como entrada a saída dividida para o outroterminal de entrada do comparador de fase 103, e realimentao sinal comparado para o oscilador controlado por voltagem101 através de um filtro de malha 105. Quando esta PLL seencontra sincronizada, uma freqüência FVCo da saída deoscilação do oscilador controlado por voltagem 101 e umafreqüência fo da saída de oscilação do oscilador de quartzo104 tornam-se fVCo — (N/M) f0, visto existir uma relação defvco/N = fo/M. Na medida em que o divisor 102 é configuradocom um contador programável, e é capaz de definir uma razãoN de divisão de freqüência com dados digitais externos,torna-se possível definir a freqüência de fVCo semrestrições. O sintetizador de freqüência é capaz de comutaruma freqüência de saída do oscilador controlado porvoltagem 101 em uma ampla faixa de freqüência em etapas de1 MHz ou similares mediante alteração das razões de divisãode freqüência dos divisores 100 e 102 com um circuitoexterno, e adicionalmente mediante formação da PLL em umaconfiguração múltipla.

No sintetizador de freqüência utilizando o sistemaPLL acima, quando uma função de comparação de fase docomparador de fase 103 é realizada em um processamentodigital, a saída de oscilação do oscilador controlado porvoltagem 10.1 é convertida em um sinal digital no conversorA/D, o sinal digital e a saída de oscilação (sinal derelógio) do oscilador de quartzo 104 são capturados para umcircuito de processamento digital para realização de umprocessamento de comparação de fase, e o resultado dacomparação é restaurado para um sinal analógico em umconversor D/A para constituir um sinal controlado porvoltagem do oscilador controlado por voltagem 101.

Entretanto, um ruido espúrio aparece nosintetizador de freqüência descrito acima, resultando emdeterioração de desempenho do dispositivo. Acredita-se queo motivo para isto acontecer seja o fato de uma grandecorrente de retenção e uma pequena corrente de retenção noconversor A/D serem repetidas em um determinado ciclo, queé responsável por esta deterioração.

Entretanto, no Documento de Patente Nc 1, existeuma descrição segundo a qual são gerados números pseudo-aleatórios de série M não correlacionados entre si, e osmesmos são adicionados digitalmente. Em seguida, sãosubmetidos a conversão D/A* e são adicionadosanalogicamente a um sinal de entrada analógico paraconstituição de uma entrada do conversor A/D. Entretanto,na medida em que não é utilizado um gerador de ruido debanda, é gerado um nível de saída consideravelmente elevadomesmo dentro de uma freqüência de saída do conversor A/D. Ocircuito é utilizado no dispositivo, e se for utilizadopara restrição de geração de ruído espúrio com aantecipação de carga/descarga da corrente de retenção doconversor A/D, afeta o processamento de sinal no estágio subseqüente.Documento de Patente N0 1:

Pedido de Patente Japonês Em Aberto ("Laid-Open")N0 Hei 6-132825

Divulgação da Invenção

Um objetivo da presente invenção consiste naprovisão de um processador digital que reduz geração deruído espúrio devido a uma avaria de um conversor A/D em umdispositivo que realiza processamento digital medianteconversão de um sinal analógico com elevadascaracterísticas cíclicas em um sinal digital em umconversor A/D.

Um processador digital de acordo com a presenteinvenção inclui um conversor analógico/digital para o qualé alimentado como entrada um sinal de entrada analógico comelevadas características cíclicas;

um gerador de ruído de banda que gera ruído em umabanda de freqüência prescrita;

um adicionador para adicionar ruído gerado nogerador de ruído de banda ao sinal de entrada do conversoranalógico/digital descrito acima; e

uma unidade de processamento digital que executaprocessamento digital com base em um sinal digitalconvertido pelo conversor analógico/digital descrito acima,era que a banda de freqüência do ruído produzidocomo saída do gerador de ruído descrito acima é uma bandaque não afeta o processamento de sinal digital na unidadede processamento digital descrita acima.Como exemplo concreto da presente invenção, oseguinte exemplo pode ser citado. Uma configuraçãoincluindo adicionalmente: um oscilador controlado porvoltagem provido em um lado de entrada do conversoranalógico/digital descrito acima; e um conversordigital/analógico provido era um lado de saída da unidade deprocessamento digital descrita acima, em que uma malha PLLé formada mediante realimentação de um sinal processadopela unidade de processamento digital descrita acima para ooscilador controlado por voltagem através do conversordigital/analógico descrito acima. Como um tal dispositivoPPL, pode ser citado a título de exemplo ura sintetizador de freqüência.

Conforme foi descrito acima, de acordo com apresente invenção, o ruído do gerador de ruído de banda éadicionado ao lado de entrada do conversor A/D, e devido aofato de a banda de freqüência do ruído descrito acima seruma banda que não afeta o processamento de sinal digital naunidade de processamento digital descrita acima, é possívelreduzir a geração de ruído espúrio devida a uma avaria deum conversor A/D para o qual é alimentado como entrada umsinal analógico com elevadas características cíclicas.

Breve Descrição dos DesenhosA FIG. 1 é um diagrama de blocos funcionaisilustrando uma configuração da presente invenção;

a FIG. 2 é uma característica de freqüência de umgerador de ruído de banda;a FIG. 3 é um exemplo de uma forma de onda de saídade ruído de banda do gerador de ruído de banda;

as FIGS. 4A e 4B são vistas explanatórias paraexplicação de carga e descarga de uma corrente de retençãode um conversor A/D;

a FIG.. 5 é um exemplo de uma alteração em umacorrente de carga de retenção tomada de uma entrada deenvelope/amostra de 40 MHz;

a FIG. 6 é um exemplo de redução de característicascíclicas da corrente de carga de retenção;

as FIGS. 7A e 7B são diagramas de forma de ondaanteriormente e após a aplicação de contramedidas parageração de ruído espúrio;

a FIG. 8 é um diagrama de configuração básica de umsintetizador de freqüência referente a uma configuração 2da presente invenção;

a FIG. 9 é uma vista de configuração ilustrando umaremoção de transportadora utilizada na configuração 2;

a FIG. 10 é uma vista explanatória ilustrando umvetor de rotação obtido na remoção de transportadora;

a FIG. 11 é uma vista de configuração ilustrandouma configuração de uma unidade de multiplicação de vetorde rotação inversa;

a FIG. 12 é uma vista explanatória ilustrando umatabela de dados para geração de um vetor de rotação inversaem uma unidade de geração de parâmetro;

a FIG. 13 é uma vista explanatória ilustrando umaforma de multiplicação do vetor de rotação obtido naremoção de transportadora e do vetor de rotação inversaGon juntamente por um meio de extração de diferença defreqüência;

a FIG. 14 é uma vista explanatória ilustrando umadiferença de fase entre vetores de rotação obtidos poramostragem em momentos anterior e posterior;

as FIGS. 15A e 15B são diagramas de configuração deuma unidade de adição cumulativa para diferenças de fase eum filtro de malha na FIG. 6;

as FIGS. 16A., 16B e 16C são diagramas de tempoilustrando respectivos níveis de saída da remoção detransportadora, um meio de extração de diferença defreqüência e uma unidade de detecção de diferença de tempopara fases na configuração 2;

as FIGS. 17A, 17B, 17C e 17D são diagramas de tempoilustrando os respectivos níveis de entrada da unidade deadição cumulativa para as diferenças de fase e o filtro demalha, e os respectivos níveis de saída do filtro de malhae do oscilador controlado por voltagem; e

a FIG. 18 é um diagramas de blocos funcionais deuma PLL convencional..

Modo Preferencial para Prática da InvençãoA FIG. 1 é uma vista na qual é ilustrada umaconfiguração em que um processador digital de acordo com apresente invenção é aplicado a um sintetizador defreqüência. Muito embora o sintetizador de freqüência operecom base em um novo principio, a presente invenção não selimita a uma aplicação a este tipo de sintetizador defreqüência, e pode ser amplamente aplicada a um dispositivopara conversão A/D de um sinal de entrada com elevadascaracterísticas cíclicas e para realização de processamentodigital da saída. Desta forma, os termos gerais dedescrição do novo sintetizador de freqüência serãoexplicados apenas simplesmente anteriormente a umaexplicação da presente invenção, e será descrita umaconfiguração detalhada do sintetizador de freqüência apóster sido completada a explicação da presente invenção.

Em primeiro lugar será brevemente explicado umprincípio de operação do sintetizador de freqüência comreferência à FIG. 1. Na FIG. 1, "1" é ura osciladorcontrolado por voltagem na forma de uma unidade deoscilação controlada por voltagem, que produz como saída umsinal de freqüência que é uma onda retangular possuindo umafreqüência correspondente a urna voltagem fornecida. O sinalde freqüência do oscilador controlado por voltagem 1 édividido por l/N (N é um número inteiro) por um meio dedivisão de freqüência 2, e é convertido em uma ondasenoidal para ser adicionalmente convertido em um sinaldigital. A conversão corresponde a processamento paraextração de um vetor de rotação rodando a uma freqüência(velocidade) correspondente a uma freqüência do sinal defreqüência descrito acima por um meio de extração de vetorde rotação 20.Um meio de extração de diferença de freqüência 30no estágio subseqüente do meio de extração de vetor derotação 20 extrai a diferença entre uma freqüência do vetorde rotação descrito acima e uma freqüência fr do vetor derotação quando uma freqüência de saída do osciladorcontrolado por voltagem 1 se torna uma freqüência definida.

Como método de extração da diferença de freqüência, podeser citado por exemplo um método em que é preparado umvetor de rotação inversa rodando a uma freqüência fr nadireção oposta à direção de rotação de um vetor de rotaçãoextraído pelo meio de extração de vetor de rotação 20quando a freqüência de saída do oscilador controlado porvoltagem Ise torna uma freqüência definida, o vetor derotação descrito acima e o vetor de rotação inversa sãomultiplicados e é extraída uma diferença de freqüênciaentre os mesmos.

É igualmente possível que a freqüência do vetor derotação seja reduzida em certa medida com um vetor derotação inversa e uma parte de diferença de freqüênciaremanescente, por exemplo a velocidade do vetor de rotação,possa ser detectada com uma expressão aproximada. Tomando-se um exemplo mais concreto comparado com um tal exemplo, oajuste para fazer a freqüência de um vetor de rotaçãocoincidir com fr (etapa de ajuste para extração de umadiferença de freqüência pelo meio de extração de diferençade freqüência 30) é dividido em um ajuste grosseiro e umajuste fino. Em seguida, de entre freqüências formadas demúltiplos de números Inteiros de um incremento defreqüência fa para o ajuste grosseiro, uma freqüência n*fa(n é um número inteiro) que é mais próxima da freqüência dovetor de rotação descrito acima quando a freqüência desaída do oscilador controlado por voltagem 1 se torna umvalor definido é calculada antecipadamente, um vetor derotação inversa rodando inversamente na freqüência n*fa émultiplicado pelo vetor de rotação descrito acima, e éextraído um vetor de rotação muito lenta de freqüênciaobtido mediante dedução da freqüência do vetor de rotaçãoinversa da freqüência do vetor de rotação descrito acima.

Em seguida, de entre múltiplos de números inteiros de umincremento de freqüência fb para o ajuste fino que é menorque a freqüência fa descrita acima, é calculada umafreqüência m*fb (m é um número inteiro) que é mais próximada diferença entre fr e a freqüência n*fa descrita acima, éextraída a diferença entre a freqüência do vetor de rotaçãomuito lenta descrito acima e a freqüência m*fb, e portantoé determinada a diferença entre a freqüência de um vetor derotação obtido pelo meio de extração de vetor de rotação efr.

Uma série dos cálculos acima é realizada em umaunidade de saída de parâmetro (não exibida). Deverá serobservado que quando a etapa de ajuste para extração dadiferença de freqüência dessa forma é dividida no ajustegrosseiro e no ajuste fino, existe o mérito de poder serobtida uma diferença de freqüência precisa quando umafreqüência de um vetor de rotação fica próxima de fr, eexiste um mérito no fato de o cálculo da detecção defreqüência se tornar simples. Isto irá tornar-se claro emum exemplo concreto a ser descrito mais adiante com relação à FIG. 8.

A voltagem correspondente a uma diferença defreqüência extraída pelo meio de extração de diferença defreqüência 30 é realimentada negativamente de um filtro demalha 40 constituindo um meio de integração para o lado deentrada do oscilador controlado por voltagem 1, e umavoltagem de entrada do oscilador controlado por voltagem 1é deduzida de uma unidade de .saída de voltagem 11 parachamada ("pull-in") de freqüência por esta quantidade devoltagem. Em outras palavras, quando é iniciada a operaçãodo dispositivo., a voltagem para a chamada de freqüência éfornecida para o oscilador controlado por voltagem 1, equando a malha opera, uma voltagem correspondente àdiferença de freqüência descrita acima é integrada nofiltro de malha 40, uma voltagem correspondente ao valorintegrado é adicionada para ser alimentada como entradapara o oscilador controlado por voltagem 1, e a diferençade freqüência descrita acima torna-se reduzida à medida quea freqüência de saída se aproxima da freqüência definida.Então, a forma do aumento no valor integrado torna-sepequena, e quando a diferença de freqüência descrita acimachega a zero, a PLL é sincronizada, de tal forma que afreqüência de saída do oscilador controlado por voltagem 1é sincronizada com a freqüência definida.

Ou seja, quando é iniciada a operação do osciladorcontrolado por voltagem 1, a voltagem de entrada éaumentada linearmente, por exemplo, em relação ao tempo, afreqüência de saída é aumentada como o aumento da voltagemde entrada, e a freqüência do vetor de rotação extraídopelo meio de extração de vetor de rotação 20 é aumentada.Então, quando esta freqüência passa a situar-se em umafaixa controlável da PLL, a diferença entre a freqüência frdo vetor de rotação no momento em que a freqüência de saídado oscilador controlado por voltagem 1 alcança a freqüênciadefinida e a freqüência do vetor de rotação, torna-sepequena. Como resultado, uma quantidade da realimentaçãotorna-se pequena. Desta forma, um aumento na freqüência desaída do oscilador controlado por voltagem 1 é suprimido, ea diferença de freqüência descrita acima tende a convergirpara zero, de tal forma que a freqüência de saída dooscilador controlado por voltagem 1 tende a convergir paraa freqüência definida. Quando a PLL é sincronizada destaforma, a freqüência de saída do oscilador controlado porvoltagem 1 deverá ser sincronizada com a freqüênciadefinida.

Na realidade, na medida em que é suficienteselecionar uma razão de divisão de freqüência de acordo coma magnitude de uma freqüência definida, torna-se possívelrealizar uma definição minuciosa de freqüência através deuma ampla faixa de banda de freqüência muito embora setrate somente de uma PLL de um estágio, medianteconsideração de um conceito de um vetor de rotação.

Uma parte substancial da presente invenção serádescrita a seguir. Uma saída de oscilação do osciladorcontrolado por voltagem é alimentada como entrada para umfiltro de passagem de banda baixa 21 através de um divisorde freqüência 2 para ser extraída na forma de um sinal deonda sinusoidal possuindo somente um componente de ondafundamental, e o sinal de onda sinusoidal é alimentado comoentrada para um conversor A/D 3. Um sinal de relógio deamostragem de 40 MHz é alimentado para o conversor A/D 3 apartir de uma unidade de processamento digital 100. Nesteexemplo, o meio de extração de vetor de rotação 20, o meiode extração de diferença de freqüência 30 e o filtro demalha 40 formam a unidade de processamento digital 100, e aunidade de processamento digital 100 é configurada com umdispositivo processador digital, por exemplo, umdispositivo de matriz de campo programável ("FieldProgrammable Gate Array" - FPGA).

Neste caso, na presente configuração, para reduçãode geração de - ruído espúrio devido a uma avaria doconversor A/D 3, é provido um gerador de ruído de banda 90,e uma saída do gerador de ruído de banda 90 é adicionada auma saída analógica do filtro de passagem de banda baixa 21com um adicionador 91 para designação da mesma como umaentrada de conversão do conversor A/D 3.

Para um gerador de ruído de banda 90, é possívelcitar uma configuração em que, por exemplo, um pulsopseudo-aleatório é gerado de processamento digital paraconversão do mesmo em um sinal analógico, de tal forma queé obtida uma saida de ruído de banda próxima de ruído branco (xVhite noise"). É necessário que a banda defreqüência deste ruído seja uma banda que não afete oprocessamento de sinal digital na unidade de processamentodigital descrita acima. Desta forma, é necessário que onível de sinal do ruído descrito acima seja suficientementebaixo em comparação com o nível do sinal de entrada doconversor A/D 3 na freqüência de saída do conversor A/D 3.Para suas características de freqüência, conforme seencontra ilustrado por exemplo na FIG. 2, o mesmo pode teruma banda de freqüência em uma posição mais baixa que a freqüência de saída do conversor A/D 3, ou inversamentepoderá ter uma banda de freqüência em uma posição mais altaque a freqüência de saída descrita acima. Adicionalmente,na medida em que é geralmente provido um filtro paraeliminação de freqüências baixas no lado do estágio subseqüente do conversor A/D 3, designadamente no FPGA queconstitui a unidade de processamento digital 100, uma dasconfigurações preferenciais consiste na provisão da bandade freqüência de ruído em uma banda removida pelo filtro.

A FIG. 3 ilustra um exemplo de uma forma de onda de saída de ruído de banda produzida como saída pelo geradorde ruído de banda 90, sendo possível obter um ruído debanda cuja freqüência central de ruído se situa em 20 MHz.Deverá ser observado que a parte com linhas diagonaiscorresponde a uma parte para registro de uma forma de ondade sinal, e sua imagem de forma de onda é expressa em pretodevido ao fato de o intervalo entre pulsos ser maisestreito que a capacidade de resolução da imagem.

Conforme foi descrito acima, o ruído é gerado pelogerador de ruído de banda 90, e é possível reduzir geraçãode ruído espúrio devida a uma avaria do conversor A/D 3mediante adição do ruído a uma entrada analógica doconversor A/D 3. Doravante isto será explicadocoηc retamente.

No momento de amostragem de um sinal de entradaanalógico no conversor A/D 3, aparecem periodicamente umaumento e ura decréscimo de uma corrente de carga deretenção quando a rotação de entrada é diferente de "Ό". AFIG. 4 ilustra a temporização de amostragem de um sinal deentrada do conversor A/D 3 e um diagrama do circuitointerno do conversor A/D 3. Nos momento Tl e T2, umcomutador SW é fechado, e uma corrente de descarga passa nomomento T2 devido ao fato de a voltagem VC ser menor nomomento T2 em comparação com o momento TI. Este fluxo temcaracterísticas cíclicas e o conversor A/D 3 causa umaavaria como conseqüência, devido às característicascíclicas, que é considerada como constituindo uma causaprincipal do ruído espúrio. Na realidade um ciclo(envelope) de acréscimo e decréscimo desta corrente decarga e uma freqüência espúria são consistentes entre si ea geração de ruído espúrio é prevista na medida em que ociclo de acréscimo e decréscimo da corrente de carga afetaperiodicamente uma temporização de amostragem no conversorA/D, causando o ruído espúrio.

A FIG. 5 ilustra valores grandes/pequenos daalteração de corrente de carga de retenção com um envelope"36666750 Hz" de entrada/4 0 MHz de amostragem. Estasalterações são repetidas em um determinado ciclo,resultando em avarias. Em contraste com isto, a adição deruído do gerador de ruído de banda 90 de acordo com apresente invenção causa difusão do nível de pontos deamostragem e elimina as características cíclicas dacorrente de carga de retenção conforme se encontrailustrado na FIG. 6 e a geração de ruído espúrio pode serreduzida como resultado.

As FIGS. 7A e 7B ilustram um espectro de freqüênciaem uma saída do oscilador controlado por voltagem 1 naconfiguração da FIG. 1, em que a FIG. 7A representa dadosaos quais é adicionado ruído, e a FIG. 7B representa dadossem ruído. A freqüência central é 888 MHz, e a freqüênciade ruído adicionado é 1 MHz. Com base neste resultado épossível compreender que o ruído espúrio pode ser reduzidomediante adição de um ruído de banda.

Desta forma., de acordo com a presente configuração,é gerado um ruído de banda do qual são eliminadascaracterísticas cíclicas mediante processamento digital deum pulso pseudo-aleatório, e a geração de ruído espúriodevida a uma avaria de conversor A/D 3 somente pode serreduzida mediante adição do mesmo a um sinal de entradaanalógico no conversor A/D 3. Deverá ser observado que oruído de banda não é limitado a ruído aleatório em que afreqüência se altera com a passagem do tempo, podendoconstituir igualmente ruído possuindo característicascíclicas.

Muito embora a descrição a seguir não seja incluídana parte substancial da presente invenção, com o objetivode esclarecer a operação do sintetizador de freqüência, oprincípio de operação será descrito detalhadamente comreferência à FIG. 8 e subseqüentes. A unidade de saída devoItagem 11 é configurada de tal forma que, por exemplo, avoltagem de saída é aumentada linearmente para uma voltagemprescrita com a passagem do tempo. A voltagem prescrita éuma voltagem próxima da voltagem correspondente àfreqüência definida a ser obtida no oscilador controladopor voltagem 1, e é designada por uma unidade de saída deparâmetro a ser descrita mais adiante.

Os meios providos nas etapas finais do osciladorcontrolado por voltagem 1 serão explicados na ordem devida."2" é um divisor de freqüência composto, por exemplo, porum contador programável, e a razão de divisão de freqüênciaN (N é um número inteiro) do divisor de freqüência 2 édeterminada pela unidade de saída do parâmetro a serdescrita mais adiante. No estágio subseqüente do divisor defreqüência 2, o filtro de passagem de banda baixa 21 éprovido como meio para converter um sinal de ondaretangular constituindo ura sinal de freqüência do divisorde freqüência 2 no sinal de onda sinusoidal.

"3" é o conversor A/D (analógico/digital) , e osinal de onda sinusoidal constituindo um sinal defreqüência do filtro de passagem de banda baixa 21 é tomadocomo amostra por um sinal de relógio de uma unidade degeração de relógio de referência 31 para produção comosalda do valor de amostragem como um sinal digital. Aunidade de geração de relógio de referência 31 produz comosalda um sinal de relógio que é um sinal de freqüência comestabilidade extremamente alta de freqüência para propósitode amostragem do sinal de freqüência descrito acima.

Um sinal de alta freqüência especificado por umsinal digital obtido do conversor A/D 3 inclui harmônicosdiversos da onda fundamental. Isto é, quando a ondasenoidal possuindo distorção harmônica é submetida aamostragem, seu componente harmônico é afetado por"aliasing", e de acordo com as circunstâncias, é supostoque a freqüência da onda fundamental e a freqüência dosharmônicos se sobrepõem sobre o eixo de freqüência em umespectro de freqüência. Então, é necessário evitar essasobreposição, e extrair um vetor de rotação correspondenteà freqüência de saida do oscilador controlado por voltagem1 corretamente em um momento posterior.

Em geral, quando o sinal de onda sinusoidal de umafreqüência fl é submetido a amostragem com um sinal derelógio de uma freqüência fs, uma freqüência f2 comoresultado da extração é expressa pela equação (1), em quemod () indica uma função de módulo.

<formula>formula see original document page 20</formula>

No resultado desta extração, na medida em que afreqüência de n° (enésimo) harmônico relativamente àfreqüência da onda fundamental é expressa como η χ(freqüência da onda fundamental), mediante colocação destecomo f2 e substituindo o mesmo na equação (1) descritaacima, é possível calcular a freqüência do harmônicoextraído. Mediante utilização deste cálculo, é possíveldefinir uma freqüência fc do sinal de alta freqüência dodivisor de freqüência 2 e uma freqüência de amostragem(freqüência do sinal de relógio) fs de uma forma em que afreqüência da onda fundamental e a freqüência de harmôniconão se sobrepõem, por exemplo, a razão N de divisão defreqüência é definida de tal forma que fc se torna 36 MHzquando o vetor de rotação é parado, e fs é definida para 4 0MHz. Nesta circunstância, a onda fundamental de um sinal defreqüência especificado por um sinal de saída que é umsinal digital do conversor A/D 3 é uma onda senoidal de 4MHz. Deverá ser observado que quando fc/fs é ajustado para9/10, a freqüência da onda fundamental e a freqüência dosharmônicos não se sobrepõem, porém fc/fs não é limitado aeste valor.

Uma remoção de transportadora 4 é provida noestágio subseqüente do conversor A/D 3. A remoção detransportadora 4 corresponde a um meio para execução dedetecção de quadratura para o sinal de onda sinusoidalespecificado por um sinal digital do conversor A/D 3utilizando o sinal de onda sinusoidal de <ú0t/2n (avelocidade angular é em freqüência, e extrair um vetorde rotação rodando a uma freqüência igual a uma diferençaentre a freqüência do sinal de freqüência especificado porum sinal digital no conversor A/D 3 e a freqüência do sinalde onda sinusoidal utilizado para a detecção. Para serpreciso, a remoção corresponde a um meio para extração daparte real e da parte imaginária de um número complexoquando o vetor de rotação é expresso em uma expressãocomplexa.

Quanto a uma descrição detalhada sobre a remoção detransportadora 4, a remoção de transportadora 4 inclui umaunidade de multiplicação 41a que multiplica o sinal de ondasinusoidal descrita acima por cos (coot) e uma unidade demultiplicação 41b que multiplica o sinal de onda sinusoidaldescrito acima por -sen (cüot), filtros de passagem de bandabaixa 42a e 42b respectivamente providos nos estágiossubseqüentes das unidades de multiplicação 41a e 41b,conforme se encontra ilustrado na FIG. 9. Desta forma,quando o sinal de onda sinusoidal obtido no conversor A/D 3é tomado como Acos (coot + Θ), uma saida da unidade demultiplicação 41a e uma saida da unidade de multiplicação41b são expressas pelas equações (2) e (3) respectivamente.Acos (©ot + θ) «COS (co0t) = 1/2eAcosO + 1/2 {cos (2co0t) ·οοδθ +sen (2(oot) *sen0} .... (2)

Acos ((Oot + Θ) '-sen (a>0t) = l/2*Asen0 - 1/2 {sen (2co0t) «cose +Cos (2co0t) *sen0} .... (3)

Neste caso, na medida era que o sinal de freqüênciade 2(ú0t é removido permitindo-se que a saida da unidade demultiplicação 41a e a saida da unidade de multiplicação 41bpassem através dos filtros de passagem de banda baixa 42a e42b respectivamente, finalmente l/2*Acos0 e l/2*Asen0 sãoextraídos dos filtros de passagem de banda baixa 42a e 42b.No processamento digital real nos filtros de passagem debanda baixa 42a e 42b, uma média móvel de uma pluralidadede dados consecutivos, por exemplo seis dados, é calculada,nos dados de série de tempo produzidos como saída dasunidades de multiplicação 41a e 41b.

Quando a freqüência do sinal de onda sinusoidalobtido no conversor A/D 3 e a freqüência do sinal de ondasinusoidal utilizado para a detecção de quadratura sãoiguais, uma função de tempo não incluída na saída. Destaforma, o vetor de rotação obtido na remoção detransportadora 4 é detido, entretanto, quando a freqüênciado sinal de onda sinusoidal expressa por Acos (co0t + Θ)muda, Acos (<0ot + 0) torna-se Acos (G>0t + 0 + <0it) . Destaforma, l/2*Acos0 torna-se l/2*Acos (0 + coit) , e l/2*Asen0torna-se l/2*Asen(0 + o>it) . Ou seja, as saídas obtidas dosfiltros de passagem de banda baixa 42a e 42b constituem aparte de número real (I) e a parte de número imaginário (Q)que são uma expressão complexa do vetor rodando a umavelocidade da freqüência do sinal correspondente àquantidade de alteração (-(Dit) na freqüência do sinal deonda sinusoidal [Acos ((Dot + Θ) ] , em outras palavras a umavelocidade do diferencial (£Oot/27r) entre a freqüência de umsinal de onda sinusoidal obtido pelo conversor A/D 3 e afreqüência de um sinal de onda sinusoidal utilizado nadetecção de quadratura. Deverá ser observado que na medidaem que não é pretendido utilizar a palavra "freqüência" e aexpressão "velocidade angular" de diferentes formasapropriadamente no presente relatório descritivo, ambas sãofreqüentemente utilizadas de forma intercambiável.

A FIG,. 10 é urna vista expressando o vetor derotação V, e o vetor de rotação V tem um comprimento A, e avelocidade de rotação é <x>it ( = φ) (a freqüência é ω0ί/2π) .Neste exemplo, a freqüência utilizada para a detecção dequadratura é 4 MHz, e se a freqüência do sinal de ondasinusoidal obtido pelo conversor A/D 3 for 4 MHz, avelocidade de rotação do vetor de rotação é zero.Entretanto, se a freqüência for deslocada de 4 MHz, o vetorroda em uma freqüência (velocidade de rotação) de acordocom a diferença de freqüência deslocada.

Uma unidade de multiplicação de vetor de rotaçãoinversa 5 é provida no estágio subseqüente da remoção detransportadora 4. A unidade de multiplicação de vetor derotação inversa 5 multiplica um vetor de rotação V obtidopela remoção de transportadora 4 por um vetor de rotaçãoinversa V' criado em uma unidade de saida de parâmetro 6.Utilizando uma expressão visceral, esta multiplicaçãodesacelera a velocidade do vetor de rotação V em umaquantidade da velocidade do vetor de rotação inversa V'. Emoutras palavras, é possível obter um vetor de rotaçãorodando na diferença de freqüência entre o vetor de rotaçãoVeo vetor de rotação inversa V' .

O cálculo na unidade de multiplicação de vetor derotação inversa 5 será agora explicado. A remoção detransportadora 4 e a unidade de multiplicação de vetor derotação inversa 5 são executadas por cálculo em umcomputador, e quando um valor de amostragem em umdeterminado tempo da amostragem no cálculo, por exemplo, ovalor de amostragem do vetor de rotação V no n° (enésimo)momento é I (n) + jQ (η) , o valor de amostragem do vetor derotação inversa V' no n° (enésimo) momento é I' (n) +jQ' (ri) . 0 vetor I + jQ obtido mediante multiplicação deambos os vetores um pelo outro é {I(n) + jQ-(n) } χ (I' (π) +jQ' (η) } . Quando são organizadas as equações, pode serobtida a equação (4).

I(n) + jQ = Ι(η)·Γ(η) - σ (n) V (n)} + j{I{n)*V (η) + I' (n)-Q(n)} ....... (4)

A FIG. 11 ilustra urna configuração da unidade demultiplicação de vetor de rotação inversa 5 que calcula aequação (4).

Gerar o vetor de rotação inversa V' significa geraros valores de uma parte real e uma parte imaginária dovetor, isto é, gerar cos<j>' e SerwJ)', em que φ é a fase dovetor de rotação inversa V' de uma forma em que o vetor emum plano complexo roda inversamente. A FIG. 12 ilustra umatabela de I/Q 60 em que pares de cos<|)' e s-e-ηφ' de um vetor são organizados por ordem ao longo da direção de rotação dovetor, e a unidade de saída de parâmetro 6 é provida com atabela de I/Q 60 descrita acima neste exemplo, endereços natabela de I/-Q 60 são lidos em um incremento ou umdecremento determinado de acordo com uma freqüênciadefinida de um oscilador controlado por voltagem 1designado, e são produzidos como saída para a unidade demultiplicação de vetor de rotação inversa 5. Por exemplo,os endereços são lidos um por um nas temporizações deleitura de relógio desde "0" até "11" e retornando novamente para "0" o vetor deverá descrever uma volta nosentido horário em um plano complexo em 12 tempos derelógio. Se os endereços forem lidos à razão de um a cadadois fazendo-se o incremento ser 2, a velocidade do vetor éduplicada. É possível determinar se os endereços devem serlidos em incremento ou decremento através da direção derotação do vetor de rotação V extraído pela remoção detransportadora 4. Desta forma, é possível criar o vetor derotação inversa V7 rodando inversamente com relação aovetor de rotação V. Deverá ser observado que a tabela deI/Q 60 na FIG. 12 é preparada em forma de diagrama parafacilitar a compreensão da presente configuração, e nãopretende representar um exemplo de preparação preferencialpara a tabela real.

Relativamente aos blocos até este ponto na FIG. 8,será feita uma descrição dos mesmos para uma série concretade cálculos. Quando a freqüência de saída do osciladorcontrolado por voltagem 1 é fvco, a freqüência divididapelo divisor de freqüência 2 é fvco/.N. Na unidade deconversão A/D 3, devido ao fato de uma freqüência serobtida por amostragem por um sinal de relógio possuindo urnafreqüência de fs, a freqüência de um sinal de freqüênciaespecificado pelo sinal digital obtido pela unidade deconversão A/D 3 é fs - (fvco/N). Na medida em que fs tem umvalor de 40 MHz neste exemplo, a freqüência é 40 MHz -(fvco/N). Devido ao fato de a freqüência (coot/27t) do sinalde onda sinusoidal utilizado para detecção de onda naremoção de transportadora 4 ser 4 MHz, a freqüência dovetor de rotação V extraído da remoção da transportadora 4é 40 MHz - (fvco/N) - 4 MHz.

O controle é realizado de tal forma que quando afreqüência de saída fvco do oscilador controlado porvoltagem 1 alcança sua freqüência definida, a diferença defreqüência entre a freqüência do vetor de rotação Veafreqüência fr descrita acima é zero. Na medida em que se(fvco/N) for 36 MHζ, o vetor de rotação V é parado (devidoao fato de a freqüência ser zero). Em um tal caso, a PLL ésincronizada mediante definição da freqüência do vetor derotação inversa V' para ser zero, e a freqüência de saídafvco do oscilador controlado por voltagem 1 torna-se iguala uma freqüência definida, entretanto, devido ao fato de umtal caso poder ser obtido em somente um ponto, narealidade, o vetor de rotação V extraído da remoção detransportadora 4 roda a uma determinada velocidade. Destaforma, torna-se necessário gerar o vetor de rotação inversaV' para parar o vetor de rotação V. Entretanto, devido aofato de uma série de cálculos ser realizada com umsoftware, um requisito de construção é que um tamanho dememória para armazenamento de dados para geração do vetorde rotação inversa V' seja tão pequeno quanto possível.

Deste ponto de vista, se a freqüência definida dooseilador controlado por voltagem 1 for fset, épreferencial que fset/N seja próximo de 36 MHz tanto quantopossível, e neste exemplo, na unidade de saída de parâmetro6, é operado um número inteiro que torne fset/N tão próximoquanto possível de 36 MHz, de tal forma que o númerointeiro é utilizado como a razão N de divisão de freqüênciado divisor de freqüência. Com este procedimento, afreqüência do vetor de rotação inversa V' para parar ovetor de rotação V extraído da remoção de transportadora 4obtém um valor menor que 4 MHz, e é possível gerar o vetorde rotação inversa V' com uma quantidade pequena de dados.

Será aqui citado um exemplo concreto da freqüência.Quando a freqüência definida fset do oscilador controladopor voltagem 1 é definida para por exemplo, 520.0001 MHz, arazão de divisão de freqüência é 14 (N — 14), quando fordefinida, por exemplo, para ser um número inteiro maispróximo de fset/36 MHz. Neste caso, a freqüência após adivisão de freqüência quando a freqüência de saída dooscilador controlado por voltagem é a freqüência definidafset é f set/14 = 37, 1428642857143 MH z. Quando a freqüênciaapós a diferença de freqüência for 36 MHz conforme descritoacima, a freqüência do sinal de freqüência especificado porum valor digital obtido na unidade de conversão A/D 3 é 40MHz - 36 MHz = 4 MHz, e a freqüência do vetor de rotação Vobtido através da remoção de transportadora 4 realizando detecção de quadratura com o sinal de onda sinusoidal de 4MHz é 4 MHz - 4 MHz = 0, em outras palavras, o vetor derotação V é parado. Desta forma, o sinal de freqüência defset/14 = 37,1428642857143 MHz é digitalizado na unidade deconversão A/D 3, e a freqüência do vetor de rotação Vobtido por alimentação como entrada do sinal de freqüênciapara a remoção de transportadora 4 é 37,1428642857143 MHz -36 MHz = 1,1428642857143 MHz.

Esse cálculo é realizado na unidade de saída deparâmetro 6 anteriormente ao início da operação dooscilador controlado por voltagem 1 mediante alimentaçãocomo entrada da freqüência definida para o sintetizador defreqüência. A unidade de saída de parâmetro 6 refere-se auma memória (não ilustrada) e selecionada um valor devoltagem com o qual é obtida uma freqüência próxima dafreqüência definida. Através deste procedimento, a voltagemde saída da unidade de saída de voltagem 11 aumenta para ovalor de voltagem. Quando a razão N de divisão defreqüência é definida para 14, e a freqüência do vetor derotação inversa V' é definida para 1,1428642857143 MHz, afreqüência de saída fvco do oscilador controlado porvoltagem 1 é aumentada até a freqüência do sinal defreqüência obtido na unidade de conversão A/D 3 se torne1,1428642857143 MHz. Quando a freqüência do vetor derotação Vea freqüência do vetor de rotação inversa V' sãoconsistentes uma com a outra após um certo tempo, a PLL ésincronizada e a fvco converge para fset.

A FIG. 13 é uma vista que ilustra um estado em queo vetor de rotação V é processado inversamente pelo vetorde rotação inversa V' e parado em uma imagem.

A operação descrita acima ocorre no caso de paradado vetor de rotação V dependente somente do vetor derotação inversa V', e é suficiente neste caso alimentarcomo entrada um sinal correspondente à freqüência do vetorde rotação obtido na unidade de multiplicação de vetor derotação inversa 5 para um filtro de malha 8. Entretanto,com uma tal configuração, uma quantidade de dados parageração do vetor de rotação inversa V' seriaconsideravelmente grande. Desta forma, em uma configuraçãoilustrada na FIG. 8, a freqüência do vetor de rotação V édesacelerada em certa medida pelo vetor de rotação inversaV', e a restante redução de velocidade é deixada para aoperação de uma unidade de detecção de diferença de tempo71, uma unidade de adição 72 e uma unidade de adiçãocumulativa 7 3 para diferença de fase nos estágiossubseqüentes. Em outras palavras, é realizado um ajustegrosseiro da freqüência do vetor de rotação V na unidade demultiplicação de vetor de rotação inversa 5, e o vetor derotação V é parado mediante realização de ajuste fino dovetor de rotação V em partes nos estágios subseqüentes.

A freqüência do vetor de rotação inversa V' querealiza ajuste grosseiro da freqüência do vetor de rotaçãoV pode ser definida, por exemplo, em incrementos de152, 587890625 Hz. Isto deve-se ao fato de que, quando onúmero de pontos da fase do vetor de rotação inversa V' édefinido para 2 elevado a 18a potência, 40 MHz/2 elevado à18a potência = 152,587890625 Hz quando é realizadaamostragem de dados com 40 MHz. Ou seja, a unidade de saídade parâmetro 6 calcula quantas vezes é necessário realizara multiplicação do incremento de freqüência fa para tornara freqüência mais próxima de 1142864,2857143 Hz(1, 1428642857143 MHz) sendo a freqüência do vetor derotação ¥ descrito acima, quando a freqüência de ajustegrosseiro mínimo (incremento de freqüência fa) for152,5878 90 625 Hz.

O número inteiro mais próximo de 1142864,2857143Hz/152, 587890625 Hz é 7490, e a unidade de saída deparâmetro 6 determina a freqüência n*fa (n é um númerointeiro) = 7490,152,587890625 Hz = 1142883,30078125 Hz, queé mais próximo da freqüência do vetor de rotação V quando afreqüência de saída da oscilador controlado por voltagem 1se torna o valor definido mediante determinação destenúmero Inteiro.

A unidade de saída de parâmetro 6 executa o cálculoa seguir. Ern primeiro lugar, a freqüência ajustada pelovetor de rotação inversa V7 é deduzida da freqüência dovetor de rotação V, e é determinado 142864,2857143 Hz -1142883,30078125 Hz = 19,0150669664145 Hz.

Em seguida, a freqüência m*fb (m é um númerointeiro) que é mais próximo de 19,0150669664145 Hz sendo adiferença entre a freqüência do vetor de rotação V descritoacima e a freqüência n*fa descrita acima quando afreqüência de saída da unidade de oscilação controlada porvoltagem 1 se torna um valor definido entre múltiplos denúmeros inteiros do incremento de freqüência fb, entre osmúltiplos de números inteiros do incremento de freqüênciade 1 Hz, neste exemplo, para ajuste fino menor que oincremento de freqüência fa descrito acima para ajustegrosseiro, é calculada. Neste caso, na medida em que fb é 1Hz, m é 19, de tal forma que o valor de ajuste de 19 Hz éexecutado pela parte no estágio subseqüente da unidade demultiplicação de vetor de rotação inversa 5.

Retornando à FIG. 8, "71" é a unidade de detecçãode diferença de tempo para fase, "72" é a segunda unidadede adição, "73" é a unidade de adição cumulativa 73 paradiferenças de fase, "8" é o filtro de malha, e 80 é aunidade de conversão D/A (digital/analógica).

Na medida em que a rotação do vetor de rotação V éreduzida em velocidade pelo vetor de rotação inversa V', épossível determinar uma freqüência (velocidade) do vetor derotação V com uma simples expressão aproximada. Em um planocomplexo conforme ilustrado na FIG. 14, um ângulo Δφformado com o vetor de rotação V(n-l) determinado pela (n-l)a (enésima menos uma) amostragem e o vetor de rotação

V(Ti) = V (n-1) + ÀV determinado pela (n-l)a (enésima menosuma) amostragem, designadamente, uma diferença de fase Δφentre os vetores de rotação V em ambas as amostragens éconsiderado como uma extensão de AV se a freqüência dovetor de rotação V for suficientemente pequena emcomparação com a freqüência de amostragem e θ puder serconsiderado como θ = sen9.

Explicando a expressão aproximada para determinaçãode Δν, em primeiro lugar, a diferença de fase Δφ é expressapela equação (5). Deverá ser observado que imag é uma parteimaginária, conj{V(n)} é um vetor conjugado de V(n), e K éuma constante.

Δφ = KMmag [Δν-conj {V(n) } ] ...... (5)

Neste caso para um valor I (parte real do vetor derotação V) e um valor Q (uma parte imaginária do vetor derotação V) , supondo-se que os valores correspondentes à na(enésima) amostragem são I (n) e Q (n) respectivamente, AV econj{V(n)} são expressos pelas equações (6) e (7)respectivamente em uma expressão complexa.

Δν = ΔΙ + jAQ ...... (6)

conj {V (η)} = I (η) - jQ(n) ...... (7)Deverá ser observado que ΔΙ é I (n.) - I(n-1), e AQ éQ(n) - Q(n-1). Quando as equações (6) e (7) sãosubstituídas e organizadas, Δφ é expresso pela equação (8).

<formula>formula see original document page 33</formula>

A unidade de detecção de diferença de tempo 71descrita acima para fases é provida com uma função paradeterminar Δφ utilizando a expressão aproximada destamaneira. Devido ao fato de Δφ ser um valor correspondente àfreqüência do vetor de rotação V reduzida em velocidadepela unidade de multiplicação de vetor de rotação inversa5, a unidade de detecção de diferença de tempo 71 parafases pode ser considerada como um meio (meio de detecçãode vetor de velocidade muito baixa) que produz como saída afreqüência do vetor de rotação com velocidade reduzida.

Deverá ser observado que quando são determinados osvetores de rotação V(n-1) e V(η) , como meio paradeterminação do ângulo Δφ entre os mesmos, podem serutilizados diversos métodos matemáticos, e a equação (5)sendo uma expressão aproximada é mencionada somente comoexemplo. Como expressão matemática, é utilizado {V(n) +V(n-1)}/2 que é um vetor V0 ligando o ponto intermediáriode uma linha que liga respectivos pontos terminais de V(n)e V(n-1) e o ponto original, e é igualmente possívelsubstituir o vetor V0 ao invés de V(n) na equação (5) . Omotivo pelo qual essa equação (5) pode ser aproximada deve-se ao fato de V0 e ΔV serem considerados ortogonais. Destaforma, a extensão de AV pode ser considerada como um valorcorrespondente ao valor imaginário de AV quando Vo éconsiderado como um eixo real.

Entretanto, devido ao fato de a unidade de salda deparâmetro 6 determinar o valor de 19 Hz que é a quantidadecorrespondente a ura ajuste fino de freqüência do vetor derotação V por meio de cálculo, a freqüência do vetor derotação V detectada na unidade de detecção de diferença detempo 71 para fases e 19 Hz de valor do ajuste fino sãocomparadas na unidade de adição 72, e a diferença entre afreqüência do vetor de rotação Vea quantidade de 19 Hz deajuste fino é extraída e alimentada como entrada para aunidade de adição cumulativa 73. O valor de saída daunidade de adição cumulativa 73 para diferenças de fase éalimentada como entrada para o filtro de malha 8.

O sintetizador de freqüência realiza umprocessamento para deter o vetor de rotação V conforme seencontra ilustrado na FIG. 8. Este processamento éclassificado em processamento de suspensão grosseiro porassim designada rotação inversa e processamento para pararcorretamente o vetor de rotação V baixando a velocidade, eeste último processamento é deixado para a unidade dedetecção de diferença de tempo 71 para fases e a unidade deadição 72 no exemplo ilustrado na FIG. 8. A unidade demultiplicação de vetor de rotação inversa 5, a unidade dedetecção de diferença de tempo 71 para fases e a segundaunidade de adição 72 correspondem a um meio de extração dediferença de freqüência.

A unidade de adição cumulativa 73 para diferençasde fase é configurada de tal forma que armazena um valor deentrada no momento de um determinado tempo de amostragempara um resistor 73a conforme se encontra ilustrado na FIG.15A, produz como saída valores armazenados até esse momentono momento da amostragem seguinte para retorno dos mesmospara a unidade de adição 7 3b para adição dos mesmos aovalor de entrada, e o valor adicionado é alimentado comoentrada para o registro 73a.

O filtro de malha 8 é configurado para adicionarcumulativamente o valor de entrada em uma unidade de adiçãocumulativa 8a e para adicionar o valor de entrada a seuvalor de adição cumulativa em uma unidade de adição 8b. Omotivo para alimentação do valor de entrada para a unidadede adição 8b consiste no fato de a saída do filtro de malha8 ser estabilizada. A voltagem de saída do filtro de malha8 é convertida em voltagem analógica em uma unidade deconversão D/A 80, e é alimentada como entrada para umaprimeira unidade de adição 12 para dedução da voltagem desaída da voltagem de saída da unidade de saída de voltagem11.

Neste exemplo, um enlace de circuito ou malha deretorno para a unidade de oscilação controlada por voltagem1 da unidade de oscilação controlada por voltagem 1 atravésdo meio de extração de diferença de freqüência e do filtrode malha 8 forma uma PLL. Adicionalmente, o processamentode cálculo de cada parte do conversor A/D 3 para o filtrode malha 8 é realizado por um software,

Em seguida, a operação inteira ilustrada na FIG. 8será explicada com referência aos gráficos de tempodescritos nas FIGS. 16 e 17. Deverá ser observado que muitoembora os padrões de mudança de uma quantidade de sinalsejam descritos em forma de diagramas, o padrão dealteração da quantidade de sinal obtido por simulação é umpadrão mais complicado em comparação com os padrões dasFIGS. 16 e 17.. Conforme é descrito no exemplo concretodescrito acima., uma freqüência definida fset do osciladorcontrolado por voltagem 1 é supostamente, por exemplo,520.0001 MHz, e é alimentada como entrada a partir de umaunidade de entrada (não ilustrada) . A unidade de saida deparâmetro 6 é provida com uma tabela em que uma relaçãoentre uma freqüência definida do oscilador controlado porvoltagem 1 e uma voltagem fornecida se encontra escrita, eé selecionada nesta tabela uma freqüência definida maispróxima de 520,0001 MHz.

Adicionalmente, conforme foi anteriormentedescrito, a razão de divisão de freqüência N = 14 sendo umnúmero inteiro mais próximo de fset/36 MHz, e asrespectivas quantidades obtidas por divisão da freqüênciado vetor de rotação V no momento em que a freqüênciadefinida é obtida em uma quantidade de ajuste grosseiro euma quantidade de ajuste fino, são calculados. Nestaocasião, são calculados 1142883,30078125 Hz que é umaquantidade de ajuste grosseiro da freqüência, era outraspalavras, a freqüência do vetor de rotação inversa, e afreqüência de 19 Hz do vetor de rotação após processamentode rotação inversa que é uma quantidade de ajuste finoalimentada como entrada para o segundo adicionador 72.

Quando são alimentadas como entrada instruções deinicio de operação a partir de uma unidade de entrada, avoltagem correspondente a uma freqüência definida éproduzida como saída da unidade de saída de voltagem 11para aumentar linearmente com relação ao tempo, porexemplo. Visto ser fornecida voltagem, o osciladorcontrolado por voltagem 1 produz como saída um sinal defreqüência, e sua freqüência é aumentada. No início, devidoao fato de a freqüência de saída do oscilador controladopor voltagem 1 ser baixa, a freqüência {40 MHz(freqüência de saída/N)} extraída na unidade de conversãoA/D 3 é elevada, fazendo a freqüência do vetor de rotação Vextraído pela remoção de transportadora 4 constituir umgrande valor negativo, e a saída de cada unidade após aremoção de transportadora 4 é mantida em ura valor negativomais baixo possível até o momento 1. Quando a freqüência desaída do oscilador controlado por voltagem 1 aumenta paraum determinado valor, o cálculo de extração do vetor derotação V da remoção de transportadora 4 torna-se eficaz detal forma que a freqüência (velocidade) do vetor de rotaçãoV começa a decrescer (fazer referência à FIG. 16A).

Nesta explicação, quando a direção de rotação dovetor de rotação V no momento do valor de 4 0 MHz -(freqüência de saída/N) é menor que 4 MHz, em outraspalavras, no momento em que a freqüência de saída/N é maiorque 36 MHz é designada como uma direção positiva, istosignifica que a freqüência do vetor de rotação V rodando nadireção negativa está decrescendo. Nesta ocasião, conformese encontra ilustrado na FIG. 16B, a freqüência do vetor derotação V à qual é aplicada a quantidade de rotação inversaproduzida como saida pela unidade de multiplicação de vetorde rotação inversa 5 é igualmente decrescida. Desta forma,conforme se encontra ilustrado na FIG. 16C, a saida daunidade de detecção de diferença de tempo 71 para fasetambém se torna menor (a velocidade negativa torna-semenor), e conforme se encontra ilustrado na FIG. 17A, ovalor adicionado da segunda unidade de adição 72adicionando a saida descrita acima (diferença de fase) e aquantidade de ajuste fino da freqüência também diminui.Estas mudanças são expressas nas FIGS. 16 e 17 medianteilustração de mudanças no aumento de respectivos valores.

Adicionalmente, devido ao fato de a salda dasegunda unidade de adição 72, em outras palavras, a entradada unidade de adição cumulativa 73 para as diferenças defases ser aumentada, a saida da unidade de adiçãocumulativa 73 para as diferenças de fase começa a decrescerno momento t2 após o momento tl. A freqüência de saida dooscilador controlado por voltagem 1 é aumentada, afreqüência após divisão de freqüência torna-se 36 MHz, e éalcançada a temporização de parada da velocidade do vetorde rotação V extraído da remoção de transportadora 4. Nestecaso, considerando-se a freqüência de ajuste grosseiro comosendo AF (n*fa), e a freqüência de ajuste fino como sendoAf (m*fb), a freqüência do vetor de rotação V extraído daremoção de transportadora 4 é ainda menor que a quantidadenecessária para ajuste de freqüência AF + Af, e na medidaem que sua diferença de freqüência (saída da segundaunidade de adição 72) é um valor negativo, a freqüência dovetor de rotação V aumenta. Então, a freqüência do vetor derotação V será igual a quantidade necessária de ajuste defreqüência descrito acima AF + Af no momento t3, masaumenta adicionalmente de acordo com o histórico da PLL atéesse momento.

Quando a saída da unidade de adição cumulativa 7 3para diferenças de fase aumenta e se torna positiva nomomento t4 conforme se encontra ilustrado na FIG. 17B, asaída do filtro de malha 8 começa a aumentar conforme seencontra ilustrado na FIG. 17C. Quando a saída do filtro demalha 8 é alterada de uma voltagem negativa para umavoltagem positiva, a voltagem de saída da unidade de saídade voltagem 11 é reduzida na quantidade necessária davoltagem de saída do filtro de malha 8 e é fornecida para ooscilador controlado por voltagem 1. Desta forma, afreqüência de saída do oscilador controlado por voltagem 1tende a ser reduzida conforme se encontra ilustrado na FIG.17 D. Devido a este movimento, a velocidade do vetor derotação V começa a decrescer, o que causa uma redução dasaída da segunda unidade de adição 72. Desta forma, a saídada unidade de adição cumulativa 73 para diferenças de fasetende a ser reduzida. Assim, a saída da unidade de detecçãode diferença de tempo 71 para fases é finalmente feitaconvergir para Af (no exemplo concreto descrito acima, é 19Hz) (FIG. 16C), e a saída da segunda unidade de adição 72,em outras palavras, a diferença de freqüência extraída pelomeio de extração de diferença de freqüência, torna-se zero.Então, a PLL é sincronizada, e a freqüência de saída dooscilador controlado por voltagem 1 é sincronizada em520, 0001 MHz, a freqüência definida. Deverá ser observadoque visto o filtro de malha 8 ter uma função integralcompleta neste exemplo, ele converge para uma voltagem decorrente contínua positiva. O tempo desde o início daoperação do oscilador controlado por voltagem 1 até a PLLse encontrar sincronizada é de cerca de 150 mseg emsimulação.

No sintetizador de freqüência acima, devido ao fatode a PLL ser formada mediante extração de um vetor derotação rodando a uma velocidade (freqüência) de acordo coma freqüência de saída do oscilador controlado por voltagem1, e mediante extração da diferença entre a freqüênciadeste vetor de rotação e a freqüência de um vetor derotação quando a freqüência de saída se torna umafreqüência definida para realimentação da mesma para ooscilador controlado por voltagem 1, é possível realizar umajuste de freqüência minucioso através de uma ampla bandade freqüência com baixo ruído. Então, no momento deextração da diferença de freqüência, a velocidade do vetorde rotação é reduzida mediante utilização de um vetor de rotação inversa rodando em um ajuste de freqüênciagrosseiro para detecção da velocidade do vetor em suarotação de velocidade muito baixa e mediante comparação deseu valor detectado com a quantidade de ajuste finocalculada antecipadamente, é extraída a diferença. Destaforma, é possível detectar a freqüência de um vetor derotação com utilização de uma quantidade reduzida de dadose com um cálculo simples conforme descrito acima, tornandopossível configurar um sintetizador de freqüência compequeno tamanho de memória e baixa carga de cálculo.

Deverá ser observado que o método de determinaçãode uma razão N de divisão de freqüência não é limitado àforma de determinação do mesmo como uma freqüência maispróxima de uma diferença entre a freqüência do sinal derelógio de referência utilizado na unidade de conversão A/D3 e ωο/2π utilizado no meio de extração de vetor de rotaçãoquando o valor definido de uma freqüência de saída dooscilador controlado por voltagem 1 é dividido por N.

Neste caso, na presente configuração, conforme seencontra ilustrado na FIG. 8, é provido um gerador de ruídode banda 90 similar ao da configuração 1, e esta saída deruído é adicionada a saída do filtro de passagem de bandabaixa 21 em um adicionador 91 e este resultado é utilizadocomo uma entrada analógica do conversor A/D 3. com estaconfiguração, a geração de ruido espúrio devida a umaavaria do conversor A/D 3 é reduzida, e pode ser obtido oalto desempenho no sintetizador de freqüência.

Adicionalmente, na configuração acima, muito emboratenha sido ilustrada a aplicação do sintetizador defreqüência de sistema PLL, é possível obter uma operação eefeito similares mediante aplicação a uma PLL que comparapor processamento digital, de um outro dispositivo deprocessamento digital tal como um analisador de onda.

Claims

1. PROCESSADOR DIGITAL, caracterizado porcompreender:um conversor analógico/digital para o qual éalimentado como entrada um sinal de entrada analógico comcaracterísticas altamente cíclicas;um gerador de ruído de banda que gera ruído em umabanda de freqüência determinada;um dispositivo de adição para adicionar ruídogerado no gerador de ruído de banda ao sinal de entrada doreferido conversor analógico/digital; euma unidade de processamento digital que realizaprocessamento digital com base em um sinal digitalconvertido pelo referido conversor analógico/digital,em que a banda de freqüência do ruído produzidocomo saída do referido gerador de ruído é uma banda que nãoafeta o processamento digital de sinais na referida unidadede processamento digital.

2. Processador digital, de acordo com areivindicação 1, caracterizado por compreenderadicionalmente:um oscilador controlado por voltagem provido em umlado de entrada do referido conversor analógico/digital; eum conversor analógico/digital provido em um ladode saída da referida unidade de processamento digital,em que uma malha PLL é formada medianterealimentação de um sinal processado pela referida unidadede processamento digital para o oscilador controlado porvoltagem através do referido conversor digital/analógico.