BRPI0713218A2 - interruptor de circuito e método para reduzir o consumo de corrente de um interruptor de circuito - Google Patents

Abstract

"NTERRUPTOR DE CIRCUITO E MéTODO PARA REDUZIR O CONSUMO DE CORRENTE DE UM INTERRUPTOR DE CIRCUITO. Um disjuntor de circuito inclui contatos separáveis, um mecanismo de operação estruturado para abrir e fechar os contatos separáveis, um sensor de corrente estruturado para sensorear o fluxo de corrente que passa através dos contatos separáveis, um micro-computador que coopera com o sensor, um mecanismo de operação para abrir os contatos separáveis, e uma fonte de energia elétrica estruturada para pelo menos energizar o micro-processador, qual micro-processador inclui um relágio configurável e uma rotina estruturada para reduzir o consumo de corrente a partir da fonte de energia elétrica modulando um relógio configurável.

Description

"INTERRUPTOR DE CIRCUITO E MÉTODO PARA REDUZIR O CONSUMO DE CORRENTE DE UM INTERRUPTOR DE CIRCUITO". Campo da Invenção

A invenção pertence geralmente ao campo de interruptores de circuito e, em particular, a interruptores que empregam para diminuir o consumo de corrente de um interruptor de circuito.

Histórico da Invenção

Interruptores de circuito incluem, por exemplo, disjuntores de circuito, contatores, dispositivos de partida para motores, controladores de carga, e receptáculos com um mecanismo interruptor. Interruptores de circuito geralmente são usados a muito tempo e portanto bem conhecidos na técnica. Interruptores de circuito são usados para proteger a circuitagem elétrica contra danos por sobre-corrente, tal como aqueles provocados por uma condição de sobrecarga ou uma ação de falha ou curto-circuito em níveis relativamente altos. Em interruptores de circuito menores comumente chamados "Interruptores de Circuito Miniatura" que são usados para aplicações domésticas e comerciais de pequeno porte, tal proteção tipicamente é provida por um interruptor termo- magnético. O dispositivo interruptor inclui um bi-metal que quando se aquece em resposta a uma condição persistente de sobrecarga se curva, destravando um mecanismo atuado por mola que abre os contatos separáveis interrompendo o fluxo de corrente no sistema protegido. Uma armadura atuada por forças magnéticas geradas por curto circuito, também destrava/ atua sobre o mecanismo. Com a crescente popularidade de dispositivos eletrônicos portáteis à bateria (celulares, tocadores MP3, câmaras digitais), muitos fabricantes de componentes eletrônicos vêm desenvolvendo componentes eletrônicos incorporando componentes especialmente projetados para operação em baixa potência. Ha também muitas técnicas bem conhecidas para diminuir a voltagem da fonte de energia elétrica empregando o modo "dormir" (sleep) (que diminui temporariamente o consumo de corrente da fonte, desligando a mesma do relógio primário do micro- processador), e ajustando uma velocidade relativamente baixa ao relógio. Destas técnicas, acredita-se que o modo "dormir" não pode ser usado em aplicações para interruptores de circuito, por causa dos muitos ciclos (e muito tempo) requeridos para a fonte do relógio primário reiniciar para reiniciar o micro-processador. Também se acredita que as voltagens da fonte de energia elétrica e a velocidade de relógio de um único processador sejam selecionadas para prover um melhor desempenho global, com respeito à capacidade de processamento desejada e ao consumo de energia. Pelo menos um fabricante introduziu micro-controladores de hardware para prover uma seleção de software entre diversas freqüências do relógio interno. Por exemplo, o Microship PIC F685 da Microship Technology Incorporated de Chandler, Arizona tem um relógio interno de 31 kHz e outro de 8 MHz. Com uma configuração apropriada, o micro- controlador pode ser comandado por uma freqüência de relógio interna de 31 kHz, 125 kHz, 250 kHz, 500 kHz, 1 MHz, 4 MHz, ou 8 MHz. 0 micro-controlador pode variar entre estas freqüências internas, conquanto sendo operado por um controle de software em um ciclo de execução por micro-controlador.

A fonte, por exemplo, um interruptor de circuito miniatura com base em computador, ajuda a aumentar a temperatura interna e, portanto, pode afetar a faixa de temperatura normal do interruptor de circuito.

Assim, há espaço para melhores interruptores de circuito. Também há espaço para melhorar o consumo de corrente de um processador de interruptor de circuito.

Sumário da Invenção

Estas e outras necessidades são atendidas pelas configurações da presente invenção, que diminuem a corrente de processador de um interruptor de circuito usando uma rotina para diminuir a velocidade do relógio do processador, quando a rotina estiver ociosa. De acordo com um aspecto da invenção, um interruptor de circuito compreende: contatos separáveis, um controle de mecanismo de operação estruturado para abrir e fechar os contatos separáveis, um sensor estruturado para sensorear a corrente que passa através dos contatos separáveis; um processador cooperativo com o sensor e mecanismo de operação para abrir os contatos separáveis; e uma fonte de energia elétrica estruturada para energizar pelo menos o processador, sendo que o processador inclui um relógio configurável, sendo que o processador ainda inclui uma rotina estruturada para diminuir a consumo de corrente a partir da fonte de energia elétrica modulando o relógio configurável.

O relógio configurável pode ter uma freqüência; e a rotina pode ser adicionalmente estruturada de modo a diminuir o consumo de corrente a partir da fonte de energia diminuindo a freqüência do relógio configurável, quando a rotina estiver ociosa.

A rotina pode incluir um Ioop de fundo e um loop frontal. O loop de fundo pode ser estruturado para periodicamente coletar dados a partir do sensor, e o loop frontal pode ser estruturado para processar os dados procedentes do loop de fundo.

A rotina pode ser adicionalmente estruturada para aumentar a freqüência do relógio configurável, quando o loop de fundo estiver periodicamente coletando os dados, ou quando o loop frontal estiver processando os dados procedentes do Ioop de fundo.

A rotina pode ser adicionalmente estruturada para diminuir a freqüência do relógio configurável, quando o loop de fundo não estiver periodicamente coletando dados, e quando o Ioop frontal não estiver processando os dados procedentes do Ioop de fundo.

O loop frontal pode ser estruturado para aumentar a freqüência do relógio configurável e processar os dados procedentes do Ioop de fundo, após ter sido coletada uma pré-determinada pluralidade de amostras de corrente a partir do sensor.

O loop frontal pode ser adicionalmente estruturado para determinar se houve uma condição de falha e atuar sobre o interruptor de circuito em resposta à presença de condição de falha ou diminuir a freqüência do relógio configurável em resposta à ausência da condição de falha. O loop de fundo pode ser estruturado para elevar a freqüência do relógio configurável e coletar uma amostra de corrente a partir do sensor.

O processador pode ser um micro-computador incluindo timer, e o Ioop de fundo pode ser adicionalmente estruturado para periodicamente voltar a executar em resposta a uma interrupção a partir do timer para determinar se o Ioop frontal está processando dados, e reativamente: (a) voltar a execução para o Ioop frontal sem diminuir a freqüência do relógio configurável reativo ao Ioop frontal que processa os dados, ou (b) diminuir a freqüência do relógio configurável, em resposta à situação de o Ioop frontal não processar os dados.

Em outro aspecto da invenção, um método de diminuir consumo de corrente de um interruptor de circuito compreende: sensorear o fluxo de corrente que passa através dos contatos separáveis; empregar um processador para inserir a corrente sensoreada que passa através dos contatos separáveis, e abrir os contatos separáveis; energizar o processador a partir de uma fonte elétrica; empregar o processador incluindo um relógio configurável; e modular o relógio configurável para reduzir o consumo de corrente a partir da fonte elétrica.

Descrição Resumida dos Desenhos

Um pleno entendimento da presente invenção poderá ser conseguido a partir da descrição que se segue das configurações preferidas, em conexão com os desenhos anexos, onde:

A figura 1 é um diagrama de blocos em forma esquemática de um disjuntor de circuito, de acordo com uma configuração da invenção;

A figura 2 é um fluxograma de uma rotina, incluindo um loop frontal e um loop de fundo, executada pelo micro- processador da figura 1;

A figura 3 mostra curvas de atividade do loop de fundo, atividade do loop frontal, seleção de freqüência de relógio interno de micro-computador, e voltagem de linha versus tempo para o micro-processador da figura 1.

Descrição Detalhada da Invenção

Como empregado nesta, o termo "modulação" ou "modula" ou derivados significa "variar" (aumentar ou diminuir) uma freqüência de sinal (sinal de relógio de um processador).

A presente invenção é descrita em conexão com um disjuntor miniatura, embora também seja aplicável a uma ampla gama de interruptores de circuito.

Referindo-se à figura 1, um disjuntor miniatura 2 inclui contatos separáveis 4, um mecanismo de operação 6 estruturado para abrir e fechar os contatos separáveis 4, e um sensor 8 estruturado para sensorear a corrente que passa através dos contatos separáveis 4 entre um terminal de linha 10 e um terminal de carga 12. O disjuntor 2 também inclui um processador - tal como um micro- computador μC 14 do exemplo (sem limitação, pode ser um micro-controlador Microship PIC 16 F685 da Microship Technology Inc de Chandler, Arizona) que coopera com o sensor 8 e o mecanismo 6 para abrir os contatos separáveis 4, e uma fonte 16 estruturada para pelo menos energizar μC 14. A fonte 16, por exemplo, é uma fonte de corrente alternada CA para corrente contínua CC que recebe uma voltagem linha-para-neutro 36 entre um terminal neutro 18 e um nó de referência comum 20 entre os contatos separáveis 4 e o sensor 8. A fonte CA/CC 16 provê uma voltagem CC (corrente contínua) adequada 22 para μC 14 por demanda, um circuito sensor analógico, tal como, por exemplo, um circuito sensor analógico de voltagem e corrente 24.

O μC 14 inclui um circuito de relógio configurável 26 que prove o relógio configurável 2 8 para uma entrada de relógio de sistema 30 de um micro-processador (μΡ) 32. O μΡ 32 inclui uma rotina 34 estruturada para diminuir o consumo de corrente da fonte 16, modulando o relógio configurável 28, como será descrito mais adiante.

O circuito sensor analógico de voltagem e corrente 24 recebe entradas da voltagem linha-para-neutro 3 6 a partir do terminal neutro 18 e terminal carga neutro 38, voltagem 4 0 representativa da corrente que passa pelo sensor de corrente 8, e sinais 42 e 44 procedentes do secundário 46 de um transformador de corrente (CT) 48, que detecta uma condição de falha de terra em resposta a qualquer diferença significativa entre as correntes de linha e neutro. Os vários sinais de voltagem e corrente a partir do circuito sensor analógico de voltagem e corrente 24 são introduzidos por uma pluralidade de conversores de canal analógico-para-digital (ADC) 50 do μC 14 e convertidos em valores digitais correspondentes para entrada pelo μΡ 32.

Em resposta às condições de corrente sensoreadas a partir da voltagens 36, 40 e/ou sinais 42, 44, o μΡ32 gera um sinal de disparo 52 que passa o μC 14 para a saída 54 para ligar SCR 56. 0 SCR 56, por sua vez, energiza um solenóide de disparo 58, que faz o mecanismo 6 abrir ou fazer uma operação. 0 solenóide atuador 58, portanto, é um dispositivo atuador que coopera com μΡ 32 e mecanismo 6 para abrir os contatos separáveis 4 em resposta a uma das condições de atuação a partir do μΡ 32. Um resistor 60 em série com a bobina do solenóide 58 limita a corrente da bobina, e um capacitor 62 protege a porta do SCR 56 contra picos de voltagem e atuações falsas. A figura 2 mostra uma estrutura exemplar da rotina 34 para o disjuntor miniatura com base no μC da figura 1. Um Ioop frontal principal 7 0 processa os dados periodicamente coletados (adquiridos) em resposta a uma interrupção periódica de timer 83 do timer 71 (figura 1) por um Ioop de fundo 82. A entrada de relógio de sistema μΡ 30 (figura 1) deve operar em uma freqüência relativamente alta (sem limitação, cerca de 8 MHz) somente quando houver processamento de dados pelo Ioop frontal 70 ou aquisição de dados pelo loop de fundo 82.

Durante o resto do tempo, a freqüência de relógio interno μΡ é diminuída (sem limitação, de um fator 64, para cerca de 12 5 kHz) , para minimizar o consumo de corrente de fonte pelo μΟ 14.

No loop frontal principal 70, em 72, determina-se se houve 16 novas interrupções amostradas. Se não houveram, o loop 70 continua aguardando em 73, antes de verificar o teste em 72. Se, caso contrário, houveram 16 novas interrupções amostradas (o Indicador 91 é verdadeiro), então em 74, a entrada de relógio de sistema interno 30 é colocada em alta velocidade (sem limitação, em cerca de 8 MHz). A seguir em 76, os dados coletados, em resposta às várias interrupções de timer pelo Ioop de fundo 82 (i.e., sem limitação, para falha de arco, falha de terra, condições de sobre-voltagem, e/ou sobre-corrente) são adequadamente processados usando técnica conhecida. Antes da etapa de iniciar 78 (por exemplo, ao fim da etapa 76) um Indicador 77 é rearmado. Alternativamente, o Indicador 77 pode ser rearmado após a etapa 78, ao invés de após a etapa 76. A seguir em 78, determina-se se há uma condição de falha. Se houver, então em 79, μΡ 32 dispara o disjuntor de circuito 2, emitindo o sinal de disparo 52 (figura 1) . Se não houver, então em 80, a entrada de relógio de sistema interno μΡ 30 é ajustada em baixa velocidade (sem limitação, em cerca de 125 kHz) antes de voltar a executar em 72. Quando se diminui esta freqüência, quando a rotina 34 está ociosa, também se diminui o consumo de corrente da fonte 16 (figura 1) Então, o Ioop frontal 70, em 76, 78, determina se houve uma condição de falha, e daí atua o disjuntor 2 em resposta à condição de falha em 79, diminui a freqüência da entrada de relógio de sistema μΡ 3 0 em resposta à ausência da condição de falha em 80. Em resposta à interrupção periódica de timer, (sem limitação, cerca de 16 vezes per meio-ciclo da voltagem linha-para-terminal) a partir do timer 71 (figura 1) o Ioop de fundo 82 adquire os dados. Assim, o timer interrompe o Ioop frontal 7 0 uma pluralidade de vezes per meio ciclo de voltagem para coletar os dados pelo Ioop de fundo 82. O Ioop de fundo 82 coleta informações periodicamente a respeito das condições do circuito protegido e disjuntor de circuito 2. A interrupção de timer 83 pode ocorrer, por exemplo, durante as etapas 70, 72, 73, 74, 76, 78, e 80. A seguir em 84, a entrada de relógio de sistema interno μΡ 30 é colocada em alta velocidade (sem limitação, em cerca de 8 MHz). Então, as etapas 86, 88, 90 respectivamente tiram amostras de corrente de linha, corrente de terra, e voltagem linha-para-neutro. Quando o Ioop de fundo 82 tiver coletado um certo número (sem limitação, 16) de jogos de amostras correspondentes ao mesmo número de interrupções de timer, o Ioop de fundo passa o Indicador 91 para o Ioop frontal 70, para este processar os dados na etapa 76.

A seguir em 92 do Ioop de fundo 82, determina-se se houve interrupção de timer 83, enquanto o Ioop frontal 70 estava processando dados. Se o Indicador 77 estiver rearmado, então este teste é falso, e a entrada de relógio de sistema interno 3 0 é colocada em baixa velocidade (sem limitação, em cerca de 125 kHz) em 94. Caso contrário, o Indicador 77 é armado, o teste em 92 é verdadeiro, e a entrada de relógio de sistema interno μΡ 3 0 permanece em alta velocidade. Aqui, ou após 94, o fim da interrupção é executado em 96, e a execução reinicia, de novo, no Ioop frontal 70. Desta maneira, a rotina 3 5 diminui em 80 e 94 a freqüência da entrada da entrada de relógio de sistema interno 30, quando o Ioop de fundo 82 não estiver coletando periodicamente os dados, e quando o Ioop frontal 7 0 não estiver processando dados a procedentes do Ioop de fundo 82. A figura 3 mostra operação da rotina de disjuntor 34 da figura 2, em particular, a atividade 100 do loop de fundo 82, e a atividade 102 do loop frontal 70 da figura 2.

A interrupção de timer exemplar 83 (figuras 1 e 2) inicia o loop de fundo 82 dezesseis vezes por meio-ciclo de voltagem, para coletar dados, como mostrado em 104 e 106. Quando o Ioop de fundo 82 tiver coletado dezesseis jogos de amostras, o Ioop de fundo 82 emite o Indicador (FLAG) 91 dizendo para o Ioop frontal 70 processar os dados.

A interrupção de timer 83 para o loop de fundo 82 interrompe o processamento pelo Ioop frontal 70, como mostrado, por exemplo, em 108, 110 ou 112.

A figura 3 também mostra, quando nem o loop frontal 70 nem o loop de fundo 82 da figura 2 estiverem ativos, que a freqüência da entrada de relógio de sistema interno μΡ pode ser reduzida (sem limitação, de 8 MHz a 125kH) , por exemplo em 114, 116, ou 118, ou sempre que o sinal 120 é baixo, para minimizar o consumo de corrente de μC 14. Aqui, o loop frontal 70 e o Ioop de fundo 82 ficam ativos apenas cerca de metade do tempo. Por conseguinte, a rotina μΡ 34 opera na freqüência de relógio reduzida/ modo de consumo de corrente reduzida durante o restante 50% do tempo, daí significativamente diminuindo a corrente média consumida pelo μC 14. Isto diminui a demanda na fonte 16 (figura 1) que alimenta o μC 14, que resulta em menos dissipação térmica e menos tensão (i.e., sem limitação, em fontes com resistor acoplado do tipo que é usado, por exemplo, em disjuntores miniatura), eficiência mais alta e custo mais baixo de componentes (potencial). Caso contrário, quando o sinal 120 está alto (por exemplo, em 122, 124, ou 126), a rotina μΡ 34 opera na freqüência de relógio normal/ modo de consumo de corrente normal, quando o loop frontal e Ioop de fundo 70, 82 estão ativos.

Uma vantagem importante de operar um interruptor de circuito μΡ32 em uma freqüência de relógio reduzida é que demanda um consumo de corrente de alimentação relativamente pequeno. Por exemplo, o consumo de corrente de fonte do interruptor de circuito pode ser reduzido, reduzindo a freqüência da entrada de relógio de sistema interno 30 em qualquer intervalo de tempo, quando a rotina 34 estiver ociosa. Diminuir a corrente necessária para energizar componentes eletrônicos, por exemplo em um interruptor de circuito miniatura 2 é critico para diminuir a dissipação térmica e as perdas na fonte do interruptor de circuito 16.

Conquanto a presente invenção tenha sido descrita em detalhes, aqueles habilitados na técnica apreciarão que várias modificações e alternativas, a respeito destes detalhes, podem ser desenvolvidas a luz dos ensinamentos constantes nesta especificação. Portanto, os arranjos particulares descritos aqui deverão ser tomados apenas em caráter ilustrativo, e de nenhuma forma limitantes para o escopo da invenção, qual escopo será dado, em sua total abrangência, somente pelas reivindicações anexas e seus equivalentes.

Claims (22)

1. Interruptor de circuito, caracterizado pelo fato de compreender: - contatos separáveis (4) ; - um mecanismo de operação (6) estruturado para abrir e fechar os citados contatos separáveis; - um sensor (8) estruturado para sensorear o fluxo de corrente que passa através dos citados contatos separáveis; - um processador (14) cooperativo com o citado sensor e o citado mecanismo de operação para abrir os citados contatos separáveis; e - uma fonte de energia elétrica (16) estruturada para pelo menos energizar o citado processador; - sendo que o citado processador inclui um relógio configurável (28); e - sendo que o citado processador adicionalmente inclui uma rotina (34) estruturada para diminuir o consumo de corrente a partir da citada fonte de energia elétrica modulando o citado relógio configurável.

2. Interruptor, de acordo com a reivindicação 1, caracterizado pelo fato de o citado relógio configurável ter uma freqüência, sendo que a citada freqüência ser adicionalmente estruturada para diminuir o consumo de corrente a partir da citada fonte de energia elétrica diminuindo (80, 94) a freqüência do citado relógio configurável, quando a citada rotina estiver ociosa.

3. Interruptor, de acordo com a reivindicação 2, caracterizado pelo fato de a citada rotina ser adicionalmente estruturada para diminuir a freqüência do citado relógio configurável de um fator de cerca de 64.

4. Interruptor, de acordo com a reivindicação 2, caracterizado pelo fato de a citada rotina ser adicionalmente estruturada para diminuir a freqüência do citado relógio configurável, de cerca de 8 MHz a 125 kHz.

5. Interruptor, de acordo com a reivindicação 2, caracterizado pelo fato de o citado interruptor de circuito ser um disjuntor de circuito (2).

6. Interruptor, de acordo com a reivindicação 5, caracterizado pelo fato de o citado interruptor de circuito ser um disjuntor de circuito miniatura (2).

7. Interruptor, de acordo com a reivindicação 1, caracterizado pelo fato de a citada rotina incluir um Ioop de fundo (82) e um loop frontal (70).

8. Interruptor, de acordo com a reivindicação 7, caracterizado pelo fato de o loop frontal ser estruturado para periodicamente coletar (83, 86) dados do citado sensor, sendo que os citado loop frontal é estruturado para processar (76) os citados dados a partir do Ioop de fundo.

9. Interruptor, de acordo com a reivindicação 8, caracterizado pelo fato de o citado processador ser um micro-computador (14) incluindo um timer (71), sendo que o citado loop de fundo é adicionalmente estruturado para periodicamente executar (83, 82) em resposta ao citado timer.

10. Interruptor, de acordo com a reivindicação 8, caracterizado pelo fato de o citado relógio configurável ter uma freqüência; sendo que a citada rotina é adicionalmente estruturada para aumentar (74, 84) a freqüência do citado relógio configurável, quando o citado Ioop de fundo estiver periodicamente coletando os citados dados, ou quando o citado Ioop frontal estiver processando os citados dados a partir do Ioop de fundo.

11. Interruptor, de acordo com a reivindicação 8, caracterizado pelo fato de o citado relógio configurável ter uma freqüência; sendo que a citada rotina é adicionalmente estruturada para diminuir (80, 94) a freqüência do citado relógio configurável, quando o citado Ioop de fundo não estiver periodicamente coletando os citados dados, e quando o citado Ioop frontal não estiver processando os citados dados a partir do loop de fundo.

12. Interruptor, de acordo com a reivindicação 8, caracterizado pelo fato de o citado relógio configurável ter uma freqüência; sendo que o citado Ioop frontal é adicionalmente estruturado para aumentar (74) a freqüência do citado relógio configurável e processar (76) os citados dados a partir do Ioop de fundo, depois de ter sido coletada uma pré-determinada pluralidade de amostras de corrente do citado sensor.

13. Interruptor, de acordo com a reivindicação 12, caracterizado pelo fato de o citado Ioop frontal ser adicionalmente estruturado para determinar (76, 78), se houve uma condição de falha e reativamente (a) ativar (79) o interruptor de circuito em resposta à citada condição de falha, ou (b) reduzir (80) a freqüência do citado relógio configurável reativamente à ausência da citada condição de falha.

14. Interruptor, de acordo com a reivindicação 8, caracterizado pelo fato de o citado relógio configurável ter um freqüência; sendo que o citado Ioop de fundo é adicionalmente estruturado para aumentar (84) a freqüência do citado relógio configurável e coletar (86) uma amostra de corrente a partir do citado sensor.

15. Interruptor, de acordo com a reivindicação 14, caracterizado pelo fato de o citado processador ser um micro-computador (14) incluindo um timer (71); sendo que o citado Ioop de fundo é adicionalmente estruturado para periodicamente executar (82, 83) em resposta a uma interrupção (83) do citado timer, para determinar (92) se o citado Ioop frontal está processando os citados dados, e reativamente (a) voltar a execução (92, 96) para o citado Ioop frontal sem reduzir a freqüência do citado relógio configurável em resposta ao fato de o citado Ioop frontal processar os citados dados, ou (b) reduzir (94) a freqüência do citado relógio configurável em resposta ao fato de o citado Ioop frontal não processar os citados dados.

16. Interruptor, de acordo com a reivindicação 15, caracterizado pelo fato de o citado timer interromper o citado Ioop frontal uma pluralidade de vezes por meio- ciclo de voltagem, para coletar os citados dados com o citado Ioop de fundo.

17. Interruptor, de acordo com a reivindicação 16, caracterizado pelo fato de quando o citado Ioop de fundo tiver coletado uma pluralidade de amostras correspondente à citada pluralidade de vezes, o citado Ioop de fundo passa um Indicador (FLAG) (91) para o citado Ioop de frontal para fazer o citado Ioop frontal processar os citados dados.

18. Interruptor, de acordo com a reivindicação 16, caracterizado pelo fato de o citado Ioop de fundo ou o citado Ioop frontal estar ativo durante cerca de metade do tempo; sendo que a citada rotina é adicionalmente estruturada para aumentar (74, 84) a freqüência do citado relógio configurável durante a citada metade de tempo, ou, ao invés, reduzir (80, 94) a freqüência do citado relógio configurável.

19. Interruptor, de acordo com a reivindicação 1, caracterizado pelo fato de o citado sensor incluir um componente sensor analógico (24) ; sendo que a citada fonte de energia elétrica é adicionalmente estruturada para energizar o citado circuito sensor analógico.

20. Método para reduzir o consumo de corrente de um interruptor de circuito, caracterizado pelo fato de compreender as etapas de: sensorear (8) a corrente que flui através de contatos separáveis (4); empregar um processador (14) para inserir a citada corrente sensoreada (40) que flui através dos citados contatos separáveis e abrir os citados contatos separáveis; energizar o citado processador a partir de uma fonte de energia elétrica (16); - empregar o citado processador incluindo um relógio configurável (28); e modular (120, 74, 84, 80, 94) o citado relógio configurável para reduzir o consumo de corrente a partir do citada fonte de energia elétrica.

21. Método, de acordo com a reivindicação 20, caracterizado pelo fato de adicionalmente compreender: - empregar o citado relógio configurável tendo uma freqüência; empregar uma rotina (34) do citado processador incluindo um loop de fundo (82) e um loop frontal (70); e elevar (74, 84) a freqüência do citado relógio configurável, quando o citado loop de fundo estiver periodicamente coletando a citada corrente sensoreada, ou quando o citado loop frontal estiver processando a citada corrente sensoreada a partir do Ioop de fundo.

22. Método, de acordo com a reivindicação 20, caracterizado pelo fato de adicionalmente compreender: empregar o citado relógio tendo uma freqüência; empregar uma rotina (34) do citado processador incluindo um Ioop de fundo (82) e um loop frontal (70); e reduzir (80, 94) a freqüência do citado relógio configurável, quando o citado loop de fundo não estiver periodicamente coletando a citada corrente sensoreada, e quando o citado loop frontal não estiver processando a citada corrente sensoreada a partir do loop de fundo.