BRPI0721176A2

BRPI0721176A2 - Método e aparelho para codificar e decodificar dados.

Info

Publication number: BRPI0721176A2
Application number: BRPI0721176-7A
Authority: BR
Inventors: Ajit Nimbalker; Yufei W Blankenship; Brian K Classon
Original assignee: Motorola Inc
Priority date: 2006-11-30
Filing date: 2007-11-12
Publication date: 2014-03-18
Also published as: PL2102989T3; WO2008067149A3; EP2493079A1; US20080133998A1; ES2397665T3; WO2008067149A2; WO2008067149B1; ES2430361T3; KR20090094262A; ATE553541T1; US8850286B2; EP2442450B1; ES2381595T3; EP2442450A2; PL2442450T3; RU2437208C2; AR064088A1; JP2008141756A; RU2009124925A; PH12012500281A1

Description

• 10

15

25

MÉTODO E APARELHO PARA CODIFICAR E DECODIFICAR DADOS

Campo da Invenção

A presente invenção se refere geralmente à codificação e decodificação de dados e especificamente, a um método e aparelho para turbo codificação e decodificação.

Antecedentes da Invenção

As transmissões de dados digitais através de ligações cabeadas e sem fio podem ser corrompidas, por exemplo, por ruído na ligação ou canal, mediante interferência a partir de outras transmissões, ou por outros fatores ambientais. Para combater os erros introduzidos pelo canal, muitos sistemas de comunicação empregam técnicas de correção de erro para auxiliar na comunicação.

Uma técnica utilizada para correção de erro é a turbo codificação de um bloco de informação antes dele ser transmitido através do canal. Utilizando tal técnica, um codificador dentro do transmissor de um sistema de comunicação codificará ura bloco de entrada u de K' bits de comprimento em um bloco de palavra-código x de N bits. 0 bloco de palavra-código é então transmitido através do canal, possivelmente após processamento adicional tal como intercalação de canal conforme definido nas especificações IEEE 802.16e. No receptor, o turbo decodificador pega o vetor de sinal recebido y de comprimento N como entrada, e gera uma estimativa ü de vetor u.

Tipicamente o turbo codificador é composto de dois codificadores convolucionais constituintes. O primeiro codificador constituinte pega o bloco de entrada u como entrada em sua ordem original, e o segundo codificador constituinte pega o bloco de entrada u em sua ordem intercalada após passar u através de um turbo intercalador π. A saída do turbo codificador x é composta dos bits sistemáticos (igual ao bloco de entrada u) , os bits de paridade a partir do primeiro codificador constituinte, e os bits de paridade a partir do segundo codificador constituinte.

Correspondentemente o turbo decodificador dentro do receptor do sistema de comunicação é composto de dois decodificadores convolucionais constituintes, um para cada código constituinte. Os decodificadores constituintes são separados pelo intercalador π e o desintercalador correspondente π"1. Mensagens no formato de razões de Iog- verossimilhança (LLRs) são passadas entre os decodificadores constituintes iterativamente. A decisão ü é tomada após várias iterações.

O turbo intercalador π ê o componente-chave no modelo de turbo código. Ele é responsável pelo embaralhamento do bloco de entrada u de uma forma pseudoaleatória, desse modo proporcionando as palavras- código x com distribuição de peso adequada, portanto capacidades adequadas de correção de erro. Em adição à performance de decodificação, a definição do turbo intercalador π afeta grandemente a implementação do turbo decodificador dentro do receptor. Para permitir alto nível de processamento paralelo sem contenções de acesso à memória, o turbo intercalador π precisa ter propriedades livres de contenção.

Descrição Resumida dos Desenhos A Figura 1 é um diagrama de blocos de um transmissor.

A Figura 2 é um diagrama de blocos do turbo codificador da Figura 1.

A Figura 3 é um diagrama de blocos de um receptor.

A Figura 4 é um diagrama de blocos do turbo codificador da Figura 4.

A Figura 5 é um fluxograma mostrando a operação do transmissor da Figura 1.

A Figura 6 é um fluxograma mostrando a operação do receptor da Figura 3.

Descrição Detalhada dos Desenhos

Para tratar da necessidade mencionada acima no sentido de intercaladores livres de contenção, é provido aqui um método e aparelho para selecionar tamanhos de intercalador para turbo códigos. Durante operação um bloco de informação de tamanho K é recebido. Um tamanho de intercalador K' é determinadp onde Kr ê relacionado a K" onde K" ê a partir de um conjunto de tamanhos; em que o conjunto de tamanhos compreende K" = αpX/, Pmin < p < Pmax; /min / < /max, em que α é um número inteiro, / é um número inteiro contínuo entre fm±n e fma.x, e p pega valores de número inteiro entre Pmin e pmaK, α>1, Pmax>Pmin, Pmin>l· O bloco de informação de tamanho K é preenchido em um bloco de entrada de tamanho K'. 0 bloco de entrada é intercalado utilizando um intercalador de tamanho K'. 0 bloco de entrada original e o bloco de entrada intercalado são codificados para obter um bloco de palavra-código. O bloco de palavra-código é transmitido através do canal.

Em uma modalidade adicional da presente invenção a etapa de determinar o tamanho de intercalador K' que é relacionado à K" compreende a etapa de usar K' = K".

Em ainda outra modalidade da presente invenção a etapa de determinar o tamanho de intercalador K' que é relacionado à K", compreende a etapa de usar K' = K" quando K" não é um múltiplo de (2m-l) ; caso contrário utilizando K' =K" +δ{Κ") quando K" é um múltiplo de (2m-l) , em que m é

0 comprimento de memória do codificador convolucional constituinte, e δ(Κ") é um número inteiro pequeno positivo

ou negativo não igual a um múltiplo de (2ra-l) . Em uma modalidade m=3.

Em ainda outra modalidade da presente invenção a etapa de intercalar o bloco de entrada compreende a etapa de usar uma permutação π(i) = (iP0+A+d(i) )mod JC', onde

0<1<K' -1 é o índice seqüencial das posições de símbolo após intercalação, π(ϊ) é o índice de símbolo antes da intercalação correspondendo à posição i, K' é o tamanho de intercalador nos símbolos, P0 é um número que é relativamente primo para K' , A é uma constante, C é um

2 0 número pequeno que divide K', e d(i) é um vetor de

pontilhamento da forma d(i)=/?(i mod C) +P0 x α (i mod C) onde a(.) e β(.) são vetores cada um de comprimento C1 periodicamente aplicados para 0<i<JC' -1.

Em ainda outra modalidade da presente invenção a

etapa de intercalar o bloco de entrada compreende a etapa de usar uma permutação π(i) = (/ixi+/2xí2)mod K' , onde 0<i<K'-

1 é o índice seqüencial das posições de símbolo após intercalação, π(1) é o índice de símbolo antes da intercalação correspondendo à posição i, Kf ê o tamanho de

3 0 intercalador em símbolos, e fx e f2 são os fatores definindo • 10

15

25

ο intercalador.

Antes de descrever os dados de codificação e de decodificação, as seguintes definições são providas para estabelecer o fundamento necessário:

■ K denota o tamanho de um bloco de informação.

■ K' denota um tamanho de intercalador (isto é, tamanho de bloco de entrada para o qual é definido um intercalador de turbo código).

■ K" denota uma variável auxiliar que pode ser usada na determinação de um tamanho de intercalador.

■ Kfiiier denota o número de bits de enchimento adicionados ao bloco de informação.

■ π denota o intercalador interno de turbo código.

■ A operação de limite mínimo LxJ denota o número inteiro maior, menor do que ou igual a x e a operação de limite máximo Txl denota o menor número inteiro maior do que ou igual a x.

■ u denota um bloco de entrada, o qual tem um comprimento de K' e é enviado para o turbo codificador no transmissor, ü denota o bloco de entrada estimado, o qual tem um comprimento de K' e é produzido pelo turbo decodificador no receptor. Observar que ü=u quando não há erro de decodificação. Caso contrário ü^u.

De acordo agora com os desenhos, em que numerais semelhantes designam componentes semelhantes, a Figura 1 é um diagrama de blocos do transmissor 100. Conforme mostrado, o transmissor 10 0 compreende conjunto de circuitos de inserção de enchimento 109, turbo codificador 101, conjunto de circuitos de determinação de tamanho de intercalador 103, tabela de parâmetro de parâmetro de intercalador 10-5, e transmissor 107. 0 codificador 101 é preferivelmente um turbo codificador 3GPP de taxa-1/3, contudo, as técnicas aqui descritas para operar o codificador 101 podem ser aplicadas a outros codificadores, incluindo, mas não limitados aos turbo codificadores realizando turbo codificação com bits finais ou nenhum bit final, tail-biting, ou turbo codificadores binários ou duo- binários, turbo codificadores utilizando diferentes combinações de taxa e técnicas de perfuração, etc. 0 conjunto de circuitos 103 determina o tamanho de intercalador K' que é relacionado â K", onde K" é a partir de um conjunto de tamanhos; em que o conjunto de tamanhos compreende K"=ap x /, Pmin < p < pmax; /min ^ /«x, em que a é um número inteiro, / é um número inteiro contínuo entre fmin e /max/ e p pega os valores de número inteiro entre Pmin e

Pmax/ (X>1, pmay.>Pminr Pmin>l ·

Durante operação do transmissor 100, o bloco de informação de tamanho K precisa ser codificado pelo turbo codificador 101. Para alguns sistemas de comunicação onde um grande número de diferentes Ks é usado, não é eficiente (e frequentemente impossível) definir um intercalador livre de contenção (CF) para cada tamanho de bloco de informação K. É preferível se um pequeno conjunto {K') de intercaladores CF bem projetados for capaz de cobrir todos os tamanhos de blocos de informação. Dado um tamanho de bloco de informação K, um tamanho de intercalador adequado K' pode ser escolhido pelo conjunto de circuitos 103 a partir do conjunto de tamanhos disponíveis (por exemplo, tamanhos de intercalador relacionados na Tabela 105) . 0 bloco de informação é então preenchido em um bloco de entrada de tamanho K' pelo conjunto de circuitos 109 e enviado como entrada para o turbo codificador 101. Um arranjo típico é o de preencher o bloco de informação com bits de enchimento Kflller (por intermédio do conjunto de 5 circuitos de inserção de enchimento 109) . Observar que o termo "tamanho" e "comprimento" são usados de forma permutável para indicar o número de elementos em um bloco ou vetor.

Quando K' é escolhido pelo conjunto de circuitos 10 103, ele é provido ao turbo codificador 101. Durante a codificação, um intercalador livre de contenção pode ser usado (não mostrado na Figura 1) . Por exemplo, o intercalador pode usar uma permutação π (i) = (iP0+A+d (i) ) mod K' , em que 0<ί<2^'-1 é o índice seqüencial das posições de 15 símbolo após intercalação, π(ί) ê o índice de símbolo antes da intercalação correspondendo à posição i, K' é o tamanho de intercalador em símbolos, P0 é um número que é relativamente primo para K' , A ê uma constante, C é um número pequeno que divide Kr , e d(i) é um vetor de 20 "pontilhamento" da forma d(i)=/?(i mod C)+P0 x α (i mod C) onde a(.) e β(.) são vetores cada um de comprimento C, periodicamente aplicados para 0<ϊ<Κ·'-1. Como outro exemplo, o intercalador pode usar uma permutação π(ί)=(/χ x i+/2xi2) mod K' , onde 0<i<IT -1 é o índice seqüencial das 25 posições de símbolo após intercalação, π(ί) é o índice de símbolo antes da intercalação correspondendo à posição i, K' é o tamanho de intercalador em símbolos, e f± e f2 são os fatores definindo o intercalador. Em geral um símbolo pode ser composto de múltiplos bits e a etapa de intercalação

3 0 pode usar uma etapa adicional de permutar os bits dentro de um símbolo. Sem perder a generalidade, a discussão abaixo considera o caso típico onde um símbolo é composto de um bit apenas (desse modo não há a necessidade de permutar bits dentro de um símbolo), e os termos: "bit" e "símbolo" podem ser usados de forma permutável.

A saída do turbo codificador 101 compreende um bloco de palavra-código x, e x é enviado para o transmissor 107 onde ele é transmitido através do canal. O transmissor pode realizar processamento adicional tal como equiparação de taxa, intercalação de canal, modulação, etc., antes de transmitir o bloco de palavra-código x através do canal.

A Figura 2 é um diagrama de blocos do codificador 101 da Figura 1. Conforme mostrado, o codificador 101 compreende o intercalador 2 01, conjunto de circuitos de codificação 202, e conjunto de circuitos de codificação 203. Um exemplo do codificador é o turbo codificador definido na especificação 3GPP. A taxa de código mãe do turbo codificador definida em 3GPP tem uma taxa de código nativa de R = 1/3. Na saída do turbo codificador, três bits são produzidos para cada bit dentro do bloco de entrada: um bit sistemático (igual ao bit no bloco de entrada), um bit de paridade a partir do codificador constituinte 1, um bit de paridade a partir do codificador constituinte 2. Além disso, a saída do turbo codificador também pode incluir Ntb bits finais, os quais são usados para terminar a treliça dos códigos constituintes. Por exemplo, para turbo código 3GPP, Ntb = 12 bits na saída do turbo codificador, seis bits finais por código constituinte. Por outro lado, é possível utilizar códigos convolucionais constituintes de bits finais, desse modo fazendo Ntb = 0. O intercalador 201 pode ser um intercalador livre de contenção. Um intercalador π(1) , 0<i<K' , ê dito como sendo livre de contenção para um tamanho de janela W se e apenas se ele satisfizer a seguinte limitação para ambos Ψ=π (intercalador) e Ψ=π'1 (desintercalador) ,

(1)

ψϋ + tw) -f y/(j + vW) W onde 0 < j < W, 0 < t; v < M(=K'/W) , e t Ψ v. Embora nem sempre seja necessário, para modelo de turbo decodificador eficiente, tipicamente todas as M janelas, 10 são completas, onde K' = MW. Os termos em (1) são os endereços de bancos de memória que são atualmente acessados pelo M processadores ao escrever os valores extrínsecos para os bancos de memória de saída durante decodificação iterativa. Se esses endereços de bancos de memória são 15 todos singulares durante cada operação de leitura e de gravação, não existem contenções no acesso à memória e, portanto, a latência de (de)intercalação pode ser evitada, conduzindo a uma implementação de decodificador de alta velocidade.

Durante a operação do turbo codificador 101, o bloco

de entrada de K' bits de comprimento entra não apenas no intercalador 201 como também no conjunto de circuitos de codificação 202. O intercalador 201 pode ser um intercalador livre de contenção de tamanho K1 .

O intercalador 2 01 intercala o bloco de entrada e

passa o bloco de entrada em ordem intercalada para o conjunto de circuitos de codificação 203. O conjunto de circuitos de codificação 203 então codificada o bloco de entrada intercalado. De uma maneira similar, o conjunto de circuitos de codificação 202 codifica o bloco de entrada original. 0 bloco de palavra-código x é composto do bloco sistemático (igual ao bloco de entrada), saída do conjunto de circuitos de codificação 2 02, e saída do conjunto de 5 circuitos de codificação 203. O bloco de palavra-código x ê então enviado para o transmissor 107 o qual também pode receber uma cópia diretamente do bloco de entrada.

Como um exemplo do intercalador livre de contenção, um intercalador de permutação quase regular (ARP) é dado pela seguinte expressão

7t(i) = (iP0 + A + d(i)) mod K' onde 0<±<K' -1 é o índice seqüencial das posições de bits após intercalação, π(1) é um índice de bits antes da intercalação correspondendo à posição i, K' é o tamanho do intercalador, P0 é um número que é relativamente primo para K' , A ê uma constante, C é um número pequeno que divide K' , e d(i) é um vetor de pontilhamento da forma d(i)=P(i mod C) +P0 x a (i mod C) onde oc(.) e β(.) são vetores cada um de comprimento C1 periodicamente aplicados para 0<i<K'-l. Ambos a(.) e β(.) são compostos de múltiplos de C. O intercalador global π(ί) desse modo construído tem propriedades quase cíclicas (isto é, periódicas) com período C, e quando usado em turbo códigos de bits finais, o próprio turbo código se torna quase cíclico levando a um procedimento de projeto de código simplificado.

Como outro exemplo do intercalador livre de contenção, um intercalador de Permutação Quadrática Polinomial (QPP) é dado pela seguinte expressão π(ί)=(/χ x i+/2xi2)mod IC , onde 0<ϊ<Χ'-1 é o índice seqüencial das posições de símbolo após intercalação, π(ί) é o índice de símbolo antes da intercalação correspondendo à posição i, K' é o tamanho de intercalador em símbolos, e fx e f2 são os fatores definindo o intercalador. Similar aos intercaladores ARP, o turbo código também é quase cíclico se forem usados bits finais.

Se o intercalador 201 pode satisfazer (1) para vários valores de M, então o decodificador pode ser implementado utilizando vários graus de paralelismo (um para cada M) . Desse modo é desejável escolher K1 que tem vários fatores. Para um intercalador ARP de comprimento K' , qualquer tamanho de janela W1 onde W é um múltiplo de C; e um fator de K' pode ser usado para decodificação de alta velocidade sem contenções de acesso à memória. Com uma diferente definição de janelas paralelas, é possível usar qualquer fator de K como o número de janelas paralelas. Para um intercalador QPP, cada fator do tamanho de intercalador K' sendo um nível possível de paralelismo M. Isso provê flexibilidade e capacidade de escalonamento no projeto do decodificador ao permitir uma ampla faixa de fatores de paralelismo M. Assim, um bom equilíbrio entre velocidade de decodificação e complexidade pode ser feito com base nas exigências de sistema (ou classes de elementos de usuário).

Escolhendo tamanho de intercalador K'

Conforme discutido acima, o conjunto de circuitos de determinação de tamanho de intercalador 103 precisa determinar um tamanho de intercalador K' para um determinado K. Essa seção descreve uma forma de selecionar um número limitado de tamanhos (isto é, K') para os quais intercaladores de turbo código podem ser definidos. Como previamente indicado, o conjunto de circuitos de inserção de enchimento (junto com métodos de perfuração ou equiparação de taxa) pode ser usado para lidar com qualquer tamanho de bloco de informação K. Em geral, a seleção de tamanho de intercalador deve considerar a carga de decodificação e a degradação de performance devido aos bits de enchimento.

0 número de bits de enchimento Kfmer preenchidos em um bloco de informação para formar um bloco de entrada deve ser limitado a uma pequena percentagem (por exemplo, aproximadamente 10-13%) do tamanho de bloco de informação K. Isso é obtido mediante limitação da diferença entre tamanhos de intercaladores adjacentes, isto é, valores Kr adjacentes (supondo que todos os valores K' disponíveis sejam classificados em ordem a.scendente) . O número de bits de enchimento é minimizado mediante escolha do menor K' disponível de tal modo que K > K. 0 número de bits de enchimento é Kfmer = K' - K. Contudo, outros valores disponíveis de K' - K também podem ser escolhidos, se desejado.

Considere o seguinte conjunto de tamanhos definidos para cobrir tamanhos de informação entre Kmin e Kmax.

K" — CtP X f, ^Pmin — P — Pmax / /min — f — /max, (2)

em que α é um número inteiro, / é um número inteiro contínuo entre fmín e fmax, e p pega os valores de número inteiro entre pmin e Pmaxi a>l, Pmax>Pmin, Pmin>l· Embora não seja necessário, podem-se escolher esses parâmetros de tal modo que Kmin = aPtnin x fmín, e Kmax = Otpmax x fmax, enquanto descartando quaisquer tamanhos que possam não ser necessários. Esse método de selecionar um conjunto limitado de tamanhos para cobrir uma faixa de tamanhos de blocos de informação ê referido como partição de semilog. Para um determinado bloco de informação de tamanho K, um tamanho K' relacionado a um K" com base na tabela de partição de 5 semilog, e tamanho de bloco de entrada K.

A partição de semilog é similar à operação de compressão/expansão empregada na compactação de sinais de faixa dinâmica ampla, por exemplo, compressor/expansor A- Law e um-Law usados em codecs de fala. A regra de partição 10 de semilog permite um modelo eficiente para cobrir uma ampla faixa de tamanhos de blocos de informação.

Das várias formas de escolher os parâmetros, uma forma de escolher valores de fm±η e /max é a de deixar os valores K" resultantes de p adjacente alinharem-se mutuamente, isto é, ap x (/max + D= ctP+1 x /min/ desse modo

/max = CX X /min ~ 1

Para um determinado valor de p, a separação entre dois tamanhos de blocos adjacentes K" é dada por αρ, o que significa que um máximo de ap-l bits de enchimento é 20 adicionado se o tamanho de bloco de informação K estiver no grupo p, e o tamanho de intercalador for igual a K". Desse modo, a fração de bits de enchimento KfiHer sobre o tamanho de bloco de informação K é limitada como mostrado abaixo, o que ocorre quando o tamanho de bloco K é ligeiramente maior 25 do que o tamanho determinado por (p, fm±n) e utilizando K' =K" dado por (p, /min+l) para,

max

í v ^

filler

αρ -1

K J α'χ/Λ+1

< J-

./min

α

(/max + O Alternativamente valores de K" resultantes de p adjacente podem se alinhar mutuamente por intermédio de ap X /max = otp+1 x (/min - 1) , resultando em /max = α x (/min - 1) . Isso proporcionaria um limite similar Kfmer/K. Portanto, os 5 parâmetros para a partição de semilog podem ser sintonizados de acordo com a faixa de tamanhos de bloco a serem suportados, e também com a fração tolerável dos bits de enchimento. A escolha de /min requer equilíbrio entre as seguintes duas exigências:

· /min deve ser grande para reduzir a fração dos

bits de enchimento;

• /min deve se pequeno para limitar o tamanho da tabela de intercalador, uma vez que o número de tamanhos de bloco definidos para cada p é /max - /min + 1 = (α - 1) x /min, supondo /max = a x /min _ 1.

O método de partição de semilog é muito simples em que para qualquer tamanho de bloco, o tamanho do intercalador K' a ser usado pode ser facilmente determinado com base em um K" computado a partir de (2) . Quando os 20 tamanhos de partição de semilog são definidos {K") , o tamanho de intercalador K' pode ser obtido a partir dos tamanhos de partição de semilog (sem se desviar substancialmente) mediante, por exemplo,

1. Utilizando K'=K". Em outras palavras, os tamanhos de partição de semilog podem ser usados diretamente como

tamanhos de intercalador válidos.

2. Utilizando K' = K" quando K" não é um múltiplo de (2m-l), caso contrário utilizando Κ'=Κ"+δ{Κ") quando K" é um múltiplo de (2ra-l) , em que m é um comprimento de memória

de um codificador convolucional constituinte, e δ(Κ") é um • 10

15

25

número inteiro pequeno positivo ou negativo não igual a um múltiplo de (2m-l) . Isso é útil se os códigos convolucionais constituintes forem tail-biting, onde múltiplos de (2m-l) são inválidos. Os tamanhos definidos pelo método de partição de semilog de (2) podem algumas vezes incluir tamanhos que são tamanhos de intercalador não adequados para turbo codificação. Por exemplo, a versão tail-biting dos turbo codificadores 3GPP de oito estados (m=3) não suporta tamanhos de bloco de entrada (isto é, tamanhos de intercalador) que são múltiplos de 7 (isto é, 2m-l). Em tais casos, sempre que a equação (2) resultar em um tamanho que é múltiplo de 2m-l, um valor pequeno é subtraído ou adicionado a ela de modo que o tamanho resultante não mais seja um múltiplo de 2m-l.

Por exemplo, se a=2, fm ±n=8, e Zmax=15, então os tamanhos de intercalador da forma K' =K"=2pxl4 são múltiplos de 7, e portanto são tamanhos de intercalador inválidos ao se utilizar tail-biting 3GPP TC. Portanto, esse caso deve ser manejado com ligeira alteração, por exemplo, utilizando K'=K" quando K" não é um múltiplo de 7, caso contrário utilizando Κ'=Κ"+δ{Κ") quando K" é um múltiplo de 7, e δ(Κ") é um número inteiro positivo ou negativo pequeno não igual a um múltiplo de 7.

Para tamanhos de K" que são escolha inválida para intercaladores tail-biting, uma forma simples de determinar um tamanho de intercalador relacionado K1 é mediante subtração (adição é da mesma forma válida) dxC a partir de K", onde d é um pequeno número inteiro positivo e d não é um múltiplo de 7. Para um intercalador ARP, C pode ser um comprimento de ciclo de intercalador ARP usado para os φ 10

15

φ 20

25

tamanhos de bloco próximos a K' no conjunto de tamanhos disponíveis. (Lembrar que o tamanho de bloco de um intercalador ARP ê um múltiplo dos comprimentos de ciclo C.) Em outras palavras,

K' = K" - dC (3)

ou

K' = K" + dC (4)

quando K" é um múltiplo de 7. Como C é normalmente um número inteiro par; tal como 4, 8, 12 ou 16; esse ajuste fornece duas vantagens, isto é, (a) K' não é um múltiplo de 7, e (b) K1 é um múltiplo de C e, portanto, um intercalador ARP para tamanho K' pode ser projetado.

Para simplicidade, o mesmo d pode ser escolhido para todos os K" que precisem ser ajustados. Uma consideração importante para a escolha de d é que ele deve ser tal que todos os tamanhos obtidos por (3) ou (4) tenham um número substancial de fatores, o que permite suportar uma ampla faixa de paralelismo para o intercalador CF assim definido. Exemplo de Seleção de Tamanho de intercalador:

Para 3GPP LTE, não é essencial definir intercalador CF para cada tamanho de bloco entre 40 e 5114 bits. Um conjunto limitado ou um conjunto pequeno de intercaladores CF bem projetados é suficiente para cobrir todos os tamanhos de bloco. Para tamanhos de bloco não definidos (isto é, para os quais os intercaladores CF não são definidos), enchimento-zero (isto é, apensando bits de enchimento) pode ser usado efetivamente, conforme descrito acima.

Como um primeiro exemplo, um conjunto de intercaladores adequados para cobrir os tamanhos de bloco de informação para Evolução de Longo Prazo (LTE) 3GPP na

Tabela 105 são definidos com base no método de partição de

semilog descrito acima. Especificamente,

K" = 2P x /, p = 4,5,...,9; / = 8,9,...,15, (5)

e K' é determinado a partir de K". Os tamanhos de

intercalador são determinados conforme a seguir: utilizando

K' = K" e para p = 4,5,6,7,8,9 e / = 8,9,10,11,12,13,15, e

utilizando K' = K" - dC para p=4,5,6,7,8,9 e /=14, cobrindo

K a partir de 128 a 7680. Os últimos três tamanhos

(/=13,14,15) correspondendo a p=9 podem ser removidos de

tal modo que JFCmax = 6144, com Kmin = 128. A equação (3) é

usada junto com d=2 quando /=14 (isto é, para evitar

tamanhos de intercalador que são múltiplos de 7) para lidar

com tail-biting TC. Quando os tamanhos de intercalador em

115 são determinados, um intercalador CF pode ser projetado

para cada tamanho de intercalador.

Dado qualquer tamanho de bloco de informação K, o

conjunto de circuitos 103 pode determinar o tamanho do

intercalador K' a ser usado para K mediante escolha do

menor valor de Kr a partir de 105 que seja maior do que ou

igual a K. Com K conhecido, e /min = 2b, /max = 2b+1-l, onde b

é um número inteiro, os parâmetros p e / podem ser

calculados como a seguir,

= (6)

Especificamente, para os parâmetros em (5), b=3, e p = Llog2 (JC) J-3 (8)

Com os parâmetros p e /, o tamanho de bloco K' pode ser calculado utilizando (2) ou (5) e, além disso, quando / é um múltiplo de 7 e codificação tail-biting é utilizada, tamanho de intercalador calculado utilizando (3) ou (4) pode ser usado em adição. Os parâmetros associados com o intercalador de tamanho K' são então consultados a partir do meio de armazenamento para parâmetro de intercalador 105, o qual é normalmente armazenado na memória para o dispositivo de comunicação.

Como um segundo exemplo, um conjunto sugerido de tamanhos completos de intercalador K' para cobrir K de 4 0 a 8192 bits são:

Para ΚΈ [264, 8192] , K'=lpx/, p=3,...,7; /=33,34,...,64; Para K' abaixo de 264, um tamanho de etapa de 8 é usado de tal modo que K' =40, 48,..., 256.

Esses tamanhos também são relacionados abaixo.

40 48 56 64 72 80 88 96 104 112 120 128 136 144 152 160 168 176 184 192 200 208 216 224 232 240 248 256 264 272 280 288 296 304 312 320 328 336 344 352 360 368 376 384 392 400 408 416 424 432 440 448 456 464 472 480 488 496 504 512 528 544 560 576 592 608 624 640 656 672 688 704 720 736 752 768 784 800 816 832 848 864 880 896 912 928 944 960 976 992 1008 1024 1056 1088 1120 1152 1184 1216 1248 1280 1312 1344 1376 1408 1440 1472 1504 1536 1568 1600 1632 1664 1696 1728 1760 1792 1824 1856 1888 1920 1952 1984 2016 2048 2112 2176 2240 2304 2368 2432 2496 2560 2624 2688 2752 2816 2880 2944 3008 3072 3136 3200 3264 3328 3392 3456 3520 3584 3648 3712 3776 3840 3904 3968 4032 4096 4224 4352 4480 4608 4736 4864 4992 5120 5248 5376 5504 5632 5760 5888 6016 6144 6272 6400 6528 6656 6784 6912 7040 7168 7296 7424 7552 7680 7808 7936 8064 8192 Observar que os tamanhos mostrados acima são apenas um exemplo definido para um K' máximo de 8192 bits e usado no estudo de comparação dos 4 2 tamanhos de blocos de informação. Se outros máximos como 6144 bits forem usados, então qualquer K' maior do que o máximo será removido da • 10

15

25

lista. Além disso, para simplicidade, os tamanhos não consideraram a diferença entre o uso de códigos constituintes finais ou tail-biting. Se o turbo codificador é feito com bits finais, então os K's que são múltiplos de 7 não podem ser usados. Esses ou serão removidos ou serão modificados como descrito anteriormente. Finalmente, tamanhos de intercaladores adicionais podem ser adicionados àqueles acima para diminuir o espaçamento entre os intercaladores. Por exemplo, se um espaçamento máximo de 64 for usado, intercaladores extraordinários serão definidos entre os intercaladores com espaçamento 128 na tabela. Se tail-biting for então utilizado e K' múltiplo de 7 removido, o espaçamento máximo é então outra vez de 128.

Como ainda outro exemplo de seleção de tamanho de intercalador, o sistema pode usar um intercalador CF apenas quando o bloco de transporte (TB) (número de bits de informação antes da segmentação) estiver acima de certo valor. Por exemplo, se o tamanho máximo definido for 5114, quando um bloco de transporte é maior do que 5114 um intercalador CF tal como ARP ou QPP pode ser usado. Nesses casos, segmentação pode criar K' inferior a 5114, mas o intercalador CF é usado para aquele K'. Um K, portanto pode ser turbo intercalado utilizando um primeiro intercalador (tal como um 3gpp, intercalador não-CF, ou outro intercalador) e um segundo intercalador (tal como um intercalador livre de contenção) , dependendo do tamanho de bloco de transporte antes da segmentação. 0 primeiro e o segundo intercalador podem ter diferentes conjuntos de K' . Por exemplo, o primeiro intercalador pode ser substancialmente definido para todos os K=K', enquanto que o segundo intercalador é definido com K' conforme acima. Em alguns casos, um único processador ou um número menor de processadores pode ser usado para o primeiro intercalador.

Exemplo de intercalador ARP:

Um subconjunto de 42 intercaladores ARP CF adequados

para cobrir tamanhos de bloco de informação para Evolução de Longo Prazo (LTE) 3GPP é mostrado na Tabela I. O comprimento de ciclo C=4 é usado para íC<1024, C=8 para K>1024. Um comprimento de ciclo maior C leva a uma 10 distância mínima melhor dmin em tamanhos maiores de bloco. Além disso, em vez de A= 3, A=O ê usado para todos os tamanhos. Além disso, em vez de permitir que cada K tenha um vetor a(.) e β(.) diferente, apenas um pequeno conjunto de valores α e β pode reduzir o armazenamento da definição 15 de intercalador. O conjunto de valores α e β permitido é definido abaixo.

Quando comprimento de ciclo C=4, α =

[0 0 4 4

0 4 4 0];

β =

[0 4 12 8 0 12 24 8 0 24 8 12 0 IS 8 4 0 12 24 4 0 12 16 24 0 8 20 24 0 4 8 12] 3 0 Quando comprimento de ciclo C= 8, α =

[0 0808088 80888000];

ü =

[0 16 24 88 64 8 32 40 0 64 136 160 48 192 24 120 0 24 80 40 16 96 64 32 0 8 72 40 88 48 32 96 0 16 88 96 56 24 48 64 0 8 48 32 64 88 40 56 0 32 8 56 80 16 72 48 0 72 64 48 88 8 184 248 0 16 48 24 8 32 40 88 0 16 120 152 24 216 64 240 0 32 176 216 136 64 224 248 0 16 40 96 88 80 32 48 0 24 208 112 224 168 184 48 0 8 16 64 24 48 80 32 0 8 40 16 96 80 56 88 ] Desse modo cada fileira de α poderia ser usada como um vetor a, cada fileira de J3 poderia ser usada como um vetor β. O índice α e β, portanto, são definidos para cada K para indexar nas fileiras de α e J3 onde 1<=α<=2, l<=Jb<=2C. O método de indexação substancialmente reduz o armazenamento do intercalador ARP uma vez que apenas P0 (8 bits) , índice α (1 bit) e b (3-4 bits) precisam ser armazenados por intercalador. O comprimento de ciclo C pode ser determinado com base em se K é menor do que 1024 bits. Além disso, a quantidade de armazenamento de parâmetro para usar C= 8 versus C=4 é apenas a diferença no tamanho da matriz α e J3, que é trivial, portanto, permitindo á liberdade de usar C superior se necessário.

O meio de armazenamento para o parâmetro de intercalador 105 pode armazenar os parâmetros de intercalador ARP utilizando os valores de K', C, P0, ot(.) e 25 β(.) que são tirados a partir de ao menos uma linha da Tabela I. O intercalador 201 pode usar um intercalador ARP com os valores de JC', C, P0, a(.) e β(.) que são tirados de ao menos uma linha da tabela a seguir:

Tabela 1. Parâmetros do conjunto de intercaladores 3 0 ARP definidos para LTE. Um deslocamento constante A=O é usado para todos os tamanhos. Possíveis paralelismos M utilizando janelas naturalmente paralelas menores do que ou iguais a 32 são relacionados. K info K C PO UâditC á índice b .Paralelismo disponível 40 40 4 41 1 6 125.10 52 56 4 13 1 1 12.7,14 67 72 4 13 1 4 12333,18 87 88 4 75 2 3 1 2.11.22 99 104 4 23 1 1 1 2.13.26 113 120 4 73 1 8 1 2353,10.15.30 129 136 4 11 1 6 1 2.17 146 152 4 129 1 5 12,19 167 168 4 25 1 4 1 236.7.14.21 190 192 4 43 1 1 1 2 3.4 3 3.12.16.24 216 216 4 133 1 1 12333.18.27 246 248 4 57 2 6 1231 280 280 4 33 2 1 12 5.7.10,14 319 320 4 207 1 4 1 2.4 5 3.10.16.20 363 368 4 87 2 3 12.4 23 384 384 4 91 1 1 1 2 3.4 3 3.12.16.24 32 414 416 4 77 1 1 1 2.4 3.13.26 471 472 4 61 1 4 12 536 544 4 237 1 1 12.48.17 611 624 4 49 1 7 1 23.4 3.12.13.26 695 704 4 43 1 4 1 2.4 0.11.16.22 792 800 4 151 1 1 1 2.4 5 3.1020.25 902 912 4 49 1 1 123.43.12.19 1027 1056 8 217 2 1 1 2 3.4 3.11.12.22 1169 1184 8 49 1 11 12.4 1331 1344 8 253 2 2 1 2 3.4 3.7 B.12.1421 24.28 1536 1536 8 187 2 8 1 2 3.4 3 3.12.16.24 32 1725 1728 8 65 1 3 12 3.4339,12,18,2427 1965 1984 8 121 1 14 12,4331 2237 2240 8 137 2 6 1 2.4 5.7 3.10.1420 28 2304 2304 8 193 1 4 1 2 3 4 3 3 9,12,16,18 24,32 2547 2560 8 157 1 3 1 2.4 5 3.10.16.20 32 2900 2944 8 121 1 7 12.43.13,23 3302 3328 8 137 2 1 1 2.43.13.13.23 32 3760 3776 8 119 1 3 12.43 4096 4096 8 169 2 11 12.4 3.16.32 4281 4352 8 179 1 3 12.4 3.16.1732 4874 4992 8 211 1 3 1 2 3.4 3 3.12.13.16 24.23 5550 5632 8 237 1 7 1 2.4 3.11.16.22 32 6144 6144 8 253 2 13 1 2 3.4 3 3.12.16.24 32 7195 7296 8 181 1 7 1 23.433.12.16.1924 8192 8192 8 203 1 7 12.4 3.16,32 Propriedades do Intercalador ARP:

Ha várias formas de modificar a tabela de intercalador. Por exemplo, o meio de armazenamento pode ser reduzido mediante uso de um conjunto de parâmetros ARP que aplicam mais do que um tamanho de intercalador. Por exemplo, os intercaladores de 1024 bits, 1048 bits, 4096 bits podem todos usar os mesmos parâmetros ARP. Em outra variação, algumas das linhas da tabela podem ser redesenhadas com base em diferentes valores C, se necessário. Em outro aperfeiçoamento, algumas das entradas dos parâmetros (por exemplo, a(0) e β(0)) podem ser fixas (por exemplo, sempre zero).

A seguir estão alguns comentários adicionais sobre o procedimento de seleção de intercalador usado para obter a Tabela 1.

1. Valor de Deslocamento constante A = 3 ou A=O é escolhido para reduzir o armazenamento.

2. Com base no estudo de desempenho e armazenamento, um comprimento de ciclo C= 4 é usado para JC,<1024, C=B para ií/>1024 .

3. Para cada tamanho de bloco, simulações foram realizadas para garantir que o desempenho do intercalador ARP (com codificação tail-biting) esteja próximo ao desempenho, ou melhor do que o desempenho do intercalador definido no relatório descritivo para o turbo código 3GPP.

4. Tabela 1, com base em (5) foi definida para cobrir um conjunto específico de tamanhos de intercalador (por exemplo, 40 a 8192). Se preferido, outros tamanhos de intercalador podem ser deletados ou adicionados.

5. Todos os intercaladores definidos em 105 que não são múltiplos de 7 podem ser usados quer seja para os turbo códigos finais ou tail-biting dependendo da degradação de performance permissível. Aqueles que são múltiplos de 7 também podem ser usados com bits finais.

Exemplo de intercalador QPP:

Um subconjunto de 42 intercaladores QPP CF adequados para cobrir tamanhos de bloco de informação para Evolução de Longo Prazo (LTE) 3GPP é mostrado na Tabela 2. Esses intercaladores têm um polinômio inverso quadrático de tal modo que o desintercalador também é QPP.

Meio de armazenamento para parâmetro de intercalador

105 pode armazenar parâmetros de intercalador QPP utilizando os valores de K' , /1, /2 que são tirados a partir de uma fileira da Tabela 2. 0 intercalador 201 pode usar um intercalador QPP com valores de K' , /1, /2 que são 10 tirados a partir de ao menos uma linha da tabela a seguir: Tabela 2: Parâmetros do conjunto de intercaladores QPP definidos para LTE. Possíveis paralelismos inferiores

a, ou iguais a 32 são relacionados.

15

20

25

K info K f1 f2 .Paralelismo disponível 40 40 37 20 1.2.4.5.8.10.20 52 56 19 42 1.2.4.7.8.14,28 67 72 19 60 1.2,3.4.6.8.9.12.18 24 87 88 5 22 1.2,4.8,11,22 99 104 45 26 1,2,4,8,13,26 113 120 103 90 1.2.3.4.5.6,8.10.12,15.20.24 30 129 136 19 102 1.2.4.8.17 I 146 152 135 38 1,2,4,8,19 167 168 101 84 1.2.3.4.6.7.8.12.14 21,24.28 190 192 85 24 1.2.3.4.6.8.12.16 24.32 216 216 13 36 1,2,3,4,6,8,9,12,18 24,27 246 248 33 62 1,2,4,8,31 280 280 103 210 1,2,4.5.7.8.10,14 20,28 319 320 21 120 1.2.4.5.8.10.16 20.32 363 368 25 138 1,2,4,8,16,23 384 384 25 240 1.2.3.4.6.8.12.16 24.32 414 416 77 52 1.2.4.8.13.16 26.32 471 472 175 118 1,2,4,8 536 544 35 68 1.2.4.8.16.1732 611 624 41 234 1,2.3.4,6.8.12.13.16.24,26 695 704 155 44 1,2,4,8,11,1622,32 792 800 207 80 1,2.4.5.8.10.16 20.25.32 902 912 85 114 12,3,4,6,8,12,16,19.24 1027 1056 229 132 1,2.3.4.6.8.11.12,16.22.24 32 1169 1184 217 148 1,2,4,8,16.32 1331 1344 211 252 1,2,3.4.6.7.8.12.14.16.21.24 28.32 1536 1536 71 48 1.2.3.4.6.8.12.16 24.32 1725 1728 127 96 1.2.3.4.6.8.9.12.16.18.24.27 32 1965 1984 185 124 1.2.4.8.16.31 32 2237 2240 209 420 1.2.4.5.7.8.10.14.16.20.28 32 2304 2304 253 216 1.2.3,4.6.8.9.12.16.18.24.32 2547 2560 39 240 1,2.4,5,8,10,16 20,32 2900 2944 231 184 1.2.4.8.16.23 32 3302 3328 51 104 1,2.4.8.13.16 26.32 3760 3776 179 236 1,2,4,8,16,32 4096 4096 95 192 1,2,4,8,16,32 4281 4352 477 408 1,2,4,8,16,1732 4874 4992 233 312 1.2.3.4.6.8.12,13.16.24.26 32 5550 5632 45 176 1.2.4.8.11.16 22.32 6144 6144 263 480 1.2.3.4.6,8.12.16 24,32 7195 7296 137 456 1.2.3,4.6,8.12.16.19,24.32 8192 8192 417 448 1,2,4,8,16,32 A Figura 3 é um diagrama de blocos do receptor 3 00. Na entrada, o conjunto de circuitos de manejo de enchimento 3 02 recebe um vetor de sinal o qual pode ter sido 5 transmitido através do canal, por exemplo, pelo ar. 0 conjunto de circuito 3 06 determina então o tamanho de intercalador K' o qual pode ser feito de uma forma similar como discutido acima, por exemplo, mediante realização de uma consulta de tabela a partir do meio de armazenamento 10 308, ou por intermédio de cálculos tal como (7), (8), e (2) . Portanto, dado o tamanho de bloco de informação K, o decodificador 304 utiliza o mesmo tamanho de intercalador K' que foi usado pelo codificador 101. 0 conjunto de circuitos de manejo de enchimento 3 02 é usado para 15 processar apropriadamente o vetor de sinal recebido e as posições de bits de enchimento (por exemplo, se as posições de bit de enchimento forem conhecidas, então as magnitudes de LLR correspondentes podem ser ajustadas para magnitudes muito elevada durante a decodificação). Então o turbo 20 decodificador 304 realiza a decodificação e obtém uma estimativa ü do bloco de entrada de comprimento K'. Finalmente o conjunto de circuitos de extração de bloco de informação 310 extrai um bloco de informação estimado a partir de ü. Embora o conjunto de circuitos de manejo de enchimento 302 seja mostrado fora do turbo decodificador para facilidade de explanação, esses dois podem ser combinados em implementação.

A Figura 4 é um diagrama de blocos do turbo decodificador da Figura 3. Como é evidente, o intercalador 402 e o desintercalador 401 existem entre o conjunto de circuitos de decodificação 4 03 e o conjunto de circuitos de decodificação 404. Decodificação iterativa ocorre como sabido na técnica, contudo, ao contrário dos decodificadores da técnica anterior, o tamanho de intercalador K' é relacionado à K" onde K" é a partir de um conjunto de tamanhos; em que o conjunto de tamanhos compreende K” = ap x /, pmin <p< pmwí ;/min < / < /max, em que a é um número inteiro, / é um número inteiro contínuo entre fmm e Tmax/ e p pega os valores dé número inteiro entre prmn e pmax, a>l, fmax> Pmm, Pinin>l· 0 parâmetro Kfiller pode ou não ser necessitado pelo turbo decodificador 304, desse modo rotulado como linha tracejada na Figura 4.

Conforme discutido acima, em uma modalidade JCf = K". Em ainda outra modalidade Kl = K!' quando K!' não é um múltiplo de (2m-l) , caso contrário utilizando Χ'=Χ"+δ(Κ") quando K" é um múltiplo de (2m-l) , em que m ê o comprimento da memória de um codificador convolucional constituinte, e δ(Κ") é um número inteiro positivo ou negativo pequeno não igual a um múltiplo de (2®-l) . Em uma modalidade, m= 3.

O intercalador 4 02 pode utilizar permutação π(ΐ) = (ϊΡ0 +^ + í/^modÂ'' , onde 0 < i < X-I é o índice seqüencial das posições de símbolo após intercalação, n(i) ê o índice de símbolo antes da intercalação correspondendo a uma posição i, K' ê o tamanho de intercalador nos símbolos, P0 é um número que é relativamente primo para X', A é uma constante, C é um número pequeno que divide X', e c?(i) é um vetor de pontilhamento da forma d(i) = β(ίmodc)hP0xa(imodc) onde α(·) and β(·) são vetores cada um de comprimento C1 aplicados periodicamente para 0 < i < Kr-

1. Os valores de X', C, P0, α(·) e β (·) são tirados preferivelmente de uma linha da Tabela 1. 0 desintercalador 401 realiza uma função inversa do intercalador 402.

O intercalador 4 02 pode utilizar permutação K(I) = If1Xi+f2 xi2)mod K' onde 0 < ί < K!-1 é o índice seqüencial das posições de símbolo após intercalação, π(1) ê o índice de símbolo antes da intercalação correspondendo à posição i, X' é o tamanho de intercalador em símbolos, e /i e f2 são fatores definindo o intercalador. Os valores de K’,fl,f2 são preferivelmeinte tirados de uma linha da Tabela 2. O desintercalador 4 01 realiza uma função inversa do intercalador 4 02.

A Figura 5 é um fluxograma mostrando a operação do transmissor 100. 0 fluxo lógico começa na etapa 501 onde o conjunto de circuitos 103 determina o tamanho de intercalador X* que é relacionado â X" onde X" é a partir de um conjunto de tamanhos; em que o conjunto de tamanhos compreende K" = apxf, Pmin <p< pmwí; /min < / < /max, em que a é um número inteiro, /ê um número inteiro contínuo entre /mín e /max, e P pega os valores de número inteiro entre pmin e Pmax, α> 1, Pmax> Pmin/ Pmin>l ■ Conforme discutido acima, em uma modalidade K = X". Em ainda outra modalidade Xf = X" quando X" não ê um múltiplo de (2m-l) , caso contrário utilizando Χ'=Χ"+δ(Χ") quando K" ê um múltiplo de (2m-l) , em que m ê o comprimento de memória de um codificador convolucional constituinte, e δ(Κ") é um número inteiro pequeno positivo ou negativo não igual a um múltiplo de (21”-!) . Em uma modalidade, m=3.

Na etapa 5 03 o conjunto de circuitos de inserção de 5 enchimento 109 recebe um bloco de informação de tamanho K e preenche o bloco de informação de tamanho K em um bloco de entrada u de tamanho K' e emite o bloco de entrada u. 0 intercalador 201 então intercala o bloco de entrada de tamanho K' (etapa 507) (preferivelmente utilizando um 10 intercalador livre de contenção) e envia o bloco intercalado de tamanho K' para o conjunto de circuitos de codificação 203 (etapa 509) . Finalmente, na etapa 511, o bloco de entrada original e o bloco de entrada intercalado são codificados.

Conforme discutido acima, a etapa de intercalar o

bloco de entrada pode compreender a etapa de usar uma permutação π(ϊ) = (iP0 + y4 + c/(z))mocl.Ar' onde 0<i<K'-l ê o índice seqüencial das posições de bit após intercalação, 7r(í) é o índice de bit antes da intercalação correspondendo à posição i, K' é o tamanho de intercalador em bits, P0 é um número que é relativamente primo para K', A ê uma constante, C é um número pequeno que divide K', e d(i) é um vetor de pontilhamento da forma d(i)=β(ί mod c)l·P0 xa(imodC) onde α(·) e β(·) são vetores cada um de comprimento C, aplicados periodicamente para 0 < i < Κ'-l. Os valores de K', C, P0, α(·) e β (·) são preferivelmente tirados da Tabela I. A etapa de intercalar o bloco de entrada também pode compreender a etapa de usar uma permutação π(ζ·) = (/; x/+/2 xi2)modX', onde 0 < i < K-I ê o índice seqüencial das posições de símbolo após intercalação, τ{ί) ê o índice de símbolo antes da intercalação correspondendo à posição í, K' ê o tamanho de intercalador em símbolos, e /x e /2 são os fatores definindo o intercalador. Os valores de K\ fl, f2 são preferivelmente tirados a partir de uma linha da Tabela 2.

5 A Figura 6 é um fluxograma mostrando a operação do

receptor da Figura 3. 0 fluxo lógico começa na etapa 601 onde o conjunto de circuitos 3 06 determina o tamanho de intercalador K'. Na etapa 603, o conjunto de circuito 302 adiciona a informação de bit de enchimento ao vetor de 10 sinal recebido, por exemplo, se os bits de enchimento e as posições de bit de enchimento forem conhecidos o conjunto de circuitos 302 pode ajustar para magnitudes elevadas as Relações de Log-verossimilhança (LLRs) daquelas posições na entrada de turbo decodificador. Na etapa 607 o turbo 15 decodificador decodifica o bloco de entrada de decodificador utilizando o intercalador e o desintercalador de tamanho K' e emite um ü estimado do bloco de entrada de comprimento K'. Na etapa 609 o conjunto de circuito de extração de bloco de informação 310 remove os bits de 20 enchimento para obter uma estimativa do bloco de informação de comprimento K. Finalmente na etapa 611, o bloco de informação estimado é emitido.

Embora a invenção tenha sido particularmente mostrada e descrita com referência a uma modalidade 25 específica, será entendido por aqueles versados na técnica que várias alterações em forma e detalhes podem ser feitas na mesma sem se afastar do espírito e escopo da invenção. Em um exemplo, a tabela de intercalador pode ser otimizada adicionalmente para lidar com casos especiais, incluindo: 3 0 (a) uso de um conjunto adicional de tamanhos de intercalador definidos para cobrir quaisquer tamanhos especiais de bloco que devem ser manejados, por exemplo, sem bits de enchimento ou com um número menor de bits de enchimento. (b) Os tamanhos de intercalador podem ser 5 ligeiramente ajustados mediante adição ou subtração de um pequeno valor a partir dos tamanhos de partição de semilog. Em outro exemplo, embora a invenção tenha sido descrita acima supondo turbo codificador de entrada binária, o mesmo princípio pode ser aplicado quando o turbo codificador pega 10 os símbolos como entrada. Por exemplo, um turbo código duo- binário pega um símbolo de dois bits binários de uma vez, e o turbo intercalador permuta os símbolos (embaralhamento adicional tal como alternação dos bits dentro de um símbolo pode ser realizado). Em tal caso, o tamanho de bloco de 15 entrada é medido em símbolos, e o tamanho de intercalador é igual ao número de símbolos no bloco de entrada. Em outro exemplo, embora a descrição acima suponha que os tamanhos de intercalador e os parâmetros de intercalador são armazenados em uma tabela de consulta, é possível que eles 20 possam ser determinados por intermédio de outros meios, tal como cálculo algébrico. Em ainda outro exemplo, embora a descrição acima suponha um turbo código, o método também é aplicável a outros esquemas FEC incluindo, por exemplo, códigos de verificação de paridade de baixa densidade 25 (LDPC), Códigos Reed-Solomon (RS) . Pretende-se que tais alterações estejam abrangidas pelo escopo das reivindicações a seguir.

Claims

1. Método para operar um turbo codificador, o método caracterizado por compreender as etapas de: receber um bloco de informação de tamanho In- determinar um tamanho de intercalador K' que é relacionado à K" onde K" ê a partir de um conjunto de tamanhos; em que o conjunto de tamanhos compreende K" = a? X /, Pmin £ P ^ Pmax; /min ^ ^ /max, em que α é um número inteiro, / é um número inteiro contínuo entre /min e /max, e p pega os valores de número inteiro entre Pmin e pmax, a>l, Pmax>Pmin, Pmin>l, e o conjunto não contém qualquer outra K" na faixa de aPmin x /min < K" < Opiaax x /max; encher o bloco de informação de tamanho K em um bloco de entrada de tamanho K'; e intercalar o bloco de entrada utilizando um intercalador de tamanho K', em que a etapa de intercalar o bloco de entrada compreende a etapa de usar uma permutação π (i) = (/ixí+/2xi2) mod K', onde 0<i<K'-1 é o índice seqüencial das posições de símbolo após intercalação, π(ί) é o índice de símbolo antes da intercalação correspondendo a uma posição i, K' ê o tamanho de intercalador nos símbolos, e /1 e /2 são os fatores definindo o intercalador; codificar o bloco de entrada original e o bloco de entrada intercalado para obter um bloco de palavra-código; e transmitir o bloco de palavra-código através do canal.

2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que os valores de K’, fl, f2 são pegos a partir de ao menos uma linha da seguinte tabela: <table>table see original document page 33</column></row><table>

3. Método para operar um turbo codificador, o método caracterizado por compreender as etapas de: receber um bloco de entrada de tamanho K'; e codificar o bloco de entrada utilizando um intercalador de tamanho K' e uma permutação π(ί) = (iP0+A+d(i) )mod K', onde 0<i<K' -1 é um índice seqüencial das posições de bit após intercalação, π(1) é um Índice de bit antes da intercalação correspondendo à posição i, P0 é um número que é relativamente primo para K' , A é uma constante igual a 3, Cê um número pequeno que divide K1 , e d(i) é um vetor de pontilhamento da forma d(i)=/?(i mod C)+P0 x a(i mod C) onde a(.) e β(.) são vetores cada um de comprimento C, periodicamente aplicados para 0<i<K'-1 e em que os valores de K', C, P0, e a(.) e β(.) são pegos a partir de uma linha da seguinte tabela: Quando comprimento de ciclo C= 4, <formula>formula see original document page 34</formula> Quando comprimento de ciclo C= 8, <formula>formula see original document page 34</formula> <table>table see original document page 35</column></row><table>

4. Método para operar um turbo codificador, o método caracterizado por compreender as etapas de: receber um bloco de entrada de tamanho K'; e codificar o bloco de entrada utilizando um intercalador de tamanho K' e uma permutação Tt(I) = (/ixi+/2xi2)mod Kr1 onde 0<±<K'-1 é o índice seqüencial das posições de símbolo após intercalação, π(1) é o índice de símbolo antes da intercalação correspondendo à posição i, K' é o tamanho de intercalador em símbolos, e /1 e f2 são os fatores definindo o intercalador e em que os valores de K', /1, /2 são pegos a partir de uma linha da seguinte tabela: <table>table see original document page 36</column></row><table>

5. Aparelho para operar um turbo codificador, o aparelho caracterizado por compreender: conjunto de circuitos de determinação de tamanho de intercalador que determina um tamanho de intercalador Ef que é relacionado à JFC” onde K" é a partir de um conjunto de tamanhos; em que o conjunto de tamanhos compreende K" -ap xf, pmin <p< pmwí; /min < / < /max, em que a é um número inteiro, f ê um número contínuo entre fmú, e fmWÍ, e p pega os valores de número inteiro entre pmin e pmax, a>\, pmax> pmm, Pmm>l, e o conjunto não contém qualquer outro Kf' na faixa de OLpmin x /min < K" < CLpmax X /max; conjunto de circuitos de inserção de enchimento recebendo um bloco de informação de tamanho K e enchendo o bloco de informação de tamanho K em um bloco de entrada de tamanho K' ; um intercalador intercalando o bloco de entrada de tamanho K', em que o intercalador utiliza uma permutação π(i) = (/ixi+/2xí2)mod K' , onde 0<i<fí'-l é o índice seqüencial das posições de símbolo após intercalação, π(ί) é o índice de símbolo antes da intercalação correspondendo à posição i, K' é o tamanho de intercalador em símbolos, e /i e /2 são os fatores definindo o intercalador; e um codificador que codifica o bloco de entrada original e o bloco de entrada intercalado para obter um bloco de palavra-código.

6. Aparelho, de acordo com a reivindicação 5, caracterizado pelo fato de que os valores de K', flr f2 são pegos a partir de ao menos uma linha da seguinte tabela: <table>table see original document page 38</column></row><table>

7. Aparelho para operar um turbo codificador, o aparelho caracterizado por compreender: um conjunto de circuitos de recepção que recebe um bloco de entrada de tamanho K'; e um codificador que codifica um bloco de entrada utilizando um intercalador de tamanho K' e uma permutação π(1) = (iP0+A+d(i) ) mod K', onde 0<i<iC' -1 é um índice seqüencial das posições de bit após intercalação, π(ζ) é um índice de bit antes da intercalação correspondendo à posição í, P0 é um número que é relativamente primo para K' , A é uma constante igual a 3, Cê um número pequeno que divide K' , e d(i) é um vetor de pontiIhamento da forma ά(ϊ)=β{1 mod C)+P0 x a(i mod C) onde a(.) e β(.) são vetores cada um de comprimento C, periodicamente aplicados para 0<i<iC'-1 e em que os valores de K', C1 P0, a(.) e β(.) são pegos a partir de uma linha da seguinte tabela: Quando comprimento de ciclo C=4, <formula>formula see original document page 39</formula> Quando comprimento de ciclo C=8, <formula>formula see original document page 39</formula> <table>table see original document page 40</column></row><table>

8. Aparelho para operar um turbo codificador, o aparelho caracterizado por compreender: um conjunto de circuitos de recepção que recebe um bloco de entrada de tamanho K'; e um codificador que codifica um bloco de entrada utilizando um intercalador de tamanho K' e uma permutação π (i) = (Z1Xin-Z2Xi2)Tnod K', onde 0<i<-K'-1 é o Índice seqüencial das posições de símbolo após intercalação, π(ϊ) ê o índice de símbolo antes da intercalação correspondendo à posição i, K' ê o tamanho de intercalador em símbolos, e Zi e /2 são os fatores definindo o intercalador e em que valores de K', f1, f2 são pegos a partir de uma linha da seguinte tabela: <table>table see original document page 41</column></row><table>