BRPI0904648A2 - dispositivo semicondutor tridimensional - Google Patents

dispositivo semicondutor tridimensional Download PDF

Info

Publication number
BRPI0904648A2
BRPI0904648A2 BRPI0904648-8A BRPI0904648A BRPI0904648A2 BR PI0904648 A2 BRPI0904648 A2 BR PI0904648A2 BR PI0904648 A BRPI0904648 A BR PI0904648A BR PI0904648 A2 BRPI0904648 A2 BR PI0904648A2
Authority
BR
Brazil
Prior art keywords
conductive
semiconductor
conductive plate
conductors
semiconductor device
Prior art date
Application number
BRPI0904648-8A
Other languages
English (en)
Inventor
Gue Shim Hyum
Bong Lee Hee
Wook Jeong Jin
Original Assignee
Hana Micron Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hana Micron Co., Ltd. filed Critical Hana Micron Co., Ltd.
Publication of BRPI0904648A2 publication Critical patent/BRPI0904648A2/pt

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/834Interconnections on sidewalls of chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/20Configurations of stacked chips
    • H10W90/297Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

DISPOSITIVO SEMICONDUTOR TRIDIMENSIONAL. Um dispositivo semicondutor 3D inclui uma placa condutiva definindo quatro lados e quatro recessos formados nos quatro lados, respectivamente. A placa condutiva compreendendo uma primeira superfície e uma segunda superfície, dispostas opostas entre si. Os condutores condutivos se localizando no recesso, respectivamente, e os condutores condutivos compreendendo primeira superfície e segunda superfície, que são dispostas opostas entre si. Uma pastilha semicondutora sendo afixada à área central da placa condutiva. Uma pluralidade de fios condutivos conectando eletricamente a pastilha semicondutora aos condutores condutivos. Um encapsulante encapsulando, como em uma cápsula, a placa condutíva, os condutores condutivos, a pastilha semicondutora, e os fios condutivos, de maneira que a primeira superfície e a segunda superfície da placa condutiva, e a primeira superfície e a segunda superfície dos condutores condutivos fiquem expostos para o lado de fora.

Description

"DISPOSITIVO SEMICONDUTOR TRIDIMENSIONAL"
Histórico da Invenção
Campo da Invenção
A presente invenção se relaciona a um dispositivosemicondutor tridimensional (3D) .
Descrição da Técnica Relacionada
Na medida em que os aparelhos eletrônicos vêm adquirindoum perfil fino e leve e suportando múltiplas funções,correntemente vem sendo feita uma quantidade muito grandede pesquisa e desenvolvimento para desenvolverdispositivos semicondutores para serem montados comperfil fino em aparelhos eletrônicos, alojando umapluralidade de pastilhas semicondutoras.
A maior parte dos dispositivos semicondutores e,particularmente, um dispositivo semicondutor, incluindoquadro de condutor ("lead-frame"), tem um blocosubstancialmente retangular, ao qual é afixado umapastilha semicondutora. Ademais, o dispositivosemicondutor gera uma grande quantidade de calor, emrazão do fato de ser provido um grande número depastilhas semicondutoras. Portanto, se torna necessáriomelhorar a eficiência de dissipação térmica sem, contudo,aumentar de tamanho o dispositivo semicondutor. Ademais,para empilhar as pastilhas semicondutoras de váriasfunções e tipos, na direção vertical, faz-se necessárioarranjar e localizar adequadamente os terminais deentrada e saida na superfície superior e superfícieinferior do dispositivo semicondutor, sem comprometer seuprojeto.
As informações constantes no "Histórico da Invenção"visam apenas facilitar o entendimento do mesmo enão devem tomadas como recomendação ou sugestão àqueleshabilitados na técnica.
Sumário da Invenção
Vários aspectos da presente invenção provêem umdispositivo semicondutor 3D, que permite arranjar edispor eficientemente uma pluralidade de pastilhassemicondutores, melhorando a eficiência de dissipaçãotérmica e facilitando ligação por fio e empilhamento.
Em um aspecto da presente invenção, o dispositivosemicondutor 3D pode incluir um fio condutivo,uma pluralidade de condutores condutivos, e umencapsulante. A placa condutiva pode definir quatro ladose quatro recessos formados nos quatro ladosrespectivamente e compreender primeira superfície esegunda superfície dispostas em recessos correspondentese pode compreender primeira superfície e segundasuperfície dispostas opostas entre si. A pastilhasemicondutora pode ser ligada na área central da placacondutiva. Os fios condutivos podem conectareletricamente a pastilha semicondutora à área central daplaca condutiva. Os fios condutivos podem conectareletricamente a pastilha semicondutora aos condutorescondutivos. 0 encapsulante pode encapsular, como em umacápsula, a placa condutiva, os condutores condutivos, apastilha semicondutora, e os fios condutivos, de maneiraque a primeira superfície e a segunda superfície da placacondutiva e a primeira superfície e segunda superfíciedos condutores condutivos fiquem expostas.
A placa condutiva pode adicionalmente ter uma terceirasuperfície disposta oposta à primeira superfícielocalizada entre a primeira superfície e a segundasuperfície. A terceira superfície pode conectaros recessos entre si, e a pastilha semicondutora pode serafixada à porção central da terceira superfície.
Os condutores podem adicionalmente incluir uma terceirasuperfície oposta à primeira superfície, disposta entrea primeira superfície e a segunda superfície. Os fioscondutivos podem ser conectados à terceira superfície.0 dispositivo semicondutor 3D, ademais, pode incluirpelo menos uma segunda pastilha semicondutora afixadaà primeira superfície da placa condutiva, sendo que estasegunda pastilha é conectada eletricamente à primeirasuperfície dos condutores condutivos por um segundo fiocondutivo; e um segundo encapsulante encapsulando asegunda pastilha semicondutora e o segundo fio condutivo.O dispositivo semicondutor 3D, ademais, pode incluirpelo menos uma segunda pastilha semicondutora afixadaà terceira superfície da placa condutiva, sendo queesta segunda pastilha é conectada eletricamenteàs terceiras superfícies dos condutores condutivos, porum segundo fio condutivo; e um segundo encapsulante,encapsulando a segunda pastilha semicondutora e o segundofio condutivo.
Uma pluralidade de dispositivos semicondutores 3Dpode ser empilhada na direção vertical.
Um tipo diferente de segundo dispositivo semicondutor 3Dpode ser empilhado, na direção vertical, no dispositivosemicondutor 3D.
O dispositivo semicondutor 3D, ademais, pode incluirpelo menos uma segunda pastilha semicondutora afixadaà segunda superfície da placa condutiva, sendo que estasegunda pastilha é conectada eletricamente à segundasuperfície dos condutores condutivos por um segundo fiocondutivo; e um segundo encapsulante, encapsulando asegunda pastilha semicondutora e o segundo fio condutivo.O dispositivo semicondutor 3D, ademais, pode incluirum espaçador afixado à parte de baixo da pastilhasemicondutora; uma segunda pastilha semicondutora afixadaao espaçador, sendo que esta segunda pastilha é conectadaeletricamente à primeira superfície dos condutorescondutivos por um segundo fio condutivo; e um segundoencapsulante encapsulando o espaçador, a segunda pastilhasemicondutora, e o segundo fio condutivo.
Em outro aspecto da presente invenção, o dispositivosemicondutor 3D pode incluir placa condutiva,fio condutivo, uma pluralidade de condutores condutivos,primeira e segunda pastilhas semicondutoras,uma pluralidade de primeiro e segundo fios condutivos, eum encapsulante. A placa condutiva pode definir quatrolados e quatro recessos dispostos nos quatro lados,respectivamente, e tendo primeira superficie e segundasuperfície dispostas opostas entre si.· Os condutorescondutivos podem ser localizados no recessorespectivamente e podem compreender primeira superfície esegunda superfície dispostas opostas entre si. A primeirapastilha semicondutora pode ser ligada na área centralsuperior da placa condutiva. 0 primeiro fio condutivopode conectar eletricamente a segunda pastilhasemicondutora aos condutores condutivos. 0 encapsulantepode encapsular, como em uma cápsula, a placa condutivainteira, os condutores condutivos, primeira e segundapastilhas semicondutoras, e primeiro e segundofios condutivos, de modo que as primeira e segundasuperfícies da placa condutiva e as primeira e segundasuperfícies dos condutores condutivos fiquem expostaspara o lado de fora.
A placa condutiva, ademais, pode compreender uma terceirasuperfície disposta oposta à primeira superfície,localizada entre a primeira superfície e a segundasuperfície, sendo que a terceira superfície conectaos recessos entre si, e sendo que a primeira pastilhasemicondutora é afixada à porção central da terceirasuperfície; e uma quarta superfície disposta opostaà primeira superfície entre a primeira superfície ea segunda superfície, sendo que a terceira superfícieconecta os recessos entre si, e sendo que a segundapastilha semicondutora é afixada à porção centralda quarta superfície.
Os condutores, ademais, podem ter uma terceira superfícieoposta à primeira superfície, localizada entreas primeira e segunda superfície, sendo que os fioscondutivos são conectados à terceira superfície; euma quarta superfície disposta oposta à primeirasuperfície, entre a primeira' superfície e a segundasuperfície, sendo que os fios condutivos são conectados àquarta superfície.
0 dispositivo semicondutor 3D, ademais, pode incluirpelo menos uma terceira pastilha semicondutora afixadaà primeira superfície da placa condutiva. A terceirapastilha semicondutora pode ser conectada eletricamenteà primeira superfície dos condutores condutivos porum terceiro fio condutivo, e a terceira pastilhasemicondutora e o terceiro fio condutivo podem serencapsulados pelo encapsulante.
O dispositivo semicondutor 3D, ademais, pode incluirpelo menos uma terceira pastilha semicondutora afixadaà terceira ou quarta superfície da placa condutiva.A terceira pastilha semicondutora pode ser conectadaeletricamente à terceira superfície ou quarta superfíciedos condutores condutivos, por um terceiro fio condutivo,e a terceira pastilha semicondutora e o terceiro fiocondutivo podem ser encapsulados pelo encapsulante.
Uma pluralidade de dispositivos semicondutores 3Dpode ser empilhada na direção vertical.
Um tipo diferente de segundo dispositivo semicondutor 3Dpode ser empilhado, na direção vertical, no dispositivosemicondutor tridimensional.
De acordo com uma configuração exemplar de presenteinvenção, um número maior de pastilhas semicondutoraspode ser montado, em comparação com dispositivossemicondutores convencionais. Em adição, as pastilhassemicondutoras podem ser facilmente e eficientementearranjadas e ordenadas.
Ademais, um bloco de pastilha semicondutora de quadro decondutores ou substrato é adaptado, segundo uma certaforma, para facilitar o arranjo e a ordem das pastilhassemicondutoras, assim como a ligação por fio. Uma áreasob o dispositivo semicondutor 3D pode receber ataquequímico ("etched"), e uma pastilha semicondutora pode serafixada à área atacada, não-usada na técnica anterior, eoutras pastilhas semicondutoras podem ser afixadasa outras áreas. Assim, um número maior de pastilhassemicondutoras pode ser montado de modo eficiente.Em adição, grandes porções da placa condutiva sãoexpostas para o lado de fora do encapsulante, que melhorasubstancialmente a eficiência da dissipação de calor.Ademais, terminais simétricos de entrada e saidapodem ser providos, respectivamente, nas porções superiore inferior, sem afetar a idéia inventiva do dispositivosemicondutor 3D, para facilitar o empilhamento vertical.
Os métodos e aparelhos da presente invenção, junto comaspectos e vantagens, serão aparentes a partir doestabelecido nesta em detalhes nos desenhos anexos, ena seção "Descrição Detalhada" que se segue, paraexplicar os princípios da presente invenção.
Descrição Resumida dos Desenhos
A figura 1 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, de acordo com umaconfiguração exemplar da presente invenção, depoisde a ligação por fio ter sido feita;
A figura 2 é uma vista de planta de topo do dispositivosemicondutor 3D, mostrado na figura 1;
A figura 3 é uma vista de planta de base do dispositivosemicondutor 3D, mostrado na figura 1.
A figura 4 é uma vista de elevação lateral do dispositivosemicondutor 3D, mostrado na figura 1;
A figura 5 é uma vista de planta de topo, ilustrandoo dispositivo semicondutor 3D, de acordo com umaconfiguração exemplar de presente invenção, depoisde o encapsulamento ter sido feito;
A figura 6 é uma vista de planta de base do dispositivosemicondutor 3D, mostrado na figura 5;
A figura 7 é uma vista em corte transversal dodispositivo semicondutor 3D, de acordo com uma outraconfiguração exemplar de presente invenção, depois dea ligação por fio ter sido feita;
A figura 8 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, de acordo com umaconfiguração exemplar adicional da presente invenção,depois de a ligação por fio ter sido feita.
As figuras 9a a 9c ilustram o dispositivo semicondutor 3Dde acordo com uma configuração adicional e uma outraconfiguração exemplar de presente invenção, depois deo encapsulamento ter sido feito, onde a figura 9aé uma vista de elevação lateral, a figura 9b é uma vistade planta de topo, e a figura 9c é uma vista de plantade base do dispositivo semicondutor 3D;
A figura 10 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, de acordo com umaconfiguração exemplar adicional da invenção depoisde a ligação por fio e empilhamento terem sido feitos;
A figura 11 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, de acordo com uma outraconfiguração exemplar da presente invenção, depois dea ligação por fio e empilhamento terem sido feitos;
A figura 12 é uma vista em corte transversal ilustrandoum dispositivo semicondutor 3D, de acordo ainda com umaoutra configuração exemplar de presente invenção, depoisde a ligação por fio e empilhamento terem sido feitos;
A figura 13 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, depois de a ligaçãopor fio e empilhamento terem sido feitos;
A figura 14 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, depois de a ligaçãopor fio e empilhamento terem sido feitos;
As figuras 15a a 15c ilustram o dispositivo semicondutor,de acordo com uma outra configuração exemplar ou umaconfiguração adicional exemplar da presente invenção,depois de o encapsulamento ter sido feito, onde a figura15a é uma vista de elevação lateral, a figura 15bé uma vista de planta de topo, e a figura 15b é uma vistade planta de base do dispositivo semicondutor 3D;
A figura 16 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, de acordo com de acordocom uma outra configuração exemplar ou uma configuraçãoadicional exemplar de presente invenção;
A figura 17 é uma vista de planta de topo, de acordo comuma outra configuração ou uma configuração exemplaradicional da presente invenção, depois de a ligaçãopor fio ter sido feita;
A figura 18 é uma vista de elevação lateraldo dispositivo semicondutor 3D, mostrado na figura 16,depois de encapsulamento ter sido feito;
A figura 19 é uma vista de elevação lateraldo dispositivo semicondutor 3D mostrado na figura 18;
A figura 20 é uma vista em corte transversaldo dispositivo semicondutor 3D, de acordo' com ainda outraconfiguração exemplar da presente invenção, depois dea ligação por fio e empilhamento terem sido feitos;
A figura 21 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, de acordo com ainda outraconfiguração exemplar da presente invenção depois dea ligação por fio e empilhamento terem sido feitos;
As figuras 22a a 22c ilustram o dispositivo semicondutorde acordo ainda com ainda outra configuração exemplar ouconfiguração exemplar adicional de presente invenção,depois de o encapsulamento ter sido feito, onde a figura22a é uma vista de elevação lateral, a figura 22cé uma vista de planta de topo, e a figura 22c é uma vistade planta de base do dispositivo semicondutor;
A figura 23 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, de acordo com outraconfiguração exemplar de presente invenção, depois dea ligação por fio e encapsulamento terem sido feitos; e
A figura 24 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, de acordo com ainda outraconfiguração exemplar de presente invenção depois dea ligação por fio e empilhamento terem sido feitos.
Descrição Detalhada da Invenção
Agora, faz-se referência a várias configuraçõesda invenção em detalhes, por meio dos exemplos ilustradosnos desenhos anexos e descritos abaixo. Conquantoa presente invenção venha a ser descrita em conexão comconfigurações exemplares, deve ser entendido queesta especificação não limita a invenção àquelasconfigurações exemplares. Ao invés, a presenteespecificação pretende cobrir não apenas as configuraçõesexemplares, mas também as diversas alternativas,modificações, e equivalentes, incluídas no escopo eespírito da invenção, como definido pelas reivindicações.Mas, acima de tudo, faz-se referência aos desenhos,nos quais os mesmo números e símbolos de referência serãousados ao longo dos diferentes desenhos para designarcomponentes iguais ou similares.
A figura 1 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D, de acordo com umaconfiguração exemplar de presente invenção, depois dea ligação por fio ter sido feita, a figura 2 é uma vistade planta de topo do dispositivo semicondutor 3Dda figura 1, a figura 3 é uma vista de planta de basedo dispositivo semicondutor 3D da figura 1, a figura 4é uma vista de elevação lateral do dispositivosemicondutor da figura 1, a figura 5 é uma vistade planta de topo, ilustrando o dispositivo semicondutorde acordo com uma configuração exemplar de invenção,depois de o encapsulamento ter sido feito, e a figura 6uma vista de planta de base do dispositivo semicondutorda figura 5.
Como nas figuras 1 a 6, o dispositivo semicondutor 100,de acordo com uma configuração exemplar de invenção,inclui uma placa condutiva 110, uma pluralidade decondutores condutivos 120, pastilha condutiva 130, umapluralidade de fios condutivos 140, e encapsulante 150.A placa condutiva 110 tem uma configuraçãosubstancialmente retangular com (4) lados. (4) recessos114 são formados tendo uma certa profundidadesubstancialmente na parte média dos quatro lados,respectivamente. Em adição, a placa condutiva 110compreende uma primeira superfície substancialmente plana11 e uma segunda superfície substancialmente plana 112,disposta oposta à primeira superfície 111. A placacondutiva 110 também compreende uma terceira superfície113 disposta oposta à primeira superfície, entrea primeira superfície 111 e a segunda superfície 112,de modo a conectar os recessos 114 na forma de cruz.
A pastilha semicondutiva 130 é ligada na porção centralda terceira superfície 113. A espessura provida entrea primeira superfície 111 e a terceira superfície 113é menor que aquela entre a primeira superfície 111 ea segunda superfície 112. A parte da placa condutiva 110disposta entre a primeira superfície 111 e a segundasuperfície 112 pode atuar como dissipador de calorno dispositivo semicondutor 100, uma vez que a espessuraprovida entre a primeira superfície 111 e a segundasuperfície 112 é maior que aquela provida entre aprimeira superfície 111 e a terceira superfície 113.Linhas tracejadas nas figuras 2 e 3 indicam aquelas áreasonde diferentes pastilhas semicondutivas adicionalmentepoderão ser afixadas. A placa condutiva 110 pode serfeita, mas sem limitação, a partir de Cu, liga de Cu,liga de Cu-Ni, Liga de Cu-Fe, liga 42, ou equivalentesdestes.
Os condutores condutivos 120 são dispostos em linhanos recessos 114 da placa condutiva 110. Cada condutorcondutivo 120 compreende uma primeira superfíciesubstancialmente plana 121 e uma segunda superfície 122substancialmente plana, a segunda superfície 122sendo disposta oposta à primeira superfície 121. Ocondutor condutivo 120 também compreende uma terceirasuperfície 123, disposta oposta à primeira superfície 121formada entre a primeira superfície 121 e a segundasuperfície 122. A espessura provida entre a primeirasuperfície 121 e a terceira superfície 123 érelativamente menor que aquela provida entre a primeirasuperfície 121 e a segunda superfície 122. Em adição, aextensão da primeira superfície é relativamente maior queaquela da segunda superfície 122. O condutor condutivopode ser feito, mas sem limitação, a partir de Cu, ligade Cu, liga de Cu-Ni, Liga de Cu-Fe, liga 42, ouequivalentes.
A primeira superfície 121 do condutor condutivo 120é disposta alinhada com a primeira superfície 111da placa condutiva 110, a segunda superfície 122 docondutor condutivo 120 alinhada com a segunda superfície112 da placa condutiva 110, e a terceira superfície 123do condutor condutivo 120 alinhada com a terceirasuperfície 113 da placa condutiva 110.
A pastilha semicondutiva 130 é ligada substancialmentena área central da placa condutiva 110. Especificamente,a pastilha semicondutiva 130 é ligada substancialmentena área central da terceira superfície 113 da placacondutiva 110. No entanto, a pastilha semicondutiva 130também pode ser ligada nas áreas indicadas pelas linhastracejadas nas figuras 2 e 3, descritas acima.
A espessura da pastilha semicondutiva 130 é menor quea espessura provida entre a primeira superfície 111 ea segunda superfície 112 da placa condutiva 110.Especificamente, a espessura da pastilha semicondutiva130 é menor que aquela entre a primeira superfície 121 ea segunda superfície 122 da linha condutiva 120.Em particular, a espessura da pastilha semicondutiva 130é menor que a distância da terceira superfície 113à segunda superfície 112 da placa condutiva 110.Por conseguinte, a espessura da pastilha semicondutiva130 é menor que a distância da terceira superfície 123à segunda superfície 122 do condutor condutivo 120.Os fios condutivos 140 conectam eletricamente a pastilhasemicondutiva 130 à pluralidade de condutores condutivos120. O loop dos fios condutivos 140 não se estende alémda segunda superfície 112 da placa condutiva 110 ouda segunda superfície 122 do condutor condutivo 120. Estaconfiguração garante um perfil fino para o dispositivosemicondutor 100, impedindo que o encapsulante 150, comoserá descrito mais adiante, infle a partir da segundasuperfície 112 da placa condutiva 110, ou da segundasuperfície 122 dos condutores condutivos 120. Os fioscondutivos 140 podem ser, mas sem limitação, fios de Cu,fios de Au, ou equivalentes.
0 encapsulante 150 encapsula, como em uma cápsula,a placa condutiva 110, os condutores condutivos 120,a pastilha semicondutiva 130, e os fios condutivos 140de maneira que a primeira superfície 111 e a segundasuperfície 112 da placa condutiva 110, e a primeirasuperfície 121 e a segunda superfície 122 dos condutorescondutivos 130, fiquem expostos para o lado de fora.
Desta maneira, como na figura 5, a primeira superfície111 da placa condutiva 110 fica completamente expostapara o lado de fora, e as primeiras superfícies 121dos condutores condutivos 120 ficam expostas atravésdo encapsulante 150 provido nos recessos 114. Em adição,como na figura 6, a segunda superfície 112 da placacondutiva 110 fica exposta nos quatro lados doencapsulante 150, e as segundas superfícies 122 doscondutores condutivos 130 expostas nas respectivasextremidades do encapsulante 150. Ademais, como na figura4, os lados da placa condutiva 110 e condutorescondutivos 120 ficam expostos nos lados do encapsulante150. Ademais, o encapsulante 150 é feito, mas semlimitação, a partir de um composto de moldagem epóxi, ouequivalente deste.
A figura 7 é uma vista em corte transversal, ilustrandodispositivo semicondutor 101, de acordo com outraconfiguração exemplar, ligado por fio.
Como na figura 7, no dispositivo semicondutor 101,de acordo com uma outra configuração exemplar, pelo menosuma pastilha semicondutiva 101a é ligada na primeirasuperfície 111 da placa condutiva 110, e conectadaeletricamente às primeiras superfícies dos condutorescondutivos 120 pelos segundos fios condutivos 101b.
Em adição, a primeira pastilha semicondutiva 101a eos segundos fios condutivos 101b podem ser encapsuladospor um encapsulante (não mostrado).
A figura 8 é uma vista em corte transversal ilustrandoum dispositivo semicondutor 102, de acordo comuma configuração exemplar adicional da presente invenção,ligado por fio.
Como na figura 8, no dispositivo semicondutor 102,de acordo com uma configuração exemplar adicionalda presente invenção, pelo menos uma terceira pastilhasemicondutiva 102c é afixada à terceira superfície 113de uma placa condutiva 102c e conectada eletricamenteà terceira superfície 123 dos condutores condutivos 120por terceiros fios condutivos 102d. Em adição, a terceirapastilha semicondutiva 102c e terceiros fios condutivos102d são encapsulados por um encapsulante (não mostrado).
A figura 9A é uma vista de elevação lateral dosdispositivos semicondutores 101 e 102, de acordo com umaoutra configuração exemplar de presente invenção, depoisde o encapsulamento ter sido feito, a figura 9B uma vistade planta de topo do dispositivo semicondutor 101 ou 102mostrado na figura 9A, e a figura 9C uma vista de plantade base do dispositivo semicondutor 101 ou 102, comona figura 9A.
O dispositivo semicondutor 3D das figuras 9A a 9C é feitoencapsulando o dispositivo 101 ou 102, como mostradonas figuras 7 ou 8. Como nas figuras, no dispositivosemicondutor 101 ou 102, um segundo encapsulante IOleencapsula completamente a primeira superfície 111da placa condutiva 110 e as primeiras superfícies 121dos condutores condutivos 120, protegendo a segundapastilha semicondutiva 101a e os segundos fios condutivos101b do ambiente externo. Com certeza, a segundasuperfície 112 da placa condutiva 110 e as segundassuperfícies 122 dos condutores condutivos 120 permanecemexpostas para o lado de fora.
Os dispositivos semicondutores 101 e 102 podem serfabricados pelo método que se segue.
Em um caso, os dispositivos semicondutores 101 e 102podem ser feitos por preparação "quadro de condutor"(nesta o termo "quadro de condutor" é usado para indicarcoletivamente placa condutiva 110 com condutorescondutivos 120), fixação de primeira pastilhasemicondutiva, ligação de primeiro fio, primeiroencapsulamento, fixação de segunda pastilhasemicondutiva, ligação de segundo fio, e segundoencapsulamento.
Em outro caso, os dispositivos semicondutores 101 e 102também podem ser feitos por preparação "quadro decondutores" (nesta, o termo "quadro de condutor" é usadopara indicar coletivamente a placa condutiva 110 comcondutores condutivos 120), fixação de primeira pastilhasemicondutiva, ligação de primeiro fio, fixação desegunda pastilha semicondutiva, ligação de segundo fio, eencapsulamento.
Com certeza, os dispositivos semicondutores 101 e 102podem ser feitos por uma variedade de métodos, em adiçãoaos métodos acima descritos, mas a presente invençãonão se limita a estes.
A figura 10 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D 102, de acordo com umaoutra configuração exemplar ou uma configuração exemplaradicional da presente invenção, depois de a ligaçãopor fio e empilhamento terem sido feitos.
Como na figura 10, o dispositivo semicondutor 103,de acordo com uma outra configuração exemplar ou umaconfiguração adicional da presente invenção, podeser feito empilhando, na direção vertical, os mesmosdispositivos semicondutores 3D, particularmenteempilhando uma pluralidade de dispositivos semicondutores3D 100 uns sobre os outros. Por exemplo, as segundassuperfícies 122 dos condutores condutivos 120 dodispositivo semicondutor 3D superior 100 podem serconectadas eletricamente às primeiras superfícies 121 doscondutores condutivos 120 do dispositivo semicondutorinferior 100. Em adição, a conexão elétrica pode serfeita, mas sem limitação, por solda ou equivalente.
Com certeza, a segunda pastilha semicondutiva 101a, ossegundos fios condutivos 101b, e o segundo encapsulante(não mostrado) podem ser providos no topo do dispositivosemicondutor superior 100.
A figura 11 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 104, de acordo com aindauma outra configuração exemplar da invenção depois dea ligação por fio e empilhamento terem sido feitos.
Como na figura 11, o dispositivo semicondutor 104,de acordo com uma outra configuração exemplar ouconfiguração adicional da invenção, pode ser feitoempilhando, na direção vertical, diferentes tipos dedispositivos semicondutores 3D, uns sobre os outros,particularmente empilhando um segundo dispositivosemicondutor 104a no topo de um dispositivo semicondutor100. Embora o segundo dispositivo semicondutor 104a tenhasido ilustrado incluindo pastilha semicondutiva 104b eesferas de soldar 104c, o mesmo não se limita a isto.
A figura 12 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D 105 de acordo com aindauma outra configuração exemplar da invenção, depois dea ligação por fio e empilhamento terem sido feitos.
Gomo na figura 12, no dispositivo semicondutor 105,de acordo com ainda uma outra configuração exemplarda presente invenção, pelo menos uma segunda pastilhasemicondutiva 105a é ligada na segunda superfície 112de uma placa condutiva 110 e conectada eletricamenteàs segundas superfícies 122 dos condutores condutivos 120pelos segundos fios condutivos 105b. Em adição, a segundapastilha semicondutiva 105a e os segundos fios condutivos105b podem ser encapsulados por um segundo encapsulante(não mostrado), para serem protegidos do ambienteexterno.
A figura 13 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 106, de acordo com uma outraconfiguração exemplar da invenção, depois de a ligaçãopor fio e empilhamento terem sido feitos.
Como na figura 13, a pastilha semicondutiva 106,de acordo com uma outra configuração exemplar da invençãotambém inclui uma terceira pastilha semicondutiva 106aligada na terceira superfície 113 de uma placa condutiva106a ligada na terceira superfície 113 de uma placacondutiva 110, e uma pluralidade de fios condutivos 106bque conecta eletricamente a terceira pastilhasemicondutiva 106a aos condutores condutivos 120. Emadição, a terceira pastilha semicondutiva 106a e osterceiros fios condutivos 106b são encapsulados por umencapsulante (não mostrado) para serem protegidos doambiente externo.
A figura 14 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 106, de acordo com umaconfiguração exemplar adicional da invenção, depois deligação por fio e empilhamento terem sido feitos.
Como na figura 14, o dispositivo semicondutor 106,de acordo com uma configuração exemplar adicional dainvenção também inclui um espaçador 107a ligado na partede baixo de uma pastilha semicondutiva 130, uma terceirapastilha semicondutiva 107b ligada no espaçador 107a eterceiros fios condutivos 107b que conectam eletricamentea terceira pastilha semicondutiva 107b aos condutorescondutivos 120. Com certeza, o espaçador 107a, a terceirapastilha semicondutiva 107b, e os terceiros fioscondutivos 107c podem ser encapsulados por umencapsulante (não mostrado), para serem protegidosdo ambiente externo.
A figura 15A é uma vista de elevação lateral, ilustrandoo dispositivo semicondutor 105 ou 106, de acordo comuma outra configuração exemplar ou configuração exemplaradicional da invenção, depois de o encapsulamento tersido feito, e a figura 15B é uma vista de planta de topodo dispositivo semicondutor 105 ou 106, da figura 15A.
O dispositivo semicondutor 105 ou 106 das figuras 15A a15C é feito encapsulando o dispositivo semicondutor 3D105 ou 106 das figuras 12 ou 13. Como nas figuras,no dispositivo semicondutor 3D 105 ou 106, um segundoencapsulante 105c protege a segunda pastilhasemicondutiva 105a e os segundos fios condutivos 105bdo ambiente externo, encapsulando inteiramente a segundasuperfície 122 da placa 110. Com certeza, a primeirasuperfície da placa condutiva 110 deve permanecer expostapara o lado de fora.
A figura 16 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor, de acordo com uma outraconfiguração exemplar da invenção, depois de a ligaçãopor fio ter sido feita. A figura 17 é uma vista de plantade topo do dispositivo semicondutor 200 da figura 16.
A figura 18 é uma vista de elevação lateraldo dispositivo semicondutor 20 da figura 16, depois deo encapsulamento ter sido feito. A figura 19 é uma vistade planta de topo do dispositivo semicondutor 200da figura 18.
Referindo-se agora às figuras 16 a 19, o dispositivosemicondutor 200 desta configuração exemplar incluiuma placa condutiva 210, condutores condutivos 220,primeira e segunda pastilhas semicondutivas 230 e 240,primeiro e segundo fios condutivos 250 e 260, eencapsulante 270.
A placa condutiva 210 compreende uma configuraçãosubstancialmente retangular de (4) lados. (4) recessos214 são providos com uma pré-determinada profundidadesubstancialmente na parte média dos (4) lados,respectivamente. Em adição, a placa condutiva 210compreende uma primeira superfície substancialmente plana211 e uma segunda superfície substancialmente plana 212,a segunda superfície 212 sendo disposta oposta à primeirasuperfície 211. A placa condutiva 210 também compreendeterceira superfície substancialmente plana 213 e quartasuperfície substancialmente plana 214. A terceirasuperfície 213 sendo disposta oposta à primeirasuperfície 211 entre a primeira superfície 211 ea segunda superfície 212, conectando os recessos 214na forma de cruz. A quarta superfície 214 é dispostaoposta à primeira superfície 211 entre a primeirasuperfície 211 e a segunda superfície 212, de modoa conectar os recessos 214 na forma de cruz. Seguindoesta configuração, a espessura entre a terceirasuperfície 213 e a quarta superfície 214 é menor queaquela entre a primeira superfície 211 e a segundasuperfície 212. Em adição, as linhas tracejadasnas figuras 17 e 19 indicam as áreas às quais aspastilhas semicondutivas podem ser afixadas. A placacondutiva 210 pode ser feita de, mas não se limitando a,Cu, liga de Cu, liga de Cu-Ni, liga de Cu-Fe, liga 42,ou equivalentes destes.
Os condutores condutivos 220n são arranjados em linhanos recessos 214 da placa condutiva 210. Cada condutorcondutivo 220 tem uma primeira superfíciesubstancialmente plana 221 e uma segunda superfíciesubstancialmente plana 222, a segunda superfície 222disposta oposta à primeira superfície 221. 0 condutorcondutivo 222 também tem uma terceira superfíciesubstancialmente plana 223 e quarta superfíciesubstancialmente plana 224 entre a primeira superfície221 e a segunda superfície 222, a quarta superfície 224sendo disposta oposta à segunda superfície 221. Com estaconfiguração, a espessura provida entre a terceirasuperfície 223 e a quarta superfície 224 é menorque aquela entre a primeira superfície 222 e a segundasuperfície 222. O condutor condutivo 220 pode ser, masnão se limitando a, Cu, liga de Cu, liga de Cu-Ni,liga de Cu-Fe, liga 42, ou equivalentes.
A primeira superfície 221 do condutor condutivo 220é disposta alinhada com a primeira superfície 211da placa condutiva 210, a segunda superfície 222 docondutor condutivo 220 é disposta alinhada com a segundasuperfície 212 da placa condutiva 210, a terceirasuperfície 213 do condutor condutivo 210 e a quartasuperfície 224 do condutor condutivo 220 sendo dispostasalinhadas com a quarta superfície 214 da placa 210.A primeira pastilha semicondutiva 230 é ligadasubstancialmente na área central da terceira superfície213 da placa condutiva 210. Com certeza, a primeirapastilha semicondutiva 230 também pode ser ligadanas áreas indicadas pelas linhas tracejadas na figura 17.
A espessura provida para a primeira pastilhasemicondutiva 230 deve ser menor que aquela provida entrea terceira superfície 2132 e primeira superfície 211da placa condutiva 210. Especificamente, a espessurada primeira pastilha semicondutiva 230 é menor que aquelaentre a terceira superfície 213 e a primeira superfície211 do condutor condutivo 220.
A segunda pastilha semicondutiva 240 é ligadasubstancialmente na área central da quarta superfície 214da placa condutiva 210. Com certeza, a segunda pastilhasemicondutiva 240 também pode ser ligada nas áreasindicadas por linhas tracejadas na figura 17. A espessuraprovida para a primeira pastilha semicondutiva 240é menor que aquela provida entre a quarta superfície 214e a segunda superfície 212 da placa condutiva 210.
Especificamente, a espessura provida para a primeirapastilha semicondutiva 240 é menor que aquela providaentre a quarta superfície 214 e a segunda superfície 212do condutor 220.
Os primeiros fios condutivos 250 conectam eletricamentea primeira pastilha semicondutiva 230 às terceirassuperfícies 223 dos condutores condutivos 220. O Ioopdos primeiros fios condutivos 250 não se estende alémda primeira superfície 211 da placa condutiva 210 ouda primeira superfície 221 do condutor condutivo 220.
Esta configuração garante um perfil fino parao dispositivo semicondutor 200, impedindo o encapsulante270 (a ser descrito) de inflar acima da primeirasuperfície 211 da placa condutiva 210 ou da primeirasuperfície 221 do condutor condutivo 220. Os fioscondutivos 250 podem ser, mas sem limitação, fios de Au,fios de Cu, ou equivalentes.Os segundos fios condutivos 260 conectam eletricamentea segunda pastilha semicondutiva 240 às guartassuperfícies 224 dos condutores condutivos 220. O Ioop dossegundos fios condutivos 260 não se estende alémda segunda superfície 212 da placa condutiva 210 ouda segunda superfície 222 do condutor condutivo 220.Esta configuração garante um perfil fino parao dispositivo semicondutor 200, impedindo o encapsulante,(a ser descrito) inflar acima da segunda superfície 212da placa condutiva 210 ou da segunda superfície 222do condutor condutivo 220. Os fios condutivos 260 podemser, mas não se limitando a, fios de Au, fios de Cu,ou equivalentes.
O encapsulante 270 encapsula, como em uma cápsula,a placa condutiva 210, os condutores condutivos 220,primeira e segunda pastilhas semicondutivas 230 e 240, eprimeiro e segundo fios condutivos 250 e 260, de maneiraque as primeira e segunda superfícies 211 e 212 da placa210 e as primeira e segunda superfícies 221 e 222 doscondutores condutivos 220 fiquem expostas para o lado defora. Desta maneira, como na figura 19, as primeira esegunda superfícies 211 e 212 da placa condutiva 210 noquatro lados ficam completamente expostas para o lado defora do encapsulante 270. Com certeza, como na figura 19,o encapsulante 270 tem substancialmente a forma de cruz.
Em adição, as superfícies laterais da placa condutiva 210e condutores condutivos 220 também ficam expostas atravésda lateral do encapsulante 270. 0 encapsulante 270 podeser feito, mas sem limitação, de composto de moldagemepóxi, ou equivalente deste.
A figura 20 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 201, de acordo com uma outraconfiguração exemplar da invenção, depois de a ligaçãopor fio e empilhamento terem sido feitos.
Como na figura 20, no dispositivo semicondutor 201,de acordo com outra configuração exemplar da invenção,pelo menos uma segunda pastilha semicondutiva 201aé ligada na primeira superfície 221 dos condutorescondutivos 220 pelos segundos fios condutivos 201b.Em adição, a segunda pastilha semicondutiva 201a e ossegundos fios condutivos 201b podem ser encapsulados porum segundo encapsulante (não mostrado).
A figura 21 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 3D 202 de acordo comainda uma outra configuração exemplar da invenção depoisde a ligação por fio e empilhamento terem sido feitos.
Como na figura 21, no dispositivo semicondutor 202,de acordo com ainda outra configuração exemplarda invenção, uma ou mais pastilhas semicondutivas 202csão afixadas a uma terceira e/ou quarta superfície213, 214, de uma placa condutiva 210 e são conectadaseletricamente às terceiras e/ou quartas superfícies223, 224 dos condutores condutivos 202d. Em adição, aterceira pastilha semicondutiva 202c e terceiros fioscondutivos 202d podem ser encapsulados por umencapsulante (não mostrado).
Os dispositivos semicondutores 201 e 201 descritos acimapodem ser feitos pelo método que se segue.Em um caso, os dispositivos semicondutores 201 e 202são feitos por preparação quadro de condutor (nesta,o termo "quadro de condutor" é usado para indicarcoletivamente a placa condutiva 110 junto com condutorescondutivos 120), primeira fixação de pastilhasemicondutiva, primeira ligação por fio, primeiroencapsulamento, segunda fixação de pastilhasemicondutiva, segunda ligação por fio, e segundoencapsulamento.
Em outro caso, os dispositivos semicondutores 101 e 102também são feitos por preparação quadro de condutor(nesta o termo "quadro de condutor" é usado para indicarcoletivamente a placa condutiva 110 junto com condutorescondutivos 120), primeira fixação de pastilhasemicondutiva, primeira ligação por fio, segunda fixaçãode pastilha semicondutiva, segunda ligação de fio,e encapsulamento.
Com certeza, os dispositivos semicondutores 201 e 202podem ser feitos por uma variedade de métodos, em adiçãoaos métodos descritos, mas não se limitando aos mesmos.
A figura 22A é uma vista de elevação lateral, ilustrandoo dispositivo semicondutor 201 ou 202, e acordo comuma configuração exemplar adicional da invenção, depoisde o encapsulamento ter sido feito. A figura 22Bé uma vista de planta de topo do dispositivo semicondutor201 ou 202 da figura 22A. A figura 22C é uma vistade planta de base do dispositivo semicondutor 201 ou 202da figura 22A.
0 dispositivo semicondutor 201 ou 202 das figuras 22A a22C é provido encapsulando o dispositivo semicondutor201 ou 202 das figuras 20 ou 21. Como nas figuras,o segundo encapsulante 201c protege a segunda pastilhasemicondutiva 201a e os segundos fios condutivos 201bdo ambiente externo, encapsulando completamentea primeira superfície 211 da placa condutiva 210 eas primeiras superfícies 221 dos condutores condutivos220. Com certeza, a segunda superfície 212 da placa 210 eas segundas superfícies 222 dos condutores condutivos 220permanecem expostas para o lado de fora.
A figura 23 é uma vista em corte transversal, ilustrandoum dispositivo semicondutor 203, de acordo com uma outraconfiguração exemplar da presente invenção, depois dea ligação por fio e empilhamento terem sido feitos.
Como na figura 23, o dispositivo semicondutor 203,de acordo com uma outra configuração exemplar da invençãopode ser feito empilhando, na direção vertical, os mesmosdispositivos semicondutores 3D, em particular, empilhandouma pluralidade de dispositivos semicondutores uns sobreos outros. Por exemplo, as segundas superfícies 222dos condutores condutivos 220, do dispositivosemicondutor superior 20, podem ser conectadaseletricamente às primeiras superfícies 221 dos condutorescondutivos 220 do dispositivo semicondutor inferior 200.A ligação elétrica pode ser feita, mas sem limitação, porum processo de solda ou equivalente. Com certeza, umasegunda pastilha semicondutiva 201a, segundos fioscondutivos 201b, e segundo encapsulante (não mostrado)podem ser providos no topo do dispositivo semicondutorsuperior 200.
A figura 24 é uma vista em corte transversal ilustrandoum dispositivo semicondutor 3D, de acordo com aindauma outra configuração exemplar da presente invençãodepois de ligação por fio e empilhamento terem sidofeitos.
Como na figura 24, o dispositivo semicondutor 3D 204,de acordo com uma ainda outra configuração exemplarda presente invenção, pode ser feito empilhando,na direção vertical, diferentes tipos de dispositivossemicondutores 204a no topo de um dispositivosemicondutor 3D 200. Embora o segundo dispositivosemicondutor 3D 204a tenha sido ilustrado incluindouma pastilha semicondutiva 204b e esferas de soldar 204c,o segundo dispositivo semicondutor 3D 204a não se limitaa isto.
A descrição acima de configurações exemplares especificasda presente invenção foi provida com propósito meramenteilustrativo e descritivo. Tal descrição não pretendeesgotar ou limitar a presente invenção às formas precisasdescritas, e obviamente muitas modificações e variaçõesserão possíveis à luz dos ensinamentos ministrados.
As configurações exemplares foram escolhidas e descritaspara explicar certos princípios da presente invençãoe suas aplicações práticas, para permitir àqueleshabilitados na técnica executarem e utilizarem as váriasconfigurações exemplares da presente invenção, assim comoas várias alternativas e modificações da mesma. Ademais,pretende-se que o escopo da mesma seja definido apenaspelas reivindicações que se seguem, e seus equivalentes.

Claims (16)

1. - Dispositivo semicondutor tridimensional,caracterizado pelo fato de compreender:uma placa condutiva definindo quatro lados, equatro recessos formados nos quatro lados,respectivamente, sendo que a placa condutiva compreendeprimeira e segunda superfícies opostas entre si;uma placa de condutores condutivos localizadanos recessos, respectivamente, sendo que os condutorescondutivos compreendem primeira e segunda superfíciesopostas entre si;uma pastilha semicondutora afixada à área centralda placa condutiva;uma pluralidade de fios condutivos conectandoeletricamente a pastilha semicondutora aos condutorescondutivos; eum encapsulante encapsulando, como em uma cápsula,a placa condutiva, os condutores condutivos, a pastilhasemicondutora, os fios condutivos, de maneira quea primeira superfície e a segunda superfície da placacondutiva, e a primeira superfície e a segunda superfíciedos condutores condutivos fiquem expostas para o lado defora.
2. - Dispositivo, de acordo com a reivindicação 1,caracterizado pelo fato de a placa condutivaadicionalmente compreender uma terceira superfície opostaà primeira superfície, localizada entre a primeirasuperfície e a segunda superfície, sendo que a terceirasuperfície conecta os recessos entre si, e a pastilhasemicondutora é afixada a uma porção central da terceirasuperfície.
3. - Dispositivo, de acordo com a reivindicação 1,caracterizado pelo fato de os condutores adicionalmentecompreenderem uma terceira superfície oposta à primeirasuperfície, e localizada entre a primeira superfície e asegunda superfície, sendo que os fios condutivos sãoconectados à terceira superfície.
4.- Dispositivo, de acordo com a reivindicação 1,caracterizado pelo fato de adicionalmente compreender:pelo menos uma segunda pastilha semicondutoraafixada à primeira superfície da placa condutiva,sendo que a segunda pastilha semicondutora é conectadaeletricamente à primeira superfície dos condutorescondutivos por um segundo fio condutivo; eum segundo encapsulante encapsulando a segundapastilha semicondutora e o segundo fio condutivo.
5.- Dispositivo, de acordo com a reivindicação 2,caracterizado pelo fato de adicionalmente compreender:pelo menos uma segunda pastilha semicondutoraafixada à terceira superfície da placa condutiva,sendo que a segunda pastilha semicondutora é conectadaeletricamente à terceira superfície dos condutorescondutivos por um segundo fio condutivo; eum segundo encapsulante encapsulando a segundapastilha semicondutora e o segundo fio condutivo.
6.- Dispositivo, de acordo com a reivindicação 1,caracterizado pelo fato de uma pluralidadede dispositivos semicondutores tridimensionaisser empilhada uns sobre os outros, na direção vertical.
7.- Dispositivo, de acordo com a reivindicação 1,caracterizado pelo fato de um tipo diferente de segundodispositivo semicondutor ser empilhado no dispositivosemicondutor tridimensional, na direção vertical.
8.- Dispositivo, de acordo com a reivindicação 1,caracterizado pelo fato de adicionalmente compreender:pelo menos uma segunda pastilha semicondutoraafixada à segunda superfície da placa condutiva,sendo que a segunda pastilha semicondutora é conectadaeletricamente à segunda superfície dos condutorescondutivos por um segundo fio condutivo; eum segundo encapsulante, encapsulando a segundapastilha semicondutora e o segundo fio condutivo.
9.- Dispositivo, de acordo com a reivindicação 1,caracterizado pelo fato de adicionalmente compreender:um espaçador afixado ao lado de baixo da pastilhasemicondutora;uma segunda pastilha semicondutora afixadaao espaçador, sendo que a segunda pastilha semicondutoraé conectada eletricamente à primeira superfície doscondutores condutivos por um segundo fio condutivo; eum segundo encapsulante encapsulando o espaçador,a segunda pastilha semicondutora, e o segundo fiocondutivo.
10. - Dispositivo semicondutor tridimensional,caracterizado pelo fato de compreender:uma placa condutiva definindo quatro lados equatro recessos formados nos quatro lados,respectivamente, sendo que a placa condutiva compreendeprimeira superfície e segunda superfície, dispostasopostas entre si;uma pluralidade de fios condutivos localizadanos recessos, respectivamente, sendo que os condutorescondutivos compreendem primeira superfície e segundasuperfície dispostas opostas entre si;uma primeira pastilha semicondutora afixadaa uma área central superior da placa condutiva;uma segunda pastilha semicondutora afixadaa uma área central inferior da placa condutiva;- uma pluralidade de primeiros fios condutivosconectando eletricamente a primeira pastilhasemicondutora aos condutores condutivos;uma pluralidade de segundos fios condutivosconectando eletricamente a segunda pastilha semicondutoraaos condutores condutivos; eum encapsulante encapsulando, como em uma cápsula,a placa condutiva, os condutores condutivos, a pastilhasemicondutora, os fios condutivos, de maneira queas primeira e a segunda superfície da placa condutiva eas primeira e segunda superfícies dos condutorescondutivos fiquem expostas para o lado de fora.
11. - Dispositivo, de acordo com a reivindicação 10,caracterizado pelo fato de a placa condutivaadicionalmente compreender:uma terceira superfície oposta à primeirasuperfície, localizada entre a primeira superfície ea segunda superfície, sendo que a terceira superfícieconecta os recessos entre si, e sendo que a primeirapastilha semicondutora é afixada a uma porção central daterceira superfície; euma quarta superfície oposta à primeira superfície,localizada entre a primeira superfície e a segundasuperfície, sendo que a terceira superfície conectaos recessos entre si, e sendo que a segunda pastilhasemicondutora é afixada a uma porção central da quartasuperfície.
12.- Dispositivo, de acordo com a reivindicação 10,caracterizado pelo fato de os condutores adicionalmentecompreenderem:uma terceira superfície oposta à primeirasuperfície, localizada entre a primeira superfície ea segunda superfície, sendo que os fios condutivos sãoconectados à terceira superfície; euma quarta superfície oposta à primeira superfície,localizada entre a primeira superfície e a segundasuperfície, sendo que os fios condutivos são conectadosà quarta superfície.
13.- Dispositivo, de acordo com a reivindicação 10,caracterizado pelo fato de adicionalmente compreenderpelo menos uma terceira pastilha semicondutora afixadaà primeira superfície da placa condutiva, sendo quea terceira pastilha semicondutora é conectadaeletricamente à primeira superfície dos condutorescondutivos por um terceiro fio condutivo, e sendo que aterceira pastilha semicondutora e o terceiro fiocondutivo são encapsulados pelo encapsulante.
14.- Dispositivo, de acordo com a reivindicação 10,caracterizado pelo fato de adicionalmente compreenderpelo menos uma terceira pastilha semicondutora afixadaà terceira ou quarta superfície da placa condutiva,sendo que a terceira pastilha semicondutora é conectadaeletricamente à terceira ou quarta superfície doscondutores condutivos por um terceiro fio condutivo, esendo que a terceira pastilha semicondutora e o terceirofio condutivo são encapsulados pelo encapsulante.
15. - Dispositivo, de acordo com a reivindicação 10,caracterizado pelo fato de uma pluralidadede dispositivos semicondutores tridimensionais serempilhada na direção vertical.
16. - Dispositivo, de acordo com a reivindicação 10,caracterizado pelo fato de um tipo diferente de segundodispositivo semicondutor ser empilhado no dispositivosemicondutor tridimensional, na direção vertical.
BRPI0904648-8A 2008-12-15 2009-11-06 dispositivo semicondutor tridimensional BRPI0904648A2 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080127525A KR101118235B1 (ko) 2008-12-15 2008-12-15 삼차원 반도체 디바이스
KR10-2008-0127525 2008-12-15

Publications (1)

Publication Number Publication Date
BRPI0904648A2 true BRPI0904648A2 (pt) 2011-03-15

Family

ID=42239525

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0904648-8A BRPI0904648A2 (pt) 2008-12-15 2009-11-06 dispositivo semicondutor tridimensional

Country Status (3)

Country Link
US (1) US8410597B2 (pt)
KR (1) KR101118235B1 (pt)
BR (1) BRPI0904648A2 (pt)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014188632A1 (ja) * 2013-05-23 2017-02-23 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
JP7145984B2 (ja) 2018-06-29 2022-10-03 長江存儲科技有限責任公司 3次元メモリデバイスおよび3次元メモリデバイスを形成する方法
US11823991B2 (en) * 2021-03-26 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Frames stacked on substrate encircling devices and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747995B1 (ko) * 2001-03-26 2007-08-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US6710246B1 (en) * 2002-08-02 2004-03-23 National Semiconductor Corporation Apparatus and method of manufacturing a stackable package for a semiconductor device
KR20050000266A (ko) * 2003-06-23 2005-01-03 황영모 표면실장형 발광다이오드 (Surface mounting device lightemitting diode) 패케이징(Packaging)용 구리 합금계 박판리드 프레임 (Thin Plate Lead Frame) 및 이를 사용하여제작된 표면실장형(SMD) 발광다이오드(LED)
US20050248041A1 (en) * 2004-05-05 2005-11-10 Atm Technology Singapore Pte Ltd Electronic device with high lead density
US7745918B1 (en) * 2004-11-24 2010-06-29 Amkor Technology, Inc. Package in package (PiP)
KR100774251B1 (ko) * 2006-10-17 2007-11-07 주식회사 우리이티아이 리드프레임 내의 내부 반사층이 라운드 형태를 갖는 엘이디패키지
US7408245B2 (en) * 2006-12-22 2008-08-05 Powertech Technology Inc. IC package encapsulating a chip under asymmetric single-side leads
JP4873635B2 (ja) 2007-01-17 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI357136B (en) 2007-02-02 2012-01-21 Integrated Circuit Solution Inc Package structure and method for chip with two arr

Also Published As

Publication number Publication date
US20100148338A1 (en) 2010-06-17
KR101118235B1 (ko) 2012-03-16
KR20100068996A (ko) 2010-06-24
US8410597B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
US6730543B2 (en) Methods for multiple die stack apparatus employing
KR100586698B1 (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
US6414391B1 (en) Module assembly for stacked BGA packages with a common bus bar in the assembly
US7667338B2 (en) Package with solder-filled via holes in molding layers
US6091142A (en) Assembly for dissipating heat from a stacked semiconductor package
US20040217471A1 (en) Component and assemblies with ends offset downwardly
US10004161B2 (en) Electronic module with laterally-conducting heat distributor layer
TWI657561B (zh) 包括一或多個窗之堆疊式封裝半導體裝置組裝及相關之方法及封裝
US8796830B1 (en) Stackable low-profile lead frame package
BRPI0904648A2 (pt) dispositivo semicondutor tridimensional
KR20120025751A (ko) 히트 슬러그 및 이를 이용한 반도체 패키지
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
US7649253B2 (en) Semiconductor device
CN203871315U (zh) 电子设备
US9484320B2 (en) Vertically packaged integrated circuit
CN107958898A (zh) 一种多芯片框架封装结构及其制造方法
KR20110123505A (ko) 반도체 패키지
CN222394807U (zh) 芯片封装结构和电子设备
TWI239610B (en) Semiconductor package and method for manufacturing the same
BRPI0904748A2 (pt) pacote de semicondutor e método de fabricação de um pacote de semicondutor
JP2002343933A (ja) 半導体記憶装置
BRPI0904655A2 (pt) pacote de memória de barramento serial universal
KR20090066917A (ko) 스택 패키지
JP2004235280A (ja) 半導体素子収納用パッケージ
KR20090080703A (ko) 스택 패키지

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE A 7A ANUIDADE.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2386 DE 27-09-2016 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.