BRPI0913484B1 - Montagem de painel principal incluindo um pacote que sobrepõe uma matriz diretamente ligada ao painel principal - Google Patents

Montagem de painel principal incluindo um pacote que sobrepõe uma matriz diretamente ligada ao painel principal Download PDF

Info

Publication number
BRPI0913484B1
BRPI0913484B1 BRPI0913484-0A BRPI0913484A BRPI0913484B1 BR PI0913484 B1 BRPI0913484 B1 BR PI0913484B1 BR PI0913484 A BRPI0913484 A BR PI0913484A BR PI0913484 B1 BRPI0913484 B1 BR PI0913484B1
Authority
BR
Brazil
Prior art keywords
matrix
main panel
package
dca
panel
Prior art date
Application number
BRPI0913484-0A
Other languages
English (en)
Inventor
Damion Searls
Weston C Roth
Margaret D. Ramirez
James D. Jackson
Rainer E. Thomas
Charles E. Gealer
Original Assignee
Intel Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corporation filed Critical Intel Corporation
Publication of BRPI0913484A2 publication Critical patent/BRPI0913484A2/pt
Publication of BRPI0913484B1 publication Critical patent/BRPI0913484B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

montagem de painel principal incluindo um pacote que sobrepõe uma matriz diretamente ligada ao painel principal a presente invenção descreve modalidades de uma montagem de nível de sistema que inclui uma matriz de circuito integrado (ic) diretamente ligada a um painel principal. uma matriz de ic diretamente ligada a um painel principal ou outro painel de circuito pode ser mencionada como uma matriz de ligação de chip direto (dca) . um pacote é disposto sobre pelo menos uma porção da matriz dca e acoplado ao painel principal. o pacote inclui uma ou mais outras matrizes de ic dispostas em um substrato. outras modalidades são descritas e reivindicadas .

Description

MONTAGEM DE PAINEL PRINCIPAL INCLUINDO UM PACOTE QUE SOBREPÕE UMA MATRIZ DIRETAMENTE LIGADA AO PAINEL PRINCIPAL
CAMPO DA INVENÇÃO
As modalidades reveladas se referem genericamente a sistemas de computação e mais particularmente a uma montagem de painel de nível de sistema.
HISTÓRICO DA INVENÇÃO
Um dispositivo de computação portátil - como, por exemplo, um telefone celular, um smart phone, um dispositivo de internet móvel, etc. - inclui tipicamente vários componentes dispostos em um painel de circuito de nível de sistema. Os componentes supracitados podem incluir dispositivos de circuito integrado (IC) , componentes elétricos passivos, e vários dispositivos de entrada/saída (I/O), bem como qualquer combinação desses e/ou outros componentes. Muitos desses componentes - embora talvez não todos - podem ser montados no painel do nível de sistema, o que pode ser mencionado como um painel principal. O painel principal provê percursos elétricos para interconectar esses varícís componentes para formar uírT sistema dê computação*.'
Para dispositivos de computação portáteis, uma montagem de painel de nível de sistema tendo um fator de forma pequena pode ser desejável. Uma solução para obter um fator de forma pequena é utilizar uma arquitetura de pacote em pacote (PoP - Package-on-Package) , que genericamente inclui um pacote de IC superior empilhado sobre e eletricamente acoplado a um pacote de IC inferior, cada pacote incluindo uma ou mais matriz IC disposta em um substrato ou outra portadora de matriz. Entretanto, um componente de PoP pode aumentar a altura geral (ou espessura) da montagem. Além disso, a contagem de camada relativamente inferior comumente encontrada no substrato inferior de um componente PoP (por exemplo, 2-4 camadas, em comparação com o painel principal, que pode ter 6 ou mais camadas) pode limitar a flexibilidade de roteamento entre os pacotes superior e inferior. Inversamente, a montagem desses dois pacotes lado a lado no painel principal aumentará a área superficial da montagem.
2/14
BREVE DESCRIÇÃO DOS DESENHOS
A Figura 1Ά é um diagrama esquemático que ilustra uma vista em elevação de uma modalidade de uma montagem incluindo um painel principal tendo um pacote que sobrepõe uma matriz de IC 5 diretamente ligada ao painel principal.
A Figura 1B é um diagrama esquemático que ilustra uma vista em elevação de outra modalidade de uma montagem incluindo um painel principal tendo um pacote que sobrepõe uma matriz de IC diretamente ligada ao painel principal.
A Figura IC é um diagrama esquemático que ilustra uma vista em elevação de uma modalidade adicional de uma montagem incluindo um painel principal tendo um pacote que sobrepõe uma matriz de IC diretamente ligada ao painel principal.
A Figura 2 é um diagrama de blocos que ilustra uma modalidade de um método de fabricar uma montagem de painel principal incluindo um painel principal tendo um pacote que sobrepõe uma matriz ID diretamente ligado ao painel principal.
As Figuras 3A-3E são diagramas esquemáticos que ilustram modalidades do método de fabricar uma montagem de painel 20 principalmostrada na Figura 2.-------------DESCRIÇÃO DETALHADA DA INVENÇÃO
São reveladas modalidades de uma montagem de nivel de sistema que inclui uma matriz de circuito integrado (IC) /
diretamente ligada a um painel principal e um pacote que sobrepõe pelo menos uma porção da matriz de IC. Uma matriz de IC diretamente acoplada a um painel principal ou outro painel de circuito pode ser mencionada como uma matriz de ligar chip direto (DCA) . O pacote também é ligado ao painel principal e esse pacote pode incluir uma ou mais outras matrizes de IC dispostas em um substrato ou outra portadora de matriz, o painel principal provê comunicação elétrica entre a matriz DCA e o pacote de sobreposição, bem como comunicação elétrica entre a matriz DCA e um ou mais outros componentes dispostos no painel principal. O painel principal também pode fornecer comunicação elétrica entre o pacote e um ou mais dos outros componentes dispostos no painel principal. Como exemplo, a matriz DCA pode incluir um sistema de
3/14 processamento, e o pacote pode incluir um ou mais dispositivos de memória. São também reveladas modalidades de um método de fazer a montagem de painel principal acima mencionada.
Voltando agora para a Figura IA, é ilustrada uma modalidade de uma montagem 100. A montagem 100 inclui diversos componentes dispostos em um painel principal
110. O painel principal 110 inclui um primeiro lado
112 um segundo lado opostos 114, e vários componentes podem ser dispostos em um ou ambos dos primeiro e segundo lados
112,
114 .
O painel principal também inclui diversos percursos elétricos condutores, vias condutoras, furos diretos interconectam um ou mais dos componentes (por exemplo, traços revestidos, etc.) que dispostos no painel principal 110 para formar um sistema de computação. A montagem de painel principal 100 pode compreender qualquer tipo de sistema de computação, como um dispositivo de computação portátil (por exemplo, um telefone celular, um smart phone, um dispositivo de internet móvel, etc.) ou um dispositivo' de computação móvel (por exemplo, um laptop, um computador net-top, etc.). Entretanto, as modalidades reveladas não são limitadas a dispositivos de computação portáteis e outros, e essas modalidades podem encontrar aplicação em outros tipos de sistemas de computação, como computadores de mesa e servidores.
O painel principal 110 pode compreender qualquer tipo de painel de circuito ou outro substrato capaz de fornecer comunicação elétrica entre um ou mais dos vários componentes dispostos no painel. Em uma modalidade, por exemplo, o painel principal 110 compreende uma placa de circuito impresso (PCB) compreendendo múltiplas camadas de metal separadas entre si por uma camada de material dielétrico e interconectadas por vias eletricamente condutoras. Qualquer uma ou mais das camadas de metal pode ser formada em um padrão de circuito desejado para rotear - talvez em combinação com outras camadas de metal - sinais elétricos entre os componentes acoplados ao painel 110. Entretanto, deve ser entendido que as modalidades reveladas não são limitadas ao PCB descrito acima e, além disso, que o painel principal 110 pode compreender qualquer outro substrato apropriado.
4/14
É disposta diretamente no primeiro lado 112 do painel principal 110 uma matriz de IC 120. A matriz de IC 120 pode compreender qualquer tipo de dispositivo de circuito integrado. Em uma modalidade, a matriz de IC 120 inclui um sistema de processamento (núcleo único ou múltiplos núcleos) . Por exemplo, a matriz de IC pode compreender um microprocessador, um processador gráfico, um processador de sinais, um processador de rede, um chipset, etc. Entretanto, deve ser entendido que as modalidades reveladas não são limitadas a nenhum tipo específico ou classe de 10 dispositivos de IC.
A matriz de IC 120 é acoplada eletricamente ao painel principal 110 por diversas interconexões 125. Interconexões 125 podem compreender qualquer tipo de estrutura e materiais capazes de fornecer comunicação elétrica entre a matriz 120 e o 15 painel principal 110. Além disso, as interconexões 125 podem ligar diretamente a matriz de IC 120 ao painel principal 110, quer individualmente ou em combinação com outras estruturas ou características que acoplam a matriz e painel. Em uma modalidade, as interconexões 125 acoplaram eletricamente a matriz 120 ao 20 painel 110 e também auxiliam em fixar mecanicamente _a matriz no_. painel principal. Entretanto, em outras modalidades, as interconexões 125 podem fornecer uma contribuição mínima- para a fixação mecânica da matriz 120 ao painel principal 110. Em uma modalidade adicional, uma camada de material de subenchimento pode 25 auxiliar também em fixar mecanicamente a matriz 120 ao painel principal 110, como será descrito abaixo. Como anteriormente observado, uma matriz de IC diretamente acoplada a um painel de circuito na configuração acima mencionada pode ser mencionada como uma matriz de ligar chip direto (DCA).
Como observado acima, as interconexões 125 podem compreender qualquer tipo apropriado de interconexão e podem compreender quaisquer materiais eletricamente condutores apropriados. De acordo com uma modalidade, as interconexões 125 compreendem um conjunto de ressaltos de solda que se estendem 35 entre a matriz 120 e o painel principal 110 (talvez em combinação com um conjunto de colunas de cobre e/ou apoios de cobre dispostos na matriz 120 e/ou painel 110) , e um processo de refluxo de solda
5/14 pode ser utilizado para formar as interconexões 125. Evidentemente, deve ser entendido que muitos outros tipos de interconexões e materiais são possíveis (por exemplo, ligações de fio estendendo entre a matriz 120 e o painel principal 110) .
É também disposto no painel principal 110 um pacote 150a. O pacote 150a sobrepõe pelo menos uma porção da matriz DCA 120. Em uma modalidade, a periferia da matriz DCA 120 situa-se inteiramente dentro de uma periferia do pacote 150a, e em uma modalidade adicional a matriz DCA 120 e pacote 150a são 10 orientadas concêntricas entre si (como mostrado na Figura IA) . O pacote 150a inclui um substrato 160a tendo um primeiro lado 162a e um segundo lado oposto 164a. Ademais, o pacote 150a inclui pelo menos uma matriz de IC 170a disposta no primeiro lado do substrato 162a (ou talvez a segunda matriz oposta 162b, como será descrito 15 abaixo) . Além disso, deve ser observado que, em algumas mõdãTidades, outros’ componentes podem ser dispostos no pacote 150a. Outros componentes que podem ser dispostos no pacote 150a incluem, por exemplo, um regulador de voltagem e dispositivos elétricos passivos; como capacitôres, filtros, indutores,“etc.
____ _____A matriz de IC 17 0a pode compreender .qualqueri tipo de dispositivo de circuito integrado. De acordo com uma modalidade, a matriz de IC 170a compreende uma memória. Por exemplo, a matriz de IC 170a pode compreender qualquer tipo de memória de acesso aleatório dinâmica (DRAM), qualquer tipo de 25 memória de acesso aleatório estática (SRAM), ou qualquer tipo de memória flash. Ainda em outra modalidade, o pacote 150a pode compreende uma unidade de estado sólido (SSD), que pode ter várias matrizes IC incluindo um controlador de memória e uma ou mais matriz de memória (embora em outras modalidades o pacote 150a pode 30 não incluir um controlador de memória). Como o leitor reconhecerá, entretanto, a matriz de IC 170a pode compreender qualquer outro tipo ou classe de dispositivo de IC.
A matriz de IC 170a é eletricamente acoplada ao substrato 160a por diversas interconexões 175a. As interconexões 35 175a fornecem conexões elétricas entre a matriz 170a e o substrato
160a, e essas interconexões também podem auxiliar a fixar mecanicamente a matriz nesse substrato. Para auxiliar na fixação
6/14 da matriz 170a ao substrato 160a, uma camada de subenchimento (não mostrada nas figuras) pode ser disposta entre a matriz 170a e substrato 160a. As interconexões 175a podem compreender qualquer tipo apropriado de interconexão e podem compreender quaisquer 5 materiais eletricamente condutores apropriados. De acordo com uma modalidade, as interconexões 175a compreende um conjunto de ressaltos de solda que se estendem entre a matriz 170a e o substrato 160a (talvez em combinação com um conjunto de colunas de cobre e/ou apoios de cobre dispostos na matriz 170a e/ou substrato 10 160a) , e um processo de refluxo de solda pode ser utilizado para formar as interconexões 175a. Evidentemente, deve ser entendido que muitos outros tipos de interconexões e materiais são possíveis (por exemplo, ligações de fio se estendendo entre a matriz 170a e o substrato 160a).
O substrato 160a - às vezes mencionado como _substrato de pacote - pode compreender qualquer Tipo apropriado de substrato capaz de fornecer comunicações elétricas entre a matriz de IC 170a e o painel principal subjacente 110. O substrato —160a pode também fornecer suporte estrutural para a matriz 170ãT 20 Como exemplo, em uma modalidade, o substrato 160a compreende um.
substrato de múltiplas camadas - incluindo camadas alternadas de um material dielétrico e metal - construído em torno de uma- camada de núcleo (um núcleo de metal ou dielétrico). Em outra modalidade, o substrato 160a compreende um substrato de múltiplas camadas sem 25 núcleo. Outros tipos de substratos e materiais de substrato também podem encontrar uso com as modalidades reveladas (por exemplo, cerâmica, safira, vidro, etc.). Além disso, de acordo com uma modalidade, o substrato 160a pode compreender camadas alternadas de material dielétrico e metal que são construídas em torno da 30 própria matriz 170a, esse processo às vezes mencionado como um processo de construção sem ressalto. Onde tal abordagem é utilizada, as interconexões 175a podem não ser necessárias (visto que as camadas de acumulação podem ser dispostas diretamente sobre a matriz 170a).
O substrato 160a - e consequentemente o pacote
150a - é eletricamente acoplado ao painel principal 110 por diversas interconexões 165a. As interconexões 165a fornecem
7/14 conexões elétricas entre o pacote 150a e o painel principal 110, e essas interconexões podem também auxiliar a fixar mecanicamente o pacote 150a nesse painel. Em outra modalidade, como será descrito abaixo, uma camada de material de subenchimento pode auxiliar a fixar mecanicamente o pacote 150a no painel principal 110. As interconexões 165a podem compreender qualquer tipo apropriado de interconexão e podem compreender quaisquer materiais eletricamente condutores apropriados. De acordo com uma modalidade, as interconexões 165a compreendem um conjunto de ressaltos de solda que se estende entre o substrato 160a e o painel principal 110 (talvez em combinação com um conjunto de colunas de cobre e/ou preenchimento (pads) de cobre dispostos no substrato 160a e/ou painel 110), e um processo de refluxo de solda pode ser utilizado para formar as interconexões 165a. Em uma modalidade, a altura de interconexões refluídas 165a é tal que uma folga 180a existe entre a matrizDCA 1'20 e eT superfíciè~ inférior 164a do pacote 150a. De acordo com outras modalidades, a altura das interconexões refluídas 165a é tal que pelo menos porções da matriz 120 contatam a superfície inferior 164 a;- ~ ~
Além da matriz DCA 120 e pacote 150a, um ou mai.s_ componentes adicionais podem ser dispostos em cada ou ambos os lados 112, 114 do painel principal 110. Como exemplo, como mostrado nas figuras, os componentes 130a, 130b, 130c podem ser dispostos no primeiro lado 112 do painel principal 110, e componentes 140a, 140b podem ser dispostos no lado oposto do painel principal 114. Diversos terminais elétricos (não mostrados nas figuras), como, por exemplo, apoios ou estrias de metal, podem ser dispostos no primeiro e segundo lados 112, 114 do painel principal para formar conexões elétricas com esses componentes adicionais. Componentes adicionais que podem ser dispostos no painel principal 110 incluem outros dispositivos de IC (Por exemplo, dispositivos de processamento, dispositivos de memória, dispositivos de processamento de sinais, dispositivos de comunicação sem fio, etc.), componentes de distribuição de energia (por exemplo, um regulador de voltagem, uma fonte de alimentação como bateria, e/ou dispositivos passivos como um capacitor), e um ou mais dispositivos I/O (por exemplo, uma antena, um microfone,
8/14 um bloco de teclas ou outro dispositivo de entrada de dados como um display de tela sensível a toque, e/ou um display gráfico, etc. ) bem como qualquer combinação desses e/ou outros dispositivos.
Como observado acima, o painel principal 110 provê trajetórias elétricas que interconectam os componentes 120, 130a-c, 140a-b, 150a dispostos nesse painel para formar um sistema de computação. Em uma modalidade, o painel principal 110 provê pelo menos um percurso elétrico eletricamente acoplando a matriz 10 DCA 120 com o pacote 150a. Em outra modalidade, o painel principal
110 provê pelo menos um percurso elétrico eletricamente acoplando a matriz DCA 120 com outro componente disposto no painel principal (por exemplo, qualquer um dos componentes 130a-c, 140a-b). Em uma modalidade adicional, o painel principal 110 provê pelo menos um 15 percurso elétrico eletricamente acoplando o pacote 150a com outro dos componentes dispostos nci painel (principal. Põr exemplo, o painel principal 110 pode incluir um percurso elétrico 190a acoplando a matriz DCA 120 e pacote 150a, um percurso elétrico 190b acoplando a matriz DCA 120 ao componente 130a, um percurso 20 elétrico 190c acoplando pacote 150a ao componente 130a, e um percurso elétrico 190d acoplando o pacote de IC 150a ao componente 140b disposto no lado oposto do painel principal 114. Os percursos elétricos 190a-d podem compreender quaisquer estruturas condutoras apropriadas (por exemplo, qualquer combinação de traços, vias, 25 furos diretos revestidos, etc.) fabricados de qualquer material condutor apropriado (por exemplo, cobre). Os percursos elétricos ilustrados 190a-d são apresentados como exemplos para auxiliar a entender as modalidades reveladas; entretanto, deve ser entendido que na prática, o painel principal pode incluir vários percursos 30 elétricos adicionais (talvez centenas ou mesmo milhares desses percursos) para interconectar um ou mais dos vários componentes dispostos no painel principal.
Em outra modalidade, um anteparo contra radiação (não mostrado nas figuras) pode ser disposto no painel principal 35 110 e estende sobre a matriz DCA 120 e pacote 150a (ou 150b ou
150c) . a matriz DCA 120 e/ou pacote 150a pode gerar radiação eletromagnética, e o anteparo contra radiação pode suprimir o
9/14 escapamento dessa radiação eletromagnética para evitar interferência eletromagnética com componentes elétricos sensíveis em proximidade à matriz 120 e pacote 150a. O anteparo contra radiação pode compreender qualquer material eletricamente condutor apropriado (por exemplo, metais eletricamente condutores, como níquel, prata, alumínio, cobre e ligas desses e/ou outros metais), e esse anteparo pode ter qualquer formato e configuração apropriadas. Em uma modalidade, o anteparo contra radiação é eletricamente acoplado e ligado à terra ao painel principal 110. Além disso, em outras modalidades, o anteparo contra radiação também pode ajudar a remover calor do pacote 150a e/ou matriz DCA 120. Em outra modalidade, outras soluções térmicas podem ser dispostas no painel principal 110 (por exemplo, um espalhador de calor, um dissipador de calor, etc.) individualmente ou em combinação com um anteparo contra radiação.
— - - Deve ser enfatizado que as modalidades reveladas não são limitadas à configuração mostrada na Figura IA e, além disso, que outros tipos de pacotes podem ser dispostos sobre a matriz DCA 120. Modalidades - adicionais são- ilustradas- em cada das Figuras IB e 1C, que são descritas abaixo. Numerais de referência utilizados para identificar certas características da montagem 100 mostrada na Figura IA são retidos em cada uma das Figuras IB e 1C para elementos similares dessas montagens. Além disso, descrições de elementos similares anteriòrmente descritos na discussão da Figura IA podem não ser repetidas no texto abaixo.
Com referência primeira à Figura IB, é ilustrada outra modalidade da montagem 100. A modalidade da Figura IB é similar àquela da Figura IA, porém a montagem da Figura IB inclui um pacote 150b disposto em uma configuração de matriz para baixo. Mais especificamente, o pacote 150b compreende um substrato 160b tendo um primeiro lado 162b e um segundo lado oposto 164b. O pacote 150b é eletricamente acoplado ao painel principal por diversas interconexões 165b. Uma matriz de IC 170b é disposta no segundo lado do substrato 164b e eletricamente acoplado ao substrato 160b por diversas interconexões 165b. A matriz de IC 170b está voltada para a matriz DCA 120. Em uma modalidade, uma folga 180b existe entre a matriz de IC 170b e matriz DCA 120,
10/14 embora em outras modalidades porções da matriz de IC 17 0b podem contatar a matriz DCA subjacente 120. Além disso, em uma modalidade adicional, como será descrito abaixo, uma camada de subenchimento (não mostrada na Figura 1B) pode ser disposta entre o substrato 160b e painel principal 110, e essa camada de subenchimento também pode estar presente no espaço entre a matriz DCA 120 e painel principal 110, a folga 180b entre a matriz 170b e matriz 120, e/ou espaço entre a matriz 170b e substrato 160b. Além disso, ainda em outra modalidade, além da matriz de IC 170b, uma ou mais matrizes de IC adicionais podem ser dispostas no lado oposto 162b do substrato 160b.
Com referência a seguir a Figura IC, é ilustrada uma modalidade adicional da montagem 100. A modalidade da Figura IC é similar àquela da Figura 1A, porém a montagem da Figura’ IC inclui um pacote 150c tendo uma pilha de matrizes disposta sobre o mesmo. Mais especificamente, o pacote 150c compreende um“ substrato 160c tendo um primeiro lado 162c e um segundo lado oposto 164c. O pacote 150c é eletricamente acoplado ao painel principal 110 por diversas interconexões 165c. Diversas matrizes-17 0c dispostas em uma configuração empilhada são dispostas no substrato 160c. A matriz 170c pode ser ligada ao substrato 160c e uma a outra por camadas adesivas 178c. Em outra modalidade, um espaçador pode ser disposto entre quaisquer duas matrizes adjacentes 170c. Diversas interconexões 175c - nesse exemplo, ligações de fio - podem eletricamente acoplar cada da matriz 170c ao substrato 160c e/ou entre si. Em uma modalidade, todas as matrizes 170c compreendem o mesmo tipo de circuito integrado, ao passo que em outras modalidades, qualquer matriz 170c pode ser diferente de outra matriz. Em uma modalidade, cada matriz de IC 170c compreende um dispositivo de memória. Em outra modalidade, pelo menos uma das matrizes 170c compreende um controlador de memória e a outra das matrizes 170c na pilha compreende dispositivos de memória. Em uma modalidade, o pacote 150c compreende uma unidade de estado sólido (SSD). De acordo com uma modalidade, uma folga 180c existe entre o substrato 160c e a matriz DCA 120, embora em outras modalidades porções da matriz 120 possam contatar o substrato de sobreposição 160c. Além disso, em uma modalidade adicional, como será descrito
11/14 abaixo, uma camada de subenchimento (não mostrada na Figura 1C) pode ser disposta entre o substrato 160c e o painel principal 110, e essa camada de subenchimento também pode estar presente no espaço entre a matriz DCA 120 e o painel principal 110 e/ou a folga 180c entre a matriz DCA 120 e o substrato 160c.
Voltando agora para a Figura 2, são ilustradas modalidades de um método de fazer uma montagem de painel principal, como, por exemplo, qualquer uma das modalidades da montagem 100 mostradas nas Figuras 1A-1C. Várias modalidades do método da Figura 2 são adicionalmente ilustradas nas Figuras 3A até 3E, e deve ser feita referência a essas figuras como mencionado no texto abaixo. Além disso, deve ser observado que numerais de referência utilizados para identificar certas características da montagem 100 mostradas na Figura IA são retidos em cada das Figuras 3A-3E para elementos similares, e descrições _des,ses. elementos similares podem não- ser repetidas nõ texto abaixo.
Com referência primeiramente ao bloco 210 na Figura 2, uma matriz é diretamente -ligada a um painel -principal. Isso é ilustrado na Figura 3A, onde a matriz de IC 120 foi diretamente ligada ao painel principal 110 por diversas interconexões 125. Uma operação de refluxo pode ser. executada para criar interconexões 125 entre a matriz DCA 120 e o painel principal 110. De acordo com outras modalidades, entretanto, uma operação de refluxo pode não ser executada imediatamente após a colocação da matriz 120 no painel principal 110. Em outra modalidade, como exposto no bloco 205 e como mostrado na Figura 3A, um ou mais componentes pode ser fixado ao painel principal 110 (por exemplo, componentes 140a, 140b dispostos no lado oposto do painel principal 114) antes da fixação da matriz DCA 120. Entretanto, em outras modalidades, nenhum componente é fixado ao painel principal antes da matriz DCA 120.
Como exposto no bloco 220, um pacote é fixado ao painel principal, e esse pacote é disposto sobre pelo menos parte da matriz DCA anteriormente fixada. Isso é ilustrado nas Figuras 3B e 3C, onde o pacote 150a foi disposto sobre a matriz DCA 120 e acoplado ao painel principal por interconexões 165a. Uma vista em
12/14 elevação lateral é mostrada na Figura 3B, ao passo que uma vista plana é mostrada na Figura 3C. Como melhor visto na Figura 3C, na modalidade ilustrada, o pacote 150a e matriz DCA 120 são genericamente concêntricas entre si, e a matriz 120 e interconexões 125 situam-se no padrão de interconexões 165a. Em outra modalidade, como exposto no bloco 225, componentes adicionais podem ser dispostos no painel principal 110 juntamente com o pacote 150a. Isso é ilustrado na Figura 3B, onde componentes 130a-130c foram também dispostos no painel principal 110 (para 10 clareza e facilidade de ilustração os componentes 130a-c foram omitidos na Figura 3C) . Em uma modalidade, uma operação de refluxo é executada para formação completa de interconexões 165a que estendem entre o pacote 150a e o painel principal 110 e para acoplar os componentes 130a-c ao painel principal 110. Em outra 15 modalidade, uma operação de refluxo único pode ser executada para criar ^interconexões 125 e interconexões™ 165a,_ e™ ainda” eirT outra modalidade essa operação de refluxo única também pode ligar componentes 130a-c ao painel principal 110. Entretanto, em outras modalidades, uma operação de refluxo pode ser executada para criai?
somente interconexões 165a (e uma operação de refluxo anterior executada para criar interconexões 125).
Com referência ao bloco 230, um,. material de subenchimento pode ser disposto no painel principal. Isso é ilustrado na Figura 3D, onde material foi disposto entre o pacote 25 150a e painel principal 110 para formar uma camada de subenchimento 105, essa camada de subenchimento 105 também enchendo o espaço 180a entre a matriz DCA 120 e substrato 160a, bem como o espaço entre a matriz DCA 120 e painel principal 110. O material de subenchimento 105 pode compreender qualquer material 30 apropriado, como compostos de epóxi pré-aplicado ou líquido. Além disso, esse material de subenchimento pode ser aplicado utilizando qualquer técnica apropriada (por exemplo, fluxo capilar, dispensa em jato, uma folha pré-formada, etc.). Em uma modalidade, após aplicação da camada de subenchimento 105, um processo de 35 aquecimento é executado para curar a camada de sübenchimento.
Ainda em outra modalidade, a camada de subenchimento é curada durante uma operação de refluxo (por exemplo, a operação de
13/14 refluxo para formar interconexões 165a). Em uma modalidade adicional, o material de subenchimento pode ser aplicado em duas etapas. Por exemplo, uma camada de subenchimento pode ser aplicada sob a matriz DCA 120 em uma etapa, e uma camada de subenchimento pode ser aplicada sob o pacote 150a em uma segunda etapa.
Em outra modalidade, como exposto no bloco 240, um ou mais processos adicionais podem ser executados após subenchimento (e/ou após fixação do pacote). Por exemplo, componentes adicionais (por exemplo, componentes 130a-c e/ou componentes 140a-b) podem ser fixados a e eletricamente acoplados ao painel principal 110. Novamente, como observado acima, um ou mais desses componentes pode ser fixado ao painel principal em um estágio de montagem anterior. De acordo com uma modalidade, interconexões elétricas formadas para acoplar qualquer um ou mais desses componentes adicionais 130a-c, 140a-b são refluídos na mesma operação de refluxo utilizada para formar-as 'intér Cõnexões' 125 e/ou interconexões 165a. Outros processo adicionais que podem ser executados incluem fixação mecânica de componentes (por exemplo, fixação por rebites, grampos,, parafusos, -e outros' 'prendedores, etc.) bem como teste. ______
------------------—------As mõdadídádes descritas acima podem apresentar várias características dignas de nota. Por exemplo, a altura ou espessura geral H (vide a Figura IA) da montagem 100 pode ser relativamente pequena (por exemplo, a espessura H pode ser aproximadamente 1,6 mm ao passo que a espessura correspondente de uma montagem PoP padrão pode ser aproximadamente 2,7 mm) . Como exemplo adicional, o painel principal 110 pode ter um número relativamente maior de camadas de metal (por exemplo, 6 ou mais), que pode fornecer flexibilidade de roteamento aumentada entre a matriz DCA 120 e o pacote 150a (e/ou outros componentes dispostos no painel principal 110) . Ademais, a aplicação das modalidades reveladas não deve resultar em nenhum aumento no tamanho geral ou área de ocupação (footprint) da montagem de painel principal.
A descrição detalhada acima e desenhos em anexo são somente ilustrativos e não restritivos. Foram fornecidos principalmente para compreensão clara e abrangente das modalidades reveladas e nenhuma limitação desnecessária deve ser entendida a
14/14 partir dos mesmos. Inúmeras adições, deleções e modificações nas modalidades descritas neste relatório, bem como arranjos alternativos, podem ser idealizados por aqueles versados na técnica sem se afastar do espírito das modalidades descritas e 5 escopo das reivindicações anexas.

Claims (5)

  1. REIVINDICAÇÕES
    1. Sistema de computação, caracterizado pelo fato de que compreende:
    um painel principal;
    uma matriz de circuito integrado diretamente ligada (matriz DCA) ao painel principal;
    um pacote ligado ao painel principal e sobrepondo pelo menos uma porção da matriz DCA; e pelo menos um outro componente disposto no painel principal;
    em que o painel principal inclui pelo menos um percurso elétrico acoplando a matriz DCA ao pacote e pelo menos um outro percurso elétrico acoplando a matriz DCA a pelo menos um outro componente.
  2. 2. Sistema de computação, de acordo com a reivindicação 1, caracterizado pelo ’ fato ' de' que o pacote compreende:
    um substrato; e uma primeira matriz de - circuito ’ integrado (IC) disposta no substrato. ________________ ___________________ Sistema de computação, de acordo com a reivindicação 2, compreendendo adicionalmente uma segunda-matriz de IC disposta no substrato e empilhada sobre a primeira matriz de IC.
    25 4. Sistema de computação, de acordo com a reivindicação 3, caracterizado pelo fato de que cada uma da primeira matriz de IC e da segunda matriz de IC compreende uma memória.
    5. Sistema de computação, de acordo com a 30 reivindicação 4, caracterizado pelo fato de que o pacote compreende uma unidade de estado sólido (SSD). 6. Sistema de computação, de acordo com a reivindicação 5, caracterizado pelo fato de que a SSD inclui um controlador de memória. 35 7. Sistema de computação, de acordo com a
    reivindicação 2, caracterizado pelo fato de que a primeira matriz de IC está voltada para a matriz DCA.
    2/3
    8. Sistema de computação, de acordo com a reivindicação 1, caracterizado pelo fato de que a matriz DCA compreende um sistema de processamento, o pacote inclui pelo menos uma matriz de memória, e pelo menos um outro componente compreende um dispositivo de comunicação sem fio.
    9. Sistema de computação, de acordo com a reivindicação 8, caracterizado pelo fato de que compreende adicionalmente:
    um display gráfico disposto no painel principal, o painel principal incluindo um percurso elétrico acoplando o display gráfico a pelo menos um dentre a matriz DCA e o pacote; e uma fonte de alimentação disposta no painel principal, o painel principal acoplando eletricamente a matriz DCA e o pacote à fonte de alimentação.
    10. Sistema de computação, de acordo com a reivindicação 8, caracterizado pelo fato de que compréendê adiciôriaTmente um dispositivo de entrada de dados disposto no painel principal.
    11. Sistema de computação, de acordo com =a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente _um_ma-teri-al—de suBénchimento disposto entre o pacote e o painel principal.
    12. Método, caracterizado pelo fato de que compreende:
    ligar diretamente uma matriz de circuito integrado (matriz DCA) a um painel principal;
    colocar um pacote em um local sobrepondo pelo
    menos uma porção da matriz DCA e ligar o pacote ao painel principal; fornecer um percurso elétrico através do painel principal entre a matriz DCA e o pacote ; e fornecer um percurso elétrico através do painel principal entre a matriz DCA e um terminal disposto no painel
    principal, o terminal para acoplar com outro componente.
    13. Método, de acordo com a reivindicação 12, caracterizado pelo fato de que compreende adicionalmente acoplar eletricamente um componente ao terminal.
  3. 3/3
    14. Método, de acordo com a reivindicação 13, caracterizado pelo fato de que compreende adicionalmente executar uma operação de refluxo para ligar o pacote ao painel principal, em que o componente é eletricamente acoplado ao terminal durante a
  4. 5 operação de refluxo.
    15. Método, de acordo com a reivindicação 12, caracterizado pelo fato de que compreende adicionalmente dispensar um material de subenchimento em um espaço entre a matriz DCA e o painel principal e em um espaço entre o pacote e o painel
  5. 10 principal.
    16. Método, de acordo com a reivindicação 15, caracterizado pelo fato de que o material de subenchimento ocupa um espaço entre a matriz DCA e o pacote.
    17. Método, de acordo com a reivindicação 12, 15 caracterizado pelo fato de que compreende adicionalmente executar uma única operação de refluxoτ para _ ligar a- matriz 'DCA áb painel principal e ligar o pacote ao painel principal.
BRPI0913484-0A 2008-09-08 2009-08-27 Montagem de painel principal incluindo um pacote que sobrepõe uma matriz diretamente ligada ao painel principal BRPI0913484B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/231,965 US10251273B2 (en) 2008-09-08 2008-09-08 Mainboard assembly including a package overlying a die directly attached to the mainboard
US12/231,965 2008-09-08
PCT/US2009/055133 WO2010027890A2 (en) 2008-09-08 2009-08-27 Mainboard assembly including a package overlying a die directly attached to the mainboard

Publications (2)

Publication Number Publication Date
BRPI0913484A2 BRPI0913484A2 (pt) 2016-08-30
BRPI0913484B1 true BRPI0913484B1 (pt) 2019-06-04

Family

ID=41797795

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0913484-0A BRPI0913484B1 (pt) 2008-09-08 2009-08-27 Montagem de painel principal incluindo um pacote que sobrepõe uma matriz diretamente ligada ao painel principal

Country Status (10)

Country Link
US (2) US10251273B2 (pt)
JP (2) JP5448003B2 (pt)
KR (2) KR20130051517A (pt)
CN (1) CN102150262B (pt)
BR (1) BRPI0913484B1 (pt)
DE (2) DE112009005588B4 (pt)
GB (1) GB2475658B (pt)
RU (1) RU2480862C2 (pt)
TW (1) TWI444120B (pt)
WO (1) WO2010027890A2 (pt)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US8148813B2 (en) * 2009-07-31 2012-04-03 Altera Corporation Integrated circuit package architecture
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
KR20120137051A (ko) * 2011-06-10 2012-12-20 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 그의 제조 방법
US8476720B2 (en) * 2011-06-29 2013-07-02 Honeywell International Inc. Systems and methods for vertically stacking a sensor on an integrated circuit chip
WO2013052672A2 (en) 2011-10-07 2013-04-11 Volterra Semiconductor Corporation Power management applications of interconnect substrates
US9768105B2 (en) * 2012-04-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rigid interconnect structures in package-on-package assemblies
US8703539B2 (en) 2012-06-29 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple die packaging interposer structure and method
US9496211B2 (en) 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US9142477B2 (en) * 2013-03-08 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor module
KR102053349B1 (ko) * 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
JP6174268B2 (ja) * 2013-09-27 2017-08-02 インテル コーポレイション ビルドアップアーキテクチャをパッケージングするための磁場遮蔽
US20150286529A1 (en) * 2014-04-08 2015-10-08 Micron Technology, Inc. Memory device having controller with local memory
RU2576666C1 (ru) * 2014-08-28 2016-03-10 Публичное акционерное общество "Радиофизика" Способ монтажа мощного полупроводникового элемента
KR102287396B1 (ko) * 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
KR20160090241A (ko) * 2014-12-16 2016-07-29 인텔 코포레이션 스택형 전자 디바이스를 포함하는 전자 어셈블리
JP2017022352A (ja) * 2015-07-15 2017-01-26 富士通株式会社 半導体装置
US10122420B2 (en) 2015-12-22 2018-11-06 Intel IP Corporation Wireless in-chip and chip to chip communication
KR102556052B1 (ko) 2015-12-23 2023-07-14 삼성전자주식회사 시스템 모듈과 이를 포함하는 모바일 컴퓨팅 장치
WO2017135971A1 (en) * 2016-02-05 2017-08-10 Intel Corporation System and method for stacking wire-bond converted flip-chip die
US10672625B2 (en) * 2016-04-01 2020-06-02 Intel Corporation Electronic device package with recessed substrate for underfill containment
KR102556327B1 (ko) 2016-04-20 2023-07-18 삼성전자주식회사 패키지 모듈 기판 및 반도체 모듈
WO2018190747A1 (ru) * 2017-04-11 2018-10-18 Леонид Михайлович БЕРЕЩАНСКИЙ Устройство тревожного оповещения об угрозе личной безопасности
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN111566531B (zh) 2017-11-14 2023-01-24 申泰公司 数据通信系统
CN107863333A (zh) * 2017-11-15 2018-03-30 贵州贵芯半导体有限公司 高散热等线距堆栈芯片封装结构及其封装方法
CN109817610A (zh) * 2017-11-21 2019-05-28 环旭电子股份有限公司 半导体封装装置
US12278441B2 (en) 2018-09-04 2025-04-15 Samtec, Inc. Ultra-dense, low-profile edge card connector
US11081468B2 (en) * 2019-08-28 2021-08-03 Micron Technology, Inc. Stacked die package including a first die coupled to a substrate through direct chip attachment and a second die coupled to the substrate through wire bonding and related methods, devices and apparatuses
TW202224285A (zh) 2020-11-02 2022-06-16 美商山姆科技公司 撓曲電路和與其相關之電氣通訊組件
CN112616245B (zh) * 2020-12-14 2022-04-19 海光信息技术股份有限公司 加速处理器加速卡及其制作方法
CN113301717A (zh) * 2021-05-21 2021-08-24 维沃移动通信有限公司 电路板结构以及电子设备

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174760A (ja) 1990-03-29 1991-07-29 Sanyo Electric Co Ltd 混成集積回路装置
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5525204A (en) * 1994-09-29 1996-06-11 Motorola, Inc. Method for fabricating a printed circuit for DCA semiconductor chips
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
US5796591A (en) * 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
US5769989A (en) * 1995-09-19 1998-06-23 International Business Machines Corporation Method and system for reworkable direct chip attach (DCA) structure with thermal enhancement
JPH09260433A (ja) 1996-03-22 1997-10-03 Nitto Denko Corp 半導体装置の製法およびそれによって得られた半導体装置
US5940686A (en) * 1996-04-12 1999-08-17 Conexant Systems, Inc. Method for manufacturing multi-chip modules utilizing direct lead attach
US5897336A (en) * 1996-08-05 1999-04-27 International Business Machines Corporation Direct chip attach for low alpha emission interconnect system
US5910644A (en) * 1997-06-11 1999-06-08 International Business Machines Corporation Universal surface finish for DCA, SMT and pad on pad interconnections
JPH113969A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd チップ部品が積層された基板部品
US6313522B1 (en) 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US7233321B1 (en) * 1998-12-15 2007-06-19 Intel Corporation Pointing device with integrated audio input
US6750551B1 (en) * 1999-12-28 2004-06-15 Intel Corporation Direct BGA attachment without solder reflow
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6306688B1 (en) 1999-04-28 2001-10-23 Teravicta Technologies, Inc. Method of reworkably removing a fluorinated polymer encapsulant
US6341418B1 (en) * 1999-04-29 2002-01-29 International Business Machines Corporation Method for direct chip attach by solder bumps and an underfill layer
JP2001207031A (ja) 2000-01-28 2001-07-31 Nitto Denko Corp 半導体封止用樹脂組成物及び半導体装置
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6900534B2 (en) * 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package
JP2002204053A (ja) 2001-01-04 2002-07-19 Mitsubishi Electric Corp 回路実装方法、回路実装基板及び半導体装置
TW472372B (en) * 2001-01-17 2002-01-11 Siliconware Precision Industries Co Ltd Memory module with direct chip attach and the manufacturing process thereof
US6730860B2 (en) * 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP2006505919A (ja) 2002-02-26 2006-02-16 レガシー エレクトロニクス， インコーポレイテッド モジュール式集積回路チップキャリア
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US6787392B2 (en) * 2002-09-09 2004-09-07 Semiconductor Components Industries, L.L.C. Structure and method of direct chip attach
US6845664B1 (en) * 2002-10-03 2005-01-25 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration MEMS direct chip attach packaging methodologies and apparatuses for harsh environments
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
JP2004179232A (ja) 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
US6861288B2 (en) 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
US6835580B1 (en) * 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
US7144538B2 (en) * 2003-06-26 2006-12-05 Semiconductor Components Industries, Llc Method for making a direct chip attach device and structure
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP2006040870A (ja) 2004-02-20 2006-02-09 Matsushita Electric Ind Co Ltd 接続部材および実装体、ならびにその製造方法
JP4441328B2 (ja) 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7218007B2 (en) 2004-09-28 2007-05-15 Intel Corporation Underfill material to reduce ball limiting metallurgy delamination and cracking potential in semiconductor devices
US7817434B2 (en) * 2004-10-14 2010-10-19 Agere Systems Inc. Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
US7217994B2 (en) * 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits
US7445962B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuits package system with dense routability and high thermal conductivity
JP4827556B2 (ja) * 2005-03-18 2011-11-30 キヤノン株式会社 積層型半導体パッケージ
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
JP4817892B2 (ja) * 2005-06-28 2011-11-16 富士通セミコンダクター株式会社 半導体装置
JP2006013555A (ja) 2005-09-22 2006-01-12 Oki Electric Ind Co Ltd 半導体装置
TW200740735A (en) 2006-01-31 2007-11-01 Asahi Kasei Chemicals Corp Industrial process for production of high-purity diol
JP4946872B2 (ja) * 2006-02-02 2012-06-06 パナソニック株式会社 メモリカードの製造方法
US7435619B2 (en) * 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system
US7692295B2 (en) 2006-03-31 2010-04-06 Intel Corporation Single package wireless communication device
JP5005321B2 (ja) 2006-11-08 2012-08-22 パナソニック株式会社 半導体装置
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
JP2007266640A (ja) 2007-07-11 2007-10-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
RU72339U8 (ru) * 2007-12-27 2008-06-10 Общество с ограниченной ответственностью "НТЦ "Фактор" Модуль многопроцессорной вычислительной системы (варианты)
US7901987B2 (en) * 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
US7971347B2 (en) * 2008-06-27 2011-07-05 Intel Corporation Method of interconnecting workpieces
US10251273B2 (en) 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard

Also Published As

Publication number Publication date
TWI444120B (zh) 2014-07-01
US10555417B2 (en) 2020-02-04
US10251273B2 (en) 2019-04-02
WO2010027890A2 (en) 2010-03-11
BRPI0913484A2 (pt) 2016-08-30
CN102150262B (zh) 2013-02-27
TW201026184A (en) 2010-07-01
GB2475658A (en) 2011-05-25
JP2012502476A (ja) 2012-01-26
JP5448003B2 (ja) 2014-03-19
WO2010027890A3 (en) 2010-05-20
DE112009002155B4 (de) 2023-10-19
RU2011113546A (ru) 2012-10-20
KR20110039396A (ko) 2011-04-15
US20100061056A1 (en) 2010-03-11
GB2475658B (en) 2012-11-28
JP2014030042A (ja) 2014-02-13
GB201104809D0 (en) 2011-05-04
DE112009002155T5 (de) 2012-01-12
JP6232681B2 (ja) 2017-11-22
RU2480862C2 (ru) 2013-04-27
KR20130051517A (ko) 2013-05-20
CN102150262A (zh) 2011-08-10
US20190182958A1 (en) 2019-06-13
DE112009005588B4 (de) 2026-05-28

Similar Documents

Publication Publication Date Title
CN102150262B (zh) 包括覆盖直接附着于主板的管芯的封装的主板组件
US11791315B2 (en) Semiconductor assemblies including thermal circuits and methods of manufacturing the same
US8110415B2 (en) Silicon based microchannel cooling and electrical package
KR101721781B1 (ko) 패키지 기판에 다이를 포함하는 적층된 다이 패키지
US7042077B2 (en) Integrated circuit package with low modulus layer and capacitor/interposer
US20070253142A1 (en) Array capacitors with voids to enable a full-grid socket
KR20130102052A (ko) 열 관리를 갖춘 적층형 반도체 칩 장치
CN103999215A (zh) 用于微电子管芯、含有微电子管芯的微电子组件、微电子系统的封装，以及降低微电子封装中的管芯应力的方法
TW202349642A (zh) 電子封裝件及其製法
CN212660367U (zh) 一种优化电源芯片散热性能的pcb板结构
CN115472588A (zh) 电子封装件及其制法
US10756031B1 (en) Decoupling capacitor stiffener
CN110634813B (zh) 封装结构
TWI830062B (zh) 電子封裝件及其製法
CN210296357U (zh) Pcb板和组合结构
CN220439616U (zh) 功率器件模组及驱动器
US10985129B2 (en) Mitigating cracking within integrated circuit (IC) device carrier
WO2023055430A1 (en) Electronic device including interposers bonded to each other
CN121772135A (zh) 电源模块和供电系统

Legal Events

Date Code Title Description
B06T Formal requirements before examination [chapter 6.20 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 27/08/2009, OBSERVADAS AS CONDICOES LEGAIS. (CO) 20 (VINTE) ANOS CONTADOS A PARTIR DE 27/08/2009, OBSERVADAS AS CONDICOES LEGAIS

B21F Lapse acc. art. 78, item iv - on non-payment of the annual fees in time

Free format text: REFERENTE A 11A ANUIDADE.

B24J Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12)

Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2595 DE 29-09-2020 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.