BRPI0914112B1 - Interconexão por ponte de vias através de silício - Google Patents

Interconexão por ponte de vias através de silício Download PDF

Info

Publication number
BRPI0914112B1
BRPI0914112B1 BRPI0914112-0A BRPI0914112A BRPI0914112B1 BR PI0914112 B1 BRPI0914112 B1 BR PI0914112B1 BR PI0914112 A BRPI0914112 A BR PI0914112A BR PI0914112 B1 BRPI0914112 B1 BR PI0914112B1
Authority
BR
Brazil
Prior art keywords
insert
bridge
semiconductor
semiconductor wafer
chip
Prior art date
Application number
BRPI0914112-0A
Other languages
English (en)
Inventor
Arvind Chandrasekaran
Original Assignee
Qualcomm Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Incorporated filed Critical Qualcomm Incorporated
Publication of BRPI0914112A2 publication Critical patent/BRPI0914112A2/pt
Publication of BRPI0914112B1 publication Critical patent/BRPI0914112B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

interconexão por ponte de vias através de silício. um sistema de interconexão para ponte de circuito integrado inclui uma primeira pastilha e uma segunda pastilha proporcionadas em uma configuração lado a lado e eletricamente interconectadas umas às outras por uma pastilha de ponte. a pastilha de ponte inclui vias através de silício (tsvs) para conectar linhas de interconexão condutiva na pastilha de ponte à primeira mariz e à segunda pastilha. um conjunto de circuitos ativo, que não sejam linhas de interconexão, pode ser proporcionado na pastilha de ponte. pelo menos uma pastilha ou mais pode estar empilhada na pastilha de ponte e interconectada à pastilha de ponte.

Description

CAMPO TÉCNICO
[0001] Essa descrição está relacionada a pacotes de circuito integrado (IC), e mais especificamente a interconexões por ponte entre circuitos integrados lado a lado dentro de pacote de substrato.
FUNDAMENTOS
[0002] Em pacotes de IC existe a necessidade de se proporcionar pastilhas semicondutoras em uma configuração lado a lado dentro de um pacote e interconectá-las. O pacote pode ser, por exemplo, um pacote de estrutura principal.
[0003] Em uma configuração, as pastilhas semicondutoras estão em um pacote com o lado ativo de cada pastilha voltado para a direção oposta da base do pacote. A interconexão entre as pastilhas é atingida através de uma ligação por meio de fios elétricos. Entretanto, normas de projeto para interconexão em um arranjo podem ser limitadas pelas dimensões de diâmetro do fio elétrico e pela ferramenta capilar para ligação dos fios, exigindo protetores para as ligações que sejam grandes o bastante e com espaço suficiente entre si para acomodar as dimensões. Assim, o número de interconexões é limitado pelo tamanho das interconexões. Além disso, conduzir indutância em ligações de fios pastilha com pastilha pode limitar o desempenho do dispositivo embalado. Além disso, fio de ouro é uma escolha convencional por fios, aumentando significativamente o custo liquido do pacote.
[0004] Em outra configuração, o pacote flipchip de esfera soldada, a região do dispositivo ativo da pastilha está na superfície voltada para o substrato de montagem de pacote, por exemplo, para baixo. Nesta configuração, a densidade de interconexão das pastilhas adjacentes também está limitada pelos requisitos de tamanho de pads de contato.
[0005] A Patente US 5.225.633 descreve a interconexão de duas pastilhas semicondutoras em uma configuração lado a lado utilizando elementos de ponte. Cada elemento de ponte compreende uma pastilha rígida de silício pendente sobre caminhos de feixes condutores. A ponte está colocada em um espaço entre duas pastilhas semicondutoras, e a extensão de pendência de cada caminho de cada caminho de feixe e posicionamento adjacente são escolhidos para proporcionar correspondência adequada com protetores de ligações posicionadas em cada uma das pastilhas semicondutoras para serem interconectadas. Entretanto, não é descrito nenhum método de formação de caminhos para os feixes ou de dispor os mesmos na ponte de silício. Além disso, a operação e a montagem dos caminhos para os feixes podem ser difíceis, e a ponte ocupa espaço entre as duas pastilhas. Além disso, como o ouro é um metal preferido para interconexões, há um impacto no custo material do pacote montado.
[0006] Existe a necessidade, portanto, de um sistema de interconexões em pacotes entre as pastilhas semicondutoras adjacentes que simplifique o processo de montagem, reduza o custo dos materiais interconectores, e permita interconexão dos chips com um pitch mais fino do que aquele que se convencionou permitir em ligações por fio e interconexões para caminhos de feixes equivalentes.
SUMÁRIO
[0007] É descrito um sistema e um método para interconectar duas pastilhas em uma configuração lado a lado. Uma terceira pastilha semicondutora funciona como uma ponte de interconexão para conectar as duas pastilhas. A pastilha de ponte inclui vias através de silicio (TSVs) para facilitar a interconexão.
[0008] Um sistema de ponte de interconexão de circuito integrado inclui uma primeira pastilha tendo um primeiro lado e um segundo lado e uma segunda pastilha tendo um primeiro lado e um segundo lado. Essas pastilhas são proporcionadas em uma configuração lado a lado. Uma pastilha de ponte está disposta nos primeiros lados da primeira pastilha e segunda pastilha. A pastilha de ponte interconecta a primeira pastilha e a segunda pastilha. A pastilha de ponte interconecta a primeira pastilha e a segunda pastilha.
[0009] Um sistema para pacotes de circuito integrado inclui um pacote para conter as pastilhas semicondutoras e um substrato disposto dentro do pacote para receber pastilhas semicondutoras. Uma primeira pastilha e uma segunda pastilha, ambas tendo um primeiro lado e um segundo lado, estão dispostas no substrato em uma configuração lado a lado. Os segundos lados das primeira e segunda pastilhas estão voltados para o substrato. Uma pastilha de ponte está disposta nos primeiros lados da primeira pastilha e da segunda pastilha. A pastilha de ponte interconecta a primeira pastilha e a segunda pastilha.
[0010] Até agora foram desenhadas de forma relativamente ampla as características e as vantagens técnicas da presente invenção a fim de que a descrição detalhada da invenção que se segue seja melhor compreendida. Outras características e vantagens da invenção serão descritas a seguir, as quais formam a matéria das reivindicações da invenção. Deve ser apreciado pelos especialistas na técnica que o conceito e a modalidade específica descritos podem ser prontamente utilizados como base para modificar ou projetar outras estruturas para executar os mesmos propósitos da presente invenção. Também deve ser compreendido pelos especialistas na técnica que tais construções equivalentes não se afastam do espírito e escopo da invenção como descrita nas reivindicações anexas. Os novos aspectos que se acreditam ser característicos da invenção tanto em relação à sua organização quanto ao método de operação, juntamente com outros objetivos e vantagens serão compreendidos melhor a partir da descrição a seguir quando considerada juntamente com as figuras anexas. Deve ser expressamente entendido, entretanto, que cada uma das figuras é proporcionada com finalidade de ilustração e descrição e não se pretende uma definição dos limites da presente invenção.
BREVE DESCRIÇÃO DOS DESENHOS
[0011] Para um entendimento mais completo da presente invenção, faremos referência agora às seguintes descrições tomadas em conjunto com os desenhos a nexos, nos quais:
[0012] A figura 1 mostra um sistema de comunicação sem fio exemplificativo no qual as modalidades da invenção podem ser empregadas proveitosamente.
[0013] A Figura 2 ilustra uma vista plana de uma interconexão por ponte de TSV de acordo com uma modalidade da invenção.
[0014] A Figura 3 é uma vista em corte transversal explodida exemplificativa de a modalidade de interconexão de ponte entre duas pastilhas flip-chip.
[0015] A Figura 4 é uma vista em corte transversal explodida exemplificativa de uma modalidade de interconexão de ponte entre duas pastilhas de ligação por fio elétrico.
[0016] A Figura 5 é uma vista em corte transversal explodida exemplificativa de uma modalidade de interconexão de ponte entre uma pastilha flip-chip e uma pastilha de ligação por fio elétrico.
[0017] A Figura 6 é uma vista em corte transversal explodida exemplificativa de uma modalidade na qual pastilhas adicionais estão empilhadas em uma interconexão de ponte.
DESCRIÇÃO DETALHADA
[0018] São descritos métodos e estruturas para conectar duas pastilhas semicondutoras (chips), que estão colocadas em uma configuração lado a lado em um pacote baseado em substrato. As conexões podem ser conseguidas utilizando-se uma pastilha (tipicamente silicio) de ponte de interconexão semicondutora para fazer contato com ambas as pastilhas que se encontram lado a lado. A pastilha de ponte de interconexão tem vias construídas exclusivamente em silício para conectar pads de contatos em cada uma das pastilhas à superfície oposta da pastilha de ponte de interconexão. As linhas de interconexão na pastilha de ponte de interconexão são formadas para completar as conexões entre as vias através de silício.
[0019] A Figura 1 mostra um sistema de comunicação sem fio 100 exemplificativo no qual uma modalidade da invenção pode ser empregada proveitosamente. Para fins ilustrativos, a Figura 1 mostra três unidades remotas 120, 130, e 150 e duas estações base 140. Será reconhecido que os típicos sistemas de comunicação sem fio podem ter muitas mais unidades remotas e estações de base. As unidades remotas 120, 130, e 150 incluem pacotes 125A, 125B e 125C multichips de interconexões por ponte para vias através de silício (TSV) , que é uma modalidade da invenção como discutido em maior detalhe abaixo. A Figura 1 mostra sinais 180 para conexões para frente a partir das estações de base 140 e as unidades remotas 120, 130, e 150 e sinais 190 de conexão reversa a partir das unidades remotas 120, 130 e 150 para as estações de base 140.
[0020] Na Figura 1, a unidade remota é mostrada como um telefone móvel, a unidade 130 é mostrada como um computador portátil, e a unidade remota 150 é mostrada como uma unidade remota em local fixo em um sistema de circuito local sem fio. Por exemplo, as unidades remotas podem ser telefones e celulares, unidades de sistemas de comunicação pessoal portáteis (PCS), unidades de dados portáteis tais como assistentes pessoais de dados, ou unidades de dados de local fixo, tais como equipamento para leitura de medição. Embora a Figura 1 ilustre unidades remotas de acordo com os ensinamentos da invenção, a invenção não se limita a essas unidades exemplificativas ilustradas. A invenção pode ser empregada adequadamente em qualquer dispositivo que inclua um pacote multichip contendo chips em uma configuração lado a lado.
[0021] A Figura 2 ilustra uma vista plana de uma configuração de ponte de interconexão TSV 200 de acordo com uma modalidade da invenção. A configuração 200 inclui um substrato 210 que pode ser, por exemplo, um quadro de circuito impresso de substrato orgânico ou cerâmico. Duas ou mais pastilhas, onde cada pastilha tem um primeiro e um segundo lado, podem ser colocadas no substrato 210. Para ilustração exemplificativa, com referência à Figura 2, as duas pastilhas 220 e 230 são mostradas colocadas em uma configuração lado a lado. Uma superfície das pastilhas 220 e 230 pode se conectar ao substrato 210, e terminar se conectando a caminhos de pacotes.
[0022] Uma pastilha 240 de interconexão de ponte tendo um primeiro e um segundo lado sobrepõe-se pelo menos parcialmente às pastilhas 220 e 230 e se comunica com as mesmas. Vias através de silicio (TSVs) 270, preenchidas com material condutivo, conectam o primeiro lado (mostrado voltado para fora da página) da pastilha 240 de interconexão de ponte ao conjunto de circuitos ativo nas pastilhas 220 e 230. As linhas 272 de interconexão no primeiro lado da pastilha de interconexão de ponte completam então as conexões entre as pastilhas 220 e 230. Para diferentes aplicações funcionais, onde as funções especificas das pastilhas 220 e 230 mudam, as linhas 272 de interconexão podem ser adequadamente roteadas novamente e as TSVs 270 realocadas por uma mudança em fotomáscaras e fabricação no nível de processamento em escala de wafer.
[0023] Além disso, embora as linhas 272 de interconexões possam principalmente ser interconexões metálicas passivas, elas também podem ser interconexões em conjuntos de circuitos mais complicados, tais como componentes de impedância (isto é, resistores, capacitores e indutores), e dispositivos aditivos (isto é, transistores, lógica, memória, etc.). Embora não ilustrado na Figura 2, o primeiro lado da pastilha 20 de interconexão de ponte pode incluir conjunto de circuito ativo adicional, não relacionado à função de interconexões.
[0024] As linhas de interconexões 272 e/ou conjunto de circuitos na pastilha 240 de interconexão de ponte podem ser formados no nivel de wafer, incluindo a formação dos TSVs 270 utilizando processos convencionais de semicondutores e de metalização, após o que o wafer pode ser separado em diferentes pastilhas 240 de interconexão de ponte.
[0025] A Figura 3 é uma vista exemplificativa explodida em corte transversal de uma modalidade de uma configuração 300 de uma interconexão de ponte entre duas pastilhas flip-chip. O conjunto ativo de circuitos da pastilha flip-chip 320 e pastilha 330 estão nos segundos lados, voltados para o substrato 210. As pastilhas 320 e 330 podem se prender ao substrato 210 por, por exemplo, ligação por solda redonda, ou métodos equivalentes utilizados em circuitos integrados de pacotes.
[0026] Vias através de silicio (TSVs) 373 são formadas por entre a espessura das pastilhas 320 e 330 para garantir interconexão metálica entre os primeiros lados (mostrados voltados para cima na Figura 2) e o conjunto de circuitos ativo nos segundos lados das pastilhas 320 e 330.
[0027] Os pads de contato 371 no segundo lado da pastilha 240 de interconexão de ponte e os primeiros lados das pastilhas 320 e 330 estão alinhados, e podem ser ligados utilizando-se métodos tais como, por exemplo, ligação por solda redonda, e cola condutora. Os pads de contato 371 formadas nas pastilhas 320, 330 e 240 permitem contato condutivo entre os TSVs correspondentes 270 e 273. Consequentemente, o conjunto de circuitos ativos nas pastilhas 320 e 330 está conectado eletricamente ao primeiro lado da pastilha 240 de interconexão de ponte, onde a interconexão entre o conjunto de circuitos ativos é completada utilizando-se linhas 272 de interconexão. Os pads de contato 371 são ilustrados interconectando o conjunto de circuitos ativo e as esferas de solda.
[0028] A Figura 4 é uma vista explodida em corte transversal de uma modalidade de uma configuração 400 de uma interconexão de ponte entre duas pastilhas de ligações de fio 420 e 430. A pastilha 240 de interconexão de ponte pode ser substancialmente a mesma da pastilha 240 de interconexão de ponte mostrada na Figura 3. Isto é, a pastilha 240 de interconexão de ponte da Figura 4 pode ter as mesmas características e arranjo das TSVs 270, pads de contato 371, linhas 272 de interconexões e opcionalmente, elementos de impedância e/ou dispositivos ativos, também colocados no primeiro lado da pastilha 240 de interconexão de ponte da Figura 3.
[0029] Ambas as pastilhas 420 e 430 de ligação de fio semicondutor têm um primeiro lado e um segundo lado, onde os segundos lados das pastilhas 420 e 430 estão voltados para o substrato 210 e estão presos ao mesmo. Conectores de ligação de fio contatam protetores nos primeiros lados das pastilhas 420 e 430 para contatar protetores no substrato 210. Como na configuração flip-chip 300 da Figura 3, todas as três pastilhas 420, 430 e 240 têm pads de contato 371 em locais correspondentes para permitir interconexão do conjunto de circuitos das pastilhas 420 e 430 através da pastilha 240 de interconexões 240 de ponte.
[0030] O conjunto de circuitos ativo nas pastilhas 420 e 430 estão localizados na primeira superfície (isto é, voltado na direção oposta do substrato 210) . Na configuração 400, em virtude de o conjunto de circuitos ativo estar no primeiro lado, a inclusão de TSVs 373 nas pastilhas 420 e 430, como ilustrado na Figura 4, pode opcionalmente estar incluido, ou pode não ser necessário.
[0031] A Figura 5 é uma vista explodida em corte transversal de uma modalidade de uma configuração 500 de uma entre a pastilha 320 e a pastilha 430 de ligação de fio. Uma compensação adequada pode ser feita em relação a diferenças relativas em espessura de pastilha, altura de ligação de esfera, etc., para posicionar os primeiros lados de ambas as pastilhas 320 e 430 à mesma altura. As considerações relativas a interfaces apropriadas entre pastilhas flip-chip, de ponte e ligadas por fio são as mesmas descritas com referência às Figuras 3 e 4. Por exemplo, a pastilha 320 flip-chip tem um conjunto de circuitos disposto no segundo lado (isto é, voltado para o substrato 210) e pode requerer uma pluralidade de TSVs 373 conectada a pads de contato no primeiro lado para facilitar conexões à pastilha 240 de interconexão de ponte. A pastilha 430 de ligação de fio, por outro lado, tem um conjunto de circuitos ativo disposto no primeiro lado (isto é, voltado para a direção contrária do substrato 210), e pode não precisar das TSVs 373. Ao invés disso, os pads de contato 371 conectados ao conjunto de circuitos ativo podem ser suficientes.
[0032] A Figura 6 é uma vista em corte transversal exemplificativa de uma modalidade de uma configuração 600 em que pelo menos uma ou mais pastilhas adicionais 640 (na qual, com finalidades ilustrativas, apenas uma pastilha 640 é ilustrada) estão empilhadas na pastilha 240 de interconexão de ponte. A pastilha 640 adicional pode incluir uma função, uma tecnologia de material ou outra base para formar a pastilha 640 separadamente de outras pastilhas 320, 430 contendo dispositivos ativos. A pastilha 240 de interconexão de ponte pode incluir pads de contato 371 voltados na direção oposta e localizados na pastilha 640. A pastilha 640 pode incluir TSVs 674 conectados a pads de contato 371 em ambos os lados da pastilha 640 para proporcionar interconexão entre a pastilha 240 de interconexão de ponte e as linhas 672 de interconexão e/ou o conjunto de circuitos funcional na superfície superior da pastilha 640. Exemplos de função da pastilha 640 incluem memória, atraso, amplificadores, lógica, etc. O empilhamento de pastilhas 640 adicionais por cima da pastilha 240 de interconexão de ponte pode ser considerado, de acordo com a função, como empacotamento e como outros objetivos desejados. Onde se emprega ligação por esfera para interligar protetores em uma pastilha adjacente (empilhada na vertical), a disposição do conjunto de circuitos pode estar no primeiro ou no segundo lado da pastilha 640.
[0033] Diversas vantagens podem ser desenvolvidas a partir das modalidades descritas. Utilizando-se uma pastilha de ponte, os traços de interconexão podem ser fabricados em escala de wafer utilizando-se processos de semicondutor. A espessura da metalização pode ser da ordem de alguns microns ou menos, com larguras de linha adequadas para nodos de tecnologia de avanço tais como 45 nm e menos. O metal pode não ser ouro. Comparado à ligação de fio de ouro entre substratos, economias substanciais de material podem ser realizadas.
[0034] Além disso, a ligação por fio requer um espaçamento minimo entre proteções de contato adjacentes em um substrato, por razões devidas, pelo menos em parte, ao tamanho da ponta capilar utilizada na ligação por fio. De forma contrastante, é possivel um pitch muito pequeno dos traços de interconexão na pastilha de ponte, tornando possíveis interconexões densas. Além disso, com ligação por fio, cada ligação é conseguida separadamente, enquanto que com uma interconexão de ponte, são possíveis múltiplas ligações com uma colocação a nivel de chip e métodos de ligação tais como, por exemplo, refluxo de solda.
[0035] Além disso, onde uma configuração multichip lado a lado foi previamente projetada para ligação por fio, uma interconexão de ponte pode ser implementada proveitosamente para substituir a ligação por fios, fazendo uso ao mesmo tempo de pads de contato já existentes. Uma troca da interconexão de ponte para ligação por fios reduz o número de etapas de montagem a partir de múltiplas etapas separadas de ligação com fio para uma única colocação de pastilha.
[0036] Mais ainda, a ligação com fio envolve tipicamente um circuito no arco do fio entre dois protetores de ligação além de uma distância minima requerida entre protetores de ligação. O resultado é que a indutância do fio pode prejudicar o desempenho, especialmente em dispositivos de alta velocidade onde a impedância indutiva aumenta com a frequência. A radiação eletromagnética dos cabos condutores pode ser indesejavelmente detectada nos chips dentro do pacote. Com uma pastilha de ponte, as pastilhas a serem conectadas podem ser colocadas próximas umas das outras, reduzindo a radiação e aumentando a eficiência da utilização do pacote. A pastilha de ponte pode ser feita bem pequena, com vias de interconexão correspondentemente mais curtas do que seria requerido com ligações por fio.
[0037] Outra vantagem ainda é a capacidade eficiente em incluir em um só pacote dois ou mais circuitos integrados que exigem materiais diferente, fluxos de processo ou nós de tecnologia para otimizar o desempenho de "nivel de sistema" proporcionado pelos benefícios customizados de cada chip. Isso permite uma funcionalidade em nivel mais alto em um só pacote.
[0038] Mais outra vantagem é a capacidade de incluir função na pastilha de ponte, o que não pode ser capacitado somente pela ligação.
[0039] Muitas das mesmas vantagens se aplicam quando uma ligação flipchip é utilizada para colocar em pacote pastilhas de circuito integradas. Implementando-se TSVs em pastilhas flipchip, interconexões de pitch fino e economia de espaço de roteamento para fio podem ser capacitados.
[0040] Embora a presente invenção e suas vantagens tenham sido descritas em detalhe, deve ser compreendido que diversas mudanças, substituições e alterações podem ser feitas aqui sem que haja um afastamento do espirito e escopo da invenção conforme definido pelas reivindicações anexas. Por exemplo, embora uma operação de leitura tenha sido usada na discussão, é previsto que a invenção se aplica igualmente a operações de escritura. Além disso, o escopo da presente invenção não se destina a estar limitado às modalidades do processo, máquina, fabricação, composição de matéria, meios, métodos e etapas descritas no relatório. Por exemplo, enquanto que TSV é um termo comum da técnica que se refere a vias em pastilhas de silicio, vias podem ser formadas em outros materiais, e em particular em outras pastilhas semicondutoras tais como GaAs, SiC, GaN, ou outros materiais adequados. O termo TSV pode ser aplicado em relação a qualquer desses materiais. Como alguém de conhecimento médio da técnica irá observar de imediato a partir da descrição da presente invenção, processos, máquinas, fabricação, composições de matéria, meios, métodos ou etapas, previamente existentes ou a serem desenvolvidos mais tarde que realizam substancialmente a mesma função ou atingem substancialmente o mesmo resultado que as modalidades correspondentes descritas aqui podem ser utilizados de acordo com a presente invenção. Consequentemente, as reivindicações anexas se destinam a incluir em seu escopo tais processos, máquinas, fabricação, composições de matéria, meios, métodos ou etapas.

Claims (7)

1. Sistema de interconexão de ponte com circuito integrado (200, 300, 400), compreendendo: uma primeira pastilha semicondutora (220, 320, 420) tendo um primeiro lado e um segundo lado; uma segunda pastilha semicondutora (230, 330, 430), tendo um primeiro lado e um segundo lado, proporcionada em uma configuração lado a lado com a primeira pastilha semicondutora (220, 320, 420); uma pastilha semicondutora de ponte (240), tendo um primeiro lado e um segundo lado e sendo disposta pelo menos parcialmente nos primeiros lados da primeira pastilha semicondutora (220, 320, 420) e da segunda pastilha semicondutora (230, 330, 430) ; a pastilha semicondutora de ponte (240) sendo configurada para interconectar eletricamente a primeira pastilha semicondutora (220, 320, 420) e a segunda pastilha semicondutora (230, 330, 430); a pastilha semicondutora de ponte (240) possuindo pastilha semicondutora de ponte através de vias de silicio (TSVs) a partir do primeiro lado da pastilha semicondutora de ponte para o segundo lado da pastilha semicondutora de ponte; o sistema caracterizado pelo fato de que: as TSVs de pastilha semicondutora de ponte são preenchidas com metalizações para conectar linhas de interconexões (272) de metal passivo no primeiro lado da pastilha semicondutora de ponte (240) para permitir a interconexão.
2. Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de que pelo menos uma entre a primeira pastilha semicondutora (220, 320, 420) e a segunda pastilha semicondutora (230, 330, 430) compreende: uma pastilha semicondutora flip-chip (320, 330) tendo conjunto de circuitos disposto no segundo lado; e TSVs flip-chips a partir do primeiro lado da pastilha semicondutora de flip-chip para o segundo lado da pastilha semicondutora de flip-chip, as TSVs flip-chip sendo preenchidas com metalizações para conectar conjunto de circuitos ativo no segundo lado da pastilha semicondutora flip-chip (320, 330) a um ou mais pads de contato (371) no primeiro lado da pastilha semicondutora de flip-chip.
3. Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de que pelo menos uma entre a primeira pastilha semicondutora (220, 420) e a segunda pastilha semicondutora (230, 430) compreende conjunto de circuitos disposto no primeiro lado da pastilha semicondutora.
4. Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente: um ou mais pads de contato (371) no primeiro lado da primeira pastilha semicondutora (220, 320, 420) e no primeiro lado da segunda pastilha semicondutora (230, 330, 430) .
5. Sistema, de acordo com a reivindicação 4, caracterizado pelo fato de que a pastilha semicondutora de ponte (240) compreende adicionalmente: um ou mais pads de contato (371) no segundo lado da pastilha semicondutora de ponte correspondendo às TSVs da pastilha semicondutora de ponte e opostos e correspondentes aos um ou mais pads de contato (371) no primeiro e/ou segundo primeiros lados da pastilha semicondutora.
6. Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de que a pastilha semicondutora de ponte (240) é fabricada utilizando um fluxo de processo que é diferente de um fluxo de processo correspondente à primeira pastilha semicondutora (220, 320, 420) e/ou à segunda pastilha semicondutora (230, 330, 430).
7. Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente: um pacote para conter as pastilhas semicondutoras (220, 320, 420, 230, 330, 430); e um substrato (210) disposto dentro do pacote para receber pastilhas semicondutoras (220, 320, 420, 230, 330, 4 3 0); em que a primeira pastilha semicondutora (220, 320, 420) está disposta no substrato (210) com o segundo lado voltado para o substrato (210); e a segunda pastilha semicondutora (230, 330, 430) está disposta no substrato (210) com o segundo lado voltado para o substrato (210) .
BRPI0914112-0A 2008-06-30 2009-06-24 Interconexão por ponte de vias através de silício BRPI0914112B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/164,331 2008-06-30
US12/164,331 US7969009B2 (en) 2008-06-30 2008-06-30 Through silicon via bridge interconnect
PCT/US2009/048372 WO2010002645A1 (en) 2008-06-30 2009-06-24 Through silicon via bridge interconnect

Publications (2)

Publication Number Publication Date
BRPI0914112A2 BRPI0914112A2 (pt) 2015-10-20
BRPI0914112B1 true BRPI0914112B1 (pt) 2020-08-11

Family

ID=41228442

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0914112-0A BRPI0914112B1 (pt) 2008-06-30 2009-06-24 Interconexão por ponte de vias através de silício

Country Status (13)

Country Link
US (2) US7969009B2 (pt)
EP (1) EP2311088B1 (pt)
JP (2) JP5265768B2 (pt)
KR (1) KR101209146B1 (pt)
CN (1) CN102077344B (pt)
BR (1) BRPI0914112B1 (pt)
CA (1) CA2727260C (pt)
ES (1) ES2812556T3 (pt)
HU (1) HUE051601T2 (pt)
MX (1) MX2010014181A (pt)
RU (1) RU2461092C1 (pt)
TW (1) TWI483369B (pt)
WO (1) WO2010002645A1 (pt)

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8873585B2 (en) 2006-12-19 2014-10-28 Corning Optical Communications Wireless Ltd Distributed antenna system for MIMO technologies
US9276656B2 (en) 2007-02-19 2016-03-01 Corning Optical Communications Wireless Ltd Method and system for improving uplink performance
US20100054746A1 (en) 2007-07-24 2010-03-04 Eric Raymond Logan Multi-port accumulator for radio-over-fiber (RoF) wireless picocellular systems
US8175459B2 (en) 2007-10-12 2012-05-08 Corning Cable Systems Llc Hybrid wireless/wired RoF transponder and hybrid RoF communication system using same
WO2009053910A2 (en) 2007-10-22 2009-04-30 Mobileaccess Networks Ltd. Communication system using low bandwidth wires
US8175649B2 (en) 2008-06-20 2012-05-08 Corning Mobileaccess Ltd Method and system for real time control of an active antenna over a distributed antenna system
WO2009081376A2 (en) 2007-12-20 2009-07-02 Mobileaccess Networks Ltd. Extending outdoor location based services and applications into enclosed areas
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
EP2394379B1 (en) 2009-02-03 2016-12-28 Corning Optical Communications LLC Optical fiber-based distributed antenna systems, components, and related methods for calibration thereof
AU2010210766A1 (en) 2009-02-03 2011-09-15 Corning Cable Systems Llc Optical fiber-based distributed antenna systems, components, and related methods for monitoring and configuring thereof
US9673904B2 (en) 2009-02-03 2017-06-06 Corning Optical Communications LLC Optical fiber-based distributed antenna systems, components, and related methods for calibration thereof
WO2010089719A1 (en) 2009-02-08 2010-08-12 Mobileaccess Networks Ltd. Communication system using cables carrying ethernet signals
US9590733B2 (en) 2009-07-24 2017-03-07 Corning Optical Communications LLC Location tracking using fiber optic array cables and related systems and methods
US8548330B2 (en) 2009-07-31 2013-10-01 Corning Cable Systems Llc Sectorization in distributed antenna systems, and related components and methods
JP5635247B2 (ja) * 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
US8280259B2 (en) 2009-11-13 2012-10-02 Corning Cable Systems Llc Radio-over-fiber (RoF) system for protocol-independent wired and/or wireless communication
CN102130098B (zh) * 2010-01-20 2015-11-25 飞思卡尔半导体公司 双管芯半导体封装
US8275265B2 (en) 2010-02-15 2012-09-25 Corning Cable Systems Llc Dynamic cell bonding (DCB) for radio-over-fiber (RoF)-based networks and communication systems and related methods
WO2011123336A1 (en) 2010-03-31 2011-10-06 Corning Cable Systems Llc Localization services in optical fiber-based distributed communications components and systems, and related methods
US8525342B2 (en) * 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
US20110268446A1 (en) 2010-05-02 2011-11-03 Cune William P Providing digital data services in optical fiber-based distributed radio frequency (rf) communications systems, and related components and methods
US9525488B2 (en) 2010-05-02 2016-12-20 Corning Optical Communications LLC Digital data services and/or power distribution in optical fiber-based distributed communications systems providing digital data and radio frequency (RF) communications services, and related components and methods
US8766459B2 (en) * 2010-05-03 2014-07-01 Georgia Tech Research Corporation CMUT devices and fabrication methods
TWI513301B (zh) * 2010-06-02 2015-12-11 新力股份有限公司 半導體裝置，固態成像裝置及相機系統
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8570914B2 (en) 2010-08-09 2013-10-29 Corning Cable Systems Llc Apparatuses, systems, and methods for determining location of a mobile device(s) in a distributed antenna system(s)
EP2606707A1 (en) 2010-08-16 2013-06-26 Corning Cable Systems LLC Remote antenna clusters and related systems, components, and methods supporting digital data signal propagation between remote antenna units
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US9252874B2 (en) 2010-10-13 2016-02-02 Ccs Technology, Inc Power management for remote antenna units in distributed antenna systems
US9160449B2 (en) 2010-10-13 2015-10-13 Ccs Technology, Inc. Local power management for remote antenna units in distributed antenna systems
EP2643947B1 (en) 2010-11-24 2018-09-19 Corning Optical Communications LLC Power distribution module(s) capable of hot connection and/or disconnection for distributed antenna systems, and related power units, components, and methods
US11296504B2 (en) 2010-11-24 2022-04-05 Corning Optical Communications LLC Power distribution module(s) capable of hot connection and/or disconnection for wireless communication systems, and related power units, components, and methods
US9190371B2 (en) 2010-12-21 2015-11-17 Moon J. Kim Self-organizing network with chip package having multiple interconnection configurations
CN203504582U (zh) 2011-02-21 2014-03-26 康宁光缆系统有限责任公司 一种分布式天线系统及用于在其中分配电力的电源装置
US8823133B2 (en) 2011-03-29 2014-09-02 Xilinx, Inc. Interposer having an inductor
CN103548290B (zh) 2011-04-29 2016-08-31 康宁光缆系统有限责任公司 判定分布式天线系统中的通信传播延迟及相关组件、系统与方法
WO2012148940A1 (en) 2011-04-29 2012-11-01 Corning Cable Systems Llc Systems, methods, and devices for increasing radio frequency (rf) power in distributed antenna systems
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US11830845B2 (en) 2011-05-03 2023-11-28 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US9406738B2 (en) 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9330823B1 (en) 2011-12-19 2016-05-03 Xilinx, Inc. Integrated circuit structure with inductor in silicon interposer
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US9337138B1 (en) 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
WO2013142662A2 (en) 2012-03-23 2013-09-26 Corning Mobile Access Ltd. Radio-frequency integrated circuit (rfic) chip(s) for providing distributed antenna system functionalities, and related components, systems, and methods
WO2013148986A1 (en) 2012-03-30 2013-10-03 Corning Cable Systems Llc Reducing location-dependent interference in distributed antenna systems operating in multiple-input, multiple-output (mimo) configuration, and related components, systems, and methods
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9781553B2 (en) 2012-04-24 2017-10-03 Corning Optical Communications LLC Location based services in a distributed communication system, and related components and methods
EP2842245A1 (en) 2012-04-25 2015-03-04 Corning Optical Communications LLC Distributed antenna system architectures
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
WO2013181247A1 (en) 2012-05-29 2013-12-05 Corning Cable Systems Llc Ultrasound-based localization of client devices with inertial navigation supplement in distributed communication systems and related devices and methods
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9154222B2 (en) 2012-07-31 2015-10-06 Corning Optical Communications LLC Cooling system control in distributed antenna systems
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
WO2014024192A1 (en) 2012-08-07 2014-02-13 Corning Mobile Access Ltd. Distribution of time-division multiplexed (tdm) management services in a distributed antenna system, and related components, systems, and methods
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US9455784B2 (en) 2012-10-31 2016-09-27 Corning Optical Communications Wireless Ltd Deployable wireless infrastructures and methods of deploying wireless infrastructures
US10257056B2 (en) 2012-11-28 2019-04-09 Corning Optical Communications LLC Power management for distributed communication systems, and related components, systems, and methods
CN105308876B (zh) 2012-11-29 2018-06-22 康宁光电通信有限责任公司 分布式天线系统中的远程单元天线结合
US9647758B2 (en) 2012-11-30 2017-05-09 Corning Optical Communications Wireless Ltd Cabling connectivity monitoring and verification
US8866308B2 (en) 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US9158864B2 (en) 2012-12-21 2015-10-13 Corning Optical Communications Wireless Ltd Systems, methods, and devices for documenting a location of installed equipment
KR102021077B1 (ko) 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
US9497706B2 (en) 2013-02-20 2016-11-15 Corning Optical Communications Wireless Ltd Power management in distributed antenna systems (DASs), and related components, systems, and methods
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
JP2014222728A (ja) * 2013-05-14 2014-11-27 凸版印刷株式会社 半導体パッケージ
WO2014199384A1 (en) 2013-06-12 2014-12-18 Corning Optical Communications Wireless, Ltd. Voltage controlled optical directional coupler
EP3008828B1 (en) 2013-06-12 2017-08-09 Corning Optical Communications Wireless Ltd. Time-division duplexing (tdd) in distributed communications systems, including distributed antenna systems (dass)
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US9247543B2 (en) 2013-07-23 2016-01-26 Corning Optical Communications Wireless Ltd Monitoring non-supported wireless spectrum within coverage areas of distributed antenna systems (DASs)
US9661781B2 (en) 2013-07-31 2017-05-23 Corning Optical Communications Wireless Ltd Remote units for distributed communication systems and related installation methods and apparatuses
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
EP3039814B1 (en) 2013-08-28 2018-02-21 Corning Optical Communications Wireless Ltd. Power management for distributed communication systems, and related components, systems, and methods
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
WO2015047330A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Die package with superposer substrate for passive components
US9385810B2 (en) 2013-09-30 2016-07-05 Corning Optical Communications Wireless Ltd Connection mapping in distributed communication systems
US9508636B2 (en) 2013-10-16 2016-11-29 Intel Corporation Integrated circuit package substrate
EP3064032A1 (en) 2013-10-28 2016-09-07 Corning Optical Communications Wireless Ltd Unified optical fiber-based distributed antenna systems (dass) for supporting small cell communications deployment from multiple small cell service providers, and related devices and methods
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
WO2015079435A1 (en) 2013-11-26 2015-06-04 Corning Optical Communications Wireless Ltd. Selective activation of communications services on power-up of a remote unit(s) in a distributed antenna system (das) based on power consumption
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9178635B2 (en) 2014-01-03 2015-11-03 Corning Optical Communications Wireless Ltd Separation of communication signal sub-bands in distributed antenna systems (DASs) to reduce interference
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP2014078760A (ja) * 2014-02-03 2014-05-01 Fujitsu Ltd マルチチップモジュール
US9583460B2 (en) * 2014-02-14 2017-02-28 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
US9775123B2 (en) 2014-03-28 2017-09-26 Corning Optical Communications Wireless Ltd. Individualized gain control of uplink paths in remote units in a distributed antenna system (DAS) based on individual remote unit contribution to combined uplink power
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9357551B2 (en) 2014-05-30 2016-05-31 Corning Optical Communications Wireless Ltd Systems and methods for simultaneous sampling of serial digital data streams from multiple analog-to-digital converters (ADCS), including in distributed antenna systems
US9509133B2 (en) 2014-06-27 2016-11-29 Corning Optical Communications Wireless Ltd Protection of distributed antenna systems
US10056352B2 (en) * 2014-07-11 2018-08-21 Intel IP Corporation High density chip-to-chip connection
US9525472B2 (en) 2014-07-30 2016-12-20 Corning Incorporated Reducing location-dependent destructive interference in distributed antenna systems (DASS) operating in multiple-input, multiple-output (MIMO) configuration, and related components, systems, and methods
US9730228B2 (en) 2014-08-29 2017-08-08 Corning Optical Communications Wireless Ltd Individualized gain control of remote uplink band paths in a remote unit in a distributed antenna system (DAS), based on combined uplink power level in the remote unit
US9653861B2 (en) 2014-09-17 2017-05-16 Corning Optical Communications Wireless Ltd Interconnection of hardware components
JP6665375B2 (ja) 2014-09-19 2020-03-13 インテル・コーポレーション ブリッジ型相互接続を埋め込んだ半導体パッケージ
US9602210B2 (en) 2014-09-24 2017-03-21 Corning Optical Communications Wireless Ltd Flexible head-end chassis supporting automatic identification and interconnection of radio interface modules and optical interface modules in an optical fiber-based distributed antenna system (DAS)
US10659163B2 (en) 2014-09-25 2020-05-19 Corning Optical Communications LLC Supporting analog remote antenna units (RAUs) in digital distributed antenna systems (DASs) using analog RAU digital adaptors
US9184960B1 (en) 2014-09-25 2015-11-10 Corning Optical Communications Wireless Ltd Frequency shifting a communications signal(s) in a multi-frequency distributed antenna system (DAS) to avoid or reduce frequency interference
US9420542B2 (en) 2014-09-25 2016-08-16 Corning Optical Communications Wireless Ltd System-wide uplink band gain control in a distributed antenna system (DAS), based on per band gain control of remote uplink paths in remote units
WO2016048363A1 (en) 2014-09-26 2016-03-31 Intel Corporation Integrated circuit package having wire-bonded multi-die stack
WO2016071902A1 (en) 2014-11-03 2016-05-12 Corning Optical Communications Wireless Ltd. Multi-band monopole planar antennas configured to facilitate improved radio frequency (rf) isolation in multiple-input multiple-output (mimo) antenna arrangement
WO2016075696A1 (en) 2014-11-13 2016-05-19 Corning Optical Communications Wireless Ltd. Analog distributed antenna systems (dass) supporting distribution of digital communications signals interfaced from a digital signal source and analog radio frequency (rf) communications signals
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9729267B2 (en) 2014-12-11 2017-08-08 Corning Optical Communications Wireless Ltd Multiplexing two separate optical links with the same wavelength using asymmetric combining and splitting
EP3235336A1 (en) 2014-12-18 2017-10-25 Corning Optical Communications Wireless Ltd. Digital interface modules (dims) for flexibly distributing digital and/or analog communications signals in wide-area analog distributed antenna systems (dass)
WO2016098111A1 (en) 2014-12-18 2016-06-23 Corning Optical Communications Wireless Ltd. Digital- analog interface modules (da!ms) for flexibly.distributing digital and/or analog communications signals in wide-area analog distributed antenna systems (dass)
US20160249365A1 (en) 2015-02-19 2016-08-25 Corning Optical Communications Wireless Ltd. Offsetting unwanted downlink interference signals in an uplink path in a distributed antenna system (das)
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9785175B2 (en) 2015-03-27 2017-10-10 Corning Optical Communications Wireless, Ltd. Combining power from electrically isolated power paths for powering remote units in a distributed antenna system(s) (DASs)
US9681313B2 (en) 2015-04-15 2017-06-13 Corning Optical Communications Wireless Ltd Optimizing remote antenna unit performance using an alternative data channel
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9948349B2 (en) 2015-07-17 2018-04-17 Corning Optical Communications Wireless Ltd IOT automation and data collection system
US9368450B1 (en) 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US10560214B2 (en) 2015-09-28 2020-02-11 Corning Optical Communications LLC Downlink and uplink communication path switching in a time-division duplex (TDD) distributed antenna system (DAS)
US9935076B1 (en) 2015-09-30 2018-04-03 Apple Inc. Structure and method for fabricating a computing system with an integrated voltage regulator module
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
WO2017111790A1 (en) 2015-12-23 2017-06-29 Manusharow Mathew J Improving size and efficiency of dies
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10002100B2 (en) 2016-02-02 2018-06-19 Xilinx, Inc. Active-by-active programmable device
WO2017136289A2 (en) * 2016-02-02 2017-08-10 Xilinx, Inc. Active-by-active programmable device
US10042806B2 (en) 2016-02-02 2018-08-07 Xilinx, Inc. System-level interconnect ring for a programmable integrated circuit
US9648580B1 (en) 2016-03-23 2017-05-09 Corning Optical Communications Wireless Ltd Identifying remote units in a wireless distribution system (WDS) based on assigned unique temporal delay patterns
US10236924B2 (en) 2016-03-31 2019-03-19 Corning Optical Communications Wireless Ltd Reducing out-of-channel noise in a wireless distribution system (WDS)
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
EP3479398B1 (en) * 2016-07-01 2025-02-19 Intel Corporation Molded embedded bridge for enhanced emib applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US20190051587A1 (en) * 2017-08-11 2019-02-14 Marvell Israel (M.I.S.L) Ltd. Ic package
US10651126B2 (en) 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US11508663B2 (en) 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
US11735570B2 (en) 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10438894B1 (en) 2018-05-30 2019-10-08 Globalfoundries Inc. Chip-to-chip and chip-to-substrate interconnections in multi-chip semiconductor devices
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US20200098692A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Microelectronic assemblies having non-rectilinear arrangements
WO2020250162A1 (en) 2019-06-10 2020-12-17 Marvell Israel (M.I.S.L) Ltd. Ic package with top-side memory module
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US10957650B2 (en) 2019-08-21 2021-03-23 International Business Machines Corporation Bridge support structure
TW202111907A (zh) 2019-09-05 2021-03-16 力成科技股份有限公司 以矽中介層作為互連橋的封裝晶片結構
US11430764B2 (en) * 2019-12-20 2022-08-30 Intel Corporation Overhang bridge interconnect
US11605594B2 (en) * 2020-03-23 2023-03-14 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
KR102880739B1 (ko) 2020-04-03 2025-11-07 메이콤 테크놀로지 솔루션즈 홀딩스, 인코퍼레이티드 후면측 소스, 게이트 및/또는 드레인 단자들을 갖는 iii족 질화물계 라디오 주파수 증폭기들
US12074123B2 (en) 2020-04-03 2024-08-27 Macom Technology Solutions Holdings, Inc. Multi level radio frequency (RF) integrated circuit components including passive devices
JP7685129B2 (ja) 2020-04-03 2025-05-29 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッド ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
JP7474349B2 (ja) * 2020-04-03 2024-04-24 ウルフスピード インコーポレイテッド Ｒｆ増幅器パッケージ
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11830817B2 (en) * 2020-08-12 2023-11-28 Advanced Micro Devices, Inc. Creating interconnects between dies using a cross-over die and through-die vias
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11862481B2 (en) 2021-03-09 2024-01-02 Apple Inc. Seal ring designs supporting efficient die to die routing
US20230095134A1 (en) * 2021-09-29 2023-03-30 Taiwanj Semiconductor Manufacturing Co., Ltd. Method and structure for a bridge interconnect
US12568834B2 (en) 2022-06-15 2026-03-03 Google Llc Active silicon D2D bridge
US12463178B2 (en) * 2022-07-03 2025-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die assembly having a polygonal linking die
CN115241153A (zh) * 2022-07-28 2022-10-25 江苏中科智芯集成科技有限公司 一种多芯片堆叠封装结构及封装方法
US12588486B2 (en) 2022-08-26 2026-03-24 Advanced Micro Devices, Inc. Connecting semicondcutor device assembly components using interconnect dies with spacer component coupled to a portion of an interconnect die

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013737U (ja) * 1983-07-08 1985-01-30 日本電気株式会社 半導体集積回路装置
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
US5225633A (en) 1991-10-04 1993-07-06 The United States Of America As Represented By The Secretary Of The Air Force Bridge chip interconnect system
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
JPH07283364A (ja) * 1994-04-13 1995-10-27 Seiko Instr Inc 電子装置及びその製造方法
JPH09293824A (ja) * 1996-04-26 1997-11-11 Shinko Electric Ind Co Ltd マルチチップモジュール
DE10019483A1 (de) 2000-04-19 2001-10-31 Infineon Technologies Ag Halbleiterbauelement mit mehreren Halbleiterchips
JP4616985B2 (ja) * 2000-11-29 2011-01-19 富士通セミコンダクター株式会社 半導体装置
TW588446B (en) * 2003-03-21 2004-05-21 Advanced Semiconductor Eng Multi-chips stacked package
TWI225291B (en) * 2003-03-25 2004-12-11 Advanced Semiconductor Eng Multi-chips module and manufacturing method thereof
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP4587676B2 (ja) * 2004-01-29 2010-11-24 ルネサスエレクトロニクス株式会社 チップ積層構成の３次元半導体装置
US7067910B2 (en) 2004-04-13 2006-06-27 Sun Microsystems, Inc. Method and apparatus for using capacitively coupled communication within stacks of laminated chips
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2006073651A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
US20060095639A1 (en) 2004-11-02 2006-05-04 Guenin Bruce M Structures and methods for proximity communication using bridge chips
US20060096639A1 (en) * 2004-11-05 2006-05-11 Gregory Coogle Condensate drain tray connector
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP2007180529A (ja) * 2005-12-02 2007-07-12 Nec Electronics Corp 半導体装置およびその製造方法
US7554195B2 (en) * 2006-01-03 2009-06-30 Sun Microsystems, Inc. Engine with cable direct to outboard memory
US7514289B2 (en) * 2006-03-20 2009-04-07 Sun Microsystems, Inc. Methods and structures for facilitating proximity communication
US7390700B2 (en) * 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
RU2312425C1 (ru) * 2006-04-21 2007-12-10 Юрий Дмитриевич Сасов Трехмерный электронный модуль с шариковыми выводами
US7477535B2 (en) * 2006-10-05 2009-01-13 Nokia Corporation 3D chip arrangement including memory manager
JP2008124072A (ja) * 2006-11-08 2008-05-29 Toshiba Corp 半導体装置
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
TWI344694B (en) * 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
US8008764B2 (en) * 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US8282766B2 (en) * 2008-11-19 2012-10-09 Austriamicrosystems Ag Etch apparatus and method of etching silicon nitride
US8274149B2 (en) * 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US9082869B2 (en) * 2010-09-14 2015-07-14 Terapede Systems, Inc. Apparatus and methods for high-density chip connectivity
US9147672B1 (en) * 2014-05-08 2015-09-29 Macronix International Co., Ltd. Three-dimensional multiple chip packages including multiple chip stacks

Also Published As

Publication number Publication date
RU2461092C1 (ru) 2012-09-10
US7969009B2 (en) 2011-06-28
CN102077344B (zh) 2013-04-17
JP5763121B2 (ja) 2015-08-12
US20110215472A1 (en) 2011-09-08
CA2727260C (en) 2017-08-08
WO2010002645A1 (en) 2010-01-07
EP2311088B1 (en) 2020-05-20
CA2727260A1 (en) 2010-01-07
CN102077344A (zh) 2011-05-25
TWI483369B (zh) 2015-05-01
BRPI0914112A2 (pt) 2015-10-20
KR20110025699A (ko) 2011-03-10
JP5265768B2 (ja) 2013-08-14
TW201010038A (en) 2010-03-01
JP2013175772A (ja) 2013-09-05
ES2812556T3 (es) 2021-03-17
RU2011103138A (ru) 2012-08-10
MX2010014181A (es) 2011-02-22
KR101209146B1 (ko) 2012-12-06
HUE051601T2 (hu) 2021-03-01
EP2311088A1 (en) 2011-04-20
US20090321939A1 (en) 2009-12-31
JP2011527113A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
BRPI0914112B1 (pt) Interconexão por ponte de vias através de silício
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
TWI303096B (pt)
US9209154B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN101355067B (zh) 多芯片模块的改进的电连接
KR101807743B1 (ko) 램프 스택 칩 패키지를 위한 픽스쳐 제조
CN108206172A (zh) 半导体封装
KR101428754B1 (ko) 방열 특성이 개선된 반도체 장치
CN103594444B (zh) 在中介层及无芯基板之间具有双重连接通道的半导体组件
US9123601B2 (en) Package on package structure
CN105374793A (zh) 具桥接结构的半导体封装构造及其制造方法
CN103824843A (zh) 通过桥接块的多芯片模块连接
US20130105939A1 (en) Semiconductor device
JPWO2014136156A1 (ja) 半導体装置
US20250349796A1 (en) Semiconductor devices and methods of manufacturing thereof
CN102468270B (zh) 包括内部互连结构的半导体装置
KR102682227B1 (ko) 반도체 패키지 및 이의 제조 방법
CN113410205A (zh) 半导体装置
CN215220719U (zh) 一种双面封装结构
CN219917166U (zh) 半导体封装装置
TWI893456B (zh) 半導體封裝及其製造方法
CN120497231A (zh) 包括多个芯片结构的半导体封装件

Legal Events

Date Code Title Description
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 11/08/2020, OBSERVADAS AS CONDICOES LEGAIS.