BRPI0915215A2

BRPI0915215A2 - Aparelho de comunicação, método de comunicação e circuito integrado

Info

Publication number: BRPI0915215A2
Application number: BRPI0915215-6A
Authority: BR
Inventors: Kodama Nobutaka; Koga Hisao
Original assignee: Panasonic Corporation
Priority date: 2008-06-12
Filing date: 2009-06-12
Publication date: 2020-05-26
Also published as: RU2010150767A; US20090310699A1; WO2009151155A2; IL209891A0; IL209891A; RU2536372C2; WO2009151155A3; US8111765B2

Abstract

aparelho de comunicação, método de comunicação e circuito integrado a presente invenção refere-se a um aparelho de comunicação para transmitir dados de transmissão contendo um preâmbulo e um pós-âmbulo. o aparelho de comunicação inclui: uma unidade de atribuição de vetor de fase, que atribui um primeiro vetor de fase a uma pluralidade de subportadores referentes ao preâmbulo e atribui um segundo vetor de fase a uma pluralidade de subportadores referentes ao pós-âmbulo, o primeiro vetor de fase sendo diferente do segundo vetor de fase.

Description

Relatório Descritivo da Patente de Invenção para APARELHO DE COMUNICAÇÃO, MÉTODO DE COMUNICAÇÃO E CIRCUITO INTEGRADO.

Campo Técnico

A presente invenção refere-se a um aparelho de comunicação capaz de conduzir comunicações de um sistema de comunicação multiportador, como um sistema OFDM (Orthohonal Frequency Division Multiplexing), por exemplo.

Técnica Antecedente

O sistema de comunicação multiportador para a transmissão de informações usando uma pluralidade de subportadores, como o sistema OFDM, tem a grande vantagem de permitir comunicações com alta qualidade mesmo em um canal dissonante e pode ser usado para comunicações usando diversas mídias de comunicação, como comunicações sem fio e co- municações por linha de energia (PLC - Power Line Communications). O < sistema OFDM é um sistema para usar transformação octogonal como FFT (Fast Fourier Transform) ou DWT (Discrete Wavelet Transform), tornando uma pluralidade de portadores octogonais entre si em um domínio de frequência, colocando-os em espaçamentos iguais e multiplexando os sinais em paralelo para transmissão. No sistema OFDM, o intervalo de frequência de multiportador pode ser estreitado, uma pluralidade de portadores pode ser disposta densamente sem interferir um com o outro, enquanto alguns portadores se sobrepõem e torna-se possível realizar transmissão em banda larga de maneira eficiente usando uma faixa de frequência estreita.

A figura 1 mostra um exemplo de formato de pacote de um sinal

OFDM geral. Um pacote de um sinal OFDM transmitido em comunicações OFDM tem um preâmbulo 101, controle de quadro (FC ) 102 e uma carga útil 103 desde a parte superior.

O preâmbulo 101 é uma cadeia de bits de separação (palavra 30 código de sincronização) adicionada ao início dos dados para transmitir, de modo serial, dados digitais e é formada de dados conhecidos. Por exemplo, como preâmbulo 101, um preâmbulo proporcionado ao se fornecer a cada

2/45 subportador uma pluralidade de +1 consecutivamente, ou similar, é usado. Um aparelho de comunicação de recepção utiliza o preâmbulo formado de dados conhecidos para executar processamento de controle de detecção de portador, extração de tempo de sincronização, extração de coeficiente de equalização, etc., para detectar o pacote. O controle de quadro 102 contém informação de controle de índice de mapa de tom, tamanho de pacote, endereço fonte, endereço de destino, índice, etc., necessário para transmissão e recepção. Usualmente, aplica-se ao controle de quadro 102, sistema de correção de erro fixo e forte, sistema de modulação, diversidade de frequência no tempo. O mapa de tom é a coleção de informações do número de bits de cada subportador (sistema de modulação), sistema de correção de erro, etc., e é determinado previamente e definido entre o aparelho de comunicação de transmissão e o aparelho de comunicação de recepção. A carga útil 103 é uma parte do corpo principal de dados a serem transmitidos e os dados do mapa de tom e dados do tamanho do pacote de acordo com as informações de controle, são armazenados no pacote e são transmitidos.

Quando o pacote do sinal OFDM, conforme descrito acima, é transmitido pelo aparelho de comunicação de transmissão, se nova informação 104 vem de uma camada superior da rede após o tamanho do pacote ser determinado e ser especificado na informação de controle do quadro de controle 102, o tamanho do pacote já está determinado e, assim, a nova informação não pode ser adicionada à carga útil 103. Neste caso, a nova informação 104 é adiada e é transmitida na carga útil 103 do próximo quadro. Como o preâmbulo 101 e o quadro de controle 102 são informações redundantes, se um novo pacote for gerado para transmitir a nova informação 104, aumenta o código extra e a eficiência da transmissão é reduzida. Em comunicações que requerem uma propriedade em tempo real, adiar a nova informação 104 para o próximo quadro pode levar a um atraso no sinal (veja JPA-2004-166217, por exemplo).

Por exemplo, um método de usar um pós-âmbulo é possível como um método de tornar possível adicionar novas informações ao pacote atual se vier nova informação da camada superior da rede após a informa

3/45 ção de controle do quadro de controle ser determinada, como no exemplo mostrado na figura 1. O pós-âmbulo é uma cadeia de bits de separação adicionada ao final de dados para transmitir dados digitais de modo serial. O aparelho de comunicação de recepção pode determinar o final dos dados ao detectar o pós-âmbulo. Logo, a informação de tamanho de pacote não está contida no controle de quadro, o tamanho da carga útil é tornado variável e o pós-âmbulo pode ser proporcionado a seguir à carga útil. Sendo assim, se um pacote de qualquer tamanho desejado for transmitido, torna-se possível para o aparelho de comunicação de recepção executar processamento de recepção normal.

Assume-se o caso em que os dados são transmitidos em uma rede N-a-N. Para determinar o fim dos dados, de acordo com um pósâmbulo para conduzir comunicações, todos os terminais existentes na rede precisam ser capazes de determinar a presença ou a ausência do pósâmbulo. Se o pós-âmbulo não puder ser detectado, o tamanho do pacote atual que está sendo transmitido é desconhecido, um pacote é transmitido, embora um outro terminal esteja transmitindo um pacote e pode ocorrer uma colisão dos pacotes. Para evitar a colisão dos pacotes, um método de esperar até o tamanho máximo assumido do pacote antes de começar a transmissão do pacote ou similar, é adotado, onde a eficiência de uso da banda da linha de transmissão é reduzida.

No sistema OFDM, se a sincronização de símbolo não for atingida, uma cadeia de dados válida não pode ser recebida. Assim, para determinar a presença ou a ausência do pós-âmbulo, de acordo com uma cadeia de dados, assume-se que a sincronização de símbolos foi conseguida. No entanto, se um símbolo de sincronização de símbolos for transmitido para receber um pós-âmbulo, ocorre um problema de redução na eficiência de transmissão. Quando o conteúdo de um sinal de transmissão endereçado para um outro terminal não pode ser interpretado, mesmo se for conseguida a sincronização em um pós-âmbulo, existe a possibilidade de a sincronização poder ser perdida no meio do caminho na transmissão e receia-se que um pós-âmbulo não possa ser detectado.

4/45

É um objetivo da invenção proporcionar um aparelho de comunicação que realize um pós-âmbulo que não requeira sincronização de símbolo. É um outro objetivo da invenção proporcionar um aparelho de comunicação que possa determinar, de maneira confiável, a presença ou a ausência do pós-âmbulo, se a sincronização não for conseguida, e tornar possível transmitir um pacote de qualquer tamanho desejável em uma rede, onde exista uma pluralidade de terminais.

Sumário da Invenção

Um primeiro aspecto da invenção proporciona um aparelho de comunicações para transmitir dados de transmissão contendo um preâmbulo e um pós-âmbulo, sendo que o aparelho de comunicação inclui: uma unidade de atribuição de vetor de fase, que atribui um primeiro vetor de fase a uma pluralidade de subportadores referentes ao preâmbulo e atribui um segundo vetor de fase a uma pluralidade de subportadores referentes ao pósâmbulo, sendo que o primeiro vetor de fase é diferente do segundo vetor de fase.

Como um segundo aspecto da invenção, o aparelho de comunicação inclui ainda uma unidade de modulação de multiportador que executa modulação de múltiplos portadores dos dados de transmissão para gerar um sinal multiportador e uma unidade de transmissão que transmite o sinal multiportador, em que a unidade de atribuição de vetor de fase gira uma fase de pelo menos um dos subportadores referentes ao preâmbulo usando um primeiro conjunto de bits para atribuir o primeiro vetor de fase, e gira uma fase de pelo menos um dos subportadores com relação ao pós-âmbulo usando um segundo conjunto de bits para atribuir o segundo vetor de fase, sendo que o primeiro conjunto de bits é diferente do segundo conjunto de bits.

Como um terceiro aspecto da invenção, no aparelho de comunicação, os dados de transmissão incluem pelo menos dois ou mais pedaços iguais de dados consecutivos como cada do preâmbulo e do pós-âmbulo.

Como um quarto aspecto da invenção, no aparelho de comunicação, a unidade de atribuição de vetor de fase comuta um vetor de fase para girar a fase entre o primeiro vetor de fase com relação ao preâmbulo e

5/45 o segundo vetor de fase com relação ao pós-âmbulo, em resposta a um tempo de envio do preâmbulo ou do pós-âmbulo nos dados de transmissão.

Como um quinto aspecto da invenção, no aparelho de comunicação, a unidade de atribuição de vetor de fase forma o primeiro vetor de fase com relação ao preâmbulo e o segundo vetor de fase com relação ao pós-âmbulo com base em uma série de bits do tipo desvio cíclico.

Como um sexto aspecto da invenção, no aparelho de comunicação, a unidade de modulação de multiportador tem um conversor FFT inverso que realiza a modulação de múltiplos portadores usando a Transformada de Fourier inversa.

Como um sétimo aspecto da invenção, no aparelho de comunicação, a unidade de modulação de múltiplos portadores tem um conversor em ondulação inverso que realiza a modulação de múltiplos portadores usando Transformada em ondulação inversa.

Um oitavo aspecto da invenção proporciona um aparelho de comunicação para receber dados de recepção contendo um preâmbulo e um pós-âmbulo, sendo que o aparelho de comunicação inclui uma unidade de re-rotação de vetor de fase que faz girar novamente uma fase de pelo menos um dentre uma pluralidade de sub-portadores com relação ao preâmbulo, e faz girar novamente uma fase de uma pluralidade de pelo um de subportadores com relação ao pós-âmbulo, sendo que o primeiro vetor de fase é diferente do segundo vetor de fase.

Como um nono aspecto da invenção, o aparelho de comunicação inclui ainda uma unidade de recepção que recebe um sinal de multiportador para carregar os dados de recepção, uma unidade de demodulação de múltiplos portadores que realiza a demodulação de múltiplos portadores dos dados de recepção e uma unidade de detecção de portador, que realiza detecção de portador para o sinal de múltiplos portadores fornecido pela unidade de re-rotação de vetor de fase e detecta o preâmbulo ou o pós-âmbulo dos dados de recepção.

Como um décimo aspecto da invenção, no aparelho de comunicação, a unidade de re-rotação de vetor de fase comuta o vetor de fase de

6/45 um girador de fase para girar a fase entre o primeiro vetor de fase com relação ao preâmbulo e o segundo vetor de fase com relação ao pós-âmbulo em resposta ao resultado da detecção do preâmbulo ou do pós-âmbulo nos dados de recepção, e a unidade de detecção de portador detecta o preâmbulo usando o primeiro vetor de fase e detecta o pós-âmbulo usando o segundo vetor de fase na série de tempo.

Como um décimo primeiro aspecto da invenção, no aparelho de comunicação, a unidade de re-rotação de vetor de fase tem um primeiro girador de fase para girar a fase com base no primeiro vetor de fase com relação ao preâmbulo e um segundo girador de fase para girar a fase com base no segundo vetor de fase com relação ao pós-âmbulo e a unidade de detecção de portador detecta o preâmbulo usando o primeiro vetor de fase e detecta o pós-âmbulo usando o segundo vetor de fase em paralelo.

Como um décimo segundo aspecto da invenção, no aparelho de comunicação, a unidade de demodulação de múltiplos portadores inclui um conversor FFT que executa a demodulação de múltiplos portadores usando a Transformada de Fourier.

Como um décimo terceiro aspecto da invenção, no aparelho de comunicação, a unidade de demodulação de múltiplos portadores inclui um conversor em ondulação que realiza demodulação de múltiplos portadores usando Transformada em ondulação.

Como um décimo quarto aspecto da invenção, no aparelho de comunicação, um canal para conduzir comunicações de dados é um enlace de rádio.

Um décimo sexto aspecto da invenção proporciona um método de comunicação para transmitir dados de transmissão contendo um preâmbulo e um pós-âmbulo, sendo que o método de comunicação inclui a atribuição de um primeiro vetor de fase a uma pluralidade de subportadores com relação ao preâmbulo, e a atribuição de um segundo vetor de fase a uma pluralidade de subportadores com relação ao pós-âmbulo, sendo que o primeiro vetor de fase é diferente do segundo vetor de fase.

Um décimo aspecto da invenção proporciona um método de co

7/45 municação para receber dados de Recepção contendo um preâmbulo e um pós-âmbulo, sendo que o método de comunicação inclui girar novamente uma fase de pelo menos um dentre uma pluralidade de subportadores com relação ao preâmbulo usando um primeiro vetor de fase e girar novamente uma fase de pelo menos um dentre uma pluralidade de subportadores com relação ao pós-âmbulo usando um segundo vetor de fase, sendo que o primeiro vetor de fase é diferente do segundo vetor de fase.

Um décimo oitavo aspecto da invenção proporciona um circuito integrado baseado em um aparelho de comunicação para transmitir dados de transmissão contendo um preâmbulo e um pós-âmbulo, sendo que o circuito integrado inclui: uma unidade de atribuição de vetor de fase, que atribui um primeiro vetor de fase a uma pluralidade de subportadores com relação ao preâmbulo e atribui um segundo vetor de fase a uma pluralidade de subportadores com relação ao pós-âmbulo, sendo que o primeiro vetor de fase é diferente do segundo vetor de fase.

Um décimo nono aspecto da invenção proporciona um circuito integrado usado em um aparelho de comunicação para receber dados de recepção contendo um preâmbulo e um pós-âmbulo, sendo que o circuito integrado inclui: uma unidade de re-rotação de vetor de fase, que faz girar novamente uma fase de pelo menos um dentre uma pluralidade de subportadores com relação ao preâmbulo, usando um primeiro vetor de fase, e faz girar novamente uma fase de pelo menos um dentre uma pluralidade de sub-portadores com relação ao pós-âmbulo usando um segundo vetor de fase, sendo que o primeiro vetor de fase é diferente do segundo vetor de fase.

De acordo com a configuração descrita acima, o aparelho de comunicação de transmissão define diferentes vetores de fase no preâmbulo e no pós-âmbulo dos dados de transmissão, respectivamente, e transmite os dados de transmissão, e o aparelho de comunicação de recepção faz girar novamente os vetores de fase dos dados de recepção e detecta sinais que têm os vetores de fase específicos correspondentes ao preâmbulo e ao pósâmbulo. O aparelho de comunicação de transmissão pode carregar informa

8/45 ções sobre a fase de um sinal de não modulação ao atribuir diferentes vetores de fase entre o preâmbulo e o pós-âmbulo, e pode realizar um pósâmbulo que não requeira sincronização de símbolo. O aparelho de comunicação de recepção define um vetor de fase específico e realiza detecção de portador do sinal correspondente ao vetor de fase, pelo que o aparelho pode detectar o preâmbulo no primeiro vetor de fase correspondente ao preâmbulo e pode detectar o pós-âmbulo no segundo vetor de fase correspondente ao pós-âmbulo. Neste momento, a informação é carregada na fase do sinal de não modulação, pelo que o aparelho de comunicação de recepção pode determinar, de modo confiável, a presença ou a ausência do Poá, caso não se consiga a sincronização do sinal de recepção. Assim, o tamanho da parte de dados no pacote é tornado variável e o pós-âmbulo é proporcionado a seguir à parte de dados, pelo que o fim do pacote pode ser identificado. Logo, torna-se possível transmitir um pacote de qualquer tamanho desejável em uma rede onde exista uma pluralidade de terminais. Neste caso, uma colisão de pacotes e a perda de banda de uso do canal podem ser suprimidas. Se um pós-âmbulo ainda não foi transmitido no momento da transmissão de dados, os dados podem ser adicionados arbitrariamente no mesmo pacote, tal que a adição de dados redundantes que acompanham a divisão de pacote, pode ser reduzida e a eficiência de transmissão pode ser melhorada.

De acordo com os aspectos da invenção, pode ser proporcionado um aparelho de comunicação que realiza um pós-âmbulo que não requer sincronização de símbolo. Também pode ser proporcionado um aparelho de comunicação que pode determinar, com confiabilidade, a presença ou a ausência do pós-âmbulo caso a sincronização não seja alcançada e, torna possível transmitir um pacote de qualquer tamanho desejado em uma rede onde existe uma pluralidade de terminais.

Breve Descrição dos Desenhos

A figura 1 mostra um exemplo de formato de pacote de um sinal OFDM geral.

A figura 2 mostra um exemplo de formato de pacote de um sinal

9/45

OFDM de acordo com modalidades da invenção.

A figura 3 é um diagrama de bloco para mostrar a configuração da parte principal de um aparelho de comunicação de acordo com as modalidades da invenção.

A figura 4 mostra um exemplo de uma série de bits usada nas modalidades da invenção.

A figura 5 é um diagrama de bloco para mostrar a configuração de um aparelho de transmissão de acordo com uma primeira modalidade da invenção.

A figura 6 é um diagrama de bloco para mostrar a configuração de um aparelho de recepção de acordo com a primeira modalidade da invenção.

A figura 7 é um diagrama de bloco para mostrar a configuração da parte referente a um vetor de fase do aparelho de recepção, de acordo com a primeira modalidade da invenção.

A figura 8 é um fluxograma para mostrar a operação de detecção de portador e processamento de recepção no aparelho de recepção da primeira modalidade da invenção.

A figura 9 mostra um exemplo de pontos de transmissão de sinais de dados em um plano complexo.

A figura 10 mostra um exemplo de pontos de recepção de dados de sinal no plano complexo quando a sincronização de símbolo é atingida.

A figura 11 mostra um exemplo de pontos de recepção de dados de sinal no plano complexo quando a sincronização de símbolo não é atingida.

A figura 12 é um diagrama de bloco para mostrar um exemplo de configuração de um detector de portador na primeira modalidade da invenção.

A figura 13 mostra um exemplo de pontos de sinal no plano complexo no detector de portador da primeira modalidade da invenção.

A figura 14 é um diagrama de bloco para mostrar um primeiro exemplo da configuração de um calculador de distribuição de correlação u

10/45 sado na primeira modalidade da invenção.

A figura 15 mostra as áreas dos pontos de sinal no plano complexo contados no calculadorde distribuição de correlação na Figura 14.

A figura 16 é um diagrama de bloco para mostrar um segundo exemplo da configuração de um calculador de distribuição de correlação usado na primeira modalidade da invenção.

A figura 17 mostra as áreas dos pontos de sinal no plano complexo contados no calculadorde distribuição de correlação na Figura 16.

A figura 18 é um diagrama de bloco para mostrar a configuração de um aparelho de transmissão de acordo com uma segunda modalidade da invenção.

A figura 19 é um diagrama de bloco para mostrar a configuração de um aparelho de recepção de acordo com a segunda modalidade da invenção.

A figura 20 é um diagrama de bloco para mostrar a configuração da parte concernente a um vetor de fase do aparelho de recepção de acordo com a segunda modalidade da invenção.

A figura 21 é um diagrama de bloco para mostrar a configuração de um aparelho de recepção de acordo com uma terceira modalidade da invenção.

A figura 22 é um fluxograma para mostrar um primeiro exemplo da operação de detecção de portador e processamento de recepção no aparelho de recepção da terceira modalidade da invenção.

A figura 23 é um fluxograma para mostrar um segundo exemplo da operação de detecção de portador e processamento de recepção no aparelho de recepção da terceira modalidade da invenção.

A figura 24 é um diagrama de bloco para mostrar a configuração de um aparelho de recepção de acordo com uma quarta modalidade da invenção.

A figura 25 é um diagrama de bloco para mostrar a configuração de um aparelho de recepção de acordo com uma quinta modalidade da invenção.

11/45

A figura 26 é um diagrama de bloco para mostrar a configuração de um aparelho de transmissão de acordo com uma sexta modalidade da invenção.

A figura 27 é um diagrama de bloco para mostrar a configuração de um aparelho de recepção de acordo com a sexta modalidade da invenção.

A figura 28 mostra a configuração de um sistema de comunicação de linha de energia de acordo com uma sétima modalidade da invenção.

As figuras 29A a 29C mostram as aparências de um modem PLC de acordo com a sétima modalidade da invenção.

A figura 30 é um diagrama de bloco para mostrar um exemplo da configuração de hardware do modem PLC, de acordo com a sétima modalidade da invenção.

Descrição de Modalidades

Um aparelho de comunicação, de acordo com as modalidades, pode conduzir comunicações de um sistema de comunicação de múltiplos portadores, como um sistema OFDM, e é usado em uma rede onde existe uma pluralidade de terminais e se comunicam entre si. Na descrição a seguir, é ilustrado um aparelho de comunicação do sistema OFDM. Diversos meios de comunicação, como linhas com cabo de uma linha de energia, uma linha de rede, uma linha de antena de TV, uma linha de telefone, etc., e enlaces sem fio de uma LAN sem fio, UWB (Ultra Wide Band), WiMAX (Worldwide Interoperability for Microwave Access), etc., podem ser usados como canais de sinais de comunicação na rede.

Na modalidade, um vetor de fase atribuído a um sinal de comunicação é usado e a informação é carregada como um sinal de não modulação em um pós-âmbulo para tornar possível determinar a presença ou a ausência do pós-âmbulo. Assume-se que um pós-âmbulo transmitido por um aparelho de comunicação de transmissão tem dois ou mais pedaços de dados consecutivos iguais como uma cadeia de dados formando o pós-âmbulo. Assume-se que os mesmos pedaços de dados consecutivos de todos os 1, todos os 0, etc., por exemplo, formam um pós-âmbulo e um sinal de não

12/45 modulação é transmitido como o pós-âmbulo. Neste momento, diferentes vetores de fase são definidos no preâmbulo e no pós-âmbulo, respectivamente. Sendo assim, o aparelho de comunicação de recepção pode determinar a presença ou a ausência do pós-âmbulo ao determinar o vetor de fase.

A figura 2 mostra um exemplo de formato de pacote de um sinal OFDM de acordo com a modalidade da invenção. Um pacote de um sinal OFDM transmitido no aparelho de comunicação da modalidade tem um pósâmbulo 105 que indica o final dos dados, assim como um preâmbulo 101, controle de quadro (FC) 102 e uma carga útil 103.

O preâmbulo 101 inclui dez símbolos. A alguns dos dez símbolos, é atribuída a informação de correção para a correção da distorção de fase, que o pacote do sinal OFDM é afetado pelo ruído do canal de transmissão e informação de sincronização para sincronizar o aparelho de recepção 20 com o aparelho de transmissão 10.

Um símbolo inclui 423 subportadores, por exemplo.

Neste caso, a informação do tamanho do pacote não está contida no controle de quadro 102, o tamanho dos dados da carga útil 103 é tornado mutável e o pós-âmbulo 105 é proporcionado ao final dos dados para indicar o final do pacote. Quando o pacote é transmitido pelo aparelho de comunicação de transmissão, se vier nova informação 104 de uma camada superior da rede após a informação de controle do controle de quadro 102 ser definida, a nova informação 104 é adicionada a seguir à carga útil 103 já gerada e então o pós-âmbulo 105 é adicionado. O aparelho de comunicação de recepção (destino ou outro terminal) detecta um sinal que tem um vetor de fase específico, determinando assim o pós-âmbulo 105 e reconhecendo o final do pacote transmitido.

Especificamente, o pós-âmbulo 105 é quase o mesmo tipo de sinal que o preâmbulo 101 (difere do preâmbulo 101 no vetor de fase usado) e inclui seis símbolos. O pós-âmbulo 105 é proporcionado na extremidade do pacote OFDM (também chamado quadro).

Além do mais, um tamanho de símbolo do pós-âmbulo 105 é

13/45 tornado menor do que um tamanho de símbolo do preâmbulo 101. Quando o tamanho de símbolo do pós-âmbulo 105 é tornado menor do que o tamanho de símbolo do preâmbulo 101, a eficiência de transmissão do pacote OFDM será melhorada.

A figura 3 é um diagrama de bloco para mostrar a configuração da parte principal do aparelho de comunicação, de acordo com a modalidade da invenção. A figura 3 mostra um aparelho de transmissão 10 de uma parte transmissora e um aparelho de recepção 20 de uma parte receptora, separadamente, mas geralmente um aparelho de comunicação tem as funções tanto do aparelho de transmissão 10 quanto do aparelho de recepção 20. No exemplo de configuração na figura 3, a configuração em que um aparelho de comunicação da linha de energia (modem PLC) é assumido como o aparelho de comunicação, é mostrada.

O aparelho de transmissão 10 inclui um modulador multiportador 11, um conversor D/A 12, uma extremidade de frente analógica (ΑΡΕ - Analog Front End) 13, e um acoplador 14. O modulador multiportador 11 modula os dados de transmissão de um sinal multiportador do sistema OFDM usando transformação ortogonal, como uma Transformada de Fourier Inversa (IFFT) ou Transformada em ondulação Inversa (DWT). O conversor D/A 12 converte um sinal digital fornecido no multiportador em um sinal analógico e produz o sinal analógico. A extremidade de frente analógica 13 permite que um sinal de banda de frequência necessário passe através do sinal analógico de entrada. O acoplador 14 superpõe o sinal analógico de entrada sobre um canal 16 para transmissão. O modulador multiportador 11 inclui uma unidade de atribuição de vetor de fase 15 para usar um vetor de fase com uma fase randomizada, de acordo com uma série de bits específica quanto aos dados de transmissão correspondentes a cada subportador de um sinal multiportador, girando a fase do sinal em cada subportador e atribuindo um vetor de fase. O sinal multiportador transmitido pelo aparelho de transmissão 10 é transmitido para o aparelho de recepção 20 via canal 16. O acoplador 14 superpõe o sinal analógico de entrada sobre um canal 16 para transmissão. O modulador multiportador 11 inclui uma unidade de atribuição

14/45 de vetor de fase 15 para usar um vetor de fase com uma fase randomizada, de acordo com uma série de bits específica quanto à transmissão de dados correspondente a cada subportador de um sinal multiportador, girando a fase do sinal em cada subportador e atribuindo um vetor de fase. O sinal multiportador transmitido pelo aparelho de transmissão 10 é transmitido para o aparelho de recepção 20 via canal 16.

O aparelho de recepção 20 inclui um acoplador 21, uma extremidade de frente analógica 22, um conversor A/D 23, e um demodulador multiportador 24. O acoplador 21 separa um sinal analógico predeterminado do sinal multiportador recebido. A extremidade de frente analógica 22 permite que um sinal de banda de frequência necessário passe através do sinal analógico separado. O conversor A/D 23 converte o sinal analógico de entrada para um sinal digital e produz o sinal digital. O demodulador multiportador 24 demodula os dados de recepção de um sinal multi-portador do sistema OFDM usando Transformada de Fourier (FFT) ou Transformada em ondulação (DWT). O demodulador multiportador 24 inclui uma unidade de re-rotação de vetor de fase 25 para usar um vetor de fase com uma fase randomizada, de acordo com uma série de bits específica quanto aos dados de recepção correspondentes a cada subportador do sinal multiportador demodulado, girando inversamente a fase do sinal em cada sub-portador e girando novamente o vetor de fase.

O vetor de fase é um conjunto de valores que indica as fases correspondentes aos sinais dos subportadores de um sinal multiportador e é definido de tal modo que as fases dos sinais em todos os subportadores se tornam aleatórias. Aqui, o vetor de fase é um conjunto de valores que indica as quantidades de rotação dos pontos de sinal dos subportadores que constituem um sinal multiportador de um sinal OFDM, etc., em um plano coordenado complexo e refere-se a uma combinação de valores para nivelar a forma de onda de tempo do sinal multiportador (suprimindo o pico no domínio de tempo). O vetor de fase é um valor fixo de uma combinação de valores predeterminados ou um valor variável de uma combinação de valores mudados em resposta a uma condição predeterminada. A condição prede15/45 terminada tem desvio cíclico, a ser descrito posteriormente, ou um valor aleatório. O vetor de fase é chamado fase portadora como outro nome. Neste caso, o valor fixo é chamado fase portadora com adesão determinada e o valor variável é chamado fase portadora aleatória.

A modalidade mostra um exemplo em que uma fase é atribuída a cada um dos subportadores. Alternativamente, no entanto, uma fase pode ser atribuída a uma pluralidade dos subportadores. Quando uma fase é atribuída à pluralidade dos subportadores, a fase é atribuída, de preferência, a subportadores adjacentes, ou subportadores consecutivos.

Adicionalmente, a unidade de atribuição de vetor de fase 15 pode atribuir um vetor de fase aos dados de transmissão sem série de bits particular. Por exemplo, é possível atribuir o vetor de fase aos dados de transmissão apenas se, pelo menos um dos subportadores for girado entre os subportadores dos dados de transmissão.

Quanto mais o número de subportadores a serem girados é aumentado, menos aparece a correlação entre o preâmbulo 101 e o pósâmbulo 105. Assim, torna-se fácil determinar a diferença entre o preâmbulo 101 e o pós-âmbulo 105, tornando, deste modo, mais alta a precisão da detecção de portador.

A figura 4 mostra um exemplo de uma série de bits usada nas modalidades da invenção. A série de bits mostrada na figura 4 é um exemplo de tipo de desvio cíclico e é baseada em uma série de btis que tem um valor de 0 ou de π. Tal série de bits do tipo de desvio cíclico pode ser gerada com base em código PN (Pseudo Ruído), etc. O código PN, etc., é usado, onde, enquanto a fase do sinal de cada subportador é randomizada, uma característica tendo alta autocorrelação e baixa correlação cruzada, pode ser proporcionada. Conforme mostrado na figura 4, uma série de bits tendo um valor de 0 ou π é desviada ciclicamente, onde diferentes vetores de fase, como um vetor de fase A (primeiro vetor de fase) e vetor de fase B (segundo vetor de fase) podem ser gerados. Logo, um vetor de fase do tipo desvio cíclico é usado, onde torna-se possível gerar facilmente diferentes vetores de fase e mudar um vetor de fase. Neste caso, uma série de bit precisa ser

16/45 armazenada, tal que a capacidade da memória para reter informação do vetor de fase pode ser reduzida.

A modalidade mostra um exemplo em que é atribuída uma fase a cada um dos subportadores. Aqui, a descrição detalhada da série de bits mostrada na figura 4 é feita.

O preâmbulo inclui dez símbolos e cada um dos símbolos inclui 432 subportadores. O valor inicial da fase de cada subportador é definido para zero.

Os valores 0, π, indicam uma quantidade de rotação com relação à fase do sub-portador. 0 significa que a fase do subportador não é variada, π significa que a fase do subportador é variada 180°. A série de bits tem o mesmo número de valores que indicam a quantidade de rotação como os subportadores em cada subportador.

A fase é definida para o subportador do preâmbulo 101 usando uma série de bits, conforme mostrado na parte superior da figura 4. Quando a fase é definida co a série de bits, conforme mostrado na parte superior da figura 4, as fases do primeiro ao quinto subportadores são definidas para 180° e as fases do sexto e do sétimo não são variadas. Tais definições são feitas ate o 432° subportador, e assim, o vetor de fase A, com relação ao subportador do preâmbulo 101, é definido.

Por outro lado, a fase é definida para o subportador do pósâmbulo 105 usando uma série de bits, conforme mostrado no lado inferior da figura 4. Quando a fase é configurada com a série de bits, conforme mostrado na parte inferior da figura 4, a fase do primeiro subportador é variada e as fases do segundo ao sexto são definidas para 180°. Tais definições são feitas até o 432° subportador e, assim, o vetor de fase B com relação ao subportador do pós-âmbulo 105, é definido.

A definição de fase para cada sub-portador pode ser feita pegando-se, em sequência, o primeiro até o 432° sub-portador e, alternadamente, pegando em bloco o primeiro ao 432° subportador.

Nas modalidades, o aparelho de transmissão 10 define e transmite vetores de fase específicos diferentes entre o preâmbulo e o pós

17/45 âmbulo de um pacote de dados de transmissão e o aparelho de recepção 20 faz girar novamente os vetores de fase dos dados de recepção e detecta sinais tendo os vetores de fase específicos correspondentes ao preâmbulo e ao pós-âmbulo. Os sinais dos vetores de fase específicos são detectados, desta maneira, pelo que o pós-âmbulo pode ser detectado. Neste momento, o aparelho de transmissão 10 e o aparelho de recepção 20 compartilham informações sobre os vetores de fase. A informação é carregada na fase de um sinal de não modulação de acordo com o vetor de fase, pelo que o aparelho de recepção 20 não precisa atingir sincronização de símbolo e pode ser realizado um pós-âmbulo que não requer sincronização de símbolo. Se a sincronização não for conseguida no aparelho de recepção 20, a presença ou a ausência do pós-âmbulo pode ser determinada de maneira confiável e a terminação do pacote pode ser reconhecida. Assim, se um pacote de qualquer tamanho desejável for transmitido em uma rede, onde exista uma pluralidade de terminais, pode ser suprimida uma colisão de pacotes e a perda de banda de uso do canal. Neste caso, os dados podem ser adicionados arbitrariamente no mesmo pacote se um pós-âmbulo ainda não foi transmitido no momento da transmissão de dados, tal que a adição de dados redundantes que acompanham a divisão de pacote pode ser reduzida e a eficiência de transmissão pode ser melhorada.

(Primeira Modalidade)

A figura 5 é um diagrama de bloco para mostrar a configuração de um aparelho de transmissão de acordo com uma primeira modalidade da invenção. A figura 5 mostra um exemplo de configuração da parte principal de um aparelho de comunicação que se torna o aparelho de transmissão na primeira modalidade. No exemplo de configuração, a Transformada de Fourier inversa (IFFT) é usada para modulação de um sinal multiportador. O aparelho de transmissão inclui um mapeador de símbolo 31, um conversor serial/paralelo (S/P converter) 32, um girador de fase 33, um conversor FFT inversa 34, um conversor paralelo/serial (P/S converter) 35, um conversor D/A 36 e um controlador 37.

O mapeador de símbolo 31 mapeia os dados de transmissão de

18/45 dados seriais em um plano coordenado complexo. O mapeador de símbolos 31 converte os dados de transmissão de dados de bit em dados de símbolo para realizar modulação primária e mapeia os dados nos planos coordenados complexos M-1 (onde M é o número de subportadores). O conversor S/P converte os dados seriais em dados paralelos correspondentes a cada subportador de um sinal multiportador. O conversor S/P 32 converte os dados seriais após a modulação primaria inserida serialmente (símbolo de transmissão) em dados paralelos correspondentes a cada subportador de um sinal multiportador. A ordem do mapeador de símbolo 31 e o conversor S/P também podem ser mudadas.

O girador de fase 33 gira a fase dos dados paralelos correspondentes a cada subportador. O girador de fase 33 gira a fase dos dados paralelos inseridos de acordo com um sinal de controle do controlador 37. Ou seja, um ângulo de rotação de fase de 0 ou π, por exemplo, é dado para cadas subportador e a fase é girada. Aqui, o número máximo dos pedaços de dados paralelos cuja fase é girada é M-1. O conversor FFT inverso 34 executa IFFT dos dados paralelos cuja fase foi girada e converte os dados em um domínio de tempo. O conversor FFT inverso 34 realiza Transformada de Fourier inversa dos dados paralelos de cada subportador cuja fase tenha sido girada, realiza modulação de múltiplos portadores e gera um sinal de transmissão de um multiportador. O conversor P/S 35 converte os dados paralelos submetidos à modulação de múltiplos portadores em dados seriais. O conversor D/A 36 converte o sinal multiportador dos dados seriais em um sinal analógico e produz o sinal analógico.

O controlador 37 controla toda a operação do aparelho de transmissão e também controla os dados de transmissão. Ele fornece um sinal de controle ao girador de fase 33 e controla a definição e a mudança de um vetor de fase. Especificamente, o controlador 37 controla a operação de rotação de fase do girador de fase 33 com base nos tempos de envio de um preâmbulo e de um pós-âmbulo de dados de transmissão e atribui um vetor de fase específico aos dados de transmissão. O controlador 37 tem uma unidade de retenção de séries de bit e uma unidade de desvio cíclico, utiliza

19/45 uma série específica de bits de valores pseudo-aleatórios tendo dois valores de 0 e π baseados em uma série PN, por exemplo, gera uma série de bits baseada em uma quantidade de desvio cíclico específica, fornece a série de bits ao girador de fase 33 como um sinal de controle de um vetor de fase e gira a fase para cada subportador-alvo. Sendo assim, é definido um vetor de fase predeterminado.

Neste momento, o controlador 37 define diferentes vetores de fase no preâmbulo e no pós-âmbulo, respectivamente, e comuta o vetor de fase do girador de fase 33 em sincronização com o momento de cada momento de envio de preâmbulo e momento de envio de pós-âmbulo. O controlador 37 transmite os mesmos dados em símbolos consecutivos como dados de transmissão em cada preâmbulo e pós-âmbulo. Logo, neste caso, no preâmbulo e no pós-âmbulo, a forma de onda do sinal de transmissão multiportador se torna um grupo de onda senoidal. O vetor de fase da parte de dados, que contém o controle de quadro e a carga útil entre o preâmbulo e o pós-âmbulo, pode ter qualquer dentre diversos modos, de tal maneira que ele é feito igual ao pós-âmbulo, que é feito igual ao preâmbulo, que é definido para qualquer outro vetor de fase ou aquela rotação de fase não é dada.

Aqui, um exemplo de processo de determinação é mostrado em que o aparelho de transmissão 10 comuta, ao transmitir um pacote de transmissão de OFDM, o vetor de fase do vetor de fase A para o vetor de fase B.

O controlador 37 do aparelho de transmissão 10 conhece o número de símbolos incluídos no pacote de transmissão. Como o número de símbolos do Poá 105 é seis, o controlador 37 comuta o vetor de fase da unidade de atribuição de vetor de fase 15 do vetor de fase A para o vetor de fase B em um momento em que o número dos símbolos remanescentes do pacote de transmissão se torna seis. Assim, diferentes vetores de fase podem ser definidos para o preâmbulo 101 e pós-âmbulo 105, respectivamente. A figura 6 é um diagrama de bloco que mostra a configuração de um aparelho de recepção, de acordo com a primeira modalidade da invenção. A figura 7 é um diagrama de bloco que mostra a configuração da parte referen

20/45 te a um vetor de fase do aparelho de recepção, de acordo com a primeira modalidade da invenção. As figuras 6 e 7 mostram um exemplo de configuração da parte principal do aparelho de comunicação que se torna o aparelho de recepção na primeira modalidade. No exemplo de configuração, usase a Transformada de Fourier (FFT) para demodulação de um sinal multiportador. O aparelho de recepção inclui um circuito AGC 41, um conversor A/D 42, um conversor S/P 43, um conversor FFT 44, um girador de fase inversa 45, um conversor P/S 46, um controlador 47, um detector de carregador 48, um circuito de sincronização 49, um equalizador 50, um demodulador 51 e um estimador de qualidade de canal 52.

O circuito AGC 41 realiza amplificação de sinal enquanto realiza AGC (Auto Gain Control) de um sinal de recepção. O conversor A/D 42 converte o sinal de recepção (sinal analógico) em um sinal digital e dá saída ao sinal digital. O conversor S/P 43 converte dados seriais em dados paralelos correspondentes a casa subportador de um sinal multiportador. O conversor S/P 43 converte dados seriais de dados de recepção inseridos em serie (símbolo de recepção) em dados paralelos correspondentes a cada subportador de um sinal multiportador. O conversor FFT 44 realiza FFT dos dados paralelos e converte os dados em um domínio de frequência. O conversor FFT 44 realizar Transformada de Fourier dos dados paralelos de cada subportador, realiza demodulação do multiportador e gera dados de recepção de dados paralelos correspondentes a cada subportador do sinal multiportador.

O girador de fase inversa 45 gira a fase dos dados paralelos correspondentes a cada subportador. O girador de fase inversa 45 gira a fase dos dados paralelos inseridos de acordo com um sinal de controle do controlador 37 e restaura a fase de cada pedaço de dado para o anterior. Aqui, o número máximo de pedaços de dados paralelos cuja fase é girada é M-1. o conversor R/S 46 converte os dados paralelos cuja fase foi restaurada (girada novamente) correspondente a cada subportador do sinal multiportador em dados em série. Mudar a ordem do girador de fase inversa 45 e do conversor P/S 46 não interfere com a operação.

21/45

O controlador 47 controla toda a operação do aparelho de recepção. Ele fornece um sinal de controle ao girador de fase inversa 45 e controle a definição e a mudança de um vetor de fase a ser girado novamente. Especificamente, o controlador 47 controla a operação de rotação de fase do girador de fase inversa 45 e restaura a rotação de fase do dado de cada subportador para o anterior, de acordo com um vetor de fase específico. O controlador 47 tem uma unidade de retenção de série de bits e uma unidade de desvio cíclico, utiliza uma série de bits específicos de valores pseudoaleatórios tendo dois valores de 0 e π com base em uma série PN, por exemplo, gera uma série de bits com base em uma quantidade de desvio cíclico específico, fornece a série de bits ao girador de fase inversa 45 como um sinal de controle de um vetor de fase e gira a fase para cada subportador alvo. Neste caso, o sinal de controle do vetor de fase se torna um código inverso àquele do aparelho de transmissão. Sendo assim, a fase dos dados de cada subportador é restaurada (girada novamente) de acordo com um vetor de fase de configuração predeterminado.

Neste momento, o controlador 47 define diferentes vetores de fase no preâmbulo e no pós-âmbulo, respectivamente, e comuta o vetor de fase do girador de fase inversa 45 em resposta ao resultado de detecção de preâmbulo ou pós-âmbulo precedente. Sendo assim, o vetor de fase correspondente ao preâmbulo ou o vetor de fase correspondente ao pós-âmbulo é definido e a fase é girada inversamente. O vetor de fase da parte de dados entre o preâmbulo e o pós-âmbulo pode ser definido de acordo com diversos modos do vetor de fase do sinal de transmissão, de tal maneira que ele fica igual ao pós-âmbulo, que se torna igual ao preâmbulo, ou seja, está definido para qualquer outro vetor de fase ou aquela rotação de fase não é dada.

Aqui, um exemplo de processo de determinação é mostrado em que o aparelho de recepção 20 comuta, ao receber um pacote de recepção de OFDM, o vetor de fase do vetor de fase A para o vetor de fase B.

O controlador 47 do aparelho de recepção 20 sabe o número de símbolos incluídos no pacote de recepção. Como o número de símbolos do pós-âmbulo 105 é seis, o controlador 47 comuta o vetor de fase da unidade

22/45 de re-rotação de vetor de fase 25 do vetor de fase A para o vetor de fase B em um momento em que o número dos símbolos remanescentes do pacote de recepção se torna seis. Assim, os diferentes vetores de fase podem ser definidos para o preâmbulo 101 e o pós-âmbulo 105, respectivamente, girando assim, novamente, o pacote de recepção.

Alternativamente, o controlador 47 pode comutar o vetor de fase do vetor de fase A para o vetor de fase B em um momento em que o processo de re-rotação para o preâmbulo 101 está terminado.

Adicionalmente, o controlador 47 pode realizar o processo de rerotação para o pacote de recepção usando tanto o vetor de fase A quanto o vetor de fase B ao mesmo tempo. O detector de portador 48 insere os dados de recepção de dados seriais, executa a detecção de portador sobre o sinal após o vetor de fase sofrer nova rotação, de acordo com um vetor de fase específico, e determina o preâmbulo ou o pós-âmbulo ao determinar a presença ou a ausência de um portador. Se o detector de portador 48 detectar um portador, ele produz um sinal de detecção de portador para o circuito de sincronização 49. O detector de portador 48 será descrito mais tarde em detalhes.

O circuito de sincronização 49 insere os dados de recepção de dados seriais, gera um sinal de sincronização para sincronizar os dados de recepção e envia o sinal de sincronização para o conversor FFT 44 e equalizador 50. O equalizador 50 faz uma comparação entre a informação complexa dos dados de recepção de entrada e os dados conhecidos, encontra um coeficiente de equalização e equaliza a informação complexa. O demodulador 51 desfaz o mapa dos dados de recepção após a equalização do plano coordenado complexo. O demodulador 51 converte dados de símbolo no plano coordenado complexo para dados de bits e adquire dados de recepção. O estimador de qualidade de canal 52 insere o resultado do equalizador 50 e o resultado do demodulador 51 e mede a qualidade de recepção de um sinal piloto contido nos dados de recepção, estimando assim a característica do canal em cada sub-portador do sinal multiportador como estimativa de linha de transmissão (estimativa de canal). O resultado da estimativa

23/45 de qualidade de canal do estimador de qualidade de canal 52 é alimentado de novo no aparelho de transmissão. O aparelho de transmissão usa o resultado da estimativa de qualidade de canal para determinar um sistema de modulação apropriado para cada subportador.

O aparelho de recepção não sabe qual vetor de fase o sinal de chegada transmitido pelo aparelho de transmissão retém e, assim, realiza processamento de recepção usando um vetor de fase suposto. Neste caso, o detector de portador 48 realiza detecção de portador enquanto o controlador 47 comuta o vetor de fase do girador de fase inversa 45, se conformando à parte do quadro do pacote.

A figura 8 é um fluxograma para mostrar a operação de detecção de portador e processamento de recepção no aparelho de recepção da primeira modalidade da invenção. Primeiro, o controlador 47 define o vetor de fase A para um preâmbulo (primeiro vetor de fase) e dá o vetor de fase para um preâmbulo pelo girador de fase inversa 45, pesquisando assim um preâmbulo (etapa S11). O controlador 47 determina se o detector de portador 48 pode detectar ou não um portador e detecta um preâmbulo (etapa S12).

Se for detectado um preâmbulo, o controlador 47 comuta a definição para o vetor de fase B para um parâmetro (segundo vetor de fase) e dá o vetor de fase para um pós-âmbulo pelo girador de fase inversa 45 (etapa S13). Aqui, assume-se que o vetor de fase da parte de dados entre o preâmbulo e o pós-âmbulo é igual ao do pós-âmbulo. O controlador 47 começa o processamento de recepção de quadro, realiza processamento de sincronização por meio do circuito de sincronização 49 e estimativa de coeficiente de equalização pelo equalizador 50, realiza processamento de demodulação de controle de quadro e uma carga útil no demodulador 51, e adquire dados de recepção (etapa S14). As etapas S13 e S14 também podem ser substituídas entre si.

Então, enquanto o processamento de demodulação é realizado no demodulador 51, é feita uma pesquisa para um pós-âmbulo de acordo com o vetor de fase para um pós-âmbulo. Neste momento, o controlador 47

24/45 determina se o detector de portador 48 pode detectar ou não um pós-âmbulo (etapa S15). Se for detectado um pós-âmbulo, o controlador 47 assume que o final da parte de dados está determinado e realiza processamento de terminação de recepção de quadro (etapa S16).

Assim, no aparelho de recepção, um vetor de fase específico é definido e a detecção de portador do sinal correspondente ao vetor de fase é realizada, onde é detectado um preâmbulo no vetor de fase A pra um preâmbulo e é detectado um pós-âmbulo no no vetor de fase B para um pósâmbulo. Na primeira modalidade, o vetor de fase A para um preâmbulo e o vetor de fase B para um pós-âmbulo são comutados em resposta ao momento de detecção de sinal, pelo que o preâmbulo e o pós-âmbulo podem ser determinados em série de tempo.

A seguir, será discutida a operação referente à detecção de um preâmbulo e de um pós-âmbulo usando um vetor de fase. Primeiro, exemplos de pontos de sinal de dados de transmissão e dados de recepção em um plano complexo são mostrados. A figura 9 mostra um exemplo de pontos de sinal de dados de transmissão no plano complexo. As figuras 10 e 11 mostram um exemplo de pontos de sinal de dados de recepção no plano complexo; a figura 10 mostra o caso em que a sincronização de símbolo é conseguida e a figura 11 mostra o caso em que a sincronização de símbolo não é conseguida. Aqui, o caso onde a cadeia de bits de um vetor de fase é feita de 0 e π será discutido. A detecção de um pós-âmbulo será discutida abaixo; um preâmbulo também é detectado de modo similar.

Assume-se que o aparelho de transmissão transmite dados de transmissão de todos os 1, por exemplo, como um pós-âmbulo. Neste caso, o mapeador de símbolo 31 produz símbolos consecutivos correspondentes a 1 e os pontos de sinal concentram em um ponto no eixo I do plano complexo, como à esquerda da figura 9. A fase é 0-girada ou π-girada pelo girador de fase 33 e um vetor de fase é atribuído. Neste caso, o girador de fase 33 produz símbolos correspondentes a 1 ou -Γ e os pontos de sinal concentram em dois pontos com a origem entre o eixo I do plano complexo como à direita da figura 9.

25/45

No aparelho de recepção, que recebe os dados de transmissão mencionados acima, a saída do conversor FFT 44 se transforma, como à esquerda da figura 10 ou 11. Se a fase for inversamente 0-girada ou πgirada pelo girador de fase inversa 45 e o vetor de fase for girado novamente, o resultado se torna como à direita da figura 10 ou 11. ou seja, quando se consegue a sincronização de símbolo, a saída do conversor FFT 44 se torna o resultado, tal que os pontos de sinal se concentram em dois pontos com a origem entre o eixo I do plano complexo, como à direita da figura 10.

A saída do girador de fase inversa 45 se torna a saída tal que os pontos de sinal se concentram em um ponto sobre o eixo I do plano complexo por meio de re-rotação do vetor de fase e um símbolo correspondente a 1 é restaurado. Por outro lado, quando a sincronização de símbolo não é conseguida, a saída do conversor FFT 44 se torna uma saída tal que os pontos de sinal não se concentram sobre um ponto no plano complexo, a fase gira aleatoriamente e os pontos de sinal se posicionam sobre a circunferência, co a origem como o centro, como à esquerda na figura 11. A saída do girador de fase inversa 45 se torna uma saída tal que, se o vetor de fase for girado novamente, os pontos de sinal se posicionam sobre a circunferência com a origem como o centro sobre o plano complexo e a fase gira aleatoriamente.

Será discutida a configuração e a operação do detector de portador 48 usado na modalidade. A figura 12 é um diagrama de bloco que mostra um exemplo de configuração do detector de portador da modalidade da invenção e a figura 13 mostra um exemplo de pontos de sinal sobre o plano complexo no detector de portador da modalidade da invenção. O detector de portador 48 inclui uma unidade de atraso 121, um correlacionador de portador 122, um calculador de distribuição de correlação 123 e um determinador de comparação 124. O correlacionador de portador 122 faz uma comparação entre os dados de entrada e os dados atrasados pela unidade de atraso 121 e encontra uma correlação entre os portadores. Por exemplo, o correlacionador de portador 122 calcula o valor da correlação de portador C (n, k), de acordo com a seguinte expressão (1):

26/45

C (n, k) = d (n, k-1)xd (η, k)*(1) onde C: Valor de correlação de portador d: Valor complexo após FFT n: número de símbolo OFDM k: número de portador OFDM *: Conjugado Complexo

Para transmitir os mesmos dados consecutivos como pósâmbulo por um sinal multiportador de OFDM, a forma de onda do sinal de transmissão se torna um grupo de onda senoidal em que cada subportador é uma onda senoidal. Neste caso, a diferença de fase entre dois subportadores adjacentes é constante em todos os subportadores. Logo, se for encontrada uma correlação entre os portadores, obtém-se um valor constante em todos os subportadores. Ou seja, no pós-âmbulo, o valor de correlação de portador C (n, k), de acordo com a expressão (1), se torna um valor constante, a despeito de se conseguir ou não a sincronização.

Quando não se consegue a sincronização de símbolo, a entrada do detector de portador 48 se torna a entrada, tal que a fase gira aleatoriamente e os pontos de sinal se posicionam sobre a circunferência com a origem como o centro no plano complexo, como à esquerda da Figura 13. Em contraste, mesmo que a sincronização de símbolo não seja obtido, o resultado do correlacionador de portador 122 se torna a saída tal que os pontos de sinal se concentram sobre um ponto no plano complexo, como à direita da figura 13. Logo, quer os pontos de sinal da saída do correlacionador de portador 122 que se concentram sobre qualquer ponto no plano complexo sejam determinados ou não, torna-se possível determinar a presença ou a ausência de um pós-âmbulo, a saber, detectar um portador.

O calculador de distribuição de correlação 123 calcula uma distribuição de saída do correlacionador de portador 122 sobre o plano complexo. O determinador de comparação 124 compara o valor de saída do calculador de distribuição de correlação 123 com um valor limite predeterminado para determinação e dá saída ao resultado da determinação. Por exemplo, o calculador de distribuição de correlação 123 divide o plano complexo em

27/45 áreas para cada quadrante, etc., encontra o número de pontos de sinal existentes em cada área e calcula o valor máximo. Se o número de pontos de sinal existentes em qualquer área sobre o plano complexo exceder um número predeterminado, pode-se determinar que os pontos de sinal do valor de correlação de portador se concentram sobre a área. Logo, o determinador de comparação 124 determina se a saída do calculador de distribuição de correlação 123 excede ou não o valor limite, determinando assim a presença ou a ausência de um portador. O resultado da determinação do determinador de comparação 124 é enviado como um sinal de detecção de portador do detector de portador 48.

A figura 14 é um diagrama de bloco para mostrar um primeiro exemplo da configuração de um calculador de distribuição de correlação usado na modalidade da invenção. A figura 15 mostra as áreas dos pontos de sinal sobre o plano complexo contados no calculador de distribuição de correlação na figura 14. Um calculador de distribuição de correlação 123A no primeiro exemplo inclui dois determinadores de código 131A e 131B, quatro contadores 132A, 132B, 132C e 132D, e um detector de valor máximo 133.

O calculador de distribuição de correlação 123A determina o código de um componente em-fase (componente de sinal I) de um sinal complexo de entrada pelo determinador de código 131A e determina o código de um componente de quadrature (componente de sinal Q) pelo determinador de código 131B. O calculador de distribuição de correlação 123A conta os números de pontos de sinal positivos e negativos produzidos pelos determinadores de código 131A e 131B pelos contadores 132A a 132D.

Sendo assim, o número de portadores existentes em cada um dos quatro primeiros quadrantes no plano complexo, é contado como uma distribuição de resultado do correlacionador de portador 122 no plano complexo, conforme mostrado na figura 15. Quando da finalização da contagem dos números dos pontos de sinal para todos os sub-portadores, o calculador de distribuição de correlação 123A detecta e dá saída ao valor máximo das contagens dos contadores 132A a 132D pelo detector de valor máximo 133.

Se a contagem de qualquer um dos contadores 132A a 132D for

28/45 grande e o valor máximo produzido pelo detector de valor máximo 133 exceder urn valor predeterminado, considera-se que os pontos de sinal da saída do correlacionador de portador 122 se concentram sobre qualquer área no plano complexo. O determinador de comparação 124 do detector de portador 48 define um valor limite como 0,75, por exemplo, e compara a razão entre o número total de portadores do sinal multiportador e a contagem dos portadores existentes em um quadrante específico no plano complexo (a saber, o valor máximo de saída do calculador de distribuição de correlação 123) com o valor limite. Neste momento, o valor limite < (contagem/ (número total de portadores de uso)). Se a razão exceder o valor limite, determina-se que o portador está detectado.

A figura 16 é um diagrama de bloco que mostra um segundo exemplo da configuração de um calculador de distribuição de correlação usado na modalidade da invenção. A figura 17 mostra as áreas dos pontos de sinal sobre o plano complexo contados no calculador de distribuição de correlação na figura 16. Um calculador de distribuição de correlação 123B no segundo exemplo inclui um girador de fase 145, quatro determinadores de código 141A, 141B, 141C e 141 D, oito contadores 142A, 142B, 142C, 142D, 142E, 142F, 142G e 142H e um detector de valor máximo 143.

O calculador de distribuição de correlação 123B determina o código de um componente em fase de um sinal complexo de entrada pelo determinador de código 141A, determina o código de um componente de quadrature pelo determinador de código 141B, determina o código de um componente em fase de um sinal fornecido pela rotação por π/4 do sinal complexo pelo determinador de código 141C e determina o código de um componente de quadrature pelo determinador de código 141 D. O calculador de distribuição de correlação 123B conta o número de pontos de sinal positivos e negativos produzidos pelos determinadores de código 141A a 141D por meio dos contadores 142A a 142H. Sendo assim, o calculador de distribuição de correlação 123B conta o número de portadores existentes na área correspondente a cada quadrante em um estado em que o eixo IQ do plano complexo é girado π/4 (45°) (cada quadrante em um estado em que cada ponto

29/45 de sinal é girado π/4 no plano complexo) em paralelo com a contagem do número de portadores existentes em cada um dos quatro primeiros quadrantes no plano complexo, conforme mostrado na figura 17. No segundo exemplo, a distribuição de saída do correlacionador de portador 122 sobre o plano complexo pode ser detectada com mais precisão e a detecção errônea pode ser diminuída, tal que a precisão da detecção do valor máximo no detector de valor máximo 143 pode ser melhorada. Sendo assim, a precisão de detecção de portador do detector de portador 48 pode ser melhorada.

(Segunda Modalidade)

A figura 18 é um diagrama de bloco que mostra a configuração de um aparelho de transmissão de acordo com uma segunda modalidade da invenção. Afigura 18 mostra um exemplo de configuração da parte principal de um aparelho de comunicação que se torna o aparelho de transmissão na segunda modalidade. No exemplo de configuração, é usada Transformada em ondulação inversa (IDWT) para modulação de um sinal multiportador. O aparelho de transmissão inclui um mapeador de símbolo 31, um conversor S/P 32, um girador de fase 233, um conversor em ondulação inverso 234, um conversor P/S 35, um conversor D/A 36, e um controlador 37. Nas modalidades a seguir, a descrição é dada centralizando em torno de partes diferentes da primeira modalidade e uma configuração e operação similares não serão discutidas novamente.

O girador de fase 233 gira a fase dos dados paralelos correspondentes a cada subportador de acordo com um sinal de controle do controlador 237. Para usar Transformada em ondulação inversa, um par subportador (um par de subportadores adjacentes) forma informação complexa. Na figura 18, duas linhas de sinal encerradas por uma elipse indicam um par subportador. Logo, a entrada 2n-1ésima (n é um inteiro positivo) é um componente de fase n da informação complexa, a 2n-ésima entrada é um componente de quadrature da informação complexa (onde 1< n < M/2-1), os números subportadores são considerados como sendo 0 a M-1, o subportador complexo é formado de um par sub-portador e a fase de cada par sub-portador é girada como com o uso de Transformada de Fourier inversa.

30/45

Ou seja, um ângulo de rotação de fase de 0 ou π, por exemplo, é dado para cada par de subportadores e a fase é girada. Ao contrário do caso do uso de Transformada de Fourier inversa, o número máximo de pedaços de dados paralelos cuja fase é girada é M/2-1.

O conversor em ondulação inversa 234 realiza IDWT dos dados paralelos cujas fases tenham sido giradas e converte os dados em um domínio de frequência. O conversor em ondulação inversa 234 realiza Transformada em ondulação inversa dos dados paralelos de cada subportador cuja fase tenha sido girada, realiza modulação de multiportador e gera um sinal de transmissão de multiportador. A ordem do mapeador de símbolo 31 e do conversor S/P 32 também pode ser mudada.

O controlador 237 controla toda a operação do aparelho de transmissão e dados de transmissão. Ele fornece um sinal de controle ao girador de fase 233 e controla a definição e a mudança de um vetor de fase. Especificamente, o controlador 237 controla a operação de rotação de fase do girador de fase 233 com base nos tempos de envio de um preâmbulo e um pós-âmbulo de dados de transmissão e atribui um vetor de fase específico aos dados de transmissão. O controlador 237 usa uma série de bits específica de valores pseudo-aleatorios tendo dois valores de 0 e π com base em uma série PN, por exemplo, e gera uma série de bits com base em uma quantidade de desvio cíclico específico, como na primeira modalidade. O controlador 237 fornece a série de bits ao girador de fase 233 como um sinal de controle de um vetor de fase e gira a fase para cada par subportador-alvo, definindo assim um vetor de fase predeterminado. Neste momento, o controlador 237 define diferentes vetores de fase no preâmbulo e no pósâmbulo e comuta o vetor de fase do girador de fase 233 em sincronização com o tempo de cada tempo de envio de preâmbulo e de pós-âmbulo.

A figura 19 é um diagrama de bloco que mostra a configuração de um aparelho de recepção de acordo com a segunda modalidade da invenção. A figura 20 é um diagrama de bloco que mostra a configuração da parte concernente a um vetor de fase, do aparelho de recepção, de acordo com a segunda modalidade da invenção. As figuras 19 e 20 mostram um

31/45 exemplo de configuração da parte principal do aparelho de comunicação que se torna o aparelho de recepção na segunda modalidade. No exemplo de configuração, usa-se Transformada em ondulação (DWT) para demodulação de um sinal multiportador. O aparelho de recepção inclui um circuito AGC 41, um conversor A/D 42, um conversor S/P 43, um conversor em ondulação 244, um girador de fase inversa 245, um conversor P/S 46, um controlador 247, um detector de portador 48, um circuito de sincronização 49, um equalizador 50, um demodulador 51 e um estimador de qualidade de canal 52.

O conversor em ondulação 244 realiza DWT de dados paralelos e converte os dados em um domínio de tempo. O conversor em ondulação 244 realiza Transformada em ondulação dos dados paralelos de cada subportador, realiza demodulação de multiportador e gera dados de recepção de dados paralelos correspondentes a cadas subportador do sinal multiportador.

O girador de fase inversa 245 gira a fase dos dados paralelos correspondentes a cada subportador de acordo com um sinal de controle a partir do controlador 247 e restaura a fase de cada pedaço de dado para o anterior. Na Figura 20, duas linhas de sinal encerradas por uma elipse indicam um par de subportadores. Ao contrário do caso em que se usa Transformada de Fourier, o número máximo de dados paralelos cuja fase é girada é M/2-1. Mudar a ordem do girador de fase inversa 245 e do conversor P/S 46 não interfere com a operação.

O controlador 247 controla toda a operação do aparelho de recepção. Ele fornece um sinal de controle ao girador de fase inversa 245 e controla a definição e a mudança de um vetor de fase a ser girado novamente. Especificamente, o controlador 247 controla a operação de rotação de fase do girador de fase inversa 245 e restaura a rotação de fase dos dados de cada subportador ao que era anteriormente, de acordo com um vetor de fase específico. O controlador 247 utiliza uma série de bits específica de valores pseudo-aleatórios tendo dois valores de 0 e π, com base em uma série PN, por exemplo, e gera uma série de bits com base em uma quantidade de desvio cíclico específico, como na primeira modalidade. O controla

32/45 dor 247 fornece a série de bits ao girador de fase inversa 245 como um sinal de controle de um vetor de fase e gira a fase para cada par de subportadores-alvos. Neste caso, o sinal de controle do vetor de fase se torna um código inverso àquele do aparelho de transmissão. Sendo assim, a fase dos dados de cada subportador é restaurada (girada novamente) de acordo com um vetor de fase com configuração predeterminada. Neste momento, o controlador 247 define diferentes vetores de fase no preâmbulo e no pós-âmbulo e comuta o vetor de fase do girador de fase inversa 245 em resposta ao resultado de detecção do preâmbulo ou pós-âmbulo precedente.

Assim, na configuração que usa Transformada em ondulação no lugar de FFT, o aparelho de recepção também pode determinar o preâmbulo e o pós-âmbulo e detectar um portador, como na primeira modalidade. Logo, o aparelho de recepção pode iniciar o processamento de recepção de acordo com a detecção do preâmbulo e pode realizar processamento de terminação de recepção, de acordo com a detecção do pós-âmbulo.

(Terceira Modalidade)

A figura 21 é um diagrama de bloco que mostra a configuração de um aparelho de recepção de acordo com uma terceira modalidade da invenção. A terceira modalidade mostra uma configuração para a detecção de um preâmbulo e de um pós-âmbulo em paralelo no aparelho de recepção. O aparelho de recepção inclui um circuito AGC 41, um conversor A/D 42, um conversor S/P 43, um conversor FFT 44, um girador de fase inversa 345A, um girador de fase inversa 345B, um conversor P/S 346A, um conversor P/S 346B, um controlador 347, um detector de preâmbulo 361, um detector de pós-âmbulo 362, um circuito de sincronização 49, um equalizador 50 e um demodulador 51. O canal do girador de fase inversa 345A, o conversor P/S 346A e o detector de preâmbulo 361 e o canal do girador de fase inversa 345B, o conversor P/S 346B e o detector de pós-âmbulo 362 são proporcionados em paralelo no lado de saída do conversor FFT 44. O circuito de sincronização 49 e o equalizador 50 são conectados ao lado de saída do conversor P/S 346A.

A figura 21 mostra um exemplo de configuração que inclui o

33/45 conversor FFT. Alternativamente, a configuração também pode ser aplicada de uma maneira similar se for incluído um conversor em ondulação no lugar do conversor FFT.

O girador de fase inversa 345A define o vetor de fase A para um preâmbulo e gira a fase dos dados paralelos correspondentes a cada subportador de acordo com o sinal de controle do controlador 347. O conversor P/S 346A insere dados paralelos correspondentes a cada subportador de um sinal multiportador produzido pelo girador de fase inversa 345A e converte os dados paralelos em dados em série. A ordem do girador de fase inversa 345A e do conversor P/S 346A podem ser mudada entre eles.

O girador de fase inversa 345B define o vetor de fase B para um pós-âmbulo e gira a fase dos dados paralelos correspondentes a cada subportador de acordo com um sinal de controle do controlador 347. O conversor P/S 346B insere dados paralelos correspondentes a cada subportador de um sinal multiportador produzido pelo girador de fase inversa 345B e converte os dados paralelos em dados em série. A ordem do girador de fase inversa 345B e do conversor P/S 346B pode ser mudada entre eles.

O controlador 347 produz um sinal de controle para definir o vetor de fase A para um preâmbulo para o girador de fase inversa 345A. O controlador 347 produz um sinal de controle para definir o vetor de fase B para um pós-âmbulo do girador de fase inversa 345B.

O detector de preâmbulo 361 e o detector de pós-âmbulo 362 tem uma configuração e uma função similar àquela do detector de portador 48 na figura 6. O detector de preâmbulo 361 insere dados de recepção cuja fase tenha sido restaurada (girada novamente) usando o vetor de fase A para um preâmbulo pelo girador de fase inversa 345A, realiza detector de portador e detecta a presença ou a ausência de um preâmbulo. Um sinal de detecção de preâmbulo do detector de preâmbulo 361 é mandado para o circuito de sincronização 49 e o equalizador 50 é usado para iniciar o processamento de recepção. Aqui, assume-se que o vetor de fase da parte de dados entre o preâmbulo e o pós-âmbulo é igual ao do pós-âmbulo.

O detector de pós-âmbulo 362 insere dados de recepção cuja

34/45 fase tenha sido restaurada (girada novamente) usando o vetor de fase B para um pós-âmbulo pelo girador de fase inversa 345B, realiza detector de portador e detecta a presença ou ausência de um pós-âmbulo. Um sinal de detecção de pós-âmbulo do detector de pós-âmbulo 362 é enviado para o demodulador 51 e é usado para processamento de terminação de recepção.

O detector de preâmbulo 361 e o detector de pós-âmbulo 362 operam em paralelo e o processamento de detecção de preâmbulo e o processamento de detecção de pós-âmbulo são realizados em paralelo. Como o detector de preâmbulo 361 e o detector de pós-âmbulo 362 têm uma configuração simples similar àquela do detector de portador, se eles forem fornecidos em paralelo, a escala do circuito não se torna tão grande.

A figura 22 é um fluxograma que mostra um primeiro exemplo da operação do processamento de detecção e recepção de portador no aparelho de recepção da terceira modalidade da invenção. Quando o detector de portador é iniciado sob o controle do controlador 347, o detector de preâmbulo 362 determina a presença ou a ausência de um preâmbulo e, concorrentemente, o detector de pós-âmbulo 362 determina a presença ou a ausência de um pós-âmbulo. Ou seja, se o detector de portador, que usa o vetor de fase A no detector de preâmbulo 361, resultar ou não em sucesso (etapa S21) e se a detecção de pós-âmbulo, que usa o vetor de fase B no detector de pós-âmbulo 362, for bem sucedida ou não (etapa S22). O processamento de detector de portador opera em todos os momentos e se um portador for detectado, o controlador 347 realiza processamento em resposta ao preâmbulo ou ao pós-âmbulo.

Se a detecção de portador, que usa o vetor de fase A, resultar em sucesso, a saber, se for detectado um preâmbulo, o controlador 347 inicia o processamento de recepção de quadro de acordo com a detecção do preâmbulo (etapa S23). Neste caso, com base em um sinal de detecção de preâmbulo, o controlador 347 realiza processamento de sincronização por meio do circuito de sincronização 49 e estimativa de coeficiente de equalização pelo equalizador 50, inicia o processamento de demodulação do controle de quadro e uma carga útil no demodulador 51 e adquire dados de recep

35/45 ção. Se a detecção de portador, que usa o vetor de fase B for bem sucedida, a saber, se for detectado um pós-âmbulo, o controlador 347 termina o processamento de recepção de quadro, de acordo com a detecção do pósâmbulo (S24). Neste caso, o controlador 347 produz um sinal de detecção de pós-âmbulo para indicar o final da parte de dados e termina o processamento de demodulação no demodulador 51.

A figura 23 é um fluxograma que mostra um segundo exemplo da operação de detecção de portador e processamento de recepção no aparelho de recepção da terceira modalidade da invenção. O segundo exemplo mostra o processamento quando a detecção de portador é bem sucedida em ambos os vetores de fase, A e B. Neste caso, determina-se se a detecção de portador que usa o vetor de fase A no detector de preâmbulo 361, foi bem-sucedida ou não e se a detecção de portador, que usa o vetor de fase B no detector de pós-âmbulo 362, foi bem-sucedida ou não (etapa S31).

Se a detecção de portador for bem-sucedida tanto no vetor de fase A quanto no vetor de fase B, um dos dois resultados é errôneo e, consequentemente, o controlador 347 realiza o processamento em resposta ao resultado de detecção precedente. Ou seja, o controlador 347 seleciona o preâmbulo ou pós-âmbulo detectado diferente do detectado anteriormente como detecção válida (S32). Especificamente, se um preâmbulo for detectado previamente, então o próximo será um pós-âmbulo e, consequentemente, determina-se que um pós-âmbulo é detectado e o processamento de recepção é terminado. Por outro lado, se um pós-âmbulo tiver sido detectado previamente, então o próximo será um preâmbulo e, consequentemente, determina-se que um preâmbulo é detectado, e o processamento de recepção é iniciado.

Assim, na terceira modalidade, torna-se possível que o aparelho de recepção detecte um preâmbulo e um pós-âmbulo em paralelo usando os vetores de fase A e B e execute apropriadamente o processamento de inicio de recepção e o processamento de terminação de recepção em resposta à detecção. Logo, se o tamanho da parte de dados em um pacote for variável e for proporcionado um pós-âmbulo no aparelho de transmissão, o aparelho

36/45 de recepção pode determinar um pós-âmbulo sem a necessidade de sincronização de símbolo e o processamento de comunicação em cada aparelho pode ser executado apropriadamente.

(Quarta Modalidade)

A figura 24 é um diagrama de bloco que mostra a configuração de um aparelho de recepção de acordo com a quarta modalidade da invenção. A quarta modalidade mostra uma configuração para saltar o processamento de vetor de fase de uma parte de dados no aparelho de recepção. O aparelho de recepção inclui um circuito AGC 41, um conversor A/D 42, um conversor S/P 43, um conversor FFT 44, um girador de fase inversa 445, um conversor P/S 446A, um conversor P/S 446B, um controlador 447, um detector de portador 48, um circuito de sincronização 49, um equalizador 50, um demodulador 51 e um estimador de qualidade de canal 52. O canal do girador de fase inversa 445 e o conversor P/S 446A e o canal do conversor P/S 446 são proporcionados em paralelo no lado de saída do conversor FFT 44.

A figura 24 mostra um exemplo de configuração que inclui o conversor FFT. Alternativamente, a configuração também pode ser aplicada de uma maneira similar se um conversor em ondulação for incluído no lugar do conversor FFT.

O girador de fase inversa 445 define o vetor de fase a para um preâmbulo ou o vetor de fase B para um pós-âmbulo e gira a fase dos dados paralelos correspondentes a cada subportador de acordo com um sinal de controle oriundo do controlador 447. O conversor P/S 446A insere dados paralelos correspondentes a cada sub-portador de um sinal multiportador produzido pelo girador de fase inversa 445 e converte os dados paralelos em dados em série. O controlador 447 comuta o vetor de fase do girador de fase inversa 445 para o vetor de fase A ou vetor de fase B em resposta ao resultado de detecção precedente de preâmbulo ou pós-âmbulo.

O detector de portador 48 detecta a presença ou a ausência de um portador a partir dos dados cuja fase tenha sido restaurada (girada novamente) de acordo com o vetor de fase A ou vetor de fase B, detectando assim um preâmbulo ou pós-âmbulo. A ordem do girador de fase inversa

37/45

445 e do conversor P/S 446A pode ser mudada se o girador de fase inversa for proporcionado em um estágio posterior do conversor P/S, o número de conversores P/S proporcionados em paralelo no exemplo mostrado na Figura pode ser reduzido a um.

O conversor P/S 446B converte dados paralelos correspondentes a cada sub-portador de um sinal multiportador produzido pelo conversor FFT 44 em dados em série e produz os dados seriais para o circuito de sincronização 49 e equalizador 50. O processamento de sincronização é realizado no circuito de sincronização 49, a estimativa de coeficiente de equalização é realizada no equalizador 50, o processamento de demodulação do controle de quadro e uma carga útil após a equalização é executada no demodulador 51 e os dados de recepção são adquiridos.

Assim, na quarta modalidade, o aparelho de recepção detecta um preâmbulo e um pós-âmbulo usando o vetor de fase A ou B. Para a parte de dados contendo o controle de quadro e uma carga útil, os dados que não passaram através do girador de fase inversa e não foram submetidos à rotação de fase, são submetidos ao processamento de demoulação como estão. Logo, se não for dada rotação de fase ao vetor de fase da parte de dados no aparelho de transmissão, o aparelho de recepção pode executar apropriadamente o processamento de demodulação da parte de dados.

(Quinta Modalidade)

A figura 25 é um diagrama de bloco que mostra a configuração de um aparelho de recepção de acordo com uma quinta modalidade da invenção. A quinta modalidade mostra uma configuração para a detecção de um preâmbulo e de um pós-âmbulo em paralelo e saltando o processamento de vetor de fase de uma parte de dados no aparelho de recepção. O aparelho de recepção inclui um circuito AGC 41, um conversor A/D 42, um conversor S/P 43, um conversor FFT 44, um girador de fase inversa 545A, um girador de fase inversa 545B, um conversor P/S 546A, um conversor P/S 546B, um conversor S/P 546C, um controlador 547, um detector de preâmbulo 561, um detector de pós-âmbulo 562, um circuito de sincronização 49, um equalizador 50, um demodulador 51, e um estimador de qualidade de

38/45 canal 52. O canal do girador de fase inversa 545A, conversor P/S 546A, e detector de preâmbulo 561, o canal do girador de fase inversa 545B, conversor P/S 546B e detector de pós-âmbulo 562 e o canal do conversor P/S 546C são proporcionados em paralelo no lado de saída do conversor FFT 44.

Embora a figura 25 mostra um exemplo de configuração que inclui o conversor FFT 44, a configuração também pode ser aplicada de uma maneira similar se um conversor em ondulação for incluído no lugar do conversor FFT.

O girador de fase inversa 545A define o vetor de fase A para um preâmbulo e gira a fase dos dados paralelos correspondentes a cada subportador de acordo com um sinal de controle do controlador 547. O conversor P/S 546A converte dados paralelos de saída do girador de fase inversa 545A em dados em série. O detector de preâmbulo 561 insere dados de recepção cuja fase tenha sido restaurada (girada novamente) usando o vetor de fase A para um preâmbulo pelo girador de fase inversa 545A, realiza detector de portador e detecta a presença ou a ausência de um preâmbulo.

O girador de fase inversa 545B define o vetor de fase B para um pós-âmbulo e gira a fase dos dados paralelos correspondentes a cada subportador de acordo com um sinal de controle do controlador 547. O conversor P/S 546B converte os dados paralelos de saída do girador de fase inversa 545B em dados em série. O detector de pós-âmbulo 562 produz dados de recepção cuja fase tenha sido restaurada (girada novamente) usando o vetor de fase B para um pós-âmbulo pelo girador de fase inversa 545B, realiza detecção de portador e detecta a presença ou a ausência de um pósâmbulo.

O conversor P/S 546C converte dados paralelos correspondentes a cada subportador de um sinal multiportador produzido pelo conversor FFT 44 em dados em série e manda os dados seriais para o circuito de sincronização 49 e equalizador 50. O processamento de sincronização é realizado no circuito de sincronização 49, a estimativa de coeficiente de equalização é realizada no equalizador 50, o processamento de demodulação de

39/45 controle de quadro e uma carga útil após a equalização é executada no demodulador 51 e os dados de recepção são adquiridos. A ordem do girador de fase inversa 545A e conversor P/S 546A pode ser mudada e a ordem do girador de fase inversa 545B e conversor P/S 546B pode ser mudada. Se o girador de fase inversa for proporcionado em um estágio posterior do conversor P/S, o número de conversores P/S proporcionados em paralelo no exemplo mostrado na figura, pode ser reduzido a um.

Assim, na quinta modalidade, o aparelho de recepção detecta um preâmbulo e um pós-âmbulo em paralelo usando o vetor de fase A e o vetor de fase B. Para a parte de dados contendo controle de quadro e uma carga útil, dados não passados através do girador de fase inversa e não submetidos à rotação de fase, são submetidos ao processamento de demodulação como estão. Logo, se a rotação de fase não for dada ao vetor de fase da parte de dados no aparelho de transmissão, o aparelho de recepção pode executar apropriadamente o processamento de demodulação da parte de dados, assim como detectar um preâmbulo e um pós-âmbulo.

Para aplicar qualquer outro vetor de fase diferente de um preâmbulo ou de um pós-âmbulo à parte de dados na quarta ou quinta modalidade, um girador de fase inversa para realizar processamento de vetor de fase para a parte de dados pode ser proporcionado.

(Sexta Modalidade)

Uma sexta modalidade da invenção mostra exemplos de configuração de um aparelho de transmissão e de um aparelho de recepção quando cada aparelho é aplicado a um aparelho de comunicação sem fio para conduzir comunicações usando um enlace de rádio. A figura 26 é um diagrama de bloco que mostra a configuração do aparelho de transmissão de acordo com a sexta modalidade da invenção. A figura 27 é um diagrama de bloco para mostrar a configuração do aparelho de recepção de acordo com a sexta modalidade da invenção.

O aparelho de transmissão inclui um mapeador de símbolo 631, um conversor S/P 632, um girador de fase 633, um conversor FFT inverso 634, um conversor P/S 635, um conversor D/A 636, um controlador 637, um

40/45 transmissor de rádio 661 e uma antena 662. As configurações e funções do mapeador de símbolo 631 para o conversor D/A 636 e controlador 637 são similares àquelas da primeira modalidade na figura 5.

O transmissor de rádio 661 tem uma unidade de transmissão RF contendo um conversor superior para converter um sinal de transmissão em uma banda de frequência de rádio, um amplificador de potência para amplificar a potência do sinal de transmissão e similares. O sinal de transmissão da banda de frequência de rádio que sai do transmissor de rádio 661 é irradiado como uma onda de radio a partir da antena 662 para transmissão.

O aparelho de recepção inclui uma antena 671, um receptor de radio 672, um circuito AGC 641, um conversor A/D 642, um conversor S/P 643, um conversor FFT 644, um girador de fase inversa 645, um conversor S/P 646, um controlador 647, um detector de portador 648, um circuito de sincronização 649, um equalizador 650, um demodulador 651, um estimador de qualidade de canal 652. As configurações e funções do circuito AGC 641 para o eqx 652 e controlador 6467 são similares àquelas da primeira modalidade mostrada na figura 6.

O receptor de rádio 672 tem uma unidade de recepção RF contendo um conversor inferior para converter um sinal de recepção em uma banda de base e similares. O sinal de recepção fornecido ao receber uma onda de rádio na antena 671 é convertido em uma banda de base pelo receptor de rádio 672 e diversos tipos de processamento de recepção são realizados no conjunto de circuitos no estágio seguinte.

Embora as figuras 26 e 27 mostrem exemplos de configuração usando FFT/FFT inversa, a configuração também pode ser aplicada de uma maneira similar se for usada transformada em ondulação/Transformada em ondulação inversa no lugar da FFT/FFt inversa.

Assim, a configuração de cada uma das modalidades descritas acima é aplicada no aparelho de comunicação usando um enlace de radio, onde o aparelho de recepção pode determinar um pós-âmbulo sem a necessidade de sincronização de símbolo e o processamento da comunicação em cada aparelho pode ser executado apropriadamente.

41/45 (Sétima Modalidade)

Uma sétima modalidade da invenção mostra um exemplo de configuração quando ela é aplicada a um aparelho de comunicação por linha de energia, para conduzir comunicações usando uma linha de energia como um meio de comunicação. A figura 28 mostra a configuração de um sistema de comunicação em linha de energia de acordo com a sétima modalidade. O sistema de comunicação em linha de energia na figura 28 inclui modems PLC 1100M, 1100T1, 1100T2, 1100T3, .... 1100TN de uma pluralidade de aparelhos de comunicação conectados a uma linha de energia1350. Embora a figura 28 mostre cinco modems PLC, o número de modems conectados pode ser qualquer. O modem PLC 1100M funciona como uma unidade mestre e gerencia o estado de conexão (estado de enlace) de outros modems PLC 1100T1, ..., 1100TN que funcionam como unidades servo. No entanto, o modem PLC que funciona como a unidade mestre não é indispensável. Na descrição a seguir, os modems PLC são chamados genericamente de modem PLC 1100.

A linha de energia 1350 é mostrada como uma linha na figura 28; na verdade, são dois ou mais fios condutores e o modem PLC 1100 é conectado a dois deles.

As figuras 29A a 29C mostram as aparências do modem PLC 1100; a figura 29A é uma vista em perspectiva externa que mostra a frente; a Figura 29B é uma vista frontal; e a figura 29C é uma vista traseira. O modem PLC 1100 mostrado nas figuras 29A a 29C tem um alojamento 1101. Um indicador 1105 feito de LEDs (Light Emitting Diodes) 1105A, 1105B, e 1105C é proporcionado na frente do alojamento 1101, conforme mostrado nas figuras 29A e 29B. Um conector de energia 1102, uma tomada modular LAN (Local Area Network) 1103 de RJ45, etc., e um comutador de mudança 1104 para comutar o modo de operação, etc., são proporcionados na parte de trás do alojamento 1101 conforme mostrado na figura 29C. um cabo de energia (não mostrado nas figuras 29A-29C) é conectado ao conector de energia 1102 e um cabo LAN (não mostrado nas figuras 29A-29C) é conectado à tomada modular 1103. O modem PLC 1100 pode ser adicionalmente

42/45 dotado de um conector Dsub (D-subminiatura) para conexão a um cabo Dsub.

A figura 30 é um diagrama de bloco que mostra um exemplo da configuração de hardware do modem PLC 1100. O modem PLC 1100 tem um módulo de circuito 1200 e uma fonte de energia de comutação 1300 conforme mostrado na figura 30. A fonte de energia de comutação 1300 fornece diversas voltagens (por exemplo, +1,2 V, +3,3 V, e +12 V) ao módulo de circuito 1200; por exemplo, ele inclui um Transformador de comutação e um conversor DC-DC (não mostrado).

O módulo de circuito 1200 é dotado de um IC principal IC (Circuito Integrado) 1210, um AFE IC (Analog Front End Integrated Circuit - Circuito Integrado de Extremidade Frontal analógica) 1220, uma Ethernet (marca registrada) PHY IC (Physic Layer Integrated Circuit) 1230, memória 1240, um filtro passa baixo (LPF) 1251, um driver IC 1252, um filtro de passagem de banda (BPF) 1260, e um acoplador 1270. A linha de energia de comutação 1300 e o acoplador 1270 são conectados ao conector de energia 1102 e adicionalmente são conectados à linha de energia 1350 através de um cabo de energia 1320, uma tomada de energia 1330, e um soquete 1340. O IC principal 1210 funciona como um circuito de controle para conduzir comunicações por linha de energia.

O IC principal inclui uma CPU (Central Processing Unit) 1211, um bloco PLC MAC (camada Power Line Communication Media Access Control) 1212, e um bloco PHY (Power Line Communication Physical layer) 1213. A CPU 1211 instala um processador de 32 bits RISC (Reduced Instruction Set Computer), por exemplo. O bloco PLC MAC 1212 gerencia uma camada MAC (camada Media Access Control) de sinais de transmissão e de recepção e o bloco PLC PHY 1213 gerencia uma camada PHY (camada Physical) de sinais de transmissão e de recepção. AFE IC 1220 inclui um conversor D/A (DAC) 1221, um conversor A/D (ADC) 1222, e um amplificador de ganho variável (VGA) 1223. O acoplador 1270 inclui um transformador de bobina 1271 e capacitores de acoplamento 1272a e 1272b. A CPU 1211 controla a operação do bloco PLC MAC 1212 e do bloco PLC PHY

43/45

1213 e também controla todo o modelo PLC 1100 usando dados armazenados na memória 1240.

Um resumo das comunicações do modelo PLC 1100 é conforme segue: os dados entram através do plugue modular 1103, sendo enviados para o IC principal 1210 através da Ethernet (marca registrada) PHY IC 1230. O IC principal 1210 realiza processamento de sinal digital dos dados, gerando assim um sinal de transmissão digital. O conversor D/A (DAC) 1221 de AFE IC 1220 converte o sinal digital de transmissão gerado em um sinal analógico e o sinal analógico é enviado para a linha de energia 1350 através do filtro passa-baixo 1251, do driver IC 1252, do acoplador 1270, do conector de energia 1102, do cabo de energiaO 1320, do plugue de energia 1330, e do soquete 1340.

O sinal analógico recebido da linha de energia 1350 é enviado pelo filtro passa-baixo 1260 via acoplador 1270 e é submetido à controle de ganho pelo amplificador de ganho variável (VGA) 1223 do AFE IC 1220 e então, é convertido para um sinal digital pelo conversor A/D (ADC) 1222. o sinal digital fornecido é enviado para o IC principal 1210, que então realia processamento do sinal digital, pelo que o sinal é convertido para dado digital. O dado digital fornecido é enviado do plugue modular 1103 através da Ethernet (marca registrada) PHY IC 1230.

O modem PLC 1100 conduz comunicações de multiportador usando uma pluralidade de sub-portadores, de acordo com o sistema OFDM e o IC principal 1210 obtém processamento de sinal digital concernente a um sinal de comunicação. O processamento de sinal digital do processamento de conversão de dados de transmissão em um sinal de transmissão OFDM, o processamento de conversão de um sinal de recepção OFDM em um dado de recepção, o processamento de detecção de portador, o processamento de detecção da presença ou ausência do sinal OFDM transmitido, etc., é realizado principalmente no bloco PHY 1213.

A configuração de cada uma das modalidades descritas acima é aplicada no IC principal 1210 do modem PLC 1100, pelo que o aparelho de recepção pode determinar um pós-âmbulo sem a necessidade de sincroni

44/45 zação de símbolo e o processamento de comunicação em cada aparelho pode ser executado de modo apropriado.

Conforme descrito acima, na sétima modalidade, para transmitir um pacote contendo dados de comunicação, um pós-âmbulo indicando o final da parte de dados é proporcionado e é uma sucessão dos mesmos pedaços de dados e adicionalmente, um vetor de fase diferente de um preâmbulo é dado. Sendo assim, a informação pode ser portada na fase de um sinal de não modulação e um pós-âmbulo que não requeira sincronização de símbolo pode ser realizada. Se a sincronização de sinal de recepção não for conseguida, o aparelho de recepção pode determinar, de modo confiável, a presença ou ausência de um pós-âmbulo. Assim, o comprimento da parte de dados no pacote é tornado variável e o pós-âmbulo é proporcionado a seguir à parte de dados, pelo que a extremidade do pacote pode ser identificada. Logo, torna-se possível transmitir um pacote de qualquer tamanho desejável em uma rede, onde existe uma pluralidade de terminais. Neste caso, não é necessário transmitir um sincronização de símbolo para receber o pósâmbulo e se o aparelho na rede não sincronizar, o fim do pacote pode ser identificado, tal que uma colisão de pacote pode ser diminuída e uma redução na eficiência de transmissão pode ser impedida.

Deve-se entender que a invenção também pretende que aqueles que são versados na técnica façam diversas mudanças, modificações, e aplicações com base no Relatório e técnicas amplamente conhecidas sem que se afaste do espírito e escopo da invenção e as mudanças, as modificações e as aplicações também estão contidas no escopo a ser protegido.

Os circuitos elétricos para realizar as funções mostradas nas figuras 5, 6 7, 18 a 21, e 24 a 27 podem ser implementados como um circuito integrado único.

Aplicabilidade Industrial

A invenção tem as vantagens em que um pós-âmbulo que não requer sincronização de símbolo pode ser realizado e que se a sincronização não for conseguida, a presença ou a ausência do pós-âmbulo pode ser determinada de modo confiável e torna-se possível transmitir um pacote de

45/45 qualquer tamanho desejado em uma rede, onde existe uma pluralidade de terminais, a invenção é útil para um aparelho de comunicação, etc., capaz de conduzir comunicações de um sistema de comunicação em multiportador para o sistema OFDM, etc., por exemplo, como um aparelho de comunica5 ção por linha de energia e um aparelho de comunicação sem fio.

Claims

1. Aparelho de comunicação para transmitir dados de transmissão contendo um preâmbulo e um pós-âmbulo, sendo que o aparelho de comunicação compreende:

uma unidade de atribuição de vetor de fase que atribui um primeiro vetor de fase a uma pluralidade de subportadores referentes ao preâmbulo e atribui um segundo vetor de fase a uma pluralidade de subportadores, referente ao pós-âmbulo, sendo que o primeiro vetor de fase e o segundo vetor de fase são, respectivamente, um conjunto de valores indicando fases correspondentes à pluralidade de subportadores, o primeiro vetor de fase sendo diferente do segundo vetor de fase.

2. Aparelho de comunicação, de acordo com a reivindicação 1, compreendendo adicionalmente:

uma unidade de modulação de múltiplos portadores que realiza modulação multiportadora dos dados de transmissão para gerar um sinal multi-portador; e uma unidade de transmissão que transmite o sinal multiportador, em que a unidade de atribuição de vetor de fase gira uma fase de pelo menos um dos subportadores referentes ao preâmbulo usando um primeiro conjunto de bits para atribuir ao primeiro vetor de fase, e gira uma fase de pelo menos um dos subportadores com relação ao preâmbulo usando um segundo conjunto de bits para atribuir ao segundo vetor de fase, sendo que o primeiro conjunto de bits é diferente do segundo conjunto de bits.

3. Aparelho de comunicação, de acordo com a reivindicação 1, em que os dados de transmissão incluem pelo menos dois ou mais pedaços de dados consecutivos iguais como o preâmbulo e como o pós-âmbulo.

4. Aparelho de comunicação, de acordo com a reivindicação 2, em que a unidade de atribuição de vetor de fase comuta um vetor de fase para girar a fase entre o primeiro vetor de fase com relação ao preâmbulo e o segundo vetor de fase, com relação ao pós-âmbulo, em resposta a um tempo de envio do preâmbulo ou pós-âmbulo nos dados de transmissão.

5. Aparelho de comunicação, de acordo com a reivindicação 1,

2/5 em que a unidade de atribuição de vetor de fase forma o primeiro vetor de fase com relação ao preâmbulo e o segundo vetor de fase com relação ao pós-âmbulo, com base em uma série de bits do tipo desvio cíclico.

6. Aparelho de comunicação, de acordo com a reivindicação 2, em que a unidade de modulação de múltiplos portadores tem um conversor FFT inversa que realiza a modulação de múltiplos portadores usando a Transformada de Fourier inversa.

7. Aparelho de comunicação, de acordo com a reivindicação 2, em que a unidade de modulação de múltiplos portadores tem um conversor em ondulação inversa que realiza a modulação de múltiplos portadores usando Transformada em ondulação inversa.

8. Aparelho de comunicação, para receber dados de recepção contendo um preâmbulo e um pós-âmbulo,, o aparelho de comunicação compreendendo:

uma unidade de re-rotação de vetor de fase que gira novamente uma fase de pelo menos um dentre uma pluralidade de subportadores com relação ao preâmbulo, e gira novamente uma fase de uma pluralidade de pelo menos um dos subportadores, com relação ao pós-âmbulo, sendo que o primeiro vetor de fase e o segundo vetor de fase são, respectivamente, valores que indicam fases correspondentes a pelo menos um dos subportadores, o primeiro vetor de fase sendo diferente do segundo vetor de fase.

9. Aparelho de comunicação, de acordo com a reivindicação 8, compreendendo adicionalmente:

uma unidade de recepção que recebe um sinal multiportador para carregar os dados de recepção;

uma unidade de demodulação de multiportador que realizar demodulação de multiportador dos dados de recepção; e uma unidade de detecção de portador que realiza detecção de portador para o sinal multiportador fornecido pela unidade de re-rotação de vetor de fase e detecta o preâmbulo ou o pós-âmbulo dos dados de recepção.

10. Aparelho de comunicação, de acordo com a reivindicação 8, em que a unidade de re-rotação de vetor de fase comuta o vetor de fase de

3/5 um rotator de vetor de fase para girar a fase entre o primeiro vetor de fase com relação ao preâmbulo e o segundo vetor de fase, com relação ao pósâmbulo, até o resultado de detecção do preâmbulo ou pós-âmbulo nos dados de recepção, e em que a unidade de detecção de portador detecta o preâmbulo usando o primeiro vetor de fase e detecta o pós-âmbulo usando o segundo vetor de fase na série de tempo.

11. Aparelho de comunicação, de acordo com a reivindicação 8, em que a unidade de re-rotação de vetor de fase tem um primeiro girador de fase para girar a fase com base no primeiro vetor de fase referente ao preâmbulo e um segundo girador de fase para girar a fase com base no segundo vetor de fase referente ao pós-âmbulo, e em que a unidade de detecção de portador detecta o preâmbulo usando o primeiro vetor de fase e detecta o pós-âmbulo usando o segundo vetor de fase em paralelo.

12. Aparelho de comunicação, de acordo com a reivindicação 9, em que a unidade de demodulação de multiportador inclui um conversor FFT que executa a demodulação de multi portador usando Transformada de Fourier.

13. Aparelho de comunicação, de acordo com a reivindicação 9, em que a unidade de demodulação de multiportador inclui um conversor em ondulação que realiza a demodulação de multiportador usando Transformada em ondulação.

14. Aparelho de comunicação, de acordo com a reivindicação 1, em que um canal para conduzir comunicações de dados é uma linha de energia.

15. Aparelho de comunicação, de acordo com a reivindicação 1, em que um canal para conduzir comunicações de dados é um enlace de rádio.

16. Método de comunicação para transmitir dados de transmissão contendo um preâmbulo e um pós-âmbulo, o método de comunicação compreendendo:

4/5 atribuir um primeiro vetor de fase a uma pluralidade de subportadores referentes ao preâmbulo; e atribuir um segundo vetor de fase a uma pluralidade de subportadores referentes ao pós-âmbulo, sendo que o primeiro vetor de fase e o segundo vetor de fase são, respectivamente, um conjunto de valores que indicam fases correspondentes à pluralidade de subportadores, o primeiro vetor de fase sendo diferente do segundo vetor de fase.

17. Método de comunicação para receber dados de recepção contendo um preâmbulo e um pós-âmbulo,,o método de comunicação compreende:

girar novamente uma fase de pelo menos um dentre uma pluralidade de subportadores, com referência ao preâmbulo, usando um primeiro vetor de fase; e girar novamente uma fase de pelo menos um dentre uma pluralidade de subportadores com referência ao pós-âmbulo, usando um segundo vetor de fase, o primeiro vetor de fase e o segundo vetor de fase sendo, respectivamente, valor indicando fase correspondente a pelo menos um dos subportadores, o primeiro vetor de fase sendo diferente do segundo vetor de fase.

18. Circuito integrado usado em um aparelho de comunicação para transmitir dados de transmissão contendo um preâmbulo e um pósâmbulo, o circuito integrado compreendendo:

uma unidade de atribuição de vetor de fase que atribui um primeiro vetor de fase a uma pluralidade de subportadores com referência ao preâmbulo, e atribui um segundo vetor de fase a uma pluralidade de subportadores com referência ao pós-âmbulo, o primeiro vetor de fase e o segundo vetor de fase sendo respectivamente um conjunto de valores que indicam fases correspondentes à pluralidade de subportadores, o primeiro vetor de fase sendo diferente do segundo vetor de fase.

19. Circuito integrado usado em um aparelho de comunicação para receber dados de recepção contendo um preâmbulo e um pós-âmbulo, o circuito integrado compreendendo:

5/5 uma unidade de re-rotação de vetor de fase que gira novamente uma fase de pelo menos um dentre uma pluralidade de subportadores com referência ao preâmbulo usando um primeiro vetor de fase e gira novamente uma fase de pelo menos um dentre uma pluralidade de subportadores com

5 referência ao pós-âmbulo usando um segundo vetor de fase, o primeiro vetor de fase e o segundo vetor de fase sendo, respectivamente, valores que indicam fases correspondentes a pelo menos um dos subportadores, o primeiro vetor de fase sendo diferente do segundo vetor de fase.

20. Aparelho de comunicação, de acordo com a reivindicação 1,

10 em que o primeiro vetor de fase e o segundo vetor de fase são, respectivamente, uma combinação de valores para nivelar a onda de tempo da pluralidade de subportadores.

21. Aparelho de comunicação, de acordo com a reivindicação 9, em que o primeiro vetor de fase e o segundo vetor de fase são, respectiva-

15 mente, uma combinação de valores para nivelar a onda de tempo dos subportadores.

22. Método de comunicação, de acordo com a reivindicação 16, em que o primeiro vetor de fase e o segundo vetor de fase são, respectivamente, uma combinação de valores para nivelar a onda de tempo da plurali-

20 dade de subportadores.

23. Método de comunicação, de acordo com a reivindicação 17, f · em que o primeiro vetor de fase e o segundo vetor de fase são, respectiva- mente, uma combinação de valores para nivelar a onda de tempo dos sub& portadores.

25 24. Circuito integrado, de acordo com a reivindicação 18, em que o primeiro vetor de fase e o segundo vetor de fase são, respectivamente, uma combinação de valores para nivelar a onda de tempo da pluralidade de subportadores.

25. Circuito integrado, de acordo com a reivindicação 19, em que

30 o primeiro vetor de fase e o segundo vetor de fase são, respectivamente, uma combinação de valores para nivelar a onda de tempo dos subportadores.