BRPI1101788A2

BRPI1101788A2 - pacote de chip

Info

Publication number: BRPI1101788A2
Application number: BRPI1101788-0A
Authority: BR
Inventors: Bert Gorczyca Thomas; Alan Mcconnelee Paul; Joseph Saia Richard
Original assignee: General Electric Company
Priority date: 2010-03-02
Filing date: 2011-02-25
Publication date: 2012-07-31
Also published as: TW201218342A; SG193826A1; KR101787753B1; JP5820595B2; CN102194776B; KR20110099658A; JP2011181923A; TWI515856B; EP2365523A2; CN102194776A; EP2365523A3; US10276486B2; SG173975A1; US20110215480A1; EP2365523B1

Abstract

PACOTE DE CHIP. Um pacote de chip (20) é divulgado, que inclui um chip eletrônico (10) tendo uma pluralidade de almofadas de impressão (14) formadas em uma superfície superior dali; com uma camada flexível de poliimida (22) posicionada nela por meio de uma camada adesiva (23). Uma pluralidade de vias (24) é formada através da camada flexível de poliimida (22) e a camada adesiva (23) correspondente às almofadas de impressão (14). Uma pluralidade de interconexões metálicas (28) são fbrmadas sobre a camada flexível de poliimida (22) cada uma tendo uma almofada de cobertura (31) que abrange uma parte de uma superfície superior (30) da camada flexível de poliimida (22), uma parede lateral (36) estendendo-se a partir da almofada de cobertura (31) e através da via (24) ao longo de um perímetro das mesmas, e uma base (34) conectada à parede lateral (36) e que forma uma conexão elétrica com uma almofada de impressão respectiva (14). Cada uma das bases (34) e parede lateral (36) é formada para ter uma espessura que é igual ou superior à espessura da camada adesiva (23).

Description

"PACOTE DE CHIP"

Antecedentes Da Invenção

Os antecedentes da invenção referem-se aos pacotes de chips em geral e, mais particularmente, aos pacotes de chip tendo vias formadas pelas camadas dielétricas e adesivas para imprimir almofadas de um chip eletrônico, com as vias com um metal resistente ao estresse interliga formado nele com um aumènto da espessura.

Avanços na tecnologia de embalagem de chip de circuito integrado (IC) são movidos por necessidades crescentes para atingir um melhor desempenho, maior miniaturização e maior confiabilidade. A maioria dos dispositivos semicondutores, como chips básicos, têm as almofadas de contato elétrico ou "almofadas de impressão" localizadas em um lado superior ou de superfície ativa do dispositivo para fornecer conexões de entrada / saída (I / O). As primeiras tecnologias de embalagens de chips IC como o processo de construção de chip embutido (ECBU), em geral, aplicam uma primeira camada dielétrica (por exemplo, o filme de poliimida) sobre uma superfície superior do chip, formam vias na camada dielétrica de forma que limitam as almofadas de impressão no chip, e então formam interconexões metálicas para as almofadas de impressão ao longo das vias e as almofadas de cobertura de metal sobre as aberturas de via em uma superfície superior da camada dielétrica. Por questões de rendimento e confiabilidade, a almofada de cobertura metalizada geralmente ultrapassa a abertura da via. Esse nível adicional de interconexão redistribui as almofadas de ligação periférica de cada chip em uma matriz de área de almofadas metalizadas que são uniformemente implantadas sobre a superfície do chip. As bolas de solda ou saliências utilizadas para conectar o dispositivo à plataforma de circuito de aplicação sejam posteriormente colocadas sobre estas almofadas metalizadas.

Como a funcionalidade em conjuntos de chips ICs continua a aumentar, o número de almofadas de impressão no chip é aumentada e a altura da almofada (ou seja, a distância do centro ao centro entre almofadas de impressão adjacentes) é reduzido, para 50 micrômetros ou menos. Isso reduz o espaço disponível para a via de interconexão para o dispositivo, forçando o uso das vias pequenas (ou seja, vias que tem um diâmetro menor). Muitas vezes, a espessura das camadas dielétricas aplicadas ao chip não pode ser reduzida, tanto por causa das exigências de impedância entre as camadas de alta freqüência ou devido à rigidez da dimensão necessária para o alinhamento de sobreposição de padrão. Assim, enquanto o diâmetro das vias é reduzido, a altura / espessura das vias que se estendem através da camada dielétrica permanece constante, resultando assim em vias que tem uma razão maior (ou seja, a relação altura / diâmetro). Menores diâmetros de vias, no entanto, são mais difíceis de preencher com o metal durante a galvanização, e o volume total de metais presentes nessas vias como pode ser menor para uma dada espessura em comparação com vias maiores. Ou seja, enquanto as almofadas de cobertura metálica nas aberturas de via na superfície superior da camada dielétrica podem ser de uma determinada espessura, a espessura do metal presente dentro de uma via de diâmetro menor pode ser menor do que a espessura determinada com base no diâmetro menor e uma razão maior, reduzindo assim o volume de metal na via para abaixo do que é desejado.

Esta redução do volume de metais presentes em uma via de diâmetro reduzido pode levar a problemas de durabilidade com o metal de interconexão. Ou seja, durante os testes de confiabilidade de ciclagem térmica, o estresse do coeficiente de expansão térmica (CTE) é incompatível entre o metal nas vias e o material dielétrico circundante eventualmente causa fadiga e rachaduras do metal, resultando em perda ou falha do metal de interconexão. Isso acontece mais rapidamente se houver menos de metais totais presentes para minimizar a fadiga. Daí a necessidade de um sistema e método de empacotamento de chips que fornece uma conexão para a interconexão metálica confiável para as almofadas de impressão em um chip. Existe uma maior necessidade destas interconexões metálicas em resistirem à fadiga causada pelo estresse térmico, principalmente em pacotes IC de interconexão de alta densidade (IDH), que incluem as vias com diâmetro reduzido e razão de aspecto aumentada.

Descrição Resumida Da Invenção

As modalidades da invenção superam os inconvenientes acima mencionados através de um sistema e método de fabricação de pacote do chip em que as vias são formadas por camadas dielétricas e adesivas para imprimir as almofadas de um chip eletrônico, com vias tendo interconexões metálicas resistentes ao estresse, formadas nela tendo uma espessura aumentada.

De acordo com um aspecto da invenção, um pacote de chips inclui um chip eletrônico que tem uma pluralidade de almofadas de impressão formadas sobre uma superfície superior do mesmo e uma camada flexível de poliimida posicionada sobre o chip eletrônico, com a camada flexível de poliimida tendo uma pluralidade de vias formadas nela de modo que cada uma da pluralidade de vias corresponde a uma respectiva almofada de impressão. O pacote de chip também inclui uma camada adesiva depositada entre o chip eletrônico e a camada flexível de poliimida e uma pluralidade de interconexões metálicas formadas na camada flexível de poliimida, com cada uma da pluralidade dê interconexões metálicas ainda incluindo uma almofada de cobertura que abrange uma parte de uma superfície superior da camada flexível de poliimida, uma parede lateral que se estende para baixo da almofada de cobertura e através da via ao longo do perímetro da mesma, e uma base conectada à parede lateral formando uma conexão elétrica com uma respectiva almofada de impressão, em que uma espessura de cada uma das bases e a parede lateral é igual ou superior à espessura da camada adesiva. De acordo com outro aspecto da invenção, um método de formar um pacote de chips inclui as etapas de fornecer uma pastilha de silício tendo um circuito integrado (IC) sobre as mesmas e uma pluralidade de almofadas de impressão formadas sobre uma superfície superior do mesmo, aplicando uma camada adesiva para a superfície superior da pastilha de silício, aderindo à pastilha de silício a uma camada flexível de poliimida autônomo por meio da camada adesiva, e formando uma pluralidade de vias através das camadas flexíveis de poliimida autônomos e a camada adesiva, com cada uma das pluralidade de vias se estendendo para uma respectiva almofada de impressão de uma pluralidade. O método também inclui a etapa de formar uma pluralidade de interconexões metálicas sobre a camada flexível de poliimida autônomo de forma que cada uma da pluralidade de interconexões metálicas se estende através de uma respectiva via para conectar eletricamente a uma almofada de impressão respectiva, sendo que formam a pluralidade de interconexões metálicas ainda incluindo a determinação de uma espessura de interconexão metálica desejada, com base em uma espessura da camada adesiva, depositando um material metálico na camada flexível de poliimida autônomo e na pluralidade das vias com a espessura desejada de interconexão metálica, e a padronização e gravação do material de metal para formar a pluralidade de interconexões metálicas com a espessura desejada.

De acordo com outro aspecto da invenção, um pacote de chip inclui uma pastilha de silício tendo uma pluralidade de almofadas de impressão formadas sobre uma superfície superior da mesma, uma camada adesiva depositada na pastilha de silício, e uma camada dielétrica autônomo fixada a camada de adesivo e tendo uma pluralidade de vias formadas ali cada uma estendendo-se através da camada adesiva para um respectivo de uma pluralidade de almofadas de impressão. O pacote de chip também inclui uma pluralidade de interconexões metálicas formadas no filme flexível de poliimida autônomo de forma que cada um de uma pluralidade de interconexões metálicas estende-se através de uma respectiva via para formar uma conexão elétrica com uma respectiva almofada de impressão. Cada um da pluralidade de interconexões metálicas inclui ainda uma almofada de cobertura que abrange uma parte de uma superfície superior do filme flexível de poliimida autônomo, uma base que forma uma conexão elétrica com uma respectiva almofada de impressão, e uma parede lateral que se estende entre a almofada de cobertura e a base ao longo de um perímetro da via, com cada base e na parede lateral sendo construído para ter uma espessura igual ou superior à espessura da camada adesiva.

Estas e outras vantagens e características serão mais facilmente entendidas a partir da seguinte descrição detalhada das modalidades preferidas da invenção que serão fornecidas em conexão com os desenhos que as acompanham.

Descrição Resumida Dos desenhos

Os desenhos ilustram as modalidades previstas atualmente para a realização da invenção.

Nos desenhos:

A figura 1 é uma vista plana de lado superior de um chip eletrônico simples para o uso com as modalidades da invenção.

A figura 2 é uma vista transversal de um pacote de chips eletrônicos que incorporam uma camada laminada ligada a um chip eletrônico simples de acordo com uma modalidade da invenção.

A figura 3 é uma vista transversal de um pacote de chips eletrônicos que incorporam camadas adicionais laminadas de acordo com uma modalidade da invenção.

A figura 4 é uma vista transversal de um pacote parcial de chips eletrônicos ilustrando o diâmetro da via e a espessura de interconexão do metal de acordo com uma modalidade da invenção.

A figura 5 é uma vista transversal de um pacote parcial de chips eletrônicos ilustrando o diâmetro da via e a espessura de interconexão do metal de acordo com outra modalidade da invenção.

As figuras 6A e 6B são gráficos que ilustram a relação entre o percentual de falha de interconexão do metal e a base de interconexão do metal e a espessura da parede lateral.

Descrição Detalhada Das Modalidades Preferidas

As modalidades da presente invenção fornecem um sistema e método de formação de um pacote de chips. O pacote de chip inclui vias formadas por uma camada dielétrica até as almofadas de impressão de um chip eletrônico, com vias tendo interconexões metálicas resistentes ao estresse formadas nelas tendo uma espessura aumentada.

Referindo-se a figura 1, é mostrada uma vista plana da parte de cima de um chip eletrônico simples ou desembalado 10 que pode ser usado com as modalidades da invenção. Como demonstrado, o chip eletrônico simples 10 inclui um substrato 12 (por exemplo, pastilhas de silício) e uma pluralidade de almofadas de impressão 14. As almofadas de impressão 14 podem ser colocadas no substrato 12 por uma variedade de técnicas. Por exemplo, um processo de metalização ou algo semelhante pode ser implementado para depósito de almofadas de impressão 14 no substrato 12. Técnicas alternativas como a erosão ou fotolitografia também podem ser implementadas. As almofadas de impressão 14 podem ter uma composição que inclui uma variedade de materiais como, por exemplo, alumínio, ouro, prata, cobre e níquel, ou combinações dos mesmos. Como mostrado na figura 1, as almofadas de impressão 14 são dispostos no substrato 12 de forma que são espaçados em relação um ao outro. Como tal, cada almofada de impressão consecutiva 14 tem um espaçamento 16 entre elas. As modalidades da invenção podem utilizar chips eletrônicos simples, com suas almofadas de impressão dispostas de uma maneira diferente do que o mostrado na figura 1. Por exemplo, outros chips eletrônicos simples podem ter múltiplas linhas de perímetro de almofadas de impressão, ao invés de fileiras simples de almofadas de impressão 14 como mostrado na figura 1. Além disso, os dispositivos semicondutores podem ser usados que têm matrizes de almofadas de impressão localizadas em qualquer região de um substrato ou uma ou mais linhas de almofadas de impressão arranjadas geralmente sobre a região central do substrato. Outras modalidades podem ter almofadas de impressão dispostas ao longo de menos de todos os quatro lados do perímetro de um substrato. Ainda mais, as modalidades de chips eletrônicos podem incluir almofadas de impressão, dispostas de forma que varie o espaçamento entre as almofadas de impressão.

Referindo-se agora a figura 2, uma vista lateral de um pacote de chips 20 (ou seja, um pacote de circuito integrado (IC)) é mostrado incorporando o chip eletrônico simples 10. Na fabricação do pacote de chip 20, uma camada dielétrica autônomo, como uma camada flexível de poliimida ou placa de circuito 22, é aplicada a uma superfície superior do chip eletrônico simples 10 por meio de uma camada adesiva 23 aplicada entre elas, com o chip eletrônico simples 10 sendo ligado a camada adesiva 23 em uma orientação voltada para baixo através de um mecanismo de impressão anexada (não mostrado) ou algum procedimento semelhante. A camada flexível de poliimida 22 tem a forma de uma folha laminada pré-formada ou filme que pode ser colocado no chip eletrônico simples 10. Por exemplo, a camada flexível de poliimida 22 pode ser formada de Kapton ®, Ultem politetrafluoretileno (PTFE), ou outro polímero, assim como um polímero de cristal líquido (LCP). De acordo com uma modalidade exemplar, uma camada adesiva 23 é composta de um material à base de epóxi dielétrica, uma resina epóxi, um gerador fotoácido, um antioxidante e um catalisador a frio correspondente ao gerador fotoácido, de modo a proporcionar um adesivo que promova a confiabilidade do produto e produtividade. A camada adesiva é formada para ter uma espessura que forneça a ligação adequada entre a camada flexível de poliimida 22 e o chip eletrônico 10, assim como uma espessura na faixa de 12 a 25 micrômetros, por exemplo.

Após a aplicação da camada flexível de poliimida 22 ao chip eletrônico simples 10 por meio de camada adesiva 23, uma pluralidade de vias 24 são formadas na camada laminada. As vias 24 são formadas por meio de uma ablação a laser ou por processo de perfuração a laser e são formadas em posições correspondentes às almofadas de impressão 14 localizadas no substrato 12. A perfuração a laser das vias 24 na camada flexível de poliimida 22, portanto, serve para expor as almofadas de impressão 14.

Após a formação das vias 24, uma camada / material de metal 26 é aplicada na camada flexível de poliimida 22 por meio de, por exemplo, um processo de pulverização catódica, processo de galvanização, ou uma combinação dos dois. A camada/ material de metal 26 depositado é formado em uma interconexão metálica 28. Em uma técnica exemplar, a camada / material de metal 26 é modelado e gravado de forma que as interconexões metálicas 28 são formadas, que se estendem por uma superfície superior 30 da camada flexível de poliamida 22 e abaixo através das vias 24. As interconexões metálicas 28, formam assim, uma conexão elétrica com almofadas de impressão 14. Desta forma, a camada flexível de poliimida 22 forma uma camada de redistribuição que atua para redistribuir o arranjo das almofadas'de impressão 14, que pode (como mostrado na figura 1) ser organizado sobre uma periferia de cada chip eletrônico simples 10, em uma matriz de interconexão distribuída sobre a superfície do chip eletrônico 20.

Como mostrado na figura 3, uma ou mais camadas flexíveis de poliimida adicionais 32 são aplicadas na camada flexível de poliimida 22 por meio de camadas adesivas associadas 23 durante a construção do pacote de chips 20, de acordo com uma modalidade da invenção. Semelhantes às etapas definidas acima, uma pluralidade de vias 24 é formada nas camadas flexíveis de poliimida adicionais 32 por meio de, por exemplo, uma ablação a laser ou processo de perfuração. As vias 24 em cada uma das camadas flexíveis de poliimida adicionais 32 são formadas em posições correspondentes as interconexões metálicas 28 conectadas a uma camada flexível de poliimida (por exemplo, a camada flexível de poliimida 22) posicionada imediatamente ali abaixo de modo a permitir outra redistribuição das interconexões metálicas 28. Como foi previsto acima, as interconexões metálicas são novamente formadas na camada flexível de poliimida adicionais 32 por um processo de depósito (por exemplo, crepitação ou galvanização) e um processo posterior de padronização e gravação de processo, de modo a deformar as interconexões metálicas 28 para estender-se através das vias 24 e em contato elétrico com as interconexões metálicas 28 sobre uma camada flexível de poliimida 22, 32 posicionadas imediatamente ali abaixo.

Referindo-se agora às figuras 4 e 5, uma vista detalhada de uma parte do pacote de chips 20 é mostrada de acordo com as modalidades da invenção. Para cada uma das modalidades do pacote de chip 20 apresentado e descrito nas figuras. 4 e 5, uma espessura de interconexão metálica 28 é dependente de uma espessura da camada adesiva 23 aplicada entre o substrato 12 e a camada flexível de poliimida 22. Ou seja, é reconhecido que existe um alto coeficiente de incompatibilidade de expansão térmica (CTE) entre a interconexão metálica 28 formada na via 24 e a camada formadora de material adesivo 23. Essa alta incompatibilidade de CTE pode levar ao estresse das interconexões metálicas 28, causando eventualmente a fadiga do metal e rachadura e resultando na perda ou falha da interconexão do metal. Assim, se deseja fornecer uma interconexão metálica 28 tendo uma espessura maior que ocupa um volume de maior percentagem da via 24 (ou que preenche completamente as vias) para proporcionar uma maior resistência à fadiga de metal e rachaduras, em comparação com uma interconexão metálica mais fina.

Referindo-se a figura 4, um pacote de chips 20 é fornecido de acordo com uma modalidade da invenção, que inclui uma camada flexível de poliimida 22 formada para ter uma espessura tp de 25 micrômetros, de forma que ela é construída como um filme autônomo em que o chip eletrônico 10 pode ser fixado. A camada adesiva 23 posicionada entre o chip eletrônico 10 e a camada flexível de poliimida 22 tem uma espessura ta de cerca de 14 micrômetros, de modo a proporcionar a ligação adequada entre a camada flexível de poliimida 22 e os chips eletrônicos 10. Assim, a via 24 formada através da camada flexível de poliimida 22 e a camada adesiva 23 possui uma altura h1 de cerca de 39 micrômetros.

Uma interconexão metálica 28 é formada sobre a camada flexível de poliimida 22 e na via 24 pela aplicação de uma camada / material de metal, como por um processo de galvanização e posterior padronização e gravura. A interconexão metálica 28 é formada para incluir uma almofada de cobertura 31 formada na superfície superior 30 da camada flexível de poliamida 22, uma seção de base 34, que faz uma conexão elétrica com a almofada de impressão 14, e uma parede lateral 36 que se estende até a partir da base 34 ao longo de um perímetro da via 24 e na superfície superior 30 da camada flexível de poliimida 22. De acordo com a modalidade da figura 4, a base 34 e e a parede lateral 36 de interconexão metálica 28 são formados para ter uma espessura t1 na faixa de 14 micrômetros, de modo a proporcionar uma interconexão metálica 28 resistente à fadiga metálica e rachaduras que podem ocorrer com base nos estresses ocorridos a interconexão metálica de uma incompatibilidade CTE entre a interconexão metálica formadora de metal 28 e os materiais que envolvem a camada flexível de poliimida 22 e o adesivo 23. Ou seja, para uma via 24 formada com uma altura h1 de cerca de 39 micrômetros, onde uma espessura ta da camada adesiva 23 é de 14 micrômetros, uma interconexão metálica 28 tendo uma base 34 e uma parede lateral 36 de espessura t1 de 14 micrômetros fornece uma interconexão metálica com uma maior confiabilidade com maior resistência às falhas decorrentes de ciclos térmicos.

Com relação à figura 4, reconhece-se que uma camada adesiva 23 poderá ser fornecida entre o substrato 12 e a camada flexível de poliimida 22 com uma espessura ta maior ou menor que 14 micrômetros. Em geral,' reconhece-se que a espessura t1 da base 34 e parede lateral 36 da interconexão metálica 28 devem ser iguais ou maiores do que uma espessura ta da camada adesiva 23. Assim, por exemplo, para uma camada adesiva 23 com uma espessura ta de 16 micrômetros, uma interconexão metálica 28 tendo uma base 34 e parede lateral 36 com espessura t1 de pelo menos 16 micrômetros seria fornecida, de acordo com uma modalidade da invenção. Ao fornecer uma interconexão metálica 28 tendo uma base 34 e parede lateral 36 com espessura t1 igual ou superior a uma espessura ta da camada adesiva 23, fornece-se uma interconexão metálica resistente ao estresse confiável 28.

Referindo-se agora a figura 5, um pacote de chips 20 é fornecido de acordo com outra modalidade da invenção, que inclui uma camada flexível de poliimida 22 com uma espessura tp de 25 micrômetros, de forma que ela é construída como um filme autônomo que pode fixar o chip eletrônico 10. Uma camada adesiva 23 posicionada entre o chip eletrônico 10 e a camada flexível de poliimida 22 tem uma espessura ta de cerca de 14 micrômetros, de modo a proporcionar a ligação adequada entre a camada flexível de poliimida 22 e os chips eletrônicos. Assim, a via 24 formada através da camada flexível de poliimidà 22 e a camada adesiva 23 possui uma altura h1 de cerca de 39 micrômetros.

De acordo com a modalidade da figura 5, uma interconexão metálica 28 é fornecida com uma almofada de cobertura 31 formada na superfície superior 30 da camada flexível de poliamida 22, junto com "uma seção de base" e "parede lateral", na forma de uma pós- interconexão 38, que preenche (ou substancialmente enche) a via 24. Uma variedade de técnicas de metalização de "cromagem de via sólida" podem ser aplicadas para criar uma pós interconexão 38, assim como pela formação de um metal sólido, na via 24 através da implementação de uma almofada padrão seletiva do metal da via ou, através de mecanismos diferenciais de taxas de chapeamento e gravação, aplicam um cromagem pulsante que, alternadamente, almofadas e grava o metal. Assim, a pós interconexão 38 pode ser descrita como uma interconexão metálica 28 tendo uma "seção de base" e "parede lateral", com uma espessura tão grande que a via 24 é substancialmente ou completamente cheia, formando uma pós interconexão. Conforme a pós interconexão 38 preenche a via 24, ela tem uma "espessura" maior do que a espessura ta da camada adesiva 23, e fornece, assim, uma interconexão metálica com maior confiabilidade, com maior resistência às falhas decorrentes de ciclos térmicos.

Para cada uma das modalidades previstas nas figuras 4 e 5, é reconhecido que o diâmetro d1 e razão de aspecto (razão entre altura e diâmetro) da via 24 pode afetar a formação da interconexão metálica 28 durante um processo de galvanização. Para um pacote de chips de interconexão de alta densidade onde se diminui o espaçamento 16 (fig. 1), entre as almofadas de impressão 14, reconhece-se que um diâmetro d1 de cada via 24 também é reduzido, a fim de permitir a formação de vias correspondentes para as almofadas de impressão 14 e o espaçamento minimizado entre eles. No entanto, enquanto o diâmetro d1 da via 24 pode ser reduzida a fim de proporcionar uma conexão elétrica para a almofada de impressão 14 do chip eletrônico 10, existem limites quanto a uma redução da espessura tp da camada flexível de poliimida 22 (por exemplo, uma espessura mínima da camada flexível de poliimida de 25 micrômetros), seja devido às exigências de impedância entre as camadas de alta freqüência ou devido à rigidez dimensional necessário para o alinhamento de padrão de sobreposição. Portanto, uma redução no diâmetro d1 de cada via 24 resulta em uma via com uma razão de aspecto maior (ou seja, razão entre a altura e diâmetro).

A diminuição do diâmetro d1 e a razão aumentada de aspecto da altura e diâmetro da via 24 torna mais difícil de preencher a via 24 com o metal durante a galvanização, causando inconsistências na espessura das partes de interconexões metálicas 28. Mais especificamente, o diâmetro d1 diminuído e a razão aumentada de aspecto da altura e diâmetro da via 24 pode levar a uma espessura tc da almofada de cobertura 31 sendo maior que a espessura t1 da base 34 e paredes laterais 36. Por exemplo, como mostrado na figura 4, para uma via 24 formada com um diâmetro inferior d1 de 25 micrômetros e uma altura de 39 micrômetros, uma espessura tc da almofada de cobertura 31 pode ser de 8 micrômetros de espessura, enquanto uma espessura t1 de base 34 e parede lateral 36 pode ser cerca de 5,5 micrômetros, com base na dificuldade inerente de preenchimento da via 24 com o metal durante a galvanização.

Referindo-se agora às figuras 6A e 6B, e com referência continuada às figuras 4 e 5, a relação entre a confiabilidade de interconexão metálica e uma espessura t1 de base 34 e parede lateral 36 é ilustrada com um eixo percentual de seqüência de falhas da via 40 sendo tramado contra um eixo de espessura de base/ parede lateral 42. Como exemplos, um percentual de falha da seqüência da via é mostrado na figura 6A para um cromagem de interconexão metálica de superfície superior de 8 micrômetros (ou seja, uma espessura de uma almofada de cobertura da interconexão do metal) de uma pluralidade de tamanhos de via, incluindo: uma via de 25 micrômetro de diâmetro, uma via de 35 micrômetro de diâmetro, e uma via de'45 micrômetros de diâmetro, com percentual de falha de seqüência de via ilustrado para ciclagem térmica de 750 ciclos, 1000 ciclos e 1250 ciclos. Como mostrado na figura 6A, a espessura t1 real da base / parede lateral 34, 36 formadas pela cromagem de superfície superior de 8 micrômetros varia de acordo com o diâmetro da via, com a espessura de base/ parede lateral na via de 25 micrômetro sendo de cerca de 5,6 micrômetros, a espessura da base / parede lateral na via de 35 micrômetro sendo de cerca de 6,8 micrômetros, e a espessura de base/ parede lateral na via de 45 micrômetro sendo cerca de 7,7 micrômetros.

Referindo-se agora a figura 6B, através de um percentual de falha de seqüência de vias para ciclos térmicos de 750 ciclos é mostrado para uma cromagem de interconexão metálica da superfície superior de 8 micrômetros de uma pluralidade de tamanhos de via, incluindo: uma via de diâmetro de 25 micrômetros, uma via de diâmetro de 35 micrômetros , e uma via de 45 micrômetros de diâmetro, para a ciclagem térmica de 750 ciclos. Além disso, através de um porcentual de falha de seqüência de vias para ciclos térmicos de 750 ciclos é mostrado para uma cromagem de interconexão metálica de superfície superior de 4 micrômetros de uma via de 25 micrômetros de diâmetro. Como mostrado na figura 6B, a espessura real t1 da base / parede lateral 34, 36 formada pela cromagem de 8 micrômetro varia de acordo com o diâmetro da via, com a espessura de base / parede lateral na via de 25 micrômetros sendo cerca de 5,6 micrômetros, a espessura de base / parede lateral na via de 35 micrômetros sendo aproximadamente 6,8 micrômetros, e a espessura de base / parede lateral na via de 45 micrômetros sendo cerca de 7,7 micrômetros. Para a cromagem de 4 micrômetros na via de 25 micrômetro, a espessura de base / parede lateral é de aproximadamente 2,9 micrômetros.

Baseado nas figuras 6A e 6B, observa-se que a percentagem de falhas de seqüência de vias (ou seja, a confiabilidade da interconexão do metal) é uma função da espessura t1 da base / parede lateral 34/36 da interconexão do metal, e é independente da espessura da cromagem da interconexão do metal ( ou seja, espessura tc da almofada de cobertura 31) e o diâmetro da via. Ou seja, a espessura tc da almofada de cobertura 31 da interconexão do metal 28 e o diâmetro d1 da via 24 não afetam a confiabilidade de interconexão do metal. Pelo contrário, é a espessura t1 da base/ parede lateral 34,36 da interconexão do metal no interior da via 24, um valor desejado do que é determinado com base numa espessura ta da camada adesiva 23, que determina a confiabilidade da interconexão do metal 28 e resistência a falhas resultantes de ciclos térmicos.

Assim, é reconhecido que, na interconexão metálica formador 28, é a espessura t1 da base 34 e parede lateral 36 que é levado em conta quando for praticada a galvanoplastia em um material metálico em camada flexível de poliimida 22 e na via 24. Como a confiabilidade da interconexão do metal 28 durante ciclagem térmica é dependente no volume total de metal presente na via 24 (ou seja, a espessura t1 da base 34 e parede lateral 36), é a espessura t1 da base 34 e parede lateral 36 em relação à espessura ta da camada adesiva 23, que é levado em conta, ao invés de uma espessura tc da almofada de cobertura 31 formada na superfície superior 30 da camada flexível de poliimida 22. Assim, durante galvanização, uma quantidade de material de metal 26 é aplicada suficientemente para formar uma base 34 e parede lateral 36 da interconexão do metal 28 com uma espessura desejada t1 (ou seja, uma espessura t1 igual ou superior a uma espessura ta da camada adesiva 23), ou inteiramente preenchendo a via 24 (ou seja, pós interconexão 38) e reconhece- se que uma espessura tc da almofada de cobertura 31 pode ser maior do que a espessura da base 34 e parede lateral 36.

Portanto, de acordo com uma modalidade da invenção, um pacote de chips inclui um chip eletrônico que tem uma pluralidade de almofadas de impressão formadas sobre uma superfície superior do mesmo e uma camada flexível de poliimida posicionada sobre.o chip eletrônico, com a camada flexível de poliimida tendo uma pluralidade de vias formadas nela de forma que cada uma da pluralidade de vias corresponde a uma respectiva almofada de impressão. O pacote de chip também inclui uma camada adesiva depositada entre o chip eletrônico e da camada flexível de poliimida e uma pluralidade de interconexões metálicas formadas na camada flexível de poliimida, com cada de uma pluralidade de interconexões metálicas ainda incluindo uma almofada de cobertura que abrange uma parte de uma superfície superior da camada flexível de poliimida, uma parede lateral que se estende para baixo a almofada de cobertura e através da via ao longo do perímetro da mesma, e uma base conectada à parede lateral e formando uma conexão elétrica com uma almofada de impressão respectiva, em que uma espessura de cada uma das bases e parede lateral é igual ou superior à espessura da camada adesiva

De acordo com outra modalidade da invenção, um método para formar um pacote de chips inclui as etapas de fornecer uma pastilha de silício tendo um circuito integrado (IC) sobre as mesmas e uma pluralidade de almofadas de impressão formadas sobre uma superfície superior dali, aplicando uma camada adesiva para a superfície superior da pastilha de silício, aderindo a pastilha de silício a uma camada flexível de poliimida autônomo por meio da camada adesiva, e formando uma pluralidade de vias através da camada flexível de poliimida autônomo e a camada adesiva, com cada uma da pluralidade de vias se estendendo para uma respectiva da pluralidade de almofadas de impressão. O método também inclui a etapa de formar uma pluralidade de interconexões metálicas sobre a camada flexível de poliimida autônomo de forma que cada um da pluralidade de interconexões metálicas se estende através de uma respectiva via para conectar eletricamente a uma almofada de impressão respectiva, onde formam a pluralidade de interconexões metálicas ainda incluindo determinar uma espessura de interconexão metálica desejado, com base em uma espessura da camada adesiva, depositando um material metálico na camada flexível de poliimida autônomo e na pluralidade das vias com a espessura de interconexão metálica desejada, e a padronização e gravação no material de metal para formar a pluralidade de interconexões metálicas com a espessura desejada.

De acordo ainda com outra modalidade da invenção, um pacote de chip inclui uma pastilha de silício tendo uma pluralidade de almofadas de impressão formadas sobre uma superfície superior da mesma, uma camada adesiva depositada na pastilha de silício, e uma camada dielétrica autônomo fixada a camada adesiva e tendo uma pluralidade de vias formadas ali, cada uma estendendo-se através da camada adesiva para uma respectiva da pluralidade de almofadas de impressão. O pacote de chip também inclui uma pluralidade de interconexões metálicas formada no filme flexível de poliimida autônomo de forma que cada uma da pluralidade de interconexões metálicas se estende através de uma respectiva via para formar uma conexão elétrica com uma almofada de impressão respectiva. Cada um da pluralidade de interconexões metálicas inclui ainda uma almofada de cobertura que abrange uma parte de uma superfície superior do filme flexível de poliimida autônomo, formando uma base de uma conexão elétrica com uma almofada de impressão respectiva, e uma parede lateral que se estende entre a almofada de cobertura e a base ao longo de um perímetro da via, com cada base e parede lateral sendo construída para ter uma espessura igual ou superior à espessura da camada adesiva.

Embora a invenção tenha sido descrita em detalhes em relação a apenas um número limitado de modalidades, deve ser facilmente entendido que a invenção não se limita a essas modalidades divulgadas. Em vez disso, a invenção pode ser modificada para incorporar todo o número de variações, alterações, substituições ou arranjos equivalentes até então não descritas, mas condizentes com o espírito e escopo da invenção. Além disso, embora várias modalidades da invenção foram descritas, é preciso entender que aspectos da invenção podem incluir apenas algumas das modalidades descritas. Assim, a invenção não deve ser vista como limitada pela descrição acima, mas só é limitada pelo alcance das reivindicações anexadas.

Claims

1. PACOTE DE CHIP (20), que compreende: um chip eletrônico (10) tendo uma pluralidade de almofadas de impressão (14) formadas em uma superfície superior do mesmo, uma camada flexível de poliimida (22) posicionada sobre o chip eletrônico (10), a camada flexível de poliimida (22) tendo uma pluralidade de vias (24) formadas nela de forma que cada uma da pluralidade de vias (24) corresponde a uma almofada de impressão respectiva (14), uma camada adesiva (23) depositada entre o chip eletrônico (10) e a camada flexível de poliimida (22); e uma pluralidade de interconexões metálicas (28) formada sobre a camada flexível de poliimida (22), cada uma da pluralidade de interconexões metálicas (28) que compreende: uma almofada de cobertura (31) que abrange uma parte de uma superfície superior (30) da camada flexível de poliimida (22), uma parede lateral (36) estendendo-se a partir da almofada de cobertura (31) e através da via (24) ao longo de um perímetro dali, e uma base (34) conectada à parede lateral ( 36) e que forma uma conexão elétrica com uma almofada de impressão respectiva (14), sendo que uma espessura de cada base e parede lateral é igual ou superior à espessura da camada adesiva (23).

2. PACOJE DE CHIP (20), de acordo com a reivindicação 1, sendo que a espessura de cada base (34) e parede lateral (36) é de forma que o volume de uma via respectiva (24) é preenchido com a interconexão metálica (28).

3. PACOTE DE CHIP (20), de acordo com a reivindicação 2, sendo que a interconexão metálica (28) compreende uma pós interconexão (38).

4. PACOTE DE CHIP (20), de acordo com a reivindicação 1, sendo que a camada flexível de poliimida (22) compreende um filme autônomo configurado para suportar o chip eletrônico (10).

5. PACOTE DE CHIP (20), de acordo com a reivindicação 1, sendo que uma composição de camada adesiva (23) compreende um material à base de epóxi dielétrica, uma resina epóxi, um gerador fotoácido, um antioxidante e um catalisador a frio correspondente ao gerador fotoácido.

6. PACOTE DE CHIP (20), de acordo com a reivindicação 1, sendo que a espessura da camada adesiva (23) está na faixa de 12 a 25 micrômetros.

7. PACOTE DE CHIP (20), de acordo com a reivindicação 1, sendo que o diâmetro de cada uma da pluralidade de vias (24) é inferior a 45 micrômetros.

8. PACOTE DE CHIP (20), de acordo com a reivindicação 7, sendo que a espessura da almofada de cobertura (31) é maior do que a espessura da base (34) e parede lateral (36).

9. PACOTE DE CHIP (20), de acordo com a reivindicação 1, sendo que a pluralidade de interconexões metálicas (28) são formadas sçbre a camada flexível de poliimida (22) por um processo de galvanização.

10. PACOTE DE CHIP (20), de acordo com a reivindicação 1, sendo que o chip eletrônico (10) é aderido à camada flexível de poliimida (22) em uma face de orientação para baixo através da camada adesiva (23).